--- /srv/rebuilderd/tmp/rebuilderd6W66if/inputs/acm_6.0+20200416-1.2_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderd6W66if/out/acm_6.0+20200416-1.2_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2024-04-25 16:37:07.000000 debian-binary │ --rw-r--r-- 0 0 0 3884 2024-04-25 16:37:07.000000 control.tar.xz │ --rw-r--r-- 0 0 0 534892 2024-04-25 16:37:07.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 3888 2024-04-25 16:37:07.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 533944 2024-04-25 16:37:07.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── file list │ │ │ @@ -1,13 +1,13 @@ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/games/ │ │ │ --rwxr-xr-x 0 root (0) root (0) 370416 2024-04-25 16:37:07.000000 ./usr/games/acm │ │ │ +-rwxr-xr-x 0 root (0) root (0) 370264 2024-04-25 16:37:07.000000 ./usr/games/acm │ │ │ -rwxr-xr-x 0 root (0) root (0) 31681 2024-04-25 16:37:07.000000 ./usr/games/acm.tcl │ │ │ --rwxr-xr-x 0 root (0) root (0) 57436 2024-04-25 16:37:07.000000 ./usr/games/dis_relay │ │ │ +-rwxr-xr-x 0 root (0) root (0) 57548 2024-04-25 16:37:07.000000 ./usr/games/dis_relay │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/share/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/share/applications/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/share/doc/ │ │ │ drwxr-xr-x 0 root (0) root (0) 0 2024-04-25 16:37:07.000000 ./usr/share/doc/acm/ │ │ │ -rw-r--r-- 0 root (0) root (0) 965 2024-04-25 16:37:07.000000 ./usr/share/doc/acm/changelog.Debian.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 22461 2020-04-16 12:05:35.000000 ./usr/share/doc/acm/changelog.gz │ │ │ -rw-r--r-- 0 root (0) root (0) 1069 2020-11-17 11:52:56.000000 ./usr/share/doc/acm/copyright │ │ ├── ./usr/games/acm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --file-header {} │ │ │ │ @@ -4,17 +4,17 @@ │ │ │ │ Data: 2's complement, little endian │ │ │ │ Version: 1 (current) │ │ │ │ OS/ABI: UNIX - System V │ │ │ │ ABI Version: 0 │ │ │ │ Type: DYN (Position-Independent Executable file) │ │ │ │ Machine: ARM │ │ │ │ Version: 0x1 │ │ │ │ - Entry point address: 0x440d │ │ │ │ + Entry point address: 0x43a5 │ │ │ │ Start of program headers: 52 (bytes into file) │ │ │ │ - Start of section headers: 369256 (bytes into file) │ │ │ │ + Start of section headers: 369104 (bytes into file) │ │ │ │ Flags: 0x5000400, Version5 EABI, hard-float ABI │ │ │ │ Size of this header: 52 (bytes) │ │ │ │ Size of program headers: 32 (bytes) │ │ │ │ Number of program headers: 9 │ │ │ │ Size of section headers: 40 (bytes) │ │ │ │ Number of section headers: 29 │ │ │ │ Section header string table index: 28 │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,24 +1,24 @@ │ │ │ │ │ │ │ │ Elf file type is DYN (Position-Independent Executable file) │ │ │ │ -Entry point 0x440d │ │ │ │ +Entry point 0x43a5 │ │ │ │ There are 9 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x0569bc 0x000569bc 0x000569bc 0x00008 0x00008 R 0x4 │ │ │ │ + ARM_EXIDX 0x0568bc 0x000568bc 0x000568bc 0x00008 0x00008 R 0x4 │ │ │ │ PHDR 0x000034 0x00000034 0x00000034 0x00120 0x00120 R 0x4 │ │ │ │ INTERP 0x000154 0x00000154 0x00000154 0x00019 0x00019 R 0x1 │ │ │ │ [Requesting program interpreter: /lib/ld-linux-armhf.so.3] │ │ │ │ - LOAD 0x000000 0x00000000 0x00000000 0x569c8 0x569c8 R E 0x1000 │ │ │ │ - LOAD 0x056df0 0x00057df0 0x00057df0 0x032ac 0x4ee48 RW 0x1000 │ │ │ │ + LOAD 0x000000 0x00000000 0x00000000 0x568c8 0x568c8 R E 0x1000 │ │ │ │ + LOAD 0x056da8 0x00057da8 0x00057da8 0x0325c 0x4edf8 RW 0x1000 │ │ │ │ DYNAMIC 0x056ef0 0x00057ef0 0x00057ef0 0x00110 0x00110 RW 0x4 │ │ │ │ NOTE 0x000170 0x00000170 0x00000170 0x00044 0x00044 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ - GNU_RELRO 0x056df0 0x00057df0 0x00057df0 0x00210 0x00210 R 0x1 │ │ │ │ + GNU_RELRO 0x056da8 0x00057da8 0x00057da8 0x00258 0x00258 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ │ 01 │ │ │ │ 02 .interp │ │ │ │ 03 .interp .note.gnu.build-id .note.ABI-tag .gnu.hash .dynsym .dynstr .gnu.version .gnu.version_r .rel.dyn .rel.plt .init .plt .text .fini .rodata .ARM.exidx .eh_frame │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -1,38 +1,38 @@ │ │ │ │ -There are 29 section headers, starting at offset 0x5a268: │ │ │ │ +There are 29 section headers, starting at offset 0x5a1d0: │ │ │ │ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .interp PROGBITS 00000154 000154 000019 00 A 0 0 1 │ │ │ │ [ 2] .note.gnu.build-id NOTE 00000170 000170 000024 00 A 0 0 4 │ │ │ │ [ 3] .note.ABI-tag NOTE 00000194 000194 000020 00 A 0 0 4 │ │ │ │ [ 4] .gnu.hash GNU_HASH 000001b4 0001b4 000044 04 A 5 0 4 │ │ │ │ - [ 5] .dynsym DYNSYM 000001f8 0001f8 000a50 10 A 6 3 4 │ │ │ │ - [ 6] .dynstr STRTAB 00000c48 000c48 000681 00 A 0 0 1 │ │ │ │ - [ 7] .gnu.version VERSYM 000012ca 0012ca 00014a 02 A 5 0 2 │ │ │ │ - [ 8] .gnu.version_r VERNEED 00001414 001414 0000b0 00 A 6 4 4 │ │ │ │ - [ 9] .rel.dyn REL 000014c4 0014c4 001578 08 A 5 0 4 │ │ │ │ - [10] .rel.plt REL 00002a3c 002a3c 0004a0 08 AI 5 22 4 │ │ │ │ - [11] .init PROGBITS 00002edc 002edc 00000c 00 AX 0 0 4 │ │ │ │ - [12] .plt PROGBITS 00002ee8 002ee8 00072c 04 AX 0 0 4 │ │ │ │ - [13] .text PROGBITS 00003618 003618 046274 00 AX 0 0 8 │ │ │ │ - [14] .fini PROGBITS 0004988c 04988c 000008 00 AX 0 0 4 │ │ │ │ - [15] .rodata PROGBITS 00049898 049898 00d124 00 A 0 0 8 │ │ │ │ - [16] .ARM.exidx ARM_EXIDX 000569bc 0569bc 000008 00 AL 13 0 4 │ │ │ │ - [17] .eh_frame PROGBITS 000569c4 0569c4 000004 00 A 0 0 4 │ │ │ │ - [18] .init_array INIT_ARRAY 00057df0 056df0 000004 04 WA 0 0 4 │ │ │ │ - [19] .fini_array FINI_ARRAY 00057df4 056df4 000004 04 WA 0 0 4 │ │ │ │ - [20] .data.rel.ro PROGBITS 00057df8 056df8 0000f8 00 WA 0 0 4 │ │ │ │ + [ 5] .dynsym DYNSYM 000001f8 0001f8 000a30 10 A 6 3 4 │ │ │ │ + [ 6] .dynstr STRTAB 00000c28 000c28 000666 00 A 0 0 1 │ │ │ │ + [ 7] .gnu.version VERSYM 0000128e 00128e 000146 02 A 5 0 2 │ │ │ │ + [ 8] .gnu.version_r VERNEED 000013d4 0013d4 0000b0 00 A 6 4 4 │ │ │ │ + [ 9] .rel.dyn REL 00001484 001484 001578 08 A 5 0 4 │ │ │ │ + [10] .rel.plt REL 000029fc 0029fc 000490 08 AI 5 22 4 │ │ │ │ + [11] .init PROGBITS 00002e8c 002e8c 00000c 00 AX 0 0 4 │ │ │ │ + [12] .plt PROGBITS 00002e98 002e98 000718 04 AX 0 0 4 │ │ │ │ + [13] .text PROGBITS 000035b0 0035b0 04625c 00 AX 0 0 8 │ │ │ │ + [14] .fini PROGBITS 0004980c 04980c 000008 00 AX 0 0 4 │ │ │ │ + [15] .rodata PROGBITS 00049818 049818 00d0a4 00 A 0 0 8 │ │ │ │ + [16] .ARM.exidx ARM_EXIDX 000568bc 0568bc 000008 00 AL 13 0 4 │ │ │ │ + [17] .eh_frame PROGBITS 000568c4 0568c4 000004 00 A 0 0 4 │ │ │ │ + [18] .init_array INIT_ARRAY 00057da8 056da8 000004 04 WA 0 0 4 │ │ │ │ + [19] .fini_array FINI_ARRAY 00057dac 056dac 000004 04 WA 0 0 4 │ │ │ │ + [20] .data.rel.ro PROGBITS 00057db0 056db0 000140 00 WA 0 0 4 │ │ │ │ [21] .dynamic DYNAMIC 00057ef0 056ef0 000110 08 WA 6 0 4 │ │ │ │ - [22] .got PROGBITS 00058000 057000 000340 04 WA 0 0 4 │ │ │ │ - [23] .data PROGBITS 00058340 057340 002d5c 00 WA 0 0 8 │ │ │ │ - [24] .bss NOBITS 0005b0a0 05a09c 04bb98 00 WA 0 0 8 │ │ │ │ - [25] .ARM.attributes ARM_ATTRIBUTES 00000000 05a09c 000033 00 0 0 1 │ │ │ │ - [26] .gnu_debugaltlink PROGBITS 00000000 05a0cf 000046 00 0 0 1 │ │ │ │ - [27] .gnu_debuglink PROGBITS 00000000 05a118 000034 00 0 0 4 │ │ │ │ - [28] .shstrtab STRTAB 00000000 05a14c 00011a 00 0 0 1 │ │ │ │ + [22] .got PROGBITS 00058000 057000 000338 04 WA 0 0 4 │ │ │ │ + [23] .data PROGBITS 00058338 057338 002ccc 00 WA 0 0 8 │ │ │ │ + [24] .bss NOBITS 0005b008 05a004 04bb98 00 WA 0 0 8 │ │ │ │ + [25] .ARM.attributes ARM_ATTRIBUTES 00000000 05a004 000033 00 0 0 1 │ │ │ │ + [26] .gnu_debugaltlink PROGBITS 00000000 05a037 000046 00 0 0 1 │ │ │ │ + [27] .gnu_debuglink PROGBITS 00000000 05a080 000034 00 0 0 4 │ │ │ │ + [28] .shstrtab STRTAB 00000000 05a0b4 00011a 00 0 0 1 │ │ │ │ Key to Flags: │ │ │ │ W (write), A (alloc), X (execute), M (merge), S (strings), I (info), │ │ │ │ L (link order), O (extra OS processing required), G (group), T (TLS), │ │ │ │ C (compressed), x (unknown), o (OS specific), E (exclude), │ │ │ │ D (mbind), y (purecode), p (processor specific) │ │ │ ├── readelf --wide --symbols {} │ │ │ │ @@ -1,13 +1,13 @@ │ │ │ │ │ │ │ │ -Symbol table '.dynsym' contains 165 entries: │ │ │ │ +Symbol table '.dynsym' contains 163 entries: │ │ │ │ Num: Value Size Type Bind Vis Ndx Name │ │ │ │ 0: 00000000 0 NOTYPE LOCAL DEFAULT UND │ │ │ │ - 1: 00002edc 0 SECTION LOCAL DEFAULT 11 .init │ │ │ │ - 2: 00058340 0 SECTION LOCAL DEFAULT 23 .data │ │ │ │ + 1: 00002e8c 0 SECTION LOCAL DEFAULT 11 .init │ │ │ │ + 2: 00058338 0 SECTION LOCAL DEFAULT 23 .data │ │ │ │ 3: 00000000 0 FUNC GLOBAL DEFAULT UND qsort@GLIBC_2.4 (2) │ │ │ │ 4: 00000000 0 FUNC GLOBAL DEFAULT UND pthread_join@GLIBC_2.34 (3) │ │ │ │ 5: 00000000 0 FUNC GLOBAL DEFAULT UND __fcntl_time64@GLIBC_2.34 (3) │ │ │ │ 6: 00000000 0 FUNC GLOBAL DEFAULT UND strerror@GLIBC_2.4 (2) │ │ │ │ 7: 00000000 0 FUNC GLOBAL DEFAULT UND XCreateFontCursor │ │ │ │ 8: 00000000 0 FUNC GLOBAL DEFAULT UND snd_pcm_close@ALSA_0.9 (4) │ │ │ │ 9: 00000000 0 FUNC GLOBAL DEFAULT UND abort@GLIBC_2.4 (2) │ │ │ │ @@ -105,64 +105,62 @@ │ │ │ │ 101: 00000000 0 FUNC GLOBAL DEFAULT UND __ctype_b_loc@GLIBC_2.4 (2) │ │ │ │ 102: 00000000 0 FUNC GLOBAL DEFAULT UND fprintf@GLIBC_2.4 (2) │ │ │ │ 103: 00000000 0 FUNC GLOBAL DEFAULT UND malloc@GLIBC_2.4 (2) │ │ │ │ 104: 00000000 0 FUNC GLOBAL DEFAULT UND rindex@GLIBC_2.4 (2) │ │ │ │ 105: 00000000 0 FUNC GLOBAL DEFAULT UND __stack_chk_fail@GLIBC_2.4 (2) │ │ │ │ 106: 00000000 0 FUNC GLOBAL DEFAULT UND cfsetospeed@GLIBC_2.4 (2) │ │ │ │ 107: 00000000 0 FUNC GLOBAL DEFAULT UND snd_pcm_pause@ALSA_0.9 (4) │ │ │ │ - 108: 00000000 0 FUNC GLOBAL DEFAULT UND __fprintf_chk@GLIBC_2.4 (2) │ │ │ │ - 109: 00000000 0 FUNC GLOBAL DEFAULT UND atan2@GLIBC_2.4 (6) │ │ │ │ - 110: 00000000 0 FUNC GLOBAL DEFAULT UND fputc@GLIBC_2.4 (2) │ │ │ │ - 111: 00000000 0 OBJECT GLOBAL DEFAULT UND stdin@GLIBC_2.4 (2) │ │ │ │ - 112: 00000000 0 FUNC GLOBAL DEFAULT UND strtok@GLIBC_2.4 (2) │ │ │ │ - 113: 00000000 0 FUNC GLOBAL DEFAULT UND getcwd@GLIBC_2.4 (2) │ │ │ │ - 114: 00000000 0 FUNC GLOBAL DEFAULT UND strcat@GLIBC_2.4 (2) │ │ │ │ - 115: 00000000 0 FUNC GLOBAL DEFAULT UND memmove@GLIBC_2.4 (2) │ │ │ │ - 116: 00000000 0 FUNC GLOBAL DEFAULT UND getc@GLIBC_2.4 (2) │ │ │ │ - 117: 00000000 0 FUNC GLOBAL DEFAULT UND XDefineCursor │ │ │ │ - 118: 00000000 0 FUNC GLOBAL DEFAULT UND XAllocColor │ │ │ │ - 119: 00000000 0 FUNC GLOBAL DEFAULT UND puts@GLIBC_2.4 (2) │ │ │ │ - 120: 00000000 0 FUNC GLOBAL DEFAULT UND __setsockopt64@GLIBC_2.34 (3) │ │ │ │ - 121: 00000000 0 FUNC GLOBAL DEFAULT UND tcsetattr@GLIBC_2.4 (2) │ │ │ │ - 122: 00000000 0 OBJECT GLOBAL DEFAULT UND stdout@GLIBC_2.4 (2) │ │ │ │ - 123: 00000000 0 FUNC GLOBAL DEFAULT UND XInternAtom │ │ │ │ - 124: 00000000 0 FUNC GLOBAL DEFAULT UND getpid@GLIBC_2.4 (2) │ │ │ │ - 125: 00000000 0 FUNC GLOBAL DEFAULT UND XQueryPointer │ │ │ │ - 126: 00000000 0 FUNC GLOBAL DEFAULT UND htonl@GLIBC_2.4 (2) │ │ │ │ - 127: 00000000 0 FUNC GLOBAL DEFAULT UND sin@GLIBC_2.4 (6) │ │ │ │ - 128: 00000000 0 OBJECT GLOBAL DEFAULT UND stderr@GLIBC_2.4 (2) │ │ │ │ - 129: 00000000 0 FUNC GLOBAL DEFAULT UND XSetStandardProperties │ │ │ │ - 130: 00000000 0 FUNC GLOBAL DEFAULT UND XCheckWindowEvent │ │ │ │ - 131: 00000000 0 FUNC GLOBAL DEFAULT UND tan@GLIBC_2.4 (6) │ │ │ │ - 132: 00000000 0 FUNC GLOBAL DEFAULT UND __recvmsg64@GLIBC_2.34 (3) │ │ │ │ - 133: 00000000 0 FUNC GLOBAL DEFAULT UND snprintf@GLIBC_2.4 (2) │ │ │ │ - 134: 00000000 0 FUNC GLOBAL DEFAULT UND __sprintf_chk@GLIBC_2.4 (2) │ │ │ │ - 135: 00000000 0 FUNC GLOBAL DEFAULT UND fread@GLIBC_2.4 (2) │ │ │ │ - 136: 00000000 0 FUNC GLOBAL DEFAULT UND strncmp@GLIBC_2.4 (2) │ │ │ │ - 137: 00000000 0 FUNC GLOBAL DEFAULT UND ferror@GLIBC_2.4 (2) │ │ │ │ - 138: 00000000 0 FUNC GLOBAL DEFAULT UND realloc@GLIBC_2.4 (2) │ │ │ │ - 139: 00000000 0 FUNC GLOBAL DEFAULT UND __strcpy_chk@GLIBC_2.4 (2) │ │ │ │ - 140: 00000000 0 FUNC GLOBAL DEFAULT UND __libc_start_main@GLIBC_2.34 (3) │ │ │ │ - 141: 00000000 0 FUNC GLOBAL DEFAULT UND rint@GLIBC_2.4 (6) │ │ │ │ - 142: 00000000 0 FUNC GLOBAL DEFAULT UND strpbrk@GLIBC_2.4 (2) │ │ │ │ - 143: 00000000 0 FUNC GLOBAL DEFAULT UND pow@GLIBC_2.29 (5) │ │ │ │ - 144: 00000000 0 FUNC GLOBAL DEFAULT UND memchr@GLIBC_2.4 (2) │ │ │ │ - 145: 00000000 0 FUNC GLOBAL DEFAULT UND setenv@GLIBC_2.4 (2) │ │ │ │ - 146: 00000000 0 FUNC GLOBAL DEFAULT UND strcmp@GLIBC_2.4 (2) │ │ │ │ - 147: 00000000 0 FUNC GLOBAL DEFAULT UND exit@GLIBC_2.4 (2) │ │ │ │ - 148: 00000000 0 FUNC GLOBAL DEFAULT UND cfsetispeed@GLIBC_2.4 (2) │ │ │ │ - 149: 00000000 0 FUNC GLOBAL DEFAULT UND fmax@GLIBC_2.4 (6) │ │ │ │ - 150: 00000000 0 FUNC GLOBAL DEFAULT UND __errno_location@GLIBC_2.4 (2) │ │ │ │ - 151: 00000000 0 FUNC GLOBAL DEFAULT UND XSetWMHints │ │ │ │ - 152: 00000000 0 FUNC GLOBAL DEFAULT UND fmod@GLIBC_2.4 (6) │ │ │ │ - 153: 00000000 0 FUNC WEAK DEFAULT UND __cxa_finalize@GLIBC_2.4 (2) │ │ │ │ - 154: 00000000 0 FUNC GLOBAL DEFAULT UND ceil@GLIBC_2.4 (6) │ │ │ │ - 155: 00000000 0 FUNC GLOBAL DEFAULT UND sprintf@GLIBC_2.4 (2) │ │ │ │ - 156: 00000000 0 FUNC GLOBAL DEFAULT UND XParseGeometry │ │ │ │ - 157: 000a6c38 0 NOTYPE GLOBAL DEFAULT 24 _bss_end__ │ │ │ │ - 158: 000a6c38 0 NOTYPE GLOBAL DEFAULT 24 _end │ │ │ │ - 159: 0005b09c 0 NOTYPE GLOBAL DEFAULT 23 _edata │ │ │ │ - 160: 000a6c38 0 NOTYPE GLOBAL DEFAULT 24 __bss_end__ │ │ │ │ - 161: 0005b0a0 0 NOTYPE GLOBAL DEFAULT 24 __bss_start │ │ │ │ - 162: 0002bd0d 20 FUNC GLOBAL DEFAULT 13 copysign │ │ │ │ - 163: 0005b0a0 0 NOTYPE GLOBAL DEFAULT 24 __bss_start__ │ │ │ │ - 164: 000a6c38 0 NOTYPE GLOBAL DEFAULT 24 __end__ │ │ │ │ + 108: 00000000 0 FUNC GLOBAL DEFAULT UND atan2@GLIBC_2.4 (6) │ │ │ │ + 109: 00000000 0 FUNC GLOBAL DEFAULT UND fputc@GLIBC_2.4 (2) │ │ │ │ + 110: 00000000 0 OBJECT GLOBAL DEFAULT UND stdin@GLIBC_2.4 (2) │ │ │ │ + 111: 00000000 0 FUNC GLOBAL DEFAULT UND strtok@GLIBC_2.4 (2) │ │ │ │ + 112: 00000000 0 FUNC GLOBAL DEFAULT UND getcwd@GLIBC_2.4 (2) │ │ │ │ + 113: 00000000 0 FUNC GLOBAL DEFAULT UND strcat@GLIBC_2.4 (2) │ │ │ │ + 114: 00000000 0 FUNC GLOBAL DEFAULT UND memmove@GLIBC_2.4 (2) │ │ │ │ + 115: 00000000 0 FUNC GLOBAL DEFAULT UND getc@GLIBC_2.4 (2) │ │ │ │ + 116: 00000000 0 FUNC GLOBAL DEFAULT UND XDefineCursor │ │ │ │ + 117: 00000000 0 FUNC GLOBAL DEFAULT UND XAllocColor │ │ │ │ + 118: 00000000 0 FUNC GLOBAL DEFAULT UND puts@GLIBC_2.4 (2) │ │ │ │ + 119: 00000000 0 FUNC GLOBAL DEFAULT UND __setsockopt64@GLIBC_2.34 (3) │ │ │ │ + 120: 00000000 0 FUNC GLOBAL DEFAULT UND tcsetattr@GLIBC_2.4 (2) │ │ │ │ + 121: 00000000 0 OBJECT GLOBAL DEFAULT UND stdout@GLIBC_2.4 (2) │ │ │ │ + 122: 00000000 0 FUNC GLOBAL DEFAULT UND XInternAtom │ │ │ │ + 123: 00000000 0 FUNC GLOBAL DEFAULT UND getpid@GLIBC_2.4 (2) │ │ │ │ + 124: 00000000 0 FUNC GLOBAL DEFAULT UND XQueryPointer │ │ │ │ + 125: 00000000 0 FUNC GLOBAL DEFAULT UND htonl@GLIBC_2.4 (2) │ │ │ │ + 126: 00000000 0 FUNC GLOBAL DEFAULT UND sin@GLIBC_2.4 (6) │ │ │ │ + 127: 00000000 0 OBJECT GLOBAL DEFAULT UND stderr@GLIBC_2.4 (2) │ │ │ │ + 128: 00000000 0 FUNC GLOBAL DEFAULT UND XSetStandardProperties │ │ │ │ + 129: 00000000 0 FUNC GLOBAL DEFAULT UND XCheckWindowEvent │ │ │ │ + 130: 00000000 0 FUNC GLOBAL DEFAULT UND tan@GLIBC_2.4 (6) │ │ │ │ + 131: 00000000 0 FUNC GLOBAL DEFAULT UND __recvmsg64@GLIBC_2.34 (3) │ │ │ │ + 132: 00000000 0 FUNC GLOBAL DEFAULT UND snprintf@GLIBC_2.4 (2) │ │ │ │ + 133: 00000000 0 FUNC GLOBAL DEFAULT UND __sprintf_chk@GLIBC_2.4 (2) │ │ │ │ + 134: 00000000 0 FUNC GLOBAL DEFAULT UND fread@GLIBC_2.4 (2) │ │ │ │ + 135: 00000000 0 FUNC GLOBAL DEFAULT UND strncmp@GLIBC_2.4 (2) │ │ │ │ + 136: 00000000 0 FUNC GLOBAL DEFAULT UND ferror@GLIBC_2.4 (2) │ │ │ │ + 137: 00000000 0 FUNC GLOBAL DEFAULT UND realloc@GLIBC_2.4 (2) │ │ │ │ + 138: 00000000 0 FUNC GLOBAL DEFAULT UND __libc_start_main@GLIBC_2.34 (3) │ │ │ │ + 139: 00000000 0 FUNC GLOBAL DEFAULT UND rint@GLIBC_2.4 (6) │ │ │ │ + 140: 00000000 0 FUNC GLOBAL DEFAULT UND strpbrk@GLIBC_2.4 (2) │ │ │ │ + 141: 00000000 0 FUNC GLOBAL DEFAULT UND pow@GLIBC_2.29 (5) │ │ │ │ + 142: 00000000 0 FUNC GLOBAL DEFAULT UND memchr@GLIBC_2.4 (2) │ │ │ │ + 143: 00000000 0 FUNC GLOBAL DEFAULT UND setenv@GLIBC_2.4 (2) │ │ │ │ + 144: 00000000 0 FUNC GLOBAL DEFAULT UND strcmp@GLIBC_2.4 (2) │ │ │ │ + 145: 00000000 0 FUNC GLOBAL DEFAULT UND exit@GLIBC_2.4 (2) │ │ │ │ + 146: 00000000 0 FUNC GLOBAL DEFAULT UND cfsetispeed@GLIBC_2.4 (2) │ │ │ │ + 147: 00000000 0 FUNC GLOBAL DEFAULT UND fmax@GLIBC_2.4 (6) │ │ │ │ + 148: 00000000 0 FUNC GLOBAL DEFAULT UND __errno_location@GLIBC_2.4 (2) │ │ │ │ + 149: 00000000 0 FUNC GLOBAL DEFAULT UND XSetWMHints │ │ │ │ + 150: 00000000 0 FUNC GLOBAL DEFAULT UND fmod@GLIBC_2.4 (6) │ │ │ │ + 151: 00000000 0 FUNC WEAK DEFAULT UND __cxa_finalize@GLIBC_2.4 (2) │ │ │ │ + 152: 00000000 0 FUNC GLOBAL DEFAULT UND ceil@GLIBC_2.4 (6) │ │ │ │ + 153: 00000000 0 FUNC GLOBAL DEFAULT UND sprintf@GLIBC_2.4 (2) │ │ │ │ + 154: 00000000 0 FUNC GLOBAL DEFAULT UND XParseGeometry │ │ │ │ + 155: 000a6ba0 0 NOTYPE GLOBAL DEFAULT 24 _bss_end__ │ │ │ │ + 156: 000a6ba0 0 NOTYPE GLOBAL DEFAULT 24 _end │ │ │ │ + 157: 0005b004 0 NOTYPE GLOBAL DEFAULT 23 _edata │ │ │ │ + 158: 000a6ba0 0 NOTYPE GLOBAL DEFAULT 24 __bss_end__ │ │ │ │ + 159: 0005b008 0 NOTYPE GLOBAL DEFAULT 24 __bss_start │ │ │ │ + 160: 0002bc95 20 FUNC GLOBAL DEFAULT 13 copysign │ │ │ │ + 161: 0005b008 0 NOTYPE GLOBAL DEFAULT 24 __bss_start__ │ │ │ │ + 162: 000a6ba0 0 NOTYPE GLOBAL DEFAULT 24 __end__ │ │ │ ├── readelf --wide --relocs {} │ │ │ │ @@ -1,10 +1,28 @@ │ │ │ │ │ │ │ │ -Relocation section '.rel.dyn' at offset 0x14c4 contains 687 entries: │ │ │ │ +Relocation section '.rel.dyn' at offset 0x1484 contains 687 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ +00057da8 00000017 R_ARM_RELATIVE │ │ │ │ +00057dac 00000017 R_ARM_RELATIVE │ │ │ │ +00057db0 00000017 R_ARM_RELATIVE │ │ │ │ +00057db4 00000017 R_ARM_RELATIVE │ │ │ │ +00057db8 00000017 R_ARM_RELATIVE │ │ │ │ +00057dbc 00000017 R_ARM_RELATIVE │ │ │ │ +00057dc0 00000017 R_ARM_RELATIVE │ │ │ │ +00057dc4 00000017 R_ARM_RELATIVE │ │ │ │ +00057dc8 00000017 R_ARM_RELATIVE │ │ │ │ +00057dcc 00000017 R_ARM_RELATIVE │ │ │ │ +00057dd0 00000017 R_ARM_RELATIVE │ │ │ │ +00057dd4 00000017 R_ARM_RELATIVE │ │ │ │ +00057dd8 00000017 R_ARM_RELATIVE │ │ │ │ +00057ddc 00000017 R_ARM_RELATIVE │ │ │ │ +00057de0 00000017 R_ARM_RELATIVE │ │ │ │ +00057de4 00000017 R_ARM_RELATIVE │ │ │ │ +00057de8 00000017 R_ARM_RELATIVE │ │ │ │ +00057dec 00000017 R_ARM_RELATIVE │ │ │ │ 00057df0 00000017 R_ARM_RELATIVE │ │ │ │ 00057df4 00000017 R_ARM_RELATIVE │ │ │ │ 00057df8 00000017 R_ARM_RELATIVE │ │ │ │ 00057dfc 00000017 R_ARM_RELATIVE │ │ │ │ 00057e00 00000017 R_ARM_RELATIVE │ │ │ │ 00057e04 00000017 R_ARM_RELATIVE │ │ │ │ 00057e08 00000017 R_ARM_RELATIVE │ │ │ │ @@ -15,16 +33,14 @@ │ │ │ │ 00057e1c 00000017 R_ARM_RELATIVE │ │ │ │ 00057e20 00000017 R_ARM_RELATIVE │ │ │ │ 00057e24 00000017 R_ARM_RELATIVE │ │ │ │ 00057e28 00000017 R_ARM_RELATIVE │ │ │ │ 00057e2c 00000017 R_ARM_RELATIVE │ │ │ │ 00057e30 00000017 R_ARM_RELATIVE │ │ │ │ 00057e34 00000017 R_ARM_RELATIVE │ │ │ │ -00057e38 00000017 R_ARM_RELATIVE │ │ │ │ -00057e3c 00000017 R_ARM_RELATIVE │ │ │ │ 00057e40 00000017 R_ARM_RELATIVE │ │ │ │ 00057e44 00000017 R_ARM_RELATIVE │ │ │ │ 00057e48 00000017 R_ARM_RELATIVE │ │ │ │ 00057e4c 00000017 R_ARM_RELATIVE │ │ │ │ 00057e50 00000017 R_ARM_RELATIVE │ │ │ │ 00057e54 00000017 R_ARM_RELATIVE │ │ │ │ 00057e58 00000017 R_ARM_RELATIVE │ │ │ │ @@ -61,64 +77,65 @@ │ │ │ │ 00057ed4 00000017 R_ARM_RELATIVE │ │ │ │ 00057ed8 00000017 R_ARM_RELATIVE │ │ │ │ 00057edc 00000017 R_ARM_RELATIVE │ │ │ │ 00057ee0 00000017 R_ARM_RELATIVE │ │ │ │ 00057ee4 00000017 R_ARM_RELATIVE │ │ │ │ 00057ee8 00000017 R_ARM_RELATIVE │ │ │ │ 00057eec 00000017 R_ARM_RELATIVE │ │ │ │ +00058254 00000017 R_ARM_RELATIVE │ │ │ │ +00058258 00000017 R_ARM_RELATIVE │ │ │ │ 0005825c 00000017 R_ARM_RELATIVE │ │ │ │ 00058260 00000017 R_ARM_RELATIVE │ │ │ │ 00058264 00000017 R_ARM_RELATIVE │ │ │ │ 00058268 00000017 R_ARM_RELATIVE │ │ │ │ 0005826c 00000017 R_ARM_RELATIVE │ │ │ │ -00058270 00000017 R_ARM_RELATIVE │ │ │ │ 00058274 00000017 R_ARM_RELATIVE │ │ │ │ +00058278 00000017 R_ARM_RELATIVE │ │ │ │ 0005827c 00000017 R_ARM_RELATIVE │ │ │ │ 00058280 00000017 R_ARM_RELATIVE │ │ │ │ 00058284 00000017 R_ARM_RELATIVE │ │ │ │ 00058288 00000017 R_ARM_RELATIVE │ │ │ │ 0005828c 00000017 R_ARM_RELATIVE │ │ │ │ -00058290 00000017 R_ARM_RELATIVE │ │ │ │ 00058294 00000017 R_ARM_RELATIVE │ │ │ │ +00058298 00000017 R_ARM_RELATIVE │ │ │ │ 0005829c 00000017 R_ARM_RELATIVE │ │ │ │ 000582a0 00000017 R_ARM_RELATIVE │ │ │ │ -000582a4 00000017 R_ARM_RELATIVE │ │ │ │ 000582a8 00000017 R_ARM_RELATIVE │ │ │ │ +000582ac 00000017 R_ARM_RELATIVE │ │ │ │ 000582b0 00000017 R_ARM_RELATIVE │ │ │ │ 000582b4 00000017 R_ARM_RELATIVE │ │ │ │ 000582b8 00000017 R_ARM_RELATIVE │ │ │ │ 000582bc 00000017 R_ARM_RELATIVE │ │ │ │ 000582c0 00000017 R_ARM_RELATIVE │ │ │ │ 000582c4 00000017 R_ARM_RELATIVE │ │ │ │ 000582c8 00000017 R_ARM_RELATIVE │ │ │ │ 000582cc 00000017 R_ARM_RELATIVE │ │ │ │ -000582d0 00000017 R_ARM_RELATIVE │ │ │ │ 000582d4 00000017 R_ARM_RELATIVE │ │ │ │ +000582d8 00000017 R_ARM_RELATIVE │ │ │ │ 000582dc 00000017 R_ARM_RELATIVE │ │ │ │ 000582e0 00000017 R_ARM_RELATIVE │ │ │ │ 000582e4 00000017 R_ARM_RELATIVE │ │ │ │ 000582e8 00000017 R_ARM_RELATIVE │ │ │ │ 000582ec 00000017 R_ARM_RELATIVE │ │ │ │ 000582f0 00000017 R_ARM_RELATIVE │ │ │ │ -000582f4 00000017 R_ARM_RELATIVE │ │ │ │ 000582f8 00000017 R_ARM_RELATIVE │ │ │ │ +000582fc 00000017 R_ARM_RELATIVE │ │ │ │ 00058300 00000017 R_ARM_RELATIVE │ │ │ │ 00058304 00000017 R_ARM_RELATIVE │ │ │ │ -00058308 00000017 R_ARM_RELATIVE │ │ │ │ 0005830c 00000017 R_ARM_RELATIVE │ │ │ │ +00058310 00000017 R_ARM_RELATIVE │ │ │ │ 00058314 00000017 R_ARM_RELATIVE │ │ │ │ -00058318 00000017 R_ARM_RELATIVE │ │ │ │ 0005831c 00000017 R_ARM_RELATIVE │ │ │ │ +00058320 00000017 R_ARM_RELATIVE │ │ │ │ 00058324 00000017 R_ARM_RELATIVE │ │ │ │ -00058328 00000017 R_ARM_RELATIVE │ │ │ │ 0005832c 00000017 R_ARM_RELATIVE │ │ │ │ +00058330 00000017 R_ARM_RELATIVE │ │ │ │ 00058334 00000017 R_ARM_RELATIVE │ │ │ │ -00058338 00000017 R_ARM_RELATIVE │ │ │ │ 0005833c 00000017 R_ARM_RELATIVE │ │ │ │ -00058344 00000017 R_ARM_RELATIVE │ │ │ │ +0005835c 00000017 R_ARM_RELATIVE │ │ │ │ 00058364 00000017 R_ARM_RELATIVE │ │ │ │ 0005836c 00000017 R_ARM_RELATIVE │ │ │ │ 00058374 00000017 R_ARM_RELATIVE │ │ │ │ 0005837c 00000017 R_ARM_RELATIVE │ │ │ │ 00058384 00000017 R_ARM_RELATIVE │ │ │ │ 0005838c 00000017 R_ARM_RELATIVE │ │ │ │ 00058394 00000017 R_ARM_RELATIVE │ │ │ │ @@ -133,31 +150,15 @@ │ │ │ │ 000583dc 00000017 R_ARM_RELATIVE │ │ │ │ 000583e4 00000017 R_ARM_RELATIVE │ │ │ │ 000583ec 00000017 R_ARM_RELATIVE │ │ │ │ 000583f4 00000017 R_ARM_RELATIVE │ │ │ │ 000583fc 00000017 R_ARM_RELATIVE │ │ │ │ 00058404 00000017 R_ARM_RELATIVE │ │ │ │ 0005840c 00000017 R_ARM_RELATIVE │ │ │ │ -00058414 00000017 R_ARM_RELATIVE │ │ │ │ -00058420 00000017 R_ARM_RELATIVE │ │ │ │ -00059c04 00000017 R_ARM_RELATIVE │ │ │ │ -00059c0c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c14 00000017 R_ARM_RELATIVE │ │ │ │ -00059c1c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c24 00000017 R_ARM_RELATIVE │ │ │ │ -00059c2c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c34 00000017 R_ARM_RELATIVE │ │ │ │ -00059c3c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c44 00000017 R_ARM_RELATIVE │ │ │ │ -00059c4c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c54 00000017 R_ARM_RELATIVE │ │ │ │ -00059c5c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c64 00000017 R_ARM_RELATIVE │ │ │ │ -00059c6c 00000017 R_ARM_RELATIVE │ │ │ │ -00059c74 00000017 R_ARM_RELATIVE │ │ │ │ +00058418 00000017 R_ARM_RELATIVE │ │ │ │ 00059c7c 00000017 R_ARM_RELATIVE │ │ │ │ 00059c84 00000017 R_ARM_RELATIVE │ │ │ │ 00059c8c 00000017 R_ARM_RELATIVE │ │ │ │ 00059c94 00000017 R_ARM_RELATIVE │ │ │ │ 00059c9c 00000017 R_ARM_RELATIVE │ │ │ │ 00059ca4 00000017 R_ARM_RELATIVE │ │ │ │ 00059cac 00000017 R_ARM_RELATIVE │ │ │ │ @@ -412,288 +413,287 @@ │ │ │ │ 0005a474 00000017 R_ARM_RELATIVE │ │ │ │ 0005a47c 00000017 R_ARM_RELATIVE │ │ │ │ 0005a484 00000017 R_ARM_RELATIVE │ │ │ │ 0005a48c 00000017 R_ARM_RELATIVE │ │ │ │ 0005a494 00000017 R_ARM_RELATIVE │ │ │ │ 0005a49c 00000017 R_ARM_RELATIVE │ │ │ │ 0005a4a4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a5ac 00000017 R_ARM_RELATIVE │ │ │ │ -0005a678 00000017 R_ARM_RELATIVE │ │ │ │ -0005a67c 00000017 R_ARM_RELATIVE │ │ │ │ -0005a680 00000017 R_ARM_RELATIVE │ │ │ │ -0005a684 00000017 R_ARM_RELATIVE │ │ │ │ -0005a688 00000017 R_ARM_RELATIVE │ │ │ │ -0005a68c 00000017 R_ARM_RELATIVE │ │ │ │ -0005a690 00000017 R_ARM_RELATIVE │ │ │ │ -0005a694 00000017 R_ARM_RELATIVE │ │ │ │ -0005a698 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4ac 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4b4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4bc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4c4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4cc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4d4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4dc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4e4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4ec 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4f4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a4fc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a504 00000017 R_ARM_RELATIVE │ │ │ │ +0005a50c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a514 00000017 R_ARM_RELATIVE │ │ │ │ +0005a51c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a624 00000017 R_ARM_RELATIVE │ │ │ │ 0005a69c 00000017 R_ARM_RELATIVE │ │ │ │ 0005a6a0 00000017 R_ARM_RELATIVE │ │ │ │ 0005a6a4 00000017 R_ARM_RELATIVE │ │ │ │ 0005a6a8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a6ac 00000017 R_ARM_RELATIVE │ │ │ │ -0005a6b0 00000017 R_ARM_RELATIVE │ │ │ │ 0005a6b4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a734 00000017 R_ARM_RELATIVE │ │ │ │ -0005a738 00000017 R_ARM_RELATIVE │ │ │ │ -0005a73c 00000017 R_ARM_RELATIVE │ │ │ │ -0005a740 00000017 R_ARM_RELATIVE │ │ │ │ -0005a74c 00000017 R_ARM_RELATIVE │ │ │ │ -0005a750 00000017 R_ARM_RELATIVE │ │ │ │ -0005a754 00000017 R_ARM_RELATIVE │ │ │ │ -0005a758 00000017 R_ARM_RELATIVE │ │ │ │ -0005a770 00000017 R_ARM_RELATIVE │ │ │ │ -0005a774 00000017 R_ARM_RELATIVE │ │ │ │ -0005a778 00000017 R_ARM_RELATIVE │ │ │ │ -0005a77c 00000017 R_ARM_RELATIVE │ │ │ │ -0005a780 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6b8 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6bc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6c0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6d8 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6dc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6e0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6e4 00000017 R_ARM_RELATIVE │ │ │ │ +0005a6e8 00000017 R_ARM_RELATIVE │ │ │ │ +0005a748 00000017 R_ARM_RELATIVE │ │ │ │ 0005a7e0 00000017 R_ARM_RELATIVE │ │ │ │ -0005a878 00000017 R_ARM_RELATIVE │ │ │ │ -0005a884 00000017 R_ARM_RELATIVE │ │ │ │ -0005a888 00000017 R_ARM_RELATIVE │ │ │ │ -0005a894 00000017 R_ARM_RELATIVE │ │ │ │ -0005a898 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8a4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8a8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8b4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8b8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8c4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8c8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8d4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8d8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8e4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8e8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8f4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a8f8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a904 00000017 R_ARM_RELATIVE │ │ │ │ -0005a908 00000017 R_ARM_RELATIVE │ │ │ │ -0005a914 00000017 R_ARM_RELATIVE │ │ │ │ -0005a918 00000017 R_ARM_RELATIVE │ │ │ │ -0005a924 00000017 R_ARM_RELATIVE │ │ │ │ -0005a928 00000017 R_ARM_RELATIVE │ │ │ │ -0005a934 00000017 R_ARM_RELATIVE │ │ │ │ -0005a938 00000017 R_ARM_RELATIVE │ │ │ │ -0005a944 00000017 R_ARM_RELATIVE │ │ │ │ -0005a948 00000017 R_ARM_RELATIVE │ │ │ │ -0005a954 00000017 R_ARM_RELATIVE │ │ │ │ -0005a958 00000017 R_ARM_RELATIVE │ │ │ │ -0005a964 00000017 R_ARM_RELATIVE │ │ │ │ -0005a968 00000017 R_ARM_RELATIVE │ │ │ │ -0005a974 00000017 R_ARM_RELATIVE │ │ │ │ -0005a978 00000017 R_ARM_RELATIVE │ │ │ │ -0005a984 00000017 R_ARM_RELATIVE │ │ │ │ -0005a988 00000017 R_ARM_RELATIVE │ │ │ │ -0005a994 00000017 R_ARM_RELATIVE │ │ │ │ -0005a998 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9a4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9a8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9b4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9b8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9c4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9c8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9d4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9d8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9e4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9e8 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9f4 00000017 R_ARM_RELATIVE │ │ │ │ -0005a9f8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa04 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa08 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa14 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa18 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa24 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa28 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa34 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa38 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa44 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa48 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa54 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa58 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa64 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa68 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa74 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa78 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa84 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa88 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa94 00000017 R_ARM_RELATIVE │ │ │ │ -0005aa98 00000017 R_ARM_RELATIVE │ │ │ │ -0005aaa4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aaa8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aab4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aab8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aac4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aac8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aad4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aad8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aae4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aae8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aaf4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aaf8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab04 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab08 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab14 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab18 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab24 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab28 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab34 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab38 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab44 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab48 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab54 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab58 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab64 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab68 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab74 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab78 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab84 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab88 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab94 00000017 R_ARM_RELATIVE │ │ │ │ -0005ab98 00000017 R_ARM_RELATIVE │ │ │ │ -0005aba4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aba8 00000017 R_ARM_RELATIVE │ │ │ │ -0005abb4 00000017 R_ARM_RELATIVE │ │ │ │ -0005abb8 00000017 R_ARM_RELATIVE │ │ │ │ -0005abc4 00000017 R_ARM_RELATIVE │ │ │ │ -0005abc8 00000017 R_ARM_RELATIVE │ │ │ │ -0005abd4 00000017 R_ARM_RELATIVE │ │ │ │ -0005abd8 00000017 R_ARM_RELATIVE │ │ │ │ -0005abe4 00000017 R_ARM_RELATIVE │ │ │ │ -0005abe8 00000017 R_ARM_RELATIVE │ │ │ │ -0005abf4 00000017 R_ARM_RELATIVE │ │ │ │ -0005abf8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac04 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac08 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac14 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac18 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac24 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac28 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac34 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac38 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac44 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac48 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac54 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac58 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac64 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac68 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac74 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac78 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac84 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac88 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac94 00000017 R_ARM_RELATIVE │ │ │ │ -0005ac98 00000017 R_ARM_RELATIVE │ │ │ │ -0005aca4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aca8 00000017 R_ARM_RELATIVE │ │ │ │ -0005acb4 00000017 R_ARM_RELATIVE │ │ │ │ -0005acb8 00000017 R_ARM_RELATIVE │ │ │ │ -0005acc4 00000017 R_ARM_RELATIVE │ │ │ │ -0005acc8 00000017 R_ARM_RELATIVE │ │ │ │ -0005acd4 00000017 R_ARM_RELATIVE │ │ │ │ -0005acd8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ace4 00000017 R_ARM_RELATIVE │ │ │ │ -0005ace8 00000017 R_ARM_RELATIVE │ │ │ │ -0005acf4 00000017 R_ARM_RELATIVE │ │ │ │ -0005acf8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad04 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad08 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad14 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad18 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad24 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad28 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad34 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad38 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad44 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad48 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad54 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad58 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad64 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad68 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad74 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad78 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad84 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad88 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad94 00000017 R_ARM_RELATIVE │ │ │ │ -0005ad98 00000017 R_ARM_RELATIVE │ │ │ │ -0005ada4 00000017 R_ARM_RELATIVE │ │ │ │ -0005ada8 00000017 R_ARM_RELATIVE │ │ │ │ -0005adb4 00000017 R_ARM_RELATIVE │ │ │ │ -0005adb8 00000017 R_ARM_RELATIVE │ │ │ │ -0005adc4 00000017 R_ARM_RELATIVE │ │ │ │ -0005adc8 00000017 R_ARM_RELATIVE │ │ │ │ -0005add4 00000017 R_ARM_RELATIVE │ │ │ │ -0005add8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ade4 00000017 R_ARM_RELATIVE │ │ │ │ -0005ade8 00000017 R_ARM_RELATIVE │ │ │ │ -0005adf4 00000017 R_ARM_RELATIVE │ │ │ │ -0005adf8 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae04 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae08 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae14 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae18 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae28 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae38 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae48 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae58 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae68 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae78 00000017 R_ARM_RELATIVE │ │ │ │ +0005a7ec 00000017 R_ARM_RELATIVE │ │ │ │ +0005a7f0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a7fc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a800 00000017 R_ARM_RELATIVE │ │ │ │ +0005a80c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a810 00000017 R_ARM_RELATIVE │ │ │ │ +0005a81c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a820 00000017 R_ARM_RELATIVE │ │ │ │ +0005a82c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a830 00000017 R_ARM_RELATIVE │ │ │ │ +0005a83c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a840 00000017 R_ARM_RELATIVE │ │ │ │ +0005a84c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a850 00000017 R_ARM_RELATIVE │ │ │ │ +0005a85c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a860 00000017 R_ARM_RELATIVE │ │ │ │ +0005a86c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a870 00000017 R_ARM_RELATIVE │ │ │ │ +0005a87c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a880 00000017 R_ARM_RELATIVE │ │ │ │ +0005a88c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a890 00000017 R_ARM_RELATIVE │ │ │ │ +0005a89c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8a0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8ac 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8b0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8bc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8c0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8cc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8d0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8dc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8e0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8ec 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8f0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a8fc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a900 00000017 R_ARM_RELATIVE │ │ │ │ +0005a90c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a910 00000017 R_ARM_RELATIVE │ │ │ │ +0005a91c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a920 00000017 R_ARM_RELATIVE │ │ │ │ +0005a92c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a930 00000017 R_ARM_RELATIVE │ │ │ │ +0005a93c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a940 00000017 R_ARM_RELATIVE │ │ │ │ +0005a94c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a950 00000017 R_ARM_RELATIVE │ │ │ │ +0005a95c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a960 00000017 R_ARM_RELATIVE │ │ │ │ +0005a96c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a970 00000017 R_ARM_RELATIVE │ │ │ │ +0005a97c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a980 00000017 R_ARM_RELATIVE │ │ │ │ +0005a98c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a990 00000017 R_ARM_RELATIVE │ │ │ │ +0005a99c 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9a0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9ac 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9b0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9bc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9c0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9cc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9d0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9dc 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9e0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9ec 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9f0 00000017 R_ARM_RELATIVE │ │ │ │ +0005a9fc 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa00 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa0c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa10 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa1c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa20 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa2c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa30 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa3c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa40 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa4c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa50 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa5c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa60 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa6c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa70 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa7c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa80 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa8c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa90 00000017 R_ARM_RELATIVE │ │ │ │ +0005aa9c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aaa0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aaac 00000017 R_ARM_RELATIVE │ │ │ │ +0005aab0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aabc 00000017 R_ARM_RELATIVE │ │ │ │ +0005aac0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aacc 00000017 R_ARM_RELATIVE │ │ │ │ +0005aad0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aadc 00000017 R_ARM_RELATIVE │ │ │ │ +0005aae0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aaec 00000017 R_ARM_RELATIVE │ │ │ │ +0005aaf0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aafc 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab00 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab0c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab10 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab1c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab20 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab2c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab30 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab3c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab40 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab4c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab50 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab5c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab60 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab6c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab70 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab7c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab80 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab8c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab90 00000017 R_ARM_RELATIVE │ │ │ │ +0005ab9c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aba0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abac 00000017 R_ARM_RELATIVE │ │ │ │ +0005abb0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abbc 00000017 R_ARM_RELATIVE │ │ │ │ +0005abc0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abcc 00000017 R_ARM_RELATIVE │ │ │ │ +0005abd0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abdc 00000017 R_ARM_RELATIVE │ │ │ │ +0005abe0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abec 00000017 R_ARM_RELATIVE │ │ │ │ +0005abf0 00000017 R_ARM_RELATIVE │ │ │ │ +0005abfc 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac00 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac0c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac10 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac1c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac20 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac2c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac30 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac3c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac40 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac4c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac50 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac5c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac60 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac6c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac70 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac7c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac80 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac8c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac90 00000017 R_ARM_RELATIVE │ │ │ │ +0005ac9c 00000017 R_ARM_RELATIVE │ │ │ │ +0005aca0 00000017 R_ARM_RELATIVE │ │ │ │ +0005acac 00000017 R_ARM_RELATIVE │ │ │ │ +0005acb0 00000017 R_ARM_RELATIVE │ │ │ │ +0005acbc 00000017 R_ARM_RELATIVE │ │ │ │ +0005acc0 00000017 R_ARM_RELATIVE │ │ │ │ +0005accc 00000017 R_ARM_RELATIVE │ │ │ │ +0005acd0 00000017 R_ARM_RELATIVE │ │ │ │ +0005acdc 00000017 R_ARM_RELATIVE │ │ │ │ +0005ace0 00000017 R_ARM_RELATIVE │ │ │ │ +0005acec 00000017 R_ARM_RELATIVE │ │ │ │ +0005acf0 00000017 R_ARM_RELATIVE │ │ │ │ +0005acfc 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad00 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad0c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad10 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad1c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad20 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad2c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad30 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad3c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad40 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad4c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad50 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad5c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad60 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad6c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad70 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad7c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad80 00000017 R_ARM_RELATIVE │ │ │ │ +0005ad90 00000017 R_ARM_RELATIVE │ │ │ │ +0005ada0 00000017 R_ARM_RELATIVE │ │ │ │ +0005adb0 00000017 R_ARM_RELATIVE │ │ │ │ +0005adc0 00000017 R_ARM_RELATIVE │ │ │ │ +0005add0 00000017 R_ARM_RELATIVE │ │ │ │ +0005ade0 00000017 R_ARM_RELATIVE │ │ │ │ +0005adf0 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae00 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae10 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae20 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae2c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae30 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae3c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae84 00000017 R_ARM_RELATIVE │ │ │ │ 0005ae88 00000017 R_ARM_RELATIVE │ │ │ │ -0005ae98 00000017 R_ARM_RELATIVE │ │ │ │ -0005aea8 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae8c 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae90 00000017 R_ARM_RELATIVE │ │ │ │ +0005ae94 00000017 R_ARM_RELATIVE │ │ │ │ +0005aea0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aeac 00000017 R_ARM_RELATIVE │ │ │ │ 0005aeb8 00000017 R_ARM_RELATIVE │ │ │ │ 0005aec4 00000017 R_ARM_RELATIVE │ │ │ │ -0005aec8 00000017 R_ARM_RELATIVE │ │ │ │ -0005aed4 00000017 R_ARM_RELATIVE │ │ │ │ -0005af1c 00000017 R_ARM_RELATIVE │ │ │ │ -0005af20 00000017 R_ARM_RELATIVE │ │ │ │ +0005aed0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aedc 00000017 R_ARM_RELATIVE │ │ │ │ +0005aee8 00000017 R_ARM_RELATIVE │ │ │ │ +0005aef4 00000017 R_ARM_RELATIVE │ │ │ │ +0005af00 00000017 R_ARM_RELATIVE │ │ │ │ +0005af0c 00000017 R_ARM_RELATIVE │ │ │ │ +0005af18 00000017 R_ARM_RELATIVE │ │ │ │ 0005af24 00000017 R_ARM_RELATIVE │ │ │ │ -0005af28 00000017 R_ARM_RELATIVE │ │ │ │ -0005af2c 00000017 R_ARM_RELATIVE │ │ │ │ -0005af38 00000017 R_ARM_RELATIVE │ │ │ │ -0005af44 00000017 R_ARM_RELATIVE │ │ │ │ +0005af30 00000017 R_ARM_RELATIVE │ │ │ │ +0005af3c 00000017 R_ARM_RELATIVE │ │ │ │ 0005af50 00000017 R_ARM_RELATIVE │ │ │ │ -0005af5c 00000017 R_ARM_RELATIVE │ │ │ │ +0005af58 00000017 R_ARM_RELATIVE │ │ │ │ +0005af60 00000017 R_ARM_RELATIVE │ │ │ │ 0005af68 00000017 R_ARM_RELATIVE │ │ │ │ -0005af74 00000017 R_ARM_RELATIVE │ │ │ │ +0005af70 00000017 R_ARM_RELATIVE │ │ │ │ +0005af78 00000017 R_ARM_RELATIVE │ │ │ │ 0005af80 00000017 R_ARM_RELATIVE │ │ │ │ -0005af8c 00000017 R_ARM_RELATIVE │ │ │ │ +0005af88 00000017 R_ARM_RELATIVE │ │ │ │ +0005af90 00000017 R_ARM_RELATIVE │ │ │ │ 0005af98 00000017 R_ARM_RELATIVE │ │ │ │ -0005afa4 00000017 R_ARM_RELATIVE │ │ │ │ +0005afa0 00000017 R_ARM_RELATIVE │ │ │ │ +0005afa8 00000017 R_ARM_RELATIVE │ │ │ │ 0005afb0 00000017 R_ARM_RELATIVE │ │ │ │ -0005afbc 00000017 R_ARM_RELATIVE │ │ │ │ +0005afb8 00000017 R_ARM_RELATIVE │ │ │ │ +0005afc0 00000017 R_ARM_RELATIVE │ │ │ │ 0005afc8 00000017 R_ARM_RELATIVE │ │ │ │ -0005afd4 00000017 R_ARM_RELATIVE │ │ │ │ -0005afe8 00000017 R_ARM_RELATIVE │ │ │ │ +0005afec 00000017 R_ARM_RELATIVE │ │ │ │ 0005aff0 00000017 R_ARM_RELATIVE │ │ │ │ +0005aff4 00000017 R_ARM_RELATIVE │ │ │ │ 0005aff8 00000017 R_ARM_RELATIVE │ │ │ │ -0005b000 00000017 R_ARM_RELATIVE │ │ │ │ -0005b008 00000017 R_ARM_RELATIVE │ │ │ │ -0005b010 00000017 R_ARM_RELATIVE │ │ │ │ -0005b018 00000017 R_ARM_RELATIVE │ │ │ │ -0005b020 00000017 R_ARM_RELATIVE │ │ │ │ -0005b028 00000017 R_ARM_RELATIVE │ │ │ │ -0005b030 00000017 R_ARM_RELATIVE │ │ │ │ -0005b038 00000017 R_ARM_RELATIVE │ │ │ │ -0005b040 00000017 R_ARM_RELATIVE │ │ │ │ -0005b048 00000017 R_ARM_RELATIVE │ │ │ │ -0005b050 00000017 R_ARM_RELATIVE │ │ │ │ -0005b058 00000017 R_ARM_RELATIVE │ │ │ │ -0005b060 00000017 R_ARM_RELATIVE │ │ │ │ -0005b084 00000017 R_ARM_RELATIVE │ │ │ │ -0005b088 00000017 R_ARM_RELATIVE │ │ │ │ -0005b08c 00000017 R_ARM_RELATIVE │ │ │ │ -0005b090 00000017 R_ARM_RELATIVE │ │ │ │ -00058278 00000f15 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ -00058298 00002e15 R_ARM_GLOB_DAT 00000000 _ITM_deregisterTMCloneTable │ │ │ │ -000582ac 00003a15 R_ARM_GLOB_DAT 00000000 _ITM_registerTMCloneTable │ │ │ │ -000582d8 00005715 R_ARM_GLOB_DAT 00000000 __stack_chk_guard@GLIBC_2.4 │ │ │ │ -000582fc 00006f15 R_ARM_GLOB_DAT 00000000 stdin@GLIBC_2.4 │ │ │ │ -00058310 00007a15 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ -00058320 00008015 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ -00058330 00009915 R_ARM_GLOB_DAT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ +00058270 00000f15 R_ARM_GLOB_DAT 00000000 __gmon_start__ │ │ │ │ +00058290 00002e15 R_ARM_GLOB_DAT 00000000 _ITM_deregisterTMCloneTable │ │ │ │ +000582a4 00003a15 R_ARM_GLOB_DAT 00000000 _ITM_registerTMCloneTable │ │ │ │ +000582d0 00005715 R_ARM_GLOB_DAT 00000000 __stack_chk_guard@GLIBC_2.4 │ │ │ │ +000582f4 00006e15 R_ARM_GLOB_DAT 00000000 stdin@GLIBC_2.4 │ │ │ │ +00058308 00007915 R_ARM_GLOB_DAT 00000000 stdout@GLIBC_2.4 │ │ │ │ +00058318 00007f15 R_ARM_GLOB_DAT 00000000 stderr@GLIBC_2.4 │ │ │ │ +00058328 00009715 R_ARM_GLOB_DAT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ │ │ │ │ -Relocation section '.rel.plt' at offset 0x2a3c contains 148 entries: │ │ │ │ +Relocation section '.rel.plt' at offset 0x29fc contains 146 entries: │ │ │ │ Offset Info Type Sym. Value Symbol's Name │ │ │ │ 0005800c 00000316 R_ARM_JUMP_SLOT 00000000 qsort@GLIBC_2.4 │ │ │ │ 00058010 00000416 R_ARM_JUMP_SLOT 00000000 pthread_join@GLIBC_2.34 │ │ │ │ 00058014 00000516 R_ARM_JUMP_SLOT 00000000 __fcntl_time64@GLIBC_2.34 │ │ │ │ 00058018 00000616 R_ARM_JUMP_SLOT 00000000 strerror@GLIBC_2.4 │ │ │ │ 0005801c 00000716 R_ARM_JUMP_SLOT 00000000 XCreateFontCursor │ │ │ │ 00058020 00000816 R_ARM_JUMP_SLOT 00000000 snd_pcm_close@ALSA_0.9 │ │ │ │ @@ -789,53 +789,51 @@ │ │ │ │ 00058188 00006516 R_ARM_JUMP_SLOT 00000000 __ctype_b_loc@GLIBC_2.4 │ │ │ │ 0005818c 00006616 R_ARM_JUMP_SLOT 00000000 fprintf@GLIBC_2.4 │ │ │ │ 00058190 00006716 R_ARM_JUMP_SLOT 00000000 malloc@GLIBC_2.4 │ │ │ │ 00058194 00006816 R_ARM_JUMP_SLOT 00000000 rindex@GLIBC_2.4 │ │ │ │ 00058198 00006916 R_ARM_JUMP_SLOT 00000000 __stack_chk_fail@GLIBC_2.4 │ │ │ │ 0005819c 00006a16 R_ARM_JUMP_SLOT 00000000 cfsetospeed@GLIBC_2.4 │ │ │ │ 000581a0 00006b16 R_ARM_JUMP_SLOT 00000000 snd_pcm_pause@ALSA_0.9 │ │ │ │ -000581a4 00006c16 R_ARM_JUMP_SLOT 00000000 __fprintf_chk@GLIBC_2.4 │ │ │ │ -000581a8 00006d16 R_ARM_JUMP_SLOT 00000000 atan2@GLIBC_2.4 │ │ │ │ -000581ac 00006e16 R_ARM_JUMP_SLOT 00000000 fputc@GLIBC_2.4 │ │ │ │ -000581b0 00007016 R_ARM_JUMP_SLOT 00000000 strtok@GLIBC_2.4 │ │ │ │ -000581b4 00007116 R_ARM_JUMP_SLOT 00000000 getcwd@GLIBC_2.4 │ │ │ │ -000581b8 00007216 R_ARM_JUMP_SLOT 00000000 strcat@GLIBC_2.4 │ │ │ │ -000581bc 00007316 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ -000581c0 00007416 R_ARM_JUMP_SLOT 00000000 getc@GLIBC_2.4 │ │ │ │ -000581c4 00007516 R_ARM_JUMP_SLOT 00000000 XDefineCursor │ │ │ │ -000581c8 00007616 R_ARM_JUMP_SLOT 00000000 XAllocColor │ │ │ │ -000581cc 00007716 R_ARM_JUMP_SLOT 00000000 puts@GLIBC_2.4 │ │ │ │ -000581d0 00007816 R_ARM_JUMP_SLOT 00000000 __setsockopt64@GLIBC_2.34 │ │ │ │ -000581d4 00007916 R_ARM_JUMP_SLOT 00000000 tcsetattr@GLIBC_2.4 │ │ │ │ -000581d8 00007b16 R_ARM_JUMP_SLOT 00000000 XInternAtom │ │ │ │ -000581dc 00007c16 R_ARM_JUMP_SLOT 00000000 getpid@GLIBC_2.4 │ │ │ │ -000581e0 00007d16 R_ARM_JUMP_SLOT 00000000 XQueryPointer │ │ │ │ -000581e4 00007e16 R_ARM_JUMP_SLOT 00000000 htonl@GLIBC_2.4 │ │ │ │ -000581e8 00007f16 R_ARM_JUMP_SLOT 00000000 sin@GLIBC_2.4 │ │ │ │ -000581ec 00008116 R_ARM_JUMP_SLOT 00000000 XSetStandardProperties │ │ │ │ -000581f0 00008216 R_ARM_JUMP_SLOT 00000000 XCheckWindowEvent │ │ │ │ -000581f4 00008316 R_ARM_JUMP_SLOT 00000000 tan@GLIBC_2.4 │ │ │ │ -000581f8 00008416 R_ARM_JUMP_SLOT 00000000 __recvmsg64@GLIBC_2.34 │ │ │ │ -000581fc 00008516 R_ARM_JUMP_SLOT 00000000 snprintf@GLIBC_2.4 │ │ │ │ -00058200 00008616 R_ARM_JUMP_SLOT 00000000 __sprintf_chk@GLIBC_2.4 │ │ │ │ -00058204 00008716 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ -00058208 00008816 R_ARM_JUMP_SLOT 00000000 strncmp@GLIBC_2.4 │ │ │ │ -0005820c 00008916 R_ARM_JUMP_SLOT 00000000 ferror@GLIBC_2.4 │ │ │ │ -00058210 00008a16 R_ARM_JUMP_SLOT 00000000 realloc@GLIBC_2.4 │ │ │ │ -00058214 00008b16 R_ARM_JUMP_SLOT 00000000 __strcpy_chk@GLIBC_2.4 │ │ │ │ -00058218 00008c16 R_ARM_JUMP_SLOT 00000000 __libc_start_main@GLIBC_2.34 │ │ │ │ -0005821c 00008d16 R_ARM_JUMP_SLOT 00000000 rint@GLIBC_2.4 │ │ │ │ -00058220 00008e16 R_ARM_JUMP_SLOT 00000000 strpbrk@GLIBC_2.4 │ │ │ │ -00058224 00008f16 R_ARM_JUMP_SLOT 00000000 pow@GLIBC_2.29 │ │ │ │ -00058228 00009016 R_ARM_JUMP_SLOT 00000000 memchr@GLIBC_2.4 │ │ │ │ -0005822c 00009116 R_ARM_JUMP_SLOT 00000000 setenv@GLIBC_2.4 │ │ │ │ -00058230 00009216 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ -00058234 00009316 R_ARM_JUMP_SLOT 00000000 exit@GLIBC_2.4 │ │ │ │ -00058238 00009416 R_ARM_JUMP_SLOT 00000000 cfsetispeed@GLIBC_2.4 │ │ │ │ -0005823c 00009516 R_ARM_JUMP_SLOT 00000000 fmax@GLIBC_2.4 │ │ │ │ -00058240 00009616 R_ARM_JUMP_SLOT 00000000 __errno_location@GLIBC_2.4 │ │ │ │ -00058244 00009716 R_ARM_JUMP_SLOT 00000000 XSetWMHints │ │ │ │ -00058248 00009816 R_ARM_JUMP_SLOT 00000000 fmod@GLIBC_2.4 │ │ │ │ -0005824c 00009916 R_ARM_JUMP_SLOT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ -00058250 00009a16 R_ARM_JUMP_SLOT 00000000 ceil@GLIBC_2.4 │ │ │ │ -00058254 00009b16 R_ARM_JUMP_SLOT 00000000 sprintf@GLIBC_2.4 │ │ │ │ -00058258 00009c16 R_ARM_JUMP_SLOT 00000000 XParseGeometry │ │ │ │ +000581a4 00006c16 R_ARM_JUMP_SLOT 00000000 atan2@GLIBC_2.4 │ │ │ │ +000581a8 00006d16 R_ARM_JUMP_SLOT 00000000 fputc@GLIBC_2.4 │ │ │ │ +000581ac 00006f16 R_ARM_JUMP_SLOT 00000000 strtok@GLIBC_2.4 │ │ │ │ +000581b0 00007016 R_ARM_JUMP_SLOT 00000000 getcwd@GLIBC_2.4 │ │ │ │ +000581b4 00007116 R_ARM_JUMP_SLOT 00000000 strcat@GLIBC_2.4 │ │ │ │ +000581b8 00007216 R_ARM_JUMP_SLOT 00000000 memmove@GLIBC_2.4 │ │ │ │ +000581bc 00007316 R_ARM_JUMP_SLOT 00000000 getc@GLIBC_2.4 │ │ │ │ +000581c0 00007416 R_ARM_JUMP_SLOT 00000000 XDefineCursor │ │ │ │ +000581c4 00007516 R_ARM_JUMP_SLOT 00000000 XAllocColor │ │ │ │ +000581c8 00007616 R_ARM_JUMP_SLOT 00000000 puts@GLIBC_2.4 │ │ │ │ +000581cc 00007716 R_ARM_JUMP_SLOT 00000000 __setsockopt64@GLIBC_2.34 │ │ │ │ +000581d0 00007816 R_ARM_JUMP_SLOT 00000000 tcsetattr@GLIBC_2.4 │ │ │ │ +000581d4 00007a16 R_ARM_JUMP_SLOT 00000000 XInternAtom │ │ │ │ +000581d8 00007b16 R_ARM_JUMP_SLOT 00000000 getpid@GLIBC_2.4 │ │ │ │ +000581dc 00007c16 R_ARM_JUMP_SLOT 00000000 XQueryPointer │ │ │ │ +000581e0 00007d16 R_ARM_JUMP_SLOT 00000000 htonl@GLIBC_2.4 │ │ │ │ +000581e4 00007e16 R_ARM_JUMP_SLOT 00000000 sin@GLIBC_2.4 │ │ │ │ +000581e8 00008016 R_ARM_JUMP_SLOT 00000000 XSetStandardProperties │ │ │ │ +000581ec 00008116 R_ARM_JUMP_SLOT 00000000 XCheckWindowEvent │ │ │ │ +000581f0 00008216 R_ARM_JUMP_SLOT 00000000 tan@GLIBC_2.4 │ │ │ │ +000581f4 00008316 R_ARM_JUMP_SLOT 00000000 __recvmsg64@GLIBC_2.34 │ │ │ │ +000581f8 00008416 R_ARM_JUMP_SLOT 00000000 snprintf@GLIBC_2.4 │ │ │ │ +000581fc 00008516 R_ARM_JUMP_SLOT 00000000 __sprintf_chk@GLIBC_2.4 │ │ │ │ +00058200 00008616 R_ARM_JUMP_SLOT 00000000 fread@GLIBC_2.4 │ │ │ │ +00058204 00008716 R_ARM_JUMP_SLOT 00000000 strncmp@GLIBC_2.4 │ │ │ │ +00058208 00008816 R_ARM_JUMP_SLOT 00000000 ferror@GLIBC_2.4 │ │ │ │ +0005820c 00008916 R_ARM_JUMP_SLOT 00000000 realloc@GLIBC_2.4 │ │ │ │ +00058210 00008a16 R_ARM_JUMP_SLOT 00000000 __libc_start_main@GLIBC_2.34 │ │ │ │ +00058214 00008b16 R_ARM_JUMP_SLOT 00000000 rint@GLIBC_2.4 │ │ │ │ +00058218 00008c16 R_ARM_JUMP_SLOT 00000000 strpbrk@GLIBC_2.4 │ │ │ │ +0005821c 00008d16 R_ARM_JUMP_SLOT 00000000 pow@GLIBC_2.29 │ │ │ │ +00058220 00008e16 R_ARM_JUMP_SLOT 00000000 memchr@GLIBC_2.4 │ │ │ │ +00058224 00008f16 R_ARM_JUMP_SLOT 00000000 setenv@GLIBC_2.4 │ │ │ │ +00058228 00009016 R_ARM_JUMP_SLOT 00000000 strcmp@GLIBC_2.4 │ │ │ │ +0005822c 00009116 R_ARM_JUMP_SLOT 00000000 exit@GLIBC_2.4 │ │ │ │ +00058230 00009216 R_ARM_JUMP_SLOT 00000000 cfsetispeed@GLIBC_2.4 │ │ │ │ +00058234 00009316 R_ARM_JUMP_SLOT 00000000 fmax@GLIBC_2.4 │ │ │ │ +00058238 00009416 R_ARM_JUMP_SLOT 00000000 __errno_location@GLIBC_2.4 │ │ │ │ +0005823c 00009516 R_ARM_JUMP_SLOT 00000000 XSetWMHints │ │ │ │ +00058240 00009616 R_ARM_JUMP_SLOT 00000000 fmod@GLIBC_2.4 │ │ │ │ +00058244 00009716 R_ARM_JUMP_SLOT 00000000 __cxa_finalize@GLIBC_2.4 │ │ │ │ +00058248 00009816 R_ARM_JUMP_SLOT 00000000 ceil@GLIBC_2.4 │ │ │ │ +0005824c 00009916 R_ARM_JUMP_SLOT 00000000 sprintf@GLIBC_2.4 │ │ │ │ +00058250 00009a16 R_ARM_JUMP_SLOT 00000000 XParseGeometry │ │ │ ├── readelf --wide --dynamic {} │ │ │ │ @@ -2,32 +2,32 @@ │ │ │ │ Dynamic section at offset 0x56ef0 contains 30 entries: │ │ │ │ Tag Type Name/Value │ │ │ │ 0x00000001 (NEEDED) Shared library: [libX11.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libasound.so.2] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libm.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [libc.so.6] │ │ │ │ 0x00000001 (NEEDED) Shared library: [ld-linux-armhf.so.3] │ │ │ │ - 0x0000000c (INIT) 0x2edc │ │ │ │ - 0x0000000d (FINI) 0x4988c │ │ │ │ - 0x00000019 (INIT_ARRAY) 0x57df0 │ │ │ │ + 0x0000000c (INIT) 0x2e8c │ │ │ │ + 0x0000000d (FINI) 0x4980c │ │ │ │ + 0x00000019 (INIT_ARRAY) 0x57da8 │ │ │ │ 0x0000001b (INIT_ARRAYSZ) 4 (bytes) │ │ │ │ - 0x0000001a (FINI_ARRAY) 0x57df4 │ │ │ │ + 0x0000001a (FINI_ARRAY) 0x57dac │ │ │ │ 0x0000001c (FINI_ARRAYSZ) 4 (bytes) │ │ │ │ 0x6ffffef5 (GNU_HASH) 0x1b4 │ │ │ │ - 0x00000005 (STRTAB) 0xc48 │ │ │ │ + 0x00000005 (STRTAB) 0xc28 │ │ │ │ 0x00000006 (SYMTAB) 0x1f8 │ │ │ │ - 0x0000000a (STRSZ) 1665 (bytes) │ │ │ │ + 0x0000000a (STRSZ) 1638 (bytes) │ │ │ │ 0x0000000b (SYMENT) 16 (bytes) │ │ │ │ 0x00000015 (DEBUG) 0x0 │ │ │ │ 0x00000003 (PLTGOT) 0x58000 │ │ │ │ - 0x00000002 (PLTRELSZ) 1184 (bytes) │ │ │ │ + 0x00000002 (PLTRELSZ) 1168 (bytes) │ │ │ │ 0x00000014 (PLTREL) REL │ │ │ │ - 0x00000017 (JMPREL) 0x2a3c │ │ │ │ - 0x00000011 (REL) 0x14c4 │ │ │ │ + 0x00000017 (JMPREL) 0x29fc │ │ │ │ + 0x00000011 (REL) 0x1484 │ │ │ │ 0x00000012 (RELSZ) 5496 (bytes) │ │ │ │ 0x00000013 (RELENT) 8 (bytes) │ │ │ │ 0x6ffffffb (FLAGS_1) Flags: PIE │ │ │ │ - 0x6ffffffe (VERNEED) 0x1414 │ │ │ │ + 0x6ffffffe (VERNEED) 0x13d4 │ │ │ │ 0x6fffffff (VERNEEDNUM) 4 │ │ │ │ - 0x6ffffff0 (VERSYM) 0x12ca │ │ │ │ + 0x6ffffff0 (VERSYM) 0x128e │ │ │ │ 0x6ffffffa (RELCOUNT) 679 │ │ │ │ 0x00000000 (NULL) 0x0 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 6f1a8a1c4f477a1d9e059f3c5896dcc649be4615 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 4eb5de545d9243557f10b4ed390a27316e9b4f1e │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── readelf --wide --version-info {} │ │ │ │ @@ -1,10 +1,10 @@ │ │ │ │ │ │ │ │ -Version symbols section '.gnu.version' contains 165 entries: │ │ │ │ - Addr: 0x00000000000012ca Offset: 0x000012ca Link: 5 (.dynsym) │ │ │ │ +Version symbols section '.gnu.version' contains 163 entries: │ │ │ │ + Addr: 0x000000000000128e Offset: 0x0000128e Link: 5 (.dynsym) │ │ │ │ 000: 0 (*local*) 0 (*local*) 0 (*local*) 2 (GLIBC_2.4) │ │ │ │ 004: 3 (GLIBC_2.34) 3 (GLIBC_2.34) 2 (GLIBC_2.4) 1 (*global*) │ │ │ │ 008: 4 (ALSA_0.9) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 5 (GLIBC_2.29) │ │ │ │ 00c: 3 (GLIBC_2.34) 6 (GLIBC_2.4) 1 (*global*) 1 (*global*) │ │ │ │ 010: 1 (*global*) 7 (GLIBC_2.7) 2 (GLIBC_2.4) 4 (ALSA_0.9) │ │ │ │ 014: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ 018: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ @@ -24,32 +24,31 @@ │ │ │ │ 050: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 4 (ALSA_0.9) │ │ │ │ 054: 3 (GLIBC_2.34) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 8 (GLIBC_2.4) │ │ │ │ 058: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) 2 (GLIBC_2.4) │ │ │ │ 05c: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) 1 (*global*) │ │ │ │ 060: 2 (GLIBC_2.4) 6 (GLIBC_2.4) 1 (*global*) 3 (GLIBC_2.34) │ │ │ │ 064: 1 (*global*) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ 068: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 4 (ALSA_0.9) │ │ │ │ - 06c: 2 (GLIBC_2.4) 6 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 06c: 6 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ 070: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ - 074: 2 (GLIBC_2.4) 1 (*global*) 1 (*global*) 2 (GLIBC_2.4) │ │ │ │ - 078: 3 (GLIBC_2.34) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) │ │ │ │ - 07c: 2 (GLIBC_2.4) 1 (*global*) 2 (GLIBC_2.4) 6 (GLIBC_2.4) │ │ │ │ - 080: 2 (GLIBC_2.4) 1 (*global*) 1 (*global*) 6 (GLIBC_2.4) │ │ │ │ - 084: 3 (GLIBC_2.34) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ - 088: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ - 08c: 3 (GLIBC_2.34) 6 (GLIBC_2.4) 2 (GLIBC_2.4) 5 (GLIBC_2.29) │ │ │ │ - 090: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ - 094: 2 (GLIBC_2.4) 6 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) │ │ │ │ - 098: 6 (GLIBC_2.4) 2 (GLIBC_2.4) 6 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 074: 1 (*global*) 1 (*global*) 2 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ + 078: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) 2 (GLIBC_2.4) │ │ │ │ + 07c: 1 (*global*) 2 (GLIBC_2.4) 6 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 080: 1 (*global*) 1 (*global*) 6 (GLIBC_2.4) 3 (GLIBC_2.34) │ │ │ │ + 084: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 088: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 3 (GLIBC_2.34) 6 (GLIBC_2.4) │ │ │ │ + 08c: 2 (GLIBC_2.4) 5 (GLIBC_2.29) 2 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 090: 2 (GLIBC_2.4) 2 (GLIBC_2.4) 2 (GLIBC_2.4) 6 (GLIBC_2.4) │ │ │ │ + 094: 2 (GLIBC_2.4) 1 (*global*) 6 (GLIBC_2.4) 2 (GLIBC_2.4) │ │ │ │ + 098: 6 (GLIBC_2.4) 2 (GLIBC_2.4) 1 (*global*) 1 (*global*) │ │ │ │ 09c: 1 (*global*) 1 (*global*) 1 (*global*) 1 (*global*) │ │ │ │ - 0a0: 1 (*global*) 1 (*global*) 1 (*global*) 1 (*global*) │ │ │ │ - 0a4: 1 (*global*) │ │ │ │ + 0a0: 1 (*global*) 1 (*global*) 1 (*global*) │ │ │ │ │ │ │ │ Version needs section '.gnu.version_r' contains 4 entries: │ │ │ │ - Addr: 0x0000000000001414 Offset: 0x00001414 Link: 6 (.dynstr) │ │ │ │ + Addr: 0x00000000000013d4 Offset: 0x000013d4 Link: 6 (.dynstr) │ │ │ │ 000000: Version: 1 File: ld-linux-armhf.so.3 Cnt: 1 │ │ │ │ 0x0010: Name: GLIBC_2.4 Flags: none Version: 8 │ │ │ │ 0x0020: Version: 1 File: libm.so.6 Cnt: 2 │ │ │ │ 0x0030: Name: GLIBC_2.4 Flags: none Version: 6 │ │ │ │ 0x0040: Name: GLIBC_2.29 Flags: none Version: 5 │ │ │ │ 0x0050: Version: 1 File: libasound.so.2 Cnt: 1 │ │ │ │ 0x0060: Name: ALSA_0.9 Flags: none Version: 4 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -34,26 +34,24 @@ │ │ │ │ snd_strerror │ │ │ │ snd_pcm_open │ │ │ │ snd_pcm_recover │ │ │ │ copysign │ │ │ │ __sendmsg64 │ │ │ │ __setsockopt64 │ │ │ │ __clock_gettime64 │ │ │ │ -__strcpy_chk │ │ │ │ __gettimeofday64 │ │ │ │ __stack_chk_fail │ │ │ │ __printf_chk │ │ │ │ __assert_fail │ │ │ │ freeaddrinfo │ │ │ │ getaddrinfo │ │ │ │ pthread_join │ │ │ │ __ctype_b_loc │ │ │ │ pthread_create │ │ │ │ __sprintf_chk │ │ │ │ -__fprintf_chk │ │ │ │ __libc_start_main │ │ │ │ __stat64_time64 │ │ │ │ __ioctl_time64 │ │ │ │ __time64 │ │ │ │ cfsetospeed │ │ │ │ vsnprintf │ │ │ │ __cxa_finalize │ │ │ │ @@ -83,25 +81,26 @@ │ │ │ │ {DX`nK{D │ │ │ │ +@~I FyD │ │ │ │ +@OI FyD │ │ │ │ H KxD J{D │ │ │ │ *,Y$h4`O │ │ │ │ 8F!FGFLF │ │ │ │ H{DyD 3xD │ │ │ │ -aaaaaaaaaaYYYYYYYYYYQQQQQQQQQQOsk │ │ │ │ -OOOOOOOOOOO │ │ │ │ -\4yD``(F │ │ │ │ -XiJyDzD h3F │ │ │ │ -eI3FeJ hyDzD │ │ │ │ -!4J{D hzD │ │ │ │ -X(JyDzDo │ │ │ │ -iJiHzD!hxD │ │ │ │ +``````````XXXXXXXXXXPPPPPPPPPPNrj │ │ │ │ +NNNNNNNNNNN │ │ │ │ +d4yD``(F │ │ │ │ +XjI+FjJ hyDzD │ │ │ │ + h+FfL2FfI|D │ │ │ │ +X2F7I{D hyD │ │ │ │ +X+I+F+J hyDzD │ │ │ │ +fKgH{D!hxD │ │ │ │ # H[!zDxD │ │ │ │ Hw!zDxD │ │ │ │ -[lF,I"F,K │ │ │ │ +x`9`zh;h │ │ │ │ +;azh{j(! │ │ │ │ b;j83;b{j[x │ │ │ │ 9az`;`{i │ │ │ │ `z`;`(L|D │ │ │ │ # "M!&HxD │ │ │ │ x`9`:h{h │ │ │ │ p{hZy;hZp;h │ │ │ │ x`9`:h{h │ │ │ │ @@ -121,28 +120,24 @@ │ │ │ │ ;hZh K{D │ │ │ │ r:IyD:HxD │ │ │ │ U"6IyD6HxD │ │ │ │ bK{DbJzD@ │ │ │ │ x`4K{D,"@ │ │ │ │ x`9`{h:h │ │ │ │ x`9`;hc+ │ │ │ │ -V │ │ │ │ |D#b2K{D │ │ │ │ (MKF2F9F}D │ │ │ │ MI{DMJyDMO │ │ │ │ BHxDBJ?KzD │ │ │ │ jL{DjI|DjJ │ │ │ │ oF:FAF(F │ │ │ │ kAF8F*F' │ │ │ │ @@ -314,25 +308,25 @@ │ │ │ │ Z-information pool overflow │ │ │ │ ymin = %d, ymax = %d, height = %d │ │ │ │ 0 <= y && y < w->height │ │ │ │ too many vertices │ │ │ │ npts <= MAX_TRANSFORMED_POINTS │ │ │ │ Warning: VColor module performances issue │ │ │ │ invalid RGB: %d,%d,%d │ │ │ │ -../V/VColor.c │ │ │ │ +VColor.c │ │ │ │ sparsearray_get(colors, packed) == c │ │ │ │ invalid color specification: %s │ │ │ │ #%02u%02u%02u │ │ │ │ Warning: unrecognized directive, "%s" │ │ │ │ ENTITIES │ │ │ │ error in file %s (line %d): │ │ │ │ invalid character │ │ │ │ strings cannot span a line │ │ │ │ Premature End-of-file │ │ │ │ -../V/VObjects.c │ │ │ │ +VObjects.c │ │ │ │ VExtrudeObject: can't copy polygons │ │ │ │ VCopyObject: can't copy polygons │ │ │ │ %d %g %g %g │ │ │ │ (%s clip) %d │ │ │ │ invalid color specification │ │ │ │ invalid polygon vertex count │ │ │ │ invalid polygon vertex │ │ │ │ @@ -348,27 +342,42 @@ │ │ │ │ var `i' uninitialized │ │ │ │ internal error polygon vertex out of range: %d (max %d) -- %d │ │ │ │ POLYLINE │ │ │ │ DICTIONARY │ │ │ │ MLINESTYLE │ │ │ │ ACAD_GROUP │ │ │ │ ACAD_MLINESTYLE │ │ │ │ -../V/VPoly.c │ │ │ │ using already released VPolySet │ │ │ │ *** Null Polygon *** │ │ │ │ %d vertices: │ │ │ │ %9.6g %9.6g %9.6g │ │ │ │ front right bottom │ │ │ │ front right top │ │ │ │ front left bottom │ │ │ │ front left top │ │ │ │ aft right bottom │ │ │ │ aft right top │ │ │ │ aft left bottom │ │ │ │ aft left top │ │ │ │ +../util/gui.c │ │ │ │ +XOpenDisplay("%s") failed │ │ │ │ +WM_PROTOCOLS │ │ │ │ +WM_CLOSEDOWN │ │ │ │ +WM_DELETE_WINDOW │ │ │ │ +trying to allocate too many colors, %d maximum allowed │ │ │ │ +failed allocating RGB color %d,%d,%d │ │ │ │ +color index out of the range: %d │ │ │ │ +../util/sparsearray.c │ │ │ │ +Sparse array report about %s: │ │ │ │ + %d total table length │ │ │ │ + %d occupied table entries │ │ │ │ + %d max table entry length │ │ │ │ + %g average table entry length │ │ │ │ + %g variance table entry length │ │ │ │ + %g mean no. of comparisons per search │ │ │ │ ERROR: failed to read file `%s' │ │ │ │ ERROR: file `%s' too long │ │ │ │ ERROR: too many arguments in file `%s' │ │ │ │ cannon shells │ │ │ │ something (presumably a missile) │ │ │ │ %s fired by %s │ │ │ │ entering entity %s not found in the inventory │ │ │ │ @@ -779,15 +788,15 @@ │ │ │ │ %s:%d: check latitude and longitude ordering │ │ │ │ %s:%d: file %s does not exist or it is not readable │ │ │ │ %s:%d: zone %s overlaps with zone %s │ │ │ │ OutputSegment │ │ │ │ DrawScanLine │ │ │ │ Alib_fillPolygonWithMatrix │ │ │ │ VColor_getByRGB │ │ │ │ -?Identification │ │ │ │ +Identification │ │ │ │ Entity Type │ │ │ │ Concatenated │ │ │ │ Category │ │ │ │ Subcategory │ │ │ │ Specific │ │ │ │ Force ID │ │ │ │ Description │ │ │ │ @@ -1079,29 +1088,15 @@ │ │ │ │ opening audio device '%s': %s │ │ │ │ pthread_create() return code %d: cannot create audio feeder thread to play %s │ │ │ │ audio_resample │ │ │ │ audio_feeder │ │ │ │ UNDEFINED │ │ │ │ %s internal error in %s:%d: %s. │ │ │ │ %s: %s: %s. │ │ │ │ -0 <= idx && idx < CLUT_LEN │ │ │ │ -invalid RGB: %d,%d,%d │ │ │ │ -idx < CLUT_LEN │ │ │ │ -invalid color specification: %s │ │ │ │ -XOpenDisplay("%s") failed │ │ │ │ -not implemented │ │ │ │ -WM_PROTOCOLS │ │ │ │ -WM_CLOSEDOWN │ │ │ │ -WM_DELETE_WINDOW │ │ │ │ -trying to allocate too many colors, %d maximum allowed │ │ │ │ -failed allocating RGB color %d,%d,%d │ │ │ │ -color index out of the range: %d │ │ │ │ -index_to_rgb │ │ │ │ -gui_getColorIndex │ │ │ │ -memory.c │ │ │ │ +../../util/memory.c │ │ │ │ size >= 0 │ │ │ │ out of memory from malloc(%d) │ │ │ │ memory corruption detected: not a block allocated by this module │ │ │ │ recursion in destructor detected while releasing block allocated in %s:%d │ │ │ │ resizing block having destructor allocated in %s is not supported │ │ │ │ out of memory from realloc(...,%d) │ │ │ │ dst_capacity >= 1 │ │ │ │ @@ -1114,22 +1109,15 @@ │ │ │ │ %d total blocks, %d bytes wasted. │ │ │ │ memory_allocate_PRIVATE │ │ │ │ memory_realloc_PRIVATE │ │ │ │ memory_strcpy │ │ │ │ min <= max │ │ │ │ prng_getIntInRange │ │ │ │ reader.c │ │ │ │ -sparsearray.c │ │ │ │ -Sparse array report about %s: │ │ │ │ - %d total table length │ │ │ │ - %d occupied table entries │ │ │ │ - %d max table entry length │ │ │ │ - %g average table entry length │ │ │ │ - %g variance table entry length │ │ │ │ - %g mean no. of comparisons per search │ │ │ │ +../../util/timer.c │ │ │ │ varray.c │ │ │ │ this->occupied_no >= 0 │ │ │ │ this->detached_no >= 0 │ │ │ │ this->used_no <= this->allocated_no │ │ │ │ this->occupied_no + this->detached_no == this->used_no │ │ │ │ this->firstOccupied < 0 || this->entries[this->firstOccupied].isOccupied │ │ │ │ this->lastOccupied < 0 || this->entries[this->lastOccupied].isOccupied │ │ │ ├── readelf --wide --decompress --hex-dump=.gnu.hash {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Hex dump of section '.gnu.hash': │ │ │ │ - 0x000001b4 03000000 9d000000 02000000 06000000 ................ │ │ │ │ - 0x000001c4 89002331 00444288 9d000000 a0000000 ..#1.DB......... │ │ │ │ - 0x000001d4 a2000000 00af34e8 bae3927c 4345d5ec ......4....|CE.. │ │ │ │ + 0x000001b4 03000000 9b000000 02000000 06000000 ................ │ │ │ │ + 0x000001c4 89002331 00444288 9b000000 9e000000 ..#1.DB......... │ │ │ │ + 0x000001d4 a0000000 00af34e8 bae3927c 4345d5ec ......4....|CE.. │ │ │ │ 0x000001e4 beda571b d971581c 102cb947 76543c94 ..W..qX..,.GvT<. │ │ │ │ 0x000001f4 59ef9779 Y..y │ │ │ ├── readelf --wide --decompress --hex-dump=.dynstr {} │ │ │ │ @@ -1,108 +1,106 @@ │ │ │ │ │ │ │ │ Hex dump of section '.dynstr': │ │ │ │ - 0x00000c48 005f4954 4d5f6465 72656769 73746572 ._ITM_deregister │ │ │ │ - 0x00000c58 544d436c 6f6e6554 61626c65 005f5f67 TMCloneTable.__g │ │ │ │ - 0x00000c68 6d6f6e5f 73746172 745f5f00 5f49544d mon_start__._ITM │ │ │ │ - 0x00000c78 5f726567 69737465 72544d43 6c6f6e65 _registerTMClone │ │ │ │ - 0x00000c88 5461626c 65005853 6574574d 48696e74 Table.XSetWMHint │ │ │ │ - 0x00000c98 73005853 6574466f 72656772 6f756e64 s.XSetForeground │ │ │ │ - 0x00000ca8 0058466c 75736800 58446573 74726f79 .XFlush.XDestroy │ │ │ │ - 0x00000cb8 57696e64 6f770058 53657453 74616e64 Window.XSetStand │ │ │ │ - 0x00000cc8 61726450 726f7065 72746965 7300584d ardProperties.XM │ │ │ │ - 0x00000cd8 61705769 6e646f77 0058416c 6c6f6343 apWindow.XAllocC │ │ │ │ - 0x00000ce8 6f6c6f72 00584372 65617465 466f6e74 olor.XCreateFont │ │ │ │ - 0x00000cf8 43757273 6f720058 44726177 4c696e65 Cursor.XDrawLine │ │ │ │ - 0x00000d08 00584372 65617465 57696e64 6f770058 .XCreateWindow.X │ │ │ │ - 0x00000d18 43686563 6b547970 65644576 656e7400 CheckTypedEvent. │ │ │ │ - 0x00000d28 58517565 7279506f 696e7465 72005852 XQueryPointer.XR │ │ │ │ - 0x00000d38 65667265 73684b65 79626f61 72644d61 efreshKeyboardMa │ │ │ │ - 0x00000d48 7070696e 67005853 6574574d 50726f74 pping.XSetWMProt │ │ │ │ - 0x00000d58 6f636f6c 73005849 6e746572 6e41746f ocols.XInternAto │ │ │ │ - 0x00000d68 6d005853 65745769 6e646f77 4261636b m.XSetWindowBack │ │ │ │ - 0x00000d78 67726f75 6e640058 4c6f6f6b 75705374 ground.XLookupSt │ │ │ │ - 0x00000d88 72696e67 00585365 6c656374 496e7075 ring.XSelectInpu │ │ │ │ - 0x00000d98 74005850 61727365 47656f6d 65747279 t.XParseGeometry │ │ │ │ - 0x00000da8 00584f70 656e4469 73706c61 79005843 .XOpenDisplay.XC │ │ │ │ - 0x00000db8 72656174 65474300 58436865 636b5769 reateGC.XCheckWi │ │ │ │ - 0x00000dc8 6e646f77 4576656e 74005843 6c6f7365 ndowEvent.XClose │ │ │ │ - 0x00000dd8 44697370 6c617900 58446566 696e6543 Display.XDefineC │ │ │ │ - 0x00000de8 7572736f 7200736e 645f7063 6d5f636c ursor.snd_pcm_cl │ │ │ │ - 0x00000df8 6f736500 736e645f 70636d5f 77726974 ose.snd_pcm_writ │ │ │ │ - 0x00000e08 65690073 6e645f70 636d5f73 65745f70 ei.snd_pcm_set_p │ │ │ │ - 0x00000e18 6172616d 7300736e 645f7063 6d5f6472 arams.snd_pcm_dr │ │ │ │ - 0x00000e28 61696e00 736e645f 70636d5f 70617573 ain.snd_pcm_paus │ │ │ │ - 0x00000e38 6500736e 645f7063 6d5f7072 65706172 e.snd_pcm_prepar │ │ │ │ - 0x00000e48 6500736e 645f7374 72657272 6f720073 e.snd_strerror.s │ │ │ │ - 0x00000e58 6e645f70 636d5f6f 70656e00 736e645f nd_pcm_open.snd_ │ │ │ │ - 0x00000e68 70636d5f 7265636f 76657200 6174616e pcm_recover.atan │ │ │ │ - 0x00000e78 32006174 616e0061 73696e00 706f7700 2.atan.asin.pow. │ │ │ │ - 0x00000e88 72696e74 00666d61 78007369 6e636f73 rint.fmax.sincos │ │ │ │ - 0x00000e98 00657870 00747275 6e630063 65696c00 .exp.trunc.ceil. │ │ │ │ - 0x00000ea8 666d696e 00737172 74006163 6f730063 fmin.sqrt.acos.c │ │ │ │ - 0x00000eb8 6f707973 69676e00 666d6f64 00666c6f opysign.fmod.flo │ │ │ │ - 0x00000ec8 6f72006c 6f670066 67657463 005f5f73 or.log.fgetc.__s │ │ │ │ - 0x00000ed8 656e646d 73673634 00666765 7473005f endmsg64.fgets._ │ │ │ │ - 0x00000ee8 5f736574 736f636b 6f707436 34007374 _setsockopt64.st │ │ │ │ - 0x00000ef8 72637079 005f5f63 6c6f636b 5f676574 rcpy.__clock_get │ │ │ │ - 0x00000f08 74696d65 36340073 7464696e 00707574 time64.stdin.put │ │ │ │ - 0x00000f18 7300666f 70656e36 34007065 72726f72 s.fopen64.perror │ │ │ │ - 0x00000f28 00737472 6e637079 005f5f73 74726370 .strncpy.__strcp │ │ │ │ - 0x00000f38 795f6368 6b005f5f 67657474 696d656f y_chk.__gettimeo │ │ │ │ - 0x00000f48 66646179 3634005f 5f737461 636b5f63 fday64.__stack_c │ │ │ │ - 0x00000f58 686b5f66 61696c00 5f5f7072 696e7466 hk_fail.__printf │ │ │ │ - 0x00000f68 5f63686b 00667265 65006672 65616400 _chk.free.fread. │ │ │ │ - 0x00000f78 65786974 006e746f 686c006e 746f6873 exit.ntohl.ntohs │ │ │ │ - 0x00000f88 0072696e 64657800 5f5f6173 73657274 .rindex.__assert │ │ │ │ - 0x00000f98 5f666169 6c007365 74656e76 00667265 _fail.setenv.fre │ │ │ │ - 0x00000fa8 65616464 72696e66 6f006765 74616464 eaddrinfo.getadd │ │ │ │ - 0x00000fb8 72696e66 6f006269 6e640073 74727263 rinfo.bind.strrc │ │ │ │ - 0x00000fc8 68720070 75746368 61720066 6572726f hr.putchar.ferro │ │ │ │ - 0x00000fd8 72007374 72706272 6b00636c 6f636b00 r.strpbrk.clock. │ │ │ │ - 0x00000fe8 66666c75 73680068 746f6e6c 006d656d fflush.htonl.mem │ │ │ │ - 0x00000ff8 6d6f7665 0068746f 6e730073 7472746f move.htons.strto │ │ │ │ - 0x00001008 64007374 72746f6b 00737472 746f6c00 d.strtok.strtol. │ │ │ │ - 0x00001018 73797374 656d0073 6f636b65 74007374 system.socket.st │ │ │ │ - 0x00001028 726c656e 00707468 72656164 5f6a6f69 rlen.pthread_joi │ │ │ │ - 0x00001038 6e005f5f 63747970 655f625f 6c6f6300 n.__ctype_b_loc. │ │ │ │ - 0x00001048 75736c65 65700066 656f6600 70746872 usleep.feof.pthr │ │ │ │ - 0x00001058 6561645f 63726561 74650067 65747069 ead_create.getpi │ │ │ │ - 0x00001068 64007374 646f7574 00726561 6c6c6f63 d.stdout.realloc │ │ │ │ - 0x00001078 005f5f73 7072696e 74665f63 686b0073 .__sprintf_chk.s │ │ │ │ - 0x00001088 74726361 74005f5f 66707269 6e74665f trcat.__fprintf_ │ │ │ │ - 0x00001098 63686b00 61746f66 0061746f 69006d61 chk.atof.atoi.ma │ │ │ │ - 0x000010a8 6c6c6f63 005f5f6c 6962635f 73746172 lloc.__libc_star │ │ │ │ - 0x000010b8 745f6d61 696e005f 5f737461 7436345f t_main.__stat64_ │ │ │ │ - 0x000010c8 74696d65 3634005f 5f696f63 746c5f74 time64.__ioctl_t │ │ │ │ - 0x000010d8 696d6536 34005f5f 74696d65 36340073 ime64.__time64.s │ │ │ │ - 0x000010e8 74646572 72006670 72696e74 66006d65 tderr.fprintf.me │ │ │ │ - 0x000010f8 6d636872 00636673 65746f73 70656564 mchr.cfsetospeed │ │ │ │ - 0x00001108 00726169 73650076 736e7072 696e7466 .raise.vsnprintf │ │ │ │ - 0x00001118 005f5f63 78615f66 696e616c 697a6500 .__cxa_finalize. │ │ │ │ - 0x00001128 73707269 6e746600 63667365 74697370 sprintf.cfsetisp │ │ │ │ - 0x00001138 65656400 67657465 6e760063 616c6c6f eed.getenv.callo │ │ │ │ - 0x00001148 63007374 70637079 006d656d 636d7000 c.stpcpy.memcmp. │ │ │ │ - 0x00001158 66636c6f 7365006d 656d7365 74006670 fclose.memset.fp │ │ │ │ - 0x00001168 75746300 74636765 74617474 72005f5f utc.tcgetattr.__ │ │ │ │ - 0x00001178 69736f63 39395f73 7363616e 66006761 isoc99_sscanf.ga │ │ │ │ - 0x00001188 695f7374 72657272 6f720074 6f757070 i_strerror.toupp │ │ │ │ - 0x00001198 65720074 63736574 61747472 006d656d er.tcsetattr.mem │ │ │ │ - 0x000011a8 63707900 5f5f6663 6e746c5f 74696d65 cpy.__fcntl_time │ │ │ │ - 0x000011b8 36340067 65746377 64006677 72697465 64.getcwd.fwrite │ │ │ │ - 0x000011c8 00737472 636d7000 71736f72 74006673 .strcmp.qsort.fs │ │ │ │ - 0x000011d8 65656b00 5f5f6572 726e6f5f 6c6f6361 eek.__errno_loca │ │ │ │ - 0x000011e8 74696f6e 005f5f72 6563766d 73673634 tion.__recvmsg64 │ │ │ │ - 0x000011f8 0061626f 72740073 74726e63 6d70005f .abort.strncmp._ │ │ │ │ - 0x00001208 5f737461 636b5f63 686b5f67 75617264 _stack_chk_guard │ │ │ │ - 0x00001218 006c6962 5831312e 736f2e36 006c6962 .libX11.so.6.lib │ │ │ │ - 0x00001228 61736f75 6e642e73 6f2e3200 6c69626d asound.so.2.libm │ │ │ │ - 0x00001238 2e736f2e 36006c69 62632e73 6f2e3600 .so.6.libc.so.6. │ │ │ │ - 0x00001248 6c642d6c 696e7578 2d61726d 68662e73 ld-linux-armhf.s │ │ │ │ - 0x00001258 6f2e3300 5f656461 7461005f 5f627373 o.3._edata.__bss │ │ │ │ - 0x00001268 5f737461 7274005f 5f627373 5f737461 _start.__bss_sta │ │ │ │ - 0x00001278 72745f5f 005f5f62 73735f65 6e645f5f rt__.__bss_end__ │ │ │ │ - 0x00001288 005f5f65 6e645f5f 005f656e 6400474c .__end__._end.GL │ │ │ │ - 0x00001298 4942435f 322e3400 474c4942 435f322e IBC_2.4.GLIBC_2. │ │ │ │ - 0x000012a8 32390041 4c53415f 302e3900 474c4942 29.ALSA_0.9.GLIB │ │ │ │ - 0x000012b8 435f322e 3700474c 4942435f 322e3334 C_2.7.GLIBC_2.34 │ │ │ │ - 0x000012c8 00 . │ │ │ │ + 0x00000c28 005f4954 4d5f6465 72656769 73746572 ._ITM_deregister │ │ │ │ + 0x00000c38 544d436c 6f6e6554 61626c65 005f5f67 TMCloneTable.__g │ │ │ │ + 0x00000c48 6d6f6e5f 73746172 745f5f00 5f49544d mon_start__._ITM │ │ │ │ + 0x00000c58 5f726567 69737465 72544d43 6c6f6e65 _registerTMClone │ │ │ │ + 0x00000c68 5461626c 65005853 6574574d 48696e74 Table.XSetWMHint │ │ │ │ + 0x00000c78 73005853 6574466f 72656772 6f756e64 s.XSetForeground │ │ │ │ + 0x00000c88 0058466c 75736800 58446573 74726f79 .XFlush.XDestroy │ │ │ │ + 0x00000c98 57696e64 6f770058 53657453 74616e64 Window.XSetStand │ │ │ │ + 0x00000ca8 61726450 726f7065 72746965 7300584d ardProperties.XM │ │ │ │ + 0x00000cb8 61705769 6e646f77 0058416c 6c6f6343 apWindow.XAllocC │ │ │ │ + 0x00000cc8 6f6c6f72 00584372 65617465 466f6e74 olor.XCreateFont │ │ │ │ + 0x00000cd8 43757273 6f720058 44726177 4c696e65 Cursor.XDrawLine │ │ │ │ + 0x00000ce8 00584372 65617465 57696e64 6f770058 .XCreateWindow.X │ │ │ │ + 0x00000cf8 43686563 6b547970 65644576 656e7400 CheckTypedEvent. │ │ │ │ + 0x00000d08 58517565 7279506f 696e7465 72005852 XQueryPointer.XR │ │ │ │ + 0x00000d18 65667265 73684b65 79626f61 72644d61 efreshKeyboardMa │ │ │ │ + 0x00000d28 7070696e 67005853 6574574d 50726f74 pping.XSetWMProt │ │ │ │ + 0x00000d38 6f636f6c 73005849 6e746572 6e41746f ocols.XInternAto │ │ │ │ + 0x00000d48 6d005853 65745769 6e646f77 4261636b m.XSetWindowBack │ │ │ │ + 0x00000d58 67726f75 6e640058 4c6f6f6b 75705374 ground.XLookupSt │ │ │ │ + 0x00000d68 72696e67 00585365 6c656374 496e7075 ring.XSelectInpu │ │ │ │ + 0x00000d78 74005850 61727365 47656f6d 65747279 t.XParseGeometry │ │ │ │ + 0x00000d88 00584f70 656e4469 73706c61 79005843 .XOpenDisplay.XC │ │ │ │ + 0x00000d98 72656174 65474300 58436865 636b5769 reateGC.XCheckWi │ │ │ │ + 0x00000da8 6e646f77 4576656e 74005843 6c6f7365 ndowEvent.XClose │ │ │ │ + 0x00000db8 44697370 6c617900 58446566 696e6543 Display.XDefineC │ │ │ │ + 0x00000dc8 7572736f 7200736e 645f7063 6d5f636c ursor.snd_pcm_cl │ │ │ │ + 0x00000dd8 6f736500 736e645f 70636d5f 77726974 ose.snd_pcm_writ │ │ │ │ + 0x00000de8 65690073 6e645f70 636d5f73 65745f70 ei.snd_pcm_set_p │ │ │ │ + 0x00000df8 6172616d 7300736e 645f7063 6d5f6472 arams.snd_pcm_dr │ │ │ │ + 0x00000e08 61696e00 736e645f 70636d5f 70617573 ain.snd_pcm_paus │ │ │ │ + 0x00000e18 6500736e 645f7063 6d5f7072 65706172 e.snd_pcm_prepar │ │ │ │ + 0x00000e28 6500736e 645f7374 72657272 6f720073 e.snd_strerror.s │ │ │ │ + 0x00000e38 6e645f70 636d5f6f 70656e00 736e645f nd_pcm_open.snd_ │ │ │ │ + 0x00000e48 70636d5f 7265636f 76657200 6174616e pcm_recover.atan │ │ │ │ + 0x00000e58 32006174 616e0061 73696e00 706f7700 2.atan.asin.pow. │ │ │ │ + 0x00000e68 72696e74 00666d61 78007369 6e636f73 rint.fmax.sincos │ │ │ │ + 0x00000e78 00657870 00747275 6e630063 65696c00 .exp.trunc.ceil. │ │ │ │ + 0x00000e88 666d696e 00737172 74006163 6f730063 fmin.sqrt.acos.c │ │ │ │ + 0x00000e98 6f707973 69676e00 666d6f64 00666c6f opysign.fmod.flo │ │ │ │ + 0x00000ea8 6f72006c 6f670066 67657463 005f5f73 or.log.fgetc.__s │ │ │ │ + 0x00000eb8 656e646d 73673634 00666765 7473005f endmsg64.fgets._ │ │ │ │ + 0x00000ec8 5f736574 736f636b 6f707436 34007374 _setsockopt64.st │ │ │ │ + 0x00000ed8 72637079 005f5f63 6c6f636b 5f676574 rcpy.__clock_get │ │ │ │ + 0x00000ee8 74696d65 36340073 7464696e 00707574 time64.stdin.put │ │ │ │ + 0x00000ef8 7300666f 70656e36 34007065 72726f72 s.fopen64.perror │ │ │ │ + 0x00000f08 00737472 6e637079 005f5f67 65747469 .strncpy.__getti │ │ │ │ + 0x00000f18 6d656f66 64617936 34005f5f 73746163 meofday64.__stac │ │ │ │ + 0x00000f28 6b5f6368 6b5f6661 696c005f 5f707269 k_chk_fail.__pri │ │ │ │ + 0x00000f38 6e74665f 63686b00 66726565 00667265 ntf_chk.free.fre │ │ │ │ + 0x00000f48 61640065 78697400 6e746f68 6c006e74 ad.exit.ntohl.nt │ │ │ │ + 0x00000f58 6f687300 72696e64 6578005f 5f617373 ohs.rindex.__ass │ │ │ │ + 0x00000f68 6572745f 6661696c 00736574 656e7600 ert_fail.setenv. │ │ │ │ + 0x00000f78 66726565 61646472 696e666f 00676574 freeaddrinfo.get │ │ │ │ + 0x00000f88 61646472 696e666f 0062696e 64007374 addrinfo.bind.st │ │ │ │ + 0x00000f98 72726368 72007075 74636861 72006665 rrchr.putchar.fe │ │ │ │ + 0x00000fa8 72726f72 00737472 7062726b 00636c6f rror.strpbrk.clo │ │ │ │ + 0x00000fb8 636b0066 666c7573 68006874 6f6e6c00 ck.fflush.htonl. │ │ │ │ + 0x00000fc8 6d656d6d 6f766500 68746f6e 73007374 memmove.htons.st │ │ │ │ + 0x00000fd8 72746f64 00737472 746f6b00 73747274 rtod.strtok.strt │ │ │ │ + 0x00000fe8 6f6c0073 79737465 6d00736f 636b6574 ol.system.socket │ │ │ │ + 0x00000ff8 00737472 6c656e00 70746872 6561645f .strlen.pthread_ │ │ │ │ + 0x00001008 6a6f696e 005f5f63 74797065 5f625f6c join.__ctype_b_l │ │ │ │ + 0x00001018 6f630075 736c6565 70006665 6f660070 oc.usleep.feof.p │ │ │ │ + 0x00001028 74687265 61645f63 72656174 65006765 thread_create.ge │ │ │ │ + 0x00001038 74706964 00737464 6f757400 7265616c tpid.stdout.real │ │ │ │ + 0x00001048 6c6f6300 5f5f7370 72696e74 665f6368 loc.__sprintf_ch │ │ │ │ + 0x00001058 6b007374 72636174 0061746f 66006174 k.strcat.atof.at │ │ │ │ + 0x00001068 6f69006d 616c6c6f 63005f5f 6c696263 oi.malloc.__libc │ │ │ │ + 0x00001078 5f737461 72745f6d 61696e00 5f5f7374 _start_main.__st │ │ │ │ + 0x00001088 61743634 5f74696d 65363400 5f5f696f at64_time64.__io │ │ │ │ + 0x00001098 63746c5f 74696d65 3634005f 5f74696d ctl_time64.__tim │ │ │ │ + 0x000010a8 65363400 73746465 72720066 7072696e e64.stderr.fprin │ │ │ │ + 0x000010b8 7466006d 656d6368 72006366 7365746f tf.memchr.cfseto │ │ │ │ + 0x000010c8 73706565 64007261 69736500 76736e70 speed.raise.vsnp │ │ │ │ + 0x000010d8 72696e74 66005f5f 6378615f 66696e61 rintf.__cxa_fina │ │ │ │ + 0x000010e8 6c697a65 00737072 696e7466 00636673 lize.sprintf.cfs │ │ │ │ + 0x000010f8 65746973 70656564 00676574 656e7600 etispeed.getenv. │ │ │ │ + 0x00001108 63616c6c 6f630073 74706370 79006d65 calloc.stpcpy.me │ │ │ │ + 0x00001118 6d636d70 0066636c 6f736500 6d656d73 mcmp.fclose.mems │ │ │ │ + 0x00001128 65740066 70757463 00746367 65746174 et.fputc.tcgetat │ │ │ │ + 0x00001138 7472005f 5f69736f 6339395f 73736361 tr.__isoc99_ssca │ │ │ │ + 0x00001148 6e660067 61695f73 74726572 726f7200 nf.gai_strerror. │ │ │ │ + 0x00001158 746f7570 70657200 74637365 74617474 toupper.tcsetatt │ │ │ │ + 0x00001168 72006d65 6d637079 005f5f66 636e746c r.memcpy.__fcntl │ │ │ │ + 0x00001178 5f74696d 65363400 67657463 77640066 _time64.getcwd.f │ │ │ │ + 0x00001188 77726974 65007374 72636d70 0071736f write.strcmp.qso │ │ │ │ + 0x00001198 72740066 7365656b 005f5f65 72726e6f rt.fseek.__errno │ │ │ │ + 0x000011a8 5f6c6f63 6174696f 6e005f5f 72656376 _location.__recv │ │ │ │ + 0x000011b8 6d736736 34006162 6f727400 7374726e msg64.abort.strn │ │ │ │ + 0x000011c8 636d7000 5f5f7374 61636b5f 63686b5f cmp.__stack_chk_ │ │ │ │ + 0x000011d8 67756172 64006c69 62583131 2e736f2e guard.libX11.so. │ │ │ │ + 0x000011e8 36006c69 6261736f 756e642e 736f2e32 6.libasound.so.2 │ │ │ │ + 0x000011f8 006c6962 6d2e736f 2e36006c 6962632e .libm.so.6.libc. │ │ │ │ + 0x00001208 736f2e36 006c642d 6c696e75 782d6172 so.6.ld-linux-ar │ │ │ │ + 0x00001218 6d68662e 736f2e33 005f6564 61746100 mhf.so.3._edata. │ │ │ │ + 0x00001228 5f5f6273 735f7374 61727400 5f5f6273 __bss_start.__bs │ │ │ │ + 0x00001238 735f7374 6172745f 5f005f5f 6273735f s_start__.__bss_ │ │ │ │ + 0x00001248 656e645f 5f005f5f 656e645f 5f005f65 end__.__end__._e │ │ │ │ + 0x00001258 6e640047 4c494243 5f322e34 00474c49 nd.GLIBC_2.4.GLI │ │ │ │ + 0x00001268 42435f32 2e323900 414c5341 5f302e39 BC_2.29.ALSA_0.9 │ │ │ │ + 0x00001278 00474c49 42435f32 2e370047 4c494243 .GLIBC_2.7.GLIBC │ │ │ │ + 0x00001288 5f322e33 3400 _2.34. │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.init {} │ │ │ │ @@ -1,9 +1,9 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .init: │ │ │ │ │ │ │ │ -00002edc <.init>: │ │ │ │ +00002e8c <.init>: │ │ │ │ push {r3, lr} │ │ │ │ - bl 4440 │ │ │ │ + bl 43d8 │ │ │ │ pop {r3, pc} │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.plt {} │ │ │ │ @@ -1,761 +1,752 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .plt: │ │ │ │ │ │ │ │ -00002ee8 : │ │ │ │ +00002e98 : │ │ │ │ push {lr} @ (str lr, [sp, #-4]!) │ │ │ │ - ldr lr, [pc, #4] @ 2ef8 │ │ │ │ + ldr lr, [pc, #4] @ 2ea8 │ │ │ │ add lr, pc, lr │ │ │ │ ldr pc, [lr, #8]! │ │ │ │ - andeq r5, r5, r8, lsl #2 │ │ │ │ + andeq r5, r5, r8, asr r1 │ │ │ │ │ │ │ │ -00002efc : │ │ │ │ +00002eac : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #344]! @ 0x158 │ │ │ │ + │ │ │ │ +00002eb8 : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #336]! @ 0x150 │ │ │ │ + │ │ │ │ +00002ec4 <__fcntl_time64@plt>: │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #328]! @ 0x148 │ │ │ │ + │ │ │ │ +00002ed0 : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #320]! @ 0x140 │ │ │ │ + │ │ │ │ +00002edc : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #312]! @ 0x138 │ │ │ │ + │ │ │ │ +00002ee8 : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #304]! @ 0x130 │ │ │ │ + │ │ │ │ +00002ef4 : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #296]! @ 0x128 │ │ │ │ + │ │ │ │ +00002f00 : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #288]! @ 0x120 │ │ │ │ + │ │ │ │ +00002f0c : │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #280]! @ 0x118 │ │ │ │ + │ │ │ │ +00002f18 <__sendmsg64@plt>: │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #348160 @ 0x55000 │ │ │ │ + ldr pc, [ip, #272]! @ 0x110 │ │ │ │ + │ │ │ │ +00002f24 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #264]! @ 0x108 │ │ │ │ │ │ │ │ -00002f08 : │ │ │ │ +00002f30 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #256]! @ 0x100 │ │ │ │ │ │ │ │ -00002f14 <__fcntl_time64@plt>: │ │ │ │ +00002f3c <__gmon_start__@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #248]! @ 0xf8 │ │ │ │ │ │ │ │ -00002f20 : │ │ │ │ +00002f48 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #240]! @ 0xf0 │ │ │ │ │ │ │ │ -00002f2c : │ │ │ │ +00002f54 <__isoc99_sscanf@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #232]! @ 0xe8 │ │ │ │ │ │ │ │ -00002f38 : │ │ │ │ +00002f60 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #224]! @ 0xe0 │ │ │ │ │ │ │ │ -00002f44 : │ │ │ │ +00002f6c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #216]! @ 0xd8 │ │ │ │ │ │ │ │ -00002f50 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #208]! @ 0xd0 │ │ │ │ - │ │ │ │ -00002f5c : │ │ │ │ +00002f78 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #200]! @ 0xc8 │ │ │ │ + ldr pc, [ip, #204]! @ 0xcc │ │ │ │ │ │ │ │ -00002f68 <__sendmsg64@plt>: │ │ │ │ +00002f88 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #192]! @ 0xc0 │ │ │ │ + ldr pc, [ip, #196]! @ 0xc4 │ │ │ │ │ │ │ │ -00002f74 : │ │ │ │ +00002f94 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #184]! @ 0xb8 │ │ │ │ + ldr pc, [ip, #188]! @ 0xbc │ │ │ │ │ │ │ │ -00002f80 : │ │ │ │ +00002fa0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #176]! @ 0xb0 │ │ │ │ + ldr pc, [ip, #180]! @ 0xb4 │ │ │ │ │ │ │ │ -00002f8c <__gmon_start__@plt>: │ │ │ │ +00002fac <__printf_chk@plt>: │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #168]! @ 0xa8 │ │ │ │ │ │ │ │ -00002f98 : │ │ │ │ +00002fbc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #160]! @ 0xa0 │ │ │ │ │ │ │ │ -00002fa4 <__isoc99_sscanf@plt>: │ │ │ │ +00002fc8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #152]! @ 0x98 │ │ │ │ │ │ │ │ -00002fb0 : │ │ │ │ +00002fd4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #144]! @ 0x90 │ │ │ │ │ │ │ │ -00002fbc : │ │ │ │ +00002fe0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #136]! @ 0x88 │ │ │ │ │ │ │ │ -00002fc8 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +00002fec : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #124]! @ 0x7c │ │ │ │ + ldr pc, [ip, #128]! @ 0x80 │ │ │ │ │ │ │ │ -00002fd8 : │ │ │ │ +00002ff8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #116]! @ 0x74 │ │ │ │ + ldr pc, [ip, #120]! @ 0x78 │ │ │ │ │ │ │ │ -00002fe4 : │ │ │ │ +00003004 <__gettimeofday64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #108]! @ 0x6c │ │ │ │ + ldr pc, [ip, #112]! @ 0x70 │ │ │ │ │ │ │ │ -00002ff0 : │ │ │ │ +00003010 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #100]! @ 0x64 │ │ │ │ + ldr pc, [ip, #104]! @ 0x68 │ │ │ │ │ │ │ │ -00002ffc <__printf_chk@plt>: │ │ │ │ +0000301c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #92]! @ 0x5c │ │ │ │ + ldr pc, [ip, #96]! @ 0x60 │ │ │ │ │ │ │ │ -00003008 : │ │ │ │ +00003028 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #84]! @ 0x54 │ │ │ │ + ldr pc, [ip, #88]! @ 0x58 │ │ │ │ │ │ │ │ -00003014 : │ │ │ │ +00003034 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #76]! @ 0x4c │ │ │ │ │ │ │ │ -00003020 : │ │ │ │ +00003044 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #68]! @ 0x44 │ │ │ │ │ │ │ │ -0000302c : │ │ │ │ +00003050 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #60]! @ 0x3c │ │ │ │ │ │ │ │ -00003038 : │ │ │ │ +0000305c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #52]! @ 0x34 │ │ │ │ │ │ │ │ -00003044 : │ │ │ │ +00003068 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #44]! @ 0x2c │ │ │ │ │ │ │ │ -00003050 <__gettimeofday64@plt>: │ │ │ │ +00003074 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #36]! @ 0x24 │ │ │ │ │ │ │ │ -0000305c : │ │ │ │ +00003080 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #28]! │ │ │ │ │ │ │ │ -00003068 : │ │ │ │ +0000308c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #20]! │ │ │ │ │ │ │ │ -00003074 : │ │ │ │ +00003098 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ ldr pc, [ip, #12]! │ │ │ │ │ │ │ │ -00003080 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +000030a4 <__assert_fail@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #348160 @ 0x55000 │ │ │ │ - ldr pc, [ip, #0]! │ │ │ │ + ldr pc, [ip, #4]! │ │ │ │ │ │ │ │ -00003090 : │ │ │ │ +000030b0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4088]! @ 0xff8 │ │ │ │ + ldr pc, [ip, #4092]! @ 0xffc │ │ │ │ │ │ │ │ -0000309c : │ │ │ │ +000030bc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4080]! @ 0xff0 │ │ │ │ + ldr pc, [ip, #4084]! @ 0xff4 │ │ │ │ │ │ │ │ -000030a8 : │ │ │ │ +000030c8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4072]! @ 0xfe8 │ │ │ │ + ldr pc, [ip, #4076]! @ 0xfec │ │ │ │ │ │ │ │ -000030b4 : │ │ │ │ +000030d4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4064]! @ 0xfe0 │ │ │ │ + ldr pc, [ip, #4068]! @ 0xfe4 │ │ │ │ │ │ │ │ -000030c0 : │ │ │ │ +000030e0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4056]! @ 0xfd8 │ │ │ │ + ldr pc, [ip, #4060]! @ 0xfdc │ │ │ │ │ │ │ │ -000030cc : │ │ │ │ +000030ec : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4048]! @ 0xfd0 │ │ │ │ + ldr pc, [ip, #4052]! @ 0xfd4 │ │ │ │ │ │ │ │ -000030d8 : │ │ │ │ +000030f8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4040]! @ 0xfc8 │ │ │ │ + ldr pc, [ip, #4044]! @ 0xfcc │ │ │ │ │ │ │ │ -000030e4 : │ │ │ │ +00003104 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4032]! @ 0xfc0 │ │ │ │ + ldr pc, [ip, #4036]! @ 0xfc4 │ │ │ │ │ │ │ │ -000030f0 <__assert_fail@plt>: │ │ │ │ +00003110 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4024]! @ 0xfb8 │ │ │ │ + ldr pc, [ip, #4028]! @ 0xfbc │ │ │ │ │ │ │ │ -000030fc : │ │ │ │ +0000311c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4016]! @ 0xfb0 │ │ │ │ + ldr pc, [ip, #4020]! @ 0xfb4 │ │ │ │ │ │ │ │ -00003108 : │ │ │ │ +00003128 <__ioctl_time64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4008]! @ 0xfa8 │ │ │ │ + ldr pc, [ip, #4012]! @ 0xfac │ │ │ │ │ │ │ │ -00003114 : │ │ │ │ +00003134 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #4000]! @ 0xfa0 │ │ │ │ + ldr pc, [ip, #4004]! @ 0xfa4 │ │ │ │ │ │ │ │ -00003120 : │ │ │ │ +00003140 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3992]! @ 0xf98 │ │ │ │ + ldr pc, [ip, #3996]! @ 0xf9c │ │ │ │ │ │ │ │ -0000312c : │ │ │ │ +0000314c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3984]! @ 0xf90 │ │ │ │ + ldr pc, [ip, #3988]! @ 0xf94 │ │ │ │ │ │ │ │ -00003138 : │ │ │ │ +00003158 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3976]! @ 0xf88 │ │ │ │ │ │ │ │ -00003144 : │ │ │ │ +00003168 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3968]! @ 0xf80 │ │ │ │ │ │ │ │ -00003150 : │ │ │ │ +00003174 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3960]! @ 0xf78 │ │ │ │ │ │ │ │ -0000315c : │ │ │ │ +00003180 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3952]! @ 0xf70 │ │ │ │ │ │ │ │ -00003168 : │ │ │ │ +0000318c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3944]! @ 0xf68 │ │ │ │ │ │ │ │ -00003174 <__ioctl_time64@plt>: │ │ │ │ +00003198 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3936]! @ 0xf60 │ │ │ │ │ │ │ │ -00003180 : │ │ │ │ +000031a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3928]! @ 0xf58 │ │ │ │ │ │ │ │ -0000318c : │ │ │ │ +000031b0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3920]! @ 0xf50 │ │ │ │ │ │ │ │ -00003198 : │ │ │ │ +000031bc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3912]! @ 0xf48 │ │ │ │ │ │ │ │ -000031a4 : │ │ │ │ +000031c8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3904]! @ 0xf40 │ │ │ │ │ │ │ │ -000031b0 : │ │ │ │ +000031d4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3896]! @ 0xf38 │ │ │ │ │ │ │ │ -000031bc : │ │ │ │ +000031e0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3888]! @ 0xf30 │ │ │ │ │ │ │ │ -000031c8 : │ │ │ │ +000031ec : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3880]! @ 0xf28 │ │ │ │ + ldr pc, [ip, #3876]! @ 0xf24 │ │ │ │ │ │ │ │ -000031d4 : │ │ │ │ +000031fc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3872]! @ 0xf20 │ │ │ │ + ldr pc, [ip, #3868]! @ 0xf1c │ │ │ │ │ │ │ │ -000031e0 : │ │ │ │ +00003208 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3864]! @ 0xf18 │ │ │ │ + ldr pc, [ip, #3860]! @ 0xf14 │ │ │ │ │ │ │ │ -000031ec : │ │ │ │ +00003214 <__clock_gettime64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3856]! @ 0xf10 │ │ │ │ + ldr pc, [ip, #3852]! @ 0xf0c │ │ │ │ │ │ │ │ -000031f8 : │ │ │ │ +00003220 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3848]! @ 0xf08 │ │ │ │ + ldr pc, [ip, #3844]! @ 0xf04 │ │ │ │ │ │ │ │ -00003204 : │ │ │ │ +0000322c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3840]! @ 0xf00 │ │ │ │ + ldr pc, [ip, #3836]! @ 0xefc │ │ │ │ │ │ │ │ -00003210 : │ │ │ │ +00003238 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3832]! @ 0xef8 │ │ │ │ + ldr pc, [ip, #3828]! @ 0xef4 │ │ │ │ │ │ │ │ -0000321c : │ │ │ │ +00003244 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3824]! @ 0xef0 │ │ │ │ + ldr pc, [ip, #3820]! @ 0xeec │ │ │ │ │ │ │ │ -00003228 : │ │ │ │ +00003250 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3816]! @ 0xee8 │ │ │ │ + ldr pc, [ip, #3812]! @ 0xee4 │ │ │ │ │ │ │ │ -00003234 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +0000325c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3804]! @ 0xedc │ │ │ │ │ │ │ │ -00003244 : │ │ │ │ +00003268 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3796]! @ 0xed4 │ │ │ │ │ │ │ │ -00003250 : │ │ │ │ +00003274 <__time64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3788]! @ 0xecc │ │ │ │ │ │ │ │ -0000325c <__clock_gettime64@plt>: │ │ │ │ +00003280 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3780]! @ 0xec4 │ │ │ │ + ldr pc, [ip, #3776]! @ 0xec0 │ │ │ │ │ │ │ │ -00003268 : │ │ │ │ +00003290 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3772]! @ 0xebc │ │ │ │ + ldr pc, [ip, #3768]! @ 0xeb8 │ │ │ │ │ │ │ │ -00003274 : │ │ │ │ +0000329c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3764]! @ 0xeb4 │ │ │ │ + ldr pc, [ip, #3760]! @ 0xeb0 │ │ │ │ │ │ │ │ -00003280 : │ │ │ │ +000032a8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3756]! @ 0xeac │ │ │ │ + ldr pc, [ip, #3752]! @ 0xea8 │ │ │ │ │ │ │ │ -0000328c : │ │ │ │ +000032b4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3748]! @ 0xea4 │ │ │ │ + ldr pc, [ip, #3744]! @ 0xea0 │ │ │ │ │ │ │ │ -00003298 : │ │ │ │ +000032c0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3740]! @ 0xe9c │ │ │ │ + ldr pc, [ip, #3736]! @ 0xe98 │ │ │ │ │ │ │ │ -000032a4 : │ │ │ │ +000032cc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3732]! @ 0xe94 │ │ │ │ + ldr pc, [ip, #3728]! @ 0xe90 │ │ │ │ │ │ │ │ -000032b0 : │ │ │ │ +000032d8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3724]! @ 0xe8c │ │ │ │ + ldr pc, [ip, #3720]! @ 0xe88 │ │ │ │ │ │ │ │ -000032bc <__time64@plt>: │ │ │ │ +000032e4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3716]! @ 0xe84 │ │ │ │ + ldr pc, [ip, #3712]! @ 0xe80 │ │ │ │ │ │ │ │ -000032c8 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +000032f0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3704]! @ 0xe78 │ │ │ │ │ │ │ │ -000032d8 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3696]! @ 0xe70 │ │ │ │ - │ │ │ │ -000032e4 : │ │ │ │ +000032fc : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3688]! @ 0xe68 │ │ │ │ + ldr pc, [ip, #3692]! @ 0xe6c │ │ │ │ │ │ │ │ -000032f0 : │ │ │ │ +0000330c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3680]! @ 0xe60 │ │ │ │ + ldr pc, [ip, #3684]! @ 0xe64 │ │ │ │ │ │ │ │ -000032fc : │ │ │ │ +00003318 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3672]! @ 0xe58 │ │ │ │ + ldr pc, [ip, #3676]! @ 0xe5c │ │ │ │ │ │ │ │ -00003308 : │ │ │ │ +00003324 <__stat64_time64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3664]! @ 0xe50 │ │ │ │ + ldr pc, [ip, #3668]! @ 0xe54 │ │ │ │ │ │ │ │ -00003314 : │ │ │ │ +00003330 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3656]! @ 0xe48 │ │ │ │ + ldr pc, [ip, #3660]! @ 0xe4c │ │ │ │ │ │ │ │ -00003320 : │ │ │ │ +0000333c <__ctype_b_loc@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3648]! @ 0xe40 │ │ │ │ + ldr pc, [ip, #3652]! @ 0xe44 │ │ │ │ │ │ │ │ -0000332c : │ │ │ │ +00003348 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3640]! @ 0xe38 │ │ │ │ │ │ │ │ -00003338 : │ │ │ │ +00003358 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3632]! @ 0xe30 │ │ │ │ │ │ │ │ -00003344 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +00003364 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3620]! @ 0xe24 │ │ │ │ + ldr pc, [ip, #3624]! @ 0xe28 │ │ │ │ │ │ │ │ -00003354 : │ │ │ │ +00003370 <__stack_chk_fail@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3612]! @ 0xe1c │ │ │ │ + ldr pc, [ip, #3616]! @ 0xe20 │ │ │ │ │ │ │ │ -00003360 : │ │ │ │ +0000337c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3604]! @ 0xe14 │ │ │ │ + ldr pc, [ip, #3608]! @ 0xe18 │ │ │ │ │ │ │ │ -0000336c <__stat64_time64@plt>: │ │ │ │ +00003388 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3596]! @ 0xe0c │ │ │ │ + ldr pc, [ip, #3600]! @ 0xe10 │ │ │ │ │ │ │ │ -00003378 : │ │ │ │ +00003394 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3588]! @ 0xe04 │ │ │ │ │ │ │ │ -00003384 <__ctype_b_loc@plt>: │ │ │ │ +000033a4 : │ │ │ │ + @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3580]! @ 0xdfc │ │ │ │ + ldr pc, [ip, #3576]! @ 0xdf8 │ │ │ │ │ │ │ │ -00003390 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +000033b4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3568]! @ 0xdf0 │ │ │ │ │ │ │ │ -000033a0 : │ │ │ │ +000033c0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3560]! @ 0xde8 │ │ │ │ │ │ │ │ -000033ac : │ │ │ │ +000033cc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3552]! @ 0xde0 │ │ │ │ │ │ │ │ -000033b8 <__stack_chk_fail@plt>: │ │ │ │ +000033d8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3544]! @ 0xdd8 │ │ │ │ │ │ │ │ -000033c4 : │ │ │ │ +000033e4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3536]! @ 0xdd0 │ │ │ │ │ │ │ │ -000033d0 : │ │ │ │ +000033f0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3528]! @ 0xdc8 │ │ │ │ │ │ │ │ -000033dc <__fprintf_chk@plt>: │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +000033fc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3516]! @ 0xdbc │ │ │ │ + ldr pc, [ip, #3520]! @ 0xdc0 │ │ │ │ │ │ │ │ -000033ec : │ │ │ │ +00003408 : │ │ │ │ @ instruction: 0xe7fd4778 │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3504]! @ 0xdb0 │ │ │ │ + ldr pc, [ip, #3508]! @ 0xdb4 │ │ │ │ │ │ │ │ -000033fc : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ +00003418 <__setsockopt64@plt>: │ │ │ │ + add ip, pc, #0, 12 │ │ │ │ + add ip, ip, #84, 20 @ 0x54000 │ │ │ │ + ldr pc, [ip, #3500]! @ 0xdac │ │ │ │ + │ │ │ │ +00003424 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3492]! @ 0xda4 │ │ │ │ │ │ │ │ -0000340c : │ │ │ │ +00003430 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3484]! @ 0xd9c │ │ │ │ │ │ │ │ -00003418 : │ │ │ │ +0000343c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3476]! @ 0xd94 │ │ │ │ │ │ │ │ -00003424 : │ │ │ │ +00003448 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3468]! @ 0xd8c │ │ │ │ │ │ │ │ -00003430 : │ │ │ │ +00003454 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3460]! @ 0xd84 │ │ │ │ │ │ │ │ -0000343c : │ │ │ │ +00003460 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3452]! @ 0xd7c │ │ │ │ │ │ │ │ -00003448 : │ │ │ │ +0000346c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3444]! @ 0xd74 │ │ │ │ │ │ │ │ -00003454 : │ │ │ │ +00003478 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ ldr pc, [ip, #3436]! @ 0xd6c │ │ │ │ │ │ │ │ -00003460 : │ │ │ │ - @ instruction: 0xe7fd4778 │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3424]! @ 0xd60 │ │ │ │ - │ │ │ │ -00003470 <__setsockopt64@plt>: │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3416]! @ 0xd58 │ │ │ │ - │ │ │ │ -0000347c : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3408]! @ 0xd50 │ │ │ │ - │ │ │ │ -00003488 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3400]! @ 0xd48 │ │ │ │ - │ │ │ │ -00003494 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3392]! @ 0xd40 │ │ │ │ - │ │ │ │ -000034a0 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3384]! @ 0xd38 │ │ │ │ - │ │ │ │ -000034ac : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3376]! @ 0xd30 │ │ │ │ - │ │ │ │ -000034b8 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3368]! @ 0xd28 │ │ │ │ - │ │ │ │ -000034c4 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3360]! @ 0xd20 │ │ │ │ - │ │ │ │ -000034d0 : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3352]! @ 0xd18 │ │ │ │ - │ │ │ │ -000034dc : │ │ │ │ - add ip, pc, #0, 12 │ │ │ │ - add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3344]! @ 0xd10 │ │ │ │ - │ │ │ │ -000034e8 <__recvmsg64@plt>: │ │ │ │ +00003484 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3336]! @ 0xd08 │ │ │ │ + ldr pc, [ip, #3428]! @ 0xd64 │ │ │ │ │ │ │ │ -000034f4 : │ │ │ │ +00003490 <__recvmsg64@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3328]! @ 0xd00 │ │ │ │ + ldr pc, [ip, #3420]! @ 0xd5c │ │ │ │ │ │ │ │ -00003500 <__sprintf_chk@plt>: │ │ │ │ +0000349c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3320]! @ 0xcf8 │ │ │ │ + ldr pc, [ip, #3412]! @ 0xd54 │ │ │ │ │ │ │ │ -0000350c : │ │ │ │ +000034a8 <__sprintf_chk@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3312]! @ 0xcf0 │ │ │ │ + ldr pc, [ip, #3404]! @ 0xd4c │ │ │ │ │ │ │ │ -00003518 : │ │ │ │ +000034b4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3304]! @ 0xce8 │ │ │ │ + ldr pc, [ip, #3396]! @ 0xd44 │ │ │ │ │ │ │ │ -00003524 : │ │ │ │ +000034c0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3296]! @ 0xce0 │ │ │ │ + ldr pc, [ip, #3388]! @ 0xd3c │ │ │ │ │ │ │ │ -00003530 : │ │ │ │ +000034cc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3288]! @ 0xcd8 │ │ │ │ + ldr pc, [ip, #3380]! @ 0xd34 │ │ │ │ │ │ │ │ -0000353c <__strcpy_chk@plt>: │ │ │ │ +000034d8 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3280]! @ 0xcd0 │ │ │ │ + ldr pc, [ip, #3372]! @ 0xd2c │ │ │ │ │ │ │ │ -00003548 <__libc_start_main@plt>: │ │ │ │ +000034e4 <__libc_start_main@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3272]! @ 0xcc8 │ │ │ │ + ldr pc, [ip, #3364]! @ 0xd24 │ │ │ │ │ │ │ │ -00003554 : │ │ │ │ +000034f0 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3264]! @ 0xcc0 │ │ │ │ + ldr pc, [ip, #3356]! @ 0xd1c │ │ │ │ │ │ │ │ -00003560 : │ │ │ │ +000034fc : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3256]! @ 0xcb8 │ │ │ │ + ldr pc, [ip, #3348]! @ 0xd14 │ │ │ │ │ │ │ │ -0000356c : │ │ │ │ +00003508 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3248]! @ 0xcb0 │ │ │ │ + ldr pc, [ip, #3340]! @ 0xd0c │ │ │ │ │ │ │ │ -00003578 : │ │ │ │ +00003514 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3240]! @ 0xca8 │ │ │ │ + ldr pc, [ip, #3332]! @ 0xd04 │ │ │ │ │ │ │ │ -00003584 : │ │ │ │ +00003520 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3232]! @ 0xca0 │ │ │ │ + ldr pc, [ip, #3324]! @ 0xcfc │ │ │ │ │ │ │ │ -00003590 : │ │ │ │ +0000352c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3224]! @ 0xc98 │ │ │ │ + ldr pc, [ip, #3316]! @ 0xcf4 │ │ │ │ │ │ │ │ -0000359c : │ │ │ │ +00003538 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3216]! @ 0xc90 │ │ │ │ + ldr pc, [ip, #3308]! @ 0xcec │ │ │ │ │ │ │ │ -000035a8 : │ │ │ │ +00003544 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3208]! @ 0xc88 │ │ │ │ + ldr pc, [ip, #3300]! @ 0xce4 │ │ │ │ │ │ │ │ -000035b4 : │ │ │ │ +00003550 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3200]! @ 0xc80 │ │ │ │ + ldr pc, [ip, #3292]! @ 0xcdc │ │ │ │ │ │ │ │ -000035c0 <__errno_location@plt>: │ │ │ │ +0000355c <__errno_location@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3192]! @ 0xc78 │ │ │ │ + ldr pc, [ip, #3284]! @ 0xcd4 │ │ │ │ │ │ │ │ -000035cc : │ │ │ │ +00003568 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3184]! @ 0xc70 │ │ │ │ + ldr pc, [ip, #3276]! @ 0xccc │ │ │ │ │ │ │ │ -000035d8 : │ │ │ │ +00003574 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3176]! @ 0xc68 │ │ │ │ + ldr pc, [ip, #3268]! @ 0xcc4 │ │ │ │ │ │ │ │ -000035e4 <__cxa_finalize@plt>: │ │ │ │ +00003580 <__cxa_finalize@plt>: │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3168]! @ 0xc60 │ │ │ │ + ldr pc, [ip, #3260]! @ 0xcbc │ │ │ │ │ │ │ │ -000035f0 : │ │ │ │ +0000358c : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3160]! @ 0xc58 │ │ │ │ + ldr pc, [ip, #3252]! @ 0xcb4 │ │ │ │ │ │ │ │ -000035fc : │ │ │ │ +00003598 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3152]! @ 0xc50 │ │ │ │ + ldr pc, [ip, #3244]! @ 0xcac │ │ │ │ │ │ │ │ -00003608 : │ │ │ │ +000035a4 : │ │ │ │ add ip, pc, #0, 12 │ │ │ │ add ip, ip, #84, 20 @ 0x54000 │ │ │ │ - ldr pc, [ip, #3144]! @ 0xc48 │ │ │ │ + ldr pc, [ip, #3236]! @ 0xca4 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -1,79 +1,79 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ -00003618 : │ │ │ │ +000035b0 : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb5a824 <__bss_end__@@Base+0xfeab3bec> │ │ │ │ + bl feb5a7bc <__bss_end__@@Base+0xfeab3c1c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ - andeq lr, r0, lr, lsl #25 │ │ │ │ + muleq r0, sl, ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 13eaf4 <__bss_end__@@Base+0x97ebc> │ │ │ │ + blhi 13ea8c <__bss_end__@@Base+0x97eec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x460db095 │ │ │ │ strmi r4, [r7], -sp, lsl #19 │ │ │ │ @ instruction: 0xf04f4b8d │ │ │ │ - bmi fe345658 <__bss_end__@@Base+0xfe29ea20> │ │ │ │ + bmi fe3455f0 <__bss_end__@@Base+0xfe29ea50> │ │ │ │ ldrbtmi r4, [fp], #-1145 @ 0xfffffb87 │ │ │ │ stmmi ip, {r2, r8, r9, ip, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eorge pc, ip, #14614528 @ 0xdf0000 │ │ │ │ ldrbtmi r5, [r8], #-2186 @ 0xfffff776 │ │ │ │ ldmdavs r2, {r1, r3, r7, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f9213 │ │ │ │ @ instruction: 0xf00f0200 │ │ │ │ - bmi fe241998 <__bss_end__@@Base+0xfe19ad60> │ │ │ │ - vldr d9, [pc, #16] @ 3690 │ │ │ │ + bmi fe2428e0 <__bss_end__@@Base+0xfe19bd40> │ │ │ │ + vldr d9, [pc, #16] @ 3628 │ │ │ │ @ instruction: 0xf8df7b7d │ │ │ │ ldmpl r9, {r2, r3, r4, r9, sp, lr, pc} │ │ │ │ @ instruction: 0xf8df4a86 │ │ │ │ stmib r1, {r2, r3, r4, r9, lr, pc}^ │ │ │ │ tstcs r1, r0, lsl #18 │ │ │ │ andsls pc, r4, #14614528 @ 0xdf0000 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andls r5, r8, #10092544 @ 0x9a0000 │ │ │ │ andsvs r4, r1, r3, lsl #17 │ │ │ │ stmibmi r4, {r0, r1, r7, r9, fp, lr} │ │ │ │ andls r5, fp, #10092544 @ 0x9a0000 │ │ │ │ andcs r4, r0, #20, 12 @ 0x1400000 │ │ │ │ - blvc 3ecc4 │ │ │ │ + blvc 3ec5c │ │ │ │ andmi pc, sl, r3, asr r8 @ │ │ │ │ - blne ff03fef8 <__bss_end__@@Base+0xfef992c0> │ │ │ │ - blge 3de2c │ │ │ │ + blne ff03fe90 <__bss_end__@@Base+0xfef992f0> │ │ │ │ + blge 3ddc4 │ │ │ │ stmib r4, {r2, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf04fab00 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ @ instruction: 0xf6cb0b00 │ │ │ │ @ instruction: 0xf8537bf0 │ │ │ │ strls r4, [sl], #-9 │ │ │ │ - blge 3ddec │ │ │ │ + blge 3dd84 │ │ │ │ andvs r5, sl, r9, asr r8 │ │ │ │ andne pc, lr, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8c19109 │ │ │ │ @ instruction: 0xf8538000 │ │ │ │ tstls r5, ip │ │ │ │ ldmibpl r9, {r1, r3, sp, lr} │ │ │ │ ldmdapl r9, {r1, r3, sp, lr} │ │ │ │ @ instruction: 0xf034600a │ │ │ │ - blls 143214 <__bss_end__@@Base+0x9c5dc> │ │ │ │ + blls 14318c <__bss_end__@@Base+0x9c5ec> │ │ │ │ strmi r2, [r6], -r1, lsl #30 │ │ │ │ strcs fp, [r1], #-4036 @ 0xfffff03c │ │ │ │ stcle 6, cr4, [r8, #-608] @ 0xfffffda0 │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - mrc2 0, 6, pc, cr0, cr4, {1} │ │ │ │ + mcr2 0, 6, pc, cr8, cr4, {1} @ │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ movwls r4, #17987 @ 0x4643 │ │ │ │ - mrc2 0, 5, pc, cr2, cr4, {1} │ │ │ │ + mcr2 0, 5, pc, cr10, cr4, {1} @ │ │ │ │ ldrdlt pc, [r4], -r6 │ │ │ │ @ instruction: 0xf1bb9b04 │ │ │ │ andls r0, r7, r0, lsl #30 │ │ │ │ rscshi pc, r6, r0, asr #6 │ │ │ │ ldrdls pc, [r4, pc] │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ ldrtmi sl, [r0], r4, lsl #3 │ │ │ │ @@ -83,990 +83,990 @@ │ │ │ │ and r9, sl, r4, lsl #4 │ │ │ │ @ instruction: 0xf1054b5d │ │ │ │ ldrbtmi r0, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0xf8d86098 │ │ │ │ ldrbmi r7, [sp], -r4 │ │ │ │ vqrshl.u8 q10, , q0 │ │ │ │ @ instruction: 0xf8d880db │ │ │ │ - b 13db78c <__bss_end__@@Base+0x1334b54> │ │ │ │ + b 13db724 <__bss_end__@@Base+0x1334b84> │ │ │ │ @ instruction: 0xf8560b85 │ │ │ │ stmdavc r3!, {r0, r2, r5, lr} │ │ │ │ tstle r6, sp, lsr #22 │ │ │ │ - blcs 1a21908 <__bss_end__@@Base+0x197acd0> │ │ │ │ + blcs 1a218a0 <__bss_end__@@Base+0x197ad00> │ │ │ │ stmiavc r3!, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46498150 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - stmdacs r0, {r2, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - mrc 7, 7, APSR_nzcv, cr12, cr15, {7} │ │ │ │ + mrc 7, 7, APSR_nzcv, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbls r4, {r1, r6, r8, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - stmdacs r0, {r1, r2, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r3, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, asr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdacs r0, {r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ teqphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r3, asr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - ldmdblt r8, {r1, r2, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldmdblt r8, {r3, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0x4620493f │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdacs r0, {r2, r3, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldmdbmi sp!, {r1, r2, r4, r5, r7, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - mrc 7, 6, APSR_nzcv, cr4, cr15, {7} │ │ │ │ + mrc 7, 6, APSR_nzcv, cr6, cr15, {7} │ │ │ │ strcc fp, [r1, #-2328] @ 0xfffff6e8 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ ldmdbmi r9!, {r2, r3, r5, r6, r8, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - mcr 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ + mcr 7, 6, pc, cr12, cr15, {7} @ │ │ │ │ ldmdblt r8, {r1, r9, sl, lr} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ orrhi pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0x46204934 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strmi lr, [r2], -r0, asr #29 │ │ │ │ + strmi lr, [r2], -r2, asr #29 │ │ │ │ strcc fp, [r1, #-2328] @ 0xfffff6e8 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ ldmdbmi r0!, {r0, r1, r2, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - mrc 7, 5, APSR_nzcv, cr4, cr15, {7} │ │ │ │ + mrc 7, 5, APSR_nzcv, cr6, cr15, {7} │ │ │ │ ldmdblt r8, {r1, r9, sl, lr} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ orrhi pc, fp, r0, asr #5 │ │ │ │ strtmi r4, [r0], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strmi lr, [r2], -sl, lsr #29 │ │ │ │ + strmi lr, [r2], -ip, lsr #29 │ │ │ │ strcc fp, [r1, #-2328] @ 0xfffff6e8 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ stmdbmi r7!, {r0, r1, r2, r3, r7, r8, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - mrc 7, 4, APSR_nzcv, cr14, cr15, {7} │ │ │ │ + mcr 7, 5, pc, cr0, cr15, {7} @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - blmi 923c24 <__bss_end__@@Base+0x87cfec> │ │ │ │ + blmi 923bbc <__bss_end__@@Base+0x87d01c> │ │ │ │ @ instruction: 0xf1052201 │ │ │ │ ldrbtmi r0, [fp], #-2817 @ 0xfffff4ff │ │ │ │ - blls 15bad4 <__bss_end__@@Base+0xb4e9c> │ │ │ │ + blls 15ba6c <__bss_end__@@Base+0xb4ecc> │ │ │ │ @ instruction: 0xe774601a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00d0c152 │ │ │ │ - andeq r4, r5, r8, lsr #19 │ │ │ │ - andeq r4, r5, r6, lsr #19 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r6, r4, r2, lsr #22 │ │ │ │ - andeq r0, r0, r4, lsl #5 │ │ │ │ - andeq r0, r0, r8, lsr #6 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r0, r0, r4, ror #4 │ │ │ │ - andeq r0, r0, r4, lsl r3 │ │ │ │ - andeq r0, r0, ip, lsl r3 │ │ │ │ - andeq r0, r0, r4, ror r2 │ │ │ │ - andeq r0, r0, r4, lsr #5 │ │ │ │ - @ instruction: 0x000002b8 │ │ │ │ + andeq r4, r5, r0, lsl sl │ │ │ │ + andeq r4, r5, lr, lsl #20 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r4, r6, asr sp │ │ │ │ + andeq r0, r0, ip, ror r2 │ │ │ │ + andeq r0, r0, r0, lsr #6 │ │ │ │ andeq r0, r0, r0, lsl #6 │ │ │ │ - andeq r6, r4, lr, asr sl │ │ │ │ - andeq r6, r4, r4, ror #20 │ │ │ │ - andeq r6, r4, r8, ror #20 │ │ │ │ - muleq r5, lr, r2 │ │ │ │ - andeq r6, r4, r8, lsl #20 │ │ │ │ - andeq r6, r4, ip, lsl fp │ │ │ │ - andeq r6, r4, r4, lsl fp │ │ │ │ - andeq r6, r4, lr, lsl #22 │ │ │ │ - andeq r6, r4, sl, lsl #22 │ │ │ │ - andeq r6, r4, r4, lsl #22 │ │ │ │ - strdeq r6, [r4], -sl │ │ │ │ - strdeq r6, [r4], -r0 │ │ │ │ - andeq r6, r4, sl, ror #21 │ │ │ │ - andeq r9, r5, lr, lsl #3 │ │ │ │ + andeq r0, r0, ip, asr r2 │ │ │ │ + andeq r0, r0, ip, lsl #6 │ │ │ │ + andeq r0, r0, r4, lsl r3 │ │ │ │ + andeq r0, r0, ip, ror #4 │ │ │ │ + muleq r0, ip, r2 │ │ │ │ + @ instruction: 0x000002b0 │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ + muleq r4, r2, ip │ │ │ │ + muleq r4, r8, ip │ │ │ │ + muleq r4, ip, ip │ │ │ │ + andeq r9, r5, lr, ror #4 │ │ │ │ + andeq r6, r4, ip, lsr ip │ │ │ │ + andeq r6, r4, r0, asr sp │ │ │ │ + andeq r6, r4, r8, asr #26 │ │ │ │ + andeq r6, r4, r2, asr #26 │ │ │ │ + andeq r6, r4, lr, lsr sp │ │ │ │ + andeq r6, r4, r8, lsr sp │ │ │ │ + andeq r6, r4, lr, lsr #26 │ │ │ │ + andeq r6, r4, r4, lsr #26 │ │ │ │ + andeq r6, r4, lr, lsl sp │ │ │ │ + andeq r9, r5, lr, asr r1 │ │ │ │ ldrbtmi r4, [ip], #-3297 @ 0xfffff31f │ │ │ │ @ instruction: 0xf0106860 │ │ │ │ - @ instruction: 0xf8d8f927 │ │ │ │ + @ instruction: 0xf8d8f9c7 │ │ │ │ ldrbmi r3, [fp], #-8 │ │ │ │ - bleq 7fd1c <__bss_start@@Base+0x24c7c> │ │ │ │ + bleq 7fcb4 <__bss_start@@Base+0x24cac> │ │ │ │ ldmdavs r8, {r0, r2, r3, r4, r6, r9, sl, lr}^ │ │ │ │ - blx e3f950 <__bss_end__@@Base+0xd98d18> │ │ │ │ + blx ff63f8e8 <__bss_end__@@Base+0xff598d48> │ │ │ │ ldrdvc pc, [r4], -r8 │ │ │ │ - ldrbmi r6, [pc, #-96] @ 38b8 │ │ │ │ + ldrbmi r6, [pc, #-96] @ 3850 │ │ │ │ svcge 0x0025f73f │ │ │ │ strbmi r9, [r6], -r6, lsl #22 │ │ │ │ @ instruction: 0x46304cd7 │ │ │ │ @ instruction: 0xf0109304 │ │ │ │ - ldrbtmi pc, [ip], #-2321 @ 0xfffff6ef @ │ │ │ │ + ldrbtmi pc, [ip], #-2481 @ 0xfffff64f @ │ │ │ │ stmdavs r2!, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bmi ff4e47a8 <__bss_end__@@Base+0xff43db70> │ │ │ │ + bmi ff4e4740 <__bss_end__@@Base+0xff43dba0> │ │ │ │ stmib sp, {r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ ldrmi r2, [r0], -r4, lsl #6 │ │ │ │ - blx fe13f9d4 <__bss_end__@@Base+0xfe098d9c> │ │ │ │ + blx 1f3f96c <__bss_end__@@Base+0x1e98dcc> │ │ │ │ ldrbtmi r4, [sl], #-2768 @ 0xfffff530 │ │ │ │ @ instruction: 0xf0246890 │ │ │ │ - bmi ff402394 <__bss_end__@@Base+0xff35b75c> │ │ │ │ + bmi ff40230c <__bss_end__@@Base+0xff35b76c> │ │ │ │ ldrbtmi r9, [sl], #-2821 @ 0xfffff4fb │ │ │ │ ldmibcs pc!, {r0, r4, r6, r7, fp, sp, lr}^ @ │ │ │ │ msrhi SPSR_fc, #0, 4 │ │ │ │ ldrbtmi r4, [sl], #-2764 @ 0xfffff534 │ │ │ │ mcrrne 8, 5, r6, sl, cr1 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ cmpphi sl, #0, 4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [sl], #-2761 @ 0xfffff537 │ │ │ │ mcrrne 8, 9, r6, sl, cr1 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ movthi pc, #45568 @ 0xb200 @ │ │ │ │ - bmi ff1d5c98 <__bss_end__@@Base+0xff12f060> │ │ │ │ + bmi ff1d5c30 <__bss_end__@@Base+0xff12f090> │ │ │ │ ldrbtmi r4, [sl], #-2503 @ 0xfffff639 │ │ │ │ ldrbtmi r5, [r9], #-2076 @ 0xfffff7e4 │ │ │ │ ldmvs r0, {r1, r2, r6, r7, r8, r9, fp, lr}^ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blmi ff15099c <__bss_end__@@Base+0xff0a9d64> │ │ │ │ + blmi ff150934 <__bss_end__@@Base+0xff0a9d94> │ │ │ │ ldrbtmi r6, [fp], #-2186 @ 0xfffff776 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmiavs sl, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0246809 │ │ │ │ - vldr s30, [pc, #668] @ 3c44 │ │ │ │ + vldr s30, [pc, #636] @ 3bbc │ │ │ │ @ instruction: 0xeeb01baf │ │ │ │ strmi r0, [r4], -r8, lsl #22 │ │ │ │ - blx 183fa46 <__bss_end__@@Base+0x1798e0e> │ │ │ │ + blx 163f9de <__bss_end__@@Base+0x1598e3e> │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ ldcmi 3, cr8, [ip], #156 @ 0x9c │ │ │ │ stmdbvs r1!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf02e6860 │ │ │ │ - stcls 15, cr15, [r7, #-124] @ 0xffffff84 │ │ │ │ + stcls 15, cr15, [r7, #-92] @ 0xffffffa4 │ │ │ │ strtmi r6, [r9], -r0, lsr #16 │ │ │ │ - ldc2l 0, cr15, [r6], #-232 @ 0xffffff18 │ │ │ │ + stc2l 0, cr15, [lr], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - blmi feda45f8 <__bss_end__@@Base+0xfecfd9c0> │ │ │ │ + blmi feda4590 <__bss_end__@@Base+0xfecfd9f0> │ │ │ │ ldmdbvs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldc2l 0, cr15, [lr, #-260] @ 0xfffffefc │ │ │ │ - @ instruction: 0xf872f02f │ │ │ │ + ldc2l 0, cr15, [r6, #-260] @ 0xfffffefc │ │ │ │ + @ instruction: 0xf86af02f │ │ │ │ @ instruction: 0xf0104628 │ │ │ │ - stmdavs r0!, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8aef010 │ │ │ │ + stmdavs r0!, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf94ef010 │ │ │ │ @ instruction: 0xf0106860 │ │ │ │ - stmiavs r0!, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8a8f010 │ │ │ │ + stmiavs r0!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf948f010 │ │ │ │ @ instruction: 0xf0106920 │ │ │ │ - bmi feb41c98 <__bss_end__@@Base+0xfea9b060> │ │ │ │ + bmi feb41eb0 <__bss_end__@@Base+0xfea9b310> │ │ │ │ ldrbtmi r4, [sl], #-2988 @ 0xfffff454 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ ldc 0, cr11, [sp], #84 @ 0x54 │ │ │ │ pop {r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf0104ff0 │ │ │ │ - stmibmi r5!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmibmi r5!, {r0, r2, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r9], #-2213 @ 0xfffff75b │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ - stmiami r4!, {r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmiami r4!, {r5, r6, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ - andcs lr, r0, r8, lsl sp │ │ │ │ - ldc 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ + andcs lr, r0, r0, lsr #26 │ │ │ │ + ldc 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ andcs r4, r4, #2637824 @ 0x284000 │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stcl 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ + ldcl 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x4620499e │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - ldmdblt r8, {r1, r2, r3, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + ldmdblt r8, {r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ addshi pc, fp, r0, asr #5 │ │ │ │ @ instruction: 0x4620499a │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdacs r0, {r2, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ addhi pc, fp, r0 │ │ │ │ @ instruction: 0x46204997 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strmi lr, [r1], -ip, lsl #27 │ │ │ │ + strmi lr, [r1], -lr, lsl #27 │ │ │ │ strcc fp, [r1, #-2328] @ 0xfffff6e8 │ │ │ │ vrshr.s64 d20, d29, #64 │ │ │ │ ldmibmi r3, {r1, r3, r4, r5, r6, r7, r9, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stc 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ + stc 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strcc r8, [r1, #-143] @ 0xffffff71 │ │ │ │ vrshr.s64 d4, d29, #64 │ │ │ │ @ instruction: 0xf856808b │ │ │ │ stmibmi sp, {r0, r2, r5, lr} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - ldcl 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ + ldcl 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ stmibmi fp, {r6, r8, ip, sp, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stcl 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ + stcl 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strdcs r8, [r1], -r7 │ │ │ │ - bleq 7fedc <__bss_start@@Base+0x24e3c> │ │ │ │ - ldc2l 0, cr15, [r2], #-156 @ 0xffffff64 │ │ │ │ + bleq 7fe74 <__bss_start@@Base+0x24e6c> │ │ │ │ + stc2l 0, cr15, [sl], #-156 @ 0xffffff64 │ │ │ │ stcmi 6, cr14, [r5], {69} @ 0x45 │ │ │ │ - bleq 7fee8 <__bss_start@@Base+0x24e48> │ │ │ │ + bleq 7fe80 <__bss_start@@Base+0x24e78> │ │ │ │ stmiavs r0!, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf838f010 │ │ │ │ + @ instruction: 0xf8d8f010 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf94cf010 │ │ │ │ + @ instruction: 0xf9ecf010 │ │ │ │ rscvs r2, r0, r1, lsl #6 │ │ │ │ ldrt r6, [r4], -r3, lsr #1 │ │ │ │ @ instruction: 0xf1054b7d │ │ │ │ - bls 1866fc <__bss_end__@@Base+0xdfac4> │ │ │ │ + bls 186694 <__bss_end__@@Base+0xdfaf4> │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r6, r8, fp, lr}^ │ │ │ │ - bmi 1f14ce4 <__bss_end__@@Base+0x1e6e0ac> │ │ │ │ + bmi 1f14c7c <__bss_end__@@Base+0x1e6e0dc> │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwls r6, #2195 @ 0x893 │ │ │ │ ldmvs r2, {r0, r1, r4, r6, fp, sp, lr}^ │ │ │ │ - mcrr 7, 15, pc, r4, cr15 @ │ │ │ │ + mrrc 7, 15, pc, r4, cr15 @ │ │ │ │ ldrmi lr, [r1], -r3, lsr #12 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ - bl ff041b18 <__bss_end__@@Base+0xfef9aee0> │ │ │ │ + bl ff441ab0 <__bss_end__@@Base+0xff39af10> │ │ │ │ andcs r4, r1, #119808 @ 0x1d400 │ │ │ │ - bleq 7ff38 <__bss_start@@Base+0x24e98> │ │ │ │ + bleq 7fed0 <__bss_start@@Base+0x24ec8> │ │ │ │ andsvs r4, r8, fp, ror r4 │ │ │ │ ldrbtmi r4, [fp], #-2931 @ 0xfffff48d │ │ │ │ @ instruction: 0xe614609a │ │ │ │ @ instruction: 0xf8564611 │ │ │ │ @ instruction: 0xf7ff0025 │ │ │ │ - blmi 1c3ea04 <__bss_end__@@Base+0x1b97dcc> │ │ │ │ + blmi 1c3e9dc <__bss_end__@@Base+0x1b97e3c> │ │ │ │ @ instruction: 0xf1052201 │ │ │ │ ldrbtmi r0, [fp], #-2817 @ 0xfffff4ff │ │ │ │ - blmi 1b9bca8 <__bss_end__@@Base+0x1af5070> │ │ │ │ + blmi 1b9bc40 <__bss_end__@@Base+0x1af50a0> │ │ │ │ addsvs r4, sl, fp, ror r4 │ │ │ │ ldrmi lr, [r1], -r5, lsl #12 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ - bl fe8c1b54 <__bss_end__@@Base+0xfe81af1c> │ │ │ │ + bl fecc1aec <__bss_end__@@Base+0xfec1af4c> │ │ │ │ andcs r4, r1, #108544 @ 0x1a800 │ │ │ │ - bleq 7ff74 <__bss_start@@Base+0x24ed4> │ │ │ │ + bleq 7ff0c <__bss_start@@Base+0x24f04> │ │ │ │ addsvs r4, r8, fp, ror r4 │ │ │ │ ldrbtmi r4, [fp], #-2920 @ 0xfffff498 │ │ │ │ ldrb r6, [r6, #154]! @ 0x9a │ │ │ │ @ instruction: 0xf8564611 │ │ │ │ @ instruction: 0xf7ff0025 │ │ │ │ - blmi 197e9c8 <__bss_end__@@Base+0x18d7d90> │ │ │ │ + blmi 197e9a0 <__bss_end__@@Base+0x18d7e00> │ │ │ │ @ instruction: 0xf1052201 │ │ │ │ ldrbtmi r0, [fp], #-2817 @ 0xfffff4ff │ │ │ │ - blmi 18dbee4 <__bss_end__@@Base+0x18352ac> │ │ │ │ + blmi 18dbe7c <__bss_end__@@Base+0x18352dc> │ │ │ │ addsvs r4, sl, fp, ror r4 │ │ │ │ - blmi 18bd328 <__bss_end__@@Base+0x18166f0> │ │ │ │ - bleq 7ffa4 <__bss_start@@Base+0x24f04> │ │ │ │ + blmi 18bd2c0 <__bss_end__@@Base+0x1816720> │ │ │ │ + bleq 7ff3c <__bss_start@@Base+0x24f34> │ │ │ │ ldmpl r3, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf856e5df │ │ │ │ @ instruction: 0xf1050025 │ │ │ │ @ instruction: 0xf01d0b01 │ │ │ │ - @ instruction: 0x4604fb5b │ │ │ │ + @ instruction: 0x4604fb53 │ │ │ │ stmdals r7, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [sl], #208 @ 0xd0 │ │ │ │ - @ instruction: 0xf00f4620 │ │ │ │ - ldrb pc, [r0, #4043] @ 0xfcb @ │ │ │ │ + stc2 0, cr15, [r2], #208 @ 0xd0 │ │ │ │ + @ instruction: 0xf0104620 │ │ │ │ + ldrb pc, [r0, #2155] @ 0x86b @ │ │ │ │ @ instruction: 0x46204957 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - ldmdblt r8, {r1, r3, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + ldmdblt r8, {r2, r3, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ subhi pc, r6, #192, 4 │ │ │ │ ldrdlt pc, [ip, #-143] @ 0xffffff71 │ │ │ │ ldrbtmi r4, [fp], #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ - stmiblt r8, {r1, r2, r3, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmiblt r8, {r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0x9c07da0e │ │ │ │ @ instruction: 0xf1054659 │ │ │ │ strtmi r0, [r0], -r1, lsl #22 │ │ │ │ - stc2l 0, cr15, [r4], #-208 @ 0xffffff30 │ │ │ │ + mrrc2 0, 3, pc, ip, cr4 @ │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0xf8534620 │ │ │ │ @ instruction: 0xf0341025 │ │ │ │ - str pc, [ip, #3165]! @ 0xc5d │ │ │ │ + str pc, [ip, #3157]! @ 0xc55 │ │ │ │ strtmi r4, [r0], -r7, asr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - strmi lr, [r1], -r6, asr #25 │ │ │ │ + strmi lr, [r1], -r8, asr #25 │ │ │ │ strcc fp, [r1, #-2400] @ 0xfffff6a0 │ │ │ │ - ble 254708 <__bss_end__@@Base+0x1adad0> │ │ │ │ + ble 2546a0 <__bss_end__@@Base+0x1adb00> │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ - bleq 80030 <__bss_start@@Base+0x24f90> │ │ │ │ - ldmib r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bleq 7ffc8 <__bss_start@@Base+0x24fc0> │ │ │ │ + b 141bb4 <__bss_end__@@Base+0x9b014> │ │ │ │ vstr d9, [r3, #44] @ 0x2c │ │ │ │ ldr r0, [r8, #2816] @ 0xb00 │ │ │ │ @ instruction: 0x4620493e │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - @ instruction: 0x4601ecb2 │ │ │ │ + @ instruction: 0x4601ecb4 │ │ │ │ cmnle r7, r0, lsl #16 │ │ │ │ adcsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf856da74 │ │ │ │ @ instruction: 0xf1050025 │ │ │ │ @ instruction: 0xf7ff0b01 │ │ │ │ - @ instruction: 0xed9fe9e2 │ │ │ │ - vldr d7, [pc, #32] @ 3c70 │ │ │ │ - blls 31a878 <__bss_end__@@Base+0x273c40> │ │ │ │ - blvc 1ff4d8 <__bss_end__@@Base+0x1588a0> │ │ │ │ - blvs 17f678 <__bss_end__@@Base+0xd8a40> │ │ │ │ - blvs 3f26c │ │ │ │ + @ instruction: 0xed9fe9f0 │ │ │ │ + vldr d7, [pc, #32] @ 3c08 │ │ │ │ + blls 31a810 <__bss_end__@@Base+0x273c70> │ │ │ │ + blvc 1ff470 <__bss_end__@@Base+0x1588d0> │ │ │ │ + blvs 17f610 <__bss_end__@@Base+0xd8a70> │ │ │ │ + blvs 3f204 │ │ │ │ svclt 0x0000e57b │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x00a1df46 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - strdeq r9, [r5], -lr │ │ │ │ - andeq r9, r5, sl, asr #1 │ │ │ │ - andeq r0, r0, r8, lsr #5 │ │ │ │ - andeq r9, r5, lr, lsr #1 │ │ │ │ - andeq r6, r5, lr, asr #27 │ │ │ │ - andeq r6, r5, r2, asr #27 │ │ │ │ - @ instruction: 0x00056db2 │ │ │ │ - andeq r0, r0, r4, asr #5 │ │ │ │ - andeq r9, r5, r2, ror r0 │ │ │ │ - muleq r5, sl, sp │ │ │ │ - andeq sp, r1, r1, lsr sl │ │ │ │ - ldrdeq sp, [r1], -r3 │ │ │ │ - andeq r9, r5, r8, lsr r0 │ │ │ │ - andeq r6, r5, r8, asr #26 │ │ │ │ - strdeq r4, [r5], -sl │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r6, r4, r6, ror #14 │ │ │ │ - muleq r4, ip, r7 │ │ │ │ - muleq r4, ip, r7 │ │ │ │ - andeq r6, r4, sl, lsl #18 │ │ │ │ - andeq r6, r4, r0, lsl sl │ │ │ │ - andeq r6, r4, r4, lsl #20 │ │ │ │ - strdeq r6, [r4], -ip │ │ │ │ - andeq r6, r4, sl, ror #19 │ │ │ │ - ldrdeq r6, [r4], -sl │ │ │ │ - ldrdeq r6, [r4], -sl │ │ │ │ - andeq r8, r5, r0, lsr #30 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r6, r4, ip, asr r8 │ │ │ │ - andeq r6, r5, r0, lsr #24 │ │ │ │ - strdeq r6, [r5], -ip │ │ │ │ - andeq r8, r5, sl, asr #29 │ │ │ │ - ldrdeq r6, [r5], -lr │ │ │ │ - andeq r8, r5, ip, lsr #29 │ │ │ │ - andeq r6, r5, r0, asr #23 │ │ │ │ - andeq r8, r5, lr, lsl #29 │ │ │ │ - andeq r6, r5, r2, lsr #23 │ │ │ │ - andeq r8, r5, r0, ror lr │ │ │ │ - muleq r0, r4, r2 │ │ │ │ - andeq r6, r4, r8, lsr #18 │ │ │ │ - andeq r6, r4, r6, lsr #18 │ │ │ │ - andeq r6, r4, r0, lsl #18 │ │ │ │ - andeq r6, r4, ip, ror #17 │ │ │ │ + andeq r9, r5, lr, asr #1 │ │ │ │ + muleq r5, sl, r0 │ │ │ │ + andeq r0, r0, r0, lsr #5 │ │ │ │ + andeq r9, r5, lr, ror r0 │ │ │ │ + muleq r5, lr, sp │ │ │ │ + muleq r5, r2, sp │ │ │ │ + andeq r6, r5, r2, lsl #27 │ │ │ │ + @ instruction: 0x000002bc │ │ │ │ + andeq r9, r5, r2, asr #32 │ │ │ │ + andeq r6, r5, sl, ror #26 │ │ │ │ + andeq sp, r1, r1, lsr #20 │ │ │ │ + andeq sp, r1, r3, asr #23 │ │ │ │ + andeq r9, r5, r8 │ │ │ │ + andeq r6, r5, r8, lsl sp │ │ │ │ + andeq r4, r5, r2, ror #12 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r4, sl, r9 │ │ │ │ + ldrdeq r6, [r4], -r0 │ │ │ │ + ldrdeq r6, [r4], -r0 │ │ │ │ + andeq r6, r4, lr, lsr fp │ │ │ │ + andeq r6, r4, r4, asr #24 │ │ │ │ + andeq r6, r4, r8, lsr ip │ │ │ │ + andeq r6, r4, r0, lsr ip │ │ │ │ + andeq r6, r4, lr, lsl ip │ │ │ │ + andeq r6, r4, lr, lsl #24 │ │ │ │ + andeq r6, r4, lr, lsl #24 │ │ │ │ + strdeq r8, [r5], -r0 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + muleq r4, r0, sl │ │ │ │ + strdeq r6, [r5], -r0 │ │ │ │ + andeq r6, r5, ip, asr #23 │ │ │ │ + muleq r5, sl, lr │ │ │ │ + andeq r6, r5, lr, lsr #23 │ │ │ │ + andeq r8, r5, ip, ror lr │ │ │ │ + muleq r5, r0, fp │ │ │ │ + andeq r8, r5, lr, asr lr │ │ │ │ + andeq r6, r5, r2, ror fp │ │ │ │ + andeq r8, r5, r0, asr #28 │ │ │ │ + andeq r0, r0, ip, lsl #5 │ │ │ │ + andeq r6, r4, ip, asr fp │ │ │ │ + andeq r6, r4, r2, asr fp │ │ │ │ + andeq r6, r4, ip, lsr #22 │ │ │ │ + andeq r6, r4, r8, lsl fp │ │ │ │ @ instruction: 0x1610f8df │ │ │ │ @ instruction: 0xf1054620 │ │ │ │ ldrbtmi r0, [r9], #-2817 @ 0xfffff4ff │ │ │ │ - stc 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ + ldc 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8df817f │ │ │ │ strtmi r1, [r0], -r0, lsl #12 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdblt r8!, {r1, r2, r5, sl, fp, sp, lr, pc} │ │ │ │ + stmdblt r8!, {r3, r5, sl, fp, sp, lr, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ @ instruction: 0x81b7f2c0 │ │ │ │ - bleq 80184 <__bss_start@@Base+0x250e4> │ │ │ │ + bleq 8011c <__bss_start@@Base+0x25114> │ │ │ │ strbne pc, [r8, #2271]! @ 0x8df @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - ldmdblt r0!, {r3, r4, sl, fp, sp, lr, pc} │ │ │ │ + ldmdblt r0!, {r1, r3, r4, sl, fp, sp, lr, pc} │ │ │ │ ldrbmi r9, [sp], -sp, lsl #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b8190 │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ @ instruction: 0x462015d0 │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - stc 7, cr15, [r8], {255} @ 0xff │ │ │ │ + stc 7, cr15, [sl], {255} @ 0xff │ │ │ │ stmdbls sp, {r4, r5, r8, fp, ip, sp, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ orrhi pc, r1, r0, asr #5 │ │ │ │ - bleq 801c0 <__bss_start@@Base+0x25120> │ │ │ │ + bleq 80158 <__bss_start@@Base+0x25150> │ │ │ │ ldrne pc, [r4, #2271]! @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - ldmdblt r0!, {r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi r9, [sp], -sp, lsl #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b8172 │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ @ instruction: 0x4620159c │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - bl ffac1dbc <__bss_end__@@Base+0xffa1b184> │ │ │ │ + bl ffb41d54 <__bss_end__@@Base+0xffa9b1b4> │ │ │ │ stmdacs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ mrshi pc, (UNDEF: 10) @ │ │ │ │ strne pc, [r8, #2271] @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - stmdbls sp, {r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbls sp, {r1, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8df80ff │ │ │ │ @ instruction: 0x46201578 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - @ instruction: 0x4601ebd6 │ │ │ │ + @ instruction: 0x4601ebd8 │ │ │ │ ldrbmi fp, [sp], -r8, lsr #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b817c │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ strtmi r1, [r0], -r0, ror #10 │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - bl ff1c1e04 <__bss_end__@@Base+0xff11b1cc> │ │ │ │ + bl ff241d9c <__bss_end__@@Base+0xff19b1fc> │ │ │ │ stmdbls sp, {r4, r5, r8, fp, ip, sp, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ teqphi pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bleq 80244 <__bss_start@@Base+0x251a4> │ │ │ │ + bleq 801dc <__bss_start@@Base+0x251d4> │ │ │ │ strbne pc, [r4, #-2271] @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl fee41e20 <__bss_end__@@Base+0xfed9b1e8> │ │ │ │ + bl feec1db8 <__bss_end__@@Base+0xfee1b218> │ │ │ │ ldrbmi fp, [sp], -r8, lsr #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b817e │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ @ instruction: 0x46201530 │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - bl feac1e3c <__bss_end__@@Base+0xfea1b204> │ │ │ │ + bl feb41dd4 <__bss_end__@@Base+0xfea9b234> │ │ │ │ stmdbls sp, {r4, r5, r8, fp, ip, sp, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ smlawthi r3, r0, r2, pc @ │ │ │ │ - bleq 8027c <__bss_start@@Base+0x251dc> │ │ │ │ + bleq 80214 <__bss_start@@Base+0x2520c> │ │ │ │ ldrne pc, [r4, #-2271] @ 0xfffff721 │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - ldmdblt r0!, {r2, r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdblt r0!, {r1, r2, r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi r9, [sp], -sp, lsl #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b8114 │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ @ instruction: 0x462014fc │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - bl fe341e78 <__bss_end__@@Base+0xfe29b240> │ │ │ │ + bl fe3c1e10 <__bss_end__@@Base+0xfe31b270> │ │ │ │ stmdbls sp, {r4, r5, r8, fp, ip, sp, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ smlabthi r5, r0, r2, pc @ │ │ │ │ - bleq 802b8 <__bss_start@@Base+0x25218> │ │ │ │ + bleq 80250 <__bss_start@@Base+0x25248> │ │ │ │ strbtne pc, [r0], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdblt r0!, {r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi r9, [sp], -sp, lsl #18 │ │ │ │ vshl.s64 d20, d27, #0 │ │ │ │ @ instruction: 0xf10b80f6 │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ strtmi r1, [r0], -r8, asr #9 │ │ │ │ tstls sp, r9, ror r4 │ │ │ │ - bl 1bc1eb4 <__bss_end__@@Base+0x1b1b27c> │ │ │ │ + bl 1c41e4c <__bss_end__@@Base+0x1b9b2ac> │ │ │ │ stmdbls sp, {r4, r5, r8, fp, ip, sp, pc} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ rschi pc, r7, r0, asr #5 │ │ │ │ - bleq 802f4 <__bss_start@@Base+0x25254> │ │ │ │ + bleq 8028c <__bss_start@@Base+0x25284> │ │ │ │ strtne pc, [ip], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl 1841ed0 <__bss_end__@@Base+0x179b298> │ │ │ │ + bl 18c1e68 <__bss_end__@@Base+0x181b2c8> │ │ │ │ stmdblt r8!, {r0, r9, sl, lr} │ │ │ │ ldrmi r4, [fp, #1629]! @ 0x65d │ │ │ │ teqphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bleq 80310 <__bss_start@@Base+0x25270> │ │ │ │ + bleq 802a8 <__bss_start@@Base+0x252a0> │ │ │ │ ldrne pc, [r4], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl 14c1eec <__bss_end__@@Base+0x141b2b4> │ │ │ │ + bl 1541e84 <__bss_end__@@Base+0x149b2e4> │ │ │ │ ldmdblt r8, {r0, r9, sl, lr} │ │ │ │ adcsmi r1, fp, #43776 @ 0xab00 │ │ │ │ orrshi pc, pc, r0, asr #5 │ │ │ │ strne pc, [r0], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl 11c1f04 <__bss_end__@@Base+0x111b2cc> │ │ │ │ + bl 1241e9c <__bss_end__@@Base+0x119b2fc> │ │ │ │ ldrbmi fp, [sp], -r8, lsr #18 │ │ │ │ vqrshl.u8 q2, , q0 │ │ │ │ @ instruction: 0xf10b81d4 │ │ │ │ @ instruction: 0xf8df0b01 │ │ │ │ strtmi r1, [r0], -ip, ror #8 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdblt r8!, {r1, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 38cb │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 3863 │ │ │ │ @ instruction: 0x81a5f300 │ │ │ │ - bleq 8035c <__bss_start@@Base+0x252bc> │ │ │ │ + bleq 802f4 <__bss_start@@Base+0x252ec> │ │ │ │ ldrbne pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl b41f38 <__bss_end__@@Base+0xa9b300> │ │ │ │ + bl bc1ed0 <__bss_end__@@Base+0xb1b330> │ │ │ │ stmdblt r8!, {r0, r9, sl, lr} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 38e7 │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 387f │ │ │ │ @ instruction: 0x81aff300 │ │ │ │ - bleq 80378 <__bss_start@@Base+0x252d8> │ │ │ │ + bleq 80310 <__bss_start@@Base+0x25308> │ │ │ │ ldrtne pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf7ff910d │ │ │ │ - stmdbls sp, {r1, r2, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbls sp, {r5, r8, r9, fp, sp, lr, pc} │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ strtne pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl 541f68 <__bss_end__@@Base+0x49b330> │ │ │ │ + bl 5c1f00 <__bss_end__@@Base+0x51b360> │ │ │ │ stmdblt r8!, {r0, r9, sl, lr} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 3917 │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 38af │ │ │ │ mrshi pc, SP_irq @ │ │ │ │ - bleq 803a8 <__bss_start@@Base+0x25308> │ │ │ │ + bleq 80340 <__bss_start@@Base+0x25338> │ │ │ │ ldrne pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - bl 1c1f84 <__bss_end__@@Base+0x11b34c> │ │ │ │ + bl 241f1c <__bss_end__@@Base+0x19b37c> │ │ │ │ stmdblt r8!, {r1, r9, sl, lr} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 3933 │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 38cb │ │ │ │ mrshi pc, LR_svc @ │ │ │ │ - bleq 803c4 <__bss_start@@Base+0x25324> │ │ │ │ + bleq 8035c <__bss_start@@Base+0x25354> │ │ │ │ @ instruction: 0x462049ff │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdblt r8!, {r1, r3, r4, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 394b │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 38e3 │ │ │ │ mrshi pc, SP_irq @ │ │ │ │ - bleq 803dc <__bss_start@@Base+0x2533c> │ │ │ │ + bleq 80374 <__bss_start@@Base+0x2536c> │ │ │ │ @ instruction: 0x462049fa │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - stmdblt r8!, {r1, r2, r3, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ - ldrbmi r4, [pc, #-1629] @ 3963 │ │ │ │ + stmdblt r8!, {r4, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + ldrbmi r4, [pc, #-1629] @ 38fb │ │ │ │ tstphi r3, r0, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - bleq 803f4 <__bss_start@@Base+0x25354> │ │ │ │ + bleq 8038c <__bss_start@@Base+0x25384> │ │ │ │ ldclmi 6, cr4, [r5], #128 @ 0x80 │ │ │ │ @ instruction: 0x4621447c │ │ │ │ - b ff841fd0 <__bss_end__@@Base+0xff79b398> │ │ │ │ + b ff8c1f68 <__bss_end__@@Base+0xff81b3c8> │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r1], -r8, asr #1 │ │ │ │ @ instruction: 0xf0349807 │ │ │ │ - @ instruction: 0xf7fffa6b │ │ │ │ - bmi ffbf2ed0 <__bss_end__@@Base+0xffb4c298> │ │ │ │ + @ instruction: 0xf7fffa63 │ │ │ │ + bmi ffbf2e68 <__bss_end__@@Base+0xffb4c2c8> │ │ │ │ ldrbtmi r4, [sl], #-3055 @ 0xfffff411 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ andslt r2, r5, r1 │ │ │ │ - blhi 13f2f8 <__bss_end__@@Base+0x986c0> │ │ │ │ + blhi 13f290 <__bss_end__@@Base+0x986f0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbtmi r4, [r8], #-2280 @ 0xfffff718 │ │ │ │ - mrrc2 0, 0, pc, r6, cr14 @ │ │ │ │ + @ instruction: 0xf842f00f │ │ │ │ stmiami r7!, {r0, r1, r4, r6, r7, sl, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ - mrrc2 0, 0, pc, r0, cr14 @ │ │ │ │ + @ instruction: 0xf83cf00f │ │ │ │ strt r9, [sp], #2820 @ 0xb04 │ │ │ │ movwls r4, #18660 @ 0x48e4 │ │ │ │ - @ instruction: 0xf00e4478 │ │ │ │ - blls 143150 <__bss_end__@@Base+0x9c518> │ │ │ │ + @ instruction: 0xf00f4478 │ │ │ │ + blls 142098 <__bss_end__@@Base+0x9b4f8> │ │ │ │ stmiami r2!, {r1, r2, r3, r4, r7, sl, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ - mcrr2 0, 0, pc, r2, cr14 @ │ │ │ │ - str r9, [pc], #2820 @ 403c │ │ │ │ + @ instruction: 0xf82ef00f │ │ │ │ + str r9, [pc], #2820 @ 3fd4 │ │ │ │ @ instruction: 0xf6bf45bb │ │ │ │ @ instruction: 0xf856ae7e │ │ │ │ stmdavc r3, {r0, r1, r3, r5} │ │ │ │ suble r2, sl, sp, lsr #22 │ │ │ │ - bleq 8047c <__bss_start@@Base+0x253dc> │ │ │ │ - mrc2 0, 7, pc, cr6, cr3, {1} │ │ │ │ - bllt fe082054 <__bss_end__@@Base+0xfdfdb41c> │ │ │ │ + bleq 80414 <__bss_start@@Base+0x2540c> │ │ │ │ + mcr2 0, 7, pc, cr14, cr3, {1} @ │ │ │ │ + bllt fe081fec <__bss_end__@@Base+0xfdfdb44c> │ │ │ │ andcs r4, r1, #216, 16 @ 0xd80000 │ │ │ │ eorne pc, r5, r6, asr r8 @ │ │ │ │ - bleq 80478 <__bss_start@@Base+0x253d8> │ │ │ │ + bleq 80410 <__bss_start@@Base+0x25408> │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7ffea90 │ │ │ │ + @ instruction: 0xf7ffea92 │ │ │ │ ldmmi r4, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrbtmi r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ - cdp2 0, 8, cr15, cr4, cr15, {0} │ │ │ │ + @ instruction: 0xff24f00f │ │ │ │ eorvs r9, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf856e45b │ │ │ │ @ instruction: 0xf1050025 │ │ │ │ @ instruction: 0xf7fe0b01 │ │ │ │ - @ instruction: 0xf027efc2 │ │ │ │ - @ instruction: 0xf7fff997 │ │ │ │ + @ instruction: 0xf027efd0 │ │ │ │ + @ instruction: 0xf7fff98f │ │ │ │ @ instruction: 0x9c07bb64 │ │ │ │ @ instruction: 0xf0344620 │ │ │ │ - @ instruction: 0xf8d8fa0f │ │ │ │ + @ instruction: 0xf8d8fa07 │ │ │ │ strtmi r3, [r0], -r8 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - bleq 804d4 <__bss_start@@Base+0x25434> │ │ │ │ - blx 1c017c <__bss_end__@@Base+0x119544> │ │ │ │ - bllt 15820ac <__bss_end__@@Base+0x14db474> │ │ │ │ + bleq 8046c <__bss_start@@Base+0x25464> │ │ │ │ + @ instruction: 0xf9fef034 │ │ │ │ + bllt 1582044 <__bss_end__@@Base+0x14db4a4> │ │ │ │ strtmi r4, [r1], -r4, asr #17 │ │ │ │ - bleq 804cc <__bss_start@@Base+0x2542c> │ │ │ │ + bleq 80464 <__bss_start@@Base+0x2545c> │ │ │ │ @ instruction: 0xf00e4478 │ │ │ │ - @ instruction: 0xf7fffbff │ │ │ │ + @ instruction: 0xf7ffffeb │ │ │ │ vstmiami r1, {d27-} │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - stc2l 0, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ + stc2l 0, cr15, [r0, #60]! @ 0x3c │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ eoreq pc, fp, r3, asr r8 @ │ │ │ │ - bleq 80504 <__bss_start@@Base+0x25464> │ │ │ │ - cdp2 0, 5, cr15, cr2, cr15, {0} │ │ │ │ + bleq 8049c <__bss_start@@Base+0x25494> │ │ │ │ + cdp2 0, 15, cr15, cr2, cr15, {0} │ │ │ │ @ instruction: 0xf7ff6020 │ │ │ │ ldmmi sl!, {r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0334478 │ │ │ │ - @ instruction: 0xf7fffeab │ │ │ │ + @ instruction: 0xf7fffea3 │ │ │ │ @ instruction: 0xf856bb36 │ │ │ │ @ instruction: 0xf10b002b │ │ │ │ @ instruction: 0xf7fe0b01 │ │ │ │ - cdp 15, 11, cr14, cr7, cr10, {4} │ │ │ │ + mrc 15, 5, lr, cr7, cr8, {4} │ │ │ │ vmov.f64 d6, #0 @ 0x40000000 2.0 │ │ │ │ - vldr d7, [pc, #256] @ 4204 │ │ │ │ + vldr d7, [pc, #256] @ 419c │ │ │ │ @ instruction: 0xeeb44b88 │ │ │ │ - vldr d0, [pc, #280] @ 4224 │ │ │ │ - blls 29af30 <__bss_end__@@Base+0x1f42f8> │ │ │ │ - blx 43fcd8 <__bss_end__@@Base+0x3990a0> │ │ │ │ + vldr d0, [pc, #280] @ 41bc │ │ │ │ + blls 29aec8 <__bss_end__@@Base+0x1f4328> │ │ │ │ + blx 43fc70 <__bss_end__@@Base+0x3990d0> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {2} │ │ │ │ vnmul.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d7, [r3, #20] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ vstmiami r9!, {d11-d22} │ │ │ │ stmdbvs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - stc2 0, cr15, [ip, #-60] @ 0xffffffc4 │ │ │ │ + stc2 0, cr15, [ip, #60]! @ 0x3c │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ eoreq pc, fp, r3, asr r8 @ │ │ │ │ - bleq 8056c <__bss_start@@Base+0x254cc> │ │ │ │ - cdp2 0, 1, cr15, cr14, cr15, {0} │ │ │ │ + bleq 80504 <__bss_start@@Base+0x254fc> │ │ │ │ + cdp2 0, 11, cr15, cr14, cr15, {0} │ │ │ │ @ instruction: 0xf7ff6120 │ │ │ │ @ instruction: 0xf856bb08 │ │ │ │ @ instruction: 0xf10b002b │ │ │ │ @ instruction: 0xf7fe0b01 │ │ │ │ - ldc 15, cr14, [pc, #368] @ 42c8 │ │ │ │ + ldc 15, cr14, [pc, #424] @ 4298 │ │ │ │ vmov.16 d0[3], r7 │ │ │ │ @ instruction: 0xf03e0b07 │ │ │ │ - @ instruction: 0xf7fff961 │ │ │ │ + @ instruction: 0xf7fff959 │ │ │ │ @ instruction: 0xf7ffbafa │ │ │ │ - ldmmi sl, {r1, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ + ldmmi sl, {r1, r3, r4, r5, r8, fp, sp, lr, pc} │ │ │ │ eorne pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf00e4478 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ + @ instruction: 0xf7ffff8f │ │ │ │ @ instruction: 0xf856baf0 │ │ │ │ andcs r0, sl, #43 @ 0x2b │ │ │ │ - stm ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdacs r1, {r2, r4, r7, r9, fp, lr} │ │ │ │ - bleq 805b8 <__bss_start@@Base+0x25518> │ │ │ │ + bleq 80550 <__bss_start@@Base+0x25548> │ │ │ │ svclt 0x00b8447a │ │ │ │ tstvs r0, r1 │ │ │ │ - blt ff882194 <__bss_end__@@Base+0xff7db55c> │ │ │ │ + blt ff88212c <__bss_end__@@Base+0xff7db58c> │ │ │ │ eoreq pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ - blls 27e39c <__bss_end__@@Base+0x1d7764> │ │ │ │ - bleq 805d4 <__bss_start@@Base+0x25534> │ │ │ │ + blls 27e374 <__bss_end__@@Base+0x1d77d4> │ │ │ │ + bleq 8056c <__bss_start@@Base+0x25564> │ │ │ │ @ instruction: 0xf7ff6018 │ │ │ │ @ instruction: 0xf856bad6 │ │ │ │ strtmi r4, [r0], -fp, lsr #32 │ │ │ │ - ldmda r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r1], -r8, lsl #23 │ │ │ │ mcrrne 12, 1, sl, r2, cr0 │ │ │ │ @ instruction: 0x4620447b │ │ │ │ - stc2 0, cr15, [lr], {9} │ │ │ │ - bmi fe17296c <__bss_end__@@Base+0xfe0cbd34> │ │ │ │ - bleq 805fc <__bss_start@@Base+0x2555c> │ │ │ │ + @ instruction: 0xf87af00a │ │ │ │ + bmi fe172904 <__bss_end__@@Base+0xfe0cbd64> │ │ │ │ + bleq 80594 <__bss_start@@Base+0x2558c> │ │ │ │ @ instruction: 0xf8bd9906 │ │ │ │ ldmdals r0, {r2, r6, ip, sp} │ │ │ │ addshi r5, r3, sl, lsl #17 │ │ │ │ andsvs r4, r0, r1, lsl #23 │ │ │ │ stmiapl fp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff601a │ │ │ │ @ instruction: 0xf856bab8 │ │ │ │ ldmdbmi lr!, {r0, r1, r3, r5, lr}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stmib lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blls 23281c <__bss_end__@@Base+0x18bbe4> │ │ │ │ - bleq 8062c <__bss_start@@Base+0x2558c> │ │ │ │ + ldmib r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blls 2327b4 <__bss_end__@@Base+0x18bc14> │ │ │ │ + bleq 805c4 <__bss_start@@Base+0x255bc> │ │ │ │ @ instruction: 0xf7ff6018 │ │ │ │ @ instruction: 0xf8d8baaa │ │ │ │ ldmdami r8!, {r3, ip, sp}^ │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ @ instruction: 0xf10b4478 │ │ │ │ @ instruction: 0xf00e0b01 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ + @ instruction: 0xf7ffff3d │ │ │ │ ldmdbmi r4!, {r1, r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - ldmib r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmple fp, r0, lsl #16 │ │ │ │ movwcs r9, #6664 @ 0x1a08 │ │ │ │ - bleq 80660 <__bss_start@@Base+0x255c0> │ │ │ │ + bleq 805f8 <__bss_start@@Base+0x255f0> │ │ │ │ @ instruction: 0xf7ff6013 │ │ │ │ @ instruction: 0xf856ba90 │ │ │ │ - b 13c42ec <__bss_end__@@Base+0x131d6b4> │ │ │ │ + b 13c4284 <__bss_end__@@Base+0x131d6e4> │ │ │ │ smlabbls sp, fp, fp, r0 │ │ │ │ - mcr 7, 7, pc, cr2, cr14, {7} @ │ │ │ │ + mrc 7, 7, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ - blhi dff8cc <__bss_end__@@Base+0xd58c94> │ │ │ │ + blhi dff864 <__bss_end__@@Base+0xd58cc4> │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r6, sl, lr} │ │ │ │ - bleq 10066c <__bss_end__@@Base+0x59a34> │ │ │ │ - blls 23fadc <__bss_end__@@Base+0x198ea4> │ │ │ │ + bleq 100604 <__bss_end__@@Base+0x59a64> │ │ │ │ + blls 23fa74 <__bss_end__@@Base+0x198ed4> │ │ │ │ @ instruction: 0xf7fe6858 │ │ │ │ - mrc 14, 5, lr, cr0, cr6, {6} │ │ │ │ + cdp 14, 11, cr14, cr0, cr4, {7} │ │ │ │ vmov.f64 d1, d0 │ │ │ │ vnmul.f64 d0, d1, d9 │ │ │ │ @ instruction: 0xf03e1b08 │ │ │ │ - @ instruction: 0xf7fff905 │ │ │ │ + @ instruction: 0xf7fff8fd │ │ │ │ ldmdbmi pc, {r1, r4, r5, r6, r9, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf856ab10 │ │ │ │ - bge 38432c <__bss_end__@@Base+0x2dd6f4> │ │ │ │ + bge 3842c4 <__bss_end__@@Base+0x2dd724> │ │ │ │ @ instruction: 0xf7fe4479 │ │ │ │ - stmdacs r2, {r1, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r2, {r1, r2, r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldmdami fp, {r0, r1, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf00e4478 │ │ │ │ - vldr d15, [sp, #84] @ 0x54 │ │ │ │ + ldc 15, cr15, [sp, #4] │ │ │ │ @ instruction: 0xf10b1b10 │ │ │ │ vldr d0, [sp, #4] │ │ │ │ @ instruction: 0xf01e0b0e │ │ │ │ - @ instruction: 0xf7fffc15 │ │ │ │ + @ instruction: 0xf7fffc0d │ │ │ │ @ instruction: 0xf856ba5a │ │ │ │ @ instruction: 0xf10b002b │ │ │ │ @ instruction: 0xf7fe0b01 │ │ │ │ - @ instruction: 0xf01eeeae │ │ │ │ - @ instruction: 0xf7fffc55 │ │ │ │ + @ instruction: 0xf01eeebc │ │ │ │ + @ instruction: 0xf7fffc4d │ │ │ │ @ instruction: 0xf856ba50 │ │ │ │ stmdbmi pc, {r0, r1, r3, r5, lr}^ @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stmdb r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbmi sp, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stmdb r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mulcs r1, r8, r9 │ │ │ │ - bleq 80708 <__bss_start@@Base+0x25668> │ │ │ │ - @ instruction: 0xf8c8f03e │ │ │ │ - blt f022e0 <__bss_end__@@Base+0xe5b6a8> │ │ │ │ + bleq 806a0 <__bss_start@@Base+0x25698> │ │ │ │ + @ instruction: 0xf8c0f03e │ │ │ │ + blt f02278 <__bss_end__@@Base+0xe5b6d8> │ │ │ │ strtmi r4, [r0], -r7, asr #18 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ - ldmdblt r8!, {r2, r4, r6, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r1, r2, r4, r6, r8, fp, sp, lr, pc}^ │ │ │ │ movwcs r9, #10760 @ 0x2a08 │ │ │ │ - bleq 80724 <__bss_start@@Base+0x25684> │ │ │ │ + bleq 806bc <__bss_start@@Base+0x256b4> │ │ │ │ @ instruction: 0xf7ff6013 │ │ │ │ stmdami r2, {r1, r2, r3, r5, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf10b4621 │ │ │ │ ldrbtmi r0, [r8], #-2817 @ 0xfffff4ff │ │ │ │ - blx ff640344 <__bss_end__@@Base+0xff59970c> │ │ │ │ - blt 98230c <__bss_end__@@Base+0x8db6d4> │ │ │ │ + cdp2 0, 12, cr15, cr4, cr14, {0} │ │ │ │ + blt 9822a4 <__bss_end__@@Base+0x8db704> │ │ │ │ @ instruction: 0x4621483e │ │ │ │ - bleq 80744 <__bss_start@@Base+0x256a4> │ │ │ │ + bleq 806dc <__bss_start@@Base+0x256d4> │ │ │ │ @ instruction: 0xf00e4478 │ │ │ │ - @ instruction: 0xf7fffacf │ │ │ │ + @ instruction: 0xf7fffebb │ │ │ │ svclt 0x0000ba1c │ │ │ │ adcvc sp, r3, sl, lsl #14 │ │ │ │ adcsmi fp, r7, sp, lsl ip │ │ │ │ - bvs fe08acf0 <__bss_end__@@Base+0xfdfe40b8> │ │ │ │ + bvs fe08ac88 <__bss_end__@@Base+0xfdfe40e8> │ │ │ │ svccc 0x00d381da │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ @ instruction: 0x409cf4b8 │ │ │ │ - andeq r6, r4, r2, lsl #16 │ │ │ │ - andeq r6, r4, r0, lsl #16 │ │ │ │ - andeq r6, r4, lr, ror #15 │ │ │ │ + andeq r6, r4, lr, lsr #20 │ │ │ │ + andeq r6, r4, ip, lsr #20 │ │ │ │ + andeq r6, r4, sl, lsl sl │ │ │ │ + andeq r6, r4, r4, lsl #20 │ │ │ │ + andeq r6, r4, lr, ror #19 │ │ │ │ + ldrdeq r6, [r4], -ip │ │ │ │ + ldrdeq r6, [r4], -r2 │ │ │ │ + andeq r6, r4, r8, asr #19 │ │ │ │ + andeq r6, r4, r0, asr #19 │ │ │ │ + andeq r6, r4, sl, lsr #19 │ │ │ │ + andeq r6, r4, r0, lsr #19 │ │ │ │ + andeq r6, r4, lr, lsl #19 │ │ │ │ + andeq r6, r4, ip, ror r9 │ │ │ │ + andeq r6, r4, sl, ror #18 │ │ │ │ + andeq r6, r4, r8, asr r9 │ │ │ │ + andeq r6, r4, sl, asr #18 │ │ │ │ + andeq r6, r4, sl, lsr r9 │ │ │ │ + andeq r6, r4, r2, lsr r9 │ │ │ │ + andeq r6, r4, r8, ror r9 │ │ │ │ + andeq r6, r4, sl, lsr #19 │ │ │ │ + muleq r4, r6, r9 │ │ │ │ + andeq r6, r4, lr, lsl #19 │ │ │ │ + andeq r6, r4, lr, ror r9 │ │ │ │ + andeq r6, r4, ip, ror r9 │ │ │ │ + muleq r4, r4, r9 │ │ │ │ ldrdeq r6, [r4], -r8 │ │ │ │ - andeq r6, r4, r2, asr #15 │ │ │ │ - @ instruction: 0x000467b0 │ │ │ │ - andeq r6, r4, r6, lsr #15 │ │ │ │ - muleq r4, ip, r7 │ │ │ │ - muleq r4, r4, r7 │ │ │ │ - andeq r6, r4, lr, ror r7 │ │ │ │ - andeq r6, r4, r4, ror r7 │ │ │ │ - andeq r6, r4, r2, ror #14 │ │ │ │ - andeq r6, r4, r0, asr r7 │ │ │ │ - andeq r6, r4, lr, lsr r7 │ │ │ │ - andeq r6, r4, ip, lsr #14 │ │ │ │ - andeq r6, r4, lr, lsl r7 │ │ │ │ - andeq r6, r4, lr, lsl #14 │ │ │ │ - andeq r6, r4, r6, lsl #14 │ │ │ │ - andeq r6, r4, ip, asr #14 │ │ │ │ - andeq r6, r4, lr, ror r7 │ │ │ │ - andeq r6, r4, sl, ror #14 │ │ │ │ - andeq r6, r4, r2, ror #14 │ │ │ │ - andeq r6, r4, r2, asr r7 │ │ │ │ - andeq r6, r4, r0, asr r7 │ │ │ │ - andeq r6, r4, r8, ror #14 │ │ │ │ - andeq r6, r4, ip, lsr #15 │ │ │ │ - andeq r4, r5, r6, lsl r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r6, r4, r6, asr r8 │ │ │ │ - andeq r6, r4, sl, lsl r8 │ │ │ │ - andeq r6, r4, r4, ror #15 │ │ │ │ - andeq r6, r4, sl, lsr #15 │ │ │ │ - andeq r6, r4, ip, lsl #9 │ │ │ │ - andeq r6, r4, lr, asr r7 │ │ │ │ - andeq r6, r4, r0, ror #7 │ │ │ │ - andeq r8, r5, r0, lsr r9 │ │ │ │ - andeq r6, r4, r4, asr r4 │ │ │ │ - andeq r8, r5, r8, asr #17 │ │ │ │ + andeq r4, r5, lr, ror r0 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r4, r2, lsl #21 │ │ │ │ + andeq r6, r4, r6, asr #20 │ │ │ │ + andeq r6, r4, r0, lsl sl │ │ │ │ + ldrdeq r6, [r4], -r6 @ │ │ │ │ + andeq r5, r4, r0, asr #31 │ │ │ │ + andeq r6, r4, sl, lsl #19 │ │ │ │ andeq r6, r4, r4, lsl r6 │ │ │ │ - muleq r5, r4, r5 │ │ │ │ - andeq r6, r4, r0, asr #10 │ │ │ │ - andeq r0, r0, ip, ror #5 │ │ │ │ - @ instruction: 0x000002b4 │ │ │ │ - andeq r6, r4, r6, lsr r5 │ │ │ │ - strdeq r6, [r4], -r4 │ │ │ │ - andeq r6, r4, lr, lsl #10 │ │ │ │ - strdeq r6, [r4], -r0 │ │ │ │ - andeq r6, r4, ip, ror #7 │ │ │ │ - andeq r6, r4, r6, asr r3 │ │ │ │ - andeq r6, r4, r2, asr r3 │ │ │ │ - andeq r6, r4, r0, asr r4 │ │ │ │ - andeq r6, r4, r2, lsr #6 │ │ │ │ - andeq r6, r4, r8, lsr #8 │ │ │ │ - bleq 40550 │ │ │ │ + andeq r8, r5, r0, lsl #18 │ │ │ │ + andeq r6, r4, r0, lsl #13 │ │ │ │ + muleq r5, r8, r8 │ │ │ │ + andeq r6, r4, r0, asr #16 │ │ │ │ + andeq r6, r5, r4, ror #10 │ │ │ │ + andeq r6, r4, ip, ror #14 │ │ │ │ + andeq r0, r0, r4, ror #5 │ │ │ │ + andeq r0, r0, ip, lsr #5 │ │ │ │ + andeq r6, r4, r2, ror #14 │ │ │ │ + andeq r6, r4, r0, lsr #14 │ │ │ │ + andeq r6, r4, sl, lsr r7 │ │ │ │ + andeq r6, r4, ip, lsl r6 │ │ │ │ + andeq r6, r4, r8, lsl r6 │ │ │ │ + andeq r6, r4, r2, lsl #11 │ │ │ │ + andeq r6, r4, lr, ror r5 │ │ │ │ + andeq r6, r4, ip, ror r6 │ │ │ │ + andeq r6, r4, lr, asr #10 │ │ │ │ + andeq r6, r4, r4, asr r6 │ │ │ │ + bleq 404e8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - stm sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ - andeq r3, r5, r8, asr #23 │ │ │ │ - andeq r0, r0, r4, lsr r3 │ │ │ │ - ldr r3, [pc, #20] @ 445c │ │ │ │ - ldr r2, [pc, #20] @ 4460 │ │ │ │ + stm ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ + andeq r3, r5, r0, lsr ip │ │ │ │ + andeq r0, r0, ip, lsr #6 │ │ │ │ + ldr r3, [pc, #20] @ 43f4 │ │ │ │ + ldr r2, [pc, #20] @ 43f8 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ cmp r2, #0 │ │ │ │ bxeq lr │ │ │ │ - b 2f8c <__gmon_start__@plt> │ │ │ │ - @ instruction: 0x00053bb0 │ │ │ │ - andeq r0, r0, r8, ror r2 │ │ │ │ - blmi 1d6484 <__bss_end__@@Base+0x12f84c> │ │ │ │ + b 2f3c <__gmon_start__@plt> │ │ │ │ + andeq r3, r5, r8, lsl ip │ │ │ │ + andeq r0, r0, r0, ror r2 │ │ │ │ + blmi 1d641c <__bss_end__@@Base+0x12f87c> │ │ │ │ ldrbtmi r4, [r8], #-2567 @ 0xfffff5f9 │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ andle r4, r3, r3, lsl #5 │ │ │ │ ldmpl r3, {r0, r2, r8, r9, fp, lr}^ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r6, r5, lr, lsr #24 │ │ │ │ - andeq r6, r5, ip, lsr #24 │ │ │ │ - andeq r3, r5, lr, lsl #23 │ │ │ │ - muleq r0, r8, r2 │ │ │ │ - blmi 2564b8 <__bss_end__@@Base+0x1af880> │ │ │ │ - bmi 25567c <__bss_end__@@Base+0x1aea44> │ │ │ │ - bne 6d568c <__bss_end__@@Base+0x62ea54> │ │ │ │ + strdeq r6, [r5], -lr │ │ │ │ + strdeq r6, [r5], -ip │ │ │ │ + strdeq r3, [r5], -r6 │ │ │ │ + muleq r0, r0, r2 │ │ │ │ + blmi 256450 <__bss_end__@@Base+0x1af8b0> │ │ │ │ + bmi 255614 <__bss_end__@@Base+0x1aea74> │ │ │ │ + bne 6d5624 <__bss_end__@@Base+0x62ea84> │ │ │ │ svceq 0x00d9447a │ │ │ │ @ instruction: 0x01a3eb01 │ │ │ │ andle r1, r3, r9, asr #32 │ │ │ │ ldmpl r3, {r0, r2, r8, r9, fp, lr}^ │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r6, r5, r4, lsl #24 │ │ │ │ - andeq r6, r5, r0, lsl #24 │ │ │ │ - andeq r3, r5, r0, ror #22 │ │ │ │ - andeq r0, r0, ip, lsr #5 │ │ │ │ - blmi 2b18ec <__bss_end__@@Base+0x20acb4> │ │ │ │ + ldrdeq r6, [r5], -r4 │ │ │ │ + ldrdeq r6, [r5], -r0 │ │ │ │ + andeq r3, r5, r8, asr #23 │ │ │ │ + andeq r0, r0, r4, lsr #5 │ │ │ │ + blmi 2b1884 <__bss_end__@@Base+0x20ace4> │ │ │ │ ldrbtmi r4, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmdavc fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 272a84 <__bss_end__@@Base+0x1cbe4c> │ │ │ │ + blmi 272a1c <__bss_end__@@Base+0x1cbe7c> │ │ │ │ ldrdlt r5, [r3, -r3]! │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ - @ instruction: 0xf7ffe882 │ │ │ │ - blmi 1c43e8 <__bss_end__@@Base+0x11d7b0> │ │ │ │ + @ instruction: 0xf7ffe884 │ │ │ │ + blmi 1c4380 <__bss_end__@@Base+0x11d7e0> │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ stclt 0, cr7, [r8, #-104] @ 0xffffff98 │ │ │ │ - ldrdeq r6, [r5], -r2 │ │ │ │ - andeq r3, r5, r0, lsr fp │ │ │ │ - andeq r0, r0, r0, lsr r3 │ │ │ │ - andeq r3, r5, r6, ror #28 │ │ │ │ - @ instruction: 0x00056bb2 │ │ │ │ + andeq r6, r5, r2, lsr #23 │ │ │ │ + muleq r5, r8, fp │ │ │ │ + andeq r0, r0, r8, lsr #6 │ │ │ │ + andeq r3, r5, r6, asr #29 │ │ │ │ + andeq r6, r5, r2, lsl #23 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5b714 <__bss_end__@@Base+0xfeab4adc> │ │ │ │ + bl feb5b6ac <__bss_end__@@Base+0xfeab4b0c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ movwcs r4, #3389 @ 0xd3d │ │ │ │ ldrbtmi r2, [sp], #-469 @ 0xfffffe2b │ │ │ │ stmiavs r2!, {r2, r3, r9, sl, sp} │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - blx 17c056c <__bss_end__@@Base+0x1719934> │ │ │ │ + blx fffc0504 <__bss_end__@@Base+0xfff19964> │ │ │ │ movwcs r6, #2210 @ 0x8a2 │ │ │ │ movvs r2, #-2147483595 @ 0x80000035 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - blx 15c057c <__bss_end__@@Base+0x1519944> │ │ │ │ + blx ffdc0514 <__bss_end__@@Base+0xffd19974> │ │ │ │ addcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ bicscs r2, r8, r0, lsl #6 │ │ │ │ strtmi r6, [r8], -r0, ror #7 │ │ │ │ vst3.16 {d22-d24}, [pc :128], r2 │ │ │ │ @ instruction: 0xf00f12c0 │ │ │ │ - @ instruction: 0x6c63fa4b │ │ │ │ + @ instruction: 0x6c63faeb │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ - blx dd5e2 <__bss_end__@@Base+0x369aa> │ │ │ │ + blx dd57a <__bss_end__@@Base+0x369da> │ │ │ │ @ instruction: 0xf7fef202 │ │ │ │ - stmiavs r2!, {r1, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ bicscs r2, fp, r0, lsl #6 │ │ │ │ - blx 195e12 <__bss_end__@@Base+0xef1da> │ │ │ │ + blx 195daa <__bss_end__@@Base+0xef20a> │ │ │ │ @ instruction: 0xf00ff202 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r2, #476 @ 0x1dc │ │ │ │ strtmi r6, [r8], -r0, lsr #6 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ @ instruction: 0xf00f2606 │ │ │ │ - stmiavs r2!, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bicscs r2, pc, r0, lsl #6 │ │ │ │ strtmi r6, [r8], -r0, ror #6 │ │ │ │ strbvs r0, [r2, #-466]! @ 0xfffffe2e │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - blx 9c05dc <__bss_end__@@Base+0x9199a4> │ │ │ │ + blx ff1c0574 <__bss_end__@@Base+0xff1199d4> │ │ │ │ tstcs r0, r2, ror #26 │ │ │ │ - blx 19da2a <__bss_end__@@Base+0xf6df2> │ │ │ │ + blx 19d9c2 <__bss_end__@@Base+0xf6e22> │ │ │ │ @ instruction: 0xf7fef202 │ │ │ │ - stmiavs r2!, {r1, r2, r3, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r2, r3, r4, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ mvncs r2, r0, lsl #6 │ │ │ │ bicseq r4, r2, r8, lsr #12 │ │ │ │ - blx 19de46 <__bss_end__@@Base+0xf720e> │ │ │ │ + blx 19ddde <__bss_end__@@Base+0xf723e> │ │ │ │ @ instruction: 0xf00ff202 │ │ │ │ - @ instruction: 0x6e22fa15 │ │ │ │ + @ instruction: 0x6e22fab5 │ │ │ │ strbvs r2, [r0, #256]! @ 0x100 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - ldcl 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + stcl 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ movwcs r6, #2210 @ 0x8a2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0x6663429a │ │ │ │ stmib r4, {r0, r1, r5, r7, r8, sl, sp, lr}^ │ │ │ │ stmib r4, {r1, r4, r8}^ │ │ │ │ ldcle 3, cr2, [r4, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [ip, -r4] │ │ │ │ strpl lr, [lr], #-2516 @ 0xfffff62c │ │ │ │ - bl 153604 <__bss_end__@@Base+0xac9cc> │ │ │ │ + bl 15359c <__bss_end__@@Base+0xac9fc> │ │ │ │ addvs r0, r3, r2, lsl #5 │ │ │ │ movwcc lr, #2496 @ 0x9c0 │ │ │ │ addvs r3, fp, ip │ │ │ │ movwcc lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf845310c │ │ │ │ @ instruction: 0xf8443b04 │ │ │ │ addsmi r3, r5, #4, 30 │ │ │ │ ldcllt 1, cr13, [r0, #-964]! @ 0xfffffc3c │ │ │ │ - andeq r5, r4, sl, lsl #8 │ │ │ │ + strdeq r5, [r4], -r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5b820 <__bss_end__@@Base+0xfeab4be8> │ │ │ │ + bl feb5b7b8 <__bss_end__@@Base+0xfeab4c18> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf00f6b80 │ │ │ │ - blvs ff84306c <__bss_end__@@Base+0xff79c434> │ │ │ │ - blx fe340670 <__bss_end__@@Base+0xfe299a38> │ │ │ │ + blvs ff843284 <__bss_end__@@Base+0xff79c6e4> │ │ │ │ + blx b4060a <__bss_end__@@Base+0xa99a6a> │ │ │ │ @ instruction: 0xf00f6c20 │ │ │ │ - blvs 843060 <__bss_end__@@Base+0x79c428> │ │ │ │ - blx fe1c067c <__bss_end__@@Base+0xfe119a44> │ │ │ │ + blvs 843278 <__bss_end__@@Base+0x79c6d8> │ │ │ │ + blx 9c0616 <__bss_end__@@Base+0x919a76> │ │ │ │ @ instruction: 0xf00f6b60 │ │ │ │ - vstmdbvs r0!, {s30-s160} │ │ │ │ - blx fe040688 <__bss_end__@@Base+0xfdf99a50> │ │ │ │ + fstmdbxvs r0!, {d15-d31} @ Deprecated │ │ │ │ + blx 840622 <__bss_end__@@Base+0x799a82> │ │ │ │ pop {r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ - svclt 0x0000ba7b │ │ │ │ + svclt 0x0000bb1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5b860 <__bss_end__@@Base+0xfeab4c28> │ │ │ │ + bl feb5b7f8 <__bss_end__@@Base+0xfeab4c58> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ ldrdcs lr, [r8], -r5 │ │ │ │ vstrle s4, [lr, #-0] │ │ │ │ - bl d678 │ │ │ │ + bl d610 │ │ │ │ ldmdavs fp, {r2, r6, r7, r8, r9}^ │ │ │ │ - blle 14f280 <__bss_end__@@Base+0xa8648> │ │ │ │ + blle 14f218 <__bss_end__@@Base+0xa8678> │ │ │ │ eorseq pc, r4, r0, asr r8 @ │ │ │ │ - blx 18c06c4 <__bss_end__@@Base+0x1819a8c> │ │ │ │ + blx c065e <__bss_end__@@Base+0x19abe> │ │ │ │ ldrdcs lr, [r8], -r5 │ │ │ │ adcmi r3, r2, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf00fdcf1 │ │ │ │ - @ instruction: 0x6ee8fa5b │ │ │ │ + @ instruction: 0x6ee8fafb │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 15c06dc <__bss_end__@@Base+0x1519aa4> │ │ │ │ + blt ffdc0674 <__bss_end__@@Base+0xffd19ad4> │ │ │ │ @ instruction: 0xf00f6880 │ │ │ │ - svclt 0x0000ba53 │ │ │ │ + svclt 0x0000baf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ stclmi 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ stmdbeq r0, {r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -1077,84 +1077,84 @@ │ │ │ │ @ instruction: 0xf04fdd67 │ │ │ │ strmi r0, [ip], -r0, lsl #20 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #14 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ and r9, r4, r5, lsl #10 │ │ │ │ strcc sp, [r1, -r0, ror #2] │ │ │ │ ldrmi r3, [r9, #1028]! @ 0x404 │ │ │ │ - strbmi sp, [pc, #-2890] @ 3baa │ │ │ │ + strbmi sp, [pc, #-2890] @ 3b42 │ │ │ │ @ instruction: 0x6002f9b4 │ │ │ │ @ instruction: 0x0000f9b4 │ │ │ │ - bls 134334 <__bss_end__@@Base+0x8d6fc> │ │ │ │ + bls 1342cc <__bss_end__@@Base+0x8d72c> │ │ │ │ @ instruction: 0x5006f9b4 │ │ │ │ @ instruction: 0x3004f9b4 │ │ │ │ @ instruction: 0x5002f9b2 │ │ │ │ @ instruction: 0xf9b2bf08 │ │ │ │ adcsmi r3, r5, #0 │ │ │ │ @ instruction: 0xf8d8dae8 │ │ │ │ - bne ff03483c <__bss_end__@@Base+0xfef8dc04> │ │ │ │ - blne 1c4578c <__bss_end__@@Base+0x1b9eb54> │ │ │ │ + bne ff0347d4 <__bss_end__@@Base+0xfef8dc34> │ │ │ │ + blne 1c45724 <__bss_end__@@Base+0x1b9eb84> │ │ │ │ movwmi pc, #1283 @ 0x503 @ │ │ │ │ tstcs r8, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf10c0400 │ │ │ │ - blx c4f36 <__bss_end__@@Base+0x1e2fe> │ │ │ │ + blx c4ece <__bss_end__@@Base+0x1e32e> │ │ │ │ @ instruction: 0xf8d8fe0c │ │ │ │ ldrmi r3, [ip, #68] @ 0x44 │ │ │ │ @ instruction: 0xf8c8d03f │ │ │ │ strcc r2, [r1, -r8, asr #32] │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blls 91758 <__bss_start@@Base+0x366b8> │ │ │ │ - bleq 3bf354 <__bss_end__@@Base+0x31871c> │ │ │ │ + blls 916f0 <__bss_start@@Base+0x366e8> │ │ │ │ + bleq 3bf2ec <__bss_end__@@Base+0x31874c> │ │ │ │ andvs pc, lr, r2, lsr #16 │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ - stc2 0, cr15, [sl], #272 @ 0x110 │ │ │ │ + stc2 0, cr15, [r2], #272 @ 0x110 │ │ │ │ @ instruction: 0xf8d89b01 │ │ │ │ ldrmi r2, [r2, #56]! @ 0x38 │ │ │ │ @ instruction: 0x46b2bfb8 │ │ │ │ svclt 0x00a842ab │ │ │ │ movwls r4, #5675 @ 0x162b │ │ │ │ tstcs r1, r3, lsl #22 │ │ │ │ andcc pc, ip, fp, asr #17 │ │ │ │ @ instruction: 0xf85245b9 │ │ │ │ @ instruction: 0xf8cb3025 │ │ │ │ @ instruction: 0xf8cb0008 │ │ │ │ @ instruction: 0xf8423010 │ │ │ │ - ble fed3081c <__bss_end__@@Base+0xfec89be4> │ │ │ │ + ble fed307b4 <__bss_end__@@Base+0xfec89c14> │ │ │ │ ldrdlt pc, [r4], -sp │ │ │ │ @ instruction: 0xf8d8b159 │ │ │ │ ldrbmi r3, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdcc pc, [ip], -r8 @ │ │ │ │ @ instruction: 0xf8c8bfc8 │ │ │ │ ldrbmi fp, [r3, #-40] @ 0xffffffd8 │ │ │ │ @ instruction: 0xf8c8bfb8 │ │ │ │ andlt sl, r7, ip, lsr #32 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0x46034635 │ │ │ │ ldrmi r4, [r0], -lr, lsl #12 │ │ │ │ - blmi 1fe670 <__bss_end__@@Base+0x157a38> │ │ │ │ + blmi 1fe608 <__bss_end__@@Base+0x157a68> │ │ │ │ stcls 2, cr2, [r5, #-76] @ 0xffffffb4 │ │ │ │ stmdami r6, {r0, r8, sp} │ │ │ │ ldrbtmi r5, [r8], #-2283 @ 0xfffff715 │ │ │ │ andlt r6, r7, fp, lsl r8 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ - andeq r3, r5, r8, lsr r9 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r5, r4, lr, ror #2 │ │ │ │ + stcllt 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ + andeq r3, r5, r0, lsr #19 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r5, r4, r6, asr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - bvs 170a00 <__bss_end__@@Base+0xc9dc8> │ │ │ │ + bvs 170998 <__bss_end__@@Base+0xc9df8> │ │ │ │ ldrhtvc pc, [r0], -sp @ │ │ │ │ - ble 18152b8 <__bss_end__@@Base+0x176e680> │ │ │ │ - b 13df110 <__bss_end__@@Base+0x13384d8> │ │ │ │ + ble 1815250 <__bss_end__@@Base+0x176e6b0> │ │ │ │ + b 13df0a8 <__bss_end__@@Base+0x1338508> │ │ │ │ strmi r0, [lr], -r7, asr #23 │ │ │ │ - bl 11626c <__bss_end__@@Base+0x6f634> │ │ │ │ + bl 116204 <__bss_end__@@Base+0x6f664> │ │ │ │ ldrmi r0, [r2], fp, lsl #2 │ │ │ │ stmdavs fp, {r7, r9, sl, lr}^ │ │ │ │ andsle r1, r8, sl, asr ip │ │ │ │ @ instruction: 0xf8542200 │ │ │ │ mrrcne 0, 3, r4, r8, cr7 │ │ │ │ subvs fp, r8, r6, lsr r2 │ │ │ │ vmin.u32 d20, d10, d1 │ │ │ │ @@ -1166,15 +1166,15 @@ │ │ │ │ tstpmi pc, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorle r6, r4, r9, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ stmdami r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ movwcs r0, #234 @ 0xea │ │ │ │ teqpcc r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ eorslt r4, r6, #120, 8 @ 0x78000000 │ │ │ │ - @ instruction: 0xf8caf00f │ │ │ │ + @ instruction: 0xf96af00f │ │ │ │ ldrdcs pc, [r4], -r8 @ │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ @ instruction: 0x46190037 │ │ │ │ ldrdpl pc, [r0], -r8 @ │ │ │ │ eorsmi pc, r7, r2, asr r8 @ │ │ │ │ vqshl.u32 q10, q5, q5 │ │ │ │ vcgt.u32 d16, d9, d15 │ │ │ │ @@ -1187,110 +1187,110 @@ │ │ │ │ strcc r6, [r8], #-0 │ │ │ │ @ instruction: 0x3c04f934 │ │ │ │ @ instruction: 0xf9343408 │ │ │ │ @ instruction: 0xf9342c0e │ │ │ │ smladls r1, r0, ip, r1 │ │ │ │ @ instruction: 0x0c0af934 │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf859f00f │ │ │ │ + @ instruction: 0xf906f00f │ │ │ │ mvnle r3, r1, lsl #26 │ │ │ │ ldrdcc pc, [r4], -r8 @ │ │ │ │ subsvs r4, sp, fp, asr r4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - blmi 1a8880 <__bss_end__@@Base+0x101c48> │ │ │ │ + blmi 1a8818 <__bss_end__@@Base+0x101c78> │ │ │ │ subcc pc, sp, #64, 4 │ │ │ │ stmdami r6, {r0, r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - svclt 0x0000ec12 │ │ │ │ - ldrdeq r5, [r4], -ip │ │ │ │ - andeq r8, r4, r8, lsr #21 │ │ │ │ - andeq r5, r4, r2, rrx │ │ │ │ - andeq r5, r4, ip, ror r0 │ │ │ │ + svclt 0x0000ec20 │ │ │ │ + andeq r5, r4, r4, asr #1 │ │ │ │ + @ instruction: 0x00048cb4 │ │ │ │ + andeq r5, r4, sl, asr #32 │ │ │ │ + andeq r5, r4, r4, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5baec <__bss_end__@@Base+0xfeab4eb4> │ │ │ │ + bl feb5ba84 <__bss_end__@@Base+0xfeab4ee4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stclvs 15, cr0, [r3], {248} @ 0xf8 │ │ │ │ ldrbtmi r4, [r9], #-2331 @ 0xfffff6e5 │ │ │ │ - blcs 70e88 <__bss_start@@Base+0x15de8> │ │ │ │ + blcs 70e20 <__bss_start@@Base+0x15e18> │ │ │ │ ldmib r0, {r0, r1, r2, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r3, sl, #24, 4 @ 0x80000001 │ │ │ │ stclvs 0, cr13, [r3, #68] @ 0x44 │ │ │ │ mrrcne 1, 0, r2, r4, cr6 │ │ │ │ - blx 5e222 <__bss_start@@Base+0x3182> │ │ │ │ + blx 5e1ba <__bss_start@@Base+0x31b2> │ │ │ │ ldclt 0, cr3, [r0, #-8] │ │ │ │ andscc lr, r5, #208, 18 @ 0x340000 │ │ │ │ mulle r6, sl, r2 │ │ │ │ tstcs r6, r3, lsl #26 │ │ │ │ strvs r1, [r4, #3156] @ 0xc54 │ │ │ │ andcc pc, r2, r1, lsl #22 │ │ │ │ stcmi 13, cr11, [pc], {16} │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs fp, r0, fp, lsl #2 │ │ │ │ - blmi 373d78 <__bss_end__@@Base+0x2cd140> │ │ │ │ + blmi 373d10 <__bss_end__@@Base+0x2cd170> │ │ │ │ stmdami sp, {r0, r1, r4, r6, r9, sp} │ │ │ │ stmiapl fp, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ - stc 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + ldc 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ - bmi 27e914 <__bss_end__@@Base+0x1d7cdc> │ │ │ │ + bmi 27e8ac <__bss_end__@@Base+0x1d7d0c> │ │ │ │ bicvc pc, r2, pc, asr #8 │ │ │ │ ldrbtmi r4, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf00d4478 │ │ │ │ - @ instruction: 0xf7feff65 │ │ │ │ - svclt 0x0000eaf4 │ │ │ │ - andeq r3, r5, sl, lsl #14 │ │ │ │ - andeq r6, r5, r8, ror r7 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r5, r4, r8, lsr #32 │ │ │ │ - andeq r5, r4, r2, rrx │ │ │ │ - ldrdeq r4, [r4], -r4 @ │ │ │ │ + @ instruction: 0xf00e4478 │ │ │ │ + @ instruction: 0xf7fefb51 │ │ │ │ + svclt 0x0000eb00 │ │ │ │ + andeq r3, r5, r2, ror r7 │ │ │ │ + andeq r6, r5, r8, asr #14 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r5, r4, r0, lsl r0 │ │ │ │ + andeq r5, r4, sl, asr #32 │ │ │ │ + @ instruction: 0x00044fbc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwcs r4, #50719 @ 0xc61f │ │ │ │ ldrsbtgt pc, [r0], -r0 @ │ │ │ │ @ instruction: 0xf8bd4614 │ │ │ │ strmi r8, [r5], -r0, lsr #32 │ │ │ │ @ instruction: 0xf601fb03 │ │ │ │ andeq lr, r6, #12, 22 @ 0x3000 │ │ │ │ - blcs 1ebf4 │ │ │ │ + blcs 1eb8c │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x3000f9b2 │ │ │ │ ldrmi r8, [r9], #-2129 @ 0xfffff7af │ │ │ │ - ble 6153e8 <__bss_end__@@Base+0x56e7b0> │ │ │ │ + ble 615380 <__bss_end__@@Base+0x56e7e0> │ │ │ │ addslt r8, fp, #9502720 @ 0x910000 │ │ │ │ andsle r4, r8, r1, asr #10 │ │ │ │ @ instruction: 0xf984fa1f │ │ │ │ movweq lr, #15273 @ 0x3ba9 │ │ │ │ @ instruction: 0x8053b29b │ │ │ │ teqle r7, r0, lsl #22 │ │ │ │ stccc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ suble r4, r0, r3, asr #10 │ │ │ │ stmdbeq r9, {r0, r1, r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8a28014 │ │ │ │ @ instruction: 0xf8a29002 │ │ │ │ pop {r2, pc} │ │ │ │ strdle r8, [r6, -r8] │ │ │ │ strbmi r8, [r1, #-2193] @ 0xfffff76f │ │ │ │ - bne ffef8e00 <__bss_end__@@Base+0xffe521c8> │ │ │ │ + bne ffef8d98 <__bss_end__@@Base+0xffe521f8> │ │ │ │ pop {r0, r1, r4, r6, pc} │ │ │ │ @ instruction: 0x462883f8 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ - blne fdf6b4 <__bss_end__@@Base+0xf38a7c> │ │ │ │ + blne fdf64c <__bss_end__@@Base+0xf38aac> │ │ │ │ ldmvs sl, {r0, r1, r4, r5, sl, lr} │ │ │ │ andcc r6, r1, #88 @ 0x58 │ │ │ │ mulhi r4, sl, r0 │ │ │ │ @ instruction: 0xf8a08047 │ │ │ │ pop {r2, pc} │ │ │ │ @ instruction: 0xf7ff83f8 │ │ │ │ stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blvs ab8da4 <__bss_end__@@Base+0xa1216c> │ │ │ │ + blvs ab8d3c <__bss_end__@@Base+0xa1219c> │ │ │ │ andhi pc, r4, r0, lsr #17 │ │ │ │ mulhi r4, r3, r9 │ │ │ │ subhi r1, r4, ip, lsr fp │ │ │ │ andcs r5, r1, #144, 2 @ 0x24 │ │ │ │ andeq lr, r1, #3194880 @ 0x30c000 │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @@ -1306,27 +1306,27 @@ │ │ │ │ svclt 0x00022b01 │ │ │ │ @ instruction: 0xf1036e6b │ │ │ │ @ instruction: 0x666b33ff │ │ │ │ svcne 0x0093d10f │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ stccc 8, cr15, [r6], {50} @ 0x32 │ │ │ │ @ instruction: 0xf8cc3901 │ │ │ │ - bne ffec8aa8 <__bss_end__@@Base+0xffe21e70> │ │ │ │ + bne ffec8a40 <__bss_end__@@Base+0xffe21ea0> │ │ │ │ stccc 8, cr15, [r4], {34} @ 0x22 │ │ │ │ stcvs 7, cr14, [fp, #684]! @ 0x2ac │ │ │ │ strvs r3, [fp, #2817]! @ 0xb01 │ │ │ │ - bmi 1bea54 <__bss_end__@@Base+0x117e1c> │ │ │ │ + bmi 1be9ec <__bss_end__@@Base+0x117e4c> │ │ │ │ bicvc pc, sl, pc, asr #8 │ │ │ │ ldrbtmi r4, [sl], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf00d4478 │ │ │ │ - @ instruction: 0xf7fefec1 │ │ │ │ - @ instruction: 0xf830ea50 │ │ │ │ + @ instruction: 0xf00e4478 │ │ │ │ + @ instruction: 0xf7fefaad │ │ │ │ + @ instruction: 0xf830ea5c │ │ │ │ cdple 12, 15, cr3, cr15, cr2, {0} │ │ │ │ - andeq r4, r4, sl, lsl pc │ │ │ │ - andeq r4, r4, ip, lsl #29 │ │ │ │ + andeq r4, r4, r2, lsl #30 │ │ │ │ + andeq r4, r4, r4, ror lr │ │ │ │ subhi r8, r2, r1 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x469cb510 │ │ │ │ adcmi r9, r2, #512 @ 0x200 │ │ │ │ addsmi fp, r9, #184, 30 @ 0x2e0 │ │ │ │ movwcs fp, #4021 @ 0xfb5 │ │ │ │ ldrmi r2, [lr], r0, lsl #4 │ │ │ │ @@ -1336,39 +1336,39 @@ │ │ │ │ vcgt.f32 d16, d4, d15 │ │ │ │ subvs r4, r3, pc, lsl r3 │ │ │ │ vminnm.f32 d27, d18, d28 │ │ │ │ @ instruction: 0x46724e1f │ │ │ │ ldclt 0, cr6, [r0, #-8] │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ @ instruction: 0x3004f9b0 │ │ │ │ - ble 215568 <__bss_end__@@Base+0x16e930> │ │ │ │ + ble 215500 <__bss_end__@@Base+0x16e960> │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0x2006f9b0 │ │ │ │ svclt 0x00b44293 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf9b0b510 │ │ │ │ @ instruction: 0xf9b03004 │ │ │ │ @ instruction: 0xf9b0e000 │ │ │ │ - bl febb4b30 <__bss_end__@@Base+0xfeb0def8> │ │ │ │ + bl febb4ac8 <__bss_end__@@Base+0xfeb0df28> │ │ │ │ ldrmi r0, [r9], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0x3006f9b0 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ ldrmi r4, [r4, #1050] @ 0x41a │ │ │ │ strmi fp, [lr, #4024] @ 0xfb8 │ │ │ │ movwcs fp, #4021 @ 0xfb5 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ vminnm.f32 d27, d17, d23 │ │ │ │ strbtmi r0, [r3], -pc, lsl #6 │ │ │ │ - streq pc, [pc], #-878 @ 4b54 │ │ │ │ + streq pc, [pc], #-878 @ 4aec │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ svclt 0x00bc6043 │ │ │ │ - ldrmi pc, [pc], #-876 @ 4b60 │ │ │ │ + ldrmi pc, [pc], #-876 @ 4af8 │ │ │ │ @ instruction: 0xf8c046a4 │ │ │ │ ldclt 0, cr12, [r0, #-0] │ │ │ │ @ instruction: 0x3000f9b1 │ │ │ │ @ instruction: 0xf9b0b510 │ │ │ │ @ instruction: 0xf9b04000 │ │ │ │ addsmi lr, ip, #2 │ │ │ │ @ instruction: 0xc004f9b0 │ │ │ │ @@ -1394,75 +1394,75 @@ │ │ │ │ @ instruction: 0x46644c1f │ │ │ │ ldclt 0, cr6, [r0, #-80] @ 0xffffffb0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf00e4680 │ │ │ │ - strmi pc, [r5], -ip, lsl #29 │ │ │ │ + strmi pc, [r5], -r1, ror #30 │ │ │ │ @ instruction: 0xf00e4640 │ │ │ │ - mrcmi 14, 1, APSR_nzcv, cr1, cr4, {4} │ │ │ │ - blmi c4fff8 <__bss_end__@@Base+0xba93c0> │ │ │ │ + mrcmi 15, 1, APSR_nzcv, cr1, cr15, {2} │ │ │ │ + blmi c4ff90 <__bss_end__@@Base+0xba93f0> │ │ │ │ strcs fp, [r1, #-4024] @ 0xfffff048 │ │ │ │ svclt 0x00b82801 │ │ │ │ ldrbtmi r2, [lr], #-1 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ vst1.32 {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0x46307195 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr14, {0} │ │ │ │ + @ instruction: 0xff8ef00e │ │ │ │ @ instruction: 0xf1004604 │ │ │ │ rsbscs r0, ip, #12, 6 @ 0x30000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - b d42c18 <__bss_end__@@Base+0xc9bfe0> │ │ │ │ + b 10c2bb0 <__bss_end__@@Base+0x101c010> │ │ │ │ rsbhi r8, r7, #1342177282 @ 0x50000002 │ │ │ │ andseq pc, r4, #4, 2 │ │ │ │ movwcs r6, #101 @ 0x65 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf04f60a7 │ │ │ │ stm r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, ip, sp} │ │ │ │ vst4.8 {d16-d19}, [pc], r3 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #2 │ │ │ │ vst1.8 {d22}, [pc :128], r1 │ │ │ │ @ instruction: 0xf00e719b │ │ │ │ - strmi pc, [r3], -sp, asr #29 │ │ │ │ + strmi pc, [r3], -sp, ror #30 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff531a │ │ │ │ vfma.f32 , , │ │ │ │ movwcs r3, #562 @ 0x232 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #4 │ │ │ │ addsne pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrsvc pc, lr, pc, asr #8 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr14, {0} │ │ │ │ + @ instruction: 0xff5cf00e │ │ │ │ rsbvs r6, r0, #139264 @ 0x22000 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ - bl 1648c │ │ │ │ + bl 16424 │ │ │ │ subsvs r0, sp, r2, asr #5 │ │ │ │ addsmi r3, r3, #8, 6 @ 0x20000000 │ │ │ │ stmdami ip, {r0, r1, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ movwge r2, #28928 @ 0x7100 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ tstcs lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ @ instruction: 0x4603fe97 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r7, ip, sp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscmi r1, r2, r0, lsl #17 │ │ │ │ - andeq r4, r4, lr, lsr #26 │ │ │ │ + andeq r4, r4, r6, lsl sp │ │ │ │ @ instruction: 0xfffffa53 │ │ │ │ - andeq r4, r4, r0, lsr sp │ │ │ │ + andeq r4, r4, r8, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5bec8 <__bss_end__@@Base+0xfeab5290> │ │ │ │ + bl feb5be60 <__bss_end__@@Base+0xfeab52c0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r1, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svclt 0x00b86843 │ │ │ │ - bcs 4d0dc │ │ │ │ + bcs 4d074 │ │ │ │ andcs fp, r1, #184, 30 @ 0x2e0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addmi r4, fp, #23068672 @ 0x1600000 │ │ │ │ stmvs r3, {r1, r8, ip, lr, pc} │ │ │ │ mlasle r3, r3, r2, r4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf9b4fc93 │ │ │ │ @@ -1485,47 +1485,47 @@ │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ adchi r4, r0, #3145728 @ 0x300000 │ │ │ │ andlt fp, r9, #760 @ 0x2f8 │ │ │ │ andslt fp, fp, #536870913 @ 0x20000001 │ │ │ │ rschi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ cmnhi r3, #-2013265920 @ 0x88000000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt ff742d50 <__bss_end__@@Base+0xff69c118> │ │ │ │ + bllt ff742ce8 <__bss_end__@@Base+0xff69c148> │ │ │ │ svclt 0x0000bd70 │ │ │ │ tstlt r9, r3, asr #19 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbmi r6, [r0, -r3, asr #3]! │ │ │ │ nopeq {35} @ 0x23 │ │ │ │ ldrbmi r6, [r0, -r3, asr #3]! │ │ │ │ - bcs 1ef78 │ │ │ │ - blvs 10fc194 <__bss_end__@@Base+0x105555c> │ │ │ │ + bcs 1ef10 │ │ │ │ + blvs 10fc12c <__bss_end__@@Base+0x105558c> │ │ │ │ tstcs r0, ip │ │ │ │ andcc pc, r2, #0, 22 │ │ │ │ movwcc r6, #49305 @ 0xc099 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5bf90 <__bss_end__@@Base+0xfeab5358> │ │ │ │ + bl feb5bf28 <__bss_end__@@Base+0xfeab5388> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ andseq lr, ip, #208, 18 @ 0x340000 │ │ │ │ - ble 2957a8 <__bss_end__@@Base+0x1eeb70> │ │ │ │ + ble 295740 <__bss_end__@@Base+0x1eeba0> │ │ │ │ mrrcne 14, 13, r6, r0, cr13 │ │ │ │ smmlavs r8, r2, r1, r0 │ │ │ │ cdpvs 8, 9, cr1, cr12, cr8, {5} │ │ │ │ ldrvs r3, [ip], r1, lsl #24 │ │ │ │ adcpl r6, r9, #68 @ 0x44 │ │ │ │ - bmi 174298 <__bss_end__@@Base+0xcd660> │ │ │ │ + bmi 174230 <__bss_end__@@Base+0xcd690> │ │ │ │ stmdami r5, {r8, r9, sp} │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - ldc2 0, cr15, [r0, #-52]! @ 0xffffffcc │ │ │ │ - ldm lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq r4, r4, r0, lsl ip │ │ │ │ - andeq r4, r4, sl, ror #22 │ │ │ │ + @ instruction: 0xf91cf00e │ │ │ │ + stmia sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strdeq r4, [r4], -r8 │ │ │ │ + andeq r4, r4, r2, asr fp │ │ │ │ @ instruction: 0x3000f9b1 │ │ │ │ @ instruction: 0xf9b0b510 │ │ │ │ @ instruction: 0xf9b0400c │ │ │ │ addsmi lr, ip, #14 │ │ │ │ @ instruction: 0xc010f9b0 │ │ │ │ @ instruction: 0x461cbfb8 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @@ -1555,75 +1555,75 @@ │ │ │ │ @ instruction: 0x4018f9b0 │ │ │ │ ldcle 2, cr4, [sl, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0x4016f9b0 │ │ │ │ ldcle 2, cr4, [r6], #-592 @ 0xfffffdb0 │ │ │ │ @ instruction: 0x401af9b0 │ │ │ │ ldcle 2, cr4, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ ldrvs lr, [r1], #-2512 @ 0xfffff630 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 4ebb @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 4e53 @ │ │ │ │ stcne 0, cr6, [r5], #628 @ 0x274 │ │ │ │ stmdale fp!, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ ldrcs r6, [r8, #-1157] @ 0xfffffb7b │ │ │ │ stceq 1, cr15, [r1], {2} │ │ │ │ streq r6, [r9], #-2950 @ 0xfffff47a │ │ │ │ @ instruction: 0xf404fb05 │ │ │ │ - blx 3dfe9c <__bss_end__@@Base+0x339264> │ │ │ │ + blx 3dfe34 <__bss_end__@@Base+0x339294> │ │ │ │ @ instruction: 0xf856fc8c │ │ │ │ @ instruction: 0xf1047022 │ │ │ │ @ instruction: 0xf5010e18 │ │ │ │ @ instruction: 0xf8254100 │ │ │ │ @ instruction: 0xf825c00e │ │ │ │ strtmi ip, [ip], #-4 │ │ │ │ @ instruction: 0xf04f4475 │ │ │ │ rsbvs r0, r9, r0, lsl #24 │ │ │ │ - bvs fe05d030 <__bss_end__@@Base+0xfdfb63f8> │ │ │ │ + bvs fe05cfc8 <__bss_end__@@Base+0xfdfb6428> │ │ │ │ andgt pc, r8, r4, asr #17 │ │ │ │ addsmi r6, r1, #235 @ 0xeb │ │ │ │ - bvs ff0dd244 <__bss_end__@@Base+0xff03660c> │ │ │ │ + bvs ff0dd1dc <__bss_end__@@Base+0xff03663c> │ │ │ │ @ instruction: 0x6125612f │ │ │ │ eormi pc, r2, r6, asr #16 │ │ │ │ addvs fp, r2, #200, 30 @ 0x320 │ │ │ │ svclt 0x00b84293 │ │ │ │ ldcllt 2, cr6, [r0, #776]! @ 0x308 │ │ │ │ andscs r4, r3, #6144 @ 0x1800 │ │ │ │ tstcs r1, r6, lsl #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ @ instruction: 0xf85c4478 │ │ │ │ ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ - blt cc2edc <__bss_end__@@Base+0xc1c2a4> │ │ │ │ - @ instruction: 0x000531ba │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r4, r4, ip, asr sl │ │ │ │ + blt 10c2e74 <__bss_end__@@Base+0x101c2d4> │ │ │ │ + andeq r3, r5, r2, lsr #4 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r4, r4, r4, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, r2, lsl #13 │ │ │ │ ldrdlt pc, [r8], -r0 @ │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0x674632ff │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0x668245b3 │ │ │ │ - bvs ff029b2c <__bss_end__@@Base+0xfef82ef4> │ │ │ │ + bvs ff029ac4 <__bss_end__@@Base+0xfef82f24> │ │ │ │ sbchi pc, r4, #192, 4 │ │ │ │ vrshl.u8 d4, d3, d16 │ │ │ │ addsmi r8, r8, #268435468 @ 0x1000000c │ │ │ │ adcshi pc, lr, #128, 4 │ │ │ │ movwpl lr, #59866 @ 0xe9da │ │ │ │ - b 13d67fc <__bss_end__@@Base+0x132fbc4> │ │ │ │ + b 13d6794 <__bss_end__@@Base+0x132fbf4> │ │ │ │ ldrtmi r0, [r7], -fp, lsl #25 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ @ instruction: 0xf859a00c │ │ │ │ stmdblt r9, {r2, r3, ip} │ │ │ │ ldrmi lr, [r9], -r3, lsl #2 │ │ │ │ cmpvs pc, fp, lsl #18 │ │ │ │ - blcs 1678c │ │ │ │ + blcs 16724 │ │ │ │ @ instruction: 0xf10bd1f9 │ │ │ │ strcs r0, [r0], -r1, lsl #8 │ │ │ │ - bl 156838 <__bss_end__@@Base+0xafc00> │ │ │ │ + bl 1567d0 <__bss_end__@@Base+0xafc30> │ │ │ │ eorlt r0, r4, #12, 28 @ 0xc0 │ │ │ │ mul r3, r0, r6 │ │ │ │ @ instruction: 0x460e6171 │ │ │ │ mvnlt r6, r9, asr #18 │ │ │ │ @ instruction: 0x3000f9b1 │ │ │ │ ldclle 5, cr4, [r9, #364]! @ 0x16c │ │ │ │ stmvs sl, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @@ -1645,39 +1645,39 @@ │ │ │ │ ldrtmi r8, [r4], -pc, asr #2 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ cmnvs r2, ip, asr r1 │ │ │ │ @ instruction: 0xb1ae6936 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmdbvs sl, {r2, sp, lr, pc}^ │ │ │ │ - bcs 16800 │ │ │ │ + bcs 16798 │ │ │ │ @ instruction: 0x4611d05a │ │ │ │ ldrmi r6, [r6, #2122] @ 0x84a │ │ │ │ - blcs 3c3bc │ │ │ │ + blcs 3c354 │ │ │ │ sbcshi pc, pc, r0 │ │ │ │ cmpvs lr, sl, lsl #12 │ │ │ │ ldmdbvs r6!, {r1, r4, r5, r6, r8, sp, lr} │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcs 1f580 │ │ │ │ + blcs 1f518 │ │ │ │ mrshi pc, (UNDEF: 71) @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strls r4, [r5], #-1573 @ 0xfffff9db │ │ │ │ stcls 6, cr4, [r4], {148} @ 0x94 │ │ │ │ eors r4, r0, lr, asr #12 │ │ │ │ stmdacs r0, {r3, r4, r6, r7, fp, sp, lr} │ │ │ │ addvs sp, r1, lr, lsr r0 │ │ │ │ sbcvs fp, r8, r1, lsl #2 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mcrcs 0, 0, r6, cr0, cr9, {4} │ │ │ │ ldmdavs r1!, {r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ - bmi abf964 <__bss_end__@@Base+0xa18d2c> │ │ │ │ + bmi abf8fc <__bss_end__@@Base+0xa18d5c> │ │ │ │ stmdble r3, {r0, r5, r6, r8, sl, lr} │ │ │ │ - beq 81458 <__bss_start@@Base+0x263b8> │ │ │ │ - blle 656774 <__bss_end__@@Base+0x5afb3c> │ │ │ │ + beq 813f0 <__bss_start@@Base+0x263e8> │ │ │ │ + blle 65670c <__bss_end__@@Base+0x5afb6c> │ │ │ │ mrrcne 8, 3, r8, r0, cr3 │ │ │ │ ldrmi sp, [r9, #19] │ │ │ │ ldrmi fp, [r2], r8, lsl #30 │ │ │ │ ldrbmi sp, [ip, #-15] │ │ │ │ eorhi pc, r3, #64, 6 │ │ │ │ stcle 5, cr4, [sl, #-584] @ 0xfffffdb8 │ │ │ │ ldrbmi r9, [r3], -r3, lsl #24 │ │ │ │ @@ -1712,35 +1712,35 @@ │ │ │ │ stcle 5, cr4, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strbmi r9, [r3], -r3, lsl #26 │ │ │ │ @ instruction: 0xf8cd4659 │ │ │ │ strtmi r9, [r8], -r0 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ movwls r6, #18603 @ 0x48ab │ │ │ │ @ instruction: 0xf10b9b03 │ │ │ │ - bvs ff607ce4 <__bss_end__@@Base+0xff5610ac> │ │ │ │ + bvs ff607c7c <__bss_end__@@Base+0xff5610dc> │ │ │ │ rsble r2, r8, r0, lsl #28 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ adcsvs r4, r3, r3, lsl #11 │ │ │ │ sbcshi pc, r0, r0, lsl #6 │ │ │ │ ldmib r3, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ - b 13db530 <__bss_end__@@Base+0x13348f8> │ │ │ │ + b 13db4c8 <__bss_end__@@Base+0x1334928> │ │ │ │ strcs r0, [r0], -fp, lsl #25 │ │ │ │ vmlaeq.f64 d14, d12, d5 │ │ │ │ and r4, ip, r2, lsr r6 │ │ │ │ addmi r6, fp, #7405568 @ 0x710000 │ │ │ │ cmnvs r4, r7, lsr #31 │ │ │ │ @ instruction: 0xf8de4626 │ │ │ │ @ instruction: 0x61233000 │ │ │ │ @ instruction: 0xf8cebfb8 │ │ │ │ stmdbvs r4!, {lr}^ │ │ │ │ @ instruction: 0xf9b4b174 │ │ │ │ ldrbmi r3, [fp, #-0] │ │ │ │ ldmib r4, {r0, r3, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ strmi r3, [fp], #-257 @ 0xfffffeff │ │ │ │ - bcs 1d2bc │ │ │ │ + bcs 1d254 │ │ │ │ strtmi sp, [r6], -r8, ror #3 │ │ │ │ stmdbvs r4!, {r1, r5, r9, sl, lr}^ │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ @ instruction: 0xf859aefe │ │ │ │ cmnvs r4, ip │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @@ -1768,57 +1768,57 @@ │ │ │ │ @ instruction: 0x4634e77e │ │ │ │ ldr r4, [pc, -sl, lsl #12] │ │ │ │ ldmdavs r1!, {r3, r4, r7, sp, lr}^ │ │ │ │ andcc pc, r8, lr, asr #17 │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ strmi lr, [r3, #1846] @ 0x736 │ │ │ │ @ instruction: 0x469add9a │ │ │ │ - blvs 6ec9d0 <__bss_end__@@Base+0x645d98> │ │ │ │ + blvs 6ec968 <__bss_end__@@Base+0x645dc8> │ │ │ │ @ instruction: 0xf8da2e00 │ │ │ │ @ instruction: 0x46181034 │ │ │ │ stmib sl, {r2, r3, r5, r6, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8da130c │ │ │ │ - blcs 11304 │ │ │ │ + blcs 1129c │ │ │ │ cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ca2300 │ │ │ │ @ instruction: 0xf8ca304c │ │ │ │ @ instruction: 0xf8da3058 │ │ │ │ strcs r1, [r0], -r0, lsr #32 │ │ │ │ adcsmi r9, r1, #4, 22 @ 0x1000 │ │ │ │ eorcc pc, r8, sl, asr #17 │ │ │ │ subvs pc, r8, sl, asr #17 │ │ │ │ eorvs pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf8dadd29 │ │ │ │ and r3, r2, r4, lsr #32 │ │ │ │ addmi r3, lr, #1048576 @ 0x100000 │ │ │ │ - b 13fba94 <__bss_end__@@Base+0x1354e5c> │ │ │ │ - bl c7924 <__bss_end__@@Base+0x20cec> │ │ │ │ + b 13fba2c <__bss_end__@@Base+0x1354e8c> │ │ │ │ + bl c78bc <__bss_end__@@Base+0x20d1c> │ │ │ │ ldmdavs r5, {r0, r3, r9}^ │ │ │ │ ldclle 13, cr2, [r5] │ │ │ │ eorsmi pc, r6, r3, asr r8 @ │ │ │ │ ldrdhi pc, [r0], -sl │ │ │ │ @ instruction: 0xf9343408 │ │ │ │ strbmi r3, [r0], -r4, lsl #24 │ │ │ │ @ instruction: 0x2c06f934 │ │ │ │ @ instruction: 0xf9343408 │ │ │ │ @ instruction: 0x96011c10 │ │ │ │ @ instruction: 0x7c0af934 │ │ │ │ @ instruction: 0xf00e9700 │ │ │ │ - vstrcc d15, [r1, #-584] @ 0xfffffdb8 │ │ │ │ + stccc 12, cr15, [r1, #-252] @ 0xffffff04 │ │ │ │ ldmib sl, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strcc r1, [r1], -r8, lsl #6 │ │ │ │ addmi r4, lr, #-1728053248 @ 0x99000000 │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ ldrdlt sp, [r7], -fp │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - blls e56f0 <__bss_end__@@Base+0x3eab8> │ │ │ │ - blvs 6cd690 <__bss_end__@@Base+0x626a58> │ │ │ │ + blls e5688 <__bss_end__@@Base+0x3eae8> │ │ │ │ + blvs 6cd628 <__bss_end__@@Base+0x626a88> │ │ │ │ tstpcc fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bleq 81694 <__bss_start@@Base+0x265f4> │ │ │ │ + bleq 8162c <__bss_start@@Base+0x26624> │ │ │ │ addvs r4, sl, r3, lsl #11 │ │ │ │ mrshi pc, LR_mon @ │ │ │ │ vstmiaeq fp, {s28-s106} │ │ │ │ ldrmi lr, [r4], -r3, ror #12 │ │ │ │ stmib r3, {r2, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldrmi lr, [lr], -r2 │ │ │ │ andcc pc, ip, lr, asr #17 │ │ │ │ @@ -1843,19 +1843,19 @@ │ │ │ │ andhi pc, r3, r1, asr r8 @ │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ mcrcs 6, 0, r4, cr0, cr6, {2} │ │ │ │ @ instruction: 0xf9b8d05e │ │ │ │ addsmi r4, r4, #0 │ │ │ │ stclle 0, cr13, [fp, #-80]! @ 0xffffffb0 │ │ │ │ stmiahi r8!, {r0, r1, r4, r6, r7, r8, fp, ip} │ │ │ │ - ble 1d95d5c <__bss_end__@@Base+0x1cef124> │ │ │ │ - beq c0180 <__bss_end__@@Base+0x19548> │ │ │ │ + ble 1d95cf4 <__bss_end__@@Base+0x1cef154> │ │ │ │ + beq c0118 <__bss_end__@@Base+0x19578> │ │ │ │ cdpne 0, 6, cr9, cr3, cr0, {0} │ │ │ │ ldrbmi r9, [r9], -r3, lsl #16 │ │ │ │ - blx 1cc32f8 <__bss_end__@@Base+0x1c1c6c0> │ │ │ │ + blx 1cc3290 <__bss_end__@@Base+0x1c1c6f0> │ │ │ │ @ instruction: 0x070aebb7 │ │ │ │ @ instruction: 0x4622d071 │ │ │ │ @ instruction: 0x4000f9b8 │ │ │ │ @ instruction: 0xd1ea4294 │ │ │ │ @ instruction: 0x3002f8b8 │ │ │ │ @ instruction: 0xc004f8b8 │ │ │ │ ldrmi r8, [r8], -r9, lsr #17 │ │ │ │ @@ -1871,35 +1871,35 @@ │ │ │ │ ldrtmi r3, [ip], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf8a81bdb │ │ │ │ @ instruction: 0xf1094000 │ │ │ │ @ instruction: 0xf8a839ff │ │ │ │ @ instruction: 0xf9b53002 │ │ │ │ stmdahi pc!, {sp}^ @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blls f9a50 <__bss_end__@@Base+0x52e18> │ │ │ │ + blls f99e8 <__bss_end__@@Base+0x52e48> │ │ │ │ ldrdeq lr, [ip, -r3] │ │ │ │ @ instruction: 0xf10b689e │ │ │ │ ldrmi r0, [r3, #2817]! @ 0xb01 │ │ │ │ @ instruction: 0xf8dddba1 │ │ │ │ cdpcs 0, 0, cr10, cr0, cr12, {0} │ │ │ │ stmib sl, {r2, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf77f100c │ │ │ │ ldmib sl, {r1, r3, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andcs r2, r0, lr, lsl #6 │ │ │ │ - bl 93f94 <__bss_start@@Base+0x38ef4> │ │ │ │ + bl 93f2c <__bss_start@@Base+0x38f24> │ │ │ │ addvs r0, r8, r6, lsl #9 │ │ │ │ @ instruction: 0xf842310c │ │ │ │ @ instruction: 0xf8430b04 │ │ │ │ adcmi r0, r2, #4, 30 │ │ │ │ @ instruction: 0xe71ad1f7 │ │ │ │ stmiahi ip!, {r0, r1, r4, r6, r7, r8, fp, ip} │ │ │ │ - blcc 6b3ac <__bss_start@@Base+0x1030c> │ │ │ │ + blcc 6b344 <__bss_start@@Base+0x1033c> │ │ │ │ strls r4, [r0], #-1625 @ 0xfffff9a7 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ - blx 6c33a8 <__bss_end__@@Base+0x61c770> │ │ │ │ + blx 6c3340 <__bss_end__@@Base+0x61c7a0> │ │ │ │ @ instruction: 0xf9b53506 │ │ │ │ stmdahi pc!, {sp}^ @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strb sp, [lr, sp, lsl #3] │ │ │ │ @ instruction: 0x3002f8b8 │ │ │ │ addsmi r1, r1, #409600 @ 0x64000 │ │ │ │ @ instruction: 0xf04fdc1a │ │ │ │ @@ -1916,15 +1916,15 @@ │ │ │ │ @ instruction: 0xf1b93506 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ str sl, [lr, lr, ror #30]! │ │ │ │ addlt r1, r9, #17408 @ 0x4400 │ │ │ │ strtmi r1, [r1], #-2651 @ 0xfffff5a5 │ │ │ │ andne pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf8a8b29b │ │ │ │ - blcs 11418 │ │ │ │ + blcs 113b0 │ │ │ │ svcge 0x0063f47f │ │ │ │ strmi lr, [ip, #2013] @ 0x7dd │ │ │ │ ldmibne r3, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdals r3, {r8, ip, pc} │ │ │ │ ldrbmi r3, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9dcf7ff │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ @@ -1932,15 +1932,15 @@ │ │ │ │ @ instruction: 0xf108892f │ │ │ │ cdpcc 8, 0, cr0, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf1b93506 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ str sl, [sl, sl, asr #30] │ │ │ │ andle r4, sl, ip, lsl #11 │ │ │ │ stmdals r3, {r0, r1, r4, sl, lr} │ │ │ │ - blcc 69850 <__bss_start@@Base+0xe7b0> │ │ │ │ + blcc 697e8 <__bss_start@@Base+0xe7e0> │ │ │ │ andls r4, r4, #93323264 @ 0x5900000 │ │ │ │ @ instruction: 0xf9c4f7ff │ │ │ │ @ instruction: 0x0002f8b8 │ │ │ │ strmi r9, [r2], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0xf1081a3f │ │ │ │ cdpcc 8, 0, cr0, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf43fe735 │ │ │ │ @@ -1948,45 +1948,45 @@ │ │ │ │ andhi pc, r3, r1, asr r8 @ │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xe72c4656 │ │ │ │ @ instruction: 0xf8ca2201 │ │ │ │ @ instruction: 0xf8ca3064 │ │ │ │ strt r2, [ip], ip, asr #32 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ - blmi 37f0a0 <__bss_end__@@Base+0x2d8468> │ │ │ │ + blmi 37f038 <__bss_end__@@Base+0x2d8498> │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ stmdami sp, {r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-784 @ 0xfffffcf0 │ │ │ │ - mcr 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr6, cr13, {7} │ │ │ │ str r4, [r3, #1556]! @ 0x614 │ │ │ │ ldrbmi r9, [fp], -r4, lsl #18 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ msrcc SP_usr, r0 │ │ │ │ stmdami r7, {r1, r2, r9, fp, lr} │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf9b4f00d │ │ │ │ - stcl 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldrdeq r7, [r4], -r8 │ │ │ │ - muleq r4, r2, r4 │ │ │ │ - andeq r4, r4, r2, ror r5 │ │ │ │ - andeq r4, r4, r4, lsr r5 │ │ │ │ - andeq r4, r4, r2, ror r4 │ │ │ │ + stc2 0, cr15, [r0, #52]! @ 0x34 │ │ │ │ + stcl 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + andeq r8, r4, r4, ror #1 │ │ │ │ + andeq r4, r4, sl, ror r4 │ │ │ │ + andeq r4, r4, sl, asr r5 │ │ │ │ + andeq r4, r4, ip, lsl r5 │ │ │ │ + andeq r4, r4, sl, asr r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ rsbseq pc, r8, ip, asr #17 │ │ │ │ ldrpl pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ ldclpl 5, cr15, [fp, #692]! @ 0x2b4 │ │ │ │ strmi pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ ldrbtmi fp, [sp], #-129 @ 0xffffff7f │ │ │ │ ldrbtpl pc, [sl], sp, lsl #10 @ │ │ │ │ - bcs 92d78 <__bss_start@@Base+0x37cd8> │ │ │ │ + bcs 92d10 <__bss_start@@Base+0x37d08> │ │ │ │ stmdavs r4!, {r2, r3, r5, r8, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f6034 │ │ │ │ movwls r0, #13312 @ 0x3400 │ │ │ │ @ instruction: 0x81b6f340 │ │ │ │ svcvc 0x007af5b2 │ │ │ │ rsbshi pc, r7, #0, 6 │ │ │ │ addmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ @@ -2013,47 +2013,47 @@ │ │ │ │ eoreq pc, r1, r9, asr #16 │ │ │ │ movwcc r4, #17961 @ 0x4629 │ │ │ │ stceq 1, cr15, [r4], {12} │ │ │ │ eorsle r4, lr, r3, asr #10 │ │ │ │ @ instruction: 0xf93c4670 │ │ │ │ ldrmi r2, [lr], r2, lsl #24 │ │ │ │ mvnle r2, r0, lsl #30 │ │ │ │ - blle ffc95fe4 <__bss_end__@@Base+0xffbef3ac> │ │ │ │ + blle ffc95f7c <__bss_end__@@Base+0xffbef3dc> │ │ │ │ eormi pc, r1, r9, lsr #16 │ │ │ │ strcs r3, [r1, -r4, lsl #6] │ │ │ │ stceq 1, cr15, [r4], {12} │ │ │ │ @ instruction: 0x5000f9b0 │ │ │ │ @ instruction: 0x0002f9b0 │ │ │ │ - blne 194c2f4 <__bss_end__@@Base+0x18a56bc> │ │ │ │ - bcs fe440dcc <__bss_end__@@Base+0xfe39a194> │ │ │ │ - bpl fe440dcc <__bss_end__@@Base+0xfe39a194> │ │ │ │ + blne 194c28c <__bss_end__@@Base+0x18a56ec> │ │ │ │ + bcs fe440d64 <__bss_end__@@Base+0xfe39a1c4> │ │ │ │ + bpl fe440d64 <__bss_end__@@Base+0xfe39a1c4> │ │ │ │ @ instruction: 0x2c02f933 │ │ │ │ streq lr, [r1, #2825] @ 0xb09 │ │ │ │ - blpl ff9c10a0 <__bss_end__@@Base+0xff91a468> │ │ │ │ - blvc ffa010a4 <__bss_end__@@Base+0xff95a46c> │ │ │ │ + blpl ff9c1038 <__bss_end__@@Base+0xff91a498> │ │ │ │ + blvc ffa0103c <__bss_end__@@Base+0xff95a49c> │ │ │ │ @ instruction: 0xee061a12 │ │ │ │ @ instruction: 0xf85c0a90 │ │ │ │ strbmi r0, [r3, #-3078] @ 0xfffff3fa │ │ │ │ - blvs ff9c10b4 <__bss_end__@@Base+0xff91a47c> │ │ │ │ - blcc 200fec <__bss_end__@@Base+0x15a3b4> │ │ │ │ - bcs 440df0 <__bss_end__@@Base+0x39a1b8> │ │ │ │ + blvs ff9c104c <__bss_end__@@Base+0xff91a4ac> │ │ │ │ + blcc 200f84 <__bss_end__@@Base+0x15a3e4> │ │ │ │ + bcs 440d88 <__bss_end__@@Base+0x39a1e8> │ │ │ │ andeq pc, r1, #1073741824 @ 0x40000000 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blpl ff1810c8 <__bss_end__@@Base+0xff0da490> │ │ │ │ - blvs 180df8 <__bss_end__@@Base+0xda1c0> │ │ │ │ - blvc 140ec8 <__bss_end__@@Base+0x9a290> │ │ │ │ - blvc ff2010e8 <__bss_end__@@Base+0xff15a4b0> │ │ │ │ - bge 440e54 <__bss_end__@@Base+0x39a21c> │ │ │ │ + blpl ff181060 <__bss_end__@@Base+0xff0da4c0> │ │ │ │ + blvs 180d90 <__bss_end__@@Base+0xda1f0> │ │ │ │ + blvc 140e60 <__bss_end__@@Base+0x9a2c0> │ │ │ │ + blvc ff201080 <__bss_end__@@Base+0xff15a4e0> │ │ │ │ + bge 440dec <__bss_end__@@Base+0x39a24c> │ │ │ │ andge pc, r2, r5, lsr #17 │ │ │ │ eoreq pc, r2, r9, asr #16 │ │ │ │ stcls 1, cr13, [r1, #-768] @ 0xfffffd00 │ │ │ │ vmls.i8 d18, d0, d2 │ │ │ │ stmdbcc r1, {r0, r2, r3, r4, r5, r8, pc} │ │ │ │ cmnpvs r6, #54525952 @ p-variant is OBSOLETE @ 0x3400000 │ │ │ │ - blge 1ea218 <__bss_end__@@Base+0x1435e0> │ │ │ │ + blge 1ea1b0 <__bss_end__@@Base+0x143610> │ │ │ │ ldreq pc, [lr], #-269 @ 0xfffffef3 │ │ │ │ strtmi r2, [r4], r0, lsl #4 │ │ │ │ ldmvc ip!, {r0, r2, r3, r9, sl, ip, sp, lr, pc} │ │ │ │ eor pc, r1, r3, lsr r9 @ │ │ │ │ setend le │ │ │ │ ldrtmi r0, [r2], r4, lsl #18 │ │ │ │ ldrmi r4, [r9], #-1454 @ 0xfffffa52 │ │ │ │ @@ -2074,93 +2074,93 @@ │ │ │ │ @ instruction: 0x0c02f93c │ │ │ │ svccs 0x00004619 │ │ │ │ addmi sp, r5, #-2147483590 @ 0x8000003a │ │ │ │ @ instruction: 0xf9b6dcf2 │ │ │ │ movwcc r7, #16384 @ 0x4000 │ │ │ │ @ instruction: 0x6002f9b6 │ │ │ │ stceq 1, cr15, [r4], {12} │ │ │ │ - blne ffbcc588 <__bss_end__@@Base+0xffb25950> │ │ │ │ - beq fe440ea8 <__bss_end__@@Base+0xfe39a270> │ │ │ │ - bvc fe440ea8 <__bss_end__@@Base+0xfe39a270> │ │ │ │ + blne ffbcc520 <__bss_end__@@Base+0xffb25980> │ │ │ │ + beq fe440e40 <__bss_end__@@Base+0xfe39a2a0> │ │ │ │ + bvc fe440e40 <__bss_end__@@Base+0xfe39a2a0> │ │ │ │ @ instruction: 0x0c02f933 │ │ │ │ cdp 7, 11, cr2, cr8, cr1, {0} │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - blne fe01c638 <__bss_end__@@Base+0xfdf75a00> │ │ │ │ - bvs fe440ebc <__bss_end__@@Base+0xfe39a284> │ │ │ │ + blne fe01c5d0 <__bss_end__@@Base+0xfdf75a30> │ │ │ │ + bvs fe440e54 <__bss_end__@@Base+0xfe39a2b4> │ │ │ │ streq lr, [r2], r8, lsl #22 │ │ │ │ eorpl pc, r2, r8, lsr #16 │ │ │ │ - blvs ff9c1190 <__bss_end__@@Base+0xff91a558> │ │ │ │ + blvs ff9c1128 <__bss_end__@@Base+0xff91a588> │ │ │ │ mcr 5, 4, r4, cr5, cr9, {4} │ │ │ │ vmla.f64 d3, d7, d7 │ │ │ │ @ instruction: 0xf1020a90 │ │ │ │ cps #1 │ │ │ │ cdp 2, 11, cr0, cr8, cr2, {0} │ │ │ │ vmls.f64 d5, d19, d23 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmov.f64 d7, #212 @ 0xbea00000 -0.3125000 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ rsbshi r4, r4, r0, lsl sl │ │ │ │ stcmi 8, cr15, [r6], {92} @ 0x5c │ │ │ │ eormi pc, r0, r8, asr #16 │ │ │ │ ldrbmi sp, [r6], -r1, asr #3 │ │ │ │ @ instruction: 0xf8dd9c04 │ │ │ │ - bcs ad70c <__bss_end__@@Base+0x6ad4> │ │ │ │ + bcs ad6a4 <__bss_end__@@Base+0x6b04> │ │ │ │ sbchi pc, sl, r0, asr #6 │ │ │ │ @ instruction: 0xf60d1e53 │ │ │ │ stcls 12, cr7, [r1, #-752] @ 0xfffffd10 │ │ │ │ adcsvc pc, lr, sp, lsl #12 │ │ │ │ andcs r0, r0, #155 @ 0x9b │ │ │ │ streq lr, [r3, -ip, lsl #22] │ │ │ │ strmi r3, [r3], #-772 @ 0xfffffcfc │ │ │ │ cdpvc 6, 4, cr15, cr4, cr5, {5} │ │ │ │ - blmi 411e8 │ │ │ │ + blmi 41180 │ │ │ │ @ instruction: 0x1002f9b7 │ │ │ │ svclt 0x00cc42b1 │ │ │ │ mrscs r2, (UNDEF: 17) │ │ │ │ @ instruction: 0xf102e00c │ │ │ │ adcmi r0, lr, #65536 @ 0x10000 │ │ │ │ tstphi r8, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stcpl 8, cr15, [r2], {80} @ 0x50 │ │ │ │ eorpl pc, r2, lr, asr #16 │ │ │ │ andcc r4, r4, r2, asr #12 │ │ │ │ eorsle r4, sp, r3, lsl #5 │ │ │ │ @ instruction: 0x460746b9 │ │ │ │ stmdbpl r2, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - blle ffd16200 <__bss_end__@@Base+0xffc6f5c8> │ │ │ │ + blle ffd16198 <__bss_end__@@Base+0xffc6f5f8> │ │ │ │ @ instruction: 0x1002f9b9 │ │ │ │ @ instruction: 0xf9b93004 │ │ │ │ - bne 1b65754 <__bss_end__@@Base+0x1abeb1c> │ │ │ │ + bne 1b656ec <__bss_end__@@Base+0x1abeb4c> │ │ │ │ @ instruction: 0xee071a71 │ │ │ │ vmov s13, r5 │ │ │ │ @ instruction: 0xf9301a90 │ │ │ │ cdp 12, 11, cr1, cr8, cr6, {0} │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - bl fe85c704 <__bss_end__@@Base+0xfe7b5acc> │ │ │ │ + bl fe85c69c <__bss_end__@@Base+0xfe7b5afc> │ │ │ │ cdp 1, 0, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf1028a90 │ │ │ │ @ instruction: 0xf8500801 │ │ │ │ cdp 12, 11, cr5, cr8, cr6, {0} │ │ │ │ addmi r6, r3, #235520 @ 0x39800 │ │ │ │ - blcc 201198 <__bss_end__@@Base+0x15a560> │ │ │ │ - bne fe440fa4 <__bss_end__@@Base+0xfe39a36c> │ │ │ │ + blcc 201130 <__bss_end__@@Base+0x15a590> │ │ │ │ + bne fe440f3c <__bss_end__@@Base+0xfe39a39c> │ │ │ │ orreq lr, r2, lr, lsl #22 │ │ │ │ - blpl ffa01270 <__bss_end__@@Base+0xff95a638> │ │ │ │ + blpl ffa01208 <__bss_end__@@Base+0xff95a668> │ │ │ │ @ instruction: 0xf04f804e │ │ │ │ cdp 1, 0, cr0, cr3, cr1, {0} │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmov.f64 d7, #212 @ 0xbea00000 -0.3125000 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xf82e9a10 │ │ │ │ @ instruction: 0xf1029022 │ │ │ │ @ instruction: 0xf84e0202 │ │ │ │ bicle r5, r1, r8, lsr #32 │ │ │ │ vstmdble r5!, {s5-s6} │ │ │ │ - bls 4d108 │ │ │ │ - blmi 41298 │ │ │ │ + bls 4d0a0 │ │ │ │ + blmi 41230 │ │ │ │ @ instruction: 0xf6a2009b │ │ │ │ ldrmi r7, [sl], #-580 @ 0xfffffdbc │ │ │ │ @ instruction: 0x0002f9b2 │ │ │ │ ldrbmi r9, [r0, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r3, #-2818] @ 0xfffff4fe │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ svclt 0x00a8462b │ │ │ │ @@ -2174,177 +2174,177 @@ │ │ │ │ eorsle r4, ip, r5, lsr #5 │ │ │ │ @ instruction: 0x4623461e │ │ │ │ stmdbne r2, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ ldclle 5, cr4, [r4], #552 @ 0x228 │ │ │ │ @ instruction: 0x0002f9b6 │ │ │ │ @ instruction: 0xf9b63404 │ │ │ │ - bne 25d818 <__bss_end__@@Base+0x1b6be0> │ │ │ │ + bne 25d7b0 <__bss_end__@@Base+0x1b6c10> │ │ │ │ andeq lr, r0, sl, lsr #23 │ │ │ │ - bne fe44103c <__bss_end__@@Base+0xfe39a404> │ │ │ │ - beq fe44103c <__bss_end__@@Base+0xfe39a404> │ │ │ │ + bne fe440fd4 <__bss_end__@@Base+0xfe39a434> │ │ │ │ + beq fe440fd4 <__bss_end__@@Base+0xfe39a434> │ │ │ │ @ instruction: 0x1c06f934 │ │ │ │ cdp 0, 11, cr2, cr8, cr1, {0} │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - blne fe25c7cc <__bss_end__@@Base+0xfe1b5b94> │ │ │ │ - bvs fe441050 <__bss_end__@@Base+0xfe39a418> │ │ │ │ + blne fe25c764 <__bss_end__@@Base+0xfe1b5bc4> │ │ │ │ + bvs fe440fe8 <__bss_end__@@Base+0xfe39a448> │ │ │ │ mrc 12, 5, r1, cr8, cr6, {2} │ │ │ │ @ instruction: 0xee856be6 │ │ │ │ vmla.f64 d3, d7, d7 │ │ │ │ - bl 30c288 <__bss_end__@@Base+0x265650> │ │ │ │ + bl 30c220 <__bss_end__@@Base+0x265680> │ │ │ │ cdp 1, 11, cr0, cr8, cr2, {4} │ │ │ │ @ instruction: 0xf8a15be7 │ │ │ │ @ instruction: 0xf854a002 │ │ │ │ adcmi r1, r5, #1536 @ 0x600 │ │ │ │ - blvs 181068 <__bss_end__@@Base+0xda430> │ │ │ │ - blvc 141138 <__bss_end__@@Base+0x9a500> │ │ │ │ - blvc ff201358 <__bss_end__@@Base+0xff15a720> │ │ │ │ - bvc 4410c4 <__bss_end__@@Base+0x39a48c> │ │ │ │ + blvs 181000 <__bss_end__@@Base+0xda460> │ │ │ │ + blvc 1410d0 <__bss_end__@@Base+0x9a530> │ │ │ │ + blvc ff2012f0 <__bss_end__@@Base+0xff15a750> │ │ │ │ + bvc 44105c <__bss_end__@@Base+0x39a4bc> │ │ │ │ eorvc pc, r2, ip, lsr #16 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ eorne pc, r6, ip, asr #16 │ │ │ │ - bcs b9f80 <__bss_end__@@Base+0x13348> │ │ │ │ - blls fcc8c <__bss_end__@@Base+0x56054> │ │ │ │ + bcs b9f18 <__bss_end__@@Base+0x13378> │ │ │ │ + blls fcc24 <__bss_end__@@Base+0x56084> │ │ │ │ ldrbmi r4, [r8], -r1, ror #12 │ │ │ │ @ instruction: 0xff12f7fe │ │ │ │ @ instruction: 0xf50d4a69 │ │ │ │ - blmi 19da074 <__bss_end__@@Base+0x193343c> │ │ │ │ + blmi 19da00c <__bss_end__@@Base+0x193346c> │ │ │ │ ldrbtmi r3, [sl], #-284 @ 0xfffffee4 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ ldclpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf8298ff0 │ │ │ │ - bl 255934 <__bss_end__@@Base+0x1aecfc> │ │ │ │ + bl 2558cc <__bss_end__@@Base+0x1aed2c> │ │ │ │ strtmi r0, [r9], -r1, lsl #21 │ │ │ │ @ instruction: 0xf9b02700 │ │ │ │ @ instruction: 0xf9b05000 │ │ │ │ - blne 14858c8 <__bss_end__@@Base+0x13dec90> │ │ │ │ - bcs fe4410e0 <__bss_end__@@Base+0xfe39a4a8> │ │ │ │ + blne 1485860 <__bss_end__@@Base+0x13decc0> │ │ │ │ + bcs fe441078 <__bss_end__@@Base+0xfe39a4d8> │ │ │ │ @ instruction: 0xf9b31b65 │ │ │ │ cdp 0, 11, cr2, cr8, cr2, {0} │ │ │ │ vmls.f64 d5, d23, d23 │ │ │ │ - bne 49c314 <__bss_end__@@Base+0x3f56dc> │ │ │ │ - blvs ffa013b8 <__bss_end__@@Base+0xff95a780> │ │ │ │ - beq fe4410f8 <__bss_end__@@Base+0xfe39a4c0> │ │ │ │ - blvc ffa013c0 <__bss_end__@@Base+0xff95a788> │ │ │ │ - blcc 1812fc <__bss_end__@@Base+0xda6c4> │ │ │ │ - bcs 441100 <__bss_end__@@Base+0x39a4c8> │ │ │ │ - blvs ff1c13cc <__bss_end__@@Base+0xff11a794> │ │ │ │ - blvc 1c10fc <__bss_end__@@Base+0x11a4c4> │ │ │ │ - blvc 1411d0 <__bss_end__@@Base+0x9a598> │ │ │ │ - blvc ff2013ec <__bss_end__@@Base+0xff15a7b4> │ │ │ │ - bcs 441158 <__bss_end__@@Base+0x39a520> │ │ │ │ + bne 49c2ac <__bss_end__@@Base+0x3f570c> │ │ │ │ + blvs ffa01350 <__bss_end__@@Base+0xff95a7b0> │ │ │ │ + beq fe441090 <__bss_end__@@Base+0xfe39a4f0> │ │ │ │ + blvc ffa01358 <__bss_end__@@Base+0xff95a7b8> │ │ │ │ + blcc 181294 <__bss_end__@@Base+0xda6f4> │ │ │ │ + bcs 441098 <__bss_end__@@Base+0x39a4f8> │ │ │ │ + blvs ff1c1364 <__bss_end__@@Base+0xff11a7c4> │ │ │ │ + blvc 1c1094 <__bss_end__@@Base+0x11a4f4> │ │ │ │ + blvc 141168 <__bss_end__@@Base+0x9a5c8> │ │ │ │ + blvc ff201384 <__bss_end__@@Base+0xff15a7e4> │ │ │ │ + bcs 4410f0 <__bss_end__@@Base+0x39a550> │ │ │ │ andcs pc, r2, sl, lsr #17 │ │ │ │ @ instruction: 0xf9b6e63b │ │ │ │ @ instruction: 0xf9b67000 │ │ │ │ - bl 215914 <__bss_end__@@Base+0x16ecdc> │ │ │ │ - blne ff007318 <__bss_end__@@Base+0xfef606e0> │ │ │ │ - beq fe441130 <__bss_end__@@Base+0xfe39a4f8> │ │ │ │ + bl 2158ac <__bss_end__@@Base+0x16ed0c> │ │ │ │ + blne ff0072b0 <__bss_end__@@Base+0xfef60710> │ │ │ │ + beq fe4410c8 <__bss_end__@@Base+0xfe39a528> │ │ │ │ @ instruction: 0xf9b31bef │ │ │ │ cdp 0, 11, cr0, cr8, cr2, {0} │ │ │ │ vmls.f64 d5, d23, d23 │ │ │ │ - blne 24364 │ │ │ │ + blne 242fc │ │ │ │ eorpl pc, r2, r8, lsr #16 │ │ │ │ - blvs ffa0140c <__bss_end__@@Base+0xff95a7d4> │ │ │ │ - bmi fe44114c <__bss_end__@@Base+0xfe39a514> │ │ │ │ + blvs ffa013a4 <__bss_end__@@Base+0xff95a804> │ │ │ │ + bmi fe4410e4 <__bss_end__@@Base+0xfe39a544> │ │ │ │ smlsdxcs r0, r2, r6, r4 │ │ │ │ - blvc ffa01418 <__bss_end__@@Base+0xff95a7e0> │ │ │ │ - blcc 181354 <__bss_end__@@Base+0xda71c> │ │ │ │ - beq fe441158 <__bss_end__@@Base+0xfe39a520> │ │ │ │ - blvs ff9c1424 <__bss_end__@@Base+0xff91a7ec> │ │ │ │ - blvc 1c1154 <__bss_end__@@Base+0x11a51c> │ │ │ │ - blvc 141228 <__bss_end__@@Base+0x9a5f0> │ │ │ │ - blvc ff201444 <__bss_end__@@Base+0xff15a80c> │ │ │ │ - beq 4411b0 <__bss_end__@@Base+0x39a578> │ │ │ │ + blvc ffa013b0 <__bss_end__@@Base+0xff95a810> │ │ │ │ + blcc 1812ec <__bss_end__@@Base+0xda74c> │ │ │ │ + beq fe4410f0 <__bss_end__@@Base+0xfe39a550> │ │ │ │ + blvs ff9c13bc <__bss_end__@@Base+0xff91a81c> │ │ │ │ + blvc 1c10ec <__bss_end__@@Base+0x11a54c> │ │ │ │ + blvc 1411c0 <__bss_end__@@Base+0x9a620> │ │ │ │ + blvc ff2013dc <__bss_end__@@Base+0xff15a83c> │ │ │ │ + beq 441148 <__bss_end__@@Base+0x39a5a8> │ │ │ │ sxtab16 r8, r1, r0 │ │ │ │ @ instruction: 0x1002f9b9 │ │ │ │ @ instruction: 0x9000f9b9 │ │ │ │ vmls.f32 s2, s14, s27 │ │ │ │ - bne 1c5c3a8 <__bss_end__@@Base+0x1bb5770> │ │ │ │ - blpl ffa0144c <__bss_end__@@Base+0xff95a814> │ │ │ │ - bne fe44118c <__bss_end__@@Base+0xfe39a554> │ │ │ │ + bne 1c5c340 <__bss_end__@@Base+0x1bb57a0> │ │ │ │ + blpl ffa013e4 <__bss_end__@@Base+0xff95a844> │ │ │ │ + bne fe441124 <__bss_end__@@Base+0xfe39a584> │ │ │ │ @ instruction: 0x1c02f930 │ │ │ │ - blvs ffa01458 <__bss_end__@@Base+0xff95a820> │ │ │ │ - bls fe441198 <__bss_end__@@Base+0xfe39a560> │ │ │ │ + blvs ffa013f0 <__bss_end__@@Base+0xff95a850> │ │ │ │ + bls fe441130 <__bss_end__@@Base+0xfe39a590> │ │ │ │ smlatbeq r9, r1, fp, lr │ │ │ │ - blvc ffa01464 <__bss_end__@@Base+0xff95a82c> │ │ │ │ - blcc 1813a0 <__bss_end__@@Base+0xda768> │ │ │ │ - bne fe4411a4 <__bss_end__@@Base+0xfe39a56c> │ │ │ │ + blvc ffa013fc <__bss_end__@@Base+0xff95a85c> │ │ │ │ + blcc 181338 <__bss_end__@@Base+0xda798> │ │ │ │ + bne fe44113c <__bss_end__@@Base+0xfe39a59c> │ │ │ │ orreq lr, r2, lr, lsl #22 │ │ │ │ - blvs ff9c1474 <__bss_end__@@Base+0xff91a83c> │ │ │ │ + blvs ff9c140c <__bss_end__@@Base+0xff91a86c> │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ - blvc 1c11a8 <__bss_end__@@Base+0x11a570> │ │ │ │ - blvc 14127c <__bss_end__@@Base+0x9a644> │ │ │ │ - blvc ff201498 <__bss_end__@@Base+0xff15a860> │ │ │ │ - bpl 441204 <__bss_end__@@Base+0x39a5cc> │ │ │ │ + blvc 1c1140 <__bss_end__@@Base+0x11a5a0> │ │ │ │ + blvc 141214 <__bss_end__@@Base+0x9a674> │ │ │ │ + blvc ff201430 <__bss_end__@@Base+0xff15a890> │ │ │ │ + bpl 44119c <__bss_end__@@Base+0x39a5fc> │ │ │ │ eorpl pc, r2, lr, lsr #16 │ │ │ │ strb r4, [r0], r2, asr #12 │ │ │ │ @ instruction: 0x0002f9b6 │ │ │ │ @ instruction: 0x6000f9b6 │ │ │ │ vmla.f32 s2, s14, s18 │ │ │ │ - bl fea8c400 <__bss_end__@@Base+0xfe9e57c8> │ │ │ │ + bl fea8c398 <__bss_end__@@Base+0xfe9e57f8> │ │ │ │ @ instruction: 0xf9340000 │ │ │ │ cdp 12, 11, cr1, cr8, cr2, {0} │ │ │ │ vmls.f64 d5, d23, d23 │ │ │ │ - blne fe248410 <__bss_end__@@Base+0xfe1a17d8> │ │ │ │ + blne fe2483a8 <__bss_end__@@Base+0xfe1a1808> │ │ │ │ cdp 0, 11, cr2, cr8, cr0, {0} │ │ │ │ vmls.f64 d6, d23, d23 │ │ │ │ @ instruction: 0xeeb86a90 │ │ │ │ @ instruction: 0xee867be7 │ │ │ │ vmla.f64 d3, d6, d5 │ │ │ │ - bl 30c428 <__bss_end__@@Base+0x2657f0> │ │ │ │ + bl 30c3c0 <__bss_end__@@Base+0x265820> │ │ │ │ cdp 1, 11, cr0, cr8, cr2, {4} │ │ │ │ @ instruction: 0xf8a16be6 │ │ │ │ cdp 0, 0, cr10, cr3, cr2, {0} │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov.f64 d7, #212 @ 0xbea00000 -0.3125000 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xf82c1a10 │ │ │ │ ldrtmi r1, [sl], -r2, lsr #32 │ │ │ │ @ instruction: 0xf7fde6f5 │ │ │ │ - bmi 240d70 <__bss_end__@@Base+0x19a138> │ │ │ │ + bmi 240d48 <__bss_end__@@Base+0x19a1a8> │ │ │ │ stmdami r8, {r8, r9, sp} │ │ │ │ cmnppl r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xff04f00c │ │ │ │ - b fe4c3a18 <__bss_end__@@Base+0xfe41cde0> │ │ │ │ - andeq r2, r5, r2, lsl #22 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r5, r2, ror r7 │ │ │ │ - andeq r4, r4, r0, lsl r0 │ │ │ │ - andeq r3, r4, r2, lsl pc │ │ │ │ + blx ffc419ec <__bss_end__@@Base+0xffb9ae4c> │ │ │ │ + b fe7c39b0 <__bss_end__@@Base+0xfe71ce10> │ │ │ │ + andeq r2, r5, sl, ror #22 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + ldrdeq r2, [r5], -sl │ │ │ │ + strdeq r3, [r4], -r8 │ │ │ │ + strdeq r3, [r4], -sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5cc40 <__bss_end__@@Base+0xfeab6008> │ │ │ │ + bl feb5cbd8 <__bss_end__@@Base+0xfeab6038> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff0 │ │ │ │ ldrcc lr, [ip], #-2512 @ 0xfffff630 │ │ │ │ - ble 3964c0 <__bss_end__@@Base+0x2ef888> │ │ │ │ + ble 396458 <__bss_end__@@Base+0x2ef8b8> │ │ │ │ smlawteq r5, r6, lr, r6 │ │ │ │ strbvs r3, [r4, -r1, lsl #8] │ │ │ │ @ instruction: 0x6e841973 │ │ │ │ strvs r3, [r4], r1, lsl #24 │ │ │ │ @ instruction: 0xf826605c │ │ │ │ pop {r0, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - bmi 174f44 <__bss_end__@@Base+0xce30c> │ │ │ │ + bmi 174edc <__bss_end__@@Base+0xce33c> │ │ │ │ stmdami r5, {r8, r9, sp} │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr12, {0} │ │ │ │ - b 18c3a78 <__bss_end__@@Base+0x181ce40> │ │ │ │ - andeq r3, r4, r8, asr pc │ │ │ │ - @ instruction: 0x00043eb2 │ │ │ │ + blx ff041a4c <__bss_end__@@Base+0xfef9aeac> │ │ │ │ + b 1bc3a10 <__bss_end__@@Base+0x1b1ce70> │ │ │ │ + andeq r3, r4, r0, asr #30 │ │ │ │ + muleq r4, sl, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5cc94 <__bss_end__@@Base+0xfeab605c> │ │ │ │ + bl feb5cc2c <__bss_end__@@Base+0xfeab608c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3, #-864]! @ 0xfffffca0 │ │ │ │ - blmi cf1cb8 <__bss_end__@@Base+0xc4b080> │ │ │ │ + blmi cf1c50 <__bss_end__@@Base+0xc4b0b0> │ │ │ │ ldrbtmi r4, [sp], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xe002f9b1 │ │ │ │ @ instruction: 0xc004f9b1 │ │ │ │ @ instruction: 0xf9b158eb │ │ │ │ ldmdavs fp, {ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @@ -2358,83 +2358,83 @@ │ │ │ │ svclt 0x00a84594 │ │ │ │ @ instruction: 0xf9b04694 │ │ │ │ addsmi r2, r1, #26 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ svclt 0x00b8458e │ │ │ │ svclt 0x00ac4565 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - blx 3fc314 <__bss_end__@@Base+0x3556dc> │ │ │ │ + blx 3fc2ac <__bss_end__@@Base+0x35570c> │ │ │ │ eorlt pc, sl, #2272 @ 0x8e0 │ │ │ │ strbmi fp, [r5, #-526]! @ 0xfffffdf2 │ │ │ │ ldrmi sp, [r6, #2561]! @ 0xa01 │ │ │ │ - bmi 6bc734 <__bss_end__@@Base+0x615afc> │ │ │ │ + bmi 6bc6cc <__bss_end__@@Base+0x615b2c> │ │ │ │ ldrbtmi r4, [sl], #-2840 @ 0xfffff4e8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsr #2 │ │ │ │ @ instruction: 0x4625bd70 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 5b54 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 5aec │ │ │ │ vmls.i32 d19, d2, d1 │ │ │ │ - blx 3c6f68 <__bss_end__@@Base+0x320330> │ │ │ │ + blx 3c6f00 <__bss_end__@@Base+0x320360> │ │ │ │ andlt pc, r9, #140, 24 @ 0x8c00 │ │ │ │ - ldrmi pc, [pc, #-878] @ 57c6 │ │ │ │ + ldrmi pc, [pc, #-878] @ 575e │ │ │ │ strtmi r9, [r5], -r0, lsl #10 │ │ │ │ - streq pc, [pc, #-876] @ 57d0 │ │ │ │ - ldrmi pc, [pc, #-878] @ 57d2 │ │ │ │ + streq pc, [pc, #-876] @ 5768 │ │ │ │ + ldrmi pc, [pc, #-878] @ 576a │ │ │ │ strtmi r9, [r5], -r1, lsl #10 │ │ │ │ - streq pc, [pc], #-866 @ 5b48 │ │ │ │ + streq pc, [pc], #-866 @ 5ae0 │ │ │ │ vhsub.u32 d18, d12, d4 │ │ │ │ vrshl.u32 d16, d15, d1 │ │ │ │ strls r4, [r3], #-1055 @ 0xfffffbe1 │ │ │ │ - ldrmi pc, [pc, #-865] @ 57f7 │ │ │ │ + ldrmi pc, [pc, #-865] @ 578f │ │ │ │ strls r4, [r2, #-1641] @ 0xfffff997 │ │ │ │ stc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fde7d1 │ │ │ │ - svclt 0x0000ec2c │ │ │ │ + svclt 0x0000ec3c │ │ │ │ + andeq r2, r5, r6, asr #11 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ andeq r2, r5, lr, asr r5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq r2, [r5], -r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5cd7c <__bss_end__@@Base+0xfeab6144> │ │ │ │ + bl feb5cd14 <__bss_end__@@Base+0xfeab6174> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf9b10ff0 │ │ │ │ @ instruction: 0xf9b14000 │ │ │ │ ldrbmi lr, [r4, #-4]! │ │ │ │ @ instruction: 0xf9b1da1b │ │ │ │ @ instruction: 0xf9b14002 │ │ │ │ addsmi r3, ip, #6 │ │ │ │ ldmib r0, {r0, r2, r4, r9, fp, ip, lr, pc}^ │ │ │ │ adcmi r4, r3, #28, 6 @ 0x70000000 │ │ │ │ @ instruction: 0x6ec5da12 │ │ │ │ vmlsne.f32 s28, s6, s30 │ │ │ │ strbvs r3, [r3, -r1, lsl #6] │ │ │ │ streq lr, [lr], #-2821 @ 0xfffff4fb │ │ │ │ - blcc 615c0 <__bss_start@@Base+0x6520> │ │ │ │ + blcc 61558 <__bss_start@@Base+0x6550> │ │ │ │ rsbvs r6, r3, r3, lsl #13 │ │ │ │ andcs pc, lr, r5, lsr #16 │ │ │ │ pop {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ ldclt 15, cr11, [r8, #-396]! @ 0xfffffe74 │ │ │ │ movwcs r4, #2565 @ 0xa05 │ │ │ │ vadd.i8 d20, d0, d5 │ │ │ │ ldrbtmi r4, [sl], #-331 @ 0xfffffeb5 │ │ │ │ - @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf7fdfe27 │ │ │ │ - svclt 0x0000e9b6 │ │ │ │ - strdeq r3, [r4], -lr │ │ │ │ - andeq r3, r4, r8, asr sp │ │ │ │ + @ instruction: 0xf00d4478 │ │ │ │ + @ instruction: 0xf7fdfa13 │ │ │ │ + svclt 0x0000e9c2 │ │ │ │ + andeq r3, r4, r6, ror #27 │ │ │ │ + andeq r3, r4, r0, asr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ @ instruction: 0xe01af9b0 │ │ │ │ ldmibmi r3, {r0, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 557648 <__bss_end__@@Base+0x4b0a10> │ │ │ │ + blls 5575e0 <__bss_end__@@Base+0x4b0a40> │ │ │ │ ldrbtmi r4, [r9], #-1478 @ 0xfffffa3a │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf8dd31ff │ │ │ │ addsvs fp, r9, r0, asr r0 │ │ │ │ @ instruction: 0xf9b04602 │ │ │ │ svclt 0x00d81014 │ │ │ │ tstls r1, r1, lsl #10 │ │ │ │ @@ -2461,73 +2461,73 @@ │ │ │ │ @ instruction: 0xf8cd9100 │ │ │ │ movwls lr, #28688 @ 0x7010 │ │ │ │ @ instruction: 0x07f1e01c │ │ │ │ sbchi pc, r7, r0, asr #2 │ │ │ │ strtmi r9, [r1], -r3, lsl #30 │ │ │ │ movweq lr, #35751 @ 0x8ba7 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ - blx 341da0 <__bss_end__@@Base+0x29b168> │ │ │ │ + blx 141d38 <__bss_end__@@Base+0x9b198> │ │ │ │ streq lr, [r9], #-2816 @ 0xfffff500 │ │ │ │ adcsmi r9, fp, #2048 @ 0x800 │ │ │ │ svclt 0x00d49b00 │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ - b 13d6718 <__bss_end__@@Base+0x132fae0> │ │ │ │ - blle a875c4 <__bss_end__@@Base+0x9e098c> │ │ │ │ + b 13d66b0 <__bss_end__@@Base+0x132fb10> │ │ │ │ + blle a8755c <__bss_end__@@Base+0x9e09bc> │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ @ instruction: 0x46a3463a │ │ │ │ @ instruction: 0xd12d422e │ │ │ │ andeq lr, r9, fp, lsr #23 │ │ │ │ streq lr, [r8], #-2978 @ 0xfffff45e │ │ │ │ sbcsle r2, ip, r0, lsl #26 │ │ │ │ svclt 0x005807eb │ │ │ │ @ instruction: 0xf10046aa │ │ │ │ @ instruction: 0xf01a80a4 │ │ │ │ andls r0, r5, #2, 30 │ │ │ │ svcls 0x0002d030 │ │ │ │ - bl fe9d7560 <__bss_end__@@Base+0xfe930928> │ │ │ │ - blx 106d02 <__bss_end__@@Base+0x600ca> │ │ │ │ + bl fe9d74f8 <__bss_end__@@Base+0xfe930958> │ │ │ │ + blx 106c9a <__bss_end__@@Base+0x600fa> │ │ │ │ @ instruction: 0xf043f000 │ │ │ │ - bls 184474 <__bss_end__@@Base+0xdd83c> │ │ │ │ + bls 1843ec <__bss_end__@@Base+0xdd84c> │ │ │ │ streq lr, [r9], #-2816 @ 0xfffff500 │ │ │ │ ldrbmi r9, [r5, #-2820] @ 0xfffff4fc │ │ │ │ adcshi pc, r7, r0 │ │ │ │ svclt 0x00a8429f │ │ │ │ - blle ff34f500 <__bss_end__@@Base+0xff2a88c8> │ │ │ │ + blle ff34f498 <__bss_end__@@Base+0xff2a88f8> │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ - blls 7c854 <__bss_start@@Base+0x217b4> │ │ │ │ - ble e16778 <__bss_end__@@Base+0xd6fb40> │ │ │ │ + blls 7c7ec <__bss_start@@Base+0x217e4> │ │ │ │ + ble e16710 <__bss_end__@@Base+0xd6fb70> │ │ │ │ streq pc, [r8], -r6, asr #32 │ │ │ │ @ instruction: 0x46a3463a │ │ │ │ sbcsle r4, r1, lr, lsr #4 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ ldrbmi r8, [ip, #4080] @ 0xff0 │ │ │ │ @ instruction: 0x2600bfd4 │ │ │ │ ldrbmi r2, [r1, #-1537] @ 0xfffff9ff │ │ │ │ strbeq lr, [r6], -pc, asr #20 │ │ │ │ stmdals r1, {r1, r2, r4, r7, r8, sl, fp, ip, lr, pc} │ │ │ │ vqrshl.u8 q10, q0, q0 │ │ │ │ @ instruction: 0xf04680e8 │ │ │ │ ldr r0, [r1, r8, lsl #12] │ │ │ │ @ instruction: 0xf01a4601 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blls 225f98 <__bss_end__@@Base+0x17f360> │ │ │ │ + blls 225f30 <__bss_end__@@Base+0x17f390> │ │ │ │ andeq lr, r9, r3, lsr #23 │ │ │ │ @ instruction: 0xf000fb04 │ │ │ │ @ instruction: 0xf043461c │ │ │ │ - blls 144408 <__bss_end__@@Base+0x9d7d0> │ │ │ │ - bl 2c56c │ │ │ │ + blls 144380 <__bss_end__@@Base+0x9d7e0> │ │ │ │ + bl 2c504 │ │ │ │ ldrbmi r0, [r5, #-1800] @ 0xfffff8f8 │ │ │ │ addsmi sp, pc, #117 @ 0x75 │ │ │ │ strcs fp, [r1], -r8, lsr #31 │ │ │ │ - blls bc89c <__bss_end__@@Base+0x15c64> │ │ │ │ - blls 567e8 │ │ │ │ + blls bc834 <__bss_end__@@Base+0x15c94> │ │ │ │ + blls 56780 │ │ │ │ strcs fp, [r0], -ip, lsr #31 │ │ │ │ addsmi r2, ip, #1048576 @ 0x100000 │ │ │ │ strbeq lr, [r6], -pc, asr #20 │ │ │ │ - b 15bcc94 <__bss_end__@@Base+0x151605c> │ │ │ │ + b 15bcc2c <__bss_end__@@Base+0x151608c> │ │ │ │ @ instruction: 0xf0400305 │ │ │ │ ldmib sp, {r0, r3, r7, pc}^ │ │ │ │ ldrmi r2, [r8, #774]! @ 0x306 │ │ │ │ addhi pc, r7, r0, lsl #6 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ strbmi r2, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ @@ -2541,123 +2541,123 @@ │ │ │ │ strteq fp, [r4], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ eorlt r6, sp, #16, 24 @ 0x1000 │ │ │ │ @ instruction: 0xf504bf18 │ │ │ │ @ instruction: 0xf1014400 │ │ │ │ orrpl r0, r5, #24, 12 @ 0x1800000 │ │ │ │ strmi r5, [r1], #-581 @ 0xfffffdbb │ │ │ │ - b 13d6e94 <__bss_end__@@Base+0x133025c> │ │ │ │ + b 13d6e2c <__bss_end__@@Base+0x133028c> │ │ │ │ @ instruction: 0xf5054509 │ │ │ │ svclt 0x00084500 │ │ │ │ subvs r4, sp, ip, lsr #12 │ │ │ │ strcs r6, [r0, #-68] @ 0xffffffbc │ │ │ │ umullvs r6, r5, r4, fp │ │ │ │ sbcvs r6, r3, sp, lsl #1 │ │ │ │ @ instruction: 0xf85460cb │ │ │ │ tstvs r3, r8, lsr #32 │ │ │ │ @ instruction: 0xf8446108 │ │ │ │ - bvs fe4c9e9c <__bss_end__@@Base+0xfe423264> │ │ │ │ - bvs ff4d730c <__bss_end__@@Base+0xff4306d4> │ │ │ │ + bvs fe4c9e34 <__bss_end__@@Base+0xfe423294> │ │ │ │ + bvs ff4d72a4 <__bss_end__@@Base+0xff430704> │ │ │ │ @ instruction: 0xf8c2bfc8 │ │ │ │ adcsmi r8, fp, #40 @ 0x28 │ │ │ │ sbcsvs fp, r7, #184, 30 @ 0x2e0 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0x46b28ff0 │ │ │ │ svcls 0x0003e75b │ │ │ │ andls r4, r5, #34603008 @ 0x2100000 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf008fb00 │ │ │ │ - @ instruction: 0xf942f043 │ │ │ │ - bl 2c640 │ │ │ │ - blls 86e54 <__bss_start@@Base+0x2bdb4> │ │ │ │ + @ instruction: 0xf93af043 │ │ │ │ + bl 2c5d8 │ │ │ │ + blls 86dec <__bss_start@@Base+0x2bde4> │ │ │ │ svclt 0x00d442bb │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ - blls 5ff0 │ │ │ │ - blle 2168b0 <__bss_end__@@Base+0x16fc78> │ │ │ │ + blls 5f88 │ │ │ │ + blle 216848 <__bss_end__@@Base+0x16fca8> │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ ldrtmi r4, [r8], r1, lsr #13 │ │ │ │ addsmi lr, pc, #52, 14 @ 0xd00000 │ │ │ │ strcs fp, [r1, #-4008] @ 0xfffff058 │ │ │ │ - blls 7cbd0 <__bss_start@@Base+0x21b30> │ │ │ │ - ble 5568c8 <__bss_end__@@Base+0x4afc90> │ │ │ │ + blls 7cb68 <__bss_start@@Base+0x21b60> │ │ │ │ + ble 556860 <__bss_end__@@Base+0x4afcc0> │ │ │ │ streq pc, [r8, #-69] @ 0xffffffbb │ │ │ │ ldrtmi r4, [r8], r1, lsr #13 │ │ │ │ addsmi lr, pc, #40, 14 @ 0xa00000 │ │ │ │ strcs fp, [r1, #-4008] @ 0xfffff058 │ │ │ │ strb sp, [r0, r7, ror #21]! │ │ │ │ - bl fe8eca74 <__bss_end__@@Base+0xfe845e3c> │ │ │ │ - blx 105e9a <__bss_end__@@Base+0x5f262> │ │ │ │ + bl fe8eca0c <__bss_end__@@Base+0xfe845e6c> │ │ │ │ + blx 105e32 <__bss_end__@@Base+0x5f292> │ │ │ │ ldrmi pc, [ip], -r0 │ │ │ │ - @ instruction: 0xf918f043 │ │ │ │ - bl 2c694 │ │ │ │ + @ instruction: 0xf910f043 │ │ │ │ + bl 2c62c │ │ │ │ ldr r0, [r3, -r8, lsl #14]! │ │ │ │ @ instruction: 0x46a146b8 │ │ │ │ @ instruction: 0x465c4617 │ │ │ │ movweq lr, #23126 @ 0x5a56 │ │ │ │ svcge 0x0077f43f │ │ │ │ @ instruction: 0x46a3463a │ │ │ │ strbmi lr, [ip, #-1804] @ 0xfffff8f4 │ │ │ │ ldmib r2, {r0, r2, r3, r6, ip, lr, pc}^ │ │ │ │ movwls r0, #273 @ 0x111 │ │ │ │ addmi r1, r5, #52480 @ 0xcd00 │ │ │ │ ldrvs sp, [r5], #570 @ 0x23a │ │ │ │ - bl fea4f310 <__bss_end__@@Base+0xfe9a86d8> │ │ │ │ + bl fea4f2a8 <__bss_end__@@Base+0xfe9a8708> │ │ │ │ strteq r0, [r4], #-4 │ │ │ │ strmi pc, [r0], #-1284 @ 0xfffffafc │ │ │ │ - blx 16a6c2 <__bss_end__@@Base+0xc3a8a> │ │ │ │ + blx 16a65a <__bss_end__@@Base+0xc3aba> │ │ │ │ ldcvs 1, cr15, [r5], {1} │ │ │ │ @ instruction: 0xf8250400 │ │ │ │ strmi r8, [sp], #-1 │ │ │ │ smlatbeq r7, r8, fp, lr │ │ │ │ @ instruction: 0xf043606c │ │ │ │ - bls 84288 <__bss_start@@Base+0x291e8> │ │ │ │ + bls 84200 <__bss_start@@Base+0x291f8> │ │ │ │ strbmi r9, [r1], -r0, lsl #22 │ │ │ │ ldrtmi r6, [r8], fp, ror #7 │ │ │ │ rscvs r6, fp, fp, ror #4 │ │ │ │ ldrdvs r6, [r8], r3 @ │ │ │ │ eoreq pc, r7, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8436128 │ │ │ │ strmi r5, [pc], -r7, lsr #32 │ │ │ │ stmdals r1, {r0, r1, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strmi r2, [r2, #1537] @ 0x601 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr0, cr15, {5} │ │ │ │ streq pc, [r8], -r6, asr #32 │ │ │ │ - b 15bf9b4 <__bss_end__@@Base+0x1518d7c> │ │ │ │ + b 15bf94c <__bss_end__@@Base+0x1518dac> │ │ │ │ svclt 0x00040005 │ │ │ │ @ instruction: 0x4654465f │ │ │ │ svcge 0x003bf43f │ │ │ │ - blls bf9a4 <__bss_end__@@Base+0x18d6c> │ │ │ │ + blls bf93c <__bss_end__@@Base+0x18d9c> │ │ │ │ svclt 0x00ac429f │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ ldr r0, [r8, sp, rrx] │ │ │ │ andscs r4, r3, #12, 22 @ 0x3000 │ │ │ │ tstcs r1, r9, lsl #24 │ │ │ │ stmiapl r3!, {r0, r1, r3, fp, lr}^ │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, sl, lr} │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ - strbmi fp, [r1], -r7, lsl #20 │ │ │ │ + @ instruction: 0x4641ba17 │ │ │ │ @ instruction: 0x460f46b8 │ │ │ │ ldrtmi lr, [r8], -lr, lsr #14 │ │ │ │ strbmi r4, [r7], -r1, lsr #12 │ │ │ │ strmi r4, [r0], ip, asr #12 │ │ │ │ str r4, [r6, r9, lsl #13]! │ │ │ │ - strdeq r2, [r5], -r6 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r3, r4, r8, lsl #20 │ │ │ │ + andeq r2, r5, lr, asr r4 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + strdeq r3, [r4], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andseq lr, ip, #208, 18 @ 0x340000 │ │ │ │ addmi fp, r2, #130 @ 0x82 │ │ │ │ @ instruction: 0x6ef4da24 │ │ │ │ andcc r0, r1, #16, 2 │ │ │ │ - bl 11fd4c <__bss_end__@@Base+0x79114> │ │ │ │ + bl 11fce4 <__bss_end__@@Base+0x79144> │ │ │ │ cdpvs 8, 11, cr0, cr2, cr0, {0} │ │ │ │ @ instruction: 0xf1022d00 │ │ │ │ @ instruction: 0x66b232ff │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ ldcle 2, cr5, [r2, #-140] @ 0xffffff74 │ │ │ │ streq pc, [r8], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0x3c04f934 │ │ │ │ @@ -2669,153 +2669,153 @@ │ │ │ │ @ instruction: 0xf7ff9700 │ │ │ │ stccc 14, cr15, [r1, #-92] @ 0xffffffa4 │ │ │ │ andlt sp, r2, lr, ror #3 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #2565 @ 0xa05 │ │ │ │ vadd.i8 d20, d0, d5 │ │ │ │ ldrbtmi r4, [sl], #-331 @ 0xfffffeb5 │ │ │ │ - @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf7fcfc29 │ │ │ │ - svclt 0x0000efb8 │ │ │ │ - andeq r3, r4, r2, lsl #20 │ │ │ │ - andeq r3, r4, ip, asr r9 │ │ │ │ + @ instruction: 0xf00d4478 │ │ │ │ + @ instruction: 0xf7fcf815 │ │ │ │ + svclt 0x0000efc4 │ │ │ │ + andeq r3, r4, sl, ror #19 │ │ │ │ + andeq r3, r4, r4, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrpl lr, [ip], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf8bd9e06 │ │ │ │ adcmi r7, ip, #28 │ │ │ │ @ instruction: 0xf8d0da13 │ │ │ │ - b 13e61b8 <__bss_end__@@Base+0x133f580> │ │ │ │ + b 13e6150 <__bss_end__@@Base+0x133f5b0> │ │ │ │ strcc r1, [r1], #-3588 @ 0xfffff1fc │ │ │ │ - bl 21fd20 <__bss_end__@@Base+0x1790e8> │ │ │ │ + bl 21fcb8 <__bss_end__@@Base+0x179118> │ │ │ │ cdpvs 5, 8, cr0, cr4, cr14, {0} │ │ │ │ strvs r3, [r4], r1, lsl #24 │ │ │ │ @ instruction: 0xf828606c │ │ │ │ stmib sp, {r1, r2, r3, ip, sp, lr}^ │ │ │ │ pop {r1, r2, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bmi 1757a8 <__bss_end__@@Base+0xceb70> │ │ │ │ + bmi 175740 <__bss_end__@@Base+0xceba0> │ │ │ │ stmdami r5, {r8, r9, sp} │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - blx ffdc206e <__bss_end__@@Base+0xffd1b436> │ │ │ │ - svc 0x0084f7fc │ │ │ │ - muleq r4, ip, r9 │ │ │ │ - strdeq r3, [r4], -r6 │ │ │ │ + @ instruction: 0xffe2f00c │ │ │ │ + svc 0x0090f7fc │ │ │ │ + andeq r3, r4, r4, lsl #19 │ │ │ │ + ldrdeq r3, [r4], -lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 3c1508 <__bss_end__@@Base+0x31a8d0> │ │ │ │ + blhi 3c14a0 <__bss_end__@@Base+0x31a900> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addlt r4, sp, r4, lsl #12 │ │ │ │ ldmib r4, {r3, r4, r9, sl, lr}^ │ │ │ │ svcls 0x0025951c │ │ │ │ strbmi r9, [sp, #-2854] @ 0xfffff4da │ │ │ │ @ instruction: 0xa09cf8bd │ │ │ │ sbcshi pc, ip, r0, lsl #5 │ │ │ │ - bvc 9417ec <__bss_end__@@Base+0x89abb4> │ │ │ │ - beq 44189c <__bss_end__@@Base+0x39ac64> │ │ │ │ - bne 4418a4 <__bss_end__@@Base+0x39ac6c> │ │ │ │ - bcs 4418ac <__bss_end__@@Base+0x39ac74> │ │ │ │ - blhi ff241b68 <__bss_end__@@Base+0xff19af30> │ │ │ │ + bvc 941784 <__bss_end__@@Base+0x89abe4> │ │ │ │ + beq 441834 <__bss_end__@@Base+0x39ac94> │ │ │ │ + bne 44183c <__bss_end__@@Base+0x39ac9c> │ │ │ │ + bcs 441844 <__bss_end__@@Base+0x39aca4> │ │ │ │ + blhi ff241b00 <__bss_end__@@Base+0xff19af60> │ │ │ │ cdp 14, 11, cr6, cr8, cr0, {7} │ │ │ │ vrintz.f64 d11, d23 │ │ │ │ @ instruction: 0x01297b00 │ │ │ │ - blls ff281b78 <__bss_end__@@Base+0xff1daf40> │ │ │ │ - blge ff2c1b7c <__bss_end__@@Base+0xff21af44> │ │ │ │ + blls ff281b10 <__bss_end__@@Base+0xff1daf70> │ │ │ │ + blge ff2c1b14 <__bss_end__@@Base+0xff21af74> │ │ │ │ cdp 8, 2, cr1, cr8, cr6, {2} │ │ │ │ vfmavs.f64 d8, d2, d7 │ │ │ │ - bllt 201954 <__bss_end__@@Base+0x15ad1c> │ │ │ │ - bvc fe4418c8 <__bss_end__@@Base+0xfe39ac90> │ │ │ │ + bllt 2018ec <__bss_end__@@Base+0x15ad4c> │ │ │ │ + bvc fe441860 <__bss_end__@@Base+0xfe39acc0> │ │ │ │ strcc r3, [r1, #-2561] @ 0xfffff5ff │ │ │ │ cdp 6, 11, cr6, cr8, cr2, {5} │ │ │ │ strbvs r7, [r5, -r7, ror #23]! │ │ │ │ - blls 2419a0 <__bss_end__@@Base+0x19ad68> │ │ │ │ + blls 241938 <__bss_end__@@Base+0x19ad98> │ │ │ │ mrc 0, 1, r6, cr10, cr2, {3} │ │ │ │ - vldr d10, [pc, #44] @ 60f0 │ │ │ │ - blcs 20e48 │ │ │ │ - bleq 1841748 <__bss_end__@@Base+0x179ab10> │ │ │ │ + vldr d10, [pc, #44] @ 6088 │ │ │ │ + blcs 20de0 │ │ │ │ + bleq 18416e0 <__bss_end__@@Base+0x179ab40> │ │ │ │ @ instruction: 0xf8209607 │ │ │ │ vaddl.s8 q13, d0, d1 │ │ │ │ cdp 0, 2, cr8, cr7, cr1, {4} │ │ │ │ - bge 224cf4 <__bss_end__@@Base+0x17e0bc> │ │ │ │ + bge 224c8c <__bss_end__@@Base+0x17e0ec> │ │ │ │ svcmi 0x00b4f5b3 │ │ │ │ ldrmi sl, [r1], -sl, lsl #16 │ │ │ │ @ instruction: 0x9326461e │ │ │ │ @ instruction: 0xf44fbfa8 │ │ │ │ mcr 6, 4, r4, cr7, cr4, {5} │ │ │ │ andls r0, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fc9204 │ │ │ │ - vldr , [sp, #256] @ 0x100 │ │ │ │ + vldr , [sp, #312] @ 0x138 │ │ │ │ vmov.f64 d7, #8 @ 0x40400000 3.0 │ │ │ │ vldr d6, [sp, #292] @ 0x124 │ │ │ │ - blls 99cd30 <__bss_end__@@Base+0x8f60f8> │ │ │ │ - blvs 241928 <__bss_end__@@Base+0x19acf0> │ │ │ │ - blvc 12c1bd0 <__bss_end__@@Base+0x121af98> │ │ │ │ - blvc 1301928 <__bss_end__@@Base+0x125acf0> │ │ │ │ - blvs ff1c1d0c <__bss_end__@@Base+0xff11b0d4> │ │ │ │ - blvc ff201d10 <__bss_end__@@Base+0xff15b0d8> │ │ │ │ - bhi fe441978 <__bss_end__@@Base+0xfe39ad40> │ │ │ │ - blt fe441980 <__bss_end__@@Base+0xfe39ad48> │ │ │ │ + blls 99ccc8 <__bss_end__@@Base+0x8f6128> │ │ │ │ + blvs 2418c0 <__bss_end__@@Base+0x19ad20> │ │ │ │ + blvc 12c1b68 <__bss_end__@@Base+0x121afc8> │ │ │ │ + blvc 13018c0 <__bss_end__@@Base+0x125ad20> │ │ │ │ + blvs ff1c1ca4 <__bss_end__@@Base+0xff11b104> │ │ │ │ + blvc ff201ca8 <__bss_end__@@Base+0xff15b108> │ │ │ │ + bhi fe441910 <__bss_end__@@Base+0xfe39ad70> │ │ │ │ + blt fe441918 <__bss_end__@@Base+0xfe39ad78> │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ mvnsvs pc, pc, asr #8 │ │ │ │ - blgt 11817ac <__bss_end__@@Base+0x10dab74> │ │ │ │ - blle 11c17b0 <__bss_end__@@Base+0x111ab78> │ │ │ │ + blgt 1181744 <__bss_end__@@Base+0x10daba4> │ │ │ │ + blle 11c1748 <__bss_end__@@Base+0x111aba8> │ │ │ │ and r9, r8, r6, lsl #2 │ │ │ │ vnmls.f64 d9, d14, d7 │ │ │ │ ldmib r4, {r4, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8b3951c │ │ │ │ - blls ee148 <__bss_end__@@Base+0x47510> │ │ │ │ - blls 197bac <__bss_end__@@Base+0xf0f74> │ │ │ │ + blls ee0e0 <__bss_end__@@Base+0x47540> │ │ │ │ + blls 197b44 <__bss_end__@@Base+0xf0fa4> │ │ │ │ @ instruction: 0x66f0f5b6 │ │ │ │ @ instruction: 0xeeb09904 │ │ │ │ - ldrmi lr, [pc], #-2890 @ 6158 │ │ │ │ + ldrmi lr, [pc], #-2890 @ 60f0 │ │ │ │ svclt 0x00489805 │ │ │ │ vmov.16 d23[0], r1 │ │ │ │ svclt 0x00487a90 │ │ │ │ cdp 6, 11, cr2, cr8, cr0, {0} │ │ │ │ vnmul.f64 d0, d16, d23 │ │ │ │ vdiv.f64 d0, d0, d12 │ │ │ │ @ instruction: 0xf7fc0b0d │ │ │ │ - vldr , [sp, #8] │ │ │ │ + vldr , [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ vldr d7, [sp, #292] @ 0x124 │ │ │ │ strbmi r5, [sp, #-2826] @ 0xfffff4f6 │ │ │ │ - blvc 2419a0 <__bss_end__@@Base+0x19ad68> │ │ │ │ - bl 13019a0 <__bss_end__@@Base+0x125ad68> │ │ │ │ - blvc ff201d84 <__bss_end__@@Base+0xff15b14c> │ │ │ │ - bl ff3c1c88 <__bss_end__@@Base+0xff31b050> │ │ │ │ - bcc fe4419f4 <__bss_end__@@Base+0xfe39adbc> │ │ │ │ + blvc 241938 <__bss_end__@@Base+0x19ad98> │ │ │ │ + bl 1301938 <__bss_end__@@Base+0x125ad98> │ │ │ │ + blvc ff201d1c <__bss_end__@@Base+0xff15b17c> │ │ │ │ + bl ff3c1c20 <__bss_end__@@Base+0xff31b080> │ │ │ │ + bcc fe44198c <__bss_end__@@Base+0xfe39adec> │ │ │ │ @ instruction: 0xf8d4da48 │ │ │ │ - b 13fe350 <__bss_end__@@Base+0x1357718> │ │ │ │ + b 13fe2e8 <__bss_end__@@Base+0x1357748> │ │ │ │ strcc r1, [r1, #-3077] @ 0xfffff3fb │ │ │ │ - bl 39ff3c <__bss_end__@@Base+0x2f9304> │ │ │ │ + bl 39fed4 <__bss_end__@@Base+0x2f9334> │ │ │ │ cdpvs 5, 10, cr0, cr0, cr12, {0} │ │ │ │ @ instruction: 0x4641465a │ │ │ │ strtvs r3, [r0], r1, lsl #16 │ │ │ │ strtmi r6, [r0], -r8, rrx │ │ │ │ andge pc, ip, lr, lsr #16 │ │ │ │ stc 5, cr9, [sp, #4] │ │ │ │ vstr s29, [sp] │ │ │ │ @ instruction: 0xf7ff7a03 │ │ │ │ cdpcs 13, 0, cr15, cr0, cr15, {0} │ │ │ │ @ instruction: 0xb00dd1b4 │ │ │ │ - blhi 3c14c8 <__bss_end__@@Base+0x31a890> │ │ │ │ + blhi 3c1460 <__bss_end__@@Base+0x31a8c0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvc 1c1a78 <__bss_end__@@Base+0x11ae40> │ │ │ │ - blge 216b58 <__bss_end__@@Base+0x16ff20> │ │ │ │ + blvc 1c1a10 <__bss_end__@@Base+0x11ae70> │ │ │ │ + blge 216af0 <__bss_end__@@Base+0x16ff50> │ │ │ │ svcmi 0x00b4f5b6 │ │ │ │ ldrmi sl, [r9], -sl, lsl #16 │ │ │ │ @ instruction: 0xf44fbfa8 │ │ │ │ @ instruction: 0x900546b4 │ │ │ │ - bleq 41c10 │ │ │ │ + bleq 41ba8 │ │ │ │ @ instruction: 0xf7fc9304 │ │ │ │ - ldc 15, cr14, [sp, #256] @ 0x100 │ │ │ │ + ldc 15, cr14, [sp, #312] @ 0x138 │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vmov.f64 d5, #10 @ 0x40500000 3.250 │ │ │ │ @ instruction: 0xf64f6b49 │ │ │ │ @ instruction: 0xf6cf0180 │ │ │ │ mcr 1, 0, r7, cr7, cr15, {7} │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ vmls.f64 d7, d5, d10 │ │ │ │ @@ -2824,22 +2824,22 @@ │ │ │ │ vnmla.f64 d7, d22, d7 │ │ │ │ vmov r8, s15 │ │ │ │ @ instruction: 0xe77fba90 │ │ │ │ movwcs r4, #2569 @ 0xa09 │ │ │ │ vadd.i8 d20, d0, d9 │ │ │ │ ldrbtmi r4, [sl], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf7fcfaf5 │ │ │ │ - svclt 0x0000ee84 │ │ │ │ + @ instruction: 0xf7fcfee1 │ │ │ │ + svclt 0x0000ee90 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r8, r6, r0 │ │ │ │ - muleq r4, sl, r7 │ │ │ │ - strdeq r3, [r4], -r4 │ │ │ │ + andeq r3, r4, r2, lsl #15 │ │ │ │ + ldrdeq r3, [r4], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r6, lsr ip │ │ │ │ ldrbtmi r4, [ip], #-2870 @ 0xfffff4ca │ │ │ │ @ instruction: 0xf9b158e3 │ │ │ │ @@ -2847,90 +2847,90 @@ │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf9b10300 │ │ │ │ addsmi r3, ip, #4 │ │ │ │ @ instruction: 0xf9b1da43 │ │ │ │ strmi r6, [r5], -r2 │ │ │ │ @ instruction: 0x0006f9b1 │ │ │ │ addmi r6, r6, #589824 @ 0x90000 │ │ │ │ - blcc 7cb88 <__bss_start@@Base+0x21ae8> │ │ │ │ + blcc 7cb20 <__bss_start@@Base+0x21b18> │ │ │ │ tstls sl, r3, lsl #2 │ │ │ │ andslt r2, fp, #0, 2 │ │ │ │ vsub.i32 d19, d3, d1 │ │ │ │ andlt r0, r0, #-1073741821 @ 0xc0000003 │ │ │ │ tstpmi pc, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ vrhadd.u32 d18, d3, d0 │ │ │ │ svcvs 0x006b010f │ │ │ │ tstpmi pc, r0, ror #6 @ p-variant is OBSOLETE │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ vrhadd.u32 d18, d4, d0 │ │ │ │ vrhadd.u32 d16, d0, d15 │ │ │ │ svcvs 0x0028411f │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - ble ad6ce4 <__bss_end__@@Base+0xa300ac> │ │ │ │ + ble ad6c7c <__bss_end__@@Base+0xa300dc> │ │ │ │ mrrcne 14, 14, r6, r9, cr8 │ │ │ │ @ instruction: 0x6769011b │ │ │ │ cdpvs 8, 10, cr1, cr9, cr7, {6} │ │ │ │ @ instruction: 0xf10dac05 │ │ │ │ stmdbcc r1, {r2, r4, r5, fp} │ │ │ │ rsbsvs r6, r9, r9, lsr #13 │ │ │ │ @ instruction: 0xf93452c2 │ │ │ │ strtmi r6, [r8], -r2, lsl #24 │ │ │ │ @ instruction: 0x3c04f934 │ │ │ │ @ instruction: 0xf9343408 │ │ │ │ @ instruction: 0xf9342c0e │ │ │ │ stmib sp, {r4, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7ff6700 │ │ │ │ strmi pc, [r0, #3181]! @ 0xc6d │ │ │ │ - bmi 3faad0 <__bss_end__@@Base+0x353e98> │ │ │ │ + bmi 3faa68 <__bss_end__@@Base+0x353ec8> │ │ │ │ ldrbtmi r4, [sl], #-2829 @ 0xfffff4f3 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r2, lsl #2 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmda r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #2568 @ 0xa08 │ │ │ │ vadd.i8 d20, d0, d8 │ │ │ │ ldrbtmi r4, [sl], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf7fcfa73 │ │ │ │ - svclt 0x0000ee02 │ │ │ │ - andeq r1, r5, lr, lsl #27 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r5, sl, ror #25 │ │ │ │ - muleq r4, r6, r6 │ │ │ │ - strdeq r3, [r4], -r0 │ │ │ │ + @ instruction: 0xf7fcfe5f │ │ │ │ + svclt 0x0000ee0e │ │ │ │ + strdeq r1, [r5], -r6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r1, r5, r2, asr sp │ │ │ │ + andeq r3, r4, lr, ror r6 │ │ │ │ + ldrdeq r3, [r4], -r8 │ │ │ │ addne pc, r0, r0, asr #17 │ │ │ │ - bleq 7c1964 <__bss_end__@@Base+0x71ad2c> │ │ │ │ + bleq 7c18fc <__bss_end__@@Base+0x71ad5c> │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb68fa4 <__bss_end__@@Base+0xfeac236c> │ │ │ │ + bl feb68f3c <__bss_end__@@Base+0xfeac239c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r6, r7, r8, r9, sl, fp} │ │ │ │ andvs lr, r9, #3424256 @ 0x344000 │ │ │ │ svceq 0x0002f013 │ │ │ │ svclt 0x001869c3 │ │ │ │ @ instruction: 0x069b4616 │ │ │ │ strmi sp, [r5], -r5, lsl #10 │ │ │ │ @ instruction: 0x460c4630 │ │ │ │ - blx 17c239a <__bss_end__@@Base+0x171b762> │ │ │ │ + blx 17c2332 <__bss_end__@@Base+0x171b792> │ │ │ │ @ instruction: 0x4630b930 │ │ │ │ - blx 16423a2 <__bss_end__@@Base+0x159b76a> │ │ │ │ + blx 164233a <__bss_end__@@Base+0x159b79a> │ │ │ │ ldc 2, cr11, [sp], #512 @ 0x200 │ │ │ │ vldmdblt r0!, {d24-d29} │ │ │ │ - blhi 7c1a00 <__bss_end__@@Base+0x71adc8> │ │ │ │ + blhi 7c1998 <__bss_end__@@Base+0x71adf8> │ │ │ │ @ instruction: 0xf0046a20 │ │ │ │ - vnmul.f64 d15, d24, d23 │ │ │ │ + vnmul.f64 d15, d24, d4 │ │ │ │ vmov.f64 d8, #72 @ 0x3e400000 0.1875000 │ │ │ │ vsqrt.f64 d24, d0 │ │ │ │ ldrble pc, [fp], #-2576 @ 0xfffff5f0 @ │ │ │ │ - blvc c1e8c <__bss_end__@@Base+0x1b254> │ │ │ │ - blgt 41ea4 │ │ │ │ + blvc c1e24 <__bss_end__@@Base+0x1b284> │ │ │ │ + blgt 41e3c │ │ │ │ mcr 6, 1, r4, cr0, cr0, {1} │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vdiv.f64 d7, d12, d12 │ │ │ │ @ instruction: 0xf000db07 │ │ │ │ vmov.16 d9[0], pc │ │ │ │ @ instruction: 0xf8d50a10 │ │ │ │ @@ -2950,70 +2950,70 @@ │ │ │ │ @ instruction: 0xf8d50a10 │ │ │ │ @ instruction: 0xf0000080 │ │ │ │ vmov.32 pc, d8[1] │ │ │ │ vcvt.f64.s32 d7, s22 │ │ │ │ vmls.f64 d5, d22, d27 │ │ │ │ @ instruction: 0xeeb80a10 │ │ │ │ stmdavs r8!, {r3, r6, r7, r8, r9, fp, pc} │ │ │ │ - blvs ff1c1f18 <__bss_end__@@Base+0xff11b2e0> │ │ │ │ - blgt 1381d2c <__bss_end__@@Base+0x12db0f4> │ │ │ │ - blge 381ce8 <__bss_end__@@Base+0x2db0b0> │ │ │ │ - blls 381ce8 <__bss_end__@@Base+0x2db0b0> │ │ │ │ - blhi 381ce8 <__bss_end__@@Base+0x2db0b0> │ │ │ │ - blge 341c68 <__bss_end__@@Base+0x29b030> │ │ │ │ - blls 341c64 <__bss_end__@@Base+0x29b02c> │ │ │ │ - blhi 341c6c <__bss_end__@@Base+0x29b034> │ │ │ │ - blvc ff2c204c <__bss_end__@@Base+0xff21b414> │ │ │ │ - bcs fe441cb8 <__bss_end__@@Base+0xfe39b080> │ │ │ │ - blvc ff282054 <__bss_end__@@Base+0xff1db41c> │ │ │ │ - bne fe441cc0 <__bss_end__@@Base+0xfe39b088> │ │ │ │ - blvc ff24205c <__bss_end__@@Base+0xff19b424> │ │ │ │ - bcc fe441cc8 <__bss_end__@@Base+0xfe39b090> │ │ │ │ - blx ff7024a2 <__bss_end__@@Base+0xff65b86a> │ │ │ │ + blvs ff1c1eb0 <__bss_end__@@Base+0xff11b310> │ │ │ │ + blgt 1381cc4 <__bss_end__@@Base+0x12db124> │ │ │ │ + blge 381c80 <__bss_end__@@Base+0x2db0e0> │ │ │ │ + blls 381c80 <__bss_end__@@Base+0x2db0e0> │ │ │ │ + blhi 381c80 <__bss_end__@@Base+0x2db0e0> │ │ │ │ + blge 341c00 <__bss_end__@@Base+0x29b060> │ │ │ │ + blls 341bfc <__bss_end__@@Base+0x29b05c> │ │ │ │ + blhi 341c04 <__bss_end__@@Base+0x29b064> │ │ │ │ + blvc ff2c1fe4 <__bss_end__@@Base+0xff21b444> │ │ │ │ + bcs fe441c50 <__bss_end__@@Base+0xfe39b0b0> │ │ │ │ + blvc ff281fec <__bss_end__@@Base+0xff1db44c> │ │ │ │ + bne fe441c58 <__bss_end__@@Base+0xfe39b0b8> │ │ │ │ + blvc ff241ff4 <__bss_end__@@Base+0xff19b454> │ │ │ │ + bcc fe441c60 <__bss_end__@@Base+0xfe39b0c0> │ │ │ │ + cdp2 0, 9, cr15, cr8, cr12, {0} │ │ │ │ ldc 2, cr11, [sp], #512 @ 0x200 │ │ │ │ vldmdblt r0!, {d24-d29} │ │ │ │ ldrdeq pc, [r0], r5 │ │ │ │ - blx ffa42480 <__bss_end__@@Base+0xff99b848> │ │ │ │ + blx ffa42418 <__bss_end__@@Base+0xff99b878> │ │ │ │ ldc 2, cr11, [sp], #512 @ 0x200 │ │ │ │ vldmdblt r0!, {d24-d29} │ │ │ │ - blvc 41f68 │ │ │ │ + blvc 41f00 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #18880 @ 0x49c0 │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ movwcs lr, #43456 @ 0xa9c0 │ │ │ │ - blvc 41aa4 │ │ │ │ - blvc 1c1aa8 <__bss_end__@@Base+0x11ae70> │ │ │ │ + blvc 41a3c │ │ │ │ + blvc 1c1a40 <__bss_end__@@Base+0x11aea0> │ │ │ │ svclt 0x00004770 │ │ │ │ - blcc 41af0 │ │ │ │ - blmi c1af4 <__bss_end__@@Base+0x1aebc> │ │ │ │ - blpl 141af8 <__bss_end__@@Base+0x9aec0> │ │ │ │ - blvs 1c1afc <__bss_end__@@Base+0x11aec4> │ │ │ │ - blcc 41d4c │ │ │ │ - blvc 241b04 <__bss_end__@@Base+0x19aecc> │ │ │ │ - blmi 41d58 │ │ │ │ - blcs 2c1b0c <__bss_end__@@Base+0x21aed4> │ │ │ │ - blpl 41d64 │ │ │ │ - blvs 41d6c │ │ │ │ - blvc 41d74 │ │ │ │ - blcc 41adc │ │ │ │ - blcs 41d68 │ │ │ │ - blmi c1ae4 <__bss_end__@@Base+0x1aeac> │ │ │ │ - blpl 141ae8 <__bss_end__@@Base+0x9aeb0> │ │ │ │ - blvs 1c1aec <__bss_end__@@Base+0x11aeb4> │ │ │ │ - blvc 241af0 <__bss_end__@@Base+0x19aeb8> │ │ │ │ - blcs 2c1af4 <__bss_end__@@Base+0x21aebc> │ │ │ │ + blcc 41a88 │ │ │ │ + blmi c1a8c <__bss_end__@@Base+0x1aeec> │ │ │ │ + blpl 141a90 <__bss_end__@@Base+0x9aef0> │ │ │ │ + blvs 1c1a94 <__bss_end__@@Base+0x11aef4> │ │ │ │ + blcc 41ce4 │ │ │ │ + blvc 241a9c <__bss_end__@@Base+0x19aefc> │ │ │ │ + blmi 41cf0 │ │ │ │ + blcs 2c1aa4 <__bss_end__@@Base+0x21af04> │ │ │ │ + blpl 41cfc │ │ │ │ + blvs 41d04 │ │ │ │ + blvc 41d0c │ │ │ │ + blcc 41a74 │ │ │ │ + blcs 41d00 │ │ │ │ + blmi c1a7c <__bss_end__@@Base+0x1aedc> │ │ │ │ + blpl 141a80 <__bss_end__@@Base+0x9aee0> │ │ │ │ + blvs 1c1a84 <__bss_end__@@Base+0x11aee4> │ │ │ │ + blvc 241a88 <__bss_end__@@Base+0x19aee8> │ │ │ │ + blcs 2c1a8c <__bss_end__@@Base+0x21aeec> │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5d700 <__bss_end__@@Base+0xfeab6ac8> │ │ │ │ + bl feb5d698 <__bss_end__@@Base+0xfeab6af8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ strbtmi fp, [r9], -r4, lsl #1 │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ - ldc 13, cr14, [sp, #720] @ 0x2d0 │ │ │ │ + ldc 13, cr14, [sp, #776] @ 0x308 │ │ │ │ vldr d4, [sp] │ │ │ │ vldr d3, [r4, #8] │ │ │ │ vldr d6, [r4, #16] │ │ │ │ vldr d0, [r4] │ │ │ │ vldr d7, [r4, #24] │ │ │ │ vmul.f64 d1, d6, d2 │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ @@ -3031,62 +3031,62 @@ │ │ │ │ vstr d2, [r4, #16] │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d5, [r4, #32] │ │ │ │ vstr d0, [r4, #8] │ │ │ │ vstr d3, [r4, #40] @ 0x28 │ │ │ │ andlt r7, r4, r6, lsl #22 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - blvs 241bbc <__bss_end__@@Base+0x19af84> │ │ │ │ - blvc 2c1bc0 <__bss_end__@@Base+0x21af88> │ │ │ │ - blvs 41e5c │ │ │ │ - blvc 81e64 <__bss_start@@Base+0x26dc4> │ │ │ │ - blvs 241b8c <__bss_end__@@Base+0x19af54> │ │ │ │ - blvc 2c1b90 <__bss_end__@@Base+0x21af58> │ │ │ │ + blvs 241b54 <__bss_end__@@Base+0x19afb4> │ │ │ │ + blvc 2c1b58 <__bss_end__@@Base+0x21afb8> │ │ │ │ + blvs 41df4 │ │ │ │ + blvc 81dfc <__bss_start@@Base+0x26df4> │ │ │ │ + blvs 241b24 <__bss_end__@@Base+0x19af84> │ │ │ │ + blvc 2c1b28 <__bss_end__@@Base+0x21af88> │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ - blcs 42074 │ │ │ │ - bcc 441dbc <__bss_end__@@Base+0x39b184> │ │ │ │ + blcs 4200c │ │ │ │ + bcc 441d54 <__bss_end__@@Base+0x39b1b4> │ │ │ │ @ instruction: 0x3000f9b0 │ │ │ │ - bcc 441dac <__bss_end__@@Base+0x39b174> │ │ │ │ - blvs c1bf0 <__bss_end__@@Base+0x1afb8> │ │ │ │ - blvc ff202090 <__bss_end__@@Base+0xff15b458> │ │ │ │ - blmi 41bf8 │ │ │ │ - blne ff082098 <__bss_end__@@Base+0xfefdb460> │ │ │ │ - blcc 1c1c00 <__bss_end__@@Base+0x11afc8> │ │ │ │ - blpl 141c04 <__bss_end__@@Base+0x9afcc> │ │ │ │ - bleq 241c08 <__bss_end__@@Base+0x19afd0> │ │ │ │ - blvs 1c1e64 <__bss_end__@@Base+0x11b22c> │ │ │ │ - blvc 101e68 <__bss_end__@@Base+0x5b230> │ │ │ │ - blvs 141dd4 <__bss_end__@@Base+0x9b19c> │ │ │ │ - blvc 181dd8 <__bss_end__@@Base+0xdb1a0> │ │ │ │ - blpl 2c1c1c <__bss_end__@@Base+0x21afe4> │ │ │ │ - blvs 41eb4 │ │ │ │ - blvc 181ebc <__bss_end__@@Base+0xdb284> │ │ │ │ - blvs c1ebc <__bss_end__@@Base+0x1b284> │ │ │ │ - blvc c1ec4 <__bss_end__@@Base+0x1b28c> │ │ │ │ - blvs ff1c20e0 <__bss_end__@@Base+0xff11b4a8> │ │ │ │ - blvc ff2020e4 <__bss_end__@@Base+0xff15b4ac> │ │ │ │ - bcc 441e4c <__bss_end__@@Base+0x39b214> │ │ │ │ + bcc 441d44 <__bss_end__@@Base+0x39b1a4> │ │ │ │ + blvs c1b88 <__bss_end__@@Base+0x1afe8> │ │ │ │ + blvc ff202028 <__bss_end__@@Base+0xff15b488> │ │ │ │ + blmi 41b90 │ │ │ │ + blne ff082030 <__bss_end__@@Base+0xfefdb490> │ │ │ │ + blcc 1c1b98 <__bss_end__@@Base+0x11aff8> │ │ │ │ + blpl 141b9c <__bss_end__@@Base+0x9affc> │ │ │ │ + bleq 241ba0 <__bss_end__@@Base+0x19b000> │ │ │ │ + blvs 1c1dfc <__bss_end__@@Base+0x11b25c> │ │ │ │ + blvc 101e00 <__bss_end__@@Base+0x5b260> │ │ │ │ + blvs 141d6c <__bss_end__@@Base+0x9b1cc> │ │ │ │ + blvc 181d70 <__bss_end__@@Base+0xdb1d0> │ │ │ │ + blpl 2c1bb4 <__bss_end__@@Base+0x21b014> │ │ │ │ + blvs 41e4c │ │ │ │ + blvc 181e54 <__bss_end__@@Base+0xdb2b4> │ │ │ │ + blvs c1e54 <__bss_end__@@Base+0x1b2b4> │ │ │ │ + blvc c1e5c <__bss_end__@@Base+0x1b2bc> │ │ │ │ + blvs ff1c2078 <__bss_end__@@Base+0xff11b4d8> │ │ │ │ + blvc ff20207c <__bss_end__@@Base+0xff15b4dc> │ │ │ │ + bcc 441de4 <__bss_end__@@Base+0x39b244> │ │ │ │ mrc 0, 0, r8, cr7, cr3, {0} │ │ │ │ subshi r3, r3, r0, lsl sl │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6921c <__bss_end__@@Base+0xfeac25e4> │ │ │ │ + bl feb691b4 <__bss_end__@@Base+0xfeac2614> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0e58 │ │ │ │ rsclt ip, r4, r0, lsl r1 │ │ │ │ - bcs 18d9728 <__bss_end__@@Base+0x1832af0> │ │ │ │ + bcs 18d96c0 <__bss_end__@@Base+0x1832b20> │ │ │ │ @ instruction: 0xf8bd44fc │ │ │ │ @ instruction: 0xf85ce1a8 │ │ │ │ stmdavs r4!, {r2, lr} │ │ │ │ @ instruction: 0xf04f9463 │ │ │ │ stclle 4, cr0, [r0], #-0 │ │ │ │ vldmdble ip!, {s4-s3} │ │ │ │ - bleq 41c84 │ │ │ │ + bleq 41c1c │ │ │ │ ldc 6, cr4, [r3, #944] @ 0x3b0 │ │ │ │ vmov.f64 d1, #98 @ 0x3f100000 0.5625000 │ │ │ │ vldr d6, [r3] │ │ │ │ vldr d2, [r3, #32] │ │ │ │ vldr d3, [r3, #16] │ │ │ │ vldr d4, [r3, #24] │ │ │ │ addseq r5, r3, sl, lsl #22 │ │ │ │ @@ -3118,1453 +3118,1439 @@ │ │ │ │ @ instruction: 0x1c03ea4f │ │ │ │ strbvs r3, [r3, -r1, lsl #6] │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stmdbcc r1, {r0, r7, r9, sl, fp, sp, lr} │ │ │ │ subsvs r6, r9, r1, lsl #13 │ │ │ │ @ instruction: 0xf8244669 │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ - bmi 5862dc <__bss_end__@@Base+0x4df6a4> │ │ │ │ + bmi 586274 <__bss_end__@@Base+0x4df6d4> │ │ │ │ ldrbtmi r4, [sl], #-2835 @ 0xfffff4ed │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rsblt sp, r4, lr, lsl #2 │ │ │ │ - blhi 1419e4 <__bss_end__@@Base+0x9adac> │ │ │ │ - blmi 3f5b34 <__bss_end__@@Base+0x34eefc> │ │ │ │ + blhi 14197c <__bss_end__@@Base+0x9addc> │ │ │ │ + blmi 3f5acc <__bss_end__@@Base+0x34ef2c> │ │ │ │ addsvc pc, pc, #64, 4 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-800 @ 0xfffffce0 │ │ │ │ - ldcl 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ - mrc 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + stc 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + mcr 7, 3, pc, cr8, cr12, {7} @ │ │ │ │ movwcs r4, #2571 @ 0xa0b │ │ │ │ vadd.i8 d20, d0, d11 │ │ │ │ ldrbtmi r4, [sl], #-331 @ 0xfffffeb5 │ │ │ │ @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf7fcf885 │ │ │ │ - svclt 0x0000ec14 │ │ │ │ - andeq r1, r5, r4, ror #19 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r5, r6, lsr #18 │ │ │ │ - andeq r6, r4, r4, ror ip │ │ │ │ - andeq r3, r4, lr, lsr #4 │ │ │ │ - andeq r3, r4, sl, lsr r3 │ │ │ │ - @ instruction: 0x000432ba │ │ │ │ - andeq r3, r4, r4, lsl r2 │ │ │ │ + @ instruction: 0xf7fcfc71 │ │ │ │ + svclt 0x0000ec20 │ │ │ │ + andeq r1, r5, ip, asr #20 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r1, r5, lr, lsl #19 │ │ │ │ + andeq r6, r4, r0, lsl #29 │ │ │ │ + andeq r3, r4, r6, lsl r2 │ │ │ │ + andeq r3, r4, r2, lsr #6 │ │ │ │ + andeq r3, r4, r2, lsr #5 │ │ │ │ + strdeq r3, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5d94c <__bss_end__@@Base+0xfeab6d14> │ │ │ │ + bl feb5d8e4 <__bss_end__@@Base+0xfeab6d44> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip, #-960] @ 0xfffffc40 │ │ │ │ - blmi 30ef88 <__bss_end__@@Base+0x268350> │ │ │ │ + blmi 30ef20 <__bss_end__@@Base+0x268380> │ │ │ │ @ instruction: 0x71aff240 │ │ │ │ ldrbtmi r4, [fp], #-1149 @ 0xfffffb83 │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - strmi pc, [r4], -r3, asr #18 │ │ │ │ + strmi pc, [r4], -r3, ror #19 │ │ │ │ andcs r2, sl, #0, 6 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ stmib r4, {r1, r4, r5, r7, r8, ip, sp, lr}^ │ │ │ │ eorcs r3, r8, #0, 4 │ │ │ │ - @ instruction: 0xf938f00d │ │ │ │ + @ instruction: 0xf9d8f00d │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldclt 0, cr6, [r8, #-652]! @ 0xfffffd74 │ │ │ │ - ldrdeq r3, [r4], -r0 │ │ │ │ + @ instruction: 0x000431b8 │ │ │ │ @ instruction: 0xffffdf3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5d994 <__bss_end__@@Base+0xfeab6d5c> │ │ │ │ + bl feb5d92c <__bss_end__@@Base+0xfeab6d8c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi r5, [r6], -r0, lsl #6 │ │ │ │ stmvs r2, {r2, r9, sl, lr} │ │ │ │ addsmi r4, sp, #15728640 @ 0xf00000 │ │ │ │ - bl bcfc8 <__bss_end__@@Base+0x16390> │ │ │ │ + bl bcf60 <__bss_end__@@Base+0x163c0> │ │ │ │ stclne 3, cr0, [r9], #-532 @ 0xfffffdec │ │ │ │ @ instruction: 0xf8226021 │ │ │ │ subshi r7, lr, r5, lsr #32 │ │ │ │ ldrsheq fp, [r9], #-216 @ 0xffffff28 │ │ │ │ stmdami r5, {r0, r6, sp, lr} │ │ │ │ vqadd.s8 q8, q8, │ │ │ │ ldrbtmi r7, [r8], #-443 @ 0xfffffe45 │ │ │ │ - blx 942800 <__bss_end__@@Base+0x89bbc8> │ │ │ │ + blx ff142798 <__bss_end__@@Base+0xff09bbf8> │ │ │ │ strmi r6, [r2], -r5, lsr #16 │ │ │ │ strb r6, [sl, r0, lsr #1]! │ │ │ │ - andeq r3, r4, r6, ror #2 │ │ │ │ + andeq r3, r4, lr, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5d9e0 <__bss_end__@@Base+0xfeab6da8> │ │ │ │ + bl feb5d978 <__bss_end__@@Base+0xfeab6dd8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ strmi r5, [r4], -r0, lsl #6 │ │ │ │ strmi r6, [lr], -r2, lsl #17 │ │ │ │ - ble 157268 <__bss_end__@@Base+0xb0630> │ │ │ │ + ble 157200 <__bss_end__@@Base+0xb0660> │ │ │ │ stclne 8, cr6, [r9], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0xf8426021 │ │ │ │ ldcllt 0, cr3, [r0, #-148]! @ 0xffffff6c │ │ │ │ subvs r0, r1, r9, asr r0 │ │ │ │ sbcseq r4, fp, r7, lsl #16 │ │ │ │ bicvc pc, r5, r0, asr #4 │ │ │ │ @ instruction: 0xf00d4478 │ │ │ │ - stmdavs r5!, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r3!, {r1, r9, sl, lr} │ │ │ │ adcvs r1, r0, r9, ror #24 │ │ │ │ @ instruction: 0xf8426021 │ │ │ │ ldcllt 0, cr3, [r0, #-148]! @ 0xffffff6c │ │ │ │ - andeq r3, r4, r0, lsr #2 │ │ │ │ + andeq r3, r4, r8, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5da30 <__bss_end__@@Base+0xfeab6df8> │ │ │ │ + bl feb5d9c8 <__bss_end__@@Base+0xfeab6e28> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrmi 15, 0, r0, cr15, cr0, {7} │ │ │ │ - blmi 3d8050 <__bss_end__@@Base+0x331418> │ │ │ │ + blmi 3d7fe8 <__bss_end__@@Base+0x331448> │ │ │ │ ldrbtmi r2, [lr], #-524 @ 0xfffffdf4 │ │ │ │ bicvc pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0x4630447b │ │ │ │ - @ instruction: 0xf8d0f00d │ │ │ │ + @ instruction: 0xf970f00d │ │ │ │ strmi r6, [r4], -sl, lsr #16 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mvnsvs pc, pc, asr #8 │ │ │ │ andcs lr, r0, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ - stmdavs r2!, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addseq r6, r2, r0, lsr #1 │ │ │ │ @ instruction: 0xf7fc68a9 │ │ │ │ - strtmi lr, [r0], -r0, ror #25 │ │ │ │ + @ instruction: 0x4620ecf0 │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r3, r4, lr, ror #1 │ │ │ │ + ldrdeq r3, [r4], -r6 │ │ │ │ @ instruction: 0xffffde59 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5da84 <__bss_end__@@Base+0xfeab6e4c> │ │ │ │ + bl feb5da1c <__bss_end__@@Base+0xfeab6e7c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx 1f028cc <__bss_end__@@Base+0x1e5bc94> │ │ │ │ - blvc 42358 │ │ │ │ - bleq ff20236c <__bss_end__@@Base+0xff15b734> │ │ │ │ - blx 442464 <__bss_end__@@Base+0x39b82c> │ │ │ │ + blx ff0c2864 <__bss_end__@@Base+0xff01bcc4> │ │ │ │ + blvc 422f0 │ │ │ │ + bleq ff202304 <__bss_end__@@Base+0xff15b764> │ │ │ │ + blx 4423fc <__bss_end__@@Base+0x39b85c> │ │ │ │ stcmi 12, cr13, [r8], {7} │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf950f00d │ │ │ │ + @ instruction: 0xf9f0f00d │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ stmdbmi r5, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrbtmi r6, [r9], #-2080 @ 0xfffff7e0 │ │ │ │ - blx ff2c28f4 <__bss_end__@@Base+0xff21bcbc> │ │ │ │ + blx ffb4288c <__bss_end__@@Base+0xffa9bcec> │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - andeq r4, r5, ip, lsl r8 │ │ │ │ - andeq r4, r5, r4, lsl #16 │ │ │ │ - andeq r3, r4, r6, lsr #3 │ │ │ │ + andeq r4, r5, ip, ror #15 │ │ │ │ + ldrdeq r4, [r5], -r4 @ │ │ │ │ + andeq r3, r4, lr, lsl #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwmi r4, #42519 @ 0xa617 │ │ │ │ addlt r4, r2, r2, lsl #6 │ │ │ │ strmi r4, [r1], r8, lsl #13 │ │ │ │ ldmdale r3, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, sp}^ │ │ │ │ cdpne 12, 1, cr4, cr14, cr15, {1} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ strcs lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ strvs lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - b 11175f8 <__bss_end__@@Base+0x10709c0> │ │ │ │ + b 1117590 <__bss_end__@@Base+0x10709f0> │ │ │ │ strtmi r4, [r1], -r9, lsl #8 │ │ │ │ - blx 8c2948 <__bss_end__@@Base+0x81bd10> │ │ │ │ + blx 1ac28e0 <__bss_end__@@Base+0x1a1bd40> │ │ │ │ tstlt r8, r5, lsl #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xa090f8df │ │ │ │ andcs r4, r8, #3145728 @ 0x300000 │ │ │ │ ldrbtmi r2, [sl], #317 @ 0x13d │ │ │ │ @ instruction: 0xf00d4650 │ │ │ │ - @ instruction: 0x463bf85f │ │ │ │ + @ instruction: 0x463bf8ff │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - @ instruction: 0xf975f00c │ │ │ │ + ldc2 0, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.u32 d20, d6, d17 │ │ │ │ cdpmi 3, 1, cr0, cr11, cr7, {0} │ │ │ │ vhadd.u32 d22, d9, d24 │ │ │ │ ldrbtmi r2, [lr], #-783 @ 0xfffffcf1 │ │ │ │ tstpmi r7, #104, 6 @ p-variant is OBSOLETE @ 0xa0000001 │ │ │ │ vceq.i32 d22, d7, d16 │ │ │ │ rsbvs r6, fp, pc, lsl r3 │ │ │ │ - @ instruction: 0xf9b6f00e │ │ │ │ + blx 242930 <__bss_end__@@Base+0x19bd90> │ │ │ │ @ instruction: 0x46216830 │ │ │ │ - @ instruction: 0xf9f6f00e │ │ │ │ + blx fc2938 <__bss_end__@@Base+0xf1bd98> │ │ │ │ sbcsle r4, r3, r5, lsl #5 │ │ │ │ subcs r4, r4, #18432 @ 0x4800 │ │ │ │ @ instruction: 0x46514812 │ │ │ │ ldrbtmi r4, [r8], #-1147 @ 0xfffffb85 │ │ │ │ - bl fef4496c <__bss_end__@@Base+0xfee9dd34> │ │ │ │ + bl ff2c4904 <__bss_end__@@Base+0xff21dd64> │ │ │ │ vmax.s8 d20, d0, d1 │ │ │ │ @ instruction: 0xf00e40d2 │ │ │ │ - eorvs pc, r0, sp, lsr #18 │ │ │ │ + strhtvs pc, [r0], -pc @ │ │ │ │ ldrbtmi r4, [r8], #-2061 @ 0xfffff7f3 │ │ │ │ - blx fe1c29c6 <__bss_end__@@Base+0xfe11bd8e> │ │ │ │ + stc2 0, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ ldr r6, [r3, r0, lsr #16]! │ │ │ │ - bmi 2d81a4 <__bss_end__@@Base+0x23156c> │ │ │ │ + bmi 2d813c <__bss_end__@@Base+0x23159c> │ │ │ │ @ instruction: 0x212f480b │ │ │ │ stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrbtmi r8, [r8], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xff40f00b │ │ │ │ - b ff3c499c <__bss_end__@@Base+0xff31dd64> │ │ │ │ - @ instruction: 0x000547b4 │ │ │ │ - andeq r3, r4, sl, ror r1 │ │ │ │ - andeq r4, r5, sl, asr r7 │ │ │ │ - andeq r6, r4, r8, lsr sl │ │ │ │ - andeq r3, r4, sl, lsr r1 │ │ │ │ + blx b42972 <__bss_end__@@Base+0xa9bdd2> │ │ │ │ + b ff6c4934 <__bss_end__@@Base+0xff61dd94> │ │ │ │ + andeq r4, r5, r4, lsl #15 │ │ │ │ + andeq r3, r4, r2, ror #2 │ │ │ │ + andeq r4, r5, sl, lsr #14 │ │ │ │ + andeq r6, r4, r4, asr #24 │ │ │ │ + andeq r3, r4, lr, lsl r1 │ │ │ │ @ instruction: 0xfffffeef │ │ │ │ - andeq r3, r4, ip, ror #1 │ │ │ │ - strdeq r3, [r4], -lr │ │ │ │ + ldrdeq r3, [r4], -r4 │ │ │ │ + andeq r3, r4, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5dbd4 <__bss_end__@@Base+0xfeab6f9c> │ │ │ │ + bl feb5db6c <__bss_end__@@Base+0xfeab6fcc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ strmi ip, [ip], -r0, rrx │ │ │ │ addlt r4, r5, r7, lsl r9 │ │ │ │ - blge 97dd8 <__bss_start@@Base+0x3cd38> │ │ │ │ + blge 97d70 <__bss_start@@Base+0x3cd68> │ │ │ │ strmi sl, [r5], -r1, lsl #20 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00c4669 │ │ │ │ - @ instruction: 0xb188f9bd │ │ │ │ + orrlt pc, r8, r5, lsr ip @ │ │ │ │ andne lr, r1, #3620864 @ 0x374000 │ │ │ │ stmdals r0, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ - blmi 319244 <__bss_end__@@Base+0x27260c> │ │ │ │ + blmi 3191dc <__bss_end__@@Base+0x27263c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls e0a80 <__bss_end__@@Base+0x39e48> │ │ │ │ + blls e0a18 <__bss_end__@@Base+0x39e78> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 59) │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ strtmi r4, [fp], -r8, lsl #20 │ │ │ │ cmpcs sp, r8, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr11, {0} │ │ │ │ - b fe244a28 <__bss_end__@@Base+0xfe19ddf0> │ │ │ │ - stcl 7, cr15, [r0], {252} @ 0xfc │ │ │ │ - andeq r1, r5, ip, lsl r6 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq r1, [r5], -r0 │ │ │ │ - andeq r3, r4, ip, lsr #1 │ │ │ │ - andeq r3, r4, r2, ror r0 │ │ │ │ + blx ff9c29fc <__bss_end__@@Base+0xff91be5c> │ │ │ │ + b fe5449c0 <__bss_end__@@Base+0xfe49de20> │ │ │ │ + ldcl 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + andeq r1, r5, r4, lsl #13 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r1, r5, r8, asr r6 │ │ │ │ + muleq r4, r0, r0 │ │ │ │ + andeq r3, r4, sl, asr r0 │ │ │ │ ldrbmi r6, [r0, -r0, lsl #16]! │ │ │ │ ldrbmi r7, [r0, -r0, lsl #18]! │ │ │ │ ldrbmi r7, [r0, -r0, asr #18]! │ │ │ │ ldrbmi r7, [r0, -r0, lsl #19]! │ │ │ │ ldrbmi r7, [r0, -r0, asr #19]! │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5dc6c <__bss_end__@@Base+0xfeab7034> │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ + bl feb5dc04 <__bss_end__@@Base+0xfeab7064> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - addlt r0, r5, r0, ror #31 │ │ │ │ - @ instruction: 0x4c0979c5 │ │ │ │ - blmi 24f2a8 <__bss_end__@@Base+0x1a8670> │ │ │ │ - strls r2, [r2, #-257] @ 0xfffffeff │ │ │ │ - strcc r4, [r4], #-1148 @ 0xfffffb84 │ │ │ │ - stmibvc r5, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - stmdbvc r0, {r0, r8, sl, ip, pc}^ │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - ldc 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ - andlt r4, r5, r0, lsr #12 │ │ │ │ - svclt 0x0000bd30 │ │ │ │ - andeq r4, r5, r8, lsr #12 │ │ │ │ - andeq r3, r4, r4, ror r0 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ - stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi c1f64 <__bss_end__@@Base+0x1b32c> │ │ │ │ - @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x00c8f8cc │ │ │ │ - addlt r4, r3, r1, lsr #26 │ │ │ │ - @ instruction: 0xf8dd447d │ │ │ │ - stmib sp, {r2, r3, r4, r5, pc}^ │ │ │ │ - @ instruction: 0xf8d51200 │ │ │ │ - svccs 0x00007200 │ │ │ │ - mrc 13, 5, sp, cr0, cr3, {1} │ │ │ │ - strmi r8, [r6], -r0, asr #22 │ │ │ │ - @ instruction: 0xf04f469b │ │ │ │ - and r0, r2, r0, lsl #20 │ │ │ │ - ldrmi r3, [sl, #1284]! @ 0x504 │ │ │ │ - @ instruction: 0xf8d5d029 │ │ │ │ - ldrtmi r9, [r1], -r0 │ │ │ │ - beq 82f14 <__bss_start@@Base+0x27e74> │ │ │ │ - ldrdeq pc, [r0], -r9 │ │ │ │ - ldcl 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d9d1f0 │ │ │ │ - bcs ecc0 │ │ │ │ - @ instruction: 0xf8d9dd19 │ │ │ │ - @ instruction: 0x465b0074 │ │ │ │ - ldrdvs pc, [r0], -r8 │ │ │ │ - bleq 12425d0 <__bss_end__@@Base+0x119b998> │ │ │ │ - @ instruction: 0xf8509a01 │ │ │ │ - ldclne 0, cr0, [r1], #-144 @ 0xffffff70 │ │ │ │ - andne pc, r0, r8, asr #17 │ │ │ │ - stmdbls r0, {r0, sl, ip, sp} │ │ │ │ - @ instruction: 0xffeaf002 │ │ │ │ - ldrdls pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf8d99b0e │ │ │ │ - @ instruction: 0xf8432070 │ │ │ │ - adcmi r0, r2, #38 @ 0x26 │ │ │ │ - andlt sp, r3, r5, ror #25 │ │ │ │ - blhi c1e30 <__bss_end__@@Base+0x1b1f8> │ │ │ │ - svchi 0x00f0e8bd │ │ │ │ + @ instruction: 0x46020ff0 │ │ │ │ + stcmi 0, cr11, [r7], {130} @ 0x82 │ │ │ │ + ldmibvc r3, {r0, r1, r2, r8, fp, lr}^ │ │ │ │ + movwls r4, #1148 @ 0x47c │ │ │ │ + ldrbtmi r3, [r9], #-1028 @ 0xfffffbfc │ │ │ │ + ldmibvc r3, {r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7fc7952 │ │ │ │ + @ instruction: 0x4620edbc │ │ │ │ + ldclt 0, cr11, [r0, #-8] │ │ │ │ strdeq r4, [r5], -ip │ │ │ │ + andeq r3, r4, sl, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - bleq ff444e84 <__bss_end__@@Base+0xff39e24c> │ │ │ │ - bmi fed98598 <__bss_end__@@Base+0xfecf1960> │ │ │ │ - blmi fed985c0 <__bss_end__@@Base+0xfecf1988> │ │ │ │ + bleq ff444d74 <__bss_end__@@Base+0xff39e1d4> │ │ │ │ + bmi fec58488 <__bss_end__@@Base+0xfebb18e8> │ │ │ │ + blmi fec584b0 <__bss_end__@@Base+0xfebb1910> │ │ │ │ @ instruction: 0xf2ad447a │ │ │ │ stcge 13, cr4, [r1, #-48] @ 0xffffffd0 │ │ │ │ strmi r4, [sl], r4, lsl #12 │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460258d3 │ │ │ │ @ instruction: 0xf8dd4628 │ │ │ │ ldmdavs fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ strcc pc, [r4], #-2253 @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b cc4b74 <__bss_end__@@Base+0xc1df3c> │ │ │ │ + b fe4c4a64 <__bss_end__@@Base+0xfe41dec4> │ │ │ │ stcge 6, cr4, [r1], {34} @ 0x22 │ │ │ │ vst1.8 {d20-d22}, [pc], r7 │ │ │ │ strtmi r7, [r0], -r0, lsl #2 │ │ │ │ - b ac4b84 <__bss_end__@@Base+0xa1df4c> │ │ │ │ - strmi r4, [r6], -r8, lsr #21 │ │ │ │ + b fe2c4a74 <__bss_end__@@Base+0xfe21ded4> │ │ │ │ + strmi r4, [r6], -r3, lsr #21 │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ - andcc pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8c23302 │ │ │ │ - @ instruction: 0xf7fc3204 │ │ │ │ - cmplt r0, ip, lsr fp │ │ │ │ + movwcc r6, #10259 @ 0x2813 │ │ │ │ + @ instruction: 0xf7fc6013 │ │ │ │ + cmplt r0, r2, lsr #23 │ │ │ │ andcs r1, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8032801 │ │ │ │ andle r2, r4, r1, lsl #24 │ │ │ │ stcpl 8, cr3, [fp], #-8 │ │ │ │ svclt 0x00082b0d │ │ │ │ strtmi r5, [r0], -sl, lsr #8 │ │ │ │ - bl b44bb8 <__bss_end__@@Base+0xa9df80> │ │ │ │ + bl fe4c4aa4 <__bss_end__@@Base+0xfe41df04> │ │ │ │ stmdane r3!, {r4, r6, r8, ip, sp, pc} │ │ │ │ stmdacs r1, {r9, sp} │ │ │ │ stccs 8, cr15, [r1], {3} │ │ │ │ stmdacc r2, {r2, ip, lr, pc} │ │ │ │ - blcs 35dc68 <__bss_end__@@Base+0x2b7030> │ │ │ │ + blcs 35db54 <__bss_end__@@Base+0x2b6fb4> │ │ │ │ strtpl fp, [r2], #-3848 @ 0xfffff0f8 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - bl 1844bd8 <__bss_end__@@Base+0x179dfa0> │ │ │ │ + bl ff1c4ac4 <__bss_end__@@Base+0xff11df24> │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ - bl 1744be0 <__bss_end__@@Base+0x169dfa8> │ │ │ │ + bl ff0c4acc <__bss_end__@@Base+0xff01df2c> │ │ │ │ svclt 0x00182f00 │ │ │ │ tstle r0, r0, lsl #28 │ │ │ │ - bmi fe40ec00 <__bss_end__@@Base+0xfe367fc8> │ │ │ │ - ldrbtmi r4, [sl], #-2957 @ 0xfffff473 │ │ │ │ + bmi fe30eaec <__bss_end__@@Base+0xfe267f4c> │ │ │ │ + ldrbtmi r4, [sl], #-2953 @ 0xfffff477 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - vrhadd.s8 d8, d13, d12 │ │ │ │ + vrhadd.s8 d8, d13, d5 │ │ │ │ pop {r2, r3, r8, sl, fp, lr} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ ldrmi r4, [r1], -r8, lsr #12 │ │ │ │ - bl f44c14 <__bss_end__@@Base+0xe9dfdc> │ │ │ │ + bl fe8c4b00 <__bss_end__@@Base+0xfe81df60> │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ stmdacs r2, {r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - stmdacs sl, {r6, ip, lr, pc}^ │ │ │ │ - sbcshi pc, sl, r0, lsl #6 │ │ │ │ - ldclle 8, cr2, [r3, #-36] @ 0xffffffdc │ │ │ │ + stmdacs sl, {r0, r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ + sbcshi pc, r3, r0, lsl #6 │ │ │ │ + ldclle 8, cr2, [r2, #-36] @ 0xffffffdc │ │ │ │ stmdacs r0, {r1, r3, fp, ip, sp}^ │ │ │ │ - ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ - msrvs SPSR_c, r0 │ │ │ │ - cmnvs r1, r1, ror #2 │ │ │ │ - cmnvs r1, r1, ror #2 │ │ │ │ - ldmdbpl r9, {r0, r3, r4, r6, r8, fp, ip, lr}^ │ │ │ │ - ldmdbpl r9, {r0, r3, r4, r6, r8, fp, ip, lr}^ │ │ │ │ - cmppl r1, r9, asr r9 │ │ │ │ - cmppl r1, r1, asr r1 │ │ │ │ - cmppl r1, r1, asr r1 │ │ │ │ - blgt 1ae39a0 <__bss_end__@@Base+0x1a3cd68> │ │ │ │ - svcmi 0x004f4f4f │ │ │ │ - svcmi 0x00c34f4f │ │ │ │ - svcmi 0x004f4f4f │ │ │ │ - svcmi 0x004f4f4f │ │ │ │ - svcmi 0x00b74f4f │ │ │ │ - svcmi 0x004f4f4f │ │ │ │ - svcls 0x00ab4f4f │ │ │ │ - @ instruction: 0x007b8793 │ │ │ │ - ldrbtmi r4, [sp], #-3438 @ 0xfffff292 │ │ │ │ + ldm pc, {r0, r1, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ + rsbvs pc, r0, r0 │ │ │ │ + rsbvs r6, r0, r0, rrx │ │ │ │ + rsbvs r6, r0, r0, rrx │ │ │ │ + ldmdapl r8, {r3, r4, r6, fp, ip, lr}^ │ │ │ │ + ldmdapl r8, {r3, r4, r6, fp, ip, lr}^ │ │ │ │ + subspl r5, r0, r8, asr r8 │ │ │ │ + subspl r5, r0, r0, asr r0 │ │ │ │ + subspl r5, r0, r0, asr r0 │ │ │ │ + strbtgt r7, [sl], #-590 @ 0xfffffdb2 │ │ │ │ + cdpmi 14, 4, cr4, cr14, cr14, {2} │ │ │ │ + cdpmi 14, 11, cr4, cr12, cr14, {2} │ │ │ │ + cdpmi 14, 4, cr4, cr14, cr14, {2} │ │ │ │ + cdpmi 14, 4, cr4, cr14, cr14, {2} │ │ │ │ + cdpmi 14, 11, cr4, cr1, cr14, {2} │ │ │ │ + cdpmi 14, 4, cr4, cr14, cr14, {2} │ │ │ │ + blls fe99a4a4 <__bss_end__@@Base+0xfe8f3904> │ │ │ │ + @ instruction: 0x007a8590 │ │ │ │ + ldrbtmi r4, [sp], #-3434 @ 0xfffff296 │ │ │ │ ldmdblt r8, {r3, r5, r6, fp, sp, lr} │ │ │ │ stmiavs r8!, {r0, r3, sp, lr, pc}^ │ │ │ │ teqlt r0, r8, lsl #10 │ │ │ │ @ instruction: 0xf7fc4621 │ │ │ │ - stmdacs r0, {r1, r2, r3, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ stmdavs r8!, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - stmdbmi r8!, {r0, r1, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andcs r4, r1, r2, lsr #12 │ │ │ │ - @ instruction: 0xf7fc4479 │ │ │ │ - str lr, [r3, sl, lsr #19]! │ │ │ │ - strtmi r4, [r1], -r5, ror #16 │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - cmplt r8, #28160 @ 0x6e00 │ │ │ │ - strtmi r4, [r1], -r3, ror #16 │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - stmdacs r0, {r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ - addshi pc, sp, r0 │ │ │ │ - strtmi r4, [r1], -r0, ror #16 │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - stmdacs r0, {r5, r6, sl, fp, sp, lr, pc} │ │ │ │ - andcs fp, ip, r4, lsl pc │ │ │ │ - usada8 ip, ip, r0, r2 │ │ │ │ - usada8 sl, fp, r0, r2 │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - ldmib r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 0, cr2, [sl, #16] │ │ │ │ - str r0, [r2, r0, lsl #22] │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - stmib r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 0, cr2, [sl, #12] │ │ │ │ - ldrb r0, [sl, -r0, lsl #22]! │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - stmib r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 0, cr2, [sl, #8] │ │ │ │ - ldrb r0, [r2, -r0, lsl #22]! │ │ │ │ - ldrb r2, [r0, -pc]! │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - ldmdb r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc 0, cr2, [sl, #24] │ │ │ │ - strb r0, [r8, -r0, lsl #22]! │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - stmdb lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc 0, cr2, [sl, #20] │ │ │ │ - strb r0, [r0, -r0, lsl #22]! │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4611 │ │ │ │ - blmi 11417fc <__bss_end__@@Base+0x109abc4> │ │ │ │ - andscs r4, r9, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - ldrb r2, [r4, -r8, lsl #4] │ │ │ │ + stmdami r4!, {r0, r1, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ + bl 1e44b88 <__bss_end__@@Base+0x1d9dfe8> │ │ │ │ + stmdami r2!, {r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ + stcl 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + stmdami r0!, {r3, r4, r6, r8, r9, ip, sp, pc}^ │ │ │ │ + ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ + stcl 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + ldmdami sp, {r0, r1, r2, r4, r7, pc}^ │ │ │ │ + ldrbtmi r4, [r8], #-1569 @ 0xfffff9df │ │ │ │ + ldc 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00142800 │ │ │ │ + andscs r2, ip, ip │ │ │ │ + andscs lr, fp, sp, lsl #15 │ │ │ │ + strtmi lr, [r0], -fp, lsl #15 │ │ │ │ + @ instruction: 0xf7fc2100 │ │ │ │ + strdcs lr, [r4], -r6 │ │ │ │ + bleq 42204 │ │ │ │ + strtmi lr, [r0], -r3, lsl #15 │ │ │ │ + @ instruction: 0xf7fc2100 │ │ │ │ + andcs lr, r3, lr, ror #19 │ │ │ │ + bleq 42214 │ │ │ │ + @ instruction: 0x4620e77b │ │ │ │ + @ instruction: 0xf7fc2100 │ │ │ │ + andcs lr, r2, r6, ror #19 │ │ │ │ + bleq 42224 │ │ │ │ + andcs lr, pc, r3, ror r7 @ │ │ │ │ + @ instruction: 0x4620e771 │ │ │ │ + @ instruction: 0xf7fc2100 │ │ │ │ + ldrdcs lr, [r6], -ip │ │ │ │ + bleq 42238 │ │ │ │ + strtmi lr, [r0], -r9, ror #14 │ │ │ │ + @ instruction: 0xf7fc2100 │ │ │ │ + ldrdcs lr, [r5], -r4 │ │ │ │ + bleq 42248 │ │ │ │ + andcs lr, r0, #25427968 @ 0x1840000 │ │ │ │ + ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ + bl 544c1c <__bss_end__@@Base+0x49e07c> │ │ │ │ + strmi r4, [r2], -r0, asr #22 │ │ │ │ + ldrbtmi r2, [fp], #-25 @ 0xffffffe7 │ │ │ │ + @ instruction: 0xe756605a │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ - blmi 10017e4 <__bss_end__@@Base+0xf5abac> │ │ │ │ + blmi f4186c <__bss_end__@@Base+0xe9accc> │ │ │ │ andscs r4, r8, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - strb r2, [r8, -r8, lsl #4] │ │ │ │ + subsvs r4, sl, fp, ror r4 │ │ │ │ + andcs lr, r0, #19660800 @ 0x12c0000 │ │ │ │ + ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ + b fffc4c48 <__bss_end__@@Base+0xfff1e0a8> │ │ │ │ + @ instruction: 0x46024b37 │ │ │ │ + ldrbtmi r2, [fp], #-23 @ 0xffffffe9 │ │ │ │ + smlsld r6, r0, sl, r0 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ - blmi ec17cc <__bss_end__@@Base+0xe1ab94> │ │ │ │ - andscs r4, r7, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - ldr r2, [ip, -r8, lsl #4]! │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4611 │ │ │ │ - blmi d817b4 <__bss_end__@@Base+0xcdab7c> │ │ │ │ + blmi d01840 <__bss_end__@@Base+0xc5aca0> │ │ │ │ andscs r4, r6, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - ldr r2, [r0, -r8, lsl #4]! │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4611 │ │ │ │ - blmi c4179c <__bss_end__@@Base+0xb9ab64> │ │ │ │ - andscs r4, sl, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - str r2, [r4, -r8, lsl #4]! │ │ │ │ + subsvs r4, sl, fp, ror r4 │ │ │ │ + andcs lr, r0, #13893632 @ 0xd40000 │ │ │ │ + ldrmi r4, [r1], -r0, lsr #12 │ │ │ │ + b ffa44c74 <__bss_end__@@Base+0xff99e0d4> │ │ │ │ + strmi r4, [r2], -lr, lsr #22 │ │ │ │ + ldrbtmi r2, [fp], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0xe72a605a │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ - blmi b01784 <__bss_end__@@Base+0xa5ab4c> │ │ │ │ + blmi ac1814 <__bss_end__@@Base+0xa1ac74> │ │ │ │ eorcs r4, sp, r2, lsl #12 │ │ │ │ - @ instruction: 0xf8c3447b │ │ │ │ - ldr r2, [r8, -r8, lsl #4] │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - ldmdb lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 0, cr2, [sl, #32] │ │ │ │ - ldr r0, [r0, -r0, lsl #22] │ │ │ │ - tstcs r0, r0, lsr #12 │ │ │ │ - ldmdb r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc 0, cr2, [sl, #28] │ │ │ │ - str r0, [r8, -r0, lsl #22] │ │ │ │ - @ instruction: 0xd01628dc │ │ │ │ - andle r2, ip, r6, ror #17 │ │ │ │ - @ instruction: 0xf47f28d2 │ │ │ │ - qsub16mi sl, r0, r5 │ │ │ │ - @ instruction: 0xf7fc2100 │ │ │ │ - andscs lr, r3, r8, lsl #18 │ │ │ │ - bleq 4242c │ │ │ │ - @ instruction: 0x2011e6f9 │ │ │ │ - @ instruction: 0x4620e6f7 │ │ │ │ + subsvs r4, sl, fp, ror r4 │ │ │ │ + @ instruction: 0x4620e71f │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - @ instruction: 0x2015e8fe │ │ │ │ - bleq 42440 │ │ │ │ - strtmi lr, [r0], -pc, ror #13 │ │ │ │ + andcs lr, r8, sl, lsl #19 │ │ │ │ + bleq 422dc │ │ │ │ + @ instruction: 0x4620e717 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - @ instruction: 0x2014e8f6 │ │ │ │ - bleq 42450 │ │ │ │ - @ instruction: 0xf7fce6e7 │ │ │ │ - svclt 0x0000eac8 │ │ │ │ - andeq r1, r5, r4, lsr #9 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r4, r5, lr, lsl r5 │ │ │ │ - andeq r1, r5, r2, lsl #8 │ │ │ │ - ldrdeq r1, [r5], -sl │ │ │ │ - andeq r2, r4, r0, ror #28 │ │ │ │ - andeq r2, r4, ip, ror lr │ │ │ │ - andeq r2, r4, ip, ror lr │ │ │ │ - andeq r2, r4, r4, ror lr │ │ │ │ - andeq r4, r5, r0, ror r3 │ │ │ │ - andeq r4, r5, r8, asr r3 │ │ │ │ - andeq r4, r5, r0, asr #6 │ │ │ │ - andeq r4, r5, r8, lsr #6 │ │ │ │ - andeq r4, r5, r0, lsl r3 │ │ │ │ - strdeq r4, [r5], -r8 │ │ │ │ + andcs lr, r7, r2, lsl #19 │ │ │ │ + bleq 422ec │ │ │ │ + ldmcs ip, {r0, r1, r2, r3, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + stmiacs r6!, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ + ldmcs r2, {r2, r3, ip, lr, pc}^ │ │ │ │ + svcge 0x007bf47f │ │ │ │ + tstcs r0, r0, lsr #12 │ │ │ │ + ldmdb r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc 0, cr2, [sl, #76] @ 0x4c │ │ │ │ + str r0, [r0, -r0, lsl #22] │ │ │ │ + usat r2, #30, r1 │ │ │ │ + tstcs r0, r0, lsr #12 │ │ │ │ + stmdb r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc 0, cr2, [sl, #84] @ 0x54 │ │ │ │ + ldrbt r0, [r6], r0, lsl #22 │ │ │ │ + tstcs r0, r0, lsr #12 │ │ │ │ + stmdb r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc 0, cr2, [sl, #80] @ 0x50 │ │ │ │ + strbt r0, [lr], r0, lsl #22 │ │ │ │ + bl d44cfc <__bss_end__@@Base+0xc9e15c> │ │ │ │ + @ instruction: 0x000515b4 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r5, r6, r5 │ │ │ │ + andeq r1, r5, r6, lsl r5 │ │ │ │ + andeq r1, r5, r6, ror #15 │ │ │ │ + strdeq r2, [r4], -r2 @ │ │ │ │ + andeq r2, r4, lr, lsl #30 │ │ │ │ + andeq r2, r4, lr, lsl #30 │ │ │ │ + andeq r2, r4, r6, lsl #30 │ │ │ │ + andeq r4, r5, lr, ror #7 │ │ │ │ + ldrdeq r4, [r5], -r8 │ │ │ │ + andeq r4, r5, r2, asr #7 │ │ │ │ + andeq r4, r5, ip, lsr #7 │ │ │ │ + muleq r5, r6, r3 │ │ │ │ + andeq r4, r5, r0, lsl #7 │ │ │ │ + svcmi 0x00f0e92d │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + blhi c2208 <__bss_end__@@Base+0x1b668> │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00c8f8cc │ │ │ │ + addlt r4, r3, r2, lsr #26 │ │ │ │ + @ instruction: 0xf8dd447d │ │ │ │ + stmib sp, {r2, r3, r4, r5, pc}^ │ │ │ │ + @ instruction: 0xf8d51200 │ │ │ │ + svccs 0x00007208 │ │ │ │ + mrc 13, 5, sp, cr0, cr4, {1} │ │ │ │ + strmi r8, [r6], -r0, asr #22 │ │ │ │ + strcc r4, [r8, #-1691] @ 0xfffff965 │ │ │ │ + beq 42ebc │ │ │ │ + strcc lr, [r4, #-2] │ │ │ │ + strhtle r4, [r9], -sl │ │ │ │ + ldrdls pc, [r0], -r5 │ │ │ │ + @ instruction: 0xf10a4631 │ │ │ │ + @ instruction: 0xf8d90a01 │ │ │ │ + @ instruction: 0xf7fc0000 │ │ │ │ + strmi lr, [r4], -ip, asr #23 │ │ │ │ + mvnsle r2, r0, lsl #16 │ │ │ │ + ldrsbtcs pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ + vldrle s4, [r9, #-0] │ │ │ │ + ldrsbteq pc, [r4], #-137 @ 0xffffff77 @ │ │ │ │ + @ instruction: 0xf8d8465b │ │ │ │ + cdp 0, 11, cr6, cr0, cr0, {0} │ │ │ │ + bls 49ad8 │ │ │ │ + eoreq pc, r4, r0, asr r8 @ │ │ │ │ + @ instruction: 0xf8c81c71 │ │ │ │ + strcc r1, [r1], #-0 │ │ │ │ + @ instruction: 0xf0029900 │ │ │ │ + @ instruction: 0xf8d5fdfb │ │ │ │ + blls 3aadd0 <__bss_end__@@Base+0x304230> │ │ │ │ + ldrsbtcs pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ + eoreq pc, r6, r3, asr #16 │ │ │ │ + stclle 2, cr4, [r5], #648 @ 0x288 │ │ │ │ + ldc 0, cr11, [sp], #12 │ │ │ │ + pop {r1, r8, r9, fp, pc} │ │ │ │ + svclt 0x00008ff0 │ │ │ │ + andeq r4, r5, r0, asr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stcls 12, cr4, [r6, #-68] @ 0xffffffbc │ │ │ │ @ instruction: 0xf8d4447c │ │ │ │ ldmdblt pc, {r2, r3, r9, ip, sp, lr} @ │ │ │ │ pop {r1, r2, r8, sl, ip, pc} │ │ │ │ - @ instruction: 0xe65941f0 │ │ │ │ + @ instruction: 0xe61141f0 │ │ │ │ ldrmi r4, [lr], -lr, lsl #13 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ andcc pc, ip, #196, 16 @ 0xc40000 │ │ │ │ tstpvc r6, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ orrcs lr, r4, #212, 18 @ 0x350000 │ │ │ │ movwcs lr, #2510 @ 0x9ce │ │ │ │ - ldmib lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 6c4e1c <__bss_end__@@Base+0x61e27c> │ │ │ │ cmppvc r6, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf8d4e9fa │ │ │ │ + @ instruction: 0xf8d4ea16 │ │ │ │ @ instruction: 0xf8d43418 │ │ │ │ eorsvs r0, r3, ip, lsl r4 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - andeq r4, r5, r8, lsr r2 │ │ │ │ + andeq r4, r5, r0, lsr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrtcc pc, [ip], #2271 @ 0x8df @ │ │ │ │ + ldrtcc pc, [r0], #2271 @ 0x8df @ │ │ │ │ stmiavs r1, {r9, sp}^ │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ - ldrtvs pc, [r4], #2271 @ 0x8df @ │ │ │ │ + strtvs pc, [r8], #2271 @ 0x8df │ │ │ │ ldrbtmi r4, [lr], #-1540 @ 0xfffff9fc │ │ │ │ strtcs pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ subsle r2, r4, r0, lsl #18 │ │ │ │ sbcvs r6, r2, r5, lsl #18 │ │ │ │ @ instruction: 0xf0001c6a │ │ │ │ @ instruction: 0xf7fc808d │ │ │ │ - stmdavs r3, {r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdavs r3, {r5, r6, r9, fp, sp, lr, pc} │ │ │ │ andscc pc, r5, r3, lsr r8 @ │ │ │ │ ldrble r0, [r3, #-1375] @ 0xfffffaa1 │ │ │ │ - ldrcs pc, [r0], #2271 @ 0x8df │ │ │ │ + strcs pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0xf8d2447a │ │ │ │ mrrcne 4, 2, r3, r9, cr0 │ │ │ │ @ instruction: 0xf8c24413 │ │ │ │ @ instruction: 0xf8831420 │ │ │ │ stmiavs r6!, {r2, r5, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ - @ instruction: 0xf8d48098 │ │ │ │ + @ instruction: 0xf8d48096 │ │ │ │ @ instruction: 0x26008010 │ │ │ │ @ instruction: 0xf1b860e6 │ │ │ │ strdle r3, [pc], #-255 @ │ │ │ │ @ instruction: 0xf7fc2701 │ │ │ │ - stmdavs r3, {r1, r2, r5, r9, fp, sp, lr, pc} │ │ │ │ + stmdavs r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ andscc pc, r8, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf100049a │ │ │ │ - @ instruction: 0xf1b880a0 │ │ │ │ + @ instruction: 0xf1b8809e │ │ │ │ mcrrle 15, 4, r0, sl, cr5 │ │ │ │ svceq 0x0027f1b8 │ │ │ │ @ instruction: 0xf1a8dd4b │ │ │ │ - blcs 747bfc <__bss_end__@@Base+0x6a0fc4> │ │ │ │ + blcs 747b7c <__bss_end__@@Base+0x6a0fdc> │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ - addseq pc, r4, r3, lsl r0 @ │ │ │ │ - umaaleq r0, r6, r4, r0 │ │ │ │ - addseq r0, r4, r6, asr #32 │ │ │ │ - tsteq r4, r6, asr #32 │ │ │ │ + addseq pc, r2, r3, lsl r0 @ │ │ │ │ + umaaleq r0, r6, r2, r0 │ │ │ │ + addseq r0, r2, r6, asr #32 │ │ │ │ + tsteq r2, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ subeq r0, r6, r6, asr #32 │ │ │ │ - stmdavs r0!, {r2, r8}^ │ │ │ │ - b 13c4f94 <__bss_end__@@Base+0x131e35c> │ │ │ │ + stmdavs r0!, {r1, r8}^ │ │ │ │ + b 18c4f14 <__bss_end__@@Base+0x181e374> │ │ │ │ stmdacs sl, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xd1a56120 │ │ │ │ movwcc r6, #6307 @ 0x18a3 │ │ │ │ str r6, [r4, r3, lsr #1]! │ │ │ │ - strble r0, [r6], #-1176 @ 0xfffffb68 │ │ │ │ + strble r0, [r4], #-1176 @ 0xfffffb68 │ │ │ │ @ instruction: 0xf1000519 │ │ │ │ - @ instruction: 0xf1a580ac │ │ │ │ - blcs 307c4c <__bss_end__@@Base+0x261014> │ │ │ │ - sbcshi pc, r3, r0, lsl #4 │ │ │ │ + @ instruction: 0xf1a580aa │ │ │ │ + blcs 307bcc <__bss_end__@@Base+0x26102c> │ │ │ │ + sbcshi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - rscseq r0, r2, r4, lsr r1 │ │ │ │ - ldrsbeq r0, [r1], #1 │ │ │ │ - ldrsbeq r0, [r1], #1 │ │ │ │ - ldrsbeq r0, [r1], #1 │ │ │ │ - ldrsbteq r0, [r0], #1 │ │ │ │ - ldrsbteq r0, [r0], #1 │ │ │ │ - @ instruction: 0xf1b80179 │ │ │ │ + rsceq r0, lr, r0, lsr r1 │ │ │ │ + sbceq r0, pc, pc, asr #1 │ │ │ │ + sbceq r0, pc, pc, asr #1 │ │ │ │ + sbceq r0, pc, pc, asr #1 │ │ │ │ + rsceq r0, ip, pc, asr #1 │ │ │ │ + rsceq r0, ip, pc, asr #1 │ │ │ │ + @ instruction: 0xf1b80173 │ │ │ │ svclt 0x00080f65 │ │ │ │ - bmi ffb507f4 <__bss_end__@@Base+0xffaa9bbc> │ │ │ │ + bmi ffa90774 <__bss_end__@@Base+0xff9e9bd4> │ │ │ │ @ instruction: 0xf8d2447a │ │ │ │ ldmne r1, {r5, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c23301 │ │ │ │ @ instruction: 0xf8813420 │ │ │ │ stmiavs r3!, {r2, r5, sl, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf8d480a3 │ │ │ │ + @ instruction: 0xf8d480a1 │ │ │ │ movwcs r8, #16 │ │ │ │ @ instruction: 0xf1b860e3 │ │ │ │ @ instruction: 0xd1903fff │ │ │ │ - sub r2, sp, r1 │ │ │ │ + sub r2, fp, r1 │ │ │ │ movwcc r6, #6307 @ 0x18a3 │ │ │ │ - bmi ff85f2b0 <__bss_end__@@Base+0xff7b8678> │ │ │ │ - stmiavs r0!, {r0, r5, r6, r7, r8, r9, fp, lr} │ │ │ │ - ldmpl r1!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - movweq lr, #2509 @ 0x9cd │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, lr} │ │ │ │ - ldrbtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf7fc2101 │ │ │ │ - andcs lr, r1, #212, 18 @ 0x350000 │ │ │ │ + ldmibmi lr, {r0, r1, r5, r7, sp, lr}^ │ │ │ │ + stmiavs r3!, {r1, r2, r3, r4, r6, r7, r9, fp, lr} │ │ │ │ + ldmdapl r1!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + stmdavs r8, {r9, ip, pc} │ │ │ │ + stmdavs r2!, {r2, r3, r4, r6, r7, r8, fp, lr} │ │ │ │ + @ instruction: 0xf7fc4479 │ │ │ │ + andcs lr, r1, #204, 18 @ 0x330000 │ │ │ │ stmib r4, {r1, r3, r8, r9, sp}^ │ │ │ │ stmiavs r3!, {r0, r1, r8, r9, sp}^ │ │ │ │ - adcle r2, r8, r0, lsl #22 │ │ │ │ + adcle r2, sl, r0, lsl #22 │ │ │ │ movwcs r6, #2341 @ 0x925 │ │ │ │ - stclne 0, cr6, [pc], #-908 @ 6cc8 │ │ │ │ - svcge 0x0053f47f │ │ │ │ - stmdavs r0!, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - ldmib r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stclne 0, cr6, [pc], #-908 @ 6c44 │ │ │ │ + svcge 0x0055f47f │ │ │ │ + stmdavs r0!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + b 1c4fcc <__bss_end__@@Base+0x11e42c> │ │ │ │ stmdacs sl, {r7, r9, sl, lr} │ │ │ │ andle r6, r4, r0, lsr #2 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ - svcge 0x0064f47f │ │ │ │ - stmiavs r3!, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + svcge 0x0066f47f │ │ │ │ + stmiavs r3!, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [fp], #-1793 @ 0xfffff8ff │ │ │ │ @ instruction: 0xf04f60a3 │ │ │ │ @ instruction: 0xf7fc080a │ │ │ │ - stmdavs r3, {r2, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdavs r3, {r1, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ ldreq r8, [fp], #2715 @ 0xa9b │ │ │ │ - stclmi 5, cr13, [sl, #708] @ 0x2c4 │ │ │ │ + stclmi 5, cr13, [r8, #716] @ 0x2cc │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ ldrbtmi r4, [sp], #-663 @ 0xfffffd69 │ │ │ │ strtcc pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0xf883442b │ │ │ │ stmib r4, {r2, r5, sl, ip}^ │ │ │ │ andle r2, ip, r3, lsl #16 │ │ │ │ vcgt.s8 , , q11 │ │ │ │ @ instruction: 0xf5054024 │ │ │ │ @ instruction: 0xf7fb65a6 │ │ │ │ - andcs lr, r8, lr, lsr #31 │ │ │ │ - bleq c24cc <__bss_end__@@Base+0x1b894> │ │ │ │ + andcs lr, r8, sl, asr #31 │ │ │ │ + bleq c2448 <__bss_end__@@Base+0x1b8a8> │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - ldcmi 1, cr8, [lr], #960 @ 0x3c0 │ │ │ │ + ldcmi 1, cr8, [ip], #960 @ 0x3c0 │ │ │ │ @ instruction: 0xf8d4447c │ │ │ │ @ instruction: 0xb1b800c0 │ │ │ │ vshl.s8 , q0, │ │ │ │ and r4, r2, r4, lsr #12 │ │ │ │ svceq 0x0008f854 │ │ │ │ ldrtmi fp, [r1], -r0, lsl #3 │ │ │ │ - b 17450cc <__bss_end__@@Base+0x169e494> │ │ │ │ + b 1b45048 <__bss_end__@@Base+0x1a9e4a8> │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf8c56860 │ │ │ │ strb r4, [r7, r8, lsr #10]! │ │ │ │ - andcs r4, r0, #180, 22 @ 0x2d000 │ │ │ │ + andcs r4, r0, #182272 @ 0x2c800 │ │ │ │ @ instruction: 0xf8d3447b │ │ │ │ strmi r1, [fp], #-1056 @ 0xfffffbe0 │ │ │ │ strtcs pc, [r4], #-2179 @ 0xfffff77d │ │ │ │ andlt r2, r2, r6 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ eormi pc, r4, r5, lsl #4 │ │ │ │ - stmia r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r9, r3, lsl #12 │ │ │ │ strcc pc, [r8, #-2245]! @ 0xfffff73b │ │ │ │ @ instruction: 0xf1a5e7d0 │ │ │ │ - blx fed889d4 <__bss_end__@@Base+0xfece1d9c> │ │ │ │ + blx fed88950 <__bss_end__@@Base+0xfece1db0> │ │ │ │ ldmdbeq r6!, {r1, r2, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtmi r4, [sl], #-2727 @ 0xfffff559 │ │ │ │ + ldrbtmi r4, [sl], #-2725 @ 0xfffff55b │ │ │ │ strtcc pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ movwcc r1, #6353 @ 0x18d1 │ │ │ │ strtcc pc, [r0], #-2242 @ 0xfffff73e │ │ │ │ strtpl pc, [r4], #-2177 @ 0xfffff77f │ │ │ │ - blcs 214c4 │ │ │ │ - rschi pc, r1, r0 │ │ │ │ + blcs 21440 │ │ │ │ + sbcshi pc, sp, r0 │ │ │ │ @ instruction: 0x8010f8d4 │ │ │ │ rscvs r2, r3, r0, lsl #6 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ - svcge 0x0066f43f │ │ │ │ - ldrbt r2, [r4], r2, lsl #14 │ │ │ │ + svcge 0x0068f43f │ │ │ │ + ldrbt r2, [r6], r2, lsl #14 │ │ │ │ @ instruction: 0xf7fc6860 │ │ │ │ - @ instruction: 0x4680e976 │ │ │ │ + strmi lr, [r0], ip, lsl #19 │ │ │ │ @ instruction: 0x6120280a │ │ │ │ - rschi pc, fp, r0 │ │ │ │ + rschi pc, r7, r0 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ - mcrge 4, 7, pc, cr9, cr15, {3} @ │ │ │ │ - @ instruction: 0x2601e756 │ │ │ │ - blmi fe580e6c <__bss_end__@@Base+0xfe4da234> │ │ │ │ + mcrge 4, 7, pc, cr11, cr15, {3} @ │ │ │ │ + @ instruction: 0x2601e758 │ │ │ │ + blmi fe500df0 <__bss_end__@@Base+0xfe45a250> │ │ │ │ stccs 2, cr2, [r9, #-0] │ │ │ │ @ instruction: 0xf883447b │ │ │ │ @ instruction: 0xf8835424 │ │ │ │ @ instruction: 0xf0002425 │ │ │ │ - stccs 1, cr8, [ip, #-16]! │ │ │ │ - rscshi pc, sp, r0 │ │ │ │ + stccs 1, cr8, [ip, #-0] │ │ │ │ + rscshi pc, r9, r0 │ │ │ │ @ instruction: 0xf0002d28 │ │ │ │ - bmi fe1a7580 <__bss_end__@@Base+0xfe100948> │ │ │ │ - stmiavs r0!, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ - ldmpl r1!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - movweq lr, #2509 @ 0x9cd │ │ │ │ - stmdavs r3!, {r0, r1, r3, r7, r9, fp, lr} │ │ │ │ - ldrbtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf7fc2101 │ │ │ │ - smlald lr, ip, lr, r9 │ │ │ │ - ldr r2, [r7, r0, lsl #12]! │ │ │ │ - smlawbcs r3, r7, sl, r4 │ │ │ │ + stmibmi r4, {r3, r4, r5, r6, r7, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r7, r9, fp, lr} │ │ │ │ + ldmdapl r1!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + stmdavs r8, {r9, ip, pc} │ │ │ │ + stmdavs r2!, {r0, r3, r7, r8, fp, lr} │ │ │ │ + @ instruction: 0xf7fc4479 │ │ │ │ + smlald lr, lr, r8, r9 @ │ │ │ │ + ldr r2, [r9, r0, lsl #12]! │ │ │ │ + smlawbcs r3, r6, sl, r4 │ │ │ │ @ instruction: 0xf8d2447a │ │ │ │ mrrcne 4, 2, r3, r8, cr0 │ │ │ │ @ instruction: 0xf8c24413 │ │ │ │ @ instruction: 0xf8830420 │ │ │ │ stmiavs r3!, {r2, r5, sl, ip}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbvs r5!, {r1, r2, r3, r4, r5, r7, pc} │ │ │ │ + stmdbvs r5!, {r2, r3, r4, r5, r7, pc} │ │ │ │ rscvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf43f1c6b │ │ │ │ - @ instruction: 0xf7fcaf1f │ │ │ │ - stmdavs r2, {r1, r2, r4, r6, r7, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0x46074e7c │ │ │ │ + @ instruction: 0xf7fcaf23 │ │ │ │ + stmdavs r2, {r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0x46074e7b │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ ldrbeq r4, [r2], #1150 @ 0x47e │ │ │ │ strtcc pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ - @ instruction: 0xf04fd567 │ │ │ │ + @ instruction: 0xf04fd565 │ │ │ │ and r0, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf8c46925 │ │ │ │ ldmdavs sl!, {r2, r3, pc} │ │ │ │ strtcc pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ andscs pc, r5, r2, lsr r8 @ │ │ │ │ - ldrble r0, [sl, #-1233] @ 0xfffffb2f │ │ │ │ + ldrble r0, [r8, #-1233] @ 0xfffffb2f │ │ │ │ movwcc r1, #6386 @ 0x18f2 │ │ │ │ strtcc pc, [r0], #-2246 @ 0xfffff73a │ │ │ │ strtpl pc, [r4], #-2178 @ 0xfffff77e │ │ │ │ - blcs 215a8 │ │ │ │ + blcs 21520 │ │ │ │ stmdavs r0!, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - stmdb lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r2, [r5], -sl, lsl #16 │ │ │ │ svclt 0x00026120 │ │ │ │ movwcc r6, #6307 @ 0x18a3 │ │ │ │ strb r6, [r4, r3, lsr #1]! │ │ │ │ - ldrdhi pc, [r0, pc]! @ │ │ │ │ - stclmi 15, cr4, [r9, #-416]! @ 0xfffffe60 │ │ │ │ - ldrbtmi r4, [pc], #-1272 @ 7240 │ │ │ │ + @ instruction: 0x819cf8df │ │ │ │ + stclmi 15, cr4, [r8, #-412]! @ 0xfffffe64 │ │ │ │ + ldrbtmi r4, [pc], #-1272 @ 71b8 │ │ │ │ and r4, pc, sp, ror r4 @ │ │ │ │ @ instruction: 0xf43f280a │ │ │ │ - blmi 19b2dfc <__bss_end__@@Base+0x190c1c4> │ │ │ │ + blmi 1972d84 <__bss_end__@@Base+0x18cc1e4> │ │ │ │ ldrbtmi fp, [fp], #-704 @ 0xfffffd40 │ │ │ │ strtne pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ - mcrrne 10, 6, r4, fp, cr4 │ │ │ │ + mcrrne 10, 6, r4, fp, cr3 │ │ │ │ @ instruction: 0xf8c2447a │ │ │ │ strmi r3, [sl], #-1056 @ 0xfffffbe0 │ │ │ │ strteq pc, [r4], #-2178 @ 0xfffff77e │ │ │ │ - blcs 215f4 │ │ │ │ - stmdbvs r0!, {r1, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ + blcs 2156c │ │ │ │ + stmdbvs r0!, {r3, r4, r5, r6, ip, lr, pc} │ │ │ │ rscvs r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf43f1c42 │ │ │ │ - stmdacs r2!, {r0, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - svcge 0x0036f43f │ │ │ │ + stmdacs r2!, {r0, r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + svcge 0x0038f43f │ │ │ │ mvnle r2, ip, asr r8 │ │ │ │ - cmplt fp, #14876672 @ 0xe30000 │ │ │ │ + movtlt r6, #47331 @ 0xb8e3 │ │ │ │ movwcs r6, #2336 @ 0x920 │ │ │ │ stmdacs lr!, {r0, r1, r5, r6, r7, sp, lr}^ │ │ │ │ - ldmdacs r4!, {r0, r1, r3, r6, ip, lr, pc}^ │ │ │ │ - mcrrne 0, 4, sp, r3, cr1 │ │ │ │ - blmi 113b7e4 <__bss_end__@@Base+0x1094bac> │ │ │ │ - bmi 150f6a0 <__bss_end__@@Base+0x1468a68> │ │ │ │ - ldmpl r3!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blmi 14e1304 <__bss_end__@@Base+0x143a6cc> │ │ │ │ - movwls r4, #5243 @ 0x147b │ │ │ │ - movwls r6, #2211 @ 0x8a3 │ │ │ │ - @ instruction: 0xf7fc6823 │ │ │ │ - blmi 144151c <__bss_end__@@Base+0x139a8e4> │ │ │ │ + ldmdacs r4!, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ + mcrrne 0, 3, sp, r3, cr15 │ │ │ │ + blmi 10fb754 <__bss_end__@@Base+0x1054bb4> │ │ │ │ + ldrbtmi r4, [r9], #-2387 @ 0xfffff6ad │ │ │ │ + ldmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ + ldrbtmi r4, [fp], #-2898 @ 0xfffff4ae │ │ │ │ + stmiavs r3!, {r8, r9, ip, pc} │ │ │ │ + @ instruction: 0xf7fc6822 │ │ │ │ + blmi 1441480 <__bss_end__@@Base+0x139a8e0> │ │ │ │ ldrbtmi r2, [fp], #-255 @ 0xffffff01 │ │ │ │ strtne pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ - strcs lr, [r1], -sl, asr #15 │ │ │ │ - bmi 1380f7c <__bss_end__@@Base+0x12da344> │ │ │ │ + strcs lr, [r1], -ip, asr #15 │ │ │ │ + bmi 1380f00 <__bss_end__@@Base+0x12da360> │ │ │ │ tstcs r0, r1 │ │ │ │ ldrbtmi r6, [sl], #-224 @ 0xffffff20 │ │ │ │ ldrmi r2, [r3], #-2 │ │ │ │ @ instruction: 0xf8836125 │ │ │ │ andlt r1, r2, r4, lsr #8 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf7fc6860 │ │ │ │ - stmdacs sl, {r4, r5, r7, fp, sp, lr, pc} │ │ │ │ - bicsle r6, r0, r0, lsr #2 │ │ │ │ + stmdacs sl, {r1, r3, r6, r7, fp, sp, lr, pc} │ │ │ │ + bicsle r6, r2, r0, lsr #2 │ │ │ │ movwcc r6, #6307 @ 0x18a3 │ │ │ │ @ instruction: 0xf8d860a3 │ │ │ │ - bl 20c374 <__bss_end__@@Base+0x16573c> │ │ │ │ + bl 20c2e8 <__bss_end__@@Base+0x165748> │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strteq pc, [r4], #-2179 @ 0xfffff77d │ │ │ │ - stmdavs r0!, {r1, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - ldm lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + ldm r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdacs sl, {r7, r9, sl, lr} │ │ │ │ andsle r6, sl, r0, lsr #2 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ - svcge 0x001cf47f │ │ │ │ - @ instruction: 0xf8d5e680 │ │ │ │ + svcge 0x0020f47f │ │ │ │ + @ instruction: 0xf8d5e686 │ │ │ │ andcs r1, r9, #32, 8 @ 0x20000000 │ │ │ │ tstcc r1, fp, ror #16 │ │ │ │ strtcs pc, [r4], #-2179 @ 0xfffff77d │ │ │ │ - @ instruction: 0xf8d7e796 │ │ │ │ + @ instruction: 0xf8d7e798 │ │ │ │ andcs r1, sl, #32, 8 @ 0x20000000 │ │ │ │ tstcc r1, fp, ror r8 │ │ │ │ strtcs pc, [r4], #-2179 @ 0xfffff77d │ │ │ │ - stmiavs r3!, {r1, r2, r3, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcvs r3, r3, r1, lsl #6 │ │ │ │ - sbclt lr, r0, #1061158912 @ 0x3f400000 │ │ │ │ + sbclt lr, r0, #3145728 @ 0x300000 │ │ │ │ stmiavs r3!, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movwcc r2, #5890 @ 0x1702 │ │ │ │ - stmdavs r0!, {r1, r2, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - ldmda r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ + ldm r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdacs sl, {r0, r2, r9, sl, lr} │ │ │ │ andsle r6, sl, r0, lsr #2 │ │ │ │ @ instruction: 0xf47f1c68 │ │ │ │ - uasx sl, fp, lr │ │ │ │ + strbt sl, [r1], -r0, asr #30 │ │ │ │ @ instruction: 0xf7fc6860 │ │ │ │ - stmdacs sl, {r1, r2, r3, r5, r6, fp, sp, lr, pc} │ │ │ │ + stmdacs sl, {r3, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f6120 │ │ │ │ - mcrrne 14, 5, sl, r1, cr7 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ + mcrrne 14, 5, sl, r1, cr13 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2822 │ │ │ │ - ldmdacs ip, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - svcge 0x0065f47f │ │ │ │ - andcs lr, r5, lr, ror r7 │ │ │ │ - mulcs r3, r8, r6 │ │ │ │ - mulcs r4, r6, r6 │ │ │ │ - stmiavs r3!, {r2, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ + ldmdacs ip, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + svcge 0x0067f47f │ │ │ │ + andcs lr, r5, r0, lsl #15 │ │ │ │ + mulcs r3, ip, r6 │ │ │ │ + mulcs r4, sl, r6 │ │ │ │ + stmiavs r3!, {r3, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ adcvs r3, r3, r1, lsl #6 │ │ │ │ - svclt 0x0000e721 │ │ │ │ - ldrdeq r4, [r5], -r6 │ │ │ │ - andeq r1, r5, r6, lsl r1 │ │ │ │ - andeq r4, r5, r8, lsr #3 │ │ │ │ - andeq r4, r5, r8, asr #1 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r2, r4, ip, asr fp │ │ │ │ - andeq r2, r4, r6, lsl fp │ │ │ │ - andeq r4, r5, r6, lsr #32 │ │ │ │ - andeq r1, r5, r0, lsr #5 │ │ │ │ - andeq r3, r5, ip, asr #31 │ │ │ │ - muleq r5, r6, pc @ │ │ │ │ - andeq r3, r5, r4, asr #30 │ │ │ │ + svclt 0x0000e723 │ │ │ │ + @ instruction: 0x000541be │ │ │ │ + muleq r5, r6, r1 │ │ │ │ + muleq r5, r0, r1 │ │ │ │ + strheq r4, [r5], -r0 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r2, r4, r8, asr fp │ │ │ │ + andeq r2, r4, r4, lsl fp │ │ │ │ + andeq r4, r5, r2, lsl r0 │ │ │ │ + andeq r1, r5, ip, lsl r3 │ │ │ │ + @ instruction: 0x00053fb8 │ │ │ │ + andeq r3, r5, r2, lsl #31 │ │ │ │ + andeq r3, r5, r0, lsr pc │ │ │ │ ldrdeq r2, [r4], -ip │ │ │ │ - andeq r2, r4, sl, lsr #19 │ │ │ │ - andeq r3, r5, r4, lsl #30 │ │ │ │ - ldrdeq r3, [r5], -r0 │ │ │ │ - andeq r3, r5, ip, ror lr │ │ │ │ - andeq r3, r5, sl, ror lr │ │ │ │ - andeq r3, r5, r8, ror lr │ │ │ │ + andeq r2, r4, ip, lsr #19 │ │ │ │ + strdeq r3, [r5], -r4 │ │ │ │ + andeq r3, r5, r0, asr #29 │ │ │ │ + andeq r3, r5, ip, ror #28 │ │ │ │ andeq r3, r5, sl, ror #28 │ │ │ │ - andeq r3, r5, r0, ror #28 │ │ │ │ - @ instruction: 0x000428b0 │ │ │ │ - strdeq r2, [r4], -ip │ │ │ │ - andeq r3, r5, r2, lsl #28 │ │ │ │ - andeq r3, r5, lr, ror #27 │ │ │ │ + andeq r3, r5, r8, ror #28 │ │ │ │ + andeq r3, r5, sl, asr lr │ │ │ │ + andeq r3, r5, r0, asr lr │ │ │ │ + @ instruction: 0x000428b6 │ │ │ │ + andeq r2, r4, r2, lsl #18 │ │ │ │ + strdeq r3, [r5], -r6 │ │ │ │ + andeq r3, r5, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6a020 <__bss_end__@@Base+0xfeac33e8> │ │ │ │ + bl feb69f94 <__bss_end__@@Base+0xfeac33f4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ @ instruction: 0xf1004605 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ - blvc c2a6c <__bss_end__@@Base+0x1be34> │ │ │ │ - blpl 42a70 │ │ │ │ - blvs 142a74 <__bss_end__@@Base+0x9be3c> │ │ │ │ - blvc 202cc4 <__bss_end__@@Base+0x15c08c> │ │ │ │ - blvc 182c40 <__bss_end__@@Base+0xdc008> │ │ │ │ - blvc 1c2c48 <__bss_end__@@Base+0x11c010> │ │ │ │ - blge ff202ef8 <__bss_end__@@Base+0xff15c2c0> │ │ │ │ - blx ff343446 <__bss_end__@@Base+0xff29c80e> │ │ │ │ + blvc c29e0 <__bss_end__@@Base+0x1be40> │ │ │ │ + blpl 429e4 │ │ │ │ + blvs 1429e8 <__bss_end__@@Base+0x9be48> │ │ │ │ + blvc 202c38 <__bss_end__@@Base+0x15c098> │ │ │ │ + blvc 182bb4 <__bss_end__@@Base+0xdc014> │ │ │ │ + blvc 1c2bbc <__bss_end__@@Base+0x11c01c> │ │ │ │ + blge ff202e6c <__bss_end__@@Base+0xff15c2cc> │ │ │ │ + blx ffa033ba <__bss_end__@@Base+0xff95c81a> │ │ │ │ msreq CPSR_, r5, lsl #2 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf0038b40 │ │ │ │ - strtmi pc, [r0], -r5, asr #23 │ │ │ │ + strtmi pc, [r0], -r0, ror #23 │ │ │ │ teqpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blls 2c2e50 <__bss_end__@@Base+0x21c218> │ │ │ │ - blx fefc3462 <__bss_end__@@Base+0xfef1c82a> │ │ │ │ - blvc 882ad4 <__bss_end__@@Base+0x7dbe9c> │ │ │ │ - blls ff202f2c <__bss_end__@@Base+0xff15c2f4> │ │ │ │ - blx 443024 <__bss_end__@@Base+0x39c3ec> │ │ │ │ + blls 2c2dc4 <__bss_end__@@Base+0x21c224> │ │ │ │ + blx ff6833d6 <__bss_end__@@Base+0xff5dc836> │ │ │ │ + blvc 842a48 <__bss_end__@@Base+0x79bea8> │ │ │ │ + blls ff202ea0 <__bss_end__@@Base+0xff15c300> │ │ │ │ + blx 442f98 <__bss_end__@@Base+0x39c3f8> │ │ │ │ andcs fp, r1, r8, asr #31 │ │ │ │ - ldc 12, cr13, [pc, #100] @ 74cc │ │ │ │ + ldc 12, cr13, [pc, #100] @ 7440 │ │ │ │ vmov.32 r7, d4[1] │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ svclt 0x0048fa10 │ │ │ │ ldrle r2, [r0], #-0 │ │ │ │ - blhi ff042f50 <__bss_end__@@Base+0xfef9c318> │ │ │ │ - blx 443044 <__bss_end__@@Base+0x39c40c> │ │ │ │ - blls ff042f58 <__bss_end__@@Base+0xfef9c320> │ │ │ │ + blhi ff042ec4 <__bss_end__@@Base+0xfef9c324> │ │ │ │ + blx 442fb8 <__bss_end__@@Base+0x39c418> │ │ │ │ + blls ff042ecc <__bss_end__@@Base+0xfef9c32c> │ │ │ │ mrc 4, 7, sp, cr1, cr4, {0} │ │ │ │ mrc 10, 5, APSR_nzcv, cr5, cr0, {0} │ │ │ │ strle r0, [r7], #-3008 @ 0xfffff440 │ │ │ │ - blx 443058 <__bss_end__@@Base+0x39c420> │ │ │ │ + blx 442fcc <__bss_end__@@Base+0x39c42c> │ │ │ │ andcs fp, r8, ip, asr #30 │ │ │ │ ldc 0, cr2, [sp], #36 @ 0x24 │ │ │ │ vldmdblt r8!, {d8-d10} │ │ │ │ - blhi 1c2798 <__bss_end__@@Base+0x11bb60> │ │ │ │ - blx 44306c <__bss_end__@@Base+0x39c434> │ │ │ │ + blhi 1c270c <__bss_end__@@Base+0x11bb6c> │ │ │ │ + blx 442fe0 <__bss_end__@@Base+0x39c440> │ │ │ │ andcs fp, r6, ip, asr #30 │ │ │ │ ldclt 0, cr2, [r8, #-28]! @ 0xffffffe4 │ │ │ │ - blx 443078 <__bss_end__@@Base+0x39c440> │ │ │ │ - bleq ff042f8c <__bss_end__@@Base+0xfef9c354> │ │ │ │ + blx 442fec <__bss_end__@@Base+0x39c44c> │ │ │ │ + bleq ff042f00 <__bss_end__@@Base+0xfef9c360> │ │ │ │ ldc 4, cr13, [sp], #28 │ │ │ │ vmov.f64 d24, #22 @ 0x40b00000 5.5 │ │ │ │ svclt 0x004cfa10 │ │ │ │ andcs r2, r5, r4 │ │ │ │ mrc 13, 7, fp, cr1, cr8, {1} │ │ │ │ svclt 0x004cfa10 │ │ │ │ andcs r2, r3, r2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ bicge ip, sl, r3, lsl #1 │ │ │ │ svccc 0x00ebb645 │ │ │ │ bicge ip, sl, r3, lsl #1 │ │ │ │ svclt 0x00ebb645 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5e6f4 <__bss_end__@@Base+0xfeab7abc> │ │ │ │ + bl feb5e664 <__bss_end__@@Base+0xfeab7ac4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #2083 @ 0x823 │ │ │ │ cmncs r9, r0, lsl #5 │ │ │ │ @ instruction: 0xf00c4478 │ │ │ │ - @ instruction: 0xf105fa71 │ │ │ │ + @ instruction: 0xf105fb25 │ │ │ │ ldmib r5, {r4, r6, sl, fp}^ │ │ │ │ @ instruction: 0xf100231a │ │ │ │ stmdavs r9!, {r4, r6, sl} │ │ │ │ andvs r4, r1, r7, lsl #12 │ │ │ │ tstcs sl, #192, 18 @ 0x300000 │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ - strgt r6, [pc], #-3886 @ 7528 │ │ │ │ + strgt r6, [pc], #-3886 @ 7498 │ │ │ │ ldm ip, {r9, sl, fp, sp} │ │ │ │ stm r4, {r0, r1} │ │ │ │ stcle 0, cr0, [sp, #-12] │ │ │ │ svcvs 0x006b2400 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ - blx 6c3548 <__bss_end__@@Base+0x61c910> │ │ │ │ + @ instruction: 0xf9c6f002 │ │ │ │ orrlt r4, r0, r3, lsl #12 │ │ │ │ strcc r6, [r1], #-3886 @ 0xfffff0d2 │ │ │ │ ldclle 2, cr4, [r4], #664 @ 0x298 │ │ │ │ ldcle 14, cr2, [r3], {-0} │ │ │ │ movwcs r4, #2063 @ 0x80f │ │ │ │ ldrhcs r0, [r8, r2]! │ │ │ │ @ instruction: 0xf00c4478 │ │ │ │ - stmib r7, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4638601c │ │ │ │ - bmi 2f6d48 <__bss_end__@@Base+0x250110> │ │ │ │ + bmi 2f6cb8 <__bss_end__@@Base+0x250118> │ │ │ │ stmdami fp, {r0, r7, r8, sp} │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf95af00b │ │ │ │ - stcl 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ + ldc2l 0, cr15, [sl, #-44] @ 0xffffffd4 │ │ │ │ + stc 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ movwcs r4, #2568 @ 0xa08 │ │ │ │ orrcs r4, fp, r8, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf950f00b │ │ │ │ - ldcl 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - @ instruction: 0x000426b4 │ │ │ │ - andeq r2, r4, r0, ror #12 │ │ │ │ - andeq r2, r4, ip, asr r6 │ │ │ │ - andeq r2, r4, sl, asr #12 │ │ │ │ + ldc2l 0, cr15, [r0, #-44] @ 0xffffffd4 │ │ │ │ + ldcl 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + andeq r2, r4, r0, asr #13 │ │ │ │ andeq r2, r4, ip, ror #12 │ │ │ │ - andeq r2, r4, r6, lsr r6 │ │ │ │ + andeq r2, r4, r4, ror #12 │ │ │ │ + andeq r2, r4, r6, asr r6 │ │ │ │ + andeq r2, r4, r4, ror r6 │ │ │ │ + andeq r2, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5e7ac <__bss_end__@@Base+0xfeab7b74> │ │ │ │ + bl feb5e71c <__bss_end__@@Base+0xfeab7b7c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00020ff0 │ │ │ │ - bcs 18dcc │ │ │ │ + bcs 18d3c │ │ │ │ strcs sp, [r0], #-3344 @ 0xfffff2f0 │ │ │ │ @ instruction: 0xf8536f6b │ │ │ │ cmplt r3, r4, lsr #32 │ │ │ │ @ instruction: 0xf00c6a18 │ │ │ │ - svcvs 0x006bfac1 │ │ │ │ + svcvs 0x006bfb75 │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ - blx fef43604 <__bss_end__@@Base+0xfee9c9cc> │ │ │ │ + blx 1c43576 <__bss_end__@@Base+0x1b9c9d6> │ │ │ │ strcc r6, [r1], #-3882 @ 0xfffff0d6 │ │ │ │ - stclle 2, cr4, [pc], #648 @ 7864 │ │ │ │ + stclle 2, cr4, [pc], #648 @ 77d4 │ │ │ │ @ instruction: 0xf00c6fa8 │ │ │ │ - svcvs 0x0068fab5 │ │ │ │ - blx fecc3618 <__bss_end__@@Base+0xfec1c9e0> │ │ │ │ + svcvs 0x0068fb69 │ │ │ │ + blx 19c358a <__bss_end__@@Base+0x191c9ea> │ │ │ │ @ instruction: 0xf00c6828 │ │ │ │ - strtmi pc, [r8], -pc, lsr #21 │ │ │ │ + strtmi pc, [r8], -r3, ror #22 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt feac3628 <__bss_end__@@Base+0xfea1c9f0> │ │ │ │ + bllt 17c3598 <__bss_end__@@Base+0x171c9f8> │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrsbthi pc, [r0], pc @ │ │ │ │ movwcs r4, #1541 @ 0x605 │ │ │ │ ldrbtmi r2, [r8], #640 @ 0x280 │ │ │ │ @ instruction: 0x464021d6 │ │ │ │ ldrbeq pc, [r0], -r5, lsl #2 @ │ │ │ │ - @ instruction: 0xf9e6f00c │ │ │ │ + blx fe6c35c0 <__bss_end__@@Base+0xfe61ca20> │ │ │ │ andvs r6, r3, fp, lsr #16 │ │ │ │ ldmib r5, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ stmib r0, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf100231a │ │ │ │ @ instruction: 0xf8d50450 │ │ │ │ mcrgt 0, 0, ip, cr15, cr0, {3} │ │ │ │ movwcs ip, #1039 @ 0x40f │ │ │ │ addeq lr, ip, #323584 @ 0x4f000 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ @ instruction: 0x464021db │ │ │ │ rsbsgt pc, r0, r7, asr #17 │ │ │ │ - @ instruction: 0xf9ccf00c │ │ │ │ + blx fe0435f4 <__bss_end__@@Base+0xfdf9ca54> │ │ │ │ ldrbvs r6, [r8, -fp, lsr #31]! │ │ │ │ svcvs 0x003ab32b │ │ │ │ bicscs r2, sp, r4, lsl r4 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - @ instruction: 0xf9c0f00c │ │ │ │ + blx 1d4360c <__bss_end__@@Base+0x1c9ca6c> │ │ │ │ @ instruction: 0x67b86f3a │ │ │ │ - blx 12351a <__bss_end__@@Base+0x7c8e2> │ │ │ │ + blx 12348a <__bss_end__@@Base+0x7c8ea> │ │ │ │ @ instruction: 0xf7fbf202 │ │ │ │ - svcvs 0x002bedda │ │ │ │ + svcvs 0x002bedfe │ │ │ │ svclt 0x00c82b00 │ │ │ │ stcle 4, cr2, [sp, #-0] │ │ │ │ svcvs 0x007e6f6b │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf972f002 │ │ │ │ + @ instruction: 0xf91ef002 │ │ │ │ @ instruction: 0xf8464603 │ │ │ │ cmplt r0, r4, lsr #32 │ │ │ │ strcc r6, [r1], #-3883 @ 0xfffff0d5 │ │ │ │ ldclle 2, cr4, [r1], #652 @ 0x28c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x67bb81f0 │ │ │ │ - bmi 181648 <__bss_end__@@Base+0xdaa10> │ │ │ │ + bmi 1815b8 <__bss_end__@@Base+0xdaa18> │ │ │ │ stmdami r5, {r0, r1, r3, r5, r6, r7, r8, sp} │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf8b8f00b │ │ │ │ - mcrr 7, 15, pc, r6, cr11 @ │ │ │ │ - andeq r2, r4, r6, lsr #11 │ │ │ │ - andeq r2, r4, r4, asr #10 │ │ │ │ - andeq r2, r4, r6, lsl #10 │ │ │ │ + ldc2 0, cr15, [r8], #44 @ 0x2c │ │ │ │ + stcl 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0x000425b2 │ │ │ │ + andeq r2, r4, ip, asr #10 │ │ │ │ + andeq r2, r4, r2, lsl r5 │ │ │ │ strmi r6, [r2], -r3, lsl #31 │ │ │ │ andcs fp, r0, fp, lsl #2 │ │ │ │ svcvs 0x00004770 │ │ │ │ andle r2, ip, r0, lsl #16 │ │ │ │ ldclle 15, cr6, [r8, #328]! @ 0x148 │ │ │ │ and r3, r1, r4, lsl #20 │ │ │ │ smlalsle r4, r4, r8, r2 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - bvs fe2542f0 <__bss_end__@@Base+0xfe1ad6b8> │ │ │ │ + bvs fe254260 <__bss_end__@@Base+0xfe1ad6c0> │ │ │ │ rscsle r2, r7, r0, lsl #18 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpmi 4, 4, cr15, cr0, cr15, {2} │ │ │ │ - blhi c2bb8 <__bss_end__@@Base+0x1bf80> │ │ │ │ + blhi c2b28 <__bss_end__@@Base+0x1bf88> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ vmlaeq.f64 d14, d30, d28 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldrshle r4, [r9, #84]! @ 0x54 │ │ │ │ ldcleq 8, cr15, [r0], #312 @ 0x138 │ │ │ │ - bmi 1f9b514 <__bss_end__@@Base+0x1ef48dc> │ │ │ │ + bmi 1f9b484 <__bss_end__@@Base+0x1ef48e4> │ │ │ │ stclmi 5, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ adcslt r4, r1, pc, ror r4 │ │ │ │ @ instruction: 0xf50d4605 │ │ │ │ @ instruction: 0xf10c4c40 │ │ │ │ ldrcs r0, [r4], #-3260 @ 0xfffff344 │ │ │ │ movwcs r5, #2234 @ 0x8ba │ │ │ │ vst2.16 {d20-d21}, [pc :256], r8 │ │ │ │ ldmdavs r2, {r0, r1, r3, r7, r8, ip, sp, lr} │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ cdpmi 15, 7, cr6, cr5, cr10, {1} │ │ │ │ @ instruction: 0xf04f4478 │ │ │ │ @ instruction: 0xf10d0800 │ │ │ │ ldrbtmi r0, [lr], #-2848 @ 0xfffff4e0 │ │ │ │ - blhi 1b42dd8 <__bss_end__@@Base+0x1a9c1a0> │ │ │ │ + blhi 1b42d48 <__bss_end__@@Base+0x1a9c1a8> │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ @ instruction: 0xf00cac30 │ │ │ │ - blmi 1c05c74 <__bss_end__@@Base+0x1b5f03c> │ │ │ │ + blmi 1c05eb4 <__bss_end__@@Base+0x1b5f314> │ │ │ │ ldmpl r7!, {r3, r5, r7, r8, r9, sl, sp, lr}^ │ │ │ │ - blge b2fa8 <__bss_end__@@Base+0xc370> │ │ │ │ + blge b2f18 <__bss_end__@@Base+0xc378> │ │ │ │ ldrtmi r9, [r0], -r1, lsl #6 │ │ │ │ - blx fe7c3784 <__bss_end__@@Base+0xfe71cb4c> │ │ │ │ + blx ff6c36f4 <__bss_end__@@Base+0xff61cb54> │ │ │ │ ldc 1, cr2, [r7, #8] │ │ │ │ ldrtmi r0, [r0], -r2, lsl #22 │ │ │ │ - blx fffc3792 <__bss_end__@@Base+0xfff1cb5a> │ │ │ │ + mrrc2 0, 0, pc, pc, cr3 @ │ │ │ │ ldc 1, cr2, [r7, #12] │ │ │ │ ldrtmi r0, [r0], -r0, lsl #22 │ │ │ │ - blx ffe4379e <__bss_end__@@Base+0xffd9cb66> │ │ │ │ - blvc 6c2de8 <__bss_end__@@Base+0x61c1b0> │ │ │ │ - blvs 143260 <__bss_end__@@Base+0x9c628> │ │ │ │ + mrrc2 0, 0, pc, r9, cr3 @ │ │ │ │ + blvc 6c2d58 <__bss_end__@@Base+0x61c1b8> │ │ │ │ + blvs 1431d0 <__bss_end__@@Base+0x9c630> │ │ │ │ ldrbmi r9, [sl], -r1, lsl #16 │ │ │ │ mcr 6, 1, r4, cr7, cr1, {1} │ │ │ │ vstr d7, [r4, #-24] @ 0xffffffe8 │ │ │ │ vstr d8, [r4, #-168] @ 0xffffff58 │ │ │ │ vstr d8, [r4, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf0037b2e │ │ │ │ - ldmib r5, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b9931c │ │ │ │ stclle 15, cr0, [ip, #-0] │ │ │ │ @ instruction: 0xf1a32000 │ │ │ │ strtmi r0, [r3], -r4, lsl #28 │ │ │ │ - blcs a42c18 <__bss_end__@@Base+0x99bfe0> │ │ │ │ - blcc 9c2c1c <__bss_end__@@Base+0x91bfe4> │ │ │ │ + blcs a42b88 <__bss_end__@@Base+0x99bfe8> │ │ │ │ + blcc 9c2b8c <__bss_end__@@Base+0x91bfec> │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - blvs 942c24 <__bss_end__@@Base+0x89bfec> │ │ │ │ - beq 643914 <__bss_end__@@Base+0x59ccdc> │ │ │ │ + blvs 942b94 <__bss_end__@@Base+0x89bff4> │ │ │ │ + beq 643884 <__bss_end__@@Base+0x59cce4> │ │ │ │ ldrmi r4, [ip], r4, lsl #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ svccs 0x0004f85e │ │ │ │ @ instruction: 0xf9b26a13 │ │ │ │ - bcs 4f7f4 │ │ │ │ - blvc c2e3c <__bss_end__@@Base+0x1c204> │ │ │ │ - blmi 42e40 │ │ │ │ - blpl 142e44 <__bss_end__@@Base+0x9c20c> │ │ │ │ - blvc 11030d8 <__bss_end__@@Base+0x105c4a0> │ │ │ │ - blmi 10c30d0 <__bss_end__@@Base+0x101c498> │ │ │ │ - blpl 11c30d8 <__bss_end__@@Base+0x111c4a0> │ │ │ │ - blvc 2030a4 <__bss_end__@@Base+0x15c46c> │ │ │ │ - blvc 14301c <__bss_end__@@Base+0x9c3e4> │ │ │ │ - blvc 183024 <__bss_end__@@Base+0xdc3ec> │ │ │ │ - blpl ff2032d8 <__bss_end__@@Base+0xff15c6a0> │ │ │ │ + bcs 4f764 │ │ │ │ + blvc c2dac <__bss_end__@@Base+0x1c20c> │ │ │ │ + blmi 42db0 │ │ │ │ + blpl 142db4 <__bss_end__@@Base+0x9c214> │ │ │ │ + blvc 1103048 <__bss_end__@@Base+0x105c4a8> │ │ │ │ + blmi 10c3040 <__bss_end__@@Base+0x101c4a0> │ │ │ │ + blpl 11c3048 <__bss_end__@@Base+0x111c4a8> │ │ │ │ + blvc 203014 <__bss_end__@@Base+0x15c474> │ │ │ │ + blvc 142f8c <__bss_end__@@Base+0x9c3ec> │ │ │ │ + blvc 182f94 <__bss_end__@@Base+0xdc3f4> │ │ │ │ + blpl ff203248 <__bss_end__@@Base+0xff15c6a8> │ │ │ │ @ instruction: 0xf1a3dd21 │ │ │ │ - blx 48987e <__bss_end__@@Base+0x3e2c46> │ │ │ │ + blx 4897ee <__bss_end__@@Base+0x3e2c4e> │ │ │ │ ldc 2, cr8, [r3, #40] @ 0x28 │ │ │ │ tstcc r8, #6144 @ 0x1800 │ │ │ │ - blne c2e74 <__bss_end__@@Base+0x1c23c> │ │ │ │ - blmi 142e78 <__bss_end__@@Base+0x9c240> │ │ │ │ - blvc 10c310c <__bss_end__@@Base+0x101c4d4> │ │ │ │ - blne 11030f8 <__bss_end__@@Base+0x105c4c0> │ │ │ │ - blmi 11c3108 <__bss_end__@@Base+0x111c4d0> │ │ │ │ - blvc 2030d8 <__bss_end__@@Base+0x15c4a0> │ │ │ │ - blvc 83044 <__bss_start@@Base+0x27fa4> │ │ │ │ - blvc 143054 <__bss_end__@@Base+0x9c41c> │ │ │ │ - blmi ff20330c <__bss_end__@@Base+0xff15c6d4> │ │ │ │ - blmi 118331c <__bss_end__@@Base+0x10dc6e4> │ │ │ │ - blx 443414 <__bss_end__@@Base+0x39c7dc> │ │ │ │ + blne c2de4 <__bss_end__@@Base+0x1c244> │ │ │ │ + blmi 142de8 <__bss_end__@@Base+0x9c248> │ │ │ │ + blvc 10c307c <__bss_end__@@Base+0x101c4dc> │ │ │ │ + blne 1103068 <__bss_end__@@Base+0x105c4c8> │ │ │ │ + blmi 11c3078 <__bss_end__@@Base+0x111c4d8> │ │ │ │ + blvc 203048 <__bss_end__@@Base+0x15c4a8> │ │ │ │ + blvc 82fb4 <__bss_start@@Base+0x27fac> │ │ │ │ + blvc 142fc4 <__bss_end__@@Base+0x9c424> │ │ │ │ + blmi ff20327c <__bss_end__@@Base+0xff15c6dc> │ │ │ │ + blmi 118328c <__bss_end__@@Base+0x10dc6ec> │ │ │ │ + blx 443384 <__bss_end__@@Base+0x39c7e4> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {6} │ │ │ │ addsmi r5, r3, #68, 22 @ 0x11000 │ │ │ │ andvs sp, r8, r1, ror #3 │ │ │ │ - blpl c2e64 <__bss_end__@@Base+0x1c22c> │ │ │ │ + blpl c2dd4 <__bss_end__@@Base+0x1c234> │ │ │ │ smlatbvs ip, r4, fp, fp │ │ │ │ andcc r4, r1, ip, lsl #12 │ │ │ │ strbmi r3, [r8, #-280] @ 0xfffffee8 │ │ │ │ @ instruction: 0xf8ddd1b8 │ │ │ │ strbtmi r8, [r3], -r0 │ │ │ │ strtmi r4, [r0], -r4, lsl #13 │ │ │ │ svcvs 0x00a9461c │ │ │ │ vqrdmulh.s d15, d12, d8 │ │ │ │ - bl 58af4 │ │ │ │ - bl 48594 │ │ │ │ + bl 58a64 │ │ │ │ + bl 48504 │ │ │ │ stmdavs r2, {r2, r3, r6, r8} │ │ │ │ @ instruction: 0xf8236900 │ │ │ │ addsmi r2, r9, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf108d1f9 │ │ │ │ ldrcc r0, [r0, -r1, lsl #16] │ │ │ │ svceq 0x000af1b8 │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf50d4a20 │ │ │ │ - blmi 6d7dac <__bss_end__@@Base+0x631174> │ │ │ │ + blmi 6d7d1c <__bss_end__@@Base+0x63117c> │ │ │ │ ldrbtmi r3, [sl], #-444 @ 0xfffffe44 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd123 │ │ │ │ eorslt r4, r1, r0, asr #26 │ │ │ │ - blhi c2bbc <__bss_end__@@Base+0x1bf84> │ │ │ │ + blhi c2b2c <__bss_end__@@Base+0x1bf8c> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf04f4623 │ │ │ │ and r0, r3, r0, lsl #16 │ │ │ │ @ instruction: 0x4698691a │ │ │ │ ldrmi fp, [r3], -r2, lsl #3 │ │ │ │ - blvc c2f2c <__bss_end__@@Base+0x1c2f4> │ │ │ │ - blvc ff1833b4 <__bss_end__@@Base+0xff0dc77c> │ │ │ │ - blx 4434ac <__bss_end__@@Base+0x39c874> │ │ │ │ + blvc c2e9c <__bss_end__@@Base+0x1c2fc> │ │ │ │ + blvc ff183324 <__bss_end__@@Base+0xff0dc784> │ │ │ │ + blx 44341c <__bss_end__@@Base+0x39c87c> │ │ │ │ @ instruction: 0xf1b8d5f4 │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0xf8c8610b │ │ │ │ @ instruction: 0xe7b41010 │ │ │ │ tstvs sl, r9, lsl r1 │ │ │ │ @ instruction: 0x461ce7b1 │ │ │ │ @ instruction: 0xf7fbe7ad │ │ │ │ - svclt 0x0000ed5a │ │ │ │ + svclt 0x0000ed7e │ │ │ │ ... │ │ │ │ - ldrdeq r0, [r5], -ip │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r4, ip, ror #8 │ │ │ │ - andeq r0, r5, sl, lsr #17 │ │ │ │ - ldrdeq r0, [r0], -r4 │ │ │ │ - andeq r0, r5, r2, asr r7 │ │ │ │ + andeq r0, r5, ip, ror #18 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r2, r4, r8, ror r4 │ │ │ │ + andeq r0, r5, sl, lsr r9 │ │ │ │ + andeq r0, r0, ip, asr #5 │ │ │ │ + andeq r0, r5, r2, ror #15 │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xe018f8df │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ stmia lr!, {r1, r2, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ ldm ip, {r0, r1, r2, r3} │ │ │ │ stm lr, {r0, r1} │ │ │ │ @ instruction: 0xf85d0003 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - andeq r0, r5, r0, lsl sl │ │ │ │ + muleq r5, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - tstmi ip, #3424256 @ 0x344000 │ │ │ │ - strmi fp, [sl], r9, lsl #1 │ │ │ │ - stccs 6, cr4, [r0], {6} │ │ │ │ - adcshi pc, pc, r0, asr #6 │ │ │ │ - addeq lr, r4, r3, lsl #22 │ │ │ │ - @ instruction: 0xf8532200 │ │ │ │ - addmi r1, r3, #4, 22 @ 0x1000 │ │ │ │ + andsmi lr, ip, #3424256 @ 0x344000 │ │ │ │ + strmi fp, [r9], r9, lsl #1 │ │ │ │ + stccs 6, cr4, [r0], {5} │ │ │ │ + adcshi pc, r5, r0, asr #6 │ │ │ │ + addeq lr, r4, r2, lsl #22 │ │ │ │ + @ instruction: 0xf8522300 │ │ │ │ + addmi r1, r2, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0x1002f9b1 │ │ │ │ - mvnsle r4, sl, lsl #8 │ │ │ │ - ldrdcc pc, [r0], -sl │ │ │ │ - stmib sp, {r0, r8, sp}^ │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ - ldrbtmi r4, [sl], #-2648 @ 0xfffff5a8 │ │ │ │ + mvnsle r4, fp, lsl #8 │ │ │ │ + @ instruction: 0x46284956 │ │ │ │ + ldrdcs pc, [r0], -r9 │ │ │ │ + strls r4, [r0], #-1145 @ 0xfffffb87 │ │ │ │ stc 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - tstcs ip, #3571712 @ 0x368000 │ │ │ │ - vldmdble pc!, {s5-s4} │ │ │ │ - ldrsbls pc, [r4, #-143] @ 0xffffff71 @ │ │ │ │ - stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + tstcs ip, #3555328 @ 0x364000 │ │ │ │ + vldmdble fp!, {s5-s4} │ │ │ │ + ldrdhi pc, [r4, #-143] @ 0xffffff71 │ │ │ │ + bleq 143fa0 <__bss_end__@@Base+0x9d400> │ │ │ │ @ instruction: 0xf04f2701 │ │ │ │ - ldrbtmi r0, [r9], #2816 @ 0xb00 │ │ │ │ - svccc 0x0004f858 │ │ │ │ + ldrbtmi r0, [r8], #2560 @ 0xa00 │ │ │ │ + svccc 0x0004f85b │ │ │ │ @ instruction: 0x1002f9b3 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, fp, sp, lr} │ │ │ │ - ldrcc sp, [r8], #-3358 @ 0xfffff2e2 │ │ │ │ - ldc 5, cr2, [r4, #-0] │ │ │ │ - ldrtmi r7, [fp], -r2, lsl #22 │ │ │ │ - tstcs r1, sl, asr #12 │ │ │ │ - strcc r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - blvc 143008 <__bss_end__@@Base+0x9c3d0> │ │ │ │ - ldc 7, cr3, [r4, #-4] │ │ │ │ - ldrcc r7, [r8], #-2820 @ 0xfffff4fc │ │ │ │ - blvc c3014 <__bss_end__@@Base+0x1c3dc> │ │ │ │ - blvc 342e34 <__bss_end__@@Base+0x29c1fc> │ │ │ │ - blvc 4301c │ │ │ │ - ldcl 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ - ldrdcc pc, [r0], -r8 │ │ │ │ - @ instruction: 0x3002f9b3 │ │ │ │ - stclle 2, cr4, [r4], #684 @ 0x2ac │ │ │ │ - ldrsbtcs pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - bleq 83e2c <__bss_start@@Base+0x28d8c> │ │ │ │ - ldclle 5, cr4, [r5], {90} @ 0x5a │ │ │ │ - ldrsbtvc pc, [r4], #-138 @ 0xffffff76 @ │ │ │ │ - vstrle s5, [r9, #-0] │ │ │ │ - svccc 0x00044b3b │ │ │ │ - ldrdlt pc, [ip], #143 @ 0x8f @ │ │ │ │ - ldrbtmi r2, [fp], #-1281 @ 0xfffffaff │ │ │ │ - blmi eac634 <__bss_end__@@Base+0xe059fc> │ │ │ │ - stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldrbtmi r4, [fp], #-1275 @ 0xfffffb05 │ │ │ │ - @ instruction: 0xf8579307 │ │ │ │ - ldmib r3, {r2, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - bcs 8254 │ │ │ │ - @ instruction: 0xf7ffd040 │ │ │ │ - @ instruction: 0x465af817 │ │ │ │ - tstcs r1, r3, lsl #12 │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - ldmdavs fp!, {r1, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + ldrcc sp, [r8], #-3357 @ 0xfffff2e3 │ │ │ │ + ldc 6, cr2, [r4, #-0] │ │ │ │ + ldrtmi r7, [sl], -r2, lsl #22 │ │ │ │ + strtmi r4, [r8], -r1, asr #12 │ │ │ │ + strcc r3, [r1, -r1, lsl #12] │ │ │ │ + blvc 142f74 <__bss_end__@@Base+0x9c3d4> │ │ │ │ + ldc 4, cr3, [r4, #-96] @ 0xffffffa0 │ │ │ │ + vstr d7, [sp, #40] @ 0x28 │ │ │ │ + vldr d7, [r4, #-8] │ │ │ │ + vstr d7, [sp, #48] @ 0x30 │ │ │ │ + @ instruction: 0xf7fb7b00 │ │ │ │ + @ instruction: 0xf8dbecfe │ │ │ │ + @ instruction: 0xf9b33000 │ │ │ │ + adcsmi r3, r3, #2 │ │ │ │ + @ instruction: 0xf8d9dce5 │ │ │ │ + @ instruction: 0xf10a2070 │ │ │ │ + ldrbmi r0, [r2, #-2561] @ 0xfffff5ff │ │ │ │ + @ instruction: 0xf8d9dcd6 │ │ │ │ + bcs 1fb44 │ │ │ │ + blmi e3ee90 <__bss_end__@@Base+0xd982f0> │ │ │ │ + @ instruction: 0xf8df3e04 │ │ │ │ + strcs sl, [r1], #-224 @ 0xffffff20 │ │ │ │ + movwls r4, #25723 @ 0x647b │ │ │ │ + @ instruction: 0xf04f4b36 │ │ │ │ + ldrbtmi r0, [sl], #2048 @ 0x800 │ │ │ │ + movwls r4, #29819 @ 0x747b │ │ │ │ + svccc 0x0004f856 │ │ │ │ + andeq lr, r9, #3457024 @ 0x34c000 │ │ │ │ + eorsle r2, sp, r0, lsl #20 │ │ │ │ + @ instruction: 0xf82ef7ff │ │ │ │ + @ instruction: 0x46024651 │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + ldmdavs r3!, {r2, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6a98 │ │ │ │ - ldmdavs ip!, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ - strmi r4, [r3], -lr, lsr #20 │ │ │ │ - @ instruction: 0xf9b42101 │ │ │ │ - ldrbtmi r0, [sl], #-2 │ │ │ │ - ldrtmi r9, [r0], -r0 │ │ │ │ - stcl 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - @ instruction: 0xf9b3683b │ │ │ │ - blcs 13a70 │ │ │ │ - @ instruction: 0xf8dfdd10 │ │ │ │ - strcs r8, [r0], #-160 @ 0xffffff60 │ │ │ │ - @ instruction: 0x462b44f8 │ │ │ │ - strbmi r2, [r2], -r1, lsl #2 │ │ │ │ - strmi r4, [sp], #-1584 @ 0xfffff9d0 │ │ │ │ - ldc 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ - strcc r6, [r1], #-2107 @ 0xfffff7c5 │ │ │ │ + ldmdavs r3!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + strmi r4, [r2], -fp, lsr #18 │ │ │ │ + @ instruction: 0xf9b34628 │ │ │ │ + ldrbtmi r3, [r9], #-2 │ │ │ │ + stcl 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf9b36833 │ │ │ │ + blcs 139d4 │ │ │ │ + svcmi 0x0026dd10 │ │ │ │ + bleq 43b10 │ │ │ │ + @ instruction: 0x4622447f │ │ │ │ + @ instruction: 0x46284639 │ │ │ │ + bleq 83e0c <__bss_start@@Base+0x28e04> │ │ │ │ + ldc 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + strcc r6, [r1], #-2099 @ 0xfffff7cd │ │ │ │ @ instruction: 0x3002f9b3 │ │ │ │ - ldclle 2, cr4, [r2], #652 @ 0x28c │ │ │ │ - andcs r4, sl, r1, lsr r6 │ │ │ │ - ldc 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ - ldrsbtcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ - stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - stclle 5, cr4, [r2], {75} @ 0x4b │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - stmdacc r0, {r1, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + ldclle 5, cr4, [r2], #364 @ 0x16c │ │ │ │ + andcs r4, sl, r9, lsr #12 │ │ │ │ + ldcl 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + ldrsbtcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ + stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ + stclle 5, cr4, [r5], {67} @ 0x43 │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + stmdacc r0, {r2, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andlt r4, r9, r0, asr #4 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bfieq r8, fp, #16, #12 │ │ │ │ - @ instruction: 0xf7fed50c │ │ │ │ - ldmdavs sl!, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - tstcs r1, r3, lsl #12 │ │ │ │ - @ instruction: 0xf9b24630 │ │ │ │ - andls r2, r0, #2 │ │ │ │ - @ instruction: 0xf7fb9a07 │ │ │ │ - strb lr, [r5, sl, lsl #25] │ │ │ │ - @ instruction: 0xffc6f7fe │ │ │ │ - @ instruction: 0x4603683a │ │ │ │ - ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0x2002f9b2 │ │ │ │ - bls 1ac2e8 <__bss_end__@@Base+0x1056b0> │ │ │ │ - ldcl 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ - andcs lr, r0, #184, 14 @ 0x2e00000 │ │ │ │ - svclt 0x0000e748 │ │ │ │ - andeq r2, r4, r6, lsl #5 │ │ │ │ - andeq r2, r4, r6, ror r2 │ │ │ │ - andeq r2, r4, sl, lsr r2 │ │ │ │ - andeq r2, r4, r4, lsl r2 │ │ │ │ - andeq r2, r4, lr, lsl r2 │ │ │ │ - andeq r2, r4, r2, ror #3 │ │ │ │ - andeq r2, r4, r4, lsl #29 │ │ │ │ - blvc ec3190 <__bss_end__@@Base+0xe1c558> │ │ │ │ + @ instruction: 0xf7fed50a │ │ │ │ + ldmdavs r3!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r1, r9, sl, lr} │ │ │ │ + @ instruction: 0xf9b34628 │ │ │ │ + @ instruction: 0xf7fb3002 │ │ │ │ + bfi lr, r0, (invalid: 25:7) │ │ │ │ + @ instruction: 0xffe2f7fe │ │ │ │ + @ instruction: 0x46026833 │ │ │ │ + strtmi r9, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0x3002f9b3 │ │ │ │ + stc 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + movwcs lr, #1980 @ 0x7bc │ │ │ │ + svclt 0x0000e752 │ │ │ │ + muleq r4, r4, r2 │ │ │ │ + andeq r2, r4, r2, lsl #5 │ │ │ │ + andeq r2, r4, r8, asr #4 │ │ │ │ + andeq r2, r4, r2, lsr #4 │ │ │ │ + andeq r2, r4, ip, lsr #4 │ │ │ │ + strdeq r2, [r4], -r2 @ │ │ │ │ + andeq r3, r4, r4, ror #1 │ │ │ │ + blvc f030ec <__bss_end__@@Base+0xe5c54c> │ │ │ │ ldrblt r6, [r0, #-3843]! @ 0xfffff0fd │ │ │ │ vstr d2, [r0] │ │ │ │ vstmdble r4!, {d23-} │ │ │ │ cdp 15, 11, cr6, cr0, cr5, {2} │ │ │ │ vmov.f64 d6, d7 │ │ │ │ strcs r5, [r0], #-2887 @ 0xfffff4b9 │ │ │ │ ssatmi r2, #13, r8, lsl #12 │ │ │ │ vdiveq.f64 d14, d3, d5 │ │ │ │ - blcc 145ca8 <__bss_end__@@Base+0x9f070> │ │ │ │ + blcc 145c04 <__bss_end__@@Base+0x9f064> │ │ │ │ @ instruction: 0x1002f9b3 │ │ │ │ svclt 0x00c42900 │ │ │ │ - blx 4623b2 <__bss_end__@@Base+0x3bb77a> │ │ │ │ - stcle 2, cr3, [pc, #-24] @ 7b30 │ │ │ │ - blcs 43198 │ │ │ │ + blx 46230e <__bss_end__@@Base+0x3bb76e> │ │ │ │ + stcle 2, cr3, [pc, #-24] @ 7a8c │ │ │ │ + blcs 430f4 │ │ │ │ ldc 3, cr3, [r3, #-96] @ 0xffffffa0 │ │ │ │ vldr d3, [r3, #-16] │ │ │ │ addsmi r4, sl, #2048 @ 0x800 │ │ │ │ - blpl c3430 <__bss_end__@@Base+0x1c7f8> │ │ │ │ - blvs 103438 <__bss_end__@@Base+0x5c800> │ │ │ │ - blvc 143440 <__bss_end__@@Base+0x9c808> │ │ │ │ + blpl c338c <__bss_end__@@Base+0x1c7ec> │ │ │ │ + blvs 103394 <__bss_end__@@Base+0x5c7f4> │ │ │ │ + blvc 14339c <__bss_end__@@Base+0x9c7fc> │ │ │ │ strmi sp, [ip], #-496 @ 0xfffffe10 │ │ │ │ mvnle r4, r6, ror #11 │ │ │ │ cdp 3, 0, cr11, cr4, cr12, {7} │ │ │ │ @ instruction: 0x21184a90 │ │ │ │ - blne ff943658 <__bss_end__@@Base+0xff89ca20> │ │ │ │ - blcs 83590 <__bss_start@@Base+0x284f0> │ │ │ │ - blcc 83598 <__bss_start@@Base+0x284f8> │ │ │ │ - blmi 835a0 <__bss_start@@Base+0x28500> │ │ │ │ - blcs 543188 <__bss_end__@@Base+0x49c550> │ │ │ │ - blcc 5c318c <__bss_end__@@Base+0x51c554> │ │ │ │ - blmi 643190 <__bss_end__@@Base+0x59c558> │ │ │ │ - blcc 145ce8 <__bss_end__@@Base+0x9f0b0> │ │ │ │ + blne ff9435b4 <__bss_end__@@Base+0xff89ca14> │ │ │ │ + blcs 834ec <__bss_start@@Base+0x284e4> │ │ │ │ + blcc 834f4 <__bss_start@@Base+0x284ec> │ │ │ │ + blmi 834fc <__bss_start@@Base+0x284f4> │ │ │ │ + blcs 5430e4 <__bss_end__@@Base+0x49c544> │ │ │ │ + blcc 5c30e8 <__bss_end__@@Base+0x51c548> │ │ │ │ + blmi 6430ec <__bss_end__@@Base+0x59c54c> │ │ │ │ + blcc 145c44 <__bss_end__@@Base+0x9f0a4> │ │ │ │ @ instruction: 0x2002f9b3 │ │ │ │ svclt 0x00c42a00 │ │ │ │ - blx 4a240e <__bss_end__@@Base+0x3fb7d6> │ │ │ │ - ldcle 2, cr3, [pc, #-4] @ 7ba0 │ │ │ │ - blvc c31f4 <__bss_end__@@Base+0x1c5bc> │ │ │ │ + blx 4a236a <__bss_end__@@Base+0x3fb7ca> │ │ │ │ + ldcle 2, cr3, [pc, #-4] @ 7afc │ │ │ │ + blvc c3150 <__bss_end__@@Base+0x1c5b0> │ │ │ │ ldc 3, cr3, [r3, #-96] @ 0xffffffa0 │ │ │ │ vldr d1, [r3, #-24] @ 0xffffffe8 │ │ │ │ vadd.f64 d5, d7, d2 │ │ │ │ vldr d7, [r0, #268] @ 0x10c │ │ │ │ vmov.32 r6, d1[1] │ │ │ │ vsub.f64 d1, d5, d2 │ │ │ │ vnmul.f64 d5, d7, d4 │ │ │ │ vmla.f64 d7, d1, d7 │ │ │ │ vmla.f64 d7, d5, d1 │ │ │ │ vmov.f64 d7, #21 @ 0x40a80000 5.250 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vsqrt.f64 d22, d5 │ │ │ │ strle pc, [r1, #-2576] @ 0xfffff5f0 │ │ │ │ - blpl 6c31e0 <__bss_end__@@Base+0x61c5a8> │ │ │ │ + blpl 6c313c <__bss_end__@@Base+0x61c59c> │ │ │ │ @ instruction: 0xd1df429a │ │ │ │ bicsle r4, r3, lr, lsr #11 │ │ │ │ andcs fp, r0, #112, 26 @ 0x1c00 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ ldcllt 3, cr2, [r0, #-80]! @ 0xffffffb0 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 1430c4 <__bss_end__@@Base+0x9c48c> │ │ │ │ + blhi 143024 <__bss_end__@@Base+0x9c484> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldcleq 8, cr15, [r8, #816] @ 0x330 │ │ │ │ @ instruction: 0xf8dfb0fd │ │ │ │ - strcs r3, [r0], -ip, ror #8 │ │ │ │ + @ instruction: 0x26003474 │ │ │ │ ldrbtmi sl, [fp], #-3387 @ 0xfffff2c5 │ │ │ │ tstls r6, r2, lsl #12 │ │ │ │ @ instruction: 0xf8dfac1c │ │ │ │ - movwls r1, #33888 @ 0x8460 │ │ │ │ - ldrbcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ + movwls r1, #33896 @ 0x8468 │ │ │ │ + strbtcc pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ rsbvs r4, r0, r9, ror r4 │ │ │ │ rscvs r4, r6, r8, lsr #12 │ │ │ │ stmiapl fp, {r1, r2, r5, r6, r8, sp, lr}^ │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ cmnls fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ adcvs r6, r3, r5, lsr #32 │ │ │ │ - @ instruction: 0xf892f00c │ │ │ │ + @ instruction: 0xf94ef00c │ │ │ │ strtmi r9, [r0], -r9 │ │ │ │ - @ instruction: 0xf932f7ff │ │ │ │ + @ instruction: 0xf942f7ff │ │ │ │ cmple r1, r9, lsl #16 │ │ │ │ - strtpl pc, [r8], #-2271 @ 0xfffff721 │ │ │ │ + ldrtpl pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ ldrbtmi r4, [sp], #-1568 @ 0xfffff9e0 │ │ │ │ strvc pc, [r8, #-2261]! @ 0xfffff72b │ │ │ │ - @ instruction: 0xf928f7ff │ │ │ │ + @ instruction: 0xf938f7ff │ │ │ │ teqle r7, r9, lsl #16 │ │ │ │ strcc pc, [r8, #-2261]! @ 0xfffff72b │ │ │ │ @ instruction: 0xf8df2230 │ │ │ │ - vqshl.s8 d21, d4, d0 │ │ │ │ + vqshl.s8 d21, d12, d0 │ │ │ │ movwls r3, #20803 @ 0x5143 │ │ │ │ ldrbtmi r4, [sp], #-1587 @ 0xfffff9cd │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bls 187740 <__bss_end__@@Base+0xe0b08> │ │ │ │ + bls 187990 <__bss_end__@@Base+0xe0df0> │ │ │ │ ldrtmi r4, [r3], -r0, lsl #13 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ addseq r3, r2, r5, asr #2 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr11, {0} │ │ │ │ + @ instruction: 0xff5cf00b │ │ │ │ @ instruction: 0x900b42b7 │ │ │ │ addhi pc, r2, r0, asr #6 │ │ │ │ mvnls pc, #14614528 @ 0xdf0000 │ │ │ │ - blmi ffe595d0 <__bss_end__@@Base+0xffdb2998> │ │ │ │ + blmi ffed9530 <__bss_end__@@Base+0xffe32990> │ │ │ │ mvnge pc, #14614528 @ 0xdf0000 │ │ │ │ @ instruction: 0xf8df44f9 │ │ │ │ - ldrbtmi fp, [fp], #-996 @ 0xfffffc1c │ │ │ │ + ldrbtmi fp, [fp], #-1004 @ 0xfffffc14 │ │ │ │ stmibvs r6!, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [fp], #1274 @ 0x4fa │ │ │ │ @ instruction: 0x63a6f503 │ │ │ │ strtmi r9, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8f6f7ff │ │ │ │ + @ instruction: 0xf906f7ff │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - stmdacs r8, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r9, {r2, r4, ip, lr, pc} │ │ │ │ adchi pc, ip, r0 │ │ │ │ - bmi ffbd0cf0 <__bss_end__@@Base+0xffb2a0b8> │ │ │ │ - ldrbtmi r4, [sl], #-3047 @ 0xfffff419 │ │ │ │ + bmi ffc50c50 <__bss_end__@@Base+0xffbaa0b0> │ │ │ │ + ldrbtmi r4, [sl], #-3049 @ 0xfffff417 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, r0, r0, asr #32 │ │ │ │ + bichi pc, r3, r0, asr #32 │ │ │ │ rsbslt r4, sp, r0, lsr #12 │ │ │ │ - blhi 143000 <__bss_end__@@Base+0x9c3c8> │ │ │ │ + blhi 142f60 <__bss_end__@@Base+0x9c3c0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc 6, cr4, [r9, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf7ff8b02 │ │ │ │ - stmdacs r8, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ mvnle r2, r9, lsl #16 │ │ │ │ strcc pc, [r8, #-2267]! @ 0xfffff725 │ │ │ │ cdp 6, 0, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0xf7ff9be7 │ │ │ │ - stmdacs r8, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r9, r0 │ │ │ │ bicsle r2, r5, r9, lsl #16 │ │ │ │ - ldrbtmi r4, [fp], #-3035 @ 0xfffff425 │ │ │ │ + ldrbtmi r4, [fp], #-3037 @ 0xfffff423 │ │ │ │ @ instruction: 0x63a5f503 │ │ │ │ - bvc 43398 │ │ │ │ - blvc ff203830 <__bss_end__@@Base+0xff15cbf8> │ │ │ │ + bvc 432f8 │ │ │ │ + blvc ff203790 <__bss_end__@@Base+0xff15cbf0> │ │ │ │ andscs r6, r8, #1622016 @ 0x18c000 │ │ │ │ - ssatmi r4, #15, r7, asr #19 │ │ │ │ + ssatmi r4, #15, r9, asr #19 │ │ │ │ @ instruction: 0x36014415 │ │ │ │ adcsmi r4, r7, #2030043136 @ 0x79000000 │ │ │ │ @ instruction: 0x2c02fb03 │ │ │ │ movwmi pc, #15106 @ 0x3b02 @ │ │ │ │ ldc 4, cr4, [r1, #656] @ 0x290 │ │ │ │ vldr d2, [r1] │ │ │ │ vldr d3, [r1, #8] │ │ │ │ @@ -4581,655 +4567,648 @@ │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vmul.f64 d5, d6, d2 │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vstr d7, [r5, #-16] │ │ │ │ vstr d5, [r5, #-24] @ 0xffffffe8 │ │ │ │ vstr d6, [r5, #-16] │ │ │ │ orrle r7, lr, r2, lsl #22 │ │ │ │ - blcs 2e9d0 │ │ │ │ - cmpphi lr, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + blcs 2e930 │ │ │ │ + cmpphi r1, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8df2318 │ │ │ │ - andcs r9, r0, #244, 4 @ 0x4000000f │ │ │ │ - blx d91b2 <__bss_end__@@Base+0x3257a> │ │ │ │ + andcs r9, r0, #252, 4 @ 0xc000000f │ │ │ │ + blx d9112 <__bss_end__@@Base+0x32572> │ │ │ │ movwls r8, #29447 @ 0x7307 │ │ │ │ svcne 0x001d9b0b │ │ │ │ - stmib sp, {r0, r3, r4, r5, r7, r8, r9, fp, lr}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, fp, lr}^ │ │ │ │ ldrbtmi r5, [fp], #-514 @ 0xfffffdfe │ │ │ │ - blmi fee2ca08 <__bss_end__@@Base+0xfed85dd0> │ │ │ │ + blmi feeac968 <__bss_end__@@Base+0xfee05dc8> │ │ │ │ ldrbtmi r9, [fp], #-1293 @ 0xfffffaf3 │ │ │ │ strtmi r9, [r0], -ip, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbcc pc, [r0, #-2217] @ 0xfffff757 @ │ │ │ │ @ instruction: 0xf8c92300 │ │ │ │ @ instruction: 0xf8c93564 │ │ │ │ @ instruction: 0xf7ff3568 │ │ │ │ - @ instruction: 0xf020f865 │ │ │ │ - blcs 88a14 <__bss_start@@Base+0x2d974> │ │ │ │ + @ instruction: 0xf020f875 │ │ │ │ + blcs 88974 <__bss_start@@Base+0x2d96c> │ │ │ │ stmdacs r3, {r3, r6, ip, lr, pc} │ │ │ │ - rscshi pc, r8, r0, asr #32 │ │ │ │ + rscshi pc, r6, r0, asr #32 │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ @ instruction: 0xf8a90300 │ │ │ │ strtmi r3, [r0], -r0, asr #10 │ │ │ │ - @ instruction: 0xf856f7ff │ │ │ │ + @ instruction: 0xf866f7ff │ │ │ │ stmdacs r5, {r1, fp, ip, sp} │ │ │ │ movwge sp, #10489 @ 0x28f9 │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ ldrmi r4, [r8, -r3, lsl #8] │ │ │ │ andeq r0, r0, r1, asr r0 │ │ │ │ @ instruction: 0xffffffeb │ │ │ │ andeq r0, r0, fp, ror r0 │ │ │ │ @ instruction: 0xffffffeb │ │ │ │ andeq r0, r0, r1, asr r0 │ │ │ │ - andeq r0, r0, r7, lsr r1 │ │ │ │ + andeq r0, r0, r3, lsr r1 │ │ │ │ strcc pc, [r8, #-2266]! @ 0xfffff726 │ │ │ │ cdp 6, 0, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0xf7ff8be7 │ │ │ │ - stmdacs r8, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0062f47f │ │ │ │ strtmi r9, [r0], -r2, lsl #22 │ │ │ │ - blls c32b0 <__bss_end__@@Base+0x1c678> │ │ │ │ - @ instruction: 0xf830f7ff │ │ │ │ + blls c3210 <__bss_end__@@Base+0x1c670> │ │ │ │ + @ instruction: 0xf840f7ff │ │ │ │ @ instruction: 0xf47f2808 │ │ │ │ - blmi fe573c0c <__bss_end__@@Base+0xfe4ccfd4> │ │ │ │ + blmi fe5f3b6c <__bss_end__@@Base+0xfe54cfcc> │ │ │ │ @ instruction: 0xf503447b │ │ │ │ ldc 3, cr6, [r3, #-664] @ 0xfffffd68 │ │ │ │ strb r7, [r9, -r2, lsl #22]! │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ - ldcmi 0, cr8, [r1, #716] @ 0x2cc │ │ │ │ + ldcmi 0, cr8, [r3, #708] @ 0x2c4 │ │ │ │ ldrbtmi r9, [sp], #-2310 @ 0xfffff6fa │ │ │ │ eormi pc, r4, r5, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ + ldc2 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ strbeq pc, [r4, #-2245]! @ 0xfffff73b @ │ │ │ │ ldr r2, [lr, r1, lsl #10]! │ │ │ │ vmla.i8 d9, d9, d6 │ │ │ │ @ instruction: 0xf7fe4024 │ │ │ │ - @ instruction: 0xf8c9fd95 │ │ │ │ - blge 389438 <__bss_end__@@Base+0x2e2800> │ │ │ │ + @ instruction: 0xf8c9fdb1 │ │ │ │ + blge 389398 <__bss_end__@@Base+0x2e27f8> │ │ │ │ ldrmi r9, [ip], r4, lsl #6 │ │ │ │ ldrcs r6, [r8, -r3, ror #18] │ │ │ │ - ldrbtmi r4, [sp], #-3462 @ 0xfffff27a │ │ │ │ + ldrbtmi r4, [sp], #-3464 @ 0xfffff278 │ │ │ │ movwvc pc, #31491 @ 0x7b03 @ │ │ │ │ strtvs pc, [r8], r5, lsl #10 │ │ │ │ cdpgt 0, 0, cr5, cr15, cr6, {7} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ stmia ip!, {r0, r1, r2, r3, r9, sl, fp, lr, pc} │ │ │ │ cdpgt 0, 0, cr0, cr15, cr15, {0} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ - @ instruction: 0xf7fe4620 │ │ │ │ - stmdacs r9, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcshi pc, r2, r0, asr #32 │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + stmdacs r9, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + adchi pc, pc, r0, asr #32 │ │ │ │ strlt pc, [r8, #-2261]! @ 0xfffff72b │ │ │ │ svceq 0x0000f1bb │ │ │ │ - @ instruction: 0xf8dfdd41 │ │ │ │ - strcs sl, [r0, #-480] @ 0xfffffe20 │ │ │ │ + @ instruction: 0xf8dfdd3f │ │ │ │ + strcs sl, [r0, #-488] @ 0xfffffe18 │ │ │ │ ldrbtmi r9, [sl], #3591 @ 0xe07 │ │ │ │ @ instruction: 0xf8dae012 │ │ │ │ ldrtmi r3, [r6], r8, lsr #10 │ │ │ │ ldrcc r3, [r8], -r1, lsl #10 │ │ │ │ - blx 1d95b6 <__bss_end__@@Base+0x13297e> │ │ │ │ + blx 1d9516 <__bss_end__@@Base+0x132976> │ │ │ │ @ instruction: 0xf1a38303 │ │ │ │ ldm ip!, {r3, r4, sl, fp} │ │ │ │ stmia lr!, {r0, r1, r2, r3} │ │ │ │ ldm ip, {r0, r1, r2, r3} │ │ │ │ stm lr, {r0, r1} │ │ │ │ - eorle r0, r8, r3 │ │ │ │ + eorle r0, r6, r3 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - stmdacs r9, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 1abc2c8 <__bss_end__@@Base+0x1a15690> │ │ │ │ + stmdacs r9, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 1b3c228 <__bss_end__@@Base+0x1a95688> │ │ │ │ stmdavs r6!, {r3, r9, fp, ip, pc} │ │ │ │ - stmdbmi r9!, {r0, r2, r5, r7, fp, sp, lr}^ │ │ │ │ - bmi 1a5e288 <__bss_end__@@Base+0x19b7650> │ │ │ │ + ldmpl r4, {r0, r2, r5, r7, fp, sp, lr}^ │ │ │ │ + strtmi r4, [fp], -sl, ror #18 │ │ │ │ + stmdavs r0!, {r1, r3, r5, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1145 @ 0xfffffb87 │ │ │ │ - ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ - smlabtpl r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf7fb2101 │ │ │ │ - stmdbmi r5!, {r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bmi 195981c <__bss_end__@@Base+0x18b2be4> │ │ │ │ - ldrbtmi r6, [r9], #-2080 @ 0xfffff7e0 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - mrscs r5, (UNDEF: 17) │ │ │ │ - b 10c5f4c <__bss_end__@@Base+0x101f314> │ │ │ │ - bls 2c1a74 <__bss_end__@@Base+0x21ae3c> │ │ │ │ + ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ + b 1545e94 <__bss_end__@@Base+0x149f2f4> │ │ │ │ + strtmi r6, [fp], -r0, lsr #16 │ │ │ │ + ldrtmi r4, [r2], -r6, ror #24 │ │ │ │ + ldrbtmi r4, [ip], #-2406 @ 0xfffff69a │ │ │ │ + ldrbtmi r9, [r9], #-1024 @ 0xfffffc00 │ │ │ │ + b 12c5ea8 <__bss_end__@@Base+0x121f308> │ │ │ │ + bls 2c19d8 <__bss_end__@@Base+0x21ae38> │ │ │ │ strbcc pc, [r0, #-2226] @ 0xfffff74e @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strbcc pc, [r0, #-2210] @ 0xfffff75e @ │ │ │ │ - bls 141cb8 <__bss_end__@@Base+0x9b080> │ │ │ │ + bls 141c1c <__bss_end__@@Base+0x9b07c> │ │ │ │ stmdbls r7, {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0016965 │ │ │ │ - blls c6ccc <__bss_end__@@Base+0x20094> │ │ │ │ + blls c6b08 <__bss_end__@@Base+0x1ff68> │ │ │ │ @ instruction: 0xf8439a03 │ │ │ │ andcc r0, r1, #4, 30 │ │ │ │ movwls r9, #8707 @ 0x2203 │ │ │ │ - blx 150bf2 <__bss_end__@@Base+0xa9fba> │ │ │ │ + blx 150b4e <__bss_end__@@Base+0xa9fae> │ │ │ │ rscpl r3, r0, r3, lsl #6 │ │ │ │ addsmi r9, r3, #5120 @ 0x1400 │ │ │ │ - svcge 0x0025f47f │ │ │ │ - vtst.8 q10, q0, q1 │ │ │ │ + svcge 0x0027f47f │ │ │ │ + vtst.8 q10, q0, │ │ │ │ movwcs r3, #357 @ 0x165 │ │ │ │ ldrbtmi r2, [r8], #-640 @ 0xfffffd80 │ │ │ │ @ instruction: 0xf00b9d0d │ │ │ │ - blls 28742c <__bss_end__@@Base+0x1e07f4> │ │ │ │ + blls 287680 <__bss_end__@@Base+0x1e0ae0> │ │ │ │ strcs r9, [r0], -r5, lsl #30 │ │ │ │ strmi r6, [r4], -r3 │ │ │ │ strbvs r9, [r3, -fp, lsl #22] │ │ │ │ strvs r6, [r6, r7, lsl #14] │ │ │ │ stc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0x46394633 │ │ │ │ movwcc lr, #4098 @ 0x1002 │ │ │ │ mulle r7, r9, r2 │ │ │ │ svccs 0x0004f855 │ │ │ │ - bcs 22a20 │ │ │ │ + bcs 2297c │ │ │ │ @ instruction: 0x4620d0f7 │ │ │ │ - blx fe2c5fde <__bss_end__@@Base+0xfe21f3a6> │ │ │ │ + blx fe545f3a <__bss_end__@@Base+0xfe49f39a> │ │ │ │ @ instruction: 0xf00b4640 │ │ │ │ - @ instruction: 0xe682fdb3 │ │ │ │ + @ instruction: 0xe684fe71 │ │ │ │ strcc r9, [r1, #-3596] @ 0xfffff1f4 │ │ │ │ vmla.i8 d9, d6, d6 │ │ │ │ @ instruction: 0xf7fe4024 │ │ │ │ - @ instruction: 0xf8c6fceb │ │ │ │ - str r0, [ip, -r8, ror #10] │ │ │ │ + @ instruction: 0xf8c6fd09 │ │ │ │ + str r0, [lr, -r8, ror #10] │ │ │ │ stmiavs r3!, {r8, sl, sp}^ │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mrrcne 0, 14, r6, sl, cr5 │ │ │ │ - blcs 2bc010 <__bss_end__@@Base+0x2153d8> │ │ │ │ + blcs 2bbf6c <__bss_end__@@Base+0x2153cc> │ │ │ │ stmiavs r5!, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - stmdbls r8, {r4, r5, r9, fp, lr} │ │ │ │ - blmi d620b0 <__bss_end__@@Base+0xcbb478> │ │ │ │ - smlabbcs r1, ip, r8, r5 │ │ │ │ - ldrbtmi r4, [fp], #-2612 @ 0xfffff5cc │ │ │ │ - ldrbtmi r6, [sl], #-2080 @ 0xfffff7e0 │ │ │ │ - ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf7fb9500 │ │ │ │ - @ instruction: 0xe78ce9dc │ │ │ │ - @ instruction: 0xf7fb6860 │ │ │ │ - stmdacs sl, {r1, r2, r9, fp, sp, lr, pc} │ │ │ │ - andle r6, r2, r0, lsr #2 │ │ │ │ - bicsle r3, lr, r1 │ │ │ │ - stmiavs r5!, {r0, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strb r3, [r3, r1, lsl #10]! │ │ │ │ - bls 21acd4 <__bss_end__@@Base+0x17409c> │ │ │ │ - stmiavs r5!, {r1, r2, r5, fp, sp, lr} │ │ │ │ - ldmpl r4, {r3, r5, r8, fp, lr}^ │ │ │ │ - ldrbtmi r4, [r9], #-2600 @ 0xfffff5d8 │ │ │ │ - @ instruction: 0xe76f447a │ │ │ │ - movwcs r4, #2087 @ 0x827 │ │ │ │ - vhsub.s8 d18, d16, d0 │ │ │ │ - ldrbtmi r3, [r8], #-357 @ 0xfffffe9b │ │ │ │ - stc2l 0, cr15, [r0], {11} │ │ │ │ - bls 2eec94 <__bss_end__@@Base+0x24805c> │ │ │ │ - andvs r4, r3, r4, lsl #12 │ │ │ │ - strvs r9, [r3, -r5, lsl #22] │ │ │ │ - stmib r0, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7ff231d │ │ │ │ - str pc, [sp, r7, asr #26]! │ │ │ │ - ldmib sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdeq r0, [r5], -lr │ │ │ │ - andeq r0, r5, ip, asr #7 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r3, r5, sl, asr #8 │ │ │ │ - andeq r1, r4, sl, lsr #30 │ │ │ │ - strdeq r3, [r5], -r8 │ │ │ │ + stmdbls r8, {r0, r1, r4, r5, r9, fp, lr} │ │ │ │ + blmi e2200c <__bss_end__@@Base+0xd7b46c> │ │ │ │ + ldrtmi r5, [r2], -ip, lsl #17 │ │ │ │ + ldrbtmi r4, [fp], #-2359 @ 0xfffff6c9 │ │ │ │ + ldrbtmi r6, [r9], #-2080 @ 0xfffff7e0 │ │ │ │ + strtmi r9, [fp], -r0, lsl #6 │ │ │ │ + stmib r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r2, r3, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + b b45f7c <__bss_end__@@Base+0xa9f3dc> │ │ │ │ + @ instruction: 0x6120280a │ │ │ │ + andcc sp, r1, r2 │ │ │ │ + ubfx sp, pc, #3, #7 │ │ │ │ + strcc r6, [r1, #-2213] @ 0xfffff75b │ │ │ │ + blmi 9c1f34 <__bss_end__@@Base+0x91b394> │ │ │ │ + stmdavs r6!, {r3, r9, fp, ip, pc} │ │ │ │ + ldmpl r4, {r0, r2, r5, r7, fp, sp, lr}^ │ │ │ │ + strtmi r4, [fp], -fp, lsr #18 │ │ │ │ + stmdavs r0!, {r0, r1, r3, r5, r9, fp, lr} │ │ │ │ + ldrbtmi r4, [sl], #-1145 @ 0xfffffb87 │ │ │ │ + ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ + stmib r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdami r8!, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + addcs r2, r0, #0, 6 │ │ │ │ + msrcc (UNDEF: 101), r0 │ │ │ │ + @ instruction: 0xf00b4478 │ │ │ │ + blls 2875b8 <__bss_end__@@Base+0x1e0a18> │ │ │ │ + strmi r9, [r4], -fp, lsl #20 │ │ │ │ + blls 15ffe8 <__bss_end__@@Base+0xb9448> │ │ │ │ + movwcs r6, #1795 @ 0x703 │ │ │ │ + tstcs sp, #192, 18 @ 0x300000 │ │ │ │ + stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf7fbe7a8 │ │ │ │ + svclt 0x0000e9c4 │ │ │ │ + andeq r0, r5, lr, ror r4 │ │ │ │ + andeq r0, r5, ip, ror #8 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r3, r5, r2, asr r4 │ │ │ │ + andeq r1, r4, r6, asr #30 │ │ │ │ + andeq r3, r5, r0, lsl #8 │ │ │ │ + strdeq r3, [r5], -sl │ │ │ │ + strdeq r3, [r5], -r4 │ │ │ │ strdeq r3, [r5], -r2 │ │ │ │ - andeq r3, r5, ip, ror #7 │ │ │ │ - andeq r3, r5, sl, ror #7 │ │ │ │ - andeq r0, r5, lr, lsl #6 │ │ │ │ - andeq r3, r5, r6, ror r3 │ │ │ │ - andeq r0, r5, ip, ror #11 │ │ │ │ - strdeq r3, [r5], -r0 │ │ │ │ + andeq r0, r5, lr, lsr #7 │ │ │ │ + andeq r3, r5, lr, ror r3 │ │ │ │ + andeq r0, r5, r4, lsl #13 │ │ │ │ + strdeq r3, [r5], -r8 │ │ │ │ + andeq r3, r5, r6, ror #5 │ │ │ │ ldrdeq r3, [r5], -lr │ │ │ │ - ldrdeq r3, [r5], -r6 │ │ │ │ - andeq r3, r5, r8, asr #4 │ │ │ │ - andeq r3, r5, r2, lsr r2 │ │ │ │ - andeq r3, r5, r6, lsl #4 │ │ │ │ - andeq r3, r5, r2, asr #3 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r1, r4, ip, asr sp │ │ │ │ - andeq r1, r4, r2, lsl ip │ │ │ │ - andeq r1, r4, sl, asr sp │ │ │ │ - strdeq r1, [r4], -r8 │ │ │ │ + andeq r3, r5, r0, asr r2 │ │ │ │ + andeq r3, r5, sl, lsr r2 │ │ │ │ + andeq r3, r5, lr, lsl #4 │ │ │ │ + andeq r3, r5, sl, asr #3 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r1, r4, ip, lsr #24 │ │ │ │ + andeq r1, r4, lr, ror #26 │ │ │ │ + andeq r1, r4, r2, ror sp │ │ │ │ andeq r1, r4, r2, lsl ip │ │ │ │ - andeq r1, r4, sl, lsr ip │ │ │ │ - andeq r1, r4, sl, lsr #22 │ │ │ │ - andeq r1, r4, lr, lsl ip │ │ │ │ - strdeq r1, [r4], -r4 │ │ │ │ - andeq r1, r4, r2, asr fp │ │ │ │ - @ instruction: 0xf7ff2100 │ │ │ │ - svclt 0x0000bd7f │ │ │ │ + andeq r1, r4, r2, lsr ip │ │ │ │ + andeq r1, r4, r6, asr ip │ │ │ │ + andeq r1, r4, sl, asr #22 │ │ │ │ + andeq r1, r4, r4, lsl fp │ │ │ │ + andeq r1, r4, r6, lsr ip │ │ │ │ + andeq r1, r4, r8, ror #22 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bd7b │ │ │ │ + @ instruction: 0xf7ff2100 │ │ │ │ + svclt 0x0000bd77 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpcs 4, 4, cr15, cr10, cr15, {2} │ │ │ │ - blhi c35d4 <__bss_end__@@Base+0x1c99c> │ │ │ │ + blhi c353c <__bss_end__@@Base+0x1c99c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ vmlaeq.f64 d14, d30, d28 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldrshle r4, [r9, #84]! @ 0x54 │ │ │ │ cdppl 5, 8, cr15, cr0, cr14, {5} │ │ │ │ stmibeq r8!, {r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclcs 5, cr15, [sl, #-692] @ 0xfffffd4c │ │ │ │ - @ instruction: 0xf2ad4ad6 │ │ │ │ - blmi ff5a35f8 <__bss_end__@@Base+0xff4fc9c0> │ │ │ │ + @ instruction: 0xf2ad4ad0 │ │ │ │ + blmi ff423560 <__bss_end__@@Base+0xff37c9c0> │ │ │ │ @ instruction: 0x4606447a │ │ │ │ - @ instruction: 0xf50d48d5 │ │ │ │ - strls r2, [r4], -sl, asr #8 │ │ │ │ + @ instruction: 0xf50d48cf │ │ │ │ + strls r2, [r5], -sl, asr #8 │ │ │ │ vrhadd.s8 d2, d4, d0 │ │ │ │ ldrbtmi r6, [r8], #-1060 @ 0xfffffbdc │ │ │ │ strcs r5, [r0, #-2259] @ 0xfffff72d │ │ │ │ - stmibvs r5, {r0, r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 12c559c <__bss_end__@@Base+0x121e964> │ │ │ │ + bvs ff185500 <__bss_end__@@Base+0xff0de960> │ │ │ │ + blhi ff18374c <__bss_end__@@Base+0xff0dcbac> │ │ │ │ eorvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ - blcs ff2037f4 <__bss_end__@@Base+0xff15cbbc> │ │ │ │ + mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ + blcs ff08375c <__bss_end__@@Base+0xfefdcbbc> │ │ │ │ ldmdage r2!, {r2, r9, sl, lr} │ │ │ │ andsvs sl, sp, r3, lsr #22 │ │ │ │ - blvc 2855b0 <__bss_end__@@Base+0x1de978> │ │ │ │ - blne 10c3c48 <__bss_end__@@Base+0x101d010> │ │ │ │ - bleq 10c3c4c <__bss_end__@@Base+0x101d014> │ │ │ │ - stc2l 0, cr15, [r6], {2} │ │ │ │ - eorscs sl, r8, #63488 @ 0xf800 │ │ │ │ - ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - movwls r4, #50718 @ 0xc61e │ │ │ │ - svc 0x0074f7fa │ │ │ │ - @ instruction: 0xf50d4ac1 │ │ │ │ - stmiami r1, {r1, r2, r5, r8, lr}^ │ │ │ │ - ldrbtmi r3, [sl], #-296 @ 0xfffffed8 │ │ │ │ - vldr d10, [pc, #136] @ 8238 │ │ │ │ - @ instruction: 0x46ca8bb9 │ │ │ │ - blge 92cdcc <__bss_end__@@Base+0x886194> │ │ │ │ + mrc 6, 5, r4, cr0, cr7, {2} │ │ │ │ + vmov.f64 d1, d2 │ │ │ │ + @ instruction: 0xf0020b42 │ │ │ │ + blge fc72d4 <__bss_end__@@Base+0xf20734> │ │ │ │ + @ instruction: 0x46292238 │ │ │ │ + @ instruction: 0x461e4618 │ │ │ │ + @ instruction: 0xf7fa930d │ │ │ │ + bmi fef43f78 <__bss_end__@@Base+0xfee9d3d8> │ │ │ │ + ldmmi ip!, {r1, r5, r8, r9, fp, sp, pc} │ │ │ │ + msrmi CPSR_sx, sp, lsl #10 │ │ │ │ @ instruction: 0xf50d9306 │ │ │ │ - vcgt.s8 q1, , q5 │ │ │ │ - ldrbtmi r5, [r8], #-804 @ 0xfffffcdc │ │ │ │ - @ instruction: 0xf5a1911d │ │ │ │ - movwls r6, #12673 @ 0x3181 │ │ │ │ - movwvc pc, #25858 @ 0x6502 @ │ │ │ │ - rsbsvs r9, r4, #24, 10 @ 0x6000000 │ │ │ │ - andsls r9, sl, r3, lsl r2 │ │ │ │ - stmib sp, {r0, r2, r4, r8, ip, pc}^ │ │ │ │ - ldrls r1, [r4, #-1287] @ 0xfffffaf9 │ │ │ │ - ldrpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blls ece4c <__bss_end__@@Base+0x46214> │ │ │ │ - movwls r4, #1626 @ 0x65a │ │ │ │ - blls 16e608 <__bss_end__@@Base+0xc79d0> │ │ │ │ - @ instruction: 0xf7fe9804 │ │ │ │ - @ instruction: 0x4681fe3b │ │ │ │ - ldmle r4!, {r3, r8, sl, fp, sp}^ │ │ │ │ - @ instruction: 0xf015e8df │ │ │ │ - rsceq r0, r8, r2, lsl #4 │ │ │ │ - mlaseq r0, r6, r0, r0 │ │ │ │ - cmpeq sl, r0, lsr #3 │ │ │ │ - eoreq r0, ip, r1, ror r1 │ │ │ │ - @ instruction: 0xf5aa0009 │ │ │ │ - ldmdavs ip, {r2, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ - mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xf5aa9e13 │ │ │ │ - strcs r6, [r1, #-946] @ 0xfffffc4e │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8c64659 │ │ │ │ - @ instruction: 0xf8c6041c │ │ │ │ - ldmdb r3, {r2, r3, r9, ip, lr}^ │ │ │ │ - blls 4e1e40 <__bss_end__@@Base+0x43b208> │ │ │ │ - stmib r3, {r0, r3, r4, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fb6784 │ │ │ │ - @ instruction: 0x9e13e980 │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf5069903 │ │ │ │ - @ instruction: 0xf7fb7046 │ │ │ │ - @ instruction: 0xf8c6e978 │ │ │ │ - bfi r4, r8, (invalid: 8:6) │ │ │ │ - svclt 0x0008280a │ │ │ │ - strb r2, [r2, r0, lsl #10] │ │ │ │ - @ instruction: 0xf000282a │ │ │ │ - stmdacs sp!, {r0, r1, r5, r6, r7, sl, pc} │ │ │ │ - strbhi pc, [lr], #0 @ │ │ │ │ - @ instruction: 0xf0002802 │ │ │ │ - @ instruction: 0xf5aa83d1 │ │ │ │ - ldmdavs fp, {r2, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ - @ instruction: 0xd1b42b00 │ │ │ │ - tstcs r8, r8, lsl #24 │ │ │ │ - vmovne.8 d0[4], r9 │ │ │ │ - @ instruction: 0xf5a31ea2 │ │ │ │ - blx 61092 <__bss_start@@Base+0x5ff2> │ │ │ │ - blx 54a9a │ │ │ │ - ldc 3, cr3, [r2] │ │ │ │ - vldr d7, [r3] │ │ │ │ - vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ - vneg.f64 d22, d7 │ │ │ │ - tstple r3, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ - blvs c38f4 <__bss_end__@@Base+0x1ccbc> │ │ │ │ - blvc c38f4 <__bss_end__@@Base+0x1ccbc> │ │ │ │ - blvs 1203d80 <__bss_end__@@Base+0x115d148> │ │ │ │ - blx 443e78 <__bss_end__@@Base+0x39d240> │ │ │ │ - ldc 1, cr13, [r3, #40] @ 0x28 │ │ │ │ - vldr d6, [r2, #16] │ │ │ │ - vmov.f64 d7, #68 @ 0x3e200000 0.1562500 │ │ │ │ - vneg.f64 d22, d7 │ │ │ │ - svclt 0x0008fa10 │ │ │ │ - strls r4, [r8], #-1540 @ 0xfffff9fc │ │ │ │ - orrspl pc, ip, #-1610612726 @ 0xa000000a │ │ │ │ - bls 32fb28 <__bss_end__@@Base+0x288ef0> │ │ │ │ - stmdals r8, {r0, r4, r5, r9, sl, lr} │ │ │ │ - stclne 8, cr6, [ip], #-116 @ 0xffffff8c │ │ │ │ - ldclmi 0, cr6, [r4], #-112 @ 0xffffff90 │ │ │ │ - @ instruction: 0xf9a0f001 │ │ │ │ - addvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - @ instruction: 0x4659447c │ │ │ │ - eoreq pc, r5, r2, asr #16 │ │ │ │ - andvc pc, r6, r4, lsl #10 │ │ │ │ + ldrbtmi r2, [sl], #-842 @ 0xfffffcb6 │ │ │ │ + @ instruction: 0xf5033128 │ │ │ │ + movwls r7, #13065 @ 0x3309 │ │ │ │ + movwls sl, #31524 @ 0x7b24 │ │ │ │ + movtcs pc, #42253 @ 0xa50d @ │ │ │ │ + vqshl.s8 q2, q12, │ │ │ │ + tstls lr, r4, lsr #6 │ │ │ │ + @ instruction: 0xf5a19304 │ │ │ │ + @ instruction: 0xf5026181 │ │ │ │ + ldrls r7, [r8, #-774] @ 0xfffffcfa │ │ │ │ + andsls r6, r9, #116, 4 @ 0x40000007 │ │ │ │ + tstls r5, fp, lsl r0 │ │ │ │ + strne lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + stmib sp, {r2, r4, r8, sl, ip, pc}^ │ │ │ │ + tstls sl, #92274688 @ 0x5800000 │ │ │ │ + movwls r9, #2820 @ 0xb04 │ │ │ │ + blls 1ae964 <__bss_end__@@Base+0x107dc4> │ │ │ │ + stmdals r5, {r0, r1, r2, r8, fp, ip, pc} │ │ │ │ + mcr2 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ + stccs 6, cr4, [r8, #-520] @ 0xfffffdf8 │ │ │ │ + ldm pc, {r2, r4, r5, r6, r7, fp, ip, lr, pc}^ @ │ │ │ │ + mvnseq pc, r5, lsl r0 @ │ │ │ │ + ldrdeq r0, [ip], sp │ │ │ │ + orrseq r0, r3, sl, lsr #32 │ │ │ │ + cmneq r4, sp, asr #2 │ │ │ │ + andeq r0, r9, r6, lsr #32 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ + stccs 8, cr6, [r0], {28} │ │ │ │ + cdpls 1, 1, cr13, cr9, cr4, {7} │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + strcs r9, [r1, #-2307] @ 0xfffff6fd │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ - orrcs lr, r4, #196, 18 @ 0x310000 │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8c42501 │ │ │ │ - @ instruction: 0xf8c4941c │ │ │ │ + ldreq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ + stmib r6, {r1, r3, r4, fp, ip, pc}^ │ │ │ │ + @ instruction: 0xf8c62384 │ │ │ │ @ instruction: 0xf7fb520c │ │ │ │ - stmdbls r3, {r3, r4, r8, fp, sp, lr, pc} │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subvc pc, r6, r4, lsl #10 │ │ │ │ - ldmdb r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strls r2, [r7], -r0, lsl #6 │ │ │ │ - ldrcc pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ - ldrb r9, [ip, -r8, lsl #6] │ │ │ │ - stmdbeq fp, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - svceq 0x0022f1b9 │ │ │ │ - svcge 0x0057f63f │ │ │ │ - @ instruction: 0xf853a302 │ │ │ │ - strbmi r9, [fp], #-41 @ 0xffffffd7 │ │ │ │ - svclt 0x00004718 │ │ │ │ - muleq r0, r7, r5 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - andeq r0, r0, fp, lsr #21 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - andeq r0, r0, r9, lsl #11 │ │ │ │ - andeq r0, r0, fp, ror r5 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - andeq r0, r0, r7, asr r5 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - @ instruction: 0xfffffea3 │ │ │ │ - andeq r0, r0, r9, lsr r5 │ │ │ │ - ldmibcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ - svceq 0x0029f1b9 │ │ │ │ - cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + stmdbls r4, {r1, r2, r3, r4, r6, fp, sp, lr, pc} │ │ │ │ + subvc pc, r6, r6, lsl #10 │ │ │ │ + ldmda r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrmi pc, [r8], #-2246 @ 0xfffff73a │ │ │ │ + stmdacs sl, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ + stmdacs sl!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + strbhi pc, [r5], #0 @ │ │ │ │ + @ instruction: 0xf000282d │ │ │ │ + stmdacs r2, {r0, r4, r5, r7, sl, pc} │ │ │ │ + @ instruction: 0x83b5f000 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ + blcs 22244 │ │ │ │ + stcls 1, cr13, [r9], {186} @ 0xba │ │ │ │ + blls 790640 <__bss_end__@@Base+0x6e9aa0> │ │ │ │ + cdpne 14, 10, cr1, cr2, cr0, {3} │ │ │ │ + orrvs pc, r1, #683671552 @ 0x28c00000 │ │ │ │ + andcc pc, r2, #1024 @ 0x400 │ │ │ │ + movwcc pc, #2817 @ 0xb01 @ │ │ │ │ + blvc 4383c │ │ │ │ + blvs 43844 │ │ │ │ + blvs 1203ccc <__bss_end__@@Base+0x115d12c> │ │ │ │ + blx 443dc4 <__bss_end__@@Base+0x39d224> │ │ │ │ + ldc 1, cr13, [r3, #76] @ 0x4c │ │ │ │ + vldr d6, [r2, #8] │ │ │ │ + vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ + vneg.f64 d22, d7 │ │ │ │ + tstple sl, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ + blvs 143864 <__bss_end__@@Base+0x9ccc4> │ │ │ │ + blvc 143864 <__bss_end__@@Base+0x9ccc4> │ │ │ │ + blvs 1203cf0 <__bss_end__@@Base+0x115d150> │ │ │ │ + blx 443de8 <__bss_end__@@Base+0x39d248> │ │ │ │ + strmi fp, [r4], -r8, lsl #30 │ │ │ │ + vaddhn.i64 d9, , │ │ │ │ + mrcls 3, 0, r5, cr5, cr12, {4} │ │ │ │ + ldrtmi r9, [r1], -sp, lsl #20 │ │ │ │ + ldmdavs sp, {r0, r3, fp, ip, pc} │ │ │ │ + andsvs r1, ip, ip, ror #24 │ │ │ │ + @ instruction: 0xf0014c70 │ │ │ │ + @ instruction: 0xf5a7f957 │ │ │ │ + @ instruction: 0xf5a76281 │ │ │ │ + ldrbtmi r6, [ip], #-946 @ 0xfffffc4e │ │ │ │ + @ instruction: 0xf8429903 │ │ │ │ + @ instruction: 0xf5040025 │ │ │ │ + ldmdb r3, {r1, r2, ip, sp, lr}^ │ │ │ │ + stmib r4, {r1, r8, r9, sp}^ │ │ │ │ + strcs r2, [r1, #-900] @ 0xfffffc7c │ │ │ │ + ldrge pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ + andpl pc, ip, #196, 16 @ 0xc40000 │ │ │ │ + svc 0x00faf7fa │ │ │ │ + @ instruction: 0xf5049904 │ │ │ │ + @ instruction: 0xf7fa7046 │ │ │ │ + movwcs lr, #4086 @ 0xff6 │ │ │ │ + @ instruction: 0xf8c49608 │ │ │ │ + movwls r3, #37912 @ 0x9418 │ │ │ │ + @ instruction: 0xf1a0e766 │ │ │ │ + @ instruction: 0xf1ba0a0b │ │ │ │ + @ instruction: 0xf63f0f22 │ │ │ │ + movwge sl, #12129 @ 0x2f61 │ │ │ │ + eorge pc, sl, r3, asr r8 @ │ │ │ │ + @ instruction: 0x47184453 │ │ │ │ + andeq r0, r0, r3, ror r5 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + andeq r0, r0, pc, asr sl │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + andeq r0, r0, r9, ror #10 │ │ │ │ + andeq r0, r0, pc, asr r5 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + andeq r0, r0, r3, asr #10 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + @ instruction: 0xfffffeb9 │ │ │ │ + andeq r0, r0, r9, lsr #10 │ │ │ │ + bcc 4728 │ │ │ │ + svceq 0x0029f1ba │ │ │ │ + cmpphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf853a302 │ │ │ │ - strbmi r9, [fp], #-41 @ 0xffffffd7 │ │ │ │ + ldrbmi sl, [r3], #-42 @ 0xffffffd6 │ │ │ │ svclt 0x00004718 │ │ │ │ - @ instruction: 0xfffffdff │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - @ instruction: 0x000005b7 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r9, lsr #24 │ │ │ │ - andeq r0, r0, pc, lsl r6 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - @ instruction: 0x000005bb │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - @ instruction: 0x000002b1 │ │ │ │ - @ instruction: 0x000002b1 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r5, lsr #5 │ │ │ │ - andeq r0, r0, r7, ror r5 │ │ │ │ - andeq r0, r0, r3, lsr r5 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + @ instruction: 0xfffffe15 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, fp, lsl #11 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + @ instruction: 0x00000bbd │ │ │ │ + strdeq r0, [r0], -r3 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, pc, lsl #11 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, sp, lsr #5 │ │ │ │ + andeq r0, r0, sp, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, r1, lsr #5 │ │ │ │ + andeq r0, r0, fp, asr #10 │ │ │ │ + andeq r0, r0, pc, lsl #10 │ │ │ │ ... │ │ │ │ - @ instruction: 0x0004feb8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r4, r2, ror fp │ │ │ │ - andeq r2, r5, lr, lsl #30 │ │ │ │ - strdeq r2, [r5], -r6 │ │ │ │ - andeq r2, r5, ip, asr #27 │ │ │ │ + andeq pc, r4, r0, asr pc @ │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r1, r4, r2, lsl #23 │ │ │ │ + andeq r2, r5, sl, lsl #30 │ │ │ │ + strdeq r2, [r5], -r8 │ │ │ │ + ldrdeq r2, [r5], -r6 │ │ │ │ vadd.i8 d2, d0, d12 │ │ │ │ - stmdacs r1, {r2, r5, r6, r7, r9, pc} │ │ │ │ + stmdacs r1, {r0, r2, r3, r6, r7, r9, pc} │ │ │ │ rschi pc, lr, r0, asr #4 │ │ │ │ - blcs 28fed0 <__bss_end__@@Base+0x1e9298> │ │ │ │ + blcs 28fe20 <__bss_end__@@Base+0x1e9280> │ │ │ │ rschi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - tsteq lr, r8, lsl r1 │ │ │ │ - rsceq r0, r8, fp, lsr #2 │ │ │ │ + tsteq sl, r4, lsl r1 │ │ │ │ + rsceq r0, r8, r5, lsr #2 │ │ │ │ rsceq r0, r8, r8, ror #1 │ │ │ │ rsceq r0, r8, r8, ror #1 │ │ │ │ rsceq r0, r8, r8, ror #1 │ │ │ │ - cdpne 1, 8, cr0, cr3, cr1, {1} │ │ │ │ + mcrne 1, 4, r0, cr3, cr13, {0} │ │ │ │ vqdmulh.s d2, d0, d24 │ │ │ │ - ldm pc, {r0, r1, r2, r3, sl, pc}^ @ │ │ │ │ - ldreq pc, [r4, #-19] @ 0xffffffed │ │ │ │ - streq r0, [r0, #-1290] @ 0xfffffaf6 │ │ │ │ - ldrbteq r0, [r0], #1272 @ 0x4f8 │ │ │ │ - strbteq r0, [r2], #1256 @ 0x4e8 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - ldrbeq r0, [r7], #1037 @ 0x40d │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - strbeq r0, [r3], #1229 @ 0x4cd │ │ │ │ - streq r0, [sp], #-1209 @ 0xfffffb47 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [sp], #-1037 @ 0xfffffbf3 │ │ │ │ - streq r0, [r3], #1037 @ 0x40d │ │ │ │ - blcs acff50 <__bss_end__@@Base+0xa29318> │ │ │ │ - mcrge 6, 2, pc, cr15, cr15, {1} @ │ │ │ │ + ldm pc, {r0, r1, r4, r5, r6, r7, r8, r9, pc}^ @ │ │ │ │ + strbteq pc, [sl], #19 @ │ │ │ │ + ldrbeq r0, [r6], #1248 @ 0x4e0 │ │ │ │ + strbeq r0, [r6], #1230 @ 0x4ce │ │ │ │ + ldrteq r0, [r8], #1214 @ 0x4be │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + strteq r0, [pc], #1009 @ 8454 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + ldreq r0, [fp], #1189 @ 0x4a5 │ │ │ │ + mvnseq r0, #-1862270976 @ 0x91000000 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + mvnseq r0, #-1006632957 @ 0xc4000003 │ │ │ │ + ldrbeq r0, [pc], #-1009 @ 8490 │ │ │ │ + blcs acfea0 <__bss_end__@@Base+0xa29300> │ │ │ │ + mrcge 6, 2, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ - strdeq r0, [r0], -fp │ │ │ │ - andeq r0, r0, r9, ror #19 │ │ │ │ - ldrdeq r0, [r0], -r7 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - andeq r0, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - andeq r0, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - muleq r0, r9, sl │ │ │ │ - andeq r0, r0, r3, ror sl │ │ │ │ - andeq r0, r0, sp, asr #20 │ │ │ │ - andeq r0, r0, r9, lsr #20 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - @ instruction: 0xfffffc93 │ │ │ │ - andeq r0, r0, sp, lsl #20 │ │ │ │ - ldmibcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ - svceq 0x001bf1b9 │ │ │ │ - stclge 6, cr15, [fp, #252]! @ 0xfc │ │ │ │ + andeq r0, r0, r7, lsr #19 │ │ │ │ + muleq r0, r5, r9 │ │ │ │ + andeq r0, r0, r3, lsl #19 │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + andeq r0, r0, r9, ror #15 │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + andeq r0, r0, r9, ror #15 │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + andeq r0, r0, r5, lsr sl │ │ │ │ + andeq r0, r0, r3, lsl sl │ │ │ │ + strdeq r0, [r0], -r1 │ │ │ │ + ldrdeq r0, [r0], -r1 │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0xfffffcad │ │ │ │ + @ instruction: 0x000009b9 │ │ │ │ + bcc 4958 │ │ │ │ + svceq 0x001bf1ba │ │ │ │ + ldclge 6, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf853a302 │ │ │ │ - strbmi r9, [fp], #-41 @ 0xffffffd7 │ │ │ │ + ldrbmi sl, [r3], #-42 @ 0xffffffd6 │ │ │ │ svclt 0x00004718 │ │ │ │ - andeq r0, r0, r9, lsl r1 │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - andeq r0, r0, r9, asr #1 │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - andeq r0, r0, r9, asr #1 │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - @ instruction: 0xfffffbcb │ │ │ │ - andeq r0, r0, sp, asr r2 │ │ │ │ - @ instruction: 0x63b4f5aa │ │ │ │ - bcs 226fc │ │ │ │ - strbhi pc, [r7], #64 @ 0x40 @ │ │ │ │ - str r2, [r4, #1288]! @ 0x508 │ │ │ │ - @ instruction: 0x63b4f5aa │ │ │ │ + andeq r0, r0, sp, lsl #2 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + andeq r0, r0, r1, asr #1 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + andeq r0, r0, r1, asr #1 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + @ instruction: 0xfffffbe5 │ │ │ │ + andeq r0, r0, r1, asr r2 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ + stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ + ldrhi pc, [r3], #64 @ 0x40 │ │ │ │ + ldr r2, [r1, #1288]! @ 0x508 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ - ldcge 4, cr15, [pc, #508] @ 88a4 │ │ │ │ - @ instruction: 0x5600f8df │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - ldrbtmi r4, [sp], #-1625 @ 0xfffff9a7 │ │ │ │ + stcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ + strbpl pc, [r8, #2271] @ 0x8df @ │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + ldrbtmi r9, [sp], #-2307 @ 0xfffff6fd │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ andvc pc, r6, r5, lsl #10 │ │ │ │ orrcs lr, r4, #3227648 @ 0x314000 │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ - @ instruction: 0xf8c5941c │ │ │ │ + @ instruction: 0xf8c5a41c │ │ │ │ @ instruction: 0xf7fa320c │ │ │ │ - stmdbls r3, {r3, r4, r5, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + stmdbls r4, {r1, r5, r9, sl, fp, sp, lr, pc} │ │ │ │ subvc pc, r6, r5, lsl #10 │ │ │ │ - svc 0x0030f7fa │ │ │ │ + mrc 7, 0, APSR_nzcv, cr12, cr10, {7} │ │ │ │ ldrmi pc, [r8], #-2245 @ 0xfffff73b │ │ │ │ - ldrb r2, [lr, #-1281]! @ 0xfffffaff │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - adcvs pc, ip, #713031680 @ 0x2a800000 │ │ │ │ + str r2, [pc, #1281] @ 8b31 │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + adcvs pc, ip, #700448768 @ 0x29c00000 │ │ │ │ tsteq r2, r3, asr r9 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ - ldrb r2, [r4, #-1285]! @ 0xfffffafb │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - adcvs pc, ip, #713031680 @ 0x2a800000 │ │ │ │ + str r2, [r5, #1285] @ 0x505 │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + adcvs pc, ip, #700448768 @ 0x29c00000 │ │ │ │ tsteq r2, r3, asr r9 │ │ │ │ smlabteq r0, r2, r9, lr │ │ │ │ - @ instruction: 0xf50de56b │ │ │ │ - vst4.16 {d18-d21}, [pc], sl │ │ │ │ - ldrbmi r7, [r9], -r0, lsl #5 │ │ │ │ + @ instruction: 0xf50de57c │ │ │ │ + stmdbls r3, {r1, r3, r6, sp} │ │ │ │ subvc pc, r9, r0, lsl #10 │ │ │ │ - svc 0x0010f7fa │ │ │ │ - @ instruction: 0xf5aae7ea │ │ │ │ - @ instruction: 0xf5aa63b2 │ │ │ │ + ldcl 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + @ instruction: 0xf5a7e7ec │ │ │ │ + @ instruction: 0xf5a763b2 │ │ │ │ ldmdb r3, {r2, r3, r5, r7, r9, sp, lr}^ │ │ │ │ stmib r2, {r1, r8}^ │ │ │ │ - strb r0, [r1, r4, lsl #2]! │ │ │ │ - ldrbvs pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ + strb r0, [r3, r4, lsl #2]! │ │ │ │ + strbvs pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x61b6f44f │ │ │ │ - @ instruction: 0x46d1447e │ │ │ │ + sxtahmi r4, sl, lr, ror #8 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ - addcs pc, r0, #1327104 @ 0x144000 │ │ │ │ + addcs pc, r0, #110592 @ 0x1b000 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ - ldc 7, cr15, [sl], {250} @ 0xfa │ │ │ │ - ldrbeq pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ + ldcl 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + ldreq pc, [r0, #-2271]! @ 0xfffff721 │ │ │ │ @ instruction: 0xf00b4478 │ │ │ │ - @ instruction: 0x4603fb11 │ │ │ │ - vaddl.s32 q3, d10, d19 │ │ │ │ + @ instruction: 0x4603fbdb │ │ │ │ + vaddl.s32 q3, d7, d19 │ │ │ │ @ instruction: 0x4630539c │ │ │ │ @ instruction: 0x51b4f240 │ │ │ │ movwcs r6, #2078 @ 0x81e │ │ │ │ adcseq r6, r6, r6, lsr #14 │ │ │ │ @ instruction: 0xf00b4632 │ │ │ │ - @ instruction: 0x4632f939 │ │ │ │ - orrvs pc, r1, sl, lsr #11 │ │ │ │ + ldrtmi pc, [r2], -r3, lsl #20 @ │ │ │ │ + orrvs pc, r1, r7, lsr #11 │ │ │ │ @ instruction: 0xf7fa6760 │ │ │ │ - movwcs lr, #3412 @ 0xd54 │ │ │ │ + movwcs lr, #3470 @ 0xd8e │ │ │ │ strvs r4, [r3, r0, lsr #12]! │ │ │ │ - @ instruction: 0xf9c0f7ff │ │ │ │ + @ instruction: 0xf9ccf7ff │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ svcvs 0x0062d00f │ │ │ │ - bcc 13fbd0 <__bss_end__@@Base+0x98f98> │ │ │ │ + bcc 13fb14 <__bss_end__@@Base+0x98f74> │ │ │ │ and r4, r2, fp, lsr #12 │ │ │ │ addsmi r3, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf852d007 │ │ │ │ - bvs fe2503bc <__bss_end__@@Base+0xfe1a9784> │ │ │ │ + bvs fe250300 <__bss_end__@@Base+0xfe1a9760> │ │ │ │ rscsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xf5a9ff9f │ │ │ │ + @ instruction: 0xf5aaffb5 │ │ │ │ mulls r3, r1, r0 │ │ │ │ - blx 1ec47c8 <__bss_end__@@Base+0x1e1db90> │ │ │ │ + blx ff34470c <__bss_end__@@Base+0xff29db6c> │ │ │ │ svcvs 0x00269803 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #212860928 @ 0xcb00000 │ │ │ │ stmib r0, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r2, r4, r8, r9, sp}^ │ │ │ │ ldcle 3, cr2, [r5, #-40]! @ 0xffffffd8 │ │ │ │ ldrsbtge pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ @@ -5242,240 +5221,232 @@ │ │ │ │ stcle 8, cr2, [r2, #-0] │ │ │ │ ldrdge pc, [r0], -r3 @ │ │ │ │ ldrbmi r9, [r5], -r4, lsl #30 │ │ │ │ tstcs r8, #805306368 @ 0x30000000 │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf607fb03 │ │ │ │ stmibne r8!, {r0, r8, r9, sl, ip, sp} │ │ │ │ - stc2 0, cr15, [sl, #8]! │ │ │ │ + @ instruction: 0xff1cf002 │ │ │ │ ldrsbt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf85e46c4 │ │ │ │ - bvs 754844 <__bss_end__@@Base+0x6adc0c> │ │ │ │ + bvs 754788 <__bss_end__@@Base+0x6adbe8> │ │ │ │ @ instruction: 0xa002f9b3 │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ ldrmi r4, [sl, #1070]! @ 0x42e │ │ │ │ ldm ip, {r0, r1, r2, r3, r9, sl, lr, pc} │ │ │ │ stm r6, {r0, r1} │ │ │ │ stclle 0, cr0, [r4], #12 │ │ │ │ ldrbtmi r9, [r5], -r3, lsl #20 │ │ │ │ andcc r6, r1, #38, 30 @ 0x98 │ │ │ │ ldclle 2, cr4, [r1], {150} @ 0x96 │ │ │ │ - ldrbtcs pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ + strbcs pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ cmppcs sl, sp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - strbtcc pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ + strbcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ msrvs R12_usr, r1 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - strtmi r8, [r0], -pc, ror #9 │ │ │ │ + @ instruction: 0x462084b5 │ │ │ │ stclcs 5, cr15, [sl, #-52] @ 0xffffffcc │ │ │ │ stcvs 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ - blhi c3b68 <__bss_end__@@Base+0x1cf30> │ │ │ │ + blhi c3aac <__bss_end__@@Base+0x1cf0c> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrt r2, [r4], #1287 @ 0x507 │ │ │ │ - strbcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ - @ instruction: 0xf8d3447b │ │ │ │ - bcs 1d10a8 <__bss_end__@@Base+0x12a470> │ │ │ │ - ldrbhi pc, [lr], #832 @ 0x340 @ │ │ │ │ - ldrtne pc, [r4], #-2271 @ 0xfffff721 @ │ │ │ │ - ldrbtmi r2, [r9], #-1 │ │ │ │ - bl fed46880 <__bss_end__@@Base+0xfec9fc48> │ │ │ │ - @ instruction: 0xf8dfe4a5 │ │ │ │ - ldrbtmi r3, [fp], #-1068 @ 0xfffffbd4 │ │ │ │ - andcs pc, r8, #13828096 @ 0xd30000 │ │ │ │ - svceq 0x0006f012 │ │ │ │ - ldcge 4, cr15, [sp], {63} @ 0x3f │ │ │ │ - ldrne pc, [ip], #-2271 @ 0xfffff721 │ │ │ │ - @ instruction: 0xf8d32001 │ │ │ │ - ldrbtmi r2, [r9], #-516 @ 0xfffffdfc │ │ │ │ - bl fe8c68a4 <__bss_end__@@Base+0xfe81fc6c> │ │ │ │ - @ instruction: 0xf8dfe493 │ │ │ │ - ldrbtmi r3, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ - andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ - str r9, [ip], #790 @ 0x316 │ │ │ │ - strcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ - @ instruction: 0xf8d3447b │ │ │ │ - tstls r7, #8, 4 @ 0x80000000 │ │ │ │ - blls 541af0 <__bss_end__@@Base+0x49aeb8> │ │ │ │ + strb r2, [r7], #1287 @ 0x507 │ │ │ │ + ldrcc pc, [r4], #-2271 @ 0xfffff721 │ │ │ │ + ldmdavs r9, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + vmls.i8 d18, d0, d7 │ │ │ │ + @ instruction: 0xf8df84a5 │ │ │ │ + ldrbtmi r0, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ + ldcl 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf8dfe4ba │ │ │ │ + ldrbtmi r3, [fp], #-1028 @ 0xfffffbfc │ │ │ │ + @ instruction: 0xf012685a │ │ │ │ + @ instruction: 0xf43f0f06 │ │ │ │ + ldmmi lr!, {r0, r1, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ + ldrbtmi r6, [r8], #-2073 @ 0xfffff7e7 │ │ │ │ + stcl 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ + blmi fff41aa8 <__bss_end__@@Base+0xffe9af08> │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + strt r9, [r7], #790 @ 0x316 │ │ │ │ + ldrbtmi r4, [fp], #-3066 @ 0xfffff406 │ │ │ │ + tstls r7, #5963776 @ 0x5b0000 │ │ │ │ + blls 541a94 <__bss_end__@@Base+0x49aef4> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ - b 148d140 <__bss_end__@@Base+0x13e6508> │ │ │ │ + ldmib sp, {r0, r1, r3, r5, r6, r9, pc}^ │ │ │ │ + b 148d070 <__bss_end__@@Base+0x13e64d0> │ │ │ │ @ instruction: 0xf0400301 │ │ │ │ - vsubw.s32 q4, q13, d20 │ │ │ │ + vrsra.s32 q4, , #25 │ │ │ │ mrcls 3, 0, r5, cr5, cr12, {4} │ │ │ │ - bls 32e918 <__bss_end__@@Base+0x287ce0> │ │ │ │ + bls 36e84c <__bss_end__@@Base+0x2c7cac> │ │ │ │ ldmdavs ip, {r0, r4, r5, r9, sl, lr} │ │ │ │ andsvs r1, sp, r5, ror #24 │ │ │ │ - cdp2 0, 9, cr15, cr0, cr0, {0} │ │ │ │ - orrvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - strls r2, [r7], -r1, lsl #10 │ │ │ │ + cdp2 0, 5, cr15, cr14, cr0, {0} │ │ │ │ + orrvs pc, r1, #700448768 @ 0x29c00000 │ │ │ │ + strls r2, [r8], -r1, lsl #10 │ │ │ │ eoreq pc, r4, r3, asr #16 │ │ │ │ - movwls r9, #35604 @ 0x8b14 │ │ │ │ + movwls r9, #39700 @ 0x9b14 │ │ │ │ tstcc r6, #3358720 @ 0x334000 │ │ │ │ - stclmi 4, cr14, [pc], #404 @ 8ab0 │ │ │ │ - adcsvs pc, r4, #713031680 @ 0x2a800000 │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - ldrbtmi r4, [ip], #-1625 @ 0xfffff9a7 │ │ │ │ + stclmi 4, cr14, [r9], #520 @ 0x208 │ │ │ │ + adcsvs pc, r4, #700448768 @ 0x29c00000 │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + ldrbtmi r9, [ip], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf5046815 │ │ │ │ ldmdb r3, {r1, r2, ip, sp, lr}^ │ │ │ │ stmib r4, {r1, r8, r9, sp}^ │ │ │ │ - vst2.32 {d18-d21}, [pc], r4 │ │ │ │ - movwcs r7, #4736 @ 0x1280 │ │ │ │ + movwcs r2, #4996 @ 0x1384 │ │ │ │ andcc pc, ip, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf8c4232a │ │ │ │ @ instruction: 0xf7fa341c │ │ │ │ - stmdbls r3, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + stmdbls r4, {r1, r2, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ subvc pc, r6, r4, lsl #10 │ │ │ │ - ldcl 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + ldcl 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ ldrpl pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ - bmi ff802490 <__bss_end__@@Base+0xff75b858> │ │ │ │ + bmi ff7023f8 <__bss_end__@@Base+0xff65b858> │ │ │ │ strbcs pc, [sl], #-1293 @ 0xfffffaf3 @ │ │ │ │ strbvc pc, [sl], #-1284 @ 0xfffffafc @ │ │ │ │ - @ instruction: 0x63acf5aa │ │ │ │ + @ instruction: 0x63acf5a7 │ │ │ │ strcs r4, [r5, #-1146] @ 0xfffffb86 │ │ │ │ muleq r3, r2, r8 │ │ │ │ subcs pc, sl, #54525952 @ 0x3400000 │ │ │ │ subvc pc, r9, #8388608 @ 0x800000 │ │ │ │ andcs r6, r0, r0, lsl r0 │ │ │ │ @ instruction: 0xf50d8021 │ │ │ │ vshl.s8 q1, q5, q2 │ │ │ │ stceq 4, cr3, [r9], {42} @ 0x2a │ │ │ │ tstcs r0, r1, lsr #32 │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ - strcs lr, [r0, #-1059] @ 0xfffffbdd │ │ │ │ - ldc 4, cr14, [pc, #132] @ 8a28 │ │ │ │ - @ instruction: 0xf5aa7bc0 │ │ │ │ - @ instruction: 0xf5aa64af │ │ │ │ + strcs lr, [r0, #-1092] @ 0xfffffbbc │ │ │ │ + ldc 4, cr14, [pc, #264] @ 89d4 │ │ │ │ + @ instruction: 0xf5a77bbc │ │ │ │ + @ instruction: 0xf5a764af │ │ │ │ @ instruction: 0xf04f63b2 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ @ instruction: 0xf6c30900 │ │ │ │ @ instruction: 0xed8479f0 │ │ │ │ - @ instruction: 0xf5aa7b00 │ │ │ │ + @ instruction: 0xf5a77b00 │ │ │ │ stc 12, cr6, [r4, #676] @ 0x2a4 │ │ │ │ strbtmi r7, [r6], -r2, lsl #22 │ │ │ │ stmdbhi r0, {r0, r1, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blhi 1204490 <__bss_end__@@Base+0x115d858> │ │ │ │ + blhi 12043b8 <__bss_end__@@Base+0x115d818> │ │ │ │ stmdbhi r2, {r0, r1, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r3, {r1, r2, r8, sl, sp}^ │ │ │ │ @ instruction: 0xed848904 │ │ │ │ @ instruction: 0xcc0f7b04 │ │ │ │ - svcmi 0x00bfc60f │ │ │ │ - ldm r4, {r0, r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf50d0003 │ │ │ │ - vshl.s8 q1, q5, q2 │ │ │ │ - stm r6, {r2, r5, sl, lr} │ │ │ │ - ldm r7, {r0, r1} │ │ │ │ - stmib ip, {r0, r1, r2, r3}^ │ │ │ │ - stm r4, {r2, r8, fp, pc} │ │ │ │ - @ instruction: 0xf7ff000f │ │ │ │ - movwcs fp, #3056 @ 0xbf0 │ │ │ │ - blls 56d62c <__bss_end__@@Base+0x4c69f4> │ │ │ │ - movwls r2, #29955 @ 0x7503 │ │ │ │ - bllt ffa86a10 <__bss_end__@@Base+0xff9dfdd8> │ │ │ │ - @ instruction: 0xf5aa9b03 │ │ │ │ - movwls r6, #1202 @ 0x4b2 │ │ │ │ - stmdbls r7, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - smlsdvs r2, r4, r9, lr │ │ │ │ - stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - strvs lr, [r2, -r1, ror #17] │ │ │ │ - blx 7c6a28 <__bss_end__@@Base+0x71fdf0> │ │ │ │ - andle r2, r5, r3, lsl #16 │ │ │ │ - strmi r4, [r2], -fp, lsr #19 │ │ │ │ - ldrbtmi r2, [r9], #-1 │ │ │ │ - b ff846a28 <__bss_end__@@Base+0xff79fdf0> │ │ │ │ - ldrbmi r9, [sl], -r7, lsl #18 │ │ │ │ - movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 154e8c <__bss_end__@@Base+0xae254> │ │ │ │ - @ instruction: 0xf7fe9804 │ │ │ │ - stmdacs r4, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibmi r4!, {r0, r2, ip, lr, pc} │ │ │ │ - andcs r4, r1, r2, lsl #12 │ │ │ │ - @ instruction: 0xf7fa4479 │ │ │ │ - blls 2435a4 <__bss_end__@@Base+0x19c96c> │ │ │ │ - movwcc r9, #6663 @ 0x1a07 │ │ │ │ - andscc r9, r8, #8, 6 @ 0x20000000 │ │ │ │ - svcmi 0x0000f5b3 │ │ │ │ - @ instruction: 0xf47f9207 │ │ │ │ - ldmmi sp, {r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa4478 │ │ │ │ - @ instruction: 0xf7ffecf6 │ │ │ │ - stmdacs sl!, {r1, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - mcrge 4, 0, pc, cr10, cr15, {3} @ │ │ │ │ - @ instruction: 0xf50d4d99 │ │ │ │ - movwcs r2, #1866 @ 0x74a │ │ │ │ - ldrbtmi r2, [sp], #-640 @ 0xfffffd80 │ │ │ │ - msrvc (UNDEF: 98), r0 │ │ │ │ - @ instruction: 0xf5074628 │ │ │ │ - @ instruction: 0xf00a7749 │ │ │ │ - strmi pc, [r4], -r5, lsr #31 │ │ │ │ - @ instruction: 0xf7fa4638 │ │ │ │ - mcrrne 11, 11, lr, r6, cr12 │ │ │ │ - ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ - vmax.s8 d20, d0, d24 │ │ │ │ - @ instruction: 0xf00a7163 │ │ │ │ - shadd8mi pc, r2, r9 @ │ │ │ │ - ldrpl pc, [ip], sl, lsr #5 │ │ │ │ - eorvs r4, r0, r9, lsr r6 │ │ │ │ - bl fecc6ab0 <__bss_end__@@Base+0xfec1fe78> │ │ │ │ - ldmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - strvs r2, [r5, -r0, lsl #6]! │ │ │ │ - msrvc (UNDEF: 103), r0 │ │ │ │ - strtmi r0, [sl], -sp, lsr #1 │ │ │ │ - @ instruction: 0xff88f00a │ │ │ │ - @ instruction: 0xf5aa462a │ │ │ │ - strbvs r6, [r0, -r1, lsl #3]! │ │ │ │ - bl fe8c6ad0 <__bss_end__@@Base+0xfe81fe98> │ │ │ │ - movwcs r6, #3877 @ 0xf25 │ │ │ │ - addsmi r6, sp, #51 @ 0x33 │ │ │ │ - stcle 7, cr6, [ip, #-652]! @ 0xfffffd74 │ │ │ │ - ldrcs r6, [r8], -r0, ror #30 │ │ │ │ - adcvs pc, ip, #713031680 @ 0x2a800000 │ │ │ │ - streq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blcc 146c44 <__bss_end__@@Base+0xa000c> │ │ │ │ - @ instruction: 0x1002f9b3 │ │ │ │ - svclt 0x00c42900 │ │ │ │ - blx 46337e <__bss_end__@@Base+0x3bc746> │ │ │ │ - ldcle 1, cr3, [sl, #-24] @ 0xffffffe8 │ │ │ │ - blmi 44160 │ │ │ │ - ldc 3, cr3, [r3, #-96] @ 0xffffffa0 │ │ │ │ - vldr d5, [r3, #-24] @ 0xffffffe8 │ │ │ │ - vldr d6, [r3, #-16] │ │ │ │ - vadd.f64 d7, d5, d2 │ │ │ │ - vstr d5, [r3, #-16] │ │ │ │ - vldr d5, [r2, #24] │ │ │ │ - vadd.f64 d5, d6, d2 │ │ │ │ - vstr d6, [r3, #-20] @ 0xffffffec │ │ │ │ - vldr d6, [r2, #16] │ │ │ │ - vadd.f64 d6, d7, d4 │ │ │ │ - vstr d7, [r3, #-24] @ 0xffffffe8 │ │ │ │ - addmi r7, fp, #2048 @ 0x800 │ │ │ │ - addmi sp, r5, #228, 2 @ 0x39 │ │ │ │ - bmi 1a7d2b0 <__bss_end__@@Base+0x19d6678> │ │ │ │ - ldrbtmi r4, [sl], #-2153 @ 0xfffff797 │ │ │ │ - ldrbtmi r6, [r8], #-2081 @ 0xfffff7df │ │ │ │ - andcc pc, r0, #13762560 @ 0xd20000 │ │ │ │ - eormi pc, r3, r2, asr #16 │ │ │ │ - @ instruction: 0xf8c23301 │ │ │ │ - @ instruction: 0xf7fa3200 │ │ │ │ - stmdacs r0, {r1, r2, r4, r8, sl, fp, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - @ instruction: 0xf5aa4605 │ │ │ │ + @ instruction: 0xf8dfc60f │ │ │ │ + ldrbtmi lr, [lr], #748 @ 0x2ec │ │ │ │ + muleq r3, r4, r8 │ │ │ │ + strbcs pc, [sl], #-1293 @ 0xfffffaf3 @ │ │ │ │ + strtmi pc, [r4], #-516 @ 0xfffffdfc │ │ │ │ + andeq lr, r3, r6, lsl #17 │ │ │ │ + muleq pc, lr, r8 @ │ │ │ │ + stmdbhi r4, {r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + andeq lr, pc, r4, lsl #17 │ │ │ │ + movwcs lr, #1040 @ 0x410 │ │ │ │ + blls 56d558 <__bss_end__@@Base+0x4c69b8> │ │ │ │ + movwls r2, #34051 @ 0x8503 │ │ │ │ + blls 141964 <__bss_end__@@Base+0x9adc4> │ │ │ │ + ldrtvs pc, [r2], #1447 @ 0x5a7 @ │ │ │ │ + stmdbls r8, {r8, r9, ip, pc} │ │ │ │ + stmdbhi r2, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ + bls ef564 <__bss_end__@@Base+0x489c4> │ │ │ │ + stmia r1!, {r0, r2, fp, ip, pc}^ │ │ │ │ + @ instruction: 0xf7fe8902 │ │ │ │ + stmdacs r3, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + strmi sp, [r1], -r4 │ │ │ │ + ldrbtmi r4, [r8], #-2215 @ 0xfffff759 │ │ │ │ + ldc 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + blls 12ed88 <__bss_end__@@Base+0x881e8> │ │ │ │ + tstcc r0, r0, lsl #6 │ │ │ │ + bls ef588 <__bss_end__@@Base+0x489e8> │ │ │ │ + @ instruction: 0xf7fe9805 │ │ │ │ + stmdacs r4, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + strmi sp, [r1], -r4 │ │ │ │ + ldrbtmi r4, [r8], #-2208 @ 0xfffff760 │ │ │ │ + stc 7, cr15, [r2], {250} @ 0xfa │ │ │ │ + bls 22f5ac <__bss_end__@@Base+0x188a0c> │ │ │ │ + movwls r3, #37633 @ 0x9301 │ │ │ │ + @ instruction: 0xf5b33218 │ │ │ │ + andls r4, r8, #0, 30 │ │ │ │ + blge ff745b94 <__bss_end__@@Base+0xff69eff4> │ │ │ │ + ldrbtmi r4, [r8], #-2202 @ 0xfffff766 │ │ │ │ + ldc 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + bllt ff5c69a0 <__bss_end__@@Base+0xff51fe00> │ │ │ │ + @ instruction: 0xf47f282a │ │ │ │ + ldcmi 14, cr10, [r7, #132] @ 0x84 │ │ │ │ + stmdacs sl, {r0, r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + addcs r2, r0, #0, 6 │ │ │ │ + vqshl.s8 q10, , q0 │ │ │ │ + strtmi r7, [r8], -r2, ror #2 │ │ │ │ + stmdavc r9, {r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf880f00b │ │ │ │ + strbmi r4, [r0], -r4, lsl #12 │ │ │ │ + stc 7, cr15, [r6], {250} @ 0xfa │ │ │ │ + movwcs r1, #3142 @ 0xc46 │ │ │ │ + @ instruction: 0x46284632 │ │ │ │ + msrvc (UNDEF: 99), r0 │ │ │ │ + @ instruction: 0xf874f00b │ │ │ │ + @ instruction: 0xf2a74632 │ │ │ │ + @ instruction: 0x4641569c │ │ │ │ + @ instruction: 0xf7fa6020 │ │ │ │ + @ instruction: 0x4628ebfe │ │ │ │ + movwcs r6, #2101 @ 0x835 │ │ │ │ + vabd.s8 d22, d0, d21 │ │ │ │ + adceq r7, sp, r7, ror #2 │ │ │ │ + @ instruction: 0xf00b462a │ │ │ │ + strtmi pc, [sl], -r3, ror #16 │ │ │ │ + orrvs pc, r1, r7, lsr #11 │ │ │ │ + @ instruction: 0xf7fa6760 │ │ │ │ + svcvs 0x0020ebee │ │ │ │ + eorsvs r2, r3, r0, lsl #6 │ │ │ │ + @ instruction: 0x67a34298 │ │ │ │ + svcvs 0x0065dd2c │ │ │ │ + @ instruction: 0xf5a72618 │ │ │ │ + bl 1614d0 <__bss_end__@@Base+0xba930> │ │ │ │ + @ instruction: 0xf8550080 │ │ │ │ + @ instruction: 0xf9b33b04 │ │ │ │ + stmdbcs r0, {r1, ip} │ │ │ │ + bvs 6f8940 <__bss_end__@@Base+0x651da0> │ │ │ │ + tstpcc r6, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ + ldc 13, cr13, [r2, #104] @ 0x68 │ │ │ │ + tstcc r8, #0, 22 │ │ │ │ + blpl 1c3e8c <__bss_end__@@Base+0x11d2ec> │ │ │ │ + blvs 143e90 <__bss_end__@@Base+0x9d2f0> │ │ │ │ + blvc c3e94 <__bss_end__@@Base+0x1d2f4> │ │ │ │ + blpl 144320 <__bss_end__@@Base+0x9d780> │ │ │ │ + blpl 1c3e5c <__bss_end__@@Base+0x11d2bc> │ │ │ │ + blpl c409c <__bss_end__@@Base+0x1d4fc> │ │ │ │ + blvs 184330 <__bss_end__@@Base+0xdd790> │ │ │ │ + blvs 143e68 <__bss_end__@@Base+0x9d2c8> │ │ │ │ + blvs 1440a8 <__bss_end__@@Base+0x9d508> │ │ │ │ + blvc 1c4340 <__bss_end__@@Base+0x11d7a0> │ │ │ │ + blvc c3e74 <__bss_end__@@Base+0x1d2d4> │ │ │ │ + mvnle r4, fp, lsl #5 │ │ │ │ + bicsle r4, r8, r8, lsr #5 │ │ │ │ + stmdami r7!, {r1, r2, r5, r6, r8, r9, fp, lr}^ │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf8d34478 │ │ │ │ + mrrcne 2, 0, r2, r5, cr8 │ │ │ │ + andpl pc, r8, #12779520 @ 0xc30000 │ │ │ │ + orreq lr, r2, #3072 @ 0xc00 │ │ │ │ + @ instruction: 0xf7fa609c │ │ │ │ + stmdacs r0, {r1, r4, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [ip, #508] @ 0x1fc │ │ │ │ + @ instruction: 0xf5a74605 │ │ │ │ mulls r3, r1, r0 │ │ │ │ - @ instruction: 0xf89cf002 │ │ │ │ + @ instruction: 0xf8fef002 │ │ │ │ andcs r9, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf6cb2300 │ │ │ │ stmib r0, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib r0, {r2, r4, r8, r9, sp}^ │ │ │ │ svcvs 0x0023230a │ │ │ │ @ instruction: 0xf77f2b00 │ │ │ │ - @ instruction: 0xf8d4ae57 │ │ │ │ + @ instruction: 0xf8d4ae67 │ │ │ │ @ instruction: 0xf10db074 │ │ │ │ @ instruction: 0xf04f08b0 │ │ │ │ @ instruction: 0x462f0a18 │ │ │ │ andls r4, r3, r6, lsr #12 │ │ │ │ eorne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf9b100bc │ │ │ │ stmdacs r0, {r1} │ │ │ │ @@ -5483,1142 +5454,1119 @@ │ │ │ │ strtmi ip, [r3], r0, lsr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbtmi r9, [r4], -r4, lsl #14 │ │ │ │ @ instruction: 0xf509fb0a │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ stmdbne r0!, {r0, r1, r2, r6, r9, sl, lr}^ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 1244be2 <__bss_end__@@Base+0x119dfaa> │ │ │ │ + mcrr2 0, 0, pc, lr, cr2 @ │ │ │ │ ldrsbtgt pc, [r4], #-134 @ 0xffffff7a @ │ │ │ │ andcc pc, fp, ip, asr r8 @ │ │ │ │ @ instruction: 0xf9b36a1c │ │ │ │ svcgt 0x000fe002 │ │ │ │ strbmi r4, [lr, #1061] @ 0x425 │ │ │ │ ldm r7, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ stclle 0, cr0, [r5], #12 │ │ │ │ strbtmi r9, [r3], r4, lsl #30 │ │ │ │ smladxcc r1, r3, pc, r6 @ │ │ │ │ ldclle 2, cr4, [r1], {187} @ 0xbb │ │ │ │ - @ instruction: 0xe61d4634 │ │ │ │ - ldrbtmi r4, [fp], #-2876 @ 0xfffff4c4 │ │ │ │ - andcs pc, r8, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xdc3f2a07 │ │ │ │ - tstcs r0, sl, lsr fp │ │ │ │ + @ instruction: 0xe62d4634 │ │ │ │ + ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ + stmdbcs r7, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ + blmi e3fc24 <__bss_end__@@Base+0xd99084> │ │ │ │ @ instruction: 0xf853447b │ │ │ │ - @ instruction: 0xf7fd0022 │ │ │ │ - @ instruction: 0xf5aafed5 │ │ │ │ - subsvs r6, r8, #-1744830462 @ 0x98000002 │ │ │ │ - blt ff786c28 <__bss_end__@@Base+0xff6dfff0> │ │ │ │ - adcsvs pc, r4, #713031680 @ 0x2a800000 │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - @ instruction: 0x46599d1a │ │ │ │ - ldmdb r3, {r2, r4, fp, sp, lr}^ │ │ │ │ - stmib r5, {r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf8c52384 │ │ │ │ - vst3.8 {d16-d18}, [pc :64], ip │ │ │ │ - @ instruction: 0xf5057280 │ │ │ │ - movwcs r7, #4102 @ 0x1006 │ │ │ │ - andcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ - ldcl 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ - vst2.8 {d25,d27}, [pc], r3 │ │ │ │ - @ instruction: 0xf5057280 │ │ │ │ - @ instruction: 0xf7fa7046 │ │ │ │ - vqdmulh.s32 d14, d10, d14[1] │ │ │ │ - mrcls 3, 0, r5, cr5, cr12, {4} │ │ │ │ - ldrmi pc, [r8], #-2245 @ 0xfffff73b │ │ │ │ - @ instruction: 0x4631681c │ │ │ │ - bls 32ec98 <__bss_end__@@Base+0x288060> │ │ │ │ - andsvs r1, sp, r5, ror #24 │ │ │ │ - ldc2l 0, cr15, [r2], {0} │ │ │ │ - orrvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - strls r2, [r7], -r5, lsl #10 │ │ │ │ - eoreq pc, r4, r3, asr #16 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - blt fea86c90 <__bss_end__@@Base+0xfe9e0058> │ │ │ │ - andcs r4, r1, fp, lsl r9 │ │ │ │ - @ instruction: 0xf7fa4479 │ │ │ │ - @ instruction: 0xf7ffe9b2 │ │ │ │ - svclt 0x0000baa2 │ │ │ │ + tstcs r0, r1, lsr #32 │ │ │ │ + @ instruction: 0xff10f7fd │ │ │ │ + @ instruction: 0x63a6f5a7 │ │ │ │ + @ instruction: 0xf7ff6258 │ │ │ │ + vldrls d11, [fp, #-4] │ │ │ │ + adcsvs pc, r4, #700448768 @ 0x29c00000 │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + ldmdavs r4, {r0, r1, r8, fp, ip, pc} │ │ │ │ + ldreq pc, [ip], #-2245 @ 0xfffff73b │ │ │ │ + andvc pc, r6, r5, lsl #10 │ │ │ │ + movwcs lr, #10579 @ 0x2953 │ │ │ │ + orrcs lr, r4, #3227648 @ 0x314000 │ │ │ │ + @ instruction: 0xf8c52301 │ │ │ │ + @ instruction: 0xf7fa320c │ │ │ │ + stmdbls r4, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + subvc pc, r6, r5, lsl #10 │ │ │ │ + bl 1c46b68 <__bss_end__@@Base+0x1b9ffc8> │ │ │ │ + orrspl pc, ip, #1879048202 @ 0x7000000a │ │ │ │ + @ instruction: 0xf8c59e15 │ │ │ │ + ldmdavs ip, {r3, r4, sl, lr} │ │ │ │ + stmdals r9, {r0, r4, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0x1c659a0d │ │ │ │ + @ instruction: 0xf000601d │ │ │ │ + @ instruction: 0xf5a7fcab │ │ │ │ + strcs r6, [r5, #-897] @ 0xfffffc7f │ │ │ │ + @ instruction: 0xf8439608 │ │ │ │ + movwcs r0, #36 @ 0x24 │ │ │ │ + @ instruction: 0xf7ff9309 │ │ │ │ + ldmdami fp, {r0, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa4478 │ │ │ │ + @ instruction: 0xf7ffeb6a │ │ │ │ + svclt 0x0000bacb │ │ │ │ ... │ │ │ │ - andeq r2, r5, r6, lsl #20 │ │ │ │ - andeq r1, r4, r8, ror r4 │ │ │ │ - andeq r1, r4, ip, ror r5 │ │ │ │ - andeq pc, r4, ip, lsr #15 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r5, r8, lsr r8 │ │ │ │ - andeq r1, r4, lr, lsl #9 │ │ │ │ - andeq r2, r5, sl, lsl r8 │ │ │ │ - andeq r1, r4, sl, ror r4 │ │ │ │ - strdeq r2, [r5], -r6 │ │ │ │ - andeq r2, r5, r8, ror #15 │ │ │ │ - muleq r5, r2, r7 │ │ │ │ - andeq r1, r4, r0, ror r3 │ │ │ │ - andeq r1, r4, r0, lsl #6 │ │ │ │ - andeq r1, r4, lr, lsr r3 │ │ │ │ - andeq r1, r4, r0, lsr r3 │ │ │ │ - andeq r1, r4, r8, lsr #6 │ │ │ │ - andeq r1, r4, r6, lsr #2 │ │ │ │ - andeq r2, r5, r6, ror #10 │ │ │ │ - andeq r1, r4, r6, asr #5 │ │ │ │ - andeq r2, r5, lr, lsr #9 │ │ │ │ - andeq pc, r4, r0, ror #3 │ │ │ │ - andeq r1, r4, r8, lsl #1 │ │ │ │ - @ instruction: 0x63b4f5aa │ │ │ │ + andeq r2, r5, lr, lsl sl │ │ │ │ + @ instruction: 0x000414b0 │ │ │ │ + @ instruction: 0x000415b0 │ │ │ │ + andeq pc, r4, r8, ror #16 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r2, r5, ip, asr r8 │ │ │ │ + andeq r1, r4, r6, asr #9 │ │ │ │ + andeq r2, r5, r2, asr #16 │ │ │ │ + @ instruction: 0x000414ba │ │ │ │ + andeq r2, r5, r8, lsr #16 │ │ │ │ + andeq r2, r5, lr, lsl r8 │ │ │ │ + andeq r2, r5, sl, asr #15 │ │ │ │ + andeq r1, r4, r0, asr #7 │ │ │ │ + andeq r1, r4, lr, asr #6 │ │ │ │ + muleq r4, r2, r3 │ │ │ │ + andeq r1, r4, r6, lsl #7 │ │ │ │ + andeq r1, r4, lr, ror r3 │ │ │ │ + andeq r1, r4, r0, lsl #3 │ │ │ │ + andeq r2, r5, ip, lsr #11 │ │ │ │ + andeq r1, r4, ip, lsl r3 │ │ │ │ + strdeq r2, [r5], -r2 @ │ │ │ │ + andeq pc, r4, r8, ror r2 @ │ │ │ │ + andeq r1, r4, r8, ror #1 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ - bge 1a85f10 <__bss_end__@@Base+0x19df2d8> │ │ │ │ - ldrbpl pc, [ip, #-2271] @ 0xfffff721 @ │ │ │ │ - ldrtvs pc, [r2], sl, lsr #11 @ │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldrbtmi r4, [sp], #-1625 @ 0xfffff9a7 │ │ │ │ - ldmdb r6, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf8c58902 │ │ │ │ + bge fe4c5e28 <__bss_end__@@Base+0xfe41f288> │ │ │ │ + ldrpl pc, [r4, #-2271] @ 0xfffff721 │ │ │ │ + ldrtvs pc, [r2], r7, lsr #11 @ │ │ │ │ + movwcs r9, #6403 @ 0x1903 │ │ │ │ + @ instruction: 0xf8c5447d │ │ │ │ @ instruction: 0xf505041c │ │ │ │ @ instruction: 0xf8c57006 │ │ │ │ - stmib r5, {r2, r3, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf7fa8984 │ │ │ │ - stmdbls r3, {r1, sl, fp, sp, lr, pc} │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + ldmdb r6, {r2, r3, r9, ip, sp}^ │ │ │ │ + stmib r5, {r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fa2384 │ │ │ │ + stmdbls r4, {r3, r8, r9, fp, sp, lr, pc} │ │ │ │ subvc pc, r6, r5, lsl #10 │ │ │ │ - bl ffec6d34 <__bss_end__@@Base+0xffe200fc> │ │ │ │ + bl c6c44 <__bss_end__@@Base+0x200a4> │ │ │ │ subcs pc, sl, sp, lsl #10 │ │ │ │ ldrmi pc, [r8], #-2245 @ 0xfffff73b │ │ │ │ - orrspl pc, ip, #-1610612726 @ 0xa000000a │ │ │ │ - bleq 124481c <__bss_end__@@Base+0x119dbe4> │ │ │ │ + orrspl pc, ip, #1879048202 @ 0x7000000a │ │ │ │ + bleq 124472c <__bss_end__@@Base+0x119db8c> │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ - orrvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - @ instruction: 0x61aff5aa │ │ │ │ + orrvs pc, r1, #700448768 @ 0x29c00000 │ │ │ │ + @ instruction: 0x61aff5a7 │ │ │ │ vcgt.s8 d9, d0, d0 │ │ │ │ - @ instruction: 0xf5aa4024 │ │ │ │ + @ instruction: 0xf5a74024 │ │ │ │ strcs r6, [r1, #-937] @ 0xfffffc57 │ │ │ │ - mrc2 7, 4, pc, cr6, cr13, {7} │ │ │ │ - blt d86d78 <__bss_end__@@Base+0xce0140> │ │ │ │ - blcs 2f9d0 │ │ │ │ - andhi pc, fp, #64 @ 0x40 │ │ │ │ - bls 1ef9a8 <__bss_end__@@Base+0x148d70> │ │ │ │ - movwls r3, #33537 @ 0x8301 │ │ │ │ + @ instruction: 0xf860f7fe │ │ │ │ + blt 18c6c88 <__bss_end__@@Base+0x18200e8> │ │ │ │ + blcs 2f8e0 │ │ │ │ + mvnshi pc, r0, asr #32 │ │ │ │ + bls 22f8bc <__bss_end__@@Base+0x188d1c> │ │ │ │ + movwls r3, #37633 @ 0x9301 │ │ │ │ @ instruction: 0xf5b33218 │ │ │ │ - andls r4, r7, #0, 30 │ │ │ │ - subhi pc, r7, #0 │ │ │ │ - ldrbmi pc, [ip], #2271 @ 0x8df @ │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - ldrbtmi r4, [ip], #-1625 @ 0xfffff9a7 │ │ │ │ + andls r4, r8, #0, 30 │ │ │ │ + eorhi pc, r7, #0 │ │ │ │ + ldrmi pc, [ip], #2271 @ 0x8df │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + ldrbtmi r9, [ip], #-2307 @ 0xfffff6fd │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ orrcs lr, r4, #196, 18 @ 0x310000 │ │ │ │ - @ instruction: 0x63b4f5aa │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - ldrls pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ + ldrge pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ movwcs r6, #6173 @ 0x181d │ │ │ │ andcc pc, ip, #196, 16 @ 0xc40000 │ │ │ │ - bl fef46db0 <__bss_end__@@Base+0xfeea0178> │ │ │ │ - vst2.8 {d25,d27}, [pc], r3 │ │ │ │ - @ instruction: 0xf5047280 │ │ │ │ + b ff1c6cbc <__bss_end__@@Base+0xff12011c> │ │ │ │ + @ instruction: 0xf5049904 │ │ │ │ @ instruction: 0xf7fa7046 │ │ │ │ - @ instruction: 0xf8c4ebb6 │ │ │ │ + @ instruction: 0xf8c4eac2 │ │ │ │ strcs r5, [r2, #-1048] @ 0xfffffbe8 │ │ │ │ - blt 106ddc <__bss_end__@@Base+0x601a4> │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ + blt d46ce4 <__bss_end__@@Base+0xca0144> │ │ │ │ + movwls r2, #37632 @ 0x9300 │ │ │ │ vldrls d9, [r4, #-84] @ 0xffffffac │ │ │ │ - @ instruction: 0xf7ff9307 │ │ │ │ - strcs fp, [r4, #-2556] @ 0xfffff604 │ │ │ │ - ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strmi pc, [r4], #2271 @ 0x8df │ │ │ │ - ldrvs pc, [r2, #1450]! @ 0x5aa │ │ │ │ - @ instruction: 0x63b4f5aa │ │ │ │ - ldrbtmi r4, [ip], #-1625 @ 0xfffff9a7 │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stmdbhi r2, {r0, r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ff9308 │ │ │ │ + strcs fp, [r4, #-2605] @ 0xfffff5d3 │ │ │ │ + blt ac6cf8 <__bss_end__@@Base+0xa20158> │ │ │ │ + strbmi pc, [ip], #-2271 @ 0xfffff721 @ │ │ │ │ + ldrvs pc, [r2, #1447]! @ 0x5a7 │ │ │ │ + @ instruction: 0x63b4f5a7 │ │ │ │ + ldrbtmi r9, [ip], #-2307 @ 0xfffff6fd │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ movwcs r6, #6174 @ 0x181e │ │ │ │ - stmibhi r4, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andcc pc, ip, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf8c4232a │ │ │ │ - @ instruction: 0xf7fa341c │ │ │ │ - stmdbls r3, {r1, r2, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + ldmdb r5, {r2, r3, r4, sl, ip, sp}^ │ │ │ │ + stmib r4, {r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fa2384 │ │ │ │ + stmdbls r4, {r2, r3, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ subvc pc, r6, r4, lsl #10 │ │ │ │ - bl fe1c6e1c <__bss_end__@@Base+0xfe1201e4> │ │ │ │ + b fe5c6d1c <__bss_end__@@Base+0xfe52017c> │ │ │ │ subcs pc, sl, sp, lsl #10 │ │ │ │ - orrspl pc, ip, #-1610612726 @ 0xa000000a │ │ │ │ + orrspl pc, ip, #1879048202 @ 0x7000000a │ │ │ │ ldrvs pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ - bleq 1244904 <__bss_end__@@Base+0x119dccc> │ │ │ │ + bleq 1244804 <__bss_end__@@Base+0x119dc64> │ │ │ │ strtmi r9, [sl], -r1, lsl #6 │ │ │ │ - orrvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - @ instruction: 0x61aff5aa │ │ │ │ + orrvs pc, r1, #700448768 @ 0x29c00000 │ │ │ │ + @ instruction: 0x61aff5a7 │ │ │ │ vcgt.s8 d9, d0, d0 │ │ │ │ - @ instruction: 0xf5aa4024 │ │ │ │ + @ instruction: 0xf5a74024 │ │ │ │ @ instruction: 0xf7fd63a9 │ │ │ │ - strb pc, [fp], #-3619 @ 0xfffff1dd @ │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - adcvs pc, r9, #713031680 @ 0x2a800000 │ │ │ │ + strbt pc, [pc], #-4085 @ 8d60 @ │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + adcvs pc, r9, #700448768 @ 0x29c00000 │ │ │ │ tsteq r2, r3, asr r9 │ │ │ │ smlabteq r4, r2, r9, lr │ │ │ │ - ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - adcvs pc, r9, #713031680 @ 0x2a800000 │ │ │ │ + stmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + adcvs pc, r9, #700448768 @ 0x29c00000 │ │ │ │ tsteq r2, r3, asr r9 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ - stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - adcvs pc, r9, #713031680 @ 0x2a800000 │ │ │ │ + stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + adcvs pc, r9, #700448768 @ 0x29c00000 │ │ │ │ tsteq r2, r3, asr r9 │ │ │ │ smlabteq r0, r2, r9, lr │ │ │ │ - stmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subcs pc, sl, sp, lsl #10 │ │ │ │ - addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - vmin.s8 q2, q0, │ │ │ │ + vmla.i8 d9, d0, d3 │ │ │ │ @ instruction: 0xf7fa4024 │ │ │ │ - @ instruction: 0xf7ffeb4a │ │ │ │ - @ instruction: 0xf5aab99a │ │ │ │ + @ instruction: 0xf7ffea5c │ │ │ │ + @ instruction: 0xf5a7b9d1 │ │ │ │ ldc 3, cr6, [r3, #-712] @ 0xfffffd38 │ │ │ │ @ instruction: 0xf7ff8b02 │ │ │ │ - @ instruction: 0xf5aab994 │ │ │ │ + @ instruction: 0xf5a7b9cb │ │ │ │ ldmdb r3, {r1, r4, r5, r7, r8, r9, sp, lr}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0104 │ │ │ │ - @ instruction: 0xf5aab98c │ │ │ │ + @ instruction: 0xf5a7b9c3 │ │ │ │ ldmdb r3, {r1, r4, r5, r7, r8, r9, sp, lr}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0102 │ │ │ │ - @ instruction: 0xf5aab984 │ │ │ │ + @ instruction: 0xf5a7b9bb │ │ │ │ ldmdb r3, {r1, r4, r5, r7, r8, r9, sp, lr}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ - @ instruction: 0xf5aab97c │ │ │ │ - @ instruction: 0xf5aa63b2 │ │ │ │ + @ instruction: 0xf5a7b9b3 │ │ │ │ + @ instruction: 0xf5a763b2 │ │ │ │ ldmdb r3, {r0, r1, r2, r3, r5, r7, r9, sp, lr}^ │ │ │ │ stmib r2, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0104 │ │ │ │ - @ instruction: 0xf5aab972 │ │ │ │ - @ instruction: 0xf5aa63b2 │ │ │ │ + @ instruction: 0xf5a7b9a9 │ │ │ │ + @ instruction: 0xf5a763b2 │ │ │ │ ldmdb r3, {r0, r1, r2, r3, r5, r7, r9, sp, lr}^ │ │ │ │ stmib r2, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0102 │ │ │ │ - @ instruction: 0xf5aab968 │ │ │ │ - @ instruction: 0xf5aa63b2 │ │ │ │ + @ instruction: 0xf5a7b99f │ │ │ │ + @ instruction: 0xf5a763b2 │ │ │ │ ldmdb r3, {r0, r1, r2, r3, r5, r7, r9, sp, lr}^ │ │ │ │ stmib r2, {r1, r8}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ - @ instruction: 0xf5aab95e │ │ │ │ - stmdbls r7, {r1, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ + @ instruction: 0xf5a7b995 │ │ │ │ + stmdbls r8, {r1, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ movwcs lr, #18881 @ 0x49c1 │ │ │ │ - ldmdblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x63b2f5aa │ │ │ │ - ldmdb r3, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ + stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x63b2f5a7 │ │ │ │ + ldmdb r3, {r3, r8, fp, ip, pc}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ - @ instruction: 0xf5aab94c │ │ │ │ - stmdbls r7, {r1, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ + @ instruction: 0xf5a7b983 │ │ │ │ + stmdbls r8, {r1, r4, r5, r7, r8, r9, sp, lr} │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - stmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtmi r4, [fp], #-3015 @ 0xfffff439 │ │ │ │ - andcs pc, r8, #13828096 @ 0xd30000 │ │ │ │ - vpmax.u8 d18, d0, d7 │ │ │ │ - stmibmi r5, {r3, r4, r5, r6, r8, pc}^ │ │ │ │ - ldrbtmi r2, [r9], #-1 │ │ │ │ - stmda r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrls r4, [r8, #-2754] @ 0xfffff53e │ │ │ │ - @ instruction: 0xf8d2447a │ │ │ │ - blcs 157a8 │ │ │ │ - subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ - andcc pc, r8, #12713984 @ 0xc20000 │ │ │ │ - addsvs pc, pc, #713031680 @ 0x2a800000 │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbtmi r4, [fp], #-3004 @ 0xfffff444 │ │ │ │ + stmdbcs r7, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ + msrhi (UNDEF: 115), r0 │ │ │ │ + ldrbtmi r4, [r8], #-2234 @ 0xfffff746 │ │ │ │ + b 346e58 <__bss_end__@@Base+0x2a02b8> │ │ │ │ + stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrls r4, [r8, #-2744] @ 0xfffff548 │ │ │ │ + ldmdavs r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + svclt 0x00bc2b00 │ │ │ │ + subsvs r4, r3, fp, asr r2 │ │ │ │ + addsvs pc, pc, #700448768 @ 0x29c00000 │ │ │ │ sbcsvs r3, r3, r1, lsl #22 │ │ │ │ tstls r4, #67108864 @ 0x4000000 │ │ │ │ - stmdblt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbtmi r4, [sl], #-2746 @ 0xfffff546 │ │ │ │ - andcc pc, r8, #13762560 @ 0xd20000 │ │ │ │ - svclt 0x00bc2b00 │ │ │ │ - @ instruction: 0xf8c2425b │ │ │ │ - @ instruction: 0xf5aa3208 │ │ │ │ - blcc 61a34 <__bss_start@@Base+0x6994> │ │ │ │ + ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbtmi r4, [sl], #-2737 @ 0xfffff54f │ │ │ │ + blcs 22fe8 │ │ │ │ + subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ + @ instruction: 0xf5a76053 │ │ │ │ + blcc 61924 <__bss_start@@Base+0x691c> │ │ │ │ movwcs r6, #12435 @ 0x3093 │ │ │ │ movwcs r9, #4888 @ 0x1318 │ │ │ │ @ instruction: 0xf7ff9314 │ │ │ │ - bmi fecb7408 <__bss_end__@@Base+0xfec107d0> │ │ │ │ - @ instruction: 0xf8d2447a │ │ │ │ - blcs 157f0 │ │ │ │ - subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ - andcc pc, r8, #12713984 @ 0xc20000 │ │ │ │ - addsvs pc, pc, #713031680 @ 0x2a800000 │ │ │ │ + bmi feab73ec <__bss_end__@@Base+0xfea1084c> │ │ │ │ + ldmdavs r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ + svclt 0x00bc2b00 │ │ │ │ + subsvs r4, r3, fp, asr r2 │ │ │ │ + addsvs pc, pc, #700448768 @ 0x29c00000 │ │ │ │ subsvs r3, r3, r1, lsl #22 │ │ │ │ tstls r8, #134217728 @ 0x8000000 │ │ │ │ tstls r4, #67108864 @ 0x4000000 │ │ │ │ - ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtmi r4, [sl], #-2729 @ 0xfffff557 │ │ │ │ - andcc pc, r8, #13762560 @ 0xd20000 │ │ │ │ - svclt 0x00bc2b00 │ │ │ │ - @ instruction: 0xf8c2425b │ │ │ │ - @ instruction: 0xf5aa3208 │ │ │ │ - blcc 61a80 <__bss_start@@Base+0x69e0> │ │ │ │ + ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbtmi r4, [sl], #-2722 @ 0xfffff55e │ │ │ │ + blcs 2302c │ │ │ │ + subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ + @ instruction: 0xf5a76053 │ │ │ │ + blcc 61968 <__bss_start@@Base+0x6960> │ │ │ │ movwcs r6, #4115 @ 0x1013 │ │ │ │ tstls r4, #24, 6 @ 0x60000000 │ │ │ │ - stmialt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r9, #2581 @ 0xa15 │ │ │ │ tstls r8, #8388608 @ 0x800000 │ │ │ │ - andls r9, r7, #8, 6 @ 0x20000000 │ │ │ │ + andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r2, r4, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3316 │ │ │ │ - ldmibmi ip, {r5, r6, r7, fp, ip, sp, pc} │ │ │ │ - blls d1030 <__bss_end__@@Base+0x2a3f8> │ │ │ │ - @ instruction: 0xf7f94479 │ │ │ │ - @ instruction: 0xf7ffefe8 │ │ │ │ - bcs 77398 <__bss_start@@Base+0x1c2f8> │ │ │ │ - rscshi pc, sp, r0, asr #6 │ │ │ │ - strcs r2, [r1, #-792] @ 0xfffffce8 │ │ │ │ - stmdbeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8cdaa88 │ │ │ │ - blx f10de <__bss_end__@@Base+0x4a4a6> │ │ │ │ - blls 786854 <__bss_end__@@Base+0x6dfc1c> │ │ │ │ - @ instruction: 0xf5a39212 │ │ │ │ - @ instruction: 0xf2aa747c │ │ │ │ + ldmmi r6, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ + ldrbtmi r9, [r8], #-2564 @ 0xfffff5fc │ │ │ │ + ldmib r8!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vpmax.u8 d18, d0, d1 │ │ │ │ + tstcs r8, #242 @ 0xf2 │ │ │ │ + b 13d232c <__bss_end__@@Base+0x132b78c> │ │ │ │ + bge fe20b430 <__bss_end__@@Base+0xfe164890> │ │ │ │ + blx eeb5a <__bss_end__@@Base+0x47fba> │ │ │ │ + blls 7c6738 <__bss_end__@@Base+0x71fb98> │ │ │ │ + @ instruction: 0xf5a39213 │ │ │ │ + @ instruction: 0xf2a7747c │ │ │ │ @ instruction: 0xf1a6539c │ │ │ │ stmib sp, {r3, r4, fp}^ │ │ │ │ - stmib sp, {r1, r2, r3, r4, r8, fp, sp, lr}^ │ │ │ │ - bls 5abce8 <__bss_end__@@Base+0x5050b0> │ │ │ │ + @ instruction: 0xf8cd691f │ │ │ │ + bls 5a915c <__bss_end__@@Base+0x5025bc> │ │ │ │ vpmax.u8 d18, d0, d1 │ │ │ │ - stmdbls r0!, {r2, r7, pc} │ │ │ │ + stmdbls r1!, {r2, r7, pc} │ │ │ │ ldmdavs sl, {r0, r5, r7, r9, sl, lr} │ │ │ │ - tstls r7, r1, lsr #8 │ │ │ │ - stmib sp, {r0, r3, r8, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf5a1451b │ │ │ │ - @ instruction: 0x910b619d │ │ │ │ - @ instruction: 0x910a1c91 │ │ │ │ - tstls r0, #507904 @ 0x7c000 │ │ │ │ - andsls r4, r1, #167772160 @ 0xa000000 │ │ │ │ - @ instruction: 0xb01cf8dd │ │ │ │ - beq 64573c <__bss_end__@@Base+0x59eb04> │ │ │ │ - ldrbmi r9, [sl], -r9, lsl #22 │ │ │ │ - @ instruction: 0xf5a39e0b │ │ │ │ + tstls r8, r1, lsr #8 │ │ │ │ + stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ + @ instruction: 0xf5a1451c │ │ │ │ + @ instruction: 0x910c619d │ │ │ │ + @ instruction: 0x910b1c91 │ │ │ │ + tstls r1, #32, 18 @ 0x80000 │ │ │ │ + andsls r4, r2, #167772160 @ 0xa000000 │ │ │ │ + ldrdlt pc, [r0], -sp @ │ │ │ │ + beq 645620 <__bss_end__@@Base+0x59ea80> │ │ │ │ + ldrbmi r9, [sl], -sl, lsl #22 │ │ │ │ + @ instruction: 0xf5a39e0c │ │ │ │ andscc r6, r8, #-1711276032 @ 0x9a000000 │ │ │ │ ldmvs r7, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - ldm sl!, {r3, r9, ip, pc} │ │ │ │ + ldm sl!, {r0, r3, r9, ip, pc} │ │ │ │ ldrtmi r0, [r5], -pc │ │ │ │ - strgt r4, [pc, #-1631] @ 8a55 │ │ │ │ + strgt r4, [pc, #-1631] @ 8939 │ │ │ │ muleq r3, sl, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ - strgt ip, [pc], #-3855 @ 90c0 │ │ │ │ + strgt ip, [pc], #-3855 @ 8fa4 │ │ │ │ muleq r3, r7, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - svcgt 0x000f9f08 │ │ │ │ + svcgt 0x000f9f09 │ │ │ │ andeq lr, pc, r8, lsr #17 │ │ │ │ - strls r9, [r8, -ip, lsl #20] │ │ │ │ + strls r9, [r9, -sp, lsl #20] │ │ │ │ ldrdeq lr, [r0, -r7] │ │ │ │ andeq lr, r3, r8, lsl #17 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx fe8450e4 <__bss_end__@@Base+0xfe79e4ac> │ │ │ │ - strls r9, [lr], -sl, lsl #18 │ │ │ │ - strls r4, [fp], -pc, asr #12 │ │ │ │ + blx fe544fc8 <__bss_end__@@Base+0xfe49e428> │ │ │ │ + strls r9, [pc], -fp, lsl #18 │ │ │ │ + strls r4, [ip], -pc, asr #12 │ │ │ │ cdpeq 1, 1, cr15, cr8, cr9, {5} │ │ │ │ - @ instruction: 0xf1099e12 │ │ │ │ - blls 24b558 <__bss_end__@@Base+0x1a4920> │ │ │ │ - andslt pc, ip, sp, asr #17 │ │ │ │ - bleq 64552c <__bss_end__@@Base+0x59e8f4> │ │ │ │ + @ instruction: 0xf1099e13 │ │ │ │ + blls 28b43c <__bss_end__@@Base+0x1e489c> │ │ │ │ + eorlt pc, r0, sp, asr #17 │ │ │ │ + bleq 645410 <__bss_end__@@Base+0x59e870> │ │ │ │ ldcvs 5, cr15, [sl], {163} @ 0xa3 │ │ │ │ - eorsgt pc, ip, sp, asr #17 │ │ │ │ + subgt pc, r0, sp, asr #17 │ │ │ │ vstmiaeq r1, {d14-d16} │ │ │ │ - @ instruction: 0xf8cd9e0e │ │ │ │ - @ instruction: 0xf84cc034 │ │ │ │ + @ instruction: 0xf8cd9e0f │ │ │ │ + @ instruction: 0xf84cc038 │ │ │ │ @ instruction: 0xf5a30c08 │ │ │ │ ldm fp!, {r0, r1, r2, r4, r7, sl, fp, sp, lr} │ │ │ │ strgt r0, [pc], -pc │ │ │ │ - ldm r3, {r3, r8, r9, fp, ip, pc} │ │ │ │ + ldm r3, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ svcgt 0x000f0003 │ │ │ │ - strgt r9, [pc, #-3343] @ 8421 │ │ │ │ + strgt r9, [pc, #-3344] @ 8304 │ │ │ │ muleq r3, r7, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - ldm sl, {r4, r8, r9, fp, ip, pc} │ │ │ │ + ldm sl, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ stm r8, {r0, r1} │ │ │ │ - stcls 0, cr0, [sl], {3} │ │ │ │ + stcls 0, cr0, [fp], {3} │ │ │ │ ldmib sp, {r0, r1, sp}^ │ │ │ │ - andsvs r1, ip, fp, lsl #4 │ │ │ │ - blx 19c5158 <__bss_end__@@Base+0x191e520> │ │ │ │ - cdpls 15, 0, cr9, cr13, cr7, {0} │ │ │ │ + andsvs r1, ip, ip, lsl #4 │ │ │ │ + blx 16c503c <__bss_end__@@Base+0x161e49c> │ │ │ │ + cdpls 15, 0, cr9, cr14, cr8, {0} │ │ │ │ @ instruction: 0xf1071ca3 │ │ │ │ - andls r0, r7, #24, 4 @ 0x80000001 │ │ │ │ - @ instruction: 0xf8469a11 │ │ │ │ + andls r0, r8, #24, 4 @ 0x80000001 │ │ │ │ + @ instruction: 0xf8469a12 │ │ │ │ addsmi r0, sl, #4, 24 @ 0x400 │ │ │ │ - orrle r9, pc, sl, lsl #6 │ │ │ │ - ldrmi lr, [fp, #-2525] @ 0xfffff623 │ │ │ │ - bls 7afdb8 <__bss_end__@@Base+0x709180> │ │ │ │ + orrle r9, pc, fp, lsl #6 │ │ │ │ + ldrmi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ + bls 7efca0 <__bss_end__@@Base+0x749100> │ │ │ │ ldrmi r3, [r4], #-1281 @ 0xfffffaff │ │ │ │ adcmi r9, sl, #94208 @ 0x17000 │ │ │ │ svcge 0x0071f47f │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ + movwls r2, #37632 @ 0x9300 │ │ │ │ strcs r9, [r1, #-2837] @ 0xfffff4eb │ │ │ │ - ldrdge pc, [r4], -sp @ │ │ │ │ - ldrdlt pc, [r4], sp │ │ │ │ - @ instruction: 0xf7ff9307 │ │ │ │ - blls 637234 <__bss_end__@@Base+0x5905fc> │ │ │ │ - vstrle d18, [r7, #-0] │ │ │ │ - @ instruction: 0xf5aa4b3e │ │ │ │ - @ instruction: 0xf8cd669f │ │ │ │ - strcs sl, [r0], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xf50d9f08 │ │ │ │ - @ instruction: 0xf8dd78a0 │ │ │ │ - ldrcs r9, [r8, #-96] @ 0xffffffa0 │ │ │ │ - ldrsbtge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ - andls r4, sl, fp, ror r4 │ │ │ │ - @ instruction: 0xf8cd9309 │ │ │ │ - @ instruction: 0xf856b034 │ │ │ │ - ldrmi fp, [fp, #2820]! @ 0xb04 │ │ │ │ - @ instruction: 0xf5aada23 │ │ │ │ - blx 1643da <__bss_end__@@Base+0xbd7a2> │ │ │ │ - strcc r8, [r1], #-3588 @ 0xfffff1fc │ │ │ │ - blx 15a862 <__bss_end__@@Base+0xb3c2a> │ │ │ │ - ldm ip!, {r0, r1, r3, sl, fp, lr, pc} │ │ │ │ - stmia lr!, {r0, r1, r2, r3} │ │ │ │ - ldm ip, {r0, r1, r2, r3} │ │ │ │ - stm lr, {r0, r1} │ │ │ │ - mvnle r0, r3 │ │ │ │ - bls 2c3968 <__bss_end__@@Base+0x21cd30> │ │ │ │ - ldrsbtlt pc, [r4], -sp @ │ │ │ │ - orrspl pc, ip, #-1610612726 @ 0xa000000a │ │ │ │ - ldmdals r8, {r2, r3, r9, fp, ip, pc} │ │ │ │ - ldmdavs ip, {r0, r6, r9, sl, lr} │ │ │ │ - andsvs r1, sp, r5, ror #24 │ │ │ │ - blx 34520c <__bss_end__@@Base+0x29e5d4> │ │ │ │ - orrvs pc, r1, #713031680 @ 0x2a800000 │ │ │ │ - eoreq pc, r4, r3, asr #16 │ │ │ │ - stmdbls r9, {r6, r7, r8, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0x465a463b │ │ │ │ - andcs r9, r1, r0, lsl #8 │ │ │ │ - mcr 7, 7, pc, cr14, cr9, {7} @ │ │ │ │ - ldmdami lr, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + movwls r9, #36618 @ 0x8f0a │ │ │ │ + stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 2fcdc │ │ │ │ + blmi f00580 <__bss_end__@@Base+0xe599e0> │ │ │ │ + ldrvs pc, [pc], r7, lsr #11 │ │ │ │ + streq lr, [fp, -sp, asr #19] │ │ │ │ + ldrbtmi r2, [fp], #-1024 @ 0xfffffc00 │ │ │ │ + blls 7adcb8 <__bss_end__@@Base+0x707118> │ │ │ │ + stmibvc r0!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrdlt pc, [r4], -sp @ │ │ │ │ + svcls 0x00182518 │ │ │ │ + stmvs r1, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ + blge 1471fc <__bss_end__@@Base+0xa065c> │ │ │ │ + ble 7da810 <__bss_end__@@Base+0x733c70> │ │ │ │ + @ instruction: 0x8c0afb05 │ │ │ │ + vmlals.f64 d15, d4, d5 │ │ │ │ + adcmi r3, r7, #16777216 @ 0x1000000 │ │ │ │ + @ instruction: 0x000fe8bc │ │ │ │ + andeq lr, pc, lr, lsr #17 │ │ │ │ + muleq r3, ip, r8 │ │ │ │ + andeq lr, r3, lr, lsl #17 │ │ │ │ + ldmib sp, {r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ + vabdl.s32 q5, d7, d11 │ │ │ │ + bls 35df40 <__bss_end__@@Base+0x2b73a0> │ │ │ │ + ldmdals r8, {r0, r3, r6, r9, sl, lr} │ │ │ │ + stclne 8, cr6, [r5], #-112 @ 0xffffff90 │ │ │ │ + @ instruction: 0xf000601d │ │ │ │ + @ instruction: 0xf5a7fa09 │ │ │ │ + @ instruction: 0xf8436381 │ │ │ │ + ldrb r0, [pc, #36] @ 910c │ │ │ │ + strtmi r9, [r3], -sl, lsl #16 │ │ │ │ + @ instruction: 0x4651465a │ │ │ │ + stmia sl, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdami lr, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4478 │ │ │ │ - ldr lr, [r3, #2334]! @ 0x91e │ │ │ │ - stmiavc r0!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ - blls 5431b8 <__bss_end__@@Base+0x49c580> │ │ │ │ - movwls r2, #34049 @ 0x8501 │ │ │ │ - movwls r9, #31509 @ 0x7b15 │ │ │ │ - svclt 0x00d1f7fe │ │ │ │ - ldm sl!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb lr, [r3, #2442] @ 0x98a │ │ │ │ + stmibvc r0!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ + blls 54308c <__bss_end__@@Base+0x49c4ec> │ │ │ │ + movwls r2, #38145 @ 0x9501 │ │ │ │ + movwls r9, #35605 @ 0x8b15 │ │ │ │ + ldmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #2582 @ 0xa16 │ │ │ │ vtst.8 d20, d0, d6 │ │ │ │ ldrbtmi r6, [sl], #-297 @ 0xfffffed7 │ │ │ │ @ instruction: 0xf0094478 │ │ │ │ - @ instruction: 0xf7f9fae7 │ │ │ │ - bmi 504c38 <__bss_end__@@Base+0x45e000> │ │ │ │ + @ instruction: 0xf7f9ff37 │ │ │ │ + bmi 504cc8 <__bss_end__@@Base+0x45e128> │ │ │ │ ldmdami r3, {r8, r9, sp} │ │ │ │ bicsvs pc, r8, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - blx ff745294 <__bss_end__@@Base+0xff69e65c> │ │ │ │ - mcr 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ - muleq r5, r6, r3 │ │ │ │ + @ instruction: 0xff2cf009 │ │ │ │ + mrc 7, 6, APSR_nzcv, cr10, cr9, {7} │ │ │ │ + andeq r2, r5, r8, ror #7 │ │ │ │ + andeq r2, r5, lr, ror #6 │ │ │ │ andeq r2, r5, r6, lsl r3 │ │ │ │ - @ instruction: 0x000522b6 │ │ │ │ - andeq r2, r5, r6, asr r1 │ │ │ │ - andeq r0, r4, lr, lsr #27 │ │ │ │ - andeq r2, r5, r8, lsr r1 │ │ │ │ - andeq r2, r5, r6, lsl r1 │ │ │ │ - strdeq r2, [r5], -r0 │ │ │ │ - andeq r2, r5, sl, asr #1 │ │ │ │ - andeq r0, r4, r8, asr #25 │ │ │ │ + andeq r2, r5, r2, asr #3 │ │ │ │ + andeq r0, r4, lr, lsr #28 │ │ │ │ + andeq r2, r5, r8, lsr #3 │ │ │ │ + andeq r2, r5, sl, lsl #3 │ │ │ │ + andeq r2, r5, r8, ror #2 │ │ │ │ + andeq r2, r5, r6, asr #2 │ │ │ │ + andeq r0, r4, sl, asr sp │ │ │ │ + andeq r0, r4, sl, asr #25 │ │ │ │ andeq r0, r4, r0, lsr #24 │ │ │ │ - andeq r0, r4, r8, ror fp │ │ │ │ - @ instruction: 0x00040ab2 │ │ │ │ - andeq r0, r4, r4, ror #18 │ │ │ │ - andeq r0, r4, ip, asr fp │ │ │ │ - andeq r0, r4, lr, asr #18 │ │ │ │ + andeq r0, r4, sl, asr fp │ │ │ │ + andeq r0, r4, r0, lsl sl │ │ │ │ + andeq r0, r4, r4, lsl #24 │ │ │ │ + strdeq r0, [r4], -sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb604bc <__bss_end__@@Base+0xfeab9884> │ │ │ │ + bl feb6038c <__bss_end__@@Base+0xfeab97ec> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf00a6023 │ │ │ │ - stmdavs r0!, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [ip], #-3078 @ 0xfffff3fa │ │ │ │ teqlt r0, r0, ror #16 │ │ │ │ rsbvs r6, r3, r3, asr #16 │ │ │ │ - ldc2 0, cr15, [r2], #-40 @ 0xffffffd8 │ │ │ │ + ldc2 0, cr15, [r6, #-40]! @ 0xffffffd8 │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ ldclt 1, cr13, [r0, #-992] @ 0xfffffc20 │ │ │ │ - andeq r2, r5, ip, ror #6 │ │ │ │ - andeq r2, r5, r6, asr r3 │ │ │ │ + andeq r2, r5, r4, lsl #8 │ │ │ │ + andeq r2, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb60500 <__bss_end__@@Base+0xfeab98c8> │ │ │ │ + bl feb603d0 <__bss_end__@@Base+0xfeab9830> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 40d2e8 <__bss_end__@@Base+0x3666b0> │ │ │ │ + blmi 40d1b8 <__bss_end__@@Base+0x366618> │ │ │ │ ldmdavs ip, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ andsvs r4, sl, r0, lsr #12 │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ ldclt 3, cr3, [r0, #-8] │ │ │ │ strtmi r4, [r3], -sl, lsl #16 │ │ │ │ cmpcs r4, r0, lsl r2 │ │ │ │ @ instruction: 0xf00a4478 │ │ │ │ - @ instruction: 0x4604fb5f │ │ │ │ + strmi pc, [r4], -r3, ror #24 │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr10, {0} │ │ │ │ + @ instruction: 0xffb6f00a │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwcc lr, #2500 @ 0x9c4 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq r2, r5, r8, lsr #6 │ │ │ │ - andeq r0, r4, r4, lsl #24 │ │ │ │ + andeq r2, r5, r0, asr #7 │ │ │ │ + andeq r0, r4, ip, lsr #25 │ │ │ │ @ instruction: 0xffffff7f │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r6], -r3, lsl #16 │ │ │ │ - blle d13f70 <__bss_end__@@Base+0xc6d338> │ │ │ │ + blle d13e40 <__bss_end__@@Base+0xc6d2a0> │ │ │ │ teqlt ip, #68, 16 @ 0x440000 │ │ │ │ ldrbtmi r4, [fp], #-2846 @ 0xfffff4e2 │ │ │ │ ldmdavs sl, {r0, r1, sp, lr, pc}^ │ │ │ │ subsvs r6, sp, sl, rrx │ │ │ │ strtmi fp, [r5], -r4, lsl #6 │ │ │ │ stmdbcs r0, {r2, r5, r6, fp, sp, lr} │ │ │ │ svcmi 0x001ad0f7 │ │ │ │ ldrdhi pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ ldrbtmi r4, [r8], #1151 @ 0x47f │ │ │ │ - bvs 6413c8 <__bss_end__@@Base+0x59a790> │ │ │ │ - blx ff6453c6 <__bss_end__@@Base+0xff59e78e> │ │ │ │ + bvs 641298 <__bss_end__@@Base+0x59a6f8> │ │ │ │ + ldc2l 0, cr15, [ip], {10} │ │ │ │ @ instruction: 0xf00a6828 │ │ │ │ - ldmdavs fp!, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ rsbsvs r6, sp, fp, rrx │ │ │ │ stmdavs r3!, {r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrmi r4, [ip], -r5, lsr #12 │ │ │ │ - blcs 23460 │ │ │ │ + blcs 23330 │ │ │ │ @ instruction: 0xf8d8d1ef │ │ │ │ rsbvs r3, fp, r4 │ │ │ │ andpl pc, r4, r8, asr #17 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf04f4b0d │ │ │ │ ldrshtvs r3, [r2], -pc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsvs r6, lr, r2, ror r0 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - bmi 25b19c <__bss_end__@@Base+0x1b4564> │ │ │ │ + bmi 25b06c <__bss_end__@@Base+0x1b44cc> │ │ │ │ stmdami r9, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [sl], #-347 @ 0xfffffea5 │ │ │ │ @ instruction: 0xf0094478 │ │ │ │ - @ instruction: 0xf7f9fa1f │ │ │ │ - svclt 0x0000edae │ │ │ │ - @ instruction: 0x000522ba │ │ │ │ - andeq r2, r5, r0, lsr #5 │ │ │ │ - muleq r5, lr, r2 │ │ │ │ - andeq r2, r5, r4, ror #4 │ │ │ │ - andeq r0, r4, sl, asr fp │ │ │ │ - andeq r0, r4, r8, asr #22 │ │ │ │ + @ instruction: 0xf7f9fe6f │ │ │ │ + svclt 0x0000ee1e │ │ │ │ + andeq r2, r5, r2, asr r3 │ │ │ │ + andeq r2, r5, r8, lsr r3 │ │ │ │ + andeq r2, r5, r6, lsr r3 │ │ │ │ + strdeq r2, [r5], -ip │ │ │ │ + strdeq r0, [r4], -sl │ │ │ │ + strdeq r0, [r4], -r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb60610 <__bss_end__@@Base+0xfeab99d8> │ │ │ │ + bl feb604e0 <__bss_end__@@Base+0xfeab9940> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - blle 7d3c1c <__bss_end__@@Base+0x72cfe4> │ │ │ │ + blle 7d3aec <__bss_end__@@Base+0x72cf4c> │ │ │ │ ldmdbmi r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ orrlt r6, r3, fp, asr #16 │ │ │ │ subvs r6, r8, r8, asr r8 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ @ instruction: 0xb12a5100 │ │ │ │ andcc r6, r1, #10551296 @ 0xa10000 │ │ │ │ adcvs r6, r3, fp, asr #32 │ │ │ │ ldclt 0, cr6, [r8, #-136]! @ 0xffffff78 │ │ │ │ rsbvs r3, r3, r1, lsl #4 │ │ │ │ eorvs r6, r2, r3, lsr #1 │ │ │ │ stmdami sl, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ cmncs sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf00a4478 │ │ │ │ - stmdavs r2!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, r3, lsl #12]! │ │ │ │ movwcs r4, #2566 @ 0xa06 │ │ │ │ cmncs r7, r6, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf9def009 │ │ │ │ - stcl 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ - andeq r2, r5, lr, lsl #4 │ │ │ │ - ldrdeq r0, [r4], -ip │ │ │ │ - ldrdeq r0, [r4], -r8 │ │ │ │ - andeq r0, r4, r6, asr #21 │ │ │ │ + cdp2 0, 2, cr15, cr14, cr9, {0} │ │ │ │ + ldcl 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + andeq r2, r5, r6, lsr #5 │ │ │ │ + andeq r0, r4, r4, lsl #23 │ │ │ │ + andeq r0, r4, r8, ror fp │ │ │ │ + andeq r0, r4, lr, ror #22 │ │ │ │ strlt fp, [r8, #-392] @ 0xfffffe78 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - blcs 234a0 │ │ │ │ + blcs 23370 │ │ │ │ svclt 0x0013db09 │ │ │ │ sbcvs r6, r3, r3, asr #16 │ │ │ │ sbcvs r2, r3, r0 │ │ │ │ ldmdavs r8, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ - bmi 15b26c <__bss_end__@@Base+0xb4634> │ │ │ │ + bmi 15b13c <__bss_end__@@Base+0xb459c> │ │ │ │ stmdami r5, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0094478 │ │ │ │ - @ instruction: 0xf7f9f9b7 │ │ │ │ - svclt 0x0000ed46 │ │ │ │ - andeq r0, r4, sl, lsl #21 │ │ │ │ - andeq r0, r4, r8, ror sl │ │ │ │ + @ instruction: 0xf7f9fe07 │ │ │ │ + svclt 0x0000edb6 │ │ │ │ + andeq r0, r4, sl, lsr #22 │ │ │ │ + andeq r0, r4, r0, lsr #22 │ │ │ │ strlt fp, [r8, #-400] @ 0xfffffe70 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - blcs 234e8 │ │ │ │ + blcs 233b8 │ │ │ │ stmiavs r3, {r1, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ smlabtlt fp, r3, r0, r6 │ │ │ │ stclt 8, cr6, [r8, #-96] @ 0xffffffa0 │ │ │ │ stclt 0, cr2, [r8, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ movwcs r4, #2564 @ 0xa04 │ │ │ │ @ instruction: 0x21a64804 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf992f009 │ │ │ │ - stc 7, cr15, [r0, #-996]! @ 0xfffffc1c │ │ │ │ - andeq r0, r4, r0, asr #20 │ │ │ │ - andeq r0, r4, lr, lsr #20 │ │ │ │ + stc2l 0, cr15, [r2, #36]! @ 0x24 │ │ │ │ + ldc 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + andeq r0, r4, r0, ror #21 │ │ │ │ + ldrdeq r0, [r4], -r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb60718 <__bss_end__@@Base+0xfeab9ae0> │ │ │ │ + bl feb605e8 <__bss_end__@@Base+0xfeab9a48> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - blle 94124 <__bss_start@@Base+0x39084> │ │ │ │ + blle 93ff4 <__bss_start@@Base+0x38fec> │ │ │ │ andsvs r6, r9, r3, asr #17 │ │ │ │ - bmi 17894c <__bss_end__@@Base+0xd1d14> │ │ │ │ + bmi 17881c <__bss_end__@@Base+0xd1c7c> │ │ │ │ stmdami r5, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [sl], #-439 @ 0xfffffe49 │ │ │ │ @ instruction: 0xf0094478 │ │ │ │ - @ instruction: 0xf7f9f977 │ │ │ │ - svclt 0x0000ed06 │ │ │ │ - andeq r0, r4, sl, lsl #20 │ │ │ │ - strdeq r0, [r4], -r8 │ │ │ │ + @ instruction: 0xf7f9fdc7 │ │ │ │ + svclt 0x0000ed76 │ │ │ │ + andeq r0, r4, sl, lsr #21 │ │ │ │ + andeq r0, r4, r0, lsr #21 │ │ │ │ stmdavs r0, {r4, r8, ip, sp, pc} │ │ │ │ - blle 13550 │ │ │ │ + blle 13420 │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ movwcs r4, #2564 @ 0xa04 │ │ │ │ biccs r4, r3, r4, lsl #16 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - @ instruction: 0xf95cf009 │ │ │ │ - stcl 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ - ldrdeq r0, [r4], -r4 │ │ │ │ - andeq r0, r4, r2, asr #19 │ │ │ │ + stc2 0, cr15, [ip, #36]! @ 0x24 │ │ │ │ + ldcl 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ + andeq r0, r4, r4, ror sl │ │ │ │ + andeq r0, r4, sl, ror #20 │ │ │ │ ldrbtmi r4, [fp], #-2818 @ 0xfffff4fe │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ svclt 0x00004770 │ │ │ │ - muleq r4, sl, r8 │ │ │ │ - mvnsmi lr, sp, lsr #18 │ │ │ │ + andeq lr, r4, r2, lsl #19 │ │ │ │ + ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - strmi fp, [r7], -r6, lsl #1 │ │ │ │ - @ instruction: 0xf9b1b369 │ │ │ │ - strmi r3, [sp], -r2 │ │ │ │ - bmi 6b62d8 <__bss_end__@@Base+0x60f6a0> │ │ │ │ - ldrbtmi r2, [sl], #-257 @ 0xfffffeff │ │ │ │ - svc 0x0018f7f9 │ │ │ │ - @ instruction: 0x3002f9b5 │ │ │ │ - vldrle d2, [sp, #-0] │ │ │ │ - ldrsbhi pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ - strtmi r2, [r6], -r0, lsl #8 │ │ │ │ - bvs ada9a8 <__bss_end__@@Base+0xa33d70> │ │ │ │ - tstcs r1, r2, asr #12 │ │ │ │ - strtmi r4, [r3], #-1592 @ 0xfffff9c8 │ │ │ │ - ldrcc r3, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - blvc 144c24 <__bss_end__@@Base+0x9dfec> │ │ │ │ - blvc 144c10 <__bss_end__@@Base+0x9dfd8> │ │ │ │ - blvc c4c2c <__bss_end__@@Base+0x1dff4> │ │ │ │ - blvc c4c18 <__bss_end__@@Base+0x1dfe0> │ │ │ │ - blvc 44c34 │ │ │ │ - blvc 44c20 │ │ │ │ - mrc 7, 7, APSR_nzcv, cr10, cr9, {7} │ │ │ │ + strmi fp, [r7], -r4, lsl #1 │ │ │ │ + @ instruction: 0xf9b1b359 │ │ │ │ + strmi r2, [sp], -r2 │ │ │ │ + ldmdbmi r9, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f94479 │ │ │ │ + @ instruction: 0xf9b5ef68 │ │ │ │ + blcs 15490 │ │ │ │ + @ instruction: 0xf8dfdd1c │ │ │ │ + strcs sl, [r0], #-88 @ 0xffffffa8 │ │ │ │ + ldrbtmi r4, [sl], #1574 @ 0x626 │ │ │ │ + ldrbmi r6, [r1], -fp, lsr #20 │ │ │ │ + @ instruction: 0x36014638 │ │ │ │ + ldrcc r4, [r8], #-1059 @ 0xfffffbdd │ │ │ │ + blvc 144af0 <__bss_end__@@Base+0x9df50> │ │ │ │ + stmdbhi r0, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + blvc c4ae0 <__bss_end__@@Base+0x1df40> │ │ │ │ + blvc c4afc <__bss_end__@@Base+0x1df5c> │ │ │ │ + strbmi r4, [fp], -r2, asr #12 │ │ │ │ + blvc 44aec │ │ │ │ + svc 0x004af7f9 │ │ │ │ @ instruction: 0x3002f9b5 │ │ │ │ - stclle 2, cr4, [r6], #716 @ 0x2cc │ │ │ │ - pop {r1, r2, ip, sp, pc} │ │ │ │ - blmi 1e9dc0 <__bss_end__@@Base+0x143188> │ │ │ │ - bmi 1d1a08 <__bss_end__@@Base+0x12add0> │ │ │ │ - ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ - andlt r4, r6, sl, ror r4 │ │ │ │ - ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 7, 7, pc, cr6, cr9, {7} @ │ │ │ │ - andeq r0, r4, r6, asr #19 │ │ │ │ - andeq r0, r4, r0, asr #19 │ │ │ │ - andeq r0, r4, r6, asr r9 │ │ │ │ - andeq r1, r4, ip, asr pc │ │ │ │ + stclle 2, cr4, [r7], #716 @ 0x2cc │ │ │ │ + pop {r2, ip, sp, pc} │ │ │ │ + bmi 1eb48c <__bss_end__@@Base+0x1448ec> │ │ │ │ + stmdbmi r7, {r3, r4, r5, r9, sl, lr} │ │ │ │ + ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ + pop {r2, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f947f0 │ │ │ │ + svclt 0x0000bf37 │ │ │ │ + andeq r0, r4, r8, ror #20 │ │ │ │ + andeq r0, r4, r2, ror #20 │ │ │ │ + strdeq r0, [r4], -ip │ │ │ │ + andeq r2, r4, lr, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi c4ae4 <__bss_end__@@Base+0x1deac> │ │ │ │ + blhi c49b0 <__bss_end__@@Base+0x1de10> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmdbmi r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ - bmi 10dae90 <__bss_end__@@Base+0x1034258> │ │ │ │ + bmi 10dad5c <__bss_end__@@Base+0x10341bc> │ │ │ │ svcmi 0x00434479 │ │ │ │ strmi fp, [r0], lr, lsl #1 │ │ │ │ movwcs r4, #1151 @ 0x47f │ │ │ │ ldrtmi r5, [r8], -sl, lsl #17 │ │ │ │ tstpne r1, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf00a2238 │ │ │ │ - strtmi pc, [r4], r5, asr #19 │ │ │ │ + strtmi pc, [r4], fp, asr #21 │ │ │ │ strmi r4, [r4], -r5, lsl #12 │ │ │ │ cdpeq 0, 1, cr15, cr8, cr15, {2} │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ ldm ip!, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ - strgt r0, [pc], #-15 @ 9678 │ │ │ │ + strgt r0, [pc], #-15 @ 9544 │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ - blx 3ba6be <__bss_end__@@Base+0x313a86> │ │ │ │ + blx 3ba58a <__bss_end__@@Base+0x3139ea> │ │ │ │ movwcs pc, #520 @ 0x208 @ │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8a54638 │ │ │ │ @ instruction: 0xf00a8002 │ │ │ │ - @ instruction: 0xf9b5f9a9 │ │ │ │ + @ instruction: 0xf9b5faaf │ │ │ │ ldrtmi r2, [r1], -r2 │ │ │ │ - bl a1f44 <__bss_start@@Base+0x46ea4> │ │ │ │ + bl a1e10 <__bss_start@@Base+0x46e08> │ │ │ │ sbcseq r0, r2, r2, asr #4 │ │ │ │ - stcl 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ + mrc 7, 1, APSR_nzcv, cr6, cr9, {7} │ │ │ │ @ instruction: 0x3000f9b5 │ │ │ │ ldrtle r0, [r7], #-1882 @ 0xfffff8a6 │ │ │ │ strle r0, [r1], #-2011 @ 0xfffff825 │ │ │ │ orrslt r6, fp, #700416 @ 0xab000 │ │ │ │ - blhi 1c4d18 <__bss_end__@@Base+0x11e0e0> │ │ │ │ + blhi 1c4be4 <__bss_end__@@Base+0x11e044> │ │ │ │ andeq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ - blvc 344d20 <__bss_end__@@Base+0x29e0e8> │ │ │ │ + blvc 344bec <__bss_end__@@Base+0x29e04c> │ │ │ │ @ instruction: 0xed96a906 │ │ │ │ strbtmi r3, [r8], -r0, lsl #22 │ │ │ │ - blne 244d2c <__bss_end__@@Base+0x19e0f4> │ │ │ │ - blcs 2c4d30 <__bss_end__@@Base+0x21e0f8> │ │ │ │ - blcc 1244fa8 <__bss_end__@@Base+0x119e370> │ │ │ │ - blmi c4d38 <__bss_end__@@Base+0x1e100> │ │ │ │ - blhi 1244fc0 <__bss_end__@@Base+0x119e388> │ │ │ │ - blpl 144d40 <__bss_end__@@Base+0x9e108> │ │ │ │ - blvs 3c4d44 <__bss_end__@@Base+0x31e10c> │ │ │ │ - blvc 444d48 <__bss_end__@@Base+0x39e110> │ │ │ │ - blmi 1084fc4 <__bss_end__@@Base+0xfde38c> │ │ │ │ - blpl 10c4fcc <__bss_end__@@Base+0x101e394> │ │ │ │ - blcc 44d30 │ │ │ │ - blvs 1084fd8 <__bss_end__@@Base+0xfde3a0> │ │ │ │ - blhi 1c4d38 <__bss_end__@@Base+0x11e100> │ │ │ │ - blvc 10c4fe4 <__bss_end__@@Base+0x101e3ac> │ │ │ │ - blmi c4d40 <__bss_end__@@Base+0x1e108> │ │ │ │ - blpl 144d44 <__bss_end__@@Base+0x9e10c> │ │ │ │ - blvs 244d48 <__bss_end__@@Base+0x19e110> │ │ │ │ - blvc 2c4d4c <__bss_end__@@Base+0x21e114> │ │ │ │ - blx 1bc5720 <__bss_end__@@Base+0x1b1eae8> │ │ │ │ + blne 244bf8 <__bss_end__@@Base+0x19e058> │ │ │ │ + blcs 2c4bfc <__bss_end__@@Base+0x21e05c> │ │ │ │ + blcc 1244e74 <__bss_end__@@Base+0x119e2d4> │ │ │ │ + blmi c4c04 <__bss_end__@@Base+0x1e064> │ │ │ │ + blhi 1244e8c <__bss_end__@@Base+0x119e2ec> │ │ │ │ + blpl 144c0c <__bss_end__@@Base+0x9e06c> │ │ │ │ + blvs 3c4c10 <__bss_end__@@Base+0x31e070> │ │ │ │ + blvc 444c14 <__bss_end__@@Base+0x39e074> │ │ │ │ + blmi 1084e90 <__bss_end__@@Base+0xfde2f0> │ │ │ │ + blpl 10c4e98 <__bss_end__@@Base+0x101e2f8> │ │ │ │ + blcc 44bfc │ │ │ │ + blvs 1084ea4 <__bss_end__@@Base+0xfde304> │ │ │ │ + blhi 1c4c04 <__bss_end__@@Base+0x11e064> │ │ │ │ + blvc 10c4eb0 <__bss_end__@@Base+0x101e310> │ │ │ │ + blmi c4c0c <__bss_end__@@Base+0x1e06c> │ │ │ │ + blpl 144c10 <__bss_end__@@Base+0x9e070> │ │ │ │ + blvs 244c14 <__bss_end__@@Base+0x19e074> │ │ │ │ + blvc 2c4c18 <__bss_end__@@Base+0x21e078> │ │ │ │ + blx ffc855ec <__bss_end__@@Base+0xffbdea4c> │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r4, lsl #6 │ │ │ │ - blmi 25bf54 <__bss_end__@@Base+0x1b531c> │ │ │ │ + blmi 25be20 <__bss_end__@@Base+0x1b5280> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 363798 <__bss_end__@@Base+0x2bcb60> │ │ │ │ + blls 363664 <__bss_end__@@Base+0x2bcac4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, lr, r8, lsr #12 │ │ │ │ - blhi c4a34 <__bss_end__@@Base+0x1ddfc> │ │ │ │ + blhi c4900 <__bss_end__@@Base+0x1dd60> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrc 7, 1, APSR_nzcv, cr10, cr9, {7} │ │ │ │ - andeq lr, r4, r0, asr #19 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r0, r4, r4, ror #17 │ │ │ │ - ldrdeq lr, [r4], -r8 │ │ │ │ + mrc 7, 5, APSR_nzcv, cr0, cr9, {7} │ │ │ │ + strdeq lr, [r4], -r4 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r4, r0, r9 │ │ │ │ + andeq lr, r4, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb60960 <__bss_end__@@Base+0xfeab9d28> │ │ │ │ + bl feb6082c <__bss_end__@@Base+0xfeab9c8c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ - blvc 484dec <__bss_end__@@Base+0x3de1b4> │ │ │ │ + blvc 444cb8 <__bss_end__@@Base+0x39e118> │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, sl, lr}^ │ │ │ │ - ldcmi 3, cr4, [r1], {9} │ │ │ │ + ldcmi 3, cr4, [r0], {9} │ │ │ │ andcc pc, r0, sp, lsr #17 │ │ │ │ - ldrbtmi r4, [ip], #-2832 @ 0xfffff4f0 │ │ │ │ - blvc 344db8 <__bss_end__@@Base+0x29e180> │ │ │ │ + ldrbtmi r4, [ip], #-2831 @ 0xfffff4f1 │ │ │ │ + blvc 344c84 <__bss_end__@@Base+0x29e0e4> │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - bmi 3494b8 <__bss_end__@@Base+0x2a2880> │ │ │ │ - ldrbtmi r4, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ + bmi 309384 <__bss_end__@@Base+0x2627e4> │ │ │ │ + ldrbtmi r4, [sl], #-2825 @ 0xfffff4f7 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf7f9bd10 │ │ │ │ - svclt 0x0000ee08 │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + svclt 0x0000ee7e │ │ │ │ ... │ │ │ │ - andeq lr, r4, r2, lsl #17 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq lr, r4, sl, ror #16 │ │ │ │ + @ instruction: 0x0004e9b6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r4, lr, r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpmi 4, 4, cr15, cr0, cr15, {2} │ │ │ │ - blhi 144c8c <__bss_end__@@Base+0x9e054> │ │ │ │ + blhi 144b54 <__bss_end__@@Base+0x9dfb4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ vmlaeq.f64 d14, d30, d28 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldrshle r4, [r9, #84]! @ 0x54 │ │ │ │ mcrreq 8, 4, pc, r8, cr14 @ │ │ │ │ - blmi 179c168 <__bss_end__@@Base+0x16f5530> │ │ │ │ + blmi 179c030 <__bss_end__@@Base+0x16f5490> │ │ │ │ ldrbtmi r4, [sl], #-1542 @ 0xfffff9fa │ │ │ │ stclmi 5, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf50db085 │ │ │ │ @ instruction: 0xf9b64040 │ │ │ │ ldmpl r3, {r1, lr}^ │ │ │ │ stccs 0, cr3, [r0], {12} │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstls r0, r0, lsr sl │ │ │ │ addshi pc, r0, r0, asr #6 │ │ │ │ - blx 113482 <__bss_end__@@Base+0x6c84a> │ │ │ │ + blx 11334a <__bss_end__@@Base+0x6c7aa> │ │ │ │ stccc 0, cr0, [r1], {7} │ │ │ │ @ instruction: 0xf0013818 │ │ │ │ - @ instruction: 0xf9b6f9d3 │ │ │ │ + @ instruction: 0xf9b6fa44 │ │ │ │ cdp 0, 11, cr3, cr0, cr2, {0} │ │ │ │ - blcs 2c534 │ │ │ │ + blcs 2c3fc │ │ │ │ addhi pc, r1, r0, asr #6 │ │ │ │ @ instruction: 0xf10d2200 │ │ │ │ @ instruction: 0x46900a10 │ │ │ │ mrc 6, 5, r4, cr7, cr5, {0} │ │ │ │ andls r9, r1, #0, 22 │ │ │ │ cdp 0, 11, cr14, cr0, cr2, {0} │ │ │ │ ldrmi r8, [sp], -r0, asr #22 │ │ │ │ - blhi ff045328 <__bss_end__@@Base+0xfef9e6f0> │ │ │ │ + blhi ff0451f0 <__bss_end__@@Base+0xfef9e650> │ │ │ │ ldrdlt pc, [r0], -r6 @ │ │ │ │ - blx 445420 <__bss_end__@@Base+0x39e7e8> │ │ │ │ - blx 200c9e <__bss_end__@@Base+0x15a066> │ │ │ │ - blx 1f9076 <__bss_end__@@Base+0x15243e> │ │ │ │ + blx 4452e8 <__bss_end__@@Base+0x39e748> │ │ │ │ + blx 200b66 <__bss_end__@@Base+0x159fc6> │ │ │ │ + blx 1f8f3e <__bss_end__@@Base+0x15239e> │ │ │ │ @ instruction: 0xf108ac08 │ │ │ │ @ instruction: 0xf1ac0801 │ │ │ │ ldm lr!, {r3, sl, fp} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1} │ │ │ │ - blx 1c988e <__bss_end__@@Base+0x122c56> │ │ │ │ + blx 1c9756 <__bss_end__@@Base+0x122bb6> │ │ │ │ stmdbls r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ andeq lr, r9, fp, lsl #22 │ │ │ │ - @ instruction: 0xf9a2f001 │ │ │ │ - blvc 245110 <__bss_end__@@Base+0x19e4d8> │ │ │ │ - blvc ff045368 <__bss_end__@@Base+0xfef9e730> │ │ │ │ - blx 44545c <__bss_end__@@Base+0x39e824> │ │ │ │ + blx 505758 <__bss_end__@@Base+0x45ebb8> │ │ │ │ + blvc 244fd8 <__bss_end__@@Base+0x19e438> │ │ │ │ + blvc ff045230 <__bss_end__@@Base+0xfef9e690> │ │ │ │ + blx 445324 <__bss_end__@@Base+0x39e784> │ │ │ │ cdp 5, 3, cr13, cr8, cr14, {1} │ │ │ │ - bvs ca85a0 <__bss_end__@@Base+0xc01968> │ │ │ │ + bvs ca8468 <__bss_end__@@Base+0xc018c8> │ │ │ │ tstpge r8, r7, lsl #22 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ - blmi 2052d0 <__bss_end__@@Base+0x15e698> │ │ │ │ + blmi 205198 <__bss_end__@@Base+0x15e5f8> │ │ │ │ andcs pc, r4, #7168 @ 0x1c00 │ │ │ │ - blne 44f04 │ │ │ │ - blcs c4f08 <__bss_end__@@Base+0x1e2d0> │ │ │ │ - blcc 144f0c <__bss_end__@@Base+0x9e2d4> │ │ │ │ + blne 44dcc │ │ │ │ + blcs c4dd0 <__bss_end__@@Base+0x1e230> │ │ │ │ + blcc 144dd4 <__bss_end__@@Base+0x9e234> │ │ │ │ ldc 3, cr2, [r2, #4] │ │ │ │ vldr d5, [r2] │ │ │ │ vldr d6, [r2, #8] │ │ │ │ movwls r8, #6916 @ 0x1b04 │ │ │ │ - blvc 11451b8 <__bss_end__@@Base+0x109e580> │ │ │ │ - blpl 185174 <__bss_end__@@Base+0xde53c> │ │ │ │ - blvs 1c5178 <__bss_end__@@Base+0x11e540> │ │ │ │ - blvc 24517c <__bss_end__@@Base+0x19e544> │ │ │ │ - blpl 850f4 <__bss_start@@Base+0x2a054> │ │ │ │ - blvs c50f8 <__bss_end__@@Base+0x1e4c0> │ │ │ │ - blvc 1050fc <__bss_end__@@Base+0x5e4c4> │ │ │ │ - blpl c4cf4 <__bss_end__@@Base+0x1e0bc> │ │ │ │ - blvs 44ef8 │ │ │ │ - blvc c4efc <__bss_end__@@Base+0x1e2c4> │ │ │ │ + blvc 1145080 <__bss_end__@@Base+0x109e4e0> │ │ │ │ + blpl 18503c <__bss_end__@@Base+0xde49c> │ │ │ │ + blvs 1c5040 <__bss_end__@@Base+0x11e4a0> │ │ │ │ + blvc 245044 <__bss_end__@@Base+0x19e4a4> │ │ │ │ + blpl 84fbc <__bss_start@@Base+0x29fb4> │ │ │ │ + blvs c4fc0 <__bss_end__@@Base+0x1e420> │ │ │ │ + blvc 104fc4 <__bss_end__@@Base+0x5e424> │ │ │ │ + blpl c4bbc <__bss_end__@@Base+0x1e01c> │ │ │ │ + blvs 44dc0 │ │ │ │ + blvc c4dc4 <__bss_end__@@Base+0x1e224> │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ strtmi r1, [ip], -fp, ror #24 │ │ │ │ stcle 2, cr4, [r2], #616 @ 0x268 │ │ │ │ @ instruction: 0xf1b89a01 │ │ │ │ andsle r0, r6, r0, lsl #30 │ │ │ │ stmiblt r2!, {r2, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50d4a17 │ │ │ │ - blmi 559e18 <__bss_end__@@Base+0x4b31e0> │ │ │ │ + blmi 559ce0 <__bss_end__@@Base+0x4b3140> │ │ │ │ ldrbtmi r3, [sl], #-268 @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d11c │ │ │ │ stclmi 5, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ pop {r2, r8, r9, fp, pc} │ │ │ │ - bvs c2d8fc <__bss_end__@@Base+0xb86cc4> │ │ │ │ - @ instruction: 0xf906f00a │ │ │ │ + bvs c2d7c4 <__bss_end__@@Base+0xb86c24> │ │ │ │ + blx 3c5830 <__bss_end__@@Base+0x31ec90> │ │ │ │ strcs r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf902f00a │ │ │ │ + blx 2c5838 <__bss_end__@@Base+0x21ec98> │ │ │ │ ldrtmi lr, [r2], -r2, ror #15 │ │ │ │ strbmi sl, [r0], -r2, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr8, cr15, {7} @ │ │ │ │ - bvs c1b168 <__bss_end__@@Base+0xb74530> │ │ │ │ - @ instruction: 0xf8f8f00a │ │ │ │ + mcr2 7, 3, pc, cr10, cr15, {7} @ │ │ │ │ + bvs c1b030 <__bss_end__@@Base+0xb74490> │ │ │ │ + blx 4584c │ │ │ │ @ instruction: 0xf00a4630 │ │ │ │ - @ instruction: 0xe7d5f8f5 │ │ │ │ - stc 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ - andeq lr, r4, sl, lsl #16 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq lr, r4, r6, ror #13 │ │ │ │ + @ instruction: 0xe7d5f9fd │ │ │ │ + stc 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ + andeq lr, r4, r2, asr #18 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq lr, r4, lr, lsl r8 │ │ │ │ strmi r6, [r2], -r1, lsl #20 │ │ │ │ @ instruction: 0x0002f9b0 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr2, cr15, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr4, cr15, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, pc, lsl sl │ │ │ │ @ instruction: 0x46064b1f │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ vstmdble r0!, {d2-d1} │ │ │ │ ldrdge pc, [r0], -r0 @ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf04f466f │ │ │ │ - blx 24be1e <__bss_end__@@Base+0x1a51e6> │ │ │ │ + blx 24bce6 <__bss_end__@@Base+0x1a5146> │ │ │ │ ldrtmi pc, [sl], -r5, lsl #8 @ │ │ │ │ strcc r4, [r1, #-1601] @ 0xfffff9bf │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ - mcrr2 0, 0, pc, lr, cr1 @ │ │ │ │ + stc2 0, cr15, [r2, #4] │ │ │ │ @ instruction: 0xf8d646be │ │ │ │ @ instruction: 0xf9b6a020 │ │ │ │ ldm lr!, {r1, ip, sp, pc} │ │ │ │ - bl 289a18 <__bss_end__@@Base+0x1e2de0> │ │ │ │ + bl 2898e0 <__bss_end__@@Base+0x1e2d40> │ │ │ │ strmi r0, [fp, #3076]! @ 0xc04 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r3, lr, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ - bmi 2c0d84 <__bss_end__@@Base+0x21a14c> │ │ │ │ + bmi 2c0c4c <__bss_end__@@Base+0x21a0ac> │ │ │ │ ldrbtmi r4, [sl], #-2824 @ 0xfffff4f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -r3, lsl #2 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f98ff0 │ │ │ │ - svclt 0x0000ecd8 │ │ │ │ - andeq lr, r4, r8, ror #12 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq lr, r4, lr, lsl #12 │ │ │ │ + svclt 0x0000ed50 │ │ │ │ + andeq lr, r4, r0, lsr #15 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq lr, r4, r6, asr #14 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ vldrle d2, [sl, #-0] │ │ │ │ ldrblt fp, [r0, #-448]! @ 0xfffffe40 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ and r2, r0, r8, lsl r6 │ │ │ │ - bvs a75f80 <__bss_end__@@Base+0x9cf348> │ │ │ │ + bvs a75e48 <__bss_end__@@Base+0x9cf2a8> │ │ │ │ tstpne r4, r6, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @ instruction: 0xf9b5febf │ │ │ │ adcmi r3, r3, #2 │ │ │ │ ldcllt 12, cr13, [r0, #-976]! @ 0xfffffc30 │ │ │ │ ldcllt 0, cr2, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb60c64 <__bss_end__@@Base+0xfeaba02c> │ │ │ │ + bl feb60b2c <__bss_end__@@Base+0xfeab9f8c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - ldrle r0, [pc], #-1882 @ 9a74 │ │ │ │ + ldrle r0, [pc], #-1882 @ 993c │ │ │ │ @ instruction: 0x3002f9b7 │ │ │ │ - vstrle d2, [pc, #-0] @ 9a7c │ │ │ │ + vstrle d2, [pc, #-0] @ 9944 │ │ │ │ ldrcs r2, [r8], -r0, lsl #10 │ │ │ │ @ instruction: 0xb1ace000 │ │ │ │ @ instruction: 0x46206a39 │ │ │ │ tstpne r5, r6, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ @ instruction: 0xf9b7fe9b │ │ │ │ strmi r3, [r4], -r2 │ │ │ │ ldclle 2, cr4, [r2], #684 @ 0x2ac │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strble r0, [r7, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf00a6a20 │ │ │ │ - @ instruction: 0x4620f851 │ │ │ │ - @ instruction: 0xf84ef00a │ │ │ │ + @ instruction: 0x4620f959 │ │ │ │ + @ instruction: 0xf956f00a │ │ │ │ ldcllt 0, cr2, [r8] │ │ │ │ @ instruction: 0xf1046a00 │ │ │ │ @ instruction: 0xf0010108 │ │ │ │ - cdp 8, 11, cr15, cr5, cr9, {4} │ │ │ │ + mrc 8, 5, APSR_nzcv, cr5, cr10, {7} │ │ │ │ vsqrt.f64 d16, d0 │ │ │ │ - blle 388308 <__bss_end__@@Base+0x2e16d0> │ │ │ │ + blle 3881d0 <__bss_end__@@Base+0x2e1630> │ │ │ │ @ instruction: 0xf9b46aa2 │ │ │ │ - bcs 15ad0 │ │ │ │ + bcs 15998 │ │ │ │ @ instruction: 0xf9b7d0e6 │ │ │ │ @ instruction: 0xf0432002 │ │ │ │ eorhi r0, r3, r2, lsl #6 │ │ │ │ vstmiale sp, {s5-s4} │ │ │ │ ldrb r4, [ip, r0, lsr #12] │ │ │ │ @ instruction: 0xf9b78823 │ │ │ │ @ instruction: 0xf0232002 │ │ │ │ eorhi r0, r3, r2, lsl #6 │ │ │ │ vstmiale r3, {s5-s4} │ │ │ │ ldrb r4, [r2, r0, lsr #12] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi c4fb8 <__bss_end__@@Base+0x1e380> │ │ │ │ + blhi c4e80 <__bss_end__@@Base+0x1e2e0> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ ldcleq 8, cr15, [r0, #816] @ 0x330 │ │ │ │ stcvc 5, cr15, [r1, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf9b04617 │ │ │ │ ldrmi r2, [ip], -r2 │ │ │ │ strmi r4, [r2], ip, asr #23 │ │ │ │ cdp 2, 11, cr9, cr0, cr2, {0} │ │ │ │ - bmi ff2ec824 <__bss_end__@@Base+0xff245bec> │ │ │ │ + bmi ff2ec6ec <__bss_end__@@Base+0xff245b4c> │ │ │ │ vrhadd.s8 d25, d0, d4 │ │ │ │ ldrbtmi r1, [sl], #-509 @ 0xfffffe03 │ │ │ │ ldrbtmi r4, [lr], #-3785 @ 0xfffff137 │ │ │ │ @ instruction: 0x463058d3 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf04f937f │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ - @ instruction: 0xff54f009 │ │ │ │ + @ instruction: 0xf85cf00a │ │ │ │ ldrbmi r9, [r4], r2, lsl #20 │ │ │ │ strmi r4, [r5], -r0, lsl #13 │ │ │ │ - bl adb54 <__bss_end__@@Base+0x6f1c> │ │ │ │ + bl ada1c <__bss_end__@@Base+0x6e7c> │ │ │ │ ldm ip!, {r1, r6, r9, sl, fp} │ │ │ │ - strgt r0, [pc, #-15] @ 9b49 │ │ │ │ + strgt r0, [pc, #-15] @ 9a11 │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ ldm ip!, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ - strgt r0, [pc, #-15] @ 9b55 │ │ │ │ + strgt r0, [pc, #-15] @ 9a1d │ │ │ │ sbceq lr, lr, #323584 @ 0x4f000 │ │ │ │ ldm ip, {r8, r9, sp} │ │ │ │ stm r5, {r0, r1} │ │ │ │ ldcge 0, cr0, [r2, #-12] │ │ │ │ ldrtmi r9, [r0], -r2, lsl #18 │ │ │ │ andne pc, r2, r8, lsr #17 │ │ │ │ @ instruction: 0xf240ae3e │ │ │ │ - @ instruction: 0xf0092106 │ │ │ │ - andcs pc, r0, #51, 30 @ 0xcc │ │ │ │ + @ instruction: 0xf00a2106 │ │ │ │ + andcs pc, r0, #3866624 @ 0x3b0000 │ │ │ │ eoreq pc, r0, r8, asr #17 │ │ │ │ andls r2, r5, r0, lsl #6 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, sp} │ │ │ │ movwcs lr, #18885 @ 0x49c5 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ movwcs lr, #10693 @ 0x29c5 │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf001231c │ │ │ │ - mrc 8, 5, APSR_nzcv, cr5, cr13, {3} │ │ │ │ + @ instruction: 0xeeb5f90d │ │ │ │ vneg.f64 d24, d0 │ │ │ │ @ instruction: 0xf040fa10 │ │ │ │ ldc 1, cr8, [r4, #148] @ 0x94 │ │ │ │ @ instruction: 0xf10d7b00 │ │ │ │ @ instruction: 0xed9f0918 │ │ │ │ @ instruction: 0x46216b99 │ │ │ │ cdp 6, 11, cr4, cr0, cr10, {2} │ │ │ │ vcmpe.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ strle pc, [r9, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc c5238 <__bss_end__@@Base+0x1e600> │ │ │ │ - blvc ff2056ac <__bss_end__@@Base+0xff15ea74> │ │ │ │ - blvc ff1c56c0 <__bss_end__@@Base+0xff11ea88> │ │ │ │ - blx 4457b8 <__bss_end__@@Base+0x39eb80> │ │ │ │ + blvc c5100 <__bss_end__@@Base+0x1e560> │ │ │ │ + blvc ff205574 <__bss_end__@@Base+0xff15e9d4> │ │ │ │ + blvc ff1c5588 <__bss_end__@@Base+0xff11e9e8> │ │ │ │ + blx 445680 <__bss_end__@@Base+0x39eae0> │ │ │ │ mrshi pc, (UNDEF: 24) @ │ │ │ │ - @ instruction: 0xf0009803 │ │ │ │ - ldc 15, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf0019803 │ │ │ │ + ldc 8, cr15, [r9, #520] @ 0x208 │ │ │ │ @ instruction: 0xf10d4b02 │ │ │ │ vldr d0, [r9, #192] @ 0xc0 │ │ │ │ ldrbmi r3, [sl], -r0, lsl #22 │ │ │ │ - blpl 145274 <__bss_end__@@Base+0x9e63c> │ │ │ │ + blpl 14513c <__bss_end__@@Base+0x9e59c> │ │ │ │ cdp 6, 2, cr4, cr4, cr9, {2} │ │ │ │ strtmi r7, [r0], -r4, lsl #22 │ │ │ │ - blvc 105428 <__bss_end__@@Base+0x5e7f0> │ │ │ │ + blvc 1052f0 <__bss_end__@@Base+0x5e750> │ │ │ │ ldmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - blvc 185438 <__bss_end__@@Base+0xde800> │ │ │ │ - blvs ff2056ec <__bss_end__@@Base+0xff15eab4> │ │ │ │ - blcs 1c5638 <__bss_end__@@Base+0x11ea00> │ │ │ │ - blvc 1c5644 <__bss_end__@@Base+0x11ea0c> │ │ │ │ - blcc 1c5644 <__bss_end__@@Base+0x11ea0c> │ │ │ │ - blcs 4525c │ │ │ │ - blvc 145260 <__bss_end__@@Base+0x9e628> │ │ │ │ - blcc c5264 <__bss_end__@@Base+0x1e62c> │ │ │ │ - @ instruction: 0xffdaf000 │ │ │ │ - blmi c52b4 <__bss_end__@@Base+0x1e67c> │ │ │ │ - blcc 452b8 │ │ │ │ + blvc 185300 <__bss_end__@@Base+0xde760> │ │ │ │ + blvs ff2055b4 <__bss_end__@@Base+0xff15ea14> │ │ │ │ + blcs 1c5500 <__bss_end__@@Base+0x11e960> │ │ │ │ + blvc 1c550c <__bss_end__@@Base+0x11e96c> │ │ │ │ + blcc 1c550c <__bss_end__@@Base+0x11e96c> │ │ │ │ + blcs 45124 │ │ │ │ + blvc 145128 <__bss_end__@@Base+0x9e588> │ │ │ │ + blcc c512c <__bss_end__@@Base+0x1e58c> │ │ │ │ + @ instruction: 0xf85ff001 │ │ │ │ + blmi c517c <__bss_end__@@Base+0x1e5dc> │ │ │ │ + blcc 45180 │ │ │ │ ldc 6, cr4, [fp, #256] @ 0x100 │ │ │ │ vmul.f64 d5, d4, d4 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vmla.f64 d7, d5, d3 │ │ │ │ vmov.f64 d7, #21 @ 0x40a80000 5.250 │ │ │ │ @ instruction: 0xee836bc7 │ │ │ │ vdiv.f64 d2, d5, d6 │ │ │ │ vdiv.f64 d7, d4, d6 │ │ │ │ vstr d3, [fp, #24] │ │ │ │ vstr d2, [fp] │ │ │ │ vstr d7, [fp, #16] │ │ │ │ @ instruction: 0xf0013b02 │ │ │ │ - ldc 8, cr15, [r9, #108] @ 0x6c │ │ │ │ + ldc 8, cr15, [r9, #684] @ 0x2ac │ │ │ │ ldrtmi r7, [r0], -r0, lsl #22 │ │ │ │ movwcs sl, #15966 @ 0x3e5e │ │ │ │ stc 6, cr4, [r8, #200] @ 0xc8 │ │ │ │ strbmi r7, [r1], -r0, lsl #22 │ │ │ │ - blvc c52f8 <__bss_end__@@Base+0x1e6c0> │ │ │ │ - blvc 2452b8 <__bss_end__@@Base+0x19e680> │ │ │ │ - blvc 145300 <__bss_end__@@Base+0x9e6c8> │ │ │ │ - blvc 4452c0 <__bss_end__@@Base+0x39e688> │ │ │ │ - blvc 45310 │ │ │ │ - blvc c52c8 <__bss_end__@@Base+0x1e690> │ │ │ │ - blvc c5318 <__bss_end__@@Base+0x1e6e0> │ │ │ │ - blvc 2c52d0 <__bss_end__@@Base+0x21e698> │ │ │ │ - blvc 145320 <__bss_end__@@Base+0x9e6e8> │ │ │ │ - blvc 4c52d8 <__bss_end__@@Base+0x41e6a0> │ │ │ │ - blvc 4530c │ │ │ │ - blvc 1452e0 <__bss_end__@@Base+0x9e6a8> │ │ │ │ - blvc c5314 <__bss_end__@@Base+0x1e6dc> │ │ │ │ - blvc 3452e8 <__bss_end__@@Base+0x29e6b0> │ │ │ │ - blvc 14531c <__bss_end__@@Base+0x9e6e4> │ │ │ │ - blvc 5452f0 <__bss_end__@@Base+0x49e6b8> │ │ │ │ - @ instruction: 0xf8aaf001 │ │ │ │ + blvc c51c0 <__bss_end__@@Base+0x1e620> │ │ │ │ + blvc 245180 <__bss_end__@@Base+0x19e5e0> │ │ │ │ + blvc 1451c8 <__bss_end__@@Base+0x9e628> │ │ │ │ + blvc 445188 <__bss_end__@@Base+0x39e5e8> │ │ │ │ + blvc 451d8 │ │ │ │ + blvc c5190 <__bss_end__@@Base+0x1e5f0> │ │ │ │ + blvc c51e0 <__bss_end__@@Base+0x1e640> │ │ │ │ + blvc 2c5198 <__bss_end__@@Base+0x21e5f8> │ │ │ │ + blvc 1451e8 <__bss_end__@@Base+0x9e648> │ │ │ │ + blvc 4c51a0 <__bss_end__@@Base+0x41e600> │ │ │ │ + blvc 451d4 │ │ │ │ + blvc 1451a8 <__bss_end__@@Base+0x9e608> │ │ │ │ + blvc c51dc <__bss_end__@@Base+0x1e63c> │ │ │ │ + blvc 3451b0 <__bss_end__@@Base+0x29e610> │ │ │ │ + blvc 1451e4 <__bss_end__@@Base+0x9e644> │ │ │ │ + blvc 5451b8 <__bss_end__@@Base+0x49e618> │ │ │ │ + @ instruction: 0xf948f001 │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ - bls 104780 <__bss_end__@@Base+0x5db48> │ │ │ │ + bls 104828 <__bss_end__@@Base+0x5dc88> │ │ │ │ strbmi r9, [r1], -r4, lsl #16 │ │ │ │ - blx 1045cee <__bss_end__@@Base+0xf9f0b6> │ │ │ │ - blcs 308f4 │ │ │ │ - blls 811dc <__bss_start@@Base+0x2613c> │ │ │ │ + ldc2l 0, cr15, [r0], #4 │ │ │ │ + blcs 307bc │ │ │ │ + blls 810a4 <__bss_start@@Base+0x2609c> │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ @ instruction: 0xf8dd9b03 │ │ │ │ - bvs 6f5d1c <__bss_end__@@Base+0x64f0e4> │ │ │ │ + bvs 6f5be4 <__bss_end__@@Base+0x64f044> │ │ │ │ @ instruction: 0xf8da2218 │ │ │ │ - blx 99d86 <__bss_start@@Base+0x3ece6> │ │ │ │ + blx 99c4e <__bss_start@@Base+0x3ec46> │ │ │ │ strcc pc, [r1], -r6, lsl #18 │ │ │ │ - bl dae3c <__bss_end__@@Base+0x34204> │ │ │ │ + bl dad04 <__bss_end__@@Base+0x34164> │ │ │ │ ldrbtmi r0, [r4], r9, lsl #28 │ │ │ │ stmia ip!, {r0, r1, r2, r3, sl, fp, lr, pc} │ │ │ │ strtmi r0, [sl], -pc │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ @ instruction: 0x46414670 │ │ │ │ - blx 845d2e <__bss_end__@@Base+0x79f0f6> │ │ │ │ + ldc2l 0, cr15, [r0], {1} │ │ │ │ vldr d9, [r5, #4] │ │ │ │ ldrmi r5, [r3, #2816]! @ 0xb00 │ │ │ │ - blcc 45390 │ │ │ │ - blvs c538c <__bss_end__@@Base+0x1e754> │ │ │ │ - blmi c5398 <__bss_end__@@Base+0x1e760> │ │ │ │ - blvc 145394 <__bss_end__@@Base+0x9e75c> │ │ │ │ - blpl 1055d8 <__bss_end__@@Base+0x5e9a0> │ │ │ │ - blcs 1453a4 <__bss_end__@@Base+0x9e76c> │ │ │ │ + blcc 45258 │ │ │ │ + blvs c5254 <__bss_end__@@Base+0x1e6b4> │ │ │ │ + blmi c5260 <__bss_end__@@Base+0x1e6c0> │ │ │ │ + blvc 14525c <__bss_end__@@Base+0x9e6bc> │ │ │ │ + blpl 1054a0 <__bss_end__@@Base+0x5e900> │ │ │ │ + blcs 14526c <__bss_end__@@Base+0x9e6cc> │ │ │ │ @ instruction: 0xee266a1b │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ ldrmi r7, [r9], #2818 @ 0xb02 │ │ │ │ - blpl 4537c │ │ │ │ - blvs c5380 <__bss_end__@@Base+0x1e748> │ │ │ │ - blvc 145384 <__bss_end__@@Base+0x9e74c> │ │ │ │ + blpl 45244 │ │ │ │ + blvs c5248 <__bss_end__@@Base+0x1e6a8> │ │ │ │ + blvc 14524c <__bss_end__@@Base+0x9e6ac> │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blls 70974 <__bss_start@@Base+0x158d4> │ │ │ │ + blls 7083c <__bss_start@@Base+0x15834> │ │ │ │ @ instruction: 0x3000f9b3 │ │ │ │ ldrtle r0, [sl], #-1882 @ 0xfffff8a6 │ │ │ │ strle r0, [r2], #-2011 @ 0xfffff825 │ │ │ │ - bvs fe6f097c <__bss_end__@@Base+0xfe649d44> │ │ │ │ - blls 176c28 <__bss_end__@@Base+0xcfff0> │ │ │ │ + bvs fe6f0844 <__bss_end__@@Base+0xfe649ca4> │ │ │ │ + blls 176af0 <__bss_end__@@Base+0xcff50> │ │ │ │ stcls 6, cr4, [r1], {89} @ 0x59 │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ ldc 2, cr0, [r3, #32] │ │ │ │ vldr d2, [r3, #24] │ │ │ │ vldr d3, [r3, #32] │ │ │ │ vldr d4, [r3, #40] @ 0x28 │ │ │ │ vldr d5, [r3] │ │ │ │ @@ -6635,70 +6583,70 @@ │ │ │ │ vldr d5, [r3, #264] @ 0x108 │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vsub.f64 d6, d7, d3 │ │ │ │ vstr d7, [fp, #272] @ 0x110 │ │ │ │ vstr d5, [fp] │ │ │ │ vstr d6, [fp, #8] │ │ │ │ @ instruction: 0xf0007b04 │ │ │ │ - stmdahi r3!, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi r3!, {r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - bmi 729e74 <__bss_end__@@Base+0x68323c> │ │ │ │ + bmi 729d3c <__bss_end__@@Base+0x68319c> │ │ │ │ ldrbtmi r4, [sl], #-2840 @ 0xfffff4e8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdals r1, {r0, r1, r2, r4, r8, ip, lr, pc} │ │ │ │ stcvc 5, cr15, [r1, #-52] @ 0xffffffcc │ │ │ │ - blhi c50f8 <__bss_end__@@Base+0x1e4c0> │ │ │ │ + blhi c4fc0 <__bss_end__@@Base+0x1e420> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ - @ instruction: 0xe6f6fef5 │ │ │ │ - blvc 2c5490 <__bss_end__@@Base+0x21e858> │ │ │ │ - ldc 1, cr2, [pc, #12] @ 9e24 │ │ │ │ + @ instruction: 0xe6f6ff7a │ │ │ │ + blvc 2c5358 <__bss_end__@@Base+0x21e7b8> │ │ │ │ + ldc 1, cr2, [pc, #12] @ 9cec │ │ │ │ ldrtmi r0, [r0], -fp, lsl #22 │ │ │ │ - blhi 2056c0 <__bss_end__@@Base+0x15ea88> │ │ │ │ - bleq 45844 │ │ │ │ - @ instruction: 0xf8acf001 │ │ │ │ + blhi 205588 <__bss_end__@@Base+0x15e9e8> │ │ │ │ + bleq 4570c │ │ │ │ + @ instruction: 0xf961f001 │ │ │ │ @ instruction: 0xf7f9e6cd │ │ │ │ - svclt 0x0000eac8 │ │ │ │ + svclt 0x0000eb40 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svccc 0x00900000 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - ldrdeq lr, [r4], -r6 │ │ │ │ - strdeq r0, [r4], -lr │ │ │ │ - andeq lr, r4, r6, lsl r2 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq lr, r4, lr, lsl #12 │ │ │ │ + andeq r0, r4, lr, lsr #9 │ │ │ │ + andeq lr, r4, lr, asr #6 │ │ │ │ ldrsbcc pc, [r8], #128 @ 0x80 @ │ │ │ │ ldrlt fp, [r0, #-387] @ 0xfffffe7d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - bvs 61b684 <__bss_end__@@Base+0x574a4c> │ │ │ │ - cdp2 0, 6, cr15, cr10, cr9, {0} │ │ │ │ + bvs 61b54c <__bss_end__@@Base+0x5749ac> │ │ │ │ + @ instruction: 0xff72f009 │ │ │ │ ldrsbeq pc, [r8], #132 @ 0x84 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 6, cr15, cr4, cr9, {0} │ │ │ │ + svclt 0x006cf009 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7fc6840 │ │ │ │ - svclt 0x0000b867 │ │ │ │ + svclt 0x0000b8cf │ │ │ │ vqdmulh.s d20, d8, d8 │ │ │ │ vmov.i32 d21, #24320 @ 0x00005f00 │ │ │ │ stmdami r7, {r0, r1, r3, r5, r6, r7, r9, ip} │ │ │ │ ldmdapl fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x018af9b3 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ - blx fe08fdce <__bss_end__@@Base+0xfdfe9196> │ │ │ │ - bl ff0122b4 <__bss_end__@@Base+0xfef6b67c> │ │ │ │ + blx fe08fc96 <__bss_end__@@Base+0xfdfe90f6> │ │ │ │ + bl ff01217c <__bss_end__@@Base+0xfef6b5dc> │ │ │ │ ldrbmi r3, [r0, -r1, rrx]! │ │ │ │ - andeq lr, r4, r4, ror #2 │ │ │ │ - andeq r0, r0, ip, lsl #6 │ │ │ │ + muleq r4, ip, r2 │ │ │ │ + andeq r0, r0, r4, lsl #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldclmi 0, cr11, [r7, #-572] @ 0xfffffdc4 │ │ │ │ ldrbtmi r4, [sp], #-1564 @ 0xfffff9e4 │ │ │ │ @ instruction: 0xf8bd9f18 │ │ │ │ @@ -6709,68 +6657,68 @@ │ │ │ │ strtmi r8, [r7], #-158 @ 0xffffff62 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ vorr.i16 d21, #24320 @ 0x5f00 │ │ │ │ strmi r1, [r9], fp, ror #23 │ │ │ │ @ instruction: 0x4625463e │ │ │ │ adcsmi lr, r5, #2 │ │ │ │ addshi pc, r1, r0 │ │ │ │ - blmi 87f5c <__bss_start@@Base+0x2cebc> │ │ │ │ + blmi 87e24 <__bss_start@@Base+0x2ce1c> │ │ │ │ ldclle 12, cr2, [r8], #508 @ 0x1fc │ │ │ │ ldmpl r1, {r3, r6, r8, r9, fp, lr}^ │ │ │ │ tstls r9, r6, lsl #6 │ │ │ │ vqrdmulh.s d15, d4, d3 │ │ │ │ @ instruction: 0x0c03eb01 │ │ │ │ @ instruction: 0xf9bc5ecb │ │ │ │ - blcs 9f2c │ │ │ │ + blcs 9df4 │ │ │ │ stmdbmi r3, {r0, r2, r3, r5, r6, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8524b43 │ │ │ │ tstcs r2, r1 │ │ │ │ - bl 60280 <__bss_start@@Base+0x51e0> │ │ │ │ + bl 60148 <__bss_start@@Base+0x5140> │ │ │ │ andcs r0, r0, r0, lsl #3 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], -r4, lsl #13 │ │ │ │ strmi lr, [sl], -sp, asr #19 │ │ │ │ andpl lr, ip, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x3000f9b8 │ │ │ │ @ instruction: 0x2c02f938 │ │ │ │ - bcs 4a1cc │ │ │ │ + bcs 4a094 │ │ │ │ tsteq r5, r0, lsl #22 │ │ │ │ eorcc pc, r3, r0, lsr r9 @ │ │ │ │ @ instruction: 0x4002f9b1 │ │ │ │ vqrdmulh.s d15, d3, d10 │ │ │ │ @ instruction: 0xf404fb0a │ │ │ │ smlabbvs r3, fp, fp, pc @ │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ cmncc r1, #199680 @ 0x30c00 │ │ │ │ smlabbvs r4, fp, fp, pc @ │ │ │ │ streq lr, [r9, -r3, lsl #22] │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - bl fe930b94 <__bss_end__@@Base+0xfe889f5c> │ │ │ │ + bl fe930a5c <__bss_end__@@Base+0xfe889ebc> │ │ │ │ ldrmi r3, [ip], #-1121 @ 0xfffffb9f │ │ │ │ strcc sp, [r8, #-3372] @ 0xfffff2d4 │ │ │ │ strmi r2, [r5], #-1537 @ 0xfffff9ff │ │ │ │ andgt lr, r6, sp, asr #19 │ │ │ │ @ instruction: 0x3c04f935 │ │ │ │ @ instruction: 0xf9354622 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #24 │ │ │ │ strcc r9, [r1], -r5, lsl #16 │ │ │ │ strcc r9, [r4, #-1] │ │ │ │ vqrdmulh.s d15, d3, d10 │ │ │ │ @ instruction: 0xf404fb0a │ │ │ │ andgt pc, r3, fp, lsl #23 │ │ │ │ - bl ff0cff28 <__bss_end__@@Base+0xff0292f0> │ │ │ │ - blx fe2d6d42 <__bss_end__@@Base+0xfe23010a> │ │ │ │ - bl f9fd4 <__bss_end__@@Base+0x5339c> │ │ │ │ + bl ff0cfdf0 <__bss_end__@@Base+0xff029250> │ │ │ │ + blx fe2d6c0a <__bss_end__@@Base+0xfe23006a> │ │ │ │ + bl f9e9c <__bss_end__@@Base+0x532fc> │ │ │ │ strbne r0, [r4, r9, lsl #14]! │ │ │ │ - bl fe930bd8 <__bss_end__@@Base+0xfe889fa0> │ │ │ │ + bl fe930aa0 <__bss_end__@@Base+0xfe889f00> │ │ │ │ ldrmi r3, [ip], #-1120 @ 0xfffffba0 │ │ │ │ strls r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x463b6858 │ │ │ │ - @ instruction: 0xf804f7fc │ │ │ │ + @ instruction: 0xf86cf7fc │ │ │ │ @ instruction: 0x2c02f938 │ │ │ │ ldclle 2, cr4, [r9], {178} @ 0xb2 │ │ │ │ ldrdgt lr, [r6], -sp │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf1089b08 │ │ │ │ @ instruction: 0xf9b30804 │ │ │ │ strbmi r3, [r3, #-0]! │ │ │ │ @@ -6783,36 +6731,36 @@ │ │ │ │ vqrdmulh.s d15, d3, d10 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movweq pc, #15243 @ 0x3b8b @ │ │ │ │ cmncc r3, #197632 @ 0x30400 │ │ │ │ @ instruction: 0xf47f4499 │ │ │ │ andlt sl, pc, pc, ror #30 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andeq lr, r4, lr, lsr #2 │ │ │ │ - andeq r0, r0, ip, lsl #6 │ │ │ │ - andeq r0, r0, ip, asr #5 │ │ │ │ - andeq r0, r0, ip, ror #4 │ │ │ │ + andeq lr, r4, r6, ror #4 │ │ │ │ + andeq r0, r0, r4, lsl #6 │ │ │ │ + andeq r0, r0, r4, asr #5 │ │ │ │ + andeq r0, r0, r4, ror #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461c4693 │ │ │ │ - bmi 187627c <__bss_end__@@Base+0x17cf644> │ │ │ │ + bmi 1876144 <__bss_end__@@Base+0x17cf5a4> │ │ │ │ ldrbtmi r4, [sl], #-1551 @ 0xfffff9f1 │ │ │ │ @ instruction: 0x5016e9dd │ │ │ │ - blls 62ec6c <__bss_end__@@Base+0x588034> │ │ │ │ + blls 62eb34 <__bss_end__@@Base+0x587f94> │ │ │ │ stmdavs r9!, {r0, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bl 2a328 │ │ │ │ + bl 2a1f0 │ │ │ │ vmla.i8 d16, d8, d3 │ │ │ │ vmov.i16 d21, #24320 @ 0x5f00 │ │ │ │ @ instruction: 0xf1a41aeb │ │ │ │ strbmi r0, [ip], r8, lsl #6 │ │ │ │ strmi r9, [r9], r7, lsl #6 │ │ │ │ @ instruction: 0x46014613 │ │ │ │ strbmi lr, [r1, #-2]! │ │ │ │ addshi pc, pc, r0 │ │ │ │ - blcs 880c8 <__bss_start@@Base+0x2d028> │ │ │ │ + blcs 87f90 <__bss_start@@Base+0x2cf88> │ │ │ │ vldmiale r8!, {s5-s131} │ │ │ │ @ instruction: 0xf8534851 │ │ │ │ andcs r8, r6, r0 │ │ │ │ @ instruction: 0xf002fb00 │ │ │ │ streq lr, [r0], #-2824 @ 0xfffff4f8 │ │ │ │ andeq pc, r0, r8, lsr r9 @ │ │ │ │ @ instruction: 0x4002f9b4 │ │ │ │ @@ -6821,63 +6769,63 @@ │ │ │ │ ldmdapl sp, {r1, r3, r6, fp, lr} │ │ │ │ strls r4, [r5, #-2122] @ 0xfffff7b6 │ │ │ │ and pc, r0, r3, asr r8 @ │ │ │ │ stmib sp, {r3, r5, r7, sl, fp, ip}^ │ │ │ │ strbmi r2, [ip], r8, lsl #24 │ │ │ │ stmdacc sl, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strdls r4, [r4], -r0 │ │ │ │ - blls 12e524 <__bss_end__@@Base+0x878ec> │ │ │ │ + blls 12e3ec <__bss_end__@@Base+0x8784c> │ │ │ │ @ instruction: 0xf9339a05 │ │ │ │ @ instruction: 0xf9323024 │ │ │ │ addseq r5, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf9382d01 │ │ │ │ - bl 216168 <__bss_end__@@Base+0x16f530> │ │ │ │ + bl 216030 <__bss_end__@@Base+0x16f490> │ │ │ │ @ instruction: 0xf9b20200 │ │ │ │ - blx 1920ee <__bss_end__@@Base+0xeb4b6> │ │ │ │ - blx 1c6cf6 <__bss_end__@@Base+0x1200be> │ │ │ │ - blx fe2c68f6 <__bss_end__@@Base+0xfe21fcbe> │ │ │ │ - b 14024fc <__bss_end__@@Base+0x135b8c4> │ │ │ │ - bl ff0e7080 <__bss_end__@@Base+0xff040448> │ │ │ │ - blx fe296e7e <__bss_end__@@Base+0xfe1f0246> │ │ │ │ - b 1402504 <__bss_end__@@Base+0x135b8cc> │ │ │ │ + blx 191fb6 <__bss_end__@@Base+0xeb416> │ │ │ │ + blx 1c6bbe <__bss_end__@@Base+0x12001e> │ │ │ │ + blx fe2c67be <__bss_end__@@Base+0xfe21fc1e> │ │ │ │ + b 14023c4 <__bss_end__@@Base+0x135b824> │ │ │ │ + bl ff0e6f48 <__bss_end__@@Base+0xff0403a8> │ │ │ │ + blx fe296d46 <__bss_end__@@Base+0xfe1f01a6> │ │ │ │ + b 14023cc <__bss_end__@@Base+0x135b82c> │ │ │ │ ldrtmi r7, [fp], #-738 @ 0xfffffd1e │ │ │ │ rsbcc lr, r1, #165888 @ 0x28800 │ │ │ │ ldcle 4, cr4, [lr, #-360]! @ 0xfffffe98 │ │ │ │ - bl 330528 <__bss_end__@@Base+0x2898f0> │ │ │ │ + bl 3303f0 <__bss_end__@@Base+0x289850> │ │ │ │ andcc r0, r8, r5, lsl #28 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8cd4440 │ │ │ │ - bl 7a13c <__bss_start@@Base+0x1f09c> │ │ │ │ + bl 7a004 <__bss_start@@Base+0x1effc> │ │ │ │ stmdbls r6, {r1, r2, r3, r6, r7, r9, sl, fp} │ │ │ │ biceq lr, ip, r1, lsl #22 │ │ │ │ @ instruction: 0xf930461d │ │ │ │ ldrmi r3, [r4], -r4, lsl #24 │ │ │ │ @ instruction: 0x2c02f930 │ │ │ │ andcc r3, r4, r8, lsl #2 │ │ │ │ vqrdmulh.s d15, d3, d6 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ @ instruction: 0x9c03fb8a │ │ │ │ - bl ff0d00b0 <__bss_end__@@Base+0xff029478> │ │ │ │ - blx fe296efa <__bss_end__@@Base+0xfe1f02c2> │ │ │ │ + bl ff0cff78 <__bss_end__@@Base+0xff0293d8> │ │ │ │ + blx fe296dc2 <__bss_end__@@Base+0xfe1f0222> │ │ │ │ ldrbne r9, [r2, r2, lsl #24] │ │ │ │ - bl fe89b23c <__bss_end__@@Base+0xfe7f4604> │ │ │ │ + bl fe89b104 <__bss_end__@@Base+0xfe7f4564> │ │ │ │ @ instruction: 0xf04f326c │ │ │ │ strbtmi r0, [r1], r0, lsl #24 │ │ │ │ vqshl.u32 q10, q5, │ │ │ │ @ instruction: 0xf3630c0f │ │ │ │ vmls.i32 d16, d4, d15 │ │ │ │ @ instruction: 0xf8414c1f │ │ │ │ @ instruction: 0xf362cc08 │ │ │ │ @ instruction: 0xf841491f │ │ │ │ ldrbmi r9, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8ddd1d6 │ │ │ │ ldmib sp, {r3, lr, pc}^ │ │ │ │ @ instruction: 0xf10c4500 │ │ │ │ - bl d7180 <__bss_end__@@Base+0x30548> │ │ │ │ - blls cd19c <__bss_end__@@Base+0x26564> │ │ │ │ + bl d7048 <__bss_end__@@Base+0x304a8> │ │ │ │ + blls cd064 <__bss_end__@@Base+0x264c4> │ │ │ │ addsmi r3, ip, #16777216 @ 0x1000000 │ │ │ │ usatmi sp, #1, fp, lsl #3 │ │ │ │ @ instruction: 0xf8dd9a08 │ │ │ │ ldmdbls r7, {r2, r5, lr, pc} │ │ │ │ stmdacc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r1, #-6]! │ │ │ │ stmdahi r2, {r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -6887,18 +6835,18 @@ │ │ │ │ andmi pc, r2, #141312 @ 0x22800 │ │ │ │ rsbcc lr, r2, #192, 22 @ 0x30000 │ │ │ │ @ instruction: 0xf47f4417 │ │ │ │ ldcls 15, cr10, [r6, #-388] @ 0xfffffe7c │ │ │ │ eorvs r4, r9, r9, asr #12 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - @ instruction: 0x0004dfb6 │ │ │ │ - andeq r0, r0, ip, lsl #6 │ │ │ │ - andeq r0, r0, ip, ror #4 │ │ │ │ - andeq r0, r0, ip, asr #5 │ │ │ │ + andeq lr, r4, lr, ror #1 │ │ │ │ + andeq r0, r0, r4, lsl #6 │ │ │ │ + andeq r0, r0, r4, ror #4 │ │ │ │ + andeq r0, r0, r4, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ @@ -6916,92 +6864,92 @@ │ │ │ │ ldceq 1, cr15, [r8], {3} │ │ │ │ stcvs 3, cr2, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r4], -r8, lsr #3 │ │ │ │ strhtge pc, [r2], -r0 @ │ │ │ │ smuadgt r3, r7, fp │ │ │ │ strhtls pc, [r0], -r0 @ │ │ │ │ - blcs 445884 <__bss_end__@@Base+0x39ec4c> │ │ │ │ + blcs 44574c <__bss_end__@@Base+0x39ebac> │ │ │ │ tstpeq r2, r1 @ p-variant is OBSOLETE │ │ │ │ - blcc 3c588c <__bss_end__@@Base+0x31ec54> │ │ │ │ + blcc 3c5754 <__bss_end__@@Base+0x31ebb4> │ │ │ │ ldrtmi r2, [r5], -r0, lsl #8 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ ldc 0, cr14, [ip, #-176] @ 0xffffff50 │ │ │ │ vmov.f64 d5, #82 @ 0x3e900000 0.2812500 │ │ │ │ vneg.f64 d21, d0 │ │ │ │ eorle pc, pc, r0, lsl sl @ │ │ │ │ - blmi 185c80 <__bss_end__@@Base+0xdf048> │ │ │ │ - blvs 185c88 <__bss_end__@@Base+0xdf050> │ │ │ │ - blvc ff145e64 <__bss_end__@@Base+0xff09f22c> │ │ │ │ - bcc fe445ad0 <__bss_end__@@Base+0xfe39ee98> │ │ │ │ - blvc ff1c5e6c <__bss_end__@@Base+0xff11f234> │ │ │ │ + blmi 185b48 <__bss_end__@@Base+0xdefa8> │ │ │ │ + blvs 185b50 <__bss_end__@@Base+0xdefb0> │ │ │ │ + blvc ff145d2c <__bss_end__@@Base+0xff09f18c> │ │ │ │ + bcc fe445998 <__bss_end__@@Base+0xfe39edf8> │ │ │ │ + blvc ff1c5d34 <__bss_end__@@Base+0xff11f194> │ │ │ │ cdp 4, 1, cr4, cr7, cr11, {2} │ │ │ │ vpmin.u8 d16, d19, d0 │ │ │ │ ldrbmi r0, [r0], #-911 @ 0xfffffc71 │ │ │ │ addeq pc, pc, r0, asr #6 │ │ │ │ - bleq fe144bc8 <__bss_end__@@Base+0xfe09df90> │ │ │ │ + bleq fe144a90 <__bss_end__@@Base+0xfe09def0> │ │ │ │ vmlaeq.f64 d14, d11, d8 │ │ │ │ stceq 8, cr15, [r2], {46} @ 0x2e │ │ │ │ stccc 8, cr15, [r4], {46} @ 0x2e │ │ │ │ @ instruction: 0xf9b5b11c │ │ │ │ ldrmi lr, [lr] │ │ │ │ @ instruction: 0xf10cd01f │ │ │ │ - bl 18d308 <__bss_end__@@Base+0xe66d0> │ │ │ │ + bl 18d1d0 <__bss_end__@@Base+0xe6630> │ │ │ │ strcc r0, [r1], #-1291 @ 0xfffffaf5 │ │ │ │ strhtle r4, [r0], -ip │ │ │ │ - blvs 1c5724 <__bss_end__@@Base+0x11eaec> │ │ │ │ - blvc 145728 <__bss_end__@@Base+0x9eaf0> │ │ │ │ - blvs 1c5b48 <__bss_end__@@Base+0x11ef10> │ │ │ │ - blvc 205b48 <__bss_end__@@Base+0x15ef10> │ │ │ │ + blvs 1c55ec <__bss_end__@@Base+0x11ea4c> │ │ │ │ + blvc 1455f0 <__bss_end__@@Base+0x9ea50> │ │ │ │ + blvs 1c5a10 <__bss_end__@@Base+0x11ee70> │ │ │ │ + blvc 205a10 <__bss_end__@@Base+0x15ee70> │ │ │ │ bicle r2, r8, r0, lsl #18 │ │ │ │ - blvs ff1c5ebc <__bss_end__@@Base+0xff11f284> │ │ │ │ - blvc ff205ec0 <__bss_end__@@Base+0xff15f288> │ │ │ │ - bcc fe445b28 <__bss_end__@@Base+0xfe39eef0> │ │ │ │ - beq fe445b30 <__bss_end__@@Base+0xfe39eef8> │ │ │ │ + blvs ff1c5d84 <__bss_end__@@Base+0xff11f1e4> │ │ │ │ + blvc ff205d88 <__bss_end__@@Base+0xff15f1e8> │ │ │ │ + bcc fe4459f0 <__bss_end__@@Base+0xfe39ee50> │ │ │ │ + beq fe4459f8 <__bss_end__@@Base+0xfe39ee58> │ │ │ │ ldrbmi r4, [r0], #-1099 @ 0xfffffbb5 │ │ │ │ orreq pc, pc, #201326593 @ 0xc000001 │ │ │ │ addeq pc, pc, r0, asr #6 │ │ │ │ @ instruction: 0xf9b5e7d2 │ │ │ │ addmi r3, r3, #2 │ │ │ │ @ instruction: 0xf10cd1db │ │ │ │ ldrmi r0, [ip, #3096]! @ 0xc18 │ │ │ │ @ instruction: 0xf8ddd1de │ │ │ │ stccs 0, cr11, [r2], {4} │ │ │ │ - bmi 481340 <__bss_end__@@Base+0x3da708> │ │ │ │ + bmi 481208 <__bss_end__@@Base+0x3da668> │ │ │ │ tstppl r0, sp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc ip, lr, lsl #22 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_hyp │ │ │ │ stcpl 5, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ ssub8mi r8, r1, r0 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ - strtmi pc, [r2], -r1, lsr #16 │ │ │ │ + strtmi pc, [r2], -r9, lsl #17 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7fb4658 │ │ │ │ - strb pc, [r2, r3, lsl #23]! @ │ │ │ │ - stmda r2, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strdeq sp, [r4], -lr │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq sp, [r4], -ip │ │ │ │ + strb pc, [r2, fp, ror #23]! @ │ │ │ │ + ldm sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andeq sp, r4, r6, lsr pc │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r4, r4, lsr lr │ │ │ │ @ instruction: 0xf7fb6840 │ │ │ │ - svclt 0x0000bc15 │ │ │ │ + svclt 0x0000bc7d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpmi 4, 4, cr15, cr0, cr15, {2} │ │ │ │ - blhi c5810 <__bss_end__@@Base+0x1ebd8> │ │ │ │ + blhi c56d8 <__bss_end__@@Base+0x1eb38> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ vmlaeq.f64 d14, d30, d28 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ ldrshle r4, [r9, #84]! @ 0x54 │ │ │ │ stceq 8, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ - blmi c5cc38 <__bss_end__@@Base+0xbb6000> │ │ │ │ + blmi c5cb00 <__bss_end__@@Base+0xbb5f60> │ │ │ │ stclmi 5, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ addlt r4, r2, sl, ror r4 │ │ │ │ @ instruction: 0x6002f9b0 │ │ │ │ cmppmi r0, sp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strmi r3, [r7], -r4, lsl #2 │ │ │ │ mcrcs 8, 0, r5, cr0, cr3, {6} │ │ │ │ ldmdavs fp, {r9, fp, sp, lr} │ │ │ │ @@ -7009,205 +6957,205 @@ │ │ │ │ ldcle 3, cr0, [r5, #-0] │ │ │ │ cdpne 6, 7, cr4, cr5, cr9, {3} │ │ │ │ ldceq 1, cr15, [r8], {-0} │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi lr, [r2], -r0 │ │ │ │ vmlaeq.f64 d15, d5, d8 │ │ │ │ - blhi 145828 <__bss_end__@@Base+0x9ebf0> │ │ │ │ - blne c582c <__bss_end__@@Base+0x1ebf4> │ │ │ │ + blhi 1456f0 <__bss_end__@@Base+0x9eb50> │ │ │ │ + blne c56f4 <__bss_end__@@Base+0x1eb54> │ │ │ │ ldc 3, cr3, [ip, #-96] @ 0xffffffa0 │ │ │ │ mrrcne 11, 0, r4, r4, cr6 @ │ │ │ │ ldceq 1, cr15, [r8], {12} │ │ │ │ ldc 6, cr4, [lr, #84] @ 0x54 │ │ │ │ adcmi r0, r6, #4, 22 @ 0x1000 │ │ │ │ - blcc c5a4c <__bss_end__@@Base+0x1ee14> │ │ │ │ - blcs 45a50 │ │ │ │ - blvs 145c5c <__bss_end__@@Base+0x9f024> │ │ │ │ - blpl 105c64 <__bss_end__@@Base+0x5f02c> │ │ │ │ - blvc c5c84 <__bss_end__@@Base+0x1f04c> │ │ │ │ - blvs c5c2c <__bss_end__@@Base+0x1eff4> │ │ │ │ - blpl 45c4c │ │ │ │ - blvc 145c3c <__bss_end__@@Base+0x9f004> │ │ │ │ - blvs 145800 <__bss_end__@@Base+0x9ebc8> │ │ │ │ - blpl 1c5804 <__bss_end__@@Base+0x11ebcc> │ │ │ │ - blvc c5808 <__bss_end__@@Base+0x1ebd0> │ │ │ │ - bl 1beb5c <__bss_end__@@Base+0x117f24> │ │ │ │ + blcc c5914 <__bss_end__@@Base+0x1ed74> │ │ │ │ + blcs 45918 │ │ │ │ + blvs 145b24 <__bss_end__@@Base+0x9ef84> │ │ │ │ + blpl 105b2c <__bss_end__@@Base+0x5ef8c> │ │ │ │ + blvc c5b4c <__bss_end__@@Base+0x1efac> │ │ │ │ + blvs c5af4 <__bss_end__@@Base+0x1ef54> │ │ │ │ + blpl 45b14 │ │ │ │ + blvc 145b04 <__bss_end__@@Base+0x9ef64> │ │ │ │ + blvs 1456c8 <__bss_end__@@Base+0x9eb28> │ │ │ │ + blpl 1c56cc <__bss_end__@@Base+0x11eb2c> │ │ │ │ + blvc c56d0 <__bss_end__@@Base+0x1eb30> │ │ │ │ + bl 1bea24 <__bss_end__@@Base+0x117e84> │ │ │ │ rscseq r0, r2, r6, asr #12 │ │ │ │ - svc 0x0012f7f8 │ │ │ │ + svc 0x008af7f8 │ │ │ │ @ instruction: 0xf50d4a0d │ │ │ │ - blmi 2da910 <__bss_end__@@Base+0x233cd8> │ │ │ │ + blmi 2da7d8 <__bss_end__@@Base+0x233c38> │ │ │ │ ldrbtmi r3, [sl], #-260 @ 0xfffffefc │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r7, lsl #2 │ │ │ │ stclmi 5, cr15, [r0, #-52] @ 0xffffffcc │ │ │ │ ldc 0, cr11, [sp], #8 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xf7f881f0 │ │ │ │ - svclt 0x0000efc4 │ │ │ │ - andeq sp, r4, r4, lsl #25 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, lr, ror #23 │ │ │ │ + @ instruction: 0xf7f981f0 │ │ │ │ + svclt 0x0000e83c │ │ │ │ + @ instruction: 0x0004ddbc │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r4, r6, lsr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi c5904 <__bss_end__@@Base+0x1eccc> │ │ │ │ + blhi c57cc <__bss_end__@@Base+0x1ec2c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ - bmi 1e5bcb0 <__bss_end__@@Base+0x1db5078> │ │ │ │ + bmi 1e5bb78 <__bss_end__@@Base+0x1db4fd8> │ │ │ │ @ instruction: 0x46044b79 │ │ │ │ sxtabmi r4, r0, sl, ror #8 │ │ │ │ stmdavs r0, {r1, r3, r5, r7, ip, sp, pc} │ │ │ │ - blhi 1045f2c <__bss_end__@@Base+0xf9f2f4> │ │ │ │ + blhi 1045df4 <__bss_end__@@Base+0xf9f254> │ │ │ │ ldmpl r3, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 10864a0 <__bss_end__@@Base+0xfdf868> │ │ │ │ + blx 1fc636a <__bss_end__@@Base+0x1f1f7ca> │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ @ instruction: 0xf0090b08 │ │ │ │ - ldrtmi pc, [r3], -r8, asr #20 @ │ │ │ │ + @ instruction: 0x4633fb7b │ │ │ │ cdpge 2, 0, cr2, cr2, cr0, {0} │ │ │ │ andls r4, r0, r1, lsl r6 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0x4631fb15 │ │ │ │ + @ instruction: 0x4631fb7d │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 194848a <__bss_end__@@Base+0x18a1852> │ │ │ │ + blx ff348352 <__bss_end__@@Base+0xff2a17b2> │ │ │ │ @ instruction: 0x61206828 │ │ │ │ - blcc 45f6c │ │ │ │ - blmi 2c5afc <__bss_end__@@Base+0x21eec4> │ │ │ │ + blcc 45e34 │ │ │ │ + blmi 2c59c4 <__bss_end__@@Base+0x21ee24> │ │ │ │ stmdahi r9!, {r2, r9, sl, fp, sp, pc} │ │ │ │ - blcs 1245f74 <__bss_end__@@Base+0x119f33c> │ │ │ │ + blcs 1245e3c <__bss_end__@@Base+0x119f29c> │ │ │ │ ldc 8, cr8, [r4, #424] @ 0x1a8 │ │ │ │ vmul.f64 d5, d4, d12 │ │ │ │ addeq r6, r9, r8, lsl #22 │ │ │ │ addseq r8, r2, r1, lsr #8 │ │ │ │ @ instruction: 0xf9b58462 │ │ │ │ cdp 0, 2, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf9b57b08 │ │ │ │ cdp 0, 2, cr1, cr6, cr2, {0} │ │ │ │ @ instruction: 0xf9b46b03 │ │ │ │ @ instruction: 0xf9b4300a │ │ │ │ - bne 16d2500 <__bss_end__@@Base+0x162b8c8> │ │ │ │ - bcc 445ce8 <__bss_end__@@Base+0x39f0b0> │ │ │ │ + bne 16d23c8 <__bss_end__@@Base+0x162b828> │ │ │ │ + bcc 445bb0 <__bss_end__@@Base+0x39f010> │ │ │ │ @ instruction: 0xee001a12 │ │ │ │ @ instruction: 0xee272a10 │ │ │ │ vmov.f64 d7, #131 @ 0xc0180000 -2.375 │ │ │ │ vcvt.f64.s32 d1, s2 │ │ │ │ ldrtmi r0, [r0], -r0, asr #23 │ │ │ │ stc 2, cr2, [r4] │ │ │ │ movwcs r6, #2830 @ 0xb0e │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ - blne 185f0c <__bss_end__@@Base+0xdf2d4> │ │ │ │ + blne 185dd4 <__bss_end__@@Base+0xdf234> │ │ │ │ tstcs r2, #196, 18 @ 0x310000 │ │ │ │ - bleq 145f10 <__bss_end__@@Base+0x9f2d8> │ │ │ │ - blvc 445b24 <__bss_end__@@Base+0x39eeec> │ │ │ │ - blhi 1c5b28 <__bss_end__@@Base+0x11eef0> │ │ │ │ - blx 4651e │ │ │ │ + bleq 145dd8 <__bss_end__@@Base+0x9f238> │ │ │ │ + blvc 4459ec <__bss_end__@@Base+0x39ee4c> │ │ │ │ + blhi 1c59f0 <__bss_end__@@Base+0x11ee50> │ │ │ │ + blx 463e6 │ │ │ │ @ instruction: 0x1002f9b5 │ │ │ │ @ instruction: 0x300ef9b4 │ │ │ │ - blcs 1245fe8 <__bss_end__@@Base+0x119f3b0> │ │ │ │ + blcs 1245eb0 <__bss_end__@@Base+0x119f310> │ │ │ │ @ instruction: 0x2000f9b5 │ │ │ │ - bne 16f5958 <__bss_end__@@Base+0x164ed20> │ │ │ │ - bcc 445d38 <__bss_end__@@Base+0x39f100> │ │ │ │ + bne 16f5820 <__bss_end__@@Base+0x164ec80> │ │ │ │ + bcc 445c00 <__bss_end__@@Base+0x39f060> │ │ │ │ @ instruction: 0x300cf9b4 │ │ │ │ cdp 6, 11, cr4, cr8, cr8, {1} │ │ │ │ vldr d1, [r4, #772] @ 0x304 │ │ │ │ - bne fe6e5174 <__bss_end__@@Base+0xfe63e53c> │ │ │ │ - bcc 445d48 <__bss_end__@@Base+0x39f110> │ │ │ │ - blvc 2c5b9c <__bss_end__@@Base+0x21ef64> │ │ │ │ - bleq ff046030 <__bss_end__@@Base+0xfef9f3f8> │ │ │ │ - blne 1c5f58 <__bss_end__@@Base+0x11f320> │ │ │ │ - bleq 205f58 <__bss_end__@@Base+0x15f320> │ │ │ │ - blx ff84655c <__bss_end__@@Base+0xff79f924> │ │ │ │ + bne fe6e503c <__bss_end__@@Base+0xfe63e49c> │ │ │ │ + bcc 445c10 <__bss_end__@@Base+0x39f070> │ │ │ │ + blvc 2c5a64 <__bss_end__@@Base+0x21eec4> │ │ │ │ + bleq ff045ef8 <__bss_end__@@Base+0xfef9f358> │ │ │ │ + blne 1c5e20 <__bss_end__@@Base+0x11f280> │ │ │ │ + bleq 205e20 <__bss_end__@@Base+0x15f280> │ │ │ │ + blx ff846424 <__bss_end__@@Base+0xff79f884> │ │ │ │ mrcge 6, 0, r4, cr0, cr4, {5} │ │ │ │ - blcs 1246024 <__bss_end__@@Base+0x119f3ec> │ │ │ │ - blne 345bdc <__bss_end__@@Base+0x29efa4> │ │ │ │ + blcs 1245eec <__bss_end__@@Base+0x119f34c> │ │ │ │ + blne 345aa4 <__bss_end__@@Base+0x29ef04> │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ ldc 6, cr12, [sp, #60] @ 0x3c │ │ │ │ ldm ip, {r2, r8, r9, fp} │ │ │ │ stm r6, {r0, r1} │ │ │ │ ldmdage r6, {r0, r1} │ │ │ │ - blx ff3c6580 <__bss_end__@@Base+0xff31f948> │ │ │ │ + blx ff3c6448 <__bss_end__@@Base+0xff31f8a8> │ │ │ │ ldcge 6, cr4, [ip, #-688] @ 0xfffffd50 │ │ │ │ - blcs 1246048 <__bss_end__@@Base+0x119f410> │ │ │ │ - blne 1c5c00 <__bss_end__@@Base+0x11efc8> │ │ │ │ + blcs 1245f10 <__bss_end__@@Base+0x119f370> │ │ │ │ + blne 1c5ac8 <__bss_end__@@Base+0x11ef28> │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ ldc 5, cr12, [sp, #60] @ 0x3c │ │ │ │ ldm ip, {r1, r3, r8, r9, fp} │ │ │ │ stm r5, {r0, r1} │ │ │ │ stmdage r2!, {r0, r1} │ │ │ │ - blx fef465a4 <__bss_end__@@Base+0xfee9f96c> │ │ │ │ + blx fef4646c <__bss_end__@@Base+0xfee9f8cc> │ │ │ │ ldmdbge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7ff2004 │ │ │ │ - @ instruction: 0xf8c4f8d5 │ │ │ │ + @ instruction: 0xf8c4f8d7 │ │ │ │ @ instruction: 0xf7ff00d8 │ │ │ │ @ instruction: 0xf8d4fecb │ │ │ │ @ instruction: 0xf9b220d8 │ │ │ │ - blcs 1165c8 <__bss_end__@@Base+0x6f990> │ │ │ │ + blcs 116490 <__bss_end__@@Base+0x6f8f0> │ │ │ │ svclt 0x00a84619 │ │ │ │ - blcs 129d8 │ │ │ │ + blcs 128a0 │ │ │ │ andscs sp, r8, r4, lsr #26 │ │ │ │ @ instruction: 0x46236a12 │ │ │ │ - blx 45b5de <__bss_end__@@Base+0x3b49a6> │ │ │ │ + blx 45b4a6 <__bss_end__@@Base+0x3b4906> │ │ │ │ ldc 1, cr4, [r2, #-0] │ │ │ │ tstcc r8, #4, 22 @ 0x1000 │ │ │ │ - blcc 1c5a28 <__bss_end__@@Base+0x11edf0> │ │ │ │ + blcc 1c58f0 <__bss_end__@@Base+0x11ed50> │ │ │ │ ldc 2, cr4, [r2, #-612] @ 0xfffffd9c │ │ │ │ @ instruction: 0xf1025b02 │ │ │ │ mcr 2, 1, r0, cr4, cr8, {0} │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vmla.f64 d7, d5, d3 │ │ │ │ vmov.f64 d7, #21 @ 0x40a80000 5.250 │ │ │ │ @ instruction: 0xee836bc7 │ │ │ │ vdiv.f64 d2, d5, d6 │ │ │ │ vdiv.f64 d7, d4, d6 │ │ │ │ vstr d3, [r3, #24] │ │ │ │ vstr d2, [r3, #200] @ 0xc8 │ │ │ │ vstr d7, [r3, #216] @ 0xd8 │ │ │ │ mvnle r3, r4, lsr fp │ │ │ │ subseq pc, r8, r4, lsl #2 │ │ │ │ - blx 134661e <__bss_end__@@Base+0x129f9e6> │ │ │ │ - blmi 25ce48 <__bss_end__@@Base+0x1b6210> │ │ │ │ + blx ff7464e6 <__bss_end__@@Base+0xff69f946> │ │ │ │ + blmi 25cd10 <__bss_end__@@Base+0x1b6170> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls a64690 <__bss_end__@@Base+0x9bda58> │ │ │ │ + blls a64558 <__bss_end__@@Base+0x9bd9b8> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ ldc 0, cr11, [sp], #168 @ 0xa8 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7f881f0 │ │ │ │ - svclt 0x0000eec0 │ │ │ │ - andeq sp, r4, r0, lsr #23 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, r0, ror #19 │ │ │ │ + svclt 0x0000ef38 │ │ │ │ + ldrdeq sp, [r4], -r8 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r4, r8, lsl fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi c5b0c <__bss_end__@@Base+0x1eed4> │ │ │ │ + blhi c59d4 <__bss_end__@@Base+0x1ee34> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbmi lr!, {r3, r7, r9, sl, lr} │ │ │ │ - bmi b9bec0 <__bss_end__@@Base+0xaf5288> │ │ │ │ + bmi b9bd88 <__bss_end__@@Base+0xaf51e8> │ │ │ │ @ instruction: 0x46054479 │ │ │ │ stmdami sp!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ addlt r4, r6, sp, lsr #22 │ │ │ │ ldrbtmi r5, [r8], #-2186 @ 0xfffff776 │ │ │ │ cmncs ip, fp, ror r4 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ adcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blhi 104614c <__bss_end__@@Base+0xf9f514> │ │ │ │ - @ instruction: 0xf9aef009 │ │ │ │ + blhi 1046014 <__bss_end__@@Base+0xf9f474> │ │ │ │ + blx fedc657c <__bss_end__@@Base+0xfed1f9dc> │ │ │ │ movwcs r4, #13828 @ 0x3604 │ │ │ │ stmdbge r1, {r0, r2, sp, lr} │ │ │ │ strvs r4, [r3, #-1576]! @ 0xfffff9d8 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - @ instruction: 0xff0ef008 │ │ │ │ - bvc 85e1c <__bss_start@@Base+0x2ad7c> │ │ │ │ - bvs 105e20 <__bss_end__@@Base+0x5f1e8> │ │ │ │ - ldc 6, cr4, [pc, #232] @ a798 │ │ │ │ + @ instruction: 0xf8e0f009 │ │ │ │ + bvc 85ce4 <__bss_start@@Base+0x2acdc> │ │ │ │ + bvs 105ce8 <__bss_end__@@Base+0x5f148> │ │ │ │ + ldc 6, cr4, [pc, #232] @ a660 │ │ │ │ vmov.32 r5, d0[1] │ │ │ │ vcvt.f64.u32 d0, s16 │ │ │ │ vldr d23, [sp, #924] @ 0x39c │ │ │ │ vmov.f32 s8, #132 @ 0xc0200000 -2.5 │ │ │ │ ldrtmi r6, [r1], -r6, ror #23 │ │ │ │ cdp 6, 11, cr4, cr8, cr0, {1} │ │ │ │ vnmul.f64 d4, d23, d20 │ │ │ │ @@ -7215,96 +7163,96 @@ │ │ │ │ vldr d22, [sp, #20] │ │ │ │ vmov.f32 s10, #130 @ 0xc0100000 -2.250 │ │ │ │ @ instruction: 0xee865be5 │ │ │ │ vdiv.f64 d3, d7, d4 │ │ │ │ vstr d6, [r4, #20] │ │ │ │ vstr d3, [r4, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7ff6b0c │ │ │ │ - bmi 40a19c <__bss_end__@@Base+0x363564> │ │ │ │ + bmi 40a064 <__bss_end__@@Base+0x3634c4> │ │ │ │ ldrbtmi r4, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ ldc 0, cr11, [sp], #24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7f881f0 │ │ │ │ - svclt 0x0000ee56 │ │ │ │ + svclt 0x0000eece │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ - muleq r4, r8, r9 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x0003f9be │ │ │ │ + ldrdeq sp, [r4], -r0 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq pc, r3, r6, ror #20 │ │ │ │ @ instruction: 0xfffff7e1 │ │ │ │ - andeq sp, r4, lr, lsl #18 │ │ │ │ + andeq sp, r4, r6, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6d344 <__bss_end__@@Base+0xfeac670c> │ │ │ │ + bl feb6d20c <__bss_end__@@Base+0xfeac666c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ mrc 0, 5, r3, cr0, cr8, {6} │ │ │ │ strmi r8, [r4], -r0, asr #22 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - bvs 636c20 <__bss_end__@@Base+0x58ffe8> │ │ │ │ - @ instruction: 0xf9faf009 │ │ │ │ + bvs 636ae8 <__bss_end__@@Base+0x58ff48> │ │ │ │ + blx c6646 <__bss_end__@@Base+0x1faa6> │ │ │ │ ldrsbeq pc, [r8], #132 @ 0x84 @ │ │ │ │ - @ instruction: 0xf9f6f009 │ │ │ │ - bleq 1246224 <__bss_end__@@Base+0x119f5ec> │ │ │ │ + blx fffc664c <__bss_end__@@Base+0xfff1faac> │ │ │ │ + bleq 12460ec <__bss_end__@@Base+0x119f54c> │ │ │ │ ldc 6, cr4, [sp], #200 @ 0xc8 │ │ │ │ strtmi r8, [r9], -r2, lsl #22 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe6674070 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb6197c <__bss_end__@@Base+0xfeabad44> │ │ │ │ + bl feb61844 <__bss_end__@@Base+0xfeabaca4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r5, r4, asr #32 │ │ │ │ @ instruction: 0x46044b10 │ │ │ │ stcge 4, cr4, [r1, #-1008] @ 0xfffffc10 │ │ │ │ andcc r4, r8, sl, lsr #12 │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9e2f7fa │ │ │ │ + blx 12c8654 <__bss_end__@@Base+0x1221ab4> │ │ │ │ strtmi r6, [r9], -r0, ror #16 │ │ │ │ - blx 548796 <__bss_end__@@Base+0x4a1b5e> │ │ │ │ - blmi 1dcfd0 <__bss_end__@@Base+0x136398> │ │ │ │ + blx 1f4865e <__bss_end__@@Base+0x1ea1abe> │ │ │ │ + blmi 1dce98 <__bss_end__@@Base+0x1362f8> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls e4820 <__bss_end__@@Base+0x3dbe8> │ │ │ │ + blls e46e8 <__bss_end__@@Base+0x3db48> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_irq │ │ │ │ ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ - ldcl 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - andeq sp, r4, r4, ror r8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, r0, asr r8 │ │ │ │ + mrc 7, 3, APSR_nzcv, cr2, cr8, {7} │ │ │ │ + andeq sp, r4, ip, lsr #19 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r4, r8, lsl #19 │ │ │ │ @ instruction: 0xf7fa6840 │ │ │ │ - svclt 0x0000bb8b │ │ │ │ + svclt 0x0000bbf3 │ │ │ │ @ instruction: 0xf7fa6840 │ │ │ │ - svclt 0x0000bac5 │ │ │ │ - blpl 145e2c <__bss_end__@@Base+0x9f1f4> │ │ │ │ - blpl ff0462c0 <__bss_end__@@Base+0xfef9f688> │ │ │ │ - blx 4463b4 <__bss_end__@@Base+0x39f77c> │ │ │ │ + svclt 0x0000bb2d │ │ │ │ + blpl 145cf4 <__bss_end__@@Base+0x9f154> │ │ │ │ + blpl ff046188 <__bss_end__@@Base+0xfef9f5e8> │ │ │ │ + blx 44627c <__bss_end__@@Base+0x39f6dc> │ │ │ │ @ instruction: 0xed90d925 │ │ │ │ vldr d7, [r1, #56] @ 0x38 │ │ │ │ vldr d3, [r1] │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vmov.32 d7[1], r4 │ │ │ │ strlt r7, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strht pc, [r0], -r0 @ │ │ │ │ - blmi 1c60a0 <__bss_end__@@Base+0x11f468> │ │ │ │ + blmi 1c5f68 <__bss_end__@@Base+0x11f3c8> │ │ │ │ strhtgt pc, [r2], -r0 @ │ │ │ │ cdp 0, 8, cr2, cr7, cr1, {0} │ │ │ │ vdiv.f64 d6, d4, d5 │ │ │ │ vmov.f64 d23, #213 @ 0xbea80000 -0.3281250 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vnmla.f64 d7, d22, d7 │ │ │ │ ldrbtmi r1, [r1], #-2704 @ 0xfffff570 │ │ │ │ andsvs r1, r1, r9, lsl #1 │ │ │ │ - bcs fe446090 <__bss_end__@@Base+0xfe39f458> │ │ │ │ + bcs fe445f58 <__bss_end__@@Base+0xfe39f3b8> │ │ │ │ addsne r4, r2, r2, ror #8 │ │ │ │ @ instruction: 0xf85d601a │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -7320,1264 +7268,1819 @@ │ │ │ │ stc 3, cr0, [r7] │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vstr d0, [sp, #24] │ │ │ │ vstr d1, [sp, #32] │ │ │ │ vstr d2, [r7, #40] @ 0x28 │ │ │ │ vstr d3, [r7] │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ - vldr s30, [sp, #68] @ 0x44 │ │ │ │ + vldr s30, [sp, #644] @ 0x284 │ │ │ │ strbmi r5, [r2], -r6, lsl #22 │ │ │ │ - blvs 245f10 <__bss_end__@@Base+0x19f2d8> │ │ │ │ + blvs 245dd8 <__bss_end__@@Base+0x19f238> │ │ │ │ ldc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ ldrtmi r7, [r8], -sl, lsl #22 │ │ │ │ - blpl 118636c <__bss_end__@@Base+0x10df734> │ │ │ │ - blvs 11c6370 <__bss_end__@@Base+0x111f738> │ │ │ │ - blvc 1206374 <__bss_end__@@Base+0x115f73c> │ │ │ │ - blpl 745ecc <__bss_end__@@Base+0x69f294> │ │ │ │ - blvs 945ed0 <__bss_end__@@Base+0x89f298> │ │ │ │ - blvc b45ed4 <__bss_end__@@Base+0xa9f29c> │ │ │ │ - ldc2l 0, cr15, [r4], {0} │ │ │ │ + blpl 1186234 <__bss_end__@@Base+0x10df694> │ │ │ │ + blvs 11c6238 <__bss_end__@@Base+0x111f698> │ │ │ │ + blvc 120623c <__bss_end__@@Base+0x115f69c> │ │ │ │ + blpl 745d94 <__bss_end__@@Base+0x69f1f4> │ │ │ │ + blvs 945d98 <__bss_end__@@Base+0x89f1f8> │ │ │ │ + blvc b45d9c <__bss_end__@@Base+0xa9f1fc> │ │ │ │ + cdp2 0, 0, cr15, cr8, cr0, {0} │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ - @ instruction: 0xed9df9f7 │ │ │ │ + vldr s30, [sp, #540] @ 0x21c │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d5, d6, d12 │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vmov.f64 d7, #21 @ 0x40a80000 5.250 │ │ │ │ vcmpe.f64 d4, #0.0 │ │ │ │ vsqrt.f64 d20, d0 │ │ │ │ svclt 0x00d8fa10 │ │ │ │ stmiaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ mcr 13, 4, sp, cr5, cr9, {0} │ │ │ │ @ instruction: 0xf10d7b04 │ │ │ │ cdp 8, 8, cr0, cr6, cr0, {7} │ │ │ │ addcs r5, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - blvs 12063c4 <__bss_end__@@Base+0x115f78c> │ │ │ │ - blvc 245f14 <__bss_end__@@Base+0x19f2dc> │ │ │ │ - blpl 2c5f18 <__bss_end__@@Base+0x21f2e0> │ │ │ │ - blpl 45f1c │ │ │ │ - blvs c5f20 <__bss_end__@@Base+0x1f2e8> │ │ │ │ - stc 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + blvs 120628c <__bss_end__@@Base+0x115f6ec> │ │ │ │ + blvc 245ddc <__bss_end__@@Base+0x19f23c> │ │ │ │ + blpl 2c5de0 <__bss_end__@@Base+0x21f240> │ │ │ │ + blpl 45de4 │ │ │ │ + blvs c5de8 <__bss_end__@@Base+0x1f248> │ │ │ │ + stc 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ - mrcge 10, 0, APSR_nzcv, cr2, cr15, {0} │ │ │ │ + vnmlage.f32 s30, s5, s2 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ @ instruction: 0xf0004629 │ │ │ │ - @ instruction: 0x4620fc9f │ │ │ │ - @ instruction: 0xf9c2f000 │ │ │ │ - blvc 145f8c <__bss_end__@@Base+0x9f354> │ │ │ │ - blpl c5f90 <__bss_end__@@Base+0x1f358> │ │ │ │ - blvs 2061d8 <__bss_end__@@Base+0x15f5a0> │ │ │ │ - blvs 186154 <__bss_end__@@Base+0xdf51c> │ │ │ │ - blmi ff1c6408 <__bss_end__@@Base+0xff11f7d0> │ │ │ │ - blmi ff04641c <__bss_end__@@Base+0xfef9f7e4> │ │ │ │ - blx 446510 <__bss_end__@@Base+0x39f8d8> │ │ │ │ + @ instruction: 0x4620fdd3 │ │ │ │ + blx 14c67f8 <__bss_end__@@Base+0x141fc58> │ │ │ │ + blvc 145e54 <__bss_end__@@Base+0x9f2b4> │ │ │ │ + blpl c5e58 <__bss_end__@@Base+0x1f2b8> │ │ │ │ + blvs 2060a0 <__bss_end__@@Base+0x15f500> │ │ │ │ + blvs 18601c <__bss_end__@@Base+0xdf47c> │ │ │ │ + blmi ff1c62d0 <__bss_end__@@Base+0xff11f730> │ │ │ │ + blmi ff0462e4 <__bss_end__@@Base+0xfef9f744> │ │ │ │ + blx 4463d8 <__bss_end__@@Base+0x39f838> │ │ │ │ mrc 13, 5, sp, cr1, cr9, {0} │ │ │ │ addcs r7, r0, #72704 @ 0x11c00 │ │ │ │ - blcc 14636c <__bss_end__@@Base+0x9f734> │ │ │ │ + blcc 146234 <__bss_end__@@Base+0x9f694> │ │ │ │ strbmi r4, [r0], -r9, lsr #12 │ │ │ │ - blvs 14637c <__bss_end__@@Base+0x9f744> │ │ │ │ - blcc 545f74 <__bss_end__@@Base+0x49f33c> │ │ │ │ - blcc 2c5f78 <__bss_end__@@Base+0x21f340> │ │ │ │ - blvc 11c6430 <__bss_end__@@Base+0x111f7f8> │ │ │ │ - blvs 4c5f80 <__bss_end__@@Base+0x41f348> │ │ │ │ - blvc 345f84 <__bss_end__@@Base+0x29f34c> │ │ │ │ - mrrc 7, 15, pc, sl, cr8 @ │ │ │ │ + blvs 146244 <__bss_end__@@Base+0x9f6a4> │ │ │ │ + blcc 545e3c <__bss_end__@@Base+0x49f29c> │ │ │ │ + blcc 2c5e40 <__bss_end__@@Base+0x21f2a0> │ │ │ │ + blvc 11c62f8 <__bss_end__@@Base+0x111f758> │ │ │ │ + blvs 4c5e48 <__bss_end__@@Base+0x41f2a8> │ │ │ │ + blvc 345e4c <__bss_end__@@Base+0x29f2ac> │ │ │ │ + ldcl 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ - ldrtmi pc, [r2], -sp, ror #19 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #21 @ │ │ │ │ stmdage r0!, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ - stc2l 0, cr15, [lr], #-0 │ │ │ │ + stc2 0, cr15, [r2] │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ - @ instruction: 0xed96f991 │ │ │ │ + vldr s30, [r6, #132] @ 0x84 │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vldr d4, [r6, #8] │ │ │ │ vmul.f64 d5, d6, d0 │ │ │ │ vmla.f64 d7, d4, d6 │ │ │ │ vmov.f64 d7, #20 @ 0x40a00000 5.0 │ │ │ │ vnmul.f64 d4, d20, d7 │ │ │ │ vmla.f64 d7, d5, d4 │ │ │ │ vmov.f64 d7, #21 @ 0x40a80000 5.250 │ │ │ │ vcmpe.f64 d3, #0.0 │ │ │ │ vsqrt.f64 d19, d0 │ │ │ │ vldrle s30, [lr, #-64] @ 0xffffffc0 │ │ │ │ - blvc 1063d4 <__bss_end__@@Base+0x5f79c> │ │ │ │ - blvs ff04649c <__bss_end__@@Base+0xfef9f864> │ │ │ │ - blmi 1063e0 <__bss_end__@@Base+0x5f7a8> │ │ │ │ + blvc 10629c <__bss_end__@@Base+0x5f6fc> │ │ │ │ + blvs ff046364 <__bss_end__@@Base+0xfef9f7c4> │ │ │ │ + blmi 1062a8 <__bss_end__@@Base+0x5f708> │ │ │ │ strtmi r2, [r9], -r0, lsl #5 │ │ │ │ cdp 6, 15, cr4, cr1, cr0, {2} │ │ │ │ svclt 0x0048fa10 │ │ │ │ - blvc 12064a0 <__bss_end__@@Base+0x115f868> │ │ │ │ - blvs 11464a4 <__bss_end__@@Base+0x109f86c> │ │ │ │ - blmi 445ff4 <__bss_end__@@Base+0x39f3bc> │ │ │ │ - blvc 545ff8 <__bss_end__@@Base+0x49f3c0> │ │ │ │ - blvc 45ffc │ │ │ │ - blvs 146000 <__bss_end__@@Base+0x9f3c8> │ │ │ │ - ldc 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + blvc 1206368 <__bss_end__@@Base+0x115f7c8> │ │ │ │ + blvs 114636c <__bss_end__@@Base+0x109f7cc> │ │ │ │ + blmi 445ebc <__bss_end__@@Base+0x39f31c> │ │ │ │ + blvc 545ec0 <__bss_end__@@Base+0x49f320> │ │ │ │ + blvc 45ec4 │ │ │ │ + blvs 145ec8 <__bss_end__@@Base+0x9f328> │ │ │ │ + ldc 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ - strtmi pc, [r0], -pc, lsr #19 │ │ │ │ - @ instruction: 0xf958f000 │ │ │ │ + @ instruction: 0x4620fa51 │ │ │ │ + @ instruction: 0xf9e8f000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r4, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46402314 │ │ │ │ movwcs lr, #43460 @ 0xa9c4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ tstcs r2, #196, 18 @ 0x310000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #212860928 @ 0xcb00000 │ │ │ │ movwcs lr, #51652 @ 0xc9c4 │ │ │ │ @ instruction: 0xf7f82280 │ │ │ │ - @ instruction: 0x462aebfe │ │ │ │ + @ instruction: 0x462aec76 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf990f000 │ │ │ │ - blmi 21d264 <__bss_end__@@Base+0x17662c> │ │ │ │ + blx cc6904 <__bss_end__@@Base+0xc1fd64> │ │ │ │ + blmi 21d12c <__bss_end__@@Base+0x17658c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 1664ab0 <__bss_end__@@Base+0x15bde78> │ │ │ │ + blls 1664978 <__bss_end__@@Base+0x15bddd8> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ pop {r1, r3, r4, r6, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f881f0 │ │ │ │ - svclt 0x0000ecb2 │ │ │ │ - andeq sp, r4, r4, lsr #15 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, r0, asr #11 │ │ │ │ + svclt 0x0000ed2a │ │ │ │ + ldrdeq sp, [r4], -ip │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strdeq sp, [r4], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb61c70 <__bss_end__@@Base+0xfeabb038> │ │ │ │ + bl feb61b38 <__bss_end__@@Base+0xfeabaf98> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ stmdbmi r5!, {r3, r9, sl, lr} │ │ │ │ - blmi 95c2f4 <__bss_end__@@Base+0x8b56bc> │ │ │ │ + blmi 95c1bc <__bss_end__@@Base+0x8b561c> │ │ │ │ ldrbtmi fp, [r9], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0x466a4616 │ │ │ │ @ instruction: 0xf10458cb │ │ │ │ ldmdavs fp, {r3, r4, r6, r8} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ - vldr d15, [sp, #924] @ 0x39c │ │ │ │ + ldc 13, cr15, [sp, #108] @ 0x6c │ │ │ │ vmov.f64 d5, #84 @ 0x3ea00000 0.3125000 │ │ │ │ vsqrt.f64 d21, d0 │ │ │ │ svclt 0x0098fa10 │ │ │ │ stmdble r2!, {sp} │ │ │ │ - blvc 3c6100 <__bss_end__@@Base+0x31f4c8> │ │ │ │ + blvc 3c5fc8 <__bss_end__@@Base+0x31f428> │ │ │ │ ldc 0, cr2, [sp, #4] │ │ │ │ vldr d3, [r4] │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ vmul.f64 d6, d7, d2 │ │ │ │ @ instruction: 0xf9b47b03 │ │ │ │ @ instruction: 0xf9b42020 │ │ │ │ cdp 0, 2, cr3, cr4, cr2, {1} │ │ │ │ vdiv.f64 d4, d7, d6 │ │ │ │ vdiv.f64 d6, d4, d5 │ │ │ │ vmov.f64 d23, #213 @ 0xbea80000 -0.3281250 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vnmla.f64 d7, d22, d7 │ │ │ │ ldrmi r1, [r1], #-2704 @ 0xfffff570 │ │ │ │ - bcs fe446344 <__bss_end__@@Base+0xfe39f70c> │ │ │ │ + bcs fe44620c <__bss_end__@@Base+0xfe39f66c> │ │ │ │ eorsvs r1, r1, r9, lsl #1 │ │ │ │ addsne r4, r2, sl, lsl r4 │ │ │ │ - bmi 262b9c <__bss_end__@@Base+0x1bbf64> │ │ │ │ + bmi 262a64 <__bss_end__@@Base+0x1bbec4> │ │ │ │ ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf7f8bd70 │ │ │ │ - svclt 0x0000ec58 │ │ │ │ - andeq sp, r4, lr, ror r5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, sl, lsl #10 │ │ │ │ - bleq 46120 │ │ │ │ - blne c6124 <__bss_end__@@Base+0x1f4ec> │ │ │ │ - blcs 146128 <__bss_end__@@Base+0x9f4f0> │ │ │ │ - svclt 0x00004770 │ │ │ │ - blpl 46170 │ │ │ │ - blcs 46178 │ │ │ │ - blvs c6178 <__bss_end__@@Base+0x1f540> │ │ │ │ - blcc c6180 <__bss_end__@@Base+0x1f548> │ │ │ │ - blvc 146180 <__bss_end__@@Base+0x9f548> │ │ │ │ - blpl c6418 <__bss_end__@@Base+0x1f7e0> │ │ │ │ - blmi 14618c <__bss_end__@@Base+0x9f554> │ │ │ │ - blvs 106424 <__bss_end__@@Base+0x5f7ec> │ │ │ │ - blvc 14642c <__bss_end__@@Base+0x9f7f4> │ │ │ │ - blpl 4615c │ │ │ │ - blvs c6160 <__bss_end__@@Base+0x1f528> │ │ │ │ - blvc 146164 <__bss_end__@@Base+0x9f52c> │ │ │ │ - svclt 0x00004770 │ │ │ │ - bleq c61a4 <__bss_end__@@Base+0x1f56c> │ │ │ │ - blvs 461a8 │ │ │ │ - blvc 1461ac <__bss_end__@@Base+0x9f574> │ │ │ │ - bleq 463f0 │ │ │ │ - bleq 1c638c <__bss_end__@@Base+0x11f754> │ │ │ │ - bleq 206394 <__bss_end__@@Base+0x15f75c> │ │ │ │ - bleq ff046640 <__bss_end__@@Base+0xfef9fa08> │ │ │ │ - svclt 0x00004770 │ │ │ │ - bleq c61c4 <__bss_end__@@Base+0x1f58c> │ │ │ │ - blvs 461c8 │ │ │ │ - blvc 1461cc <__bss_end__@@Base+0x9f594> │ │ │ │ - bleq 46410 │ │ │ │ - bleq 1c63ac <__bss_end__@@Base+0x11f774> │ │ │ │ - bleq 2063b4 <__bss_end__@@Base+0x15f77c> │ │ │ │ - svclt 0x00004770 │ │ │ │ - blpl 461e0 │ │ │ │ - blcs 461e8 │ │ │ │ - blvs c61e8 <__bss_end__@@Base+0x1f5b0> │ │ │ │ - blcc c61f0 <__bss_end__@@Base+0x1f5b8> │ │ │ │ - blvc 1461f0 <__bss_end__@@Base+0x9f5b8> │ │ │ │ - blpl 10c6488 <__bss_end__@@Base+0x101f850> │ │ │ │ - blmi 1461fc <__bss_end__@@Base+0x9f5c4> │ │ │ │ - blvs 1106494 <__bss_end__@@Base+0x105f85c> │ │ │ │ - blvc 114649c <__bss_end__@@Base+0x109f864> │ │ │ │ - blpl 461cc │ │ │ │ - blvs c61d0 <__bss_end__@@Base+0x1f598> │ │ │ │ - blvc 1461d4 <__bss_end__@@Base+0x9f59c> │ │ │ │ - svclt 0x00004770 │ │ │ │ - bleq c6214 <__bss_end__@@Base+0x1f5dc> │ │ │ │ - blcc c621c <__bss_end__@@Base+0x1f5e4> │ │ │ │ - blmi 4621c │ │ │ │ - blpl 46224 │ │ │ │ - bleq 106464 <__bss_end__@@Base+0x5f82c> │ │ │ │ - blvs 146228 <__bss_end__@@Base+0x9f5f0> │ │ │ │ - blvc 146230 <__bss_end__@@Base+0x9f5f8> │ │ │ │ - bleq 186400 <__bss_end__@@Base+0xdf7c8> │ │ │ │ - bleq 20640c <__bss_end__@@Base+0x15f7d4> │ │ │ │ - svclt 0x00004770 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl feb61e00 <__bss_end__@@Base+0xfeabb1c8> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - vldr , [r0, #352] @ 0x160 │ │ │ │ - addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ - addsmi fp, r0, #24, 30 @ 0x60 │ │ │ │ - blvc c6258 <__bss_end__@@Base+0x1f620> │ │ │ │ - ldc 0, cr11, [r1, #548] @ 0x224 │ │ │ │ - svclt 0x00086b04 │ │ │ │ - ldc 6, cr4, [r0, #952] @ 0x3b8 │ │ │ │ - svclt 0x00185b02 │ │ │ │ - mcr 6, 1, r4, cr4, cr6, {4} │ │ │ │ - @ instruction: 0xf8df7b07 │ │ │ │ - blmi 7fae20 <__bss_end__@@Base+0x7541e8> │ │ │ │ - mrc 4, 0, r4, cr6, cr12, {7} │ │ │ │ - @ instruction: 0xf85c7b05 │ │ │ │ - ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ - @ instruction: 0xf04f9307 │ │ │ │ - svclt 0x000a0300 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - stc 3, cr2, [lr, #4] │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d5, [r1] │ │ │ │ + svclt 0x0000ecd0 │ │ │ │ + @ instruction: 0x0004d6b6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r4, r2, asr #12 │ │ │ │ + addlt fp, r9, r0, lsl #9 │ │ │ │ + mvnsvs sl, r0, lsl #30 │ │ │ │ + bleq 14600c <__bss_end__@@Base+0x9f46c> │ │ │ │ + blne c6010 <__bss_end__@@Base+0x1f470> │ │ │ │ + blcs 46014 │ │ │ │ + ldmib r7, {r0, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ + stmib r1, {r2, r8, r9, sp}^ │ │ │ │ + ldmibvs r9!, {r8, r9, sp}^ │ │ │ │ + movwcs lr, #10711 @ 0x29d7 │ │ │ │ + movwcs lr, #10689 @ 0x29c1 │ │ │ │ + ldmib r7, {r0, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ + stmib r1, {r8, r9, sp}^ │ │ │ │ + svclt 0x00002304 │ │ │ │ + ldrtmi r3, [sp], r4, lsr #14 │ │ │ │ + blvc 148b94 <__bss_end__@@Base+0xa1ff4> │ │ │ │ + strlt r4, [r0], #1904 @ 0x770 │ │ │ │ + svcge 0x0000b085 │ │ │ │ + ldrshtvs r6, [r9], r8 │ │ │ │ + ldmvs fp!, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ + blvs 46080 │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vadd.f64 d7, d6, d0 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 46050 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, sp, lr} │ │ │ │ + blvc c609c <__bss_end__@@Base+0x1f4fc> │ │ │ │ + blvc 20632c <__bss_end__@@Base+0x15f78c> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 1460ac <__bss_end__@@Base+0x9f50c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 14607c <__bss_end__@@Base+0x9f4dc> │ │ │ │ + ldrcc fp, [r4, -r0, lsl #30] │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ + addlt fp, r2, r0, lsl #11 │ │ │ │ + rsbsvs sl, r8, r0, lsl #30 │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r8, r9, fp, sp, lr}^ │ │ │ │ + blvc 460dc │ │ │ │ + blvs 20632c <__bss_end__@@Base+0x15f78c> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r1, r8, r9, fp, ip, lr}^ │ │ │ │ + blvc c60ec <__bss_end__@@Base+0x1f54c> │ │ │ │ + blvc 206338 <__bss_end__@@Base+0x15f798> │ │ │ │ + blvs 206380 <__bss_end__@@Base+0x15f7e0> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r2, r8, r9, fp, ip, lr}^ │ │ │ │ + blvc 146100 <__bss_end__@@Base+0x9f560> │ │ │ │ + blvc 20634c <__bss_end__@@Base+0x15f7ac> │ │ │ │ + blvc 206394 <__bss_end__@@Base+0x15f7f4> │ │ │ │ + bleq 1206580 <__bss_end__@@Base+0x115f9e0> │ │ │ │ + bl 2c8aa4 <__bss_end__@@Base+0x221f04> │ │ │ │ + blvc 1046588 <__bss_end__@@Base+0xf9f9e8> │ │ │ │ + bleq 120658c <__bss_end__@@Base+0x115f9ec> │ │ │ │ + ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ + strlt fp, [r0], #3456 @ 0xd80 │ │ │ │ + svcge 0x0000b083 │ │ │ │ + ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ + blvs 4612c │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ - vnmls.f64 d6, d4, d5 │ │ │ │ - vstr d6, [lr, #28] │ │ │ │ - vldr d6, [r0, #8] │ │ │ │ - vldr d4, [r1, #8] │ │ │ │ - vmul.f64 d6, d7, d2 │ │ │ │ - vnmls.f64 d7, d5, d4 │ │ │ │ - vstr d7, [lr, #24] │ │ │ │ - cmplt r3, r4, lsl #22 │ │ │ │ - ldm lr!, {r2, r4, r7, r9, sl, lr} │ │ │ │ - stmia ip!, {r0, r1, r2, r3} │ │ │ │ - ldm lr, {r0, r1, r2, r3} │ │ │ │ - stm ip, {r0, r1} │ │ │ │ - bmi 24ac98 <__bss_end__@@Base+0x1a4060> │ │ │ │ - ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - subsmi r9, sl, r7, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - andlt sp, r9, r2, lsl #2 │ │ │ │ - blx 148e1a <__bss_end__@@Base+0xa21e2> │ │ │ │ - bl fe2c8c88 <__bss_end__@@Base+0xfe222050> │ │ │ │ - ldrdeq sp, [r4], -r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, r2, ror r3 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb61ebc <__bss_end__@@Base+0xfeabb284> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - stmdbmi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - ldrbtmi r2, [r9], #-640 @ 0xfffffd80 │ │ │ │ - b fec48cac <__bss_end__@@Base+0xfeba2074> │ │ │ │ - svclt 0x0000bd08 │ │ │ │ - strdeq r2, [r4], -sl │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb61edc <__bss_end__@@Base+0xfeabb2a4> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 6cea84 <__bss_end__@@Base+0x627e4c> │ │ │ │ - blmi 6f6f74 <__bss_end__@@Base+0x65033c> │ │ │ │ - ldrbtmi r4, [sl], #-648 @ 0xfffffd78 │ │ │ │ - strbtmi fp, [ip], -ip, lsl #30 │ │ │ │ - strmi r4, [r6], ip, lsl #12 │ │ │ │ - stceq 1, cr15, [r0], #-16 │ │ │ │ - ldmpl r3, {r5, r7, sl, ip, sp}^ │ │ │ │ - @ instruction: 0x9321681b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - msreq CPSR_, #172, 2 @ 0x2b │ │ │ │ - @ instruction: 0x46154672 │ │ │ │ - ldc 2, cr3, [r5, #128] @ 0x80 │ │ │ │ - vstmia r3!, {d7-d6} │ │ │ │ - strbmi r7, [r3, #-2818]! @ 0xfffff4fe │ │ │ │ - @ instruction: 0xf103d1f7 │ │ │ │ - @ instruction: 0xf10e0c20 │ │ │ │ - strmi r0, [r4, #3592]! @ 0xe08 │ │ │ │ - addmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ - bmi 2fed58 <__bss_end__@@Base+0x258120> │ │ │ │ - ldrbtmi r4, [sl], #-2825 @ 0xfffff4f7 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - subsmi r9, sl, r1, lsr #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - eorlt sp, r3, r6, lsl #2 │ │ │ │ - addcs fp, r0, #48, 26 @ 0xc00 │ │ │ │ - @ instruction: 0xf7f84669 │ │ │ │ - @ instruction: 0xe7eeea72 │ │ │ │ - bl dc8d30 <__bss_end__@@Base+0xd220f8> │ │ │ │ - andeq sp, r4, r6, lsl r3 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - ldrdeq sp, [r4], -r2 │ │ │ │ - ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ - stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x0058f8cc │ │ │ │ - bmi adc5cc <__bss_end__@@Base+0xa35994> │ │ │ │ - addmi r4, pc, #44032 @ 0xac00 │ │ │ │ - adcsmi fp, r8, #24, 30 @ 0x60 │ │ │ │ - adclt r4, r2, sl, ror r4 │ │ │ │ - @ instruction: 0xf04fbf09 │ │ │ │ - @ instruction: 0xf04f0901 │ │ │ │ - strbtmi r0, [lr], -r0, lsl #18 │ │ │ │ - stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - svclt 0x001858d3 │ │ │ │ - @ instruction: 0x460a463e │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr1, {0} │ │ │ │ - @ instruction: 0x9321681b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - stmeq r0, {r0, r8, ip, sp, lr, pc} │ │ │ │ - streq pc, [r0, #-256]! @ 0xffffff00 │ │ │ │ - ldrtmi r4, [r4], -r1, lsl #12 │ │ │ │ - pkhbtmi r4, ip, r3, lsl #12 │ │ │ │ - blvc 646430 <__bss_end__@@Base+0x59f7f8> │ │ │ │ - ldc 6, cr4, [r3], #904 @ 0x388 │ │ │ │ - @ instruction: 0xf10c5b02 │ │ │ │ - ldc 12, cr0, [sl, #128] @ 0x80 │ │ │ │ - ldrbmi r6, [r3, #-2816]! @ 0xfffff500 │ │ │ │ - blvc 1c65dc <__bss_end__@@Base+0x11f9a4> │ │ │ │ - strdcc sp, [r8, -r4] │ │ │ │ - blvc c6060 <__bss_end__@@Base+0x1f428> │ │ │ │ - mvnle r4, r9, lsr #5 │ │ │ │ - @ instruction: 0xf1033220 │ │ │ │ - strtcc r0, [r0], -r0, lsr #28 │ │ │ │ - mvnle r4, r2, asr #10 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - addcs sp, r0, #4 │ │ │ │ - ldrtmi r4, [r8], -r9, ror #12 │ │ │ │ - b 7c8dd0 <__bss_end__@@Base+0x722198> │ │ │ │ - blmi 2dd624 <__bss_end__@@Base+0x2369ec> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 864e64 <__bss_end__@@Base+0x7be22c> │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - mrsle r0, LR_svc │ │ │ │ - pop {r1, r5, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f887f0 │ │ │ │ - svclt 0x0000ead8 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c613c <__bss_end__@@Base+0x1f59c> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d5, d2 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 146150 <__bss_end__@@Base+0x9f5b0> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d5, d4 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ + strcc r0, [ip, -r7, asr #22] │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ + addlt fp, r5, r0, lsl #9 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 46184 │ │ │ │ + blvc 1206414 <__bss_end__@@Base+0x115f874> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs c6194 <__bss_end__@@Base+0x1f5f4> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c6164 <__bss_end__@@Base+0x1f5c4> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, sp, lr} │ │ │ │ + blvc 1461b0 <__bss_end__@@Base+0x9f610> │ │ │ │ + blvc 1206440 <__bss_end__@@Base+0x115f8a0> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + svclt 0x00007b04 │ │ │ │ + ssatmi r3, #30, r4, lsl #14 │ │ │ │ + blvc 148cec <__bss_end__@@Base+0xa214c> │ │ │ │ + strlt r4, [r0], #1904 @ 0x770 │ │ │ │ + svcge 0x0000b083 │ │ │ │ + eorsvs r6, r9, r8, ror r0 │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 461dc │ │ │ │ + blvs 20642c <__bss_end__@@Base+0x15f88c> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc c61ec <__bss_end__@@Base+0x1f64c> │ │ │ │ + blvc 206438 <__bss_end__@@Base+0x15f898> │ │ │ │ + blvs 206480 <__bss_end__@@Base+0x15f8e0> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 146200 <__bss_end__@@Base+0x9f660> │ │ │ │ + blvc 20644c <__bss_end__@@Base+0x15f8ac> │ │ │ │ + blvc 206494 <__bss_end__@@Base+0x15f8f4> │ │ │ │ + bleq 1206680 <__bss_end__@@Base+0x115fae0> │ │ │ │ + ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ + blvc 148d3c <__bss_end__@@Base+0xa219c> │ │ │ │ + ldrtlt r4, [r0], #1904 @ 0x770 │ │ │ │ + svcge 0x0000b08d │ │ │ │ + ldrshtvs r6, [r9], r8 │ │ │ │ + ldmvs sl!, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ + addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ + ldmvs sl!, {r0, r1, ip, lr, pc} │ │ │ │ + addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ + movwcs sp, #4357 @ 0x1105 │ │ │ │ + @ instruction: 0xf10762fb │ │ │ │ + adcsvs r0, fp, #16, 6 @ 0x40000000 │ │ │ │ + movwcs lr, #3 │ │ │ │ + ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sp, lr}^ │ │ │ │ + ldmvs fp!, {r0, r1, r3, r4, r5, r7, r9, sp, lr}^ │ │ │ │ + blvs c624c <__bss_end__@@Base+0x1f6ac> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d4 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 14625c <__bss_end__@@Base+0x9f6bc> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d2 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + bvs feee993c <__bss_end__@@Base+0xfee42d9c> │ │ │ │ + blvc 46230 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, sp, lr} │ │ │ │ + blvc 4627c │ │ │ │ + blvs 2064cc <__bss_end__@@Base+0x15f92c> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ + blvc 14628c <__bss_end__@@Base+0x9f6ec> │ │ │ │ + blvc 2064d8 <__bss_end__@@Base+0x15f938> │ │ │ │ + blvc 1206520 <__bss_end__@@Base+0x115f980> │ │ │ │ + vstr s12, [r3, #748] @ 0x2ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 462a0 │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c62b0 <__bss_end__@@Base+0x1f710> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d0 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + bvs feee9990 <__bss_end__@@Base+0xfee42df0> │ │ │ │ + blvc 146284 <__bss_end__@@Base+0x9f6e4> │ │ │ │ + blcs 25868 │ │ │ │ + ldmdavs sl!, {r0, r3, ip, lr, pc}^ │ │ │ │ + @ instruction: 0x46146abb │ │ │ │ + stcgt 6, cr4, [pc, #-116] @ ac14 │ │ │ │ + ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ + stm r4, {r0, r1} │ │ │ │ + svclt 0x00000003 │ │ │ │ + @ instruction: 0x46bd3734 │ │ │ │ + @ instruction: 0x4770bcb0 │ │ │ │ + addlt fp, r2, r0, lsl #11 │ │ │ │ + rsbsvs sl, r8, r0, lsl #30 │ │ │ │ + blmi 1a4e90 <__bss_end__@@Base+0xfe2f0> │ │ │ │ + @ instruction: 0x4610447b │ │ │ │ + orrcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ + @ instruction: 0xf7f8461a │ │ │ │ + svclt 0x0000ea98 │ │ │ │ + ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ + svclt 0x0000bd80 │ │ │ │ + andeq lr, r4, r0, asr pc │ │ │ │ + umlallt fp, r7, r0, r5 │ │ │ │ + rsbsvs sl, r8, r0, lsl #30 │ │ │ │ + ldmdavs sl!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ + addsmi r6, sl, #3866624 @ 0x3b0000 │ │ │ │ + @ instruction: 0xf107d104 │ │ │ │ + @ instruction: 0xf8c70308 │ │ │ │ + and r3, r2, ip, lsl #1 │ │ │ │ + @ instruction: 0xf8c7683b │ │ │ │ + movwcs r3, #140 @ 0x8c │ │ │ │ + addscc pc, r4, r7, asr #17 │ │ │ │ + movwcs lr, #40 @ 0x28 │ │ │ │ + addscc pc, r0, r7, asr #17 │ │ │ │ + ldmdavs sl!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x3090f8d7 │ │ │ │ + @ instruction: 0xf8d70099 │ │ │ │ + strmi r3, [fp], #-148 @ 0xffffff6c │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + movwcs lr, #2515 @ 0x9d3 │ │ │ │ + ldrdeq pc, [ip], r7 │ │ │ │ + @ instruction: 0x1094f8d7 │ │ │ │ + @ instruction: 0xf8d7008c │ │ │ │ + strtmi r1, [r1], #-144 @ 0xffffff70 │ │ │ │ + strmi r0, [r1], #-201 @ 0xffffff37 │ │ │ │ + movwcs lr, #2497 @ 0x9c1 │ │ │ │ + @ instruction: 0x3090f8d7 │ │ │ │ + @ instruction: 0xf8c73301 │ │ │ │ + @ instruction: 0xf8d73090 │ │ │ │ + blcs d6f74 <__bss_end__@@Base+0x303d4> │ │ │ │ + @ instruction: 0xf8d7dddf │ │ │ │ + movwcc r3, #4244 @ 0x1094 │ │ │ │ + addscc pc, r4, r7, asr #17 │ │ │ │ + @ instruction: 0x3094f8d7 │ │ │ │ + vldrle d18, [r2, #12] │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ + @ instruction: 0xd107429a │ │ │ │ + @ instruction: 0x4618683b │ │ │ │ + movweq pc, #33031 @ 0x8107 @ │ │ │ │ + ldrmi r2, [r9], -r0, lsl #5 │ │ │ │ + b 10c8d40 <__bss_end__@@Base+0x10221a0> │ │ │ │ + ldrcc fp, [ip, r0, lsl #30] │ │ │ │ + ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ + stc 5, cr11, [sp, #-960]! @ 0xfffffc40 │ │ │ │ + adclt r8, r7, r2, lsl #22 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ + mulle r3, sl, r2 │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xd107429a │ │ │ │ + @ instruction: 0xf8c72301 │ │ │ │ + @ instruction: 0xf1073094 │ │ │ │ + @ instruction: 0xf8c70310 │ │ │ │ + mul r5, r0, r0 │ │ │ │ + @ instruction: 0xf8c72300 │ │ │ │ + ldmdavs fp!, {r2, r4, r7, ip, sp}^ │ │ │ │ + addscc pc, r0, r7, asr #17 │ │ │ │ + eor r2, r6, r0, lsl #8 │ │ │ │ + eor r2, r1, r0, lsl #10 │ │ │ │ + blhi 78642c <__bss_end__@@Base+0x6df88c> │ │ │ │ + ands r2, r2, r0, lsl #12 │ │ │ │ + ldrshteq r6, [r3], sl │ │ │ │ + sbcseq r4, fp, fp, lsr #8 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + ldmvs sl!, {r8, r9, fp, sp, lr} │ │ │ │ + ldrtmi r0, [r3], #-163 @ 0xffffff5d │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + blvc 4641c │ │ │ │ + blvc 20666c <__bss_end__@@Base+0x15facc> │ │ │ │ + blhi 2066b8 <__bss_end__@@Base+0x15fb18> │ │ │ │ + cdpcs 6, 0, cr3, cr3, cr1, {0} │ │ │ │ + @ instruction: 0xf8d7ddea │ │ │ │ + umlaleq r2, r3, r0, r0 │ │ │ │ + sbcseq r4, fp, fp, lsr #8 │ │ │ │ + stc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + strcc r8, [r1, #-2816] @ 0xfffff500 │ │ │ │ + ldclle 13, cr2, [fp, #12] │ │ │ │ + stccs 4, cr3, [r3], {1} │ │ │ │ + @ instruction: 0xf8d7ddd6 │ │ │ │ + blcs 17050 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf1074618 │ │ │ │ + addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0xf7f84619 │ │ │ │ + svclt 0x0000e9ea │ │ │ │ + ssatmi r3, #30, ip, lsl #15 │ │ │ │ + blhi c6110 <__bss_end__@@Base+0x1f570> │ │ │ │ + svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - andeq sp, r4, r8, lsl #5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, ip, lsl #4 │ │ │ │ - svcmi 0x00f0e92d │ │ │ │ - stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x0048f8cc │ │ │ │ - stmdbmi lr, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ - bmi 139c880 <__bss_end__@@Base+0x12f5c48> │ │ │ │ - ldrmi r4, [r0, #1145]! @ 0x479 │ │ │ │ - strbmi fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ - svclt 0x000cb0a5 │ │ │ │ - beq 86f8c <__bss_start@@Base+0x2beec> │ │ │ │ - beq 46f90 │ │ │ │ - ldmdavs r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ - @ instruction: 0xf04f9223 │ │ │ │ - cmnle r8, r0, lsl #4 │ │ │ │ - svclt 0x00c22b00 │ │ │ │ - @ instruction: 0xf10d2201 │ │ │ │ - andls r0, r1, #8, 18 @ 0x20000 │ │ │ │ - strbmi sp, [pc], -r7, asr #26 │ │ │ │ - bleq 46fb0 │ │ │ │ - ldrtmi r4, [sp], -r2, lsl #12 │ │ │ │ - ldrtmi r2, [r1], -r0, lsl #8 │ │ │ │ - ldc 6, cr4, [pc, #600] @ b0d8 │ │ │ │ - @ instruction: 0xf04f7b3b │ │ │ │ - ldrbtmi r0, [r2], r0, lsl #24 │ │ │ │ - blpl c6150 <__bss_end__@@Base+0x1f518> │ │ │ │ - stceq 1, cr15, [r1], {12} │ │ │ │ - cdpeq 1, 2, cr15, cr0, cr14, {0} │ │ │ │ - ldc 5, cr4, [sl, #396] @ 0x18c │ │ │ │ - vmla.f64 d6, d5, d0 │ │ │ │ - vldmiale r2!, {d23-d25} │ │ │ │ - andcc r3, r8, #16777216 @ 0x1000000 │ │ │ │ - stc 2, cr4, [r5], #652 @ 0x28c │ │ │ │ - vstmiale r6!, {d23} │ │ │ │ - bleq 872dc <__bss_start@@Base+0x2c23c> │ │ │ │ - strcc r3, [r0, -r0, lsr #12]! │ │ │ │ - ldclle 5, cr4, [sp], {91} @ 0x5b │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - tstcs r6, #3293184 @ 0x324000 │ │ │ │ - movwcs lr, #59849 @ 0xe9c9 │ │ │ │ - movwcs lr, #27081 @ 0x69c9 │ │ │ │ - tstcs ip, #3293184 @ 0x324000 │ │ │ │ - tstcs sl, #3293184 @ 0x324000 │ │ │ │ - tstcs r8, #3293184 @ 0x324000 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ - tstcs lr, #3293184 @ 0x324000 │ │ │ │ - bllt f1ae8 <__bss_end__@@Base+0x4aeb0> │ │ │ │ - blmi 91d77c <__bss_end__@@Base+0x876b44> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 8e4f58 <__bss_end__@@Base+0x83e320> │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - teqle r7, r0, lsl #6 │ │ │ │ - pop {r0, r2, r5, ip, sp, pc} │ │ │ │ - andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - @ instruction: 0xf6c32100 │ │ │ │ - stmib sp, {r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ - stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ - stmib sp, {r5, r8}^ │ │ │ │ - stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - stmib sp, {r3, r8, r9, sp}^ │ │ │ │ - stmib sp, {r1, r2, r3, r4, r8, r9, sp}^ │ │ │ │ - stmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ - addcs r2, r0, #1744830464 @ 0x68000000 │ │ │ │ - strbmi sl, [r0], -r2, lsl #18 │ │ │ │ - ldmdb lr!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 44e94 │ │ │ │ - @ instruction: 0xf8cdbfc4 │ │ │ │ - strbmi sl, [r1], r4 │ │ │ │ - andcs sp, r0, #38656 @ 0x9700 │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - @ instruction: 0xf6c32100 │ │ │ │ - stmib r8, {r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ - stmib r8, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ - stmib r8, {r1, r2, r3, r4, r8}^ │ │ │ │ - stmib r8, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ - stmib r8, {r1, r2, r8, r9, sp}^ │ │ │ │ - stmib r8, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ - stmib r8, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xe7bd2318 │ │ │ │ - b a48f4c <__bss_end__@@Base+0x9a2314> │ │ │ │ - ... │ │ │ │ - andeq sp, r4, r0, asr #3 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r4, r8, lsl r1 │ │ │ │ - vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6db94 <__bss_end__@@Base+0xfeac6f5c> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - bmi acecb4 <__bss_end__@@Base+0xa2807c> │ │ │ │ - blmi af7234 <__bss_end__@@Base+0xa505fc> │ │ │ │ - ldrbtmi r4, [sl], #-1548 @ 0xfffff9f4 │ │ │ │ - strmi r4, [r5], -r9, ror #12 │ │ │ │ - ldmpl r3, {r1, fp, sp, pc}^ │ │ │ │ - @ instruction: 0x9325681b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - stmda r4!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blge 11d448 <__bss_end__@@Base+0x76810> │ │ │ │ - addcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ - ldc 4, cr4, [sp, #484] @ 0x1e4 │ │ │ │ - ldmib sp, {r1, r8, r9, fp, pc}^ │ │ │ │ - @ instruction: 0xf7f86700 │ │ │ │ - @ instruction: 0x2c02e934 │ │ │ │ - eorle r4, fp, r3, lsl #12 │ │ │ │ - andsle r2, lr, r3, lsl #24 │ │ │ │ - tstle r9, r1, lsl #24 │ │ │ │ - blvc 1246a9c <__bss_end__@@Base+0x119fe64> │ │ │ │ - ldrvs lr, [r8, -sp, asr #19] │ │ │ │ - strvs lr, [lr, -sp, asr #19] │ │ │ │ - blhi 5c6618 <__bss_end__@@Base+0x51f9e0> │ │ │ │ - blvc 44661c <__bss_end__@@Base+0x39f9e4> │ │ │ │ - ldrmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - bmi 5caac8 <__bss_end__@@Base+0x523e90> │ │ │ │ - ldrbtmi r4, [sl], #-2835 @ 0xfffff4ed │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - subsmi r9, sl, r5, lsr #22 │ │ │ │ + adclt fp, ip, r0, lsl #11 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldmvs sl!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ + addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ + ldmvs sl!, {r0, r1, ip, lr, pc} │ │ │ │ + addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ + movwcs sp, #4359 @ 0x1107 │ │ │ │ + addscc pc, r4, r7, asr #17 │ │ │ │ + tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ + addscc pc, r0, r7, asr #17 │ │ │ │ + movwcs lr, #5 │ │ │ │ + addscc pc, r4, r7, asr #17 │ │ │ │ + @ instruction: 0xf8c7687b │ │ │ │ + movwcs r3, #144 @ 0x90 │ │ │ │ + adccc pc, ip, r7, asr #17 │ │ │ │ + movwcs lr, #82 @ 0x52 │ │ │ │ + adccc pc, r8, r7, asr #17 │ │ │ │ + @ instruction: 0xf04fe044 │ │ │ │ + @ instruction: 0xf04f0200 │ │ │ │ + stmib r7, {r8, r9}^ │ │ │ │ + movwcs r2, #806 @ 0x326 │ │ │ │ + adccc pc, r4, r7, asr #17 │ │ │ │ + ldmvs sl!, {r1, r5, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r4], r7 @ │ │ │ │ + @ instruction: 0xf8d70099 │ │ │ │ + strmi r3, [fp], #-168 @ 0xffffff58 │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + blvs 464ec │ │ │ │ + @ instruction: 0xf8d768ba │ │ │ │ + addseq r3, r9, ip, lsr #1 │ │ │ │ + ldrdcc pc, [r4], r7 @ │ │ │ │ + sbcseq r4, fp, fp, lsl #8 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + vmul.f64 d7, d6, d0 │ │ │ │ + vldr d7, [r7, #28] │ │ │ │ + vadd.f64 d6, d6, d22 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + @ instruction: 0xf8d77b26 │ │ │ │ + movwcc r3, #4260 @ 0x10a4 │ │ │ │ + adccc pc, r4, r7, asr #17 │ │ │ │ + ldrdcs pc, [r4], r7 @ │ │ │ │ + addsmi r6, sl, #3866624 @ 0x3b0000 │ │ │ │ + @ instruction: 0xf8d7dbd7 │ │ │ │ + @ instruction: 0xf8d72090 │ │ │ │ + addseq r3, r9, ip, lsr #1 │ │ │ │ + ldrdcc pc, [r8], r7 @ │ │ │ │ + sbcseq r4, fp, fp, lsl #8 │ │ │ │ + ldmib r7, {r0, r4, r6, r7, fp, ip}^ │ │ │ │ + stmib r1, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf8d72300 │ │ │ │ + movwcc r3, #4264 @ 0x10a8 │ │ │ │ + adccc pc, r8, r7, asr #17 │ │ │ │ + ldrdcs pc, [r8], r7 @ │ │ │ │ + addsmi r6, sl, #3866624 @ 0x3b0000 │ │ │ │ + @ instruction: 0xf8d7dbb5 │ │ │ │ + movwcc r3, #4268 @ 0x10ac │ │ │ │ + adccc pc, ip, r7, asr #17 │ │ │ │ + ldrdcs pc, [ip], r7 @ │ │ │ │ + addsmi r6, sl, #3866624 @ 0x3b0000 │ │ │ │ + @ instruction: 0xf8d7dba7 │ │ │ │ + @ instruction: 0xf04f1090 │ │ │ │ + @ instruction: 0xf04f0200 │ │ │ │ + stmib r1, {r8, r9}^ │ │ │ │ + @ instruction: 0xf8d72316 │ │ │ │ + ldmib r3, {r4, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf8d72316 │ │ │ │ + stmib r1, {r4, r7, ip}^ │ │ │ │ + @ instruction: 0xf8d7230e │ │ │ │ + ldmib r3, {r4, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf8d7230e │ │ │ │ + stmib r1, {r4, r7, ip}^ │ │ │ │ + @ instruction: 0xf8d72306 │ │ │ │ + @ instruction: 0xf04f1090 │ │ │ │ + @ instruction: 0xf04f0200 │ │ │ │ + stmib r1, {r8, r9}^ │ │ │ │ + @ instruction: 0xf8d7231c │ │ │ │ + ldmib r3, {r4, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf8d7231c │ │ │ │ + stmib r1, {r4, r7, ip}^ │ │ │ │ + @ instruction: 0xf8d7231a │ │ │ │ + ldmib r3, {r4, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf8d7231a │ │ │ │ + stmib r1, {r4, r7, ip}^ │ │ │ │ + @ instruction: 0xf8d72318 │ │ │ │ + @ instruction: 0xf04f1090 │ │ │ │ + @ instruction: 0xf04f0200 │ │ │ │ + @ instruction: 0xf6c30300 │ │ │ │ + stmib r1, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ + @ instruction: 0xf8d7231e │ │ │ │ + blcs 171e8 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf1074618 │ │ │ │ + addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0xf7f84619 │ │ │ │ + svclt 0x0000e91e │ │ │ │ + @ instruction: 0x46bd37b0 │ │ │ │ + strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ + svcge 0x0000b0a8 │ │ │ │ + ldrshtvs r6, [r9], r8 │ │ │ │ + bleq 465dc │ │ │ │ + tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ + @ instruction: 0xf7ff4618 │ │ │ │ + ldc 14, cr15, [r7, #420] @ 0x1a4 │ │ │ │ + @ instruction: 0xf7f80b00 │ │ │ │ + stc 8, cr14, [r7, #1016] @ 0x3f8 │ │ │ │ + vldr d0, [r7, #152] @ 0x98 │ │ │ │ + @ instruction: 0xf7f80b00 │ │ │ │ + vstr s28, [r7, #272] @ 0x110 │ │ │ │ + ldmvs fp!, {r2, r5, r8, r9, fp} │ │ │ │ + eorle r2, pc, r3, lsl #22 │ │ │ │ + blcs e52d8 <__bss_end__@@Base+0x3e738> │ │ │ │ + ldmvs fp!, {r0, r1, r2, r3, r4, r5, sl, fp, ip, lr, pc} │ │ │ │ + andle r2, r3, r1, lsl #22 │ │ │ │ + blcs a52e4 <__bss_start@@Base+0x4a2dc> │ │ │ │ + eors sp, r8, r3, lsl r0 │ │ │ │ + @ instruction: 0x2326e9d7 │ │ │ │ + tstcs r8, #3260416 @ 0x31c000 │ │ │ │ + tstcs r8, #3522560 @ 0x35c000 │ │ │ │ + movwcs lr, #59847 @ 0xe9c7 │ │ │ │ + @ instruction: 0x2324e9d7 │ │ │ │ + tstcs r6, #3260416 @ 0x31c000 │ │ │ │ + blvc 946674 <__bss_end__@@Base+0x89fad4> │ │ │ │ + blvc 1206ae0 <__bss_end__@@Base+0x115ff40> │ │ │ │ + blvc 44663c <__bss_end__@@Base+0x39fa9c> │ │ │ │ + ldmib r7, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ + stmib r7, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ + ldmib r7, {r3, r4, r8, r9, sp}^ │ │ │ │ + stmib r7, {r3, r4, r8, r9, sp}^ │ │ │ │ + ldmib r7, {r2, r8, r9, sp}^ │ │ │ │ + stmib r7, {r2, r5, r8, r9, sp}^ │ │ │ │ + ldc 3, cr2, [r7, #32] │ │ │ │ + @ instruction: 0xeeb17b24 │ │ │ │ + vstr d7, [r7, #284] @ 0x11c │ │ │ │ + ands r7, r2, r4, lsl fp │ │ │ │ + @ instruction: 0x2326e9d7 │ │ │ │ + movwcs lr, #59847 @ 0xe9c7 │ │ │ │ + movwcs lr, #59863 @ 0xe9d7 │ │ │ │ + movwcs lr, #18887 @ 0x49c7 │ │ │ │ + @ instruction: 0x2324e9d7 │ │ │ │ + movwcs lr, #51655 @ 0xc9c7 │ │ │ │ + blvc 9466c0 <__bss_end__@@Base+0x89fb20> │ │ │ │ + blvc 1206b2c <__bss_end__@@Base+0x115ff8c> │ │ │ │ + blvc 1c6688 <__bss_end__@@Base+0x11fae8> │ │ │ │ + @ instruction: 0xf107bf00 │ │ │ │ + ldmvs sl!, {r4, r8, r9}^ │ │ │ │ + ldmvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ + mrc2 7, 3, pc, cr6, cr15, {7} │ │ │ │ + strcc fp, [r0, r0, lsl #30]! │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ + ldrhtlt fp, [r2], r0 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + stc 0, cr6, [r7, #740] @ 0x2e4 │ │ │ │ + ldmvs fp!, {r8, r9, fp} │ │ │ │ + ldreq pc, [r0], #263 @ 0x107 │ │ │ │ + stcgt 6, cr4, [pc, #-116] @ b028 │ │ │ │ + ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ + stm r4, {r0, r1} │ │ │ │ + @ instruction: 0xf1070003 │ │ │ │ + @ instruction: 0x46180390 │ │ │ │ + stc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + blvs 1046b74 <__bss_end__@@Base+0xf9ffd4> │ │ │ │ + blpl 46b94 │ │ │ │ + blvc 1c6ad0 <__bss_end__@@Base+0x11ff30> │ │ │ │ + blvc c466dc <__bss_end__@@Base+0xb9fb3c> │ │ │ │ + blvs 946720 <__bss_end__@@Base+0x89fb80> │ │ │ │ + blvc c46724 <__bss_end__@@Base+0xb9fb84> │ │ │ │ + blvc 206964 <__bss_end__@@Base+0x15fdc4> │ │ │ │ + blvc 9466ec <__bss_end__@@Base+0x89fb4c> │ │ │ │ + blvs 9c6730 <__bss_end__@@Base+0x91fb90> │ │ │ │ + blvc c46734 <__bss_end__@@Base+0xb9fb94> │ │ │ │ + blvc 206974 <__bss_end__@@Base+0x15fdd4> │ │ │ │ + blvc 9c66fc <__bss_end__@@Base+0x91fb5c> │ │ │ │ + blvs a46740 <__bss_end__@@Base+0x99fba0> │ │ │ │ + blvc c46744 <__bss_end__@@Base+0xb9fba4> │ │ │ │ + blvc 206984 <__bss_end__@@Base+0x15fde4> │ │ │ │ + blvc a4670c <__bss_end__@@Base+0x99fb6c> │ │ │ │ + bleq 46750 │ │ │ │ + stmda sl!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bleq bc6718 <__bss_end__@@Base+0xb1fb78> │ │ │ │ + blvs 46bdc │ │ │ │ + blvc bc6760 <__bss_end__@@Base+0xb1fbc0> │ │ │ │ + blvc 12069e0 <__bss_end__@@Base+0x115fe40> │ │ │ │ + blvc b46728 <__bss_end__@@Base+0xa9fb88> │ │ │ │ + bleq 4676c │ │ │ │ + stmib r8!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bleq ac6734 <__bss_end__@@Base+0xa1fb94> │ │ │ │ + tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ + @ instruction: 0xf7ff4618 │ │ │ │ + ldc 13, cr15, [r7, #756] @ 0x2f4 │ │ │ │ + vldr d6, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d6, d20 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vadd.f64 d7, d6, d30 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + vldr d7, [r7, #16] │ │ │ │ + vldr d6, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d6, d22 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #160] @ 0xa0 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #284] @ 0x11c │ │ │ │ + vldr d7, [r7, #24] │ │ │ │ + vldr d6, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d6, d24 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + vldr d7, [r7, #32] │ │ │ │ + vldr d6, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d6, d22 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #160] @ 0xa0 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + vldr d7, [r7, #48] @ 0x30 │ │ │ │ + vldr d6, [r7, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d6, d22 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vadd.f64 d7, d6, d30 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + vldr d7, [r7, #56] @ 0x38 │ │ │ │ + vldr d6, [r7, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d6, d24 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #284] @ 0x11c │ │ │ │ + vldr d7, [r7, #64] @ 0x40 │ │ │ │ + vldr d6, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d6, d24 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #284] @ 0x11c │ │ │ │ + vldr d7, [r7, #80] @ 0x50 │ │ │ │ + vldr d6, [r7, #152] @ 0x98 │ │ │ │ + vmul.f64 d7, d6, d24 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #144] @ 0x90 │ │ │ │ + vmul.f64 d7, d5, d26 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + vldr d7, [r7, #88] @ 0x58 │ │ │ │ + vldr d6, [r7, #160] @ 0xa0 │ │ │ │ + vmul.f64 d7, d6, d24 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d28 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vadd.f64 d7, d6, d30 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + @ instruction: 0xf1077b18 │ │ │ │ + ldmvs sl!, {r4, r8, r9}^ │ │ │ │ + ldmvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ + ldc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ + strbcc fp, [r8, r0, lsl #30] │ │ │ │ + ldclt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ + adclt fp, r8, r0, lsl #11 │ │ │ │ + mvnsvs sl, r0, lsl #30 │ │ │ │ + bleq 1468b0 <__bss_end__@@Base+0x9fd10> │ │ │ │ + blne c68b4 <__bss_end__@@Base+0x1fd14> │ │ │ │ + blcs 468b8 │ │ │ │ + msreq CPSR_, #-1073741823 @ 0xc0000001 │ │ │ │ + @ instruction: 0xf7ff4618 │ │ │ │ + ldmib r7, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7, {r2, r8, r9, sp}^ │ │ │ │ + ldmib r7, {r3, r8, r9, sp}^ │ │ │ │ + stmib r7, {r1, r8, r9, sp}^ │ │ │ │ + ldmib r7, {r1, r4, r8, r9, sp}^ │ │ │ │ + stmib r7, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf107231c │ │ │ │ + ldmibvs sl!, {r5, r8, r9}^ │ │ │ │ + ldmibvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ + stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ + strcc fp, [r0, r0, lsl #30]! │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ + addlt fp, r9, r0, lsl #9 │ │ │ │ + mvnsvs sl, r0, lsl #30 │ │ │ │ + blpl 1046da0 <__bss_end__@@Base+0xfa0200> │ │ │ │ + blvs 1086da4 <__bss_end__@@Base+0xfe0204> │ │ │ │ + blvc 10c6da8 <__bss_end__@@Base+0x1020208> │ │ │ │ + blpl 46908 │ │ │ │ + blvs c690c <__bss_end__@@Base+0x1fd6c> │ │ │ │ + blvc 146910 <__bss_end__@@Base+0x9fd70> │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #24] │ │ │ │ + vadd.f64 d7, d6, d0 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1c6914 <__bss_end__@@Base+0x11fd74> │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #56] @ 0x38 │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 3c6928 <__bss_end__@@Base+0x31fd88> │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 5c693c <__bss_end__@@Base+0x51fd9c> │ │ │ │ + strcc fp, [r4, -r0, lsl #30]! │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ + addlt fp, r9, r0, lsl #9 │ │ │ │ + mvnsvs sl, r0, lsl #30 │ │ │ │ + bleq 146964 <__bss_end__@@Base+0x9fdc4> │ │ │ │ + blne c6968 <__bss_end__@@Base+0x1fdc8> │ │ │ │ + blcs 4696c │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #24] │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1c6970 <__bss_end__@@Base+0x11fdd0> │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #56] @ 0x38 │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 3c6984 <__bss_end__@@Base+0x31fde4> │ │ │ │ + @ instruction: 0xed9369fb │ │ │ │ + vldr d6, [r7, #88] @ 0x58 │ │ │ │ + vadd.f64 d7, d6, d0 │ │ │ │ + ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 5c6998 <__bss_end__@@Base+0x51fdf8> │ │ │ │ + strcc fp, [r4, -r0, lsl #30]! │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ + @ instruction: 0xb08bb4b0 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 469fc │ │ │ │ + blvs 206c4c <__bss_end__@@Base+0x1600ac> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc c6a0c <__bss_end__@@Base+0x1fe6c> │ │ │ │ + blvc 206c58 <__bss_end__@@Base+0x1600b8> │ │ │ │ + blvs 206ca0 <__bss_end__@@Base+0x160100> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 146a20 <__bss_end__@@Base+0x9fe80> │ │ │ │ + blvc 206c6c <__bss_end__@@Base+0x1600cc> │ │ │ │ + blvs 206cb4 <__bss_end__@@Base+0x160114> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vadd.f64 d7, d6, d6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 46a3c │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d8 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c6a4c <__bss_end__@@Base+0x1feac> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 146a60 <__bss_end__@@Base+0x9fec0> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr} │ │ │ │ + blvc 3c6a74 <__bss_end__@@Base+0x31fed4> │ │ │ │ + blvc 206d04 <__bss_end__@@Base+0x160164> │ │ │ │ + blvc 1c6a4c <__bss_end__@@Base+0x11feac> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 446a88 <__bss_end__@@Base+0x39fee8> │ │ │ │ + blvs 206cd8 <__bss_end__@@Base+0x160138> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc 4c6a98 <__bss_end__@@Base+0x41fef8> │ │ │ │ + blvc 206ce4 <__bss_end__@@Base+0x160144> │ │ │ │ + blvs 206d2c <__bss_end__@@Base+0x16018c> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 546aac <__bss_end__@@Base+0x49ff0c> │ │ │ │ + blvc 206cf8 <__bss_end__@@Base+0x160158> │ │ │ │ + blvs 206d40 <__bss_end__@@Base+0x1601a0> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 r7, d6[1] │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + @ instruction: 0xf107461d │ │ │ │ + stcgt 4, cr0, [pc], {16} │ │ │ │ + ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ + stm r5, {r0, r1} │ │ │ │ + svclt 0x00000003 │ │ │ │ + ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ + @ instruction: 0x4770bcb0 │ │ │ │ + addlt fp, fp, r0, lsl #9 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 1c6af8 <__bss_end__@@Base+0x11ff58> │ │ │ │ + blvc 1206d88 <__bss_end__@@Base+0x11601e8> │ │ │ │ + blvc 146ad0 <__bss_end__@@Base+0x9ff30> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, sp, lr} │ │ │ │ + blvc 3c6b0c <__bss_end__@@Base+0x31ff6c> │ │ │ │ + blvc 1206d9c <__bss_end__@@Base+0x11601fc> │ │ │ │ + blvc 1c6ae4 <__bss_end__@@Base+0x11ff44> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, sp, lr} │ │ │ │ + blvc 5c6b20 <__bss_end__@@Base+0x51ff80> │ │ │ │ + blvc 1206db0 <__bss_end__@@Base+0x1160210> │ │ │ │ + blvc 246af8 <__bss_end__@@Base+0x19ff58> │ │ │ │ + blvs 146b3c <__bss_end__@@Base+0x9ff9c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d0 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + ldmvs fp!, {r1, r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 246b40 <__bss_end__@@Base+0x19ffa0> │ │ │ │ + blvc 206d8c <__bss_end__@@Base+0x1601ec> │ │ │ │ + blvs 206dd4 <__bss_end__@@Base+0x160234> │ │ │ │ + blpl 246b5c <__bss_end__@@Base+0x19ffbc> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 46b20 │ │ │ │ + blvs 146b74 <__bss_end__@@Base+0x9ffd4> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + ldmvs fp!, {r1, r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 2c6b78 <__bss_end__@@Base+0x21ffd8> │ │ │ │ + blvc 206dc4 <__bss_end__@@Base+0x160224> │ │ │ │ + blvs 206e0c <__bss_end__@@Base+0x16026c> │ │ │ │ + blpl 246b94 <__bss_end__@@Base+0x19fff4> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c6b58 <__bss_end__@@Base+0x1ffb8> │ │ │ │ + blvs 146bac <__bss_end__@@Base+0xa000c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d4 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + ldmvs fp!, {r1, r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 346bb0 <__bss_end__@@Base+0x2a0010> │ │ │ │ + blvc 206dfc <__bss_end__@@Base+0x16025c> │ │ │ │ + blvs 206e44 <__bss_end__@@Base+0x1602a4> │ │ │ │ + blpl 246bcc <__bss_end__@@Base+0x1a002c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 146b90 <__bss_end__@@Base+0x9fff0> │ │ │ │ + strcc fp, [ip, -r0, lsl #30]! │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ + @ instruction: 0xb08bb4b0 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 46bf4 │ │ │ │ + blvs 206e44 <__bss_end__@@Base+0x1602a4> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc c6c04 <__bss_end__@@Base+0x20064> │ │ │ │ + blvc 206e50 <__bss_end__@@Base+0x1602b0> │ │ │ │ + blvs 206e98 <__bss_end__@@Base+0x1602f8> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 146c18 <__bss_end__@@Base+0xa0078> │ │ │ │ + blvc 206e64 <__bss_end__@@Base+0x1602c4> │ │ │ │ + blvc 206eac <__bss_end__@@Base+0x16030c> │ │ │ │ + blvc 146bf4 <__bss_end__@@Base+0xa0054> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 246c30 <__bss_end__@@Base+0x1a0090> │ │ │ │ + blvs 206e80 <__bss_end__@@Base+0x1602e0> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc 2c6c40 <__bss_end__@@Base+0x2200a0> │ │ │ │ + blvc 206e8c <__bss_end__@@Base+0x1602ec> │ │ │ │ + blvs 206ed4 <__bss_end__@@Base+0x160334> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 346c54 <__bss_end__@@Base+0x2a00b4> │ │ │ │ + blvc 206ea0 <__bss_end__@@Base+0x160300> │ │ │ │ + blvc 206ee8 <__bss_end__@@Base+0x160348> │ │ │ │ + blvc 1c6c30 <__bss_end__@@Base+0x120090> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 446c6c <__bss_end__@@Base+0x3a00cc> │ │ │ │ + blvs 206ebc <__bss_end__@@Base+0x16031c> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r8, r9, fp, ip, lr} │ │ │ │ + blvc 4c6c7c <__bss_end__@@Base+0x4200dc> │ │ │ │ + blvc 206ec8 <__bss_end__@@Base+0x160328> │ │ │ │ + blvs 206f10 <__bss_end__@@Base+0x160370> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, lr} │ │ │ │ + blvc 546c90 <__bss_end__@@Base+0x4a00f0> │ │ │ │ + blvc 206edc <__bss_end__@@Base+0x16033c> │ │ │ │ + blvc 206f24 <__bss_end__@@Base+0x160384> │ │ │ │ + blvc 246c6c <__bss_end__@@Base+0x1a00cc> │ │ │ │ + @ instruction: 0x461d687b │ │ │ │ + ldreq pc, [r0], #-263 @ 0xfffffef9 │ │ │ │ + strgt ip, [pc, #-3087] @ aa4d │ │ │ │ + muleq r3, r4, r8 │ │ │ │ + andeq lr, r3, r5, lsl #17 │ │ │ │ + strcc fp, [ip, -r0, lsl #30]! │ │ │ │ + ldclt 6, cr4, [r0], #756 @ 0x2f4 │ │ │ │ + ldrtlt r4, [r0], #1904 @ 0x770 │ │ │ │ + svcge 0x0000b08b │ │ │ │ + ldrshtvs r6, [r9], r8 │ │ │ │ + ldmvs fp!, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ + blvs 46ccc │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d0 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c6cdc <__bss_end__@@Base+0x2013c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d8 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 146cf0 <__bss_end__@@Base+0xa0150> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmvs fp!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 46d08 │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c6d18 <__bss_end__@@Base+0x20178> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 146d2c <__bss_end__@@Base+0xa018c> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmvs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 46d44 │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d6, d4 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl c6d54 <__bss_end__@@Base+0x201b4> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 146d68 <__bss_end__@@Base+0xa01c8> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + vmov.32 d5[1], r7 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + @ instruction: 0xf107461d │ │ │ │ + stcgt 4, cr0, [pc], {16} │ │ │ │ + ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ + stm r5, {r0, r1} │ │ │ │ + svclt 0x00000003 │ │ │ │ + ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ + @ instruction: 0x4770bcb0 │ │ │ │ + addslt fp, r4, r0, lsl #11 │ │ │ │ + stc 15, cr10, [r7] │ │ │ │ + vstr d0, [r7, #24] │ │ │ │ + vstr d1, [r7, #16] │ │ │ │ + rsbsvs r2, r8, r2, lsl #22 │ │ │ │ + bleq 1c6dc0 <__bss_end__@@Base+0x120220> │ │ │ │ + mrc 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ + bleq 4c6d88 <__bss_end__@@Base+0x4201e8> │ │ │ │ + bleq 1c6dcc <__bss_end__@@Base+0x12022c> │ │ │ │ + stc 7, cr15, [ip, #-988]! @ 0xfffffc24 │ │ │ │ + bleq 446d94 <__bss_end__@@Base+0x3a01f4> │ │ │ │ + bleq 146dd8 <__bss_end__@@Base+0xa0238> │ │ │ │ + mrc 7, 3, APSR_nzcv, cr2, cr7, {7} │ │ │ │ + bleq 3c6da0 <__bss_end__@@Base+0x320200> │ │ │ │ + bleq 146de4 <__bss_end__@@Base+0xa0244> │ │ │ │ + stc 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ + bleq 346dac <__bss_end__@@Base+0x2a020c> │ │ │ │ + bleq c6df0 <__bss_end__@@Base+0x20250> │ │ │ │ + mcr 7, 3, pc, cr6, cr7, {7} @ │ │ │ │ + bleq 2c6db8 <__bss_end__@@Base+0x220218> │ │ │ │ + bleq c6dfc <__bss_end__@@Base+0x2025c> │ │ │ │ + ldc 7, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ + bleq 246dc4 <__bss_end__@@Base+0x1a0224> │ │ │ │ + blvs 346e08 <__bss_end__@@Base+0x2a0268> │ │ │ │ + blvc 246e0c <__bss_end__@@Base+0x1a026c> │ │ │ │ + blvc 20704c <__bss_end__@@Base+0x1604ac> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7] │ │ │ │ + vldr d6, [r7, #72] @ 0x48 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d8 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #64] @ 0x40 │ │ │ │ + vmul.f64 d7, d5, d10 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c6df0 <__bss_end__@@Base+0x20250> │ │ │ │ + blvs 446e44 <__bss_end__@@Base+0x3a02a4> │ │ │ │ + blvc 3c6e48 <__bss_end__@@Base+0x3202a8> │ │ │ │ + blvs 207088 <__bss_end__@@Base+0x1604e8> │ │ │ │ + blvc 246e50 <__bss_end__@@Base+0x1a02b0> │ │ │ │ + blvs 207090 <__bss_end__@@Base+0x1604f0> │ │ │ │ + blpl 4c6e58 <__bss_end__@@Base+0x4202b8> │ │ │ │ + blvc 2c6e5c <__bss_end__@@Base+0x2202bc> │ │ │ │ + blvc 207098 <__bss_end__@@Base+0x1604f8> │ │ │ │ + blvc 2070e0 <__bss_end__@@Base+0x160540> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #16] │ │ │ │ + vldr d6, [r7, #48] @ 0x30 │ │ │ │ + vmul.f64 d7, d6, d10 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 246e2c <__bss_end__@@Base+0x1a028c> │ │ │ │ + blvs 4c6e80 <__bss_end__@@Base+0x4202e0> │ │ │ │ + blvc 3c6e84 <__bss_end__@@Base+0x3202e4> │ │ │ │ + blvs 2070c4 <__bss_end__@@Base+0x160524> │ │ │ │ + blvc 2c6e8c <__bss_end__@@Base+0x2202ec> │ │ │ │ + blvs 2070cc <__bss_end__@@Base+0x16052c> │ │ │ │ + blpl 446e94 <__bss_end__@@Base+0x3a02f4> │ │ │ │ + blvc 246e98 <__bss_end__@@Base+0x1a02f8> │ │ │ │ + blvc 2070d4 <__bss_end__@@Base+0x160534> │ │ │ │ + blvc 20711c <__bss_end__@@Base+0x16057c> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #40] @ 0x28 │ │ │ │ + vldr d6, [r7, #64] @ 0x40 │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d10 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vldr d5, [r7, #72] @ 0x48 │ │ │ │ + vmul.f64 d7, d5, d8 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 346e80 <__bss_end__@@Base+0x2a02e0> │ │ │ │ + blvc 3c6ed4 <__bss_end__@@Base+0x320334> │ │ │ │ + blvc 1207340 <__bss_end__@@Base+0x11607a0> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #64] @ 0x40 │ │ │ │ + vldr d6, [r7, #72] @ 0x48 │ │ │ │ + vmul.f64 d7, d6, d12 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 4c6ea0 <__bss_end__@@Base+0x420300> │ │ │ │ + blvs 446ef4 <__bss_end__@@Base+0x3a0354> │ │ │ │ + blvc 346ef8 <__bss_end__@@Base+0x2a0358> │ │ │ │ + blvc 207138 <__bss_end__@@Base+0x160598> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs r9!, {r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - eorlt sp, r7, r9, lsl r1 │ │ │ │ - blhi c6300 <__bss_end__@@Base+0x1f6c8> │ │ │ │ - mrc 13, 5, fp, cr1, cr0, {7} │ │ │ │ - stmib sp, {r3, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - stmib sp, {r1, r2, r3, r8, r9, sl, sp, lr}^ │ │ │ │ - stc 7, cr6, [sp, #16] │ │ │ │ - vstr d8, [sp, #48] @ 0x30 │ │ │ │ - strb r7, [r1, r6, lsl #22]! │ │ │ │ - blvc 1246aec <__bss_end__@@Base+0x119feb4> │ │ │ │ - ldrvs lr, [r8, -sp, asr #19] │ │ │ │ - strvs lr, [r4, -sp, asr #19] │ │ │ │ - blhi 246668 <__bss_end__@@Base+0x19fa30> │ │ │ │ - blvc 54666c <__bss_end__@@Base+0x49fa34> │ │ │ │ - @ instruction: 0xf7f8e7d6 │ │ │ │ - svclt 0x0000e9c0 │ │ │ │ - andeq sp, r4, r6, rrx │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r4, r8, lsl #8 │ │ │ │ - andeq sp, r4, sl │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6dc8c <__bss_end__@@Base+0xfeac7054> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 110ed04 <__bss_end__@@Base+0x10680cc> │ │ │ │ - blmi 111c898 <__bss_end__@@Base+0x1075c60> │ │ │ │ - ldrbtmi fp, [sl], #-167 @ 0xffffff59 │ │ │ │ - strbtmi r4, [r9], -r5, lsl #12 │ │ │ │ - cdp 8, 11, cr10, cr7, cr2, {0} │ │ │ │ - ldmpl r3, {r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x9325681b │ │ │ │ + tstcs r6, #3162112 @ 0x304000 │ │ │ │ + ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + ldmdavs r9!, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ + movwcs lr, #59841 @ 0xe9c1 │ │ │ │ + ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + ldmdavs r9!, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ + movwcs lr, #27073 @ 0x69c1 │ │ │ │ + @ instruction: 0xf04f6879 │ │ │ │ + @ instruction: 0xf04f0200 │ │ │ │ + stmib r1, {r8, r9}^ │ │ │ │ + ldmdavs fp!, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ + tstcs ip, #3457024 @ 0x34c000 │ │ │ │ + stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ + tstcs sl, #3457024 @ 0x34c000 │ │ │ │ + stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + ldmdavs r9!, {r3, r4, r8, r9, sp}^ │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00faf7f7 │ │ │ │ - blls c66d8 <__bss_end__@@Base+0x1faa0> │ │ │ │ - vldr d10, [r4, #16] │ │ │ │ - ldrmi sl, [r8], -r0, lsl #22 │ │ │ │ - blvs 1466e4 <__bss_end__@@Base+0x9faac> │ │ │ │ - cdp 2, 2, cr2, cr9, cr0, {4} │ │ │ │ - vldr d7, [sp, #36] @ 0x24 │ │ │ │ - vmla.f64 d12, d10, d0 │ │ │ │ - ldmdbmi r6!, {r1, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ - blle c671c <__bss_end__@@Base+0x1fae4> │ │ │ │ - mcr 4, 0, r4, cr6, cr9, {3} │ │ │ │ - vmov.f64 d7, #22 @ 0x40b00000 5.5 │ │ │ │ - @ instruction: 0xee8b5bc7 │ │ │ │ - vadd.f64 d8, d11, d5 │ │ │ │ - vnmul.f64 d11, d10, d12 │ │ │ │ - vmul.f64 d10, d9, d8 │ │ │ │ - vmul.f64 d9, d8, d8 │ │ │ │ - @ instruction: 0xf7f88b06 │ │ │ │ - mrc 8, 5, lr, cr0, cr2, {5} │ │ │ │ - strtmi r6, [sl], -ip, asr #22 │ │ │ │ - strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blpl 2c6980 <__bss_end__@@Base+0x21fd48> │ │ │ │ - blmi 286980 <__bss_end__@@Base+0x1dfd48> │ │ │ │ - blvc 286988 <__bss_end__@@Base+0x1dfd50> │ │ │ │ - blvs 3068f8 <__bss_end__@@Base+0x25fcc0> │ │ │ │ - blpl 1346ba8 <__bss_end__@@Base+0x129ff70> │ │ │ │ - blpl 3068fc <__bss_end__@@Base+0x25fcc4> │ │ │ │ - blvc 30698c <__bss_end__@@Base+0x25fd54> │ │ │ │ - blvs 146728 <__bss_end__@@Base+0x9faf0> │ │ │ │ - blvs 2469a0 <__bss_end__@@Base+0x19fd68> │ │ │ │ - blpl 3c6730 <__bss_end__@@Base+0x31faf8> │ │ │ │ - blpl 2469a4 <__bss_end__@@Base+0x19fd6c> │ │ │ │ - blge 3869ac <__bss_end__@@Base+0x2dfd74> │ │ │ │ - blls 3869ac <__bss_end__@@Base+0x2dfd74> │ │ │ │ - blle 3869ac <__bss_end__@@Base+0x2dfd74> │ │ │ │ - blhi 2469b0 <__bss_end__@@Base+0x19fd78> │ │ │ │ - blvs 3069ac <__bss_end__@@Base+0x25fd74> │ │ │ │ - blpl 3069ac <__bss_end__@@Base+0x25fd74> │ │ │ │ - blgt 30693c <__bss_end__@@Base+0x25fd04> │ │ │ │ - blcs 12869f8 <__bss_end__@@Base+0x11dfdc0> │ │ │ │ - blvs 2869fc <__bss_end__@@Base+0x1dfdc4> │ │ │ │ - blcc 12c69fc <__bss_end__@@Base+0x121fdc4> │ │ │ │ - blpl 2c6a00 <__bss_end__@@Base+0x21fdc8> │ │ │ │ - blcs 546764 <__bss_end__@@Base+0x49fb2c> │ │ │ │ - blcc 446768 <__bss_end__@@Base+0x39fb30> │ │ │ │ - blcc 386a14 <__bss_end__@@Base+0x2dfddc> │ │ │ │ - blvc 1386a18 <__bss_end__@@Base+0x12dfde0> │ │ │ │ - blpl 5c6774 <__bss_end__@@Base+0x51fb3c> │ │ │ │ - blgt 646778 <__bss_end__@@Base+0x59fb40> │ │ │ │ - blvs 24677c <__bss_end__@@Base+0x19fb44> │ │ │ │ - blcc 346780 <__bss_end__@@Base+0x29fb48> │ │ │ │ - blvc 1c6784 <__bss_end__@@Base+0x11fb4c> │ │ │ │ - mcr2 7, 0, pc, cr4, cr15, {7} @ │ │ │ │ - blmi 21d980 <__bss_end__@@Base+0x176d48> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 9651c8 <__bss_end__@@Base+0x8be590> │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - mrsle r0, SP_svc │ │ │ │ - ldc 0, cr11, [sp], #156 @ 0x9c │ │ │ │ - vldmdblt r0!, {d8-d13} │ │ │ │ - stmdb r4!, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - muleq r4, r6, pc @ │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r4, r8, lsl r3 │ │ │ │ - andeq ip, r4, r8, lsr #29 │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6dda8 <__bss_end__@@Base+0xfeac7170> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf8df0f58 │ │ │ │ - adclt lr, r2, ip, rrx │ │ │ │ - ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ - blge 1046c64 <__bss_end__@@Base+0xfa002c> │ │ │ │ - mrc 4, 5, r4, cr0, cr14, {7} │ │ │ │ - vmov.f64 d9, d1 │ │ │ │ - ldmdbmi r7, {r1, r6, r8, r9, fp, pc} │ │ │ │ - strmi r4, [r4], -fp, ror #12 │ │ │ │ - andgt pc, ip, lr, asr r8 @ │ │ │ │ - ldrbtmi r4, [r9], #-1560 @ 0xfffff9e8 │ │ │ │ - @ instruction: 0xf8dc2280 │ │ │ │ - @ instruction: 0xf8cdc000 │ │ │ │ - @ instruction: 0xf04fc084 │ │ │ │ - @ instruction: 0xf7f80c00 │ │ │ │ - @ instruction: 0x4622e830 │ │ │ │ - strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blge 4680c │ │ │ │ - blls 2c6810 <__bss_end__@@Base+0x21fbd8> │ │ │ │ - blhi 546814 <__bss_end__@@Base+0x49fbdc> │ │ │ │ - ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ - blmi 21da10 <__bss_end__@@Base+0x176dd8> │ │ │ │ - ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 865258 <__bss_end__@@Base+0x7be620> │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - mrsle r0, SP_svc │ │ │ │ - ldc 0, cr11, [sp], #136 @ 0x88 │ │ │ │ - vldrlt d8, [r0, #-24] @ 0xffffffe8 │ │ │ │ - ldm ip, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq ip, r4, ip, asr lr │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r4, r6, lsl #4 │ │ │ │ - andeq ip, r4, r8, lsl lr │ │ │ │ - blpl 1c6858 <__bss_end__@@Base+0x11fc20> │ │ │ │ - ldc 0, cr11, [r0, #536] @ 0x218 │ │ │ │ - vldr d6, [r0, #56] @ 0x38 │ │ │ │ - vmov.32 r7, d5[1] │ │ │ │ - vadd.f64 d5, d6, d0 │ │ │ │ - vadd.f64 d6, d7, d1 │ │ │ │ - vstr d7, [r0, #8] │ │ │ │ - vstr d5, [r0, #24] │ │ │ │ - vstr d6, [r0, #56] @ 0x38 │ │ │ │ - andlt r7, r6, r6, lsl fp │ │ │ │ - svclt 0x00004770 │ │ │ │ - blpl 1c6884 <__bss_end__@@Base+0x11fc4c> │ │ │ │ - blvs 3c6888 <__bss_end__@@Base+0x31fc50> │ │ │ │ - blvc 5c688c <__bss_end__@@Base+0x51fc54> │ │ │ │ - blpl 46b24 │ │ │ │ - blvs 86b2c <__bss_start@@Base+0x2ba8c> │ │ │ │ - blvc c6b34 <__bss_end__@@Base+0x1fefc> │ │ │ │ - blpl 1c685c <__bss_end__@@Base+0x11fc24> │ │ │ │ - blvs 3c6860 <__bss_end__@@Base+0x31fc28> │ │ │ │ - blvc 5c6864 <__bss_end__@@Base+0x51fc2c> │ │ │ │ - svclt 0x00004770 │ │ │ │ - blne c68ac <__bss_end__@@Base+0x1fc74> │ │ │ │ - blcc c68b4 <__bss_end__@@Base+0x1fc7c> │ │ │ │ - blvc 2c68b8 <__bss_end__@@Base+0x21fc80> │ │ │ │ - blvs 4c68bc <__bss_end__@@Base+0x41fc84> │ │ │ │ - bleq 468bc │ │ │ │ - blmi 2468c4 <__bss_end__@@Base+0x19fc8c> │ │ │ │ - blvc 206b08 <__bss_end__@@Base+0x15fed0> │ │ │ │ - blpl 4468cc <__bss_end__@@Base+0x39fc94> │ │ │ │ - blvs 1c6b10 <__bss_end__@@Base+0x11fed8> │ │ │ │ - blcs 468d4 │ │ │ │ - blne 106b18 <__bss_end__@@Base+0x5fee0> │ │ │ │ - blvc 146a98 <__bss_end__@@Base+0x9fe60> │ │ │ │ - blcc 5468e0 <__bss_end__@@Base+0x49fca8> │ │ │ │ - blvs 186aa0 <__bss_end__@@Base+0xdfe68> │ │ │ │ - blmi 1468e8 <__bss_end__@@Base+0x9fcb0> │ │ │ │ - blne c6aa8 <__bss_end__@@Base+0x1fe70> │ │ │ │ - blpl 3468f0 <__bss_end__@@Base+0x29fcb8> │ │ │ │ - bleq 1468f0 <__bss_end__@@Base+0x9fcb8> │ │ │ │ - blcs 3c68f8 <__bss_end__@@Base+0x31fcc0> │ │ │ │ - blne 146ab8 <__bss_end__@@Base+0x9fe80> │ │ │ │ - blvc 186abc <__bss_end__@@Base+0xdfe84> │ │ │ │ - blvs 106ac0 <__bss_end__@@Base+0x5fe88> │ │ │ │ - blmi 5c6908 <__bss_end__@@Base+0x51fcd0> │ │ │ │ - blpl 1c690c <__bss_end__@@Base+0x11fcd4> │ │ │ │ - blvc c6ba8 <__bss_end__@@Base+0x1ff70> │ │ │ │ - blne 186b94 <__bss_end__@@Base+0xdff5c> │ │ │ │ - blvs 146bac <__bss_end__@@Base+0x9ff74> │ │ │ │ - blne 468e0 │ │ │ │ - blvs 1468e4 <__bss_end__@@Base+0x9fcac> │ │ │ │ - blvc c68e8 <__bss_end__@@Base+0x1fcb0> │ │ │ │ - svclt 0x00004770 │ │ │ │ - blcc 3c692c <__bss_end__@@Base+0x31fcf4> │ │ │ │ - blvc c692c <__bss_end__@@Base+0x1fcf4> │ │ │ │ - blcs 1c6934 <__bss_end__@@Base+0x11fcfc> │ │ │ │ - blmi 46934 │ │ │ │ - blvc 1106bd4 <__bss_end__@@Base+0x105ff9c> │ │ │ │ - blvs 246940 <__bss_end__@@Base+0x19fd08> │ │ │ │ - blcc 346944 <__bss_end__@@Base+0x29fd0c> │ │ │ │ - blpl 2c6948 <__bss_end__@@Base+0x21fd10> │ │ │ │ - blmi 10c6bd8 <__bss_end__@@Base+0x101ffa0> │ │ │ │ - blne 5c6950 <__bss_end__@@Base+0x51fd18> │ │ │ │ - blcs 146954 <__bss_end__@@Base+0x9fd1c> │ │ │ │ - blvs 1c6bb0 <__bss_end__@@Base+0x11ff78> │ │ │ │ - bleq 4695c │ │ │ │ - blpl 186bb8 <__bss_end__@@Base+0xdff80> │ │ │ │ - blhi c67d4 <__bss_end__@@Base+0x1fb9c> │ │ │ │ - blvc 106bc0 <__bss_end__@@Base+0x5ff88> │ │ │ │ - blhi 146968 <__bss_end__@@Base+0x9fd30> │ │ │ │ - blvc c6b3c <__bss_end__@@Base+0x1ff04> │ │ │ │ - blcc c6974 <__bss_end__@@Base+0x1fd3c> │ │ │ │ - blvs 46b44 │ │ │ │ - blcs 44697c <__bss_end__@@Base+0x39fd44> │ │ │ │ - blne 1086c1c <__bss_end__@@Base+0xfdffe4> │ │ │ │ - blpl 106b50 <__bss_end__@@Base+0x5ff18> │ │ │ │ - blcc 4c6988 <__bss_end__@@Base+0x41fd50> │ │ │ │ - blmi 54698c <__bss_end__@@Base+0x49fd54> │ │ │ │ - blhi c6640 <__bss_end__@@Base+0x1fa08> │ │ │ │ - blvs c6b54 <__bss_end__@@Base+0x1ff1c> │ │ │ │ - blpl 106b58 <__bss_end__@@Base+0x5ff20> │ │ │ │ - blvc 146b5c <__bss_end__@@Base+0x9ff24> │ │ │ │ - blvs 46964 │ │ │ │ - blpl c6968 <__bss_end__@@Base+0x1fd30> │ │ │ │ - blvc 14696c <__bss_end__@@Base+0x9fd34> │ │ │ │ - svclt 0x00004770 │ │ │ │ - blne c69ac <__bss_end__@@Base+0x1fd74> │ │ │ │ - blcc c69b4 <__bss_end__@@Base+0x1fd7c> │ │ │ │ - blvs 2c69b8 <__bss_end__@@Base+0x21fd80> │ │ │ │ - blvc 4c69bc <__bss_end__@@Base+0x41fd84> │ │ │ │ - bleq 469bc │ │ │ │ - blmi 2469c4 <__bss_end__@@Base+0x19fd8c> │ │ │ │ - blvs 1c6c08 <__bss_end__@@Base+0x11ffd0> │ │ │ │ - blpl 4469cc <__bss_end__@@Base+0x39fd94> │ │ │ │ - blvc 206c10 <__bss_end__@@Base+0x15ffd8> │ │ │ │ - blcs 469d4 │ │ │ │ - blne 106c18 <__bss_end__@@Base+0x5ffe0> │ │ │ │ - blvs 146b98 <__bss_end__@@Base+0x9ff60> │ │ │ │ - blcc 5469e0 <__bss_end__@@Base+0x49fda8> │ │ │ │ - blvc 186ba0 <__bss_end__@@Base+0xdff68> │ │ │ │ - blmi 1469e8 <__bss_end__@@Base+0x9fdb0> │ │ │ │ - blne c6ba8 <__bss_end__@@Base+0x1ff70> │ │ │ │ - blpl 1469ec <__bss_end__@@Base+0x9fdb4> │ │ │ │ - blcs 3469f4 <__bss_end__@@Base+0x29fdbc> │ │ │ │ - blvc 106bc8 <__bss_end__@@Base+0x5ff90> │ │ │ │ - blvs c6bcc <__bss_end__@@Base+0x1ff94> │ │ │ │ - blne 146bd0 <__bss_end__@@Base+0x9ff98> │ │ │ │ - blvc 1469c8 <__bss_end__@@Base+0x9fd90> │ │ │ │ - blvs c69cc <__bss_end__@@Base+0x1fd94> │ │ │ │ - blne 469d0 │ │ │ │ - svclt 0x00004770 │ │ │ │ - blne c6a10 <__bss_end__@@Base+0x1fdd8> │ │ │ │ - blcc 246a18 <__bss_end__@@Base+0x19fde0> │ │ │ │ - blvs 2c6a1c <__bss_end__@@Base+0x21fde4> │ │ │ │ - blvc 346a20 <__bss_end__@@Base+0x29fde8> │ │ │ │ - bleq 46a20 │ │ │ │ - blmi c6a28 <__bss_end__@@Base+0x1fdf0> │ │ │ │ - blvs 1c6c6c <__bss_end__@@Base+0x120034> │ │ │ │ - blpl 146a30 <__bss_end__@@Base+0x9fdf8> │ │ │ │ - blvc 206c74 <__bss_end__@@Base+0x16003c> │ │ │ │ - blcs 46a38 │ │ │ │ - blne 106c7c <__bss_end__@@Base+0x60044> │ │ │ │ - blvs 146bfc <__bss_end__@@Base+0x9ffc4> │ │ │ │ - blcc 546a44 <__bss_end__@@Base+0x49fe0c> │ │ │ │ - blvc 186c04 <__bss_end__@@Base+0xdffcc> │ │ │ │ - blmi 446a4c <__bss_end__@@Base+0x39fe14> │ │ │ │ - blne c6c0c <__bss_end__@@Base+0x1ffd4> │ │ │ │ - blpl 146a50 <__bss_end__@@Base+0x9fe18> │ │ │ │ - blcs 4c6a58 <__bss_end__@@Base+0x41fe20> │ │ │ │ - blvc 106c2c <__bss_end__@@Base+0x5fff4> │ │ │ │ - blvs c6c30 <__bss_end__@@Base+0x1fff8> │ │ │ │ - blne 146c34 <__bss_end__@@Base+0x9fffc> │ │ │ │ - blvc 146a2c <__bss_end__@@Base+0x9fdf4> │ │ │ │ - blvs c6a30 <__bss_end__@@Base+0x1fdf8> │ │ │ │ - blne 46a34 │ │ │ │ - svclt 0x00004770 │ │ │ │ - vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6e05c <__bss_end__@@Base+0xfeac7424> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - cdp 15, 11, cr0, cr0, cr0, {6} │ │ │ │ - addlt r9, r4, r1, asr #22 │ │ │ │ - blhi 1046f0c <__bss_end__@@Base+0xfa02d4> │ │ │ │ - stcge 6, cr4, [r2, #-440] @ 0xfffffe48 │ │ │ │ - cdp 6, 11, cr4, cr0, cr4, {0} │ │ │ │ - ldrtmi r0, [r1], -r2, asr #22 │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - cdp 14, 11, cr14, cr0, cr14, {0} │ │ │ │ - ldrtmi r0, [r1], -r9, asr #22 │ │ │ │ - ldc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d10, [sp] │ │ │ │ - @ instruction: 0xf7f79b02 │ │ │ │ - cdp 14, 11, cr14, cr0, cr4, {0} │ │ │ │ - ldrtmi r0, [r1], -r8, asr #22 │ │ │ │ - ldc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ - vldr d8, [sp] │ │ │ │ - @ instruction: 0xf7f7bb02 │ │ │ │ - ldc 13, cr14, [sp, #1000] @ 0x3e8 │ │ │ │ - andcs r5, r0, #0, 22 │ │ │ │ - blvc c6b04 <__bss_end__@@Base+0x1fecc> │ │ │ │ - blcc 2c6d34 <__bss_end__@@Base+0x2200fc> │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - blmi 286d30 <__bss_end__@@Base+0x1e00f8> │ │ │ │ - @ instruction: 0xf6c32100 │ │ │ │ - mcr 1, 1, r7, cr7, cr0, {7} │ │ │ │ - vstr d6, [r4, #44] @ 0x2c │ │ │ │ - vmul.f64 d3, d7, d0 │ │ │ │ - vmul.f64 d3, d7, d8 │ │ │ │ - vmul.f64 d2, d7, d10 │ │ │ │ - stmib r4, {r0, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - mrc 1, 0, r0, cr6, cr14, {0} │ │ │ │ - stmib r4, {r1, r3, r8, r9, fp, lr}^ │ │ │ │ - stc 3, cr2, [r4, #88] @ 0x58 │ │ │ │ - vmov.32 d5[1], r3 │ │ │ │ - vmul.f64 d3, d8, d8 │ │ │ │ - stmib r4, {r0, r3, r8, r9, fp, pc}^ │ │ │ │ - stmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ - stmib r4, {r1, r2, r8, r9, sp}^ │ │ │ │ - stmib r4, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ - stmib r4, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ - stc 3, cr2, [r4, #96] @ 0x60 │ │ │ │ - vstr d3, [r4, #80] @ 0x50 │ │ │ │ - vmul.f64 d4, d5, d2 │ │ │ │ - vmul.f64 d4, d5, d11 │ │ │ │ - vmov.f64 d5, #26 @ 0x40d00000 6.5 │ │ │ │ - vmls.f64 d11, d6, d11 │ │ │ │ - vstr d5, [r4, #36] @ 0x24 │ │ │ │ - vmla.f64 d8, d4, d8 │ │ │ │ - vnmls.f64 d7, d4, d10 │ │ │ │ - vstr d2, [r4, #36] @ 0x24 │ │ │ │ - vstr d11, [r4, #64] @ 0x40 │ │ │ │ - vstr d5, [r4, #40] @ 0x28 │ │ │ │ - vstr d7, [r4, #16] │ │ │ │ - andlt r2, r4, ip, lsl #22 │ │ │ │ - blhi 246810 <__bss_end__@@Base+0x19fbd8> │ │ │ │ - svclt 0x0000bd70 │ │ │ │ - vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6e134 <__bss_end__@@Base+0xfeac74fc> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - vldr , [r0, #384] @ 0x180 │ │ │ │ - @ instruction: 0x46048b10 │ │ │ │ - blne 46b7c │ │ │ │ - ldc 6, cr4, [r0, #116] @ 0x74 │ │ │ │ - strmi r0, [lr], -r8, lsl #22 │ │ │ │ - mrc 6, 5, r4, cr1, cr7, {0} │ │ │ │ - @ instruction: 0xf7f78b48 │ │ │ │ - mrc 15, 5, lr, cr0, cr4, {2} │ │ │ │ - vmov.f64 d7, d0 │ │ │ │ - vstr d0, [r5, #288] @ 0x120 │ │ │ │ - @ instruction: 0xf7f77b00 │ │ │ │ - stc 13, cr14, [r7, #56] @ 0x38 │ │ │ │ - vldr d0, [r4] │ │ │ │ - vldr d1, [r4, #80] @ 0x50 │ │ │ │ - @ instruction: 0xf7f70b12 │ │ │ │ - stc 15, cr14, [r6, #272] @ 0x110 │ │ │ │ - vldr d0, [r5] │ │ │ │ - vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ - vsqrt.f64 d23, d0 │ │ │ │ - strle pc, [r5, #-2576] @ 0xfffff5f0 │ │ │ │ - blvs 146c00 <__bss_end__@@Base+0x9ffc8> │ │ │ │ - blvc 1c6e64 <__bss_end__@@Base+0x12022c> │ │ │ │ - blvc 46ba0 │ │ │ │ - blhi c6884 <__bss_end__@@Base+0x1fc4c> │ │ │ │ - svclt 0x0000bdf8 │ │ │ │ + mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ + tstcs lr, #3162112 @ 0x304000 │ │ │ │ + ldrbcc fp, [r0, -r0, lsl #30] │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ + addlt fp, r6, r0, lsl #11 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ + blvc 446f6c <__bss_end__@@Base+0x3a03cc> │ │ │ │ + blvc 12073e8 <__bss_end__@@Base+0x1160848> │ │ │ │ + blvc 146f44 <__bss_end__@@Base+0xa03a4> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 46f80 │ │ │ │ + blne 11c73f8 <__bss_end__@@Base+0x1120858> │ │ │ │ + bleq 12073fc <__bss_end__@@Base+0x116085c> │ │ │ │ + stc 7, cr15, [lr, #-988]! @ 0xfffffc24 │ │ │ │ + blvc 1047404 <__bss_end__@@Base+0xfa0864> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [r7] │ │ │ │ + @ instruction: 0xf7f70b04 │ │ │ │ + vabs.f32 s28, s25 │ │ │ │ + ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 46f68 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r1, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 546fb4 <__bss_end__@@Base+0x4a0414> │ │ │ │ + blne 11c742c <__bss_end__@@Base+0x112088c> │ │ │ │ + bleq 1207430 <__bss_end__@@Base+0x1160890> │ │ │ │ + ldc 7, cr15, [r4, #-988] @ 0xfffffc24 │ │ │ │ + blvc 1047438 <__bss_end__@@Base+0xfa0898> │ │ │ │ + stc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + ldmdavs fp!, {r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 46fd0 │ │ │ │ + blvc ff04745c <__bss_end__@@Base+0xfefa08bc> │ │ │ │ + blx 447550 <__bss_end__@@Base+0x3a09b0> │ │ │ │ + and sp, r9, r0, lsl #8 │ │ │ │ + ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [pc] @ b998 │ │ │ │ + vadd.f64 d6, d7, d5 │ │ │ │ + ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 46fb0 │ │ │ │ + ldrcc fp, [r8, -r0, lsl #30] │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ - vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6e1e8 <__bss_end__@@Base+0xfeac75b0> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - selmi r0, r4, r0 │ │ │ │ - blmi 47074 │ │ │ │ - strmi fp, [fp], -r3, lsl #1 │ │ │ │ - addcs r4, r0, #819200 @ 0xc8000 │ │ │ │ - blne 146c30 <__bss_end__@@Base+0x9fff8> │ │ │ │ - ldc 6, cr4, [ip, #96] @ 0x60 │ │ │ │ - ldrbtmi lr, [r9], #-2818 @ 0xfffff4fe │ │ │ │ - blls 1c6c3c <__bss_end__@@Base+0x120004> │ │ │ │ - blcc 86e54 <__bss_start@@Base+0x2bdb4> │ │ │ │ - blgt 46c44 │ │ │ │ - blcc 3c6e10 <__bss_end__@@Base+0x3201d8> │ │ │ │ - blcc 286e00 <__bss_end__@@Base+0x1e01c8> │ │ │ │ - blcc 346e10 <__bss_end__@@Base+0x2a01d8> │ │ │ │ - blcs 106ff4 <__bss_end__@@Base+0x603bc> │ │ │ │ - blcc c6e6c <__bss_end__@@Base+0x20234> │ │ │ │ - blx c6e92 <__bss_end__@@Base+0x2025a> │ │ │ │ - blcs c6ea8 <__bss_end__@@Base+0x20270> │ │ │ │ - blle 106eac <__bss_end__@@Base+0x60274> │ │ │ │ - blge 106ea8 <__bss_end__@@Base+0x60270> │ │ │ │ - blcc 106e80 <__bss_end__@@Base+0x60248> │ │ │ │ - blhi c6eb8 <__bss_end__@@Base+0x20280> │ │ │ │ - blls 406ea8 <__bss_end__@@Base+0x360270> │ │ │ │ - bllt c6eb8 <__bss_end__@@Base+0x20280> │ │ │ │ - bl 406ec4 <__bss_end__@@Base+0x36028c> │ │ │ │ - blgt 406ec0 <__bss_end__@@Base+0x360288> │ │ │ │ - blx 406e9a <__bss_end__@@Base+0x360262> │ │ │ │ - blcc 46c4c │ │ │ │ - mcr 7, 0, pc, cr8, cr7, {7} @ │ │ │ │ - blcc 46c94 │ │ │ │ - blvs 286f04 <__bss_end__@@Base+0x1e02cc> │ │ │ │ - blcs 47104 │ │ │ │ - blvc 286ef8 <__bss_end__@@Base+0x1e02c0> │ │ │ │ - blcc 106f10 <__bss_end__@@Base+0x602d8> │ │ │ │ - blvs 11c6efc <__bss_end__@@Base+0x11202c4> │ │ │ │ - blvc 1206f00 <__bss_end__@@Base+0x11602c8> │ │ │ │ - blcs 1106f04 <__bss_end__@@Base+0x10602cc> │ │ │ │ - blvs 2c6c40 <__bss_end__@@Base+0x220008> │ │ │ │ - blcc 3c6f2c <__bss_end__@@Base+0x3202f4> │ │ │ │ - blvs 1346f3c <__bss_end__@@Base+0x12a0304> │ │ │ │ - blge 12c6f44 <__bss_end__@@Base+0x122030c> │ │ │ │ - blgt 386f40 <__bss_end__@@Base+0x2e0308> │ │ │ │ - blvc 46c54 │ │ │ │ - blvc 406f44 <__bss_end__@@Base+0x36030c> │ │ │ │ - bllt 1306f58 <__bss_end__@@Base+0x1260320> │ │ │ │ - blcs 546c60 <__bss_end__@@Base+0x4a0028> │ │ │ │ - blcc 446c64 <__bss_end__@@Base+0x3a002c> │ │ │ │ - blge 146c68 <__bss_end__@@Base+0xa0030> │ │ │ │ - blvc 346c6c <__bss_end__@@Base+0x2a0034> │ │ │ │ - bllt 4c6c70 <__bss_end__@@Base+0x420038> │ │ │ │ - blvs 246c74 <__bss_end__@@Base+0x1a003c> │ │ │ │ - blgt c6c78 <__bss_end__@@Base+0x20040> │ │ │ │ - ldc 0, cr11, [sp], #12 │ │ │ │ - @ instruction: 0xf85d8b10 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - strdeq r1, [r4], -sl │ │ │ │ - blmi 46ccc │ │ │ │ - blpl 2c6cd0 <__bss_end__@@Base+0x220098> │ │ │ │ - bleq 546cd4 <__bss_end__@@Base+0x4a009c> │ │ │ │ - blvc 186f68 <__bss_end__@@Base+0xe0330> │ │ │ │ - blvs 46f78 │ │ │ │ - blvs ff047174 <__bss_end__@@Base+0xfefa053c> │ │ │ │ - blx 447268 <__bss_end__@@Base+0x3a0630> │ │ │ │ - addhi pc, sp, r0, lsl #6 │ │ │ │ - mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x00d0f8cc │ │ │ │ - blmi ff18718c <__bss_end__@@Base+0xff0e0554> │ │ │ │ - addlt r2, r5, r8, lsr #6 │ │ │ │ - stmdaeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ - blx 44728c <__bss_end__@@Base+0x3a0654> │ │ │ │ - strcs fp, [r1, -ip, asr #30] │ │ │ │ - blx d52d2 <__bss_end__@@Base+0x2e69a> │ │ │ │ - ldc 2, cr0, [r2, #28] │ │ │ │ - vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ - vsqrt.f64 d16, d6 │ │ │ │ - @ instruction: 0xdc68fa10 │ │ │ │ - blx 1cb8da <__bss_end__@@Base+0x124ca2> │ │ │ │ - @ instruction: 0xf1c53203 │ │ │ │ - cdp 5, 11, cr0, cr0, cr2, {0} │ │ │ │ - strmi r0, [r2], #-2886 @ 0xfffff4ba │ │ │ │ - b 13d28e4 <__bss_end__@@Base+0x132bcac> │ │ │ │ - blx cde0e <__bss_end__@@Base+0x271d6> │ │ │ │ - bl 20c310 <__bss_end__@@Base+0x1656d8> │ │ │ │ - ldc 6, cr0, [r2, #784] @ 0x310 │ │ │ │ - vldr d7, [r3] │ │ │ │ - rscseq r6, fp, r0, lsl #22 │ │ │ │ - blvc 1c6fe8 <__bss_end__@@Base+0x1203b0> │ │ │ │ - bleq 1206fd0 <__bss_end__@@Base+0x1160398> │ │ │ │ - blvc 471f0 │ │ │ │ - bleq 206fd8 <__bss_end__@@Base+0x1603a0> │ │ │ │ - bleq 10471f0 <__bss_end__@@Base+0xfa05b8> │ │ │ │ - blx 4472e4 <__bss_end__@@Base+0x3a06ac> │ │ │ │ - mrc 4, 5, sp, cr1, cr12, {3} │ │ │ │ - vrintz.f64 d7, d0 │ │ │ │ - strbmi r6, [r3], #-2816 @ 0xfffff500 │ │ │ │ - vmlaeq.f64 d14, d9, d8 │ │ │ │ - vstmiaeq r7, {s28-s106} │ │ │ │ - blpl 207150 <__bss_end__@@Base+0x160518> │ │ │ │ - blvc 1c6fd8 <__bss_end__@@Base+0x1203a0> │ │ │ │ - stmibeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 8b9cc <__bss_start@@Base+0x3092c> │ │ │ │ - ldrtmi r0, [sl], #-2053 @ 0xfffff7fb │ │ │ │ - blvc 46d58 │ │ │ │ - movweq lr, #23308 @ 0x5b0c │ │ │ │ - strbmi r4, [ip], #-1188 @ 0xfffffb5c │ │ │ │ - streq lr, [r7, #-2825] @ 0xfffff4f7 │ │ │ │ - sbceq lr, r2, #0, 22 │ │ │ │ - strbeq lr, [r4], #2816 @ 0xb00 │ │ │ │ - strbeq lr, [r8, r0, lsl #22] │ │ │ │ - biceq lr, r3, #0, 22 │ │ │ │ - blmi 46db4 │ │ │ │ - blcc 46dc0 │ │ │ │ - strbeq lr, [ip], #2816 @ 0xb00 │ │ │ │ - blvs 46dd4 │ │ │ │ - sbceq lr, r5, r0, lsl #22 │ │ │ │ - blvc 46dd0 │ │ │ │ - blvs 10705c <__bss_end__@@Base+0x60424> │ │ │ │ - blvc 147064 <__bss_end__@@Base+0xa042c> │ │ │ │ - blvs 187024 <__bss_end__@@Base+0xe03ec> │ │ │ │ - blvc 18702c <__bss_end__@@Base+0xe03f4> │ │ │ │ - blvs 46d98 │ │ │ │ - blvc 46db0 │ │ │ │ - blvc 46de8 │ │ │ │ - blvs 46de0 │ │ │ │ - blvc 1c7080 <__bss_end__@@Base+0x120448> │ │ │ │ - blvc 187044 <__bss_end__@@Base+0xe040c> │ │ │ │ - blvc 46de4 │ │ │ │ - pop {r0, r2, ip, sp, pc} │ │ │ │ - @ instruction: 0x464683f0 │ │ │ │ - stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - strcs r2, [r1, #-784] @ 0xfffffcf0 │ │ │ │ - strcs r2, [r2, -r0, lsl #8] │ │ │ │ - cdp 7, 11, cr14, cr7, cr4, {5} │ │ │ │ - vldr d7, [r0] │ │ │ │ - vldr d4, [r0, #72] @ 0x48 │ │ │ │ - vmov.f64 d3, #108 @ 0x3f600000 0.875 │ │ │ │ - vadd.f64 d1, d6, d0 │ │ │ │ - vldr d6, [r0, #28] │ │ │ │ - vldr d2, [r0, #32] │ │ │ │ - vadd.f64 d7, d3, d2 │ │ │ │ - vldr d3, [r0, #272] @ 0x110 │ │ │ │ - vldr d5, [r0, #64] @ 0x40 │ │ │ │ - vmov.f64 d0, #20 @ 0x40a00000 5.0 │ │ │ │ - vsub.f64 d4, d23, d6 │ │ │ │ - vsub.f64 d7, d5, d2 │ │ │ │ - @ instruction: 0xee816b40 │ │ │ │ - vmul.f64 d2, d4, d4 │ │ │ │ - vstr d4, [r1, #4] │ │ │ │ - vmul.f64 d4, d3, d0 │ │ │ │ - vmul.f64 d3, d6, d2 │ │ │ │ - vmul.f64 d6, d7, d2 │ │ │ │ - vstr d7, [r1, #8] │ │ │ │ - vstr d3, [r1, #8] │ │ │ │ - vstr d6, [r1, #16] │ │ │ │ - ldrbmi r7, [r0, -r6, lsl #22]! │ │ │ │ - smlabteq r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf7f79301 │ │ │ │ - ldmib sp, {r7, sl, fp, sp, lr, pc}^ │ │ │ │ - cdp 1, 11, cr0, cr0, cr2, {0} │ │ │ │ - blls 6a530 <__bss_start@@Base+0xf490> │ │ │ │ - svclt 0x0000e779 │ │ │ │ - vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb6e480 <__bss_end__@@Base+0xfeac7848> │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - vldr , [r0, #192] @ 0xc0 │ │ │ │ - vmov.f64 d8, #4 @ 0x40200000 2.5 │ │ │ │ - vldr d11, [r0, #256] @ 0x100 │ │ │ │ - vmov.f64 d15, #114 @ 0x3f900000 1.125 │ │ │ │ - vldr d9, [r0] │ │ │ │ - ldrmi lr, [r4], -r6, lsl #22 │ │ │ │ - bleq 247100 <__bss_end__@@Base+0x1a04c8> │ │ │ │ - blge 46ea4 │ │ │ │ - bleq 4070a4 <__bss_end__@@Base+0x36046c> │ │ │ │ - blvc 1146ee8 <__bss_end__@@Base+0x10a02b0> │ │ │ │ - bleq 3c70a8 <__bss_end__@@Base+0x320470> │ │ │ │ - bleq 2c709c <__bss_end__@@Base+0x220464> │ │ │ │ - blvs 287138 <__bss_end__@@Base+0x1e0500> │ │ │ │ - blvs ff20734c <__bss_end__@@Base+0xff160714> │ │ │ │ - blx 447444 <__bss_end__@@Base+0x3a080c> │ │ │ │ - cdp 13, 3, cr13, cr9, cr13, {1} │ │ │ │ - strmi r6, [lr], -r0, asr #22 │ │ │ │ - blvs ff20735c <__bss_end__@@Base+0xff160724> │ │ │ │ - blx 447454 <__bss_end__@@Base+0x3a081c> │ │ │ │ - mrc 15, 1, fp, cr9, cr8, {6} │ │ │ │ - mrrcle 11, 4, r9, r8, cr11 │ │ │ │ - blvc c6ef4 <__bss_end__@@Base+0x202bc> │ │ │ │ - blx 28715e <__bss_end__@@Base+0x1e0526> │ │ │ │ - blvs 146efc <__bss_end__@@Base+0xa02c4> │ │ │ │ - blhi 287148 <__bss_end__@@Base+0x1e0510> │ │ │ │ - blpl 1c6f04 <__bss_end__@@Base+0x1202cc> │ │ │ │ - bl 287168 <__bss_end__@@Base+0x1e0530> │ │ │ │ - blx 2070e2 <__bss_end__@@Base+0x1604aa> │ │ │ │ - blvc 46f10 │ │ │ │ - blls 287164 <__bss_end__@@Base+0x1e052c> │ │ │ │ - blhi 1c70ec <__bss_end__@@Base+0x1204b4> │ │ │ │ - bl 1870f0 <__bss_end__@@Base+0xe04b8> │ │ │ │ - blls 2070f4 <__bss_end__@@Base+0x1604bc> │ │ │ │ - blx c6ede <__bss_end__@@Base+0x202a6> │ │ │ │ - blhi 146ee0 <__bss_end__@@Base+0xa02a8> │ │ │ │ - bl 1c6ee4 <__bss_end__@@Base+0x1202ac> │ │ │ │ - blls 46ee8 │ │ │ │ - blhi 446bd0 <__bss_end__@@Base+0x39ff98> │ │ │ │ - mrc 13, 5, fp, cr1, cr0, {3} │ │ │ │ - vneg.f64 d8, d8 │ │ │ │ - vsub.f64 d10, d9, d10 │ │ │ │ - vldr d0, [pc, #300] @ ba18 │ │ │ │ - strmi lr, [r5], -r6, lsr #22 │ │ │ │ - blhi c6efc <__bss_end__@@Base+0x202c4> │ │ │ │ - blle c6f38 <__bss_end__@@Base+0x20300> │ │ │ │ - bleq 3c717c <__bss_end__@@Base+0x320544> │ │ │ │ - blge 1c6f08 <__bss_end__@@Base+0x1202d0> │ │ │ │ - blgt 1c6f44 <__bss_end__@@Base+0x12030c> │ │ │ │ - blle 146f10 <__bss_end__@@Base+0xa02d8> │ │ │ │ - blgt 46f14 │ │ │ │ - ldcl 7, cr15, [r6, #988] @ 0x3dc │ │ │ │ - blls 10473d4 <__bss_end__@@Base+0xfa079c> │ │ │ │ - bleq 3c71c4 <__bss_end__@@Base+0x32058c> │ │ │ │ - ldcl 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ - blhi 471c0 │ │ │ │ - blge 471cc │ │ │ │ - blvc 146f7c <__bss_end__@@Base+0xa0344> │ │ │ │ - blhi 287160 <__bss_end__@@Base+0x1e0528> │ │ │ │ - blge 287160 <__bss_end__@@Base+0x1e0528> │ │ │ │ - blvs 471e8 │ │ │ │ - blvs 20715c <__bss_end__@@Base+0x160524> │ │ │ │ - blhi c6f4c <__bss_end__@@Base+0x20314> │ │ │ │ - blge 1c6f50 <__bss_end__@@Base+0x120318> │ │ │ │ - blhi 446c38 <__bss_end__@@Base+0x3a0000> │ │ │ │ - blvs 146f58 <__bss_end__@@Base+0xa0320> │ │ │ │ - @ instruction: 0xf7f7bd70 │ │ │ │ - mrc 12, 5, lr, cr0, cr6, {4} │ │ │ │ - @ instruction: 0xf7f7cb40 │ │ │ │ - mrc 13, 5, lr, cr0, cr4, {5} │ │ │ │ - vsub.f64 d13, d9, d0 │ │ │ │ - vnmul.f64 d0, d0, d11 │ │ │ │ - @ instruction: 0xf7f70b0c │ │ │ │ - cdp 13, 11, cr14, cr0, cr12, {5} │ │ │ │ - vnmul.f64 d7, d11, d0 │ │ │ │ - vdiv.f64 d0, d7, d12 │ │ │ │ - @ instruction: 0xf7f79b0d │ │ │ │ - cdp 13, 8, cr14, cr0, cr4, {5} │ │ │ │ - str fp, [sp, sp, lsl #22] │ │ │ │ + addslt fp, ip, r0, lsl #11 │ │ │ │ + rsbsvs sl, r8, r0, lsl #30 │ │ │ │ + ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ + blvs c7010 <__bss_end__@@Base+0x20470> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 147020 <__bss_end__@@Base+0xa0480> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d5, d4 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 1c7034 <__bss_end__@@Base+0x120494> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d5, d6 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 47048 │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vmul.f64 d7, d5, d0 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vmov.f64 d6, #7 @ 0x40380000 2.875 │ │ │ │ + vdiv.f64 d5, d5, d0 │ │ │ │ + vstr d7, [r7, #24] │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c7068 <__bss_end__@@Base+0x204c8> │ │ │ │ + blvs 6c707c <__bss_end__@@Base+0x6204dc> │ │ │ │ + blvc 2072bc <__bss_end__@@Base+0x16071c> │ │ │ │ + blvc 647044 <__bss_end__@@Base+0x5a04a4> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #16] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1c708c <__bss_end__@@Base+0x1204ec> │ │ │ │ + blvs 6c70a0 <__bss_end__@@Base+0x620500> │ │ │ │ + blvc 2072e0 <__bss_end__@@Base+0x160740> │ │ │ │ + blvc 547068 <__bss_end__@@Base+0x4a04c8> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r1, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 470b0 │ │ │ │ + blvs 5c70c4 <__bss_end__@@Base+0x520524> │ │ │ │ + blvc 207304 <__bss_end__@@Base+0x160764> │ │ │ │ + blvc 44708c <__bss_end__@@Base+0x3a04ec> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r1, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c70d4 <__bss_end__@@Base+0x20534> │ │ │ │ + blvs 6470e8 <__bss_end__@@Base+0x5a0548> │ │ │ │ + blvc 207328 <__bss_end__@@Base+0x160788> │ │ │ │ + blvc 3470b0 <__bss_end__@@Base+0x2a0510> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #8] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r1, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c70f8 <__bss_end__@@Base+0x20558> │ │ │ │ + blvs 54710c <__bss_end__@@Base+0x4a056c> │ │ │ │ + blvc 20734c <__bss_end__@@Base+0x1607ac> │ │ │ │ + blvc 2470d4 <__bss_end__@@Base+0x1a0534> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #16] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 14711c <__bss_end__@@Base+0xa057c> │ │ │ │ + blvs 547130 <__bss_end__@@Base+0x4a0590> │ │ │ │ + blvc 207370 <__bss_end__@@Base+0x1607d0> │ │ │ │ + blvc 1470f8 <__bss_end__@@Base+0xa0558> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d7, [r7, #24] │ │ │ │ + vmov.32 d6[1], r6 │ │ │ │ + vstr d7, [r7, #28] │ │ │ │ + ldmdavs r8!, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ + @ instruction: 0xf8d4f7ff │ │ │ │ + blvs 1c7154 <__bss_end__@@Base+0x1205b4> │ │ │ │ + blvc c7158 <__bss_end__@@Base+0x205b8> │ │ │ │ + blvc 2073d8 <__bss_end__@@Base+0x160838> │ │ │ │ + blvs 475e0 │ │ │ │ + blvc 12073e0 <__bss_end__@@Base+0x1160840> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [r7] │ │ │ │ + vldr d6, [r7, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d6, d14 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc c712c <__bss_end__@@Base+0x2058c> │ │ │ │ + blvs 247180 <__bss_end__@@Base+0x1a05e0> │ │ │ │ + blvc 447184 <__bss_end__@@Base+0x3a05e4> │ │ │ │ + blvc 1207404 <__bss_end__@@Base+0x1160864> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [r7, #16] │ │ │ │ + vldr d6, [r7, #40] @ 0x28 │ │ │ │ + vadd.f64 d7, d6, d14 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 247150 <__bss_end__@@Base+0x1a05b0> │ │ │ │ + blvs 3471a4 <__bss_end__@@Base+0x2a0604> │ │ │ │ + blvc c71a8 <__bss_end__@@Base+0x20608> │ │ │ │ + blvc 207428 <__bss_end__@@Base+0x160888> │ │ │ │ + blvs 47630 │ │ │ │ + blvc 1207430 <__bss_end__@@Base+0x1160890> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [r7, #40] @ 0x28 │ │ │ │ + vldr d6, [r7, #16] │ │ │ │ + vmov.32 r7, d6[1] │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 34717c <__bss_end__@@Base+0x2a05dc> │ │ │ │ + blvs 2471d0 <__bss_end__@@Base+0x1a0630> │ │ │ │ + blvc 4471d4 <__bss_end__@@Base+0x3a0634> │ │ │ │ + blvc 207454 <__bss_end__@@Base+0x1608b4> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + vldr d7, [r7, #64] @ 0x40 │ │ │ │ + vldr d6, [r7, #16] │ │ │ │ + vmov.32 r7, d6[1] │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 4c71a0 <__bss_end__@@Base+0x420600> │ │ │ │ + blvs 3471f4 <__bss_end__@@Base+0x2a0654> │ │ │ │ + blvc 1c71f8 <__bss_end__@@Base+0x120658> │ │ │ │ + blvc 207478 <__bss_end__@@Base+0x1608d8> │ │ │ │ + blvs 47680 │ │ │ │ + blvc 1207480 <__bss_end__@@Base+0x11608e0> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + svclt 0x00007b14 │ │ │ │ + @ instruction: 0x46bd3770 │ │ │ │ + strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ + svcge 0x0000b08a │ │ │ │ + eorsvs r6, r9, r8, ror r0 │ │ │ │ + movwcc r6, #34875 @ 0x883b │ │ │ │ + ldmdavs fp!, {r0, r1, r3, r4, r5, r9, sp, lr}^ │ │ │ │ + blvs 47218 │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vadd.f64 d7, d6, d10 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blvc 547228 <__bss_end__@@Base+0x4a0688> │ │ │ │ + blvc 2074b8 <__bss_end__@@Base+0x160918> │ │ │ │ + blvc 1c7200 <__bss_end__@@Base+0x120660> │ │ │ │ + blvc 1c7244 <__bss_end__@@Base+0x1206a4> │ │ │ │ + blvc ff0476c0 <__bss_end__@@Base+0xfefa0b20> │ │ │ │ + blx 4477b4 <__bss_end__@@Base+0x3a0c14> │ │ │ │ + ldc 13, cr13, [r7, #296] @ 0x128 │ │ │ │ + vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ + vadd.f64 d6, d7, d0 │ │ │ │ + vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + vstr s28, [r7, #424] @ 0x1a8 │ │ │ │ + vldr d0, [r7, #8] │ │ │ │ + vmov.f64 d7, #98 @ 0x3f100000 0.5625000 │ │ │ │ + vmul.f64 d6, d7, d0 │ │ │ │ + ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 47228 │ │ │ │ + blpl 476f8 │ │ │ │ + blvs c7280 <__bss_end__@@Base+0x206e0> │ │ │ │ + blvc 1c763c <__bss_end__@@Base+0x120a9c> │ │ │ │ + blvc c7248 <__bss_end__@@Base+0x206a8> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r2, r3, r8, r9, fp, sp, lr}^ │ │ │ │ + blvc 4c7284 <__bss_end__@@Base+0x4206e4> │ │ │ │ + blvs 1207514 <__bss_end__@@Base+0x1160974> │ │ │ │ + blvc c729c <__bss_end__@@Base+0x206fc> │ │ │ │ + blvc 2074dc <__bss_end__@@Base+0x16093c> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + ldmdavs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 44729c <__bss_end__@@Base+0x3a06fc> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vadd.f64 d7, d6, d4 │ │ │ │ + vldr d6, [r7, #284] @ 0x11c │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 147274 <__bss_end__@@Base+0xa06d4> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r1, r8, r9, fp, sp, lr}^ │ │ │ │ + blvc 2472c0 <__bss_end__@@Base+0x1a0720> │ │ │ │ + blvs 1207550 <__bss_end__@@Base+0x11609b0> │ │ │ │ + blvc c72d8 <__bss_end__@@Base+0x20738> │ │ │ │ + blvc 207518 <__bss_end__@@Base+0x160978> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + sbc r7, pc, r6, lsl #22 │ │ │ │ + rsbsvs r2, fp, #0, 6 │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdavs fp!, {r1, r3, r8, r9, fp, sp, lr}^ │ │ │ │ + blvc 472e4 │ │ │ │ + blvs ff20776c <__bss_end__@@Base+0xff160bcc> │ │ │ │ + blx 447864 <__bss_end__@@Base+0x3a0cc4> │ │ │ │ + movwcs sp, #7425 @ 0x1d01 │ │ │ │ + ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ + blvs 5472f8 <__bss_end__@@Base+0x4a0758> │ │ │ │ + bvs 1ee5e98 <__bss_end__@@Base+0x1e3f2f8> │ │ │ │ + blx 54156 │ │ │ │ + ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ + blvc 47308 │ │ │ │ + blvs ff207790 <__bss_end__@@Base+0xff160bf0> │ │ │ │ + blx 447888 <__bss_end__@@Base+0x3a0ce8> │ │ │ │ + movwcs sp, #11521 @ 0x2d01 │ │ │ │ + bvs 1ee46b8 <__bss_end__@@Base+0x1e3db18> │ │ │ │ + vfma.f32 , , q5 │ │ │ │ + vorr.i32 , #22016 @ 0x00005600 │ │ │ │ + blx fe0e0a2e <__bss_end__@@Base+0xfe039e8e> │ │ │ │ + ldrbne r3, [r3, r2, lsl #2] │ │ │ │ + strmi r1, [fp], -r9, asr #21 │ │ │ │ + strmi r0, [fp], #-91 @ 0xffffffa5 │ │ │ │ + ldrsbvs r1, [fp, #-163]! @ 0xffffff5d │ │ │ │ + mrrcne 9, 7, r6, sl, cr11 @ │ │ │ │ + cmpppl r6, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + cmpppl r5, #1342177292 @ p-variant is OBSOLETE @ 0x5000000c │ │ │ │ + smlabbcc r2, r3, fp, pc @ │ │ │ │ + bne ff251c48 <__bss_end__@@Base+0xff1ab0a8> │ │ │ │ + subseq r4, fp, fp, lsl #12 │ │ │ │ + bne ff4dcd30 <__bss_end__@@Base+0xff436190> │ │ │ │ + ldmdavs sl!, {r0, r1, r3, r4, r5, r8, sp, lr}^ │ │ │ │ + @ instruction: 0x21286a7b │ │ │ │ + vqrdmulh.s d15, d3, d1 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + ldmdavs sl!, {r8, r9, fp, sp, lr}^ │ │ │ │ + @ instruction: 0x2128697b │ │ │ │ + vqrdmulh.s d15, d3, d1 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + ldmdavs sl!, {r8, r9, fp, ip, lr}^ │ │ │ │ + @ instruction: 0x2128693b │ │ │ │ + vqrdmulh.s d15, d3, d1 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + vadd.f64 d7, d5, d0 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + vrintx.f64 d7, d7 │ │ │ │ + vadd.f64 d6, d7, d0 │ │ │ │ + vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + @ instruction: 0xed87e9c6 │ │ │ │ + bvs 1ece95c <__bss_end__@@Base+0x1e27dbc> │ │ │ │ + bvs e8c0c4 <__bss_end__@@Base+0xde5524> │ │ │ │ + ldc 4, cr4, [r7, #76] @ 0x4c │ │ │ │ + vmov.f64 d7, #98 @ 0x3f100000 0.5625000 │ │ │ │ + vmul.f64 d6, d7, d0 │ │ │ │ + vstr d7, [r3, #24] │ │ │ │ + vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ + vldr d5, [r7] │ │ │ │ + vdiv.f64 d6, d5, d2 │ │ │ │ + vstr d7, [r7, #24] │ │ │ │ + ldmdavs sl!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + addseq r6, r9, fp, ror r9 │ │ │ │ + strmi r6, [fp], #-2363 @ 0xfffff6c5 │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + blvs 473d8 │ │ │ │ + ldmdbvs fp!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ + ldmdbvs fp!, {r0, r3, r4, r7}^ │ │ │ │ + sbcseq r4, fp, fp, lsl #8 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + vadd.f64 d7, d6, d0 │ │ │ │ + vldr d6, [r7, #28] │ │ │ │ + vmul.f64 d7, d6, d2 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + blvc 473bc │ │ │ │ + bvs 1ee5f9c <__bss_end__@@Base+0x1e3f3fc> │ │ │ │ + ldmdbvs fp!, {r0, r3, r4, r7}^ │ │ │ │ + sbcseq r4, fp, fp, lsl #8 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + ldmdavs sl!, {r8, r9, fp, sp, lr}^ │ │ │ │ + addseq r6, r9, fp, ror r9 │ │ │ │ + strmi r6, [fp], #-2683 @ 0xfffff585 │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + blvc 47420 │ │ │ │ + blvs 2076b0 <__bss_end__@@Base+0x160b10> │ │ │ │ + sbcseq r6, fp, fp, ror r9 │ │ │ │ + ldrmi r6, [r3], #-2618 @ 0xfffff5c6 │ │ │ │ + blvc c7440 <__bss_end__@@Base+0x208a0> │ │ │ │ + blvc 207680 <__bss_end__@@Base+0x160ae0> │ │ │ │ + blvc 473f8 │ │ │ │ + bvs 1ee5fd8 <__bss_end__@@Base+0x1e3f438> │ │ │ │ + ldmdbvs fp!, {r0, r3, r4, r7} │ │ │ │ + sbcseq r4, fp, fp, lsl #8 │ │ │ │ + ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ + ldmdavs sl!, {r8, r9, fp, sp, lr}^ │ │ │ │ + addseq r6, r9, fp, lsr r9 │ │ │ │ + strmi r6, [fp], #-2683 @ 0xfffff585 │ │ │ │ + ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ + blvc 4745c │ │ │ │ + blvs 2076ec <__bss_end__@@Base+0x160b4c> │ │ │ │ + sbcseq r6, fp, fp, lsr r9 │ │ │ │ + ldrmi r6, [r3], #-2618 @ 0xfffff5c6 │ │ │ │ + blvc c747c <__bss_end__@@Base+0x208dc> │ │ │ │ + blvc 2076bc <__bss_end__@@Base+0x160b1c> │ │ │ │ + blvc 47434 │ │ │ │ + strcc fp, [r8, -r0, lsl #30]! │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ + addslt fp, r0, r0, lsl #11 │ │ │ │ + cmnvs r8, r0, lsl #30 │ │ │ │ + stc 1, cr6, [r7, #228] @ 0xe4 │ │ │ │ + rsbsvs r0, sl, r2, lsl #22 │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + ldmdbvs fp!, {r1, r8, r9, fp, sp, lr}^ │ │ │ │ + blvc c7498 <__bss_end__@@Base+0x208f8> │ │ │ │ + blvs 2076e8 <__bss_end__@@Base+0x160b48> │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + ldmdbvs fp!, {r2, r8, r9, fp, ip, lr}^ │ │ │ │ + blvc 1474a8 <__bss_end__@@Base+0xa0908> │ │ │ │ + blvc 2076f4 <__bss_end__@@Base+0x160b54> │ │ │ │ + blvs 20773c <__bss_end__@@Base+0x160b9c> │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + ldmdbvs fp!, {r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ + blvc 1c74bc <__bss_end__@@Base+0x12091c> │ │ │ │ + blvc 207708 <__bss_end__@@Base+0x160b68> │ │ │ │ + blvs 207750 <__bss_end__@@Base+0x160bb0> │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + ldmdbvs fp!, {r8, r9, fp, ip, lr}^ │ │ │ │ + blvc 474d0 │ │ │ │ + blvc 20771c <__bss_end__@@Base+0x160b7c> │ │ │ │ + blvc 207764 <__bss_end__@@Base+0x160bc4> │ │ │ │ + blvc 2c74ac <__bss_end__@@Base+0x22090c> │ │ │ │ + blvc 2c74f0 <__bss_end__@@Base+0x220950> │ │ │ │ + blvs 47974 │ │ │ │ + blvc 1c7778 <__bss_end__@@Base+0x120bd8> │ │ │ │ + blvs fe30751c <__bss_end__@@Base+0xfe26097c> │ │ │ │ + blvc ff1c7974 <__bss_end__@@Base+0xff120dd4> │ │ │ │ + blx 447a6c <__bss_end__@@Base+0x3a0ecc> │ │ │ │ + addshi pc, fp, r0, asr #6 │ │ │ │ + blvs 4798c │ │ │ │ + blvc 2c7510 <__bss_end__@@Base+0x220970> │ │ │ │ + blvc 1207790 <__bss_end__@@Base+0x1160bf0> │ │ │ │ + blvs fe147538 <__bss_end__@@Base+0xfe0a0998> │ │ │ │ + blvc ff1c7990 <__bss_end__@@Base+0xff120df0> │ │ │ │ + blx 447a88 <__bss_end__@@Base+0x3a0ee8> │ │ │ │ + ldc 13, cr13, [r7, #208] @ 0xd0 │ │ │ │ + @ instruction: 0xf7f70b0a │ │ │ │ + @ instruction: 0xed87e9b2 │ │ │ │ + vldr d0, [r7, #32] │ │ │ │ + @ instruction: 0xf7f70b08 │ │ │ │ + vstr s28, [r7, #792] @ 0x318 │ │ │ │ + vmov.f64 d0, #118 @ 0x3fb00000 1.375 │ │ │ │ + vldr d6, [r7] │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + vldr d6, [r7, #284] @ 0x11c │ │ │ │ + vmul.f64 d7, d6, d8 │ │ │ │ + vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + @ instruction: 0xeeb0eab6 │ │ │ │ + vldr d5, [r7, #256] @ 0x100 │ │ │ │ + vdiv.f64 d6, d5, d6 │ │ │ │ + vstr d7, [r7, #24] │ │ │ │ + vldr d7, [r7, #56] @ 0x38 │ │ │ │ + vldr d6, [r7, #8] │ │ │ │ + vmul.f64 d7, d6, d8 │ │ │ │ + vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + @ instruction: 0xeeb0eaa4 │ │ │ │ + vldr d5, [r7, #256] @ 0x100 │ │ │ │ + vdiv.f64 d6, d5, d6 │ │ │ │ + vstr d7, [r7, #24] │ │ │ │ + and r7, fp, ip, lsl #22 │ │ │ │ + blvs 47a10 │ │ │ │ + blvc c7594 <__bss_end__@@Base+0x209f4> │ │ │ │ + blvc 1207814 <__bss_end__@@Base+0x1160c74> │ │ │ │ + blvc 3c755c <__bss_end__@@Base+0x3209bc> │ │ │ │ + movwcs lr, #10711 @ 0x29d7 │ │ │ │ + movwcs lr, #51655 @ 0xc9c7 │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + vldr d6, [r7, #8] │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr} │ │ │ │ + blpl c75a8 <__bss_end__@@Base+0x20a08> │ │ │ │ + blvc 3475bc <__bss_end__@@Base+0x2a0a1c> │ │ │ │ + blvc 2077f8 <__bss_end__@@Base+0x160c58> │ │ │ │ + blvc 207840 <__bss_end__@@Base+0x160ca0> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdbvs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 1475c0 <__bss_end__@@Base+0xa0a20> │ │ │ │ + blvc 3c75d4 <__bss_end__@@Base+0x320a34> │ │ │ │ + blvs 207814 <__bss_end__@@Base+0x160c74> │ │ │ │ + @ instruction: 0xed93693b │ │ │ │ + vldr d5, [r7, #16] │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1475a0 <__bss_end__@@Base+0xa0a00> │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + vldr d6, [r7, #24] │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, sp, lr} │ │ │ │ + blpl 1c75f4 <__bss_end__@@Base+0x120a54> │ │ │ │ + blvc 347608 <__bss_end__@@Base+0x2a0a68> │ │ │ │ + blvc 207844 <__bss_end__@@Base+0x160ca4> │ │ │ │ + blvc 20788c <__bss_end__@@Base+0x160cec> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdbvs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 4760c │ │ │ │ + blvc 3c7620 <__bss_end__@@Base+0x320a80> │ │ │ │ + blvs 207860 <__bss_end__@@Base+0x160cc0> │ │ │ │ + @ instruction: 0xed93693b │ │ │ │ + vldr d5, [r7] │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 475ec │ │ │ │ + ldmdbvs fp!, {r4, r5, r6, sp, lr, pc}^ │ │ │ │ + blvc 147634 <__bss_end__@@Base+0xa0a94> │ │ │ │ + blvc 1207ab0 <__bss_end__@@Base+0x1160f10> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdbvs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + movwcs lr, #10707 @ 0x29d3 │ │ │ │ + stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + ldmdbvs fp!, {r2, r8, r9, sp}^ │ │ │ │ + blvc 47650 │ │ │ │ + blvc 1207acc <__bss_end__@@Base+0x1160f2c> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdbvs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + movwcs lr, #27091 @ 0x69d3 │ │ │ │ + stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ + cdp 3, 11, cr2, cr7, cr0, {0} │ │ │ │ + vldr d6, [r7] │ │ │ │ + vadd.f64 d7, d6, d2 │ │ │ │ + vldr d7, [pc, #284] @ c144 │ │ │ │ + vmul.f64 d6, d7, d27 │ │ │ │ + vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + vstr s28, [r7, #96] @ 0x60 │ │ │ │ + vldr d0, [r7, #56] @ 0x38 │ │ │ │ + vldr d7, [pc, #8] @ c048 │ │ │ │ + vmul.f64 d6, d7, d21 │ │ │ │ + vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ + @ instruction: 0xf7f70b47 │ │ │ │ + vstr s28, [r7, #48] @ 0x30 │ │ │ │ + ldmdbvs fp!, {r2, r3, r8, r9, fp}^ │ │ │ │ + blvs c76a4 <__bss_end__@@Base+0x20b04> │ │ │ │ + blvc 3c76b8 <__bss_end__@@Base+0x320b18> │ │ │ │ + blvs 2078f8 <__bss_end__@@Base+0x160d58> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d5, [r7, #8] │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc c7684 <__bss_end__@@Base+0x20ae4> │ │ │ │ + @ instruction: 0xed93697b │ │ │ │ + vldr d6, [r7, #16] │ │ │ │ + vmul.f64 d7, d6, d14 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ + blpl 1476d8 <__bss_end__@@Base+0xa0b38> │ │ │ │ + blvc 3476ec <__bss_end__@@Base+0x2a0b4c> │ │ │ │ + blvc 207928 <__bss_end__@@Base+0x160d88> │ │ │ │ + blvc 207970 <__bss_end__@@Base+0x160dd0> │ │ │ │ + stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + ldmdbvs fp!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvs 1c76f0 <__bss_end__@@Base+0x120b50> │ │ │ │ + blvc 3c7704 <__bss_end__@@Base+0x320b64> │ │ │ │ + blvs 207944 <__bss_end__@@Base+0x160da4> │ │ │ │ + ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ + vldr d5, [r7, #24] │ │ │ │ + vmul.f64 d7, d5, d12 │ │ │ │ + vadd.f64 d7, d6, d7 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1c76d0 <__bss_end__@@Base+0x120b30> │ │ │ │ + strbcc fp, [r0, -r0, lsl #30] │ │ │ │ + stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ adcsge lr, r5, sp, lsl #27 │ │ │ │ mrccc 6, 5, ip, cr0, cr7, {7} │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ - mvnsmi lr, sp, lsr #18 │ │ │ │ - stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0x0c0cebad │ │ │ │ - svceq 0x00c8f8cc │ │ │ │ - blvc 146fe0 <__bss_end__@@Base+0xa03a8> │ │ │ │ - ldc 6, cr4, [r1, #52] @ 0x34 │ │ │ │ - ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - blmi c6fec <__bss_end__@@Base+0x203b4> │ │ │ │ - ldc 6, cr4, [r1, #284] @ 0x11c │ │ │ │ - addlt r5, r8, r2, lsl #22 │ │ │ │ - blvc 107254 <__bss_end__@@Base+0x6061c> │ │ │ │ - blvs 1c6ffc <__bss_end__@@Base+0x1203c4> │ │ │ │ - blcs 1c7004 <__bss_end__@@Base+0x1203cc> │ │ │ │ - cdp 6, 0, cr4, cr4, cr6, {0} │ │ │ │ - vldr d7, [r0, #20] │ │ │ │ - vldr d3, [r1] │ │ │ │ - strbtmi r5, [ip], -r0, lsl #22 │ │ │ │ - strtmi r4, [r2], -ip, lsr #18 │ │ │ │ - andcc r4, r8, ip, lsr #22 │ │ │ │ - blvc c71f4 <__bss_end__@@Base+0x205bc> │ │ │ │ - stmiapl fp, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - tstpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - movwls r6, #30747 @ 0x781b │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - blvc 18723c <__bss_end__@@Base+0xe0604> │ │ │ │ - blvc c6c90 <__bss_end__@@Base+0x20058> │ │ │ │ - @ instruction: 0xf900f7ff │ │ │ │ - blvc 47050 │ │ │ │ - blcs c7058 <__bss_end__@@Base+0x20420> │ │ │ │ - ldc 6, cr4, [r6, #656] @ 0x290 │ │ │ │ - vldr d4, [r6, #16] │ │ │ │ - vldr d3, [r5] │ │ │ │ - vmul.f64 d6, d7, d2 │ │ │ │ - vldr d2, [r5, #8] │ │ │ │ - vmul.f64 d5, d7, d4 │ │ │ │ - vldr d4, [r6, #16] │ │ │ │ - vmla.f64 d1, d3, d6 │ │ │ │ - vldr d2, [r5, #24] │ │ │ │ - vmla.f64 d0, d3, d6 │ │ │ │ - vldr d4, [sp, #20] │ │ │ │ - vldr d6, [sp, #8] │ │ │ │ - vmul.f64 d5, d7, d0 │ │ │ │ - vmla.f64 d7, d3, d1 │ │ │ │ - vldr d7, [sp] │ │ │ │ - vadd.f64 d3, d5, d4 │ │ │ │ - vadd.f64 d5, d6, d2 │ │ │ │ - vadd.f64 d6, d3, d4 │ │ │ │ - vstr d3, [sp, #28] │ │ │ │ - vstr d5, [sp] │ │ │ │ - ldm ip!, {r1, r8, r9, fp, sp, lr} │ │ │ │ - strgt r0, [pc, -pc] │ │ │ │ - blmi 2de28c <__bss_end__@@Base+0x237654> │ │ │ │ - stc 4, cr4, [sp, #488] @ 0x1e8 │ │ │ │ - ldm ip, {r2, r8, r9, fp, ip, sp} │ │ │ │ - stm r7, {r0, r1} │ │ │ │ - ldmpl r3, {r0, r1}^ │ │ │ │ - blls 1e5ad8 <__bss_end__@@Base+0x13eea0> │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - mrsle r0, SP_svc │ │ │ │ - andlt r4, r8, r0, asr #12 │ │ │ │ - ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldc 7, cr15, [ip], {247} @ 0xf7 │ │ │ │ - andeq ip, r4, r4, lsr #12 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq ip, r4, r4, lsr #11 │ │ │ │ - strmi r4, [r8], -r3, lsl #12 │ │ │ │ - blpl c70e4 <__bss_end__@@Base+0x204ac> │ │ │ │ - blvs 1470e8 <__bss_end__@@Base+0xa04b0> │ │ │ │ - blvc 1c70ec <__bss_end__@@Base+0x1204b4> │ │ │ │ - blpl 1187568 <__bss_end__@@Base+0x10e0930> │ │ │ │ - blvs 11c756c <__bss_end__@@Base+0x1120934> │ │ │ │ - blvc 1207570 <__bss_end__@@Base+0x1160938> │ │ │ │ + stc 5, cr11, [sp, #-704]! @ 0xfffffd40 │ │ │ │ + addlt r8, sl, r2, lsl #22 │ │ │ │ + rscsvs sl, r8, r0, lsl #30 │ │ │ │ + ldrhtvs r6, [sl], #-9 │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, sp, lr} │ │ │ │ + blvc 47744 │ │ │ │ + blhi 207994 <__bss_end__@@Base+0x160df4> │ │ │ │ + @ instruction: 0xf10368fb │ │ │ │ + ldmvs fp!, {r3, r9} │ │ │ │ + ldrmi r3, [r9], -r8, lsl #6 │ │ │ │ + @ instruction: 0xf7fe4610 │ │ │ │ + mrc 13, 5, APSR_nzcv, cr0, cr6, {1} │ │ │ │ + vsub.f64 d7, d8, d0 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 47728 │ │ │ │ + @ instruction: 0xf10368fb │ │ │ │ + ldmvs fp!, {r3} │ │ │ │ + @ instruction: 0xf1073308 │ │ │ │ + @ instruction: 0x46190210 │ │ │ │ + stc2l 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + blvs 147790 <__bss_end__@@Base+0xa0bf0> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ + blvc c778c <__bss_end__@@Base+0x20bec> │ │ │ │ + blpl 2079d8 <__bss_end__@@Base+0x160e38> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, lr}^ │ │ │ │ + blvc c779c <__bss_end__@@Base+0x20bfc> │ │ │ │ + blvc 2079e4 <__bss_end__@@Base+0x160e44> │ │ │ │ + blvc 207a2c <__bss_end__@@Base+0x160e8c> │ │ │ │ + blvc 207a34 <__bss_end__@@Base+0x160e94> │ │ │ │ + blvc 14777c <__bss_end__@@Base+0xa0bdc> │ │ │ │ + blvs 1c77c0 <__bss_end__@@Base+0x120c20> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ + blvc 1477bc <__bss_end__@@Base+0xa0c1c> │ │ │ │ + blpl 207a08 <__bss_end__@@Base+0x160e68> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, lr}^ │ │ │ │ + blvc 1477cc <__bss_end__@@Base+0xa0c2c> │ │ │ │ + blvc 207a14 <__bss_end__@@Base+0x160e74> │ │ │ │ + blvc 207a5c <__bss_end__@@Base+0x160ebc> │ │ │ │ + blvc 207a64 <__bss_end__@@Base+0x160ec4> │ │ │ │ + blvc 1c77ac <__bss_end__@@Base+0x120c0c> │ │ │ │ + blvs 2477f0 <__bss_end__@@Base+0x1a0c50> │ │ │ │ + ldc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ + blvc 1c77ec <__bss_end__@@Base+0x120c4c> │ │ │ │ + blpl 207a38 <__bss_end__@@Base+0x160e98> │ │ │ │ + ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ + ldmvs fp!, {r8, r9, fp, lr}^ │ │ │ │ + blvc 1c77fc <__bss_end__@@Base+0x120c5c> │ │ │ │ + blvc 207a44 <__bss_end__@@Base+0x160ea4> │ │ │ │ + blvc 207a8c <__bss_end__@@Base+0x160eec> │ │ │ │ + blvc 207a94 <__bss_end__@@Base+0x160ef4> │ │ │ │ + blvc 2477dc <__bss_end__@@Base+0x1a0c3c> │ │ │ │ + @ instruction: 0xf103687b │ │ │ │ + @ instruction: 0xf1070408 │ │ │ │ + stcgt 5, cr0, [pc, #-64] @ c18c │ │ │ │ + ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ + stm r4, {r0, r1} │ │ │ │ + ldmdavs fp!, {r0, r1}^ │ │ │ │ + @ instruction: 0x37284618 │ │ │ │ + ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ + @ instruction: 0xbdb08b02 │ │ │ │ + addlt fp, r3, r0, lsl #9 │ │ │ │ + rsbsvs sl, r8, r0, lsl #30 │ │ │ │ + ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blpl c70bc <__bss_end__@@Base+0x20484> │ │ │ │ - blvs 1470c0 <__bss_end__@@Base+0xa0488> │ │ │ │ - blvc 1c70c4 <__bss_end__@@Base+0x12048c> │ │ │ │ - svclt 0x00004770 │ │ │ │ + stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ + ldmdavs fp!, {r8, r9, sp}^ │ │ │ │ + blvc c784c <__bss_end__@@Base+0x20cac> │ │ │ │ + blvc 1207cc8 <__bss_end__@@Base+0x1161128> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + ldmdavs fp!, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 14785c <__bss_end__@@Base+0xa0cbc> │ │ │ │ + blvc 1207cd8 <__bss_end__@@Base+0x1161138> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + ldmdavs fp!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ + blvc 1c786c <__bss_end__@@Base+0x120ccc> │ │ │ │ + blvc 1207ce8 <__bss_end__@@Base+0x1161148> │ │ │ │ + stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ + ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ + smladcc ip, r8, r6, r4 │ │ │ │ + @ instruction: 0xf85d46bd │ │ │ │ + ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blmi 443b18 <__bss_end__@@Base+0x39cee0> │ │ │ │ + blmi 44428c <__bss_end__@@Base+0x39d6ec> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ addsmi r6, sl, #7995392 @ 0x7a0000 │ │ │ │ - bmi 37fefc <__bss_end__@@Base+0x2d92c4> │ │ │ │ + bmi 380670 <__bss_end__@@Base+0x2d9ad0> │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ and r6, sl, fp, asr r8 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ - blmi 263ee4 <__bss_end__@@Base+0x1bd2ac> │ │ │ │ + blmi 264658 <__bss_end__@@Base+0x1bdab8> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ - blvc 149c84 <__bss_end__@@Base+0xa304c> │ │ │ │ + blvc 14a3f8 <__bss_end__@@Base+0xa3858> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq lr, r4, ip, lsr #2 │ │ │ │ - andeq lr, r4, ip, lsl r1 │ │ │ │ - andeq lr, r4, r8, lsl #2 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + andeq sp, r4, r0, lsr sl │ │ │ │ + andeq sp, r4, r0, lsr #20 │ │ │ │ + andeq sp, r4, ip, lsl #20 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs 25d1c │ │ │ │ + blcs 2648c │ │ │ │ @ instruction: 0xf04fd102 │ │ │ │ strd r3, [sp], -pc @ │ │ │ │ ldrbtmi r4, [fp], #-2840 @ 0xfffff4e8 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - stc 7, cr15, [r8, #-988]! @ 0xfffffc24 │ │ │ │ - blcs 1d354 │ │ │ │ + ldmdb lr!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 1dac4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ - blmi 543bd8 <__bss_end__@@Base+0x49cfa0> │ │ │ │ + blmi 544348 <__bss_end__@@Base+0x49d7a8> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7f76878 │ │ │ │ - @ instruction: 0x4603ed1e │ │ │ │ + @ instruction: 0x4603e934 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r7, r1, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2831 @ 0xfffff4f1 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - ldc 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ - blcs 1d380 │ │ │ │ + stmdb r8!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 1daf0 │ │ │ │ movwcs sp, #8449 @ 0x2101 │ │ │ │ - blmi 303bac <__bss_end__@@Base+0x25cf74> │ │ │ │ + blmi 30431c <__bss_end__@@Base+0x25d77c> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7f76878 │ │ │ │ - strmi lr, [r3], -r8, lsl #26 │ │ │ │ + @ instruction: 0x4603e91e │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r1, r3, lsl #6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r2, r4, lr, asr #27 │ │ │ │ - andeq r2, r4, r0, asr #27 │ │ │ │ - @ instruction: 0x00042db6 │ │ │ │ - andeq r2, r4, ip, lsr #27 │ │ │ │ + andeq r2, r4, lr, ror r7 │ │ │ │ + andeq r2, r4, r0, ror r7 │ │ │ │ + andeq r2, r4, r6, ror #14 │ │ │ │ + andeq r2, r4, ip, asr r7 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs e5da4 <__bss_end__@@Base+0x3f16c> │ │ │ │ + blcs e6514 <__bss_end__@@Base+0x3f974> │ │ │ │ andge sp, r2, #24, 16 @ 0x180000 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ andeq r0, r0, r7, lsl r0 │ │ │ │ andeq r0, r0, sp, lsl r0 │ │ │ │ andeq r0, r0, r3, lsr #32 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ - blmi 343c24 <__bss_end__@@Base+0x29cfec> │ │ │ │ + blmi 344394 <__bss_end__@@Base+0x29d7f4> │ │ │ │ and r4, pc, fp, ror r4 @ │ │ │ │ ldrbtmi r4, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - blmi 303c18 <__bss_end__@@Base+0x25cfe0> │ │ │ │ + blmi 304388 <__bss_end__@@Base+0x25d7e8> │ │ │ │ and r4, r9, fp, ror r4 │ │ │ │ - bmi 2a5ddc <__bss_end__@@Base+0x1ff1a4> │ │ │ │ + bmi 2a654c <__bss_end__@@Base+0x1ff9ac> │ │ │ │ orrcs r4, r9, sl, ror r4 │ │ │ │ ldrbtmi r4, [r8], #-2057 @ 0xfffff7f7 │ │ │ │ cdp2 0, 1, cr15, cr6, cr6, {0} │ │ │ │ - stmib r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stcl 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r2, r4, r2, lsr sp │ │ │ │ - andeq r2, r4, r4, lsr sp │ │ │ │ - andeq r2, r4, sl, lsr sp │ │ │ │ - andeq r2, r4, r0, asr #26 │ │ │ │ - andeq r2, r4, r0, asr #26 │ │ │ │ - andeq r2, r4, lr, asr #26 │ │ │ │ + andeq r2, r4, r2, ror #13 │ │ │ │ + andeq r2, r4, r4, ror #13 │ │ │ │ + andeq r2, r4, sl, ror #13 │ │ │ │ + strdeq r2, [r4], -r0 │ │ │ │ + strdeq r2, [r4], -r0 │ │ │ │ + strdeq r2, [r4], -lr │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ ldmdavc sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -8611,70 +9114,70 @@ │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ ldmibvc sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmibvc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd101429a │ │ │ │ and r2, r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ - blvc 149e3c <__bss_end__@@Base+0xa3204> │ │ │ │ + blvc 14a5ac <__bss_end__@@Base+0xa3a0c> │ │ │ │ ldrlt r4, [r0, #1904]! @ 0x770 │ │ │ │ svcge 0x0000b086 │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ movwcc r7, #7387 @ 0x1cdb │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - blcs 2b050 │ │ │ │ + blcs 2b7c0 │ │ │ │ movwcs sp, #267 @ 0x10b │ │ │ │ @ instruction: 0x21bf2218 │ │ │ │ ldrbtmi r4, [r8], #-2080 @ 0xfffff7e0 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr7, {0} │ │ │ │ + blx c48482 <__bss_end__@@Base+0xba18e2> │ │ │ │ ldmvs fp!, {r1, r9, sl, lr}^ │ │ │ │ addscs pc, r0, r3, asr #17 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2090f8d3 │ │ │ │ tstcs r8, fp, ror r9 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdami r9, {r0, r1, r6, r7, r8, sp} │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - @ instruction: 0x4602ff7f │ │ │ │ + @ instruction: 0x4602fc33 │ │ │ │ @ instruction: 0xf8c368fb │ │ │ │ ldmvs fp!, {r4, r7, sp}^ │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ movwcs r7, #9434 @ 0x24da │ │ │ │ ldmvs fp!, {r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2090f8d3 │ │ │ │ ldclvc 8, cr6, [fp], {251} @ 0xfb │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmvs fp!, {r1, r3, r4, sl, lr} │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ - strgt ip, [pc], #-3343 @ bd50 │ │ │ │ + strgt ip, [pc], #-3343 @ c4c0 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ sbcslt r6, sl, #2015232 @ 0x1ec000 │ │ │ │ ldrbvc r6, [sl], #2299 @ 0x8fb │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ movwcs r6, #26 │ │ │ │ @ instruction: 0x37184618 │ │ │ │ ldclt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ - andeq r2, r4, r6, asr ip │ │ │ │ - andeq r2, r4, r4, lsr ip │ │ │ │ + andeq r2, r4, r6, lsl #12 │ │ │ │ + andeq r2, r4, r4, ror #11 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ svclt 0x00142b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrsbtvs fp, [fp], #43 @ 0x2b │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ msrmi R9_usr, r5 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - strmi lr, [r3], -ip, ror #19 │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + strmi lr, [r3], -lr, lsl #28 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xf5adb590 │ │ │ │ addlt r5, r5, r2, lsl #26 │ │ │ │ @@ -8693,171 +9196,171 @@ │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ stccc 8, cr15, [ip], #-264 @ 0xfffffef8 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r0], {83} @ 0x53 │ │ │ │ andle r2, ip, r0, lsl #22 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r0], {83} @ 0x53 │ │ │ │ - blcs 29e7c │ │ │ │ + blcs 2a5ec │ │ │ │ @ instruction: 0xf107d105 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf1073c80 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ - blcs 1b038 │ │ │ │ + blcs 1b7a8 │ │ │ │ @ instruction: 0xf107db06 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ @ instruction: 0xf5b33c84 │ │ │ │ - blle 3dbc38 <__bss_end__@@Base+0x335000> │ │ │ │ + blle 3dc3a8 <__bss_end__@@Base+0x335808> │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0x27c0f8df │ │ │ │ vst3.16 {d20-d22}, [pc :256], sl │ │ │ │ @ instruction: 0xf8df7182 │ │ │ │ ldrbtmi r0, [r8], #-1980 @ 0xfffff844 │ │ │ │ stc2l 0, cr15, [sl], #24 │ │ │ │ - ldmda r8!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldclcc 8, cr15, [ip], #-332 @ 0xfffffeb4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf507b2db │ │ │ │ @ instruction: 0xf1025201 │ │ │ │ andsvs r0, r3, r8, lsr r2 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r8, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - blcs 25eec │ │ │ │ + blcs 2665c │ │ │ │ @ instruction: 0xf107d007 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ - blcs 1b08c │ │ │ │ + blcs 1b7fc │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ movwcs lr, #0 │ │ │ │ andpl pc, r1, #29360128 @ 0x1c00000 │ │ │ │ eorseq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ andcs r6, r0, #19 │ │ │ │ andcs r2, r2, r2, lsl #2 │ │ │ │ - ldmib r2, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r4, r5, r8, r9} │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf8dfd107 │ │ │ │ ldrbtmi r3, [fp], #-1864 @ 0xfffff8b8 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2312 @ 0x908 │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3370 @ 0xd2a │ │ │ │ @ instruction: 0xf507e38f │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r3, r4, r5, r8, r9} │ │ │ │ rsbsle r2, r2, r0, lsl #22 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r0], {83} @ 0x53 │ │ │ │ cmnle ip, r0, lsl #22 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r4, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - blcs 25f64 │ │ │ │ + blcs 266d4 │ │ │ │ @ instruction: 0xf107d033 │ │ │ │ - blcc b0cd20 <__bss_end__@@Base+0xa660e8> │ │ │ │ + blcc b0d490 <__bss_end__@@Base+0xa668f0> │ │ │ │ andls r2, r0, #4, 4 @ 0x40000000 │ │ │ │ tstcs r1, r6, lsl #4 │ │ │ │ andpl pc, r1, r7, lsl #10 │ │ │ │ eorseq pc, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f76800 │ │ │ │ - @ instruction: 0x4603eab0 │ │ │ │ + @ instruction: 0xf7f66800 │ │ │ │ + strmi lr, [r3], -ip, asr #29 │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf8dfd107 │ │ │ │ ldrbtmi r3, [fp], #-1776 @ 0xfffff910 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2266 @ 0x8da │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3324 @ 0xcfc │ │ │ │ @ instruction: 0xf107e361 │ │ │ │ - blcc b0cd54 <__bss_end__@@Base+0xa6611c> │ │ │ │ + blcc b0d4c4 <__bss_end__@@Base+0xa66924> │ │ │ │ andls r2, r0, #4, 4 @ 0x40000000 │ │ │ │ tstcs r1, r2, lsl #4 │ │ │ │ andpl pc, r1, r7, lsl #10 │ │ │ │ eorseq pc, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f76800 │ │ │ │ - @ instruction: 0x4603ea96 │ │ │ │ + @ instruction: 0xf7f66800 │ │ │ │ + @ instruction: 0x4603eeb2 │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf8dfd107 │ │ │ │ ldrbtmi r3, [fp], #-1728 @ 0xfffff940 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2240 @ 0x8c0 │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3298 @ 0xce2 │ │ │ │ @ instruction: 0xf107e347 │ │ │ │ andcs r0, r2, #136, 6 @ 0x20000002 │ │ │ │ ldccs 8, cr15, [ip], #-140 @ 0xffffff74 │ │ │ │ - @ instruction: 0xf7f72000 │ │ │ │ - strmi lr, [r3], -r0, lsr #21 │ │ │ │ + @ instruction: 0xf7f62000 │ │ │ │ + @ instruction: 0x4603eebc │ │ │ │ addeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldccc 8, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0x4618b29b │ │ │ │ - ldmda r0!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldccs 8, cr15, [sl], #-140 @ 0xffffff74 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ andscs r3, r0, #60, 22 @ 0xf000 │ │ │ │ @ instruction: 0xf5074619 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - stmib lr!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 1d7c0 │ │ │ │ + ldcl 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ + blcs 1df30 │ │ │ │ @ instruction: 0xf8dfd007 │ │ │ │ ldrbtmi r3, [fp], #-1632 @ 0xfffff9a0 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2190 @ 0x88e │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3248 @ 0xcb0 │ │ │ │ @ instruction: 0xf107e315 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ - blcs 1b1c0 │ │ │ │ + blcs 1b930 │ │ │ │ @ instruction: 0xf107d04b │ │ │ │ - blcc b0cdf8 <__bss_end__@@Base+0xa661c0> │ │ │ │ + blcc b0d568 <__bss_end__@@Base+0xa669c8> │ │ │ │ andls r2, r0, #4, 4 @ 0x40000000 │ │ │ │ tstcs r1, r2, lsl #4 │ │ │ │ andpl pc, r1, r7, lsl #10 │ │ │ │ eorseq pc, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f76800 │ │ │ │ - strmi lr, [r3], -r4, asr #20 │ │ │ │ + @ instruction: 0xf7f66800 │ │ │ │ + strmi lr, [r3], -r0, ror #28 │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf8dfd107 │ │ │ │ ldrbtmi r3, [fp], #-1572 @ 0xfffff9dc │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2158 @ 0x86e │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3216 @ 0xc90 │ │ │ │ @ instruction: 0xf107e2f5 │ │ │ │ andcs r0, r2, #136, 6 @ 0x20000002 │ │ │ │ mcrrcs 8, 2, pc, ip, cr3 @ │ │ │ │ - @ instruction: 0xf7f72000 │ │ │ │ - strmi lr, [r3], -lr, asr #20 │ │ │ │ + @ instruction: 0xf7f62000 │ │ │ │ + strmi lr, [r3], -sl, ror #28 │ │ │ │ addeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ mcrrcc 8, 4, pc, r8, cr2 @ │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0x4618b29b │ │ │ │ - ldmda lr, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcrr 7, 15, pc, r0, cr6 @ │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ mcrrcs 8, 2, pc, sl, cr3 @ │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ andscs r3, r0, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf5074619 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - ldmdb ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 1d864 │ │ │ │ + stc 7, cr15, [r0, #984] @ 0x3d8 │ │ │ │ + blcs 1dfd4 │ │ │ │ @ instruction: 0xf8dfd007 │ │ │ │ ldrbtmi r3, [fp], #-1476 @ 0xfffffa3c │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - movwcs lr, #2108 @ 0x83c │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + movwcs lr, #3166 @ 0xc5e │ │ │ │ movwcs lr, #707 @ 0x2c3 │ │ │ │ eorvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip, #2271]! @ 0x8df │ │ │ │ @ instruction: 0xf0074478 │ │ │ │ - @ instruction: 0xf507fcb7 │ │ │ │ + @ instruction: 0xf507f96b │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ andsvs r0, r8, ip, lsr #6 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf507601a │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ @@ -8867,24 +9370,24 @@ │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r5, r8, r9} │ │ │ │ andpl pc, r1, #29360128 @ 0x1c00000 │ │ │ │ eorseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ andsvs r6, sl, r2, lsl r8 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r8, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - blcs 26134 │ │ │ │ + blcs 268a4 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r0], {83} @ 0x53 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf10780ce │ │ │ │ - blcc e0ce00 <__bss_end__@@Base+0xd661c8> │ │ │ │ + blcc e0d570 <__bss_end__@@Base+0xd669d0> │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf107efd0 │ │ │ │ + @ instruction: 0xf107ebf2 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8422302 │ │ │ │ @ instruction: 0xf1073c74 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8422302 │ │ │ │ @ instruction: 0xf1073c70 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ @@ -8894,73 +9397,73 @@ │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf1073c78 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ @ instruction: 0xf8523b14 │ │ │ │ @ instruction: 0xf8df2c84 │ │ │ │ ldrbtmi r1, [r9], #-1276 @ 0xfffffb04 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - @ instruction: 0xf107ea66 │ │ │ │ - blcc 60ce5c <__bss_end__@@Base+0x566224> │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + @ instruction: 0xf107ee7c │ │ │ │ + blcc 60d5cc <__bss_end__@@Base+0x566a2c> │ │ │ │ subeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf1073a38 │ │ │ │ ldmdbcc r4, {r3, r6, r8} │ │ │ │ addeq pc, r8, r7, lsl #2 │ │ │ │ stceq 8, cr15, [r0], {80} @ 0x50 │ │ │ │ - stmda r2, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stcl 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_f, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r3, r5, r8, r9} │ │ │ │ eorle r2, fp, r0, lsl #22 │ │ │ │ ldrtcc pc, [ip], #2271 @ 0x8df @ │ │ │ │ ldmdavs ip, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_f, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f66818 │ │ │ │ - strmi lr, [r3], -sl, lsl #31 │ │ │ │ + strmi lr, [r3], -ip, lsr #23 │ │ │ │ addeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf1074611 │ │ │ │ movwls r0, #648 @ 0x288 │ │ │ │ stccc 8, cr15, [r4], {81} @ 0x51 │ │ │ │ stccs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ ldrne pc, [r4], #2271 @ 0x8df │ │ │ │ @ instruction: 0x46204479 │ │ │ │ - ldm sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - @ instruction: 0xf7f76818 │ │ │ │ - @ instruction: 0xf507e8ba │ │ │ │ + @ instruction: 0xf7f66818 │ │ │ │ + @ instruction: 0xf507ecde │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r2, r3, r5, r8, r9} │ │ │ │ - stc2l 0, cr15, [r6], {7} │ │ │ │ + @ instruction: 0xf97af007 │ │ │ │ ands r2, r6, #0, 6 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ mrrccc 8, 5, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xd1272b00 │ │ │ │ ldrbcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ addeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ stccs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ strbne pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ - @ instruction: 0xf7f74479 │ │ │ │ - @ instruction: 0xf107e8d4 │ │ │ │ + @ instruction: 0xf7f64479 │ │ │ │ + @ instruction: 0xf107ecf8 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ @ instruction: 0x46183c58 │ │ │ │ - svc 0x005cf7f6 │ │ │ │ + bl 1fca948 <__bss_end__@@Base+0x1f23da8> │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ - @ instruction: 0xf7f76818 │ │ │ │ - @ instruction: 0xf507e88c │ │ │ │ + @ instruction: 0xf7f66818 │ │ │ │ + @ instruction: 0xf507ecb0 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r2, r3, r5, r8, r9} │ │ │ │ - ldc2 0, cr15, [r8], {7} │ │ │ │ + @ instruction: 0xf94cf007 │ │ │ │ mvn r2, r0, lsl #6 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ mrrccc 8, 5, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf507695a │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r5, r8, r9} │ │ │ │ @ instruction: 0x46131d1c │ │ │ │ @@ -8972,103 +9475,103 @@ │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r6, r1, #1769472 @ 0x1b0000 │ │ │ │ addcs pc, r4, #12779520 @ 0xc30000 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ mrrccc 8, 5, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf507ef28 │ │ │ │ + @ instruction: 0xf507eb4a │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r5, r8, r9} │ │ │ │ @ instruction: 0xf107e1bd │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ - blcs 1b470 │ │ │ │ + blcs 1bbe0 │ │ │ │ @ instruction: 0xf507d00d │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r5, r8, r9} │ │ │ │ @ instruction: 0xf8c32200 │ │ │ │ @ instruction: 0xf5072284 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r5, r8, r9} │ │ │ │ @ instruction: 0xf107e1a9 │ │ │ │ ldrmi r0, [sl], -r8, lsl #7 │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ stccc 8, cr15, [r8], #-264 @ 0xfffffef8 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf107461a │ │ │ │ - blcc 80d0d8 <__bss_end__@@Base+0x7664a0> │ │ │ │ + blcc 80d848 <__bss_end__@@Base+0x766ca8> │ │ │ │ stccc 8, cr15, [r4], #-264 @ 0xfffffef8 │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrmi r3, [sl], -r8, lsr #22 │ │ │ │ tstpne r2, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f66818 │ │ │ │ - @ instruction: 0x4603ef52 │ │ │ │ - ble 516edc <__bss_end__@@Base+0x4702a4> │ │ │ │ + @ instruction: 0x4603eb74 │ │ │ │ + ble 51764c <__bss_end__@@Base+0x470aac> │ │ │ │ ldrbtmi r4, [fp], #-3030 @ 0xfffff42a │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf507eefc │ │ │ │ + @ instruction: 0xf507eb1e │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - ldmda r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0076818 │ │ │ │ - movwcs pc, #3109 @ 0xc25 @ │ │ │ │ + movwcs pc, #2265 @ 0x8d9 @ │ │ │ │ @ instruction: 0xf107e175 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ ldmdbeq fp, {r3, r5, sl, fp, ip, sp}^ │ │ │ │ andpl pc, r2, #29360128 @ 0x1c00000 │ │ │ │ andeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf5076013 │ │ │ │ @ instruction: 0xf1035302 │ │ │ │ ldmdavs fp, {r2, r8, r9} │ │ │ │ vldrle d2, [r5, #-128] @ 0xffffff80 │ │ │ │ stmiapl r3!, {r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf507681b │ │ │ │ @ instruction: 0xf1025202 │ │ │ │ ldmdavs r2, {r2, r9} │ │ │ │ ldrbtmi r4, [r9], #-2496 @ 0xfffff640 │ │ │ │ - @ instruction: 0xf7f74618 │ │ │ │ - @ instruction: 0xf507e82c │ │ │ │ + @ instruction: 0xf7f64618 │ │ │ │ + @ instruction: 0xf507ec50 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r2, r3, r5, r8, r9} │ │ │ │ - blx fffc836e <__bss_end__@@Base+0xfff21736> │ │ │ │ + @ instruction: 0xf8b2f007 │ │ │ │ mrs r2, SPSR_hyp │ │ │ │ orreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ stccc 8, cr15, [r4], #-332 @ 0xfffffeb4 │ │ │ │ andpl pc, r2, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xe1226013 │ │ │ │ movwpl pc, #9479 @ 0x2507 @ │ │ │ │ - bhi 6e63d8 <__bss_end__@@Base+0x63f7a0> │ │ │ │ + bhi 6e6b48 <__bss_end__@@Base+0x63ffa8> │ │ │ │ @ instruction: 0xf0402b02 │ │ │ │ @ instruction: 0xf507810e │ │ │ │ ldmdavs sl, {r1, r8, r9, ip, lr} │ │ │ │ tstpne r3, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f66818 │ │ │ │ - @ instruction: 0x4603eef8 │ │ │ │ - ble 516f90 <__bss_end__@@Base+0x470358> │ │ │ │ + @ instruction: 0x4603eb1a │ │ │ │ + ble 517700 <__bss_end__@@Base+0x470b60> │ │ │ │ ldrbtmi r4, [fp], #-2987 @ 0xfffff455 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf507eea2 │ │ │ │ + @ instruction: 0xf507eac4 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - svc 0x00bef7f6 │ │ │ │ + bl ff8caaf0 <__bss_end__@@Base+0xff823f50> │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0076818 │ │ │ │ - movwcs pc, #3019 @ 0xbcb @ │ │ │ │ + movwcs pc, #2175 @ 0x87f @ │ │ │ │ @ instruction: 0xf507e11b │ │ │ │ ldmdavs fp, {r1, r8, r9, ip, lr} │ │ │ │ @ instruction: 0x3010f9b3 │ │ │ │ @ instruction: 0xf003b29b │ │ │ │ - blcs cfd0 │ │ │ │ + blcs d740 │ │ │ │ rschi pc, r1, r0 │ │ │ │ movwpl pc, #9479 @ 0x2507 @ │ │ │ │ @ instruction: 0xf9b3681b │ │ │ │ addslt r3, fp, #16 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf50780d8 │ │ │ │ @@ -9081,98 +9584,98 @@ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, ip, r0, lsl #22 │ │ │ │ movwpl pc, #9479 @ 0x2507 @ │ │ │ │ @ instruction: 0xf648681a │ │ │ │ @ instruction: 0xf5071117 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - mcr 7, 5, pc, cr12, cr6, {7} @ │ │ │ │ - blcs 1dc30 │ │ │ │ + b ff3cab68 <__bss_end__@@Base+0xff323fc8> │ │ │ │ + blcs 1e3a0 │ │ │ │ @ instruction: 0xf507da14 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r4, r5, r8, r9} │ │ │ │ - svc 0x0078f7f6 │ │ │ │ + bl fe74ab7c <__bss_end__@@Base+0xfe6a3fdc> │ │ │ │ ldrbtmi r4, [fp], #-2947 @ 0xfffff47d │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf507ee50 │ │ │ │ + @ instruction: 0xf507ea72 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs r8, {r2, r3, r5, r8, r9} │ │ │ │ - blx fe04846a <__bss_end__@@Base+0xfdfa1832> │ │ │ │ + @ instruction: 0xf834f007 │ │ │ │ sbcs r2, r0, r0, lsl #6 │ │ │ │ movwpl pc, #9479 @ 0x2507 @ │ │ │ │ @ instruction: 0xf103681b │ │ │ │ @ instruction: 0xf5070110 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r4, r5, r8, r9} │ │ │ │ - blx 94cba <__bss_start@@Base+0x39c1a> │ │ │ │ + blx 9542a <__bss_start@@Base+0x3a422> │ │ │ │ @ instruction: 0xf507f303 │ │ │ │ @ instruction: 0xf1025201 │ │ │ │ ldmdavs r2, {r2, r3, r5, r9} │ │ │ │ movwcc r4, #17427 @ 0x4413 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ - svc 0x00daf7f6 │ │ │ │ + bl ffdcabc8 <__bss_end__@@Base+0xffd24028> │ │ │ │ @ instruction: 0xf507e04d │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r4, r5, r8, r9} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5078084 │ │ │ │ ldmdavs fp, {r1, r8, r9, ip, lr} │ │ │ │ @ instruction: 0x3010f9b3 │ │ │ │ @ instruction: 0xf003b29b │ │ │ │ - blcs d0ac │ │ │ │ + blcs d81c │ │ │ │ @ instruction: 0xf507d079 │ │ │ │ ldmdavs sl, {r1, r8, r9, ip, lr} │ │ │ │ tstpne r9, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f66818 │ │ │ │ - @ instruction: 0x4603ee5e │ │ │ │ - ble 5170c4 <__bss_end__@@Base+0x47048c> │ │ │ │ + strmi lr, [r3], -r0, lsl #21 │ │ │ │ + ble 517834 <__bss_end__@@Base+0x470c94> │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f66818 │ │ │ │ - blmi 178817c <__bss_end__@@Base+0x16e1544> │ │ │ │ + blmi 178797c <__bss_end__@@Base+0x16e0ddc> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - mcr 7, 0, pc, cr0, cr6, {7} @ │ │ │ │ + b 8cac24 <__bss_end__@@Base+0x824084> │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0076818 │ │ │ │ - movwcs pc, #2865 @ 0xb31 @ │ │ │ │ + @ instruction: 0xf0066818 │ │ │ │ + movwcs pc, #4069 @ 0xfe5 @ │ │ │ │ @ instruction: 0xf507e081 │ │ │ │ ldmdavs fp, {r1, r8, r9, ip, lr} │ │ │ │ tstpeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq ip, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ andscs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ andpl pc, r1, #29360128 @ 0x1c00000 │ │ │ │ eoreq pc, ip, #-2147483648 @ 0x80000000 │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ andscs r3, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0xf107ef8c │ │ │ │ + @ instruction: 0xf107eba8 │ │ │ │ @ instruction: 0xf8530388 │ │ │ │ addslt r3, fp, #132, 24 @ 0x8400 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - strmi lr, [r3], -r0, lsr #27 │ │ │ │ + strmi lr, [r3], -r2, asr #19 │ │ │ │ @ instruction: 0xf5074618 │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9} │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ teqpeq ip, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ tstcs r4, fp, lsl r8 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc r4, #25619 @ 0x6413 │ │ │ │ andshi r4, sl, r2, lsl #12 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf507681a │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r4, r5, r8, r9} │ │ │ │ - blx 549be │ │ │ │ + blx 5512e │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ andcs r3, r0, #20, 6 @ 0x50000000 │ │ │ │ @ instruction: 0xf507601a │ │ │ │ @ instruction: 0xf1035301 │ │ │ │ ldmdavs fp, {r2, r3, r4, r5, r8, r9} │ │ │ │ @ instruction: 0xf5073301 │ │ │ │ @ instruction: 0xf1025201 │ │ │ │ @@ -9188,55 +9691,55 @@ │ │ │ │ @ instruction: 0xf1035302 │ │ │ │ ldmdavs fp, {r2, r8, r9} │ │ │ │ @ instruction: 0xf5073b01 │ │ │ │ @ instruction: 0xf1025202 │ │ │ │ andsvs r0, r3, r4, lsl #4 │ │ │ │ movwpl pc, #9479 @ 0x2507 @ │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ - blcs 26638 │ │ │ │ + blcs 26da8 │ │ │ │ mcrge 6, 6, pc, cr10, cr15, {5} @ │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf507681b │ │ │ │ @ instruction: 0xf1025201 │ │ │ │ ldmdavs r2, {r2, r3, r4, r5, r9} │ │ │ │ addcs pc, r4, #12779520 @ 0xc30000 │ │ │ │ movwpl pc, #5383 @ 0x1507 @ │ │ │ │ msreq CPSR_fs, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x4618681b │ │ │ │ strpl pc, [r2, -r7, lsl #10] │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq ip, r4, r2, lsr #4 │ │ │ │ - andeq r2, r4, r0, lsl fp │ │ │ │ - strdeq r2, [r4], -r6 │ │ │ │ - @ instruction: 0x00042aba │ │ │ │ - andeq r2, r4, lr, ror sl │ │ │ │ - andeq r2, r4, r6, ror #20 │ │ │ │ - andeq r2, r4, lr, lsl sl │ │ │ │ - andeq r2, r4, r6, ror #19 │ │ │ │ - andeq r2, r4, sl, ror r9 │ │ │ │ - andeq r2, r4, ip, asr #17 │ │ │ │ - andeq r2, r4, r6, asr #17 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r2, r4, ip, asr r8 │ │ │ │ - andeq r2, r4, r4, lsr r8 │ │ │ │ - andeq r2, r4, r2, ror r7 │ │ │ │ - andeq r2, r4, lr, lsr r7 │ │ │ │ - andeq r2, r4, r6, lsl #14 │ │ │ │ - andeq r2, r4, r2, lsl #13 │ │ │ │ - strdeq r2, [r4], -ip │ │ │ │ + @ instruction: 0x0004bab2 │ │ │ │ + andeq r2, r4, r0, asr #9 │ │ │ │ + andeq r2, r4, r6, lsr #9 │ │ │ │ + andeq r2, r4, sl, ror #8 │ │ │ │ + andeq r2, r4, lr, lsr #8 │ │ │ │ + andeq r2, r4, r6, lsl r4 │ │ │ │ + andeq r2, r4, lr, asr #7 │ │ │ │ + muleq r4, r6, r3 │ │ │ │ + andeq r2, r4, sl, lsr #6 │ │ │ │ + andeq r2, r4, ip, ror r2 │ │ │ │ + andeq r2, r4, r6, ror r2 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r2, r4, ip, lsl #4 │ │ │ │ + andeq r2, r4, r4, ror #3 │ │ │ │ + andeq r2, r4, r2, lsr #2 │ │ │ │ + andeq r2, r4, lr, ror #1 │ │ │ │ + strheq r2, [r4], -r6 │ │ │ │ + andeq r2, r4, r2, lsr r0 │ │ │ │ + andeq r1, r4, ip, lsr #31 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs 26844 │ │ │ │ + blcs 26fb4 │ │ │ │ ldmdavs fp!, {r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - mcr 7, 3, pc, cr0, cr6, {7} @ │ │ │ │ - @ instruction: 0xf0076878 │ │ │ │ - and pc, r0, r1, ror sl @ │ │ │ │ + b fe14adac <__bss_end__@@Base+0xfe0a420c> │ │ │ │ + @ instruction: 0xf0066878 │ │ │ │ + and pc, r0, r5, lsr #30 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xf6adb5f0 │ │ │ │ svcge 0x00000d4c │ │ │ │ movteq pc, #34311 @ 0x8607 @ │ │ │ │ movteq pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf6076018 │ │ │ │ @@ -9270,69 +9773,69 @@ │ │ │ │ vst2.8 {d16-d19}, [pc :256], ip │ │ │ │ subsvs r6, sl, r0, lsl #4 │ │ │ │ movteq pc, #34311 @ 0x8607 @ │ │ │ │ movteq pc, #18083 @ 0x46a3 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ tstpeq r4, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ - mcr 7, 7, pc, cr12, cr6, {7} @ │ │ │ │ + bl 24ae5c <__bss_end__@@Base+0x1a42bc> │ │ │ │ stmdaeq r4, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf8d7e055 │ │ │ │ @ instruction: 0xf1071844 │ │ │ │ andcs r0, r1, #64, 6 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ @ instruction: 0xf8c7fafb │ │ │ │ @ instruction: 0xf6070840 │ │ │ │ @ instruction: 0xf6a30348 │ │ │ │ ldmdavs r9, {r3, r6, r8, r9} │ │ │ │ stmdaeq r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 1888760 <__bss_end__@@Base+0x17e1b28> │ │ │ │ - blcs 1df5c │ │ │ │ - blmi 900ba0 <__bss_end__@@Base+0x859f68> │ │ │ │ + blx 1888ed0 <__bss_end__@@Base+0x17e2330> │ │ │ │ + blcs 1e6cc │ │ │ │ + blmi 901310 <__bss_end__@@Base+0x85a770> │ │ │ │ ldmdavs sp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx fe04876e <__bss_end__@@Base+0xfdfa1b36> │ │ │ │ + blx fe048ede <__bss_end__@@Base+0xfdfa233e> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ ldrbtmi r4, [fp], #-2847 @ 0xfffff4e1 │ │ │ │ @ instruction: 0x46284619 │ │ │ │ - mrc 7, 0, APSR_nzcv, cr4, cr6, {7} │ │ │ │ + b e4aeb8 <__bss_end__@@Base+0xda4318> │ │ │ │ stmdaeq r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx ac8786 <__bss_end__@@Base+0xa21b4e> │ │ │ │ + blx ac8ef6 <__bss_end__@@Base+0xa22356> │ │ │ │ @ instruction: 0xf8d7e78c │ │ │ │ @ instruction: 0xf0030840 │ │ │ │ @ instruction: 0x4602fbb9 │ │ │ │ movteq pc, #34311 @ 0x8607 @ │ │ │ │ movteq pc, #34467 @ 0x86a3 @ │ │ │ │ ldmdbhi fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ mulsle r9, sl, r2 │ │ │ │ stmiapl r3!, {r1, r4, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf607681d │ │ │ │ @ instruction: 0xf6a30348 │ │ │ │ ldmdavs fp, {r3, r6, r8, r9} │ │ │ │ @ instruction: 0x461e891b │ │ │ │ stmdaeq r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx fe8c87be <__bss_end__@@Base+0xfe821b86> │ │ │ │ + blx fe8c8f2e <__bss_end__@@Base+0xfe82238e> │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf8d7edee │ │ │ │ + @ instruction: 0xf8d7ea12 │ │ │ │ @ instruction: 0xf0030840 │ │ │ │ strb pc, [r5, -r3, lsl #22]! @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx fffc87dc <__bss_end__@@Base+0xfff21ba4> │ │ │ │ + blx fffc8f4c <__bss_end__@@Base+0xfff223ac> │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strbeq pc, [ip, -r7, lsl #12] @ │ │ │ │ ldcllt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ - andeq fp, r4, lr, ror #18 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r2, r4, sl, lsl #7 │ │ │ │ - andeq r2, r4, r6, ror #6 │ │ │ │ + strdeq fp, [r4], -lr │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r1, r4, sl, lsr sp │ │ │ │ + andeq r1, r4, r6, lsl sp │ │ │ │ @ instruction: 0xf6adb590 │ │ │ │ svcge 0x00000d44 │ │ │ │ movwvs pc, #17671 @ 0x4507 @ │ │ │ │ teqpeq ip, #170917888 @ p-variant is OBSOLETE @ 0xa300000 │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf5a36304 │ │ │ │ andsvs r6, r9, r4, lsl #6 │ │ │ │ @@ -9341,41 +9844,41 @@ │ │ │ │ @ instruction: 0xf5073838 │ │ │ │ @ instruction: 0xf5a36304 │ │ │ │ ldmdavs r8, {r2, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf9e5f000 │ │ │ │ msreq CPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ ldrmi r6, [r8], -r0, lsl #2 │ │ │ │ - blx 1fc883c <__bss_end__@@Base+0x1f21c04> │ │ │ │ + blx 1fc8fac <__bss_end__@@Base+0x1f2240c> │ │ │ │ ldmdaeq r4!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwvs pc, #17671 @ 0x4507 @ │ │ │ │ movwvs pc, #17827 @ 0x45a3 @ │ │ │ │ @ instruction: 0xf8d76819 │ │ │ │ @ instruction: 0xf0050834 │ │ │ │ strmi pc, [r3], -r4, ror #19 │ │ │ │ tstle lr, r0, lsl #22 │ │ │ │ ldmdaeq r4!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 1c8862 <__bss_end__@@Base+0x121c2a> │ │ │ │ - bmi 155e064 <__bss_end__@@Base+0x14b742c> │ │ │ │ + blx 1c8fd2 <__bss_end__@@Base+0x122432> │ │ │ │ + bmi 155e7d4 <__bss_end__@@Base+0x14b7c34> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ ldmdami r4, {r0, r3, r4, r5, r6, r8, sp}^ │ │ │ │ @ instruction: 0xf0054478 │ │ │ │ - @ instruction: 0xf7f6ffe1 │ │ │ │ - @ instruction: 0xf8d7eb70 │ │ │ │ + @ instruction: 0xf7f5ffe1 │ │ │ │ + @ instruction: 0xf8d7ef90 │ │ │ │ @ instruction: 0xf0030834 │ │ │ │ strmi pc, [r3], -r1, asr #22 │ │ │ │ ldmdacc r0!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdaeq r4!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx fe9c888c <__bss_end__@@Base+0xfe921c54> │ │ │ │ + blx fe9c8ffc <__bss_end__@@Base+0xfe92245c> │ │ │ │ msreq CPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8c73308 │ │ │ │ @ instruction: 0xf8d7382c │ │ │ │ addslt r3, fp, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ - strmi lr, [r3], -ip, ror #23 │ │ │ │ + strmi lr, [r3], -lr, lsl #16 │ │ │ │ @ instruction: 0xf8d7461a │ │ │ │ andshi r3, sl, ip, lsr #16 │ │ │ │ movwvs pc, #17671 @ 0x4507 @ │ │ │ │ movwvs pc, #13731 @ 0x35a3 @ │ │ │ │ subsvs r2, sl, r0, lsl r2 │ │ │ │ movwvs pc, #17671 @ 0x4507 @ │ │ │ │ movwvs pc, #13731 @ 0x35a3 @ │ │ │ │ @@ -9408,69 +9911,69 @@ │ │ │ │ @ instruction: 0xf5a36304 │ │ │ │ andsvs r6, sl, r3, lsl #6 │ │ │ │ movwvs pc, #17671 @ 0x4507 @ │ │ │ │ teqpeq ip, #170917888 @ p-variant is OBSOLETE @ 0xa300000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ - bl 64a914 <__bss_end__@@Base+0x5a3cdc> │ │ │ │ + svc 0x0038f7f5 │ │ │ │ @ instruction: 0xf1b34603 │ │ │ │ strdle r3, [r7, -pc] │ │ │ │ ldrbtmi r4, [fp], #-2843 @ 0xfffff4e5 │ │ │ │ - @ instruction: 0xf7f64618 │ │ │ │ - movwcs lr, #7112 @ 0x1bc8 │ │ │ │ + @ instruction: 0xf7f54618 │ │ │ │ + movwcs lr, #8170 @ 0x1fea │ │ │ │ ldmdacc r8!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c73301 │ │ │ │ @ instruction: 0xf507383c │ │ │ │ @ instruction: 0xf6a36304 │ │ │ │ ldmdavs fp, {r2, r3, r4, r5, r8, r9} │ │ │ │ addcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdacs ip!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blle ff19d3dc <__bss_end__@@Base+0xff0f67a4> │ │ │ │ + blle ff19db4c <__bss_end__@@Base+0xff0f6fac> │ │ │ │ ldmdacc r8!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andle r2, r8, r0, lsl #22 │ │ │ │ stmiapl r3!, {r1, r2, r3, r8, r9, fp, lr}^ │ │ │ │ subcs r6, r3, #1769472 @ 0x1b0000 │ │ │ │ stmdami sp, {r0, r8, sp} │ │ │ │ @ instruction: 0xf7f64478 │ │ │ │ - @ instruction: 0xf8d7ece0 │ │ │ │ - blcs 1aa74 │ │ │ │ + @ instruction: 0xf8d7e904 │ │ │ │ + blcs 1b1e4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ @ instruction: 0xf6074618 │ │ │ │ ldrtmi r0, [sp], r4, asr #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - strdeq fp, [r4], -r6 │ │ │ │ - andeq r2, r4, r4, lsr #6 │ │ │ │ - andeq r2, r4, r4, ror #1 │ │ │ │ - andeq r2, r4, r2, ror #4 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r2, r4, ip, lsr #4 │ │ │ │ + andeq fp, r4, r6, lsl #1 │ │ │ │ + ldrdeq r1, [r4], -r4 │ │ │ │ + muleq r4, r4, sl │ │ │ │ + andeq r1, r4, r2, lsl ip │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + ldrdeq r1, [r4], -ip │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ rscne pc, sl, #74448896 @ 0x4700000 │ │ │ │ mulsle r0, r3, r2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ rscsne pc, r4, #74448896 @ 0x4700000 │ │ │ │ mulle sl, r3, r2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ rscsne pc, lr, #74448896 @ 0x4700000 │ │ │ │ mulle r4, r3, r2 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf0074618 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ + @ instruction: 0xf0064618 │ │ │ │ + svclt 0x0000fd5f │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b08c │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdavs fp!, {r1, r5, r6, r7, pc}^ │ │ │ │ - blcc 6ac80 <__bss_start@@Base+0xfbe0> │ │ │ │ + blcc 6b3f0 <__bss_start@@Base+0x103e8> │ │ │ │ vpadd.i8 d2, d0, d6 │ │ │ │ andge r8, r2, #222 @ 0xde │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, sp, asr r0 │ │ │ │ @@ -9492,106 +9995,106 @@ │ │ │ │ andeq r0, r0, r1, ror #2 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ @ instruction: 0x000001b3 │ │ │ │ andeq r0, r0, r9, lsl r1 │ │ │ │ andeq r0, r0, r9, ror r0 │ │ │ │ rscsvs r6, fp, fp, ror r8 │ │ │ │ @ instruction: 0xf89368fb │ │ │ │ - blcs 18c20 │ │ │ │ + blcs 19390 │ │ │ │ adchi pc, r5, r0 │ │ │ │ mrcvs 8, 4, r6, cr11, cr11, {7} │ │ │ │ - @ instruction: 0xf0074618 │ │ │ │ - adds pc, lr, r9, asr r8 @ │ │ │ │ + @ instruction: 0xf0064618 │ │ │ │ + adds pc, lr, sp, lsl #26 │ │ │ │ mvnsvs r6, fp, ror r8 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ movwcs r6, #635 @ 0x27b │ │ │ │ strd r6, [sl], -fp @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ movwcs r6, #571 @ 0x23b │ │ │ │ @ instruction: 0xe00f62bb │ │ │ │ @ instruction: 0xf8936a3b │ │ │ │ - blcs 18b74 │ │ │ │ - bvs f00ad4 <__bss_end__@@Base+0xe59e9c> │ │ │ │ + blcs 192e4 │ │ │ │ + bvs f01244 <__bss_end__@@Base+0xe5a6a4> │ │ │ │ @ instruction: 0x46186b5b │ │ │ │ - @ instruction: 0xf840f007 │ │ │ │ + ldc2l 0, cr15, [r4], #24 │ │ │ │ movwcc r6, #6843 @ 0x1abb │ │ │ │ - bvs ee55c0 <__bss_end__@@Base+0xe3e988> │ │ │ │ + bvs ee5d30 <__bss_end__@@Base+0xe3f190> │ │ │ │ eorsvs r3, fp, #56, 6 @ 0xe0000000 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs feede348 <__bss_end__@@Base+0xfee37710> │ │ │ │ - blle ffa5d530 <__bss_end__@@Base+0xff9b68f8> │ │ │ │ + bvs feedeab8 <__bss_end__@@Base+0xfee37f18> │ │ │ │ + blle ffa5dca0 <__bss_end__@@Base+0xff9b7100> │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf0074618 │ │ │ │ - bvs fff0aba4 <__bss_end__@@Base+0xffe63f6c> │ │ │ │ + @ instruction: 0xf0064618 │ │ │ │ + bvs fff0c5e4 <__bss_end__@@Base+0xffe65a44> │ │ │ │ rscsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ tstcc r8, #503808 @ 0x7b000 │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ @ instruction: 0x461a7e5b │ │ │ │ addsmi r6, r3, #1028096 @ 0xfb000 │ │ │ │ ldmibvs fp!, {r1, r2, r3, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blcs 2c480 │ │ │ │ + blcs 2cbf0 │ │ │ │ ldmibvs fp!, {r0, r1, r5, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0x461869db │ │ │ │ - @ instruction: 0xf816f007 │ │ │ │ + stc2l 0, cr15, [sl], {6} │ │ │ │ ldmdavs fp!, {r0, r2, r3, r4, r6, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ - blcs 2be98 │ │ │ │ + blcs 2c608 │ │ │ │ ldmvs fp!, {r0, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ - @ instruction: 0xf0074618 │ │ │ │ - subs pc, r2, r9, lsl #16 │ │ │ │ + @ instruction: 0xf0064618 │ │ │ │ + ldrh pc, [r2], #-205 @ 0xffffff33 @ │ │ │ │ @ instruction: 0x61bb687b │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ - bvs 6e7238 <__bss_end__@@Base+0x640600> │ │ │ │ + bvs 6e79a8 <__bss_end__@@Base+0x640e08> │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ - movwcs pc, #4093 @ 0xffd @ │ │ │ │ + movwcs pc, #3249 @ 0xcb1 @ │ │ │ │ strd r6, [sl], -fp │ │ │ │ - bvs 16a7248 <__bss_end__@@Base+0x1600610> │ │ │ │ + bvs 16a79b8 <__bss_end__@@Base+0x1600e18> │ │ │ │ @ instruction: 0x011b6afb │ │ │ │ @ instruction: 0x46184413 │ │ │ │ @ instruction: 0xff2cf7ff │ │ │ │ movwcc r6, #6907 @ 0x1afb │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - bvs ffee72dc <__bss_end__@@Base+0xffe406a4> │ │ │ │ + bvs ffee7a4c <__bss_end__@@Base+0xffe40eac> │ │ │ │ stmiale pc!, {r1, r3, r4, r7, r9, lr}^ @ │ │ │ │ - bvs 16e7268 <__bss_end__@@Base+0x1640630> │ │ │ │ + bvs 16e79d8 <__bss_end__@@Base+0x1640e38> │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ - eor pc, pc, r5, ror #31 │ │ │ │ + mla pc, r9, ip, pc @ │ │ │ │ cmnvs fp, fp, ror r8 │ │ │ │ tstcc ip, #2015232 @ 0x1ec000 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ - blcs 26c00 │ │ │ │ + blcs 27370 │ │ │ │ ldmdbvs fp!, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4618689b │ │ │ │ - @ instruction: 0xffd6f006 │ │ │ │ + stc2 0, cr15, [sl], {6} │ │ │ │ rscsvs r2, fp, #0, 6 │ │ │ │ ldmdbvs fp!, {r1, r3, sp, lr, pc} │ │ │ │ - bvs ffee6f14 <__bss_end__@@Base+0xffe402dc> │ │ │ │ + bvs ffee7684 <__bss_end__@@Base+0xffe40ae4> │ │ │ │ ldrmi r0, [r3], #-283 @ 0xfffffee5 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ - bvs fff0c7cc <__bss_end__@@Base+0xffe65b94> │ │ │ │ + bvs fff0cf3c <__bss_end__@@Base+0xffe6639c> │ │ │ │ rscsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #1028096 @ 0xfb000 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x461868db │ │ │ │ - @ instruction: 0xffbef006 │ │ │ │ + ldc2l 0, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ svclt 0x0000e008 │ │ │ │ svclt 0x0000e006 │ │ │ │ svclt 0x0000e004 │ │ │ │ svclt 0x0000e002 │ │ │ │ svclt 0x0000e000 │ │ │ │ @ instruction: 0x46bd3730 │ │ │ │ strlt fp, [r0], #3456 @ 0xd80 │ │ │ │ svcge 0x0000b089 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 5eae64 <__bss_end__@@Base+0x54422c> │ │ │ │ + blcs 5eb5d4 <__bss_end__@@Base+0x544a34> │ │ │ │ ldmdavs fp!, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ ldrsbvs r6, [fp, #-155]! @ 0xffffff65 │ │ │ │ mvnsvs r2, r0, lsl #6 │ │ │ │ ldmdbvs fp!, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ teqvs fp, fp, asr r9 │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ @@ -9608,77 +10111,77 @@ │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r7, r8, sp, lr} │ │ │ │ teqvs fp, r8, lsr r3 │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x211869fb │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blle ff79d6a8 <__bss_end__@@Base+0xff6f6a70> │ │ │ │ + blle ff79de18 <__bss_end__@@Base+0xff6f7278> │ │ │ │ sbcslt r6, fp, #16449536 @ 0xfb0000 │ │ │ │ sbcslt r3, sl, #335544320 @ 0x14000000 │ │ │ │ andsvc r6, sl, fp, ror r9 │ │ │ │ movwcc r6, #6651 @ 0x19fb │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ cmnvs fp, r8, lsl r3 │ │ │ │ mrcvc 8, 2, r6, cr11, cr11, {5} │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - blle ff11d6cc <__bss_end__@@Base+0xff076a94> │ │ │ │ + blle ff11de3c <__bss_end__@@Base+0xff07729c> │ │ │ │ svclt 0x0000e000 │ │ │ │ strcc fp, [r4, -r0, lsl #30]! │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ svcmi 0x00b0e92d │ │ │ │ svcge 0x0000b08c │ │ │ │ @ instruction: 0xf10760f8 │ │ │ │ @ instruction: 0xf1070210 │ │ │ │ @ instruction: 0x46110318 │ │ │ │ - @ instruction: 0xf7f64618 │ │ │ │ - @ instruction: 0x4603e9d6 │ │ │ │ + @ instruction: 0xf7f54618 │ │ │ │ + @ instruction: 0x4603edf8 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldmib r7, {r3, r4, r6, sp, lr, pc}^ │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc], r6 │ │ │ │ @ instruction: 0xf04f6261 │ │ │ │ @ instruction: 0xf03c0300 │ │ │ │ - strmi pc, [r2], -r7, lsl #26 │ │ │ │ + @ instruction: 0x4602f913 │ │ │ │ ldmvs fp!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ ldmib r7, {r1, r3, r4, sp, lr}^ │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc], r6 │ │ │ │ @ instruction: 0xf04f6261 │ │ │ │ @ instruction: 0xf03c0300 │ │ │ │ - vfma.f32 , q10, │ │ │ │ + vmla.i8 d31, d4, d7 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - blx 4d126 │ │ │ │ + blx 4d896 │ │ │ │ tstpcs r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ vshl.s8 d20, d8, d4 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - blx fe88d13a <__bss_end__@@Base+0xfe7e6502> │ │ │ │ + blx fe88d8aa <__bss_end__@@Base+0xfe7e6d0a> │ │ │ │ stmdbne r3, {r0, r8, sl, lr}^ │ │ │ │ ldmib r7, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ - bl 515928 <__bss_end__@@Base+0x46ecf0> │ │ │ │ - bl 114f514 <__bss_end__@@Base+0x10a88dc> │ │ │ │ + bl 516098 <__bss_end__@@Base+0x46f4f8> │ │ │ │ + bl 114fc84 <__bss_end__@@Base+0x10a90e4> │ │ │ │ stmib r7, {r0, r1, r8, r9, fp}^ │ │ │ │ ldmib r7, {r1, r3, r8, r9, fp, sp, pc}^ │ │ │ │ strtmi r4, [r2], -sl, lsl #10 │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ ldreq r0, [r9, r0, lsl #2] │ │ │ │ orrseq lr, r2, r1, asr #20 │ │ │ │ @ instruction: 0x46020790 │ │ │ │ - bl fec9e55c <__bss_end__@@Base+0xfebf7924> │ │ │ │ - bl 18ced44 <__bss_end__@@Base+0x182810c> │ │ │ │ - bl 60f14c <__bss_end__@@Base+0x568514> │ │ │ │ + bl fec9eccc <__bss_end__@@Base+0xfebf812c> │ │ │ │ + bl 18cf4b4 <__bss_end__@@Base+0x1828914> │ │ │ │ + bl 60f8bc <__bss_end__@@Base+0x568d1c> │ │ │ │ eorsvs r0, fp, r8, lsl #6 │ │ │ │ movweq lr, #39753 @ 0x9b49 │ │ │ │ ldmib r7, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ strbmi r8, [r0], -r0, lsl #18 │ │ │ │ movwge r4, #42569 @ 0xa649 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - stc2l 0, cr15, [r0], {60} @ 0x3c │ │ │ │ + @ instruction: 0xf8ccf03c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ movwcs lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf0236abb │ │ │ │ ldmvs fp!, {r9, lr}^ │ │ │ │ movwcs r6, #90 @ 0x5a │ │ │ │ @ instruction: 0x37304618 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ @@ -9686,52 +10189,52 @@ │ │ │ │ ldrle sl, [r3], r0, lsl #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00b0e92d │ │ │ │ svcge 0x0000b08c │ │ │ │ @ instruction: 0xf10760f8 │ │ │ │ @ instruction: 0xf1070210 │ │ │ │ @ instruction: 0x46110318 │ │ │ │ - @ instruction: 0xf7f64618 │ │ │ │ - strmi lr, [r3], -r0, ror #18 │ │ │ │ + @ instruction: 0xf7f54618 │ │ │ │ + strmi lr, [r3], -r2, lsl #27 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldmib r7, {r2, r3, r6, sp, lr, pc}^ │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc], r6 │ │ │ │ @ instruction: 0xf04f6261 │ │ │ │ @ instruction: 0xf03c0300 │ │ │ │ - vfma.f32 d31, d20, d1 │ │ │ │ + vtst.8 d31, d20, d13 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - blx 4d1fa │ │ │ │ + blx 4d96a │ │ │ │ tstpcs r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ vshl.s8 d20, d8, d4 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - blx fe88d20e <__bss_end__@@Base+0xfe7e65d6> │ │ │ │ - bl 2f1d8 │ │ │ │ + blx fe88d97e <__bss_end__@@Base+0xfe7e6dde> │ │ │ │ + bl 2f948 │ │ │ │ ldrmi r0, [r9], r9, lsl #6 │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ - beq c7a40 <__bss_end__@@Base+0x20e08> │ │ │ │ - bleq 107b08 <__bss_end__@@Base+0x60ed0> │ │ │ │ - blge 2c7504 <__bss_end__@@Base+0x2208cc> │ │ │ │ + beq c81b0 <__bss_end__@@Base+0x21610> │ │ │ │ + bleq 108278 <__bss_end__@@Base+0x616d8> │ │ │ │ + blge 2c7c74 <__bss_end__@@Base+0x2210d4> │ │ │ │ stmdbhi sl, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - b 104ec60 <__bss_end__@@Base+0xfa8028> │ │ │ │ + b 104f3d0 <__bss_end__@@Base+0xfa8830> │ │ │ │ @ instruction: 0x07900192 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ streq lr, [r8], #-2994 @ 0xfffff44e │ │ │ │ streq lr, [r9, #-2915] @ 0xfffff49d │ │ │ │ eorsvs r1, fp, r3, lsr #18 │ │ │ │ movweq lr, #23365 @ 0x5b45 │ │ │ │ ldmib r7, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ strtmi r4, [r0], -r0, lsl #10 │ │ │ │ movwge r4, #46633 @ 0xb629 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - mrrc2 0, 3, pc, r6, cr12 @ │ │ │ │ + @ instruction: 0xf862f03c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ movwcs lr, #43463 @ 0xa9c7 │ │ │ │ @ instruction: 0xf0236abb │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, r9, lr}^ │ │ │ │ movwcs r6, #26 │ │ │ │ @ instruction: 0x37304618 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ @@ -9742,105 +10245,105 @@ │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ movwcs r6, #57 @ 0x39 │ │ │ │ ldrbtmi r4, [sl], #-2564 @ 0xfffff5fc │ │ │ │ cmnpcc r3, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2051 @ 0xfffff7fd │ │ │ │ ldc2l 0, cr15, [ip], {5} │ │ │ │ - stmda sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - muleq r4, r6, sp │ │ │ │ - ldrdeq r1, [r4], -sl │ │ │ │ + stc 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + andeq r1, r4, r6, asr #14 │ │ │ │ + andeq r1, r4, sl, lsl #9 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ movwcs r6, #57 @ 0x39 │ │ │ │ ldrbtmi r4, [sl], #-2564 @ 0xfffff5fc │ │ │ │ orrcc pc, r1, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2051 @ 0xfffff7fd │ │ │ │ stc2l 0, cr15, [r8], {5} │ │ │ │ - ldmda r6, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq r1, r4, lr, ror #26 │ │ │ │ - @ instruction: 0x00041ab2 │ │ │ │ + ldcl 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ + andeq r1, r4, lr, lsl r7 │ │ │ │ + andeq r1, r4, r2, ror #8 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ @ instruction: 0x3058f893 │ │ │ │ - blcs 21babc <__bss_end__@@Base+0x174e84> │ │ │ │ + blcs 21c22c <__bss_end__@@Base+0x17568c> │ │ │ │ andcs fp, r1, #140, 30 @ 0x230 │ │ │ │ sbcslt r2, r2, #0, 4 │ │ │ │ tstle r9, r0, lsl #20 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ teqpne r3, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 1cf1c │ │ │ │ + blcs 1d68c │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ tstle pc, r0, lsl #22 │ │ │ │ biceq pc, ip, #2 │ │ │ │ svclt 0x00142b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - blcs 39a58 │ │ │ │ + blcs 3a1c8 │ │ │ │ ldmdavs r9!, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf0006878 │ │ │ │ and pc, r2, fp, lsr #16 │ │ │ │ and fp, r0, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503687a │ │ │ │ @ instruction: 0x461173d0 │ │ │ │ @ instruction: 0x46182298 │ │ │ │ - stmib lr, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc 7, cr15, [r2, #980]! @ 0x3d4 │ │ │ │ ldcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xeeb77a14 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ - bvs 50866c <__bss_end__@@Base+0x461a34> │ │ │ │ - bvs ff9c8a00 <__bss_end__@@Base+0xff921dc8> │ │ │ │ + bvs 508ddc <__bss_end__@@Base+0x46223c> │ │ │ │ + bvs ff9c9170 <__bss_end__@@Base+0xff9225d0> │ │ │ │ ldcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xeeb75a12 │ │ │ │ ldmdavs fp!, {r0, r2, r5, r6, r7, r9, fp, ip, lr} │ │ │ │ ldrmi r3, [r8], -r0, lsr #6 │ │ │ │ - blcs 11889f8 <__bss_end__@@Base+0x10e1dc0> │ │ │ │ - blne 11c89fc <__bss_end__@@Base+0x1121dc4> │ │ │ │ - bleq 1208a00 <__bss_end__@@Base+0x1161dc8> │ │ │ │ - blx 1dcaf3c <__bss_end__@@Base+0x1d24304> │ │ │ │ + blcs 1189168 <__bss_end__@@Base+0x10e25c8> │ │ │ │ + blne 11c916c <__bss_end__@@Base+0x11225cc> │ │ │ │ + bleq 1209170 <__bss_end__@@Base+0x11625d0> │ │ │ │ + @ instruction: 0xf84cf7fe │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addslt fp, r0, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f6039 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ @ instruction: 0xf04f230e │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ @ instruction: 0xf04f230c │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ ldmdavs fp!, {r1, r3, r8, r9, sp}^ │ │ │ │ - bvc 7886cc <__bss_end__@@Base+0x6e1a94> │ │ │ │ - bvc ffa08a60 <__bss_end__@@Base+0xff961e28> │ │ │ │ - blvc 2485a4 <__bss_end__@@Base+0x1a196c> │ │ │ │ + bvc 788e3c <__bss_end__@@Base+0x6e229c> │ │ │ │ + bvc ffa091d0 <__bss_end__@@Base+0xff962630> │ │ │ │ + blvc 248d14 <__bss_end__@@Base+0x1a2174> │ │ │ │ ldcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xeeb77a1e │ │ │ │ vstr s14, [r7, #924] @ 0x39c │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bvc 8086e8 <__bss_end__@@Base+0x761ab0> │ │ │ │ - bvc ffa08a7c <__bss_end__@@Base+0xff961e44> │ │ │ │ - blvc 1485c0 <__bss_end__@@Base+0xa1988> │ │ │ │ - blvc 248604 <__bss_end__@@Base+0x1a19cc> │ │ │ │ - blvs 208848 <__bss_end__@@Base+0x161c10> │ │ │ │ - blvc 1c860c <__bss_end__@@Base+0x1219d4> │ │ │ │ - blvc 208850 <__bss_end__@@Base+0x161c18> │ │ │ │ - blvs 208890 <__bss_end__@@Base+0x161c58> │ │ │ │ - blvc 148618 <__bss_end__@@Base+0xa19e0> │ │ │ │ - blvc 20885c <__bss_end__@@Base+0x161c24> │ │ │ │ - blvc 20889c <__bss_end__@@Base+0x161c64> │ │ │ │ - bleq 1208a88 <__bss_end__@@Base+0x1161e50> │ │ │ │ - stmia ip!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bleq c85ec <__bss_end__@@Base+0x219b4> │ │ │ │ - blvc c8630 <__bss_end__@@Base+0x219f8> │ │ │ │ - blvc ff048aac <__bss_end__@@Base+0xfefa1e74> │ │ │ │ - blx 448ba0 <__bss_end__@@Base+0x3a1f68> │ │ │ │ + bvc 808e58 <__bss_end__@@Base+0x7622b8> │ │ │ │ + bvc ffa091ec <__bss_end__@@Base+0xff96264c> │ │ │ │ + blvc 148d30 <__bss_end__@@Base+0xa2190> │ │ │ │ + blvc 248d74 <__bss_end__@@Base+0x1a21d4> │ │ │ │ + blvs 208fb8 <__bss_end__@@Base+0x162418> │ │ │ │ + blvc 1c8d7c <__bss_end__@@Base+0x1221dc> │ │ │ │ + blvc 208fc0 <__bss_end__@@Base+0x162420> │ │ │ │ + blvs 209000 <__bss_end__@@Base+0x162460> │ │ │ │ + blvc 148d88 <__bss_end__@@Base+0xa21e8> │ │ │ │ + blvc 208fcc <__bss_end__@@Base+0x16242c> │ │ │ │ + blvc 20900c <__bss_end__@@Base+0x16246c> │ │ │ │ + bleq 12091f8 <__bss_end__@@Base+0x1162658> │ │ │ │ + stcl 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ + bleq c8d5c <__bss_end__@@Base+0x221bc> │ │ │ │ + blvc c8da0 <__bss_end__@@Base+0x22200> │ │ │ │ + blvc ff04921c <__bss_end__@@Base+0xfefa267c> │ │ │ │ + blx 449310 <__bss_end__@@Base+0x3a2770> │ │ │ │ ldc 13, cr13, [r7, #92] @ 0x5c │ │ │ │ vldr d5, [r7, #32] │ │ │ │ vdiv.f64 d6, d5, d2 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #56] @ 0x38 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ vdiv.f64 d6, d5, d2 │ │ │ │ @@ -9860,91 +10363,91 @@ │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, r9, sp} │ │ │ │ teqcs r2, #3457024 @ 0x34c000 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldc 3, cr2, [r7, #160] @ 0xa0 │ │ │ │ vmov.f64 d7, #26 @ 0x40d00000 6.5 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc c48658 <__bss_end__@@Base+0xba1a20> │ │ │ │ + blvc c48dc8 <__bss_end__@@Base+0xba2228> │ │ │ │ ldmib r7, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmib r1, {r1, r3, r8, r9, sp}^ │ │ │ │ ldmdavs r9!, {r1, r3, r5, r8, r9, sp} │ │ │ │ movwcs lr, #51671 @ 0xc9d7 │ │ │ │ teqcs r8, #3162112 @ 0x304000 │ │ │ │ - blvc 3486c0 <__bss_end__@@Base+0x2a1a88> │ │ │ │ - blvc 1208b2c <__bss_end__@@Base+0x1161ef4> │ │ │ │ + blvc 348e30 <__bss_end__@@Base+0x2a2290> │ │ │ │ + blvc 120929c <__bss_end__@@Base+0x11626fc> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #176] @ 0xb0 │ │ │ │ vmov.f64 d7, #30 @ 0x40f00000 7.5 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc ec8688 <__bss_end__@@Base+0xe21a50> │ │ │ │ + blvc ec8df8 <__bss_end__@@Base+0xe22258> │ │ │ │ ldmib r7, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmib r1, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ ldc 3, cr2, [r7, #208] @ 0xd0 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 12486a0 <__bss_end__@@Base+0x11a1a68> │ │ │ │ - blvs 3c86f4 <__bss_end__@@Base+0x321abc> │ │ │ │ - blvc 3486f8 <__bss_end__@@Base+0x2a1ac0> │ │ │ │ - blvc 208938 <__bss_end__@@Base+0x161d00> │ │ │ │ + blvc 1248e10 <__bss_end__@@Base+0x11a2270> │ │ │ │ + blvs 3c8e64 <__bss_end__@@Base+0x3222c4> │ │ │ │ + blvc 348e68 <__bss_end__@@Base+0x2a22c8> │ │ │ │ + blvc 2090a8 <__bss_end__@@Base+0x162508> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #320] @ 0x140 │ │ │ │ vldr d6, [r7, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d6, d10 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 16486c4 <__bss_end__@@Base+0x15a1a8c> │ │ │ │ - blvs 348718 <__bss_end__@@Base+0x2a1ae0> │ │ │ │ - blvc 3c871c <__bss_end__@@Base+0x321ae4> │ │ │ │ - blvc 20895c <__bss_end__@@Base+0x161d24> │ │ │ │ + blvc 1648e34 <__bss_end__@@Base+0x15a2294> │ │ │ │ + blvs 348e88 <__bss_end__@@Base+0x2a22e8> │ │ │ │ + blvc 3c8e8c <__bss_end__@@Base+0x3222ec> │ │ │ │ + blvc 2090cc <__bss_end__@@Base+0x16252c> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #296] @ 0x128 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 14c86e4 <__bss_end__@@Base+0x1421aac> │ │ │ │ - blvs 348738 <__bss_end__@@Base+0x2a1b00> │ │ │ │ - blvc 2c873c <__bss_end__@@Base+0x221b04> │ │ │ │ - blvc 20897c <__bss_end__@@Base+0x161d44> │ │ │ │ + blvc 14c8e54 <__bss_end__@@Base+0x14222b4> │ │ │ │ + blvs 348ea8 <__bss_end__@@Base+0x2a2308> │ │ │ │ + blvc 2c8eac <__bss_end__@@Base+0x22230c> │ │ │ │ + blvc 2090ec <__bss_end__@@Base+0x16254c> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #360] @ 0x168 │ │ │ │ vldr d6, [r7, #40] @ 0x28 │ │ │ │ vmul.f64 d7, d6, d14 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 1348708 <__bss_end__@@Base+0x12a1ad0> │ │ │ │ - blvs 2c875c <__bss_end__@@Base+0x221b24> │ │ │ │ - blvc 348760 <__bss_end__@@Base+0x2a1b28> │ │ │ │ - blvc 2089a0 <__bss_end__@@Base+0x161d68> │ │ │ │ + blvc 1348e78 <__bss_end__@@Base+0x12a22d8> │ │ │ │ + blvs 2c8ecc <__bss_end__@@Base+0x22232c> │ │ │ │ + blvc 348ed0 <__bss_end__@@Base+0x2a2330> │ │ │ │ + blvc 209110 <__bss_end__@@Base+0x162570> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #336] @ 0x150 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 1748728 <__bss_end__@@Base+0x16a1af0> │ │ │ │ + blvc 1748e98 <__bss_end__@@Base+0x16a22f8> │ │ │ │ strbcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addslt fp, r0, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ - bleq 4874c │ │ │ │ + bleq 48ebc │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r7, sp, lr}^ │ │ │ │ - blvc 1c8784 <__bss_end__@@Base+0x121b4c> │ │ │ │ - blvs 48798 │ │ │ │ - blvc 2089d8 <__bss_end__@@Base+0x161da0> │ │ │ │ - blvc 2c8760 <__bss_end__@@Base+0x221b28> │ │ │ │ - bleq 2c87a4 <__bss_end__@@Base+0x221b6c> │ │ │ │ - stmda r4!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 24876c <__bss_end__@@Base+0x1a1b34> │ │ │ │ - bleq 2c87b0 <__bss_end__@@Base+0x221b78> │ │ │ │ - ldmib r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bleq 1c8778 <__bss_end__@@Base+0x121b40> │ │ │ │ - blvs 48c3c │ │ │ │ - blvc 2487c0 <__bss_end__@@Base+0x1a1b88> │ │ │ │ - blvc 1208a40 <__bss_end__@@Base+0x1161e08> │ │ │ │ - blvc 148788 <__bss_end__@@Base+0xa1b50> │ │ │ │ + blvc 1c8ef4 <__bss_end__@@Base+0x122354> │ │ │ │ + blvs 48f08 │ │ │ │ + blvc 209148 <__bss_end__@@Base+0x1625a8> │ │ │ │ + blvc 2c8ed0 <__bss_end__@@Base+0x222330> │ │ │ │ + bleq 2c8f14 <__bss_end__@@Base+0x222374> │ │ │ │ + stc 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + bleq 248edc <__bss_end__@@Base+0x1a233c> │ │ │ │ + bleq 2c8f20 <__bss_end__@@Base+0x222380> │ │ │ │ + stcl 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ + bleq 1c8ee8 <__bss_end__@@Base+0x122348> │ │ │ │ + blvs 493ac │ │ │ │ + blvc 248f30 <__bss_end__@@Base+0x1a2390> │ │ │ │ + blvc 12091b0 <__bss_end__@@Base+0x1162610> │ │ │ │ + blvc 148ef8 <__bss_end__@@Base+0xa2358> │ │ │ │ cmnvs fp, #0, 6 │ │ │ │ movwcs lr, #69 @ 0x45 │ │ │ │ eors r6, ip, fp, lsr r3 │ │ │ │ - blvs ee7f64 <__bss_end__@@Base+0xe4132c> │ │ │ │ + blvs ee86d4 <__bss_end__@@Base+0xe41b34> │ │ │ │ @ instruction: 0xd104429a │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #59847 @ 0xe9c7 │ │ │ │ @ instruction: 0xf04fe005 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ ldmvs sl!, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ @@ -9964,20 +10467,20 @@ │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmvs sl!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ addseq r6, r9, fp, ror fp │ │ │ │ strmi r6, [fp], #-2875 @ 0xfffff4c5 │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 487f8 │ │ │ │ + blvc 48f68 │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ - blvs ee5ee0 <__bss_end__@@Base+0xe3f2a8> │ │ │ │ + blvs ee6650 <__bss_end__@@Base+0xe3fab0> │ │ │ │ @ instruction: 0xddbf2b02 │ │ │ │ movwcc r6, #7035 @ 0x1b7b │ │ │ │ - blvs 1ee5fec <__bss_end__@@Base+0x1e3f3b4> │ │ │ │ + blvs 1ee675c <__bss_end__@@Base+0x1e3fbbc> │ │ │ │ @ instruction: 0xddb62b02 │ │ │ │ @ instruction: 0xf04f68b9 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmvs fp!, {r1, r2, r4, r8, r9, sp} │ │ │ │ tstcs r6, #3457024 @ 0x34c000 │ │ │ │ stmib r1, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @@ -10005,86 +10508,86 @@ │ │ │ │ stc 1, cr6, [r7, #480] @ 0x1e0 │ │ │ │ teqvs r9, r2, lsl #22 │ │ │ │ eorsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf503697b │ │ │ │ @ instruction: 0xf8c773d0 │ │ │ │ ldmdbvs fp!, {r2, r5, r7, ip, sp}^ │ │ │ │ @ instruction: 0x31f8f893 │ │ │ │ - blcs 11be94 <__bss_end__@@Base+0x7525c> │ │ │ │ + blcs 11c604 <__bss_end__@@Base+0x75a64> │ │ │ │ subhi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ andeq r0, r0, sp, lsr r2 │ │ │ │ andeq r0, r0, r9, ror r2 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ strheq r0, [r0], -sp │ │ │ │ andeq r0, r0, pc, lsl #6 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 348908 <__bss_end__@@Base+0x2a1cd0> │ │ │ │ + blvs 349078 <__bss_end__@@Base+0x2a24d8> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 288a10 <__bss_end__@@Base+0x1e1dd8> │ │ │ │ - bpl ffa08da4 <__bss_end__@@Base+0xff96216c> │ │ │ │ - blvc c8928 <__bss_end__@@Base+0x21cf0> │ │ │ │ - blvc 208b64 <__bss_end__@@Base+0x161f2c> │ │ │ │ - blvc 208bac <__bss_end__@@Base+0x161f74> │ │ │ │ + bvc 289180 <__bss_end__@@Base+0x1e25e0> │ │ │ │ + bpl ffa09514 <__bss_end__@@Base+0xff962974> │ │ │ │ + blvc c9098 <__bss_end__@@Base+0x224f8> │ │ │ │ + blvc 2092d4 <__bss_end__@@Base+0x162734> │ │ │ │ + blvc 20931c <__bss_end__@@Base+0x16277c> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ @ instruction: 0xf8d77b00 │ │ │ │ ldc 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xf8d76b0e │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #122 @ 0x3fd00000 1.625 │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc c890c <__bss_end__@@Base+0x21cd4> │ │ │ │ + blvc c907c <__bss_end__@@Base+0x224dc> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 448954 <__bss_end__@@Base+0x3a1d1c> │ │ │ │ + blvs 4490c4 <__bss_end__@@Base+0x3a2524> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 308a5c <__bss_end__@@Base+0x261e24> │ │ │ │ - bpl ffa08df0 <__bss_end__@@Base+0xff9621b8> │ │ │ │ - blvc c8974 <__bss_end__@@Base+0x21d3c> │ │ │ │ - blvc 208bb0 <__bss_end__@@Base+0x161f78> │ │ │ │ - blvc 208bf8 <__bss_end__@@Base+0x161fc0> │ │ │ │ + bvc 3091cc <__bss_end__@@Base+0x26262c> │ │ │ │ + bpl ffa09560 <__bss_end__@@Base+0xff9629c0> │ │ │ │ + blvc c90e4 <__bss_end__@@Base+0x22544> │ │ │ │ + blvc 209320 <__bss_end__@@Base+0x162780> │ │ │ │ + blvc 209368 <__bss_end__@@Base+0x1627c8> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ ldmdavs sl!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ @ instruction: 0x33244614 │ │ │ │ muleq r7, r3, r8 │ │ │ │ andeq lr, r7, r4, lsl #17 │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldc 6, cr4, [r7, #100] @ 0x64 │ │ │ │ ldmdbvs r8!, {r1, r8, r9, fp}^ │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf103697b │ │ │ │ @ instruction: 0xf1070120 │ │ │ │ movwcs r0, #12312 @ 0x3018 │ │ │ │ @ instruction: 0xf7fd683a │ │ │ │ - mvns pc, r7, ror #26 │ │ │ │ - blvc c89bc <__bss_end__@@Base+0x21d84> │ │ │ │ - blvs 48e3c │ │ │ │ - blvc 1c8c04 <__bss_end__@@Base+0x121fcc> │ │ │ │ - blvs c89c8 <__bss_end__@@Base+0x21d90> │ │ │ │ - blvc 208c08 <__bss_end__@@Base+0x161fd0> │ │ │ │ - blvc 9c8990 <__bss_end__@@Base+0x921d58> │ │ │ │ + ldrh pc, [sp, #145]! @ 0x91 @ │ │ │ │ + blvc c912c <__bss_end__@@Base+0x2258c> │ │ │ │ + blvs 495ac │ │ │ │ + blvc 1c9374 <__bss_end__@@Base+0x1227d4> │ │ │ │ + blvs c9138 <__bss_end__@@Base+0x22598> │ │ │ │ + blvc 209378 <__bss_end__@@Base+0x1627d8> │ │ │ │ + blvc 9c9100 <__bss_end__@@Base+0x922560> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 3489c8 <__bss_end__@@Base+0x2a1d90> │ │ │ │ + blvs 349138 <__bss_end__@@Base+0x2a2598> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 288ad0 <__bss_end__@@Base+0x1e1e98> │ │ │ │ - bpl ffa08e64 <__bss_end__@@Base+0xff96222c> │ │ │ │ - blvc c89e8 <__bss_end__@@Base+0x21db0> │ │ │ │ - blvc 208c24 <__bss_end__@@Base+0x161fec> │ │ │ │ - blvs 208c6c <__bss_end__@@Base+0x162034> │ │ │ │ + bvc 289240 <__bss_end__@@Base+0x1e26a0> │ │ │ │ + bpl ffa095d4 <__bss_end__@@Base+0xff962a34> │ │ │ │ + blvc c9158 <__bss_end__@@Base+0x225b8> │ │ │ │ + blvc 209394 <__bss_end__@@Base+0x1627f4> │ │ │ │ + blvs 2093dc <__bss_end__@@Base+0x16283c> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 6c8ae8 <__bss_end__@@Base+0x621eb0> │ │ │ │ - bpl ffa08e7c <__bss_end__@@Base+0xff962244> │ │ │ │ - blvc 9c8a00 <__bss_end__@@Base+0x921dc8> │ │ │ │ - blvc 208c3c <__bss_end__@@Base+0x162004> │ │ │ │ - blvc 208c84 <__bss_end__@@Base+0x16204c> │ │ │ │ + bvc 6c9258 <__bss_end__@@Base+0x6226b8> │ │ │ │ + bpl ffa095ec <__bss_end__@@Base+0xff962a4c> │ │ │ │ + blvc 9c9170 <__bss_end__@@Base+0x9225d0> │ │ │ │ + blvc 2093ac <__bss_end__@@Base+0x16280c> │ │ │ │ + blvc 2093f4 <__bss_end__@@Base+0x162854> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ @ instruction: 0xf8d77b00 │ │ │ │ ldc 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xf8d76b0e │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #122 @ 0x3fd00000 1.625 │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ @@ -10093,126 +10596,126 @@ │ │ │ │ @ instruction: 0xf8d76b07 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1b │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d22 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc c89fc <__bss_end__@@Base+0x21dc4> │ │ │ │ + blvc c916c <__bss_end__@@Base+0x225cc> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 448a44 <__bss_end__@@Base+0x3a1e0c> │ │ │ │ + blvs 4491b4 <__bss_end__@@Base+0x3a2614> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 308b4c <__bss_end__@@Base+0x261f14> │ │ │ │ - bpl ffa08ee0 <__bss_end__@@Base+0xff9622a8> │ │ │ │ - blvc c8a64 <__bss_end__@@Base+0x21e2c> │ │ │ │ - blvc 208ca0 <__bss_end__@@Base+0x162068> │ │ │ │ - blvs 208ce8 <__bss_end__@@Base+0x1620b0> │ │ │ │ + bvc 3092bc <__bss_end__@@Base+0x26271c> │ │ │ │ + bpl ffa09650 <__bss_end__@@Base+0xff962ab0> │ │ │ │ + blvc c91d4 <__bss_end__@@Base+0x22634> │ │ │ │ + blvc 209410 <__bss_end__@@Base+0x162870> │ │ │ │ + blvs 209458 <__bss_end__@@Base+0x1628b8> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 748b64 <__bss_end__@@Base+0x6a1f2c> │ │ │ │ - bpl ffa08ef8 <__bss_end__@@Base+0xff9622c0> │ │ │ │ - blvc 9c8a7c <__bss_end__@@Base+0x921e44> │ │ │ │ - blvc 208cb8 <__bss_end__@@Base+0x162080> │ │ │ │ - blvc 208d00 <__bss_end__@@Base+0x1620c8> │ │ │ │ + bvc 7492d4 <__bss_end__@@Base+0x6a2734> │ │ │ │ + bpl ffa09668 <__bss_end__@@Base+0xff962ac8> │ │ │ │ + blvc 9c91ec <__bss_end__@@Base+0x92264c> │ │ │ │ + blvc 209428 <__bss_end__@@Base+0x162888> │ │ │ │ + blvc 209470 <__bss_end__@@Base+0x1628d0> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ @ instruction: 0xf8d77b04 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #121 @ 0x3fc80000 1.5625000 │ │ │ │ @ instruction: 0xf8d76ae7 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1a │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d23, #119 @ 0x3fb80000 1.4375000 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bvc 48b68 │ │ │ │ + bvc 492d8 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 2c8bb0 <__bss_end__@@Base+0x221f78> │ │ │ │ - bvs ffa08f44 <__bss_end__@@Base+0xff96230c> │ │ │ │ + bvc 2c9320 <__bss_end__@@Base+0x222780> │ │ │ │ + bvs ffa096b4 <__bss_end__@@Base+0xff962b14> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 708bbc <__bss_end__@@Base+0x661f84> │ │ │ │ - bpl ffa08f50 <__bss_end__@@Base+0xff962318> │ │ │ │ - blvc c8ad4 <__bss_end__@@Base+0x21e9c> │ │ │ │ - blvc 208d10 <__bss_end__@@Base+0x1620d8> │ │ │ │ - blvc 208d58 <__bss_end__@@Base+0x162120> │ │ │ │ - blvc ff209060 <__bss_end__@@Base+0xff162428> │ │ │ │ + bvc 70932c <__bss_end__@@Base+0x66278c> │ │ │ │ + bpl ffa096c0 <__bss_end__@@Base+0xff962b20> │ │ │ │ + blvc c9244 <__bss_end__@@Base+0x226a4> │ │ │ │ + blvc 209480 <__bss_end__@@Base+0x1628e0> │ │ │ │ + blvc 2094c8 <__bss_end__@@Base+0x162928> │ │ │ │ + blvc ff2097d0 <__bss_end__@@Base+0xff162c30> │ │ │ │ stcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xf8d77a01 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #123 @ 0x3fd80000 1.6875000 │ │ │ │ @ instruction: 0xf8d76ae7 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1c │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d23, #119 @ 0x3fb80000 1.4375000 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bvc c8bc4 <__bss_end__@@Base+0x21f8c> │ │ │ │ + bvc c9334 <__bss_end__@@Base+0x22794> │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldc 6, cr4, [r7, #100] @ 0x64 │ │ │ │ ldmdbvs r8!, {r1, r8, r9, fp}^ │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf103697b │ │ │ │ @ instruction: 0xf1070120 │ │ │ │ movwcs r0, #12312 @ 0x3018 │ │ │ │ @ instruction: 0xf7fd683a │ │ │ │ - teqp sp, r7, lsr #25 @ p-variant is OBSOLETE │ │ │ │ + teqp sp, r1 @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7693a │ │ │ │ ldrmi r3, [r5], -r4, lsr #1 │ │ │ │ ldrteq pc, [r0], #-259 @ 0xfffffefd @ │ │ │ │ - strgt ip, [pc, #-3087] @ c8dd │ │ │ │ + strgt ip, [pc, #-3087] @ d04d │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf8d7687a │ │ │ │ ldrmi r3, [r4], -r4, lsr #1 │ │ │ │ ldm r3, {r2, r5, r8, r9, ip, sp} │ │ │ │ stm r4, {r0, r1, r2} │ │ │ │ ldmdavs sl!, {r0, r1, r2} │ │ │ │ @ instruction: 0x4610697b │ │ │ │ addcs r3, r0, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf7f54619 │ │ │ │ - tst pc, ip, lsl #29 │ │ │ │ + @ instruction: 0xe11feab0 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 348b6c <__bss_end__@@Base+0x2a1f34> │ │ │ │ + blvs 3492dc <__bss_end__@@Base+0x2a273c> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 288c74 <__bss_end__@@Base+0x1e203c> │ │ │ │ - bpl ffa09008 <__bss_end__@@Base+0xff9623d0> │ │ │ │ - blvc c8b8c <__bss_end__@@Base+0x21f54> │ │ │ │ - blvc 208dc8 <__bss_end__@@Base+0x162190> │ │ │ │ - blvc 208e10 <__bss_end__@@Base+0x1621d8> │ │ │ │ + bvc 2893e4 <__bss_end__@@Base+0x1e2844> │ │ │ │ + bpl ffa09778 <__bss_end__@@Base+0xff962bd8> │ │ │ │ + blvc c92fc <__bss_end__@@Base+0x2275c> │ │ │ │ + blvc 209538 <__bss_end__@@Base+0x162998> │ │ │ │ + blvc 209580 <__bss_end__@@Base+0x1629e0> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ @ instruction: 0xf8d77b00 │ │ │ │ ldc 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xf8d76b0e │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #122 @ 0x3fd00000 1.625 │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc c8b70 <__bss_end__@@Base+0x21f38> │ │ │ │ + blvc c92e0 <__bss_end__@@Base+0x22740> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 448bb8 <__bss_end__@@Base+0x3a1f80> │ │ │ │ + blvs 449328 <__bss_end__@@Base+0x3a2788> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 308cc0 <__bss_end__@@Base+0x262088> │ │ │ │ - bpl ffa09054 <__bss_end__@@Base+0xff96241c> │ │ │ │ - blvc c8bd8 <__bss_end__@@Base+0x21fa0> │ │ │ │ - blvc 208e14 <__bss_end__@@Base+0x1621dc> │ │ │ │ - blvc 208e5c <__bss_end__@@Base+0x162224> │ │ │ │ + bvc 309430 <__bss_end__@@Base+0x262890> │ │ │ │ + bpl ffa097c4 <__bss_end__@@Base+0xff962c24> │ │ │ │ + blvc c9348 <__bss_end__@@Base+0x227a8> │ │ │ │ + blvc 209584 <__bss_end__@@Base+0x1629e4> │ │ │ │ + blvc 2095cc <__bss_end__@@Base+0x162a2c> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ ldmdavs sl!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ @ instruction: 0x33244614 │ │ │ │ muleq r7, r3, r8 │ │ │ │ andeq lr, r7, r4, lsl #17 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x33204610 │ │ │ │ ldrmi r2, [r9], -r0, lsl #5 │ │ │ │ - mcr 7, 2, pc, cr0, cr5, {7} @ │ │ │ │ + b 194bcf0 <__bss_end__@@Base+0x18a5150> │ │ │ │ ldc 0, cr14, [r7, #848] @ 0x350 │ │ │ │ vmov.f64 d7, #98 @ 0x3f100000 0.5625000 │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ @ instruction: 0xf8d77b26 │ │ │ │ @@ -10226,29 +10729,29 @@ │ │ │ │ @ instruction: 0xf8d76b07 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1a │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d22 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 48c10 │ │ │ │ + blvc 49380 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - blvs 3c8c58 <__bss_end__@@Base+0x322020> │ │ │ │ + blvs 3c93c8 <__bss_end__@@Base+0x322828> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 2c8d60 <__bss_end__@@Base+0x222128> │ │ │ │ - bpl ffa090f4 <__bss_end__@@Base+0xff9624bc> │ │ │ │ - blvc c8c78 <__bss_end__@@Base+0x22040> │ │ │ │ - blvc 208eb4 <__bss_end__@@Base+0x16227c> │ │ │ │ - blvs 208efc <__bss_end__@@Base+0x1622c4> │ │ │ │ + bvc 2c94d0 <__bss_end__@@Base+0x222930> │ │ │ │ + bpl ffa09864 <__bss_end__@@Base+0xff962cc4> │ │ │ │ + blvc c93e8 <__bss_end__@@Base+0x22848> │ │ │ │ + blvc 209624 <__bss_end__@@Base+0x162a84> │ │ │ │ + blvs 20966c <__bss_end__@@Base+0x162acc> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 708d78 <__bss_end__@@Base+0x662140> │ │ │ │ - bpl ffa0910c <__bss_end__@@Base+0xff9624d4> │ │ │ │ - blvc 9c8c90 <__bss_end__@@Base+0x922058> │ │ │ │ - blvc 208ecc <__bss_end__@@Base+0x162294> │ │ │ │ - blvc 208f14 <__bss_end__@@Base+0x1622dc> │ │ │ │ + bvc 7094e8 <__bss_end__@@Base+0x662948> │ │ │ │ + bpl ffa0987c <__bss_end__@@Base+0xff962cdc> │ │ │ │ + blvc 9c9400 <__bss_end__@@Base+0x922860> │ │ │ │ + blvc 20963c <__bss_end__@@Base+0x162a9c> │ │ │ │ + blvc 209684 <__bss_end__@@Base+0x162ae4> │ │ │ │ @ instruction: 0xed83693b │ │ │ │ @ instruction: 0xf8d77b02 │ │ │ │ ldc 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xf8d76b10 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #123 @ 0x3fd80000 1.6875000 │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ @@ -10257,69 +10760,69 @@ │ │ │ │ @ instruction: 0xf8d76b07 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1c │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d22 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 148c8c <__bss_end__@@Base+0xa2054> │ │ │ │ + blvc 1493fc <__bss_end__@@Base+0xa285c> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 288dd4 <__bss_end__@@Base+0x1e219c> │ │ │ │ - bvs ffa09168 <__bss_end__@@Base+0xff962530> │ │ │ │ + bvc 289544 <__bss_end__@@Base+0x1e29a4> │ │ │ │ + bvs ffa098d8 <__bss_end__@@Base+0xff962d38> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 6c8de0 <__bss_end__@@Base+0x6221a8> │ │ │ │ - bpl ffa09174 <__bss_end__@@Base+0xff96253c> │ │ │ │ - blvc c8cf8 <__bss_end__@@Base+0x220c0> │ │ │ │ - blvc 208f34 <__bss_end__@@Base+0x1622fc> │ │ │ │ - blvc 208f7c <__bss_end__@@Base+0x162344> │ │ │ │ - blvc ff209284 <__bss_end__@@Base+0xff16264c> │ │ │ │ + bvc 6c9550 <__bss_end__@@Base+0x6229b0> │ │ │ │ + bpl ffa098e4 <__bss_end__@@Base+0xff962d44> │ │ │ │ + blvc c9468 <__bss_end__@@Base+0x228c8> │ │ │ │ + blvc 2096a4 <__bss_end__@@Base+0x162b04> │ │ │ │ + blvc 2096ec <__bss_end__@@Base+0x162b4c> │ │ │ │ + blvc ff2099f4 <__bss_end__@@Base+0xff162e54> │ │ │ │ stcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xf8d77a00 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ vmov.f32 s14, #122 @ 0x3fd00000 1.625 │ │ │ │ @ instruction: 0xf8d76ae7 │ │ │ │ ldcl 0, cr3, [r3, #656] @ 0x290 │ │ │ │ @ instruction: 0xeeb77a1b │ │ │ │ vldr s10, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d23, #119 @ 0x3fb80000 1.4375000 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bvc 88de8 <__bss_start@@Base+0x2dd48> │ │ │ │ + bvc 89558 <__bss_start@@Base+0x2e550> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 308e30 <__bss_end__@@Base+0x2621f8> │ │ │ │ - bvs ffa091c4 <__bss_end__@@Base+0xff96258c> │ │ │ │ + bvc 3095a0 <__bss_end__@@Base+0x262a00> │ │ │ │ + bvs ffa09934 <__bss_end__@@Base+0xff962d94> │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ - bvc 748e3c <__bss_end__@@Base+0x6a2204> │ │ │ │ - bpl ffa091d0 <__bss_end__@@Base+0xff962598> │ │ │ │ - blvc c8d54 <__bss_end__@@Base+0x2211c> │ │ │ │ - blvc 208f90 <__bss_end__@@Base+0x162358> │ │ │ │ - blvc 208fd8 <__bss_end__@@Base+0x1623a0> │ │ │ │ - blvc ff2092e0 <__bss_end__@@Base+0xff1626a8> │ │ │ │ + bvc 7495ac <__bss_end__@@Base+0x6a2a0c> │ │ │ │ + bpl ffa09940 <__bss_end__@@Base+0xff962da0> │ │ │ │ + blvc c94c4 <__bss_end__@@Base+0x22924> │ │ │ │ + blvc 209700 <__bss_end__@@Base+0x162b60> │ │ │ │ + blvc 209748 <__bss_end__@@Base+0x162ba8> │ │ │ │ + blvc ff209a50 <__bss_end__@@Base+0xff162eb0> │ │ │ │ stcl 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs sl!, {r1, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0x4610697b │ │ │ │ addcs r3, r0, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf7f54619 │ │ │ │ - ands lr, sp, sl, lsl #27 │ │ │ │ + ands lr, sp, lr, lsr #19 │ │ │ │ @ instruction: 0xf8d7693a │ │ │ │ ldrmi r3, [r5], -r4, lsr #1 │ │ │ │ ldrteq pc, [r0], #-259 @ 0xfffffefd @ │ │ │ │ - strgt ip, [pc, #-3087] @ cb1d │ │ │ │ + strgt ip, [pc, #-3087] @ d28d │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf8d7687a │ │ │ │ ldrmi r3, [r4], -r4, lsr #1 │ │ │ │ ldm r3, {r2, r5, r8, r9, ip, sp} │ │ │ │ stm r4, {r0, r1, r2} │ │ │ │ ldmdavs sl!, {r0, r1, r2} │ │ │ │ @ instruction: 0x4610697b │ │ │ │ addcs r3, r0, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf7f54619 │ │ │ │ - svclt 0x0000ed6c │ │ │ │ + svclt 0x0000e990 │ │ │ │ strcc fp, [r8, r0, lsl #30]! │ │ │ │ ldclt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @@ -10328,15 +10831,15 @@ │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r8, r9, sp}^ │ │ │ │ movwcs lr, #18899 @ 0x49d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ svclt 0x00002300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ - blvc 14b910 <__bss_end__@@Base+0xa4cd8> │ │ │ │ + blvc 14c080 <__bss_end__@@Base+0xa54e0> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b089 │ │ │ │ stc 1, cr6, [r7, #992] @ 0x3e0 │ │ │ │ vstr d0, [r7, #16] │ │ │ │ vstr d1, [r7, #8] │ │ │ │ ldmibvs r9!, {r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #18903 @ 0x49d7 │ │ │ │ @@ -10350,29 +10853,29 @@ │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ smlallt fp, r3, r0, r5 │ │ │ │ @ instruction: 0xf507af00 │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ @ instruction: 0x601873ba │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ - bleq 48e00 │ │ │ │ + bleq 49570 │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73bcf5a3 │ │ │ │ @ instruction: 0xf5076019 │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ andsvs r7, sl, r2, asr #7 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ @ instruction: 0xf5073184 │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 48e68 │ │ │ │ + blvc 495d8 │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ - blvs 48e70 │ │ │ │ - blvs ff2092f8 <__bss_end__@@Base+0xff1626c0> │ │ │ │ - blx 4493f0 <__bss_end__@@Base+0x3a27b8> │ │ │ │ + blvs 495e0 │ │ │ │ + blvs ff209a68 <__bss_end__@@Base+0xff162ec8> │ │ │ │ + blx 449b60 <__bss_end__@@Base+0x3a2fc0> │ │ │ │ @ instruction: 0xf8d7dd06 │ │ │ │ @ instruction: 0xf0433184 │ │ │ │ @ instruction: 0xf8c70301 │ │ │ │ smlalbb r3, ip, r4, r1 │ │ │ │ orrseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ addvc pc, lr, #29360128 @ 0x1c00000 │ │ │ │ lslvc pc, r7, #10 @ │ │ │ │ @@ -10387,18 +10890,18 @@ │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vldr d6, [r7] │ │ │ │ @ instruction: 0xee367b50 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ @ instruction: 0xf5077b4a │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ ldmdavs fp, {r2, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvs c8ed4 <__bss_end__@@Base+0x2229c> │ │ │ │ - blvc 14c8ee8 <__bss_end__@@Base+0x14222b0> │ │ │ │ - blvc 1209168 <__bss_end__@@Base+0x1162530> │ │ │ │ - blvc 1348eb0 <__bss_end__@@Base+0x12a2278> │ │ │ │ + blvs c9644 <__bss_end__@@Base+0x22aa4> │ │ │ │ + blvc 14c9658 <__bss_end__@@Base+0x1422ab8> │ │ │ │ + blvc 12098d8 <__bss_end__@@Base+0x1162d38> │ │ │ │ + blvc 1349620 <__bss_end__@@Base+0x12a2a80> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73bcf5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vldr d6, [r7, #16] │ │ │ │ @ instruction: 0xee367b54 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ vldr d7, [r7, #312] @ 0x138 │ │ │ │ @@ -10412,15 +10915,15 @@ │ │ │ │ vldr d5, [r7, #312] @ 0x138 │ │ │ │ vnmul.f64 d7, d5, d14 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ @ instruction: 0xf5077b5e │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvs c8f38 <__bss_end__@@Base+0x22300> │ │ │ │ + blvs c96a8 <__bss_end__@@Base+0x22b08> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73baf5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ vldr d7, [r7, #28] │ │ │ │ @ instruction: 0xeeb46b5e │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ @@ -10431,300 +10934,300 @@ │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ ldcl 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vmov.f32 s14, #114 @ 0x3f900000 1.125 │ │ │ │ @ instruction: 0xf5077ae7 │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ ldmdavs fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ - bvs 89084 <__bss_start@@Base+0x2dfe4> │ │ │ │ - bvs ff9c9418 <__bss_end__@@Base+0xff9227e0> │ │ │ │ + bvs 897f4 <__bss_start@@Base+0x2e7ec> │ │ │ │ + bvs ff9c9b88 <__bss_end__@@Base+0xff922fe8> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ ldcl 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vmov.f32 s10, #112 @ 0x3f800000 1.0 │ │ │ │ @ instruction: 0xf1075ae5 │ │ │ │ @ instruction: 0x46180318 │ │ │ │ - blcs 1189418 <__bss_end__@@Base+0x10e27e0> │ │ │ │ - blne 11c941c <__bss_end__@@Base+0x11227e4> │ │ │ │ - bleq 1209420 <__bss_end__@@Base+0x11627e8> │ │ │ │ - stc2l 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ - blvs 9c8fc4 <__bss_end__@@Base+0x92238c> │ │ │ │ + blcs 1189b88 <__bss_end__@@Base+0x10e2fe8> │ │ │ │ + blne 11c9b8c <__bss_end__@@Base+0x1122fec> │ │ │ │ + bleq 1209b90 <__bss_end__@@Base+0x1162ff0> │ │ │ │ + blx f4c0ca <__bss_end__@@Base+0xea552a> │ │ │ │ + blvs 9c9734 <__bss_end__@@Base+0x922b94> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 48fc0 │ │ │ │ - blvs 209210 <__bss_end__@@Base+0x1625d8> │ │ │ │ - blpl a48fd8 <__bss_end__@@Base+0x9a23a0> │ │ │ │ + blvc 49730 │ │ │ │ + blvs 209980 <__bss_end__@@Base+0x162de0> │ │ │ │ + blpl a49748 <__bss_end__@@Base+0x9a2ba8> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc c8fd4 <__bss_end__@@Base+0x2239c> │ │ │ │ - blvc 209220 <__bss_end__@@Base+0x1625e8> │ │ │ │ - blvs 209268 <__bss_end__@@Base+0x162630> │ │ │ │ - blpl ac8ff0 <__bss_end__@@Base+0xa223b8> │ │ │ │ + blvc c9744 <__bss_end__@@Base+0x22ba4> │ │ │ │ + blvc 209990 <__bss_end__@@Base+0x162df0> │ │ │ │ + blvs 2099d8 <__bss_end__@@Base+0x162e38> │ │ │ │ + blpl ac9760 <__bss_end__@@Base+0xa22bc0> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 148fec <__bss_end__@@Base+0xa23b4> │ │ │ │ - blvc 209238 <__bss_end__@@Base+0x162600> │ │ │ │ - blvc 209280 <__bss_end__@@Base+0x162648> │ │ │ │ - blvc 1748fc8 <__bss_end__@@Base+0x16a2390> │ │ │ │ - blvs bc900c <__bss_end__@@Base+0xb223d4> │ │ │ │ + blvc 14975c <__bss_end__@@Base+0xa2bbc> │ │ │ │ + blvc 2099a8 <__bss_end__@@Base+0x162e08> │ │ │ │ + blvc 2099f0 <__bss_end__@@Base+0x162e50> │ │ │ │ + blvc 1749738 <__bss_end__@@Base+0x16a2b98> │ │ │ │ + blvs bc977c <__bss_end__@@Base+0xb22bdc> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 249008 <__bss_end__@@Base+0x1a23d0> │ │ │ │ - blvs 209258 <__bss_end__@@Base+0x162620> │ │ │ │ - blpl c49020 <__bss_end__@@Base+0xba23e8> │ │ │ │ + blvc 249778 <__bss_end__@@Base+0x1a2bd8> │ │ │ │ + blvs 2099c8 <__bss_end__@@Base+0x162e28> │ │ │ │ + blpl c49790 <__bss_end__@@Base+0xba2bf0> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 2c901c <__bss_end__@@Base+0x2223e4> │ │ │ │ - blvc 209268 <__bss_end__@@Base+0x162630> │ │ │ │ - blvs 2092b0 <__bss_end__@@Base+0x162678> │ │ │ │ - blpl cc9038 <__bss_end__@@Base+0xc22400> │ │ │ │ + blvc 2c978c <__bss_end__@@Base+0x222bec> │ │ │ │ + blvc 2099d8 <__bss_end__@@Base+0x162e38> │ │ │ │ + blvs 209a20 <__bss_end__@@Base+0x162e80> │ │ │ │ + blpl cc97a8 <__bss_end__@@Base+0xc22c08> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 349034 <__bss_end__@@Base+0x2a23fc> │ │ │ │ - blvc 209280 <__bss_end__@@Base+0x162648> │ │ │ │ - blvc 2092c8 <__bss_end__@@Base+0x162690> │ │ │ │ - blvc 16c9010 <__bss_end__@@Base+0x16223d8> │ │ │ │ - blvs dc9054 <__bss_end__@@Base+0xd2241c> │ │ │ │ + blvc 3497a4 <__bss_end__@@Base+0x2a2c04> │ │ │ │ + blvc 2099f0 <__bss_end__@@Base+0x162e50> │ │ │ │ + blvc 209a38 <__bss_end__@@Base+0x162e98> │ │ │ │ + blvc 16c9780 <__bss_end__@@Base+0x1622be0> │ │ │ │ + blvs dc97c4 <__bss_end__@@Base+0xd22c24> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 449050 <__bss_end__@@Base+0x3a2418> │ │ │ │ - blvs 2092a0 <__bss_end__@@Base+0x162668> │ │ │ │ - blpl e49068 <__bss_end__@@Base+0xda2430> │ │ │ │ + blvc 4497c0 <__bss_end__@@Base+0x3a2c20> │ │ │ │ + blvs 209a10 <__bss_end__@@Base+0x162e70> │ │ │ │ + blpl e497d8 <__bss_end__@@Base+0xda2c38> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 4c9064 <__bss_end__@@Base+0x42242c> │ │ │ │ - blvc 2092b0 <__bss_end__@@Base+0x162678> │ │ │ │ - blvs 2092f8 <__bss_end__@@Base+0x1626c0> │ │ │ │ - blpl ec9080 <__bss_end__@@Base+0xe22448> │ │ │ │ + blvc 4c97d4 <__bss_end__@@Base+0x422c34> │ │ │ │ + blvc 209a20 <__bss_end__@@Base+0x162e80> │ │ │ │ + blvs 209a68 <__bss_end__@@Base+0x162ec8> │ │ │ │ + blpl ec97f0 <__bss_end__@@Base+0xe22c50> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73b8f5a3 │ │ │ │ - blvc 54907c <__bss_end__@@Base+0x4a2444> │ │ │ │ - blvc 2092c8 <__bss_end__@@Base+0x162690> │ │ │ │ - blvc 209310 <__bss_end__@@Base+0x1626d8> │ │ │ │ - blvc 1649058 <__bss_end__@@Base+0x15a2420> │ │ │ │ - blvc 174909c <__bss_end__@@Base+0x16a2464> │ │ │ │ - blvc 2092e0 <__bss_end__@@Base+0x1626a8> │ │ │ │ - blvs 49524 │ │ │ │ - blvc 1209324 <__bss_end__@@Base+0x11626ec> │ │ │ │ - blvc 174906c <__bss_end__@@Base+0x16a2434> │ │ │ │ - blvc 16c90b0 <__bss_end__@@Base+0x1622478> │ │ │ │ - blvc 2092f4 <__bss_end__@@Base+0x1626bc> │ │ │ │ - blvs 49538 │ │ │ │ - blvc 1209338 <__bss_end__@@Base+0x1162700> │ │ │ │ - blvc 16c9080 <__bss_end__@@Base+0x1622448> │ │ │ │ - blvc 16490c4 <__bss_end__@@Base+0x15a248c> │ │ │ │ - blvc 209308 <__bss_end__@@Base+0x1626d0> │ │ │ │ - blvs 4954c │ │ │ │ - blvc 120934c <__bss_end__@@Base+0x1162714> │ │ │ │ - blvc 1649094 <__bss_end__@@Base+0x15a245c> │ │ │ │ - blvc 17490d8 <__bss_end__@@Base+0x16a24a0> │ │ │ │ - blvs 20931c <__bss_end__@@Base+0x1626e4> │ │ │ │ - blvc 16c90e0 <__bss_end__@@Base+0x16224a8> │ │ │ │ - blvc 209324 <__bss_end__@@Base+0x1626ec> │ │ │ │ - blvs 209364 <__bss_end__@@Base+0x16272c> │ │ │ │ - blvc 16490ec <__bss_end__@@Base+0x15a24b4> │ │ │ │ - blvc 209330 <__bss_end__@@Base+0x1626f8> │ │ │ │ - blvc 209370 <__bss_end__@@Base+0x162738> │ │ │ │ - blvc 15c90b8 <__bss_end__@@Base+0x1522480> │ │ │ │ + blvc 5497ec <__bss_end__@@Base+0x4a2c4c> │ │ │ │ + blvc 209a38 <__bss_end__@@Base+0x162e98> │ │ │ │ + blvc 209a80 <__bss_end__@@Base+0x162ee0> │ │ │ │ + blvc 16497c8 <__bss_end__@@Base+0x15a2c28> │ │ │ │ + blvc 174980c <__bss_end__@@Base+0x16a2c6c> │ │ │ │ + blvc 209a50 <__bss_end__@@Base+0x162eb0> │ │ │ │ + blvs 49c94 │ │ │ │ + blvc 1209a94 <__bss_end__@@Base+0x1162ef4> │ │ │ │ + blvc 17497dc <__bss_end__@@Base+0x16a2c3c> │ │ │ │ + blvc 16c9820 <__bss_end__@@Base+0x1622c80> │ │ │ │ + blvc 209a64 <__bss_end__@@Base+0x162ec4> │ │ │ │ + blvs 49ca8 │ │ │ │ + blvc 1209aa8 <__bss_end__@@Base+0x1162f08> │ │ │ │ + blvc 16c97f0 <__bss_end__@@Base+0x1622c50> │ │ │ │ + blvc 1649834 <__bss_end__@@Base+0x15a2c94> │ │ │ │ + blvc 209a78 <__bss_end__@@Base+0x162ed8> │ │ │ │ + blvs 49cbc │ │ │ │ + blvc 1209abc <__bss_end__@@Base+0x1162f1c> │ │ │ │ + blvc 1649804 <__bss_end__@@Base+0x15a2c64> │ │ │ │ + blvc 1749848 <__bss_end__@@Base+0x16a2ca8> │ │ │ │ + blvs 209a8c <__bss_end__@@Base+0x162eec> │ │ │ │ + blvc 16c9850 <__bss_end__@@Base+0x1622cb0> │ │ │ │ + blvc 209a94 <__bss_end__@@Base+0x162ef4> │ │ │ │ + blvs 209ad4 <__bss_end__@@Base+0x162f34> │ │ │ │ + blvc 164985c <__bss_end__@@Base+0x15a2cbc> │ │ │ │ + blvc 209aa0 <__bss_end__@@Base+0x162f00> │ │ │ │ + blvc 209ae0 <__bss_end__@@Base+0x162f40> │ │ │ │ + blvc 15c9828 <__bss_end__@@Base+0x1522c88> │ │ │ │ bicvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73baf5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xf5076b04 │ │ │ │ @ instruction: 0xf5a373c4 │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 149104 <__bss_end__@@Base+0xa24cc> │ │ │ │ - blvc 209354 <__bss_end__@@Base+0x16271c> │ │ │ │ - blvs 15c911c <__bss_end__@@Base+0x15224e4> │ │ │ │ - blvs ff209594 <__bss_end__@@Base+0xff16295c> │ │ │ │ - blx 44968c <__bss_end__@@Base+0x3a2a54> │ │ │ │ + blvc 149874 <__bss_end__@@Base+0xa2cd4> │ │ │ │ + blvc 209ac4 <__bss_end__@@Base+0x162f24> │ │ │ │ + blvs 15c988c <__bss_end__@@Base+0x1522cec> │ │ │ │ + blvs ff209d04 <__bss_end__@@Base+0xff163164> │ │ │ │ + blx 449dfc <__bss_end__@@Base+0x3a325c> │ │ │ │ @ instruction: 0xf8d7dd05 │ │ │ │ @ instruction: 0xf0433184 │ │ │ │ @ instruction: 0xf8c70304 │ │ │ │ @ instruction: 0xf8d73184 │ │ │ │ ldrmi r3, [r8], -r4, lsl #3 │ │ │ │ strbvc pc, [r6, r7, lsl #10] @ │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ adclt fp, r0, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ movwcs r6, #4155 @ 0x103b │ │ │ │ andcs r6, r6, #65798144 @ 0x3ec0000 │ │ │ │ ldmvs r8!, {r8, sp}^ │ │ │ │ - b ff14bad4 <__bss_end__@@Base+0xff0a4e9c> │ │ │ │ - blcs 1027cf0 <__bss_end__@@Base+0xf810b8> │ │ │ │ + mcr 7, 7, pc, cr6, cr4, {7} @ │ │ │ │ + blcs 1028460 <__bss_end__@@Base+0xf818c0> │ │ │ │ movwcs sp, #11521 @ 0x2d01 │ │ │ │ @ instruction: 0xf107e08d │ │ │ │ ldmvs sl!, {r3, r4, r8, r9} │ │ │ │ ldrmi r2, [r8], -r1, asr #2 │ │ │ │ - @ instruction: 0xf8fcf006 │ │ │ │ - blcs 27c08 │ │ │ │ + ldc2 0, cr15, [r0, #20]! │ │ │ │ + blcs 28378 │ │ │ │ @ instruction: 0xf107d007 │ │ │ │ ldmdavs sl!, {r2, r3, r4, r6, r8, r9} │ │ │ │ @ instruction: 0x46182111 │ │ │ │ - @ instruction: 0xf8f2f006 │ │ │ │ + stc2 0, cr15, [r6, #20]! │ │ │ │ @ instruction: 0xf107e007 │ │ │ │ - bmi fce8a4 <__bss_end__@@Base+0xf27c6c> │ │ │ │ + bmi fcf014 <__bss_end__@@Base+0xf28474> │ │ │ │ tstcs r1, sl, ror r4 │ │ │ │ - @ instruction: 0xf0064618 │ │ │ │ - @ instruction: 0xf107f8e9 │ │ │ │ + @ instruction: 0xf0054618 │ │ │ │ + @ instruction: 0xf107fd9d │ │ │ │ @ instruction: 0x67bb0318 │ │ │ │ cmppeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ svcvs 0x00b84619 │ │ │ │ - stc 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ + stmdb r0!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x007b6778 │ │ │ │ rsble r2, r5, r0, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ subscc pc, ip, r7, lsl #17 │ │ │ │ @ instruction: 0xf8872300 │ │ │ │ svcvs 0x007b305d │ │ │ │ @ instruction: 0xf107617b │ │ │ │ andcs r0, r0, #20, 6 @ 0x50000000 │ │ │ │ svcvs 0x00b84619 │ │ │ │ - bl fe4cbb4c <__bss_end__@@Base+0xfe424f14> │ │ │ │ + svc 0x00b6f7f4 │ │ │ │ svcvs 0x003b6738 │ │ │ │ - blle d8780 <__bss_end__@@Base+0x31b48> │ │ │ │ + blle d8ef0 <__bss_end__@@Base+0x32350> │ │ │ │ @ instruction: 0xf5b36f3b │ │ │ │ - blle 5d988 <__bss_start@@Base+0x28e8> │ │ │ │ + blle 5e0f8 <__bss_start@@Base+0x30f0> │ │ │ │ sub r2, ip, r3, lsl #6 │ │ │ │ addslt r6, sl, #59, 30 @ 0xec │ │ │ │ @ instruction: 0x801a68fb │ │ │ │ svcvs 0x007a697b │ │ │ │ mulle r1, sl, r2 │ │ │ │ sub r2, r2, r4, lsl #6 │ │ │ │ movwcc r6, #8059 @ 0x1f7b │ │ │ │ @ instruction: 0xf10767bb │ │ │ │ @ instruction: 0x4619035c │ │ │ │ @ instruction: 0xf7f56fb8 │ │ │ │ - @ instruction: 0x6778ecda │ │ │ │ - blcs 299a4 │ │ │ │ + @ instruction: 0x6778e8f0 │ │ │ │ + blcs 2a114 │ │ │ │ svcvs 0x007bd034 │ │ │ │ @ instruction: 0xf107617b │ │ │ │ andcs r0, r0, #20, 6 @ 0x50000000 │ │ │ │ svcvs 0x00b84619 │ │ │ │ - bl 1a4bba0 <__bss_end__@@Base+0x19a4f68> │ │ │ │ + svc 0x008cf7f4 │ │ │ │ svcvs 0x003b6738 │ │ │ │ - blle d87d4 <__bss_end__@@Base+0x31b9c> │ │ │ │ + blle d8f44 <__bss_end__@@Base+0x323a4> │ │ │ │ @ instruction: 0xf5b36f3b │ │ │ │ - blle 5d9dc <__bss_start@@Base+0x293c> │ │ │ │ + blle 5e14c <__bss_start@@Base+0x3144> │ │ │ │ eor r2, r2, r3, lsl #6 │ │ │ │ addslt r6, sl, #59, 30 @ 0xec │ │ │ │ ldrshhi r6, [sl], #-139 @ 0xffffff75 │ │ │ │ svcvs 0x007a697b │ │ │ │ mulle r1, sl, r2 │ │ │ │ ands r2, r8, r4, lsl #6 │ │ │ │ movwcc r6, #8059 @ 0x1f7b │ │ │ │ andcs r6, r0, #49020928 @ 0x2ec0000 │ │ │ │ svcvs 0x00b82100 │ │ │ │ - bl 134bbd8 <__bss_end__@@Base+0x12a4fa0> │ │ │ │ + svc 0x0070f7f4 │ │ │ │ svcvs 0x003b6738 │ │ │ │ - blle d880c <__bss_end__@@Base+0x31bd4> │ │ │ │ + blle d8f7c <__bss_end__@@Base+0x323dc> │ │ │ │ @ instruction: 0xf5b36f3b │ │ │ │ - blle 5da14 <__bss_start@@Base+0x2974> │ │ │ │ + blle 5e184 <__bss_start@@Base+0x317c> │ │ │ │ and r2, r6, r3, lsl #6 │ │ │ │ addslt r6, sl, #59, 30 @ 0xec │ │ │ │ @ instruction: 0x809a68fb │ │ │ │ ldrbvs r2, [fp, r0, lsl #6]! │ │ │ │ ssub8mi r6, r8, fp │ │ │ │ ldrtmi r3, [sp], r0, lsl #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - ldrdeq r1, [r4], -r4 │ │ │ │ + andeq r0, r4, r4, lsl #21 │ │ │ │ addlt fp, lr, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ adcs r2, r5, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ - @ instruction: 0xf7f5607b │ │ │ │ - @ instruction: 0x4603eb9c │ │ │ │ + @ instruction: 0xf7f4607b │ │ │ │ + strmi lr, [r3], -r0, asr #31 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ subseq r7, fp, fp, lsl r8 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwpl pc, #1027 @ 0x403 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ cmnvs fp, #0, 6 │ │ │ │ - bl fe34bc44 <__bss_end__@@Base+0xfe2a500c> │ │ │ │ + svc 0x00b0f7f4 │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 26884 │ │ │ │ + blcs 26ff4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r4, r7, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r8, r9, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ - bl 1e4bc6c <__bss_end__@@Base+0x1da5034> │ │ │ │ + svc 0x009cf7f4 │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 268ac │ │ │ │ + blcs 2701c │ │ │ │ ldmdavs sl!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bne ff4e89a0 <__bss_end__@@Base+0xff441d68> │ │ │ │ + bne ff4e9110 <__bss_end__@@Base+0xff442570> │ │ │ │ vstrle d2, [r1, #-20] @ 0xffffffec │ │ │ │ rsbs r2, fp, r0, lsl #6 │ │ │ │ - blvs ee7ea8 <__bss_end__@@Base+0xe41270> │ │ │ │ + blvs ee8618 <__bss_end__@@Base+0xe41a78> │ │ │ │ @ instruction: 0x461a1ad3 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x46186b39 │ │ │ │ - b febcbca4 <__bss_end__@@Base+0xfeb2506c> │ │ │ │ - blvs ee7ebc <__bss_end__@@Base+0xe41284> │ │ │ │ + mrc 7, 6, APSR_nzcv, cr2, cr4, {7} │ │ │ │ + blvs ee862c <__bss_end__@@Base+0xe41a8c> │ │ │ │ teqcc r8, #864256 @ 0xd3000 │ │ │ │ andcs r4, r0, #989855744 @ 0x3b000000 │ │ │ │ stccs 8, cr15, [ip], #-12 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ - @ instruction: 0xf7f54618 │ │ │ │ - strmi lr, [r2], -r6, lsl #22 │ │ │ │ + @ instruction: 0xf7f44618 │ │ │ │ + strmi lr, [r2], -sl, lsr #30 │ │ │ │ addseq r6, fp, fp, ror fp │ │ │ │ ldrtmi r3, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stccs 8, cr15, [r4], #-268 @ 0xfffffef4 │ │ │ │ - blcs a8ae8 <__bss_end__@@Base+0x1eb0> │ │ │ │ - blvs 1f02120 <__bss_end__@@Base+0x1e5b4e8> │ │ │ │ + blcs a9258 <__bss_end__@@Base+0x26b8> │ │ │ │ + blvs 1f02890 <__bss_end__@@Base+0x1e5bcf0> │ │ │ │ teqcc r8, #155 @ 0x9b │ │ │ │ @ instruction: 0xf853443b │ │ │ │ @ instruction: 0xf5b33c24 │ │ │ │ - blle 31db10 <__bss_end__@@Base+0x276ed8> │ │ │ │ - blcs a8b00 <__bss_end__@@Base+0x1ec8> │ │ │ │ - blvs 1f01d34 <__bss_end__@@Base+0x1e5b0fc> │ │ │ │ + blle 31e280 <__bss_end__@@Base+0x2776e0> │ │ │ │ + blcs a9270 <__bss_end__@@Base+0x26d0> │ │ │ │ + blvs 1f024a4 <__bss_end__@@Base+0x1e5b904> │ │ │ │ teqcc r8, #155 @ 0x9b │ │ │ │ @ instruction: 0xf853443b │ │ │ │ - blcs fffdcdb4 <__bss_end__@@Base+0xfff3617c> │ │ │ │ + blcs fffdd524 <__bss_end__@@Base+0xfff36984> │ │ │ │ movwcs sp, #3329 @ 0xd01 │ │ │ │ - blvs 1f05e3c <__bss_end__@@Base+0x1e5f204> │ │ │ │ + blvs 1f065ac <__bss_end__@@Base+0x1e5fa0c> │ │ │ │ cmnvs fp, #67108864 @ 0x4000000 │ │ │ │ - blcs 1e8b20 <__bss_end__@@Base+0x141ee8> │ │ │ │ + blcs 1e9290 <__bss_end__@@Base+0x1426f0> │ │ │ │ ldmdavs fp!, {r0, r3, ip, lr, pc}^ │ │ │ │ - blcs babda8 <__bss_end__@@Base+0xb05170> │ │ │ │ + blcs bac518 <__bss_end__@@Base+0xb05978> │ │ │ │ movwcs sp, #1 │ │ │ │ ldmdavs fp!, {r3, r4, r5, sp, lr, pc}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ svclt 0x0000e790 │ │ │ │ ldmdavs fp!, {r1, sp, lr, pc}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ - bl 64bd2c <__bss_end__@@Base+0x5a50f4> │ │ │ │ + svc 0x003cf7f4 │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 2296c │ │ │ │ + blcs 230dc │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 2bde0 │ │ │ │ + blcs 2c550 │ │ │ │ movwcs sp, #1 │ │ │ │ ldmdbvs fp!, {r2, r3, r4, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldmibvs fp!, {r1, r3, r4, ip, sp, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldmibvs fp!, {r1, r3, r4, r6, ip, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r9, ip, sp, pc} │ │ │ │ - bvs eedefc <__bss_end__@@Base+0xe472c4> │ │ │ │ + bvs eee66c <__bss_end__@@Base+0xe47acc> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ - bvs 1eea204 <__bss_end__@@Base+0x1e435cc> │ │ │ │ + bvs 1eea974 <__bss_end__@@Base+0x1e43dd4> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ - bvs feeea30c <__bss_end__@@Base+0xfee436d4> │ │ │ │ + bvs feeeaa7c <__bss_end__@@Base+0xfee43edc> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ - bvs ffeea414 <__bss_end__@@Base+0xffe437dc> │ │ │ │ + bvs ffeeab84 <__bss_end__@@Base+0xffe43fe4> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ movwcs r7, #4570 @ 0x11da │ │ │ │ @ instruction: 0x37384618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ strdlt fp, [r9], r0 │ │ │ │ rsbsvs sl, r8, r6, lsl #30 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @@ -10739,44 +11242,44 @@ │ │ │ │ ldmibvc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strls r9, [r3], #-772 @ 0xfffffcfc │ │ │ │ tstls r1, r2 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #4 │ │ │ │ stmdbmi r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ stmdami r6, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7f54478 │ │ │ │ - blmi 188e00 <__bss_end__@@Base+0xe21c8> │ │ │ │ + blmi 1885c8 <__bss_end__@@Base+0xe1a28> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - andeq r0, r4, r0, lsl lr │ │ │ │ - andeq sp, r4, r8, lsr r8 │ │ │ │ - andeq sp, r4, r0, lsr r8 │ │ │ │ + andeq r0, r4, r0, asr #15 │ │ │ │ + andeq sp, r4, r0, lsr r0 │ │ │ │ + andeq sp, r4, r8, lsr #32 │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2823 @ 0xfffff4f9 │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ ldrbtmi r4, [fp], #-2822 @ 0xfffff4fa │ │ │ │ andsvs r6, sl, sl, ror r8 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ - blvc 14bfb8 <__bss_end__@@Base+0xa5380> │ │ │ │ + blvc 14c728 <__bss_end__@@Base+0xa5b88> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq ip, r4, lr, ror r7 │ │ │ │ - andeq ip, r4, r6, ror r7 │ │ │ │ + andeq ip, r4, r6, lsl #1 │ │ │ │ + andeq ip, r4, lr, ror r0 │ │ │ │ umulllt fp, r7, r0, r5 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ stcmi 0, cr6, [r8], #-236 @ 0xffffff14 │ │ │ │ movwcs r4, #1148 @ 0x47c │ │ │ │ cmpcs sp, r0, lsr #4 │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ - ldc2 0, cr15, [lr, #20]! │ │ │ │ + blx 1cca5f4 <__bss_end__@@Base+0x1c23a54> │ │ │ │ eorcs r6, r0, #120, 2 │ │ │ │ ldmdbvs r8!, {r8, sp}^ │ │ │ │ - stmdb r6, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc 7, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ sbcslt r6, sl, #1769472 @ 0x1b0000 │ │ │ │ tstvc sl, fp, ror r9 │ │ │ │ sbcslt r6, sl, #12255232 @ 0xbb0000 │ │ │ │ cmpvc sl, fp, ror r9 │ │ │ │ andcs r6, r0, #2015232 @ 0x1ec000 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ @@ -10789,32 +11292,32 @@ │ │ │ │ tstcs r1, fp, lsl r8 │ │ │ │ @ instruction: 0xf7fd4618 │ │ │ │ @ instruction: 0x4603ff5f │ │ │ │ andsle r2, r2, r0, lsl #22 │ │ │ │ stmiapl r3!, {r1, r4, r8, r9, fp, lr}^ │ │ │ │ eorcs r6, r3, #1769472 @ 0x1b0000 │ │ │ │ ldmdami r1, {r0, r8, sp} │ │ │ │ - @ instruction: 0xf7f54478 │ │ │ │ - ldmdbvs fp!, {r1, r2, r3, r4, r5, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f44478 │ │ │ │ + ldmdbvs fp!, {r1, r5, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - blx fee4bed6 <__bss_end__@@Base+0xfeda529e> │ │ │ │ + blx fee4c646 <__bss_end__@@Base+0xfeda5aa6> │ │ │ │ @ instruction: 0xf0056978 │ │ │ │ - movwcs pc, #3637 @ 0xe35 @ │ │ │ │ + movwcs pc, #2793 @ 0xae9 @ │ │ │ │ ldmdavs fp!, {r3, sp, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r9, pc} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r9, pc}^ │ │ │ │ @ instruction: 0x371c4618 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r4, r0, lsr #3 │ │ │ │ - @ instruction: 0x00040dba │ │ │ │ - andeq ip, r4, sl, lsr #14 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r0, r4, r8, ror #26 │ │ │ │ + andeq r9, r4, r0, lsr sl │ │ │ │ + andeq r0, r4, sl, ror #14 │ │ │ │ + andeq ip, r4, r2, lsr r0 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r0, r4, r8, lsl r7 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs sl!, {r0, r3, r4, r5, sp, lr} │ │ │ │ tstcc r0, #8060928 @ 0x7b0000 │ │ │ │ andsvs r6, r0, r8, lsl r8 │ │ │ │ strcc fp, [ip, -r0, lsl #30] │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ @@ -10831,42 +11334,42 @@ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, sl, fp, ip, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, ip, sp, lr}^ │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7fe4618 │ │ │ │ strmi pc, [r3], -r1, asr #24 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq ip, r4, r2, asr r5 │ │ │ │ + andeq fp, r4, sl, asr lr │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7fe4618 │ │ │ │ @ instruction: 0x4603fb73 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs 28190 │ │ │ │ + blcs 28900 │ │ │ │ ldmdavs fp!, {r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - blx 13cbfaa <__bss_end__@@Base+0x1325372> │ │ │ │ + blx 13cc71a <__bss_end__@@Base+0x1325b7a> │ │ │ │ @ instruction: 0xf0056878 │ │ │ │ - and pc, r0, fp, asr #27 │ │ │ │ + and pc, r0, pc, ror sl @ │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs sl!, {r0, r3, r4, r5, sp, lr} │ │ │ │ tstcc r0, #8060928 @ 0x7b0000 │ │ │ │ andsvs r6, r0, r8, lsl r8 │ │ │ │ - blhi fe6e81c4 <__bss_end__@@Base+0xfe64158c> │ │ │ │ + blhi fe6e8934 <__bss_end__@@Base+0xfe641d94> │ │ │ │ addslt r3, sl, #67108864 @ 0x4000000 │ │ │ │ orrshi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - blhi fe6e81d0 <__bss_end__@@Base+0xfe641598> │ │ │ │ + blhi fe6e8940 <__bss_end__@@Base+0xfe641da0> │ │ │ │ rscsvc pc, sp, #82837504 @ 0x4f00000 │ │ │ │ stmdble r2, {r0, r1, r4, r7, r9, lr} │ │ │ │ andcs r6, r1, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, r9, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, r9, fp, pc} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, pc} │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @@ -10875,106 +11378,106 @@ │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sl, fp, ip}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ @ instruction: 0x4618699b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 14c19c <__bss_end__@@Base+0xa5564> │ │ │ │ + blvc 14c90c <__bss_end__@@Base+0xa5d6c> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmdavs r8, {r4, r8, r9, ip, sp} │ │ │ │ ldmdavs fp!, {r4, sp, lr}^ │ │ │ │ movwcc r8, #6811 @ 0x1a9b │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r9, pc}^ │ │ │ │ - blcs 30abc │ │ │ │ + blcs 3122c │ │ │ │ ldmdavs fp!, {r1, r8, ip, lr, pc}^ │ │ │ │ addshi r2, sl, #268435456 @ 0x10000000 │ │ │ │ - bhi fe6a8248 <__bss_end__@@Base+0xfe601610> │ │ │ │ + bhi fe6a89b8 <__bss_end__@@Base+0xfe601e18> │ │ │ │ addshi r6, sl, fp, lsr r8 │ │ │ │ @ instruction: 0x4618683b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 14c1e0 <__bss_end__@@Base+0xa55a8> │ │ │ │ + blvc 14c950 <__bss_end__@@Base+0xa5db0> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b082 │ │ │ │ andscs r6, r0, #120 @ 0x78 │ │ │ │ ldmdavs r8!, {r8, sp}^ │ │ │ │ - stmda r4, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ vldr d0, [r7] │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ - vldr d7, [pc, #796] @ e3bc │ │ │ │ + vldr d7, [pc, #796] @ eb2c │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vneg.f64 d23, d6 │ │ │ │ stmdble r2, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldc 0, cr14, [r7, #432] @ 0x1b0 │ │ │ │ - vldr d7, [pc] @ e0b8 │ │ │ │ + vldr d7, [pc] @ e828 │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vldrle s30, [r9, #-64] @ 0xffffffc0 │ │ │ │ - blvc 49724 │ │ │ │ - blpl e49748 <__bss_end__@@Base+0xda2b10> │ │ │ │ - blvs 189aec <__bss_end__@@Base+0xe2eb4> │ │ │ │ - bleq 11c9b94 <__bss_end__@@Base+0x1122f5c> │ │ │ │ - stmda r8, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1049b9c <__bss_end__@@Base+0xfa2f64> │ │ │ │ - blvs 49bbc │ │ │ │ - blvc 1c99c0 <__bss_end__@@Base+0x122d88> │ │ │ │ - blvs c89764 <__bss_end__@@Base+0xbe2b2c> │ │ │ │ - blvc 1c9988 <__bss_end__@@Base+0x122d50> │ │ │ │ - blvs 4974c │ │ │ │ - blvc 12099cc <__bss_end__@@Base+0x1162d94> │ │ │ │ - blvc 49714 │ │ │ │ - blvc 49758 │ │ │ │ - blvs b8977c <__bss_end__@@Base+0xae2b44> │ │ │ │ - blvc ff1c9bd4 <__bss_end__@@Base+0xff122f9c> │ │ │ │ - blx 449ccc <__bss_end__@@Base+0x3a3094> │ │ │ │ + blvc 49e94 │ │ │ │ + blpl e49eb8 <__bss_end__@@Base+0xda3318> │ │ │ │ + blvs 18a25c <__bss_end__@@Base+0xe36bc> │ │ │ │ + bleq 11ca304 <__bss_end__@@Base+0x1123764> │ │ │ │ + stc 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ + blvc 104a30c <__bss_end__@@Base+0xfa376c> │ │ │ │ + blvs 4a32c │ │ │ │ + blvc 1ca130 <__bss_end__@@Base+0x123590> │ │ │ │ + blvs c89ed4 <__bss_end__@@Base+0xbe3334> │ │ │ │ + blvc 1ca0f8 <__bss_end__@@Base+0x123558> │ │ │ │ + blvs 49ebc │ │ │ │ + blvc 120a13c <__bss_end__@@Base+0x116359c> │ │ │ │ + blvc 49e84 │ │ │ │ + blvc 49ec8 │ │ │ │ + blvs b89eec <__bss_end__@@Base+0xae334c> │ │ │ │ + blvc ff1ca344 <__bss_end__@@Base+0xff1237a4> │ │ │ │ + blx 44a43c <__bss_end__@@Base+0x3a389c> │ │ │ │ ldc 5, cr13, [r7, #108] @ 0x6c │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ - vldr d7, [pc, #284] @ e230 │ │ │ │ + vldr d7, [pc, #284] @ e9a0 │ │ │ │ vdiv.f64 d5, d7, d22 │ │ │ │ vmov.f64 d6, #5 @ 0x40280000 2.625 │ │ │ │ @ instruction: 0xf7f40b46 │ │ │ │ - cdp 15, 11, cr14, cr0, cr4, {7} │ │ │ │ + cdp 12, 11, cr14, cr0, cr6, {0} │ │ │ │ vrintx.f64 d7, d0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ - vldr d7, [pc, #24] @ e148 │ │ │ │ + vldr d7, [pc, #24] @ e8b8 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7] │ │ │ │ - vldr d7, [pc] @ e148 │ │ │ │ + vldr d7, [pc] @ e8b8 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r8, #-64] @ 0xffffffc0 │ │ │ │ - blvs 6897d4 <__bss_end__@@Base+0x5e2b9c> │ │ │ │ - blvc 497b8 │ │ │ │ - blvc 1209a38 <__bss_end__@@Base+0x1162e00> │ │ │ │ - blvc 49780 │ │ │ │ + blvs 689f44 <__bss_end__@@Base+0x5e33a4> │ │ │ │ + blvc 49f28 │ │ │ │ + blvc 120a1a8 <__bss_end__@@Base+0x1163608> │ │ │ │ + blvc 49ef0 │ │ │ │ ldc 0, cr14, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc] @ e16c │ │ │ │ + vldr d7, [pc] @ e8dc │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ strle pc, [r7, #-2576] @ 0xfffff5f0 │ │ │ │ - blvs 3c97f8 <__bss_end__@@Base+0x322bc0> │ │ │ │ - blvc 497dc │ │ │ │ - blvc 1209a5c <__bss_end__@@Base+0x1162e24> │ │ │ │ - blvc 497a4 │ │ │ │ + blvs 3c9f68 <__bss_end__@@Base+0x3233c8> │ │ │ │ + blvc 49f4c │ │ │ │ + blvc 120a1cc <__bss_end__@@Base+0x116362c> │ │ │ │ + blvc 49f14 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ - blcs 60929c <__bss_end__@@Base+0x562664> │ │ │ │ - bleq 1209c54 <__bss_end__@@Base+0x116301c> │ │ │ │ + blcs 609a0c <__bss_end__@@Base+0x562e6c> │ │ │ │ + bleq 120a3c4 <__bss_end__@@Base+0x1163824> │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @@ -10985,141 +11488,141 @@ │ │ │ │ svccc 0x00f921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svclt 0x00f921fb │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ vldr d0, [r7] │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ - vldr d7, [pc, #796] @ e4fc │ │ │ │ + vldr d7, [pc, #796] @ ec6c │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vneg.f64 d23, d6 │ │ │ │ stmdble r2, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldc 0, cr14, [r7, #432] @ 0x1b0 │ │ │ │ - vldr d7, [pc] @ e1f8 │ │ │ │ + vldr d7, [pc] @ e968 │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vldrle s30, [r9, #-64] @ 0xffffffc0 │ │ │ │ - blvc 49864 │ │ │ │ - blpl e49888 <__bss_end__@@Base+0xda2c50> │ │ │ │ - blvs 189c2c <__bss_end__@@Base+0xe2ff4> │ │ │ │ - bleq 11c9cd4 <__bss_end__@@Base+0x112309c> │ │ │ │ - svc 0x0068f7f4 │ │ │ │ - blvc 1049cdc <__bss_end__@@Base+0xfa30a4> │ │ │ │ - blvs 49cfc │ │ │ │ - blvc 1c9b00 <__bss_end__@@Base+0x122ec8> │ │ │ │ - blvs c898a4 <__bss_end__@@Base+0xbe2c6c> │ │ │ │ - blvc 1c9ac8 <__bss_end__@@Base+0x122e90> │ │ │ │ - blvs 4988c │ │ │ │ - blvc 1209b0c <__bss_end__@@Base+0x1162ed4> │ │ │ │ - blvc 49854 │ │ │ │ - blvc 49898 │ │ │ │ - blvs b898bc <__bss_end__@@Base+0xae2c84> │ │ │ │ - blvc ff1c9d14 <__bss_end__@@Base+0xff1230dc> │ │ │ │ - blx 449e0c <__bss_end__@@Base+0x3a31d4> │ │ │ │ + blvc 49fd4 │ │ │ │ + blpl e49ff8 <__bss_end__@@Base+0xda3458> │ │ │ │ + blvs 18a39c <__bss_end__@@Base+0xe37fc> │ │ │ │ + bleq 11ca444 <__bss_end__@@Base+0x11238a4> │ │ │ │ + bl fe2cc958 <__bss_end__@@Base+0xfe225db8> │ │ │ │ + blvc 104a44c <__bss_end__@@Base+0xfa38ac> │ │ │ │ + blvs 4a46c │ │ │ │ + blvc 1ca270 <__bss_end__@@Base+0x1236d0> │ │ │ │ + blvs c8a014 <__bss_end__@@Base+0xbe3474> │ │ │ │ + blvc 1ca238 <__bss_end__@@Base+0x123698> │ │ │ │ + blvs 49ffc │ │ │ │ + blvc 120a27c <__bss_end__@@Base+0x11636dc> │ │ │ │ + blvc 49fc4 │ │ │ │ + blvc 4a008 │ │ │ │ + blvs b8a02c <__bss_end__@@Base+0xae348c> │ │ │ │ + blvc ff1ca484 <__bss_end__@@Base+0xff1238e4> │ │ │ │ + blx 44a57c <__bss_end__@@Base+0x3a39dc> │ │ │ │ ldc 5, cr13, [r7, #108] @ 0x6c │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ - vldr d7, [pc, #284] @ e370 │ │ │ │ + vldr d7, [pc, #284] @ eae0 │ │ │ │ vdiv.f64 d5, d7, d22 │ │ │ │ vmov.f64 d6, #5 @ 0x40280000 2.625 │ │ │ │ @ instruction: 0xf7f40b46 │ │ │ │ - cdp 15, 11, cr14, cr0, cr4, {2} │ │ │ │ + vmov.f64 d14, d22 │ │ │ │ vrintx.f64 d7, d0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ - vldr d7, [pc, #24] @ e288 │ │ │ │ + vldr d7, [pc, #24] @ e9f8 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7] │ │ │ │ - vldr d7, [pc] @ e288 │ │ │ │ + vldr d7, [pc] @ e9f8 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r8, #-64] @ 0xffffffc0 │ │ │ │ - blvc 498f4 │ │ │ │ - blvs 549918 <__bss_end__@@Base+0x4a2ce0> │ │ │ │ - blvc 11c9b7c <__bss_end__@@Base+0x1122f44> │ │ │ │ - blvc 498c0 │ │ │ │ + blvc 4a064 │ │ │ │ + blvs 54a088 <__bss_end__@@Base+0x4a34e8> │ │ │ │ + blvc 11ca2ec <__bss_end__@@Base+0x112374c> │ │ │ │ + blvc 4a030 │ │ │ │ ldc 0, cr14, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc] @ e2ac │ │ │ │ + vldr d7, [pc] @ ea1c │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale r7, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blvc 49918 │ │ │ │ - blvs 30993c <__bss_end__@@Base+0x262d04> │ │ │ │ - blvc 1c9ba0 <__bss_end__@@Base+0x122f68> │ │ │ │ - blvc 498e4 │ │ │ │ + blvc 4a088 │ │ │ │ + blvs 30a0ac <__bss_end__@@Base+0x26350c> │ │ │ │ + blvc 1ca310 <__bss_end__@@Base+0x123770> │ │ │ │ + blvc 4a054 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ - blcs 6093dc <__bss_end__@@Base+0x5627a4> │ │ │ │ - bleq 1209d94 <__bss_end__@@Base+0x116315c> │ │ │ │ + blcs 609b4c <__bss_end__@@Base+0x562fac> │ │ │ │ + bleq 120a504 <__bss_end__@@Base+0x1163964> │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdgt r2, [r9], -fp │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ adclt r8, sl, r2, lsl #22 │ │ │ │ mvnsvs sl, r0, lsl #30 │ │ │ │ - bleq 149928 <__bss_end__@@Base+0xa2cf0> │ │ │ │ - blne c992c <__bss_end__@@Base+0x22cf4> │ │ │ │ - blcs 49930 │ │ │ │ + bleq 14a098 <__bss_end__@@Base+0xa34f8> │ │ │ │ + blne ca09c <__bss_end__@@Base+0x234fc> │ │ │ │ + blcs 4a0a0 │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ - vldr d7, [pc, #16] @ e32c │ │ │ │ + vldr d7, [pc, #16] @ ea9c │ │ │ │ vmov.32 r6, d23[1] │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmibvs fp!, {r3, r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 49978 │ │ │ │ - bleq 1209df0 <__bss_end__@@Base+0x11631b8> │ │ │ │ - stmia r4, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 9c9954 <__bss_end__@@Base+0x922d1c> │ │ │ │ - blvc 9c9998 <__bss_end__@@Base+0x922d60> │ │ │ │ - blvc 209bdc <__bss_end__@@Base+0x162fa4> │ │ │ │ - blvc 949960 <__bss_end__@@Base+0x8a2d28> │ │ │ │ + blvc 4a0e8 │ │ │ │ + bleq 120a560 <__bss_end__@@Base+0x11639c0> │ │ │ │ + stcl 7, cr15, [r0], #976 @ 0x3d0 │ │ │ │ + bleq 9ca0c4 <__bss_end__@@Base+0x923524> │ │ │ │ + blvc 9ca108 <__bss_end__@@Base+0x923568> │ │ │ │ + blvc 20a34c <__bss_end__@@Base+0x1637ac> │ │ │ │ + blvc 94a0d0 <__bss_end__@@Base+0x8a3530> │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - stc 15, cr14, [r7, #392] @ 0x188 │ │ │ │ + vstr d14, [r7, #536] @ 0x218 │ │ │ │ vldr d0, [r7, #136] @ 0x88 │ │ │ │ vldr d5, [r7, #152] @ 0x98 │ │ │ │ vdiv.f64 d6, d5, d18 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #128] @ 0x80 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #120] @ 0x78 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #112] @ 0x70 │ │ │ │ - vldr d7, [pc, #144] @ e414 │ │ │ │ + vldr d7, [pc, #144] @ eb84 │ │ │ │ vmul.f64 d6, d23, d4 │ │ │ │ vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - cdp 14, 11, cr14, cr0, cr6, {6} │ │ │ │ + vabs.f32 s28, s17 │ │ │ │ vldr d5, [r7, #256] @ 0x100 │ │ │ │ vdiv.f64 d6, d6, d24 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ vldr d7, [r7, #104] @ 0x68 │ │ │ │ - vldr d7, [pc, #160] @ e450 │ │ │ │ + vldr d7, [pc, #160] @ ebc0 │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ vldr d8, [r7, #24] │ │ │ │ - vldr d7, [pc, #144] @ e44c │ │ │ │ + vldr d7, [pc, #144] @ ebbc │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vrintx.f64 d7, d7 │ │ │ │ vmov.f64 d1, #8 @ 0x40400000 3.0 │ │ │ │ - @ instruction: 0xf7f50b47 │ │ │ │ - cdp 8, 11, cr14, cr0, cr14, {6} │ │ │ │ + @ instruction: 0xf7f40b47 │ │ │ │ + cdp 12, 11, cr14, cr0, cr4, {7} │ │ │ │ @ instruction: 0xee886b40 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vldr d5, [r7] │ │ │ │ vdup.32 d5, r6 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #88] @ 0x58 │ │ │ │ @@ -11139,15 +11642,15 @@ │ │ │ │ @ instruction: 0xeeb07b20 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vmul.f64 d7, d6, d16 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ - vldr d7, [pc, #144] @ e4d8 │ │ │ │ + vldr d7, [pc, #144] @ ec48 │ │ │ │ @ instruction: 0xee275b53 │ │ │ │ vmov.f64 d7, #117 @ 0x3fa80000 1.3125000 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vnmul.f64 d7, d6, d7 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ @ instruction: 0xeeb17b28 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ @@ -11172,127 +11675,127 @@ │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ ldmibvs fp!, {r1, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs 49b18 │ │ │ │ - blvc 3c9b2c <__bss_end__@@Base+0x322ef4> │ │ │ │ - blvc 209dac <__bss_end__@@Base+0x163174> │ │ │ │ - bleq 1209f98 <__bss_end__@@Base+0x1163360> │ │ │ │ + blvs 4a288 │ │ │ │ + blvc 3ca29c <__bss_end__@@Base+0x3236fc> │ │ │ │ + blvc 20a51c <__bss_end__@@Base+0x16397c> │ │ │ │ + bleq 120a708 <__bss_end__@@Base+0x1163b68> │ │ │ │ ldc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - blvc 1049fa0 <__bss_end__@@Base+0xfa3368> │ │ │ │ + blvc 104a710 <__bss_end__@@Base+0xfa3b70> │ │ │ │ @ instruction: 0xed8369fb │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 49b38 │ │ │ │ - bleq 1209fb0 <__bss_end__@@Base+0x1163378> │ │ │ │ - svc 0x00e4f7f4 │ │ │ │ - bleq 349b14 <__bss_end__@@Base+0x2a2edc> │ │ │ │ - blvc 349b58 <__bss_end__@@Base+0x2a2f20> │ │ │ │ - blvs 989b7c <__bss_end__@@Base+0x8e2f44> │ │ │ │ - blvs 1c9da0 <__bss_end__@@Base+0x123168> │ │ │ │ - blvc 349b64 <__bss_end__@@Base+0x2a2f2c> │ │ │ │ - blvc 209da4 <__bss_end__@@Base+0x16316c> │ │ │ │ - blvs 49fec │ │ │ │ - blvc 1209dec <__bss_end__@@Base+0x11631b4> │ │ │ │ - bleq 1209fd8 <__bss_end__@@Base+0x11633a0> │ │ │ │ - mcr 7, 0, pc, cr4, cr4, {7} @ │ │ │ │ - blpl 1049fe0 <__bss_end__@@Base+0xfa33a8> │ │ │ │ - blvs a49b80 <__bss_end__@@Base+0x9a2f48> │ │ │ │ - blvc 189f40 <__bss_end__@@Base+0xe3308> │ │ │ │ - blvc 2c9b48 <__bss_end__@@Base+0x222f10> │ │ │ │ - blvs 49b8c │ │ │ │ - blvc c9b90 <__bss_end__@@Base+0x22f58> │ │ │ │ - blhi 209dd0 <__bss_end__@@Base+0x163198> │ │ │ │ + blvc 4a2a8 │ │ │ │ + bleq 120a720 <__bss_end__@@Base+0x1163b80> │ │ │ │ + stc 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ + bleq 34a284 <__bss_end__@@Base+0x2a36e4> │ │ │ │ + blvc 34a2c8 <__bss_end__@@Base+0x2a3728> │ │ │ │ + blvs 98a2ec <__bss_end__@@Base+0x8e374c> │ │ │ │ + blvs 1ca510 <__bss_end__@@Base+0x123970> │ │ │ │ + blvc 34a2d4 <__bss_end__@@Base+0x2a3734> │ │ │ │ + blvc 20a514 <__bss_end__@@Base+0x163974> │ │ │ │ + blvs 4a75c │ │ │ │ + blvc 120a55c <__bss_end__@@Base+0x11639bc> │ │ │ │ + bleq 120a748 <__bss_end__@@Base+0x1163ba8> │ │ │ │ + b 9ccc5c <__bss_end__@@Base+0x9260bc> │ │ │ │ + blpl 104a750 <__bss_end__@@Base+0xfa3bb0> │ │ │ │ + blvs a4a2f0 <__bss_end__@@Base+0x9a3750> │ │ │ │ + blvc 18a6b0 <__bss_end__@@Base+0xe3b10> │ │ │ │ + blvc 2ca2b8 <__bss_end__@@Base+0x223718> │ │ │ │ + blvs 4a2fc │ │ │ │ + blvc ca300 <__bss_end__@@Base+0x23760> │ │ │ │ + blhi 20a540 <__bss_end__@@Base+0x1639a0> │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - cdp 14, 11, cr14, cr0, cr8, {3} │ │ │ │ + @ instruction: 0xeeb0ea8c │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vmul.f64 d7, d6, d10 │ │ │ │ vdiv.f64 d6, d8, d7 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmibvs fp!, {r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs c9bac <__bss_end__@@Base+0x22f74> │ │ │ │ - blvc 249bc0 <__bss_end__@@Base+0x1a2f88> │ │ │ │ - blvc 209e40 <__bss_end__@@Base+0x163208> │ │ │ │ - bleq 120a02c <__bss_end__@@Base+0x11633f4> │ │ │ │ + blvs ca31c <__bss_end__@@Base+0x2377c> │ │ │ │ + blvc 24a330 <__bss_end__@@Base+0x1a3790> │ │ │ │ + blvc 20a5b0 <__bss_end__@@Base+0x163a10> │ │ │ │ + bleq 120a79c <__bss_end__@@Base+0x1163bfc> │ │ │ │ mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ - blvc 104a034 <__bss_end__@@Base+0xfa33fc> │ │ │ │ + blvc 104a7a4 <__bss_end__@@Base+0xfa3c04> │ │ │ │ @ instruction: 0xed8369fb │ │ │ │ svclt 0x00007b02 │ │ │ │ ldrtmi r3, [sp], r8, lsr #15 │ │ │ │ - blhi c9878 <__bss_end__@@Base+0x22c40> │ │ │ │ + blhi c9fe8 <__bss_end__@@Base+0x23448> │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andmi r0, r0, r0 │ │ │ │ cmpmi r8, r6, lsr #9 │ │ │ │ vqrshrn.s64 d31, q12, #10 │ │ │ │ svccc 0x007b6b90 │ │ │ │ cdple 2, 1, cr1, cr10, cr13, {0} │ │ │ │ svccc 0x00efc928 │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ adcslt r8, r4, r2, lsl #22 │ │ │ │ mvnsvs sl, r0, lsl #30 │ │ │ │ - bleq 149bd0 <__bss_end__@@Base+0xa2f98> │ │ │ │ - blne c9bd4 <__bss_end__@@Base+0x22f9c> │ │ │ │ - blcs 49bd8 │ │ │ │ + bleq 14a340 <__bss_end__@@Base+0xa37a0> │ │ │ │ + blne ca344 <__bss_end__@@Base+0x237a4> │ │ │ │ + blcs 4a348 │ │ │ │ bicge r6, r9, #1073741870 @ 0x4000002e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ teqcs r2, #3260416 @ 0x31c000 │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ - vldr d7, [pc, #16] @ e5e0 │ │ │ │ + vldr d7, [pc, #16] @ ed50 │ │ │ │ vmov.s16 r6, d23[2] │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmibvs fp!, {r4, r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 49c2c │ │ │ │ - bleq 120a0a4 <__bss_end__@@Base+0x116346c> │ │ │ │ - svc 0x006af7f4 │ │ │ │ - bleq bc9c08 <__bss_end__@@Base+0xb22fd0> │ │ │ │ - blvc bc9c4c <__bss_end__@@Base+0xb23014> │ │ │ │ - blvc 209e90 <__bss_end__@@Base+0x163258> │ │ │ │ - blvc b49c14 <__bss_end__@@Base+0xaa2fdc> │ │ │ │ + blvc 4a39c │ │ │ │ + bleq 120a814 <__bss_end__@@Base+0x1163c74> │ │ │ │ + bl fe1ccd28 <__bss_end__@@Base+0xfe126188> │ │ │ │ + bleq bca378 <__bss_end__@@Base+0xb237d8> │ │ │ │ + blvc bca3bc <__bss_end__@@Base+0xb2381c> │ │ │ │ + blvc 20a600 <__bss_end__@@Base+0x163a60> │ │ │ │ + blvc b4a384 <__bss_end__@@Base+0xaa37e4> │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - stc 14, cr14, [r7, #32] │ │ │ │ + vstr s28, [r7, #176] @ 0xb0 │ │ │ │ vldr d0, [r7, #168] @ 0xa8 │ │ │ │ vldr d5, [r7, #184] @ 0xb8 │ │ │ │ vdiv.f64 d6, d5, d26 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #160] @ 0xa0 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #152] @ 0x98 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #144] @ 0x90 │ │ │ │ - vldr d7, [pc, #176] @ e6e8 │ │ │ │ + vldr d7, [pc, #176] @ ee58 │ │ │ │ vmul.f64 d6, d23, d23 │ │ │ │ vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - cdp 13, 11, cr14, cr0, cr12, {3} │ │ │ │ + @ instruction: 0xeeb0e98e │ │ │ │ vldr d5, [r7, #256] @ 0x100 │ │ │ │ vdup.16 d6, r6 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ vldr d7, [r7, #136] @ 0x88 │ │ │ │ - vldr d7, [pc, #192] @ e724 │ │ │ │ + vldr d7, [pc, #192] @ ee94 │ │ │ │ vmov.32 d23[1], r6 │ │ │ │ vldr d8, [r7, #24] │ │ │ │ - vldr d7, [pc, #176] @ e720 │ │ │ │ + vldr d7, [pc, #176] @ ee90 │ │ │ │ vmov.32 d23[1], r6 │ │ │ │ vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vrintx.f64 d7, d7 │ │ │ │ vmov.f64 d1, #8 @ 0x40400000 3.0 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - mrc 15, 5, lr, cr0, cr4, {3} │ │ │ │ + @ instruction: 0xeeb0eb8a │ │ │ │ @ instruction: 0xee886b40 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ @ instruction: 0xeeb77b20 │ │ │ │ vldr d5, [r7] │ │ │ │ vdiv.f64 d6, d5, d16 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #120] @ 0x78 │ │ │ │ @@ -11312,15 +11815,15 @@ │ │ │ │ @ instruction: 0xeeb07b28 │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vmul.f64 d7, d6, d24 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ - vldr d7, [pc, #176] @ e7ac │ │ │ │ + vldr d7, [pc, #176] @ ef1c │ │ │ │ vmov.16 d7[3], r5 │ │ │ │ vmov.f64 d7, #117 @ 0x3fa80000 1.3125000 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ vnmul.f64 d7, d6, d7 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.u16 r7, d1[2] │ │ │ │ vmul.f64 d6, d7, d8 │ │ │ │ @@ -11354,88 +11857,88 @@ │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7ff0b47 │ │ │ │ mrc 12, 5, APSR_nzcv, cr0, cr9, {3} │ │ │ │ ldmibvs fp!, {r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 49db0 │ │ │ │ - blvs 5c9e04 <__bss_end__@@Base+0x5231cc> │ │ │ │ - blpl 4a26c │ │ │ │ - blvc 18a1c8 <__bss_end__@@Base+0xe3590> │ │ │ │ - blvs 549e10 <__bss_end__@@Base+0x4a31d8> │ │ │ │ - blvc 20a090 <__bss_end__@@Base+0x163458> │ │ │ │ - blvc 4c9dd8 <__bss_end__@@Base+0x4231a0> │ │ │ │ - bleq 4c9e1c <__bss_end__@@Base+0x4231e4> │ │ │ │ - mrc 7, 3, APSR_nzcv, cr12, cr4, {7} │ │ │ │ - bleq 449de4 <__bss_end__@@Base+0x3a31ac> │ │ │ │ - bleq 4c9e28 <__bss_end__@@Base+0x4231f0> │ │ │ │ - stc 7, cr15, [r2, #-976]! @ 0xfffffc30 │ │ │ │ - bleq 3c9df0 <__bss_end__@@Base+0x3231b8> │ │ │ │ + blvc 4a520 │ │ │ │ + blvs 5ca574 <__bss_end__@@Base+0x5239d4> │ │ │ │ + blpl 4a9dc │ │ │ │ + blvc 18a938 <__bss_end__@@Base+0xe3d98> │ │ │ │ + blvs 54a580 <__bss_end__@@Base+0x4a39e0> │ │ │ │ + blvc 20a800 <__bss_end__@@Base+0x163c60> │ │ │ │ + blvc 4ca548 <__bss_end__@@Base+0x4239a8> │ │ │ │ + bleq 4ca58c <__bss_end__@@Base+0x4239ec> │ │ │ │ + b fe64cf04 <__bss_end__@@Base+0xfe5a6364> │ │ │ │ + bleq 44a554 <__bss_end__@@Base+0x3a39b4> │ │ │ │ + bleq 4ca598 <__bss_end__@@Base+0x4239f8> │ │ │ │ + stmdb r6, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bleq 3ca560 <__bss_end__@@Base+0x3239c0> │ │ │ │ @ instruction: 0xed9369fb │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - stc 14, cr14, [r7, #440] @ 0x1b8 │ │ │ │ + vstr s28, [r7, #552] @ 0x228 │ │ │ │ vldr d0, [r7, #48] @ 0x30 │ │ │ │ - vldr d7, [pc, #48] @ e81c │ │ │ │ + vldr d7, [pc, #48] @ ef8c │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vmul.f64 d7, d6, d12 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7f40b47 │ │ │ │ - cdp 12, 11, cr14, cr0, cr14, {4} │ │ │ │ + mrc 8, 5, lr, cr0, cr0, {5} │ │ │ │ vldr d5, [r7, #256] @ 0x100 │ │ │ │ vdup.16 d6, r6 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ vldr d7, [r7, #40] @ 0x28 │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, pc}^ │ │ │ │ - blvc 49e78 │ │ │ │ - bleq 120a2f0 <__bss_end__@@Base+0x11636b8> │ │ │ │ - ldcl 7, cr15, [r0], #976 @ 0x3d0 │ │ │ │ - blvs 104a2f8 <__bss_end__@@Base+0xfa36c0> │ │ │ │ - blvc 2c9e98 <__bss_end__@@Base+0x223260> │ │ │ │ - blvs 20a0d8 <__bss_end__@@Base+0x1634a0> │ │ │ │ - blvc 1ca264 <__bss_end__@@Base+0x12362c> │ │ │ │ - blvc 249e64 <__bss_end__@@Base+0x1a322c> │ │ │ │ - blvs 249ea8 <__bss_end__@@Base+0x1a3270> │ │ │ │ - blvc 449eac <__bss_end__@@Base+0x3a3274> │ │ │ │ - blhi 20a0ec <__bss_end__@@Base+0x1634b4> │ │ │ │ - blvc 5c9eb4 <__bss_end__@@Base+0x52327c> │ │ │ │ - blpl 4a31c │ │ │ │ - blvs 18a27c <__bss_end__@@Base+0xe3644> │ │ │ │ - bleq 11ca324 <__bss_end__@@Base+0x11236ec> │ │ │ │ - ldcl 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ - blvc 104a32c <__bss_end__@@Base+0xfa36f4> │ │ │ │ - blvs 20a290 <__bss_end__@@Base+0x163658> │ │ │ │ - blpl 449ed0 <__bss_end__@@Base+0x3a3298> │ │ │ │ - blvc 3c9ed4 <__bss_end__@@Base+0x32329c> │ │ │ │ - blpl 20a110 <__bss_end__@@Base+0x1634d8> │ │ │ │ - blvc 3c9edc <__bss_end__@@Base+0x3232a4> │ │ │ │ - blpl 20a118 <__bss_end__@@Base+0x1634e0> │ │ │ │ - blvc 249ee4 <__bss_end__@@Base+0x1a32ac> │ │ │ │ - blmi 20a120 <__bss_end__@@Base+0x1634e8> │ │ │ │ - blpl cc9eec <__bss_end__@@Base+0xc232b4> │ │ │ │ - blvc 18a2a4 <__bss_end__@@Base+0xe366c> │ │ │ │ - blvc 20a170 <__bss_end__@@Base+0x163538> │ │ │ │ + blvc 4a5e8 │ │ │ │ + bleq 120aa60 <__bss_end__@@Base+0x1163ec0> │ │ │ │ + ldmdb r4, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 104aa68 <__bss_end__@@Base+0xfa3ec8> │ │ │ │ + blvc 2ca608 <__bss_end__@@Base+0x223a68> │ │ │ │ + blvs 20a848 <__bss_end__@@Base+0x163ca8> │ │ │ │ + blvc 1ca9d4 <__bss_end__@@Base+0x123e34> │ │ │ │ + blvc 24a5d4 <__bss_end__@@Base+0x1a3a34> │ │ │ │ + blvs 24a618 <__bss_end__@@Base+0x1a3a78> │ │ │ │ + blvc 44a61c <__bss_end__@@Base+0x3a3a7c> │ │ │ │ + blhi 20a85c <__bss_end__@@Base+0x163cbc> │ │ │ │ + blvc 5ca624 <__bss_end__@@Base+0x523a84> │ │ │ │ + blpl 4aa8c │ │ │ │ + blvs 18a9ec <__bss_end__@@Base+0xe3e4c> │ │ │ │ + bleq 11caa94 <__bss_end__@@Base+0x1123ef4> │ │ │ │ + ldm sl!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 104aa9c <__bss_end__@@Base+0xfa3efc> │ │ │ │ + blvs 20aa00 <__bss_end__@@Base+0x163e60> │ │ │ │ + blpl 44a640 <__bss_end__@@Base+0x3a3aa0> │ │ │ │ + blvc 3ca644 <__bss_end__@@Base+0x323aa4> │ │ │ │ + blpl 20a880 <__bss_end__@@Base+0x163ce0> │ │ │ │ + blvc 3ca64c <__bss_end__@@Base+0x323aac> │ │ │ │ + blpl 20a888 <__bss_end__@@Base+0x163ce8> │ │ │ │ + blvc 24a654 <__bss_end__@@Base+0x1a3ab4> │ │ │ │ + blmi 20a890 <__bss_end__@@Base+0x163cf0> │ │ │ │ + blpl cca65c <__bss_end__@@Base+0xc23abc> │ │ │ │ + blvc 18aa14 <__bss_end__@@Base+0xe3e74> │ │ │ │ + blvc 20a8e0 <__bss_end__@@Base+0x163d40> │ │ │ │ @ instruction: 0xed8369bb │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs c9ef0 <__bss_end__@@Base+0x232b8> │ │ │ │ - blvc 249f04 <__bss_end__@@Base+0x1a32cc> │ │ │ │ - blvc 20a184 <__bss_end__@@Base+0x16354c> │ │ │ │ - bleq 120a370 <__bss_end__@@Base+0x1163738> │ │ │ │ + blvs ca660 <__bss_end__@@Base+0x23ac0> │ │ │ │ + blvc 24a674 <__bss_end__@@Base+0x1a3ad4> │ │ │ │ + blvc 20a8f4 <__bss_end__@@Base+0x163d54> │ │ │ │ + bleq 120aae0 <__bss_end__@@Base+0x1163f40> │ │ │ │ stc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ - blvc 104a378 <__bss_end__@@Base+0xfa3740> │ │ │ │ + blvc 104aae8 <__bss_end__@@Base+0xfa3f48> │ │ │ │ @ instruction: 0xed8369fb │ │ │ │ svclt 0x00007b02 │ │ │ │ ssatmi r3, #30, r0, asr #15 │ │ │ │ - blhi c9bbc <__bss_end__@@Base+0x22f84> │ │ │ │ + blhi ca32c <__bss_end__@@Base+0x2378c> │ │ │ │ svclt 0x0000bd80 │ │ │ │ andmi r0, r0, r0 │ │ │ │ cmpmi r8, r6, lsr #9 │ │ │ │ vqrshrn.s64 d31, q12, #10 │ │ │ │ svccc 0x007b6b90 │ │ │ │ cdple 2, 1, cr1, cr10, cr13, {0} │ │ │ │ svccc 0x00efc928 │ │ │ │ @@ -11445,188 +11948,188 @@ │ │ │ │ cmnvs r8, r4, lsl #30 │ │ │ │ stc 1, cr6, [r7, #228] @ 0xe4 │ │ │ │ rsbsvs r0, sl, r2, lsl #22 │ │ │ │ ldmib r3, {r0, r1, r6, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ ldc 3, cr2, [r7, #64] @ 0x40 │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ - vldr d7, [pc, #796] @ ec2c │ │ │ │ + vldr d7, [pc, #796] @ f39c │ │ │ │ vmov.u16 r6, d20[2] │ │ │ │ vneg.f64 d23, d6 │ │ │ │ stmdale r1!, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blvc c9f7c <__bss_end__@@Base+0x23344> │ │ │ │ - blvs febc9fa0 <__bss_end__@@Base+0xfeb23368> │ │ │ │ - blvc ff1ca3f8 <__bss_end__@@Base+0xff1237c0> │ │ │ │ - blx 44a4f0 <__bss_end__@@Base+0x3a38b8> │ │ │ │ + blvc ca6ec <__bss_end__@@Base+0x23b4c> │ │ │ │ + blvs febca710 <__bss_end__@@Base+0xfeb23b70> │ │ │ │ + blvc ff1cab68 <__bss_end__@@Base+0xff123fc8> │ │ │ │ + blx 44ac60 <__bss_end__@@Base+0x3a40c0> │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ - blcs 3b4a8 │ │ │ │ + blcs 3bc18 │ │ │ │ ldc 1, cr13, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #8] @ e94c │ │ │ │ + vldr d7, [pc, #8] @ f0bc │ │ │ │ @ instruction: 0xeeb46ba8 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x0094fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf083b2db │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ andle r2, ip, r0, lsl #22 │ │ │ │ ldmib r7, {r0, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ - blmi fea9756c <__bss_end__@@Base+0xfe9f0934> │ │ │ │ + blmi fea97cdc <__bss_end__@@Base+0xfe9f113c> │ │ │ │ @ instruction: 0x461a447b │ │ │ │ @ instruction: 0xf7f46978 │ │ │ │ - ldmdbvs fp!, {r1, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs fp!, {r1, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fe125 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ ldmdavs fp!, {r4, r8, r9, sp}^ │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ andge r8, r2, #16, 2 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ andeq r0, r0, r7, lsl r1 │ │ │ │ muleq r0, sp, r1 │ │ │ │ andeq r0, r0, pc, ror #3 │ │ │ │ - blvc ca008 <__bss_end__@@Base+0x233d0> │ │ │ │ - blvc ff04a484 <__bss_end__@@Base+0xfefa384c> │ │ │ │ - blx 44a578 <__bss_end__@@Base+0x3a3940> │ │ │ │ + blvc ca778 <__bss_end__@@Base+0x23bd8> │ │ │ │ + blvc ff04abf4 <__bss_end__@@Base+0xfefa4054> │ │ │ │ + blx 44ace8 <__bss_end__@@Base+0x3a4148> │ │ │ │ movtcs sp, #60161 @ 0xeb01 │ │ │ │ cmpcs r3, #0 │ │ │ │ eorscc pc, pc, r7, lsl #17 │ │ │ │ - blvc ca020 <__bss_end__@@Base+0x233e8> │ │ │ │ - blvc ff20a488 <__bss_end__@@Base+0xff163850> │ │ │ │ - blvs fe24a048 <__bss_end__@@Base+0xfe1a3410> │ │ │ │ - blvs 1ca26c <__bss_end__@@Base+0x123634> │ │ │ │ - blpl fe24a050 <__bss_end__@@Base+0xfe1a3418> │ │ │ │ - blvc 18a3f0 <__bss_end__@@Base+0xe37b8> │ │ │ │ - blvs fe24a058 <__bss_end__@@Base+0xfe1a3420> │ │ │ │ - blvc 1ca27c <__bss_end__@@Base+0x123644> │ │ │ │ - blvs 4a4bc │ │ │ │ - blvc 1ca2c4 <__bss_end__@@Base+0x12368c> │ │ │ │ - blvc ff20a5e0 <__bss_end__@@Base+0xff1639a8> │ │ │ │ - bcc fe44a24c <__bss_end__@@Base+0xfe3a3614> │ │ │ │ + blvc ca790 <__bss_end__@@Base+0x23bf0> │ │ │ │ + blvc ff20abf8 <__bss_end__@@Base+0xff164058> │ │ │ │ + blvs fe24a7b8 <__bss_end__@@Base+0xfe1a3c18> │ │ │ │ + blvs 1ca9dc <__bss_end__@@Base+0x123e3c> │ │ │ │ + blpl fe24a7c0 <__bss_end__@@Base+0xfe1a3c20> │ │ │ │ + blvc 18ab60 <__bss_end__@@Base+0xe3fc0> │ │ │ │ + blvs fe24a7c8 <__bss_end__@@Base+0xfe1a3c28> │ │ │ │ + blvc 1ca9ec <__bss_end__@@Base+0x123e4c> │ │ │ │ + blvs 4ac2c │ │ │ │ + blvc 1caa34 <__bss_end__@@Base+0x123e94> │ │ │ │ + blvc ff20ad50 <__bss_end__@@Base+0xff1641b0> │ │ │ │ + bcc fe44a9bc <__bss_end__@@Base+0xfe3a3e1c> │ │ │ │ ldclvs 4, cr6, [sl], #1004 @ 0x3ec │ │ │ │ bicmi pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ mvnne pc, #192, 4 │ │ │ │ stcle 2, cr4, [r4, #-616] @ 0xfffffd98 │ │ │ │ bicmi pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ mvnne pc, #192, 4 │ │ │ │ ldclvs 4, cr6, [sl], #1004 @ 0x3ec │ │ │ │ mvnpl pc, #81788928 @ 0x4e00000 │ │ │ │ teqppl r4, #206569472 @ p-variant is OBSOLETE @ 0xc500000 │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d31459 │ │ │ │ rscsvs r1, fp, #831488 @ 0xcb000 │ │ │ │ vpmin.s8 q11, q12, q13 │ │ │ │ @ instruction: 0xf6cf13c0 │ │ │ │ - blx aba16 <__bss_end__@@Base+0x4dde> │ │ │ │ + blx ac186 <__bss_end__@@Base+0x55e6> │ │ │ │ ldclvs 3, cr15, [sl], #12 │ │ │ │ ldrbtvs r4, [fp], #1043 @ 0x413 │ │ │ │ @ instruction: 0xf6416cfa │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - blx fe0e381a <__bss_end__@@Base+0xfe03cbe2> │ │ │ │ + blx fe0e3f8a <__bss_end__@@Base+0xfe03d3ea> │ │ │ │ bicsne r1, r9, r2, lsl #6 │ │ │ │ - bne ff2d4994 <__bss_end__@@Base+0xff22dd5c> │ │ │ │ + bne ff2d5104 <__bss_end__@@Base+0xff22e564> │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ orrseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r6, [r3], #-3322 @ 0xfffff306 │ │ │ │ ldmdbvs ip!, {r0, r1, r3, r4, r5, r6, r7, sl, sp, lr} │ │ │ │ vfma.f32 q11, q12, q13 │ │ │ │ vorr.i32 d21, #24320 @ 0x00005f00 │ │ │ │ - blx fe0d3a1a <__bss_end__@@Base+0xfe02cde2> │ │ │ │ + blx fe0d418a <__bss_end__@@Base+0xfe02d5ea> │ │ │ │ cmpne r9, r2, lsl #6 │ │ │ │ - bne ff2549c0 <__bss_end__@@Base+0xff1add88> │ │ │ │ + bne ff255130 <__bss_end__@@Base+0xff1ae590> │ │ │ │ vfma.f32 q11, q12, q13 │ │ │ │ vorr.i32 d21, #24320 @ 0x00005f00 │ │ │ │ - blx fe0d3a2e <__bss_end__@@Base+0xfe02cdf6> │ │ │ │ + blx fe0d419e <__bss_end__@@Base+0xfe02d5fe> │ │ │ │ cmpne r8, r2, lsl #6 │ │ │ │ - bne ff0d49d4 <__bss_end__@@Base+0xff02dd9c> │ │ │ │ - blx 16c1e │ │ │ │ - bne ff50b69c <__bss_end__@@Base+0xff464a64> │ │ │ │ + bne ff0d5144 <__bss_end__@@Base+0xff02e5a4> │ │ │ │ + blx 1738e │ │ │ │ + bne ff50be0c <__bss_end__@@Base+0xff46526c> │ │ │ │ mlascs pc, r7, r8, pc @ │ │ │ │ movwls r9, #8707 @ 0x2203 │ │ │ │ ldmibvs fp!, {r0, r8, ip, pc}^ │ │ │ │ - bvs ffef36a0 <__bss_end__@@Base+0xffe4ca68> │ │ │ │ + bvs ffef3e10 <__bss_end__@@Base+0xffe4d270> │ │ │ │ ldrbtmi r4, [sl], #-2653 @ 0xfffff5a3 │ │ │ │ ldmdbvs r8!, {r0, r5, r9, sl, lr}^ │ │ │ │ - stc 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ + stmdb r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldc 0, cr14, [r7, #552] @ 0x228 │ │ │ │ vmov.f64 d7, #82 @ 0x3e900000 0.2812500 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ - blle 8d2fc <__bss_start@@Base+0x3225c> │ │ │ │ + blle 8da6c <__bss_start@@Base+0x32a64> │ │ │ │ and r2, r0, lr, asr #6 │ │ │ │ @ instruction: 0xf8872353 │ │ │ │ ldc 0, cr3, [r7, #252] @ 0xfc │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ - vldr d7, [pc, #796] @ edec │ │ │ │ + vldr d7, [pc, #796] @ f55c │ │ │ │ vnmul.f64 d6, d7, d7 │ │ │ │ - vldr d6, [pc, #24] @ eaf0 │ │ │ │ + vldr d6, [pc, #24] @ f260 │ │ │ │ @ instruction: 0xee865b47 │ │ │ │ vldr d7, [r7, #20] │ │ │ │ vmov.32 r6, d6[1] │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #48] @ 0x30 │ │ │ │ vmov.f64 d23, #220 @ 0xbee00000 -0.4375000 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ rscsvs r3, fp, #144, 20 @ 0x90000 │ │ │ │ @ instruction: 0xee076afb │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d7, [r7, #924] @ 0x39c │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ - vldr d7, [pc, #284] @ ec28 │ │ │ │ + vldr d7, [pc, #284] @ f398 │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmdbvs r9!, {r3, r8, r9, fp, ip, sp, lr} │ │ │ │ mlascc pc, r7, r8, pc @ │ │ │ │ ldmib r7, {r1, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ - bvs ffed7728 <__bss_end__@@Base+0xffe30af0> │ │ │ │ + bvs ffed7e98 <__bss_end__@@Base+0xffe312f8> │ │ │ │ ldrbtmi r4, [sl], #-2620 @ 0xfffff5c4 │ │ │ │ @ instruction: 0xf7f46978 │ │ │ │ - sub lr, r7, r4, ror #25 │ │ │ │ - blvc ca194 <__bss_end__@@Base+0x2355c> │ │ │ │ - blvc ff04a610 <__bss_end__@@Base+0xfefa39d8> │ │ │ │ - blx 44a704 <__bss_end__@@Base+0x3a3acc> │ │ │ │ + sub lr, r7, r0, lsl #18 │ │ │ │ + blvc ca904 <__bss_end__@@Base+0x23d64> │ │ │ │ + blvc ff04ad80 <__bss_end__@@Base+0xfefa41e0> │ │ │ │ + blx 44ae74 <__bss_end__@@Base+0x3a42d4> │ │ │ │ movtcs sp, #60161 @ 0xeb01 │ │ │ │ cmpcs r3, #0 │ │ │ │ eorscc pc, pc, r7, lsl #17 │ │ │ │ - blvc ca1ac <__bss_end__@@Base+0x23574> │ │ │ │ - blvc ff20a614 <__bss_end__@@Base+0xff1639dc> │ │ │ │ - blvs 98a1d4 <__bss_end__@@Base+0x8e359c> │ │ │ │ - blvs 1ca3f8 <__bss_end__@@Base+0x1237c0> │ │ │ │ - blpl 98a1dc <__bss_end__@@Base+0x8e35a4> │ │ │ │ - blvc 18a57c <__bss_end__@@Base+0xe3944> │ │ │ │ - blvc 34a184 <__bss_end__@@Base+0x2a354c> │ │ │ │ + blvc ca91c <__bss_end__@@Base+0x23d7c> │ │ │ │ + blvc ff20ad84 <__bss_end__@@Base+0xff1641e4> │ │ │ │ + blvs 98a944 <__bss_end__@@Base+0x8e3da4> │ │ │ │ + blvs 1cab68 <__bss_end__@@Base+0x123fc8> │ │ │ │ + blpl 98a94c <__bss_end__@@Base+0x8e3dac> │ │ │ │ + blvc 18acec <__bss_end__@@Base+0xe414c> │ │ │ │ + blvc 34a8f4 <__bss_end__@@Base+0x2a3d54> │ │ │ │ @ instruction: 0xf8976939 │ │ │ │ movwls r3, #8255 @ 0x203f │ │ │ │ movwcs lr, #51671 @ 0xc9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2857 @ 0xfffff4d7 │ │ │ │ ldmdbvs r8!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - ldc 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ + ldm r6, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r2, r3, r4, sp, lr, pc} │ │ │ │ - blvc ca1e8 <__bss_end__@@Base+0x235b0> │ │ │ │ - blvs 60a20c <__bss_end__@@Base+0x5635d4> │ │ │ │ - blvs 1ca430 <__bss_end__@@Base+0x1237f8> │ │ │ │ - blpl 60a214 <__bss_end__@@Base+0x5635dc> │ │ │ │ - blvc 18a5b4 <__bss_end__@@Base+0xe397c> │ │ │ │ - blvc 4a1d4 │ │ │ │ + blvc ca958 <__bss_end__@@Base+0x23db8> │ │ │ │ + blvs 60a97c <__bss_end__@@Base+0x563ddc> │ │ │ │ + blvs 1caba0 <__bss_end__@@Base+0x124000> │ │ │ │ + blpl 60a984 <__bss_end__@@Base+0x563de4> │ │ │ │ + blvc 18ad24 <__bss_end__@@Base+0xe4184> │ │ │ │ + blvc 4a944 │ │ │ │ ldrbtmi r4, [sl], #-2592 @ 0xfffff5e0 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - stc 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ + stmia r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-2589 @ 0xfffff5e3 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ cdp2 0, 3, cr15, cr4, cr3, {0} │ │ │ │ - stmib r2, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stcl 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ @ instruction: 0x4618697b │ │ │ │ ssatmi r3, #30, r4, asr #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @@ -11639,108 +12142,108 @@ │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstpmi r5, r0, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ strbtlt r1, [r8], #2895 @ 0xb4f │ │ │ │ svccc 0x004b4e81 │ │ │ │ - andeq r0, r4, ip, ror #5 │ │ │ │ - @ instruction: 0x000401ba │ │ │ │ - andeq r0, r4, sl, asr #2 │ │ │ │ - andeq r0, r4, r6, lsl #2 │ │ │ │ - andeq r0, r4, r6, ror #1 │ │ │ │ - ldrdeq r0, [r4], -lr │ │ │ │ - strdeq r0, [r4], -r6 │ │ │ │ + muleq r3, ip, ip │ │ │ │ + andeq pc, r3, sl, ror #22 │ │ │ │ + strdeq pc, [r3], -sl │ │ │ │ + @ instruction: 0x0003fab6 │ │ │ │ + muleq r3, r6, sl │ │ │ │ + andeq pc, r3, lr, lsl #21 │ │ │ │ + andeq pc, r3, r6, lsr #21 │ │ │ │ addslt fp, r8, r0, lsl #11 │ │ │ │ cmnvs r8, r4, lsl #30 │ │ │ │ stc 1, cr6, [r7, #228] @ 0xe4 │ │ │ │ rsbsvs r0, sl, r2, lsl #22 │ │ │ │ ldmib r3, {r1, r2, r3, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ ldc 3, cr2, [r7, #64] @ 0x40 │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ - vldr d7, [pc, #796] @ ef70 │ │ │ │ + vldr d7, [pc, #796] @ f6e0 │ │ │ │ @ instruction: 0xeeb46bae │ │ │ │ vneg.f64 d23, d6 │ │ │ │ stmdale r1!, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blvc ca2c0 <__bss_end__@@Base+0x23688> │ │ │ │ - blvs feb0a2e4 <__bss_end__@@Base+0xfea636ac> │ │ │ │ - blvc ff1ca73c <__bss_end__@@Base+0xff123b04> │ │ │ │ - blx 44a834 <__bss_end__@@Base+0x3a3bfc> │ │ │ │ + blvc caa30 <__bss_end__@@Base+0x23e90> │ │ │ │ + blvs feb0aa54 <__bss_end__@@Base+0xfea63eb4> │ │ │ │ + blvc ff1caeac <__bss_end__@@Base+0xff12430c> │ │ │ │ + blx 44afa4 <__bss_end__@@Base+0x3a4404> │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ - blcs 3b7ec │ │ │ │ + blcs 3bf5c │ │ │ │ ldc 1, cr13, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #8] @ ec90 │ │ │ │ + vldr d7, [pc, #8] @ f400 │ │ │ │ @ instruction: 0xeeb46ba5 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x0094fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf083b2db │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ andle r2, ip, r0, lsl #22 │ │ │ │ ldmib r7, {r0, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ - blmi fe9578b0 <__bss_end__@@Base+0xfe8b0c78> │ │ │ │ + blmi fe958020 <__bss_end__@@Base+0xfe8b1480> │ │ │ │ @ instruction: 0x461a447b │ │ │ │ @ instruction: 0xf7f46978 │ │ │ │ - ldmdbvs fp!, {r5, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs fp!, {r2, r3, r4, r5, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fe122 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r7, {r8, r9}^ │ │ │ │ ldmdavs fp!, {r4, r8, r9, sp}^ │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ andge r8, r2, #1073741827 @ 0x40000003 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ andeq r0, r0, r1, lsl r1 │ │ │ │ muleq r0, r7, r1 │ │ │ │ andeq r0, r0, r9, ror #3 │ │ │ │ - blvc ca34c <__bss_end__@@Base+0x23714> │ │ │ │ - blvc ff04a7c8 <__bss_end__@@Base+0xfefa3b90> │ │ │ │ - blx 44a8bc <__bss_end__@@Base+0x3a3c84> │ │ │ │ + blvc caabc <__bss_end__@@Base+0x23f1c> │ │ │ │ + blvc ff04af38 <__bss_end__@@Base+0xfefa4398> │ │ │ │ + blx 44b02c <__bss_end__@@Base+0x3a448c> │ │ │ │ movtcs sp, #23297 @ 0x5b01 │ │ │ │ cmpcs r7, #0 │ │ │ │ eorscc pc, pc, r7, lsl #17 │ │ │ │ - blvc ca364 <__bss_end__@@Base+0x2372c> │ │ │ │ - blvc ff20a7cc <__bss_end__@@Base+0xff163b94> │ │ │ │ - blvs fe18a38c <__bss_end__@@Base+0xfe0e3754> │ │ │ │ - blvs 1ca5b0 <__bss_end__@@Base+0x123978> │ │ │ │ - blpl fe08a394 <__bss_end__@@Base+0xfdfe375c> │ │ │ │ - blvc 18a734 <__bss_end__@@Base+0xe3afc> │ │ │ │ - blvs fe10a39c <__bss_end__@@Base+0xfe063764> │ │ │ │ - blvc 1ca5c0 <__bss_end__@@Base+0x123988> │ │ │ │ - blvs 4a800 │ │ │ │ - blvc 1ca608 <__bss_end__@@Base+0x1239d0> │ │ │ │ - blvc ff20a924 <__bss_end__@@Base+0xff163cec> │ │ │ │ - bcc fe44a590 <__bss_end__@@Base+0xfe3a3958> │ │ │ │ + blvc caad4 <__bss_end__@@Base+0x23f34> │ │ │ │ + blvc ff20af3c <__bss_end__@@Base+0xff16439c> │ │ │ │ + blvs fe18aafc <__bss_end__@@Base+0xfe0e3f5c> │ │ │ │ + blvs 1cad20 <__bss_end__@@Base+0x124180> │ │ │ │ + blpl fe08ab04 <__bss_end__@@Base+0xfdfe3f64> │ │ │ │ + blvc 18aea4 <__bss_end__@@Base+0xe4304> │ │ │ │ + blvs fe10ab0c <__bss_end__@@Base+0xfe063f6c> │ │ │ │ + blvc 1cad30 <__bss_end__@@Base+0x124190> │ │ │ │ + blvs 4af70 │ │ │ │ + blvc 1cad78 <__bss_end__@@Base+0x1241d8> │ │ │ │ + blvc ff20b094 <__bss_end__@@Base+0xff1644f4> │ │ │ │ + bcc fe44ad00 <__bss_end__@@Base+0xfe3a4160> │ │ │ │ ldclvs 4, cr6, [sl], #1004 @ 0x3ec │ │ │ │ movtmi pc, #21583 @ 0x544f @ │ │ │ │ bicscc pc, ip, #192, 4 │ │ │ │ stcle 2, cr4, [r4, #-616] @ 0xfffffd98 │ │ │ │ movtmi pc, #21583 @ 0x544f @ │ │ │ │ bicscc pc, ip, #192, 4 │ │ │ │ ldclvs 4, cr6, [sl], #1004 @ 0x3ec │ │ │ │ mvnpl pc, #81788928 @ 0x4e00000 │ │ │ │ teqppl r4, #206569472 @ p-variant is OBSOLETE @ 0xc500000 │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d31459 │ │ │ │ rscsvs r1, fp, #831488 @ 0xcb000 │ │ │ │ vpmin.s8 q11, q12, q13 │ │ │ │ @ instruction: 0xf6cf13c0 │ │ │ │ - blx abd5a <__bss_end__@@Base+0x5122> │ │ │ │ + blx ac4ca <__bss_end__@@Base+0x592a> │ │ │ │ ldclvs 3, cr15, [sl], #12 │ │ │ │ ldrbtvs r4, [fp], #1043 @ 0x413 │ │ │ │ @ instruction: 0xf6416cfa │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - blx fe0e3b5e <__bss_end__@@Base+0xfe03cf26> │ │ │ │ + blx fe0e42ce <__bss_end__@@Base+0xfe03d72e> │ │ │ │ bicsne r1, r9, r2, lsl #6 │ │ │ │ - bne ff2d4cd8 <__bss_end__@@Base+0xff22e0a0> │ │ │ │ + bne ff2d5448 <__bss_end__@@Base+0xff22e8a8> │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ orrseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r6, [r3], #-3322 @ 0xfffff306 │ │ │ │ ldclvs 4, cr6, [sl], #1004 @ 0x3ec │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -11753,88 +12256,88 @@ │ │ │ │ movweq pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d31158 │ │ │ │ rsbcs r1, r4, r3, asr #21 │ │ │ │ vqrdmulh.s d15, d3, d0 │ │ │ │ @ instruction: 0xf8971ad3 │ │ │ │ andls r2, r2, #63 @ 0x3f │ │ │ │ tstls r0, r1, lsl #6 │ │ │ │ - bvs ffea95cc <__bss_end__@@Base+0xffe02994> │ │ │ │ + bvs ffea9d3c <__bss_end__@@Base+0xffe0319c> │ │ │ │ ldrbtmi r4, [r9], #-2393 @ 0xfffff6a7 │ │ │ │ @ instruction: 0xf7f46978 │ │ │ │ - add lr, sl, ip, lsl #24 │ │ │ │ - blvc ca44c <__bss_end__@@Base+0x23814> │ │ │ │ - blvc ff04a8c8 <__bss_end__@@Base+0xfefa3c90> │ │ │ │ - blx 44a9bc <__bss_end__@@Base+0x3a3d84> │ │ │ │ + add lr, sl, r2, lsr #16 │ │ │ │ + blvc cabbc <__bss_end__@@Base+0x2401c> │ │ │ │ + blvc ff04b038 <__bss_end__@@Base+0xfefa4498> │ │ │ │ + blx 44b12c <__bss_end__@@Base+0x3a458c> │ │ │ │ movtcs sp, #23297 @ 0x5b01 │ │ │ │ cmpcs r7, #0 │ │ │ │ eorscc pc, pc, r7, lsl #17 │ │ │ │ - blvc ca464 <__bss_end__@@Base+0x2382c> │ │ │ │ - blvc ff20a8cc <__bss_end__@@Base+0xff163c94> │ │ │ │ - blvs 118a48c <__bss_end__@@Base+0x10e3854> │ │ │ │ - blvs 1ca6b0 <__bss_end__@@Base+0x123a78> │ │ │ │ - blpl 108a494 <__bss_end__@@Base+0xfe385c> │ │ │ │ - blvc 18a834 <__bss_end__@@Base+0xe3bfc> │ │ │ │ - blvs 44a47c <__bss_end__@@Base+0x3a3844> │ │ │ │ - blvc 20a6fc <__bss_end__@@Base+0x163ac4> │ │ │ │ - blvc 34a444 <__bss_end__@@Base+0x2a380c> │ │ │ │ - blvc 34a488 <__bss_end__@@Base+0x2a3850> │ │ │ │ - blvc ff20aa24 <__bss_end__@@Base+0xff163dec> │ │ │ │ - bcc fe44a690 <__bss_end__@@Base+0xfe3a3a58> │ │ │ │ - bvs ffee7a24 <__bss_end__@@Base+0xffe40dec> │ │ │ │ - bcc fe44a658 <__bss_end__@@Base+0xfe3a3a20> │ │ │ │ - blvc ffa0a920 <__bss_end__@@Base+0xff963ce8> │ │ │ │ - blvs 34a4a0 <__bss_end__@@Base+0x2a3868> │ │ │ │ - blvc 120a720 <__bss_end__@@Base+0x1163ae8> │ │ │ │ - blvs eca4c8 <__bss_end__@@Base+0xe23890> │ │ │ │ - blvc 1ca6ec <__bss_end__@@Base+0x123ab4> │ │ │ │ - blvc 24a470 <__bss_end__@@Base+0x1a3838> │ │ │ │ + blvc cabd4 <__bss_end__@@Base+0x24034> │ │ │ │ + blvc ff20b03c <__bss_end__@@Base+0xff16449c> │ │ │ │ + blvs 118abfc <__bss_end__@@Base+0x10e405c> │ │ │ │ + blvs 1cae20 <__bss_end__@@Base+0x124280> │ │ │ │ + blpl 108ac04 <__bss_end__@@Base+0xfe4064> │ │ │ │ + blvc 18afa4 <__bss_end__@@Base+0xe4404> │ │ │ │ + blvs 44abec <__bss_end__@@Base+0x3a404c> │ │ │ │ + blvc 20ae6c <__bss_end__@@Base+0x1642cc> │ │ │ │ + blvc 34abb4 <__bss_end__@@Base+0x2a4014> │ │ │ │ + blvc 34abf8 <__bss_end__@@Base+0x2a4058> │ │ │ │ + blvc ff20b194 <__bss_end__@@Base+0xff1645f4> │ │ │ │ + bcc fe44ae00 <__bss_end__@@Base+0xfe3a4260> │ │ │ │ + bvs ffee8194 <__bss_end__@@Base+0xffe415f4> │ │ │ │ + bcc fe44adc8 <__bss_end__@@Base+0xfe3a4228> │ │ │ │ + blvc ffa0b090 <__bss_end__@@Base+0xff9644f0> │ │ │ │ + blvs 34ac10 <__bss_end__@@Base+0x2a4070> │ │ │ │ + blvc 120ae90 <__bss_end__@@Base+0x11642f0> │ │ │ │ + blvs ecac38 <__bss_end__@@Base+0xe24098> │ │ │ │ + blvc 1cae5c <__bss_end__@@Base+0x1242bc> │ │ │ │ + blvc 24abe0 <__bss_end__@@Base+0x1a4040> │ │ │ │ @ instruction: 0xf8976939 │ │ │ │ movwls r3, #8255 @ 0x203f │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - bmi e69a54 <__bss_end__@@Base+0xdc2e1c> │ │ │ │ + bmi e6a1c4 <__bss_end__@@Base+0xdc3624> │ │ │ │ ldmdbvs r8!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 114ce40 <__bss_end__@@Base+0x10a6208> │ │ │ │ + svc 0x0060f7f3 │ │ │ │ ldc 0, cr14, [r7, #284] @ 0x11c │ │ │ │ vmov.f64 d7, #82 @ 0x3e900000 0.2812500 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ - blle 8d6c0 <__bss_start@@Base+0x32620> │ │ │ │ + blle 8de30 <__bss_start@@Base+0x32e28> │ │ │ │ and r2, r0, r5, asr #6 │ │ │ │ @ instruction: 0xf8872357 │ │ │ │ ldc 0, cr3, [r7, #252] @ 0xfc │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ - vldr d7, [pc, #796] @ f1b0 │ │ │ │ + vldr d7, [pc, #796] @ f920 │ │ │ │ vmul.f64 d6, d7, d20 │ │ │ │ - vldr d6, [pc, #24] @ eeb4 │ │ │ │ + vldr d6, [pc, #24] @ f624 │ │ │ │ vdiv.f64 d5, d6, d16 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ ldmdbvs r9!, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ mlascc pc, r7, r8, pc @ │ │ │ │ ldmib r7, {r1, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sp}^ │ │ │ │ - blmi 997ab8 <__bss_end__@@Base+0x8f0e80> │ │ │ │ + blmi 998228 <__bss_end__@@Base+0x8f1688> │ │ │ │ @ instruction: 0x461a447b │ │ │ │ - @ instruction: 0xf7f46978 │ │ │ │ - ands lr, lr, ip, lsl fp │ │ │ │ + @ instruction: 0xf7f36978 │ │ │ │ + ands lr, lr, r8, lsr pc │ │ │ │ @ instruction: 0xed97693b │ │ │ │ - vldr d7, [pc, #8] @ eed4 │ │ │ │ + vldr d7, [pc, #8] @ f644 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ - vldr d6, [pc, #24] @ eeec │ │ │ │ + vldr d6, [pc, #24] @ f65c │ │ │ │ vdup.32 d6, r5 │ │ │ │ vstr d7, [sp, #20] │ │ │ │ - bmi 76dae0 <__bss_end__@@Base+0x6c6ea8> │ │ │ │ + bmi 76e250 <__bss_end__@@Base+0x6c76b0> │ │ │ │ @ instruction: 0x4619447a │ │ │ │ - @ instruction: 0xf7f46978 │ │ │ │ - and lr, sl, r8, lsl #22 │ │ │ │ - bmi 6a90dc <__bss_end__@@Base+0x6024a4> │ │ │ │ + @ instruction: 0xf7f36978 │ │ │ │ + and lr, sl, r4, lsr #30 │ │ │ │ + bmi 6a984c <__bss_end__@@Base+0x602cac> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ ldmdami r9, {r0, r1, r2, r3, r4, r5, r8, ip} │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ - @ instruction: 0xf7f4fc95 │ │ │ │ - ldmdbvs fp!, {r2, r5, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f3fc95 │ │ │ │ + ldmdbvs fp!, {r2, r6, sl, fp, sp, lr, pc}^ │ │ │ │ smmlacc r0, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00efffff │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdgt r2, [r9], -fp │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @@ -11843,91 +12346,91 @@ │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstpmi r5, r0, lsl #18 @ p-variant is OBSOLETE │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ strbtlt r1, [r8], #2895 @ 0xb4f │ │ │ │ svccc 0x004b4e81 │ │ │ │ - andeq pc, r3, r8, lsr #31 │ │ │ │ - ldrdeq pc, [r3], -lr │ │ │ │ - andeq pc, r3, ip, lsl #28 │ │ │ │ - andeq pc, r3, r8, asr #27 │ │ │ │ - andeq pc, r3, r8, lsr #27 │ │ │ │ - andeq pc, r3, r0, lsr #27 │ │ │ │ - @ instruction: 0x0003fdb8 │ │ │ │ + andeq pc, r3, r8, asr r9 @ │ │ │ │ + andeq pc, r3, lr, lsl #17 │ │ │ │ + @ instruction: 0x0003f7bc │ │ │ │ + andeq pc, r3, r8, ror r7 @ │ │ │ │ + andeq pc, r3, r8, asr r7 @ │ │ │ │ + andeq pc, r3, r0, asr r7 @ │ │ │ │ + andeq pc, r3, r8, ror #14 │ │ │ │ strdlt fp, [fp], r0 │ │ │ │ rscsvs sl, r8, r6, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ ldmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs ip!, {r1, r8}^ │ │ │ │ strmi lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2821 @ 0xfffff4fb │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - @ instruction: 0xf7f468f8 │ │ │ │ - svclt 0x0000eab0 │ │ │ │ + @ instruction: 0xf7f368f8 │ │ │ │ + svclt 0x0000eecc │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - andeq pc, r3, sl, asr #26 │ │ │ │ + strdeq pc, [r3], -sl │ │ │ │ adcslt fp, sl, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r4, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - blvc 4a608 │ │ │ │ + blvc 4ad78 │ │ │ │ cmnpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ mrc 8, 5, r6, cr0, cr10, {1} │ │ │ │ cmncs r3, r7, asr #22 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc ca620 <__bss_end__@@Base+0x239e8> │ │ │ │ + blvc cad90 <__bss_end__@@Base+0x241f0> │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ mrc 8, 5, r6, cr0, cr10, {1} │ │ │ │ cmncs r3, r7, asr #22 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ ldmvs r9!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1072304 │ │ │ │ stmib sp, {r2, r4, r5, r6}^ │ │ │ │ @ instruction: 0xf1072302 │ │ │ │ movwls r0, #784 @ 0x310 │ │ │ │ - bmi 12080c <__bss_end__@@Base+0x79bd4> │ │ │ │ + bmi 120f7c <__bss_end__@@Base+0x7a3dc> │ │ │ │ ldmvs r8!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - b 1e4cfd8 <__bss_end__@@Base+0x1da63a0> │ │ │ │ + mrc 7, 4, APSR_nzcv, cr4, cr3, {7} │ │ │ │ ldrbcc fp, [r8, r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - strdeq pc, [r3], -r0 │ │ │ │ + andeq pc, r3, r0, lsr #13 │ │ │ │ addslt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xa3bd6039 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ tstcs r4, #3260416 @ 0x31c000 │ │ │ │ ldmib r3, {r2, r3, r4, r5, r7, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ ldmdavs fp!, {r1, r4, r8, r9, sp}^ │ │ │ │ - blvs 4a684 │ │ │ │ + blvs 4adf4 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl ca694 <__bss_end__@@Base+0x23a5c> │ │ │ │ + blpl cae04 <__bss_end__@@Base+0x24264> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ - @ instruction: 0xf7f40b47 │ │ │ │ - stc 8, cr14, [r7, #400] @ 0x190 │ │ │ │ + @ instruction: 0xf7f30b47 │ │ │ │ + stc 12, cr14, [r7, #536] @ 0x218 │ │ │ │ ldmdavs fp!, {r4, r8, r9, fp}^ │ │ │ │ movwcs lr, #18899 @ 0x49d3 │ │ │ │ movwcs lr, #59847 @ 0xe9c7 │ │ │ │ - blvc 44a6cc <__bss_end__@@Base+0x3a3a94> │ │ │ │ - blvc 104ab48 <__bss_end__@@Base+0xfa3f10> │ │ │ │ - blx 44ac3c <__bss_end__@@Base+0x3a4004> │ │ │ │ + blvc 44ae3c <__bss_end__@@Base+0x3a429c> │ │ │ │ + blvc 104b2b8 <__bss_end__@@Base+0xfa4718> │ │ │ │ + blx 44b3ac <__bss_end__@@Base+0x3a480c> │ │ │ │ ldc 1, cr13, [r7, #112] @ 0x70 │ │ │ │ vmov.f64 d7, #94 @ 0x3ef00000 0.4687500 │ │ │ │ vneg.f64 d23, d0 │ │ │ │ tstple r5, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f6839 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ @@ -11935,51 +12438,51 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ @ instruction: 0xf04f6839 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ tst fp, r4, lsl #6 │ │ │ │ - blvc 44a714 <__bss_end__@@Base+0x3a3adc> │ │ │ │ - blvs 20a958 <__bss_end__@@Base+0x163d20> │ │ │ │ - blvc 3ca71c <__bss_end__@@Base+0x323ae4> │ │ │ │ - blvc 20a960 <__bss_end__@@Base+0x163d28> │ │ │ │ - blvc 20a9a0 <__bss_end__@@Base+0x163d68> │ │ │ │ - bleq 120ab8c <__bss_end__@@Base+0x1163f54> │ │ │ │ - stmda sl!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blpl 104ab94 <__bss_end__@@Base+0xfa3f5c> │ │ │ │ - blvs 3ca734 <__bss_end__@@Base+0x323afc> │ │ │ │ - blvc 18aaf4 <__bss_end__@@Base+0xe3ebc> │ │ │ │ - blvc 64a6fc <__bss_end__@@Base+0x5a3ac4> │ │ │ │ + blvc 44ae84 <__bss_end__@@Base+0x3a42e4> │ │ │ │ + blvs 20b0c8 <__bss_end__@@Base+0x164528> │ │ │ │ + blvc 3cae8c <__bss_end__@@Base+0x3242ec> │ │ │ │ + blvc 20b0d0 <__bss_end__@@Base+0x164530> │ │ │ │ + blvc 20b110 <__bss_end__@@Base+0x164570> │ │ │ │ + bleq 120b2fc <__bss_end__@@Base+0x116475c> │ │ │ │ + mcrr 7, 15, pc, ip, cr3 @ │ │ │ │ + blpl 104b304 <__bss_end__@@Base+0xfa4764> │ │ │ │ + blvs 3caea4 <__bss_end__@@Base+0x324304> │ │ │ │ + blvc 18b264 <__bss_end__@@Base+0xe46c4> │ │ │ │ + blvc 64ae6c <__bss_end__@@Base+0x5a42cc> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ ldc 0, cr14, [r7, #548] @ 0x224 │ │ │ │ vmov.32 d7[1], r7 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vmov.f64 d7, #120 @ 0x3fc00000 1.5 │ │ │ │ vldr d6, [r7] │ │ │ │ vadd.f64 d7, d6, d8 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ - @ instruction: 0xf7f40b47 │ │ │ │ - stc 8, cr14, [r7, #40] @ 0x28 │ │ │ │ + @ instruction: 0xf7f30b47 │ │ │ │ + stc 12, cr14, [r7, #176] @ 0xb0 │ │ │ │ vldr d0, [r7, #24] │ │ │ │ - vldr d7, [pc, #96] @ f17c │ │ │ │ + vldr d7, [pc, #96] @ f8ec │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vldr d5, [r7, #80] @ 0x50 │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ - vldr d7, [pc, #24] @ f160 │ │ │ │ + vldr d7, [pc, #24] @ f8d0 │ │ │ │ vnmul.f64 d5, d7, d29 │ │ │ │ vldr d5, [r7, #20] │ │ │ │ vmul.f64 d7, d5, d14 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ vldr d5, [r7, #72] @ 0x48 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ @@ -11991,28 +12494,28 @@ │ │ │ │ vldr d7, [r7, #16] │ │ │ │ vldr d6, [r7, #80] @ 0x50 │ │ │ │ vmul.f64 d7, d6, d8 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vldr d6, [r7, #28] │ │ │ │ - vldr d7, [pc, #64] @ f1d8 │ │ │ │ + vldr d7, [pc, #64] @ f948 │ │ │ │ @ instruction: 0xee275b57 │ │ │ │ vldr d5, [r7, #20] │ │ │ │ vmul.f64 d7, d5, d8 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmul.f64 d7, d5, d8 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ - vldr d7, [pc, #96] @ f22c │ │ │ │ + vldr d7, [pc, #96] @ f99c │ │ │ │ vnmul.f64 d5, d7, d12 │ │ │ │ vldr d5, [r7, #20] │ │ │ │ vmul.f64 d7, d5, d14 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ @@ -12021,30 +12524,30 @@ │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #88] @ 0x58 │ │ │ │ vldr d6, [r7, #96] @ 0x60 │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ vldr d7, [r7, #96] @ 0x60 │ │ │ │ vmov.32 r7, d0[1] │ │ │ │ - vldr d7, [pc, #796] @ f52c │ │ │ │ + vldr d7, [pc, #796] @ fc9c │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xf73ffa10 │ │ │ │ ldc 15, cr10, [r7, #424] @ 0x1a8 │ │ │ │ - vldr d7, [pc, #96] @ f284 │ │ │ │ + vldr d7, [pc, #96] @ f9f4 │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #48] @ 0x30 │ │ │ │ vmov.32 d7[1], r7 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7f30b47 │ │ │ │ - mrc 15, 5, lr, cr0, cr0, {3} │ │ │ │ - vldr d7, [pc, #256] @ f34c │ │ │ │ + vmov.32 lr, d16[1] │ │ │ │ + vldr d7, [pc, #256] @ fabc │ │ │ │ vmul.f64 d6, d7, d26 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #40] @ 0x28 │ │ │ │ vldr d6, [r7, #56] @ 0x38 │ │ │ │ vadd.f64 d7, d6, d12 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ vldr d5, [r7, #56] @ 0x38 │ │ │ │ @@ -12056,108 +12559,108 @@ │ │ │ │ vldr d5, [r7, #284] @ 0x11c │ │ │ │ vldr d4, [r7, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d4, d10 │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7f30b47 │ │ │ │ - cdp 15, 11, cr14, cr0, cr6, {2} │ │ │ │ + vmov.f64 d14, d24 │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 14a8b0 <__bss_end__@@Base+0xa3c78> │ │ │ │ - blvc 2ca904 <__bss_end__@@Base+0x223ccc> │ │ │ │ - blvs 64a928 <__bss_end__@@Base+0x5a3cf0> │ │ │ │ - blvc 1cab4c <__bss_end__@@Base+0x123f14> │ │ │ │ - blvs 34a910 <__bss_end__@@Base+0x2a3cd8> │ │ │ │ - blpl 20acd0 <__bss_end__@@Base+0x164098> │ │ │ │ - bleq 118ad7c <__bss_end__@@Base+0x10e4144> │ │ │ │ - svc 0x0056f7f3 │ │ │ │ - blvc 104ad84 <__bss_end__@@Base+0xfa414c> │ │ │ │ + blvc 14b020 <__bss_end__@@Base+0xa4480> │ │ │ │ + blvc 2cb074 <__bss_end__@@Base+0x2244d4> │ │ │ │ + blvs 64b098 <__bss_end__@@Base+0x5a44f8> │ │ │ │ + blvc 1cb2bc <__bss_end__@@Base+0x12471c> │ │ │ │ + blvs 34b080 <__bss_end__@@Base+0x2a44e0> │ │ │ │ + blpl 20b440 <__bss_end__@@Base+0x1648a0> │ │ │ │ + bleq 118b4ec <__bss_end__@@Base+0x10e494c> │ │ │ │ + bl 1e4d9fc <__bss_end__@@Base+0x1da6e5c> │ │ │ │ + blvc 104b4f4 <__bss_end__@@Base+0xfa4954> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc ca91c <__bss_end__@@Base+0x23ce4> │ │ │ │ + blvc cb08c <__bss_end__@@Base+0x244ec> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.f64 d6, #0 @ 0x40000000 2.0 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ - @ instruction: 0xf7f40b47 │ │ │ │ - cdp 8, 11, cr14, cr0, cr10, {4} │ │ │ │ + @ instruction: 0xf7f30b47 │ │ │ │ + cdp 12, 11, cr14, cr0, cr6, {5} │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc ca8f8 <__bss_end__@@Base+0x23cc0> │ │ │ │ + blvc cb068 <__bss_end__@@Base+0x244c8> │ │ │ │ ldrtmi r3, [sp], r8, ror #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ andmi r0, r0, r0 │ │ │ │ cmpmi r8, r6, lsr #9 │ │ │ │ ldrne sp, [fp], #-2641 @ 0xfffff5af │ │ │ │ cmpmi r8, r4, asr #31 │ │ │ │ ldmdb fp, {r4, r5, r6, r8, r9, fp} │ │ │ │ mcrcc 14, 0, r7, cr0, cr15, {0} │ │ │ │ cdple 2, 1, cr1, cr10, cr13, {0} │ │ │ │ svccc 0x00efc928 │ │ │ │ - stcmi 8, cr11, [pc], #-512 @ f118 │ │ │ │ + stcmi 8, cr11, [pc], #-512 @ f888 │ │ │ │ sbcmi r7, r2, #868 @ 0x364 │ │ │ │ vfmacs.f64 d22, d26, d7 │ │ │ │ sbcmi r6, r2, #37 @ 0x25 │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ addlt r8, sl, r2, lsl #22 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blvc 4a984 │ │ │ │ - bleq 120adfc <__bss_end__@@Base+0x11641c4> │ │ │ │ - ldm lr!, {r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bleq 24a960 <__bss_end__@@Base+0x1a3d28> │ │ │ │ + blvc 4b0f4 │ │ │ │ + bleq 120b56c <__bss_end__@@Base+0x11649cc> │ │ │ │ + ldcl 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ + bleq 24b0d0 <__bss_end__@@Base+0x1a4530> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ @ instruction: 0xf7f30b47 │ │ │ │ - stc 15, cr14, [r7, #392] @ 0x188 │ │ │ │ + vstr d14, [r7, #536] @ 0x218 │ │ │ │ vldr d0, [r7, #24] │ │ │ │ - vldr d7, [pc, #32] @ f37c │ │ │ │ + vldr d7, [pc, #32] @ faec │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vmul.f64 d7, d6, d8 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7f30b47 │ │ │ │ - mrc 14, 5, lr, cr0, cr6, {6} │ │ │ │ - vldr d6, [pc, #256] @ f480 │ │ │ │ + @ instruction: 0xeeb0eaf8 │ │ │ │ + vldr d6, [pc, #256] @ fbf0 │ │ │ │ vdiv.f64 d5, d5, d25 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmdavs fp!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 14a9dc <__bss_end__@@Base+0xa3da4> │ │ │ │ - blvs 14a9f0 <__bss_end__@@Base+0xa3db8> │ │ │ │ - blvc 20ac70 <__bss_end__@@Base+0x164038> │ │ │ │ - blvc ca9b8 <__bss_end__@@Base+0x23d80> │ │ │ │ - blvs ca9fc <__bss_end__@@Base+0x23dc4> │ │ │ │ - blvc 1caa00 <__bss_end__@@Base+0x123dc8> │ │ │ │ - blhi 20ac40 <__bss_end__@@Base+0x164008> │ │ │ │ + blvc 14b14c <__bss_end__@@Base+0xa45ac> │ │ │ │ + blvs 14b160 <__bss_end__@@Base+0xa45c0> │ │ │ │ + blvc 20b3e0 <__bss_end__@@Base+0x164840> │ │ │ │ + blvc cb128 <__bss_end__@@Base+0x24588> │ │ │ │ + blvs cb16c <__bss_end__@@Base+0x245cc> │ │ │ │ + blvc 1cb170 <__bss_end__@@Base+0x1245d0> │ │ │ │ + blhi 20b3b0 <__bss_end__@@Base+0x164810> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ @ instruction: 0xf7f30b47 │ │ │ │ - mrc 15, 5, lr, cr0, cr0, {1} │ │ │ │ + @ instruction: 0xeeb0eb54 │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 4a9d0 │ │ │ │ - blvs caa24 <__bss_end__@@Base+0x23dec> │ │ │ │ - blvc 1caa28 <__bss_end__@@Base+0x123df0> │ │ │ │ - blhi 20ac68 <__bss_end__@@Base+0x164030> │ │ │ │ + blvc 4b140 │ │ │ │ + blvs cb194 <__bss_end__@@Base+0x245f4> │ │ │ │ + blvc 1cb198 <__bss_end__@@Base+0x1245f8> │ │ │ │ + blhi 20b3d8 <__bss_end__@@Base+0x164838> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ - @ instruction: 0xf7f40b47 │ │ │ │ - mrc 8, 5, lr, cr0, cr0, {3} │ │ │ │ + @ instruction: 0xf7f30b47 │ │ │ │ + cdp 12, 11, cr14, cr0, cr12, {4} │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc ca9f8 <__bss_end__@@Base+0x23dc0> │ │ │ │ - blvc 14aa4c <__bss_end__@@Base+0xa3e14> │ │ │ │ - blvs 3caa70 <__bss_end__@@Base+0x323e38> │ │ │ │ - blvs 1cac94 <__bss_end__@@Base+0x12405c> │ │ │ │ + blvc cb168 <__bss_end__@@Base+0x245c8> │ │ │ │ + blvc 14b1bc <__bss_end__@@Base+0xa461c> │ │ │ │ + blvs 3cb1e0 <__bss_end__@@Base+0x324640> │ │ │ │ + blvs 1cb404 <__bss_end__@@Base+0x124864> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmul.f64 d7, d6, d8 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 14aa1c <__bss_end__@@Base+0xa3de4> │ │ │ │ + blvc 14b18c <__bss_end__@@Base+0xa45ec> │ │ │ │ strcc fp, [r8, -r0, lsl #30]! │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ vstrlt d8, [r0, #8] │ │ │ │ vqrshrn.s64 d31, q12, #10 │ │ │ │ svccc 0x007b6b90 │ │ │ │ andmi r0, r0, r0 │ │ │ │ cmpmi r8, r6, lsr #9 │ │ │ │ @@ -12167,70 +12670,70 @@ │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r6, r0, lsl #22 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ ldrsbtvs r6, [fp], #139 @ 0x8b │ │ │ │ ldmdavs fp!, {r0, r4, sp, lr, pc}^ │ │ │ │ - blcs 294c4 │ │ │ │ + blcs 29c34 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ mrrcne 8, 1, r6, r9, cr11 │ │ │ │ andsvs r6, r1, sl, ror r8 │ │ │ │ rscsvs r7, fp, fp, lsl r8 │ │ │ │ ldmdavs fp!, {r0, r2, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4618685b │ │ │ │ - svc 0x000ef7f3 │ │ │ │ + bl ccdbb0 <__bss_end__@@Base+0xc27010> │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xb082b5b0 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blmi fe8d888c <__bss_end__@@Base+0xfe831c54> │ │ │ │ + blmi fe8d8ffc <__bss_end__@@Base+0xfe83245c> │ │ │ │ andcs r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ teq r3, sl, lsl r0 │ │ │ │ andle r2, r8, r0, lsl #26 │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ strtmi r8, [fp], -r2, lsr #2 │ │ │ │ - blcs 5e0ac <__bss_start@@Base+0x300c> │ │ │ │ + blcs 5e81c <__bss_start@@Base+0x3814> │ │ │ │ tstphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f3e0c0 │ │ │ │ - strmi lr, [r3], -lr, ror #30 │ │ │ │ + @ instruction: 0x4603eb92 │ │ │ │ @ instruction: 0x4623681a │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 240c0 │ │ │ │ + blcs 24830 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - svc 0x0060f7f3 │ │ │ │ + bl fe14dc04 <__bss_end__@@Base+0xfe0a7064> │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ subseq r4, fp, r3, lsr #12 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ andle r2, ip, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2959 @ 0xfffff471 │ │ │ │ mrrcne 8, 1, r6, r9, cr11 │ │ │ │ ldrbtmi r4, [sl], #-2702 @ 0xfffff572 │ │ │ │ rsclt r6, r1, #17 │ │ │ │ ldrbtmi r4, [sl], #-2701 @ 0xfffff573 │ │ │ │ strcs r5, [r2, #-1233] @ 0xfffffb2f │ │ │ │ stccs 1, cr14, [lr], #-8 │ │ │ │ - blmi fe30392c <__bss_end__@@Base+0xfe25ccf4> │ │ │ │ + blmi fe30409c <__bss_end__@@Base+0xfe25d4fc> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bmi fe296668 <__bss_end__@@Base+0xfe1efa30> │ │ │ │ + bmi fe296dd8 <__bss_end__@@Base+0xfe1f0238> │ │ │ │ andsvs r4, r1, sl, ror r4 │ │ │ │ - bmi fe27c090 <__bss_end__@@Base+0xfe1d5458> │ │ │ │ + bmi fe27c800 <__bss_end__@@Base+0xfe1d5c60> │ │ │ │ ldrbpl r4, [r1], #1146 @ 0x47a │ │ │ │ rscs r2, r3, r3, lsl #10 │ │ │ │ - blmi fe1fc0a0 <__bss_end__@@Base+0xfe155468> │ │ │ │ + blmi fe1fc810 <__bss_end__@@Base+0xfe155c70> │ │ │ │ andsvc r4, sl, fp, ror r4 │ │ │ │ ldrbtmi r4, [fp], #-2950 @ 0xfffff47a │ │ │ │ subsvc r2, sl, r0, lsl #4 │ │ │ │ rsbsle r2, r5, sp, lsr #24 │ │ │ │ - blle 1f5a5e0 <__bss_end__@@Base+0x1eb39a8> │ │ │ │ + blle 1f5ad50 <__bss_end__@@Base+0x1eb41b0> │ │ │ │ ldclle 12, cr2, [fp], #-476 @ 0xfffffe24 │ │ │ │ - blle 1e5a648 <__bss_end__@@Base+0x1db3a10> │ │ │ │ + blle 1e5adb8 <__bss_end__@@Base+0x1db4218> │ │ │ │ movteq pc, #20900 @ 0x51a4 @ │ │ │ │ ldmdale r5!, {r1, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ ldrdeq r0, [r0], -r5 │ │ │ │ andeq r0, r0, r1, ror #1 │ │ │ │ @@ -12285,94 +12788,94 @@ │ │ │ │ ldrdeq r0, [r0], -sp │ │ │ │ rsbs r2, sl, r3, lsl #6 │ │ │ │ rsbs r2, r8, r4, lsl #6 │ │ │ │ rsbs r2, r6, r6, lsl #6 │ │ │ │ rsbs r2, r4, r5, lsl #6 │ │ │ │ rsbs r2, r2, r7, lsl #6 │ │ │ │ rsbs r2, r0, r0, lsl #6 │ │ │ │ - mcr 7, 5, pc, cr12, cr3, {7} @ │ │ │ │ + b ff44dd6c <__bss_end__@@Base+0xff3a71cc> │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ subseq r4, fp, r3, lsr #12 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwpl pc, #1027 @ 0x403 @ │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ andsle r2, r7, sp, lsr #24 │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - @ instruction: 0x4603ecf8 │ │ │ │ + @ instruction: 0x4603e91a │ │ │ │ andsle r2, r1, lr, asr #22 │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - @ instruction: 0x4603ecf2 │ │ │ │ + @ instruction: 0x4603e914 │ │ │ │ andle r2, fp, r3, asr fp │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - strmi lr, [r3], -ip, ror #25 │ │ │ │ + strmi lr, [r3], -lr, lsl #18 │ │ │ │ andle r2, r5, r7, asr fp │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - strmi lr, [r3], -r6, ror #25 │ │ │ │ + strmi lr, [r3], -r8, lsl #18 │ │ │ │ @ instruction: 0xd1252b45 │ │ │ │ ldrbtmi r4, [fp], #-2864 @ 0xfffff4d0 │ │ │ │ - bmi c296ec <__bss_end__@@Base+0xb82ab4> │ │ │ │ + bmi c29e5c <__bss_end__@@Base+0xb832bc> │ │ │ │ tstcs r0, sl, ror r4 │ │ │ │ ldmdavs fp!, {r0, r4, r6, r7, sl, ip, lr}^ │ │ │ │ ldmdavs fp!, {r2, r3, r4, r6, r7, sp, lr}^ │ │ │ │ addsvs r2, sl, r1, lsl #4 │ │ │ │ tstle sl, r2, lsl #26 │ │ │ │ ldrbtmi r4, [fp], #-2859 @ 0xfffff4d5 │ │ │ │ @ instruction: 0xf7f34618 │ │ │ │ - strmi lr, [r2], -ip, lsr #28 │ │ │ │ + @ instruction: 0x4602ea50 │ │ │ │ ldrbtmi r4, [fp], #-2857 @ 0xfffff4d7 │ │ │ │ movwcs r6, #8218 @ 0x201a │ │ │ │ - blmi a47770 <__bss_end__@@Base+0x9a0b38> │ │ │ │ + blmi a47ee0 <__bss_end__@@Base+0x9a1340> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - mrc 7, 1, APSR_nzcv, cr2, cr3, {7} │ │ │ │ - blvc 104b178 <__bss_end__@@Base+0xfa4540> │ │ │ │ + b 15cddf0 <__bss_end__@@Base+0x1527250> │ │ │ │ + blvc 104b8e8 <__bss_end__@@Base+0xfa4d48> │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ - blvc 4accc │ │ │ │ + blvc 4b43c │ │ │ │ eor r2, r4, r1, lsl #6 │ │ │ │ tstle r0, lr, lsr #24 │ │ │ │ - blmi 898ad8 <__bss_end__@@Base+0x7f1ea0> │ │ │ │ + blmi 899248 <__bss_end__@@Base+0x7f26a8> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bmi 856838 <__bss_end__@@Base+0x7afc00> │ │ │ │ + bmi 856fa8 <__bss_end__@@Base+0x7b0408> │ │ │ │ andsvs r4, r1, sl, ror r4 │ │ │ │ - bmi 83c260 <__bss_end__@@Base+0x795628> │ │ │ │ + bmi 83c9d0 <__bss_end__@@Base+0x795e30> │ │ │ │ ldrbpl r4, [r1], #1146 @ 0x47a │ │ │ │ - blmi 807714 <__bss_end__@@Base+0x760adc> │ │ │ │ + blmi 807e84 <__bss_end__@@Base+0x7612e4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bmi 796850 <__bss_end__@@Base+0x6efc18> │ │ │ │ + bmi 796fc0 <__bss_end__@@Base+0x6f0420> │ │ │ │ andsvs r4, r1, sl, ror r4 │ │ │ │ - bmi 77c278 <__bss_end__@@Base+0x6d5640> │ │ │ │ + bmi 77c9e8 <__bss_end__@@Base+0x6d5e48> │ │ │ │ ldrbpl r4, [r1], #1146 @ 0x47a │ │ │ │ svclt 0x0000e000 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4604fe99 │ │ │ │ svccc 0x00fff1b4 │ │ │ │ mcrge 4, 6, pc, cr4, cr15, {3} @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bdb0 │ │ │ │ - andeq ip, r4, ip, lsl r3 │ │ │ │ - andeq ip, r4, sl, asr #5 │ │ │ │ - andeq ip, r4, r2, asr #5 │ │ │ │ - @ instruction: 0x0004c1ba │ │ │ │ - andeq ip, r4, ip, lsr #5 │ │ │ │ - andeq ip, r4, r4, lsr #5 │ │ │ │ - muleq r4, ip, r1 │ │ │ │ - muleq r4, r0, r1 │ │ │ │ - andeq ip, r4, sl, lsl #3 │ │ │ │ - andeq ip, r4, lr, lsr #2 │ │ │ │ - andeq ip, r4, r8, lsr #32 │ │ │ │ - andeq ip, r4, r2, lsl r0 │ │ │ │ - strdeq fp, [r4], -lr │ │ │ │ - strdeq fp, [r4], -ip │ │ │ │ - andeq fp, r4, r6, ror #31 │ │ │ │ - ldrdeq ip, [r4], -ip @ │ │ │ │ - ldrdeq ip, [r4], -r4 │ │ │ │ - andeq fp, r4, ip, asr #31 │ │ │ │ - andeq ip, r4, r4, asr #1 │ │ │ │ - strheq ip, [r4], -ip @ │ │ │ │ - @ instruction: 0x0004bfb4 │ │ │ │ + andeq fp, r4, r4, lsl fp │ │ │ │ + andeq fp, r4, r2, asr #21 │ │ │ │ + @ instruction: 0x0004baba │ │ │ │ + @ instruction: 0x0004b9b2 │ │ │ │ + andeq fp, r4, r4, lsr #21 │ │ │ │ + muleq r4, ip, sl │ │ │ │ + muleq r4, r4, r9 │ │ │ │ + andeq fp, r4, r8, lsl #19 │ │ │ │ + andeq fp, r4, r2, lsl #19 │ │ │ │ + andeq fp, r4, r6, lsr #18 │ │ │ │ + andeq fp, r4, r0, lsr #16 │ │ │ │ + andeq fp, r4, sl, lsl #16 │ │ │ │ + strdeq fp, [r4], -r6 │ │ │ │ + strdeq fp, [r4], -r4 │ │ │ │ + ldrdeq fp, [r4], -lr │ │ │ │ + ldrdeq fp, [r4], -r4 │ │ │ │ + andeq fp, r4, ip, asr #17 │ │ │ │ + andeq fp, r4, r4, asr #15 │ │ │ │ + @ instruction: 0x0004b8bc │ │ │ │ + @ instruction: 0x0004b8b4 │ │ │ │ + andeq fp, r4, ip, lsr #15 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ rscsvs pc, r8, r3, lsl #29 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ @@ -12384,63 +12887,63 @@ │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ @ instruction: 0xf6c30300 │ │ │ │ stmib r7, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xffdcf7ff │ │ │ │ ldmvs fp!, {r3, r4, r5, r7, sp, lr} │ │ │ │ - blcs 11e3c0 <__bss_end__@@Base+0x77788> │ │ │ │ + blcs 11eb30 <__bss_end__@@Base+0x77f90> │ │ │ │ andge sp, r2, #7274496 @ 0x6f0000 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, pc, lsl #1 │ │ │ │ andeq r0, r0, r9, lsr r0 │ │ │ │ ldrdeq r0, [r0], -r7 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ andeq r0, r0, r5, lsr #32 │ │ │ │ ldrbtmi r4, [r9], #-2359 @ 0xfffff6c9 │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ subs r2, pc, r0, lsl #6 │ │ │ │ - blvc 1cae4c <__bss_end__@@Base+0x124214> │ │ │ │ - blvc 120b2b8 <__bss_end__@@Base+0x1164680> │ │ │ │ + blvc 1cb5bc <__bss_end__@@Base+0x124a1c> │ │ │ │ + blvc 120ba28 <__bss_end__@@Base+0x1164e88> │ │ │ │ ldrbtmi r4, [fp], #-2866 @ 0xfffff4ce │ │ │ │ - blvc 4ae08 │ │ │ │ + blvc 4b578 │ │ │ │ subs r2, r5, r0, lsl #6 │ │ │ │ - blcs 29bf0 │ │ │ │ - blmi c03898 <__bss_end__@@Base+0xb5cc60> │ │ │ │ + blcs 2a360 │ │ │ │ + blmi c04008 <__bss_end__@@Base+0xb5d468> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bcc fe44b02c <__bss_end__@@Base+0xfe3a43f4> │ │ │ │ - blpl ffa0b2f4 <__bss_end__@@Base+0xff9646bc> │ │ │ │ - blvs 14ae74 <__bss_end__@@Base+0xa423c> │ │ │ │ - blvc 1cb230 <__bss_end__@@Base+0x1245f8> │ │ │ │ - blvs 1cae7c <__bss_end__@@Base+0x124244> │ │ │ │ - blvc 20b0fc <__bss_end__@@Base+0x1644c4> │ │ │ │ - blvc 1cae44 <__bss_end__@@Base+0x12420c> │ │ │ │ - blvc 14ae88 <__bss_end__@@Base+0xa4250> │ │ │ │ - blvs 88aeac <__bss_end__@@Base+0x7e4274> │ │ │ │ - blvc 1cb0d0 <__bss_end__@@Base+0x124498> │ │ │ │ - blvc 14ae54 <__bss_end__@@Base+0xa421c> │ │ │ │ + bcc fe44b79c <__bss_end__@@Base+0xfe3a4bfc> │ │ │ │ + blpl ffa0ba64 <__bss_end__@@Base+0xff964ec4> │ │ │ │ + blvs 14b5e4 <__bss_end__@@Base+0xa4a44> │ │ │ │ + blvc 1cb9a0 <__bss_end__@@Base+0x124e00> │ │ │ │ + blvs 1cb5ec <__bss_end__@@Base+0x124a4c> │ │ │ │ + blvc 20b86c <__bss_end__@@Base+0x164ccc> │ │ │ │ + blvc 1cb5b4 <__bss_end__@@Base+0x124a14> │ │ │ │ + blvc 14b5f8 <__bss_end__@@Base+0xa4a58> │ │ │ │ + blvs 88b61c <__bss_end__@@Base+0x7e4a7c> │ │ │ │ + blvc 1cb840 <__bss_end__@@Base+0x124ca0> │ │ │ │ + blvc 14b5c4 <__bss_end__@@Base+0xa4a24> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ umlalsvs pc, r8, r7, pc @ │ │ │ │ - blcs e9b30 <__bss_end__@@Base+0x42ef8> │ │ │ │ + blcs ea2a0 <__bss_end__@@Base+0x43700> │ │ │ │ ldmdavs r8!, {r1, r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xff90f7ff │ │ │ │ strht r6, [r9], -r8 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #42 @ 0x2a │ │ │ │ - blmi 6e7c48 <__bss_end__@@Base+0x641010> │ │ │ │ + blmi 6e83b8 <__bss_end__@@Base+0x641818> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ vldr d5, [r7] │ │ │ │ vdiv.f64 d6, d5, d4 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #24] │ │ │ │ - vldr d7, [pc, #16] @ f88c │ │ │ │ + vldr d7, [pc, #16] @ fffc │ │ │ │ vmul.f64 d6, d7, d14 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmdavs r8!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ ldmvs fp!, {r3, r4, r5, r7, sp, lr} │ │ │ │ tstle r9, r3, lsl #22 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @@ -12449,237 +12952,237 @@ │ │ │ │ strd r3, [r3], -pc @ │ │ │ │ str fp, [r6, r0, lsl #30] │ │ │ │ str fp, [r4, r0, lsl #30] │ │ │ │ @ instruction: 0x37204618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - andeq fp, r4, r2, asr #29 │ │ │ │ - andeq fp, r4, sl, lsr #29 │ │ │ │ - muleq r4, r8, lr │ │ │ │ - andeq fp, r4, r4, asr #28 │ │ │ │ + @ instruction: 0x0004b6ba │ │ │ │ + andeq fp, r4, r2, lsr #13 │ │ │ │ + muleq r4, r0, r6 │ │ │ │ + andeq fp, r4, ip, lsr r6 │ │ │ │ addlt fp, r8, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #27079 @ 0x69c7 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ movwcs lr, #18887 @ 0x49c7 │ │ │ │ adcsvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ff39 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - blcs 19e508 <__bss_end__@@Base+0xf78d0> │ │ │ │ + blcs 19ec78 <__bss_end__@@Base+0xf80d8> │ │ │ │ andge sp, r2, #7798784 @ 0x770000 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ muleq r0, fp, r0 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r7, ror #1 │ │ │ │ andeq r0, r0, r7, ror #1 │ │ │ │ andeq r0, r0, r7, ror #1 │ │ │ │ andeq r0, r0, sp, lsl r0 │ │ │ │ andeq r0, r0, sp, lsr #32 │ │ │ │ ldrbtmi r4, [r9], #-2361 @ 0xfffff6c7 │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ rsb r2, r3, r0, lsl #6 │ │ │ │ - blvc 1caf9c <__bss_end__@@Base+0x124364> │ │ │ │ - blvc 120b408 <__bss_end__@@Base+0x11647d0> │ │ │ │ + blvc 1cb70c <__bss_end__@@Base+0x124b6c> │ │ │ │ + blvc 120bb78 <__bss_end__@@Base+0x1164fd8> │ │ │ │ ldrbtmi r4, [fp], #-2868 @ 0xfffff4cc │ │ │ │ - blvc 4af58 │ │ │ │ + blvc 4b6c8 │ │ │ │ subs r2, r9, r0, lsl #6 │ │ │ │ - blcs 29c40 │ │ │ │ - blmi c839f0 <__bss_end__@@Base+0xbdcdb8> │ │ │ │ + blcs 2a3b0 │ │ │ │ + blmi c84160 <__bss_end__@@Base+0xbdd5c0> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bcc fe44b17c <__bss_end__@@Base+0xfe3a4544> │ │ │ │ - blpl ffa0b444 <__bss_end__@@Base+0xff96480c> │ │ │ │ - blvs 14afc4 <__bss_end__@@Base+0xa438c> │ │ │ │ - blvc 1cb380 <__bss_end__@@Base+0x124748> │ │ │ │ - blvs 1cafcc <__bss_end__@@Base+0x124394> │ │ │ │ - blvc 20b24c <__bss_end__@@Base+0x164614> │ │ │ │ - blvc 1caf94 <__bss_end__@@Base+0x12435c> │ │ │ │ - blvc 14afd8 <__bss_end__@@Base+0xa43a0> │ │ │ │ - blvs 90affc <__bss_end__@@Base+0x8643c4> │ │ │ │ - blvc 1cb220 <__bss_end__@@Base+0x1245e8> │ │ │ │ - blvc 14afa4 <__bss_end__@@Base+0xa436c> │ │ │ │ + bcc fe44b8ec <__bss_end__@@Base+0xfe3a4d4c> │ │ │ │ + blpl ffa0bbb4 <__bss_end__@@Base+0xff965014> │ │ │ │ + blvs 14b734 <__bss_end__@@Base+0xa4b94> │ │ │ │ + blvc 1cbaf0 <__bss_end__@@Base+0x124f50> │ │ │ │ + blvs 1cb73c <__bss_end__@@Base+0x124b9c> │ │ │ │ + blvc 20b9bc <__bss_end__@@Base+0x164e1c> │ │ │ │ + blvc 1cb704 <__bss_end__@@Base+0x124b64> │ │ │ │ + blvc 14b748 <__bss_end__@@Base+0xa4ba8> │ │ │ │ + blvs 90b76c <__bss_end__@@Base+0x864bcc> │ │ │ │ + blvc 1cb990 <__bss_end__@@Base+0x124df0> │ │ │ │ + blvc 14b714 <__bss_end__@@Base+0xa4b74> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, ror #29 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ teqle r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, ror #29 │ │ │ │ strd r6, [fp], -fp @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #44 @ 0x2c │ │ │ │ - blmi 727c9c <__bss_end__@@Base+0x681064> │ │ │ │ + blmi 72840c <__bss_end__@@Base+0x68186c> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ vldr d5, [r7] │ │ │ │ vdiv.f64 d6, d5, d4 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #24] │ │ │ │ - vldr d7, [pc, #16] @ f9e0 │ │ │ │ + vldr d7, [pc, #16] @ 10150 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ ldmdavs r8!, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ mcr2 7, 6, pc, cr6, cr15, {7} @ │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ - blcs e9dd4 <__bss_end__@@Base+0x4319c> │ │ │ │ + blcs ea544 <__bss_end__@@Base+0x439a4> │ │ │ │ ldmdavs r8!, {r1, r3, r8, ip, lr, pc}^ │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ strd r3, [r3], -pc @ │ │ │ │ ldrb fp, [lr, -r0, lsl #30]! │ │ │ │ ldrb fp, [ip, -r0, lsl #30]! │ │ │ │ @ instruction: 0x37204618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - andeq fp, r4, r2, ror sp │ │ │ │ - andeq fp, r4, sl, asr sp │ │ │ │ - andeq fp, r4, r8, asr #26 │ │ │ │ - strdeq fp, [r4], -r0 │ │ │ │ + andeq fp, r4, sl, ror #10 │ │ │ │ + andeq fp, r4, r2, asr r5 │ │ │ │ + andeq fp, r4, r0, asr #10 │ │ │ │ + andeq fp, r4, r8, ror #9 │ │ │ │ adclt fp, r8, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs r6, #187 @ 0xbb │ │ │ │ @ instruction: 0xf107613b │ │ │ │ ldrmi r0, [r8], -r8, lsl #6 │ │ │ │ mcr2 7, 5, pc, cr3, cr15, {7} @ │ │ │ │ - blcs 21250 │ │ │ │ + blcs 219c0 │ │ │ │ movwcs sp, #1 │ │ │ │ - blmi 4c7aa0 <__bss_end__@@Base+0x420e68> │ │ │ │ + blmi 4c8210 <__bss_end__@@Base+0x421670> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc] @ fa54 │ │ │ │ + vldr d7, [pc] @ 101c4 │ │ │ │ vmul.f64 d6, d7, d12 │ │ │ │ - vldr d6, [pc, #24] @ fa74 │ │ │ │ + vldr d6, [pc, #24] @ 101e4 │ │ │ │ vdiv.f64 d5, d6, d12 │ │ │ │ ldmdavs fp!, {r0, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 4b074 │ │ │ │ + blvc 4b7e4 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0x4618b2db │ │ │ │ ldrtmi r3, [sp], r0, lsr #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - andeq fp, r4, r4, asr ip │ │ │ │ + andeq fp, r4, ip, asr #8 │ │ │ │ adclt fp, r8, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs r6, #187 @ 0xbb │ │ │ │ @ instruction: 0xf107613b │ │ │ │ ldrmi r0, [r8], -r8, lsl #6 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ - blcs 212c4 │ │ │ │ + blcs 21a34 │ │ │ │ movwcs sp, #1 │ │ │ │ - blmi 487b14 <__bss_end__@@Base+0x3e0edc> │ │ │ │ + blmi 488284 <__bss_end__@@Base+0x3e16e4> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc] @ fac8 │ │ │ │ + vldr d7, [pc] @ 10238 │ │ │ │ vmul.f64 d6, d7, d11 │ │ │ │ - vldr d6, [pc, #24] @ fae8 │ │ │ │ + vldr d6, [pc, #24] @ 10258 │ │ │ │ vdiv.f64 d5, d6, d11 │ │ │ │ ldmdavs fp!, {r0, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 4b0e8 │ │ │ │ + blvc 4b858 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0x4618b2db │ │ │ │ ldrtmi r3, [sp], r0, lsr #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - andeq fp, r4, r0, ror #23 │ │ │ │ + ldrdeq fp, [r4], -r8 │ │ │ │ adclt fp, r8, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs r6, #187 @ 0xbb │ │ │ │ @ instruction: 0xf107613b │ │ │ │ ldrmi r0, [r8], -r8, lsl #6 │ │ │ │ mrc2 7, 1, pc, cr1, cr15, {7} │ │ │ │ - blcs 21334 │ │ │ │ + blcs 21aa4 │ │ │ │ movwcs sp, #1 │ │ │ │ - blmi 807bec <__bss_end__@@Base+0x760fb4> │ │ │ │ + blmi 80835c <__bss_end__@@Base+0x7617bc> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc] @ fb38 │ │ │ │ + vldr d7, [pc] @ 102a8 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ - vldr d6, [pc, #24] @ fb58 │ │ │ │ + vldr d6, [pc, #24] @ 102c8 │ │ │ │ vdup.32 d6, r5 │ │ │ │ ldmdavs fp!, {r0, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 4b158 │ │ │ │ + blvc 4b8c8 │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0x4603febb │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ - blvc 4b1b4 │ │ │ │ - blvs 34b1e8 <__bss_end__@@Base+0x2a45b0> │ │ │ │ - blvs 1cb40c <__bss_end__@@Base+0x1247d4> │ │ │ │ - blpl 34b1f0 <__bss_end__@@Base+0x2a45b8> │ │ │ │ - blvc 18b590 <__bss_end__@@Base+0xe4958> │ │ │ │ + blvc 4b924 │ │ │ │ + blvs 34b958 <__bss_end__@@Base+0x2a4db8> │ │ │ │ + blvs 1cbb7c <__bss_end__@@Base+0x124fdc> │ │ │ │ + blpl 34b960 <__bss_end__@@Base+0x2a4dc0> │ │ │ │ + blvc 18bd00 <__bss_end__@@Base+0xe5160> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs r9!, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #18881 @ 0x49c1 │ │ │ │ @ instruction: 0x461868bb │ │ │ │ ldrtmi r3, [sp], r0, lsr #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - andeq fp, r4, r0, ror fp │ │ │ │ - andeq fp, r4, lr, lsr fp │ │ │ │ + andeq fp, r4, r8, ror #6 │ │ │ │ + andeq fp, r4, r6, lsr r3 │ │ │ │ addlt fp, lr, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, sp, lr} │ │ │ │ - @ instruction: 0xf878f7fb │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.f64 d7, #18 @ 0x40900000 4.5 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ tstcs r3, r7, asr #22 │ │ │ │ - @ instruction: 0xf7fb6838 │ │ │ │ - ldmdavs fp!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 4b22c │ │ │ │ - bleq 120b6a4 <__bss_end__@@Base+0x1164a6c> │ │ │ │ + @ instruction: 0xf7fa6838 │ │ │ │ + ldmdavs fp!, {r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 4b99c │ │ │ │ + bleq 120be14 <__bss_end__@@Base+0x1165274> │ │ │ │ ldmdavs r8!, {r1, r8, sp} │ │ │ │ - @ instruction: 0xf9caf7fb │ │ │ │ - bleq 60b26c <__bss_end__@@Base+0x564634> │ │ │ │ + mcr2 7, 1, pc, cr11, cr10, {7} @ │ │ │ │ + bleq 60b9dc <__bss_end__@@Base+0x564e3c> │ │ │ │ ldmdavs r8!, {r1, r8, sp} │ │ │ │ - @ instruction: 0xf9c4f7fb │ │ │ │ + mcr2 7, 1, pc, cr5, cr10, {7} @ │ │ │ │ msreq CPSR_, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe44dc02 <__bss_end__@@Base+0xfe3a6fca> │ │ │ │ + blx fe44e372 <__bss_end__@@Base+0xfe3a77d2> │ │ │ │ andeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ msreq CPSR_, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x46186839 │ │ │ │ - blx acdc02 <__bss_end__@@Base+0xa26fca> │ │ │ │ - blvc cb274 <__bss_end__@@Base+0x2463c> │ │ │ │ - blvc 120b6e0 <__bss_end__@@Base+0x1164aa8> │ │ │ │ + @ instruction: 0xf80af7fb │ │ │ │ + blvc cb9e4 <__bss_end__@@Base+0x24e44> │ │ │ │ + blvc 120be50 <__bss_end__@@Base+0x11652b0> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vldr d7, [r7, #24] │ │ │ │ vmov.f64 d7, #20 @ 0x40a00000 5.0 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 3cb23c <__bss_end__@@Base+0x324604> │ │ │ │ - blvc 1cb290 <__bss_end__@@Base+0x124658> │ │ │ │ - blvc 120b6fc <__bss_end__@@Base+0x1164ac4> │ │ │ │ + blvc 3cb9ac <__bss_end__@@Base+0x324e0c> │ │ │ │ + blvc 1cba00 <__bss_end__@@Base+0x124e60> │ │ │ │ + blvc 120be6c <__bss_end__@@Base+0x11652cc> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ svclt 0x00007b16 │ │ │ │ @ instruction: 0x46bd3738 │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ @@ -12696,329 +13199,329 @@ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0x601a68ba │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ svclt 0x0000bf00 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ - blvc 14de10 <__bss_end__@@Base+0xa71d8> │ │ │ │ + blvc 14e580 <__bss_end__@@Base+0xa79e0> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq fp, r4, sl, lsr fp │ │ │ │ - andeq fp, r4, sl, lsr #22 │ │ │ │ + andeq fp, r4, r2, lsr r3 │ │ │ │ + andeq fp, r4, r2, lsr #6 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ and sl, lr, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2838 @ 0xfffff4ea │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blmi 567da8 <__bss_end__@@Base+0x4c1170> │ │ │ │ + blmi 568518 <__bss_end__@@Base+0x4c1978> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ - blmi 50f9d4 <__bss_end__@@Base+0x468d9c> │ │ │ │ + blmi 50f414 <__bss_end__@@Base+0x468874> │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 4a7d38 <__bss_end__@@Base+0x401100> │ │ │ │ + blmi 4a84a8 <__bss_end__@@Base+0x401908> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - blmi 447d14 <__bss_end__@@Base+0x3a10dc> │ │ │ │ + blmi 448484 <__bss_end__@@Base+0x3a18e4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rsbsvs r6, fp, fp, lsl r8 │ │ │ │ ldrbtmi r4, [fp], #-2830 @ 0xfffff4f2 │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xff2ef003 │ │ │ │ + blx ff8cc46e <__bss_end__@@Base+0xff8258ce> │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ andsvs r6, sl, sl, ror r8 │ │ │ │ ldrbtmi r4, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - blcs 29d6c │ │ │ │ + blcs 2a4dc │ │ │ │ svclt 0x0000d1eb │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - strdeq fp, [r4], -lr │ │ │ │ - strdeq fp, [r4], -r4 │ │ │ │ - andeq fp, r4, r8, ror #21 │ │ │ │ - andeq fp, r4, r0, ror #21 │ │ │ │ - ldrdeq fp, [r4], -r0 │ │ │ │ - andeq fp, r4, r6, asr #21 │ │ │ │ - @ instruction: 0x0004baba │ │ │ │ - @ instruction: 0x0004bab2 │ │ │ │ + strdeq fp, [r4], -r6 │ │ │ │ + andeq fp, r4, ip, ror #5 │ │ │ │ + andeq fp, r4, r0, ror #5 │ │ │ │ + ldrdeq fp, [r4], -r8 │ │ │ │ + andeq fp, r4, r8, asr #5 │ │ │ │ + @ instruction: 0x0004b2be │ │ │ │ + @ instruction: 0x0004b2b2 │ │ │ │ + andeq fp, r4, sl, lsr #5 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldrbtmi r4, [fp], #-2845 @ 0xfffff4e3 │ │ │ │ - blcs 29dac │ │ │ │ - blmi 74417c <__bss_end__@@Base+0x69d544> │ │ │ │ + blcs 2a51c │ │ │ │ + blmi 7448ec <__bss_end__@@Base+0x69dd4c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - @ instruction: 0xf9a8f004 │ │ │ │ + cdp2 0, 5, cr15, cr12, cr3, {0} │ │ │ │ ldrbtmi r4, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ @ instruction: 0x21ac221c │ │ │ │ ldrbtmi r4, [r8], #-2073 @ 0xfffff7e7 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr3, {0} │ │ │ │ + blx fff4c4d8 <__bss_end__@@Base+0xffea5938> │ │ │ │ and r6, sl, r8, ror r1 │ │ │ │ ldrbtmi r4, [fp], #-2839 @ 0xfffff4e9 │ │ │ │ cmnvs fp, fp, lsl r8 │ │ │ │ ldrbtmi r4, [fp], #-2838 @ 0xfffff4ea │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2837 @ 0xfffff4eb │ │ │ │ andscs r6, ip, #26 │ │ │ │ ldmdbvs r8!, {r8, sp}^ │ │ │ │ - stmib r4, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ @ instruction: 0x609a68fa │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x611a68ba │ │ │ │ andcs r6, r0, #2015232 @ 0x1ec000 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r8, sp, lr}^ │ │ │ │ orrsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0x4618697b │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq fp, r4, r6, ror sl │ │ │ │ + andeq fp, r4, lr, ror #4 │ │ │ │ @ instruction: 0xffffff61 │ │ │ │ @ instruction: 0xffffff03 │ │ │ │ - andeq lr, r3, sl, lsr #31 │ │ │ │ - andeq fp, r4, lr, asr #20 │ │ │ │ - andeq fp, r4, r6, asr #20 │ │ │ │ - andeq fp, r4, lr, lsr sl │ │ │ │ + andeq lr, r3, sl, asr r9 │ │ │ │ + andeq fp, r4, r6, asr #4 │ │ │ │ + andeq fp, r4, lr, lsr r2 │ │ │ │ + andeq fp, r4, r6, lsr r2 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs 29fc4 │ │ │ │ + blcs 2a734 │ │ │ │ ldmdavs r8!, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ ldrbtmi r4, [fp], #-2822 @ 0xfffff4fa │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blmi 167e54 <__bss_end__@@Base+0xc121c> │ │ │ │ + blmi 1685c4 <__bss_end__@@Base+0xc1a24> │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ and r6, r0, sl, lsl r0 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r4, lr, asr #19 │ │ │ │ - andeq fp, r4, r4, asr #19 │ │ │ │ + andeq fp, r4, r6, asr #3 │ │ │ │ + @ instruction: 0x0004b1bc │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ orrsvs r6, sl, sl, lsr r8 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, sp, lr, pc}^ │ │ │ │ rscsvs r6, fp, fp, asr r9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ - ldmvs fp!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ cmpvs sl, fp, ror r8 │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blmi 1e7ea8 <__bss_end__@@Base+0x141270> │ │ │ │ + blmi 1e8618 <__bss_end__@@Base+0x141a78> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ - blcs 2a3b8 │ │ │ │ + blcs 2ab28 │ │ │ │ movwcs sp, #483 @ 0x1e3 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r4, r6, ror r9 │ │ │ │ - andeq fp, r4, ip, ror #18 │ │ │ │ + andeq fp, r4, lr, ror #2 │ │ │ │ + andeq fp, r4, r4, ror #2 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blmi 4a7f68 <__bss_end__@@Base+0x401330> │ │ │ │ + blmi 4a86d8 <__bss_end__@@Base+0x401b38> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstle r8, r0, lsl #22 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ stmdami pc, {r0, r1, r2, r5, r6, r7, r8, sp} @ │ │ │ │ @ instruction: 0xf0034478 │ │ │ │ - rscsvs pc, r8, r9, lsr #27 │ │ │ │ - blmi 387ec0 <__bss_end__@@Base+0x2e1288> │ │ │ │ + rscsvs pc, r8, sp, asr sl @ │ │ │ │ + blmi 388630 <__bss_end__@@Base+0x2e1a90> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - blmi 2e9f14 <__bss_end__@@Base+0x2432dc> │ │ │ │ + blmi 2ea684 <__bss_end__@@Base+0x243ae4> │ │ │ │ andsvs r4, sl, fp, ror r4 │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x601a68fb │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ ldrshvs r6, [sl, #-138] @ 0xffffff76 │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r4, r8, lsr #18 │ │ │ │ - andeq lr, r3, ip, ror #28 │ │ │ │ - andeq fp, r4, ip, lsl #18 │ │ │ │ - andeq fp, r4, r0, lsl #18 │ │ │ │ + andeq fp, r4, r0, lsr #2 │ │ │ │ + andeq lr, r3, ip, lsl r8 │ │ │ │ + andeq fp, r4, r4, lsl #2 │ │ │ │ + strdeq fp, [r4], -r8 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x46181ad3 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 14e084 <__bss_end__@@Base+0xa744c> │ │ │ │ + blvc 14e7f4 <__bss_end__@@Base+0xa7c54> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b084 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r6, [r3], #-2107 @ 0xfffff7c5 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-2331 @ 0xfffff6e5 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r7, sp, lr}^ │ │ │ │ addsmi r6, sl, #12255232 @ 0xbb0000 │ │ │ │ - blmi 307358 <__bss_end__@@Base+0x260720> │ │ │ │ + blmi 307ac8 <__bss_end__@@Base+0x260f28> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ff5f │ │ │ │ ldmdavs fp!, {r0, r3, sp, lr, pc}^ │ │ │ │ ldrshvs r6, [sl], #138 @ 0x8a │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x461a1ad3 │ │ │ │ tstvs sl, fp, ror r8 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - ldrdeq lr, [r3], -r4 │ │ │ │ + andeq lr, r3, r4, lsl #15 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs ea3e8 <__bss_end__@@Base+0x437b0> │ │ │ │ - blmi 485f9c <__bss_end__@@Base+0x3df364> │ │ │ │ + blcs eab58 <__bss_end__@@Base+0x43fb8> │ │ │ │ + blmi 48670c <__bss_end__@@Base+0x3dfb6c> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ff3d │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ svcne 0x001a691b │ │ │ │ tstvs sl, fp, ror r8 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ - ldm r2!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldcl 7, cr15, [r4], {242} @ 0xf2 │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ andsvs r6, sl, fp, lsr r8 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, sl, fp, ip}^ │ │ │ │ movwcs r6, #4314 @ 0x10da │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - ldrdeq lr, [r3], -r0 │ │ │ │ + andeq lr, r3, r0, lsl #15 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs ea444 <__bss_end__@@Base+0x4380c> │ │ │ │ - blmi 485ff8 <__bss_end__@@Base+0x3df3c0> │ │ │ │ + blcs eabb4 <__bss_end__@@Base+0x44014> │ │ │ │ + blmi 486768 <__bss_end__@@Base+0x3dfbc8> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r2, r4, sp, lr, pc}^ │ │ │ │ svcne 0x001a691b │ │ │ │ tstvs sl, fp, ror r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7f34618 │ │ │ │ - @ instruction: 0x4603ea5a │ │ │ │ + @ instruction: 0xf7f24618 │ │ │ │ + @ instruction: 0x4603ee76 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ ldcne 8, cr6, [sl, #-876] @ 0xfffffc94 │ │ │ │ sbcsvs r6, sl, fp, ror r8 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq lr, r3, r0, lsr #27 │ │ │ │ + andeq lr, r3, r0, asr r7 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, sl, #7995392 @ 0x7a0000 │ │ │ │ - blmi 446458 <__bss_end__@@Base+0x39f820> │ │ │ │ + blmi 446bc8 <__bss_end__@@Base+0x3a0028> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ @ instruction: 0x4603fedf │ │ │ │ ldmvs fp!, {r0, r1, r4, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmvs r8!, {r0, r3, r4, r9, sl, lr} │ │ │ │ - stmib r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr 7, 0, pc, cr4, cr2, {7} @ │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-2171 @ 0xfffff785 │ │ │ │ ldrshvs r6, [sl], #139 @ 0x8b │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq lr, r3, ip, ror #26 │ │ │ │ + andeq lr, r3, ip, lsl r7 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ stmdble r7, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbtmi r4, [fp], #-2849 @ 0xfffff4df │ │ │ │ ldmvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ eors r4, r6, r3, lsl #12 │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bne ff4aa29c <__bss_end__@@Base+0xff403664> │ │ │ │ + bne ff4aaa0c <__bss_end__@@Base+0xff403e6c> │ │ │ │ @ instruction: 0x611a68fb │ │ │ │ - blcs 2a1a4 │ │ │ │ + blcs 2a914 │ │ │ │ andcs sp, r1, #1 │ │ │ │ andcs lr, r0, #0 │ │ │ │ ldrmi r6, [r3], #-2171 @ 0xfffff785 │ │ │ │ movwcs r4, #1562 @ 0x61a │ │ │ │ asrvc pc, pc, #8 @ │ │ │ │ ldrbtmi r4, [r8], #-2069 @ 0xfffff7eb │ │ │ │ - stc2 0, cr15, [ip], {3} │ │ │ │ + @ instruction: 0xf940f003 │ │ │ │ ldmvs fp!, {r1, r9, sl, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ @ instruction: 0x4619681b │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf7f34618 │ │ │ │ - ldmdavs fp!, {r5, r7, r8, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f24618 │ │ │ │ + ldmdavs fp!, {r2, r3, r4, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ ldrmi r6, [r3], #-2171 @ 0xfffff785 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-2171 @ 0xfffff785 │ │ │ │ ldrshvs r6, [sl], #139 @ 0x8b │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq lr, r3, sl, lsr sp │ │ │ │ - andeq lr, r3, r2, lsr ip │ │ │ │ + andeq lr, r3, sl, ror #13 │ │ │ │ + andeq lr, r3, r2, ror #11 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, sl, #7995392 @ 0x7a0000 │ │ │ │ - blmi 44655c <__bss_end__@@Base+0x39f924> │ │ │ │ + blmi 446ccc <__bss_end__@@Base+0x3a012c> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ @ instruction: 0x4603fe5d │ │ │ │ ldmvs fp!, {r0, r1, r4, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x461868b9 │ │ │ │ - stmdb r6!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc 7, cr15, [r2, #968] @ 0x3c8 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-2171 @ 0xfffff785 │ │ │ │ ldrshvs r6, [sl], #139 @ 0x8b │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq lr, r3, ip, asr #25 │ │ │ │ + andeq lr, r3, ip, ror r6 │ │ │ │ addlt fp, r8, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ movwcs pc, #11171 @ 0x2ba3 @ │ │ │ │ andle r2, r0, r0, lsl #22 │ │ │ │ @@ -13042,264 +13545,264 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ teqle r0, r1, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ eorle r2, r9, r2, lsl #22 │ │ │ │ stmdale sl!, {r1, r8, r9, fp, sp} │ │ │ │ eorle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ - blcs 2a3f0 │ │ │ │ + blcs 2ab60 │ │ │ │ ldmvs fp!, {r2, r8, ip, lr, pc} │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ sub r2, r6, r1, lsl #6 │ │ │ │ movwcs r6, #2362 @ 0x93a │ │ │ │ cmnpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2085 @ 0xfffff7db │ │ │ │ - blx ff9cc22e <__bss_end__@@Base+0xff9255f6> │ │ │ │ + @ instruction: 0xf89af003 │ │ │ │ ldmvs fp!, {r1, r9, sl, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ @ instruction: 0x4619681b │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ ldmvs fp!, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x0024f7f2 │ │ │ │ + bl 11ce978 <__bss_end__@@Base+0x1127dd8> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xe00261bb │ │ │ │ eor r2, r8, r1, lsl #6 │ │ │ │ ldmvs fp!, {r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x61bb681b │ │ │ │ cmnvs fp, r1, lsl #6 │ │ │ │ mvnsvs r2, r0, lsl #6 │ │ │ │ - bvs fef0828c <__bss_end__@@Base+0xfee61654> │ │ │ │ + bvs fef089fc <__bss_end__@@Base+0xfee61e5c> │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0x61784798 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x61bb4413 │ │ │ │ movwcc r6, #6651 @ 0x19fb │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ ldmdbvs fp!, {r1, r9, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstle r7, r2, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0x4618697b │ │ │ │ ldrtmi r3, [sp], r0, lsr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq lr, r3, lr, lsl #25 │ │ │ │ - andeq lr, r3, lr, lsr #25 │ │ │ │ - andeq lr, r3, r6, ror #21 │ │ │ │ + andeq lr, r3, lr, lsr r6 │ │ │ │ + andeq lr, r3, lr, asr r6 │ │ │ │ + muleq r3, r6, r4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs aa430 <__bss_end__@@Base+0x37f8> │ │ │ │ - blcs c4310 <__bss_end__@@Base+0x1d6d8> │ │ │ │ - blcs 46314 │ │ │ │ - blcs 842d8 <__bss_start@@Base+0x29238> │ │ │ │ + blcs aaba0 <__bss_end__@@Base+0x4000> │ │ │ │ + blcs c4a80 <__bss_end__@@Base+0x1dee0> │ │ │ │ + blcs 46a84 │ │ │ │ + blcs 84a48 <__bss_start@@Base+0x29a40> │ │ │ │ and sp, sp, r6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ mrc2 7, 3, pc, cr6, cr15, {7} │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ mcr2 7, 2, pc, cr2, cr15, {7} @ │ │ │ │ and r4, r3, r3, lsl #12 │ │ │ │ and r2, r1, r1, lsl #6 │ │ │ │ - mcr 7, 1, pc, cr10, cr2, {7} @ │ │ │ │ + b 12cea2c <__bss_end__@@Base+0x1227e8c> │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r9!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ffd3 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs 2a494 │ │ │ │ + blcs 2ac04 │ │ │ │ ldmdavs fp!, {r1, r3, r8, ip, lr, pc} │ │ │ │ rscsvs r7, fp, fp, lsl r8 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffbcf7ff │ │ │ │ ands r4, fp, r3, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ tstle r6, r1, lsl #22 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffb0f7ff │ │ │ │ - blcs 21b64 │ │ │ │ - blmi 284778 <__bss_end__@@Base+0x1ddb40> │ │ │ │ + blcs 222d4 │ │ │ │ + blmi 284ee8 <__bss_end__@@Base+0x1de348> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, asr #26 │ │ │ │ ldmvs fp!, {r1, r2, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ movwcs r7, #4122 @ 0x101a │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq lr, r3, r4, ror #22 │ │ │ │ + andeq lr, r3, r4, lsl r5 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r9!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, lsl #31 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs aa51c <__bss_end__@@Base+0x38e4> │ │ │ │ - blcs c4544 <__bss_end__@@Base+0x1d90c> │ │ │ │ - blcs 46548 │ │ │ │ - blcs 843c4 <__bss_start@@Base+0x29324> │ │ │ │ + blcs aac8c <__bss_end__@@Base+0x40ec> │ │ │ │ + blcs c4cb4 <__bss_end__@@Base+0x1e114> │ │ │ │ + blcs 46cb8 │ │ │ │ + blcs 84b34 <__bss_start@@Base+0x29b2c> │ │ │ │ subs sp, pc, pc, lsr #32 │ │ │ │ rscsvs r2, fp, r1, lsl #6 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ - blcs 6e438 <__bss_start@@Base+0x13398> │ │ │ │ + blcs 6eba8 <__bss_start@@Base+0x13ba0> │ │ │ │ ldmdavs fp!, {r0, r1, r4, r8, ip, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fdf7 │ │ │ │ andle r2, r8, r0, lsl #22 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ - blcs 21bf8 │ │ │ │ + blcs 22368 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ movwcs lr, #72 @ 0x48 │ │ │ │ ldmdavs r9!, {r1, r2, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r5, ror #27 │ │ │ │ andle r2, sl, r0, lsl #22 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ - blcs 21c20 │ │ │ │ + blcs 22390 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ movwcs lr, #52 @ 0x34 │ │ │ │ movwcs lr, #4146 @ 0x1032 │ │ │ │ @ instruction: 0xf10760bb │ │ │ │ ldmdavc fp, {r3, r8, r9} │ │ │ │ tstle r3, r1, lsl #22 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ - blcs 21c48 │ │ │ │ + blcs 223b8 │ │ │ │ ldmdavs r9!, {r3, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd93 │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ ands r2, r9, r1, lsl #6 │ │ │ │ ands r2, r7, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - blcs 21c6c │ │ │ │ + blcs 223dc │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd7f │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ and r2, r5, r1, lsl #6 │ │ │ │ and r2, r3, r0, lsl #6 │ │ │ │ and r2, r1, r1, lsl #6 │ │ │ │ - stcl 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + stmib r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ movwcs r6, #59 @ 0x3b │ │ │ │ ands r6, r1, fp, ror r1 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr} │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r6, [sl], #-2234 @ 0xfffff746 │ │ │ │ @ instruction: 0x46116a3b │ │ │ │ @ instruction: 0x479868f8 │ │ │ │ - blcs 21cc4 │ │ │ │ + blcs 22434 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, sp, lr, pc}^ │ │ │ │ cmnvs fp, r1, lsl #6 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ mvnle r4, #-1610612727 @ 0xa0000009 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ - blcs 2a6d4 │ │ │ │ + blcs 2ae44 │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ ldmvs r8!, {r2, r3, r5, sp, lr, pc}^ │ │ │ │ ldc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ - blcs 61d04 <__bss_start@@Base+0x6c64> │ │ │ │ + blcs 62474 <__bss_start@@Base+0x746c> │ │ │ │ ldmdavs sl!, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldc2 7, cr15, [r0, #1020] @ 0x3fc │ │ │ │ - blcs 21d14 │ │ │ │ + blcs 22484 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4124 @ 0x101c │ │ │ │ ldmvs r8!, {r1, r3, r4, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ - blcs 21d28 │ │ │ │ + blcs 22498 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ - blcs 21d38 │ │ │ │ + blcs 224a8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4106 @ 0x100a │ │ │ │ ldmvs r8!, {r3, sp, lr, pc}^ │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blcs a1d4c <__bss_start@@Base+0x46cac> │ │ │ │ + blcs a24bc <__bss_start@@Base+0x474b4> │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - svc 0x00a6f7f2 │ │ │ │ + bl ff0cec9c <__bss_end__@@Base+0xff0280fc> │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ffb1 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, sp, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, lsr #25 │ │ │ │ tstle r6, r1, lsl #22 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ - ldc 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ + ldmib lr, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r9, sl, lr} │ │ │ │ movwcs r6, #4122 @ 0x101a │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0x4618881b │ │ │ │ - ldcl 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ + ldmdb ip!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnshi r4, r3, lsl #12 │ │ │ │ movweq pc, #57607 @ 0xe107 @ │ │ │ │ ldrmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, lsl #31 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, lr, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r1, lsl #25 │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ @ instruction: 0x461889fb │ │ │ │ - mcr 7, 0, pc, cr10, cr2, {7} @ │ │ │ │ + b bced20 <__bss_end__@@Base+0xb28180> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ andshi r6, sl, fp, lsr r8 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ @@ -13309,35 +13812,35 @@ │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 3, pc, cr8, cr15, {7} @ │ │ │ │ - blcs 21e3c │ │ │ │ + blcs 225ac │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r4, r7, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fe5d │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ add r2, r8, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ mvnsmi pc, #683671552 @ 0x28c00000 │ │ │ │ - blcs 51f400 <__bss_end__@@Base+0x4787c8> │ │ │ │ + blcs 51fb70 <__bss_end__@@Base+0x478fd0> │ │ │ │ andcs fp, r1, #140, 30 @ 0x230 │ │ │ │ sbcslt r2, r2, #0, 4 │ │ │ │ tstle r9, r0, lsl #20 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ svclt 0x00142b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - blcs 3d1ec │ │ │ │ + blcs 3d95c │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc} │ │ │ │ ldrmi r3, [r9], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, lsl #29 │ │ │ │ cmnle r0, r0, lsl #22 │ │ │ │ rsb r2, r2, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @@ -13349,239 +13852,239 @@ │ │ │ │ @ instruction: 0x461968fa │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd37 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, ip, r0, lsl #6 │ │ │ │ @ instruction: 0xf00368fb │ │ │ │ adcsvs r0, fp, r7, lsl #6 │ │ │ │ - blcs 2a9bc │ │ │ │ + blcs 2b12c │ │ │ │ ldmvs fp!, {r0, r1, r6, ip, lr, pc} │ │ │ │ movweq pc, #33219 @ 0x81c3 @ │ │ │ │ tstcs r0, sl, lsl r6 │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ @ instruction: 0xf7f24618 │ │ │ │ - ldmvs fp!, {r1, r4, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ movweq pc, #33219 @ 0x81c3 @ │ │ │ │ - blmi 7e1f58 <__bss_end__@@Base+0x73b320> │ │ │ │ + blmi 7e26c8 <__bss_end__@@Base+0x73bb28> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ @ instruction: 0xd12c2b00 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, ror #23 │ │ │ │ @ instruction: 0xd1242b01 │ │ │ │ @ instruction: 0xf103683b │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - blcs 21f30 │ │ │ │ + blcs 226a0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmvs fp!, {r0, r3, r4, sp, lr, pc}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ andsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf1c368bb │ │ │ │ ldrmi r0, [sl], -r8, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 21f5c │ │ │ │ + blcs 226cc │ │ │ │ movwcs sp, #259 @ 0x103 │ │ │ │ svclt 0x0000e003 │ │ │ │ svclt 0x0000e000 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - ldrdeq fp, [r4], -r6 │ │ │ │ - andeq fp, r4, r4, asr #1 │ │ │ │ - andeq fp, r4, r2, ror r0 │ │ │ │ + andeq sl, r4, lr, asr #17 │ │ │ │ + @ instruction: 0x0004a8bc │ │ │ │ + andeq sl, r4, sl, ror #16 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff39f7ff │ │ │ │ - blcs 21f98 │ │ │ │ + blcs 22708 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -lr, lsr #30 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ movwcc r6, #10299 @ 0x283b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ - blcs 21fc4 │ │ │ │ + blcs 22734 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r3, asr #29 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr8, cr15, {7} │ │ │ │ - blcs 21ff0 │ │ │ │ + blcs 22760 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x46193310 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fdd5 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 2202c │ │ │ │ + blcs 2279c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ - blcs 22054 │ │ │ │ + blcs 227c4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd95 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ - blcs 22080 │ │ │ │ + blcs 227f0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 220a8 │ │ │ │ + blcs 22818 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, ror #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 220d4 │ │ │ │ + blcs 22844 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ - blcs 220fc │ │ │ │ + blcs 2286c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r1, asr #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 22128 │ │ │ │ + blcs 22898 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 22150 │ │ │ │ + blcs 228c0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ - blcs 2217c │ │ │ │ + blcs 228ec │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 1, pc, cr3, cr15, {7} │ │ │ │ - blcs 221a4 │ │ │ │ + blcs 22914 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r8, lsr #28 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r7, r0, lsl #6 │ │ │ │ movwcc r6, #10299 @ 0x283b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ - blcs 221d0 │ │ │ │ + blcs 22940 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fe12 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ movwcc r6, #22587 @ 0x583b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 0, pc, cr7, cr15, {7} @ │ │ │ │ - blcs 221fc │ │ │ │ + blcs 2296c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fdfc │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #30779 @ 0x783b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - blcs 22228 │ │ │ │ + blcs 22998 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - blcs 22250 │ │ │ │ + blcs 229c0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ - blmi 257bb4 <__bss_end__@@Base+0x1b0f7c> │ │ │ │ + blmi 258324 <__bss_end__@@Base+0x1b1784> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ andcs r2, fp, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd17 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @@ -13589,15 +14092,15 @@ │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xfffffba7 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 2229c │ │ │ │ + blcs 22a0c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -sp, lsr #24 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13610,46 +14113,46 @@ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -sp, ror #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #10299 @ 0x283b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 222f0 │ │ │ │ + blcs 22a60 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ - blcs 22318 │ │ │ │ + blcs 22a88 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -lr, ror #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #14395 @ 0x383b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ - blcs 22344 │ │ │ │ + blcs 22ab4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffadf7ff │ │ │ │ - blcs 2236c │ │ │ │ + blcs 22adc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd19 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13661,16 +14164,16 @@ │ │ │ │ @ instruction: 0x4619683b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fbf5 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ffacebae <__bss_end__@@Base+0xffa27f76> │ │ │ │ - blcs 223c0 │ │ │ │ + blx ffacf31e <__bss_end__@@Base+0xffa2877e> │ │ │ │ + blcs 22b30 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fbdf │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13683,69 +14186,69 @@ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r4, ror #30 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blcs 22414 │ │ │ │ + blcs 22b84 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx feb4ec2a <__bss_end__@@Base+0xfeaa7ff2> │ │ │ │ - blcs 2243c │ │ │ │ + blx feb4f39a <__bss_end__@@Base+0xfeaa87fa> │ │ │ │ + blcs 22bac │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r5, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r1, lsr #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ subs r2, r8, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe5cec56 <__bss_end__@@Base+0xfe52801e> │ │ │ │ - blcs 22468 │ │ │ │ + blx fe5cf3c6 <__bss_end__@@Base+0xfe528826> │ │ │ │ + blcs 22bd8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, lsl #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r2, r0, lsl #6 │ │ │ │ tstcc r0, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe04ec82 <__bss_end__@@Base+0xfdfa804a> │ │ │ │ - blcs 22494 │ │ │ │ + blx fe04f3f2 <__bss_end__@@Base+0xfdfa8852> │ │ │ │ + blcs 22c04 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193314 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fb75 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ tstcc r8, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 1acecae <__bss_end__@@Base+0x1a28076> │ │ │ │ - blcs 224c0 │ │ │ │ + blx 1acf41e <__bss_end__@@Base+0x1a2887e> │ │ │ │ + blcs 22c30 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331c │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fb5f │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ @ instruction: 0x3320683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 154ecda <__bss_end__@@Base+0x14a80a2> │ │ │ │ - blcs 224ec │ │ │ │ + blx 154f44a <__bss_end__@@Base+0x14a88aa> │ │ │ │ + blcs 22c5c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, asr #22 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13758,37 +14261,37 @@ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc70 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r2, r0, lsl #6 │ │ │ │ movwcc r6, #6203 @ 0x183b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r5], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 22540 │ │ │ │ + blcs 22cb0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc5a │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ movwcc r6, #14395 @ 0x383b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcrr2 7, 15, pc, pc, cr15 @ │ │ │ │ - blcs 2256c │ │ │ │ + blcs 22cdc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -ip, asr #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ - blcs 22598 │ │ │ │ + blcs 22d08 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -sl, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r3, lsl #24 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13800,16 +14303,16 @@ │ │ │ │ @ instruction: 0x4619683b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -sp, ror #21 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff8cedd8 <__bss_end__@@Base+0xff8281a0> │ │ │ │ - blcs 225ec │ │ │ │ + blx ff8cf548 <__bss_end__@@Base+0xff8289a8> │ │ │ │ + blcs 22d5c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x46193310 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fad7 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13822,70 +14325,70 @@ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fa71 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [sp], #1020 @ 0x3fc │ │ │ │ - blcs 22640 │ │ │ │ + blcs 22db0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ - blcs 22668 │ │ │ │ + blcs 22dd8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fb9b │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ movwcc r6, #43067 @ 0xa83b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe44ee82 <__bss_end__@@Base+0xfe3a824a> │ │ │ │ - blcs 22694 │ │ │ │ + blx fe44f5f2 <__bss_end__@@Base+0xfe3a8a52> │ │ │ │ + blcs 22e04 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r5, lsl #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #59451 @ 0xe83b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 1eceeae <__bss_end__@@Base+0x1e28276> │ │ │ │ - blcs 226c0 │ │ │ │ + blx 1ecf61e <__bss_end__@@Base+0x1e28a7e> │ │ │ │ + blcs 22e30 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe48eed6 <__bss_end__@@Base+0xfe3e829e> │ │ │ │ - blcs 226e8 │ │ │ │ + blx fe48f646 <__bss_end__@@Base+0xfe3e8aa6> │ │ │ │ + blcs 22e58 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r5, sp, lr, pc} │ │ │ │ - blmi 51804c <__bss_end__@@Base+0x471414> │ │ │ │ + blmi 5187bc <__bss_end__@@Base+0x471c1c> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ andcs r2, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, asr #21 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ tstcc r0, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [ip], #1020 @ 0x3fc │ │ │ │ - blcs 2271c │ │ │ │ + blcs 22e8c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331c │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, lsl #25 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -13903,198 +14406,198 @@ │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf9c4f7ff │ │ │ │ - blcs 22784 │ │ │ │ + blcs 22ef4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr5, cr15, {7} │ │ │ │ - blcs 227ac │ │ │ │ + blcs 22f1c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, r7, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, asr #27 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ add r2, fp, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 68efc6 <__bss_end__@@Base+0x5e838e> │ │ │ │ - blcs 227d8 │ │ │ │ + blx 68f736 <__bss_end__@@Base+0x5e8b96> │ │ │ │ + blcs 22f48 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r7, sp, lr, pc} │ │ │ │ @ instruction: 0x46193313 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -lr, lsl #22 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ rsbs r2, r5, r0, lsl #6 │ │ │ │ tstcc r4, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ - blcs 22804 │ │ │ │ + blcs 22f74 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r3, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331c │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fcbb │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ subs r2, pc, r0, lsl #6 │ │ │ │ @ instruction: 0x3324683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrrc2 7, 15, pc, ip, cr15 @ │ │ │ │ - blcs 22830 │ │ │ │ + blcs 22fa0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r4, r6, sp, lr, pc} │ │ │ │ @ instruction: 0x46193330 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603febe │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r9, r0, lsl #6 │ │ │ │ movtcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [sp, #1020] @ 0x3fc │ │ │ │ - blcs 2285c │ │ │ │ + blcs 22fcc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193354 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r0, lsl #31 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r3, r0, lsl #6 │ │ │ │ cmpcc r8, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff26f7ff │ │ │ │ - blcs 22888 │ │ │ │ + blcs 22ff8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, asr #25 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, sp, r0, lsl #6 │ │ │ │ orrcc r6, ip, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ - blcs 228b4 │ │ │ │ + blcs 23024 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r4, sp, lr, pc} │ │ │ │ orrseq pc, r0, r3, lsl #2 │ │ │ │ ldclvc 8, cr6, [fp], {59} @ 0x3b │ │ │ │ - blmi 222924 <__bss_end__@@Base+0x17bcec> │ │ │ │ + blmi 223094 <__bss_end__@@Base+0x17c4f4> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ ldmdavs r8!, {r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85ef7ff │ │ │ │ - blcs 228d8 │ │ │ │ + blcs 23048 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xfffff6b5 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 0, pc, cr9, cr15, {7} @ │ │ │ │ - blcs 22904 │ │ │ │ + blcs 23074 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd1f │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r7, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - blcs 22930 │ │ │ │ + blcs 230a0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd52 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x3320683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff1cf14a <__bss_end__@@Base+0xff128512> │ │ │ │ - blcs 2295c │ │ │ │ + blx ff1cf8ba <__bss_end__@@Base+0xff128d1a> │ │ │ │ + blcs 230cc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -sp, asr #17 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ teqcc r0, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff6cf176 <__bss_end__@@Base+0xff62853e> │ │ │ │ - blcs 22988 │ │ │ │ + blx ff6cf8e6 <__bss_end__@@Base+0xff628d46> │ │ │ │ + blcs 230f8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r3, #1020]! @ 0x3fc │ │ │ │ - blcs 229b0 │ │ │ │ + blcs 23120 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r5, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, asr #25 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ subs r2, r8, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ - blcs 229dc │ │ │ │ + blcs 2314c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r6, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fcb3 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r2, r0, lsl #6 │ │ │ │ tstcc lr, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [r1], #1020 @ 0x3fc │ │ │ │ - blcs 22a08 │ │ │ │ + blcs 23178 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603f877 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ @ instruction: 0x3328683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r7, #1020] @ 0x3fc │ │ │ │ - blcs 22a34 │ │ │ │ + blcs 231a4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r5, lsl #28 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ cmpcc r0, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 114f24e <__bss_end__@@Base+0x10a8616> │ │ │ │ - blcs 22a60 │ │ │ │ + blx 114f9be <__bss_end__@@Base+0x10a8e1e> │ │ │ │ + blcs 231d0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x4619335c │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, lsl #17 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -14107,70 +14610,70 @@ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd3c │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ add r2, ip, r0, lsl #6 │ │ │ │ movwcc r6, #51259 @ 0xc83b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blcs 22ab4 │ │ │ │ + blcs 23224 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r7, sp, lr, pc} │ │ │ │ @ instruction: 0x46193312 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, asr #24 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ rsbs r2, r6, r0, lsl #6 │ │ │ │ tstcc r8, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 22ae0 │ │ │ │ + blcs 23250 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331e │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc7a │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ rsb r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0x3324683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ffbcf2f8 <__bss_end__@@Base+0xffb286c0> │ │ │ │ - blcs 22b0c │ │ │ │ + blx ffbcfa68 <__bss_end__@@Base+0xffb28ec8> │ │ │ │ + blcs 2327c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r4, r6, sp, lr, pc} │ │ │ │ @ instruction: 0x46193330 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fd50 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, sl, r0, lsl #6 │ │ │ │ movtcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ - blcs 22b38 │ │ │ │ + blcs 232a8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193358 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603faf7 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r4, r0, lsl #6 │ │ │ │ cmncc r4, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf953f7ff │ │ │ │ - blcs 22b64 │ │ │ │ + blcs 232d4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r5, ror #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r8, asr #18 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, lr, r0, lsl #6 │ │ │ │ cmncc r6, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf912f7ff │ │ │ │ - blcs 22b90 │ │ │ │ + blcs 23300 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r4, sp, lr, pc} │ │ │ │ msreq SPSR_f, r3, lsl #2 │ │ │ │ @ instruction: 0xf893683b │ │ │ │ ldrmi r3, [sl], -r5, rrx │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ tstcs r8, #0, 6 │ │ │ │ @@ -14197,48 +14700,48 @@ │ │ │ │ @ instruction: 0x4619683b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r6, lsl #25 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ movwcc r6, #51259 @ 0xc83b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe74f40e <__bss_end__@@Base+0xfe6a87d6> │ │ │ │ - blcs 22c20 │ │ │ │ + blx fe74fb7e <__bss_end__@@Base+0xfe6a8fde> │ │ │ │ + blcs 23390 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0x46193312 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fb91 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ tstcc r8, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffc2f7ff │ │ │ │ - blcs 22c4c │ │ │ │ + blcs 233bc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrrc2 7, 15, pc, r1, cr15 @ │ │ │ │ - blcs 22c74 │ │ │ │ + blcs 233e4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, ror #22 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 174f48e <__bss_end__@@Base+0x16a8856> │ │ │ │ - blcs 22ca0 │ │ │ │ + blx 174fbfe <__bss_end__@@Base+0x16a905e> │ │ │ │ + blcs 23410 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -sp, lsl #31 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -14250,122 +14753,122 @@ │ │ │ │ @ instruction: 0x4619683b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc1c │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r7, r0, lsl #6 │ │ │ │ movwcc r6, #51259 @ 0xc83b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ccf4e2 <__bss_end__@@Base+0xc288aa> │ │ │ │ - blcs 22cf4 │ │ │ │ + blx ccfc52 <__bss_end__@@Base+0xc290b2> │ │ │ │ + blcs 23464 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193312 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, lsr #22 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ tstcc r8, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldc2l 7, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 22d20 │ │ │ │ + blcs 23490 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r0, lsr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc70 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x3328683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ - blcs 22d4c │ │ │ │ + blcs 234bc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff48f562 <__bss_end__@@Base+0xff3e892a> │ │ │ │ - blcs 22d74 │ │ │ │ + blx ff48fcd2 <__bss_end__@@Base+0xff3e9132> │ │ │ │ + blcs 234e4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r4, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, ror #21 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r7, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff74f58c <__bss_end__@@Base+0xff6a8954> │ │ │ │ - blcs 22da0 │ │ │ │ + blx ff74fcfc <__bss_end__@@Base+0xff6a915c> │ │ │ │ + blcs 23510 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fc30 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x3320683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf81ff7ff │ │ │ │ - blcs 22dcc │ │ │ │ + blcs 2353c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r1, lsr #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603f814 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf103683b │ │ │ │ - blmi 391a6c <__bss_end__@@Base+0x2eae34> │ │ │ │ + blmi 3921dc <__bss_end__@@Base+0x2eb63c> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -sp, asr #30 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x3324683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr12, cr15, {7} │ │ │ │ - blcs 22e18 │ │ │ │ + blcs 23588 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xfffff013 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 1a8f632 <__bss_end__@@Base+0x19e89fa> │ │ │ │ - blcs 22e44 │ │ │ │ + blx 1a8fda2 <__bss_end__@@Base+0x19e9202> │ │ │ │ + blcs 235b4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fa7f │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx 1d4f65c <__bss_end__@@Base+0x1ca8a24> │ │ │ │ - blcs 22e70 │ │ │ │ + blx 1d4fdcc <__bss_end__@@Base+0x1ca922c> │ │ │ │ + blcs 235e0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603ff97 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ tstcc sl, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff8cf7fe │ │ │ │ - blcs 22e9c │ │ │ │ + blcs 2360c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331c │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, lsl #29 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -14378,192 +14881,192 @@ │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fe19 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, sp, r0, lsl #6 │ │ │ │ movwcc r6, #18491 @ 0x483b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 0, pc, cr14, cr14, {7} @ │ │ │ │ - blcs 22ef0 │ │ │ │ + blcs 23660 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r5, sp, lr, pc} │ │ │ │ tstpeq r8, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -r1, asr #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0xf103683b │ │ │ │ ldmdavs fp!, {r2, r3, r8} │ │ │ │ - blmi 26b880 <__bss_end__@@Base+0x1c4c48> │ │ │ │ + blmi 26bff0 <__bss_end__@@Base+0x1c5450> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ ldmdavs r8!, {r4, r8, r9, sp}^ │ │ │ │ ldc2 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ - blcs 22f34 │ │ │ │ + blcs 236a4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xfffff37f │ │ │ │ @ instruction: 0xffffeefd │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx ff68f750 <__bss_end__@@Base+0xff5e8b18> │ │ │ │ - blcs 22f64 │ │ │ │ + blx ff68fec0 <__bss_end__@@Base+0xff5e9320> │ │ │ │ + blcs 236d4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, ror #19 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r1, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf9e4f7ff │ │ │ │ - blcs 22f90 │ │ │ │ + blcs 23700 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fe15 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ tstcc ip, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff85f7ff │ │ │ │ - blcs 22fbc │ │ │ │ + blcs 2372c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - blx fe68f7d0 <__bss_end__@@Base+0xfe5e8b98> │ │ │ │ - blcs 22fe4 │ │ │ │ + blx fe68ff40 <__bss_end__@@Base+0xfe5e93a0> │ │ │ │ + blcs 23754 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -pc, lsr #19 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r3, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf9a4f7ff │ │ │ │ - blcs 23010 │ │ │ │ + blcs 23780 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r3, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fd73 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, sp, r0, lsl #6 │ │ │ │ tstcc ip, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ - blcs 2303c │ │ │ │ + blcs 237ac │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r5, sp, lr, pc} │ │ │ │ msreq CPSR_, r3, lsl #2 │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fc9b │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0xf103683b │ │ │ │ ldmdavs fp!, {r2, r5, r8} │ │ │ │ - blmi 26bfcc <__bss_end__@@Base+0x1c5394> │ │ │ │ + blmi 26c73c <__bss_end__@@Base+0x1c5b9c> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ ldmdavs r8!, {r4, r8, r9, sp}^ │ │ │ │ stc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ - blcs 23080 │ │ │ │ + blcs 237f0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xfffff233 │ │ │ │ @ instruction: 0xffffedb1 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf954f7ff │ │ │ │ - blcs 230b0 │ │ │ │ + blcs 23820 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -r2, lsr #29 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #30779 @ 0x783b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr7, cr14, {7} │ │ │ │ - blcs 230dc │ │ │ │ + blcs 2384c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 4, pc, cr3, cr14, {7} @ │ │ │ │ - blcs 23104 │ │ │ │ + blcs 23874 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r5, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fe78 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ rsb r2, r0, r0, lsl #6 │ │ │ │ movwcc r6, #10299 @ 0x283b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ - blcs 23130 │ │ │ │ + blcs 238a0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r4, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603f971 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, sl, r0, lsl #6 │ │ │ │ @ instruction: 0x332c683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr7, cr14, {7} │ │ │ │ - blcs 2315c │ │ │ │ + blcs 238cc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -sp, lsr #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -ip, asr #28 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r4, r0, lsl #6 │ │ │ │ @ instruction: 0x332e683b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 2, pc, cr1, cr14, {7} @ │ │ │ │ - blcs 23188 │ │ │ │ + blcs 238f8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -pc, lsr #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fe36 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, lr, r0, lsl #6 │ │ │ │ teqcc r0, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - blcs 231b4 │ │ │ │ + blcs 23924 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r4, sp, lr, pc} │ │ │ │ teqpeq r4, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf893683b │ │ │ │ ldrmi r3, [sl], -sp, lsr #32 │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @@ -14576,79 +15079,79 @@ │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xfffffecb │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 0, pc, cr1, cr14, {7} @ │ │ │ │ - blcs 23208 │ │ │ │ + blcs 23978 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fdf6 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, r3, r0, lsl #6 │ │ │ │ movwcc r6, #10299 @ 0x283b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ - blcs 23234 │ │ │ │ + blcs 239a4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r3, r5, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603f85d │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, sp, r0, lsl #6 │ │ │ │ movwcc r6, #34875 @ 0x883b │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ - blcs 23260 │ │ │ │ + blcs 239d0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r1, r4, sp, lr, pc} │ │ │ │ tstpeq r4, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - blmi 2232d0 <__bss_end__@@Base+0x17c698> │ │ │ │ + blmi 223a40 <__bss_end__@@Base+0x17cea0> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ ldmdavs r8!, {r3, r4, r5, r8, r9, sp}^ │ │ │ │ - blx fe24fa6e <__bss_end__@@Base+0xfe1a8e36> │ │ │ │ - blcs 23284 │ │ │ │ + blx fe2501de <__bss_end__@@Base+0xfe1a963e> │ │ │ │ + blcs 239f4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xfffffe75 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf933f7ff │ │ │ │ - blcs 232b0 │ │ │ │ + blcs 23a20 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r3, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, asr #16 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eors r2, lr, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf887f7ff │ │ │ │ - blcs 232dc │ │ │ │ + blcs 23a4c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -ip, lsl #27 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, r8, r0, lsl #6 │ │ │ │ tstcc r9, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ - blcs 23308 │ │ │ │ + blcs 23a78 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331a │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -fp, asr #26 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r2, r0, lsl #6 │ │ │ │ @@ -14666,48 +15169,48 @@ │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xfffffebb │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d3f7ff │ │ │ │ - blcs 23370 │ │ │ │ + blcs 23ae0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r6, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -ip, lsl #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -r9, ror #31 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ sub r2, r2, r0, lsl #6 │ │ │ │ tstcc r2, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ - blcs 2339c │ │ │ │ + blcs 23b0c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x46193318 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -sp, lsr #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ tstcc ip, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ stc2 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ - blcs 233c8 │ │ │ │ + blcs 23b38 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r5, sp, lr, pc} │ │ │ │ @ instruction: 0x4619331d │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603fd16 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ tstcc lr, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xffb2f7fe │ │ │ │ - blcs 233f4 │ │ │ │ + blcs 23b64 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, sp, lr, pc} │ │ │ │ ldrmi r3, [r9], -r4, lsr #6 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -r1, lsl #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @@ -14719,25 +15222,25 @@ │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ @ instruction: 0x4603f95f │ │ │ │ tstle r5, r1, lsl #22 │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ rscsvs pc, r8, r5, ror #18 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf869f7ff │ │ │ │ - blcs 23444 │ │ │ │ + blcs 23bb4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmvs r9!, {r1, r2, r3, r5, r6, r7, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe6878 │ │ │ │ strmi pc, [r3], -r6, ror #18 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ rsc r2, r5, r0, lsl #6 │ │ │ │ ldmvc fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xdc3b2b17 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blcs 5f1f4c <__bss_end__@@Base+0x54b314> │ │ │ │ + blcs 5f26bc <__bss_end__@@Base+0x54bb1c> │ │ │ │ adcshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ andeq r0, r0, r7, rrx │ │ │ │ andeq r0, r0, fp, ror r0 │ │ │ │ muleq r0, pc, r0 @ │ │ │ │ @@ -14762,69 +15265,69 @@ │ │ │ │ andeq r0, r0, r5, ror #2 │ │ │ │ andeq r0, r0, sp, lsl r1 │ │ │ │ andeq r0, r0, pc, lsr #2 │ │ │ │ mlsle sp, ip, fp, r2 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf813f7ff │ │ │ │ - blcs 234f0 │ │ │ │ + blcs 23c60 │ │ │ │ movwcs sp, #382 @ 0x17e │ │ │ │ ldmdavs r9!, {r3, r4, r7, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, asr #18 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ add r2, pc, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ - blcs 23514 │ │ │ │ + blcs 23c84 │ │ │ │ movwcs sp, #368 @ 0x170 │ │ │ │ ldmdavs r9!, {r1, r2, r7, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fa3b │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ rsbs r2, sp, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - blx fea8fd24 <__bss_end__@@Base+0xfe9e90ec> │ │ │ │ - blcs 23538 │ │ │ │ + blx fea90494 <__bss_end__@@Base+0xfe9e98f4> │ │ │ │ + blcs 23ca8 │ │ │ │ movwcs sp, #354 @ 0x162 │ │ │ │ ldmdavs r9!, {r2, r4, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fb56 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ rsb r2, fp, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - blx fe0cfd4a <__bss_end__@@Base+0xfe029112> │ │ │ │ - blcs 2355c │ │ │ │ + blx fe0d04ba <__bss_end__@@Base+0xfe02991a> │ │ │ │ + blcs 23ccc │ │ │ │ movwcs sp, #340 @ 0x154 │ │ │ │ ldmdavs r9!, {r1, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fbf9 │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ subs r2, r9, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - blx fe98fd6e <__bss_end__@@Base+0xfe8e9136> │ │ │ │ - blcs 23580 │ │ │ │ + blx fe9904de <__bss_end__@@Base+0xfe8e993e> │ │ │ │ + blcs 23cf0 │ │ │ │ movwcs sp, #326 @ 0x146 │ │ │ │ ldmdavs r9!, {r4, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fcdf │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ sub r2, r7, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ - blcs 235a4 │ │ │ │ + blcs 23d14 │ │ │ │ movwcs sp, #312 @ 0x138 │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fe73 │ │ │ │ teqle r1, r0, lsl #22 │ │ │ │ eors r2, r5, r0, lsl #6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ - blcs 235c8 │ │ │ │ + blcs 23d38 │ │ │ │ movwcs sp, #298 @ 0x12a │ │ │ │ ldmdavs r9!, {r2, r3, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -fp, lsr #24 │ │ │ │ @ instruction: 0xd1232b00 │ │ │ │ eor r2, r3, r0, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ @@ -14843,19 +15346,19 @@ │ │ │ │ and fp, r6, r0, lsl #30 │ │ │ │ and fp, r4, r0, lsl #30 │ │ │ │ and fp, r2, r0, lsl #30 │ │ │ │ and fp, r0, r0, lsl #30 │ │ │ │ movwcs fp, #7936 @ 0x1f00 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sp, r3, lr, lsr #2 │ │ │ │ + ldrdeq ip, [r3], -lr │ │ │ │ umulllt fp, r9, r0, r5 │ │ │ │ rsbsvs sl, r8, r4, lsl #30 │ │ │ │ - bvs fe6ec020 <__bss_end__@@Base+0xfe6453e8> │ │ │ │ - blcc 2347a4 <__bss_end__@@Base+0x18db6c> │ │ │ │ + bvs fe6ec790 <__bss_end__@@Base+0xfe645bf0> │ │ │ │ + blcc 234f14 <__bss_end__@@Base+0x18e374> │ │ │ │ stmdale r3, {r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ andeq r0, r0, r5, rrx │ │ │ │ andeq r0, r0, sp, ror r0 │ │ │ │ andeq r0, r0, sp, ror r0 │ │ │ │ @@ -14883,483 +15386,483 @@ │ │ │ │ andeq r0, r0, r7, ror r0 │ │ │ │ rscsvs r2, fp, r1, lsl #6 │ │ │ │ movwcs lr, #8218 @ 0x201a │ │ │ │ ldrsh r6, [r7], -fp │ │ │ │ rscsvs r2, fp, r6, lsl #6 │ │ │ │ movwcs lr, #40980 @ 0xa014 │ │ │ │ ldrsh r6, [r1], -fp │ │ │ │ - bvs fe6ec0b4 <__bss_end__@@Base+0xfe64547c> │ │ │ │ + bvs fe6ec824 <__bss_end__@@Base+0xfe645c84> │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - bhi 16ec93c <__bss_end__@@Base+0x1645d04> │ │ │ │ + bhi 16ed0ac <__bss_end__@@Base+0x164650c> │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2590 @ 0xfffff5e2 │ │ │ │ msrcs R10_usr, r0 │ │ │ │ ldrbtmi r4, [r8], #-2077 @ 0xfffff7e3 │ │ │ │ stc2 0, cr15, [r2] │ │ │ │ - ldmda r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc 7, 15, pc, r0, cr0 @ │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bvs fe6ec0dc <__bss_end__@@Base+0xfe6454a4> │ │ │ │ + bvs fe6ec84c <__bss_end__@@Base+0xfe645cac> │ │ │ │ @ instruction: 0x461988db │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ movvs pc, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwcs r9, #4866 @ 0x1302 │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ andcs r4, r3, #11534336 @ 0xb00000 │ │ │ │ - @ instruction: 0xf7f168f9 │ │ │ │ - ldrsbtvs lr, [r8], r2 │ │ │ │ - blcs 2c204 │ │ │ │ + @ instruction: 0xf7f068f9 │ │ │ │ + ldrshtvs lr, [r8], r6 │ │ │ │ + blcs 2c974 │ │ │ │ ldmdavs fp!, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ ldmdavs ip, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7f168b8 │ │ │ │ - @ instruction: 0x4603e998 │ │ │ │ - blmi 2f6b30 <__bss_end__@@Base+0x24fef8> │ │ │ │ + @ instruction: 0xf7f068b8 │ │ │ │ + @ instruction: 0x4603edbc │ │ │ │ + blmi 2f72a0 <__bss_end__@@Base+0x250700> │ │ │ │ movwls r4, #1147 @ 0x47b │ │ │ │ - bmi 2a37c0 <__bss_end__@@Base+0x1fcb88> │ │ │ │ + bmi 2a3f30 <__bss_end__@@Base+0x1fd390> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r5, r8, sp} │ │ │ │ @ instruction: 0xf0004478 │ │ │ │ - @ instruction: 0xf7f1fc73 │ │ │ │ - svclt 0x0000e802 │ │ │ │ + @ instruction: 0xf7f0fc73 │ │ │ │ + svclt 0x0000ec22 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq sp, r3, r2, asr r0 │ │ │ │ - andeq sp, r3, sl, ror r0 │ │ │ │ - andeq sp, r3, r8, rrx │ │ │ │ - andeq sp, r3, ip, lsr #32 │ │ │ │ - andeq sp, r3, ip, lsl r0 │ │ │ │ + andeq ip, r3, r2, lsl #20 │ │ │ │ + andeq ip, r3, sl, lsr #20 │ │ │ │ + andeq ip, r3, r8, lsl sl │ │ │ │ + ldrdeq ip, [r3], -ip @ │ │ │ │ + andeq ip, r3, ip, asr #19 │ │ │ │ addlt fp, sl, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ - blvs eea668 <__bss_end__@@Base+0xe43a30> │ │ │ │ + blvs eeadd8 <__bss_end__@@Base+0xe44238> │ │ │ │ @ instruction: 0x461869b9 │ │ │ │ - @ instruction: 0xf9def037 │ │ │ │ + stc2l 0, cr15, [sl, #216]! @ 0xd8 │ │ │ │ ldrmi r4, [sl], -fp, lsl #12 │ │ │ │ - bne fe6ecc78 <__bss_end__@@Base+0xfe646040> │ │ │ │ + bne fe6ed3e8 <__bss_end__@@Base+0xfe646848> │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r8, r9, sp, lr}^ │ │ │ │ addsmi r6, sl, #3063808 @ 0x2ec000 │ │ │ │ - blmi f087bc <__bss_end__@@Base+0xe61b84> │ │ │ │ + blmi f08f2c <__bss_end__@@Base+0xe6238c> │ │ │ │ vst3.16 {d20-d22}, [pc :256], fp │ │ │ │ ldmdbmi sl!, {r0, r2, r4, r9, ip, sp, lr} │ │ │ │ ldmdami sl!, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7f14478 │ │ │ │ - blvs ecc244 <__bss_end__@@Base+0xe2560c> │ │ │ │ + @ instruction: 0xf7f04478 │ │ │ │ + blvs ecda3c <__bss_end__@@Base+0xe26e9c> │ │ │ │ addsmi r6, sl, #3063808 @ 0x2ec000 │ │ │ │ - blmi e087d8 <__bss_end__@@Base+0xd61ba0> │ │ │ │ + blmi e08f48 <__bss_end__@@Base+0xd623a8> │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldmdbmi r6!, {r0, r2, r4, r6, r9, sp} │ │ │ │ ldmdami r6!, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7f14478 │ │ │ │ - ldmvs fp!, {r3, r4, r7, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7f04478 │ │ │ │ + ldmvs fp!, {r1, r3, r4, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee0769db │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ ldmvs fp!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, lr}^ │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ - bcc fe44d7f8 <__bss_end__@@Base+0xfe3a6bc0> │ │ │ │ - blvs 1a0dac0 <__bss_end__@@Base+0x1966e88> │ │ │ │ - blvc 1cd9f8 <__bss_end__@@Base+0x126dc0> │ │ │ │ - blvc 14d604 <__bss_end__@@Base+0xa69cc> │ │ │ │ + bcc fe44df68 <__bss_end__@@Base+0xfe3a73c8> │ │ │ │ + blvs 1a0e230 <__bss_end__@@Base+0x1967690> │ │ │ │ + blvc 1ce168 <__bss_end__@@Base+0x1275c8> │ │ │ │ + blvc 14dd74 <__bss_end__@@Base+0xa71d4> │ │ │ │ rsbsvs r2, fp, #0, 6 │ │ │ │ eorsvs r2, fp, #0, 6 │ │ │ │ mvnsvs r2, r0, lsl #6 │ │ │ │ @ instruction: 0xee0769fb │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d6, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d6, d4 │ │ │ │ vmov.f64 d7, #103 @ 0x3f380000 0.7187500 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vmov.f64 d23, #214 @ 0xbeb00000 -0.3437500 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ ldmibvs fp!, {r4, r7, r9, fp, sp} │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bvs 1eaaa0c <__bss_end__@@Base+0x1e03dd4> │ │ │ │ + bvs 1eab17c <__bss_end__@@Base+0x1e045dc> │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - bvs f0887c <__bss_end__@@Base+0xe61c44> │ │ │ │ + bvs f08fec <__bss_end__@@Base+0xe6244c> │ │ │ │ ldmne r0, {r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, r9, fp, sp, lr} │ │ │ │ ldmibvs sl!, {r0, r1, r4, sl, lr} │ │ │ │ - @ instruction: 0xf7f14619 │ │ │ │ - bvs ecc424 <__bss_end__@@Base+0xe257ec> │ │ │ │ + @ instruction: 0xf7f04619 │ │ │ │ + bvs ecdc24 <__bss_end__@@Base+0xe27084> │ │ │ │ ldrmi r6, [r3], #-2491 @ 0xfffff645 │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r9, sp, lr}^ │ │ │ │ mvnsvs r3, r1, lsl #6 │ │ │ │ - blvs eec934 <__bss_end__@@Base+0xe45cfc> │ │ │ │ - blle ff462ab8 <__bss_end__@@Base+0xff3bbe80> │ │ │ │ + blvs eed0a4 <__bss_end__@@Base+0xe46504> │ │ │ │ + blle ff463228 <__bss_end__@@Base+0xff3bc688> │ │ │ │ svclt 0x0000e000 │ │ │ │ ldmibvs fp!, {r1, r3, r4, r5, r6, r9, fp, sp, lr} │ │ │ │ - ble a2ac4 <__bss_start@@Base+0x47a24> │ │ │ │ + ble a3234 <__bss_start@@Base+0x4822c> │ │ │ │ rsbsvs r6, fp, #3063808 @ 0x2ec000 │ │ │ │ - bvs 1eca078 <__bss_end__@@Base+0x1e23440> │ │ │ │ + bvs 1eca7e8 <__bss_end__@@Base+0x1e23c48> │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r0, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ - bvs 1eec9dc <__bss_end__@@Base+0x1e45da4> │ │ │ │ + bvs 1eed14c <__bss_end__@@Base+0x1e465ac> │ │ │ │ ldmvs fp!, {r1, r3, r4, sl, lr}^ │ │ │ │ - bvs eea9e4 <__bss_end__@@Base+0xe43dac> │ │ │ │ + bvs eeb154 <__bss_end__@@Base+0xe445b4> │ │ │ │ @ instruction: 0x37284618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sp, r3, r4, lsr #3 │ │ │ │ - @ instruction: 0x0003cfb8 │ │ │ │ - strdeq ip, [r3], -r8 │ │ │ │ - andeq sp, r3, r8, lsl #3 │ │ │ │ - muleq r3, ip, pc @ │ │ │ │ - strdeq ip, [r3], -r4 │ │ │ │ + andeq ip, r3, r4, asr fp │ │ │ │ + andeq ip, r3, r8, ror #18 │ │ │ │ + andeq ip, r3, r8, lsr #19 │ │ │ │ + andeq ip, r3, r8, lsr fp │ │ │ │ + andeq ip, r3, ip, asr #18 │ │ │ │ + andeq ip, r3, r4, lsr #19 │ │ │ │ @ instruction: 0xb088b5b0 │ │ │ │ rscsvs sl, r8, r2, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs r9!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7f14618 │ │ │ │ - cmnvs r8, sl, lsr #17 │ │ │ │ - blcs 2c6a8 │ │ │ │ + @ instruction: 0xf7f04618 │ │ │ │ + cmnvs r8, lr, asr #25 │ │ │ │ + blcs 2ce18 │ │ │ │ ldmvs fp!, {r2, r5, r9, fp, ip, lr, pc}^ │ │ │ │ andcs r6, r1, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x46186979 │ │ │ │ - ldmda sl!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ ldmdbvs fp!, {r3, r4, r5, r8, sp, lr} │ │ │ │ - ble 5dccd4 <__bss_end__@@Base+0x53609c> │ │ │ │ - bvs fe6ec4c4 <__bss_end__@@Base+0xfe64588c> │ │ │ │ + ble 5dd444 <__bss_end__@@Base+0x5368a4> │ │ │ │ + bvs fe6ecc34 <__bss_end__@@Base+0xfe646094> │ │ │ │ ldmdbvs r8!, {r2, r3, r4, fp, sp, lr}^ │ │ │ │ - ldm sl!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldcl 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ ldmdbvs r8!, {r0, r2, r9, sl, lr} │ │ │ │ - ldm r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldcl 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ movwls r4, #5635 @ 0x1603 │ │ │ │ strtmi r9, [r3], -r0, lsl #10 │ │ │ │ ldrbtmi r4, [sl], #-2568 @ 0xfffff5f8 │ │ │ │ cmnpcs r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2055 @ 0xfffff7f9 │ │ │ │ - blx fe54e102 <__bss_end__@@Base+0xfe4a74ca> │ │ │ │ - svc 0x0022f7f0 │ │ │ │ + blx fe54e872 <__bss_end__@@Base+0xfe4a7cd2> │ │ │ │ + bl 10d0834 <__bss_end__@@Base+0x1029c94> │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ @ instruction: 0x4618697b │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bdb0 │ │ │ │ - ldrdeq ip, [r3], -sl │ │ │ │ - andeq ip, r3, lr, asr lr │ │ │ │ + andeq ip, r3, sl, lsl #17 │ │ │ │ + andeq ip, r3, lr, lsl #16 │ │ │ │ umullslt fp, r3, r0, r5 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ mvnsvs r6, fp, ror r8 │ │ │ │ mvnsvs r2, #0, 6 │ │ │ │ @ instruction: 0x63bb2300 │ │ │ │ cmnvs fp, #0, 6 │ │ │ │ movwcs lr, #4468 @ 0x1174 │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ - blcs 2c6ac │ │ │ │ + blcs 2ce1c │ │ │ │ ldmibvs fp!, {r1, r2, r3, r5, ip, lr, pc}^ │ │ │ │ ldmibvs fp!, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ - blcs 2cabc │ │ │ │ + blcs 2d22c │ │ │ │ ldmibvs fp!, {r0, r1, r9, fp, ip, lr, pc}^ │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ ldmibvs fp!, {r0, r2, r3, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461a6a5b │ │ │ │ - bvs fe6ec950 <__bss_end__@@Base+0xfe645d18> │ │ │ │ + bvs fe6ed0c0 <__bss_end__@@Base+0xfe646520> │ │ │ │ addsmi r6, sl, #2539520 @ 0x26c000 │ │ │ │ ldmibvs fp!, {r0, r2, r8, fp, ip, lr, pc}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmibvs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ @ instruction: 0x461c6a5b │ │ │ │ - bvs 16ec96c <__bss_end__@@Base+0x1645d34> │ │ │ │ + bvs 16ed0dc <__bss_end__@@Base+0x164653c> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - @ instruction: 0xff80f036 │ │ │ │ - bne ff8e39c0 <__bss_end__@@Base+0xff83cd88> │ │ │ │ + blx fe34e9da <__bss_end__@@Base+0xfe2a7e3a> │ │ │ │ + bne ff8e4130 <__bss_end__@@Base+0xff83d590> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmibvs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ cmpvs sl, r0, lsl #4 │ │ │ │ - bvs 16ec990 <__bss_end__@@Base+0x1645d58> │ │ │ │ - blle 1dcda8 <__bss_end__@@Base+0x136170> │ │ │ │ - bvs 16ec998 <__bss_end__@@Base+0x1645d60> │ │ │ │ + bvs 16ed100 <__bss_end__@@Base+0x1646560> │ │ │ │ + blle 1dd518 <__bss_end__@@Base+0x136978> │ │ │ │ + bvs 16ed108 <__bss_end__@@Base+0x1646568> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ stmdble r9, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbtmi r4, [fp], #-2976 @ 0xfffff460 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ ldrbtmi r4, [r9], #-2463 @ 0xfffff661 │ │ │ │ ldrbtmi r4, [r8], #-2207 @ 0xfffff761 │ │ │ │ - svc 0x0094f7f0 │ │ │ │ + bl fedd08fc <__bss_end__@@Base+0xfed29d5c> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ andle r2, fp, r0, lsl #22 │ │ │ │ - blcs 2d1c4 │ │ │ │ + blcs 2d934 │ │ │ │ ldmibvs fp!, {r0, r1, r4, r8, ip, lr, pc}^ │ │ │ │ tstcs r1, fp, lsl r8 │ │ │ │ - @ instruction: 0xf7f14618 │ │ │ │ - movwcs lr, #6392 @ 0x18f8 │ │ │ │ + @ instruction: 0xf7f04618 │ │ │ │ + movwcs lr, #7452 @ 0x1d1c │ │ │ │ strd r6, [sl], -fp │ │ │ │ - blcs 2d1dc │ │ │ │ + blcs 2d94c │ │ │ │ ldmibvs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ tstcs r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf7f14618 │ │ │ │ - movwcs lr, #2284 @ 0x8ec │ │ │ │ - blvs ffeeb1f0 <__bss_end__@@Base+0xffe445b8> │ │ │ │ + @ instruction: 0xf7f04618 │ │ │ │ + movwcs lr, #3344 @ 0xd10 │ │ │ │ + blvs ffeeb960 <__bss_end__@@Base+0xffe44dc0> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldmibvs fp!, {r1, r8, pc}^ │ │ │ │ @ instruction: 0x461a6a5b │ │ │ │ - bvs fe6eca00 <__bss_end__@@Base+0xfe645dc8> │ │ │ │ + bvs fe6ed170 <__bss_end__@@Base+0xfe6465d0> │ │ │ │ addsmi r6, sl, #2539520 @ 0x26c000 │ │ │ │ ldmibvs fp!, {r1, r2, r8, r9, ip, lr, pc}^ │ │ │ │ - blcs 2c68c │ │ │ │ + blcs 2cdfc │ │ │ │ ldmibvs fp!, {r1, ip, lr, pc}^ │ │ │ │ subsvs r2, sl, #0, 4 │ │ │ │ - bvs 16eca18 <__bss_end__@@Base+0x1645de0> │ │ │ │ + bvs 16ed188 <__bss_end__@@Base+0x16465e8> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf080429a │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r6, r7, pc}^ │ │ │ │ - blcs 2caac │ │ │ │ + blcs 2d21c │ │ │ │ ldmibvs fp!, {r0, r1, r3, r5, ip, lr, pc}^ │ │ │ │ andsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0x63bb2300 │ │ │ │ - blcs 2d03c │ │ │ │ + blcs 2d7ac │ │ │ │ ldmibvs fp!, {r1, r6, r8, ip, lr, pc}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ - bvs fe4aca44 <__bss_end__@@Base+0xfe405e0c> │ │ │ │ - blx ac4aa <__bss_end__@@Base+0x5872> │ │ │ │ + bvs fe4ad1b4 <__bss_end__@@Base+0xfe406614> │ │ │ │ + blx acc1a <__bss_end__@@Base+0x607a> │ │ │ │ ldmeq fp, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blvs f2af54 <__bss_end__@@Base+0xe8431c> │ │ │ │ + blvs f2b6c4 <__bss_end__@@Base+0xe84b24> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r5, r8, r9, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - @ instruction: 0xff0cf036 │ │ │ │ - bne ff8e3aa8 <__bss_end__@@Base+0xff83ce70> │ │ │ │ + blx 64eac2 <__bss_end__@@Base+0x5a7f22> │ │ │ │ + bne ff8e4218 <__bss_end__@@Base+0xff83d678> │ │ │ │ movwcs r6, #827 @ 0x33b │ │ │ │ vpadd.i8 d22, d0, d26 │ │ │ │ ldmdami r0!, {r1, r2, r6, r7, r8, sp}^ │ │ │ │ @ instruction: 0xf0014478 │ │ │ │ - cmnpvs r8, #179200 @ p-variant is OBSOLETE @ 0x2bc00 │ │ │ │ + cmnpvs r8, #6488064 @ p-variant is OBSOLETE @ 0x630000 │ │ │ │ adcsvs r2, fp, #0, 6 │ │ │ │ rscsvs r2, fp, #0, 6 │ │ │ │ - blvs fef0a314 <__bss_end__@@Base+0xfee636dc> │ │ │ │ + blvs fef0aa84 <__bss_end__@@Base+0xfee63ee4> │ │ │ │ andsle r2, fp, r0, lsl #22 │ │ │ │ @ instruction: 0x63bb2300 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf7f04618 │ │ │ │ - @ instruction: 0x61b8ee8a │ │ │ │ - blcs 2c9a0 │ │ │ │ + @ instruction: 0x61b8eaaa │ │ │ │ + blcs 2d110 │ │ │ │ ldmibvs r8!, {r4, ip, lr, pc} │ │ │ │ - svc 0x00ccf7f0 │ │ │ │ + bl ffc509ec <__bss_end__@@Base+0xffba9e4c> │ │ │ │ movwls r4, #1539 @ 0x603 │ │ │ │ ldrbtmi r4, [fp], #-2914 @ 0xfffff49e │ │ │ │ ldrbtmi r4, [sl], #-2658 @ 0xfffff59e │ │ │ │ biccs pc, lr, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-2145 @ 0xfffff79f │ │ │ │ - blx feace2d4 <__bss_end__@@Base+0xfea2769c> │ │ │ │ - mrc 7, 1, APSR_nzcv, cr8, cr0, {7} │ │ │ │ - blcs 2d0c8 │ │ │ │ + blx feacea44 <__bss_end__@@Base+0xfea27ea4> │ │ │ │ + b 1650a08 <__bss_end__@@Base+0x15a9e68> │ │ │ │ + blcs 2d838 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ - bvs 14acad0 <__bss_end__@@Base+0x1405e98> │ │ │ │ + bvs 14ad240 <__bss_end__@@Base+0x14066a0> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r7, r9, fp, ip}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - ldc2 0, cr15, [lr, #216] @ 0xd8 │ │ │ │ + @ instruction: 0xf9aaf036 │ │ │ │ eorsvs r4, fp, #3145728 @ 0x300000 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ - bvs e94570 <__bss_end__@@Base+0xded938> │ │ │ │ + bvs e94ce0 <__bss_end__@@Base+0xdee140> │ │ │ │ stmdble r3, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ eorsvs r0, fp, #10158080 @ 0x9b0000 │ │ │ │ - bvs fe6ecb00 <__bss_end__@@Base+0xfe645ec8> │ │ │ │ + bvs fe6ed270 <__bss_end__@@Base+0xfe6466d0> │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-2642 @ 0xfffff5ae │ │ │ │ @ instruction: 0x46196a3a │ │ │ │ @ instruction: 0xf7ff69f8 │ │ │ │ ldrhtvs pc, [r8], #235 @ 0xeb @ │ │ │ │ - blcs 2c718 │ │ │ │ + blcs 2ce88 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46196a5b │ │ │ │ - bvs fe6ecb24 <__bss_end__@@Base+0xfe645eec> │ │ │ │ + bvs fe6ed294 <__bss_end__@@Base+0xfe6466f4> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r4, [sl], -fp, lsl #8 │ │ │ │ subsvs r6, sl, #4112384 @ 0x3ec000 │ │ │ │ rsbsvs r2, fp, #0, 6 │ │ │ │ - bvs ffeca4cc <__bss_end__@@Base+0xffe23894> │ │ │ │ + bvs ffecac3c <__bss_end__@@Base+0xffe2409c> │ │ │ │ addsmi r6, sl, #60416 @ 0xec00 │ │ │ │ ldmibvs fp!, {r2, r3, r4, r9, fp, ip, lr, pc}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr}^ │ │ │ │ - bvs 14acb48 <__bss_end__@@Base+0x1405f10> │ │ │ │ + bvs 14ad2b8 <__bss_end__@@Base+0x1406718> │ │ │ │ ldmibvs fp!, {r0, r3, r4, r7, fp, ip}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ - bvs 14acb54 <__bss_end__@@Base+0x1405f1c> │ │ │ │ + bvs 14ad2c4 <__bss_end__@@Base+0x1406724> │ │ │ │ @ instruction: 0x461c1a9b │ │ │ │ - blvs 1eacf60 <__bss_end__@@Base+0x1e06328> │ │ │ │ - blvs e986b8 <__bss_end__@@Base+0xdf1a80> │ │ │ │ - bne ff4ecf68 <__bss_end__@@Base+0xff446330> │ │ │ │ + blvs 1ead6d0 <__bss_end__@@Base+0x1e06b30> │ │ │ │ + blvs e98e28 <__bss_end__@@Base+0xdf2288> │ │ │ │ + bne ff4ed6d8 <__bss_end__@@Base+0xff446b38> │ │ │ │ strmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmibvs r8!, {r1, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ - bvs ffee3b94 <__bss_end__@@Base+0xffe3cf5c> │ │ │ │ + bvs ffee4304 <__bss_end__@@Base+0xffe3d764> │ │ │ │ rscsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ - bvs feeecf7c <__bss_end__@@Base+0xfee46344> │ │ │ │ + bvs feeed6ec <__bss_end__@@Base+0xfee46b4c> │ │ │ │ @ instruction: 0x461a1ad3 │ │ │ │ - bvs fe6ecb88 <__bss_end__@@Base+0xfe645f50> │ │ │ │ + bvs fe6ed2f8 <__bss_end__@@Base+0xfe646758> │ │ │ │ @ instruction: 0x4619695b │ │ │ │ @ instruction: 0xf0364610 │ │ │ │ - strmi pc, [r3], -r7, asr #26 │ │ │ │ + @ instruction: 0x4603f953 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ eorle r2, lr, r0, lsl #22 │ │ │ │ - blvs 1eacea0 <__bss_end__@@Base+0x1e06268> │ │ │ │ + blvs 1ead610 <__bss_end__@@Base+0x1e06a70> │ │ │ │ ldmdbvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmibvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ ldmdbvs fp!, {r3, r4, r5, r8, sp, lr} │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ - bvs fe6ecbb8 <__bss_end__@@Base+0xfe645f80> │ │ │ │ + bvs fe6ed328 <__bss_end__@@Base+0xfe646788> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r8, fp, sp, lr} │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ ldrmi r6, [r3], #-2747 @ 0xfffff545 │ │ │ │ - bvs feeaaec8 <__bss_end__@@Base+0xfee04290> │ │ │ │ + bvs feeab638 <__bss_end__@@Base+0xfee04a98> │ │ │ │ addsmi r6, sl, #1028096 @ 0xfb000 │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ movwcs r6, #699 @ 0x2bb │ │ │ │ movwcs r6, #763 @ 0x2fb │ │ │ │ and r6, lr, fp, ror r2 │ │ │ │ - bvs 16ecbe0 <__bss_end__@@Base+0x1645fa8> │ │ │ │ + bvs 16ed350 <__bss_end__@@Base+0x16467b0> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf7f04618 │ │ │ │ - movwcs lr, #7756 @ 0x1e4c │ │ │ │ - bvs 1eeb2fc <__bss_end__@@Base+0x1e446c4> │ │ │ │ + movwcs lr, #6766 @ 0x1a6e │ │ │ │ + bvs 1eeba6c <__bss_end__@@Base+0x1e44ecc> │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ adcvs pc, r0, r8, asr #4 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ - mrc 7, 3, APSR_nzcv, cr12, cr0, {7} │ │ │ │ + b fe7d0b50 <__bss_end__@@Base+0xfe729fb0> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blvs 1e3de44 <__bss_end__@@Base+0x1d9720c> │ │ │ │ - blx fe3ce436 <__bss_end__@@Base+0xfe3277fe> │ │ │ │ + blvs 1e3e5b4 <__bss_end__@@Base+0x1d97a14> │ │ │ │ + @ instruction: 0xf842f001 │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - muleq r3, r2, pc @ │ │ │ │ - muleq r3, r6, sp │ │ │ │ - andeq ip, r3, lr, ror #28 │ │ │ │ - ldrdeq ip, [r3], -r0 │ │ │ │ - ldrdeq ip, [r3], -r2 │ │ │ │ - andeq ip, r3, sl, lsr #27 │ │ │ │ - andeq ip, r3, sl, lsl #25 │ │ │ │ + andeq ip, r3, r2, asr #18 │ │ │ │ + andeq ip, r3, r6, asr #14 │ │ │ │ + andeq ip, r3, lr, lsl r8 │ │ │ │ + andeq ip, r3, r0, lsl #13 │ │ │ │ + andeq ip, r3, r2, lsl #13 │ │ │ │ + andeq ip, r3, sl, asr r7 │ │ │ │ + andeq ip, r3, sl, lsr r6 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ rscsvs r6, fp, fp, ror r8 │ │ │ │ andcs r6, r1, #16449536 @ 0xfb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r7, sp, lr}^ │ │ │ │ tstcs r0, fp, asr r8 │ │ │ │ @ instruction: 0xf7f04618 │ │ │ │ - ldmvs fp!, {r2, r3, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r3, r5, r6, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - ldcl 7, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ - bvs fe6ec870 <__bss_end__@@Base+0xfe645c38> │ │ │ │ + ldmdb lr!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bvs fe6ecfe0 <__bss_end__@@Base+0xfe646440> │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ + svclt 0x0000f815 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0002b086 │ │ │ │ - blmi d2a67c <__bss_end__@@Base+0xc83a44> │ │ │ │ + blmi d2adec <__bss_end__@@Base+0xc8424c> │ │ │ │ eorcs r4, ip, #2063597568 @ 0x7b000000 │ │ │ │ tstpcc fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [r8], #-2098 @ 0xfffff7ce │ │ │ │ - blx fe84e4b0 <__bss_end__@@Base+0xfe7a7878> │ │ │ │ + @ instruction: 0xff54f000 │ │ │ │ eorcs r6, ip, #248 @ 0xf8 │ │ │ │ ldmvs r8!, {r8, sp}^ │ │ │ │ - stcl 7, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + b 2d0be8 <__bss_end__@@Base+0x22a048> │ │ │ │ @ instruction: 0xf0036878 │ │ │ │ - @ instruction: 0x4602fc11 │ │ │ │ + @ instruction: 0x4602f81d │ │ │ │ addsvs r6, sl, #16449536 @ 0xfb0000 │ │ │ │ - bvs fe6ec8b4 <__bss_end__@@Base+0xfe645c7c> │ │ │ │ - blcs 74738 <__bss_start@@Base+0x19698> │ │ │ │ + bvs fe6ed024 <__bss_end__@@Base+0xfe646484> │ │ │ │ + blcs 74ea8 <__bss_start@@Base+0x19ea0> │ │ │ │ ldmvs fp!, {r1, r2, r3, ip, lr, pc}^ │ │ │ │ ldmhi fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ ldmdavs fp!, {r8, r9, ip, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-2598 @ 0xfffff5da │ │ │ │ msrcc R9_usr, r0 │ │ │ │ ldrbtmi r4, [r8], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf9a0f000 │ │ │ │ - stc 7, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + stmdb lr, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #2296 @ 0x8f8 │ │ │ │ stmdbmi r2!, {r9, sp} │ │ │ │ @ instruction: 0xf7f04479 │ │ │ │ - adcsvs lr, r8, ip, lsl lr │ │ │ │ - blcs 2c7ec │ │ │ │ + adcsvs lr, r8, lr, lsr sl │ │ │ │ + blcs 2cf5c │ │ │ │ ldmvs r8!, {r4, ip, lr, pc} │ │ │ │ - mcr 7, 5, pc, cr6, cr0, {7} @ │ │ │ │ + b ff2d0c38 <__bss_end__@@Base+0xff22a098> │ │ │ │ movwls r4, #1539 @ 0x603 │ │ │ │ ldrbtmi r4, [fp], #-2844 @ 0xfffff4e4 │ │ │ │ ldrbtmi r4, [sl], #-2588 @ 0xfffff5e4 │ │ │ │ msrcc (UNDEF: 39), r0 │ │ │ │ ldrbtmi r4, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf984f000 │ │ │ │ - ldc 7, cr15, [r2, #-960] @ 0xfffffc40 │ │ │ │ + ldmdb r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, #16449536 @ 0xfb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ ldrshvs r6, [sl, #139] @ 0x8b │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ ldmvs fp!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r3, r4, r8, sl, fp, ip}^ │ │ │ │ ldrbtmi r4, [sl], #-2578 @ 0xfffff5ee │ │ │ │ @ instruction: 0xf7f02100 │ │ │ │ - ldrshtvs lr, [r8], sl │ │ │ │ - blcs 2c83c │ │ │ │ + adcsvs lr, r8, ip, lsl sl │ │ │ │ + blcs 2cfac │ │ │ │ ldmdavs sl!, {r1, r2, ip, lr, pc}^ │ │ │ │ - blmi 3ac83c <__bss_end__@@Base+0x305c04> │ │ │ │ + blmi 3acfac <__bss_end__@@Base+0x30640c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ @ instruction: 0xf9aef000 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffb9 │ │ │ │ - @ instruction: 0x0003cab2 │ │ │ │ - @ instruction: 0x0003cbb6 │ │ │ │ - andeq ip, r3, r6, ror sl │ │ │ │ - andeq ip, r3, r0, lsr #21 │ │ │ │ - andeq ip, r3, r6, lsl #21 │ │ │ │ - @ instruction: 0x0003cbba │ │ │ │ - andeq ip, r3, lr, lsr sl │ │ │ │ + andeq ip, r3, r2, ror #8 │ │ │ │ + andeq ip, r3, r6, ror #10 │ │ │ │ + andeq ip, r3, r6, lsr #8 │ │ │ │ + andeq ip, r3, r0, asr r4 │ │ │ │ + andeq ip, r3, r6, lsr r4 │ │ │ │ + andeq ip, r3, sl, ror #10 │ │ │ │ + andeq ip, r3, lr, ror #7 │ │ │ │ @ instruction: 0xfffffbd7 │ │ │ │ - muleq r3, r4, fp │ │ │ │ + andeq ip, r3, r4, asr #10 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ svclt 0x0000609a │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 150728 <__bss_end__@@Base+0xa9af0> │ │ │ │ + blvc 150e98 <__bss_end__@@Base+0xaa2f8> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 2c830 │ │ │ │ + blcs 2cfa0 │ │ │ │ ldmdavs fp!, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x461a6a5b │ │ │ │ - bvs fe6ec7bc <__bss_end__@@Base+0xfe645b84> │ │ │ │ + bvs fe6ecf2c <__bss_end__@@Base+0xfe64638c> │ │ │ │ addsmi r6, sl, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #4609 @ 0x1201 │ │ │ │ movwcs lr, #0 │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstle r2, r0, lsl #22 │ │ │ │ andcs r6, r1, #8060928 @ 0x7b0000 │ │ │ │ svclt 0x0000609a │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15077c <__bss_end__@@Base+0xa9b44> │ │ │ │ + blvc 150eec <__bss_end__@@Base+0xaa34c> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 2c884 │ │ │ │ + blcs 2cff4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @@ -15372,103 +15875,103 @@ │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6ec858 <__bss_end__@@Base+0xfe645c20> │ │ │ │ + bvs fe6ecfc8 <__bss_end__@@Base+0xfe646428> │ │ │ │ vst2.32 {d22,d24}, [pc :64], fp │ │ │ │ - blx af05e <__bss_end__@@Base+0x8426> │ │ │ │ + blx af7ce <__bss_end__@@Base+0x8c2e> │ │ │ │ ldmdavs fp!, {r0, r1, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ - bvs fe4ac868 <__bss_end__@@Base+0xfe405c30> │ │ │ │ - blx b49ce <__bss_end__@@Base+0xdd96> │ │ │ │ + bvs fe4acfd8 <__bss_end__@@Base+0xfe406438> │ │ │ │ + blx b513e <__bss_end__@@Base+0xe59e> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - bhi 4ad0d4 <__bss_end__@@Base+0x40649c> │ │ │ │ + bhi 4ad844 <__bss_end__@@Base+0x406ca4> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - @ instruction: 0xf0364619 │ │ │ │ - strmi pc, [r3], -pc, asr #23 │ │ │ │ + @ instruction: 0xf0354619 │ │ │ │ + @ instruction: 0x4603ffdb │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6ec898 <__bss_end__@@Base+0xfe645c60> │ │ │ │ + bvs fe6ed008 <__bss_end__@@Base+0xfe646468> │ │ │ │ vst2.32 {d22,d24}, [pc :64], fp │ │ │ │ - blx af09e <__bss_end__@@Base+0x8466> │ │ │ │ + blx af80e <__bss_end__@@Base+0x8c6e> │ │ │ │ ldmdavs fp!, {r0, r1, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ ldmhi r2, {r1, r4, r7, r9, fp, sp, lr}^ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bvs fe4ac8b0 <__bss_end__@@Base+0xfe405c78> │ │ │ │ - blx b4f16 <__bss_end__@@Base+0xe2de> │ │ │ │ + bvs fe4ad020 <__bss_end__@@Base+0xfe406480> │ │ │ │ + blx b5686 <__bss_end__@@Base+0xeae6> │ │ │ │ ldrmi pc, [r9], -r3, lsl #6 │ │ │ │ - blx fec4e7ae <__bss_end__@@Base+0xfeba7b76> │ │ │ │ + @ instruction: 0xffbcf035 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ vst1.16 {d22-d23}, [pc :64], fp │ │ │ │ - blx af0da <__bss_end__@@Base+0x84a2> │ │ │ │ + blx af84a <__bss_end__@@Base+0x8caa> │ │ │ │ ldrmi pc, [r8], -r3, lsl #6 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - bvs fe4ac8e4 <__bss_end__@@Base+0xfe405cac> │ │ │ │ - blx b4a4a <__bss_end__@@Base+0xde12> │ │ │ │ + bvs fe4ad054 <__bss_end__@@Base+0xfe4064b4> │ │ │ │ + blx b51ba <__bss_end__@@Base+0xe61a> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - bhi 4ad150 <__bss_end__@@Base+0x406518> │ │ │ │ + bhi 4ad8c0 <__bss_end__@@Base+0x406d20> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - @ instruction: 0xf0364619 │ │ │ │ - @ instruction: 0x4603fb91 │ │ │ │ + @ instruction: 0xf0354619 │ │ │ │ + @ instruction: 0x4603ff9d │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr} │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bvs fe4ac91c <__bss_end__@@Base+0xfe405ce4> │ │ │ │ - blx b4a82 <__bss_end__@@Base+0xde4a> │ │ │ │ + bvs fe4ad08c <__bss_end__@@Base+0xfe4064ec> │ │ │ │ + blx b51f2 <__bss_end__@@Base+0xe652> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - bhi 4ad188 <__bss_end__@@Base+0x406550> │ │ │ │ + bhi 4ad8f8 <__bss_end__@@Base+0x406d58> │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ movwcs pc, #11171 @ 0x2ba3 @ │ │ │ │ smlalsvs r0, fp, fp, r9 │ │ │ │ - blcs 2cb44 │ │ │ │ + blcs 2d2b4 │ │ │ │ movwcs sp, #2562 @ 0xa02 │ │ │ │ strd r6, [r9], -fp │ │ │ │ - bvs fe6ec950 <__bss_end__@@Base+0xfe645d18> │ │ │ │ + bvs fe6ed0c0 <__bss_end__@@Base+0xfe646520> │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ andle r4, r3, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs fe6ec95c <__bss_end__@@Base+0xfe645d24> │ │ │ │ + bvs fe6ed0cc <__bss_end__@@Base+0xfe64652c> │ │ │ │ smlalsvs r6, fp, fp, r9 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ cmpvs sl, r1, lsl #4 │ │ │ │ ldrcc fp, [r4, -r0, lsl #30] │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6ec984 <__bss_end__@@Base+0xfe645d4c> │ │ │ │ + bvs fe6ed0f4 <__bss_end__@@Base+0xfe646554> │ │ │ │ @ instruction: 0x4618689b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 150918 <__bss_end__@@Base+0xa9ce0> │ │ │ │ + blvc 151088 <__bss_end__@@Base+0xaa4e8> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0x461869db │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 150930 <__bss_end__@@Base+0xa9cf8> │ │ │ │ + blvc 1510a0 <__bss_end__@@Base+0xaa500> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ - blcs 18ec8b8 <__bss_end__@@Base+0x1845c80> │ │ │ │ + blcs 18ed028 <__bss_end__@@Base+0x1846488> │ │ │ │ cmncs r4, #512 @ 0x200 │ │ │ │ and r6, r7, fp, lsr r0 │ │ │ │ @ instruction: 0xf643683b │ │ │ │ addsmi r2, r3, #152, 4 @ 0x80000009 │ │ │ │ @ instruction: 0xf643dd02 │ │ │ │ mlasvs fp, r8, r3, r2 │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @@ -15483,1363 +15986,941 @@ │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2820 @ 0xfffff4fc │ │ │ │ andsvs r6, sl, sl, ror r8 │ │ │ │ strcc fp, [ip, -r0, lsl #30] │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - muleq r4, sl, sp │ │ │ │ + andeq r7, r4, r2, lsr #13 │ │ │ │ ldrlt fp, [r0, #1036] @ 0x40c │ │ │ │ stcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf507af02 │ │ │ │ @ instruction: 0xf5a3737e │ │ │ │ andsvs r7, r8, sp, ror r3 │ │ │ │ cmnpvc lr, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ cmnpvc lr, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ ldcmi 0, cr6, [r8], {25} │ │ │ │ vqshl.s8 q2, q14, │ │ │ │ @ instruction: 0xf8c7430c │ │ │ │ @ instruction: 0xf10733f4 │ │ │ │ @ instruction: 0xf8d7000c │ │ │ │ @ instruction: 0xf8d733f4 │ │ │ │ vshl.s8 d18, d8, d0 │ │ │ │ - @ instruction: 0xf7f031e7 │ │ │ │ - blmi 48d708 <__bss_end__@@Base+0x3e6ad0> │ │ │ │ + @ instruction: 0xf7ef31e7 │ │ │ │ + blmi 48eef8 <__bss_end__@@Base+0x3e8358> │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf7f04618 │ │ │ │ - blmi 40db74 <__bss_end__@@Base+0x366f3c> │ │ │ │ + blmi 40d374 <__bss_end__@@Base+0x3667d4> │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrbtmi r4, [fp], #-2830 @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf5076819 │ │ │ │ @ instruction: 0xf5a3737e │ │ │ │ @ instruction: 0xf107737d │ │ │ │ andls r0, r1, #12, 4 @ 0xc0000000 │ │ │ │ rsbsvc pc, lr, #29360128 @ 0x1c00000 │ │ │ │ rsbsvc pc, lr, #679477248 @ 0x28800000 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0x460a681b │ │ │ │ ldrbtmi r4, [r9], #-2310 @ 0xfffff6fa │ │ │ │ - ldcl 7, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ - bl 1450868 <__bss_end__@@Base+0x13a9c30> │ │ │ │ - @ instruction: 0x000457b8 │ │ │ │ - andeq r0, r0, r0, lsl r3 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r7, r4, r2, lsr sp │ │ │ │ - andeq ip, r3, sl, asr #17 │ │ │ │ + ldmib lr, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x0070f7ef │ │ │ │ + andeq r5, r4, r8, asr #32 │ │ │ │ + andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r7, r4, sl, lsr r6 │ │ │ │ + andeq ip, r3, sl, ror r2 │ │ │ │ ldrlt fp, [r0, #1039] @ 0x40f │ │ │ │ ldclvc 5, cr15, [sp, #-692]! @ 0xfffffd4c │ │ │ │ ldcmi 15, cr10, [r1], {-0} │ │ │ │ vqshl.s8 q2, q14, │ │ │ │ @ instruction: 0xf8c74304 │ │ │ │ ldcne 3, cr3, [r8, #-944]! @ 0xfffffc50 │ │ │ │ mvncc pc, #14090240 @ 0xd70000 │ │ │ │ strcs pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - bl 1a508a4 <__bss_end__@@Base+0x19a9c6c> │ │ │ │ + svc 0x0088f7ef │ │ │ │ stmiapl r3!, {r1, r3, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - stc 7, cr15, [r0], {240} @ 0xf0 │ │ │ │ + stmia r4!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiapl r3!, {r3, r8, r9, fp, lr}^ │ │ │ │ - blmi 22c958 <__bss_end__@@Base+0x185d20> │ │ │ │ + blmi 22d0c8 <__bss_end__@@Base+0x186528> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdbmi r7, {r0, r1, r3, r4, r5, r8, sl, fp, ip} │ │ │ │ @ instruction: 0xf7f04479 │ │ │ │ - andcs lr, r1, sl, asr #26 │ │ │ │ - mcr 7, 2, pc, cr10, cr0, {7} @ │ │ │ │ - andeq r5, r4, r8, lsr r7 │ │ │ │ - andeq r0, r0, r0, lsl r3 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - @ instruction: 0x00047cb4 │ │ │ │ - andeq ip, r3, ip, lsl #17 │ │ │ │ + andcs lr, r1, lr, ror #18 │ │ │ │ + b 185103c <__bss_end__@@Base+0x17aa49c> │ │ │ │ + andeq r4, r4, r8, asr #31 │ │ │ │ + andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + @ instruction: 0x000475bc │ │ │ │ + andeq ip, r3, ip, lsr r2 │ │ │ │ ldrlt fp, [r0, #1039]! @ 0x40f │ │ │ │ ldclvc 5, cr15, [lr, #-692]! @ 0xfffffd4c │ │ │ │ ldcmi 15, cr10, [r8], {2} │ │ │ │ @ instruction: 0xf7f0447c │ │ │ │ - strmi lr, [r3], -sl, asr #28 │ │ │ │ + strmi lr, [r3], -r0, ror #20 │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ vcgt.s8 , , q14 │ │ │ │ @ instruction: 0xf8c74304 │ │ │ │ ldrtmi r3, [r8], -r8, ror #7 │ │ │ │ mvncc pc, #14090240 @ 0xd70000 │ │ │ │ strcs pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - bl c50914 <__bss_end__@@Base+0xba9cdc> │ │ │ │ + svc 0x0050f7ef │ │ │ │ stmiapl r3!, {r1, r2, r3, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - mcrr 7, 15, pc, r8, cr0 @ │ │ │ │ + stmda ip!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmiapl r3!, {r2, r3, r8, r9, fp, lr}^ │ │ │ │ - blmi 32c9d8 <__bss_end__@@Base+0x285da0> │ │ │ │ + blmi 32d148 <__bss_end__@@Base+0x2865a8> │ │ │ │ ldmdavs sp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvneq pc, #14090240 @ 0xd70000 │ │ │ │ - b ff650934 <__bss_end__@@Base+0xff5a9cfc> │ │ │ │ + cdp 7, 15, cr15, cr8, cr15, {7} │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ ldrbtmi r4, [r9], #-2311 @ 0xfffff6f9 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - andcs lr, r1, sl, lsl #26 │ │ │ │ - mcr 7, 0, pc, cr10, cr0, {7} @ │ │ │ │ - ldrdeq r5, [r4], -r4 │ │ │ │ - andeq r0, r0, r0, lsl r3 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r7, r4, r4, asr #24 │ │ │ │ - andeq ip, r3, sl, lsl r8 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - addlt fp, r8, r0, lsl #11 │ │ │ │ - blmi f3e5ac <__bss_end__@@Base+0xe97974> │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - cmnle fp, r0, lsl #22 │ │ │ │ - ldrbtmi r4, [fp], #-2874 @ 0xfffff4c6 │ │ │ │ - andsvs r2, sl, r1, lsl #4 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ - movwcs lr, #18887 @ 0x49c7 │ │ │ │ - blne 14e02c <__bss_end__@@Base+0xa73f4> │ │ │ │ - bleq c4e050 <__bss_end__@@Base+0xba7418> │ │ │ │ - stcl 7, cr15, [ip, #960] @ 0x3c0 │ │ │ │ - blvs 104e49c <__bss_end__@@Base+0xfa7864> │ │ │ │ - blpl b8e05c <__bss_end__@@Base+0xae7424> │ │ │ │ - blvc 1ce3f8 <__bss_end__@@Base+0x1277c0> │ │ │ │ - blvc ce004 <__bss_end__@@Base+0x273cc> │ │ │ │ - mvnsvs r2, r0, lsl #6 │ │ │ │ - ldmibvs fp!, {r1, r3, r6, sp, lr, pc}^ │ │ │ │ - bcc fe44e210 <__bss_end__@@Base+0xfe3a75d8> │ │ │ │ - blvc ffa0e4d8 <__bss_end__@@Base+0xff9678a0> │ │ │ │ - blne 14e058 <__bss_end__@@Base+0xa7420> │ │ │ │ - bleq 120e4c0 <__bss_end__@@Base+0x1167888> │ │ │ │ - ldc 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ - blvs 104e4c8 <__bss_end__@@Base+0xfa7890> │ │ │ │ - blvc ce068 <__bss_end__@@Base+0x27430> │ │ │ │ - blvc 20e2a8 <__bss_end__@@Base+0x167670> │ │ │ │ - blvs 4e4ec │ │ │ │ - blvc 1ce2f4 <__bss_end__@@Base+0x1276bc> │ │ │ │ - blvc ff20e60c <__bss_end__@@Base+0xff1679d4> │ │ │ │ - bvc 8e13c <__bss_start@@Base+0x3309c> │ │ │ │ - sbcslt r7, r9, #966656 @ 0xec000 │ │ │ │ - ldrbtmi r4, [sl], #-2591 @ 0xfffff5e1 │ │ │ │ - ldrmi r6, [r3], #-2555 @ 0xfffff605 │ │ │ │ - andsvc r4, sl, sl, lsl #12 │ │ │ │ - @ instruction: 0xee0769fb │ │ │ │ - @ instruction: 0xeeb83a90 │ │ │ │ - vldr d6, [r7, #924] @ 0x39c │ │ │ │ - vdiv.f64 d7, d6, d2 │ │ │ │ - vmov.f64 d5, #119 @ 0x3fb80000 1.4375000 │ │ │ │ - vldr d4, [r7] │ │ │ │ - vdiv.f64 d7, d4, d4 │ │ │ │ - vmov.f64 d6, #7 @ 0x40380000 2.875 │ │ │ │ - vmov.f64 d1, d6 │ │ │ │ - @ instruction: 0xf7f00b45 │ │ │ │ - cdp 13, 11, cr14, cr0, cr12, {4} │ │ │ │ - vrintr.f64 d7, d0 │ │ │ │ - vadd.f64 d6, d7, d0 │ │ │ │ + andcs lr, r1, lr, lsr #18 │ │ │ │ + b 8510bc <__bss_end__@@Base+0x7aa51c> │ │ │ │ + andeq r4, r4, r4, ror #30 │ │ │ │ + andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r7, r4, ip, asr #10 │ │ │ │ + andeq ip, r3, sl, asr #3 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ + bl feb6a318 <__bss_end__@@Base+0xfeac3778> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0x46040ff8 │ │ │ │ + movwcs r6, #2177 @ 0x881 │ │ │ │ + @ instruction: 0x63a36800 │ │ │ │ + stmda ip, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + pop {r5, fp, sp, lr} │ │ │ │ + @ instruction: 0xf7f04010 │ │ │ │ + svclt 0x0000b813 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl feb6a340 <__bss_end__@@Base+0xfeac37a0> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + ldrmi r0, [sp], -r0, ror #31 │ │ │ │ + @ instruction: 0x432a4614 │ │ │ │ + movwmi fp, #41093 @ 0xa085 │ │ │ │ + bcs fffe4980 <__bss_end__@@Base+0xfff3dde0> │ │ │ │ + stmdami r6!, {r6, fp, ip, lr, pc} │ │ │ │ + stmdavs r2, {r3, r4, r5, r6, sl, lr} │ │ │ │ + strmi fp, [r6], sl, lsl #22 │ │ │ │ + @ instruction: 0xf5002201 │ │ │ │ + cdp 12, 11, cr7, cr6, cr2, {4} │ │ │ │ + bl fe8add6c <__bss_end__@@Base+0xfe8071cc> │ │ │ │ + vrhadd.s8 d0, d0, d12 │ │ │ │ + @ instruction: 0xf84e1c03 │ │ │ │ + vqdmulh.s d2, d0, d3 │ │ │ │ + bl 5b988 <__bss_start@@Base+0x980> │ │ │ │ + cdp 0, 0, cr0, cr7, cr12, {0} │ │ │ │ + @ instruction: 0xeeb80a10 │ │ │ │ + vsub.f64 d7, d23, d7 │ │ │ │ vmov.f64 d23, #198 @ 0xbe300000 -0.1718750 │ │ │ │ - vstr d23, [r7, #796] @ 0x31c │ │ │ │ - ldmdbvc fp!, {r0, r9, fp, ip, sp, lr} │ │ │ │ - bmi 37f5d8 <__bss_end__@@Base+0x2d89a0> │ │ │ │ - ldmibvs fp!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0x460a4413 │ │ │ │ - ldmibvs fp!, {r1, r3, r4, ip, sp, lr}^ │ │ │ │ - mvnsvs r3, r1, lsl #6 │ │ │ │ - blcs fffed274 <__bss_end__@@Base+0xfff4663c> │ │ │ │ - @ instruction: 0xe000ddb1 │ │ │ │ - strcc fp, [r0, -r0, lsl #30]! │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - rsbmi lr, pc, r0 │ │ │ │ - andeq r8, r4, r4, lsl lr │ │ │ │ - andeq r8, r4, sl, lsl #28 │ │ │ │ - muleq r4, lr, sp │ │ │ │ - andeq r8, r4, r0, asr lr │ │ │ │ - addlt fp, r4, r0, lsl #11 │ │ │ │ - rscsvs sl, r8, r0, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - blle 11d6c0 <__bss_end__@@Base+0x76a88> │ │ │ │ - vtst.8 q11, , │ │ │ │ - addsmi r3, r3, #48, 4 │ │ │ │ - blmi f49eec <__bss_end__@@Base+0xea32b4> │ │ │ │ - subcs r4, fp, #2063597568 @ 0x7b000000 │ │ │ │ - ldrbtmi r4, [r9], #-2363 @ 0xfffff6c5 │ │ │ │ - ldrbtmi r4, [r8], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 350a9c <__bss_end__@@Base+0x2a9e64> │ │ │ │ - @ instruction: 0xf64768f9 │ │ │ │ - @ instruction: 0xf6c70379 │ │ │ │ - blx fe0d38ca <__bss_end__@@Base+0xfe02cc92> │ │ │ │ - sbcsne r2, sl, r1, lsl #6 │ │ │ │ - bne ff498a1c <__bss_end__@@Base+0xff3f1de4> │ │ │ │ - tsteq fp, r3, lsl r6 │ │ │ │ - bne ff2a3b44 <__bss_end__@@Base+0xff1fcf0c> │ │ │ │ - ldmdavs fp!, {r1, r4, r8} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - blcs fffecb70 <__bss_end__@@Base+0xfff45f38> │ │ │ │ - ldmdavs fp!, {r1, r8, sl, fp, ip, lr, pc} │ │ │ │ - @ instruction: 0x601a22ff │ │ │ │ - @ instruction: 0xf64768fa │ │ │ │ - @ instruction: 0xf6c70379 │ │ │ │ - blx fe0d38fa <__bss_end__@@Base+0xfe02ccc2> │ │ │ │ - sbcsne r1, r9, r2, lsl #6 │ │ │ │ - bne ff2d8a6c <__bss_end__@@Base+0xff231e34> │ │ │ │ - ldmvs r9!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - cmnpeq r9, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ - cmnpeq r8, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ - movwcs pc, #7043 @ 0x1b83 @ │ │ │ │ - @ instruction: 0x17cb10da │ │ │ │ - @ instruction: 0x46131ad2 │ │ │ │ - ldrmi r0, [r3], #-283 @ 0xfffffee5 │ │ │ │ - tsteq r2, sl, asr #21 │ │ │ │ - andsvs r6, sl, fp, ror r8 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - vstrle d2, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - rscscs r6, pc, #8060928 @ 0x7b0000 │ │ │ │ - ldmvs sl!, {r1, r3, r4, sp, lr}^ │ │ │ │ - cmnpeq r9, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ - cmnpeq r8, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ - movwne pc, #11139 @ 0x2b83 @ │ │ │ │ - @ instruction: 0x17d310d9 │ │ │ │ - rscsvs r1, fp, fp, asr #21 │ │ │ │ - @ instruction: 0x011a68fb │ │ │ │ - @ instruction: 0x601a68bb │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - vstrle d2, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - rscscs r6, pc, #12255232 @ 0xbb0000 │ │ │ │ - @ instruction: 0xf7ff601a │ │ │ │ - ldmvs fp!, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bmi 42cbf4 <__bss_end__@@Base+0x385fbc> │ │ │ │ - ldclpl 4, cr4, [r3], {122} @ 0x7a │ │ │ │ - ldmvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ - bmi 36cc04 <__bss_end__@@Base+0x2c5fcc> │ │ │ │ - ldclpl 4, cr4, [r3], {122} @ 0x7a │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - bmi 2acc14 <__bss_end__@@Base+0x205fdc> │ │ │ │ - ldclpl 4, cr4, [r3], {122} @ 0x7a │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - svclt 0x0000601a │ │ │ │ - ssatmi r3, #30, r0, lsl #14 │ │ │ │ - svclt 0x0000bd80 │ │ │ │ - @ instruction: 0x0003c8b8 │ │ │ │ - ldrdeq ip, [r3], -r6 │ │ │ │ - ldrdeq ip, [r3], -sl │ │ │ │ - andeq r8, r4, ip, lsr ip │ │ │ │ - andeq r8, r4, ip, lsr #24 │ │ │ │ - andeq r8, r4, ip, lsl ip │ │ │ │ - addlt fp, r6, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - cmnvs fp, r0, lsl #6 │ │ │ │ - @ instruction: 0xf107e017 │ │ │ │ - @ instruction: 0xf1070308 │ │ │ │ - @ instruction: 0xf107020c │ │ │ │ - ldmdbvs r8!, {r4, r8}^ │ │ │ │ - @ instruction: 0xff5cf7ff │ │ │ │ - ldmvs sl!, {r0, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ - ldmdavs r8!, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - blx ff74ec02 <__bss_end__@@Base+0xff6a7fca> │ │ │ │ - ldmdbvs fp!, {r1, r9, sl, lr}^ │ │ │ │ - mulle r1, r3, r2 │ │ │ │ - ldmib lr, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcc r6, #6523 @ 0x197b │ │ │ │ - ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - eorscc pc, r0, #268435460 @ 0x10000004 │ │ │ │ - stclle 2, cr4, [r2, #588]! @ 0x24c │ │ │ │ - svclt 0x0000bf00 │ │ │ │ - ssatmi r3, #30, r8, lsl #14 │ │ │ │ - strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ - svcge 0x0002b08a │ │ │ │ - ldrshtvs r6, [r9], r8 │ │ │ │ - eorsvs r6, fp, sl, ror r0 │ │ │ │ - blcs fffecf24 <__bss_end__@@Base+0xfff462ec> │ │ │ │ - ldmdavs fp!, {r0, r2, fp, ip, lr, pc}^ │ │ │ │ - stmdale r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ - blcs fffecd30 <__bss_end__@@Base+0xfff460f8> │ │ │ │ - ldmdavs fp!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ - ldmdavs fp!, {r0, r8, r9, ip, pc}^ │ │ │ │ - ldmvs fp!, {r8, r9, ip, pc} │ │ │ │ - ldrbtmi r4, [sl], #-2604 @ 0xfffff5d4 │ │ │ │ - stmdami ip!, {r2, r3, r5, r6, r8, sp} │ │ │ │ - @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7f0fde5 │ │ │ │ - @ instruction: 0xf7ffe974 │ │ │ │ - bmi a926e4 <__bss_end__@@Base+0x9ebaac> │ │ │ │ - ldmvs fp!, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ - bmi 9eaf60 <__bss_end__@@Base+0x944328> │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ - bmi 96ae6c <__bss_end__@@Base+0x8c4234> │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ - @ instruction: 0xf1033308 │ │ │ │ - blcs 134d0 │ │ │ │ - @ instruction: 0x4613bfb4 │ │ │ │ - tstne fp, fp, lsl r6 │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf1033308 │ │ │ │ - blcs 134e4 │ │ │ │ - @ instruction: 0x4613bfb4 │ │ │ │ - tstne fp, fp, lsl r6 │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r5, r7, r8, sp, lr} │ │ │ │ - @ instruction: 0xf1033308 │ │ │ │ - blcs 134f8 │ │ │ │ - @ instruction: 0x4613bfb4 │ │ │ │ - tstne fp, fp, lsl r6 │ │ │ │ - ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - tsteq fp, r3, lsl r6 │ │ │ │ - ldmibvs fp!, {r1, r3, r4, sl, lr} │ │ │ │ - @ instruction: 0x4613441a │ │ │ │ - ldrmi r0, [r3], #-283 @ 0xfffffee5 │ │ │ │ - ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - ldmdbvs fp!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ - eorscc pc, r0, #268435460 @ 0x10000004 │ │ │ │ - stcle 2, cr4, [r8, #-588] @ 0xfffffdb4 │ │ │ │ - ldrbtmi r4, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - stmdbmi fp, {r0, r2, r4, r5, r6, r9, sp} │ │ │ │ - stmdami fp, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7f04478 │ │ │ │ - ldmdbvs fp!, {r1, r2, r3, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0x37204618 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq ip, r3, sl, ror r5 │ │ │ │ - andeq ip, r3, r0, asr r5 │ │ │ │ - andeq r8, r4, ip, asr ip │ │ │ │ - andeq r8, r4, r0, asr ip │ │ │ │ - andeq r8, r4, r4, asr #24 │ │ │ │ - andeq ip, r3, sl, lsr #13 │ │ │ │ - @ instruction: 0x0003c4b8 │ │ │ │ - strdeq ip, [r3], -r0 │ │ │ │ - addlt fp, r6, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - @ instruction: 0xf1076039 │ │ │ │ - @ instruction: 0xf107030c │ │ │ │ - @ instruction: 0xf1070210 │ │ │ │ - ldmdavs r8!, {r2, r4, r8} │ │ │ │ - @ instruction: 0xf81cf000 │ │ │ │ - blcs 24550 │ │ │ │ - ldmdavs fp!, {r0, r3, r8, ip, lr, pc} │ │ │ │ - ldrbtmi r4, [sl], #-2569 @ 0xfffff5f7 │ │ │ │ - stmdami r9, {r1, r2, r3, r4, r5, r6, r8, sp} │ │ │ │ + vstr d23, [sp, #796] @ 0x31c │ │ │ │ + @ instruction: 0xf89d7a03 │ │ │ │ + @ instruction: 0xf80c000c │ │ │ │ + @ instruction: 0xf80e0f01 │ │ │ │ + strbmi r0, [r2, #-3841]! @ 0xfffff0ff │ │ │ │ + bmi 547950 <__bss_end__@@Base+0x4a0db0> │ │ │ │ + ldrmi r4, [r3], #-1146 @ 0xfffffb86 │ │ │ │ + strtmi r4, [sl], #-1044 @ 0xfffffbec │ │ │ │ + @ instruction: 0x3104f893 │ │ │ │ + @ instruction: 0x1104f894 │ │ │ │ + @ instruction: 0x0104f892 │ │ │ │ + andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ + vst4.8 {d3,d5,d7,d9}, [r2], r8 │ │ │ │ + bl f01a4 <__bss_end__@@Base+0x49604> │ │ │ │ + andcc r1, r8, r2, lsl r3 │ │ │ │ + tstne r1, #3072 @ 0xc00 │ │ │ │ + movwne lr, #15107 @ 0x3b03 │ │ │ │ + andsne lr, r0, r3, lsl #22 │ │ │ │ + ldclt 0, cr11, [r0, #-20]! @ 0xffffffec │ │ │ │ + cmncs ip, r7, lsl #20 │ │ │ │ + ldrbtmi r4, [sl], #-2055 @ 0xfffff7f9 │ │ │ │ + strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7f0fd69 │ │ │ │ - ldmdbvs r9!, {r3, r4, r5, r6, r7, fp, sp, lr, pc}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf7ff6878 │ │ │ │ - strmi pc, [r3], -r0, ror #30 │ │ │ │ - @ instruction: 0x37184618 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq ip, r3, sl, lsr #9 │ │ │ │ - andeq ip, r3, r8, asr r4 │ │ │ │ - addlt fp, ip, r0, lsl #11 │ │ │ │ - rscsvs sl, r8, r0, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - tstle r1, r0, lsl #22 │ │ │ │ - add r2, r5, r0, lsl #6 │ │ │ │ - ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - cmple r9, r3, lsr #22 │ │ │ │ - @ instruction: 0xf7f068f8 │ │ │ │ - strmi lr, [r3], -r2, asr #20 │ │ │ │ - bvs feeeb890 <__bss_end__@@Base+0xfee44c58> │ │ │ │ - @ instruction: 0xd12e2b04 │ │ │ │ - movwcc r6, #6395 @ 0x18fb │ │ │ │ - tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x46182210 │ │ │ │ - b 1cd0d78 <__bss_end__@@Base+0x1c2a140> │ │ │ │ - ldmibvs fp!, {r3, r4, r5, r9, sp, lr} │ │ │ │ - blcs 30e2c │ │ │ │ - movwcs sp, #1 │ │ │ │ - bvs f0af70 <__bss_end__@@Base+0xe64338> │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ - ldmibvs fp!, {r1, r3, r4, r8}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, sl, lr} │ │ │ │ - bvs eeae44 <__bss_end__@@Base+0xe4420c> │ │ │ │ - @ instruction: 0xf003111b │ │ │ │ - mvnsvs r0, pc, lsl #6 │ │ │ │ - @ instruction: 0x011a69fb │ │ │ │ - ldrmi r6, [sl], #-2555 @ 0xfffff605 │ │ │ │ - andsvs r6, sl, fp, ror r8 │ │ │ │ - andsne r6, fp, #241664 @ 0x3b000 │ │ │ │ - ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ - ldmibvs fp!, {r1, r3, r4, r8}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, sl, lr} │ │ │ │ - movwcs r6, #4122 @ 0x101a │ │ │ │ - bvs fef0af30 <__bss_end__@@Base+0xfee642f8> │ │ │ │ - tstle sp, r7, lsl #22 │ │ │ │ - movwcc r6, #6395 @ 0x18fb │ │ │ │ - tstpeq r4, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x46182210 │ │ │ │ - b 1050ddc <__bss_end__@@Base+0xfaa1a4> │ │ │ │ - ldmdbvs fp!, {r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ - blcs 30e90 │ │ │ │ - movwcs sp, #1 │ │ │ │ - bvs 1f0af0c <__bss_end__@@Base+0x1e642d4> │ │ │ │ - ldmvs fp!, {r1, r3, r4, sl, ip} │ │ │ │ - bvs 1eeae9c <__bss_end__@@Base+0x1e44264> │ │ │ │ - sbcslt r1, sl, #-1342177279 @ 0xb0000001 │ │ │ │ - andsvs r6, sl, fp, ror r8 │ │ │ │ - sbcslt r6, sl, #503808 @ 0x7b000 │ │ │ │ - andsvs r6, sl, fp, lsr r8 │ │ │ │ - eor r2, r9, r1, lsl #6 │ │ │ │ - eor r2, r7, r0, lsl #6 │ │ │ │ - rscsvs r2, fp, #0, 6 │ │ │ │ - ldrbtmi r4, [fp], #-2836 @ 0xfffff4ec │ │ │ │ - @ instruction: 0xf8536afa │ │ │ │ - blcs 1ef24 │ │ │ │ - movwcs sp, #257 @ 0x101 │ │ │ │ - blmi 48aed4 <__bss_end__@@Base+0x3e429c> │ │ │ │ - bvs ffea4054 <__bss_end__@@Base+0xffdfd41c> │ │ │ │ - eorscc pc, r2, r3, asr r8 @ │ │ │ │ - @ instruction: 0x461868f9 │ │ │ │ - bl fe450e34 <__bss_end__@@Base+0xfe3aa1fc> │ │ │ │ - blcs 24684 │ │ │ │ - bmi 3472ac <__bss_end__@@Base+0x2a0674> │ │ │ │ - bvs ffee4068 <__bss_end__@@Base+0xffe3d430> │ │ │ │ - ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - ldmdavs fp!, {r3, r4, r6, fp, sp, lr} │ │ │ │ - ldmvs r9!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xff74f7ff │ │ │ │ - and r4, r3, r3, lsl #12 │ │ │ │ - movwcc r6, #6907 @ 0x1afb │ │ │ │ - @ instruction: 0xe7d962fb │ │ │ │ - @ instruction: 0x37304618 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r7, r4, r6, lsr #16 │ │ │ │ - andeq r7, r4, r4, lsl r8 │ │ │ │ - strdeq r7, [r4], -ip │ │ │ │ - addlt fp, r4, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - rscsvs r6, fp, fp, ror r8 │ │ │ │ - andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ - ldmvs fp!, {r1, r3, r4, r7, r8, r9, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - @ instruction: 0x4619689b │ │ │ │ - @ instruction: 0xf7f04610 │ │ │ │ - ldmvs fp!, {r5, r6, r8, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x4618681b │ │ │ │ - stmdb r6!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - ldrshtlt fp, [r3], #80 @ 0x50 │ │ │ │ - @ instruction: 0xf507af08 │ │ │ │ - @ instruction: 0xf5a373d4 │ │ │ │ - andsvs r7, r8, lr, asr #7 │ │ │ │ - bicsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ - bicsvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ - @ instruction: 0xf5076019 │ │ │ │ - @ instruction: 0xf5a373d4 │ │ │ │ - @ instruction: 0x601a73d2 │ │ │ │ - @ instruction: 0xf8c72301 │ │ │ │ - movwcs r3, #420 @ 0x1a4 │ │ │ │ - asrcc pc, r7, #17 @ │ │ │ │ - ldrbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ + @ instruction: 0xf7effed7 │ │ │ │ + svclt 0x0000ee86 │ │ │ │ + ldrdeq r8, [r4], -r0 │ │ │ │ + andeq r8, r4, r4, lsl #11 │ │ │ │ + andeq r6, r3, sl, lsr #16 │ │ │ │ + andeq r6, r3, r8, asr #27 │ │ │ │ + ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00d8f8cc │ │ │ │ + bmi e24a70 <__bss_end__@@Base+0xd7ded0> │ │ │ │ + blmi e24a90 <__bss_end__@@Base+0xd7def0> │ │ │ │ + addlt r4, r2, sl, ror r4 │ │ │ │ + ldmpl r3, {r2, r9, sl, lr}^ │ │ │ │ + movwls r6, #6171 @ 0x181b │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0xf8dfb388 │ │ │ │ + pkhtbmi r9, r8, r0, asr #1 │ │ │ │ + ldrbtmi r4, [r9], #3379 @ 0xd33 │ │ │ │ + stmdavc r3!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ + eorle r2, r1, r3, lsr #22 │ │ │ │ + beq 4f37c │ │ │ │ + and r4, r4, r8, asr #12 │ │ │ │ + beq 8f670 <__bss_start@@Base+0x34668> │ │ │ │ + eorseq pc, sl, r5, asr r8 @ │ │ │ │ + @ instruction: 0x4621b158 │ │ │ │ + stmdb lr!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnsle r2, r0, lsl #16 │ │ │ │ + ldrbtmi r4, [fp], #-2858 @ 0xfffff4d6 │ │ │ │ + biceq lr, sl, #3072 @ 0xc00 │ │ │ │ + stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ + bmi a47a04 <__bss_end__@@Base+0x9a0e64> │ │ │ │ + ldrbtmi r4, [sl], #-2851 @ 0xfffff4dd │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, r1, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + andlt sp, r2, r9, lsr r1 │ │ │ │ + @ instruction: 0x87f0e8bd │ │ │ │ + @ instruction: 0xf7ef4620 │ │ │ │ + stmdacs r4, {r1, r3, r5, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r7, {r1, r2, r4, ip, lr, pc} │ │ │ │ + andcs sp, r0, r1 │ │ │ │ + andscs lr, r0, #61079552 @ 0x3a40000 │ │ │ │ + strbtmi r1, [r9], -r0, ror #24 │ │ │ │ + svc 0x00dcf7ef │ │ │ │ + ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ + mvnsle r2, r0, lsl #20 │ │ │ │ + sbclt r1, r3, #33554432 @ 0x2000000 │ │ │ │ + andcs pc, r0, r8, asr #17 │ │ │ │ + andcs pc, r7, #192, 6 │ │ │ │ + eorsvs r2, sl, r1 │ │ │ │ + @ instruction: 0xe7d66033 │ │ │ │ + stclne 2, cr2, [r0], #-64 @ 0xffffffc0 │ │ │ │ + @ instruction: 0xf7ef4669 │ │ │ │ + bls 4f1ec │ │ │ │ + bcs 31310 │ │ │ │ + @ instruction: 0xf000d1e1 │ │ │ │ + andne r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ + smlabtne r3, r0, r3, pc @ │ │ │ │ + andne lr, r2, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf0006032 │ │ │ │ + bl d3ea0 <__bss_end__@@Base+0x2d300> │ │ │ │ + strmi r1, [sl], #-771 @ 0xfffffcfd │ │ │ │ + eorsvs r2, sl, r1 │ │ │ │ + andcc pc, r0, r8, asr #17 │ │ │ │ + @ instruction: 0xf7f0e7bb │ │ │ │ + svclt 0x0000e842 │ │ │ │ + andeq r4, r4, r8, ror #27 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r3, r2, asr #24 │ │ │ │ + andeq r4, r4, r4, asr #23 │ │ │ │ + muleq r4, lr, fp │ │ │ │ + muleq r4, r6, sp │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl feb6a514 <__bss_end__@@Base+0xfeac3974> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0xf8df0fe0 │ │ │ │ + strmi ip, [r5], -r4, rrx │ │ │ │ + addlt r4, r5, r8, lsl r8 │ │ │ │ + @ instruction: 0x460c44fc │ │ │ │ + bge 7df34 <__bss_start@@Base+0x22f2c> │ │ │ │ + @ instruction: 0xf85c4669 │ │ │ │ + stmdavs r0, {} @ │ │ │ │ + @ instruction: 0xf04f9003 │ │ │ │ + strtmi r0, [r0], -r0 │ │ │ │ + @ instruction: 0xff60f7ff │ │ │ │ + bmi 47f984 <__bss_end__@@Base+0x3d8de4> │ │ │ │ + ldrbtmi r4, [sl], #-2831 @ 0xfffff4f1 │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, r3, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmib sp, {r1, r4, r8, ip, lr, pc}^ │ │ │ │ + strtmi r2, [r8], -r1, lsl #6 │ │ │ │ + andlt r9, r5, r0, lsl #18 │ │ │ │ + ldrhtmi lr, [r0], -sp │ │ │ │ + mcrlt 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ + strtmi r4, [r3], -r8, lsl #20 │ │ │ │ + cmncs lr, r8, lsl #16 │ │ │ │ + ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ + mrc2 7, 0, pc, cr0, cr15, {7} │ │ │ │ + ldc 7, cr15, [lr, #956]! @ 0x3bc │ │ │ │ + svc 0x00faf7ef │ │ │ │ + ldrdeq r4, [r4], -ip │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0x00044cba │ │ │ │ + andeq r6, r3, r4, ror #13 │ │ │ │ + andeq r6, r3, sl, lsr ip │ │ │ │ + svcmi 0x00f0e92d │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + cdpeq 8, 2, cr15, cr8, cr12, {6} │ │ │ │ + ldmmi r0, {r0, r7, r9, sl, lr}^ │ │ │ │ + ldmibmi r0, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ + blmi ff424590 <__bss_end__@@Base+0xff37d9f0> │ │ │ │ + ldrmi fp, [r0], sp, ror #1 │ │ │ │ vst3.16 {d20-d22}, [pc :256], fp │ │ │ │ - vqsub.s8 d20, d16, d10 │ │ │ │ - @ instruction: 0xf8df3133 │ │ │ │ - ldrbtmi r0, [r8], #-1136 @ 0xfffffb90 │ │ │ │ - stc2l 0, cr15, [r0, #-0] │ │ │ │ - orrseq pc, ip, r7, asr #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - bicsvs r2, sl, r0, lsl #4 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - andsvs r2, sl, #0, 4 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - sbcsvs r2, sl, #0, 4 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - tstvs sl, #0, 4 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf8df635a │ │ │ │ - ldrbtmi r3, [fp], #-1084 @ 0xfffffbc4 │ │ │ │ - @ instruction: 0xf7f04618 │ │ │ │ - @ instruction: 0xf8c7e848 │ │ │ │ - @ instruction: 0xf8d70198 │ │ │ │ - @ instruction: 0xf7f00198 │ │ │ │ - strmi lr, [r2], -r8, asr #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d7601a │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - tstle r7, r0, lsl #22 │ │ │ │ - @ instruction: 0x1198f8d7 │ │ │ │ - ldrcc pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ - @ instruction: 0x4618447b │ │ │ │ - ldc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8c73084 │ │ │ │ - @ instruction: 0xf8d73194 │ │ │ │ - blcs 1f638 │ │ │ │ - @ instruction: 0xf8d7d043 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrdcs pc, [ip], r3 │ │ │ │ - @ instruction: 0x3194f8d7 │ │ │ │ - blx 5b4fe <__bss_start@@Base+0x45e> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf8c76a9b │ │ │ │ - @ instruction: 0xf8d73190 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrdcs pc, [ip], r3 │ │ │ │ - @ instruction: 0x3194f8d7 │ │ │ │ - blx 5b51a <__bss_start@@Base+0x47a> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf8d76b1a │ │ │ │ - @ instruction: 0x605a319c │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8d7208c │ │ │ │ - @ instruction: 0x21503194 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - bvs 16e4048 <__bss_end__@@Base+0x163d410> │ │ │ │ - orrcc pc, ip, r7, asr #17 │ │ │ │ - bicsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ - bicsvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ - sbcsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ - sbcsvc pc, r0, #679477248 @ 0x28800000 │ │ │ │ - rsbeq pc, ip, r7, lsl #2 │ │ │ │ - ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - ldrbtmi r4, [r9], #-2529 @ 0xfffff61f │ │ │ │ - b ffc50fe0 <__bss_end__@@Base+0xffbaa3a8> │ │ │ │ - msreq SPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ - asrcc pc, r7, #17 @ │ │ │ │ - ldrdcc pc, [r0, r7]! │ │ │ │ - cmple r3, r0, lsl #22 │ │ │ │ - movwcs lr, #10 │ │ │ │ - ldrbtmi r4, [sl], #-2779 @ 0xfffff525 │ │ │ │ - cmppcc r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldrbtmi r4, [r8], #-2266 @ 0xfffff726 │ │ │ │ - blx ffcd1042 <__bss_end__@@Base+0xffc2a40a> │ │ │ │ - svc 0x0080f7ef │ │ │ │ - @ instruction: 0xf8c72308 │ │ │ │ - @ instruction: 0xf8d73138 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrdcs pc, [ip], r3 │ │ │ │ - @ instruction: 0x3194f8d7 │ │ │ │ - blx 5b5a2 <__bss_start@@Base+0x502> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0x4613691a │ │ │ │ - ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ - blcs 1a3d8 │ │ │ │ - @ instruction: 0x4613bfb4 │ │ │ │ - addsne r4, fp, fp, lsl r6 │ │ │ │ - smlalbtcc pc, r8, r7, r8 @ │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8d7208c │ │ │ │ - @ instruction: 0x21503194 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - ldmvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ - subseq r4, fp, r3, lsl r6 │ │ │ │ - ldclne 4, cr4, [sl], {19} │ │ │ │ - svclt 0x00b42b00 │ │ │ │ - @ instruction: 0x461b4613 │ │ │ │ - @ instruction: 0xf8c7109b │ │ │ │ - movwcs r3, #324 @ 0x144 │ │ │ │ - teqpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8c72300 │ │ │ │ - eors r3, r4, r0, asr #2 │ │ │ │ - orrsvc pc, ip, #29360128 @ 0x1c00000 │ │ │ │ + stmdapl r1, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ + stmdavs r9, {r0, r2, r3, r6, r7, fp, lr} │ │ │ │ + @ instruction: 0xf04f916b │ │ │ │ + vrhadd.s8 d16, d0, d0 │ │ │ │ + ldrbtmi r3, [r8], #-307 @ 0xfffffecd │ │ │ │ + blx 1ecf3d2 <__bss_end__@@Base+0x1e28832> │ │ │ │ + strmi r2, [r4], -r0, lsl #6 │ │ │ │ + movwcc lr, #31168 @ 0x79c0 │ │ │ │ + movwcc lr, #47552 @ 0xb9c0 │ │ │ │ + mvnscc pc, #79 @ 0x4f │ │ │ │ + stmiami r5, {r0, r1, r6, r8, r9, sp, lr}^ │ │ │ │ + @ instruction: 0xf7ef4478 │ │ │ │ + @ instruction: 0x4605edde │ │ │ │ + cdp 7, 6, cr15, cr2, cr15, {7} │ │ │ │ + stmdacs r0, {r5, sp, lr} │ │ │ │ + cmpphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ + ldrdpl pc, [r4], r0 │ │ │ │ + @ instruction: 0xf8d02250 │ │ │ │ + cdpge 0, 5, cr3, cr2, cr12, {4} │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ + vqdmulh.s d15, d5, d2 │ │ │ │ + bl f7c30 <__bss_end__@@Base+0x51090> │ │ │ │ + blmi fee9641c <__bss_end__@@Base+0xfedef87c> │ │ │ │ + ldrbtmi r2, [fp], #-611 @ 0xfffffd9d │ │ │ │ + ldrsbtpl pc, [r0], -ip @ │ │ │ │ + ldrdlt pc, [r8], -ip @ │ │ │ │ + ldrdge pc, [r4], -ip @ │ │ │ │ + stmib sp, {r0, r2, r5, r6, sp, lr}^ │ │ │ │ + svcge 0x00277800 │ │ │ │ + ldmda lr!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ - @ instruction: 0xf7ef4618 │ │ │ │ - @ instruction: 0xf507efe2 │ │ │ │ - @ instruction: 0xf103739c │ │ │ │ - @ instruction: 0xf507000c │ │ │ │ - @ instruction: 0xf103739c │ │ │ │ - @ instruction: 0xf5070208 │ │ │ │ - ldcne 3, cr7, [r9, #-624] @ 0xfffffd90 │ │ │ │ - orrsvc pc, ip, #29360128 @ 0x1c00000 │ │ │ │ - movwls r3, #784 @ 0x310 │ │ │ │ - @ instruction: 0xf8d74603 │ │ │ │ - @ instruction: 0xf7f001a0 │ │ │ │ - @ instruction: 0xf8c7ea90 │ │ │ │ - @ instruction: 0xf8d70188 │ │ │ │ - @ instruction: 0xf0033188 │ │ │ │ - blcs 13d08 │ │ │ │ - @ instruction: 0xf8d7d005 │ │ │ │ - @ instruction: 0xf0433138 │ │ │ │ - @ instruction: 0xf8c70301 │ │ │ │ - @ instruction: 0xf8d73138 │ │ │ │ - @ instruction: 0xf0033188 │ │ │ │ - blcs 13d44 │ │ │ │ - @ instruction: 0xf8d7d005 │ │ │ │ - @ instruction: 0xf0433138 │ │ │ │ - @ instruction: 0xf8c70302 │ │ │ │ - @ instruction: 0xf5073138 │ │ │ │ - @ instruction: 0xf5a373d4 │ │ │ │ - @ instruction: 0xf8d773d0 │ │ │ │ - andsvs r2, sl, r4, asr #2 │ │ │ │ - bicsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ - bicsvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ - ldrdcs pc, [r8, #-135] @ 0xffffff79 │ │ │ │ - vqadd.s8 d22, d2, d10 │ │ │ │ - @ instruction: 0xf8c70312 │ │ │ │ - @ instruction: 0xf8d73184 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp}^ │ │ │ │ - smlabtcc ip, r7, r8, pc @ │ │ │ │ - @ instruction: 0xf8c72301 │ │ │ │ - @ instruction: 0xf8d730e8 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrdcs pc, [ip], r3 │ │ │ │ - @ instruction: 0x3194f8d7 │ │ │ │ - blx 5b6aa <__bss_start@@Base+0x60a> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf8c76b9b │ │ │ │ - @ instruction: 0xf8d730dc │ │ │ │ - ldmdavs r8, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8d7208c │ │ │ │ - @ instruction: 0x21503194 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - ldmvs r9, {r0, r1, r4, sl, lr} │ │ │ │ - teqpmi ip, r7 @ @ p-variant is OBSOLETE │ │ │ │ - ldrdpl pc, [r0, #-135] @ 0xffffff79 │ │ │ │ - ldrdcc pc, [r4, #-135] @ 0xffffff79 │ │ │ │ - @ instruction: 0xf8d7461e │ │ │ │ - eorsvs r3, fp, r8, asr #2 │ │ │ │ - ldrdcc pc, [r4, r7] │ │ │ │ - sbcseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - movwls r9, #25095 @ 0x6207 │ │ │ │ - @ instruction: 0x3190f8d7 │ │ │ │ - movwcs r9, #4869 @ 0x1305 │ │ │ │ - @ instruction: 0xf8d79304 │ │ │ │ - movwls r3, #12684 @ 0x318c │ │ │ │ - movwls r2, #8960 @ 0x2300 │ │ │ │ - movwls r6, #6203 @ 0x183b │ │ │ │ - strtmi r9, [fp], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf7ef4622 │ │ │ │ - strmi lr, [r2], -r0, lsl #31 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d7609a │ │ │ │ - ldmdavs r8, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf507689c │ │ │ │ - @ instruction: 0xf5a373d4 │ │ │ │ - @ instruction: 0xf50773ce │ │ │ │ - @ instruction: 0xf5a272d4 │ │ │ │ - @ instruction: 0xf50772ce │ │ │ │ - @ instruction: 0x9103719c │ │ │ │ - mrsls r2, (UNDEF: 18) │ │ │ │ - mrsls r2, (UNDEF: 17) │ │ │ │ - mrsls r2, (UNDEF: 16) │ │ │ │ - ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7f04621 │ │ │ │ - movwcs lr, #14684 @ 0x395c │ │ │ │ - tstpcc r4, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8c72301 │ │ │ │ - movwcs r3, #4376 @ 0x1118 │ │ │ │ - tstpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d76818 │ │ │ │ - ldmvs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - addvc pc, sl, #29360128 @ 0x1c00000 │ │ │ │ - @ instruction: 0xf7f04619 │ │ │ │ - @ instruction: 0xf8d7e9cc │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrmi r2, [r8], -r2, lsl #3 │ │ │ │ - cdp 7, 7, cr15, cr4, cr15, {7} │ │ │ │ - orreq pc, r0, r7, asr #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d76818 │ │ │ │ - ldmvs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldrdcs pc, [r0, r7] │ │ │ │ - @ instruction: 0xf7f04619 │ │ │ │ - @ instruction: 0xf8d7e8f6 │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - ldmdbmi r0, {r9, sp}^ │ │ │ │ - @ instruction: 0x46184479 │ │ │ │ - stmdb ip, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d74602 │ │ │ │ - @ instruction: 0x611a319c │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - andcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ - ldrbtmi r4, [r9], #-2378 @ 0xfffff6b6 │ │ │ │ - @ instruction: 0xf7f04618 │ │ │ │ - strmi lr, [r2], -r0, lsl #18 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d7619a │ │ │ │ - ldmibvs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - sbcscc pc, r0, r7, asr #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - andcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ - ldrbtmi r4, [r9], #-2370 @ 0xfffff6be │ │ │ │ - @ instruction: 0xf7f04618 │ │ │ │ - strmi lr, [r2], -lr, ror #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d7615a │ │ │ │ - ldmdbvs fp, {r2, r3, r4, r7, r8, ip, sp}^ │ │ │ │ - sbcscc pc, r4, r7, asr #17 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d76818 │ │ │ │ - ldmvs r9, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - sbcseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - @ instruction: 0xf7ef2302 │ │ │ │ - @ instruction: 0xf8d7efca │ │ │ │ - ldmdavs r8, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - vtst.8 d22, d24, d11 │ │ │ │ - vsubl.s8 q8, d0, d13 │ │ │ │ - ldrmi r0, [r9], -r2, lsr #4 │ │ │ │ - ldmda r8!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d7681a │ │ │ │ - ldmvs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x46104619 │ │ │ │ - svc 0x00fcf7ef │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d76818 │ │ │ │ - ldmvs r9, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8d7208c │ │ │ │ - ldrbcs r3, [r0], #-404 @ 0xfffffe6c │ │ │ │ - vqrdmulh.s d15, d3, d4 │ │ │ │ - blvs fe6e4378 <__bss_end__@@Base+0xfe63d740> │ │ │ │ - @ instruction: 0xf7f0461a │ │ │ │ - @ instruction: 0xf507e800 │ │ │ │ - @ instruction: 0xf5a373d4 │ │ │ │ - andcs r7, r1, #204, 6 @ 0x30000003 │ │ │ │ - @ instruction: 0xf8d7619a │ │ │ │ - ldmdavs r8, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - @ instruction: 0xf8d7208c │ │ │ │ - @ instruction: 0x21503194 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - ldmvs r9, {r0, r1, r4, sl, lr} │ │ │ │ - tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - @ instruction: 0xf7ef2240 │ │ │ │ - strmi lr, [r2], -ip, ror #31 │ │ │ │ - @ instruction: 0x319cf8d7 │ │ │ │ - @ instruction: 0xf8d760da │ │ │ │ - @ instruction: 0xf7ff019c │ │ │ │ - @ instruction: 0xf8d7fc2f │ │ │ │ - ldmdavs fp, {r2, r3, r4, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0xf7ef4618 │ │ │ │ - @ instruction: 0xf8d7effe │ │ │ │ - @ instruction: 0x4618319c │ │ │ │ - ldrbvc pc, [r6, r7, lsl #10] @ │ │ │ │ - ldcllt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ - @ instruction: 0xffffff95 │ │ │ │ - andeq ip, r3, r2, lsl #5 │ │ │ │ - andeq ip, r3, r2, lsr r3 │ │ │ │ - andeq ip, r3, ip, lsl #6 │ │ │ │ - andeq ip, r3, sl, lsr #5 │ │ │ │ - andeq ip, r3, lr, ror r2 │ │ │ │ - andeq ip, r3, sl, ror #2 │ │ │ │ - andeq ip, r3, r0, rrx │ │ │ │ - andeq ip, r3, r6, asr r0 │ │ │ │ - andeq ip, r3, r2, asr #32 │ │ │ │ - addlt fp, sl, r0, lsl #11 │ │ │ │ - rscsvs sl, r8, r2, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - vpadd.i8 d22, d17, d11 │ │ │ │ - addsmi r3, r3, #48, 4 │ │ │ │ - vadd.f32 d29, d1, d11 │ │ │ │ - bmi d2009c <__bss_end__@@Base+0xc79464> │ │ │ │ - vqshl.s8 q10, q13, q0 │ │ │ │ - ldmdami r3!, {r1, r6, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7effa21 │ │ │ │ - ldmvs fp!, {r4, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ - stmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ - blcs fffed5e0 <__bss_end__@@Base+0xfff469a8> │ │ │ │ - ldmdavs fp!, {r1, fp, ip, lr, pc} │ │ │ │ - stmdble lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ - movwls r6, #6203 @ 0x183b │ │ │ │ - movwls r6, #2171 @ 0x87b │ │ │ │ - bmi aad6f4 <__bss_end__@@Base+0xa06abc> │ │ │ │ - vqshl.s8 q10, q13, q0 │ │ │ │ - stmdami r9!, {r0, r2, r6, r7, r8, ip, sp} │ │ │ │ - @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7effa09 │ │ │ │ - ldmvs fp!, {r3, r4, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ - andseq fp, fp, #-1342177271 @ 0xb0000009 │ │ │ │ - ldmvs fp!, {r1, r3, r4, r7, r9, ip, sp, pc} │ │ │ │ - ldrmi fp, [r3], #-667 @ 0xfffffd65 │ │ │ │ - teqhi fp, #-1342177271 @ 0xb0000009 │ │ │ │ - addslt r6, fp, #8060928 @ 0x7b0000 │ │ │ │ - addslt r0, sl, #-1342177279 @ 0xb0000001 │ │ │ │ - addslt r6, fp, #8060928 @ 0x7b0000 │ │ │ │ - addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, r9, pc} │ │ │ │ - andseq fp, fp, #-1342177271 @ 0xb0000009 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r7, r9, ip, sp, pc} │ │ │ │ - ldrmi fp, [r3], #-667 @ 0xfffffd65 │ │ │ │ - @ instruction: 0x83bbb29b │ │ │ │ - ldmdavs r8, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ - andseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ - @ instruction: 0xf7ef4619 │ │ │ │ - @ instruction: 0x4603effc │ │ │ │ - tstle lr, r0, lsl #22 │ │ │ │ - movwls r6, #6203 @ 0x183b │ │ │ │ - movwls r6, #2171 @ 0x87b │ │ │ │ - bmi 46d760 <__bss_end__@@Base+0x3c6b28> │ │ │ │ - vqshl.s8 q10, q13, q0 │ │ │ │ - ldmdami r0, {r0, r1, r3, r6, r7, r8, ip, sp} │ │ │ │ + @ instruction: 0xf7ef4638 │ │ │ │ + bge a8ec44 <__bss_end__@@Base+0x9e80a4> │ │ │ │ + blge ae4d00 <__bss_end__@@Base+0xa3e160> │ │ │ │ + movwls sl, #2344 @ 0x928 │ │ │ │ + strcs sl, [r0], -sl, lsr #22 │ │ │ │ + stmia lr!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strmi r0, [r3], -r2, lsl #15 │ │ │ │ + svclt 0x00189d08 │ │ │ │ + vtst.8 d22, d2, d26 │ │ │ │ + @ instruction: 0xf04f0e12 │ │ │ │ + svclt 0x001c0801 │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + @ instruction: 0xf010603a │ │ │ │ + bge 61709c <__bss_end__@@Base+0x5704fc> │ │ │ │ + ldmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + movweq pc, #8259 @ 0x2043 @ │ │ │ │ + ldmib r4, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ + @ instruction: 0x93250300 │ │ │ │ + rsbshi pc, r0, sp, asr #17 │ │ │ │ + ldrdcc pc, [ip], r0 │ │ │ │ + @ instruction: 0x0c05eb03 │ │ │ │ + @ instruction: 0xf8dc68bb │ │ │ │ + @ instruction: 0xf8dc1008 │ │ │ │ + stmib sp, {r3, r4, r5, lr, pc}^ │ │ │ │ + @ instruction: 0xf8cdbe05 │ │ │ │ + ldmdbvs sp!, {r2, r3, sp, pc} │ │ │ │ + ldmvs sp!, {r0, r8, sl, ip, pc}^ │ │ │ │ + andls r9, r7, #0, 10 │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ + ldmdavs sl!, {r1, r9, sl, ip, pc}^ │ │ │ │ + rsbgt pc, r4, sp, asr #17 │ │ │ │ + stcl 7, cr15, [r8, #956]! @ 0x3bc │ │ │ │ + adcvs r4, r0, fp, asr #12 │ │ │ │ + strbmi r4, [sl], -r1, lsl #12 │ │ │ │ + stmib sp, {r5, fp, sp, lr}^ │ │ │ │ + stmib sp, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ + @ instruction: 0xf7ef6600 │ │ │ │ + movwcs lr, #8148 @ 0x1fd4 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + stmiavs r1!, {r1, r2, r3, r8, r9, sp} │ │ │ │ + stmdavs r0!, {r1, r2, r3, r9, fp, sp, pc} │ │ │ │ + andhi pc, r8, r2, asr #17 │ │ │ │ + stmda r6, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r7, r8, sp} │ │ │ │ + ldcl 7, cr15, [ip], #956 @ 0x3bc │ │ │ │ + strmi r6, [r2], -r1, lsr #17 │ │ │ │ + @ instruction: 0xf7ef6820 │ │ │ │ + stmibmi r3, {r1, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r1, r4, r5, r9, sl, lr} │ │ │ │ + svcmi 0x00824479 │ │ │ │ + svc 0x009af7ef │ │ │ │ + ldrtmi r4, [r2], -r1, lsl #19 │ │ │ │ + ldrbtmi r6, [r9], #-288 @ 0xfffffee0 │ │ │ │ + @ instruction: 0xf7ef6820 │ │ │ │ + ldmdbmi pc!, {r2, r4, r7, r8, r9, sl, fp, sp, lr, pc}^ @ │ │ │ │ + lsrvs r4, r2, r6 │ │ │ │ + subsls r4, r0, r9, ror r4 │ │ │ │ + ldrbtmi r6, [pc], #-2080 @ 1351c │ │ │ │ + svc 0x008af7ef │ │ │ │ + stmiavs r1!, {r1, r8, r9, sp} │ │ │ │ + cmnvs r0, r0, asr sl │ │ │ │ + stmdavs r0!, {r0, r4, r6, ip, pc} │ │ │ │ + cdp 7, 7, cr15, cr10, cr15, {7} │ │ │ │ + stmdavs r0!, {r0, r5, r7, fp, sp, lr} │ │ │ │ + andeq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eoreq pc, r2, #192, 4 │ │ │ │ + cdp 7, 14, cr15, cr14, cr15, {7} │ │ │ │ + stmdavs r0!, {r0, r5, r7, fp, sp, lr} │ │ │ │ + cdp 7, 11, cr15, cr8, cr15, {7} │ │ │ │ + stcls 8, cr6, [r8, #-128] @ 0xffffff80 │ │ │ │ + @ instruction: 0xf8d068a1 │ │ │ │ + strtmi r3, [fp], #-140 @ 0xffffff74 │ │ │ │ + @ instruction: 0xf7ef6b9a │ │ │ │ + stmdavs r0!, {r3, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + subcs sl, r0, #58368 @ 0xe400 │ │ │ │ + rscshi pc, ip, sp, asr #17 │ │ │ │ + ldrdne pc, [ip], r0 │ │ │ │ + vshl.s8 d20, d25, d15 │ │ │ │ + vshl.s64 q8, , #15 │ │ │ │ + stmvs r9, {r4, r5, r6, r7, r8, sl} │ │ │ │ + cdp 7, 11, cr15, cr14, cr15, {7} │ │ │ │ + orrvc pc, r2, #29360128 @ 0x1c00000 │ │ │ │ + movwls r6, #32992 @ 0x80e0 │ │ │ │ + movwcs pc, #27557 @ 0x6ba5 @ │ │ │ │ + andeq pc, pc, #35 @ 0x23 │ │ │ │ + andsne lr, r3, #2048 @ 0x800 │ │ │ │ + smlatbcc r6, r5, fp, pc @ │ │ │ │ + bcs 41a05c <__bss_end__@@Base+0x3734bc> │ │ │ │ + tstne r1, pc, asr #20 │ │ │ │ + tsteq r2, r4, lsl pc │ │ │ │ + blx fe95c19e <__bss_end__@@Base+0xfe8b55fe> │ │ │ │ + @ instruction: 0xf5a10301 │ │ │ │ + ldmdbeq fp, {r3, r7, ip, sp, lr} │ │ │ │ + movwne lr, #15107 @ 0x3b03 │ │ │ │ + blcs 41a0dc <__bss_end__@@Base+0x37353c> │ │ │ │ + tsteq fp, r4, lsl pc │ │ │ │ + ldmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sp} │ │ │ │ + @ instruction: 0xf04fbf92 │ │ │ │ + blx fe9571be <__bss_end__@@Base+0xfe8b061e> │ │ │ │ + @ instruction: 0xf0210101 │ │ │ │ + ldmdavs r9!, {r4, r5, r6, r9, sl, fp, lr} │ │ │ │ + @ instruction: 0xf02ebf88 │ │ │ │ + bllt 256e0c <__bss_end__@@Base+0x1b026c> │ │ │ │ + ldrtmi r9, [r9], -r8, lsl #16 │ │ │ │ + stmdane r3, {r0, r1, r2, r9, ip, sp, lr, pc} │ │ │ │ + bcs 10fdf8 <__bss_end__@@Base+0x69258> │ │ │ │ + stmdbeq r1, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + blvs 4f0c0 │ │ │ │ + blgt 1116f0 <__bss_end__@@Base+0x6ab50> │ │ │ │ + andeq lr, r8, r9, lsl #22 │ │ │ │ + beq 44ee10 <__bss_end__@@Base+0x3a8270> │ │ │ │ + blvc ff20f0d8 <__bss_end__@@Base+0xff168538> │ │ │ │ + blvc 1ceed8 <__bss_end__@@Base+0x128338> │ │ │ │ + blvc ff20f1f0 <__bss_end__@@Base+0xff168650> │ │ │ │ + bvc 28ed38 <__bss_end__@@Base+0x1e8198> │ │ │ │ + mlagt r4, sp, r8, pc @ │ │ │ │ + svcgt 0x0001f808 │ │ │ │ + svcgt 0x0001f801 │ │ │ │ + ldrdle r4, [fp, #80]! @ 0x50 │ │ │ │ + vtst.8 d20, d1, d30 │ │ │ │ + blvs fe8626dc <__bss_end__@@Base+0xfe7bbb3c> │ │ │ │ + strmi r4, [r6], #1144 @ 0x478 │ │ │ │ + ldrmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf89e4561 │ │ │ │ + @ instruction: 0xf893b004 │ │ │ │ + @ instruction: 0xf8909004 │ │ │ │ + ldcle 0, cr10, [fp], #-16 │ │ │ │ + stmdaeq ip!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + movwcs lr, #47883 @ 0xbb0b │ │ │ │ + ldrdeq lr, [r0, -r4] │ │ │ │ + @ instruction: 0xf8a84642 │ │ │ │ + bl 25f658 <__bss_end__@@Base+0x1b8ab8> │ │ │ │ + @ instruction: 0xf8a82309 │ │ │ │ + bl 29f668 <__bss_end__@@Base+0x1f8ac8> │ │ │ │ + @ instruction: 0xf8a8230a │ │ │ │ + @ instruction: 0xf7ef3008 │ │ │ │ + stmdacs r0, {r2, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + blvs fe907730 <__bss_end__@@Base+0xfe860b90> │ │ │ │ + ldrdeq pc, [r0], -r8 │ │ │ │ + adcsmi r1, r3, #23040 @ 0x5a00 │ │ │ │ + orreq lr, r3, r4, lsl #22 │ │ │ │ + @ instruction: 0x63a263c8 │ │ │ │ + vand d29, d1, d23 │ │ │ │ + @ instruction: 0x46163331 │ │ │ │ + @ instruction: 0xd181429a │ │ │ │ + @ instruction: 0xf7ef6820 │ │ │ │ + bmi 94efec <__bss_end__@@Base+0x8a844c> │ │ │ │ + ldrbtmi r4, [sl], #-2841 @ 0xfffff4e7 │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, fp, ror #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0x4620d116 │ │ │ │ + pop {r0, r2, r3, r5, r6, ip, sp, pc} │ │ │ │ + ldmdami lr, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ + ldrbtmi r4, [r8], #-1577 @ 0xfffff9d7 │ │ │ │ + stc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ + strt r6, [r5], r0, lsr #16 │ │ │ │ + vpmin.s8 d20, d1, d11 │ │ │ │ + ldmdami fp, {r0, r4, r5, r8, r9, ip, sp} │ │ │ │ + biccc pc, r2, r0, asr #4 │ │ │ │ + ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ + stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ + ldc 7, cr15, [sl], {239} @ 0xef │ │ │ │ + cdp 7, 5, cr15, cr6, cr15, {7} │ │ │ │ + @ instruction: 0x465b4a16 │ │ │ │ + vtst.8 d20, d0, d6 │ │ │ │ + ldrbtmi r3, [sl], #-459 @ 0xfffffe35 │ │ │ │ + bls 4de0c │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ - @ instruction: 0xf7eff9d3 │ │ │ │ - ldmvs fp!, {r1, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - ldmdbvs sl!, {r0, r1, r3, r4, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - movwcc r6, #59641 @ 0xe8f9 │ │ │ │ - strmi r0, [fp], #-155 @ 0xffffff65 │ │ │ │ - ldmvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ - mrrcne 11, 9, r6, r9, cr11 │ │ │ │ - orrsvs r6, r1, #16384000 @ 0xfa0000 │ │ │ │ - @ instruction: 0x37204618 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, r8, lsr #30 │ │ │ │ - andeq fp, r3, r8, asr #27 │ │ │ │ - andeq fp, r3, r4, asr #27 │ │ │ │ - muleq r3, r8, sp │ │ │ │ - andeq fp, r3, r4, asr #29 │ │ │ │ - andeq fp, r3, ip, lsr #26 │ │ │ │ - addlt fp, r3, r0, lsl #9 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldmdavs fp!, {r2, r3, r7, sp}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldrmi r3, [r9], -r4, lsl #1 │ │ │ │ - blx 5c222 <__bss_start@@Base+0x1182> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldmdavs fp!, {r2, r3, r7, sp}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldrmi r3, [r9], -r4, lsl #1 │ │ │ │ - blx 5c242 <__bss_start@@Base+0x11a2> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r8, fp, sp, lr} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldmdavs fp!, {r2, r3, r7, sp}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldrmi r3, [r9], -r4, lsl #1 │ │ │ │ - blx 5c262 <__bss_start@@Base+0x11c2> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldmdavs fp!, {r2, r3, r7, sp}^ │ │ │ │ - @ instruction: 0xf8d3681b │ │ │ │ - ldrmi r3, [r9], -r4, lsl #1 │ │ │ │ - blx 5c282 <__bss_start@@Base+0x11e2> │ │ │ │ - ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r7, r8, fp, sp, lr} │ │ │ │ - svclt 0x0000605a │ │ │ │ - ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 1516c8 <__bss_end__@@Base+0xaaa90> │ │ │ │ - strlt r4, [r0, #1904] @ 0x770 │ │ │ │ - svcge 0x0002b0a6 │ │ │ │ - eorsvs r6, r9, r8, ror r0 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7ef4618 │ │ │ │ - ldmdavs fp!, {r1, r3, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - ldmdavs fp!, {r3, r4, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xf1076899 │ │ │ │ - @ instruction: 0xf04f0324 │ │ │ │ + @ instruction: 0xf7effc5d │ │ │ │ + @ instruction: 0xf7efec0c │ │ │ │ + svclt 0x0000ec0a │ │ │ │ + andeq r4, r4, r4, asr ip │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0xfffffd59 │ │ │ │ + andeq r6, r3, r2, ror #23 │ │ │ │ + ldrdeq r6, [r3], -r8 │ │ │ │ + andeq r6, r3, sl, asr #23 │ │ │ │ + strdeq r6, [r3], -r0 │ │ │ │ + andeq r8, r4, lr, lsl #4 │ │ │ │ + strdeq r6, [r3], -r2 │ │ │ │ + strdeq r6, [r3], -r4 │ │ │ │ + andeq r8, r4, ip, lsl #2 │ │ │ │ + andeq r4, r4, sl, ror r9 │ │ │ │ + andeq r6, r3, r2, lsr #18 │ │ │ │ + andeq r6, r3, r4, ror #18 │ │ │ │ + strdeq r6, [r3], -r2 │ │ │ │ + andeq r6, r3, r2, lsl #19 │ │ │ │ + ldrdeq r6, [r3], -r4 │ │ │ │ + ldrlt r6, [r0], #-2051 @ 0xfffff7fd │ │ │ │ + @ instruction: 0xf8d32450 │ │ │ │ + @ instruction: 0xf8d32084 │ │ │ │ + blx 11f96e <__bss_end__@@Base+0x78dce> │ │ │ │ + ldmib r3, {r1, r8, r9, ip, sp}^ │ │ │ │ + ldmib r3, {r0, r1, sl}^ │ │ │ │ + stmib r1, {r0, r2, r8, r9, sp}^ │ │ │ │ + stmib r1, {r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf85d0202 │ │ │ │ + ldrbmi r4, [r0, -r4, lsl #22]! │ │ │ │ + vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl feb6a95c <__bss_end__@@Base+0xfeac3dbc> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + bmi fe057504 <__bss_end__@@Base+0xfdfb0964> │ │ │ │ + blmi fe07f9f0 <__bss_end__@@Base+0xfdfd8e50> │ │ │ │ + ldrbtmi sl, [sl], #-3334 @ 0xfffff2fa │ │ │ │ + stmdavs r0, {r2, r9, sl, lr} │ │ │ │ + ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ + @ instruction: 0x9321681b │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldcl 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ + strtmi r6, [fp], -r1, lsr #17 │ │ │ │ + @ instruction: 0xf04f6820 │ │ │ │ @ instruction: 0xf7ef32ff │ │ │ │ - strmi lr, [r3], -ip, lsr #31 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - bvs 1ef39fc <__bss_end__@@Base+0x1e4cdc4> │ │ │ │ - blcs 822194 <__bss_end__@@Base+0x77b55c> │ │ │ │ - teqphi fp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf852a202 │ │ │ │ - ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ - svclt 0x00004710 │ │ │ │ - muleq r0, r1, r0 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, sp, asr #2 │ │ │ │ - andeq r0, r0, r9, lsl #3 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - strdeq r0, [r0], -r5 │ │ │ │ - andeq r0, r0, r5, lsl #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, r5, asr #3 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, sp, lsl r2 │ │ │ │ - andeq r0, r0, r5, lsl r2 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, pc, asr #3 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, fp, ror #4 │ │ │ │ - andeq r0, r0, r5, lsl #1 │ │ │ │ - msreq CPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ - @ instruction: 0xf7ef4618 │ │ │ │ - rscs lr, r3, lr, lsr #25 │ │ │ │ - msreq CPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ - addcc pc, r8, r7, asr #17 │ │ │ │ - andcs r6, r6, #3866624 @ 0x3b0000 │ │ │ │ - @ instruction: 0xf107601a │ │ │ │ - @ instruction: 0xf1070220 │ │ │ │ - @ instruction: 0xf107010c │ │ │ │ - movwls r0, #792 @ 0x318 │ │ │ │ - andcs r4, r9, #19922944 @ 0x1300000 │ │ │ │ - ldrdeq pc, [r8], r7 │ │ │ │ - stc 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ - addeq pc, r4, r7, asr #17 │ │ │ │ - @ instruction: 0xf64f6a3b │ │ │ │ - addsmi r7, r3, #-805306357 @ 0xd000000b │ │ │ │ - bvs f09a98 <__bss_end__@@Base+0xe62e60> │ │ │ │ - sbcvc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ - stmdale r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ - @ instruction: 0xf5c36a3b │ │ │ │ - @ instruction: 0x33a5437f │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - movwcs r6, #4314 @ 0x10da │ │ │ │ - movwcs lr, #203 @ 0xcb │ │ │ │ - addcc pc, ip, r7, asr #17 │ │ │ │ - blmi 19cb6e8 <__bss_end__@@Base+0x1924ab0> │ │ │ │ - @ instruction: 0xf8d7447b │ │ │ │ - @ instruction: 0xf853208c │ │ │ │ - bvs e9f75c <__bss_end__@@Base+0xdf8b24> │ │ │ │ - @ instruction: 0xd10a4293 │ │ │ │ - ldrbtmi r4, [sl], #-2658 @ 0xfffff59e │ │ │ │ - ldrdcc pc, [ip], r7 │ │ │ │ - ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, fp, sp, lr} │ │ │ │ - movwcs r6, #4314 @ 0x10da │ │ │ │ - @ instruction: 0xf8d7e0b3 │ │ │ │ - movwcc r3, #4236 @ 0x108c │ │ │ │ - addcc pc, ip, r7, asr #17 │ │ │ │ - ldrbtmi r4, [fp], #-2907 @ 0xfffff4a5 │ │ │ │ - ldrdcs pc, [ip], r7 │ │ │ │ - eorscc pc, r2, r3, asr r8 @ │ │ │ │ - bicsle r2, lr, r0, lsl #22 │ │ │ │ - ldrdcc pc, [r4], r7 │ │ │ │ - @ instruction: 0xf0402b01 │ │ │ │ - blvc ef3944 <__bss_end__@@Base+0xe4cd0c> │ │ │ │ - blcs 40044 │ │ │ │ - addshi pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0x461a7b3b │ │ │ │ - sbcsvs r6, sl, fp, lsr r8 │ │ │ │ - adds r2, r6, r1, lsl #6 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, sl, fp, sp, lr} │ │ │ │ - ldcvs 0, cr6, [sl], #360 @ 0x168 │ │ │ │ - addsvs r6, sl, fp, lsr r8 │ │ │ │ - blcs 6ede4 <__bss_start@@Base+0x13d44> │ │ │ │ - ldmdavs fp!, {r2, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r0, lsl #4 │ │ │ │ - add r2, r8, r1, lsl #6 │ │ │ │ - blcs aedf4 <__bss_end__@@Base+0x81bc> │ │ │ │ - ldmdavs fp!, {r2, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r1, lsl #4 │ │ │ │ - add r2, r0, r1, lsl #6 │ │ │ │ - blcs eee04 <__bss_end__@@Base+0x481cc> │ │ │ │ - ldmdavs fp!, {r0, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r2, lsl #4 │ │ │ │ - rsbs r2, r8, r1, lsl #6 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, sl, fp, sp, lr} │ │ │ │ - ldcvs 0, cr6, [sl], #360 @ 0x168 │ │ │ │ - addsvs r6, sl, fp, lsr r8 │ │ │ │ - blcs 6ee20 <__bss_start@@Base+0x13d80> │ │ │ │ - ldmdavs fp!, {r2, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r3, lsl #4 │ │ │ │ - rsb r2, sl, r1, lsl #6 │ │ │ │ - blcs aee30 <__bss_end__@@Base+0x81f8> │ │ │ │ - ldmdavs fp!, {r2, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r4, lsl #4 │ │ │ │ - rsb r2, r2, r1, lsl #6 │ │ │ │ - blcs eee40 <__bss_end__@@Base+0x48208> │ │ │ │ - ldmdavs fp!, {r0, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r5, lsl #4 │ │ │ │ - subs r2, sl, r1, lsl #6 │ │ │ │ - andcs r6, r9, #3866624 @ 0x3b0000 │ │ │ │ - movwcs r6, #4122 @ 0x101a │ │ │ │ - ldmdavs fp!, {r0, r2, r4, r6, sp, lr, pc} │ │ │ │ - andsvs r2, sl, sl, lsl #4 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, sl, fp, sp, lr}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ - ldcvs 0, cr6, [sl], #360 @ 0x168 │ │ │ │ - addsvs r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - bvs fe6ad974 <__bss_end__@@Base+0xfe606d3c> │ │ │ │ - addsvs r6, sl, fp, lsr r8 │ │ │ │ - sub r2, r2, r1, lsl #6 │ │ │ │ - andcs r6, r1, #8060928 @ 0x7b0000 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ - andsvs r2, sl, r7, lsl #4 │ │ │ │ - eors r2, sl, r1, lsl #6 │ │ │ │ - andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ - andsvs r2, sl, r8, lsl #4 │ │ │ │ - eors r2, r2, r1, lsl #6 │ │ │ │ - andcs r6, r1, #8060928 @ 0x7b0000 │ │ │ │ - eor r6, sp, sl, lsl r2 │ │ │ │ - andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ - eor r6, r9, sl, lsl r2 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - eoreq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ - ldrmi r2, [r8], -r1, lsr #2 │ │ │ │ - stcl 7, cr15, [lr], #-956 @ 0xfffffc44 │ │ │ │ - blcs 24fe0 │ │ │ │ - blvs feec782c <__bss_end__@@Base+0xfee20bf4> │ │ │ │ - ldmdbvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf47f429a │ │ │ │ - ldcvs 14, cr10, [fp], #-784 @ 0xfffffcf0 │ │ │ │ - ldmdbvs r2, {r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - mulle r5, r3, r2 │ │ │ │ - ldmdavs sl!, {r0, r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ - addsmi r6, r3, #2392064 @ 0x248000 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr9, cr15, {3} │ │ │ │ - andcs r6, fp, #3866624 @ 0x3b0000 │ │ │ │ - movwcs r6, #4122 @ 0x101a │ │ │ │ - movwcs lr, #9 │ │ │ │ - svclt 0x0000e007 │ │ │ │ - svclt 0x0000e6af │ │ │ │ - svclt 0x0000e6ad │ │ │ │ - svclt 0x0000e6ab │ │ │ │ - ldrmi lr, [r8], -r9, lsr #13 │ │ │ │ - ssatmi r3, #30, r0, lsl #15 │ │ │ │ - svclt 0x0000bd80 │ │ │ │ - andeq r6, r4, r8, lsr #30 │ │ │ │ - andeq r6, r4, r6, lsl pc │ │ │ │ - strdeq r6, [r4], -r6 @ │ │ │ │ - umullslt fp, r3, r0, r5 │ │ │ │ - rscsvs sl, r8, r6, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmdavs r8, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - ldmvs r9, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - strteq pc, [r8], #-263 @ 0xfffffef9 │ │ │ │ - eoreq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - @ instruction: 0xf1079304 │ │ │ │ - movwls r0, #13080 @ 0x3318 │ │ │ │ - tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - @ instruction: 0xf1079302 │ │ │ │ - movwls r0, #4896 @ 0x1320 │ │ │ │ - msreq CPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ - strtmi r9, [r3], -r0, lsl #6 │ │ │ │ - cdp 7, 1, cr15, cr12, cr15, {7} │ │ │ │ - blcs 2507c │ │ │ │ - ldmibvs fp!, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ - blle 49e478 <__bss_end__@@Base+0x3f7840> │ │ │ │ - bvs 16adc68 <__bss_end__@@Base+0x1607030> │ │ │ │ - addsmi r6, sl, #4112384 @ 0x3ec000 │ │ │ │ - ldmibvs fp!, {r0, r2, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ - blle 29e488 <__bss_end__@@Base+0x1f7850> │ │ │ │ - bvs fe6adc78 <__bss_end__@@Base+0xfe607040> │ │ │ │ - addsmi r6, sl, #3063808 @ 0x2ec000 │ │ │ │ - ldmibvs sl!, {r0, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - sbcsvs r6, sl, #16449536 @ 0xfb0000 │ │ │ │ - ldmvs fp!, {r1, r3, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, r8, r9, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, r6, r7, r9, fp, sp, lr} │ │ │ │ - ldmvs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - addsmi r6, sl, #372736 @ 0x5b000 │ │ │ │ - ldmvs fp!, {r2, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x1e5a6a5b │ │ │ │ - @ instruction: 0x601a68bb │ │ │ │ - ldmdavs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bvs fe6edcb8 <__bss_end__@@Base+0xfe647080> │ │ │ │ - blle 124338 <__bss_end__@@Base+0x7d700> │ │ │ │ - bvs fe6edcc0 <__bss_end__@@Base+0xfe647088> │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r9, sl, fp, ip}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - blcs 2d94c │ │ │ │ - ldmvs fp!, {r1, r9, fp, ip, lr, pc} │ │ │ │ - andsvs r2, sl, r0, lsl #4 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - ble 9e4f0 <__bss_start@@Base+0x43450> │ │ │ │ - andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ - svclt 0x0000601a │ │ │ │ - @ instruction: 0x46bd3734 │ │ │ │ - strlt fp, [r0], #3472 @ 0xd90 │ │ │ │ - svcge 0x0000b083 │ │ │ │ - ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - @ instruction: 0x46186a5b │ │ │ │ - ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 151a88 <__bss_end__@@Base+0xaae50> │ │ │ │ - strlt r4, [r0], #1904 @ 0x770 │ │ │ │ - svcge 0x0000b083 │ │ │ │ - ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - @ instruction: 0x46186a9b │ │ │ │ - ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 151aa0 <__bss_end__@@Base+0xaae68> │ │ │ │ - strlt r4, [r0], #1904 @ 0x770 │ │ │ │ - svcge 0x0000b083 │ │ │ │ - ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - @ instruction: 0x461869db │ │ │ │ - ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 151ab8 <__bss_end__@@Base+0xaae80> │ │ │ │ - strlt r4, [r0], #1904 @ 0x770 │ │ │ │ - svcge 0x0000b083 │ │ │ │ - ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - @ instruction: 0x46186a1b │ │ │ │ - ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 151ad0 <__bss_end__@@Base+0xaae98> │ │ │ │ - strlt r4, [r0, #1904] @ 0x770 │ │ │ │ - svcge 0x0004b088 │ │ │ │ - ldrshtvs r6, [r9], r8 │ │ │ │ - eorsvs r6, fp, sl, ror r0 │ │ │ │ - blcs 2e15c │ │ │ │ - ldmvs fp!, {r2, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - ldmibvs sl!, {r0, r1, r3, r4, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - blle 2a43e4 <__bss_end__@@Base+0x1fd7ac> │ │ │ │ - bmi 66e16c <__bss_end__@@Base+0x5c7534> │ │ │ │ - vqshl.s8 q10, q13, q0 │ │ │ │ - ldmdami r8, {r0, r1, r4, r5, r7, r8, lr} │ │ │ │ - @ instruction: 0xf7fe4478 │ │ │ │ - @ instruction: 0xf7efff4d │ │ │ │ - ldmvs fp!, {r2, r3, r4, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ - ldmibvs sl!, {r0, r1, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - mulle pc, sl, r2 @ │ │ │ │ - ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, r6, r8, r9, sp, lr}^ │ │ │ │ - ldmvs fp!, {r3, r4, fp, sp, lr}^ │ │ │ │ - ldmvs sl!, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - movwcc r6, #59899 @ 0xe9fb │ │ │ │ - ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - @ instruction: 0x461a685b │ │ │ │ - ldc 7, cr15, [r4], {239} @ 0xef │ │ │ │ - ldmdavs r8, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - ldmvs r9, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ - movwls r6, #10683 @ 0x29bb │ │ │ │ - movwls r6, #6203 @ 0x183b │ │ │ │ - movwls r6, #2171 @ 0x87b │ │ │ │ - @ instruction: 0xf7ef68bb │ │ │ │ - svclt 0x0000ebd6 │ │ │ │ - ssatmi r3, #30, r0, lsl #14 │ │ │ │ - svclt 0x0000bd80 │ │ │ │ - andeq fp, r3, r0, ror #19 │ │ │ │ - andeq fp, r3, r0, lsr #16 │ │ │ │ + stmdacs r0, {r3, r4, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + blls 1c78bc <__bss_end__@@Base+0x120d1c> │ │ │ │ + blcs 8223a0 <__bss_end__@@Base+0x77b800> │ │ │ │ + andge sp, r2, #15859712 @ 0xf20000 │ │ │ │ + eorcc pc, r3, r2, asr r8 @ │ │ │ │ + @ instruction: 0x4710441a │ │ │ │ + andeq r0, r0, r1, asr #2 │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + andeq r0, r0, r3, lsr #2 │ │ │ │ + andeq r0, r0, r5, lsl #2 │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + strdeq r0, [r0], -fp │ │ │ │ + strdeq r0, [r0], -r1 │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + andeq r0, r0, fp, ror #1 │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + andeq r0, r0, r5, ror #1 │ │ │ │ + ldrdeq r0, [r0], -pc @ │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + andeq r0, r0, sp, lsr #1 │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + @ instruction: 0xffffffdd │ │ │ │ + ldrdeq r0, [r0], -r7 │ │ │ │ + strtmi r6, [sl], -r0, lsr #16 │ │ │ │ + @ instruction: 0xf7ef2121 │ │ │ │ + lslslt lr, r8, ip │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xd1a1429a │ │ │ │ + stmdbvs r2!, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ + mulle r2, r3, r2 │ │ │ │ + addsmi r6, r3, #2654208 @ 0x288000 │ │ │ │ + movwcs sp, #45466 @ 0xb19a │ │ │ │ + and r6, r7, r3, lsr r0 │ │ │ │ + movwcs lr, #59869 @ 0xe9dd │ │ │ │ + eorsvs r2, r1, sl, lsl #2 │ │ │ │ + rsbsvs r6, r2, r2, ror #4 │ │ │ │ + adcsvs r6, r3, r3, lsr #5 │ │ │ │ + bmi 10db868 <__bss_end__@@Base+0x1034cc8> │ │ │ │ + ldrbtmi r4, [sl], #-2881 @ 0xfffff4bf │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, r1, lsr #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + eorlt sp, r2, r5, ror r1 │ │ │ │ + @ instruction: 0x4628bd70 │ │ │ │ + bl 16d183c <__bss_end__@@Base+0x162ac9c> │ │ │ │ + movwcs lr, #6014 @ 0x177e │ │ │ │ + ldrb r6, [fp, -r3, lsr #4]! │ │ │ │ + eorvs r2, r3, #0, 6 │ │ │ │ + movwcs lr, #38776 @ 0x9778 │ │ │ │ + @ instruction: 0xe7e56033 │ │ │ │ + movwcs r2, #33280 @ 0x8200 │ │ │ │ + eorsvs r6, r3, r2, ror #3 │ │ │ │ + andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ + mvnvs r2, r7, lsl #6 │ │ │ │ + @ instruction: 0xe7db6033 │ │ │ │ + andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ + blls 4eba7c <__bss_end__@@Base+0x444edc> │ │ │ │ + blcs 6bb7c <__bss_start@@Base+0x10b74> │ │ │ │ + blcs c79dc <__bss_end__@@Base+0x20e3c> │ │ │ │ + blcs 1079e4 <__bss_end__@@Base+0x60e44> │ │ │ │ + svcge 0x0060f47f │ │ │ │ + eorsvs r2, r3, r5, lsl #6 │ │ │ │ + ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + rsbsvs r3, r3, lr, lsl #4 │ │ │ │ + adcsvs r9, r2, r3, lsl fp │ │ │ │ + suble r2, r0, r1, lsl #22 │ │ │ │ + suble r2, r1, r2, lsl #22 │ │ │ │ + @ instruction: 0xf47f2b03 │ │ │ │ + movwcs sl, #12113 @ 0x2f51 │ │ │ │ + @ instruction: 0xe7bd6033 │ │ │ │ + ldmdbge lr, {r1, r2, r8, r9, sp} │ │ │ │ + andcs r6, r9, #51 @ 0x33 │ │ │ │ + strtmi sl, [r8], -r4, lsl #22 │ │ │ │ + blge f84f4 <__bss_end__@@Base+0x51954> │ │ │ │ + bl ad18b4 <__bss_end__@@Base+0xa2ad14> │ │ │ │ + @ instruction: 0xf5a19903 │ │ │ │ + blcc fefa46fc <__bss_end__@@Base+0xfeefdb5c> │ │ │ │ + ldmdble lr, {r0, r1, r3, r8, r9, fp, sp} │ │ │ │ + ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ + @ instruction: 0xf64f2300 │ │ │ │ + ldrbtmi r7, [ip], #611 @ 0x263 │ │ │ │ + movwcc lr, #4099 @ 0x1003 │ │ │ │ + eorscs pc, r3, ip, asr r8 @ │ │ │ │ + addsmi fp, r1, #-2147483632 @ 0x80000010 │ │ │ │ + bmi 5c8104 <__bss_end__@@Base+0x521564> │ │ │ │ + bl a4b0c <__bss_start@@Base+0x49b04> │ │ │ │ + ldmdavs r9, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ + @ instruction: 0xe79960f1 │ │ │ │ + @ instruction: 0xf47f2801 │ │ │ │ + @ instruction: 0xf99daf27 │ │ │ │ + @ instruction: 0xf89d3078 │ │ │ │ + blcs 17b1c │ │ │ │ + svcge 0x0020f6ff │ │ │ │ + @ instruction: 0xf5c1e7f2 │ │ │ │ + @ instruction: 0x31a5417f │ │ │ │ + movwcs lr, #14318 @ 0x37ee │ │ │ │ + @ instruction: 0xe7876033 │ │ │ │ + eorsvs r2, r3, r4, lsl #6 │ │ │ │ + movwcs lr, #1924 @ 0x784 │ │ │ │ + @ instruction: 0xe7816033 │ │ │ │ + eorsvs r2, r3, r1, lsl #6 │ │ │ │ + @ instruction: 0xf7efe77e │ │ │ │ + svclt 0x0000ed08 │ │ │ │ + muleq r4, r6, r8 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r4, sl, r7 │ │ │ │ + @ instruction: 0x0003b9ba │ │ │ │ + andeq fp, r3, r8, lsr #19 │ │ │ │ + vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl feb6ab84 <__bss_end__@@Base+0xfeac3fe4> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0xb08e0fb8 │ │ │ │ + stmdbmi r9!, {r0, r2, r3, r9, sl, lr} │ │ │ │ + bmi a651ec <__bss_end__@@Base+0x9be64c> │ │ │ │ + ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ + stmdage r8, {r2, r3, r8, r9, fp, sp, pc} │ │ │ │ + andls r9, r0, r4, lsl #6 │ │ │ │ + movwls sl, #15115 @ 0x3b0b │ │ │ │ + movwls sl, #11018 @ 0x2b0a │ │ │ │ + movwls sl, #6921 @ 0x1b09 │ │ │ │ + stmpl sl, {r0, r1, r2, r8, r9, fp, sp, pc} │ │ │ │ + ldmdavs r2, {r5, fp, sp, lr} │ │ │ │ + @ instruction: 0xf04f920d │ │ │ │ + stmiavs r1!, {r9} │ │ │ │ + @ instruction: 0xf7efaa06 │ │ │ │ + @ instruction: 0xb128ed46 │ │ │ │ + blcs 3a5f0 │ │ │ │ + bvs 18ca5d4 <__bss_end__@@Base+0x1823a34> │ │ │ │ + blle 9a441c <__bss_end__@@Base+0x8fd87c> │ │ │ │ + eorvs r6, fp, r3, ror #21 │ │ │ │ + eorsvs r6, r2, r2, lsr #22 │ │ │ │ + stmdavs r9!, {r0, r1, r5, r6, r9, fp, sp, lr} │ │ │ │ + svclt 0x00a44299 │ │ │ │ + mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ + bvs fe8eba94 <__bss_end__@@Base+0xfe844ef4> │ │ │ │ + ldmdavs r2!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + bmi 4e443c <__bss_end__@@Base+0x43d89c> │ │ │ │ + @ instruction: 0xf103bfdc │ │ │ │ + ldrshtvs r3, [r3], -pc │ │ │ │ + stmdavs fp!, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + mvnvc lr, #143360 @ 0x23000 │ │ │ │ + ldmdavs r3!, {r0, r1, r3, r5, sp, lr} │ │ │ │ + mvnvc lr, #143360 @ 0x23000 │ │ │ │ + blmi 2ebad8 <__bss_end__@@Base+0x244f38> │ │ │ │ + ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + andlt sp, lr, sl, lsl #2 │ │ │ │ + bls 302fe0 <__bss_end__@@Base+0x25c440> │ │ │ │ + blle ff55e224 <__bss_end__@@Base+0xff4b7684> │ │ │ │ + addmi r6, sl, #659456 @ 0xa1000 │ │ │ │ + stmib r4, {r1, r4, r6, r7, r9, fp, ip, lr, pc}^ │ │ │ │ + ldrb r3, [r0, fp, lsl #4] │ │ │ │ + stc 7, cr15, [r0], #956 @ 0x3bc │ │ │ │ + andeq r4, r4, sl, ror #12 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r4, r4, r8, lsl #12 │ │ │ │ + ldrbmi r6, [r0, -r0, asr #20]! │ │ │ │ + ldrbmi r6, [r0, -r0, lsl #21]! │ │ │ │ + ldrbmi r6, [r0, -r0, asr #19]! │ │ │ │ + ldrbmi r6, [r0, -r0, lsl #20]! │ │ │ │ + mvnsmi lr, sp, lsr #18 │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00d8f8cc │ │ │ │ + stcls 0, cr11, [fp, #-528] @ 0xfffffdf0 │ │ │ │ + blle 79ee68 <__bss_end__@@Base+0x6f82c8> │ │ │ │ + blvs fe0e52e4 <__bss_end__@@Base+0xfe03e744> │ │ │ │ + adcmi r4, fp, #4, 12 @ 0x400000 │ │ │ │ + blvs 110aed8 <__bss_end__@@Base+0x1064338> │ │ │ │ + ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ + andle r4, r7, fp, lsr #5 │ │ │ │ + bl 2c794 │ │ │ │ + stmiavs r1, {r0, r2, r7, r8, sl}^ │ │ │ │ + blvs ffaada88 <__bss_end__@@Base+0xffa06ee8> │ │ │ │ + bl fe251a48 <__bss_end__@@Base+0xfe1aaea8> │ │ │ │ + strbmi r9, [r3], -sl, lsl #18 │ │ │ │ + stmib sp, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ + strls r6, [r0, -r1, lsl #2] │ │ │ │ + stmdavs r0!, {r0, r5, r7, fp, sp, lr} │ │ │ │ + bl 1351a5c <__bss_end__@@Base+0x12aaebc> │ │ │ │ + pop {r2, ip, sp, pc} │ │ │ │ + bmi 174268 <__bss_end__@@Base+0xcd6c8> │ │ │ │ + stmdami r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0x41b3f240 │ │ │ │ + ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ + blx 1c51ab4 <__bss_end__@@Base+0x1baaf14> │ │ │ │ + b 7d1a78 <__bss_end__@@Base+0x72aed8> │ │ │ │ + andeq r6, r3, ip, asr #11 │ │ │ │ + strdeq r6, [r3], -sl │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - ble 21e600 <__bss_end__@@Base+0x1779c8> │ │ │ │ + ble 21e6d8 <__bss_end__@@Base+0x177b38> │ │ │ │ ldrbtmi r4, [fp], #-2859 @ 0xfffff4d5 │ │ │ │ stmdbmi fp!, {r0, r2, r6, r9, sp} │ │ │ │ stmdami fp!, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ef4478 │ │ │ │ - ldmdavs fp!, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4618331c │ │ │ │ - stcl 7, cr15, [r4], {239} @ 0xef │ │ │ │ + ldc 7, cr15, [r4], #-956 @ 0xfffffc44 │ │ │ │ cmnvs fp, r3, lsl #12 │ │ │ │ - blcs 2e010 │ │ │ │ + blcs 2e0e8 │ │ │ │ ldmdavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [sl], #-2596 @ 0xfffff5dc │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - mrc2 7, 7, pc, cr10, cr14, {7} │ │ │ │ + blx 11d1b08 <__bss_end__@@Base+0x112af68> │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ ldmdbvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ ldrshvs r6, [sl], #138 @ 0x8a │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ cmpvs sl, sl, lsr r8 │ │ │ │ @ instruction: 0xf646697a │ │ │ │ @ instruction: 0xf6c303b1 │ │ │ │ @ instruction: 0x619323de │ │ │ │ ldrbtmi r4, [fp], #-2838 @ 0xfffff4ea │ │ │ │ - blcs 2dadc │ │ │ │ - blmi 587a84 <__bss_end__@@Base+0x4e0e4c> │ │ │ │ + blcs 2dbb4 │ │ │ │ + blmi 587b5c <__bss_end__@@Base+0x4e0fbc> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsvs r6, sl, sl, ror r9 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ andsvs r6, sl, sl, ror r9 │ │ │ │ - blcs 2dc74 │ │ │ │ + blcs 2dd4c │ │ │ │ ldmdbvs fp!, {r2, r3, r8, sl, fp, ip, lr, pc}^ │ │ │ │ andseq pc, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf5b3687b │ │ │ │ svclt 0x00a87f7a │ │ │ │ cmnpvc sl, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstcs r0, sl, lsl r6 │ │ │ │ - b ffcd1a60 <__bss_end__@@Base+0xffc2ae28> │ │ │ │ + b 1851b38 <__bss_end__@@Base+0x17aaf98> │ │ │ │ tstcc ip, #2015232 @ 0x1ec000 │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, r2, lsr ip │ │ │ │ - andeq fp, r3, r0, lsr #19 │ │ │ │ - andeq fp, r3, r8, lsr #19 │ │ │ │ - muleq r3, r6, r9 │ │ │ │ - andeq r7, r4, lr, lsl #31 │ │ │ │ - andeq r7, r4, sl, asr pc │ │ │ │ - andeq r7, r4, r0, asr pc │ │ │ │ - andeq r7, r4, r6, asr #30 │ │ │ │ + andeq fp, r3, sl, asr #22 │ │ │ │ + @ instruction: 0x0003b8b0 │ │ │ │ + andeq fp, r3, r0, asr #17 │ │ │ │ + andeq fp, r3, lr, lsr #17 │ │ │ │ + andeq r7, r4, lr, lsl lr │ │ │ │ + andeq r7, r4, sl, ror #27 │ │ │ │ + andeq r7, r4, r0, ror #27 │ │ │ │ + ldrdeq r7, [r4], -r6 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcc 72dcc8 <__bss_end__@@Base+0x687090> │ │ │ │ + blcc 72dda0 <__bss_end__@@Base+0x687200> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xf646699a │ │ │ │ @ instruction: 0xf6c303b1 │ │ │ │ addsmi r2, sl, #2013265923 @ 0x78000003 │ │ │ │ movwcs sp, #9 │ │ │ │ ldrbtmi r4, [sl], #-2566 @ 0xfffff5fa │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r6, r8, sp} │ │ │ │ - @ instruction: 0xf7fe4478 │ │ │ │ - @ instruction: 0xf7effe95 │ │ │ │ - ldmvs fp!, {r2, r5, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ff4478 │ │ │ │ + @ instruction: 0xf7eff9e1 │ │ │ │ + ldmvs fp!, {r4, r7, r8, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, lr, ror #17 │ │ │ │ - @ instruction: 0x0003b8b0 │ │ │ │ + andeq fp, r3, r6, lsl #16 │ │ │ │ + andeq fp, r3, r0, asr #15 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ ldrsbtvs pc, [r8], #247 @ 0xf7 @ │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2564 @ 0xfffff5fc │ │ │ │ stmdami r4, {r0, r3, r5, r6, r8, sp} │ │ │ │ - @ instruction: 0xf7fe4478 │ │ │ │ - @ instruction: 0xf7effe75 │ │ │ │ - svclt 0x0000ea04 │ │ │ │ - strdeq fp, [r3], -r2 │ │ │ │ - andeq fp, r3, r0, ror r8 │ │ │ │ + @ instruction: 0xf7ff4478 │ │ │ │ + @ instruction: 0xf7eff9c1 │ │ │ │ + svclt 0x0000e970 │ │ │ │ + andeq fp, r3, sl, lsl #16 │ │ │ │ + andeq fp, r3, r0, lsl #15 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcs 2dd44 │ │ │ │ + blcs 2de1c │ │ │ │ ldmdavs r8!, {r1, r2, r3, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xffb8f7ff │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - blcs 2e0d4 │ │ │ │ + blcs 2e1ac │ │ │ │ ldmvs fp!, {r0, r3, ip, lr, pc}^ │ │ │ │ adcsvs r6, fp, fp, asr r9 │ │ │ │ - bmi 8edf60 <__bss_end__@@Base+0x847328> │ │ │ │ + bmi 8ee038 <__bss_end__@@Base+0x847498> │ │ │ │ cmpvs sl, sl, ror r4 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ - blcs 2ddf0 │ │ │ │ + blcs 2dec8 │ │ │ │ ldmvs fp!, {r0, r1, r3, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf5b3689b │ │ │ │ svclt 0x00a87f7a │ │ │ │ cmnpvc sl, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstcs r0, sl, lsl r6 │ │ │ │ @ instruction: 0xf7ef6878 │ │ │ │ - blmi 68e578 <__bss_end__@@Base+0x5e7940> │ │ │ │ + blmi 68e408 <__bss_end__@@Base+0x5e7868> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addsmi r6, sl, #16384000 @ 0xfa0000 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - blmi 5add18 <__bss_end__@@Base+0x5070e0> │ │ │ │ + blmi 5addf0 <__bss_end__@@Base+0x507250> │ │ │ │ andsvs r4, sl, fp, ror r4 │ │ │ │ ldrbtmi r4, [fp], #-2837 @ 0xfffff4eb │ │ │ │ - blcs 2dc28 │ │ │ │ - blmi 547c0c <__bss_end__@@Base+0x4a0fd4> │ │ │ │ + blcs 2dd00 │ │ │ │ + blmi 547ce4 <__bss_end__@@Base+0x4a1144> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmvs fp!, {r0, r2, r3, sp, lr, pc}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ subsvs r6, sl, r2, asr r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andscs r6, ip, #26 │ │ │ │ ldmvs r8!, {r8, sp}^ │ │ │ │ - b 1351bac <__bss_end__@@Base+0x12aaf74> │ │ │ │ + ldmib sl!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ef68f8 │ │ │ │ - @ instruction: 0xe000eab0 │ │ │ │ + and lr, r0, lr, lsl sl │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @ instruction: 0xffffff9d │ │ │ │ - andeq r7, r4, r4, lsr #28 │ │ │ │ - andeq r7, r4, r4, lsl lr │ │ │ │ - andeq r7, r4, lr, lsl #28 │ │ │ │ - andeq r7, r4, r4, lsl #28 │ │ │ │ + @ instruction: 0x00047cb4 │ │ │ │ + andeq r7, r4, r4, lsr #25 │ │ │ │ + muleq r4, lr, ip │ │ │ │ + muleq r4, r4, ip │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ tstle r7, r0, lsl #22 │ │ │ │ ldmdavs sl!, {r8, r9, sp} │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ mrc2 7, 6, pc, cr12, cr15, {7} │ │ │ │ subs r4, r9, r3, lsl #12 │ │ │ │ - blcs 2dd28 │ │ │ │ - blmi b8a460 <__bss_end__@@Base+0xae3828> │ │ │ │ + blcs 2de00 │ │ │ │ + blmi b8a538 <__bss_end__@@Base+0xae3998> │ │ │ │ addscs r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2348 @ 0xfffff6d4 │ │ │ │ ldrbtmi r4, [r8], #-2092 @ 0xfffff7d4 │ │ │ │ - b 14d1c0c <__bss_end__@@Base+0x142afd4> │ │ │ │ + stmib r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ cmnpvs r8, sp, lsr pc @ p-variant is OBSOLETE │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-2598 @ 0xfffff5da │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - ldc2l 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf928f7ff │ │ │ │ andcs r6, r0, #2015232 @ 0x1ec000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr} │ │ │ │ @ instruction: 0x4619331c │ │ │ │ @ instruction: 0xf7ef6978 │ │ │ │ - teqvs r8, sl, asr ip │ │ │ │ - blcs 2e174 │ │ │ │ + teqvs r8, r2, asr #23 │ │ │ │ + blcs 2e24c │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, ip, lr, pc} │ │ │ │ - bmi 760900 <__bss_end__@@Base+0x6b9cc8> │ │ │ │ + bmi 7609d8 <__bss_end__@@Base+0x6b9e38> │ │ │ │ ldmvs r9!, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7fe68f8 │ │ │ │ - ldmdbvs sl!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ff68f8 │ │ │ │ + ldmdbvs sl!, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ addsmi r6, sl, #2015232 @ 0x1ec000 │ │ │ │ - blmi 687d08 <__bss_end__@@Base+0x5e10d0> │ │ │ │ + blmi 687de0 <__bss_end__@@Base+0x5e1240> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addsmi r6, sl, #1998848 @ 0x1e8000 │ │ │ │ - blmi 6080bc <__bss_end__@@Base+0x561484> │ │ │ │ + blmi 608194 <__bss_end__@@Base+0x5615f4> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - blcs 2dd28 │ │ │ │ + blcs 2de00 │ │ │ │ ldmdbvs fp!, {r0, r1, ip, lr, pc} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, sp, lr} │ │ │ │ - blcs 2de38 │ │ │ │ + blcs 2df10 │ │ │ │ ldmdbvs fp!, {r0, r1, ip, lr, pc} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ ldmdbvs sl!, {r1, r3, r4, sp, lr} │ │ │ │ @ instruction: 0x03b1f646 │ │ │ │ bicscs pc, lr, #204472320 @ 0xc300000 │ │ │ │ ldmdbvs fp!, {r0, r1, r4, r7, r8, sp, lr} │ │ │ │ addsvs r6, sl, sl, lsr r8 │ │ │ │ tstcc ip, #966656 @ 0xec000 │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, ip, lsl #20 │ │ │ │ - andeq fp, r3, r2, ror #14 │ │ │ │ - andeq fp, r3, sl, ror #14 │ │ │ │ - andeq fp, r3, sl, lsl #16 │ │ │ │ - andeq fp, r3, r4, lsr #16 │ │ │ │ - andeq r7, r4, r0, lsr #26 │ │ │ │ - andeq r7, r4, r4, lsl sp │ │ │ │ + andeq fp, r3, r4, lsr #18 │ │ │ │ + andeq fp, r3, r2, ror r6 │ │ │ │ + andeq fp, r3, r2, lsl #13 │ │ │ │ + andeq fp, r3, r2, lsr #14 │ │ │ │ + andeq fp, r3, ip, lsr r7 │ │ │ │ + @ instruction: 0x00047bb0 │ │ │ │ + andeq r7, r4, r4, lsr #23 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ - blcs 2e00c │ │ │ │ - blmi 54ad44 <__bss_end__@@Base+0x4a410c> │ │ │ │ + blcs 2e0e4 │ │ │ │ + blmi 54ae1c <__bss_end__@@Base+0x4a427c> │ │ │ │ adccs r4, r9, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ ldrbtmi r4, [r8], #-2067 @ 0xfffff7ed │ │ │ │ - stmib r0!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcc 6e024 <__bss_start@@Base+0x12f84> │ │ │ │ + stmdb lr, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcc 6e0fc <__bss_start@@Base+0x130f4> │ │ │ │ ldrmi r6, [r3], #-2298 @ 0xfffff706 │ │ │ │ and r6, r9, fp, ror r1 │ │ │ │ ldmdavc sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x701a68fb │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ @@ -16847,33 +16928,33 @@ │ │ │ │ andle r4, r3, #-1610612727 @ 0xa0000009 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ svclt 0x0000701a │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq fp, r3, r0, asr #18 │ │ │ │ - andeq fp, r3, lr, ror r6 │ │ │ │ - andeq fp, r3, sl, lsr #15 │ │ │ │ + andeq fp, r3, r8, asr r8 │ │ │ │ + andeq fp, r3, lr, lsl #11 │ │ │ │ + andeq fp, r3, r2, asr #13 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ef6878 │ │ │ │ - strmi lr, [r3], -sl, asr #20 │ │ │ │ + @ instruction: 0x4603e9ba │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ ldmvs sl!, {r8, r9, sp}^ │ │ │ │ stmdami r8, {r1, r3, r4, r5, r7, r8, sp} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ adcsvs pc, r8, r5, lsr #28 │ │ │ │ @ instruction: 0x461a68fb │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - b fd1d6c <__bss_end__@@Base+0xf2b134> │ │ │ │ + stmib lr!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461868bb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq fp, r3, ip, lsl #12 │ │ │ │ + andeq fp, r3, ip, lsl r5 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ and r6, r5, r9, lsr r0 │ │ │ │ movwcc r6, #6203 @ 0x183b │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @@ -16882,48 +16963,48 @@ │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ smlalle r4, pc, sl, r2 @ │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0x4618b2db │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 151f78 <__bss_end__@@Base+0xab340> │ │ │ │ + blvc 152050 <__bss_end__@@Base+0xab4b0> │ │ │ │ ldrlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmdavs fp!, {r0, r2, sp, lr, pc} │ │ │ │ eorsvs r3, fp, r1, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sp, lr} │ │ │ │ - blcs 31e90 │ │ │ │ + blcs 31f68 │ │ │ │ ldmdavs fp!, {r0, r2, r3, ip, lr, pc} │ │ │ │ @ instruction: 0x4618781b │ │ │ │ - stmdb r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4618781b │ │ │ │ - stmdb r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda lr!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addsmi r4, ip, #3145728 @ 0x300000 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blcs 31eb4 │ │ │ │ + blcs 31f8c │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - ldmib ip, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ @ instruction: 0xf7ef6838 │ │ │ │ - @ instruction: 0x4603e9d8 │ │ │ │ + strmi lr, [r3], -r8, asr #18 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r7, sp, lr}^ │ │ │ │ addsmi r6, sl, #12255232 @ 0xbb0000 │ │ │ │ movwcs sp, #2561 @ 0xa01 │ │ │ │ ldmvs sl!, {r0, r3, r4, sp, lr, pc}^ │ │ │ │ - bne ff4ee174 <__bss_end__@@Base+0xff44753c> │ │ │ │ + bne ff4ee24c <__bss_end__@@Base+0xff4476ac> │ │ │ │ ldrmi r6, [r3], #-2170 @ 0xfffff786 │ │ │ │ and r6, sp, fp, ror r0 │ │ │ │ ldmdavc sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ mulle r1, sl, r2 │ │ │ │ and r2, sl, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @@ -16933,67 +17014,67 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0002b088 │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ eorsvs r6, fp, sl, ror r0 │ │ │ │ - blcs 2e1bc │ │ │ │ + blcs 2e294 │ │ │ │ ldmdavs fp!, {r1, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 2dead8 <__bss_end__@@Base+0x237ea0> │ │ │ │ + ble 2debb0 <__bss_end__@@Base+0x238010> │ │ │ │ movwls r6, #2107 @ 0x83b │ │ │ │ - bmi 92e1cc <__bss_end__@@Base+0x887594> │ │ │ │ + bmi 92e2a4 <__bss_end__@@Base+0x887704> │ │ │ │ mvncs r4, sl, ror r4 │ │ │ │ ldrbtmi r4, [r8], #-2083 @ 0xfffff7dd │ │ │ │ - ldc2 7, cr15, [lr], {254} @ 0xfe │ │ │ │ - stmda ip!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 2dfe0 │ │ │ │ + @ instruction: 0xffeaf7fe │ │ │ │ + svc 0x0098f7ee │ │ │ │ + blcs 2e0b8 │ │ │ │ ldmvs fp!, {r0, sl, fp, ip, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r2, r4, r5, sp, lr, pc} │ │ │ │ vstrle d2, [r3, #-0] │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - ble 64970 <__bss_start@@Base+0x98d0> │ │ │ │ + ble 64a48 <__bss_start@@Base+0x9a40> │ │ │ │ eor r2, ip, r0, lsl #6 │ │ │ │ - blcs 6dffc <__bss_start@@Base+0x12f5c> │ │ │ │ + blcs 6e0d4 <__bss_start@@Base+0x130cc> │ │ │ │ ldmdavs fp!, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4619781b │ │ │ │ @ instruction: 0x461a68bb │ │ │ │ @ instruction: 0xf7ef68f8 │ │ │ │ - strmi lr, [r3], -lr, lsr #22 │ │ │ │ + @ instruction: 0x4603ea90 │ │ │ │ ldmvs sl!, {r0, r1, r2, r3, r4, sp, lr, pc} │ │ │ │ - bne ff4ee018 <__bss_end__@@Base+0xff4473e0> │ │ │ │ + bne ff4ee0f0 <__bss_end__@@Base+0xff447550> │ │ │ │ ldrmi r6, [r3], #-2298 @ 0xfffff706 │ │ │ │ ands r6, r3, fp, ror r1 │ │ │ │ ldmdavc sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xd10a429a │ │ │ │ @ instruction: 0x461a683b │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - stmda r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 2575c │ │ │ │ + svc 0x0070f7ee │ │ │ │ + blcs 25834 │ │ │ │ ldmvs fp!, {r0, r8, ip, lr, pc}^ │ │ │ │ ldmvs fp!, {r0, r1, r2, sp, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ stmible r7!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq fp, r3, ip, lsl #12 │ │ │ │ - andeq fp, r3, r2, asr #9 │ │ │ │ + andeq fp, r3, r4, lsr #10 │ │ │ │ + ldrdeq fp, [r3], -r2 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ movwcs r6, #57 @ 0x39 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x4618781b │ │ │ │ - ldmda r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00c4f7ee │ │ │ │ ldrh r6, [r7], -r8 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7ef4618 │ │ │ │ - @ instruction: 0x4602e850 │ │ │ │ + @ instruction: 0xf7ee4618 │ │ │ │ + @ instruction: 0x4602efbe │ │ │ │ addsmi r6, r3, #12255232 @ 0xbb0000 │ │ │ │ ldmdavs r9!, {r3, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -ip, lsr #30 │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ strd r6, [fp], -fp │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @@ -17003,60 +17084,60 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - stmda r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x0072f7ee │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ strd r6, [fp], -fp │ │ │ │ - blcs 2e0e4 │ │ │ │ + blcs 2e1bc │ │ │ │ ldmdavs fp!, {r0, ip, lr, pc} │ │ │ │ ldmdavs r9!, {r1, r2, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf7fe4618 │ │ │ │ - movwcs pc, #3161 @ 0xc59 @ │ │ │ │ + movwcs pc, #4005 @ 0xfa5 @ │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, r2, lsl r5 │ │ │ │ + andeq fp, r3, sl, lsr #8 │ │ │ │ strlt fp, [r0, #1039] @ 0x40f │ │ │ │ svcge 0x0000b082 │ │ │ │ ldrbtmi r4, [fp], #-2840 @ 0xfffff4e8 │ │ │ │ movwcc r6, #6171 @ 0x181b │ │ │ │ @ instruction: 0xf003425a │ │ │ │ @ instruction: 0xf0020303 │ │ │ │ svclt 0x00580203 │ │ │ │ - bmi 524984 <__bss_end__@@Base+0x47dd4c> │ │ │ │ + bmi 524a5c <__bss_end__@@Base+0x47debc> │ │ │ │ andsvs r4, r3, sl, ror r4 │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blmi 4ac230 <__bss_end__@@Base+0x4055f8> │ │ │ │ + blmi 4ac308 <__bss_end__@@Base+0x405768> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrbtmi r4, [sl], #-2575 @ 0xfffff5f1 │ │ │ │ ldmdavs fp!, {r3, r4, r7, fp, ip}^ │ │ │ │ vst2.8 {d22,d24}, [pc :256], sl │ │ │ │ @ instruction: 0xf7ee717a │ │ │ │ - blmi 34ff0c <__bss_end__@@Base+0x2a92d4> │ │ │ │ + blmi 34fd94 <__bss_end__@@Base+0x2a91f4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrbtmi r4, [sl], #-2569 @ 0xfffff5f7 │ │ │ │ @ instruction: 0x46184413 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ - andeq r7, r4, sl, lsr #19 │ │ │ │ - muleq r4, r4, r9 │ │ │ │ - andeq r7, r4, r8, lsl #19 │ │ │ │ - andeq r7, r4, lr, ror r9 │ │ │ │ - andeq r7, r4, r8, ror #18 │ │ │ │ - andeq r7, r4, lr, asr r9 │ │ │ │ + andeq r7, r4, sl, lsr r8 │ │ │ │ + andeq r7, r4, r4, lsr #16 │ │ │ │ + andeq r7, r4, r8, lsl r8 │ │ │ │ + andeq r7, r4, lr, lsl #16 │ │ │ │ + strdeq r7, [r4], -r8 │ │ │ │ + andeq r7, r4, lr, ror #15 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2836 @ 0xfffff4ec │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ ldmvs fp!, {r0, r1, r2, sp, lr, pc}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ mulsle fp, sl, r2 │ │ │ │ @@ -17067,249 +17148,249 @@ │ │ │ │ orrsvc pc, fp, pc, asr #8 │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ stc2 7, cr15, [ip], {255} @ 0xff │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ subsvs r6, sl, sl, ror r8 │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blmi 1ec150 <__bss_end__@@Base+0x145518> │ │ │ │ + blmi 1ec228 <__bss_end__@@Base+0x145688> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ and r6, r0, sl, lsl r0 │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r7, r4, r2, lsr #18 │ │ │ │ - ldrdeq fp, [r3], -sl │ │ │ │ - andeq r7, r4, sl, ror #17 │ │ │ │ - andeq r7, r4, r0, ror #17 │ │ │ │ + @ instruction: 0x000477b2 │ │ │ │ + andeq fp, r3, sl, ror #3 │ │ │ │ + andeq r7, r4, sl, ror r7 │ │ │ │ + andeq r7, r4, r0, ror r7 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ and sl, lr, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ rsbsvs r6, fp, fp, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0x4798685b │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ - blmi 21356c <__bss_end__@@Base+0x16c934> │ │ │ │ + blmi 213644 <__bss_end__@@Base+0x16caa4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ svclt 0x0000bf00 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - @ instruction: 0x000478b6 │ │ │ │ - andeq r7, r4, sl, lsr #17 │ │ │ │ - muleq r4, r8, r8 │ │ │ │ + andeq r7, r4, r6, asr #14 │ │ │ │ + andeq r7, r4, sl, lsr r7 │ │ │ │ + andeq r7, r4, r8, lsr #14 │ │ │ │ umulllt fp, fp, r0, r5 @ │ │ │ │ mrrcmi 15, 0, sl, lr, cr2 │ │ │ │ @ instruction: 0xf7ff447c │ │ │ │ - blmi 17940b4 <__bss_end__@@Base+0x16ed47c> │ │ │ │ + blmi 179418c <__bss_end__@@Base+0x16ed5ec> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ adc r2, sp, r0, lsl #6 │ │ │ │ stmiapl r3!, {r1, r3, r4, r6, r8, r9, fp, lr}^ │ │ │ │ - blmi 16ae1d4 <__bss_end__@@Base+0x160759c> │ │ │ │ + blmi 16ae2ac <__bss_end__@@Base+0x160770c> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmdbmi r9, {r2, r5, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ef4479 │ │ │ │ - blmi 164e5b4 <__bss_end__@@Base+0x15a797c> │ │ │ │ + blmi 164e44c <__bss_end__@@Base+0x15a78ac> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r6, #507 @ 0x1fb │ │ │ │ - blmi 14ac87c <__bss_end__@@Base+0x1405c44> │ │ │ │ + blmi 14ac954 <__bss_end__@@Base+0x1405db4> │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstcs r1, r4, lsr r2 │ │ │ │ ldrbtmi r4, [r8], #-2131 @ 0xfffff7ad │ │ │ │ - ldm r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmiapl r3!, {r0, r2, r3, r6, r8, r9, fp, lr}^ │ │ │ │ eorscs r6, r9, #1769472 @ 0x1b0000 │ │ │ │ ldmdami r0, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7ef4478 │ │ │ │ - rsb lr, r2, lr, asr #17 │ │ │ │ + rsb lr, r2, lr, lsr r8 │ │ │ │ movwcc r6, #6587 @ 0x19bb │ │ │ │ - blmi 11ec8a8 <__bss_end__@@Base+0x1145c70> │ │ │ │ + blmi 11ec980 <__bss_end__@@Base+0x1145de0> │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x03b1f646 │ │ │ │ bicscs pc, lr, #204472320 @ 0xc300000 │ │ │ │ @ instruction: 0xd103429a │ │ │ │ ldrbtmi r4, [fp], #-2887 @ 0xfffff4b9 │ │ │ │ and r4, r2, sl, lsl r6 │ │ │ │ ldrbtmi r4, [fp], #-2886 @ 0xfffff4ba │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ movwls r6, #2203 @ 0x89b │ │ │ │ ldmibvs sl!, {r0, r1, r4, r9, sl, lr} │ │ │ │ ldrbtmi r4, [r9], #-2371 @ 0xfffff6bd │ │ │ │ - ldm r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ vstrle d2, [r1, #-80] @ 0xffffffb0 │ │ │ │ teqvs fp, r4, lsl r3 │ │ │ │ tstcc ip, #4112384 @ 0x3ec000 │ │ │ │ movwcs r6, #59 @ 0x3b │ │ │ │ ands r6, r6, fp, ror r1 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr} │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ vstrle d2, [r2, #-124] @ 0xffffff84 │ │ │ │ - blcs 1fae60c <__bss_end__@@Base+0x1f079d4> │ │ │ │ + blcs 1fae6e4 <__bss_end__@@Base+0x1f07b44> │ │ │ │ @ instruction: 0x232edd01 │ │ │ │ - blmi b2c614 <__bss_end__@@Base+0xa859dc> │ │ │ │ + blmi b2c6ec <__bss_end__@@Base+0xa85b4c> │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - stmia r8!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcc r6, #6523 @ 0x197b │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ addsmi r6, sl, #966656 @ 0xec000 │ │ │ │ and sp, r9, r4, ror #23 │ │ │ │ stmiapl r3!, {r2, r5, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0x4619681b │ │ │ │ @ instruction: 0xf7ef2020 │ │ │ │ - ldmdbvs fp!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs fp!, {r1, r6, fp, sp, lr, pc}^ │ │ │ │ cmnvs fp, r1, lsl #6 │ │ │ │ - blcs 52e848 <__bss_end__@@Base+0x487c10> │ │ │ │ - blmi 7cba28 <__bss_end__@@Base+0x724df0> │ │ │ │ + blcs 52e920 <__bss_end__@@Base+0x487d80> │ │ │ │ + blmi 7cbb00 <__bss_end__@@Base+0x724f60> │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldrbtmi r4, [r9], #-2339 @ 0xfffff6dd │ │ │ │ - ldm r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ - blcs 18ee970 <__bss_end__@@Base+0x1847d38> │ │ │ │ + blcs 18eea48 <__bss_end__@@Base+0x1847ea8> │ │ │ │ movwcs sp, #3478 @ 0xd96 │ │ │ │ movwcs r6, #187 @ 0xbb │ │ │ │ - blmi 72c47c <__bss_end__@@Base+0x685844> │ │ │ │ + blmi 72c554 <__bss_end__@@Base+0x6859b4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strd r6, [sl], -fp │ │ │ │ movwcc r6, #6331 @ 0x18bb │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ rsbsvs r4, fp, r3, lsl r4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ stmiapl r3!, {r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs fp!, {r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbmi r1, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7ef4479 │ │ │ │ - movwcs lr, #6250 @ 0x186a │ │ │ │ + @ instruction: 0xf7ee4479 │ │ │ │ + movwcs lr, #8154 @ 0x1fda │ │ │ │ @ instruction: 0x37244618 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r3, r4, r8, lsr #29 │ │ │ │ - andeq r7, r4, r4, ror #16 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - @ instruction: 0x000002bc │ │ │ │ - andeq fp, r3, r8, asr #7 │ │ │ │ - andeq r7, r4, r0, asr #16 │ │ │ │ - andeq fp, r3, r2, ror #7 │ │ │ │ - andeq fp, r3, r8, lsl #8 │ │ │ │ - andeq fp, r3, lr, lsl r4 │ │ │ │ - andeq fp, r3, sl, lsl r4 │ │ │ │ - andeq fp, r3, lr, lsl #8 │ │ │ │ - muleq r3, sl, r3 │ │ │ │ - andeq r7, r4, r4, lsr r7 │ │ │ │ - andeq fp, r3, r0, asr r3 │ │ │ │ + ldrdeq r3, [r4], -r0 │ │ │ │ + strdeq r7, [r4], -r4 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + @ instruction: 0x000002b4 │ │ │ │ + andeq fp, r3, r0, ror #5 │ │ │ │ + ldrdeq r7, [r4], -r0 │ │ │ │ + strdeq fp, [r3], -sl │ │ │ │ + andeq fp, r3, r0, lsr #6 │ │ │ │ + andeq fp, r3, r6, lsr r3 │ │ │ │ + andeq fp, r3, r2, lsr r3 │ │ │ │ + andeq fp, r3, r6, lsr #6 │ │ │ │ + @ instruction: 0x0003b2b2 │ │ │ │ + andeq r7, r4, r4, asr #11 │ │ │ │ + andeq fp, r3, r8, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2820 @ 0xfffff4fc │ │ │ │ andsvs r6, sl, sl, ror r8 │ │ │ │ strcc fp, [ip, -r0, lsl #30] │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - andeq r8, r4, sl, asr r6 │ │ │ │ + andeq r8, r4, sl, ror #9 │ │ │ │ svcge 0x0000b480 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf644681a │ │ │ │ vqdmlal.s q11, d4, d1[7] │ │ │ │ - blx 9925a <__bss_start@@Base+0x3e1ba> │ │ │ │ + blx 99332 <__bss_start@@Base+0x3e32a> │ │ │ │ @ instruction: 0xf503f303 │ │ │ │ teqcc r9, #64, 6 │ │ │ │ ldrbtmi r4, [sl], #-2567 @ 0xfffff5f9 │ │ │ │ - blmi 1ec39c <__bss_end__@@Base+0x145764> │ │ │ │ + blmi 1ec474 <__bss_end__@@Base+0x1458d4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vmov.i32 d16, #48127 @ 0x0000bbff │ │ │ │ ldrmi r0, [r8], -lr, lsl #6 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - andeq r8, r4, lr, lsr r6 │ │ │ │ - andeq r8, r4, r6, lsr #12 │ │ │ │ - andeq r8, r4, r0, lsr #12 │ │ │ │ + andeq r8, r4, lr, asr #9 │ │ │ │ + @ instruction: 0x000484b6 │ │ │ │ + @ instruction: 0x000484b0 │ │ │ │ umulllt fp, r5, r0, r5 │ │ │ │ - blmi 7bff78 <__bss_end__@@Base+0x719340> │ │ │ │ + blmi 7c0050 <__bss_end__@@Base+0x7194b0> │ │ │ │ andcs r4, r1, #2063597568 @ 0x7b000000 │ │ │ │ - blmi 76c3e8 <__bss_end__@@Base+0x6c57b0> │ │ │ │ + blmi 76c4c0 <__bss_end__@@Base+0x6c5920> │ │ │ │ eorcs r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ - blmi 72c3f0 <__bss_end__@@Base+0x6857b8> │ │ │ │ + blmi 72c4c8 <__bss_end__@@Base+0x685928> │ │ │ │ @ instruction: 0xf04f447b │ │ │ │ @ instruction: 0x601a32ff │ │ │ │ - blmi 6cc3c8 <__bss_end__@@Base+0x625790> │ │ │ │ + blmi 6cc4a0 <__bss_end__@@Base+0x625900> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 656504 <__bss_end__@@Base+0x5af8cc> │ │ │ │ + blmi 6565dc <__bss_end__@@Base+0x5afa3c> │ │ │ │ andsvs r4, sl, fp, ror r4 │ │ │ │ ldrbtmi r4, [fp], #-2840 @ 0xfffff4e8 │ │ │ │ mrcne 8, 2, r6, cr10, cr11, {0} │ │ │ │ ldrbtmi r4, [fp], #-2839 @ 0xfffff4e9 │ │ │ │ - blmi 5ec418 <__bss_end__@@Base+0x5457e0> │ │ │ │ + blmi 5ec4f0 <__bss_end__@@Base+0x545950> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ ldrtmi sp, [fp], -fp, ror #5 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 7, 4, cr15, cr8, cr14, {7} │ │ │ │ + ldc 7, cr15, [r6, #952]! @ 0x3b8 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldmib r7, {r0, r4, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7ee18cc │ │ │ │ - @ instruction: 0x4603ef3a │ │ │ │ - @ instruction: 0xf7ef441c │ │ │ │ - @ instruction: 0x4603e85e │ │ │ │ + strmi lr, [r3], -sl, lsr #29 │ │ │ │ + @ instruction: 0xf7ee441c │ │ │ │ + strmi lr, [r3], -r6, asr #31 │ │ │ │ ldrmi r4, [r8], -r3, lsr #8 │ │ │ │ @ instruction: 0xf814f000 │ │ │ │ ldrcc fp, [r4, -r0, lsl #30] │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - strdeq r8, [r4], -ip │ │ │ │ - strdeq r8, [r4], -ip │ │ │ │ - strdeq r8, [r4], -r0 │ │ │ │ - andeq r8, r4, r4, ror #11 │ │ │ │ - ldrdeq r8, [r4], -ip │ │ │ │ - ldrdeq r8, [r4], -sl │ │ │ │ - ldrdeq r8, [r4], -r2 │ │ │ │ - andeq r8, r4, r8, asr #11 │ │ │ │ + andeq r8, r4, ip, lsl #9 │ │ │ │ + andeq r8, r4, ip, lsl #9 │ │ │ │ + andeq r8, r4, r0, lsl #9 │ │ │ │ + andeq r8, r4, r4, ror r4 │ │ │ │ + andeq r8, r4, ip, ror #8 │ │ │ │ + andeq r8, r4, sl, ror #8 │ │ │ │ + andeq r8, r4, r2, ror #8 │ │ │ │ + andeq r8, r4, r8, asr r4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2822 @ 0xfffff4fa │ │ │ │ - blcs 2e48c │ │ │ │ + blcs 2e564 │ │ │ │ @ instruction: 0xf7ffd101 │ │ │ │ ldmdavs r8!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r8, r4, sl, asr r5 │ │ │ │ + andeq r8, r4, sl, ror #7 │ │ │ │ umulllt fp, r7, r0, r5 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs sl!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ addsmi r6, sl, #3866624 @ 0x3b0000 │ │ │ │ - blmi d0b86c <__bss_end__@@Base+0xc64c34> │ │ │ │ + blmi d0b944 <__bss_end__@@Base+0xc64da4> │ │ │ │ rsbscs r4, r0, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2354 @ 0xfffff6ce │ │ │ │ ldrbtmi r4, [r8], #-2098 @ 0xfffff7ce │ │ │ │ - cdp 7, 4, cr15, cr12, cr14, {7} │ │ │ │ + ldc 7, cr15, [sl, #952]! @ 0x3b8 │ │ │ │ ldrbtmi r4, [fp], #-2865 @ 0xfffff4cf │ │ │ │ - blcs 2e4d0 │ │ │ │ + blcs 2e5a8 │ │ │ │ @ instruction: 0xf7ffd101 │ │ │ │ ldmdavs sl!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bne ff4ee65c <__bss_end__@@Base+0xff447a24> │ │ │ │ + bne ff4ee734 <__bss_end__@@Base+0xff447b94> │ │ │ │ @ instruction: 0xf7ff60fb │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ - blmi aeca68 <__bss_end__@@Base+0xa45e30> │ │ │ │ + blmi aecb40 <__bss_end__@@Base+0xa45fa0> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ands r6, r9, fp, lsr r1 │ │ │ │ ldrbtmi r4, [fp], #-2857 @ 0xfffff4d7 │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blmi a246f8 <__bss_end__@@Base+0x97dac0> │ │ │ │ + blmi a247d0 <__bss_end__@@Base+0x97dc30> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqvs fp, r3, lsl r3 │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vst1.8 {d15-d16}, [r3], r2 │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ @@ -17322,217 +17403,217 @@ │ │ │ │ @ instruction: 0xd103429a │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ands r4, pc, r3, lsl r4 @ │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldrmi r3, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0344610 │ │ │ │ - @ instruction: 0x460bfdd7 │ │ │ │ + strmi pc, [fp], -pc, lsr #26 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ andle r2, r6, r0, lsl #22 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r8, fp, sp, lr} │ │ │ │ ldmdbvs sl!, {r0, r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ stmdble r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, sl, fp, ip}^ │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - stc2l 0, cr15, [r4, #208] @ 0xd0 │ │ │ │ + ldc2 0, cr15, [ip, #-208] @ 0xffffff30 │ │ │ │ ldrmi r4, [sl], -fp, lsl #12 │ │ │ │ ldrmi r6, [r3], #-2171 @ 0xfffff785 │ │ │ │ @ instruction: 0x371c4618 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq fp, r3, ip, lsr r2 │ │ │ │ - andeq fp, r3, r2, lsr #4 │ │ │ │ - andeq fp, r3, r6, lsr #4 │ │ │ │ - andeq r8, r4, r6, lsl r5 │ │ │ │ - strdeq r8, [r4], -ip │ │ │ │ - strdeq r8, [r4], -r6 │ │ │ │ - andeq r8, r4, r8, ror #9 │ │ │ │ - andeq r8, r4, r2, ror #9 │ │ │ │ - andeq r8, r4, sl, asr #9 │ │ │ │ + andeq fp, r3, r4, asr r1 │ │ │ │ + andeq fp, r3, sl, lsr r1 │ │ │ │ + andeq fp, r3, lr, lsr r1 │ │ │ │ + andeq r8, r4, r6, lsr #7 │ │ │ │ + andeq r8, r4, ip, lsl #7 │ │ │ │ + andeq r8, r4, r6, lsl #7 │ │ │ │ + andeq r8, r4, r8, ror r3 │ │ │ │ + andeq r8, r4, r2, ror r3 │ │ │ │ + andeq r8, r4, sl, asr r3 │ │ │ │ umulllt fp, r3, r0, r5 │ │ │ │ - blmi 840144 <__bss_end__@@Base+0x79950c> │ │ │ │ + blmi 84021c <__bss_end__@@Base+0x79967c> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ rsbsvs r4, fp, r3, lsl #12 │ │ │ │ ldrbtmi r4, [fp], #-2843 @ 0xfffff4e5 │ │ │ │ eorsvs r6, fp, fp, lsl r8 │ │ │ │ - blmi 6cc5a4 <__bss_end__@@Base+0x62596c> │ │ │ │ + blmi 6cc67c <__bss_end__@@Base+0x625adc> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx ae754 <__bss_end__@@Base+0x7b1c> │ │ │ │ + blx ae82c <__bss_end__@@Base+0x7c8c> │ │ │ │ @ instruction: 0xf7fff403 │ │ │ │ @ instruction: 0x4603fedd │ │ │ │ rsbsvs r4, fp, r3, lsr #6 │ │ │ │ ldrbtmi r4, [fp], #-2837 @ 0xfffff4eb │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ eorsvs r4, fp, r3, lsl r4 │ │ │ │ - blcs 7ae674 <__bss_end__@@Base+0x707a3c> │ │ │ │ + blcs 7ae74c <__bss_end__@@Base+0x707bac> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdale r2, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ subseq r6, fp, fp, ror r8 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ - bcc fe44fdb8 <__bss_end__@@Base+0xfe3a9180> │ │ │ │ - blvc 1a10080 <__bss_end__@@Base+0x1969448> │ │ │ │ - blvs 1cfc20 <__bss_end__@@Base+0x128fe8> │ │ │ │ - blpl 1cffc4 <__bss_end__@@Base+0x12938c> │ │ │ │ - blvc 119006c <__bss_end__@@Base+0x10e9434> │ │ │ │ - bleq 1210070 <__bss_end__@@Base+0x1169438> │ │ │ │ + bcc fe44fe90 <__bss_end__@@Base+0xfe3a92f0> │ │ │ │ + blvc 1a10158 <__bss_end__@@Base+0x19695b8> │ │ │ │ + blvs 1cfcf8 <__bss_end__@@Base+0x129158> │ │ │ │ + blpl 1d009c <__bss_end__@@Base+0x1294fc> │ │ │ │ + blvc 1190144 <__bss_end__@@Base+0x10e95a4> │ │ │ │ + bleq 1210148 <__bss_end__@@Base+0x11695a8> │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi r0, r0 │ │ │ │ - andeq r8, r4, r0, lsr r4 │ │ │ │ - andeq r8, r4, r2, lsr #8 │ │ │ │ - andeq r8, r4, r8, lsl r4 │ │ │ │ - andeq r8, r4, r2, lsl #8 │ │ │ │ + andeq r8, r4, r0, asr #5 │ │ │ │ + @ instruction: 0x000482b2 │ │ │ │ + andeq r8, r4, r8, lsr #5 │ │ │ │ + muleq r4, r2, r2 │ │ │ │ svcge 0x0000b580 │ │ │ │ @ instruction: 0xffb0f7ff │ │ │ │ - blvc 10500a0 <__bss_end__@@Base+0xfa9468> │ │ │ │ - blvc 20fec0 <__bss_end__@@Base+0x169288> │ │ │ │ - blvs 500c4 │ │ │ │ - blvc 11cfec8 <__bss_end__@@Base+0x1129290> │ │ │ │ - bleq 12100b0 <__bss_end__@@Base+0x1169478> │ │ │ │ + blvc 1050178 <__bss_end__@@Base+0xfa95d8> │ │ │ │ + blvc 20ff98 <__bss_end__@@Base+0x1693f8> │ │ │ │ + blvs 5019c │ │ │ │ + blvc 11cffa0 <__bss_end__@@Base+0x1129400> │ │ │ │ + bleq 1210188 <__bss_end__@@Base+0x11695e8> │ │ │ │ ldrlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b085 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldrbtmi r4, [fp], #-2846 @ 0xfffff4e2 │ │ │ │ - blcs 2e670 │ │ │ │ + blcs 2e748 │ │ │ │ @ instruction: 0xf7ffd101 │ │ │ │ movwcs pc, #3763 @ 0xeb3 @ │ │ │ │ movwcs r6, #251 @ 0xfb │ │ │ │ strht r6, [r8], -fp │ │ │ │ ldrbtmi r4, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ vst1.8 {d15-d16}, [r3], r2 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x43234603 │ │ │ │ - blmi 56ca18 <__bss_end__@@Base+0x4c5de0> │ │ │ │ + blmi 56caf0 <__bss_end__@@Base+0x4c5f50> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r6, [r3], #-2234 @ 0xfffff746 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ stmdble r1, {r5, r8, r9, fp, sp} │ │ │ │ adcsvs r2, fp, r0, lsr #6 │ │ │ │ - blcs 1ee930 <__bss_end__@@Base+0x147cf8> │ │ │ │ + blcs 1eea08 <__bss_end__@@Base+0x147e68> │ │ │ │ ldmvs fp!, {r1, r2, r5, r6, r7, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, ip, sp, lr}^ │ │ │ │ rscsvs r0, fp, fp, lsl sl │ │ │ │ - blcc 22e944 <__bss_end__@@Base+0x187d0c> │ │ │ │ + blcc 22ea1c <__bss_end__@@Base+0x187e7c> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r7, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ - blcc 6e750 <__bss_start@@Base+0x136b0> │ │ │ │ + blcc 6e828 <__bss_start@@Base+0x13820> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ vstmiale r9!, {d18-d17} │ │ │ │ svclt 0x0000bf00 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq r8, r4, r6, ror r3 │ │ │ │ - andeq r8, r4, r6, ror #6 │ │ │ │ - andeq r8, r4, r0, asr r3 │ │ │ │ + andeq r8, r4, r6, lsl #4 │ │ │ │ + strdeq r8, [r4], -r6 │ │ │ │ + andeq r8, r4, r0, ror #3 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ rscsvs r6, fp, fp, ror r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7ee4618 │ │ │ │ - ldmvs fp!, {r1, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, r2, r3, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - blx 15526a0 <__bss_end__@@Base+0x14aba68> │ │ │ │ + blx 1552778 <__bss_end__@@Base+0x14abbd8> │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ @ instruction: 0x21202210 │ │ │ │ ldrbtmi r4, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf994f7ff │ │ │ │ ldmdavs r8!, {r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - blx 16d26ca <__bss_end__@@Base+0x162ba92> │ │ │ │ + blx 16d27a2 <__bss_end__@@Base+0x162bc02> │ │ │ │ ldmvs fp!, {r1, r9, sl, lr}^ │ │ │ │ - blmi 52c73c <__bss_end__@@Base+0x485b04> │ │ │ │ + blmi 52c814 <__bss_end__@@Base+0x485c74> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ee6878 │ │ │ │ - @ instruction: 0x4603edb0 │ │ │ │ + strmi lr, [r3], -r0, lsr #26 │ │ │ │ ldmvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ - blcs 2e858 │ │ │ │ + blcs 2e930 │ │ │ │ @ instruction: 0xf7eed10a │ │ │ │ - strmi lr, [r3], -sl, ror #30 │ │ │ │ + strmi lr, [r3], -ip, asr #29 │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - ldc 7, cr15, [r4], {238} @ 0xee │ │ │ │ + bl fe05278c <__bss_end__@@Base+0xfdfabbec> │ │ │ │ ldmvs fp!, {r1, r9, sl, lr}^ │ │ │ │ mul r2, sl, r0 │ │ │ │ andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ sbcsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffcb │ │ │ │ - ldrdeq sl, [r3], -lr │ │ │ │ - ldrdeq sl, [r3], -r4 │ │ │ │ + strdeq sl, [r3], -r6 │ │ │ │ + andeq sl, r3, ip, ror #29 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ rsb r2, fp, r0, lsl #6 │ │ │ │ ldmvs fp!, {r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x461a685b │ │ │ │ @ instruction: 0xf7ee6879 │ │ │ │ - strmi lr, [r3], -lr, asr #24 │ │ │ │ + @ instruction: 0x4603ebba │ │ │ │ tstle r3, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7ee4618 │ │ │ │ - strmi lr, [r3], -r6, ror #29 │ │ │ │ + strmi lr, [r3], -lr, asr #28 │ │ │ │ andle r2, r9, r0, lsl #22 │ │ │ │ - svc 0x002ef7ee │ │ │ │ + cdp 7, 9, cr15, cr0, cr14, {7} │ │ │ │ ldmdavs fp, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ee4618 │ │ │ │ - @ instruction: 0x4602ebda │ │ │ │ + strmi lr, [r2], -r6, asr #22 │ │ │ │ @ instruction: 0x609a68fb │ │ │ │ sub r2, sp, r0, lsl #6 │ │ │ │ @ instruction: 0x461868bb │ │ │ │ - stcl 7, cr15, [lr, #-952] @ 0xfffffc48 │ │ │ │ + ldc 7, cr15, [lr], #952 @ 0x3b8 │ │ │ │ cmnvs fp, r3, lsl #12 │ │ │ │ ldmvs sl!, {r3, sp, lr, pc} │ │ │ │ - blcc 6ed7c <__bss_start@@Base+0x13cdc> │ │ │ │ + blcc 6ee54 <__bss_start@@Base+0x13e4c> │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, ip, sp, lr}^ │ │ │ │ cmnvs fp, r1, lsl #22 │ │ │ │ - blcs 2ed8c │ │ │ │ + blcs 2ee64 │ │ │ │ @ instruction: 0xf7eedd0f │ │ │ │ - @ instruction: 0x4603edf2 │ │ │ │ + strmi lr, [r3], -r2, ror #26 │ │ │ │ ldmvs r9!, {r1, r3, r4, fp, sp, lr} │ │ │ │ - blcc 6ed9c <__bss_start@@Base+0x13cfc> │ │ │ │ + blcc 6ee74 <__bss_start@@Base+0x13e6c> │ │ │ │ ldmdavc fp, {r0, r1, r3, sl, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 293c0 │ │ │ │ + blcs 29498 │ │ │ │ movwcs sp, #483 @ 0x1e3 │ │ │ │ and r6, r2, fp, lsr r1 │ │ │ │ movwcc r6, #6459 @ 0x193b │ │ │ │ @ instruction: 0xf7ee613b │ │ │ │ - @ instruction: 0x4603eddc │ │ │ │ + strmi lr, [r3], -ip, asr #26 │ │ │ │ ldmvs r9!, {r1, r3, r4, fp, sp, lr} │ │ │ │ strmi r6, [fp], #-2363 @ 0xfffff6c5 │ │ │ │ subseq r7, fp, fp, lsl r8 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwpl pc, #1027 @ 0x403 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - blcs 2ecdc │ │ │ │ + blcs 2edb4 │ │ │ │ ldmvs sl!, {r2, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ ldmne r1, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, r6, r8, fp, sp, lr} │ │ │ │ movwcc r1, #6867 @ 0x1ad3 │ │ │ │ @ instruction: 0xf107461a │ │ │ │ ldrmi r0, [r8], -r8, lsl #6 │ │ │ │ - cdp 7, 1, cr15, cr4, cr14, {7} │ │ │ │ + ldcl 7, cr15, [ip, #-952]! @ 0xfffffc48 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sl, fp, ip}^ │ │ │ │ movwcs r6, #4314 @ 0x10da │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @@ -17555,15 +17636,15 @@ │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ strmi sl, [r3], -r0, lsl #30 │ │ │ │ ldmibvc fp!, {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ svclt 0x000c2b2f │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0x4618b2db │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 1529fc <__bss_end__@@Base+0xabdc4> │ │ │ │ + blvc 152ad4 <__bss_end__@@Base+0xabf34> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ andle r2, r3, r0, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r5, r1, lsl #6 │ │ │ │ @@ -17572,94 +17653,94 @@ │ │ │ │ @ instruction: 0x4603ffdd │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0xffe1f7ff │ │ │ │ - blcs 260d8 │ │ │ │ + blcs 261b0 │ │ │ │ ldmdavs r8!, {r2, ip, lr, pc} │ │ │ │ - blx 15d28d0 <__bss_end__@@Base+0x152bc98> │ │ │ │ + blx 15d29a8 <__bss_end__@@Base+0x152be08> │ │ │ │ eors r4, r5, r3, lsl #12 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ tstle r4, pc, lsr #22 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ strmi pc, [r3], -sp, asr #20 │ │ │ │ @ instruction: 0x212fe02c │ │ │ │ @ instruction: 0xf7ee6878 │ │ │ │ - cmnvs r8, r0, ror #26 │ │ │ │ - blcs 2eee4 │ │ │ │ + ldrsbvs lr, [r8, #-192]! @ 0xffffff40 │ │ │ │ + blcs 2efbc │ │ │ │ ldmdavs r8!, {r2, r8, ip, lr, pc} │ │ │ │ - blx 10528fc <__bss_end__@@Base+0xfabcc4> │ │ │ │ + blx 10529d4 <__bss_end__@@Base+0xfabe34> │ │ │ │ ands r4, pc, r3, lsl #12 │ │ │ │ @ instruction: 0xf7ee6838 │ │ │ │ - strmi lr, [r1], -ip, lsl #25 │ │ │ │ + @ instruction: 0x4601ebfc │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ strmi r1, [fp], #-2771 @ 0xfffff52d │ │ │ │ teqvs fp, r2, lsl #6 │ │ │ │ ldmdbvs sl!, {r8, r9, sp} │ │ │ │ stmdami fp, {r1, r2, r3, r7, r8, sp} │ │ │ │ @ instruction: 0xf7ff4478 │ │ │ │ rscsvs pc, r8, r3, ror #16 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ movwcc r1, #6867 @ 0x1ad3 │ │ │ │ ldmdavs r9!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ee68f8 │ │ │ │ - ldmdavs r9!, {r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r3, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ee68f8 │ │ │ │ - ldmvs fp!, {r2, r4, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r3, r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, ip, ror sp │ │ │ │ + muleq r3, r4, ip │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - stcl 7, cr15, [ip], #-952 @ 0xfffffc48 │ │ │ │ + bl ff7529f4 <__bss_end__@@Base+0xff6abe54> │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ - blcs 2ed58 │ │ │ │ + blcs 2ee30 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmvs r8!, {r0, r1, sp, lr, pc}^ │ │ │ │ - bl cd2930 <__bss_end__@@Base+0xc2bcf8> │ │ │ │ + b fe7d2a08 <__bss_end__@@Base+0xfe72be68> │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq sl, r3, lr, asr #26 │ │ │ │ + andeq sl, r3, r6, ror #24 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmvs fp!, {r1, sp, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ - ldcl 7, cr15, [r0], #952 @ 0x3b8 │ │ │ │ + stcl 7, cr15, [r0], #-952 @ 0xfffffc48 │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 295bc │ │ │ │ + blcs 29694 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 32a30 │ │ │ │ + blcs 32b08 │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ ldmdavs fp!, {r4, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xdc012b00 │ │ │ │ eor r2, fp, r0, lsl #6 │ │ │ │ - blcc 6eac4 <__bss_start@@Base+0x13a24> │ │ │ │ + blcc 6eb9c <__bss_start@@Base+0x13b94> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ mrrcne 8, 1, r6, sl, cr11 │ │ │ │ @ instruction: 0x601a68bb │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r4, lsl #6 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - blcs 32a68 │ │ │ │ + blcs 32b40 │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ @ instruction: 0xf7eee014 │ │ │ │ - strmi lr, [r3], -r2, asr #25 │ │ │ │ + @ instruction: 0x4603ec32 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ subseq r7, fp, fp, lsl r8 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwpl pc, #1027 @ 0x403 @ │ │ │ │ rscle r2, r9, r0, lsl #22 │ │ │ │ andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, ip, sp, lr}^ │ │ │ │ @@ -17670,479 +17751,393 @@ │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmvs fp!, {r1, sp, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ - ldc 7, cr15, [sl], {238} @ 0xee │ │ │ │ + stc 7, cr15, [sl], {238} @ 0xee │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 29668 │ │ │ │ + blcs 29740 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 32adc │ │ │ │ + blcs 32bb4 │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ ldmdavs fp!, {r1, r2, r4, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xdc012b00 │ │ │ │ rsbs r2, r1, r0, lsl #6 │ │ │ │ - blcc 6eb70 <__bss_start@@Base+0x13ad0> │ │ │ │ + blcc 6ec48 <__bss_start@@Base+0x13c40> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, sp, lr} │ │ │ │ mrrcne 8, 1, r6, sl, cr11 │ │ │ │ @ instruction: 0x601a68bb │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ rsbsvs r3, fp, r4, lsl #6 │ │ │ │ ldrshvs r6, [fp, #-139]! @ 0xffffff75 │ │ │ │ ldrbtvc r2, [fp], #768 @ 0x300 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstle ip, r2, lsr #22 │ │ │ │ - blcs 33e9c │ │ │ │ + blcs 33f74 │ │ │ │ ldmvs fp!, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstle r9, r2, lsr #22 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andsvc r2, sl, r2, lsr #4 │ │ │ │ movwcc r6, #6523 @ 0x197b │ │ │ │ @ instruction: 0xe7e7617b │ │ │ │ ldrbtvc r2, [fp], #768 @ 0x300 │ │ │ │ movwcs lr, #6116 @ 0x17e4 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 32b58 │ │ │ │ + blcs 32c30 │ │ │ │ ldmdbvs fp!, {r2, r8, ip, lr, pc}^ │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ eors r2, r5, r1, lsl #6 │ │ │ │ - blcs 33ee8 │ │ │ │ + blcs 33fc0 │ │ │ │ ldmvs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, fp, ip, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, ip, sp, lr}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ movwcc r6, #6523 @ 0x197b │ │ │ │ @ instruction: 0xe7c7617b │ │ │ │ - ldc 7, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ + bl fea52ba8 <__bss_end__@@Base+0xfe9ac008> │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 2972c │ │ │ │ + blcs 29804 │ │ │ │ ldmvs fp!, {r0, r1, ip, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ ldmvs fp!, {r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs b32ba8 <__bss_end__@@Base+0xa8bf70> │ │ │ │ + blcs b32c80 <__bss_end__@@Base+0xa8c0e0> │ │ │ │ ldmvs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ andcs r6, r0, #2015232 @ 0x1ec000 │ │ │ │ and r7, sl, sl, lsl r0 │ │ │ │ ldmdavc sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andsvc r6, sl, fp, ror r9 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ cmnvs fp, r1, lsl #6 │ │ │ │ ldrb lr, [r1, -r0, lsr #15]! │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - addlt fp, r6, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - rscsvs r6, fp, fp, ror r8 │ │ │ │ - blcs 2ef68 │ │ │ │ - ldmvs fp!, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ - blcc 6ecf0 <__bss_start@@Base+0x13c50> │ │ │ │ - ands r6, lr, fp, ror r1 │ │ │ │ - ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - addseq r6, fp, fp, ror r9 │ │ │ │ - ldmdavs fp, {r0, r1, r4, sl, lr} │ │ │ │ - ands r6, r0, fp, lsr r1 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - tstle r4, r0, lsl #22 │ │ │ │ - ldmvs fp, {r0, r1, r3, r4, r5, r8, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7fe4618 │ │ │ │ - ldmdbvs fp!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcsvs r6, fp, fp, lsl r8 │ │ │ │ - @ instruction: 0xf7fe6938 │ │ │ │ - ldmvs fp!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbvs fp!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ - mvnle r2, r0, lsl #22 │ │ │ │ - blcc 6f1b0 <__bss_start@@Base+0x14110> │ │ │ │ - ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - ble ff75f7cc <__bss_end__@@Base+0xff6b8b94> │ │ │ │ - ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7fe4618 │ │ │ │ - @ instruction: 0xe000ffbb │ │ │ │ - ldrcc fp, [r8, -r0, lsl #30] │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - addlt fp, r4, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - movwcs r6, #12345 @ 0x3039 │ │ │ │ - strd r6, [r3], -fp │ │ │ │ - ldrsheq r6, [fp], #-139 @ 0xffffff75 │ │ │ │ - rscsvs r3, fp, r1, lsl #6 │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ - blle ffde5668 <__bss_end__@@Base+0xffd3ea30> │ │ │ │ - ldrshtvs r6, [fp], #-139 @ 0xffffff75 │ │ │ │ - ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ - orrcs r2, r4, ip, lsl #4 │ │ │ │ - ldrbtmi r4, [r8], #-2066 @ 0xfffff7ee │ │ │ │ - mcr2 7, 7, pc, cr12, cr14, {7} @ │ │ │ │ - ldmvs fp!, {r3, r4, r5, r7, sp, lr} │ │ │ │ - andsvs r6, sl, sl, lsr r8 │ │ │ │ - ldmdavs sl!, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ - @ instruction: 0x461a009b │ │ │ │ - orrcs r2, r7, r0, lsl #6 │ │ │ │ - ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ - mrc2 7, 6, pc, cr12, cr14, {7} │ │ │ │ - ldmvs fp!, {r1, r9, sl, lr} │ │ │ │ - ldmvs fp!, {r1, r3, r4, r7, sp, lr} │ │ │ │ - ldmdavs fp!, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ - @ instruction: 0x461a009b │ │ │ │ - @ instruction: 0xf7ee2100 │ │ │ │ - ldmvs fp!, {r5, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0x37104618 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - @ instruction: 0xffffff63 │ │ │ │ - muleq r3, lr, sl │ │ │ │ - andeq sl, r3, lr, ror sl │ │ │ │ - addlt fp, r2, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, r7, r8, r9, sl, ip} │ │ │ │ - ldmdavs fp!, {r1, r3, r4, r6, lr}^ │ │ │ │ - @ instruction: 0x4619685b │ │ │ │ - @ instruction: 0xf0344610 │ │ │ │ - strmi pc, [fp], -r1, ror #22 │ │ │ │ - smladcc r8, r8, r6, r4 │ │ │ │ - stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - addlt fp, r7, r0, lsl #9 │ │ │ │ - rscsvs sl, r8, r0, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - addseq r6, fp, fp, ror r8 │ │ │ │ - ldmdavs fp, {r0, r1, r4, sl, lr} │ │ │ │ - and r6, r9, fp, ror r1 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ - addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - ldmdbvs fp!, {r0, r8, ip, lr, pc}^ │ │ │ │ - ldmdbvs fp!, {r1, r2, sp, lr, pc}^ │ │ │ │ - cmnvs fp, fp, lsl r8 │ │ │ │ - blcs 2f2a8 │ │ │ │ - movwcs sp, #498 @ 0x1f2 │ │ │ │ - @ instruction: 0x371c4618 │ │ │ │ - @ instruction: 0xf85d46bd │ │ │ │ - ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - addlt fp, r6, r0, lsl #11 │ │ │ │ - rscsvs sl, r8, r0, lsl #30 │ │ │ │ - ldrhtvs r6, [sl], #-9 │ │ │ │ - ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xffc0f7ff │ │ │ │ - ldmdbvs sl!, {r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xffcef7ff │ │ │ │ - ldmdbvs fp!, {r3, r4, r5, r8, sp, lr} │ │ │ │ - andle r2, ip, r0, lsl #22 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - tstle r4, r0, lsl #22 │ │ │ │ - ldmvs fp, {r0, r1, r3, r4, r5, r8, fp, sp, lr} │ │ │ │ - @ instruction: 0xf7fe4618 │ │ │ │ - ldmdbvs fp!, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - addsvs r6, sl, sl, ror r8 │ │ │ │ - movwcs lr, #28 │ │ │ │ - @ instruction: 0x21bb220c │ │ │ │ - ldrbtmi r4, [r8], #-2062 @ 0xfffff7f2 │ │ │ │ - mcr2 7, 3, pc, cr8, cr14, {7} @ │ │ │ │ - ldmvs fp!, {r3, r4, r5, r8, sp, lr}^ │ │ │ │ - ldmdbvs fp!, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ - ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - ldmdbvs fp!, {r1, r3, r4, fp, sp, lr} │ │ │ │ - ldmdbvs fp!, {r1, r3, r4, sp, lr} │ │ │ │ - ldrhvs r6, [sl], #-138 @ 0xffffff76 │ │ │ │ - ldmdavs sl!, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ - ldmvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ - ldmdbvs fp!, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ - ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - andsvs r6, sl, sl, lsr r9 │ │ │ │ - ssatmi r3, #30, r8, lsl #14 │ │ │ │ - svclt 0x0000bd80 │ │ │ │ - muleq r3, r6, r9 │ │ │ │ - addlt fp, r4, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, sp, lr} │ │ │ │ - @ instruction: 0xf7ff6878 │ │ │ │ - @ instruction: 0x4603ff7d │ │ │ │ - ldmdavs r9!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7ff6878 │ │ │ │ - rscsvs pc, r8, fp, lsl #31 │ │ │ │ - blcs 2f164 │ │ │ │ - movwcs sp, #257 @ 0x101 │ │ │ │ - ldmvs fp!, {r0, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x4618689b │ │ │ │ - ssatmi r3, #30, r0, lsl #14 │ │ │ │ - strlt fp, [r0], #3456 @ 0xd80 │ │ │ │ - svcge 0x0000b08d │ │ │ │ - movwcs r6, #120 @ 0x78 │ │ │ │ - movwcs r6, #635 @ 0x27b │ │ │ │ - @ instruction: 0xf04f623b │ │ │ │ - @ instruction: 0xf04f0200 │ │ │ │ - stmib r7, {r8, r9}^ │ │ │ │ - movwcs r2, #772 @ 0x304 │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ - blcc 6ef1c <__bss_start@@Base+0x13e7c> │ │ │ │ - ldrsht r6, [r2], -fp │ │ │ │ - ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - @ instruction: 0x009b6afb │ │ │ │ - ldmdavs fp, {r0, r1, r4, sl, lr} │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ - andle r2, r2, r0, lsl #22 │ │ │ │ - movwcc r6, #6651 @ 0x19fb │ │ │ │ - movwcs r6, #507 @ 0x1fb │ │ │ │ - @ instruction: 0xe00562bb │ │ │ │ - movwcc r6, #6843 @ 0x1abb │ │ │ │ - ldmvs fp!, {r0, r1, r3, r4, r5, r7, r9, sp, lr}^ │ │ │ │ - rscsvs r6, fp, fp, lsl r8 │ │ │ │ - blcs 2f1d0 │ │ │ │ - bvs feec95c0 <__bss_end__@@Base+0xfee22988> │ │ │ │ - addsmi r6, sl, #503808 @ 0x7b000 │ │ │ │ - bvs fef0c1f4 <__bss_end__@@Base+0xfee655bc> │ │ │ │ - bvs ead7e0 <__bss_end__@@Base+0xe06ba8> │ │ │ │ - ldrmi r6, [r3], #-2747 @ 0xfffff545 │ │ │ │ - bvs feeed6e8 <__bss_end__@@Base+0xfee46ab0> │ │ │ │ - vqrdmulh.s d15, d3, d3 │ │ │ │ - bcc fe450620 <__bss_end__@@Base+0xfe3a99e8> │ │ │ │ - blvc ffa108e8 <__bss_end__@@Base+0xff969cb0> │ │ │ │ - blvs 150468 <__bss_end__@@Base+0xa9830> │ │ │ │ - blvc 2106e8 <__bss_end__@@Base+0x169ab0> │ │ │ │ - blvc 150430 <__bss_end__@@Base+0xa97f8> │ │ │ │ - blcc 6fa04 <__bss_start@@Base+0x14964> │ │ │ │ - bvs ffeeda08 <__bss_end__@@Base+0xffe46dd0> │ │ │ │ - ble ff25fa20 <__bss_end__@@Base+0xff1b8de8> │ │ │ │ - @ instruction: 0xee076a3b │ │ │ │ - @ instruction: 0xeeb83a90 │ │ │ │ - vldr d6, [r7, #924] @ 0x39c │ │ │ │ - vdiv.f64 d5, d5, d4 │ │ │ │ - vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ - vadd.f64 d6, d7, d0 │ │ │ │ - vmov.f64 d7, #102 @ 0x3f300000 0.6875000 │ │ │ │ - vmul.f64 d6, d7, d0 │ │ │ │ - vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ - ldrcc r0, [r4, -r7, asr #22]! │ │ │ │ - @ instruction: 0xf85d46bd │ │ │ │ - ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - addslt fp, r2, r0, lsl #11 │ │ │ │ - rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, sp, lr} │ │ │ │ - ldrbtmi r4, [fp], #-2901 @ 0xfffff4ab │ │ │ │ - @ instruction: 0xf7ee4618 │ │ │ │ - movwcs lr, #2614 @ 0xa36 │ │ │ │ - movwcs r6, #1019 @ 0x3fb │ │ │ │ - @ instruction: 0xf04f63bb │ │ │ │ - @ instruction: 0xf04f0200 │ │ │ │ - stmib r7, {r8, r9}^ │ │ │ │ - movwcs r2, #778 @ 0x30a │ │ │ │ - ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, r9, sp, lr}^ │ │ │ │ - blcc 6eff0 <__bss_start@@Base+0x13f50> │ │ │ │ - eors r6, r2, fp, ror r4 │ │ │ │ - ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - addseq r6, fp, fp, ror ip │ │ │ │ - ldmdavs fp, {r0, r1, r4, sl, lr} │ │ │ │ - bvs 1eed884 <__bss_end__@@Base+0x1e46c4c> │ │ │ │ - andle r2, r2, r0, lsl #22 │ │ │ │ - movwcc r6, #7035 @ 0x1b7b │ │ │ │ - movwcs r6, #891 @ 0x37b │ │ │ │ - and r6, r5, fp, lsr r4 │ │ │ │ - movwcc r6, #7227 @ 0x1c3b │ │ │ │ - bvs 1eedf9c <__bss_end__@@Base+0x1e47364> │ │ │ │ - rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ - blcs 2f8a4 │ │ │ │ - ldcvs 1, cr13, [sl], #-984 @ 0xfffffc28 │ │ │ │ - addsmi r6, sl, #257024 @ 0x3ec00 │ │ │ │ - ldcvs 13, cr13, [fp], #-4 │ │ │ │ - blvs feeadeb4 <__bss_end__@@Base+0xfee0727c> │ │ │ │ - ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ - ldcvs 3, cr6, [fp], #-748 @ 0xfffffd14 │ │ │ │ - vqrdmulh.s d15, d3, d3 │ │ │ │ - bcc fe4506f4 <__bss_end__@@Base+0xfe3a9abc> │ │ │ │ - blvc ffa109bc <__bss_end__@@Base+0xff969d84> │ │ │ │ - blvs 2d053c <__bss_end__@@Base+0x229904> │ │ │ │ - blvc 2107bc <__bss_end__@@Base+0x169b84> │ │ │ │ - blvc 2d0504 <__bss_end__@@Base+0x2298cc> │ │ │ │ - blcc 700d8 <__bss_start@@Base+0x15038> │ │ │ │ - ldclvs 4, cr6, [fp], #-492 @ 0xfffffe14 │ │ │ │ - ble ff25faf4 <__bss_end__@@Base+0xff1b8ebc> │ │ │ │ - vmov.16 d23[0], r6 │ │ │ │ - @ instruction: 0xeeb83a90 │ │ │ │ - blvs 1eebe9c <__bss_end__@@Base+0x1e45264> │ │ │ │ - bcc fe450720 <__bss_end__@@Base+0xfe3a9ae8> │ │ │ │ - blvs ffa109e8 <__bss_end__@@Base+0xff969db0> │ │ │ │ - blvc 1d0920 <__bss_end__@@Base+0x129ce8> │ │ │ │ - blvc 1d052c <__bss_end__@@Base+0x1298f4> │ │ │ │ - vmov.16 d7[1], r6 │ │ │ │ - @ instruction: 0xeeb83a90 │ │ │ │ - vldr d7, [r7, #924] @ 0x39c │ │ │ │ - vdiv.f64 d5, d5, d10 │ │ │ │ - vldr d6, [r7, #28] │ │ │ │ - vmul.f64 d7, d7, d6 │ │ │ │ - vadd.f64 d7, d6, d7 │ │ │ │ - vstr d7, [r7, #284] @ 0x11c │ │ │ │ - blvs feef3b44 <__bss_end__@@Base+0xfee4cf0c> │ │ │ │ - bcc fe450754 <__bss_end__@@Base+0xfe3a9b1c> │ │ │ │ - blvs ffa10a1c <__bss_end__@@Base+0xff969de4> │ │ │ │ - blpl 2d059c <__bss_end__@@Base+0x229964> │ │ │ │ - blvc 1d0958 <__bss_end__@@Base+0x129d20> │ │ │ │ - blvs 50a24 │ │ │ │ - blvc 1d0828 <__bss_end__@@Base+0x129bf0> │ │ │ │ - blvs 50a28 │ │ │ │ - blvc 1d07f0 <__bss_end__@@Base+0x129bb8> │ │ │ │ - blvc d0574 <__bss_end__@@Base+0x2993c> │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - blmi 5a67c4 <__bss_end__@@Base+0x4ffb8c> │ │ │ │ - @ instruction: 0x4618447b │ │ │ │ - ldmib r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 52fd50 <__bss_end__@@Base+0x489118> │ │ │ │ - @ instruction: 0x4618447b │ │ │ │ - stmib lr!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 4aff5c <__bss_end__@@Base+0x409324> │ │ │ │ - @ instruction: 0x4618447b │ │ │ │ - stmib r8!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcs lr, #27095 @ 0x69d7 │ │ │ │ - ldrbtmi r4, [r9], #-2319 @ 0xfffff6f1 │ │ │ │ - @ instruction: 0xf7ee4608 │ │ │ │ - ldmib r7, {r1, r5, r7, r8, fp, sp, lr, pc}^ │ │ │ │ - stmdbmi sp, {r2, r8, r9, sp} │ │ │ │ - @ instruction: 0x46084479 │ │ │ │ - ldmib sl, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwcs lr, #10711 @ 0x29d7 │ │ │ │ - ldrbtmi r4, [r9], #-2314 @ 0xfffff6f6 │ │ │ │ - @ instruction: 0xf7ee4608 │ │ │ │ - svclt 0x0000e994 │ │ │ │ - ldrtmi r3, [sp], r8, asr #14 │ │ │ │ - svclt 0x0000bd80 │ │ │ │ - andeq sl, r3, lr, asr r8 │ │ │ │ - andeq sl, r3, ip, ror r7 │ │ │ │ - andeq sl, r3, ip, lsl #15 │ │ │ │ - andeq sl, r3, r0, lsr #15 │ │ │ │ - @ instruction: 0x0003a7b2 │ │ │ │ - andeq sl, r3, r8, asr #15 │ │ │ │ - ldrdeq sl, [r3], -lr │ │ │ │ + ldrblt fp, [r8, #840]! @ 0x348 │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00e8f8cc │ │ │ │ + ldmib r0, {r1, r2, r9, sl, lr}^ │ │ │ │ + svccc 0x00017001 │ │ │ │ + @ instruction: 0xf850d419 │ │ │ │ + ldmdblt r4!, {r0, r1, r2, r5, lr} │ │ │ │ + stmdavs r5!, {r0, r1, r4, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe4620 │ │ │ │ + @ instruction: 0x462cffdb │ │ │ │ + ldmdavs r3!, {r0, r2, r5, r6, r8, ip, sp, pc} │ │ │ │ + mvnsle r2, r0, lsl #22 │ │ │ │ + @ instruction: 0xf7fe68a0 │ │ │ │ + stmdavs r5!, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe4620 │ │ │ │ + strtmi pc, [ip], -pc, asr #31 │ │ │ │ + mvnsle r2, r0, lsl #26 │ │ │ │ + svccc 0x000168b0 │ │ │ │ + pop {r0, r2, r5, r6, r7, r9, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7fe40f8 │ │ │ │ + ldrbmi fp, [r0, -r5, asr #31]! │ │ │ │ + mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00e0f8cc │ │ │ │ + stmdacs r3, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ + strcs sp, [r3], #-3361 @ 0xfffff2df │ │ │ │ + strcc r0, [r1], #-100 @ 0xffffff9c │ │ │ │ + ldclle 2, cr4, [fp], #640 @ 0x280 │ │ │ │ + stmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + cdpmi 6, 0, cr4, cr15, cr1, {6} │ │ │ │ + blmi 3dd4f8 <__bss_end__@@Base+0x336958> │ │ │ │ + ldrbtmi r2, [lr], #-388 @ 0xfffffe7c │ │ │ │ + @ instruction: 0x4630447b │ │ │ │ + mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ + andvs r4, r7, r5, lsl #12 │ │ │ │ + movwcs r4, #1610 @ 0x64a │ │ │ │ + orrcs r4, r7, r0, lsr r6 │ │ │ │ + @ instruction: 0xf7fe606c │ │ │ │ + strbmi pc, [r2], -pc, ror #29 @ │ │ │ │ + adcvs r2, r8, r0, lsl #2 │ │ │ │ + stmib r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + pop {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf04f83f8 │ │ │ │ + strcs r0, [r3], #-2316 @ 0xfffff6f4 │ │ │ │ + strb r4, [r0, r8, asr #13]! │ │ │ │ + andeq r5, r3, r6, lsr r4 │ │ │ │ + @ instruction: 0xffffff75 │ │ │ │ + mvnsmi lr, sp, lsr #18 │ │ │ │ + stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0x0c0cebad │ │ │ │ + svceq 0x00e8f8cc │ │ │ │ + strmi r4, [sp], -r6, lsl #12 │ │ │ │ + rscvc lr, r1, r1, lsl #21 │ │ │ │ + ldmdavs r1!, {r4, r7, r9, sl, lr}^ │ │ │ │ + blx ff450df8 <__bss_end__@@Base+0xff3aa258> │ │ │ │ + @ instruction: 0x460f68b3 │ │ │ │ + eormi pc, r1, r3, asr r8 @ │ │ │ │ + and fp, lr, r4, lsl r9 │ │ │ │ + cmnlt r4, r4, lsr #16 │ │ │ │ + addsmi r6, sp, #6488064 @ 0x630000 │ │ │ │ + ldmdavs r3!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ + @ instruction: 0xf8c4b11b │ │ │ │ + pop {r3, pc} │ │ │ │ + stmiavs r0!, {r4, r5, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0xff6af7fe │ │ │ │ + stmdami r9, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + andcs r2, ip, #0, 6 │ │ │ │ + ldrbtmi r2, [r8], #-443 @ 0xfffffe45 │ │ │ │ + mrc2 7, 5, pc, cr2, cr14, {7} │ │ │ │ + @ instruction: 0xf85368b3 │ │ │ │ + stmib r0, {r0, r1, r2, r5, sp}^ │ │ │ │ + @ instruction: 0xf8c02500 │ │ │ │ + @ instruction: 0xf8438008 │ │ │ │ + pop {r0, r1, r2, r5} │ │ │ │ + svclt 0x000081f0 │ │ │ │ + andeq r5, r3, r6, lsr #7 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ + bl feb6bf84 <__bss_end__@@Base+0xfeac53e4> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0x46050ff0 │ │ │ │ + b fe0665c0 <__bss_end__@@Base+0xfdfbfa20> │ │ │ │ + stmdavs r9!, {r0, r5, r6, r7, ip, sp, lr}^ │ │ │ │ + blx fe650e68 <__bss_end__@@Base+0xfe5aa2c8> │ │ │ │ + @ instruction: 0xf85368ab │ │ │ │ + ldmdblt r0, {r0, r5} │ │ │ │ + stmdavs r0, {r0, r2, sp, lr, pc} │ │ │ │ + stmdavs r3, {r3, r4, r8, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xd1fa429c │ │ │ │ + ldclt 8, cr6, [r8, #-512]! @ 0xfffffe00 │ │ │ │ + ldrlt r6, [r0], #-2113 @ 0xfffff7bf │ │ │ │ + @ instruction: 0xdd2e2900 │ │ │ │ + blvs 6d0438 <__bss_end__@@Base+0x629898> │ │ │ │ + andcs r6, r0, r4, lsl #17 │ │ │ │ + blpl 11d0884 <__bss_end__@@Base+0x1129ce4> │ │ │ │ + orreq lr, r1, r4, lsl #22 │ │ │ │ + stccc 8, cr15, [r4, #-324] @ 0xfffffebc │ │ │ │ + andcs fp, r0, #201326592 @ 0xc000000 │ │ │ │ + andcc r6, r1, #1769472 @ 0x1b0000 │ │ │ │ + mvnsle r2, r0, lsl #22 │ │ │ │ + vqrdmulh.s d15, d2, d2 │ │ │ │ + mcr 4, 0, r4, cr7, cr0, {0} │ │ │ │ + @ instruction: 0xeeb83a10 │ │ │ │ + vsub.f64 d7, d22, d7 │ │ │ │ + addmi r6, ip, #7168 @ 0x1c00 │ │ │ │ + cdp 1, 0, cr13, cr7, cr12, {7} │ │ │ │ + @ instruction: 0xeeb80a90 │ │ │ │ + @ instruction: 0xee867be7 │ │ │ │ + vmov.f64 d5, #119 @ 0x3fb80000 1.4375000 │ │ │ │ + vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ + @ instruction: 0xf85d0b00 │ │ │ │ + vadd.f64 d4, d5, d4 │ │ │ │ + vmul.f64 d7, d7, d7 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #22]! │ │ │ │ + blvc 11908d4 <__bss_end__@@Base+0x10e9d34> │ │ │ │ + ldc 7, cr14, [pc, #924] @ 151b4 │ │ │ │ + vmov.f64 d7, #3 @ 0x40180000 2.375 │ │ │ │ + strb r6, [sl, r7, asr #22]! │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ + ... │ │ │ │ + vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ + bl feb77a58 <__bss_end__@@Base+0xfead0eb8> │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + @ instruction: 0x460a0fd0 │ │ │ │ + ldmdbmi lr!, {r2, r9, sl, lr} │ │ │ │ + ldrbtmi r2, [r9], #-1 │ │ │ │ + ldm r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bcs 2efd8 │ │ │ │ + ldc 13, cr13, [pc, #412] @ 14ff0 │ │ │ │ + strcs r8, [r0, #-2872] @ 0xfffff4c8 │ │ │ │ + strtmi r6, [ip], r6, lsr #17 │ │ │ │ + cdp 6, 11, cr4, cr0, cr12, {1} │ │ │ │ + bl 1afb84 <__bss_end__@@Base+0x108fe4> │ │ │ │ + @ instruction: 0xf8500082 │ │ │ │ + blcs 2427c │ │ │ │ + strcc sp, [r1, #-85] @ 0xffffffab │ │ │ │ + ldmdavs fp, {r8, sp} │ │ │ │ + blcs 2127c │ │ │ │ + blx 8966a <__bss_start@@Base+0x2e662> │ │ │ │ + strmi pc, [ip], #769 @ 0x301 │ │ │ │ + bcc fe4506a0 <__bss_end__@@Base+0xfe3a9b00> │ │ │ │ + blvc ffa10968 <__bss_end__@@Base+0xff969dc8> │ │ │ │ + cdp 2, 3, cr4, cr8, cr12, {4} │ │ │ │ + svclt 0x00b88b07 │ │ │ │ + addmi r4, r6, #12, 12 @ 0xc00000 │ │ │ │ + cdp 1, 0, cr13, cr7, cr7, {7} │ │ │ │ + @ instruction: 0xeeb8ca90 │ │ │ │ + vmls.f64 d9, d23, d23 │ │ │ │ + @ instruction: 0xeeb85a90 │ │ │ │ + @ instruction: 0xee89bbe7 │ │ │ │ + stmdbmi r5!, {r0, r1, r3, r8, r9, fp, sp, pc} │ │ │ │ + ldrbtmi r2, [r9], #-1 │ │ │ │ + stm r0, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi r4, [sl], -r3, lsr #18 │ │ │ │ + ldrbtmi r2, [r9], #-1 │ │ │ │ + ldmda sl!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi r4, [r2], -r1, lsr #18 │ │ │ │ + ldrbtmi r2, [r9], #-1 │ │ │ │ + ldmda r4!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r4, r1, pc, lsl r9 │ │ │ │ + mrrc 4, 7, r4, r3, cr9 │ │ │ │ + @ instruction: 0xf7ee2b1a │ │ │ │ + ldmdbmi sp, {r1, r2, r3, r5, r6, fp, sp, lr, pc} │ │ │ │ + blvc 310900 <__bss_end__@@Base+0x269d60> │ │ │ │ + ldrbtmi r2, [r9], #-1 │ │ │ │ + blvc 12d0710 <__bss_end__@@Base+0x1229b70> │ │ │ │ + blcs 610038 <__bss_end__@@Base+0x569498> │ │ │ │ + stmda r2!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blpl 509d0 │ │ │ │ + blvc 290918 <__bss_end__@@Base+0x1e9d78> │ │ │ │ + blvs 509d4 │ │ │ │ + blhi 2501f4 <__bss_end__@@Base+0x1a9654> │ │ │ │ + ldmdbmi r4, {r0, sp} │ │ │ │ + pop {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ + mrc 0, 1, r4, cr7, cr0, {3} │ │ │ │ + vmul.f64 d7, d7, d5 │ │ │ │ + mrrc 11, 0, r7, r3, cr6 │ │ │ │ + @ instruction: 0xf7ee2b17 │ │ │ │ + cdp 8, 11, cr11, cr0, cr11, {2} │ │ │ │ + ldrmi r7, [r9], -r6, asr #22 │ │ │ │ + ldc 7, cr14, [pc, #712] @ 151ec │ │ │ │ + strcs fp, [r0, #-2820] @ 0xfffff4fc │ │ │ │ + cdp 6, 11, cr4, cr0, cr12, {1} │ │ │ │ + vmov.f64 d9, d11 │ │ │ │ + ldr r8, [r8, fp, asr #22]! │ │ │ │ + ... │ │ │ │ + ldrdeq r5, [r3], -r2 │ │ │ │ + andeq r5, r3, sl, lsl #5 │ │ │ │ + muleq r3, sl, r2 │ │ │ │ + andeq r5, r3, lr, lsr #5 │ │ │ │ + andeq r5, r3, r4, asr #5 │ │ │ │ + ldrdeq r5, [r3], -r6 │ │ │ │ + ldrdeq r5, [r3], -r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ - blmi 540bdc <__bss_end__@@Base+0x499fa4> │ │ │ │ + blmi 540b64 <__bss_end__@@Base+0x499fc4> │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ tstmi r3, #0, 6 │ │ │ │ ldmdbmi r2, {r1, r2, r8, ip, lr, pc} │ │ │ │ movwge r4, #58489 @ 0xe479 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ andscs r2, r8, #0, 6 │ │ │ │ stmdami lr, {r0, r3, r5, r8, sp} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldrshtvs pc, [r8], #-197 @ 0xffffff3b @ │ │ │ │ + @ instruction: 0x6078fd9d │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs r9!, {r1, r3, r4, sp, lr}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #18881 @ 0x49c1 │ │ │ │ @ instruction: 0x4618687b │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - blcc fe6c7828 <__bss_end__@@Base+0xfe620bf0> │ │ │ │ + blcc fe6c77b0 <__bss_end__@@Base+0xfe620c10> │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq r7, r4, r4, lsr #19 │ │ │ │ - muleq r4, r8, r9 │ │ │ │ - @ instruction: 0x0003a7b0 │ │ │ │ + andeq r7, r4, r4, lsl #19 │ │ │ │ + andeq r7, r4, r8, ror r9 │ │ │ │ + andeq sl, r3, r8, lsl r7 │ │ │ │ svcmi 0x00b0e92d │ │ │ │ svcge 0x0000b084 │ │ │ │ @ instruction: 0x4619463b │ │ │ │ @ instruction: 0xf7ee2001 │ │ │ │ - ldmib r7, {r2, r3, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r2, r5, r8, fp, sp, lr, pc}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf6c3414a │ │ │ │ - blx 616c2 <__bss_start@@Base+0x6622> │ │ │ │ + blx 6164a <__bss_start@@Base+0x6642> │ │ │ │ tstpcs r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ vst3.8 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf6c3414a │ │ │ │ - blx fe8a16d6 <__bss_end__@@Base+0xfe7faa9e> │ │ │ │ + blx fe8a165e <__bss_end__@@Base+0xfe7faabe> │ │ │ │ stmdbne r3, {r0, r8, sl, lr}^ │ │ │ │ ldmvs fp!, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x469817da │ │ │ │ - bl 526ac0 <__bss_end__@@Base+0x47fe88> │ │ │ │ - bl 11578a0 <__bss_end__@@Base+0x10b0c68> │ │ │ │ + bl 526a48 <__bss_end__@@Base+0x47fea8> │ │ │ │ + bl 1157828 <__bss_end__@@Base+0x10b0c88> │ │ │ │ ldrbmi r0, [r2], -r9, lsl #22 │ │ │ │ @ instruction: 0x4610465b │ │ │ │ @ instruction: 0x37104619 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ strlt r8, [r0, #4016] @ 0xfb0 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 2f10c │ │ │ │ + blcs 2f094 │ │ │ │ ldmdavs fp!, {r1, r3, r8, ip, lr, pc}^ │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ and r2, r0, r2, lsl #6 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ movsmi lr, #737280 @ 0xb4000 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 2f13c │ │ │ │ + blcs 2f0c4 │ │ │ │ ldmdavs fp!, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - bne fe11dcec <__bss_end__@@Base+0xfe0770b4> │ │ │ │ + bne fe11dc74 <__bss_end__@@Base+0xfe0770d4> │ │ │ │ streq lr, [r3, #-2913] @ 0xfffff49f │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - bl 51dd00 <__bss_end__@@Base+0x4770c8> │ │ │ │ - bl 11570fc <__bss_end__@@Base+0x10b04c4> │ │ │ │ + bl 51dc88 <__bss_end__@@Base+0x4770e8> │ │ │ │ + bl 1157084 <__bss_end__@@Base+0x10b04e4> │ │ │ │ ldmdavs fp!, {r0, r1, r8, fp}^ │ │ │ │ stmdbhi r4, {r0, r1, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x0000e000 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ movshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00b0e92d │ │ │ │ svcge 0x0000b084 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ movwcs lr, #18899 @ 0x49d3 │ │ │ │ movwcs lr, #10695 @ 0x29c7 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xff88f7ff │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - bne fe11dd38 <__bss_end__@@Base+0xfe077100> │ │ │ │ + bne fe11dcc0 <__bss_end__@@Base+0xfe077120> │ │ │ │ streq lr, [r3, #-2913] @ 0xfffff49f │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ - beq 14fd84 <__bss_end__@@Base+0xa914c> │ │ │ │ - bleq 18fe4c <__bss_end__@@Base+0xe9214> │ │ │ │ - blge cf860 <__bss_end__@@Base+0x28c28> │ │ │ │ + beq 14fd0c <__bss_end__@@Base+0xa916c> │ │ │ │ + bleq 18fdd4 <__bss_end__@@Base+0xe9234> │ │ │ │ + blge cf7e8 <__bss_end__@@Base+0x28c48> │ │ │ │ vst2. {d22-d23}, [pc :256], sl │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ - blx e1fba <__bss_end__@@Base+0x3b382> │ │ │ │ + blx e1f42 <__bss_end__@@Base+0x3b3a2> │ │ │ │ ldmvs fp!, {r1, r9, ip, sp, lr, pc} │ │ │ │ - blx 5d55a <__bss_start@@Base+0x24ba> │ │ │ │ + blx 5d4e2 <__bss_start@@Base+0x24da> │ │ │ │ ldrmi pc, [sl], #-771 @ 0xfffffcfd │ │ │ │ vst2.32 {d22-d23}, [pc :256], r9 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ - blx fe861fd2 <__bss_end__@@Base+0xfe7bb39a> │ │ │ │ - bl b7578 <__bss_end__@@Base+0x10940> │ │ │ │ + blx fe861f5a <__bss_end__@@Base+0xfe7bb3ba> │ │ │ │ + bl b7500 <__bss_end__@@Base+0x10960> │ │ │ │ ldrmi r0, [r9], r9, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2823 @ 0xfffff4f9 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - blx fead1250 <__bss_end__@@Base+0xfea2a618> │ │ │ │ + blx fead11d8 <__bss_end__@@Base+0xfea2a638> │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svchi 0x00b0e8bd │ │ │ │ - andeq r7, r4, lr, lsl #16 │ │ │ │ + andeq r7, r4, lr, ror #15 │ │ │ │ @ instruction: 0xb082b5b0 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4602ffb3 │ │ │ │ @ instruction: 0xf512460b │ │ │ │ @ instruction: 0xf14374fa │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r0 │ │ │ │ @@ -18161,15 +18156,15 @@ │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ ldmdane r4, {r0, r1, r2, r8}^ │ │ │ │ streq pc, [r0, #-323] @ 0xfffffebd │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 1ad12d0 <__bss_end__@@Base+0x1a2a698> │ │ │ │ + blx 1ad1258 <__bss_end__@@Base+0x1a2a6b8> │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ movwcs lr, #10695 @ 0x29c7 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ ldmvs fp!, {r0, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf06fe001 │ │ │ │ @@ -18180,151 +18175,151 @@ │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f6879 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ svclt 0x00002304 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 1533c0 <__bss_end__@@Base+0xac788> │ │ │ │ + blvc 153348 <__bss_end__@@Base+0xac7a8> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ vstrle d2, [r8, #-0] │ │ │ │ vst2.16 {d22-d23}, [pc :256], fp │ │ │ │ - blx b1c4e <__bss_end__@@Base+0xb016> │ │ │ │ + blx b1bd6 <__bss_end__@@Base+0xb036> │ │ │ │ ldrmi pc, [r8], -r3, lsl #6 │ │ │ │ - svc 0x0056f7ed │ │ │ │ + svc 0x006cf7ed │ │ │ │ svclt 0x0000e000 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - ble 21fe88 <__bss_end__@@Base+0x179250> │ │ │ │ + ble 21fe10 <__bss_end__@@Base+0x179270> │ │ │ │ ldrbtmi r4, [fp], #-2895 @ 0xfffff4b1 │ │ │ │ stmdbmi pc, {r3, r5, r6, r9, sp}^ @ │ │ │ │ stmdami pc, {r0, r3, r4, r5, r6, sl, lr}^ @ │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - ldmdavs fp!, {r1, r2, r3, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - blcs 2f50c │ │ │ │ - blmi 134bac4 <__bss_end__@@Base+0x12a4e8c> │ │ │ │ + ldmdavs fp!, {r2, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + blcs 2f494 │ │ │ │ + blmi 134ba4c <__bss_end__@@Base+0x12a4eac> │ │ │ │ rsbcs r4, r9, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2379 @ 0xfffff6b5 │ │ │ │ ldrbtmi r4, [r8], #-2123 @ 0xfffff7b5 │ │ │ │ - svc 0x0020f7ed │ │ │ │ + svc 0x0036f7ed │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ stcle 2, cr4, [r8, #-616] @ 0xfffffd98 │ │ │ │ ldrbtmi r4, [fp], #-2887 @ 0xfffff4b9 │ │ │ │ stmdbmi r7, {r1, r3, r5, r6, r9, sp}^ │ │ │ │ stmdami r7, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - ldmdavs fp!, {r1, r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r3, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sl], #-2203 @ 0xfffff765 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ mulle r8, sl, r2 │ │ │ │ ldrbtmi r4, [fp], #-2881 @ 0xfffff4bf │ │ │ │ stmdbmi r1, {r0, r1, r3, r5, r6, r9, sp}^ │ │ │ │ stmdami r1, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - ldmdavs fp!, {r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - blcs 2f868 │ │ │ │ + ldmdavs fp!, {r1, r2, r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + blcs 2f7f0 │ │ │ │ ldmdavs fp!, {r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4619695b │ │ │ │ - blx 5df6e <__bss_start@@Base+0x2ece> │ │ │ │ + blx 5def6 <__bss_start@@Base+0x2eee> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - blcs 2f480 │ │ │ │ - blmi e49738 <__bss_end__@@Base+0xda2b00> │ │ │ │ + blcs 2f408 │ │ │ │ + blmi e496c0 <__bss_end__@@Base+0xda2b20> │ │ │ │ rsbcs r4, ip, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2359 @ 0xfffff6c9 │ │ │ │ ldrbtmi r4, [r8], #-2103 @ 0xfffff7c9 │ │ │ │ - cdp 7, 14, cr15, cr6, cr13, {7} │ │ │ │ + cdp 7, 15, cr15, cr12, cr13, {7} │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - blle 51ff30 <__bss_end__@@Base+0x4792f8> │ │ │ │ - bvs 16af520 <__bss_end__@@Base+0x16088e8> │ │ │ │ + blle 51feb8 <__bss_end__@@Base+0x479318> │ │ │ │ + bvs 16af4a8 <__bss_end__@@Base+0x1608908> │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdavs fp, {r0, r1, r4, sl, lr}^ │ │ │ │ tstle r8, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2862 @ 0xfffff4d2 │ │ │ │ stmdbmi lr!, {r0, r2, r3, r5, r6, r9, sp} │ │ │ │ stmdami lr!, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - ldmdavs fp!, {r1, r2, r3, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - blcs 2facc │ │ │ │ + ldmdavs fp!, {r2, r5, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + blcs 2fa54 │ │ │ │ ldmdavs fp!, {r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x461969db │ │ │ │ - blx 5dfd2 <__bss_start@@Base+0x2f32> │ │ │ │ + blx 5df5a <__bss_start@@Base+0x2f52> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ - blcs 2f4e4 │ │ │ │ - blmi 98939c <__bss_end__@@Base+0x8e2764> │ │ │ │ + blcs 2f46c │ │ │ │ + blmi 989324 <__bss_end__@@Base+0x8e2784> │ │ │ │ rsbcs r4, lr, #2063597568 @ 0x7b000000 │ │ │ │ ldrbtmi r4, [r9], #-2340 @ 0xfffff6dc │ │ │ │ ldrbtmi r4, [r8], #-2084 @ 0xfffff7dc │ │ │ │ - cdp 7, 11, cr15, cr4, cr13, {7} │ │ │ │ - bvs 6ef57c <__bss_end__@@Base+0x648944> │ │ │ │ - blle 51ff94 <__bss_end__@@Base+0x47935c> │ │ │ │ - bvs 16af584 <__bss_end__@@Base+0x160894c> │ │ │ │ - bvs 6ef588 <__bss_end__@@Base+0x648950> │ │ │ │ + cdp 7, 12, cr15, cr10, cr13, {7} │ │ │ │ + bvs 6ef504 <__bss_end__@@Base+0x648964> │ │ │ │ + blle 51ff1c <__bss_end__@@Base+0x47937c> │ │ │ │ + bvs 16af50c <__bss_end__@@Base+0x160896c> │ │ │ │ + bvs 6ef510 <__bss_end__@@Base+0x648970> │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdavs fp, {r0, r1, r4, sl, lr}^ │ │ │ │ andle r2, r8, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2843 @ 0xfffff4e5 │ │ │ │ ldmdbmi fp, {r0, r1, r2, r3, r5, r6, r9, sp} │ │ │ │ ldmdami fp, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - svclt 0x0000ee9c │ │ │ │ + svclt 0x0000eeb2 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq sl, r3, r2, asr #17 │ │ │ │ - andeq sl, r3, r4, lsr #10 │ │ │ │ - andeq sl, r3, ip, lsr #10 │ │ │ │ - andeq sl, r3, r8, lsr #17 │ │ │ │ - andeq sl, r3, sl, lsl #10 │ │ │ │ - andeq sl, r3, sl, lsr #10 │ │ │ │ - andeq sl, r3, sl, lsl #17 │ │ │ │ - andeq sl, r3, ip, ror #9 │ │ │ │ - andeq sl, r3, r4, lsr #10 │ │ │ │ - andeq sl, r3, r6, ror #16 │ │ │ │ - andeq sl, r3, r8, asr #9 │ │ │ │ - andeq sl, r3, r4, lsr #10 │ │ │ │ - andeq sl, r3, r4, lsr r8 │ │ │ │ - muleq r3, r6, r4 │ │ │ │ - andeq sl, r3, sl, lsr #10 │ │ │ │ - andeq sl, r3, r2, lsl #16 │ │ │ │ - andeq sl, r3, r4, ror #8 │ │ │ │ - andeq sl, r3, r4, asr #10 │ │ │ │ - ldrdeq sl, [r3], -r0 │ │ │ │ - andeq sl, r3, r2, lsr r4 │ │ │ │ - andeq sl, r3, sl, asr r5 │ │ │ │ - muleq r3, lr, r7 │ │ │ │ - andeq sl, r3, r0, lsl #8 │ │ │ │ - andeq sl, r3, r4, ror r5 │ │ │ │ + andeq sl, r3, r6, lsr r8 │ │ │ │ + muleq r3, r8, r4 │ │ │ │ + andeq sl, r3, r0, lsr #9 │ │ │ │ + andeq sl, r3, ip, lsl r8 │ │ │ │ + andeq sl, r3, lr, ror r4 │ │ │ │ + muleq r3, lr, r4 │ │ │ │ + strdeq sl, [r3], -lr │ │ │ │ + andeq sl, r3, r0, ror #8 │ │ │ │ + muleq r3, r8, r4 │ │ │ │ + ldrdeq sl, [r3], -sl @ │ │ │ │ + andeq sl, r3, ip, lsr r4 │ │ │ │ + muleq r3, r8, r4 │ │ │ │ + andeq sl, r3, r8, lsr #15 │ │ │ │ + andeq sl, r3, sl, lsl #8 │ │ │ │ + muleq r3, lr, r4 │ │ │ │ + andeq sl, r3, r6, ror r7 │ │ │ │ + ldrdeq sl, [r3], -r8 │ │ │ │ + @ instruction: 0x0003a4b8 │ │ │ │ + andeq sl, r3, r4, asr #14 │ │ │ │ + andeq sl, r3, r6, lsr #7 │ │ │ │ + andeq sl, r3, lr, asr #9 │ │ │ │ + andeq sl, r3, r2, lsl r7 │ │ │ │ + andeq sl, r3, r4, ror r3 │ │ │ │ + andeq sl, r3, r8, ror #9 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ rscsvs r6, fp, fp, ror r8 │ │ │ │ - blcs 2f824 │ │ │ │ + blcs 2f7ac │ │ │ │ ldmvs r8!, {r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xff1cf7ff │ │ │ │ - bvs 16ef830 <__bss_end__@@Base+0x1648bf8> │ │ │ │ + bvs 16ef7b8 <__bss_end__@@Base+0x1648c18> │ │ │ │ @ instruction: 0xf7fe4618 │ │ │ │ - and pc, r0, r1, lsl #23 │ │ │ │ + and pc, r0, r9, lsr #24 │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ - blmi 6c105c <__bss_end__@@Base+0x61a424> │ │ │ │ + blmi 6c0fe4 <__bss_end__@@Base+0x61a444> │ │ │ │ eorcs r4, ip, #2063597568 @ 0x7b000000 │ │ │ │ ldmdami r9, {r0, r2, r3, r4, r5, r6, r8, sp} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - rsbsvs pc, r8, r1, asr #21 │ │ │ │ + rsbsvs pc, r8, r9, ror #22 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ sbcsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f687b │ │ │ │ @@ -18340,143 +18335,143 @@ │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ addsvs r2, sl, #0, 4 │ │ │ │ @ instruction: 0x4618687b │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffc9 │ │ │ │ - andeq sl, r3, r0, asr r3 │ │ │ │ + andeq sl, r3, r4, asr #5 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x46184413 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15365c <__bss_end__@@Base+0xaca24> │ │ │ │ + blvc 1535e4 <__bss_end__@@Base+0xaca44> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b083 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0x4618685b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 153674 <__bss_end__@@Base+0xaca3c> │ │ │ │ + blvc 1535fc <__bss_end__@@Base+0xaca5c> │ │ │ │ strlt r4, [r0], #1904 @ 0x770 │ │ │ │ svcge 0x0000b087 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldceq 8, cr6, [fp], {59} @ 0x3b │ │ │ │ cmnvs fp, fp, lsl r4 │ │ │ │ addslt r6, fp, #3866624 @ 0x3b0000 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ - blle 120120 <__bss_end__@@Base+0x794e8> │ │ │ │ + blle 1200a8 <__bss_end__@@Base+0x79508> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #950272 @ 0xe8000 │ │ │ │ movwcs sp, #2817 @ 0xb01 │ │ │ │ ldmdavs fp!, {r0, r2, r4, sp, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ - blx 5d99a <__bss_start@@Base+0x28fa> │ │ │ │ + blx 5d922 <__bss_start@@Base+0x291a> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ mulle r1, sl, r2 │ │ │ │ and r2, r6, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, ip, lsl #14 │ │ │ │ - blvc 1536d8 <__bss_end__@@Base+0xacaa0> │ │ │ │ + blvc 153660 <__bss_end__@@Base+0xacac0> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b086 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ - blcs 2f660 │ │ │ │ + blcs 2f5e8 │ │ │ │ movwcs sp, #265 @ 0x109 │ │ │ │ ldrbtmi r4, [sl], #-2597 @ 0xfffff5db │ │ │ │ stmdami r5!, {r0, r1, r3, r5, r7, r8, sp} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - @ instruction: 0xf7edf951 │ │ │ │ - ldmdavs fp!, {r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7edfd45 │ │ │ │ + ldmdavs fp!, {r2, r4, r5, r6, r7, sl, fp, sp, lr, pc} │ │ │ │ ldreq r0, [fp], #-3099 @ 0xfffff3e5 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr} │ │ │ │ teqvs fp, fp @ │ │ │ │ - blcs 2fa88 │ │ │ │ + blcs 2fa10 │ │ │ │ ldmdavs fp!, {r2, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - blle 266010 <__bss_end__@@Base+0x1bf3d8> │ │ │ │ - bmi 6de1ac <__bss_end__@@Base+0x637574> │ │ │ │ + blle 265f98 <__bss_end__@@Base+0x1bf3f8> │ │ │ │ + bmi 6de134 <__bss_end__@@Base+0x637594> │ │ │ │ @ instruction: 0x21af447a │ │ │ │ ldrbtmi r4, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ - @ instruction: 0xf938f7fd │ │ │ │ - stcl 7, cr15, [r6], {237} @ 0xed │ │ │ │ - bvs 16af7ac <__bss_end__@@Base+0x1608b74> │ │ │ │ + stc2 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ + ldcl 7, cr15, [sl], {237} @ 0xed │ │ │ │ + bvs 16af734 <__bss_end__@@Base+0x1608b94> │ │ │ │ tstcs r8, fp, lsr r9 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ rscsvs r4, fp, r3, lsl r4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ - bmi 49e1d8 <__bss_end__@@Base+0x3f75a0> │ │ │ │ + bmi 49e160 <__bss_end__@@Base+0x3f75c0> │ │ │ │ @ instruction: 0x21b2447a │ │ │ │ ldrbtmi r4, [r8], #-2065 @ 0xfffff7ef │ │ │ │ - @ instruction: 0xf922f7fd │ │ │ │ - ldc 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ + ldc2 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ + stcl 7, cr15, [r4], {237} @ 0xed │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, sl, #1998848 @ 0x1e8000 │ │ │ │ movwcs sp, #9 │ │ │ │ ldrbtmi r4, [sl], #-2572 @ 0xfffff5f4 │ │ │ │ stmdami ip, {r2, r4, r5, r7, r8, sp} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - @ instruction: 0xf7edf913 │ │ │ │ - ldmvs fp!, {r1, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7edfd07 │ │ │ │ + ldmvs fp!, {r1, r2, r4, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - strdeq sl, [r3], -sl @ │ │ │ │ - andeq sl, r3, r4, lsr r2 │ │ │ │ - andeq sl, r3, ip, ror #7 │ │ │ │ - andeq sl, r3, r2, lsl #4 │ │ │ │ - strdeq sl, [r3], -r0 │ │ │ │ - ldrdeq sl, [r3], -r6 │ │ │ │ - andeq sl, r3, lr, ror #7 │ │ │ │ - @ instruction: 0x0003a1b8 │ │ │ │ + andeq sl, r3, lr, ror #6 │ │ │ │ + andeq sl, r3, r8, lsr #3 │ │ │ │ + andeq sl, r3, r0, ror #6 │ │ │ │ + andeq sl, r3, r6, ror r1 │ │ │ │ + andeq sl, r3, r4, ror #6 │ │ │ │ + andeq sl, r3, sl, asr #2 │ │ │ │ + andeq sl, r3, r2, ror #6 │ │ │ │ + andeq sl, r3, ip, lsr #2 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs r9!, {r0, r3, r4, r5, sp, lr} │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603ff92 │ │ │ │ @ instruction: 0x4618695b │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b084 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 2fdc8 │ │ │ │ + blcs 2fd50 │ │ │ │ movwcs sp, #2561 @ 0xa01 │ │ │ │ ldmdavs fp!, {r1, r2, r4, r6, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x461969db │ │ │ │ - blx 5e2d2 <__bss_start@@Base+0x3232> │ │ │ │ + blx 5e25a <__bss_start@@Base+0x3252> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ - blcs 2faf0 │ │ │ │ + blcs 2fa78 │ │ │ │ ldmdavs fp!, {r0, r1, r9, fp, ip, lr, pc}^ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp!, {r1, r3, r4, r9, sp, lr}^ │ │ │ │ - blcs 2fd00 │ │ │ │ + blcs 2fc88 │ │ │ │ ldmvs fp!, {r4, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r8, sp, lr}^ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldrsb r6, [r7], -sl │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrshvs r6, [sl], #139 @ 0x8b │ │ │ │ @ instruction: 0xf04f68fb │ │ │ │ @ instruction: 0x611a32ff │ │ │ │ - bvs 16af8b8 <__bss_end__@@Base+0x1608c80> │ │ │ │ + bvs 16af840 <__bss_end__@@Base+0x1608ca0> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ tstvs sl, r2, lsl r8 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ orrsvs r6, sl, fp, ror r8 │ │ │ │ @@ -18491,77 +18486,77 @@ │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ @ instruction: 0x4603fedf │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ - blcs 2fe94 │ │ │ │ + blcs 2fe1c │ │ │ │ movwcs sp, #2825 @ 0xb09 │ │ │ │ ldrbtmi r4, [sl], #-2637 @ 0xfffff5b3 │ │ │ │ stmdami sp, {r5, r6, r7, r8, sp}^ │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - @ instruction: 0xf7edf877 │ │ │ │ - ldmdavs fp!, {r1, r2, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7edfc6b │ │ │ │ + ldmdavs fp!, {r1, r3, r4, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf5b3681b │ │ │ │ - blle 2a5554 <__bss_end__@@Base+0x1fe91c> │ │ │ │ + blle 2a54dc <__bss_end__@@Base+0x1fe93c> │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbtmi r4, [sl], #-2628 @ 0xfffff5bc │ │ │ │ stmdami r4, {r2, r5, r6, r7, r8, sp}^ │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - @ instruction: 0xf7edf861 │ │ │ │ - ldmdavs fp!, {r4, r5, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7edfc55 │ │ │ │ + ldmdavs fp!, {r2, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ svceq 0x00d9681b │ │ │ │ subsne r4, fp, fp, lsl #8 │ │ │ │ @ instruction: 0xf5034413 │ │ │ │ rscsvs r7, fp, sl, ror r3 │ │ │ │ @ instruction: 0xf5b368fb │ │ │ │ stcle 15, cr3, [r2, #-512] @ 0xfffffe00 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ - blx 5dbfa <__bss_start@@Base+0x2b5a> │ │ │ │ + blx 5db82 <__bss_start@@Base+0x2b7a> │ │ │ │ mvncs pc, r3, lsl #6 │ │ │ │ ldrbtmi r4, [r8], #-2101 @ 0xfffff7cb │ │ │ │ - blx e5379c <__bss_end__@@Base+0xdacb64> │ │ │ │ + blx ff853724 <__bss_end__@@Base+0xff7acb84> │ │ │ │ ldmdavs fp!, {r1, r9, sl, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, sp, lr}^ │ │ │ │ @ instruction: 0x601a68fa │ │ │ │ - bvs 16af9a0 <__bss_end__@@Base+0x1608d68> │ │ │ │ + bvs 16af928 <__bss_end__@@Base+0x1608d88> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ adcsvs r4, fp, r3, lsl r4 │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x601a68bb │ │ │ │ andcs r6, r1, #12255232 @ 0xbb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, sp, lr} │ │ │ │ cmpvs sl, sl, lsr r8 │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - ble 4203e8 <__bss_end__@@Base+0x3797b0> │ │ │ │ + ble 420370 <__bss_end__@@Base+0x3797d0> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ cmpvs sl, fp, ror r8 │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ orrsvs r6, sl, fp, ror r8 │ │ │ │ @ instruction: 0xf04f68bb │ │ │ │ ldrshvs r3, [sl], #47 @ 0x2f │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x611a68bb │ │ │ │ ldmdavs fp!, {r0, r1, r2, r4, sp, lr, pc}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r9, fp, sp, lr} │ │ │ │ @ instruction: 0x461968db │ │ │ │ - blx 5e482 <__bss_start@@Base+0x33e2> │ │ │ │ + blx 5e40a <__bss_start@@Base+0x3402> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr} │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ @@ -18571,19 +18566,19 @@ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sl, fp, ip}^ │ │ │ │ ldmdavs r8!, {r1, r3, r4, r6, r7, sp, lr}^ │ │ │ │ ldc2 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf7ff68b8 │ │ │ │ @ instruction: 0x4603fe39 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, r2, lsl r3 │ │ │ │ - andeq sl, r3, r0, lsl #1 │ │ │ │ - andeq sl, r3, sl, lsr r3 │ │ │ │ - andeq sl, r3, r4, asr r0 │ │ │ │ - andeq sl, r3, r6, lsl r0 │ │ │ │ + andeq sl, r3, r6, lsl #5 │ │ │ │ + strdeq r9, [r3], -r4 │ │ │ │ + andeq sl, r3, lr, lsr #5 │ │ │ │ + andeq r9, r3, r8, asr #31 │ │ │ │ + andeq r9, r3, sl, lsl #31 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ mcr2 7, 3, pc, cr13, cr15, {7} @ │ │ │ │ ldmdbvs fp!, {r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ cmpvs sl, sl, ror r8 │ │ │ │ @@ -18600,67 +18595,67 @@ │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstvs sl, fp, ror r8 │ │ │ │ andcs r6, r0, #16449536 @ 0xfb0000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf503689b │ │ │ │ ldmvs fp!, {r7, r9, ip, sp}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ - blcs 2fb48 │ │ │ │ + blcs 2fad0 │ │ │ │ ldmvs fp!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ addcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ - blcs 2fd58 │ │ │ │ + blcs 2fce0 │ │ │ │ ldmvs fp!, {r0, r2, r3, r4, r9, fp, ip, lr, pc}^ │ │ │ │ - blcs 2fc60 │ │ │ │ + blcs 2fbe8 │ │ │ │ ldmdavs fp!, {r3, r9, fp, ip, lr, pc}^ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ eors r6, sp, sl, asr r1 │ │ │ │ - bvs 16afaf8 <__bss_end__@@Base+0x1608ec0> │ │ │ │ + bvs 16afa80 <__bss_end__@@Base+0x1608ee0> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf04f4413 │ │ │ │ @ instruction: 0x611a32ff │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ orrsvs r6, sl, fp, ror r8 │ │ │ │ ldmvs fp!, {r2, r3, r5, sp, lr, pc}^ │ │ │ │ - blcs 2fc9c │ │ │ │ + blcs 2fc24 │ │ │ │ ldmvs fp!, {r4, r9, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4619691b │ │ │ │ - blx 5e5aa <__bss_start@@Base+0x350a> │ │ │ │ + blx 5e532 <__bss_start@@Base+0x352a> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrsb r6, [r7], -sl │ │ │ │ - bvs 16afb44 <__bss_end__@@Base+0x1608f0c> │ │ │ │ + bvs 16afacc <__bss_end__@@Base+0x1608f2c> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ tstvs sl, r2, lsl r9 │ │ │ │ - bvs 16afb5c <__bss_end__@@Base+0x1608f24> │ │ │ │ + bvs 16afae4 <__bss_end__@@Base+0x1608f44> │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldrsbvs r6, [sl], #130 @ 0x82 │ │ │ │ - bvs 6efb74 <__bss_end__@@Base+0x648f3c> │ │ │ │ - ble 22058c <__bss_end__@@Base+0x179954> │ │ │ │ + bvs 6efafc <__bss_end__@@Base+0x648f5c> │ │ │ │ + ble 220514 <__bss_end__@@Base+0x179974> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ andsvs r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - bvs 6afb84 <__bss_end__@@Base+0x608f4c> │ │ │ │ + bvs 6afb0c <__bss_end__@@Base+0x608f6c> │ │ │ │ bicsvs r6, sl, fp, ror r8 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46196a1b │ │ │ │ - blx 5e60e <__bss_start@@Base+0x356e> │ │ │ │ + blx 5e596 <__bss_start@@Base+0x358e> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r9, sp, lr}^ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ @@ -18670,141 +18665,141 @@ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sl, fp, ip}^ │ │ │ │ ldmdavs r8!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ mcrr2 7, 15, pc, ip, cr15 @ │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6efbe0 <__bss_end__@@Base+0xfe648fa8> │ │ │ │ + bvs fe6efb68 <__bss_end__@@Base+0xfe648fc8> │ │ │ │ andle r2, sl, r0, lsl #22 │ │ │ │ - bmi 59e5fc <__bss_end__@@Base+0x4f79c4> │ │ │ │ + bmi 59e584 <__bss_end__@@Base+0x4f79e4> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ ldmdami r5, {r0, r1, r2, r4, r5, r8, ip} │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7edff0f │ │ │ │ - ldmdavs fp!, {r1, r2, r3, r4, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fd4478 │ │ │ │ + @ instruction: 0xf7edfb03 │ │ │ │ + ldmdavs fp!, {r1, r4, r5, r7, r9, fp, sp, lr, pc}^ │ │ │ │ addsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - ble 16061c <__bss_end__@@Base+0xb99e4> │ │ │ │ + ble 1605a4 <__bss_end__@@Base+0xb9a04> │ │ │ │ @ instruction: 0xf04f687b │ │ │ │ @ instruction: 0x611a32ff │ │ │ │ ands r2, r1, r0, lsl #6 │ │ │ │ - bvs 16afc18 <__bss_end__@@Base+0x1608fe0> │ │ │ │ + bvs 16afba0 <__bss_end__@@Base+0x1609000> │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ tstcs r8, #26214400 @ 0x1900000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ rscsvs r4, fp, r3, lsl r4 │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstvs sl, fp, ror r8 │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ strmi pc, [r3], -r1, asr #26 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, r8, lsr #1 │ │ │ │ - @ instruction: 0x00039db0 │ │ │ │ + andeq sl, r3, ip, lsl r0 │ │ │ │ + andeq r9, r3, r4, lsr #26 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6efc54 <__bss_end__@@Base+0xfe64901c> │ │ │ │ + bvs fe6efbdc <__bss_end__@@Base+0xfe64903c> │ │ │ │ tstle sl, r0, lsl #22 │ │ │ │ - bmi 4de670 <__bss_end__@@Base+0x437a38> │ │ │ │ + bmi 4de5f8 <__bss_end__@@Base+0x437a58> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ ldmdami r2, {r0, r1, r2, r6, r8, ip} │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7edfed5 │ │ │ │ - ldmdavs fp!, {r2, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blcs 2fef4 │ │ │ │ + @ instruction: 0xf7fd4478 │ │ │ │ + @ instruction: 0xf7edfac9 │ │ │ │ + ldmdavs fp!, {r3, r4, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + blcs 2fe7c │ │ │ │ movwcs sp, #2561 @ 0xa01 │ │ │ │ ldmdavs fp!, {r0, r4, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4619691b │ │ │ │ - blx 5e6fe <__bss_start@@Base+0x365e> │ │ │ │ + blx 5e686 <__bss_start@@Base+0x367e> │ │ │ │ ldrmi pc, [r3], #-771 @ 0xfffffcfd │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmvs r8!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - muleq r3, r4, r0 │ │ │ │ - andeq r9, r3, ip, lsr sp │ │ │ │ + andeq sl, r3, r8 │ │ │ │ + @ instruction: 0x00039cb0 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - bvs fe6efcbc <__bss_end__@@Base+0xfe649084> │ │ │ │ + bvs fe6efc44 <__bss_end__@@Base+0xfe6490a4> │ │ │ │ tstle sl, r0, lsl #22 │ │ │ │ - bmi 21e6d8 <__bss_end__@@Base+0x177aa0> │ │ │ │ + bmi 21e660 <__bss_end__@@Base+0x177ac0> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ stmdami r7, {r0, r2, r4, r6, r8, ip} │ │ │ │ - @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7edfea1 │ │ │ │ - ldmdavs fp!, {r4, r5, r9, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fd4478 │ │ │ │ + @ instruction: 0xf7edfa95 │ │ │ │ + ldmdavs fp!, {r2, r6, r9, fp, sp, lr, pc}^ │ │ │ │ addsvs r2, sl, #0, 4 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, r0, rrx │ │ │ │ ldrdeq r9, [r3], -r4 │ │ │ │ + andeq r9, r3, r8, asr #24 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ strmi sl, [r3], -r0, lsl #30 │ │ │ │ ldmhi fp!, {r0, r1, r3, r4, r5, r6, r7, pc}^ │ │ │ │ smladcc ip, r8, r6, r4 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0x4618687b │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 153ca0 <__bss_end__@@Base+0xad068> │ │ │ │ + blvc 153c28 <__bss_end__@@Base+0xad088> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b084 │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ andcs r6, r1, #122 @ 0x7a │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bl b53af8 <__bss_end__@@Base+0xaacec0> │ │ │ │ - blcs 27354 │ │ │ │ + bl 10d3a80 <__bss_end__@@Base+0x102cee0> │ │ │ │ + blcs 272dc │ │ │ │ ldmvs sl!, {r1, r2, ip, lr, pc}^ │ │ │ │ - blmi 12fd34 <__bss_end__@@Base+0x890fc> │ │ │ │ + blmi 12fcbc <__bss_end__@@Base+0x8911c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - mcr2 7, 7, pc, cr4, cr12, {7} @ │ │ │ │ + blx ff653ad4 <__bss_end__@@Base+0xff5acf34> │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, ip │ │ │ │ + andeq r9, r3, r0, lsl #31 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, sp, lr}^ │ │ │ │ - ble 260778 <__bss_end__@@Base+0x1b9b40> │ │ │ │ - bmi 62fd68 <__bss_end__@@Base+0x589130> │ │ │ │ + ble 260700 <__bss_end__@@Base+0x1b9b60> │ │ │ │ + bmi 62fcf0 <__bss_end__@@Base+0x589150> │ │ │ │ cmpcs sp, sl, ror r4 │ │ │ │ ldrbtmi r4, [r8], #-2071 @ 0xfffff7e9 │ │ │ │ - mrc2 7, 2, pc, cr0, cr12, {7} │ │ │ │ - ldmib lr, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 2fd7c │ │ │ │ + blx 1153b04 <__bss_end__@@Base+0x10acf64> │ │ │ │ + ldmib r2!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 2fd04 │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ andcs r6, r1, #12255232 @ 0xbb0000 │ │ │ │ @ instruction: 0xf7ed6838 │ │ │ │ - @ instruction: 0x4603ecba │ │ │ │ + strmi lr, [r3], -sl, asr #25 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ed68b8 │ │ │ │ - strmi lr, [r3], -ip, ror #22 │ │ │ │ + strmi lr, [r3], -r4, lsl #23 │ │ │ │ andle r2, r6, r0, lsl #22 │ │ │ │ - blmi 2eff9c <__bss_end__@@Base+0x249364> │ │ │ │ + blmi 2eff24 <__bss_end__@@Base+0x249384> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - mrc2 7, 3, pc, cr14, cr12, {7} │ │ │ │ + blx 1cd3b3c <__bss_end__@@Base+0x1c2cf9c> │ │ │ │ ldmvs r9!, {r0, r3, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2824 @ 0xfffff4f8 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - and pc, r2, r7, ror lr @ │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + and pc, r2, fp, ror #20 │ │ │ │ and fp, r0, r0, lsl #30 │ │ │ │ ldrcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq sl, r3, r4 │ │ │ │ - andeq sl, r3, r2, lsr #32 │ │ │ │ - strdeq r9, [r3], -r4 │ │ │ │ - andeq sl, r3, lr │ │ │ │ + andeq r9, r3, r8, ror pc │ │ │ │ + muleq r3, r6, pc @ │ │ │ │ + andeq r9, r3, r8, ror #30 │ │ │ │ + andeq r9, r3, r2, lsl #31 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf1076039 │ │ │ │ andcs r0, r2, #939524096 @ 0x38000000 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xffb0f7ff │ │ │ │ @ instruction: 0x461889fb │ │ │ │ @@ -18823,300 +18818,300 @@ │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmvs fp!, {r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - mrrc 7, 14, pc, ip, cr13 @ │ │ │ │ + stcl 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ cmnvs fp, r3, lsl #12 │ │ │ │ - blcs f024c <__bss_end__@@Base+0x49614> │ │ │ │ + blcs f01d4 <__bss_end__@@Base+0x49634> │ │ │ │ ldmvs r8!, {r0, r1, r2, r4, sl, fp, ip, lr, pc} │ │ │ │ - bl 3d3c1c <__bss_end__@@Base+0x32cfe4> │ │ │ │ - blcs 27478 │ │ │ │ + bl 9d3ba4 <__bss_end__@@Base+0x92d004> │ │ │ │ + blcs 27400 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ands r2, r7, r0, lsl #6 │ │ │ │ - blmi 370060 <__bss_end__@@Base+0x2c9428> │ │ │ │ + blmi 36ffe8 <__bss_end__@@Base+0x2c9448> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - mrc2 7, 0, pc, cr12, cr12, {7} │ │ │ │ + blx 453c00 <__bss_end__@@Base+0x3ad060> │ │ │ │ ldmvs r9!, {r0, r2, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - ldmdavs fp!, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + ldmdavs fp!, {r0, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstvc sl, r0, lsl #4 │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xffbbf7ff │ │ │ │ ldmdavs fp!, {r1, r9, sl, lr}^ │ │ │ │ movwcs r6, #4250 @ 0x109a │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r9, r3, r4, ror pc │ │ │ │ - andeq r9, r3, sl, asr #30 │ │ │ │ + andeq r9, r3, r8, ror #29 │ │ │ │ + @ instruction: 0x00039ebe │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ rscsvs r6, fp, fp, ror r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf7fd4618 │ │ │ │ - ldmvs fp!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461869db │ │ │ │ - @ instruction: 0xff3af7fd │ │ │ │ + @ instruction: 0xffe2f7fd │ │ │ │ ldrcc fp, [r0, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, ip, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-3009 @ 0xfffff43f │ │ │ │ orrscs r2, r7, r0, lsr #4 │ │ │ │ ldrbtmi r4, [r8], #-2240 @ 0xfffff740 │ │ │ │ - mrc2 7, 3, pc, cr10, cr13, {7} │ │ │ │ + @ instruction: 0xff22f7fd │ │ │ │ ldmdavs r8!, {r3, r4, r5, r7, r9, sp, lr}^ │ │ │ │ - @ instruction: 0xf840f7fe │ │ │ │ - bvs feee750c <__bss_end__@@Base+0xfee408d4> │ │ │ │ - blmi fef2dd70 <__bss_end__@@Base+0xfee87138> │ │ │ │ + @ instruction: 0xf8e8f7fe │ │ │ │ + bvs feee7494 <__bss_end__@@Base+0xfee408f4> │ │ │ │ + blmi fef2dcf8 <__bss_end__@@Base+0xfee87158> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ed6878 │ │ │ │ - @ instruction: 0x4603ea96 │ │ │ │ - bvs 1eee704 <__bss_end__@@Base+0x1e47acc> │ │ │ │ + strmi lr, [r3], -lr, lsr #21 │ │ │ │ + bvs 1eee68c <__bss_end__@@Base+0x1e47aec> │ │ │ │ tstle r5, r0, lsl #22 │ │ │ │ - blmi fedeff04 <__bss_end__@@Base+0xfed492cc> │ │ │ │ + blmi fedefe8c <__bss_end__@@Base+0xfed492ec> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf9f0f7fd │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - bvs 1e67598 <__bss_end__@@Base+0x1dc0960> │ │ │ │ + bvs 1e67520 <__bss_end__@@Base+0x1dc0980> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r5, lsl #31 │ │ │ │ tstle r5, r0, lsl #22 │ │ │ │ - blmi fec2ff24 <__bss_end__@@Base+0xfeb892ec> │ │ │ │ + blmi fec2feac <__bss_end__@@Base+0xfeb8930c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf9aef7fd │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [sl], #-2733 @ 0xfffff553 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - ldc 7, cr15, [lr], {237} @ 0xed │ │ │ │ - blcs 27568 │ │ │ │ + stc 7, cr15, [r8], #-948 @ 0xfffffc4c │ │ │ │ + blcs 274f0 │ │ │ │ ldmdavs r9!, {r0, r2, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2985 @ 0xfffff457 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - ldmibvs fp!, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + ldmibvs fp!, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstle r5, r0, lsl #22 │ │ │ │ - blmi fe9aff58 <__bss_end__@@Base+0xfe909320> │ │ │ │ + blmi fe9afee0 <__bss_end__@@Base+0xfe909340> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf994f7fd │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ - bvs 1e5e594 <__bss_end__@@Base+0x1db795c> │ │ │ │ + bvs 1e5e51c <__bss_end__@@Base+0x1db797c> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ movwcs pc, #3821 @ 0xeed @ │ │ │ │ @ instruction: 0xf107733b │ │ │ │ - bmi fe7d69b4 <__bss_end__@@Base+0xfe72fd7c> │ │ │ │ + bmi fe7d693c <__bss_end__@@Base+0xfe72fd9c> │ │ │ │ @ instruction: 0x4611447a │ │ │ │ @ instruction: 0xf7ed4618 │ │ │ │ - @ instruction: 0x4603ebfc │ │ │ │ + strmi lr, [r3], -r6, lsl #24 │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ - blmi fe6eff8c <__bss_end__@@Base+0xfe649354> │ │ │ │ + blmi fe6eff14 <__bss_end__@@Base+0xfe649374> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xf97af7fd │ │ │ │ eorsvs r6, fp, #3063808 @ 0x2ec000 │ │ │ │ movwcs r6, #2618 @ 0xa3a │ │ │ │ ldmmi r7, {r0, r1, r2, r3, r5, r7, r8, sp} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - @ instruction: 0x4602fe15 │ │ │ │ + @ instruction: 0x4602febd │ │ │ │ ldrhvs r6, [sl, #171] @ 0xab │ │ │ │ andcs r6, r0, #765952 @ 0xbb000 │ │ │ │ movwcs r6, #410 @ 0x19a │ │ │ │ strd r6, [r0], fp │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [sl], #-2704 @ 0xfffff570 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - bl ff653d98 <__bss_end__@@Base+0xff5ad160> │ │ │ │ - blcs 275f4 │ │ │ │ - bvs fff0a2fc <__bss_end__@@Base+0xffe636c4> │ │ │ │ + bl ff8d3d20 <__bss_end__@@Base+0xff82d180> │ │ │ │ + blcs 2757c │ │ │ │ + bvs fff0a284 <__bss_end__@@Base+0xffe636e4> │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ - blmi fe2effd8 <__bss_end__@@Base+0xfe2493a0> │ │ │ │ + blmi fe2eff60 <__bss_end__@@Base+0xfe2493c0> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2l 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf954f7fd │ │ │ │ rscsvs r2, fp, #67108864 @ 0x4000000 │ │ │ │ - blcs 4304f0 <__bss_end__@@Base+0x3898b8> │ │ │ │ + blcs 430478 <__bss_end__@@Base+0x3898d8> │ │ │ │ ldmibvs fp!, {r0, r1, r2, ip, lr, pc} │ │ │ │ ldmdavs r9!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [fp], #-2949 @ 0xfffff47b │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs 1e95364 <__bss_end__@@Base+0x1dee72c> │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs 1e942bc <__bss_end__@@Base+0x1ded71c> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r7, ror #29 │ │ │ │ - bvs feee768c <__bss_end__@@Base+0xfee40a54> │ │ │ │ - bvs 1e76090 <__bss_end__@@Base+0x1dcf458> │ │ │ │ + bvs feee7614 <__bss_end__@@Base+0xfee40a74> │ │ │ │ + bvs 1e76018 <__bss_end__@@Base+0x1dcf478> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0x4603fedf │ │ │ │ - bvs feee769c <__bss_end__@@Base+0xfee40a64> │ │ │ │ - bvs 1e761a0 <__bss_end__@@Base+0x1dcf568> │ │ │ │ + bvs feee7624 <__bss_end__@@Base+0xfee40a84> │ │ │ │ + bvs 1e76128 <__bss_end__@@Base+0x1dcf588> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r2], -ip, ror #29 │ │ │ │ @ instruction: 0x609a6abb │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ mcr2 7, 7, pc, cr5, cr15, {7} @ │ │ │ │ - bvs feee7658 <__bss_end__@@Base+0xfee40a20> │ │ │ │ - bvs 1e6e1bc <__bss_end__@@Base+0x1dc7584> │ │ │ │ + bvs feee75e0 <__bss_end__@@Base+0xfee40a40> │ │ │ │ + bvs 1e6e144 <__bss_end__@@Base+0x1dc75a4> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r9, asr #29 │ │ │ │ - bvs feee76c8 <__bss_end__@@Base+0xfee40a90> │ │ │ │ - bvs 1e766cc <__bss_end__@@Base+0x1dcfa94> │ │ │ │ + bvs feee7650 <__bss_end__@@Base+0xfee40ab0> │ │ │ │ + bvs 1e76654 <__bss_end__@@Base+0x1dcfab4> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ strmi pc, [r3], -r1, asr #29 │ │ │ │ - bvs feee76d8 <__bss_end__@@Base+0xfee40aa0> │ │ │ │ + bvs feee7660 <__bss_end__@@Base+0xfee40ac0> │ │ │ │ eors r8, r0, sl, asr r2 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [sl], #-2667 @ 0xfffff595 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - bl fe253e38 <__bss_end__@@Base+0xfe1ad200> │ │ │ │ - blcs 27694 │ │ │ │ + bl fe4d3dc0 <__bss_end__@@Base+0xfe42d220> │ │ │ │ + blcs 2761c │ │ │ │ ldmibvs sl!, {r0, r1, r2, r3, r4, r8, ip, lr, pc} │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ - bne ff2f0778 <__bss_end__@@Base+0xff249b40> │ │ │ │ + bne ff2f0700 <__bss_end__@@Base+0xff249b60> │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - blmi 1930080 <__bss_end__@@Base+0x1889448> │ │ │ │ + blmi 1930008 <__bss_end__@@Base+0x1889468> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf900f7fd │ │ │ │ @ instruction: 0x461969bb │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ @ instruction: 0x460a4413 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ mrc2 7, 2, pc, cr4, cr15, {7} │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [sl], #-2491 @ 0xfffff645 │ │ │ │ @ instruction: 0x619a6abb │ │ │ │ ldmibvs fp!, {r0, r2, sp, lr, pc} │ │ │ │ - bvs 1e67738 <__bss_end__@@Base+0x1dc0b00> │ │ │ │ + bvs 1e676c0 <__bss_end__@@Base+0x1dc0b20> │ │ │ │ @ instruction: 0xf7ff6878 │ │ │ │ @ instruction: 0xf107fe2c │ │ │ │ @ instruction: 0x461a0310 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blcs 276f4 │ │ │ │ + blcs 2767c │ │ │ │ svcge 0x0074f47f │ │ │ │ @ instruction: 0xf7ed6a78 │ │ │ │ - bvs fff100cc <__bss_end__@@Base+0xffe69494> │ │ │ │ + bvs fff100a4 <__bss_end__@@Base+0xffe69504> │ │ │ │ tstle r5, r0, lsl #22 │ │ │ │ - blmi 13700e0 <__bss_end__@@Base+0x12c94a8> │ │ │ │ + blmi 1370068 <__bss_end__@@Base+0x12c94c8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf8d0f7fd │ │ │ │ ldmhi fp, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ ldmhi fp, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ ldmdavs r9!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [fp], #-2887 @ 0xfffff4b9 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs fef1525c <__bss_end__@@Base+0xfee6e624> │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs fef141b4 <__bss_end__@@Base+0xfee6d614> │ │ │ │ @ instruction: 0x461a88db │ │ │ │ - bhi 6f0a14 <__bss_end__@@Base+0x649ddc> │ │ │ │ + bhi 6f099c <__bss_end__@@Base+0x649dfc> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bvs feee7798 <__bss_end__@@Base+0xfee40b60> │ │ │ │ - bvs feeee49c <__bss_end__@@Base+0xfee47864> │ │ │ │ - blcs 382a4 │ │ │ │ + bvs feee7720 <__bss_end__@@Base+0xfee40b80> │ │ │ │ + bvs feeee424 <__bss_end__@@Base+0xfee47884> │ │ │ │ + blcs 3822c │ │ │ │ ldmdavs r9!, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2878 @ 0xfffff4c2 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs fef15234 <__bss_end__@@Base+0xfee6e5fc> │ │ │ │ - blcs 301b8 │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs fef1418c <__bss_end__@@Base+0xfee6d5ec> │ │ │ │ + blcs 30140 │ │ │ │ ldmdavs r9!, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2874 @ 0xfffff4c6 │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs fef15220 <__bss_end__@@Base+0xfee6e5e8> │ │ │ │ - blcs 387cc │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs fef14178 <__bss_end__@@Base+0xfee6d5d8> │ │ │ │ + blcs 38754 │ │ │ │ ldmdavs r9!, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2870 @ 0xfffff4ca │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs fef1520c <__bss_end__@@Base+0xfee6e5d4> │ │ │ │ - blcs 388e0 │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs fef14164 <__bss_end__@@Base+0xfee6d5c4> │ │ │ │ + blcs 38868 │ │ │ │ ldmdavs r9!, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2866 @ 0xfffff4ce │ │ │ │ - @ instruction: 0xf7fc4618 │ │ │ │ - bvs fef151f8 <__bss_end__@@Base+0xfee6e5c0> │ │ │ │ + @ instruction: 0xf7fd4618 │ │ │ │ + bvs fef14150 <__bss_end__@@Base+0xfee6d5b0> │ │ │ │ sbcseq r8, fp, fp, lsl sl │ │ │ │ - bhi 14b0a74 <__bss_end__@@Base+0x1409e3c> │ │ │ │ - ble 1669dc <__bss_end__@@Base+0xbfda4> │ │ │ │ - blmi b70178 <__bss_end__@@Base+0xac9540> │ │ │ │ + bhi 14b09fc <__bss_end__@@Base+0x1409e5c> │ │ │ │ + ble 166964 <__bss_end__@@Base+0xbfdc4> │ │ │ │ + blmi b70100 <__bss_end__@@Base+0xac9560> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc2 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf884f7fd │ │ │ │ ldmibvs sl, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46104619 │ │ │ │ @ instruction: 0xf872f033 │ │ │ │ mvnsvs r4, fp, lsl #12 │ │ │ │ - blcs 307a0 │ │ │ │ - bvs fef09fcc <__bss_end__@@Base+0xfee63394> │ │ │ │ + blcs 30728 │ │ │ │ + bvs fef09f54 <__bss_end__@@Base+0xfee633b4> │ │ │ │ ldmibvs fp!, {r1, r3, r4, r7, r8, fp, sp, lr}^ │ │ │ │ - bvs feedcb08 <__bss_end__@@Base+0xfee35ed0> │ │ │ │ - bvs feeee62c <__bss_end__@@Base+0xfee479f4> │ │ │ │ - bvs feef0630 <__bss_end__@@Base+0xfee499f8> │ │ │ │ + bvs feedca90 <__bss_end__@@Base+0xfee35ef0> │ │ │ │ + bvs feeee5b4 <__bss_end__@@Base+0xfee47a14> │ │ │ │ + bvs feef05b8 <__bss_end__@@Base+0xfee49a18> │ │ │ │ @ instruction: 0x46198a1b │ │ │ │ @ instruction: 0xf0334610 │ │ │ │ @ instruction: 0x460bf85f │ │ │ │ andle r2, r5, r0, lsl #22 │ │ │ │ - blmi 7301c0 <__bss_end__@@Base+0x689588> │ │ │ │ + blmi 730148 <__bss_end__@@Base+0x6895a8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2l 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf860f7fd │ │ │ │ @ instruction: 0x46186abb │ │ │ │ @ instruction: 0x46bd3730 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @ instruction: 0xffffffcb │ │ │ │ - @ instruction: 0x00039eb2 │ │ │ │ - andeq r9, r3, r0, lsl pc │ │ │ │ - strdeq r9, [r3], -ip │ │ │ │ - strdeq r9, [r3], -r4 │ │ │ │ - andeq r9, r3, r6, lsl #30 │ │ │ │ - strdeq r9, [r3], -sl │ │ │ │ - andeq r9, r3, r4, lsl pc │ │ │ │ - andeq r9, r3, r4, lsr #30 │ │ │ │ - andeq r9, r3, r8, lsl pc │ │ │ │ - andeq r9, r3, r8, ror #27 │ │ │ │ - andeq r9, r3, sl, lsl #30 │ │ │ │ - strdeq r9, [r3], -r8 │ │ │ │ - andeq r9, r3, sl, lsl #30 │ │ │ │ - ldrdeq r9, [r3], -sl │ │ │ │ - andeq r9, r3, r0, asr #29 │ │ │ │ - andeq r9, r3, r8, lsr #29 │ │ │ │ - @ instruction: 0x00039eba │ │ │ │ - andeq r9, r3, r2, ror #29 │ │ │ │ - andeq r9, r3, lr, ror #29 │ │ │ │ - andeq r9, r3, r6, lsl #30 │ │ │ │ - andeq r9, r3, r2, lsr #30 │ │ │ │ - andeq r9, r3, r0, lsr pc │ │ │ │ - andeq r9, r3, r8, lsr #30 │ │ │ │ + andeq r9, r3, r6, lsr #28 │ │ │ │ + andeq r9, r3, r4, lsl #29 │ │ │ │ + andeq r9, r3, r0, ror lr │ │ │ │ + andeq r9, r3, r8, ror #28 │ │ │ │ + andeq r9, r3, sl, ror lr │ │ │ │ + andeq r9, r3, lr, ror #28 │ │ │ │ + andeq r9, r3, r8, lsl #29 │ │ │ │ + muleq r3, r8, lr │ │ │ │ + andeq r9, r3, ip, lsl #29 │ │ │ │ + andeq r9, r3, ip, asr sp │ │ │ │ + andeq r9, r3, lr, ror lr │ │ │ │ + andeq r9, r3, ip, ror #28 │ │ │ │ + andeq r9, r3, lr, ror lr │ │ │ │ + andeq r9, r3, lr, asr #28 │ │ │ │ + andeq r9, r3, r4, lsr lr │ │ │ │ + andeq r9, r3, ip, lsl lr │ │ │ │ + andeq r9, r3, lr, lsr #28 │ │ │ │ + andeq r9, r3, r6, asr lr │ │ │ │ + andeq r9, r3, r2, ror #28 │ │ │ │ + andeq r9, r3, sl, ror lr │ │ │ │ + muleq r3, r6, lr │ │ │ │ + andeq r9, r3, r4, lsr #29 │ │ │ │ + muleq r3, ip, lr │ │ │ │ andeq r0, r0, r0 │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf003687b │ │ │ │ - blcs 16c70 │ │ │ │ + blcs 16bf8 │ │ │ │ ldmdavs sl!, {r1, r5, r8, ip, lr, pc}^ │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ mvnne pc, #1342177292 @ 0x5000000c │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d31159 │ │ │ │ cmncs r4, fp, asr #21 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ - blcs 1cbd0 │ │ │ │ + blcs 1cb58 │ │ │ │ ldmdavs sl!, {r4, r8, ip, lr, pc}^ │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ mvnne pc, #1342177292 @ 0x5000000c │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d311d9 │ │ │ │ vst1.64 {d17-d18}, [pc], fp │ │ │ │ - blx 727c2 <__bss_start@@Base+0x17722> │ │ │ │ - bne ff512cb0 <__bss_end__@@Base+0xff46c078> │ │ │ │ + blx 7274a <__bss_start@@Base+0x17742> │ │ │ │ + bne ff512c38 <__bss_end__@@Base+0xff46c098> │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ and r2, r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15422c <__bss_end__@@Base+0xad5f4> │ │ │ │ + blvc 1541b4 <__bss_end__@@Base+0xad614> │ │ │ │ strlt r4, [r0, #1904] @ 0x770 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs r8!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ - blcs 278d8 │ │ │ │ + blcs 27860 │ │ │ │ vst4.8 {d29-d32}, [pc], r4 │ │ │ │ vsubw.s8 q10, q0, d5 │ │ │ │ and r1, r3, r2, ror #7 │ │ │ │ movtpl pc, #58447 @ 0xe44f @ │ │ │ │ mvnne pc, #192, 4 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @@ -19126,19 +19121,19 @@ │ │ │ │ ldrhvs r7, [fp, #50]! @ 0x32 │ │ │ │ ldmibvs fp!, {r0, r3, sp, lr, pc}^ │ │ │ │ mvnsvs r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf7ff69f8 │ │ │ │ @ instruction: 0x4602ffda │ │ │ │ ldrmi r6, [r3], #-2171 @ 0xfffff785 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blle ffca0d14 <__bss_end__@@Base+0xffbfa0dc> │ │ │ │ + blle ffca0c9c <__bss_end__@@Base+0xffbfa0fc> │ │ │ │ @ instruction: 0xf7ff69f8 │ │ │ │ ldrsbvs pc, [r8, #-240]! @ 0xffffff10 @ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - blle 1e6b8c <__bss_end__@@Base+0x13ff54> │ │ │ │ + blle 1e6b14 <__bss_end__@@Base+0x13ff74> │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldrsbtvs r1, [fp], #-163 @ 0xffffff5d │ │ │ │ movwcc r6, #6651 @ 0x19fb │ │ │ │ @ instruction: 0xe7ef61fb │ │ │ │ ldmdavs fp!, {r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x601a69fa │ │ │ │ @ instruction: 0x61bb2300 │ │ │ │ @@ -19154,496 +19149,496 @@ │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0x43a3f44f │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ addsmi r6, sl, #16449536 @ 0xfb0000 │ │ │ │ ldmdavs sl!, {r0, r1, r2, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bne ff4f0570 <__bss_end__@@Base+0xff449938> │ │ │ │ + bne ff4f04f8 <__bss_end__@@Base+0xff449958> │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r6, sp, lr} │ │ │ │ @ instruction: 0x61bb3301 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ mrrcne 9, 11, r6, sl, cr11 @ │ │ │ │ subsvs r6, sl, fp, lsr r8 │ │ │ │ vtst.8 q11, q2, │ │ │ │ vsubl.s8 , d12, d7 │ │ │ │ - blx fe09ea5e <__bss_end__@@Base+0xfdff7e26> │ │ │ │ + blx fe09e9e6 <__bss_end__@@Base+0xfdff7e46> │ │ │ │ ldrmi r1, [sl], #-515 @ 0xfffffdfd │ │ │ │ bfine r1, r2, #8, #20 │ │ │ │ mrrcne 10, 13, r1, sl, cr3 │ │ │ │ addsvs r6, sl, fp, lsr r8 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf64a1e5a │ │ │ │ @ instruction: 0xf6cf6380 │ │ │ │ - blx b31be <__bss_end__@@Base+0xc586> │ │ │ │ + blx b3146 <__bss_end__@@Base+0xc5a6> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsvs r4, fp, r3, lsl r4 │ │ │ │ vtst.8 q11, , │ │ │ │ vmlal.s , d25, d1[1] │ │ │ │ - blx fe09ac62 <__bss_end__@@Base+0xfdff402a> │ │ │ │ + blx fe09abea <__bss_end__@@Base+0xfdff404a> │ │ │ │ ldrmi r1, [sl], #-515 @ 0xfffffdfd │ │ │ │ @ instruction: 0x17db12d2 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ vtst.8 q11, , q5 │ │ │ │ @ instruction: 0xf6cf13f0 │ │ │ │ - blx b31f2 <__bss_end__@@Base+0xc5ba> │ │ │ │ + blx b317a <__bss_end__@@Base+0xc5da> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsvs r4, fp, r3, lsl r4 │ │ │ │ @ instruction: 0xf648687b │ │ │ │ @ instruction: 0xf6c80289 │ │ │ │ - blx fe096c2a <__bss_end__@@Base+0xfdfefff2> │ │ │ │ + blx fe096bb2 <__bss_end__@@Base+0xfdff0012> │ │ │ │ ldrmi r1, [sl], #-515 @ 0xfffffdfd │ │ │ │ @ instruction: 0x17db1152 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, r9, fp, ip} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, sp, lr} │ │ │ │ @ instruction: 0xf06f691b │ │ │ │ - blx 96b0e <__bss_start@@Base+0x3ba6e> │ │ │ │ + blx 96a96 <__bss_start@@Base+0x3ba8e> │ │ │ │ ldmdavs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsvs r4, fp, r3, lsl r4 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ svclt 0x0000615a │ │ │ │ ldrtmi r3, [sp], r0, lsr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq r4, r4, sl, ror #10 │ │ │ │ + andeq r4, r4, sl, asr #10 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0x73b2f240 │ │ │ │ ldmvs r8!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xff35f7ff │ │ │ │ strh r6, [sl], -r8 │ │ │ │ - blcc 70644 <__bss_start@@Base+0x155a4> │ │ │ │ + blcc 705cc <__bss_start@@Base+0x155c4> │ │ │ │ ldmvs r8!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xff2df7ff │ │ │ │ ldmdavs sl!, {r3, r4, r5, r7, sp, lr}^ │ │ │ │ ldrmi r6, [r3], #-2235 @ 0xfffff745 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blle ffc60e70 <__bss_end__@@Base+0xffbba238> │ │ │ │ + blle ffc60df8 <__bss_end__@@Base+0xffbba258> │ │ │ │ ldmdavs sl!, {r1, r3, sp, lr, pc}^ │ │ │ │ - bne ff4f0564 <__bss_end__@@Base+0xff44992c> │ │ │ │ + bne ff4f04ec <__bss_end__@@Base+0xff44994c> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ adcsvs pc, r8, sl, lsl pc @ │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - ble ffc26cf8 <__bss_end__@@Base+0xffb800c0> │ │ │ │ + ble ffc26c80 <__bss_end__@@Base+0xffb800e0> │ │ │ │ mcr 8, 0, r6, cr7, cr11, {7} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - bcc fe451abc <__bss_end__@@Base+0xfe3aae84> │ │ │ │ - blmi ffa11d84 <__bss_end__@@Base+0xff96b14c> │ │ │ │ + bcc fe451a44 <__bss_end__@@Base+0xfe3aaea4> │ │ │ │ + blmi ffa11d0c <__bss_end__@@Base+0xff96b16c> │ │ │ │ mcr 8, 0, r6, cr7, cr11, {5} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0xee845be7 │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ ldrcc r0, [r0, -r7, asr #22] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ umulllt fp, r9, r0, r5 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ @ instruction: 0x73b2f240 │ │ │ │ ands r6, ip, fp, lsr r1 │ │ │ │ - blcc 707c4 <__bss_start@@Base+0x15724> │ │ │ │ + blcc 7074c <__bss_start@@Base+0x15744> │ │ │ │ ldmdbvs r8!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ mcr2 7, 7, pc, cr13, cr15, {7} @ │ │ │ │ ldmdbvs fp!, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0x617b1a9b │ │ │ │ - blcs 308d8 │ │ │ │ + blcs 30860 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ rsbvc pc, sp, #64, 4 │ │ │ │ mulle sl, r3, r2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrbtmi r4, [sl], #-2682 @ 0xfffff586 │ │ │ │ ldmdami sl!, {r0, r2, r5, r6, r8, sp}^ │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecfa8f │ │ │ │ - ldmdavs fp!, {r1, r2, r3, r4, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ecfe83 │ │ │ │ + ldmdavs fp!, {r1, r4, r5, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldclle 2, cr4, [sp], {154} @ 0x9a │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r4, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr13, cr15, {7} @ │ │ │ │ ldmdbvs fp!, {r1, r9, sl, lr}^ │ │ │ │ cmnvs fp, r3, lsl r4 │ │ │ │ - blcs 30918 │ │ │ │ + blcs 308a0 │ │ │ │ ldmdavs fp!, {r1, r3, sl, fp, ip, lr, pc}^ │ │ │ │ - bmi 1bf03a0 <__bss_end__@@Base+0x1b49768> │ │ │ │ + bmi 1bf0328 <__bss_end__@@Base+0x1b49788> │ │ │ │ smccs 46154 @ 0xb44a │ │ │ │ ldrbtmi r4, [r8], #-2158 @ 0xfffff792 │ │ │ │ - blx 1d54330 <__bss_end__@@Base+0x1cad6f8> │ │ │ │ - cdp 7, 0, cr15, cr2, cr12, {7} │ │ │ │ + mcr2 7, 3, pc, cr8, cr12, {7} @ │ │ │ │ + cdp 7, 1, cr15, cr6, cr12, {7} │ │ │ │ movwcc r6, #6459 @ 0x193b │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r8, sp, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blle ff8a6dbc <__bss_end__@@Base+0xff800184> │ │ │ │ + blle ff8a6d44 <__bss_end__@@Base+0xff8001a4> │ │ │ │ @ instruction: 0xf7ff6938 │ │ │ │ @ instruction: 0x4603fe7d │ │ │ │ svclt 0x00142b00 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrsbtvs fp, [fp], fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ vstrle d2, [r3, #-0] │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ vstrle d2, [sl, #-48] @ 0xffffffd0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-2654 @ 0xfffff5a2 │ │ │ │ ldmdami lr, {r1, r4, r5, r6, r8, sp}^ │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecfa4f │ │ │ │ - movwcs lr, #7646 @ 0x1dde │ │ │ │ + @ instruction: 0xf7ecfe43 │ │ │ │ + movwcs lr, #7666 @ 0x1df2 │ │ │ │ ldrsh r6, [r6], -fp │ │ │ │ mrcne 8, 2, r6, cr10, cr11, {7} │ │ │ │ ldrbtmi r4, [fp], #-2905 @ 0xfffff4a7 │ │ │ │ @ instruction: 0x200c68b9 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @ instruction: 0xf853440a │ │ │ │ vst4.8 {d18-d21}, [pc :128], r2 │ │ │ │ vsubw.s8 q10, q8, d19 │ │ │ │ - blx 96fba <__bss_start@@Base+0x3bf1a> │ │ │ │ + blx 96f42 <__bss_start@@Base+0x3bf3a> │ │ │ │ ldmdbvs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ cmnvs fp, r3, lsl r4 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blle ff8e6e34 <__bss_end__@@Base+0xff8401fc> │ │ │ │ + blle ff8e6dbc <__bss_end__@@Base+0xff84021c> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - vstrle d2, [pc, #-0] @ 163d4 │ │ │ │ + vstrle d2, [pc, #-0] @ 1635c │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ - blmi 125dd44 <__bss_end__@@Base+0x11b710c> │ │ │ │ + blmi 125dccc <__bss_end__@@Base+0x11b712c> │ │ │ │ ldmvs r8!, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx 11f41a <__bss_end__@@Base+0x787e2> │ │ │ │ + blx 11f3a2 <__bss_end__@@Base+0x78802> │ │ │ │ strmi pc, [r1], #-0 │ │ │ │ eorcc pc, r1, r3, asr r8 @ │ │ │ │ stcle 2, cr4, [sl, #-616] @ 0xfffffd98 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrbtmi r4, [sl], #-2627 @ 0xfffff5bd │ │ │ │ stmdami r3, {r0, r1, r3, r4, r5, r6, r8, sp}^ │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecfa11 │ │ │ │ - ldmdavs fp!, {r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - blcs 3077c │ │ │ │ + @ instruction: 0xf7ecfe05 │ │ │ │ + ldmdavs fp!, {r2, r4, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + blcs 30704 │ │ │ │ ldmdavs fp!, {r0, r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blcs 5f0784 <__bss_end__@@Base+0x549b4c> │ │ │ │ + blcs 5f070c <__bss_end__@@Base+0x549b6c> │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, sl, fp, ip, lr, pc}^ │ │ │ │ - blcs 3088c │ │ │ │ + blcs 30814 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blcs ef0894 <__bss_end__@@Base+0xe49c5c> │ │ │ │ + blcs ef081c <__bss_end__@@Base+0xe49c7c> │ │ │ │ ldmdavs fp!, {r0, r1, r2, sl, fp, ip, lr, pc}^ │ │ │ │ - blcs 3099c │ │ │ │ + blcs 30924 │ │ │ │ ldmdavs fp!, {r0, r1, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blcs ef09a4 <__bss_end__@@Base+0xe49d6c> │ │ │ │ + blcs ef092c <__bss_end__@@Base+0xe49d8c> │ │ │ │ ldmdavs fp!, {r0, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ andls r6, r1, #1343488 @ 0x148000 │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ ldmdami r0!, {r0, r1, r2, r3, r4, r5, r6, r8, sp} │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecf9e7 │ │ │ │ - ldmdavs fp!, {r1, r2, r4, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ecfddb │ │ │ │ + ldmdavs fp!, {r1, r3, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ mrcne 8, 2, r6, cr10, cr11, {4} │ │ │ │ @ instruction: 0x43a3f44f │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ msrvs SPSR_c, pc, asr #8 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sl, lr}^ │ │ │ │ teqcs ip, fp, lsl r9 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sl, lr}^ │ │ │ │ ldrmi r6, [r3], #-2395 @ 0xfffff6a5 │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - ble 3a109c <__bss_end__@@Base+0x2fa464> │ │ │ │ + ble 3a1024 <__bss_end__@@Base+0x2fa484> │ │ │ │ vmul.i8 d22, d0, d27 │ │ │ │ addsmi r7, r3, #536870923 @ 0x2000000b │ │ │ │ ldmdbvs fp!, {r0, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-2587 @ 0xfffff5e5 │ │ │ │ ldmdami fp, {r1, r7, r8, sp} │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecf9b9 │ │ │ │ - ldmdbvs fp!, {r3, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - blle 3a10c0 <__bss_end__@@Base+0x2fa488> │ │ │ │ + @ instruction: 0xf7ecfdad │ │ │ │ + ldmdbvs fp!, {r2, r3, r4, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + blle 3a1048 <__bss_end__@@Base+0x2fa4a8> │ │ │ │ vmul.i8 d22, d0, d27 │ │ │ │ addsmi r7, r3, #268435467 @ 0x1000000b │ │ │ │ ldmdbvs fp!, {r0, r3, sl, fp, ip, lr, pc} │ │ │ │ ldrbtmi r4, [sl], #-2580 @ 0xfffff5ec │ │ │ │ ldmdami r4, {r0, r2, r7, r8, sp} │ │ │ │ @ instruction: 0xf7fc4478 │ │ │ │ - @ instruction: 0xf7ecf9a7 │ │ │ │ - ldmdbvs fp!, {r1, r2, r4, r5, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ecfd9b │ │ │ │ + ldmdbvs fp!, {r1, r3, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x371c4618 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r9, r3, r6, lsr ip │ │ │ │ - andeq r9, r3, r0, asr ip │ │ │ │ - andeq r9, r3, r8, lsr #24 │ │ │ │ - andeq r9, r3, sl, lsl ip │ │ │ │ - strdeq r9, [r3], -lr │ │ │ │ - ldrdeq r9, [r3], -r0 │ │ │ │ - andeq r4, r4, r6, lsr #6 │ │ │ │ - andeq r4, r4, r0, ror #5 │ │ │ │ - andeq r9, r3, r6, lsr #23 │ │ │ │ - andeq r9, r3, r4, asr fp │ │ │ │ - andeq r9, r3, lr, ror fp │ │ │ │ - andeq r9, r3, r0, lsl #22 │ │ │ │ - @ instruction: 0x00039ab2 │ │ │ │ - andeq r9, r3, r4, lsr #21 │ │ │ │ - andeq r9, r3, r6, ror #20 │ │ │ │ - andeq r9, r3, r0, lsl #21 │ │ │ │ + andeq r9, r3, sl, lsr #23 │ │ │ │ + andeq r9, r3, r4, asr #23 │ │ │ │ + muleq r3, ip, fp │ │ │ │ + andeq r9, r3, lr, lsl #23 │ │ │ │ + andeq r9, r3, r2, ror fp │ │ │ │ + andeq r9, r3, r4, asr #22 │ │ │ │ + andeq r4, r4, r6, lsl #6 │ │ │ │ + andeq r4, r4, r0, asr #5 │ │ │ │ + andeq r9, r3, sl, lsl fp │ │ │ │ + andeq r9, r3, r8, asr #21 │ │ │ │ + strdeq r9, [r3], -r2 │ │ │ │ + andeq r9, r3, r4, ror sl │ │ │ │ + andeq r9, r3, r6, lsr #20 │ │ │ │ + andeq r9, r3, r8, lsl sl │ │ │ │ + ldrdeq r9, [r3], -sl │ │ │ │ + strdeq r9, [r3], -r4 │ │ │ │ @ instruction: 0xb088b5b0 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf107687b │ │ │ │ ldrmi r0, [sp], -r8, lsl #8 │ │ │ │ - strgt ip, [pc], #-3343 @ 1653c │ │ │ │ + strgt ip, [pc], #-3343 @ 164c4 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ @ instruction: 0x461868bb │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ - blcs 27d5c │ │ │ │ + blcs 27ce4 │ │ │ │ vhadd.s8 d29, d0, d3 │ │ │ │ ldrhtvs r7, [fp], r4 │ │ │ │ vhadd.s8 d30, d0, d2 │ │ │ │ ldrhtvs r7, [fp], r2 │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ strmi pc, [r3], -fp, lsr #29 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ cdp 14, 11, cr15, cr0, cr5, {3} │ │ │ │ ldmvs fp!, {r6, r8, r9, fp, sp, lr} │ │ │ │ - bcc fe451d98 <__bss_end__@@Base+0xfe3ab160> │ │ │ │ - blvc ffa12060 <__bss_end__@@Base+0xff96b428> │ │ │ │ - blvs 1211e5c <__bss_end__@@Base+0x116b224> │ │ │ │ + bcc fe451d20 <__bss_end__@@Base+0xfe3ab180> │ │ │ │ + blvc ffa11fe8 <__bss_end__@@Base+0xff96b448> │ │ │ │ + blvs 1211de4 <__bss_end__@@Base+0x116b244> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bcc fe451da8 <__bss_end__@@Base+0xfe3ab170> │ │ │ │ - blvc ffa12070 <__bss_end__@@Base+0xff96b438> │ │ │ │ - blvc 211e6c <__bss_end__@@Base+0x16b234> │ │ │ │ - bleq 1212058 <__bss_end__@@Base+0x116b420> │ │ │ │ + bcc fe451d30 <__bss_end__@@Base+0xfe3ab190> │ │ │ │ + blvc ffa11ff8 <__bss_end__@@Base+0xff96b458> │ │ │ │ + blvc 211df4 <__bss_end__@@Base+0x16b254> │ │ │ │ + bleq 1211fe0 <__bss_end__@@Base+0x116b440> │ │ │ │ ldrtmi r3, [sp], r0, lsr #14 │ │ │ │ strlt fp, [r0, #3504] @ 0xdb0 │ │ │ │ svcge 0x0002b088 │ │ │ │ - bleq 51bc4 │ │ │ │ - blvc 51c08 │ │ │ │ - blvs 1a91c2c <__bss_end__@@Base+0x19eaff4> │ │ │ │ - blvc ff1d2084 <__bss_end__@@Base+0xff12b44c> │ │ │ │ - blx 45217c <__bss_end__@@Base+0x3ab544> │ │ │ │ + bleq 51b4c │ │ │ │ + blvc 51b90 │ │ │ │ + blvs 1a91bb4 <__bss_end__@@Base+0x19eb014> │ │ │ │ + blvc ff1d200c <__bss_end__@@Base+0xff12b46c> │ │ │ │ + blx 452104 <__bss_end__@@Base+0x3ab564> │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ - blcs 43134 │ │ │ │ + blcs 430bc │ │ │ │ ldc 1, cr13, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc] @ 165d0 │ │ │ │ + vldr d7, [pc] @ 16558 │ │ │ │ vcmp.f64 d6, d19 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x0094fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf083b2db │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ andle r2, lr, r0, lsl #22 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2907 @ 0xfffff4a5 │ │ │ │ orrscs r4, r8, sl, lsl r6 │ │ │ │ ldrbtmi r4, [fp], #-2906 @ 0xfffff4a6 │ │ │ │ @ instruction: 0xf7fc4618 │ │ │ │ - @ instruction: 0xf7ecf911 │ │ │ │ - ldc 12, cr14, [r7, #640] @ 0x280 │ │ │ │ + @ instruction: 0xf7ecfd05 │ │ │ │ + ldc 12, cr14, [r7, #720] @ 0x2d0 │ │ │ │ vmov.f64 d23, #208 @ 0xbe800000 -0.250 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ smlalsvs r3, fp, r0, sl │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ @ instruction: 0x73b2f240 │ │ │ │ eor r6, r0, fp, lsr r1 │ │ │ │ - blcc 70b14 <__bss_start@@Base+0x15a74> │ │ │ │ + blcc 70a9c <__bss_start@@Base+0x15a94> │ │ │ │ ldmdbvs r8!, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ stc2l 7, cr15, [r5, #-1020] @ 0xfffffc04 │ │ │ │ ldmdbvs fp!, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0x617b1a9b │ │ │ │ - blcs 30c28 │ │ │ │ + blcs 30bb0 │ │ │ │ ldmvs fp!, {r0, r1, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ rsbvc pc, sp, #64, 4 │ │ │ │ mulle lr, r3, r2 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2886 @ 0xfffff4ba │ │ │ │ @ instruction: 0x21a5461a │ │ │ │ ldrbtmi r4, [fp], #-2885 @ 0xfffff4bb │ │ │ │ @ instruction: 0xf7fc4618 │ │ │ │ - @ instruction: 0xf7ecf8e3 │ │ │ │ - ldmdbvs sl!, {r1, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ecfcd7 │ │ │ │ + ldmdbvs sl!, {r1, r2, r7, sl, fp, sp, lr, pc} │ │ │ │ addsmi r6, sl, #16449536 @ 0xfb0000 │ │ │ │ @ instruction: 0xe01bdcda │ │ │ │ @ instruction: 0xf7ff6938 │ │ │ │ strmi pc, [r2], -r2, lsr #26 │ │ │ │ ldrmi r6, [r3], #-2427 @ 0xfffff685 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr} │ │ │ │ teqvs fp, r1, lsl #6 │ │ │ │ - blcs 30c74 │ │ │ │ + blcs 30bfc │ │ │ │ ldmib r7, {r1, r2, r3, r9, fp, ip, lr, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - blmi e1f294 <__bss_end__@@Base+0xd7865c> │ │ │ │ + blmi e1f21c <__bss_end__@@Base+0xd7867c> │ │ │ │ @ instruction: 0x461a447b │ │ │ │ - blmi dded4c <__bss_end__@@Base+0xd38114> │ │ │ │ + blmi ddecd4 <__bss_end__@@Base+0xd38134> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - @ instruction: 0xf8c2f7fc │ │ │ │ - mrrc 7, 14, pc, r0, cr12 @ │ │ │ │ + ldc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + stcl 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ - blle ff7e7118 <__bss_end__@@Base+0xff7404e0> │ │ │ │ + blle ff7e70a0 <__bss_end__@@Base+0xff740500> │ │ │ │ @ instruction: 0xf7ff68f8 │ │ │ │ adcsvs pc, r8, r2, lsl #26 │ │ │ │ mcr 8, 0, r6, cr7, cr11, {7} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d7, [r7, #924] @ 0x39c │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ ldmvs fp!, {r0, r1, r2, r6, r8, r9, fp, sp, lr} │ │ │ │ - bcc fe451eec <__bss_end__@@Base+0xfe3ab2b4> │ │ │ │ - blvc ffa121b4 <__bss_end__@@Base+0xff96b57c> │ │ │ │ - blvc 211f70 <__bss_end__@@Base+0x16b338> │ │ │ │ - blvs 521b4 │ │ │ │ - blvc 1d1fbc <__bss_end__@@Base+0x12b384> │ │ │ │ - blvc ff2122d8 <__bss_end__@@Base+0xff16b6a0> │ │ │ │ - bcs fe451f44 <__bss_end__@@Base+0xfe3ab30c> │ │ │ │ + bcc fe451e74 <__bss_end__@@Base+0xfe3ab2d4> │ │ │ │ + blvc ffa1213c <__bss_end__@@Base+0xff96b59c> │ │ │ │ + blvc 211ef8 <__bss_end__@@Base+0x16b358> │ │ │ │ + blvs 5213c │ │ │ │ + blvc 1d1f44 <__bss_end__@@Base+0x12b3a4> │ │ │ │ + blvc ff212260 <__bss_end__@@Base+0xff16b6c0> │ │ │ │ + bcs fe451ecc <__bss_end__@@Base+0xfe3ab32c> │ │ │ │ ldrmi r6, [r3], #-2427 @ 0xfffff685 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - ble 4e12f4 <__bss_end__@@Base+0x43a6bc> │ │ │ │ + ble 4e127c <__bss_end__@@Base+0x43a6dc> │ │ │ │ vtst.8 q11, q8, │ │ │ │ addsmi r7, r3, #268435467 @ 0x1000000b │ │ │ │ ldmib r7, {r1, r2, r3, r8, sl, fp, ip, lr, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - blmi 75f308 <__bss_end__@@Base+0x6b86d0> │ │ │ │ + blmi 75f290 <__bss_end__@@Base+0x6b86f0> │ │ │ │ @ instruction: 0x461a447b │ │ │ │ - blmi 71ede0 <__bss_end__@@Base+0x6781a8> │ │ │ │ + blmi 71ed68 <__bss_end__@@Base+0x6781c8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - @ instruction: 0xf888f7fc │ │ │ │ - ldc 7, cr15, [r6], {236} @ 0xec │ │ │ │ - blcs 30d0c │ │ │ │ + ldc2l 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + stc 7, cr15, [sl], #-944 @ 0xfffffc50 │ │ │ │ + blcs 30c94 │ │ │ │ ldmvs fp!, {r0, r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ adcsvc pc, r1, #64, 4 │ │ │ │ stcle 2, cr4, [lr], {147} @ 0x93 │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ @ instruction: 0x21b7461a │ │ │ │ ldrbtmi r4, [fp], #-2834 @ 0xfffff4ee │ │ │ │ @ instruction: 0xf7fc4618 │ │ │ │ - @ instruction: 0xf7ecf871 │ │ │ │ - ldmdbvs fp!, {sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7ecfc65 │ │ │ │ + ldmdbvs fp!, {r2, r4, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x37184618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvngt r0, r0 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ - ldrshmi pc, [pc, #255] @ 16863 @ │ │ │ │ - strdeq r9, [r3], -r6 │ │ │ │ - andeq r9, r3, r6, asr r9 │ │ │ │ - @ instruction: 0x000399ba │ │ │ │ - strdeq r9, [r3], -sl │ │ │ │ - muleq r3, r8, r9 │ │ │ │ - @ instruction: 0x000398b8 │ │ │ │ - andeq r9, r3, r4, lsr #18 │ │ │ │ - andeq r9, r3, r4, asr #16 │ │ │ │ - ldrdeq r9, [r3], -r6 │ │ │ │ - andeq r9, r3, r6, lsl r8 │ │ │ │ + ldrshmi pc, [pc, #255] @ 167eb @ │ │ │ │ + andeq r9, r3, sl, ror #18 │ │ │ │ + andeq r9, r3, sl, asr #17 │ │ │ │ + andeq r9, r3, lr, lsr #18 │ │ │ │ + andeq r9, r3, lr, ror #16 │ │ │ │ + andeq r9, r3, ip, lsl #18 │ │ │ │ + andeq r9, r3, ip, lsr #16 │ │ │ │ + muleq r3, r8, r8 │ │ │ │ + @ instruction: 0x000397b8 │ │ │ │ + andeq r9, r3, sl, asr #16 │ │ │ │ + andeq r9, r3, sl, lsl #15 │ │ │ │ addlt fp, r8, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7, #8] │ │ │ │ rsbsvs r0, r8, r2, lsl #22 │ │ │ │ - blvc d1df8 <__bss_end__@@Base+0x2b1c0> │ │ │ │ - blvs e11e1c <__bss_end__@@Base+0xd6b1e4> │ │ │ │ - blvc ff1d2274 <__bss_end__@@Base+0xff12b63c> │ │ │ │ - blx 45236c <__bss_end__@@Base+0x3ab734> │ │ │ │ + blvc d1d80 <__bss_end__@@Base+0x2b1e0> │ │ │ │ + blvs e11da4 <__bss_end__@@Base+0xd6b204> │ │ │ │ + blvc ff1d21fc <__bss_end__@@Base+0xff12b65c> │ │ │ │ + blx 4522f4 <__bss_end__@@Base+0x3ab754> │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ - blcs 43324 │ │ │ │ + blcs 432ac │ │ │ │ ldc 1, cr13, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #8] @ 167c8 │ │ │ │ + vldr d7, [pc, #8] @ 16750 │ │ │ │ vmov.u16 r6, d4[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x0094fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf083b2db │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ andle r2, lr, r0, lsl #22 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldrbtmi r4, [fp], #-2861 @ 0xfffff4d3 │ │ │ │ @ instruction: 0x21bf461a │ │ │ │ ldrbtmi r4, [fp], #-2860 @ 0xfffff4d4 │ │ │ │ @ instruction: 0xf7fc4618 │ │ │ │ - @ instruction: 0xf7ecf819 │ │ │ │ - vldr d14, [r7, #672] @ 0x2a0 │ │ │ │ + @ instruction: 0xf7ecfc0d │ │ │ │ + vldr d14, [r7, #752] @ 0x2f0 │ │ │ │ vmov.f64 d23, #210 @ 0xbe900000 -0.2812500 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0x617b3a90 │ │ │ │ @ instruction: 0xf7ff6978 │ │ │ │ strmi pc, [r3], -r3, lsr #24 │ │ │ │ andsle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0xee07697b │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d7, [r7, #924] @ 0x39c │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ - vldr d7, [pc, #284] @ 16944 │ │ │ │ + vldr d7, [pc, #284] @ 168cc │ │ │ │ vmov.32 r6, d7[1] │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7ff0b47 │ │ │ │ @ instruction: 0x4603feb4 │ │ │ │ @ instruction: 0x46186879 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ ldmdbvs fp!, {r0, r2, r4, sp, lr, pc}^ │ │ │ │ - bcc fe452064 <__bss_end__@@Base+0xfe3ab42c> │ │ │ │ - blvc ffa1232c <__bss_end__@@Base+0xff96b6f4> │ │ │ │ - blvs d1eac <__bss_end__@@Base+0x2b274> │ │ │ │ - blvc 121212c <__bss_end__@@Base+0x116b4f4> │ │ │ │ - blvs 411ed4 <__bss_end__@@Base+0x36b29c> │ │ │ │ - blvc 1d2138 <__bss_end__@@Base+0x12b500> │ │ │ │ - bleq 1212320 <__bss_end__@@Base+0x116b6e8> │ │ │ │ + bcc fe451fec <__bss_end__@@Base+0xfe3ab44c> │ │ │ │ + blvc ffa122b4 <__bss_end__@@Base+0xff96b714> │ │ │ │ + blvs d1e34 <__bss_end__@@Base+0x2b294> │ │ │ │ + blvc 12120b4 <__bss_end__@@Base+0x116b514> │ │ │ │ + blvs 411e5c <__bss_end__@@Base+0x36b2bc> │ │ │ │ + blvc 1d20c0 <__bss_end__@@Base+0x12b520> │ │ │ │ + bleq 12122a8 <__bss_end__@@Base+0x116b708> │ │ │ │ mrc2 7, 4, pc, cr13, cr15, {7} │ │ │ │ ldmdavs r9!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsvs r6, sl, sl, ror r9 │ │ │ │ ldrcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvngt r0, r0 │ │ │ │ @ instruction: 0xffc00000 │ │ │ │ - ldrshmi pc, [pc, #255] @ 1698b @ │ │ │ │ + ldrshmi pc, [pc, #255] @ 16913 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi sp, lr, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi ip, lr, r0, lsl #16 │ │ │ │ - andeq r9, r3, r6, ror #16 │ │ │ │ - andeq r9, r3, r6, ror #14 │ │ │ │ + ldrdeq r9, [r3], -sl │ │ │ │ + ldrdeq r9, [r3], -sl │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ands r6, r4, sl, lsl r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - blx 9f0ea <__bss_start@@Base+0x4404a> │ │ │ │ + blx 9f072 <__bss_start@@Base+0x4406a> │ │ │ │ ldmvs sl!, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdavc r2, {r1, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf1a34413 │ │ │ │ ldmdavs fp!, {r4, r5, r9}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ mrrcne 8, 1, r6, sl, cr11 │ │ │ │ @ instruction: 0x601a68fb │ │ │ │ - blcc 70bcc <__bss_start@@Base+0x15b2c> │ │ │ │ + blcc 70b54 <__bss_start@@Base+0x15b4c> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ vstrle d2, [sp, #-0] │ │ │ │ - stcl 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ + stcl 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ subseq r7, fp, fp, lsl r8 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ - blcs 30bf4 │ │ │ │ + blcs 30b7c │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ @@ -19664,30 +19659,30 @@ │ │ │ │ andle r2, r1, sp, lsr #22 │ │ │ │ adcs r2, r0, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0xf107607b │ │ │ │ ldcne 2, cr0, [fp, #-112]! @ 0xffffff90 │ │ │ │ ldrmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ - blcs 28188 │ │ │ │ + blcs 28110 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #8353 @ 0x20a1 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ - blcs b749f8 <__bss_end__@@Base+0xacddc0> │ │ │ │ + blcs b74980 <__bss_end__@@Base+0xacdde0> │ │ │ │ ldmdavs fp!, {r1, r4, r6, r8, ip, lr, pc}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ tstcs r2, fp, lsr sp │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ strmi pc, [r3], -r1, lsl #31 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ add r2, ip, r0, lsl #6 │ │ │ │ movwcc r6, #6779 @ 0x1a7b │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr}^ │ │ │ │ - blcs 1534a24 <__bss_end__@@Base+0x148ddec> │ │ │ │ + blcs 15349ac <__bss_end__@@Base+0x148de0c> │ │ │ │ ldmdavs fp!, {r2, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ andseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ tstcs r2, fp, lsr sp │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ strmi pc, [r3], -fp, ror #30 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ @@ -19696,179 +19691,179 @@ │ │ │ │ andle r2, r1, sl, lsr fp │ │ │ │ rsbs r2, r0, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0xf107607b │ │ │ │ ldcne 2, cr0, [fp, #-64]! @ 0xffffffc0 │ │ │ │ ldrmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ - blcs 28208 │ │ │ │ + blcs 28190 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ - bvs 1f0eb88 <__bss_end__@@Base+0x1e67f50> │ │ │ │ + bvs 1f0eb10 <__bss_end__@@Base+0x1e67f70> │ │ │ │ rsbsvs r3, fp, #134217728 @ 0x8000000 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstle r1, sl, lsr fp │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0xf107607b │ │ │ │ ldcne 2, cr0, [fp, #-48]! @ 0xffffffd0 │ │ │ │ ldrmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ - blcs 28234 │ │ │ │ + blcs 281bc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ - bvs 1f0eb5c <__bss_end__@@Base+0x1e67f24> │ │ │ │ + bvs 1f0eae4 <__bss_end__@@Base+0x1e67f44> │ │ │ │ rsbsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ sub r2, r2, r0, lsl #6 │ │ │ │ vpmin.s8 d22, d0, d27 │ │ │ │ addsmi r6, r3, #-536870910 @ 0xe0000002 │ │ │ │ - bvs f0deec <__bss_end__@@Base+0xe672b4> │ │ │ │ + bvs f0de74 <__bss_end__@@Base+0xe672d4> │ │ │ │ andvc pc, pc, #536870916 @ 0x20000004 │ │ │ │ stcle 2, cr4, [r3], #-588 @ 0xfffffdb4 │ │ │ │ - blcs 31244 │ │ │ │ + blcs 311cc │ │ │ │ ldmibvs fp!, {r5, r8, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc1d2b0c │ │ │ │ - blcs 31150 │ │ │ │ + blcs 310d8 │ │ │ │ ldmibvs fp!, {r1, r3, r4, r8, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xdc172b1f │ │ │ │ @ instruction: 0x46186a3b │ │ │ │ - blx ffc54a70 <__bss_end__@@Base+0xffbade38> │ │ │ │ - blcs 28284 │ │ │ │ + blx ffc549f8 <__bss_end__@@Base+0xffbade58> │ │ │ │ + blcs 2820c │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ ldmibvs fp!, {r3, r4, r9, sl, lr}^ │ │ │ │ - blmi 49e3f0 <__bss_end__@@Base+0x3f77b8> │ │ │ │ + blmi 49e378 <__bss_end__@@Base+0x3f77d8> │ │ │ │ tstcs ip, fp, ror r4 │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ @ instruction: 0xf853440a │ │ │ │ ldmibvs fp!, {r1, r5, sp} │ │ │ │ - ble 67504 <__bss_start@@Base+0xc464> │ │ │ │ + ble 6748c <__bss_start@@Base+0xc484> │ │ │ │ ands r2, r2, r0, lsl #6 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r9, fp, sp, lr} │ │ │ │ ldmibvs sl!, {r1, r3, r4, sp, lr}^ │ │ │ │ subsvs r6, sl, fp, lsr r8 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdbvs sl!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ sbcsvs r6, sl, fp, lsr r8 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r8, fp, sp, lr} │ │ │ │ ldmvs sl!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ cmpvs sl, fp, lsr r8 │ │ │ │ @ instruction: 0x46186a7b │ │ │ │ ldrtmi r3, [sp], r8, lsr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq r3, r4, r8, lsr ip │ │ │ │ + andeq r3, r4, r8, lsl ip │ │ │ │ strdlt fp, [fp], r0 │ │ │ │ rscsvs sl, r8, r6, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ - blcs 4f0cd0 <__bss_end__@@Base+0x44a098> │ │ │ │ + blcs 4f0c58 <__bss_end__@@Base+0x44a0b8> │ │ │ │ ldmdavs sp!, {r0, r3, r4, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmdavs lr, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmiavs r9, {r0, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ stmdbvs r0, {r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdbvs r4!, {r2, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andls r9, r3, r4, lsl #8 │ │ │ │ andls r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2600 @ 0xfffff5d8 │ │ │ │ ldmvs r8!, {r0, r3, r5, r9, sl, lr} │ │ │ │ - ldcl 7, cr15, [r0], #944 @ 0x3b0 │ │ │ │ + stc 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r6, sp, lr, pc}^ │ │ │ │ vldrle d2, [r6, #-64] @ 0xffffffc0 │ │ │ │ ldmvs fp!, {r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r0, r2, r3, r4, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ ldmvs r9!, {r1, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs r8!, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ andls r6, r3, r0, lsl #18 │ │ │ │ andls r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2588 @ 0xfffff5e4 │ │ │ │ ldmvs r8!, {r0, r5, r9, sl, lr} │ │ │ │ - ldcl 7, cr15, [r6], {236} @ 0xec │ │ │ │ + stcl 7, cr15, [r6], #944 @ 0x3b0 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-40] @ 16b2c │ │ │ │ + vstrle d2, [pc, #-40] @ 16ab4 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs fp!, {r3, r4, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ strmi r9, [r3], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2579 @ 0xfffff5ed │ │ │ │ @ instruction: 0xf7ec68b8 │ │ │ │ - ands lr, sl, r4, asr #25 │ │ │ │ - blcs 1f0d64 <__bss_end__@@Base+0x14a12c> │ │ │ │ + @ instruction: 0xe01aecd4 │ │ │ │ + blcs 1f0cec <__bss_end__@@Base+0x14a14c> │ │ │ │ ldmdavs r9!, {r2, r3, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf7ec68b8 │ │ │ │ - @ instruction: 0xe00aecb4 │ │ │ │ - bmi 2b0d84 <__bss_end__@@Base+0x20a14c> │ │ │ │ + and lr, sl, r4, asr #25 │ │ │ │ + bmi 2b0d0c <__bss_end__@@Base+0x20a16c> │ │ │ │ vqshl.s8 q10, q13, q0 │ │ │ │ stmdami r9, {r0, r4, r8, ip} │ │ │ │ - @ instruction: 0xf7fb4478 │ │ │ │ - @ instruction: 0xf7ecfe41 │ │ │ │ - @ instruction: 0x3714e9d0 │ │ │ │ + @ instruction: 0xf7fc4478 │ │ │ │ + @ instruction: 0xf7ecfa35 │ │ │ │ + ldrcc lr, [r4, -r4, ror #19] │ │ │ │ ldcllt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ - andeq r9, r3, sl, asr r5 │ │ │ │ - andeq r9, r3, r6, asr #10 │ │ │ │ - andeq r9, r3, sl, lsr r5 │ │ │ │ - andeq r9, r3, sl, lsr #10 │ │ │ │ - andeq r9, r3, r8, lsr #10 │ │ │ │ - @ instruction: 0x000393b4 │ │ │ │ + andeq r9, r3, lr, asr #9 │ │ │ │ + @ instruction: 0x000394ba │ │ │ │ + andeq r9, r3, lr, lsr #9 │ │ │ │ + muleq r3, lr, r4 │ │ │ │ + muleq r3, ip, r4 │ │ │ │ + andeq r9, r3, r8, lsr #6 │ │ │ │ addlt fp, r5, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr} │ │ │ │ - bne ff4f0c48 <__bss_end__@@Base+0xff44a010> │ │ │ │ + bne ff4f0bd0 <__bss_end__@@Base+0xff44a030> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ ldrsht r6, [r7], -fp │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldrsbtvs r1, [fp], #163 @ 0xa3 │ │ │ │ - blcs 30fe4 │ │ │ │ + blcs 30f6c │ │ │ │ ldmvs fp!, {r0, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r2, r3, r5, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ - bne ff4f0e74 <__bss_end__@@Base+0xff44a23c> │ │ │ │ + bne ff4f0dfc <__bss_end__@@Base+0xff44a25c> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ strd r6, [r1], -fp @ │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldrsbtvs r1, [fp], #163 @ 0xa3 │ │ │ │ - blcs 31010 │ │ │ │ + blcs 30f98 │ │ │ │ ldmvs fp!, {r0, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, fp, sp, lr} │ │ │ │ - bne ff4f10a0 <__bss_end__@@Base+0xff44a468> │ │ │ │ + bne ff4f1028 <__bss_end__@@Base+0xff44a488> │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andle r2, r1, r0, lsl #22 │ │ │ │ strd r6, [fp], -fp │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldrsbtvs r1, [fp], #163 @ 0xa3 │ │ │ │ - blcs 3103c │ │ │ │ + blcs 30fc4 │ │ │ │ ldmvs fp!, {r0, ip, lr, pc}^ │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0x37144618 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ svcge 0x000ab0ac │ │ │ │ ldreq pc, [r8], #263 @ 0x107 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blpl 1052738 <__bss_end__@@Base+0xfabb00> │ │ │ │ - blvs 109273c <__bss_end__@@Base+0xfebb04> │ │ │ │ - blvc 10d2740 <__bss_end__@@Base+0x102bb08> │ │ │ │ - blpl 522a0 │ │ │ │ - blvs d22a4 <__bss_end__@@Base+0x2b66c> │ │ │ │ - blvc 1522a8 <__bss_end__@@Base+0xab670> │ │ │ │ + blpl 10526c0 <__bss_end__@@Base+0xfabb20> │ │ │ │ + blvs 10926c4 <__bss_end__@@Base+0xfebb24> │ │ │ │ + blvc 10d26c8 <__bss_end__@@Base+0x102bb28> │ │ │ │ + blpl 52228 │ │ │ │ + blvs d222c <__bss_end__@@Base+0x2b68c> │ │ │ │ + blvc 152230 <__bss_end__@@Base+0xab690> │ │ │ │ ldrsbtcc pc, [r0], #135 @ 0x87 @ │ │ │ │ movwcc r6, #7195 @ 0x1c1b │ │ │ │ ldrsbtcs pc, [r0], #135 @ 0x87 @ │ │ │ │ andcc r6, r2, #4608 @ 0x1200 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0xf8c7105b │ │ │ │ @@ -19886,32 +19881,32 @@ │ │ │ │ svcvs 0x00fa7b04 │ │ │ │ movwls r9, #33289 @ 0x8209 │ │ │ │ @ instruction: 0xf107466d │ │ │ │ stcgt 4, cr0, [pc], {168} @ 0xa8 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf107000f │ │ │ │ - blgt 3d7b54 <__bss_end__@@Base+0x330f1c> │ │ │ │ - bleq 11927b8 <__bss_end__@@Base+0x10ebb80> │ │ │ │ - blne 11d27bc <__bss_end__@@Base+0x112bb84> │ │ │ │ - blcs 12127c0 <__bss_end__@@Base+0x116bb88> │ │ │ │ + blgt 3d7adc <__bss_end__@@Base+0x330f3c> │ │ │ │ + bleq 1192740 <__bss_end__@@Base+0x10ebba0> │ │ │ │ + blne 11d2744 <__bss_end__@@Base+0x112bba4> │ │ │ │ + blcs 1212748 <__bss_end__@@Base+0x116bba8> │ │ │ │ @ instruction: 0xf980f007 │ │ │ │ ldrsbtcc pc, [r0], #135 @ 0x87 @ │ │ │ │ ldc 12, cr6, [r7, #108] @ 0x6c │ │ │ │ vldr d5, [r7] │ │ │ │ vldr d6, [r7, #8] │ │ │ │ @ instruction: 0xf8d77b04 │ │ │ │ ldrmi r1, [r8], -r0, lsl #1 │ │ │ │ - bleq 11927e0 <__bss_end__@@Base+0x10ebba8> │ │ │ │ - blne 11d27e4 <__bss_end__@@Base+0x112bbac> │ │ │ │ - blcs 12127e8 <__bss_end__@@Base+0x116bbb0> │ │ │ │ + bleq 1192768 <__bss_end__@@Base+0x10ebbc8> │ │ │ │ + blne 11d276c <__bss_end__@@Base+0x112bbcc> │ │ │ │ + blcs 1212770 <__bss_end__@@Base+0x116bbd0> │ │ │ │ @ instruction: 0xf8d4f007 │ │ │ │ - blpl 5238c │ │ │ │ - blvs d2390 <__bss_end__@@Base+0x2b758> │ │ │ │ - blvc 152394 <__bss_end__@@Base+0xab75c> │ │ │ │ + blpl 52314 │ │ │ │ + blvs d2318 <__bss_end__@@Base+0x2b778> │ │ │ │ + blvc 15231c <__bss_end__@@Base+0xab77c> │ │ │ │ @ instruction: 0xf1076ffb │ │ │ │ andls r0, r1, #96, 4 │ │ │ │ andls r6, r0, #10092544 @ 0x9a0000 │ │ │ │ vmov.f64 d12, #12 @ 0x40600000 3.5 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf8d72b47 │ │ │ │ @@ -19919,31 +19914,31 @@ │ │ │ │ @ instruction: 0xf0080080 │ │ │ │ ldc 12, cr15, [r7, #796] @ 0x31c │ │ │ │ vldr d5, [r7] │ │ │ │ vldr d6, [r7, #8] │ │ │ │ svcvs 0x00fb7b04 │ │ │ │ eorseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ ldmvs sl, {r0, r9, ip, pc} │ │ │ │ - blgt 33b578 <__bss_end__@@Base+0x294940> │ │ │ │ - bleq 119283c <__bss_end__@@Base+0x10ebc04> │ │ │ │ - blne 11d2840 <__bss_end__@@Base+0x112bc08> │ │ │ │ - blcs 1212844 <__bss_end__@@Base+0x116bc0c> │ │ │ │ + blgt 33b500 <__bss_end__@@Base+0x294960> │ │ │ │ + bleq 11927c4 <__bss_end__@@Base+0x10ebc24> │ │ │ │ + blne 11d27c8 <__bss_end__@@Base+0x112bc28> │ │ │ │ + blcs 12127cc <__bss_end__@@Base+0x116bc2c> │ │ │ │ ldrsbtne pc, [r0], #135 @ 0x87 @ │ │ │ │ ldrdeq pc, [r0], r7 │ │ │ │ - blx cd2db0 <__bss_end__@@Base+0xc2c178> │ │ │ │ - blcc 6523f0 <__bss_end__@@Base+0x5ab7b8> │ │ │ │ - blmi 6d23f4 <__bss_end__@@Base+0x62b7bc> │ │ │ │ - blpl 7523f8 <__bss_end__@@Base+0x6ab7c0> │ │ │ │ - blcs 523fc │ │ │ │ - blvs d2400 <__bss_end__@@Base+0x2b7c8> │ │ │ │ - blvc 152404 <__bss_end__@@Base+0xab7cc> │ │ │ │ + blx cd2d38 <__bss_end__@@Base+0xc2c198> │ │ │ │ + blcc 652378 <__bss_end__@@Base+0x5ab7d8> │ │ │ │ + blmi 6d237c <__bss_end__@@Base+0x62b7dc> │ │ │ │ + blpl 752380 <__bss_end__@@Base+0x6ab7e0> │ │ │ │ + blcs 52384 │ │ │ │ + blvs d2388 <__bss_end__@@Base+0x2b7e8> │ │ │ │ + blvc 15238c <__bss_end__@@Base+0xab7ec> │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ strbtmi r9, [sp], -r6, lsl #6 │ │ │ │ ldrbeq pc, [r8], #263 @ 0x107 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 161a9 │ │ │ │ + strgt ip, [pc, #-3087] @ 16131 │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ biceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0062b47 │ │ │ │ @@ -19956,19 +19951,19 @@ │ │ │ │ @ instruction: 0xf1077b04 │ │ │ │ movwls r0, #25368 @ 0x6318 │ │ │ │ @ instruction: 0xf107466d │ │ │ │ stcgt 4, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ @ instruction: 0xf1070003 │ │ │ │ - blgt 3d7d2c <__bss_end__@@Base+0x3310f4> │ │ │ │ - bleq 10d28d0 <__bss_end__@@Base+0x102bc98> │ │ │ │ - blne 11d28d4 <__bss_end__@@Base+0x112bc9c> │ │ │ │ - blcs 12128d8 <__bss_end__@@Base+0x116bca0> │ │ │ │ - blx 412e34 <__bss_end__@@Base+0x36c1fc> │ │ │ │ + blgt 3d7cb4 <__bss_end__@@Base+0x331114> │ │ │ │ + bleq 10d2858 <__bss_end__@@Base+0x102bcb8> │ │ │ │ + blne 11d285c <__bss_end__@@Base+0x112bcbc> │ │ │ │ + blcs 1212860 <__bss_end__@@Base+0x116bcc0> │ │ │ │ + blx 412dbc <__bss_end__@@Base+0x36c21c> │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ ldrsbtne pc, [r4], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ ldc 13, cr15, [r7, #132] @ 0x84 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ vldr d6, [r7, #32] │ │ │ │ @ instruction: 0xf8d77b0a │ │ │ │ @@ -19981,15 +19976,15 @@ │ │ │ │ svcvs 0x00f8f9c1 │ │ │ │ @ instruction: 0xf9e7f003 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #15 │ │ │ │ ldrhtmi lr, [r0], sp │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ ldrblt fp, [r0, #132]! @ 0x84 │ │ │ │ - blhi 1d2324 <__bss_end__@@Base+0x12b6ec> │ │ │ │ + blhi 1d22ac <__bss_end__@@Base+0x12b70c> │ │ │ │ stclvc 5, cr15, [r1, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf507af3e │ │ │ │ stm r4, {r1, r2, r3, r5, sl, ip, sp, lr} │ │ │ │ vhadd.s8 d0, d15, d15 │ │ │ │ ldmib r3, {r2, r3, r4, r6, r8, r9, ip, sp, lr}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f23a0 │ │ │ │ @@ -20001,95 +19996,95 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {58} @ 0x3a │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 162b1 │ │ │ │ + strgt ip, [pc, #-3087] @ 16239 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ ldc 12, cr15, [r7, #964] @ 0x3c4 │ │ │ │ vldr d5, [r7, #552] @ 0x228 │ │ │ │ vldr d6, [r7, #560] @ 0x230 │ │ │ │ @ instruction: 0xf5077b8e │ │ │ │ tstls r3, #192, 6 │ │ │ │ tstpcc r0, #14090240 @ p-variant is OBSOLETE @ 0xd70000 │ │ │ │ stcge 3, cr9, [r8, #-72] @ 0xffffffb8 │ │ │ │ ldrtvc pc, [sl], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 162e5 │ │ │ │ - strgt ip, [pc, #-3087] @ 162e9 │ │ │ │ + strgt ip, [pc, #-3087] @ 1626d │ │ │ │ + strgt ip, [pc, #-3087] @ 16271 │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf507466d │ │ │ │ stcgt 4, cr7, [pc], {50} @ 0x32 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf507000f │ │ │ │ - blgt 3f3bd0 <__bss_end__@@Base+0x34cf98> │ │ │ │ - bleq 11929dc <__bss_end__@@Base+0x10ebda4> │ │ │ │ - blne 11d29e0 <__bss_end__@@Base+0x112bda8> │ │ │ │ - blcs 12129e4 <__bss_end__@@Base+0x116bdac> │ │ │ │ + blgt 3f3b58 <__bss_end__@@Base+0x34cfb8> │ │ │ │ + bleq 1192964 <__bss_end__@@Base+0x10ebdc4> │ │ │ │ + blne 11d2968 <__bss_end__@@Base+0x112bdc8> │ │ │ │ + blcs 121296c <__bss_end__@@Base+0x116bdcc> │ │ │ │ mrc2 7, 4, pc, cr14, cr15, {7} │ │ │ │ strvc pc, [r0], -r7, lsl #10 │ │ │ │ @ instruction: 0xf507466d │ │ │ │ stcgt 4, cr7, [pc], {60} @ 0x3c │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf507000f │ │ │ │ - blgt 333c2c <__bss_end__@@Base+0x28cff4> │ │ │ │ + blgt 333bb4 <__bss_end__@@Base+0x28d014> │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ ldc 8, cr15, [r7, #932] @ 0x3a4 │ │ │ │ vldr d6, [r7, #752] @ 0x2f0 │ │ │ │ vadd.f64 d7, d22, d16 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ @ instruction: 0xf5077b82 │ │ │ │ tstls r2, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16371 │ │ │ │ + strgt ip, [pc, #-3087] @ 162f9 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ ldc 12, cr15, [r7, #580] @ 0x244 │ │ │ │ vldr d5, [r7, #552] @ 0x228 │ │ │ │ vldr d6, [r7, #560] @ 0x230 │ │ │ │ @ instruction: 0xf1077b8e │ │ │ │ tstls r3, #128, 6 │ │ │ │ tstpcc r0, #14090240 @ p-variant is OBSOLETE @ 0xd70000 │ │ │ │ stcge 3, cr9, [r8, #-72] @ 0xffffffb8 │ │ │ │ strvc pc, [r0], #-1287 @ 0xfffffaf9 │ │ │ │ - strgt ip, [pc, #-3087] @ 163a5 │ │ │ │ - strgt ip, [pc, #-3087] @ 163a9 │ │ │ │ + strgt ip, [pc, #-3087] @ 1632d │ │ │ │ + strgt ip, [pc, #-3087] @ 16331 │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf507466d │ │ │ │ stcgt 4, cr7, [pc], {50} @ 0x32 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf507000f │ │ │ │ - blgt 3f3c90 <__bss_end__@@Base+0x34d058> │ │ │ │ - bleq 1192a9c <__bss_end__@@Base+0x10ebe64> │ │ │ │ - blne 11d2aa0 <__bss_end__@@Base+0x112be68> │ │ │ │ - blcs 1212aa4 <__bss_end__@@Base+0x116be6c> │ │ │ │ + blgt 3f3c18 <__bss_end__@@Base+0x34d078> │ │ │ │ + bleq 1192a24 <__bss_end__@@Base+0x10ebe84> │ │ │ │ + blne 11d2a28 <__bss_end__@@Base+0x112be88> │ │ │ │ + blcs 1212a2c <__bss_end__@@Base+0x116be8c> │ │ │ │ mrc2 7, 1, pc, cr14, cr15, {7} │ │ │ │ andsvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstpvc r8, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ - blpl fe2d2654 <__bss_end__@@Base+0xfe22ba1c> │ │ │ │ - blvs fe352658 <__bss_end__@@Base+0xfe2aba20> │ │ │ │ - blvc fe3d265c <__bss_end__@@Base+0xfe32ba24> │ │ │ │ + blpl fe2d25dc <__bss_end__@@Base+0xfe22ba3c> │ │ │ │ + blvs fe3525e0 <__bss_end__@@Base+0xfe2aba40> │ │ │ │ + blvc fe3d25e4 <__bss_end__@@Base+0xfe32ba44> │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0062b47 │ │ │ │ @ instruction: 0xed97f981 │ │ │ │ vldr d6, [r7, #752] @ 0x2f0 │ │ │ │ vadd.f64 d7, d22, d16 │ │ │ │ @@ -20099,15 +20094,15 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16439 │ │ │ │ + strgt ip, [pc, #-3087] @ 163c1 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ ldc 12, cr15, [r7, #180] @ 0xb4 │ │ │ │ vldr d5, [r7, #552] @ 0x228 │ │ │ │ vldr d6, [r7, #560] @ 0x230 │ │ │ │ @@ -20118,31 +20113,31 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16485 │ │ │ │ + strgt ip, [pc, #-3087] @ 1640d │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7ff2b47 │ │ │ │ @ instruction: 0xf507fdd9 │ │ │ │ @ instruction: 0xf1037310 │ │ │ │ @ instruction: 0xf5070208 │ │ │ │ @ instruction: 0xf1037314 │ │ │ │ @ instruction: 0xf5070108 │ │ │ │ movwcc r7, #33560 @ 0x8318 │ │ │ │ - blpl fe2d2728 <__bss_end__@@Base+0xfe22baf0> │ │ │ │ - blvs fe35272c <__bss_end__@@Base+0xfe2abaf4> │ │ │ │ - blvc fe3d2730 <__bss_end__@@Base+0xfe32baf8> │ │ │ │ + blpl fe2d26b0 <__bss_end__@@Base+0xfe22bb10> │ │ │ │ + blvs fe3526b4 <__bss_end__@@Base+0xfe2abb14> │ │ │ │ + blvc fe3d26b8 <__bss_end__@@Base+0xfe32bb18> │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0062b47 │ │ │ │ @ instruction: 0xed97f917 │ │ │ │ vldr d6, [r7, #608] @ 0x260 │ │ │ │ vmov.32 r7, d22[1] │ │ │ │ @@ -20163,104 +20158,104 @@ │ │ │ │ vmov.32 r7, d21[1] │ │ │ │ vldr d5, [r7, #284] @ 0x11c │ │ │ │ vldr d4, [r7, #576] @ 0x240 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ - @ instruction: 0xf7eb0b47 │ │ │ │ - vstr , [r7, #440] @ 0x1b8 │ │ │ │ + @ instruction: 0xf7ec0b47 │ │ │ │ + stc 8, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8d70b9c │ │ │ │ @ instruction: 0x463e5314 │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ orrcc sl, r0, #1966080 @ 0x1e0000 │ │ │ │ ldrmi r2, [r9], -r0, lsl #5 │ │ │ │ - ldmda lr, {r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6!, {r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1044668 │ │ │ │ rsbscs r0, r8, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7ec4619 │ │ │ │ - ldm r4, {r3, r4, r6, fp, sp, lr, pc} │ │ │ │ + ldm r4, {r4, r5, r6, fp, sp, lr, pc} │ │ │ │ ldrtmi r0, [r0], -ip │ │ │ │ stc2 0, cr15, [r8, #-20]! @ 0xffffffec │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ eorvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ addcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @ instruction: 0xf7ec4618 │ │ │ │ - cdp 8, 11, cr14, cr7, cr8, {2} │ │ │ │ + cdp 8, 11, cr14, cr7, cr0, {3} │ │ │ │ vldr d6, [r7] │ │ │ │ vdup.32 d22, r7 │ │ │ │ @ instruction: 0xf8d78b07 │ │ │ │ @ instruction: 0x463e5314 │ │ │ │ tstpmi r4, #14090240 @ p-variant is OBSOLETE @ 0xd70000 │ │ │ │ @ instruction: 0xf1044668 │ │ │ │ rsbscs r0, r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf7ec4619 │ │ │ │ - @ instruction: 0xf104e836 │ │ │ │ - blgt 317de8 <__bss_end__@@Base+0x2711b0> │ │ │ │ - bleq 1252c8c <__bss_end__@@Base+0x11ac054> │ │ │ │ + @ instruction: 0xf104e84e │ │ │ │ + blgt 317d70 <__bss_end__@@Base+0x2711d0> │ │ │ │ + bleq 1252c14 <__bss_end__@@Base+0x11ac074> │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ @ instruction: 0xf507fc69 │ │ │ │ @ instruction: 0xf5a37322 │ │ │ │ @ instruction: 0xf1057222 │ │ │ │ ldrmi r0, [r1], -r8, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - stmda r2!, {r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda sl!, {r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x466d463e │ │ │ │ ldrtvc pc, [ip], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 165e5 │ │ │ │ + strgt ip, [pc, #-3087] @ 1656d │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ teqpvc sl, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ ldrtmi ip, [r0], -ip, lsl #22 │ │ │ │ @ instruction: 0xff8af004 │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ msrvc CPSR_x, #683671552 @ 0x28c00000 │ │ │ │ strvc pc, [r0], #-1287 @ 0xfffffaf9 │ │ │ │ - stcgt 6, cr4, [pc, #-116] @ 171a4 │ │ │ │ - stcgt 4, cr12, [pc, #-60] @ 171e0 │ │ │ │ + stcgt 6, cr4, [pc, #-116] @ 1712c │ │ │ │ + stcgt 4, cr12, [pc, #-60] @ 17168 │ │ │ │ ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ stm r4, {r0, r1} │ │ │ │ @ instruction: 0xf5070003 │ │ │ │ tstls r2, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {58} @ 0x3a │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 1663d │ │ │ │ + strgt ip, [pc, #-3087] @ 165c5 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ @ instruction: 0xf8d7fb2b │ │ │ │ orrcc r3, r8, #20, 6 @ 0x50000000 │ │ │ │ - blge fe2d28c4 <__bss_end__@@Base+0xfe22bc8c> │ │ │ │ - blls fe3528c8 <__bss_end__@@Base+0xfe2abc90> │ │ │ │ - blhi fe3d28cc <__bss_end__@@Base+0xfe32bc94> │ │ │ │ + blge fe2d284c <__bss_end__@@Base+0xfe22bcac> │ │ │ │ + blls fe352850 <__bss_end__@@Base+0xfe2abcb0> │ │ │ │ + blhi fe3d2854 <__bss_end__@@Base+0xfe32bcb4> │ │ │ │ @ instruction: 0xf5079334 │ │ │ │ @ instruction: 0xf5a37322 │ │ │ │ - blge 533c8c <__bss_end__@@Base+0x48d054> │ │ │ │ + blge 533c14 <__bss_end__@@Base+0x48d074> │ │ │ │ addcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8d7efd4 │ │ │ │ + @ instruction: 0xf8d7efec │ │ │ │ tstls r2, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {58} @ 0x3a │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 1669d │ │ │ │ + strgt ip, [pc, #-3087] @ 16625 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ @ instruction: 0xf0062b48 │ │ │ │ @@ -20277,47 +20272,47 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16701 │ │ │ │ + strgt ip, [pc, #-3087] @ 16689 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ vldr s30, [r7, #804] @ 0x324 │ │ │ │ vldr d5, [r7, #552] @ 0x228 │ │ │ │ vldr d6, [r7, #560] @ 0x230 │ │ │ │ @ instruction: 0xf1077b8e │ │ │ │ tstls r3, #128, 6 │ │ │ │ tstpcc r0, #14090240 @ p-variant is OBSOLETE @ 0xd70000 │ │ │ │ stcge 3, cr9, [r8, #-72] @ 0xffffffb8 │ │ │ │ strvc pc, [r0], #-1287 @ 0xfffffaf9 │ │ │ │ - strgt ip, [pc, #-3087] @ 16735 │ │ │ │ - strgt ip, [pc, #-3087] @ 16739 │ │ │ │ + strgt ip, [pc, #-3087] @ 166bd │ │ │ │ + strgt ip, [pc, #-3087] @ 166c1 │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf507466d │ │ │ │ stcgt 4, cr7, [pc], {50} @ 0x32 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf507000f │ │ │ │ - blgt 3f4020 <__bss_end__@@Base+0x34d3e8> │ │ │ │ - bleq 1192e2c <__bss_end__@@Base+0x10ec1f4> │ │ │ │ - blne 11d2e30 <__bss_end__@@Base+0x112c1f8> │ │ │ │ - blcs 1212e34 <__bss_end__@@Base+0x116c1fc> │ │ │ │ + blgt 3f3fa8 <__bss_end__@@Base+0x34d408> │ │ │ │ + bleq 1192db4 <__bss_end__@@Base+0x10ec214> │ │ │ │ + blne 11d2db8 <__bss_end__@@Base+0x112c218> │ │ │ │ + blcs 1212dbc <__bss_end__@@Base+0x116c21c> │ │ │ │ ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ andsvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstpvc r8, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ - blpl fe2d29e4 <__bss_end__@@Base+0xfe22bdac> │ │ │ │ - blvs fe3529e8 <__bss_end__@@Base+0xfe2abdb0> │ │ │ │ - blvc fe3d29ec <__bss_end__@@Base+0xfe32bdb4> │ │ │ │ + blpl fe2d296c <__bss_end__@@Base+0xfe22bdcc> │ │ │ │ + blvs fe352970 <__bss_end__@@Base+0xfe2abdd0> │ │ │ │ + blvc fe3d2974 <__bss_end__@@Base+0xfe32bdd4> │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0052b47 │ │ │ │ ldc 15, cr15, [r7, #740] @ 0x2e4 │ │ │ │ vldr d6, [r7, #760] @ 0x2f8 │ │ │ │ vmov.32 r7, d22[1] │ │ │ │ @@ -20331,15 +20326,15 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 167d9 │ │ │ │ + strgt ip, [pc, #-3087] @ 16761 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf005cb0f │ │ │ │ vldr s30, [r7, #372] @ 0x174 │ │ │ │ vldr d5, [r7, #552] @ 0x228 │ │ │ │ vldr d6, [r7, #560] @ 0x230 │ │ │ │ @@ -20350,31 +20345,31 @@ │ │ │ │ @ instruction: 0xf507ad08 │ │ │ │ stcgt 4, cr7, [pc], {-0} │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldrtvc pc, [r2], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16825 │ │ │ │ + strgt ip, [pc, #-3087] @ 167ad │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ msrvc CPSR_fsx, #29360128 @ 0x1c00000 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7ff2b47 │ │ │ │ @ instruction: 0xf507fc09 │ │ │ │ @ instruction: 0xf1037310 │ │ │ │ @ instruction: 0xf5070208 │ │ │ │ @ instruction: 0xf1037314 │ │ │ │ @ instruction: 0xf5070108 │ │ │ │ movwcc r7, #33560 @ 0x8318 │ │ │ │ - blpl fe2d2ac8 <__bss_end__@@Base+0xfe22be90> │ │ │ │ - blvs fe352acc <__bss_end__@@Base+0xfe2abe94> │ │ │ │ - blvc fe3d2ad0 <__bss_end__@@Base+0xfe32be98> │ │ │ │ + blpl fe2d2a50 <__bss_end__@@Base+0xfe22beb0> │ │ │ │ + blvs fe352a54 <__bss_end__@@Base+0xfe2abeb4> │ │ │ │ + blvc fe3d2a58 <__bss_end__@@Base+0xfe32beb8> │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0052b47 │ │ │ │ ldc 15, cr15, [r7, #284] @ 0x11c │ │ │ │ vldr d6, [r7, #608] @ 0x260 │ │ │ │ vmov.32 r7, d22[1] │ │ │ │ @@ -20396,67 +20391,67 @@ │ │ │ │ vldr d5, [r7, #284] @ 0x11c │ │ │ │ vldr d4, [r7, #576] @ 0x240 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7eb0b47 │ │ │ │ - stc 14, cr14, [r7, #120] @ 0x78 │ │ │ │ + stc 14, cr14, [r7, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf8d70b9c │ │ │ │ @ instruction: 0x463e5314 │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ orrcc sl, r0, #1966080 @ 0x1e0000 │ │ │ │ ldrmi r2, [r9], -r0, lsl #5 │ │ │ │ - cdp 7, 8, cr15, cr14, cr11, {7} │ │ │ │ + cdp 7, 10, cr15, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf1044668 │ │ │ │ rsbscs r0, r8, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7eb4619 │ │ │ │ - ldm r4, {r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldm r4, {r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldrtmi r0, [r0], -ip │ │ │ │ - blx 165353e <__bss_end__@@Base+0x15ac906> │ │ │ │ + blx 16534c6 <__bss_end__@@Base+0x15ac926> │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ eorvc pc, r2, #683671552 @ 0x28c00000 │ │ │ │ orrvc pc, r4, #20971520 @ 0x1400000 │ │ │ │ addcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - mrc 14, 5, lr, cr7, cr8, {3} │ │ │ │ + mrc 14, 5, lr, cr7, cr0, {4} │ │ │ │ vldr d6, [r7] │ │ │ │ vdup.32 d22, r7 │ │ │ │ @ instruction: 0xf8d78b07 │ │ │ │ @ instruction: 0x463e5314 │ │ │ │ tstpmi r4, #14090240 @ p-variant is OBSOLETE @ 0xd70000 │ │ │ │ @ instruction: 0xf5044668 │ │ │ │ rsbscs r7, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf7eb4619 │ │ │ │ - @ instruction: 0xf504ee66 │ │ │ │ - blgt 334378 <__bss_end__@@Base+0x28d740> │ │ │ │ - bleq 125302c <__bss_end__@@Base+0x11ac3f4> │ │ │ │ + @ instruction: 0xf504ee7e │ │ │ │ + blgt 334300 <__bss_end__@@Base+0x28d760> │ │ │ │ + bleq 1252fb4 <__bss_end__@@Base+0x11ac414> │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ @ instruction: 0xf507fa99 │ │ │ │ @ instruction: 0xf5a37322 │ │ │ │ @ instruction: 0xf5057222 │ │ │ │ ldrmi r7, [r1], -r4, lsl #7 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - cdp 7, 5, cr15, cr2, cr11, {7} │ │ │ │ + cdp 7, 6, cr15, cr10, cr11, {7} │ │ │ │ @ instruction: 0x466d463e │ │ │ │ ldrtvc pc, [ip], #-1287 @ 0xfffffaf9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 16985 │ │ │ │ + strgt ip, [pc, #-3087] @ 1690d │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ teqpvc sl, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ ldrtmi ip, [r0], -ip, lsl #22 │ │ │ │ ldc2 0, cr15, [sl, #16]! │ │ │ │ msrvc CPSR_x, #29360128 @ 0x1c00000 │ │ │ │ msrvc CPSR_x, #683671552 @ 0x28c00000 │ │ │ │ strvc pc, [r0], #-1287 @ 0xfffffaf9 │ │ │ │ - stcgt 6, cr4, [pc, #-116] @ 17544 │ │ │ │ - stcgt 4, cr12, [pc, #-60] @ 17580 │ │ │ │ + stcgt 6, cr4, [pc, #-116] @ 174cc │ │ │ │ + stcgt 4, cr12, [pc, #-60] @ 17508 │ │ │ │ ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ stm r4, {r0, r1} │ │ │ │ svclt 0x00000003 │ │ │ │ strvc pc, [r3, -r7, lsl #10]! │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r4], -r0 │ │ │ │ @@ -20471,47 +20466,47 @@ │ │ │ │ ldmdavs r9!, {r8, r9, sp}^ │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8, r9, sp, pc}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ ldmib r3, {r1, r2, r3, r5, r8, r9, sp, pc}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmdavs fp!, {r2, r8, r9, sp}^ │ │ │ │ - blvs d2c64 <__bss_end__@@Base+0x2c02c> │ │ │ │ + blvs d2bec <__bss_end__@@Base+0x2c04c> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - blvs 52c74 │ │ │ │ + blvs 52bfc │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vdiv.f64 d6, d5, d7 │ │ │ │ vmov.f64 d7, #118 @ 0x3fb00000 1.375 │ │ │ │ vadd.f64 d6, d6, d0 │ │ │ │ vmov.f64 d7, d7 │ │ │ │ @ instruction: 0xf7eb0b47 │ │ │ │ - mrc 13, 5, lr, cr0, cr0, {3} │ │ │ │ + cdp 13, 11, cr14, cr0, cr6, {4} │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 252c5c <__bss_end__@@Base+0x1ac024> │ │ │ │ + blvc 252be4 <__bss_end__@@Base+0x1ac044> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r3, r8, r9, fp, sp, lr}^ │ │ │ │ - blvc 252ca8 <__bss_end__@@Base+0x1ac070> │ │ │ │ - blvc 212ef8 <__bss_end__@@Base+0x16c2c0> │ │ │ │ + blvc 252c30 <__bss_end__@@Base+0x1ac090> │ │ │ │ + blvc 212e80 <__bss_end__@@Base+0x16c2e0> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs r9!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmib r3, {r3, r4, r8, r9, sp, pc}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmdavs fp!, {r1, r3, r8, r9, sp} │ │ │ │ adcpl pc, r1, #64, 4 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr} │ │ │ │ sbcscs pc, r1, #64, 4 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs r2, sl, r6, lsl #4 │ │ │ │ andcs r6, r4, #3866624 @ 0x3b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blx f17e2 <__bss_end__@@Base+0x4abaa> │ │ │ │ + blx f176a <__bss_end__@@Base+0x4abca> │ │ │ │ ldmdavs fp!, {r1, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ orrsvs r2, sl, r0, lsl #4 │ │ │ │ andcs r6, r1, #3866624 @ 0x3b0000 │ │ │ │ movwcs r6, #4570 @ 0x11da │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ @@ -20530,51 +20525,51 @@ │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ andsvs r6, r9, r8, lsl #7 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ @ instruction: 0xf507601a │ │ │ │ vsubw.s32 q3, , d9 │ │ │ │ - blmi ffb27fd4 <__bss_end__@@Base+0xffa8139c> │ │ │ │ + blmi ffb27f5c <__bss_end__@@Base+0xffa813bc> │ │ │ │ @ instruction: 0x4614447b │ │ │ │ - stcgt 6, cr4, [pc, #-116] @ 17698 │ │ │ │ + stcgt 6, cr4, [pc, #-116] @ 17620 │ │ │ │ ldm r5, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ stm r4, {r0, r1} │ │ │ │ movwcs r0, #3 │ │ │ │ strbcc pc, [r4], #-2247 @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ movwcs r3, #21568 @ 0x5440 │ │ │ │ ldrtcc pc, [r8], #-2247 @ 0xfffff739 @ │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ teqpmi ip, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ ldrbtmi r4, [sl], #-2785 @ 0xfffff51f │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ - stc 7, cr15, [r0, #940] @ 0x3ac │ │ │ │ + ldc 7, cr15, [r8, #940] @ 0x3ac │ │ │ │ @ instruction: 0xf8c74603 │ │ │ │ @ instruction: 0xf8d73434 │ │ │ │ - blcs 24818 │ │ │ │ + blcs 247a0 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf107e1ac │ │ │ │ @ instruction: 0xf8d7032c │ │ │ │ vst3.8 {d18-d20}, [pc :256], r4 │ │ │ │ ldrmi r6, [r8], -r0, lsl #3 │ │ │ │ - mcrr 7, 14, pc, r4, cr11 @ │ │ │ │ - blcs 28f70 │ │ │ │ + mrrc 7, 14, pc, r8, cr11 @ │ │ │ │ + blcs 28ef8 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf107e19e │ │ │ │ @ instruction: 0xf8d7032c │ │ │ │ vst3.8 {d18-d20}, [pc :256], r4 │ │ │ │ ldrmi r6, [r8], -r0, lsl #3 │ │ │ │ - ldc 7, cr15, [r6], #-940 @ 0xfffffc54 │ │ │ │ - blcs 28f8c │ │ │ │ + mcrr 7, 14, pc, sl, cr11 @ │ │ │ │ + blcs 28f14 │ │ │ │ @ instruction: 0xf107d040 │ │ │ │ @ instruction: 0xf1070210 │ │ │ │ stmibmi ip, {r2, r3, r5, r8, r9}^ │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - stc 7, cr15, [sl], {235} @ 0xeb │ │ │ │ + ldc 7, cr15, [lr], {235} @ 0xeb │ │ │ │ ldrteq pc, [r0], #-2247 @ 0xfffff739 @ │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ @ instruction: 0xf8d7681b │ │ │ │ addsmi r2, sl, #68, 8 @ 0x44000000 │ │ │ │ @ instruction: 0xf507da1c │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ @@ -20582,72 +20577,72 @@ │ │ │ │ orrsvs pc, lr, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ ldcle 2, cr4, [r1], {154} @ 0x9a │ │ │ │ ldrtcc pc, [r0], #-2263 @ 0xfffff729 @ │ │ │ │ tstle sp, r1, lsl #22 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ - blcs 31840 │ │ │ │ + blcs 317c8 │ │ │ │ @ instruction: 0xf507dd06 │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, r8, r9, sp, lr} │ │ │ │ strbcc pc, [r4], #-2247 @ 0xfffff739 @ │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ vtst.8 d22, d8, d10 │ │ │ │ vrsra.s64 d22, d14, #64 │ │ │ │ addsmi r0, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d7dc05 │ │ │ │ - blcs 648c0 <__bss_start@@Base+0x9820> │ │ │ │ + blcs 64848 <__bss_start@@Base+0x9840> │ │ │ │ strh sp, [r0], -r3 │ │ │ │ @ instruction: 0xf8d7bf00 │ │ │ │ @ instruction: 0xf7eb0434 │ │ │ │ - @ instruction: 0xf507ebe8 │ │ │ │ + @ instruction: 0xf507ebfc │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ - bmi feab0638 <__bss_end__@@Base+0xfea09a00> │ │ │ │ + bmi feab05c0 <__bss_end__@@Base+0xfea09a20> │ │ │ │ @ instruction: 0x4611447a │ │ │ │ @ instruction: 0xf7eb6818 │ │ │ │ - strmi lr, [r3], -lr, lsl #26 │ │ │ │ + strmi lr, [r3], -r6, lsr #26 │ │ │ │ ldrtcc pc, [r4], #-2247 @ 0xfffff739 @ │ │ │ │ ldrtcc pc, [r4], #-2263 @ 0xfffff729 @ │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ teq r9, r0, lsl #6 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ msreq CPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtcs pc, [r4], #-2263 @ 0xfffff729 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - strmi lr, [r3], -ip, asr #23 │ │ │ │ + strmi lr, [r3], -r0, ror #23 │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ @ instruction: 0xe1252300 │ │ │ │ msreq CPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtcs pc, [r4], #-2263 @ 0xfffff729 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0x4603ebbe │ │ │ │ + @ instruction: 0x4603ebd2 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ msreq CPSR_fs, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbtmi r4, [r9], #-2449 @ 0xfffff66f │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8c7eb92 │ │ │ │ + @ instruction: 0xf8c7eba6 │ │ │ │ @ instruction: 0xf5070430 │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, r8, r9, sp, lr} │ │ │ │ strbcs pc, [r0], #-2263 @ 0xfffff729 @ │ │ │ │ - ble 728304 <__bss_end__@@Base+0x6816cc> │ │ │ │ + ble 72828c <__bss_end__@@Base+0x6816ec> │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ vtst.8 d22, d8, d10 │ │ │ │ vrsra.s64 d22, d14, #64 │ │ │ │ addsmi r0, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d7dc11 │ │ │ │ - blcs 64978 <__bss_start@@Base+0x98d8> │ │ │ │ + blcs 64900 <__bss_start@@Base+0x98f8> │ │ │ │ @ instruction: 0xf507d10d │ │ │ │ @ instruction: 0xf5a36389 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, r8, r9, sp, lr} │ │ │ │ vstrle d2, [r6, #-0] │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r7, #683671552 @ 0x28c00000 │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ @@ -20657,18 +20652,18 @@ │ │ │ │ orrsvs pc, lr, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ stcle 2, cr4, [r5], {154} @ 0x9a │ │ │ │ ldrtcc pc, [r0], #-2263 @ 0xfffff729 @ │ │ │ │ adcsle r2, r3, r1, lsl #22 │ │ │ │ svclt 0x0000e000 │ │ │ │ ldrteq pc, [r4], #-2263 @ 0xfffff729 @ │ │ │ │ - bl 1bd58ac <__bss_end__@@Base+0x1b2ec74> │ │ │ │ + bl fe0d5834 <__bss_end__@@Base+0xfe02ec94> │ │ │ │ strbcc pc, [r4], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ - blx a0a1e <__bss_start@@Base+0x4597e> │ │ │ │ + blx a09a6 <__bss_start@@Base+0x4599e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ @ instruction: 0xf8d7461a │ │ │ │ ldrmi r3, [r3], #-1092 @ 0xfffffbbc │ │ │ │ strtcc pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strteq pc, [ip], #-2263 @ 0xfffff729 │ │ │ │ @ instruction: 0xf957f002 │ │ │ │ @@ -20681,25 +20676,25 @@ │ │ │ │ @ instruction: 0xf8d7681b │ │ │ │ ldrvs r2, [sl], #-1092 @ 0xfffffbbc │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf8d7645a │ │ │ │ - blcs 24a60 │ │ │ │ + blcs 249e8 │ │ │ │ @ instruction: 0xf507dd07 │ │ │ │ vsubw.s32 q3, , d9 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, lr} │ │ │ │ andcs r6, r1, #1769472 @ 0x1b0000 │ │ │ │ movwcs r6, #1178 @ 0x49a │ │ │ │ ldrtcc pc, [ip], #-2247 @ 0xfffff739 @ │ │ │ │ @ instruction: 0xf507e048 │ │ │ │ vsubw.s32 q3, , d9 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, lr} │ │ │ │ - blvs 6b19f4 <__bss_end__@@Base+0x60adbc> │ │ │ │ + blvs 6b197c <__bss_end__@@Base+0x60addc> │ │ │ │ ldrtcc pc, [ip], #-2263 @ 0xfffff729 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ @@ -20708,15 +20703,15 @@ │ │ │ │ sbcseq r3, fp, ip, lsr r4 │ │ │ │ @ instruction: 0xf04f18d1 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ @ instruction: 0xf5072300 │ │ │ │ vsubw.s32 q3, , d9 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, lr} │ │ │ │ - blvs fe6b1a38 <__bss_end__@@Base+0xfe60ae00> │ │ │ │ + blvs fe6b19c0 <__bss_end__@@Base+0xfe60ae20> │ │ │ │ ldrtcc pc, [ip], #-2263 @ 0xfffff729 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ @@ -20727,59 +20722,59 @@ │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ @ instruction: 0xf8d72300 │ │ │ │ movwcc r3, #5180 @ 0x143c │ │ │ │ ldrtcc pc, [ip], #-2247 @ 0xfffff739 @ │ │ │ │ ldrtcs pc, [ip], #-2263 @ 0xfffff729 @ │ │ │ │ strtcc pc, [ip], #-2263 @ 0xfffff729 │ │ │ │ - blle fec28480 <__bss_end__@@Base+0xfeb81848> │ │ │ │ + blle fec28408 <__bss_end__@@Base+0xfeb81868> │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ orrvs pc, r8, r3, lsr #11 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ teqpmi ip, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ ldmdavs r8, {r0, r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d8f003 │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blvs d3098 <__bss_end__@@Base+0x2c460> │ │ │ │ + blvs d3020 <__bss_end__@@Base+0x2c480> │ │ │ │ ldrtcc pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ - bcc fe453270 <__bss_end__@@Base+0xfe3ac638> │ │ │ │ - blvc ffa13538 <__bss_end__@@Base+0xff96c900> │ │ │ │ + bcc fe4531f8 <__bss_end__@@Base+0xfe3ac658> │ │ │ │ + blvc ffa134c0 <__bss_end__@@Base+0xff96c920> │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blvc 213340 <__bss_end__@@Base+0x16c708> │ │ │ │ - blvc 553078 <__bss_end__@@Base+0x4ac440> │ │ │ │ + blvc 2132c8 <__bss_end__@@Base+0x16c728> │ │ │ │ + blvc 553000 <__bss_end__@@Base+0x4ac460> │ │ │ │ orrvs pc, r9, #29360128 @ 0x1c00000 │ │ │ │ movtmi pc, #17059 @ 0x42a3 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf1073310 │ │ │ │ @ instruction: 0x46110214 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf507ec12 │ │ │ │ + @ instruction: 0xf507ec2a │ │ │ │ vsubw.s32 q3, , d9 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, lr} │ │ │ │ @ instruction: 0xf507681b │ │ │ │ vsubl.s32 q3, d18, d9 │ │ │ │ ldmdavs r2, {r2, r6, r9, lr} │ │ │ │ ldmib r3, {r0, r4, fp, sp, lr}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf5074618 │ │ │ │ ldrtmi r6, [sp], r9, lsl #15 │ │ │ │ svclt 0x0000bdb0 │ │ │ │ - andeq r8, r3, ip, ror #19 │ │ │ │ - @ instruction: 0x000389b6 │ │ │ │ - andeq r8, r3, r0, ror #18 │ │ │ │ - ldrdeq r8, [r3], -r0 │ │ │ │ - andeq r8, r3, lr, ror #16 │ │ │ │ + andeq r8, r3, r4, ror #18 │ │ │ │ + andeq r8, r3, lr, lsr #18 │ │ │ │ + ldrdeq r8, [r3], -r8 @ │ │ │ │ + andeq r8, r3, r8, asr #16 │ │ │ │ + andeq r8, r3, r6, ror #15 │ │ │ │ @ instruction: 0xf5adb580 │ │ │ │ svcge 0x00006d85 │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ tstpmi ip, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf5a36385 │ │ │ │ andsvs r6, r9, r4, lsl #7 │ │ │ │ @@ -20787,25 +20782,25 @@ │ │ │ │ msrmi CPSR_s, #805306378 @ 0x3000000a │ │ │ │ movwcs r6, #26 │ │ │ │ strtcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ tstpmi ip, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ ldrbtmi r4, [sl], #-2675 @ 0xfffff58d │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ - bl fe6d5ab4 <__bss_end__@@Base+0xfe62ee7c> │ │ │ │ + bl fecd5a3c <__bss_end__@@Base+0xfec2ee9c> │ │ │ │ @ instruction: 0xf8c74603 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ - blcs 24b94 │ │ │ │ + blcs 24b1c │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf107e0d3 │ │ │ │ @ instruction: 0xf8d70318 │ │ │ │ vst3.8 {d18-d20}, [pc :128], r0 │ │ │ │ ldrmi r6, [r8], -r0, lsl #3 │ │ │ │ - b 17d5ad8 <__bss_end__@@Base+0x172eea0> │ │ │ │ - blcs 2933c │ │ │ │ + b 1cd5a60 <__bss_end__@@Base+0x1c2eec0> │ │ │ │ + blcs 292c4 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf507e0c5 │ │ │ │ @ instruction: 0xf5a36385 │ │ │ │ ldmdavc fp, {r1, r7, r8, r9, sp, lr} │ │ │ │ tstle r1, r5, lsr #22 │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ eormi pc, r4, #805306378 @ 0x3000000a │ │ │ │ @@ -20814,39 +20809,39 @@ │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ tstpmi ip, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ stmdavs r9, {r1, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0036818 │ │ │ │ ldrd pc, [r7], pc @ │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ msrmi CPSR_s, #805306378 @ 0x3000000a │ │ │ │ - blcs 71be0 <__bss_start@@Base+0x16b40> │ │ │ │ + blcs 71b68 <__bss_start@@Base+0x16b60> │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strtcs pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0x4603ea30 │ │ │ │ + strmi lr, [r3], -r4, asr #20 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ andseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [r9], #-2381 @ 0xfffff6b3 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8c7ea04 │ │ │ │ + @ instruction: 0xf8c7ea18 │ │ │ │ @ instruction: 0xf507041c │ │ │ │ vsubw.s32 q3, , d5 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, lr} │ │ │ │ strtcs pc, [r4], #-2263 @ 0xfffff729 │ │ │ │ - ble 728620 <__bss_end__@@Base+0x6819e8> │ │ │ │ + ble 7285a8 <__bss_end__@@Base+0x681a08> │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ tstpmi r4, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ vtst.8 d22, d8, d10 │ │ │ │ vrsra.s64 d22, d14, #64 │ │ │ │ addsmi r0, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d7dc11 │ │ │ │ - blcs 64c44 <__bss_start@@Base+0x9ba4> │ │ │ │ + blcs 64bcc <__bss_start@@Base+0x9bc4> │ │ │ │ @ instruction: 0xf507d10d │ │ │ │ vsubw.s32 q3, , d5 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, lr} │ │ │ │ vstrle d2, [r6, #-0] │ │ │ │ orrvs pc, r5, #29360128 @ 0x1c00000 │ │ │ │ tstpmi r4, #805306378 @ p-variant is OBSOLETE @ 0x3000000a │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ @@ -20857,15 +20852,15 @@ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ stcle 2, cr4, [r5], {154} @ 0x9a │ │ │ │ ldrcc pc, [ip], #-2263 @ 0xfffff729 │ │ │ │ adcsle r2, r3, r1, lsl #22 │ │ │ │ svclt 0x0000e000 │ │ │ │ strtcc pc, [r4], #-2263 @ 0xfffff729 │ │ │ │ @ instruction: 0xf8d73301 │ │ │ │ - blx a0cb2 <__bss_start@@Base+0x45c12> │ │ │ │ + blx a0c3a <__bss_start@@Base+0x45c32> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ @ instruction: 0xf8d7461a │ │ │ │ ldrmi r3, [r3], #-1060 @ 0xfffffbdc │ │ │ │ ldrcc pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ ldreq pc, [r8], #-2263 @ 0xfffff729 │ │ │ │ @ instruction: 0xffcdf001 │ │ │ │ @@ -20897,23 +20892,23 @@ │ │ │ │ ldmdavs fp, {r2, r7, r8, r9, sp, lr} │ │ │ │ mrc 8, 5, r6, cr1, cr11, {0} │ │ │ │ vadd.f64 d6, d7, d4 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ and r7, r1, r4, lsl fp │ │ │ │ and r2, r4, r0, lsl #6 │ │ │ │ strteq pc, [r0], #-2263 @ 0xfffff729 │ │ │ │ - stmib lr, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strvs pc, [r5, r7, lsl #10] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r8, r3, sl, ror #11 │ │ │ │ - andeq r8, r3, r2, asr r5 │ │ │ │ + andeq r8, r3, r2, ror #10 │ │ │ │ + andeq r8, r3, sl, asr #9 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ - blcc 71ecc <__bss_start@@Base+0x16e2c> │ │ │ │ + blcc 71e54 <__bss_start@@Base+0x16e4c> │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ andge r8, r2, #191 @ 0xbf │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, r9, asr r0 │ │ │ │ andeq r0, r0, r5, rrx │ │ │ │ andeq r0, r0, r1, ror r0 │ │ │ │ @@ -20934,603 +20929,603 @@ │ │ │ │ andeq r0, r0, r5, lsr #2 │ │ │ │ andeq r0, r0, r1, lsr r1 │ │ │ │ andeq r0, r0, sp, lsr r1 │ │ │ │ andeq r0, r0, r9, asr #2 │ │ │ │ andeq r0, r0, r5, asr r1 │ │ │ │ ldrbtmi r4, [fp], #-2888 @ 0xfffff4b8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - add lr, r7, ip, lsl #23 │ │ │ │ + umull lr, r7, ip, fp │ │ │ │ ldrbtmi r4, [fp], #-2886 @ 0xfffff4ba │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - add lr, r1, r6, lsl #23 │ │ │ │ + umull lr, r1, r6, fp │ │ │ │ ldrbtmi r4, [fp], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - rsbs lr, fp, r0, lsl #23 │ │ │ │ + @ instruction: 0xe07beb90 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - rsbs lr, r5, sl, ror fp │ │ │ │ + rsbs lr, r5, sl, lsl #23 │ │ │ │ ldrbtmi r4, [fp], #-2880 @ 0xfffff4c0 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - rsb lr, pc, r4, ror fp @ │ │ │ │ + rsb lr, pc, r4, lsl #23 │ │ │ │ ldrbtmi r4, [fp], #-2878 @ 0xfffff4c2 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - rsb lr, r9, r2, lsr #21 │ │ │ │ + strht lr, [r9], #-170 @ 0xffffff56 │ │ │ │ ldrbtmi r4, [fp], #-2876 @ 0xfffff4c4 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - mls r3, ip, sl, lr │ │ │ │ + strht lr, [r3], #-164 @ 0xffffff5c │ │ │ │ ldrbtmi r4, [fp], #-2874 @ 0xfffff4c6 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - subs lr, sp, r2, ror #22 │ │ │ │ + subs lr, sp, r2, ror fp │ │ │ │ ldrbtmi r4, [fp], #-2872 @ 0xfffff4c8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - subs lr, r7, ip, asr fp │ │ │ │ + subs lr, r7, ip, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-2870 @ 0xfffff4ca │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - subs lr, r1, r6, asr fp │ │ │ │ + subs lr, r1, r6, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-2868 @ 0xfffff4cc │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - sub lr, fp, r0, asr fp │ │ │ │ + sub lr, fp, r0, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-2866 @ 0xfffff4ce │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - sub lr, r5, sl, asr #22 │ │ │ │ + sub lr, r5, sl, asr fp │ │ │ │ ldrbtmi r4, [fp], #-2864 @ 0xfffff4d0 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eors lr, pc, r4, asr #22 │ │ │ │ + eors lr, pc, r4, asr fp @ │ │ │ │ ldrbtmi r4, [fp], #-2862 @ 0xfffff4d2 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eors lr, r9, lr, lsr fp │ │ │ │ + eors lr, r9, lr, asr #22 │ │ │ │ ldrbtmi r4, [fp], #-2860 @ 0xfffff4d4 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eors lr, r3, r8, lsr fp │ │ │ │ + eors lr, r3, r8, asr #22 │ │ │ │ ldrbtmi r4, [fp], #-2858 @ 0xfffff4d6 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eor lr, sp, r2, lsr fp │ │ │ │ + eor lr, sp, r2, asr #22 │ │ │ │ ldrbtmi r4, [fp], #-2856 @ 0xfffff4d8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eor lr, r7, ip, lsr #22 │ │ │ │ + eor lr, r7, ip, lsr fp │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - eor lr, r1, r6, lsr #22 │ │ │ │ + eor lr, r1, r6, lsr fp │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - ands lr, fp, r0, lsr #22 │ │ │ │ + ands lr, fp, r0, lsr fp │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - ands lr, r5, sl, lsl fp │ │ │ │ + ands lr, r5, sl, lsr #22 │ │ │ │ ldrbtmi r4, [fp], #-2848 @ 0xfffff4e0 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - and lr, pc, r4, lsl fp @ │ │ │ │ + and lr, pc, r4, lsr #22 │ │ │ │ ldrbtmi r4, [fp], #-2846 @ 0xfffff4e2 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - blmi 792a88 <__bss_end__@@Base+0x6ebe50> │ │ │ │ + blmi 792a50 <__bss_end__@@Base+0x6ebeb0> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl 255e04 <__bss_end__@@Base+0x1af1cc> │ │ │ │ + bl 655d8c <__bss_end__@@Base+0x5af1ec> │ │ │ │ ldrbtmi r4, [fp], #-2843 @ 0xfffff4e5 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - svclt 0x0000eb04 │ │ │ │ + svclt 0x0000eb14 │ │ │ │ strcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - @ instruction: 0x000383be │ │ │ │ - andeq r8, r3, r6, ror #7 │ │ │ │ - andeq r8, r3, sl, lsl #8 │ │ │ │ - andeq r8, r3, sl, lsr #8 │ │ │ │ - andeq r8, r3, r2, asr #8 │ │ │ │ - andeq r8, r3, r2, asr r4 │ │ │ │ - andeq r8, r3, r2, ror #8 │ │ │ │ - andeq r8, r3, r2, ror r4 │ │ │ │ - andeq r8, r3, r6, lsl #9 │ │ │ │ - andeq r8, r3, sl, lsr #9 │ │ │ │ - andeq r8, r3, r6, ror #9 │ │ │ │ - andeq r8, r3, r6, lsl #10 │ │ │ │ - andeq r8, r3, r2, lsl r5 │ │ │ │ - andeq r8, r3, r2, lsr #10 │ │ │ │ - andeq r8, r3, r2, asr #10 │ │ │ │ - andeq r8, r3, r6, ror #10 │ │ │ │ - andeq r8, r3, lr, ror r5 │ │ │ │ - @ instruction: 0x000385b6 │ │ │ │ - andeq r8, r3, lr, asr #11 │ │ │ │ - andeq r8, r3, r6, ror #11 │ │ │ │ + andeq r8, r3, r6, lsr r3 │ │ │ │ + andeq r8, r3, lr, asr r3 │ │ │ │ + andeq r8, r3, r2, lsl #7 │ │ │ │ + andeq r8, r3, r2, lsr #7 │ │ │ │ + @ instruction: 0x000383ba │ │ │ │ + andeq r8, r3, sl, asr #7 │ │ │ │ + ldrdeq r8, [r3], -sl │ │ │ │ + andeq r8, r3, sl, ror #7 │ │ │ │ + strdeq r8, [r3], -lr │ │ │ │ + andeq r8, r3, r2, lsr #8 │ │ │ │ + andeq r8, r3, lr, asr r4 │ │ │ │ + andeq r8, r3, lr, ror r4 │ │ │ │ + andeq r8, r3, sl, lsl #9 │ │ │ │ + muleq r3, sl, r4 │ │ │ │ + @ instruction: 0x000384ba │ │ │ │ + ldrdeq r8, [r3], -lr │ │ │ │ + strdeq r8, [r3], -r6 │ │ │ │ + andeq r8, r3, lr, lsr #10 │ │ │ │ + andeq r8, r3, r6, asr #10 │ │ │ │ + andeq r8, r3, lr, asr r5 │ │ │ │ + andeq r8, r3, r2, ror r5 │ │ │ │ + andeq r8, r3, r2, lsl #11 │ │ │ │ + @ instruction: 0x000385b0 │ │ │ │ strdeq r8, [r3], -sl │ │ │ │ - andeq r8, r3, sl, lsl #12 │ │ │ │ - andeq r8, r3, r8, lsr r6 │ │ │ │ - andeq r8, r3, r2, lsl #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcge 0x000ab09f │ │ │ │ teqvs r9, r8, ror r1 │ │ │ │ ldrshtvs r6, [fp], sl │ │ │ │ ldmdami ip!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8df447c │ │ │ │ ldrbtmi r3, [fp], #-2172 @ 0xfffff784 │ │ │ │ ldreq pc, [r0, #-263]! @ 0xfffffef9 │ │ │ │ mcrgt 6, 0, r4, cr15, cr14, {0} │ │ │ │ ldm r6, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ strgt r0, [r3, #-7] │ │ │ │ @ instruction: 0xf8df702a │ │ │ │ ldrbtmi r3, [fp], #-2152 @ 0xfffff798 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8dfeab2 │ │ │ │ + @ instruction: 0xf8dfeac2 │ │ │ │ stmiapl r3!, {r5, r6, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - strmi lr, [r3], -r8, ror #16 │ │ │ │ + @ instruction: 0x4603e87c │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf04f6979 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmdbvs fp!, {r1, r8, r9, sp}^ │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ ldmdane r4!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmib r8, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r0!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbvs fp!, {r1, r3, sp, lr, pc}^ │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ stmdane r0!, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - stmda r8!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda ip!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ ldmdacc r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - b fe055f14 <__bss_end__@@Base+0xfdfaf2dc> │ │ │ │ + b fe455e9c <__bss_end__@@Base+0xfe3af2fc> │ │ │ │ ubfxcc pc, pc, #17, #29 │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - ldmda r6!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 2978c │ │ │ │ + stmda sl, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 29714 │ │ │ │ ldmdbvs r9!, {r4, r8, ip, lr, pc} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8df2302 │ │ │ │ ldrbtmi r1, [r9], #-2016 @ 0xfffff820 │ │ │ │ @ instruction: 0xf7eb4608 │ │ │ │ - mul sl, r8, r9 │ │ │ │ + @ instruction: 0xe00ae9b0 │ │ │ │ @ instruction: 0xf103693b │ │ │ │ @ instruction: 0xf1070208 │ │ │ │ @ instruction: 0xf8df031c │ │ │ │ ldrbtmi r1, [r9], #-1996 @ 0xfffff834 │ │ │ │ - @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #4088 @ 0xff8 │ │ │ │ + @ instruction: 0xf7eb4618 │ │ │ │ + movwcs lr, #2060 @ 0x80c │ │ │ │ @ instruction: 0xf8df773b │ │ │ │ ldrbtmi r3, [fp], #-1984 @ 0xfffff840 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8dfea50 │ │ │ │ + @ instruction: 0xf8dfea60 │ │ │ │ stmiapl r3!, {r2, r3, r4, r7, r8, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - strmi lr, [r3], -r6, lsl #16 │ │ │ │ + @ instruction: 0x4603e81a │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf04f6979 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmdbvs fp!, {r8, r9, sp}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0x1788f8df │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmdb r6!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb lr!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbvs sl!, {r3, sp, lr, pc}^ │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x1778f8df │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - svc 0x00c8f7ea │ │ │ │ + svc 0x00dcf7ea │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ @ instruction: 0x376cf8df │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - b 855fd4 <__bss_end__@@Base+0x7af39c> │ │ │ │ + b c55f5c <__bss_end__@@Base+0xbaf3bc> │ │ │ │ @ instruction: 0x373cf8df │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - svc 0x00d6f7ea │ │ │ │ - blcs 2984c │ │ │ │ + svc 0x00eaf7ea │ │ │ │ + blcs 297d4 │ │ │ │ ldmdbvs r9!, {r4, r8, ip, lr, pc} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8df2300 │ │ │ │ ldrbtmi r1, [r9], #-1848 @ 0xfffff8c8 │ │ │ │ @ instruction: 0xf7eb4608 │ │ │ │ - and lr, r8, r8, lsr r9 │ │ │ │ + and lr, r8, r0, asr r9 │ │ │ │ @ instruction: 0xf107693a │ │ │ │ @ instruction: 0xf8df031c │ │ │ │ ldrbtmi r1, [r9], #-1832 @ 0xfffff8d8 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3994 @ 0xf9a │ │ │ │ + movwcs lr, #4014 @ 0xfae │ │ │ │ @ instruction: 0xf8df773b │ │ │ │ ldrbtmi r3, [fp], #-1820 @ 0xfffff8e4 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8dfe9f2 │ │ │ │ + @ instruction: 0xf8dfea02 │ │ │ │ stmiapl r3!, {r5, r6, r7, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - strmi lr, [r3], -r8, lsr #31 │ │ │ │ + @ instruction: 0x4603efbc │ │ │ │ @ instruction: 0xd1242b00 │ │ │ │ @ instruction: 0xed93693b │ │ │ │ ldmdbvs fp!, {r1, r8, r9, fp, sp, lr}^ │ │ │ │ - blvc d36f8 <__bss_end__@@Base+0x2cac0> │ │ │ │ - blpl 1213988 <__bss_end__@@Base+0x116cd50> │ │ │ │ + blvc d3680 <__bss_end__@@Base+0x2cae0> │ │ │ │ + blpl 1213910 <__bss_end__@@Base+0x116cd70> │ │ │ │ @ instruction: 0xed93693b │ │ │ │ ldmdbvs fp!, {r8, r9, fp, sp, lr}^ │ │ │ │ - blvc 53708 │ │ │ │ - blvc 1213998 <__bss_end__@@Base+0x116cd60> │ │ │ │ - blne 1213b84 <__bss_end__@@Base+0x116cf4c> │ │ │ │ - bleq 1193b88 <__bss_end__@@Base+0x10ecf50> │ │ │ │ - b 1dd6078 <__bss_end__@@Base+0x1d2f440> │ │ │ │ - blvc 1053b90 <__bss_end__@@Base+0xfacf58> │ │ │ │ + blvc 53690 │ │ │ │ + blvc 1213920 <__bss_end__@@Base+0x116cd80> │ │ │ │ + blne 1213b0c <__bss_end__@@Base+0x116cf6c> │ │ │ │ + bleq 1193b10 <__bss_end__@@Base+0x10ecf70> │ │ │ │ + b fe056000 <__bss_end__@@Base+0xfdfaf460> │ │ │ │ + blvc 1053b18 <__bss_end__@@Base+0xfacf78> │ │ │ │ stc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ ldmvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ ssatne pc, #29, pc, asr #17 @ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldm r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf107e008 │ │ │ │ ldmvs sl!, {r2, r3, r4, r8, r9}^ │ │ │ │ ssatne pc, #13, pc, asr #17 @ │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - svc 0x0056f7ea │ │ │ │ + svc 0x006af7ea │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ ssatcc pc, #1, pc, asr #17 @ │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmib lr!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib lr!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3658f8df │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - svc 0x0064f7ea │ │ │ │ - blcs 29930 │ │ │ │ + svc 0x0078f7ea │ │ │ │ + blcs 298b8 │ │ │ │ @ instruction: 0xf8d7d10a │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ @ instruction: 0xf8df61da │ │ │ │ ldrbtmi r3, [fp], #-1656 @ 0xfffff988 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - ands lr, r5, ip, asr #17 │ │ │ │ + ands lr, r5, r4, ror #17 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x1664f8df │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - svc 0x002cf7ea │ │ │ │ - blcs b2840 <__bss_end__@@Base+0xbc08> │ │ │ │ + svc 0x0040f7ea │ │ │ │ + blcs b27c8 <__bss_end__@@Base+0xbc28> │ │ │ │ @ instruction: 0xf8d7d104 │ │ │ │ andcs r3, r0, #144 @ 0x90 │ │ │ │ ldrd r6, [r3], -sl │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ bicsvs r2, sl, r1, lsl #4 │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ - blcs 728e0 <__bss_start@@Base+0x17840> │ │ │ │ + blcs 72868 <__bss_start@@Base+0x17860> │ │ │ │ @ instruction: 0xf8dfd162 │ │ │ │ ldrbtmi r3, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8dfe974 │ │ │ │ + @ instruction: 0xf8dfe984 │ │ │ │ stmiapl r3!, {r2, r5, r6, r7, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - strmi lr, [r3], -sl, lsr #30 │ │ │ │ + @ instruction: 0x4603ef3e │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf04f6979 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmdbvs fp!, {r1, r2, r8, r9, sp}^ │ │ │ │ movwcs lr, #27091 @ 0x69d3 │ │ │ │ @ instruction: 0x1600f8df │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stm sl, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp!, {r1, r3, sp, lr, pc}^ │ │ │ │ andseq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strbne pc, [ip, #2271]! @ 0x8df @ │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - cdp 7, 14, cr15, cr10, cr10, {7} │ │ │ │ + cdp 7, 15, cr15, cr14, cr10, {7} │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ strbcc pc, [r0, #2271]! @ 0x8df @ │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmdb r2, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r2, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strcc pc, [r0, #2271] @ 0x8df │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - cdp 7, 15, cr15, cr8, cr10, {7} │ │ │ │ - blcs 29a08 │ │ │ │ + svc 0x000cf7ea │ │ │ │ + blcs 29990 │ │ │ │ ldmdbvs r9!, {r4, r8, ip, lr, pc} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #27073 @ 0x69c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8df2306 │ │ │ │ ldrbtmi r1, [r9], #-1452 @ 0xfffffa54 │ │ │ │ @ instruction: 0xf7eb4608 │ │ │ │ - and lr, sl, sl, asr r8 │ │ │ │ + and lr, sl, r2, ror r8 │ │ │ │ @ instruction: 0xf103693b │ │ │ │ @ instruction: 0xf1070218 │ │ │ │ @ instruction: 0xf8df031c │ │ │ │ ldrbtmi r1, [r9], #-1432 @ 0xfffffa68 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3770 @ 0xeba │ │ │ │ + movwcs lr, #3790 @ 0xece │ │ │ │ rsb r7, sp, fp, lsr r7 │ │ │ │ strcc pc, [r8, #2271] @ 0x8df │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldmdb r0, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r0!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrcc pc, [ip, #-2271] @ 0xfffff721 │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - cdp 7, 12, cr15, cr6, cr10, {7} │ │ │ │ - blcs 29a6c │ │ │ │ + cdp 7, 13, cr15, cr10, cr10, {7} │ │ │ │ + blcs 299f4 │ │ │ │ ldmdbvs r9!, {r4, r8, ip, lr, pc}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #27073 @ 0x69c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8df2306 │ │ │ │ ldrbtmi r1, [r9], #-1364 @ 0xfffffaac │ │ │ │ @ instruction: 0xf7eb4608 │ │ │ │ - and lr, sl, r8, lsr #16 │ │ │ │ + and lr, sl, r0, asr #16 │ │ │ │ @ instruction: 0xf103697b │ │ │ │ @ instruction: 0xf1070218 │ │ │ │ @ instruction: 0xf8df031c │ │ │ │ ldrbtmi r1, [r9], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - ldmdbvs fp!, {r3, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs fp!, {r2, r3, r4, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ movwcs lr, #27091 @ 0x69d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ movwcs r2, #772 @ 0x304 │ │ │ │ @ instruction: 0xf8df773b │ │ │ │ ldrbtmi r3, [fp], #-1320 @ 0xfffffad8 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - @ instruction: 0xf8dfe8da │ │ │ │ + @ instruction: 0xf8dfe8ea │ │ │ │ stmiapl r3!, {r4, r5, r7, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603ee90 │ │ │ │ + strmi lr, [r3], -r4, lsr #29 │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf04f6939 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmdbvs fp!, {r1, r2, r8, r9, sp} │ │ │ │ movwcs lr, #27091 @ 0x69d3 │ │ │ │ ldrbtne pc, [r0], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x00f0f7ea │ │ │ │ + stmda r8, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp!, {r1, r3, sp, lr, pc} │ │ │ │ andseq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbne pc, [ip], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - cdp 7, 5, cr15, cr0, cr10, {7} │ │ │ │ + cdp 7, 6, cr15, cr4, cr10, {7} │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs r9!, {r1, r2, r8, r9, sp} │ │ │ │ movwcs lr, #18881 @ 0x49c1 │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ strbcc pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmia r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r2!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - cdp 7, 5, cr15, cr8, cr10, {7} │ │ │ │ - blcs 29b48 │ │ │ │ + cdp 7, 6, cr15, cr12, cr10, {7} │ │ │ │ + blcs 29ad0 │ │ │ │ ldmdbvs fp!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blvs 1d3990 <__bss_end__@@Base+0x12cd58> │ │ │ │ + blvs 1d3918 <__bss_end__@@Base+0x12cd78> │ │ │ │ @ instruction: 0xed93697b │ │ │ │ vadd.f64 d7, d6, d6 │ │ │ │ ldmvs fp!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 53960 │ │ │ │ + blvc 538e8 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8df2300 │ │ │ │ ldrbtmi r1, [r9], #-1160 @ 0xfffffb78 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - @ instruction: 0xe008efb6 │ │ │ │ + and lr, r8, lr, asr #31 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0xf8df68ba │ │ │ │ ldrbtmi r1, [r9], #-1144 @ 0xfffffb88 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3608 @ 0xe18 │ │ │ │ + movwcs lr, #3628 @ 0xe2c │ │ │ │ @ instruction: 0xf8df773b │ │ │ │ ldrbtmi r3, [fp], #-1132 @ 0xfffffb94 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - and lr, r5, r0, ror r8 │ │ │ │ + and lr, r5, r0, lsl #17 │ │ │ │ strbtcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmda r8!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r8!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmiapl r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - strmi lr, [r3], -r0, lsr #28 │ │ │ │ + @ instruction: 0x4603ee34 │ │ │ │ rscle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf1036ffb │ │ │ │ @ instruction: 0xf1070210 │ │ │ │ @ instruction: 0xf8df031c │ │ │ │ ldrbtmi r1, [r9], #-1080 @ 0xfffffbc8 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3570 @ 0xdf2 │ │ │ │ + movwcs lr, #3590 @ 0xe06 │ │ │ │ @ instruction: 0xf8df773b │ │ │ │ ldrbtmi r3, [fp], #-1068 @ 0xfffffbd4 │ │ │ │ @ instruction: 0xf7eb4618 │ │ │ │ - and lr, r5, sl, asr #16 │ │ │ │ + and lr, r5, sl, asr r8 │ │ │ │ strtcc pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmda r2, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r2, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmiapl r3!, {r5, r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603edfa │ │ │ │ + strmi lr, [r3], -lr, lsl #28 │ │ │ │ rscle r2, sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [r9], #-2557 @ 0xfffff603 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3532 @ 0xdcc │ │ │ │ - blmi ffef6104 <__bss_end__@@Base+0xffe4f4cc> │ │ │ │ + movwcs lr, #3552 @ 0xde0 │ │ │ │ + blmi ffef608c <__bss_end__@@Base+0xffe4f4ec> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stmda r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiapl r3!, {r0, r4, r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603eddc │ │ │ │ + @ instruction: 0x4603edf0 │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ - blvs 153a8c <__bss_end__@@Base+0xace54> │ │ │ │ + blvs 153a14 <__bss_end__@@Base+0xace74> │ │ │ │ vldr , [r3, #492] @ 0x1ec │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ svcvs 0x00bb7b47 │ │ │ │ - blvc 53a5c │ │ │ │ + blvc 539e4 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ stmibmi ip!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x0038f7ea │ │ │ │ + svc 0x0050f7ea │ │ │ │ @ instruction: 0xf107e007 │ │ │ │ svcvs 0x00ba031c │ │ │ │ ldrbtmi r4, [r9], #-2536 @ 0xfffff618 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3484 @ 0xd9c │ │ │ │ - blmi ff9b6164 <__bss_end__@@Base+0xff90f52c> │ │ │ │ + movwcs lr, #3504 @ 0xdb0 │ │ │ │ + blmi ff9b60ec <__bss_end__@@Base+0xff90f54c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x00f4f7ea │ │ │ │ + stmda r4, {r0, r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbtmi r4, [fp], #-3044 @ 0xfffff41c │ │ │ │ - @ instruction: 0xf7ea4618 │ │ │ │ - blmi fee1444c <__bss_end__@@Base+0xfed6d814> │ │ │ │ + @ instruction: 0xf7eb4618 │ │ │ │ + blmi fee12414 <__bss_end__@@Base+0xfed6b874> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - stc 7, cr15, [r6, #936]! @ 0x3a8 │ │ │ │ - blcs 29cac │ │ │ │ + ldc 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ + blcs 29c34 │ │ │ │ @ instruction: 0xf8d7d10c │ │ │ │ andcs r3, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d7601a │ │ │ │ ldmdavs fp, {r2, r7, ip, sp} │ │ │ │ - blmi ff669d18 <__bss_end__@@Base+0xff5c30e0> │ │ │ │ + blmi ff669ca0 <__bss_end__@@Base+0xff5c3100> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x000af7ea │ │ │ │ + svc 0x0022f7ea │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ ldrbtmi r4, [r9], #-2517 @ 0xfffff62b │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3438 @ 0xd6e │ │ │ │ + movwcs lr, #3458 @ 0xd82 │ │ │ │ @ instruction: 0xf8d7773b │ │ │ │ ldmdavs fp, {r2, r7, ip, sp} │ │ │ │ cmple r2, r1, lsl fp │ │ │ │ ldrbtmi r4, [fp], #-3024 @ 0xfffff430 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi ff4143f0 <__bss_end__@@Base+0xff36d7b8> │ │ │ │ + blmi ff4143b8 <__bss_end__@@Base+0xff36d818> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x00bcf7ea │ │ │ │ + svc 0x00ccf7ea │ │ │ │ ldrbtmi r4, [fp], #-3021 @ 0xfffff433 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi ff3543dc <__bss_end__@@Base+0xff2ad7a4> │ │ │ │ + blmi ff3543a4 <__bss_end__@@Base+0xff2ad804> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x00b2f7ea │ │ │ │ + svc 0x00c2f7ea │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ stmiapl r3!, {r0, r1, r2, r4, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - strmi lr, [r3], -r8, ror #26 │ │ │ │ + @ instruction: 0x4603ed7c │ │ │ │ tstle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r4], r7 │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ ldrdcc pc, [r4], r7 │ │ │ │ @ instruction: 0x4619681b │ │ │ │ ldrbtmi r4, [fp], #-3007 @ 0xfffff441 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - and lr, r8, ip, asr #29 │ │ │ │ + and lr, r8, r4, ror #29 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ ldrbtmi r4, [r9], #-2491 @ 0xfffff645 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - movwcs lr, #3374 @ 0xd2e │ │ │ │ + movwcs lr, #3394 @ 0xd42 │ │ │ │ @ instruction: 0xf8d7773b │ │ │ │ ldmdavs fp, {r2, r7, ip, sp} │ │ │ │ andseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrdcc pc, [r4], r7 │ │ │ │ - blmi fed705cc <__bss_end__@@Base+0xfecc9994> │ │ │ │ + blmi fed70554 <__bss_end__@@Base+0xfecc99b4> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x007ef7ea │ │ │ │ + svc 0x008ef7ea │ │ │ │ ldrbtmi r4, [fp], #-2995 @ 0xfffff44d │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi 1f54360 <__bss_end__@@Base+0x1ead728> │ │ │ │ + blmi 1f54328 <__bss_end__@@Base+0x1ead788> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - ldc 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - blcs 29d98 │ │ │ │ + stcl 7, cr15, [r4, #-936] @ 0xfffffc58 │ │ │ │ + blcs 29d20 │ │ │ │ @ instruction: 0xf8d7d109 │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ - blmi feab0600 <__bss_end__@@Base+0xfea099c8> │ │ │ │ + blmi feab0588 <__bss_end__@@Base+0xfea099e8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x0064f7ea │ │ │ │ + svc 0x0074f7ea │ │ │ │ @ instruction: 0xf107e008 │ │ │ │ @ instruction: 0xf8d7031c │ │ │ │ stmibmi r6!, {r3, r7, sp} │ │ │ │ @ instruction: 0x46184479 │ │ │ │ - ldcl 7, cr15, [sl], #936 @ 0x3a8 │ │ │ │ + stc 7, cr15, [lr, #-936] @ 0xfffffc58 │ │ │ │ ldrvc r2, [fp, -r0, lsl #6]! │ │ │ │ teqpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [sl], #-2722 @ 0xfffff55e │ │ │ │ @ instruction: 0x46184611 │ │ │ │ - cdp 7, 3, cr15, cr10, cr10, {7} │ │ │ │ + cdp 7, 5, cr15, cr2, cr10, {7} │ │ │ │ ldrbtvs r4, [fp], #1539 @ 0x603 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ - blcs 72640 <__bss_start@@Base+0x175a0> │ │ │ │ - blmi fe78cb00 <__bss_end__@@Base+0xfe6e5ec8> │ │ │ │ + blcs 725c8 <__bss_start@@Base+0x175c0> │ │ │ │ + blmi fe78ca88 <__bss_end__@@Base+0xfe6e5ee8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x0044f7ea │ │ │ │ + svc 0x0054f7ea │ │ │ │ stmiapl r3!, {r0, r5, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, ip, lsl r3 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603ecfc │ │ │ │ + @ instruction: 0x4603ed10 │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603ee10 │ │ │ │ + strmi lr, [r3], -r8, lsr #28 │ │ │ │ ldmdale sp, {r0, r8, r9, fp, sp} │ │ │ │ ldrdcs pc, [ip], r7 │ │ │ │ ldrbtmi r4, [fp], #-2960 @ 0xfffff470 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ eorvs ip, r0, pc, lsl #26 │ │ │ │ adcvs r6, r2, r1, rrx │ │ │ │ ldclvs 0, cr6, [fp], #908 @ 0x38c │ │ │ │ tstcs r1, r5, lsr #4 │ │ │ │ ldrbtmi r4, [r8], #-2187 @ 0xfffff775 │ │ │ │ - cdp 7, 9, cr15, cr0, cr10, {7} │ │ │ │ + cdp 7, 10, cr15, cr8, cr10, {7} │ │ │ │ ldrdcs pc, [ip], r7 │ │ │ │ ldrbtmi r4, [fp], #-2953 @ 0xfffff477 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ eorvs ip, r0, pc, lsl #26 │ │ │ │ adcvs r6, r2, r1, rrx │ │ │ │ ands r6, r0, r3, ror #1 │ │ │ │ tstpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrdcs pc, [ip], r7 │ │ │ │ ldrbtmi r4, [r9], #-2435 @ 0xfffff67d │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0xf8d7ecaa │ │ │ │ - blmi fe06088c <__bss_end__@@Base+0xfdfb9c54> │ │ │ │ + @ instruction: 0xf8d7ecbe │ │ │ │ + blmi fe060814 <__bss_end__@@Base+0xfdfb9c74> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7ea6cf8 │ │ │ │ - movwcs lr, #3738 @ 0xe9a │ │ │ │ + movwcs lr, #3762 @ 0xeb2 │ │ │ │ and r7, r6, fp, lsr r7 │ │ │ │ andscs r6, ip, #64256 @ 0xfb00 │ │ │ │ ldmdami ip!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7ea4478 │ │ │ │ - ldmdbvs fp!, {r1, r3, r5, r6, r9, sl, fp, sp, lr, pc}^ │ │ │ │ - blvc d3ccc <__bss_end__@@Base+0x2d094> │ │ │ │ - blvc 53ca0 │ │ │ │ + ldmdbvs fp!, {r1, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + blvc d3c54 <__bss_end__@@Base+0x2d0b4> │ │ │ │ + blvc 53c28 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ ldmvs r9!, {r1, r8, r9, sp}^ │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs lr!, {r8, sl, lr} │ │ │ │ stmdbhi r0, {r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmib r6, {r1, r2, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -21538,124 +21533,124 @@ │ │ │ │ stmib sp, {r3, r8, r9, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, fp, pc}^ │ │ │ │ stmib sp, {r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r7, {r8, r9, sp}^ │ │ │ │ stmdbmi fp!, {r8, r9, sp}^ │ │ │ │ ldclvs 4, cr4, [r8], #484 @ 0x1e4 │ │ │ │ - cdp 7, 6, cr15, cr10, cr10, {7} │ │ │ │ + cdp 7, 8, cr15, cr2, cr10, {7} │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ - blcs 72e38 <__bss_start@@Base+0x17d98> │ │ │ │ + blcs 72dc0 <__bss_start@@Base+0x17db8> │ │ │ │ ldmdbvs fp!, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ strmi lr, [r6, #-2515] @ 0xfffff62d │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ ldmvs r9!, {r1, r2, r8, r9, sp} │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2399 @ 0xfffff6a1 │ │ │ │ @ instruction: 0xf7ea6cf8 │ │ │ │ - ands lr, r3, r2, asr lr │ │ │ │ + ands lr, r3, sl, ror #28 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp!, {r2, r8, sl, lr} │ │ │ │ movwcs lr, #18899 @ 0x49d3 │ │ │ │ ldmib r1, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi r6, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldclvs 4, cr4, [r8], #484 @ 0x1e4 │ │ │ │ - cdp 7, 3, cr15, cr12, cr10, {7} │ │ │ │ + cdp 7, 5, cr15, cr4, cr10, {7} │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d74504 │ │ │ │ ldmib r3, {r7, ip, sp}^ │ │ │ │ svcvs 0x00b92304 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2380 @ 0xfffff6b4 │ │ │ │ @ instruction: 0xf7ea6cf8 │ │ │ │ - ldclvs 14, cr14, [r8], #160 @ 0xa0 │ │ │ │ - mcrr 7, 14, pc, r6, cr10 @ │ │ │ │ + ldclvs 14, cr14, [r8], #256 @ 0x100 │ │ │ │ + mrrc 7, 14, pc, sl, cr10 @ │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r4, asr #14 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - andeq r0, r4, r0, lsr #2 │ │ │ │ - andeq r8, r3, r2, lsr lr │ │ │ │ - andeq r8, r3, lr, lsl r6 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - andeq r8, r3, r8, lsl r6 │ │ │ │ - andeq r8, r3, r8, lsr #12 │ │ │ │ - andeq r8, r3, ip, lsl r6 │ │ │ │ - @ instruction: 0x000385b6 │ │ │ │ - andeq r8, r3, r6, asr #11 │ │ │ │ - andeq r8, r3, lr, ror #11 │ │ │ │ - andeq r8, r3, r4, asr r5 │ │ │ │ - andeq r8, r3, r8, ror #10 │ │ │ │ - andeq r8, r3, r8, asr #11 │ │ │ │ - strdeq r8, [r3], -r6 │ │ │ │ - andeq r8, r3, sl, lsl #10 │ │ │ │ - andeq r8, r3, r2, lsr #11 │ │ │ │ - andeq r8, r3, r0, ror r4 │ │ │ │ - andeq r8, r3, r4, lsl #9 │ │ │ │ - andeq r8, r3, ip, asr #10 │ │ │ │ - andeq r8, r3, r6, ror r5 │ │ │ │ - andeq r7, r3, r4, lsr #31 │ │ │ │ - andeq r8, r3, sl, asr r5 │ │ │ │ - muleq r3, ip, r3 │ │ │ │ - andeq r8, r3, ip, lsr #7 │ │ │ │ - andeq r8, r3, r8, lsr #10 │ │ │ │ - andeq r8, r3, sl, lsr r3 │ │ │ │ - andeq r8, r3, sl, asr #6 │ │ │ │ - strdeq r8, [r3], -r4 │ │ │ │ - ldrdeq r8, [r3], -r6 │ │ │ │ - andeq r8, r3, r6, ror #5 │ │ │ │ - andeq r8, r3, r6, asr #9 │ │ │ │ - andeq r8, r3, r8, ror #4 │ │ │ │ - andeq r8, r3, r8, ror r2 │ │ │ │ - muleq r3, r8, r4 │ │ │ │ - strdeq r8, [r3], -r2 │ │ │ │ - andeq r8, r3, r6, lsl #4 │ │ │ │ - andeq r8, r3, sl, asr r4 │ │ │ │ - andeq r8, r3, ip, ror r4 │ │ │ │ - @ instruction: 0x000381ba │ │ │ │ - andeq r8, r3, r2, ror r4 │ │ │ │ - andeq r8, r3, r0, lsr r4 │ │ │ │ - andeq r8, r3, lr, ror #2 │ │ │ │ - andeq r8, r3, r4, asr r4 │ │ │ │ - andeq r8, r3, r8, lsr r4 │ │ │ │ - andeq r8, r3, lr, lsl #2 │ │ │ │ - andeq r8, r3, r4, asr #8 │ │ │ │ - andeq r8, r3, r2, ror r4 │ │ │ │ - strdeq r8, [r3], -r0 │ │ │ │ - andeq r7, r3, r6, lsr #24 │ │ │ │ - andeq r8, r3, lr, ror #9 │ │ │ │ - andeq r8, r3, ip, lsl r5 │ │ │ │ - andeq r8, r3, r6, lsr r5 │ │ │ │ - andeq r8, r3, ip, asr r5 │ │ │ │ - andeq r8, r3, r2, ror r4 │ │ │ │ - andeq r7, r3, r6, lsr #23 │ │ │ │ - andeq r8, r3, r4, lsl r5 │ │ │ │ + muleq r4, r8, r1 │ │ │ │ + andeq r8, r3, sl, lsr #27 │ │ │ │ + muleq r3, r6, r5 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + muleq r3, r0, r5 │ │ │ │ + andeq r8, r3, r0, lsr #11 │ │ │ │ + muleq r3, r4, r5 │ │ │ │ + andeq r8, r3, lr, lsr #10 │ │ │ │ + andeq r8, r3, lr, lsr r5 │ │ │ │ + andeq r8, r3, r6, ror #10 │ │ │ │ + andeq r8, r3, ip, asr #9 │ │ │ │ + andeq r8, r3, r0, ror #9 │ │ │ │ + andeq r8, r3, r0, asr #10 │ │ │ │ + andeq r8, r3, lr, ror #8 │ │ │ │ + andeq r8, r3, r2, lsl #9 │ │ │ │ andeq r8, r3, sl, lsl r5 │ │ │ │ - andeq r8, r3, ip, lsl r5 │ │ │ │ - andeq r7, r3, r0, asr #22 │ │ │ │ - andeq r8, r3, sl, lsr #10 │ │ │ │ - andeq r8, r3, r4, lsl r5 │ │ │ │ - andeq r8, r3, sl, lsr #10 │ │ │ │ - andeq r8, r3, r2, lsr #10 │ │ │ │ - andeq r8, r3, r6, lsl #10 │ │ │ │ - andeq r8, r3, r2, lsr #10 │ │ │ │ - andeq r8, r3, r8, lsl r5 │ │ │ │ - andeq r8, r3, ip, lsl r5 │ │ │ │ + andeq r8, r3, r8, ror #7 │ │ │ │ + strdeq r8, [r3], -ip │ │ │ │ + andeq r8, r3, r4, asr #9 │ │ │ │ + andeq r8, r3, lr, ror #9 │ │ │ │ + andeq r7, r3, ip, lsl pc │ │ │ │ + ldrdeq r8, [r3], -r2 │ │ │ │ + andeq r8, r3, r4, lsl r3 │ │ │ │ + andeq r8, r3, r4, lsr #6 │ │ │ │ + andeq r8, r3, r0, lsr #9 │ │ │ │ + @ instruction: 0x000382b2 │ │ │ │ + andeq r8, r3, r2, asr #5 │ │ │ │ + andeq r8, r3, ip, ror #8 │ │ │ │ + andeq r8, r3, lr, asr #4 │ │ │ │ + andeq r8, r3, lr, asr r2 │ │ │ │ + andeq r8, r3, lr, lsr r4 │ │ │ │ + andeq r8, r3, r0, ror #3 │ │ │ │ + strdeq r8, [r3], -r0 │ │ │ │ + andeq r8, r3, r0, lsl r4 │ │ │ │ + andeq r8, r3, sl, ror #2 │ │ │ │ + andeq r8, r3, lr, ror r1 │ │ │ │ + ldrdeq r8, [r3], -r2 │ │ │ │ strdeq r8, [r3], -r4 │ │ │ │ - andeq r8, r3, sl, lsr r5 │ │ │ │ - andeq r8, r3, r0, ror #10 │ │ │ │ - muleq r3, lr, r5 │ │ │ │ + andeq r8, r3, r2, lsr r1 │ │ │ │ + andeq r8, r3, sl, ror #7 │ │ │ │ + andeq r8, r3, r8, lsr #7 │ │ │ │ + andeq r8, r3, r6, ror #1 │ │ │ │ + andeq r8, r3, ip, asr #7 │ │ │ │ + @ instruction: 0x000383b0 │ │ │ │ + andeq r8, r3, r6, lsl #1 │ │ │ │ + @ instruction: 0x000383bc │ │ │ │ + andeq r8, r3, sl, ror #7 │ │ │ │ + andeq r8, r3, r8, ror #8 │ │ │ │ + muleq r3, lr, fp │ │ │ │ + andeq r8, r3, r6, ror #8 │ │ │ │ + muleq r3, r4, r4 │ │ │ │ + andeq r8, r3, lr, lsr #9 │ │ │ │ + ldrdeq r8, [r3], -r4 │ │ │ │ + andeq r8, r3, sl, ror #7 │ │ │ │ + andeq r7, r3, lr, lsl fp │ │ │ │ + andeq r8, r3, ip, lsl #9 │ │ │ │ + muleq r3, r2, r4 │ │ │ │ + muleq r3, r4, r4 │ │ │ │ + @ instruction: 0x00037ab8 │ │ │ │ + andeq r8, r3, r2, lsr #9 │ │ │ │ + andeq r8, r3, ip, lsl #9 │ │ │ │ + andeq r8, r3, r2, lsr #9 │ │ │ │ + muleq r3, sl, r4 │ │ │ │ + andeq r8, r3, lr, ror r4 │ │ │ │ + muleq r3, sl, r4 │ │ │ │ + muleq r3, r0, r4 │ │ │ │ + muleq r3, r4, r4 │ │ │ │ + andeq r8, r3, ip, ror #8 │ │ │ │ + @ instruction: 0x000384b2 │ │ │ │ + ldrdeq r8, [r3], -r8 @ │ │ │ │ + andeq r8, r3, r6, lsl r5 │ │ │ │ strhtlt fp, [r2], #80 @ 0x50 │ │ │ │ @ instruction: 0xf507af02 │ │ │ │ @ instruction: 0xf5a474c0 │ │ │ │ strhtvs r7, [r0], -sl │ │ │ │ sbcvc pc, r0, r7, lsl #10 │ │ │ │ adcsvc pc, ip, r0, lsr #11 │ │ │ │ @ instruction: 0xf5076001 │ │ │ │ @@ -21666,66 +21661,66 @@ │ │ │ │ @ instruction: 0xf8df6013 │ │ │ │ ldrbtmi r4, [ip], #-1412 @ 0xfffffa7c │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ @ instruction: 0xf5073178 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ @ instruction: 0xf8df72ac │ │ │ │ ldrbtmi r3, [fp], #-1396 @ 0xfffffa8c │ │ │ │ - blgt 3ea118 <__bss_end__@@Base+0x3434e0> │ │ │ │ + blgt 3ea0a0 <__bss_end__@@Base+0x343500> │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ adcsvc pc, r4, #683671552 @ 0x28c00000 │ │ │ │ strbcc pc, [r0, #-2271]! @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4615447b │ │ │ │ stm r5, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0xf507000f │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ @ instruction: 0xf8df73b8 │ │ │ │ ldrbtmi r2, [sl], #-1360 @ 0xfffffab0 │ │ │ │ muleq r3, r2, r8 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andmi pc, r4, r0, asr #4 │ │ │ │ - ldcl 7, cr15, [r4, #-936] @ 0xfffffc58 │ │ │ │ + stcl 7, cr15, [ip, #-936]! @ 0xfffffc58 │ │ │ │ @ instruction: 0xf8c74603 │ │ │ │ @ instruction: 0xf5073174 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ andcs r7, r0, #156, 6 @ 0x70000002 │ │ │ │ @ instruction: 0xf8d7701a │ │ │ │ @ instruction: 0xf8df2174 │ │ │ │ ldrbtmi r3, [fp], #-1320 @ 0xfffffad8 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ @ instruction: 0x461a237e │ │ │ │ - stc 7, cr15, [r4], {234} @ 0xea │ │ │ │ + ldc 7, cr15, [ip], {234} @ 0xea │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73bef5a3 │ │ │ │ movwcc r6, #34843 @ 0x881b │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d74619 │ │ │ │ @ instruction: 0xf0070174 │ │ │ │ @ instruction: 0xf507ffdd │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ andcs r7, r0, #156, 6 @ 0x70000002 │ │ │ │ @ instruction: 0xf8d7701a │ │ │ │ @ instruction: 0xf8df2174 │ │ │ │ ldrbtmi r3, [fp], #-1264 @ 0xfffffb10 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ @ instruction: 0x461a237c │ │ │ │ - stcl 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ + ldcl 7, cr15, [lr], #-936 @ 0xfffffc58 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73bef5a3 │ │ │ │ @ instruction: 0xf107681b │ │ │ │ @ instruction: 0x46190218 │ │ │ │ ldrsbeq pc, [r4, #-135]! @ 0xffffff79 @ │ │ │ │ @ instruction: 0xffc0f007 │ │ │ │ ldrsbcs pc, [r4, #-135]! @ 0xffffff79 @ │ │ │ │ strbcc pc, [r4], #2271 @ 0x8df @ │ │ │ │ @ instruction: 0x4610447b │ │ │ │ cmncs lr, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf7ea461a │ │ │ │ - @ instruction: 0xf107ec50 │ │ │ │ + @ instruction: 0xf107ec68 │ │ │ │ @ instruction: 0xf5070310 │ │ │ │ @ instruction: 0xf5a272c0 │ │ │ │ @ instruction: 0xf50772be │ │ │ │ @ instruction: 0xf5a171c0 │ │ │ │ @ instruction: 0x200071bc │ │ │ │ ldmdavs r2, {ip, pc} │ │ │ │ @ instruction: 0xf8d76809 │ │ │ │ @@ -21735,24 +21730,24 @@ │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ @ instruction: 0xf507e22c │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ andcs r7, r0, #156, 6 @ 0x70000002 │ │ │ │ @ instruction: 0xf8df701a │ │ │ │ ldrbtmi r3, [fp], #-1148 @ 0xfffffb84 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - and lr, r5, sl, asr #26 │ │ │ │ + and lr, r5, sl, asr sp │ │ │ │ ldrbtcc pc, [r0], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [r2, #-936] @ 0xfffffc58 │ │ │ │ + ldcl 7, cr15, [r2, #-936] @ 0xfffffc58 │ │ │ │ strbtcc pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ ldrmi r2, [r8], -r8, lsr #2 │ │ │ │ - b ffe569a0 <__bss_end__@@Base+0xffdafd68> │ │ │ │ - blcs 2a208 │ │ │ │ + bl 356928 <__bss_end__@@Base+0x2afd88> │ │ │ │ + blcs 2a190 │ │ │ │ movwcs sp, #236 @ 0xec │ │ │ │ cmnpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ mvns r3, r8, ror r1 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ addsvc pc, ip, #683671552 @ 0x28c00000 │ │ │ │ ldrsbcc pc, [ip, #-135]! @ 0xffffff79 @ │ │ │ │ @@ -21761,17 +21756,17 @@ │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ @ instruction: 0xf103681b │ │ │ │ @ instruction: 0xf1070210 │ │ │ │ @ instruction: 0xf8df0348 │ │ │ │ ldrbtmi r1, [r9], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0xf8c7eab6 │ │ │ │ + @ instruction: 0xf8c7eaca │ │ │ │ @ instruction: 0xf8d70170 │ │ │ │ - blcs 65008 <__bss_start@@Base+0x9f68> │ │ │ │ + blcs 64f90 <__bss_start@@Base+0x9f88> │ │ │ │ movwcs sp, #4355 @ 0x1103 │ │ │ │ cmnpcc r8, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf507e008 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ @ instruction: 0xf8d7729c │ │ │ │ ldrmi r3, [r3], #-380 @ 0xfffffe84 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ @@ -21788,64 +21783,64 @@ │ │ │ │ @ instruction: 0xf103681b │ │ │ │ @ instruction: 0xf5070108 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ subeq pc, r8, r7, lsl #2 │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2540 @ 0xfffff614 │ │ │ │ - b 1fd6a54 <__bss_end__@@Base+0x1f2fe1c> │ │ │ │ + b fe4d69dc <__bss_end__@@Base+0xfe42fe3c> │ │ │ │ rsbseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ - blx 1714ace <__bss_end__@@Base+0x166de96> │ │ │ │ - blcs 2a2d0 │ │ │ │ + blx 1714a56 <__bss_end__@@Base+0x166deb6> │ │ │ │ + blcs 2a258 │ │ │ │ @ instruction: 0xf107d122 │ │ │ │ @ instruction: 0x46190370 │ │ │ │ ldrbtmi r4, [fp], #-3043 @ 0xfffff41d │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi ff8d3ad0 <__bss_end__@@Base+0xff82ce98> │ │ │ │ + blmi ff8d3ab8 <__bss_end__@@Base+0xff82cf18> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [r4], {234} @ 0xea │ │ │ │ - blmi ff850af4 <__bss_end__@@Base+0xff7a9ebc> │ │ │ │ + ldcl 7, cr15, [r4], {234} @ 0xea │ │ │ │ + blmi ff850a7c <__bss_end__@@Base+0xff7a9edc> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc 7, cr15, [lr], #936 @ 0x3a8 │ │ │ │ + stcl 7, cr15, [lr], {234} @ 0xea │ │ │ │ stmiapl r3!, {r3, r4, r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ @ instruction: 0x21280348 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603ea76 │ │ │ │ + strmi lr, [r3], -sl, lsl #21 │ │ │ │ rscle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ and r3, r2, ip, ror r1 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ @ instruction: 0xf5073178 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ @ instruction: 0xf8d7729c │ │ │ │ ldrmi r3, [r3], #-380 @ 0xfffffe84 │ │ │ │ - blcs 836b90 <__bss_end__@@Base+0x78ff58> │ │ │ │ + blcs 836b18 <__bss_end__@@Base+0x78ff78> │ │ │ │ @ instruction: 0xf8d7d109 │ │ │ │ movwcc r3, #4476 @ 0x117c │ │ │ │ sbcvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ addsvc pc, ip, #679477248 @ 0x28800000 │ │ │ │ - blcs befe84 <__bss_end__@@Base+0xb4924c> │ │ │ │ + blcs befe0c <__bss_end__@@Base+0xb4926c> │ │ │ │ @ instruction: 0xf507d10a │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ @ instruction: 0xf8d7729c │ │ │ │ ldrmi r3, [r3], #-380 @ 0xfffffe84 │ │ │ │ - blcs 36bb8 │ │ │ │ + blcs 36b40 │ │ │ │ adcshi pc, r0, r0, asr #32 │ │ │ │ cmppeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ subeq pc, r8, r7, lsl #2 │ │ │ │ teqpeq ip, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2496 @ 0xfffff640 │ │ │ │ - b 7d6b14 <__bss_end__@@Base+0x72fedc> │ │ │ │ - blcs ea37c <__bss_end__@@Base+0x43744> │ │ │ │ + b cd6a9c <__bss_end__@@Base+0xc2fefc> │ │ │ │ + blcs ea304 <__bss_end__@@Base+0x43764> │ │ │ │ @ instruction: 0xf507d12b │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r7, r8, r9, ip, sp, lr} │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ subsvs r6, sl, fp, lsl r8 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @@ -21867,119 +21862,119 @@ │ │ │ │ @ instruction: 0xf107e023 │ │ │ │ @ instruction: 0xf1070140 │ │ │ │ @ instruction: 0xf1070244 │ │ │ │ @ instruction: 0xf1070048 │ │ │ │ movwls r0, #828 @ 0x33c │ │ │ │ stmibmi r3!, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ea4479 │ │ │ │ - strmi lr, [r3], -r2, ror #19 │ │ │ │ + @ instruction: 0x4603e9f6 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ orrsvc pc, lr, #683671552 @ 0x28c00000 │ │ │ │ mcr 8, 0, r6, cr7, cr11, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0xf5077be7 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 154218 <__bss_end__@@Base+0xad5e0> │ │ │ │ + blvc 1541a0 <__bss_end__@@Base+0xad600> │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ @ instruction: 0xf5073178 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvs 15426c <__bss_end__@@Base+0xad634> │ │ │ │ + blvs 1541f4 <__bss_end__@@Base+0xad654> │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ orrsvc pc, lr, #683671552 @ 0x28c00000 │ │ │ │ mcr 8, 0, r6, cr7, cr11, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vcmpe.f64 d7, d23 │ │ │ │ vneg.f64 d22, d7 │ │ │ │ eorsle pc, r9, r0, lsl sl @ │ │ │ │ rsbseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ - blx fe514c5c <__bss_end__@@Base+0xfe46e024> │ │ │ │ - blcs 2a460 │ │ │ │ + blx fe514be4 <__bss_end__@@Base+0xfe46e044> │ │ │ │ + blcs 2a3e8 │ │ │ │ @ instruction: 0xf107d129 │ │ │ │ @ instruction: 0x46190370 │ │ │ │ ldrbtmi r4, [fp], #-2948 @ 0xfffff47c │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0xf507eb36 │ │ │ │ + @ instruction: 0xf507eb4e │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ andcs r7, r0, #156, 6 @ 0x70000002 │ │ │ │ - blmi fe034cdc <__bss_end__@@Base+0xfdf8e0a4> │ │ │ │ + blmi fe034c64 <__bss_end__@@Base+0xfdf8e0c4> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl ffdd6c24 <__bss_end__@@Base+0xffd2ffec> │ │ │ │ - blmi 1fd0c90 <__bss_end__@@Base+0x1f2a058> │ │ │ │ + stc 7, cr15, [r6], {234} @ 0xea │ │ │ │ + blmi 1fd0c18 <__bss_end__@@Base+0x1f2a078> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl ffc56c30 <__bss_end__@@Base+0xffbafff8> │ │ │ │ + stc 7, cr15, [r0], {234} @ 0xea │ │ │ │ stmiapl r3!, {r0, r4, r5, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ @ instruction: 0x21280348 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - strmi lr, [r3], -r8, lsr #19 │ │ │ │ + @ instruction: 0x4603e9bc │ │ │ │ rscle r2, lr, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ movwcs lr, #4098 @ 0x1002 │ │ │ │ cmnpcc r8, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ addsvc pc, ip, #683671552 @ 0x28c00000 │ │ │ │ ldrsbcc pc, [ip, #-135]! @ 0xffffff79 @ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ @ instruction: 0xd1292b00 │ │ │ │ ldrsbcc pc, [ip, #-135]! @ 0xffffff79 @ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf8d7d024 │ │ │ │ - blcs 652b4 <__bss_start@@Base+0xa214> │ │ │ │ + blcs 6523c <__bss_start@@Base+0xa234> │ │ │ │ @ instruction: 0xf507d020 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ andcs r7, r0, #156, 6 @ 0x70000002 │ │ │ │ - blmi 19b4d4c <__bss_end__@@Base+0x190e114> │ │ │ │ + blmi 19b4cd4 <__bss_end__@@Base+0x190e134> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl fefd6c94 <__bss_end__@@Base+0xfef3005c> │ │ │ │ - blmi 1950d00 <__bss_end__@@Base+0x18aa0c8> │ │ │ │ + bl ff3d6c1c <__bss_end__@@Base+0xff33007c> │ │ │ │ + blmi 1950c88 <__bss_end__@@Base+0x18aa0e8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl fee56ca0 <__bss_end__@@Base+0xfedb0068> │ │ │ │ + bl ff256c28 <__bss_end__@@Base+0xff1b0088> │ │ │ │ stmiapl r3!, {r0, r2, r4, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ @ instruction: 0x21280348 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0x4603e970 │ │ │ │ + strmi lr, [r3], -r4, lsl #19 │ │ │ │ rscle r2, lr, r0, lsl #22 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrsbcc pc, [r8, #-135]! @ 0xffffff79 @ │ │ │ │ rsble r2, r8, r0, lsl #22 │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xf5076b04 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 554388 <__bss_end__@@Base+0x4ad750> │ │ │ │ - blvs ff214810 <__bss_end__@@Base+0xff16dbd8> │ │ │ │ - blx 454908 <__bss_end__@@Base+0x3adcd0> │ │ │ │ + blvc 554310 <__bss_end__@@Base+0x4ad770> │ │ │ │ + blvs ff214798 <__bss_end__@@Base+0xff16dbf8> │ │ │ │ + blx 454890 <__bss_end__@@Base+0x3adcf0> │ │ │ │ @ instruction: 0xf507dc12 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvs 1543a0 <__bss_end__@@Base+0xad768> │ │ │ │ + blvs 154328 <__bss_end__@@Base+0xad788> │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73baf5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vmov.f64 d7, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ strble pc, [r2, #-2576] @ 0xfffff5f0 @ │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ bicvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xf5077b04 │ │ │ │ @ instruction: 0xf5a373c0 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - bleq 1214848 <__bss_end__@@Base+0x116dc10> │ │ │ │ + bleq 12147d0 <__bss_end__@@Base+0x116dc30> │ │ │ │ @ instruction: 0xf0002004 │ │ │ │ strmi pc, [r3], -r1, lsr #25 │ │ │ │ eorle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xdc2c2b02 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r2, r1, lsl #22 │ │ │ │ movwcs lr, #39 @ 0x27 │ │ │ │ @@ -21988,484 +21983,484 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cmnpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ orrsvc pc, ip, #683671552 @ 0x28c00000 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-2864 @ 0xfffff4d0 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - and lr, r4, r0, asr fp │ │ │ │ + and lr, r4, r0, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-2862 @ 0xfffff4d2 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi 7d3b00 <__bss_end__@@Base+0x72cec8> │ │ │ │ + blmi 7d3ac8 <__bss_end__@@Base+0x72cf28> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ movteq pc, #33031 @ 0x8107 @ │ │ │ │ ldrmi r2, [r8], -r8, lsr #2 │ │ │ │ - stmdb r0, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 2a5f8 │ │ │ │ + ldmdb r4, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 2a580 │ │ │ │ and sp, r0, lr, ror #1 │ │ │ │ @ instruction: 0xf8d7bf00 │ │ │ │ movwcc r3, #4476 @ 0x117c │ │ │ │ cmnpcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrsbcc pc, [ip, #-135]! @ 0xffffff79 @ │ │ │ │ @ instruction: 0xdc042b28 │ │ │ │ ldrsbcc pc, [r8, #-135]! @ 0xffffff79 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8d7adff │ │ │ │ @ instruction: 0xf7ea0174 │ │ │ │ - movwcs lr, #6560 @ 0x19a0 │ │ │ │ + movwcs lr, #6582 @ 0x19b6 │ │ │ │ @ instruction: 0xf5074618 │ │ │ │ ldrtmi r7, [sp], r0, asr #15 │ │ │ │ svclt 0x0000bdb0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrshtmi r6, [r8], #144 @ 0x90 │ │ │ │ - andeq pc, r3, r6, asr r7 @ │ │ │ │ - andeq r8, r3, sl, ror #14 │ │ │ │ - andeq r8, r3, r4, ror #14 │ │ │ │ - andeq r8, r3, lr, asr r7 │ │ │ │ - andeq r8, r3, lr, lsl r4 │ │ │ │ - andeq r8, r3, r2, ror #8 │ │ │ │ - @ instruction: 0x000384b0 │ │ │ │ - andeq r8, r3, r2, ror #9 │ │ │ │ - ldrdeq r8, [r3], -r4 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - andeq r7, r3, r2, asr #22 │ │ │ │ - andeq r8, r3, r2, ror #8 │ │ │ │ - andeq r8, r3, r2, lsr #1 │ │ │ │ - andeq r8, r3, ip, lsr r4 │ │ │ │ - andeq r8, r3, r0, lsr r4 │ │ │ │ - strdeq r8, [r3], -lr │ │ │ │ - andeq r8, r3, r4, lsl #7 │ │ │ │ - andeq r7, r3, r2, lsl pc │ │ │ │ + andeq pc, r3, lr, asr #15 │ │ │ │ + andeq r8, r3, r2, ror #13 │ │ │ │ + ldrdeq r8, [r3], -ip │ │ │ │ + ldrdeq r8, [r3], -r6 │ │ │ │ + muleq r3, r6, r3 │ │ │ │ + ldrdeq r8, [r3], -sl │ │ │ │ + andeq r8, r3, r8, lsr #8 │ │ │ │ + andeq r8, r3, sl, asr r4 │ │ │ │ + andeq r8, r3, ip, asr #8 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + @ instruction: 0x00037aba │ │ │ │ + ldrdeq r8, [r3], -sl │ │ │ │ + andeq r8, r3, sl, lsl r0 │ │ │ │ + @ instruction: 0x000383b4 │ │ │ │ + andeq r8, r3, r8, lsr #7 │ │ │ │ + andeq r8, r3, r6, ror r3 │ │ │ │ strdeq r8, [r3], -ip │ │ │ │ - strdeq r8, [r3], -r0 │ │ │ │ - strdeq r8, [r3], -r0 │ │ │ │ - andeq r8, r3, r4, ror #5 │ │ │ │ - andeq r8, r3, lr, ror #1 │ │ │ │ - andeq r8, r3, r2, ror #1 │ │ │ │ + andeq r7, r3, sl, lsl #29 │ │ │ │ + andeq r8, r3, r4, ror r2 │ │ │ │ + andeq r8, r3, r8, ror #4 │ │ │ │ + andeq r8, r3, r8, ror #4 │ │ │ │ + andeq r8, r3, ip, asr r2 │ │ │ │ + andeq r8, r3, r6, rrx │ │ │ │ + andeq r8, r3, sl, asr r0 │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ svcge 0x0004b084 │ │ │ │ ldreq pc, [r0], #-263 @ 0xfffffef9 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - blmi 1453a30 <__bss_end__@@Base+0x13acdf8> │ │ │ │ + blmi 14539f8 <__bss_end__@@Base+0x13ace58> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - b ff756e58 <__bss_end__@@Base+0xff6b0220> │ │ │ │ + b ffb56de0 <__bss_end__@@Base+0xffab0240> │ │ │ │ strmi lr, [lr, #-2519] @ 0xfffff629 │ │ │ │ @ instruction: 0x232ee9d7 │ │ │ │ ldrdeq lr, [lr, #-151] @ 0xffffff69 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2376 @ 0xfffff6b8 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldmib r7, {r9, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r3, r4, r9, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r4, r8, sl, lr}^ │ │ │ │ ldmib r7, {r4, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r4, r6, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi r1, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmib lr!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 1d6e24 <__bss_end__@@Base+0x130284> │ │ │ │ ldrmi lr, [r2, #-2519] @ 0xfffff629 │ │ │ │ teqcs r2, #3522560 @ 0x35c000 │ │ │ │ ldrsbeq lr, [r2, #-151] @ 0xffffff69 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2361 @ 0xfffff6c7 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldmib r7, {r1, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r2, r4, r5, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r2, r3, r8, sl, lr}^ │ │ │ │ ldmib r7, {r2, r3, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r3, r6, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi r2!, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmib ip, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib r4!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [sl, #-2519] @ 0xfffff629 │ │ │ │ @ instruction: 0x232ae9d7 │ │ │ │ ldrdeq lr, [sl, #-151] @ 0xffffff69 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2346 @ 0xfffff6d6 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - @ instruction: 0xed97e9bc │ │ │ │ - vldr d7, [pc, #24] @ 18f78 │ │ │ │ + @ instruction: 0xed97e9d4 │ │ │ │ + vldr d7, [pc, #24] @ 18f00 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vldr d4, [r7, #24] │ │ │ │ - vldr d7, [pc, #152] @ 19004 │ │ │ │ + vldr d7, [pc, #152] @ 18f8c │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ - vldr d6, [pc, #280] @ 19090 │ │ │ │ + vldr d6, [pc, #280] @ 19018 │ │ │ │ vmov.32 d6[1], r5 │ │ │ │ vstr d6, [sp, #20] │ │ │ │ vstr d6, [sp, #8] │ │ │ │ mrrc 11, 0, r7, r3, cr0 │ │ │ │ ldmdbmi sp, {r2, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldmib lr, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 2545f4 <__bss_end__@@Base+0x1ad9bc> │ │ │ │ - blvs 454618 <__bss_end__@@Base+0x3ad9e0> │ │ │ │ - blmi 1d483c <__bss_end__@@Base+0x12dc04> │ │ │ │ - blvc a54600 <__bss_end__@@Base+0x9ad9c8> │ │ │ │ - blvs 394624 <__bss_end__@@Base+0x2ed9ec> │ │ │ │ - blvc 1d4848 <__bss_end__@@Base+0x12dc10> │ │ │ │ - blvs 125460c <__bss_end__@@Base+0x11ad9d4> │ │ │ │ - blpl 2d4630 <__bss_end__@@Base+0x22d9f8> │ │ │ │ - blvs 194850 <__bss_end__@@Base+0xedc18> │ │ │ │ - blvs d45f0 <__bss_end__@@Base+0x2d9b8> │ │ │ │ - blvc 545f4 │ │ │ │ - blcs 554110 <__bss_end__@@Base+0x4ad4d8> │ │ │ │ + ldmib r6!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 25457c <__bss_end__@@Base+0x1ad9dc> │ │ │ │ + blvs 4545a0 <__bss_end__@@Base+0x3ada00> │ │ │ │ + blmi 1d47c4 <__bss_end__@@Base+0x12dc24> │ │ │ │ + blvc a54588 <__bss_end__@@Base+0x9ad9e8> │ │ │ │ + blvs 3945ac <__bss_end__@@Base+0x2eda0c> │ │ │ │ + blvc 1d47d0 <__bss_end__@@Base+0x12dc30> │ │ │ │ + blvs 1254594 <__bss_end__@@Base+0x11ad9f4> │ │ │ │ + blpl 2d45b8 <__bss_end__@@Base+0x22da18> │ │ │ │ + blvs 1947d8 <__bss_end__@@Base+0xedc38> │ │ │ │ + blvs d4578 <__bss_end__@@Base+0x2d9d8> │ │ │ │ + blvc 5457c │ │ │ │ + blcs 554098 <__bss_end__@@Base+0x4ad4f8> │ │ │ │ ldrbtmi r4, [r9], #-2319 @ 0xfffff6f1 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - svclt 0x0000e982 │ │ │ │ + svclt 0x0000e99a │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ strhlt r4, [r4], -r0 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - @ instruction: 0x000381b2 │ │ │ │ - @ instruction: 0x000381b4 │ │ │ │ - andeq r8, r3, lr, asr #3 │ │ │ │ - andeq r8, r3, r0, ror #3 │ │ │ │ - strdeq r8, [r3], -r2 │ │ │ │ - andeq r8, r3, r4, lsl #4 │ │ │ │ - andeq r8, r3, r6, lsl r2 │ │ │ │ - andeq r8, r3, r0, lsl r2 │ │ │ │ - andeq r8, r3, lr, lsl #4 │ │ │ │ + andeq r8, r3, sl, lsr #2 │ │ │ │ + andeq r8, r3, ip, lsr #2 │ │ │ │ + andeq r8, r3, r6, asr #2 │ │ │ │ + andeq r8, r3, r8, asr r1 │ │ │ │ + andeq r8, r3, sl, ror #2 │ │ │ │ + andeq r8, r3, ip, ror r1 │ │ │ │ + andeq r8, r3, lr, lsl #3 │ │ │ │ + andeq r8, r3, r8, lsl #3 │ │ │ │ + andeq r8, r3, r6, lsl #3 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ svcge 0x0002b0b4 │ │ │ │ ldcleq 1, cr15, [r0], {7} │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - blvc dd4678 <__bss_end__@@Base+0xd2da40> │ │ │ │ + blvc dd4600 <__bss_end__@@Base+0xd2da60> │ │ │ │ @ instruction: 0x4619463b │ │ │ │ cdp 0, 11, cr2, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf0030b47 │ │ │ │ @ instruction: 0xed97f993 │ │ │ │ - vldr d7, [pc, #232] @ 19118 │ │ │ │ + vldr d7, [pc, #232] @ 190a0 │ │ │ │ vmov.u16 r6, d20[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldrle pc, [r1, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc ed469c <__bss_end__@@Base+0xe2da64> │ │ │ │ - blvs fed546c0 <__bss_end__@@Base+0xfecada88> │ │ │ │ - blvc ff1d4b18 <__bss_end__@@Base+0xff12dee0> │ │ │ │ - blx 454c10 <__bss_end__@@Base+0x3adfd8> │ │ │ │ + blvc ed4624 <__bss_end__@@Base+0xe2da84> │ │ │ │ + blvs fed54648 <__bss_end__@@Base+0xfecadaa8> │ │ │ │ + blvc ff1d4aa0 <__bss_end__@@Base+0xff12df00> │ │ │ │ + blx 454b98 <__bss_end__@@Base+0x3adff8> │ │ │ │ ldc 13, cr13, [r7, #32] │ │ │ │ @ instruction: 0xf8d77b3a │ │ │ │ mrc 1, 5, r1, cr0, cr0, {4} │ │ │ │ andcs r0, r1, r7, asr #22 │ │ │ │ - blx e55062 <__bss_end__@@Base+0xdae42a> │ │ │ │ - blvc ed46c0 <__bss_end__@@Base+0xe2da88> │ │ │ │ - blvs feb146e4 <__bss_end__@@Base+0xfea6daac> │ │ │ │ - blvc ff1d4b3c <__bss_end__@@Base+0xff12df04> │ │ │ │ - blx 454c34 <__bss_end__@@Base+0x3adffc> │ │ │ │ + blx e54fea <__bss_end__@@Base+0xdae44a> │ │ │ │ + blvc ed4648 <__bss_end__@@Base+0xe2daa8> │ │ │ │ + blvs feb1466c <__bss_end__@@Base+0xfea6dacc> │ │ │ │ + blvc ff1d4ac4 <__bss_end__@@Base+0xff12df24> │ │ │ │ + blx 454bbc <__bss_end__@@Base+0x3ae01c> │ │ │ │ ldc 5, cr13, [r7, #32] │ │ │ │ @ instruction: 0xf8d77b3a │ │ │ │ mrc 1, 5, r1, cr0, cr0, {4} │ │ │ │ andcs r0, r2, r7, asr #22 │ │ │ │ - blx 9d5086 <__bss_end__@@Base+0x92e44e> │ │ │ │ + blx 9d500e <__bss_end__@@Base+0x92e46e> │ │ │ │ @ instruction: 0x3190f8d7 │ │ │ │ - blcs 742f8 <__bss_start@@Base+0x19258> │ │ │ │ + blcs 74280 <__bss_start@@Base+0x19278> │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ - blvc d546f0 <__bss_end__@@Base+0xcadab8> │ │ │ │ + blvc d54678 <__bss_end__@@Base+0xcadad8> │ │ │ │ msreq SPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ andcs r4, r2, r9, lsl r6 │ │ │ │ - bleq 1214b60 <__bss_end__@@Base+0x116df28> │ │ │ │ + bleq 1214ae8 <__bss_end__@@Base+0x116df48> │ │ │ │ @ instruction: 0xf956f003 │ │ │ │ ldrbtmi r4, [fp], #-2975 @ 0xfffff461 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - @ instruction: 0xed97e9de │ │ │ │ + @ instruction: 0xed97e9ee │ │ │ │ @ instruction: 0xeeb57b56 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [fp, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 15d471c <__bss_end__@@Base+0x152dae4> │ │ │ │ - blvc 1214b88 <__bss_end__@@Base+0x116df50> │ │ │ │ - blcs 614214 <__bss_end__@@Base+0x56d5dc> │ │ │ │ + blvc 15d46a4 <__bss_end__@@Base+0x152db04> │ │ │ │ + blvc 1214b10 <__bss_end__@@Base+0x116df70> │ │ │ │ + blcs 61419c <__bss_end__@@Base+0x56d5fc> │ │ │ │ ldrbtmi r4, [r9], #-2455 @ 0xfffff669 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - and lr, r6, r0, lsl #18 │ │ │ │ + and lr, r6, r8, lsl r9 │ │ │ │ cmpcs r6, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2452 @ 0xfffff66c │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldc 8, cr14, [r7, #992] @ 0x3e0 │ │ │ │ + @ instruction: 0xed97e910 │ │ │ │ @ instruction: 0xeeb57b54 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [fp, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 1554750 <__bss_end__@@Base+0x14adb18> │ │ │ │ - blvc 1214bbc <__bss_end__@@Base+0x116df84> │ │ │ │ - blcs 614248 <__bss_end__@@Base+0x56d610> │ │ │ │ + blvc 15546d8 <__bss_end__@@Base+0x14adb38> │ │ │ │ + blvc 1214b44 <__bss_end__@@Base+0x116dfa4> │ │ │ │ + blcs 6141d0 <__bss_end__@@Base+0x56d630> │ │ │ │ ldrbtmi r4, [r9], #-2444 @ 0xfffff674 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - and lr, r6, r6, ror #17 │ │ │ │ + strd lr, [r6], -lr @ │ │ │ │ cmpcs r4, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2441 @ 0xfffff677 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - @ instruction: 0xf8d7e8de │ │ │ │ + @ instruction: 0xf8d7e8f6 │ │ │ │ ldmibvs fp, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ cmpcs sl, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2436 @ 0xfffff67c │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldrd lr, [r6], -r2 │ │ │ │ + and lr, r6, sl, ror #17 │ │ │ │ cmpcs r8, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2433 @ 0xfffff67f │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldmib r7, {r1, r3, r6, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r5, r6, r7, fp, sp, lr, pc}^ │ │ │ │ ldmdbmi pc!, {r1, r5, r6, r8, r9, sp}^ @ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmia r2, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm sl, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2941 @ 0xfffff483 │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - ldmib r7, {r1, r3, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r3, r4, r7, r8, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r3, r4, r5, r8}^ │ │ │ │ stmib sp, {r3, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi r8!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldm r0!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r8, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ teqeq sl, r7 @ │ │ │ │ movtcs lr, #43479 @ 0xa9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-2418 @ 0xfffff68e │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldmib r7, {r2, r5, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r2, r3, r4, r5, r7, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r2, r3, r4, r5, r8}^ │ │ │ │ stmib sp, {r2, r3, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi sp!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldm r6, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia lr!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq lr, r7 @ │ │ │ │ movtcs lr, #59863 @ 0xe9d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-2407 @ 0xfffff699 │ │ │ │ @ instruction: 0xf7ea4608 │ │ │ │ - ldmib r7, {r1, r3, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r5, r7, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r6, r8}^ │ │ │ │ stmib sp, {r4, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi r2!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldmda ip!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc d54838 <__bss_end__@@Base+0xcadc00> │ │ │ │ - blvc ff054cb4 <__bss_end__@@Base+0xfefae07c> │ │ │ │ - blx 454da8 <__bss_end__@@Base+0x3ae170> │ │ │ │ + ldm r4, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc d547c0 <__bss_end__@@Base+0xcadc20> │ │ │ │ + blvc ff054c3c <__bss_end__@@Base+0xfefae09c> │ │ │ │ + blx 454d30 <__bss_end__@@Base+0x3ae190> │ │ │ │ ldc 5, cr13, [r7, #56] @ 0x38 │ │ │ │ - vldr d7, [pc, #272] @ 192fc │ │ │ │ + vldr d7, [pc, #272] @ 19284 │ │ │ │ vnmul.f64 d6, d7, d12 │ │ │ │ @ instruction: 0xf1077b06 │ │ │ │ mrrc 1, 6, r0, r3, cr4 │ │ │ │ ldmdami r8, {r0, r1, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf7ea4478 │ │ │ │ - and lr, sp, r8, ror #16 │ │ │ │ - blvc 1154864 <__bss_end__@@Base+0x10adc2c> │ │ │ │ - blvs 1154888 <__bss_end__@@Base+0x10adc50> │ │ │ │ - blvc 1d4aac <__bss_end__@@Base+0x12de74> │ │ │ │ + and lr, sp, r0, lsl #17 │ │ │ │ + blvc 11547ec <__bss_end__@@Base+0x10adc4c> │ │ │ │ + blvs 1154810 <__bss_end__@@Base+0x10adc70> │ │ │ │ + blvc 1d4a34 <__bss_end__@@Base+0x12de94> │ │ │ │ msreq SPSR_s, r7, lsl #2 │ │ │ │ - blcs 614364 <__bss_end__@@Base+0x56d72c> │ │ │ │ + blcs 6142ec <__bss_end__@@Base+0x56d74c> │ │ │ │ ldrbtmi r4, [r8], #-2129 @ 0xfffff7af │ │ │ │ - ldmda r8, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc dd4880 <__bss_end__@@Base+0xd2dc48> │ │ │ │ - blvc ff054cfc <__bss_end__@@Base+0xfefae0c4> │ │ │ │ - blx 454df0 <__bss_end__@@Base+0x3ae1b8> │ │ │ │ + ldmda r0!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc dd4808 <__bss_end__@@Base+0xd2dc68> │ │ │ │ + blvc ff054c84 <__bss_end__@@Base+0xfefae0e4> │ │ │ │ + blx 454d78 <__bss_end__@@Base+0x3ae1d8> │ │ │ │ ldc 5, cr13, [r7, #52] @ 0x34 │ │ │ │ - vldr d7, [pc, #280] @ 1934c │ │ │ │ + vldr d7, [pc, #280] @ 192d4 │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blcs 61438c <__bss_end__@@Base+0x56d754> │ │ │ │ + blcs 614314 <__bss_end__@@Base+0x56d774> │ │ │ │ ldrbtmi r4, [r8], #-2120 @ 0xfffff7b8 │ │ │ │ - stmda r4, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda ip, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldc 1, cr14, [r7] │ │ │ │ - vldr d7, [pc, #280] @ 19368 │ │ │ │ + vldr d7, [pc, #280] @ 192f0 │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blcs 6143a8 <__bss_end__@@Base+0x56d770> │ │ │ │ + blcs 614330 <__bss_end__@@Base+0x56d790> │ │ │ │ ldrbtmi r4, [r8], #-2114 @ 0xfffff7be │ │ │ │ - ldmda r6!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda lr, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldc 0, cr14, [r7, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf1077b34 │ │ │ │ ldrmi r0, [r9], -r4, ror #6 │ │ │ │ cdp 0, 11, cr2, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf0030b47 │ │ │ │ - blmi f57428 <__bss_end__@@Base+0xeb07f0> │ │ │ │ + blmi f573b0 <__bss_end__@@Base+0xeb0810> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldm r2!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 15d48e4 <__bss_end__@@Base+0x152dcac> │ │ │ │ - blvc ff054d60 <__bss_end__@@Base+0xfefae128> │ │ │ │ - blx 454e54 <__bss_end__@@Base+0x3ae21c> │ │ │ │ + stmdb r2, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 15d486c <__bss_end__@@Base+0x152dccc> │ │ │ │ + blvc ff054ce8 <__bss_end__@@Base+0xfefae148> │ │ │ │ + blx 454ddc <__bss_end__@@Base+0x3ae23c> │ │ │ │ ldc 5, cr13, [r7, #44] @ 0x2c │ │ │ │ @ instruction: 0xeeb17b56 │ │ │ │ mrrc 11, 4, r7, r3, cr7 │ │ │ │ ldmdbmi r4!, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldmda r4, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda ip!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmib r7, {r1, r2, sp, lr, pc}^ │ │ │ │ ldmdbmi r1!, {r1, r2, r4, r6, r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stmda ip, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1554918 <__bss_end__@@Base+0x14adce0> │ │ │ │ - blvc ff054d94 <__bss_end__@@Base+0xfefae15c> │ │ │ │ - blx 454e88 <__bss_end__@@Base+0x3ae250> │ │ │ │ + stmda r4!, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 15548a0 <__bss_end__@@Base+0x14add00> │ │ │ │ + blvc ff054d1c <__bss_end__@@Base+0xfefae17c> │ │ │ │ + blx 454e10 <__bss_end__@@Base+0x3ae270> │ │ │ │ ldc 5, cr13, [r7, #44] @ 0x2c │ │ │ │ @ instruction: 0xeeb17b54 │ │ │ │ mrrc 11, 4, r7, r3, cr7 │ │ │ │ stmdbmi r9!, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x00faf7e9 │ │ │ │ + ldmda r2, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmib r7, {r1, r2, sp, lr, pc}^ │ │ │ │ stmdbmi r6!, {r2, r4, r6, r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x00f2f7e9 │ │ │ │ + stmda sl, {r1, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3194f8d7 │ │ │ │ - blcs 73a60 <__bss_start@@Base+0x189c0> │ │ │ │ + blcs 739e8 <__bss_start@@Base+0x189e0> │ │ │ │ ldmib r7, {r1, r2, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbmi r1!, {r1, r3, r4, r6, r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x00e6f7e9 │ │ │ │ + svc 0x00fef7e9 │ │ │ │ svclt 0x0000e045 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcsmi r7, r7, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - andeq r8, r3, r6, ror #2 │ │ │ │ - andeq r8, r3, r2, asr r1 │ │ │ │ - andeq r8, r3, r2, asr r1 │ │ │ │ - andeq r8, r3, lr, lsr r1 │ │ │ │ - andeq r8, r3, r2, asr #2 │ │ │ │ + ldrdeq r8, [r3], -lr │ │ │ │ + andeq r8, r3, sl, asr #1 │ │ │ │ + andeq r8, r3, sl, asr #1 │ │ │ │ + strheq r8, [r3], -r6 │ │ │ │ + strheq r8, [r3], -sl │ │ │ │ + strheq r8, [r3], -r6 │ │ │ │ + ldrdeq r8, [r3], -r6 │ │ │ │ + andeq r8, r3, r0, lsl #2 │ │ │ │ + andeq r8, r3, r6, lsl #2 │ │ │ │ + andeq r8, r3, ip, lsl #2 │ │ │ │ + andeq r8, r3, r6, lsl r1 │ │ │ │ + andeq r8, r3, r0, lsr #2 │ │ │ │ + andeq r8, r3, sl, lsr #2 │ │ │ │ + andeq r8, r3, r4, lsr r1 │ │ │ │ + andeq r8, r3, ip, lsr #2 │ │ │ │ + andeq r8, r3, sl, lsr r1 │ │ │ │ andeq r8, r3, lr, lsr r1 │ │ │ │ - andeq r8, r3, lr, asr r1 │ │ │ │ - andeq r8, r3, r8, lsl #3 │ │ │ │ - andeq r8, r3, lr, lsl #3 │ │ │ │ - muleq r3, r4, r1 │ │ │ │ - muleq r3, lr, r1 │ │ │ │ - andeq r8, r3, r8, lsr #3 │ │ │ │ - @ instruction: 0x000381b2 │ │ │ │ - @ instruction: 0x000381bc │ │ │ │ - @ instruction: 0x000381b4 │ │ │ │ - andeq r8, r3, r2, asr #3 │ │ │ │ - andeq r8, r3, r6, asr #3 │ │ │ │ - ldrdeq r8, [r3], -r2 │ │ │ │ - muleq r3, r0, pc @ │ │ │ │ - andeq r7, r3, ip, ror pc │ │ │ │ - andeq r7, r3, ip, ror pc │ │ │ │ - andeq r7, r3, r8, ror #30 │ │ │ │ - andeq r7, r3, ip, ror #30 │ │ │ │ - andeq r8, r3, r0, ror #2 │ │ │ │ + andeq r8, r3, sl, asr #2 │ │ │ │ + andeq r7, r3, r8, lsl #30 │ │ │ │ + strdeq r7, [r3], -r4 │ │ │ │ + strdeq r7, [r3], -r4 │ │ │ │ + andeq r7, r3, r0, ror #29 │ │ │ │ + andeq r7, r3, r4, ror #29 │ │ │ │ + ldrdeq r8, [r3], -r8 @ │ │ │ │ cmpcs r8, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2378 @ 0xfffff6b6 │ │ │ │ @ instruction: 0xf7e94608 │ │ │ │ - ldmib r7, {r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r3, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ stmdbmi r8, {r1, r5, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x0098f7e9 │ │ │ │ + svc 0x00b0f7e9 │ │ │ │ ldrbtmi r4, [fp], #-2886 @ 0xfffff4ba │ │ │ │ @ instruction: 0xf7ea4618 │ │ │ │ - ldmib r7, {r5, r6, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r4, r5, r6, fp, sp, lr, pc}^ │ │ │ │ stmdbmi r4, {r3, r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x008cf7e9 │ │ │ │ + svc 0x00a4f7e9 │ │ │ │ teqcs sl, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2369 @ 0xfffff6bf │ │ │ │ @ instruction: 0xf7e94608 │ │ │ │ - ldmib r7, {r1, r2, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r2, r3, r4, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdbmi pc!, {r2, r3, r4, r5, r8, r9, sp} @ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x007ef7e9 │ │ │ │ + svc 0x0096f7e9 │ │ │ │ teqcs lr, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2364 @ 0xfffff6c4 │ │ │ │ @ instruction: 0xf7e94608 │ │ │ │ - ldmib r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r4, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdbmi sl!, {r6, r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x0070f7e9 │ │ │ │ - blvc d54a50 <__bss_end__@@Base+0xcade18> │ │ │ │ - blvc ff054ecc <__bss_end__@@Base+0xfefae294> │ │ │ │ - blx 454fc0 <__bss_end__@@Base+0x3ae388> │ │ │ │ + svc 0x0088f7e9 │ │ │ │ + blvc d549d8 <__bss_end__@@Base+0xcade38> │ │ │ │ + blvc ff054e54 <__bss_end__@@Base+0xfefae2b4> │ │ │ │ + blx 454f48 <__bss_end__@@Base+0x3ae3a8> │ │ │ │ @ instruction: 0xf107d508 │ │ │ │ ldrmi r0, [r9], -r4, ror #6 │ │ │ │ ldrbtmi r4, [fp], #-2867 @ 0xfffff4cd │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - and lr, r7, r2, ror #30 │ │ │ │ + and lr, r7, sl, ror pc │ │ │ │ msreq SPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ - blmi c2ac7c <__bss_end__@@Base+0xb84044> │ │ │ │ + blmi c2ac04 <__bss_end__@@Base+0xb84064> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x0058f7e9 │ │ │ │ - blvc dd4a80 <__bss_end__@@Base+0xd2de48> │ │ │ │ - blvc ff054efc <__bss_end__@@Base+0xfefae2c4> │ │ │ │ - blx 454ff0 <__bss_end__@@Base+0x3ae3b8> │ │ │ │ + svc 0x0070f7e9 │ │ │ │ + blvc dd4a08 <__bss_end__@@Base+0xd2de68> │ │ │ │ + blvc ff054e84 <__bss_end__@@Base+0xfefae2e4> │ │ │ │ + blx 454f78 <__bss_end__@@Base+0x3ae3d8> │ │ │ │ ldrtmi sp, [fp], -r7, lsl #10 │ │ │ │ - blmi aaac98 <__bss_end__@@Base+0xa04060> │ │ │ │ + blmi aaac20 <__bss_end__@@Base+0xa04080> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x004af7e9 │ │ │ │ + svc 0x0062f7e9 │ │ │ │ ldrtmi lr, [fp], -r6 │ │ │ │ - blmi 9eaca8 <__bss_end__@@Base+0x944070> │ │ │ │ + blmi 9eac30 <__bss_end__@@Base+0x944090> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x0042f7e9 │ │ │ │ - blvc 15d4aac <__bss_end__@@Base+0x152de74> │ │ │ │ - blvs 554ad0 <__bss_end__@@Base+0x4ade98> │ │ │ │ - blvc ff1d4f28 <__bss_end__@@Base+0xff12e2f0> │ │ │ │ - blx 455020 <__bss_end__@@Base+0x3ae3e8> │ │ │ │ + svc 0x005af7e9 │ │ │ │ + blvc 15d4a34 <__bss_end__@@Base+0x152de94> │ │ │ │ + blvs 554a58 <__bss_end__@@Base+0x4adeb8> │ │ │ │ + blvc ff1d4eb0 <__bss_end__@@Base+0xff12e310> │ │ │ │ + blx 454fa8 <__bss_end__@@Base+0x3ae408> │ │ │ │ @ instruction: 0xed97d909 │ │ │ │ - vldr d7, [pc, #344] @ 195bc │ │ │ │ + vldr d7, [pc, #344] @ 19544 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ - ble 57cb0 │ │ │ │ + ble 57c38 │ │ │ │ ldc 0, cr14, [r7, #60] @ 0x3c │ │ │ │ ldrtmi r7, [fp], -r2, asr #22 │ │ │ │ andcs r4, r2, r9, lsl r6 │ │ │ │ - bleq 1214f40 <__bss_end__@@Base+0x116e308> │ │ │ │ + bleq 1214ec8 <__bss_end__@@Base+0x116e328> │ │ │ │ @ instruction: 0xff66f002 │ │ │ │ @ instruction: 0x4619463b │ │ │ │ ldrbtmi r4, [fp], #-2838 @ 0xfffff4ea │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - svclt 0x0000ef20 │ │ │ │ + svclt 0x0000ef38 │ │ │ │ ldrtmi r3, [sp], r8, asr #15 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subgt r8, fp, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r8, fp, r0 │ │ │ │ - strdeq r8, [r3], -sl │ │ │ │ - andeq r7, r3, r4, lsr pc │ │ │ │ - andeq r8, r3, r6, lsl r1 │ │ │ │ - andeq r8, r3, r8, lsl r1 │ │ │ │ - andeq r8, r3, sl, lsl r1 │ │ │ │ - andeq r8, r3, ip, lsl r1 │ │ │ │ - andeq r8, r3, lr, lsl r1 │ │ │ │ - andeq r8, r3, r0, lsr #2 │ │ │ │ - andeq r8, r3, r2, lsl r1 │ │ │ │ - andeq r8, r3, r4, lsl r1 │ │ │ │ - andeq r8, r3, ip, lsl #2 │ │ │ │ - andeq r8, r3, r0, lsl r1 │ │ │ │ - ldrdeq r8, [r3], -lr │ │ │ │ + andeq r8, r3, r2, ror r0 │ │ │ │ + andeq r7, r3, ip, lsr #29 │ │ │ │ + andeq r8, r3, lr, lsl #1 │ │ │ │ + muleq r3, r0, r0 │ │ │ │ + muleq r3, r2, r0 │ │ │ │ + muleq r3, r4, r0 │ │ │ │ + muleq r3, r6, r0 │ │ │ │ + muleq r3, r8, r0 │ │ │ │ + andeq r8, r3, sl, lsl #1 │ │ │ │ + andeq r8, r3, ip, lsl #1 │ │ │ │ + andeq r8, r3, r4, lsl #1 │ │ │ │ + andeq r8, r3, r8, lsl #1 │ │ │ │ + andeq r8, r3, r6, asr r0 │ │ │ │ addlt fp, lr, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r2, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ movwcs r6, #59 @ 0x3b │ │ │ │ teqcs ip, #-1342177265 @ 0xb000000f │ │ │ │ teqcs ip, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf64f627b │ │ │ │ @ instruction: 0xf6cf4318 │ │ │ │ @ instruction: 0x61bb73ff │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ teqvs fp, pc @ │ │ │ │ @ instruction: 0xf7e968f8 │ │ │ │ - strmi lr, [r3], -r2, lsl #29 │ │ │ │ + @ instruction: 0x4603ee9a │ │ │ │ movwcs r6, #507 @ 0x1fb │ │ │ │ sub r6, r0, fp, lsr r2 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ stmdble r5, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ @@ -22481,171 +22476,171 @@ │ │ │ │ andsle r2, r6, sp, lsr #22 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ andsle r2, r0, r0, lsl #22 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ andle r2, sl, sl, lsl #22 │ │ │ │ - blmi 1373668 <__bss_end__@@Base+0x12cca30> │ │ │ │ + blmi 13735f0 <__bss_end__@@Base+0x12cca50> │ │ │ │ @ instruction: 0x4610447b │ │ │ │ orrcs r4, r9, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf7e9461a │ │ │ │ - movwcs lr, #3664 @ 0xe50 │ │ │ │ - bvs f117c4 <__bss_end__@@Base+0xe6ab8c> │ │ │ │ + movwcs lr, #3688 @ 0xe68 │ │ │ │ + bvs f1174c <__bss_end__@@Base+0xe6abac> │ │ │ │ ldrmi r6, [r3], #-2298 @ 0xfffff706 │ │ │ │ - blcs b37608 <__bss_end__@@Base+0xa909d0> │ │ │ │ - bvs fff0d9a8 <__bss_end__@@Base+0xffe66d70> │ │ │ │ + blcs b37590 <__bss_end__@@Base+0xa909f0> │ │ │ │ + bvs fff0d930 <__bss_end__@@Base+0xffe66d90> │ │ │ │ rscsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ movwcc r6, #6715 @ 0x1a3b │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r5, r9, sp, lr}^ │ │ │ │ addsmi r6, sl, #241664 @ 0x3b000 │ │ │ │ - bvs fff1089c <__bss_end__@@Base+0xffe69c64> │ │ │ │ + bvs fff10824 <__bss_end__@@Base+0xffe69c84> │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ tstpeq r4, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2363 @ 0xfffff6c5 │ │ │ │ @ instruction: 0xf7e968f8 │ │ │ │ - rscsvs lr, r8, #236, 24 @ 0xec00 │ │ │ │ + rscsvs lr, r8, #0, 26 │ │ │ │ @ instruction: 0xf107e00d │ │ │ │ @ instruction: 0xf1070114 │ │ │ │ @ instruction: 0xf1070218 │ │ │ │ movwls r0, #784 @ 0x310 │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r9, sl, lr} │ │ │ │ ldmvs r8!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - ldcl 7, cr15, [ip], {233} @ 0xe9 │ │ │ │ - bvs ffef21d4 <__bss_end__@@Base+0xffe4b59c> │ │ │ │ + ldcl 7, cr15, [r0], #932 @ 0x3a4 │ │ │ │ + bvs ffef215c <__bss_end__@@Base+0xffe4b5bc> │ │ │ │ tstle r5, r1, lsl #22 │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ teqvs fp, r0, lsl #6 │ │ │ │ rscsvs r2, fp, #201326592 @ 0xc000000 │ │ │ │ - blcs f41f4 <__bss_end__@@Base+0x4d5bc> │ │ │ │ + blcs f417c <__bss_end__@@Base+0x4d5dc> │ │ │ │ ldmdavs sl!, {r1, r3, ip, lr, pc} │ │ │ │ ldrbtmi r4, [fp], #-2860 @ 0xfffff4d4 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ @ instruction: 0x461a2394 │ │ │ │ - cdp 7, 0, cr15, cr8, cr9, {7} │ │ │ │ + cdp 7, 2, cr15, cr0, cr9, {7} │ │ │ │ sub r2, r5, r0, lsl #6 │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ - blle ea090 <__bss_end__@@Base+0x43458> │ │ │ │ + blle ea018 <__bss_end__@@Base+0x43478> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ stcle 2, cr4, [r8, #-616] @ 0xfffffd98 │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrbtmi r4, [r9], #-2339 @ 0xfffff6dd │ │ │ │ @ instruction: 0xf7e96838 │ │ │ │ - movwcs lr, #4066 @ 0xfe2 │ │ │ │ + movwcs lr, #4076 @ 0xfec │ │ │ │ ldmibvs fp!, {r2, r4, r5, sp, lr, pc} │ │ │ │ addsmi r6, sl, #7995392 @ 0x7a0000 │ │ │ │ ldmibvs fp!, {r0, r1, ip, lr, pc} │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r7, r9, sp, lr}^ │ │ │ │ addsmi r6, sl, #761856 @ 0xba000 │ │ │ │ ldmdbvs fp!, {r1, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - ble 2a4264 <__bss_end__@@Base+0x1fd62c> │ │ │ │ - blmi 633750 <__bss_end__@@Base+0x58cb18> │ │ │ │ + ble 2a41ec <__bss_end__@@Base+0x1fd64c> │ │ │ │ + blmi 6336d8 <__bss_end__@@Base+0x58cb38> │ │ │ │ @ instruction: 0x4610447b │ │ │ │ cmpcs r5, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf7e9461a │ │ │ │ - movwcs lr, #3548 @ 0xddc │ │ │ │ + movwcs lr, #3572 @ 0xdf4 │ │ │ │ ldmdbvs fp!, {r3, r4, sp, lr, pc}^ │ │ │ │ addsmi r6, sl, #761856 @ 0xba000 │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ ldmdbvs fp!, {r0, r1, r3, r4, r5, r6, r9, sp, lr} │ │ │ │ addsmi r6, sl, #499712 @ 0x7a000 │ │ │ │ ldmdbvs fp!, {r1, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 2a4294 <__bss_end__@@Base+0x1fd65c> │ │ │ │ - blmi 373780 <__bss_end__@@Base+0x2ccb48> │ │ │ │ + ble 2a421c <__bss_end__@@Base+0x1fd67c> │ │ │ │ + blmi 373708 <__bss_end__@@Base+0x2ccb68> │ │ │ │ @ instruction: 0x4610447b │ │ │ │ cmpcs r5, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf7e9461a │ │ │ │ - movwcs lr, #3524 @ 0xdc4 │ │ │ │ + movwcs lr, #3548 @ 0xddc │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ @ instruction: 0x37304618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r8, r3, r4 │ │ │ │ - andeq r8, r3, r6, asr #32 │ │ │ │ - andeq r7, r3, ip, ror r9 │ │ │ │ - andeq r8, r3, lr │ │ │ │ - andeq r8, r3, sl, ror r0 │ │ │ │ - muleq r3, r8, r0 │ │ │ │ - andeq r8, r3, r0, asr #1 │ │ │ │ + andeq r7, r3, ip, ror pc │ │ │ │ + @ instruction: 0x00037fbe │ │ │ │ + strdeq r7, [r3], -r4 │ │ │ │ + andeq r7, r3, r6, lsl #31 │ │ │ │ + strdeq r7, [r3], -r2 │ │ │ │ + andeq r8, r3, r0, lsl r0 │ │ │ │ + andeq r8, r3, r8, lsr r0 │ │ │ │ umulllt fp, fp, r0, r5 @ │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ - bleq 54cf8 │ │ │ │ + bleq 54c80 │ │ │ │ ldclmi 0, cr6, [lr], #740 @ 0x2e4 │ │ │ │ movwcs r4, #1148 @ 0x47c │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr}^ │ │ │ │ - blcs 1282f0 <__bss_end__@@Base+0x816b8> │ │ │ │ + blcs 128278 <__bss_end__@@Base+0x816d8> │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ andeq r0, r0, r5, lsl r0 │ │ │ │ andeq r0, r0, r5, rrx │ │ │ │ andeq r0, r0, fp, lsr #1 │ │ │ │ @ instruction: 0x000001b7 │ │ │ │ @ instruction: 0x000002bd │ │ │ │ ldrbtmi r4, [fp], #-3058 @ 0xfffff40e │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ffc951bc <__bss_end__@@Base+0xffbee584> │ │ │ │ + blmi ffc95184 <__bss_end__@@Base+0xffbee5e4> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - cdp 7, 10, cr15, cr2, cr9, {7} │ │ │ │ + cdp 7, 11, cr15, cr2, cr9, {7} │ │ │ │ ldrbtmi r4, [fp], #-3055 @ 0xfffff411 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ffbd51a8 <__bss_end__@@Base+0xffb2e570> │ │ │ │ + blmi ffbd5170 <__bss_end__@@Base+0xffb2e5d0> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - cdp 7, 9, cr15, cr8, cr9, {7} │ │ │ │ + cdp 7, 10, cr15, cr8, cr9, {7} │ │ │ │ ldrbtmi r4, [fp], #-3052 @ 0xfffff414 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ffb15194 <__bss_end__@@Base+0xffa6e55c> │ │ │ │ + blmi ffb1515c <__bss_end__@@Base+0xffa6e5bc> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - mcrr 7, 14, pc, sl, cr9 @ │ │ │ │ - blcs 2af64 │ │ │ │ + mrrc 7, 14, pc, lr, cr9 @ │ │ │ │ + blcs 2aeec │ │ │ │ @ instruction: 0x81b5f040 │ │ │ │ ldrb fp, [r7, r0, lsl #30] │ │ │ │ ldrbtmi r4, [fp], #-3044 @ 0xfffff41c │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ff91516c <__bss_end__@@Base+0xff86e534> │ │ │ │ + blmi ff915134 <__bss_end__@@Base+0xff86e594> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - cdp 7, 7, cr15, cr10, cr9, {7} │ │ │ │ + cdp 7, 8, cr15, cr10, cr9, {7} │ │ │ │ ldrbtmi r4, [fp], #-3041 @ 0xfffff41f │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ff855158 <__bss_end__@@Base+0xff7ae520> │ │ │ │ + blmi ff855120 <__bss_end__@@Base+0xff7ae580> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - cdp 7, 7, cr15, cr0, cr9, {7} │ │ │ │ + cdp 7, 8, cr15, cr0, cr9, {7} │ │ │ │ stmiapl r3!, {r0, r3, r4, r6, r7, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, r4, lsl r3 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - strmi lr, [r3], -r8, lsr #24 │ │ │ │ + @ instruction: 0x4603ec3c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svclt 0x00008194 │ │ │ │ ldmib r7, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmibmi r6, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stc 7, cr15, [lr, #932] @ 0x3a4 │ │ │ │ + stc 7, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ ldrbtmi r4, [fp], #-3028 @ 0xfffff42c │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - and lr, r4, r6, asr lr │ │ │ │ + and lr, r4, r6, ror #28 │ │ │ │ ldrbtmi r4, [fp], #-3026 @ 0xfffff42e │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi ff29510c <__bss_end__@@Base+0xff1ee4d4> │ │ │ │ + blmi ff2950d4 <__bss_end__@@Base+0xff1ee534> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - stc 7, cr15, [r6], {233} @ 0xe9 │ │ │ │ - blcs 2afec │ │ │ │ + ldc 7, cr15, [sl], {233} @ 0xe9 │ │ │ │ + blcs 2af74 │ │ │ │ ldcvc 0, cr13, [fp, #-952]! @ 0xfffffc48 │ │ │ │ mrrcle 11, 6, r2, r3, cr7 │ │ │ │ - blle 16644f8 <__bss_end__@@Base+0x15bd8c0> │ │ │ │ - blcs 9284fc <__bss_end__@@Base+0x8818c4> │ │ │ │ + blle 1664480 <__bss_end__@@Base+0x15bd8e0> │ │ │ │ + blcs 928484 <__bss_end__@@Base+0x8818e4> │ │ │ │ andge sp, r2, #5636096 @ 0x560000 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0x4710441a │ │ │ │ andeq r0, r0, r1, lsr #1 │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ @@ -22685,62 +22680,62 @@ │ │ │ │ tstle r5, r8, ror fp │ │ │ │ tst sl, r0, lsl #6 │ │ │ │ tst r8, r1, lsl #6 │ │ │ │ tst r6, r2, lsl #6 │ │ │ │ @ instruction: 0x46197d3b │ │ │ │ ldrbtmi r4, [fp], #-2970 @ 0xfffff466 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - svclt 0x0000ed12 │ │ │ │ - blmi fe6536b4 <__bss_end__@@Base+0xfe5aca7c> │ │ │ │ + svclt 0x0000ed2a │ │ │ │ + blmi fe65363c <__bss_end__@@Base+0xfe5aca9c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldcl 7, cr15, [r6, #932] @ 0x3a4 │ │ │ │ + stcl 7, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ ldrbtmi r4, [fp], #-2966 @ 0xfffff46a │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi fe595010 <__bss_end__@@Base+0xfe4ee3d8> │ │ │ │ + blmi fe594fd8 <__bss_end__@@Base+0xfe4ee438> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [ip, #932] @ 0x3a4 │ │ │ │ + ldcl 7, cr15, [ip, #932] @ 0x3a4 │ │ │ │ ldrbtmi r4, [fp], #-2963 @ 0xfffff46d │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi fe4d4ffc <__bss_end__@@Base+0xfe42e3c4> │ │ │ │ + blmi fe4d4fc4 <__bss_end__@@Base+0xfe42e424> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldcl 7, cr15, [r6], #932 @ 0x3a4 │ │ │ │ + stc 7, cr15, [lr, #-932] @ 0xfffffc5c │ │ │ │ ldrbtmi r4, [fp], #-2960 @ 0xfffff470 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi fe414fe8 <__bss_end__@@Base+0xfe36e3b0> │ │ │ │ + blmi fe414fb0 <__bss_end__@@Base+0xfe36e410> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldc 7, cr15, [r8, #932]! @ 0x3a4 │ │ │ │ + stcl 7, cr15, [r8, #932] @ 0x3a4 │ │ │ │ ldrbtmi r4, [fp], #-2957 @ 0xfffff473 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi fe354fd4 <__bss_end__@@Base+0xfe2ae39c> │ │ │ │ + blmi fe354f9c <__bss_end__@@Base+0xfe2ae3fc> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc 7, cr15, [lr, #932]! @ 0x3a4 │ │ │ │ + ldc 7, cr15, [lr, #932]! @ 0x3a4 │ │ │ │ ldc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ vmov.f64 d23, #210 @ 0xbe900000 -0.2812500 │ │ │ │ ldmvs fp!, {r0, r1, r2, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ - blvc 554f68 <__bss_end__@@Base+0x4ae330> │ │ │ │ - blvc ff215514 <__bss_end__@@Base+0xff16e8dc> │ │ │ │ - bcs fe455180 <__bss_end__@@Base+0xfe3ae548> │ │ │ │ - bne fe455180 <__bss_end__@@Base+0xfe3ae548> │ │ │ │ + blvc 554ef0 <__bss_end__@@Base+0x4ae350> │ │ │ │ + blvc ff21549c <__bss_end__@@Base+0xff16e8fc> │ │ │ │ + bcs fe455108 <__bss_end__@@Base+0xfe3ae568> │ │ │ │ + bne fe455108 <__bss_end__@@Base+0xfe3ae568> │ │ │ │ ldrbtmi r4, [fp], #-2947 @ 0xfffff47d │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmib r7, {r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r3, r5, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ stmibmi r1, {r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stcl 7, cr15, [r8], {233} @ 0xe9 │ │ │ │ + stcl 7, cr15, [r0], #932 @ 0x3a4 │ │ │ │ ldrbtmi r4, [fp], #-2943 @ 0xfffff481 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - mul r4, r0, sp │ │ │ │ + and lr, r4, r0, lsr #27 │ │ │ │ ldrbtmi r4, [fp], #-2941 @ 0xfffff483 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - blmi 19d4f80 <__bss_end__@@Base+0x192e348> │ │ │ │ + blmi 19d4f48 <__bss_end__@@Base+0x192e3a8> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46182114 │ │ │ │ - bl 105790c <__bss_end__@@Base+0xfb0cd4> │ │ │ │ - blcs 2b178 │ │ │ │ + bl 1557894 <__bss_end__@@Base+0x14b0cf4> │ │ │ │ + blcs 2b100 │ │ │ │ ldcvc 0, cr13, [fp, #-952]! @ 0xfffffc48 │ │ │ │ andsle r2, r2, r8, ror fp │ │ │ │ @ instruction: 0xdc162b78 │ │ │ │ andsle r2, r0, lr, ror #22 │ │ │ │ @ instruction: 0xdc122b6e │ │ │ │ andle r2, lr, r3, ror #22 │ │ │ │ @ instruction: 0xdc0e2b63 │ │ │ │ @@ -22748,36 +22743,36 @@ │ │ │ │ @ instruction: 0xdc0a2b58 │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ andle r2, r2, lr, asr #22 │ │ │ │ movwcs lr, #5 │ │ │ │ movwcs lr, #4247 @ 0x1097 │ │ │ │ movwcs lr, #8341 @ 0x2095 │ │ │ │ ldcvc 0, cr14, [fp, #-588]! @ 0xfffffdb4 │ │ │ │ - blmi 19eb210 <__bss_end__@@Base+0x19445d8> │ │ │ │ + blmi 19eb198 <__bss_end__@@Base+0x19445f8> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc 7, cr15, [lr], {233} @ 0xe9 │ │ │ │ + stc 7, cr15, [r6], #932 @ 0x3a4 │ │ │ │ strb fp, [r3, r0, lsl #30] │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldrbtmi r4, [r9], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf7e94608 │ │ │ │ - blmi 18d4be0 <__bss_end__@@Base+0x182dfa8> │ │ │ │ + blmi 18d4bc8 <__bss_end__@@Base+0x182e028> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [ip, #-932] @ 0xfffffc5c │ │ │ │ - blmi 18519e4 <__bss_end__@@Base+0x17aadac> │ │ │ │ + ldcl 7, cr15, [ip, #-932] @ 0xfffffc5c │ │ │ │ + blmi 185196c <__bss_end__@@Base+0x17aadcc> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [r6, #-932] @ 0xfffffc5c │ │ │ │ + ldcl 7, cr15, [r6, #-932] @ 0xfffffc5c │ │ │ │ stmiapl r3!, {r2, r6, r8, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf107681a │ │ │ │ tstcs r4, r4, lsl r3 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - @ instruction: 0x4603eafe │ │ │ │ + @ instruction: 0x4603eb12 │ │ │ │ rscle r2, lr, r0, lsl #22 │ │ │ │ - blcs 19f8ee4 <__bss_end__@@Base+0x19522ac> │ │ │ │ - blcs 1110b4c <__bss_end__@@Base+0x1069f14> │ │ │ │ - blcc 1110768 <__bss_end__@@Base+0x1069b30> │ │ │ │ + blcs 19f8e6c <__bss_end__@@Base+0x19522cc> │ │ │ │ + blcs 1110ad4 <__bss_end__@@Base+0x1069f34> │ │ │ │ + blcc 11106f0 <__bss_end__@@Base+0x1069b50> │ │ │ │ ldmdale r7, {r2, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a202 │ │ │ │ ldrmi r3, [sl], #-35 @ 0xffffffdd │ │ │ │ svclt 0x00004710 │ │ │ │ andeq r0, r0, r1, lsr #1 │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ andeq r0, r0, r5, lsr #1 │ │ │ │ @@ -22818,127 +22813,127 @@ │ │ │ │ tstle r5, r8, ror fp │ │ │ │ ands r2, r0, r0, lsl #6 │ │ │ │ and r2, lr, r1, lsl #6 │ │ │ │ and r2, ip, r2, lsl #6 │ │ │ │ @ instruction: 0x46197d3b │ │ │ │ ldrbtmi r4, [fp], #-2855 @ 0xfffff4d9 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - svclt 0x0000ec08 │ │ │ │ + svclt 0x0000ec20 │ │ │ │ svclt 0x0000e77f │ │ │ │ svclt 0x0000e000 │ │ │ │ ldrmi r2, [r8], -r2, lsl #6 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq lr, r3, r0, lsr #18 │ │ │ │ - muleq r3, lr, r0 │ │ │ │ - andeq r8, r3, r4, ror #1 │ │ │ │ - andeq r8, r3, lr, lsl #2 │ │ │ │ - andeq r8, r3, r4, asr r1 │ │ │ │ - andeq r8, r3, sl, ror r1 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - andeq r8, r3, lr, ror #2 │ │ │ │ - @ instruction: 0x000381b4 │ │ │ │ - strheq r8, [r3], -lr │ │ │ │ - andeq r8, r3, ip, asr #3 │ │ │ │ - ldrdeq r8, [r3], -r4 │ │ │ │ - andeq r8, r3, r6, ror r2 │ │ │ │ - @ instruction: 0x000382b2 │ │ │ │ - ldrdeq r8, [r3], -lr │ │ │ │ - andeq r8, r3, r4, ror #3 │ │ │ │ - andeq r8, r3, r2, lsr r2 │ │ │ │ - andeq r8, r3, r8, asr r2 │ │ │ │ - andeq r8, r3, lr, asr r2 │ │ │ │ - andeq r8, r3, r4, ror #4 │ │ │ │ - andeq r8, r3, r2, ror r2 │ │ │ │ - muleq r3, r0, r2 │ │ │ │ - andeq r8, r3, r6, lsr #5 │ │ │ │ - @ instruction: 0x000382bc │ │ │ │ - andeq r8, r3, lr, asr #5 │ │ │ │ + muleq r3, r8, r9 │ │ │ │ + andeq r8, r3, r6, lsl r0 │ │ │ │ + andeq r8, r3, ip, asr r0 │ │ │ │ + andeq r8, r3, r6, lsl #1 │ │ │ │ + andeq r8, r3, ip, asr #1 │ │ │ │ + strdeq r8, [r3], -r2 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + andeq r8, r3, r6, ror #1 │ │ │ │ + andeq r8, r3, ip, lsr #2 │ │ │ │ + andeq r8, r3, r6, lsr r0 │ │ │ │ + andeq r8, r3, r4, asr #2 │ │ │ │ + andeq r8, r3, ip, asr #2 │ │ │ │ + andeq r8, r3, lr, ror #3 │ │ │ │ + andeq r8, r3, sl, lsr #4 │ │ │ │ + andeq r8, r3, r6, asr r1 │ │ │ │ + andeq r8, r3, ip, asr r1 │ │ │ │ + andeq r8, r3, sl, lsr #3 │ │ │ │ + ldrdeq r8, [r3], -r0 │ │ │ │ + ldrdeq r8, [r3], -r6 │ │ │ │ ldrdeq r8, [r3], -ip │ │ │ │ - andeq r8, r3, r2, ror #5 │ │ │ │ - andeq r8, r3, r6, lsr #2 │ │ │ │ - ldrdeq r8, [r3], -r8 @ │ │ │ │ - andeq r8, r3, lr, lsr #5 │ │ │ │ - andeq r8, r3, r4, rrx │ │ │ │ - andeq r8, r3, r0, lsr #1 │ │ │ │ - andeq r7, r3, sl, asr #31 │ │ │ │ + andeq r8, r3, sl, ror #3 │ │ │ │ + andeq r8, r3, r8, lsl #4 │ │ │ │ + andeq r8, r3, lr, lsl r2 │ │ │ │ + andeq r8, r3, r4, lsr r2 │ │ │ │ + andeq r8, r3, r6, asr #4 │ │ │ │ + andeq r8, r3, r4, asr r2 │ │ │ │ + andeq r8, r3, sl, asr r2 │ │ │ │ + muleq r3, lr, r0 │ │ │ │ + andeq r8, r3, r0, asr r0 │ │ │ │ + andeq r8, r3, r6, lsr #4 │ │ │ │ + ldrdeq r7, [r3], -ip │ │ │ │ + andeq r8, r3, r8, lsl r0 │ │ │ │ + andeq r7, r3, r2, asr #30 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ andcs r2, r1, r8, lsl #2 │ │ │ │ - b 1bd7b10 <__bss_end__@@Base+0x1b30ed8> │ │ │ │ + b fe157a98 <__bss_end__@@Base+0xfe0b0ef8> │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ - blcs 33f60 │ │ │ │ + blcs 33ee8 │ │ │ │ andcs sp, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xf8acf7fe │ │ │ │ eor r2, r6, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - stc 7, cr15, [ip], {233} @ 0xe9 │ │ │ │ + stc 7, cr15, [r4], #-932 @ 0xfffffc5c │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0x601a68fb │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ movwcs pc, #2201 @ 0x899 @ │ │ │ │ ldmdavs fp!, {r0, r1, r4, sp, lr, pc}^ │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - @ instruction: 0x4603ebfa │ │ │ │ + @ instruction: 0x4603ec12 │ │ │ │ ldmvs fp!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ - blcs 33d2c │ │ │ │ + blcs 33cb4 │ │ │ │ andcs sp, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xf886f7fe │ │ │ │ and r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b084 │ │ │ │ cmpcs r8, r8, ror r0 │ │ │ │ @ instruction: 0xf7e92001 │ │ │ │ - @ instruction: 0x4603ea32 │ │ │ │ + strmi lr, [r3], -r8, asr #20 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, sp, lr} │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fe2002 │ │ │ │ movwcs pc, #2159 @ 0x86f @ │ │ │ │ ldmdavs fp!, {r2, r5, r7, sp, lr, pc}^ │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - @ instruction: 0x4603ebd0 │ │ │ │ + strmi lr, [r3], -r8, ror #23 │ │ │ │ ldmvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, r8, r9, sp, lr} │ │ │ │ - blcs 34880 │ │ │ │ + blcs 34808 │ │ │ │ andcs sp, r2, r4, lsl #2 │ │ │ │ @ instruction: 0xf85cf7fe │ │ │ │ adds r2, r1, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl fef57bd0 <__bss_end__@@Base+0xfeeb0f98> │ │ │ │ + bl ff557b58 <__bss_end__@@Base+0xff4b0fb8> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ cmpvs sl, #12255232 @ 0xbb0000 │ │ │ │ - blvs 16f3f24 <__bss_end__@@Base+0x164d2ec> │ │ │ │ + blvs 16f3eac <__bss_end__@@Base+0x164d30c> │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fe2002 │ │ │ │ movwcs pc, #2121 @ 0x849 @ │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, sp, lr, pc}^ │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - strmi lr, [r3], -sl, lsr #23 │ │ │ │ + strmi lr, [r3], -r2, asr #23 │ │ │ │ ldmvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ ldmvs fp!, {r1, r3, r4, r7, r8, r9, sp, lr} │ │ │ │ - blcs 34acc │ │ │ │ + blcs 34a54 │ │ │ │ andcs sp, r2, r4, lsl #2 │ │ │ │ @ instruction: 0xf836f7fe │ │ │ │ rsb r2, fp, r0, lsl #6 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl fe5d7c1c <__bss_end__@@Base+0xfe530fe4> │ │ │ │ + bl febd7ba4 <__bss_end__@@Base+0xfeb31004> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ bicsvs r6, sl, #12255232 @ 0xbb0000 │ │ │ │ - blvs ff6f3f70 <__bss_end__@@Base+0xff64d338> │ │ │ │ + blvs ff6f3ef8 <__bss_end__@@Base+0xff64d358> │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fe2002 │ │ │ │ movwcs pc, #2083 @ 0x823 @ │ │ │ │ ldmvs r9!, {r3, r4, r6, sp, lr, pc} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstcs r4, #3162112 @ 0x304000 │ │ │ │ @@ -22953,26 +22948,26 @@ │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmvs fp!, {r1, r8, r9, sp} │ │ │ │ ldrvs r2, [sl], #-512 @ 0xfffffe00 │ │ │ │ andcs r6, r0, #12255232 @ 0xbb0000 │ │ │ │ movwcs r6, #1114 @ 0x45a │ │ │ │ strd r6, [lr], -fp @ │ │ │ │ - blvs 6b3fcc <__bss_end__@@Base+0x60d394> │ │ │ │ + blvs 6b3f54 <__bss_end__@@Base+0x60d3b4> │ │ │ │ ldrsheq r6, [fp], #139 @ 0x8b │ │ │ │ @ instruction: 0xf04f18d1 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmvs fp!, {r8, r9, sp} │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe6b3ff8 <__bss_end__@@Base+0xfe60d3c0> │ │ │ │ + blvs fe6b3f80 <__bss_end__@@Base+0xfe60d3e0> │ │ │ │ ldrsheq r6, [fp], #139 @ 0x8b │ │ │ │ @ instruction: 0xf04f18d1 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldmvs fp!, {r8, r9, sp} │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ @@ -22984,133 +22979,133 @@ │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ ldmvs fp!, {r2, r3, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x37104618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ andcs r2, r1, ip, lsl #2 │ │ │ │ - ldmdb r6!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib ip, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rscsvs r4, fp, r3, lsl #12 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl 757d10 <__bss_end__@@Base+0x6b10d8> │ │ │ │ + bl d57c98 <__bss_end__@@Base+0xcb10f8> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0x601a68fb │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl 4d7d24 <__bss_end__@@Base+0x4310ec> │ │ │ │ + bl ad7cac <__bss_end__@@Base+0xa3110c> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ ldrshvs r6, [sl], #-139 @ 0xffffff75 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl 257d38 <__bss_end__@@Base+0x1b1100> │ │ │ │ + bl 857cc0 <__bss_end__@@Base+0x7b1120> │ │ │ │ ldrmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0x609a68fb │ │ │ │ @ instruction: 0x461868fb │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ @ instruction: 0xf103687b │ │ │ │ ldmdavs fp!, {r4, r9} │ │ │ │ orrvs pc, r0, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - b 1cd7d68 <__bss_end__@@Base+0x1c31130> │ │ │ │ + b fe2d7cf0 <__bss_end__@@Base+0xfe231150> │ │ │ │ @ instruction: 0xf503683b │ │ │ │ ldrmi r5, [r8], -r0, lsr #7 │ │ │ │ - b fe957d74 <__bss_end__@@Base+0xfe8b113c> │ │ │ │ - blvc 1055894 <__bss_end__@@Base+0xfaec5c> │ │ │ │ + b fef57cfc <__bss_end__@@Base+0xfeeb115c> │ │ │ │ + blvc 105581c <__bss_end__@@Base+0xfaec7c> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - strmi lr, [r2], -r8, lsl #21 │ │ │ │ + strmi lr, [r2], -r0, lsr #21 │ │ │ │ ldrvs r6, [sl], #-2171 @ 0xfffff785 │ │ │ │ @ instruction: 0xf503683b │ │ │ │ @ instruction: 0x46185310 │ │ │ │ - b 1fd7d9c <__bss_end__@@Base+0x1f31164> │ │ │ │ + b fe5d7d24 <__bss_end__@@Base+0xfe531184> │ │ │ │ ldmdavs fp!, {r1, r9, sl, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sl, sp, lr} │ │ │ │ bicpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - @ instruction: 0xeeb0ea88 │ │ │ │ + @ instruction: 0xeeb0eaa0 │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 555420 <__bss_end__@@Base+0x4ae7e8> │ │ │ │ + blvc 5553a8 <__bss_end__@@Base+0x4ae808> │ │ │ │ mrrcvs 8, 7, r6, fp, cr11 │ │ │ │ vstrle d2, [r3, #-0] │ │ │ │ andcs r6, r1, #8060928 @ 0x7b0000 │ │ │ │ mul r2, sl, r4 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ svclt 0x0000649a │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b088 │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ eorsvs r6, fp, sl, ror r0 │ │ │ │ ldcvs 8, cr6, [fp], {187} @ 0xbb │ │ │ │ addsmi r6, sl, #7995392 @ 0x7a0000 │ │ │ │ - blmi 1a51270 <__bss_end__@@Base+0x19aa638> │ │ │ │ + blmi 1a511f8 <__bss_end__@@Base+0x19aa658> │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ stmdbmi r7!, {r0, r3, r9, ip, lr}^ │ │ │ │ stmdami r7!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - ldmvs fp!, {r2, r3, r6, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r1, r5, r6, r8, fp, sp, lr, pc}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, sl, fp, sp, lr}^ │ │ │ │ stcle 2, cr4, [r9, #-616] @ 0xfffffd98 │ │ │ │ ldrbtmi r4, [fp], #-2915 @ 0xfffff49d │ │ │ │ andpl pc, sl, #64, 4 │ │ │ │ ldrbtmi r4, [r9], #-2402 @ 0xfffff69e │ │ │ │ ldrbtmi r4, [r8], #-2146 @ 0xfffff79e │ │ │ │ - ldmdb ip!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mrrcvs 8, 11, r6, fp, cr11 │ │ │ │ addsmi r6, sl, #3801088 @ 0x3a0000 │ │ │ │ - blmi 18112ac <__bss_end__@@Base+0x176a674> │ │ │ │ + blmi 1811234 <__bss_end__@@Base+0x176a694> │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldmdbmi lr, {r0, r1, r3, r9, ip, lr}^ │ │ │ │ ldmdami lr, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - ldmvs fp!, {r1, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r6, r8, fp, sp, lr, pc}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, sl, fp, sp, lr} │ │ │ │ stcle 2, cr4, [r9, #-616] @ 0xfffffd98 │ │ │ │ ldrbtmi r4, [fp], #-2906 @ 0xfffff4a6 │ │ │ │ andpl pc, ip, #64, 4 │ │ │ │ ldrbtmi r4, [r9], #-2393 @ 0xfffff6a7 │ │ │ │ ldrbtmi r4, [r8], #-2137 @ 0xfffff7a7 │ │ │ │ - ldmdb lr, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb r4!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsvs r2, r1, lsl #6 │ │ │ │ movwcs lr, #80 @ 0x50 │ │ │ │ strh r6, [r6], #-27 @ 0xffffffe5 │ │ │ │ movwcc r6, #6651 @ 0x19fb │ │ │ │ - blx b46b6 <__bss_end__@@Base+0xda7e> │ │ │ │ + blx b463e <__bss_end__@@Base+0xda9e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldmibvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ cmnvs fp, r3, lsl r4 │ │ │ │ - blvs 6b41cc <__bss_end__@@Base+0x60d594> │ │ │ │ + blvs 6b4154 <__bss_end__@@Base+0x60d5b4> │ │ │ │ sbcseq r6, fp, fp, ror r9 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r4, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 16b41e8 <__bss_end__@@Base+0x160d5b0> │ │ │ │ + blvs 16b4170 <__bss_end__@@Base+0x160d5d0> │ │ │ │ sbcseq r6, fp, fp, ror r9 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe6b4204 <__bss_end__@@Base+0xfe60d5cc> │ │ │ │ + blvs fe6b418c <__bss_end__@@Base+0xfe60d5ec> │ │ │ │ sbcseq r6, fp, fp, ror r9 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r4, r7, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs ff6b4220 <__bss_end__@@Base+0xff60d5e8> │ │ │ │ + blvs ff6b41a8 <__bss_end__@@Base+0xff60d608> │ │ │ │ sbcseq r6, fp, fp, ror r9 │ │ │ │ ldmvs sl!, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmdbvs sl!, {r0, r4, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ movwcc r6, #6587 @ 0x19bb │ │ │ │ @@ -23128,720 +23123,720 @@ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-2491 @ 0xfffff645 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r8, sp, lr} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvs 474384 <__bss_end__@@Base+0x3cd74c> │ │ │ │ + blvs 47430c <__bss_end__@@Base+0x3cd76c> │ │ │ │ sbcseq r6, r2, sl, ror r9 │ │ │ │ ldmib r3, {r0, r4, sl, lr}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmvs fp!, {r8, r9, sp} │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvs 14743a0 <__bss_end__@@Base+0x13cd768> │ │ │ │ + blvs 1474328 <__bss_end__@@Base+0x13cd788> │ │ │ │ sbcseq r6, r2, sl, ror r9 │ │ │ │ ldmib r3, {r0, r4, sl, lr}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmibvs fp!, {r8, r9, sp} │ │ │ │ @ instruction: 0x61bb3301 │ │ │ │ ldmibvs fp!, {r1, r3, r4, r5, r7, r8, fp, sp, lr}^ │ │ │ │ ldclle 2, cr4, [r0, #616] @ 0x268 │ │ │ │ movwcc r6, #6651 @ 0x19fb │ │ │ │ ldmibvs sl!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ svclt 0x0000ddc6 │ │ │ │ ldrtmi r3, [sp], r0, lsr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq ip, r3, r4, lsl #10 │ │ │ │ - andeq r7, r3, r0, asr #29 │ │ │ │ - andeq r7, r3, ip, asr #29 │ │ │ │ - andeq ip, r3, r6, ror #9 │ │ │ │ - andeq r7, r3, r2, lsr #29 │ │ │ │ - andeq r7, r3, r6, asr #29 │ │ │ │ - andeq ip, r3, r8, asr #9 │ │ │ │ - andeq r7, r3, r4, lsl #29 │ │ │ │ - andeq r7, r3, r0, asr #29 │ │ │ │ - andeq ip, r3, sl, lsr #9 │ │ │ │ - andeq r7, r3, r6, ror #28 │ │ │ │ - andeq r7, r3, r6, asr #29 │ │ │ │ + andeq ip, r3, ip, ror r4 │ │ │ │ + andeq r7, r3, r8, lsr lr │ │ │ │ + andeq r7, r3, r4, asr #28 │ │ │ │ + andeq ip, r3, lr, asr r4 │ │ │ │ + andeq r7, r3, sl, lsl lr │ │ │ │ + andeq r7, r3, lr, lsr lr │ │ │ │ + andeq ip, r3, r0, asr #8 │ │ │ │ + strdeq r7, [r3], -ip │ │ │ │ + andeq r7, r3, r8, lsr lr │ │ │ │ + andeq ip, r3, r2, lsr #8 │ │ │ │ + ldrdeq r7, [r3], -lr │ │ │ │ + andeq r7, r3, lr, lsr lr │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ - blvs 6f4418 <__bss_end__@@Base+0x64d7e0> │ │ │ │ + blvs 6f43a0 <__bss_end__@@Base+0x64d800> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs 6f4420 <__bss_end__@@Base+0x64d7e8> │ │ │ │ + blvs 6f43a8 <__bss_end__@@Base+0x64d808> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r2, r3, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r5, r7, fp, sp, lr, pc}^ │ │ │ │ tstvs sl, #0, 4 │ │ │ │ - blvs 16f4430 <__bss_end__@@Base+0x164d7f8> │ │ │ │ + blvs 16f43b8 <__bss_end__@@Base+0x164d818> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs 16f4438 <__bss_end__@@Base+0x164d800> │ │ │ │ + blvs 16f43c0 <__bss_end__@@Base+0x164d820> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r7, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r3, r4, r7, fp, sp, lr, pc}^ │ │ │ │ cmpvs sl, #0, 4 │ │ │ │ - blvs fe6f4448 <__bss_end__@@Base+0xfe64d810> │ │ │ │ + blvs fe6f43d0 <__bss_end__@@Base+0xfe64d830> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs fe6f4450 <__bss_end__@@Base+0xfe64d818> │ │ │ │ + blvs fe6f43d8 <__bss_end__@@Base+0xfe64d838> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r2, r4, r5, r6, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r3, r7, fp, sp, lr, pc}^ │ │ │ │ orrsvs r2, sl, #0, 4 │ │ │ │ - blvs ff6f4460 <__bss_end__@@Base+0xff64d828> │ │ │ │ + blvs ff6f43e8 <__bss_end__@@Base+0xff64d848> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs ff6f4468 <__bss_end__@@Base+0xff64d830> │ │ │ │ + blvs ff6f43f0 <__bss_end__@@Base+0xff64d850> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r3, r5, r6, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r7, fp, sp, lr, pc}^ │ │ │ │ bicsvs r2, sl, #0, 4 │ │ │ │ - blcs 34478 │ │ │ │ + blcs 34400 │ │ │ │ ldmvs r8!, {r2, ip, lr, pc}^ │ │ │ │ - stmda r0!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blvs 6f4388 <__bss_end__@@Base+0x64d750> │ │ │ │ + blvs 6f4310 <__bss_end__@@Base+0x64d770> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs 6f4390 <__bss_end__@@Base+0x64d758> │ │ │ │ + blvs 6f4318 <__bss_end__@@Base+0x64d778> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r2, r4, r6, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r2, r3, r5, r6, fp, sp, lr, pc} │ │ │ │ tstvs sl, #0, 4 │ │ │ │ - blvs 16f43a0 <__bss_end__@@Base+0x164d768> │ │ │ │ + blvs 16f4328 <__bss_end__@@Base+0x164d788> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs 16f43a8 <__bss_end__@@Base+0x164d770> │ │ │ │ + blvs 16f4330 <__bss_end__@@Base+0x164d790> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r3, r6, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r5, r6, fp, sp, lr, pc} │ │ │ │ cmpvs sl, #0, 4 │ │ │ │ - blvs fe6f43b8 <__bss_end__@@Base+0xfe64d780> │ │ │ │ + blvs fe6f4340 <__bss_end__@@Base+0xfe64d7a0> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs fe6f43c0 <__bss_end__@@Base+0xfe64d788> │ │ │ │ + blvs fe6f4348 <__bss_end__@@Base+0xfe64d7a8> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r2, r3, r4, r5, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r2, r4, r6, fp, sp, lr, pc} │ │ │ │ orrsvs r2, sl, #0, 4 │ │ │ │ - blvs ff6f43d0 <__bss_end__@@Base+0xff64d798> │ │ │ │ + blvs ff6f4358 <__bss_end__@@Base+0xff64d7b8> │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ - blvs ff6f43d8 <__bss_end__@@Base+0xff64d7a0> │ │ │ │ + blvs ff6f4360 <__bss_end__@@Base+0xff64d7c0> │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmvs fp!, {r1, r4, r5, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r3, r6, fp, sp, lr, pc} │ │ │ │ bicsvs r2, sl, #0, 4 │ │ │ │ - blcs 343e8 │ │ │ │ + blcs 34370 │ │ │ │ ldmvs r8!, {r2, ip, lr, pc} │ │ │ │ - stmda r8!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda lr!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ adcsvs r2, fp, r0, lsl #6 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmdavs fp!, {r1, r2, r3, r4, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r2, r4, r5, fp, sp, lr, pc}^ │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7e94618 │ │ │ │ - ldmdavs fp!, {r1, r4, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r3, r5, fp, sp, lr, pc}^ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ - blcs 34328 │ │ │ │ + blcs 342b0 │ │ │ │ ldmdavs r8!, {r2, ip, lr, pc}^ │ │ │ │ - stmda r8, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda lr, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs r2, fp, r0, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 34dcc │ │ │ │ + blcs 34d54 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46186b1b │ │ │ │ - svc 0x00f4f7e8 │ │ │ │ + stmda sl, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, r9, sp, lr}^ │ │ │ │ - blcs 34ee4 │ │ │ │ + blcs 34e6c │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46186b5b │ │ │ │ - svc 0x00e8f7e8 │ │ │ │ + svc 0x00fef7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r8, r9, sp, lr}^ │ │ │ │ - blcs 34ffc │ │ │ │ + blcs 34f84 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46186b9b │ │ │ │ - svc 0x00dcf7e8 │ │ │ │ + svc 0x00f2f7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, r8, r9, sp, lr}^ │ │ │ │ - blcs 35114 │ │ │ │ + blcs 3509c │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46186bdb │ │ │ │ - svc 0x00d0f7e8 │ │ │ │ + svc 0x00e6f7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r8, r9, sp, lr}^ │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7e86878 │ │ │ │ - movwcs lr, #4040 @ 0xfc8 │ │ │ │ + movwcs lr, #4062 @ 0xfde │ │ │ │ movwcs r6, #4219 @ 0x107b │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - ldmdavs fp!, {r2, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r1, r3, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, r7, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - ldmdavs fp!, {r3, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs fp!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ - blcs 343fc │ │ │ │ + blcs 34384 │ │ │ │ ldmdavs r8!, {r2, ip, lr, pc}^ │ │ │ │ - svc 0x009ef7e8 │ │ │ │ + svc 0x00b4f7e8 │ │ │ │ rsbsvs r2, fp, r0, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b082 │ │ │ │ ldmdavs fp!, {r3, r4, r5, r6, sp, lr}^ │ │ │ │ - blcs 342a0 │ │ │ │ + blcs 34228 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - svc 0x008af7e8 │ │ │ │ + svc 0x00a0f7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ - blcs 343b8 │ │ │ │ + blcs 34340 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4618685b │ │ │ │ - svc 0x007ef7e8 │ │ │ │ + svc 0x0094f7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ - blcs 344d0 │ │ │ │ + blcs 34458 │ │ │ │ ldmdavs fp!, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4618689b │ │ │ │ - svc 0x0072f7e8 │ │ │ │ + svc 0x0088f7e8 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7e86878 │ │ │ │ - movwcs lr, #3946 @ 0xf6a │ │ │ │ + movwcs lr, #3968 @ 0xf80 │ │ │ │ movwcs r6, #4219 @ 0x107b │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ svcge 0x0008b099 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf107230a │ │ │ │ @ instruction: 0x46180318 │ │ │ │ stc2l 0, cr15, [r8, #-12] │ │ │ │ - bvs e74a9c <__bss_end__@@Base+0xdcde64> │ │ │ │ + bvs e74a24 <__bss_end__@@Base+0xdcde84> │ │ │ │ @ instruction: 0xf10769bb │ │ │ │ movwls r0, #12 │ │ │ │ stmdbmi ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e94479 │ │ │ │ - blmi 1314940 <__bss_end__@@Base+0x126dd08> │ │ │ │ + blmi 13148f0 <__bss_end__@@Base+0x126dd50> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7e86878 │ │ │ │ - @ instruction: 0x4603efb6 │ │ │ │ + strmi lr, [r3], -lr, asr #31 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, r9, sp, lr} │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ tstcc r0, r9, lsr r8 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ tstls r0, r1 │ │ │ │ ldrbtmi r4, [r9], #-2371 @ 0xfffff6bd │ │ │ │ @ instruction: 0xf7e96b78 │ │ │ │ - movwcs lr, #6228 @ 0x1854 │ │ │ │ + movwcs lr, #6252 @ 0x186c │ │ │ │ strd r6, [sp], #-59 @ 0xffffffc5 @ │ │ │ │ @ instruction: 0x63bb2300 │ │ │ │ - blvs fff1248c <__bss_end__@@Base+0xffe6b854> │ │ │ │ - blvs ffea6f08 <__bss_end__@@Base+0xffe002d0> │ │ │ │ + blvs fff12414 <__bss_end__@@Base+0xffe6b874> │ │ │ │ + blvs ffea6e90 <__bss_end__@@Base+0xffe002f0> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3003 @ 0xfffff445 │ │ │ │ - blvs feef3004 <__bss_end__@@Base+0xfee4c3cc> │ │ │ │ + blvs feef2f8c <__bss_end__@@Base+0xfee4c3ec> │ │ │ │ eorle r2, ip, r0, lsl #22 │ │ │ │ - blvs 6b440c <__bss_end__@@Base+0x60d7d4> │ │ │ │ + blvs 6b4394 <__bss_end__@@Base+0x60d7f4> │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmdavs r9!, {r8, r9, fp, ip, sp, lr} │ │ │ │ - blvs e75050 <__bss_end__@@Base+0xdce418> │ │ │ │ + blvs e74fd8 <__bss_end__@@Base+0xdce438> │ │ │ │ strmi r0, [r1], #-201 @ 0xffffff37 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - blvs fe97442c <__bss_end__@@Base+0xfe8cd7f4> │ │ │ │ + blvs fe9743b4 <__bss_end__@@Base+0xfe8cd814> │ │ │ │ rsceq r6, r4, ip, lsr fp │ │ │ │ ldmib r4, {r2, r3, r5, sl, lr}^ │ │ │ │ ldmdavs lr!, {r8, sl, lr} │ │ │ │ @ instruction: 0x46336bf6 │ │ │ │ rscseq r6, r6, lr, lsr fp │ │ │ │ ldmib r6, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, fp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, fp, pc}^ │ │ │ │ stmib sp, {r2, r8, sl, lr}^ │ │ │ │ stc 1, cr0, [sp, #8] │ │ │ │ - blvs feef8f68 <__bss_end__@@Base+0xfee52330> │ │ │ │ + blvs feef8ef0 <__bss_end__@@Base+0xfee52350> │ │ │ │ stmdbmi r4!, {r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ - blvs 1e2b554 <__bss_end__@@Base+0x1d8491c> │ │ │ │ - ldmda r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 1e2b4dc <__bss_end__@@Base+0x1d8493c> │ │ │ │ + stmda sl!, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r2, r5, sp, lr, pc} │ │ │ │ - blvs ef4fe4 <__bss_end__@@Base+0xe4e3ac> │ │ │ │ + blvs ef4f6c <__bss_end__@@Base+0xe4e3cc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - blvs fe23446c <__bss_end__@@Base+0xfe18d834> │ │ │ │ + blvs fe2343f4 <__bss_end__@@Base+0xfe18d854> │ │ │ │ sbceq r6, r9, r9, lsr fp │ │ │ │ ldmib r1, {r0, sl, lr}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ @ instruction: 0xf04f0400 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf04f0104 │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ stmib sp, {r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ - blvs feee2fb4 <__bss_end__@@Base+0xfee3c37c> │ │ │ │ + blvs feee2f3c <__bss_end__@@Base+0xfee3c39c> │ │ │ │ ldmdbmi r2, {r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ - blvs 1e2b5a0 <__bss_end__@@Base+0x1d84968> │ │ │ │ - svc 0x00ecf7e8 │ │ │ │ + blvs 1e2b528 <__bss_end__@@Base+0x1d84988> │ │ │ │ + stmda r4, {r0, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcc r6, #7099 @ 0x1bbb │ │ │ │ - blvs feeb32b4 <__bss_end__@@Base+0xfee0c67c> │ │ │ │ + blvs feeb323c <__bss_end__@@Base+0xfee0c69c> │ │ │ │ addsmi r6, sl, #257024 @ 0x3ec00 │ │ │ │ - blvs fff11a2c <__bss_end__@@Base+0xffe6adf4> │ │ │ │ + blvs fff119b4 <__bss_end__@@Base+0xffe6ae14> │ │ │ │ mvnsvs r3, #67108864 @ 0x4000000 │ │ │ │ ldcvs 8, cr6, [fp], {59} @ 0x3b │ │ │ │ addsmi r6, sl, #256000 @ 0x3e800 │ │ │ │ - blvs 1e51a10 <__bss_end__@@Base+0x1daadd8> │ │ │ │ - ldcl 7, cr15, [ip, #928]! @ 0x3a0 │ │ │ │ + blvs 1e51998 <__bss_end__@@Base+0x1daadf8> │ │ │ │ + cdp 7, 1, cr15, cr0, cr8, {7} │ │ │ │ strbcc fp, [r4, -r0, lsl #30] │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ svclt 0x000083f0 │ │ │ │ - andeq r6, r3, r8, asr #24 │ │ │ │ - ldrdeq r7, [r3], -r4 │ │ │ │ - @ instruction: 0x00037ab6 │ │ │ │ - andeq r7, r3, r0, ror #20 │ │ │ │ - andeq r7, r3, r4, lsl sl │ │ │ │ + andeq r6, r3, r0, asr #23 │ │ │ │ + andeq r7, r3, ip, asr #20 │ │ │ │ + andeq r7, r3, lr, lsr #20 │ │ │ │ + ldrdeq r7, [r3], -r8 │ │ │ │ + andeq r7, r3, ip, lsl #19 │ │ │ │ addslt fp, r6, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r4, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf107230c │ │ │ │ ldrmi r0, [r8], -r0, lsr #6 │ │ │ │ stc2 0, cr15, [lr], {3} │ │ │ │ - bvs fee74e10 <__bss_end__@@Base+0xfedce1d8> │ │ │ │ + bvs fee74d98 <__bss_end__@@Base+0xfedce1f8> │ │ │ │ @ instruction: 0xf1076a3b │ │ │ │ movwls r0, #20 │ │ │ │ stmdbmi sl!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e94479 │ │ │ │ - blmi 1a947cc <__bss_end__@@Base+0x19edb94> │ │ │ │ + blmi 1a9477c <__bss_end__@@Base+0x19edbdc> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7e868f8 │ │ │ │ - @ instruction: 0x4603eefc │ │ │ │ + @ instruction: 0x4603ef14 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sp, lr}^ │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ tstcc r0, r9, ror r8 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstls r0, r1 │ │ │ │ ldrbtmi r4, [r9], #-2401 @ 0xfffff69f │ │ │ │ @ instruction: 0xf7e86bf8 │ │ │ │ - movwcs lr, #8090 @ 0x1f9a │ │ │ │ + movwcs lr, #8114 @ 0x1fb2 │ │ │ │ sub r6, fp, fp, ror r4 │ │ │ │ ldrtvs r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ ldclvs 0, cr14, [fp], #-260 @ 0xfffffefc │ │ │ │ ldclvs 3, cr3, [sl], #-4 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ ldcvs 3, cr6, [fp], #-748 @ 0xfffffd14 │ │ │ │ andsle r2, r9, r0, lsl #22 │ │ │ │ - blvs 6b4680 <__bss_end__@@Base+0x60da48> │ │ │ │ + blvs 6b4608 <__bss_end__@@Base+0x60da68> │ │ │ │ ldrheq r6, [fp], #187 @ 0xbb │ │ │ │ ldmib r3, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmdavs r9!, {r8, r9, sp}^ │ │ │ │ - blvs fee751c4 <__bss_end__@@Base+0xfedce58c> │ │ │ │ + blvs fee7514c <__bss_end__@@Base+0xfedce5ac> │ │ │ │ strmi r0, [r1], #-201 @ 0xffffff37 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldclvs 12, cr6, [sl], #-236 @ 0xffffff14 │ │ │ │ ldrbtmi r4, [r9], #-2379 @ 0xfffff6b5 │ │ │ │ @ instruction: 0xf7e86bf8 │ │ │ │ - ands lr, r5, ip, ror #30 │ │ │ │ - blvs 6b46b4 <__bss_end__@@Base+0x60da7c> │ │ │ │ + ands lr, r5, r4, lsl #31 │ │ │ │ + blvs 6b463c <__bss_end__@@Base+0x60da9c> │ │ │ │ ldrheq r6, [fp], #187 @ 0xbb │ │ │ │ ldmib r3, {r0, r1, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ stmib sp, {r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldcvs 3, cr2, [fp], #-0 │ │ │ │ stmdbmi r1, {r1, r3, r4, r5, r6, sl, fp, sp, lr}^ │ │ │ │ - blvs ffe2b6d0 <__bss_end__@@Base+0xffd84a98> │ │ │ │ - svc 0x0054f7e8 │ │ │ │ + blvs ffe2b658 <__bss_end__@@Base+0xffd84ab8> │ │ │ │ + svc 0x006cf7e8 │ │ │ │ movwcc r6, #7227 @ 0x1c3b │ │ │ │ ldcvs 4, cr6, [sl], #-236 @ 0xffffff14 │ │ │ │ addsmi r6, sl, #31488 @ 0x7b00 │ │ │ │ ldclvs 13, cr13, [fp], #-740 @ 0xfffffd1c │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldcvs 8, cr6, [fp], {123} @ 0x7b │ │ │ │ addsmi r6, sl, #31232 @ 0x7a00 │ │ │ │ - blvs ffe51bc8 <__bss_end__@@Base+0xffdaaf90> │ │ │ │ - stcl 7, cr15, [r4, #-928]! @ 0xfffffc60 │ │ │ │ + blvs ffe51b50 <__bss_end__@@Base+0xffdaafb0> │ │ │ │ + ldcl 7, cr15, [r8, #-928]! @ 0xfffffc60 │ │ │ │ ldrbtmi r4, [fp], #-2870 @ 0xfffff4ca │ │ │ │ ldmvs r8!, {r0, r3, r4, r9, sl, lr} │ │ │ │ - cdp 7, 8, cr15, cr14, cr8, {7} │ │ │ │ + cdp 7, 10, cr15, cr6, cr8, {7} │ │ │ │ mvnsvs r4, #3145728 @ 0x300000 │ │ │ │ ldrbtvs r2, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #75 @ 0x4b │ │ │ │ sub r6, r1, fp, lsr r4 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ - blx b5722 <__bss_end__@@Base+0xeaea> │ │ │ │ + blx b56aa <__bss_end__@@Base+0xeb0a> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0x63bb4413 │ │ │ │ - blcs 35638 │ │ │ │ + blcs 355c0 │ │ │ │ ldmdavs fp!, {r0, r3, r4, ip, lr, pc}^ │ │ │ │ - blvs feef53bc <__bss_end__@@Base+0xfee4e784> │ │ │ │ + blvs feef5344 <__bss_end__@@Base+0xfee4e7a4> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - blvs ff234744 <__bss_end__@@Base+0xff18db0c> │ │ │ │ + blvs ff2346cc <__bss_end__@@Base+0xff18db2c> │ │ │ │ strheq r6, [r9], #185 @ 0xb9 │ │ │ │ ldmib r1, {r0, sl, lr}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldcvs 3, cr2, [fp], #-0 │ │ │ │ ldmdbmi pc, {r1, r3, r4, r5, r6, sl, fp, sp, lr} @ │ │ │ │ - blvs ffe2b760 <__bss_end__@@Base+0xffd84b28> │ │ │ │ - svc 0x000cf7e8 │ │ │ │ + blvs ffe2b6e8 <__bss_end__@@Base+0xffd84b48> │ │ │ │ + svc 0x0024f7e8 │ │ │ │ ldmdavs fp!, {r0, r2, r4, sp, lr, pc}^ │ │ │ │ - blvs feef53f0 <__bss_end__@@Base+0xfee4e7b8> │ │ │ │ + blvs feef5378 <__bss_end__@@Base+0xfee4e7d8> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldclvs 12, cr6, [sl], #-236 @ 0xffffff14 │ │ │ │ ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ @ instruction: 0xf7e86bf8 │ │ │ │ - ldcvs 14, cr14, [fp], #-984 @ 0xfffffc28 │ │ │ │ + ldcvs 15, cr14, [fp], #-56 @ 0xffffffc8 │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ ldcle 2, cr4, [r9, #616]! @ 0x268 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sl, sp, lr}^ │ │ │ │ ldclvs 12, cr6, [sl], #-364 @ 0xfffffe94 │ │ │ │ stcle 2, cr4, [lr, #616]! @ 0x268 │ │ │ │ @ instruction: 0xf7e86bf8 │ │ │ │ - svclt 0x0000ed06 │ │ │ │ + svclt 0x0000ed1a │ │ │ │ ldrtmi r3, [sp], r8, asr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - ldrdeq r6, [r3], -r4 │ │ │ │ - andeq r7, r3, r0, ror #18 │ │ │ │ - andeq r7, r3, r2, asr #18 │ │ │ │ - andeq r7, r3, r6, lsr r9 │ │ │ │ - andeq r7, r3, r8, lsl #18 │ │ │ │ - andeq r7, r3, r6, lsl #17 │ │ │ │ - andeq r7, r3, r8, ror r8 │ │ │ │ - andeq r7, r3, sl, asr #16 │ │ │ │ + andeq r6, r3, ip, asr #20 │ │ │ │ + ldrdeq r7, [r3], -r8 │ │ │ │ + @ instruction: 0x000378ba │ │ │ │ + andeq r7, r3, lr, lsr #17 │ │ │ │ + andeq r7, r3, r0, lsl #17 │ │ │ │ + strdeq r7, [r3], -lr │ │ │ │ + strdeq r7, [r3], -r0 │ │ │ │ + andeq r7, r3, r2, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ svcge 0x0008b093 │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ - blmi ff8727f4 <__bss_end__@@Base+0xff7cbbbc> │ │ │ │ + blmi ff87277c <__bss_end__@@Base+0xff7cbbdc> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7e868f8 │ │ │ │ - @ instruction: 0x4603ee14 │ │ │ │ + strmi lr, [r3], -ip, lsr #28 │ │ │ │ movwcs r6, #379 @ 0x17b │ │ │ │ @ instruction: 0xe1ab627b │ │ │ │ - blcc 74810 <__bss_start@@Base+0x19770> │ │ │ │ + blcc 74798 <__bss_start@@Base+0x19790> │ │ │ │ addsmi r6, sl, #499712 @ 0x7a000 │ │ │ │ - bvs 1f10e7c <__bss_end__@@Base+0x1e6a244> │ │ │ │ + bvs 1f10e04 <__bss_end__@@Base+0x1e6a264> │ │ │ │ ldmvs fp!, {r1, r3, r4, r6, sl, fp, ip} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - blvs d5c84 <__bss_end__@@Base+0x2f04c> │ │ │ │ - bvs 1eb4928 <__bss_end__@@Base+0x1e0dcf0> │ │ │ │ + blvs d5c0c <__bss_end__@@Base+0x2f06c> │ │ │ │ + bvs 1eb48b0 <__bss_end__@@Base+0x1e0dd10> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - blvc d5c90 <__bss_end__@@Base+0x2f058> │ │ │ │ - blvc 1215f20 <__bss_end__@@Base+0x116f2e8> │ │ │ │ - blvc ff216240 <__bss_end__@@Base+0xff16f608> │ │ │ │ - bcc fe455eac <__bss_end__@@Base+0xfe3af274> │ │ │ │ + blvc d5c18 <__bss_end__@@Base+0x2f078> │ │ │ │ + blvc 1215ea8 <__bss_end__@@Base+0x116f308> │ │ │ │ + blvc ff2161c8 <__bss_end__@@Base+0xff16f628> │ │ │ │ + bcc fe455e34 <__bss_end__@@Base+0xfe3af294> │ │ │ │ @ instruction: 0xe01361bb │ │ │ │ - bvs 1eb4944 <__bss_end__@@Base+0x1e0dd0c> │ │ │ │ + bvs 1eb48cc <__bss_end__@@Base+0x1e0dd2c> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - blvs d5cac <__bss_end__@@Base+0x2f074> │ │ │ │ + blvs d5c34 <__bss_end__@@Base+0x2f094> │ │ │ │ @ instruction: 0x1e5a6a7b │ │ │ │ @ instruction: 0xf85368bb │ │ │ │ ldc 0, cr3, [r3, #136] @ 0x88 │ │ │ │ vadd.f64 d7, d6, d2 │ │ │ │ vcvtr.s32.f64 s15, d7 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0x61bb3a90 │ │ │ │ ldrbtmi r4, [fp], #-3013 @ 0xfffff43b │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 8, cr15, cr8, cr8, {7} │ │ │ │ - bvs 1eb4978 <__bss_end__@@Base+0x1e0dd40> │ │ │ │ + cdp 7, 10, cr15, cr0, cr8, {7} │ │ │ │ + bvs 1eb4900 <__bss_end__@@Base+0x1e0dd60> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0x461a3310 │ │ │ │ ldrbtmi r4, [fp], #-3008 @ 0xfffff440 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 7, cr15, cr12, cr8, {7} │ │ │ │ + cdp 7, 9, cr15, cr4, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-3006 @ 0xfffff442 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 7, cr15, cr6, cr8, {7} │ │ │ │ + cdp 7, 8, cr15, cr14, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-3004 @ 0xfffff444 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 7, cr15, cr0, cr8, {7} │ │ │ │ + cdp 7, 8, cr15, cr8, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-3002 @ 0xfffff446 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 6, cr15, cr10, cr8, {7} │ │ │ │ - bvs 1eb49b4 <__bss_end__@@Base+0x1e0dd7c> │ │ │ │ + cdp 7, 8, cr15, cr2, cr8, {7} │ │ │ │ + bvs 1eb493c <__bss_end__@@Base+0x1e0dd9c> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - blvc d5d1c <__bss_end__@@Base+0x2f0e4> │ │ │ │ - blvc ff2162c8 <__bss_end__@@Base+0xff16f690> │ │ │ │ - bcs fe455f34 <__bss_end__@@Base+0xfe3af2fc> │ │ │ │ + blvc d5ca4 <__bss_end__@@Base+0x2f104> │ │ │ │ + blvc ff216250 <__bss_end__@@Base+0xff16f6b0> │ │ │ │ + bcs fe455ebc <__bss_end__@@Base+0xfe3af31c> │ │ │ │ ldrbtmi r4, [fp], #-2995 @ 0xfffff44d │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 5, cr15, cr10, cr8, {7} │ │ │ │ - bvs 1eb49d4 <__bss_end__@@Base+0x1e0dd9c> │ │ │ │ + cdp 7, 7, cr15, cr2, cr8, {7} │ │ │ │ + bvs 1eb495c <__bss_end__@@Base+0x1e0ddbc> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - blvc d5d3c <__bss_end__@@Base+0x2f104> │ │ │ │ - blvc ff2162e8 <__bss_end__@@Base+0xff16f6b0> │ │ │ │ - bcs fe455f54 <__bss_end__@@Base+0xfe3af31c> │ │ │ │ + blvc d5cc4 <__bss_end__@@Base+0x2f124> │ │ │ │ + blvc ff216270 <__bss_end__@@Base+0xff16f6d0> │ │ │ │ + bcs fe455edc <__bss_end__@@Base+0xfe3af33c> │ │ │ │ ldrmi r6, [r3], #-2491 @ 0xfffff645 │ │ │ │ - blmi feaebf68 <__bss_end__@@Base+0xfea45330> │ │ │ │ + blmi feaebef0 <__bss_end__@@Base+0xfea45350> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7e86978 │ │ │ │ - ldmvs fp!, {r3, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldmvs fp!, {r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8536a7a │ │ │ │ ldmib r3, {r1, r5, ip, sp}^ │ │ │ │ stmibmi r6!, {r1, r8, r9, sp} │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - cdp 7, 3, cr15, cr12, cr8, {7} │ │ │ │ - bvs 1eb4a10 <__bss_end__@@Base+0x1e0ddd8> │ │ │ │ + cdp 7, 5, cr15, cr4, cr8, {7} │ │ │ │ + bvs 1eb4998 <__bss_end__@@Base+0x1e0ddf8> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0x461a6c1b │ │ │ │ ldrbtmi r4, [fp], #-2977 @ 0xfffff45f │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 3, cr15, cr0, cr8, {7} │ │ │ │ - bvs 1eb4a28 <__bss_end__@@Base+0x1e0ddf0> │ │ │ │ + cdp 7, 4, cr15, cr8, cr8, {7} │ │ │ │ + bvs 1eb49b0 <__bss_end__@@Base+0x1e0de10> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0x461a6c5b │ │ │ │ ldrbtmi r4, [fp], #-2972 @ 0xfffff464 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 2, cr15, cr4, cr8, {7} │ │ │ │ + cdp 7, 3, cr15, cr12, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-2970 @ 0xfffff466 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 1, cr15, cr14, cr8, {7} │ │ │ │ + cdp 7, 3, cr15, cr6, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-2968 @ 0xfffff468 │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 1, cr15, cr8, cr8, {7} │ │ │ │ + cdp 7, 3, cr15, cr0, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-2966 @ 0xfffff46a │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 1, cr15, cr2, cr8, {7} │ │ │ │ + cdp 7, 2, cr15, cr10, cr8, {7} │ │ │ │ ldrbtmi r4, [fp], #-2964 @ 0xfffff46c │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - cdp 7, 0, cr15, cr12, cr8, {7} │ │ │ │ + cdp 7, 2, cr15, cr4, cr8, {7} │ │ │ │ eorcs r6, ip, #2015232 @ 0x1ec000 │ │ │ │ ldmmi r1, {r0, r8, sp} │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ - ldmdbvs fp!, {r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs fp!, {r3, r4, r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ tstcs r1, ip, lsr r2 │ │ │ │ ldrbtmi r4, [r8], #-2190 @ 0xfffff772 │ │ │ │ - ldcl 7, cr15, [r8, #928] @ 0x3a0 │ │ │ │ + ldcl 7, cr15, [r0, #928]! @ 0x3a0 │ │ │ │ eorscs r6, r0, #2015232 @ 0x1ec000 │ │ │ │ stmmi ip, {r0, r8, sp} │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ - movwcs lr, #7634 @ 0x1dd2 │ │ │ │ + movwcs lr, #7658 @ 0x1dea │ │ │ │ movwcs r6, #571 @ 0x23b │ │ │ │ movwcs r6, #4603 @ 0x11fb │ │ │ │ sbcs r6, r3, fp, lsr r2 │ │ │ │ mvnsvs r2, r0, lsl #6 │ │ │ │ - bvs f12ae0 <__bss_end__@@Base+0xe6bea8> │ │ │ │ - bvs ea73c8 <__bss_end__@@Base+0xe00790> │ │ │ │ + bvs f12a68 <__bss_end__@@Base+0xe6bec8> │ │ │ │ + bvs ea7350 <__bss_end__@@Base+0xe007b0> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-2555 @ 0xfffff605 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r8, sp, lr}^ │ │ │ │ - bvs 1ea93e0 <__bss_end__@@Base+0x1e027a8> │ │ │ │ - ble 16ab248 <__bss_end__@@Base+0x1604610> │ │ │ │ - blcs 34fd0 │ │ │ │ + bvs 1ea9368 <__bss_end__@@Base+0x1e027c8> │ │ │ │ + ble 16ab1d0 <__bss_end__@@Base+0x1604630> │ │ │ │ + blcs 34f58 │ │ │ │ ldmvs fp!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf8536a7a │ │ │ │ - blvs 6a6878 <__bss_end__@@Base+0x5ffc40> │ │ │ │ + blvs 6a6800 <__bss_end__@@Base+0x5ffc60> │ │ │ │ sbcseq r6, fp, fp, lsr r9 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmvs r9!, {r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8516a78 │ │ │ │ - blvs 121e884 <__bss_end__@@Base+0x1177c4c> │ │ │ │ + blvs 121e80c <__bss_end__@@Base+0x1177c6c> │ │ │ │ sbceq r6, r9, r9, lsr r9 │ │ │ │ ldmib r1, {r0, sl, lr}^ │ │ │ │ ldmvs ip!, {r8} │ │ │ │ @ instruction: 0xf8546a7d │ │ │ │ - blvs fe96a8ac <__bss_end__@@Base+0xfe8c3c74> │ │ │ │ + blvs fe96a834 <__bss_end__@@Base+0xfe8c3c94> │ │ │ │ rsceq r6, r4, ip, lsr r9 │ │ │ │ ldmib r4, {r2, r3, r5, sl, lr}^ │ │ │ │ ldmvs lr!, {r8, sl, lr} │ │ │ │ @ instruction: 0xf8566a7b │ │ │ │ - blvs ffcf28b8 <__bss_end__@@Base+0xffc4bc80> │ │ │ │ + blvs ffcf2840 <__bss_end__@@Base+0xffc4bca0> │ │ │ │ rscseq r6, r6, lr, lsr r9 │ │ │ │ ldmib r6, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, fp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, fp, pc}^ │ │ │ │ stmib sp, {r2, r8, sl, lr}^ │ │ │ │ stc 1, cr0, [sp, #8] │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmdbmi r3!, {r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - stc 7, cr15, [r2, #928]! @ 0x3a0 │ │ │ │ + ldc 7, cr15, [sl, #928]! @ 0x3a0 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, sp, lr, pc} │ │ │ │ @ instruction: 0xf8536a7a │ │ │ │ - blvs 6a68e8 <__bss_end__@@Base+0x5ffcb0> │ │ │ │ + blvs 6a6870 <__bss_end__@@Base+0x5ffcd0> │ │ │ │ sbcseq r6, fp, fp, lsr r9 │ │ │ │ ldmib r3, {r0, r1, r4, sl, lr}^ │ │ │ │ ldmvs r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8516a78 │ │ │ │ - blvs fe21e8f4 <__bss_end__@@Base+0xfe177cbc> │ │ │ │ + blvs fe21e87c <__bss_end__@@Base+0xfe177cdc> │ │ │ │ sbceq r6, r9, r9, lsr r9 │ │ │ │ ldmib r1, {r0, sl, lr}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmibvs fp!, {r8, r9, sp}^ │ │ │ │ ldmdbmi r4, {r1, r3, r4, r5, r9, fp, sp, lr}^ │ │ │ │ ldmdbvs r8!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - stc 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ + ldc 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmibvs fp!, {r0, r3, r4, r6, sp, lr, pc}^ │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ - bvs 1eb4b8c <__bss_end__@@Base+0x1e0df54> │ │ │ │ + bvs 1eb4b14 <__bss_end__@@Base+0x1e0df74> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 55efc │ │ │ │ - bvs 1e34b98 <__bss_end__@@Base+0x1d8df60> │ │ │ │ + blvc 55e84 │ │ │ │ + bvs 1e34b20 <__bss_end__@@Base+0x1d8df80> │ │ │ │ eorne pc, r0, r1, asr r8 @ │ │ │ │ ldmdbvs r9!, {r3, r6, r8, r9, fp, sp, lr} │ │ │ │ strmi r0, [r1], #-201 @ 0xffffff37 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - bvs 1f74bb8 <__bss_end__@@Base+0x1ecdf80> │ │ │ │ + bvs 1f74b40 <__bss_end__@@Base+0x1ecdfa0> │ │ │ │ eormi pc, r5, r4, asr r8 @ │ │ │ │ ldmdbvs ip!, {r0, r2, r5, r7, r8, r9, fp, sp, lr} │ │ │ │ strtmi r0, [ip], #-228 @ 0xffffff1c │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ - bvs 1ef4bd4 <__bss_end__@@Base+0x1e4df9c> │ │ │ │ + bvs 1ef4b5c <__bss_end__@@Base+0x1e4dfbc> │ │ │ │ eorvs pc, r3, r6, asr r8 @ │ │ │ │ ldmdbvs lr!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r0, [lr], #-246 @ 0xffffff0a │ │ │ │ stmdbhi r0, {r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdbhi r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blvc 55f30 │ │ │ │ - bvs eb50ec <__bss_end__@@Base+0xe0e4b4> │ │ │ │ + blvc 55eb8 │ │ │ │ + bvs eb5074 <__bss_end__@@Base+0xe0e4d4> │ │ │ │ ldrbtmi r4, [r9], #-2359 @ 0xfffff6c9 │ │ │ │ @ instruction: 0xf7e86978 │ │ │ │ - ands lr, lr, r8, asr #26 │ │ │ │ - bvs 1eb4bfc <__bss_end__@@Base+0x1e0dfc4> │ │ │ │ + ands lr, lr, r0, ror #26 │ │ │ │ + bvs 1eb4b84 <__bss_end__@@Base+0x1e0dfe4> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ - bvs 1e34c08 <__bss_end__@@Base+0x1d8dfd0> │ │ │ │ + bvs 1e34b90 <__bss_end__@@Base+0x1d8dff0> │ │ │ │ eorne pc, r0, r1, asr r8 @ │ │ │ │ ldmdbvs r9!, {r3, r7, r8, r9, fp, sp, lr} │ │ │ │ strmi r0, [r1], #-201 @ 0xffffff37 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - bvs eb512c <__bss_end__@@Base+0xe0e4f4> │ │ │ │ + bvs eb50b4 <__bss_end__@@Base+0xe0e514> │ │ │ │ ldrbtmi r4, [r9], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf7e86978 │ │ │ │ - ldmibvs fp!, {r3, r5, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmibvs fp!, {r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ mvnsvs r3, r1, lsl #6 │ │ │ │ - bvs ef513c <__bss_end__@@Base+0xe4e504> │ │ │ │ + bvs ef50c4 <__bss_end__@@Base+0xe4e524> │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ - bvs f06624 <__bss_end__@@Base+0xe5f9ec> │ │ │ │ + bvs f065ac <__bss_end__@@Base+0xe5fa0c> │ │ │ │ eorsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ - bvs 1eb4c50 <__bss_end__@@Base+0x1e0e018> │ │ │ │ + bvs 1eb4bd8 <__bss_end__@@Base+0x1e0e038> │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ - bvs eb59d8 <__bss_end__@@Base+0xe0eda0> │ │ │ │ + bvs eb5960 <__bss_end__@@Base+0xe0edc0> │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ - bvs 1f06600 <__bss_end__@@Base+0x1e5f9c8> │ │ │ │ + bvs 1f06588 <__bss_end__@@Base+0x1e5f9e8> │ │ │ │ rsbsvs r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r9, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf6ff429a │ │ │ │ svclt 0x0000ae4f │ │ │ │ strcc fp, [ip, -r0, lsl #30]! │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ svclt 0x000083f0 │ │ │ │ - muleq r3, r0, r7 │ │ │ │ - andeq r7, r3, sl, lsl #15 │ │ │ │ - @ instruction: 0x000377be │ │ │ │ + andeq r7, r3, r8, lsl #14 │ │ │ │ + andeq r7, r3, r2, lsl #14 │ │ │ │ + andeq r7, r3, r6, lsr r7 │ │ │ │ + andeq r7, r3, lr, lsr r7 │ │ │ │ + muleq r3, r6, r7 │ │ │ │ + andeq r7, r3, r6, lsr #15 │ │ │ │ + andeq r7, r3, sl, lsr #15 │ │ │ │ + muleq r3, ip, r7 │ │ │ │ + muleq r3, r8, r7 │ │ │ │ + muleq r3, r2, r7 │ │ │ │ + andeq r7, r3, lr, lsl #15 │ │ │ │ + muleq r3, r6, r7 │ │ │ │ + muleq r3, lr, r7 │ │ │ │ + andeq r7, r3, r6, lsr #15 │ │ │ │ andeq r7, r3, r6, asr #15 │ │ │ │ - andeq r7, r3, lr, lsl r8 │ │ │ │ - andeq r7, r3, lr, lsr #16 │ │ │ │ - andeq r7, r3, r2, lsr r8 │ │ │ │ - andeq r7, r3, r4, lsr #16 │ │ │ │ - andeq r7, r3, r0, lsr #16 │ │ │ │ - andeq r7, r3, sl, lsl r8 │ │ │ │ - andeq r7, r3, r6, lsl r8 │ │ │ │ - andeq r7, r3, lr, lsl r8 │ │ │ │ - andeq r7, r3, r6, lsr #16 │ │ │ │ - andeq r7, r3, lr, lsr #16 │ │ │ │ - andeq r7, r3, lr, asr #16 │ │ │ │ - andeq r7, r3, r0, ror #16 │ │ │ │ - andeq r7, r3, r2, lsl #17 │ │ │ │ - @ instruction: 0x000378b4 │ │ │ │ - andeq r7, r3, r0, asr #16 │ │ │ │ - andeq r7, r3, r8, lsl r8 │ │ │ │ - andeq r7, r3, sl, lsl #15 │ │ │ │ - andeq r7, r3, r2, ror #14 │ │ │ │ + ldrdeq r7, [r3], -r8 │ │ │ │ + strdeq r7, [r3], -sl │ │ │ │ + andeq r7, r3, ip, lsr #16 │ │ │ │ + @ instruction: 0x000377b8 │ │ │ │ + muleq r3, r0, r7 │ │ │ │ + andeq r7, r3, r2, lsl #14 │ │ │ │ + ldrdeq r7, [r3], -sl │ │ │ │ adclt fp, lr, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r4, lsl #30 │ │ │ │ movwcs r6, #57 @ 0x39 │ │ │ │ adccc pc, r0, r7, asr #17 │ │ │ │ ldrbtmi r4, [fp], #-2936 @ 0xfffff488 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - ldc 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ + ldc 7, cr15, [r4], #-928 @ 0xfffffc60 │ │ │ │ @ instruction: 0xf8c74603 │ │ │ │ @ instruction: 0xf8d7309c │ │ │ │ - blcs 26c80 │ │ │ │ + blcs 26c08 │ │ │ │ andscs sp, r4, r4, lsl #2 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ sbcs r2, fp, r0, lsl #6 │ │ │ │ - blvs 1674b0c <__bss_end__@@Base+0x15cded4> │ │ │ │ + blvs 1674a94 <__bss_end__@@Base+0x15cdef4> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 674b1c <__bss_end__@@Base+0x5cdee4> │ │ │ │ + blvs 674aa4 <__bss_end__@@Base+0x5cdf04> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs ff674b2c <__bss_end__@@Base+0xff5cdef4> │ │ │ │ + blvs ff674ab4 <__bss_end__@@Base+0xff5cdf14> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe674b3c <__bss_end__@@Base+0xfe5cdf04> │ │ │ │ + blvs fe674ac4 <__bss_end__@@Base+0xfe5cdf24> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ movteq pc, #263 @ 0x107 @ │ │ │ │ @ instruction: 0x209cf8d7 │ │ │ │ @ instruction: 0x46182150 │ │ │ │ - b fefd8a0c <__bss_end__@@Base+0xfef31dd4> │ │ │ │ + b ff4d8994 <__bss_end__@@Base+0xff431df4> │ │ │ │ tstcc r0, #3866624 @ 0x3b0000 │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ subeq pc, r0, r7, lsl #2 │ │ │ │ ldrbtmi r4, [r9], #-2393 @ 0xfffff6a7 │ │ │ │ - b fe558a20 <__bss_end__@@Base+0xfe4b1de8> │ │ │ │ + b fea589a8 <__bss_end__@@Base+0xfe9b1e08> │ │ │ │ movwcs lr, #43479 @ 0xa9d7 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ adds r2, r7, r2, lsl #6 │ │ │ │ movteq pc, #263 @ 0x107 @ │ │ │ │ @ instruction: 0x209cf8d7 │ │ │ │ @ instruction: 0x46182150 │ │ │ │ - b fe9d8a3c <__bss_end__@@Base+0xfe931e04> │ │ │ │ - blcs 2c2ac │ │ │ │ + b feed89c4 <__bss_end__@@Base+0xfee31e24> │ │ │ │ + blcs 2c234 │ │ │ │ addshi pc, r2, r0 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ ands r3, r9, r4, lsr #1 │ │ │ │ subeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ ldmdavc r9, {r0, r1, r4, sl, lr} │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -23857,17 +23852,17 @@ │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ @ instruction: 0xdc072b03 │ │ │ │ subeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ ldrdcc pc, [r4], r7 @ │ │ │ │ ldmdavc fp, {r0, r1, r4, sl, lr} │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ teqpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blmi e6c364 <__bss_end__@@Base+0xdc572c> │ │ │ │ + blmi e6c2ec <__bss_end__@@Base+0xdc574c> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [r6, #-928] @ 0xfffffc60 │ │ │ │ + ldcl 7, cr15, [r0, #-928] @ 0xfffffc60 │ │ │ │ addseq pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0x3098f8d7 │ │ │ │ tstle r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ subs r3, r6, r0, lsr #1 │ │ │ │ teqpeq r4, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -23876,66 +23871,66 @@ │ │ │ │ @ instruction: 0xf1079303 │ │ │ │ movwls r0, #8976 @ 0x2310 │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ movwls r0, #800 @ 0x320 │ │ │ │ stmdbmi r9!, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e84479 │ │ │ │ - blvs 1ed540c <__bss_end__@@Base+0x1e2e7d4> │ │ │ │ + blvs 1ed53e4 <__bss_end__@@Base+0x1e2e844> │ │ │ │ addsmi r6, sl, #60416 @ 0xec00 │ │ │ │ - blvs f11c24 <__bss_end__@@Base+0xe6afec> │ │ │ │ - blvs ea775c <__bss_end__@@Base+0xe00b24> │ │ │ │ + blvs f11bac <__bss_end__@@Base+0xe6b00c> │ │ │ │ + blvs ea76e4 <__bss_end__@@Base+0xe00b44> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-2939 @ 0xfffff485 │ │ │ │ addscc pc, r4, r7, asr #17 │ │ │ │ - blvs 6b4c5c <__bss_end__@@Base+0x60e024> │ │ │ │ + blvs 6b4be4 <__bss_end__@@Base+0x60e044> │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe6b4c70 <__bss_end__@@Base+0xfe60e038> │ │ │ │ + blvs fe6b4bf8 <__bss_end__@@Base+0xfe60e058> │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #18903 @ 0x49d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 16b4c84 <__bss_end__@@Base+0x160e04c> │ │ │ │ + blvs 16b4c0c <__bss_end__@@Base+0x160e06c> │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs ff6b4c98 <__bss_end__@@Base+0xff60e060> │ │ │ │ + blvs ff6b4c20 <__bss_end__@@Base+0xff60e080> │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ and sl, r0, r3, ror #30 │ │ │ │ @ instruction: 0xf8d7bf00 │ │ │ │ @ instruction: 0xf7e8009c │ │ │ │ - movwcs lr, #6662 @ 0x1a06 │ │ │ │ + movwcs lr, #6682 @ 0x1a1a │ │ │ │ @ instruction: 0x37a84618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - andeq r5, r3, lr, ror #13 │ │ │ │ - andeq r7, r3, lr, lsr r6 │ │ │ │ - andeq r7, r3, r0, asr #11 │ │ │ │ - andeq r7, r3, r4, lsl #11 │ │ │ │ + andeq r5, r3, r6, ror #12 │ │ │ │ + @ instruction: 0x000375b6 │ │ │ │ + andeq r7, r3, r8, lsr r5 │ │ │ │ + strdeq r7, [r3], -ip │ │ │ │ sbclt fp, r2, r0, lsl #11 │ │ │ │ rscsvs sl, r8, r2, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ ldrbtmi r4, [fp], #-3012 @ 0xfffff43c │ │ │ │ ldmvs r8!, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ - bl 758ba4 <__bss_end__@@Base+0x6b1f6c> │ │ │ │ + bl d58b2c <__bss_end__@@Base+0xcb1f8c> │ │ │ │ @ instruction: 0xf8c74603 │ │ │ │ - blmi ff066fec <__bss_end__@@Base+0xfefc03b4> │ │ │ │ + blmi ff066f74 <__bss_end__@@Base+0xfefc03d4> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7e868b8 │ │ │ │ - @ instruction: 0x4603eb14 │ │ │ │ + strmi lr, [r3], -ip, lsr #22 │ │ │ │ rscscc pc, r4, r7, asr #17 │ │ │ │ ldrsbtcc pc, [r8], #135 @ 0x87 @ │ │ │ │ andle r2, r3, r0, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], #135 @ 0x87 @ │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7fd2014 │ │ │ │ movwcs pc, #2129 @ 0x851 @ │ │ │ │ @@ -23955,26 +23950,26 @@ │ │ │ │ @ instruction: 0xf04f6b99 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8d70394 │ │ │ │ ldrshcs r2, [r0, #-8] │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - @ instruction: 0x4603e9b2 │ │ │ │ + strmi lr, [r3], -r6, asr #19 │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ ldrsbteq pc, [r8], #135 @ 0x87 @ │ │ │ │ - stmib r4!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r8!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbteq pc, [r4], #135 @ 0x87 @ │ │ │ │ - stmib r0!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r4!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe12f2300 │ │ │ │ tstcc r0, #8060928 @ 0x7b0000 │ │ │ │ eorseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ addseq pc, r4, r7, lsl #2 │ │ │ │ ldrbtmi r4, [r9], #-2457 @ 0xfffff667 │ │ │ │ - ldmdb sl!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib lr, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs lr, #51671 @ 0xc9d7 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r8, r9, sp}^ │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, sl, fp, sp, lr}^ │ │ │ │ andcc r6, r1, #20992 @ 0x5200 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @@ -23991,73 +23986,73 @@ │ │ │ │ @ instruction: 0xf8c74413 │ │ │ │ movwcs r3, #236 @ 0xec │ │ │ │ rscscc pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf107e089 │ │ │ │ @ instruction: 0xf8d70394 │ │ │ │ ldrshcs r2, [r0, #-8] │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - strmi lr, [r3], -sl, ror #18 │ │ │ │ + @ instruction: 0x4603e97e │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ ldrsbteq pc, [r8], #135 @ 0x87 @ │ │ │ │ - ldmdb ip, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r0!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq pc, [r4], #135 @ 0x87 @ │ │ │ │ - ldmdb r8, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb ip!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rsc r2, r7, r0, lsl #6 │ │ │ │ teqpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ addseq pc, r4, r7, lsl #2 │ │ │ │ msreq CPSR_, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ ldmdbmi r3!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e84479 │ │ │ │ - @ instruction: 0xf107e92c │ │ │ │ + @ instruction: 0xf107e940 │ │ │ │ @ instruction: 0xf8d70340 │ │ │ │ ldrshcs r2, [r0, #-4] │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - strmi lr, [r3], -r4, asr #18 │ │ │ │ + @ instruction: 0x4603e958 │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ ldrsbteq pc, [r8], #135 @ 0x87 @ │ │ │ │ - ldmdb r6!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq pc, [r4], #135 @ 0x87 @ │ │ │ │ - ldmdb r2!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb r6, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbc r2, r1, r0, lsl #6 │ │ │ │ teqpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ subeq pc, r0, r7, lsl #2 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ movwls r0, #792 @ 0x318 │ │ │ │ stmdbmi r1!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e84479 │ │ │ │ - blvs ffed51b8 <__bss_end__@@Base+0xffe2e580> │ │ │ │ + blvs ffed5190 <__bss_end__@@Base+0xffe2e5f0> │ │ │ │ addsmi r6, sl, #191488 @ 0x2ec00 │ │ │ │ - blvs fef11e78 <__bss_end__@@Base+0xfee6b240> │ │ │ │ - blvs feea79b0 <__bss_end__@@Base+0xfee00d78> │ │ │ │ + blvs fef11e00 <__bss_end__@@Base+0xfee6b260> │ │ │ │ + blvs feea7938 <__bss_end__@@Base+0xfee00d98> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3067 @ 0xfffff405 │ │ │ │ rsccc pc, r8, r7, asr #17 │ │ │ │ - blvs 6b4fb0 <__bss_end__@@Base+0x60e378> │ │ │ │ + blvs 6b4f38 <__bss_end__@@Base+0x60e398> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #43479 @ 0xa9d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe6b4fc4 <__bss_end__@@Base+0xfe60e38c> │ │ │ │ + blvs fe6b4f4c <__bss_end__@@Base+0xfe60e3ac> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 16b4fd8 <__bss_end__@@Base+0x160e3a0> │ │ │ │ + blvs 16b4f60 <__bss_end__@@Base+0x160e3c0> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs ff6b4fec <__bss_end__@@Base+0xff60e3b4> │ │ │ │ + blvs ff6b4f74 <__bss_end__@@Base+0xff60e3d4> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #18903 @ 0x49d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrsbtcc pc, [ip], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf8c73301 │ │ │ │ @ instruction: 0xf8d730fc │ │ │ │ @@ -24066,71 +24061,71 @@ │ │ │ │ svcge 0x006ff6ff │ │ │ │ ldrsbtcc pc, [r0], #135 @ 0x87 @ │ │ │ │ rscscc pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf107e04f │ │ │ │ @ instruction: 0xf8d70394 │ │ │ │ ldrshcs r2, [r0, #-8] │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - @ instruction: 0x4603e8d4 │ │ │ │ + strmi lr, [r3], -r8, ror #17 │ │ │ │ tstle r9, r0, lsl #22 │ │ │ │ ldrsbteq pc, [r8], #135 @ 0x87 @ │ │ │ │ - stmia r6, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm sl, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbteq pc, [r4], #135 @ 0x87 @ │ │ │ │ - stmia r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm r6, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subs r2, r1, r0, lsl #6 │ │ │ │ teqpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ addseq pc, r4, r7, lsl #2 │ │ │ │ msreq CPSR_, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ stmdbmi sl!, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e84479 │ │ │ │ - blvs ffed50d8 <__bss_end__@@Base+0xffe2e4a0> │ │ │ │ + blvs ffed50b0 <__bss_end__@@Base+0xffe2e510> │ │ │ │ addsmi r6, sl, #191488 @ 0x2ec00 │ │ │ │ - blvs fef11f08 <__bss_end__@@Base+0xfee6b2d0> │ │ │ │ - blvs feea7a90 <__bss_end__@@Base+0xfee00e58> │ │ │ │ + blvs fef11e90 <__bss_end__@@Base+0xfee6b2f0> │ │ │ │ + blvs feea7a18 <__bss_end__@@Base+0xfee00e78> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3067 @ 0xfffff405 │ │ │ │ rsccc pc, r8, r7, asr #17 │ │ │ │ - blvs 6b5090 <__bss_end__@@Base+0x60e458> │ │ │ │ + blvs 6b5018 <__bss_end__@@Base+0x60e478> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #43479 @ 0xa9d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 16b50a4 <__bss_end__@@Base+0x160e46c> │ │ │ │ + blvs 16b502c <__bss_end__@@Base+0x160e48c> │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmne r1, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrsbtcc pc, [ip], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf8c73301 │ │ │ │ @ instruction: 0xf8d730fc │ │ │ │ @ instruction: 0xf8d720fc │ │ │ │ addsmi r3, sl, #236 @ 0xec │ │ │ │ @ instruction: 0xf8d7dba9 │ │ │ │ - blcs 272c4 │ │ │ │ + blcs 2724c │ │ │ │ @ instruction: 0xf8d7d00b │ │ │ │ - blcs 272bc │ │ │ │ + blcs 27244 │ │ │ │ @ instruction: 0xf8d7d007 │ │ │ │ @ instruction: 0xf7e800f8 │ │ │ │ - @ instruction: 0xf8d7e874 │ │ │ │ + @ instruction: 0xf8d7e888 │ │ │ │ @ instruction: 0xf7e800f4 │ │ │ │ - movwcs lr, #6256 @ 0x1870 │ │ │ │ + movwcs lr, #6276 @ 0x1884 │ │ │ │ @ instruction: 0xf5074618 │ │ │ │ ldrtmi r7, [sp], r0, lsl #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq r5, r3, lr, ror #9 │ │ │ │ - ldrdeq r5, [r3], -ip │ │ │ │ - andeq r7, r3, sl, lsl #8 │ │ │ │ - muleq r3, r0, r3 │ │ │ │ - andeq r7, r3, r4, asr #6 │ │ │ │ - andeq r7, r3, r4, ror #4 │ │ │ │ + andeq r5, r3, r6, ror #8 │ │ │ │ + andeq r5, r3, r4, asr r4 │ │ │ │ + andeq r7, r3, r2, lsl #7 │ │ │ │ + andeq r7, r3, r8, lsl #6 │ │ │ │ + @ instruction: 0x000372bc │ │ │ │ + ldrdeq r7, [r3], -ip │ │ │ │ @ instruction: 0xf5adb590 │ │ │ │ strdlt r4, [r5], r9 │ │ │ │ @ instruction: 0xf607af06 │ │ │ │ @ instruction: 0xf6a34378 │ │ │ │ andsvs r4, r8, ip, ror #6 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtvs pc, #30115 @ 0x75a3 @ │ │ │ │ @@ -24142,17 +24137,17 @@ │ │ │ │ @ instruction: 0xf1034398 │ │ │ │ @ instruction: 0xf6a30378 │ │ │ │ @ instruction: 0xf8df423c │ │ │ │ ldrbtmi r3, [fp], #-1996 @ 0xfffff834 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ cmnppl r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf7e8461a │ │ │ │ - vst2.16 {d30,d32}, [pc :64], lr │ │ │ │ + vst2.16 {d30,d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf7e86080 │ │ │ │ - @ instruction: 0x4603ea16 │ │ │ │ + strmi lr, [r3], -lr, lsr #20 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ movwcs r6, #19 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ subseq pc, ip, #-2147483648 @ 0x80000000 │ │ │ │ movwcs r6, #19 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ @@ -24179,56 +24174,56 @@ │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r4, asr r2 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ msrmi SPSR_fs, #170917888 @ 0xa300000 │ │ │ │ @ instruction: 0x2734f8df │ │ │ │ @ instruction: 0x4611447a │ │ │ │ @ instruction: 0xf7e86818 │ │ │ │ - @ instruction: 0x4603e91c │ │ │ │ + @ instruction: 0x4603e934 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ subseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf5076013 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r4, r6, r8, r9} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8df82e9 │ │ │ │ ldrbtmi r3, [fp], #-1808 @ 0xfffff8f0 │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - @ instruction: 0xf507e858 │ │ │ │ + @ instruction: 0xf507e86e │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r5, r6, r8, r9} │ │ │ │ @ instruction: 0xf507e36f │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r3, r5, r6, r8, r9} │ │ │ │ @ instruction: 0xf5073301 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, ip, ror #4 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmnpeq r4, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf0006818 │ │ │ │ @ instruction: 0x4603fb79 │ │ │ │ - blcs 390d0 │ │ │ │ + blcs 39058 │ │ │ │ sbchi pc, r5, #0 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmnpeq r4, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0402b25 │ │ │ │ @ instruction: 0xf5078190 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r4, r5, r6, r8, r9} │ │ │ │ @ instruction: 0xf5073301 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r4, ror r2 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ msreq SPSR_f, #-1073741824 @ 0xc0000000 │ │ │ │ - blcs 35108 │ │ │ │ + blcs 35090 │ │ │ │ @ instruction: 0xf507d052 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r5, r6, r8, r9} │ │ │ │ - blle 4a5cac <__bss_end__@@Base+0x3ff074> │ │ │ │ + blle 4a5c34 <__bss_end__@@Base+0x3ff094> │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtvs pc, #30115 @ 0x75a3 @ │ │ │ │ @ instruction: 0xf507681b │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ ldmdavs r2, {r2, r5, r6, r9} │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrvs pc, pc, #29360128 @ 0x1c00000 │ │ │ │ @@ -24241,43 +24236,43 @@ │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r4, ror #4 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ cmnpmi r4, #170917888 @ p-variant is OBSOLETE @ 0xa300000 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ - blle 56bb68 <__bss_end__@@Base+0x4c4f30> │ │ │ │ + blle 56baf0 <__bss_end__@@Base+0x4c4f50> │ │ │ │ @ instruction: 0x3634f8df │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8df6812 │ │ │ │ ldrbtmi r1, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7e84618 │ │ │ │ - @ instruction: 0xf607e93e │ │ │ │ + @ instruction: 0xf607e956 │ │ │ │ @ instruction: 0xf6a34378 │ │ │ │ ldmdavs fp, {r2, r4, r5, r6, r8, r9, lr} │ │ │ │ rscs r3, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5072300 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r8, ror #4 │ │ │ │ @ instruction: 0xf5072300 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r0, ror #4 │ │ │ │ @ instruction: 0xf5072300 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r0, ror r2 │ │ │ │ @ instruction: 0xf507e10d │ │ │ │ @ instruction: 0xf1034380 │ │ │ │ - blcc f1bf3c <__bss_end__@@Base+0xe75304> │ │ │ │ + blcc f1bec4 <__bss_end__@@Base+0xe75324> │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ addseq r6, r2, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0x46184413 │ │ │ │ - ldmda r8, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5074603 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r8, asr r2 │ │ │ │ orrmi pc, r0, #29360128 @ 0x1c00000 │ │ │ │ cmnpeq r8, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf5073b3c │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ @@ -24285,20 +24280,20 @@ │ │ │ │ ldrmi r0, [r3], #-658 @ 0xfffffd6e │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ subseq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x46196812 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmnpeq r4, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7e86818 │ │ │ │ - @ instruction: 0x4603e9b8 │ │ │ │ + strmi lr, [r3], -r8, asr #19 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf50780d1 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs r8, {r2, r4, r5, r6, r8, r9} │ │ │ │ - stmda lr!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r6, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5074602 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r3, r4, r6, r8, r9} │ │ │ │ @ instruction: 0xf5071ad3 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, ip, asr r2 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ @@ -24307,71 +24302,71 @@ │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ ldmdavs r2, {r2, r4, r5, r6, r9} │ │ │ │ @ instruction: 0xf50718d1 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs sl, {r2, r3, r4, r6, r8, r9} │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46183b3c │ │ │ │ - cdp 7, 14, cr15, cr4, cr7, {7} │ │ │ │ + cdp 7, 15, cr15, cr8, cr7, {7} │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ eorsmi pc, ip, #170917888 @ 0xa300000 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmppeq ip, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ orrvs pc, pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf5073b3c │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ ldmdavs r2, {r4, r5, r6, r9} │ │ │ │ ldrmi r0, [sl], #-658 @ 0xfffffd6e │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ @ instruction: 0x46193b3c │ │ │ │ @ instruction: 0xf7e84610 │ │ │ │ - @ instruction: 0xf507e834 │ │ │ │ + @ instruction: 0xf507e84c │ │ │ │ @ instruction: 0xf1034380 │ │ │ │ - blcc f1c02c <__bss_end__@@Base+0xe753f4> │ │ │ │ + blcc f1bfb4 <__bss_end__@@Base+0xe75414> │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ addseq r6, r2, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0xf507441a │ │ │ │ @ instruction: 0xf1034380 │ │ │ │ - blcc f1c044 <__bss_end__@@Base+0xe7540c> │ │ │ │ + blcc f1bfcc <__bss_end__@@Base+0xe7542c> │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - ldmib r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 2ca80 │ │ │ │ + ldmib ip, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 2ca08 │ │ │ │ @ instruction: 0xf507d019 │ │ │ │ @ instruction: 0xf1034380 │ │ │ │ - blcc f1c060 <__bss_end__@@Base+0xe75428> │ │ │ │ + blcc f1bfe8 <__bss_end__@@Base+0xe75448> │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ addseq r6, r2, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0xf507441a │ │ │ │ @ instruction: 0xf1034380 │ │ │ │ - blcc f1c078 <__bss_end__@@Base+0xe75440> │ │ │ │ + blcc f1c000 <__bss_end__@@Base+0xe75460> │ │ │ │ msrpl CPSR_, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - ldmdb r8!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 2cab4 │ │ │ │ + stmib r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 2ca3c │ │ │ │ @ instruction: 0xf507d16a │ │ │ │ - blcc f340ec <__bss_end__@@Base+0xe8d4b4> │ │ │ │ + blcc f34074 <__bss_end__@@Base+0xe8d4d4> │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ addseq r6, r2, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0x46184413 │ │ │ │ - ldmda r8, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r0!, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ movteq pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf5076018 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r6, r8, r9} │ │ │ │ vldrle d18, [r1, #-0] │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ msreq SPSR_, #-1073741824 @ 0xc0000000 │ │ │ │ - blcs 35354 │ │ │ │ + blcs 352dc │ │ │ │ @ instruction: 0xf507d14a │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r6, r8, r9} │ │ │ │ @ instruction: 0xf5073301 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ ldmdavs r2, {r6, r9} │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @@ -24411,99 +24406,99 @@ │ │ │ │ ldmdavs fp, {r2, r4, r5, r6, r8, r9} │ │ │ │ @ instruction: 0xf5073b01 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r4, ror r2 │ │ │ │ @ instruction: 0xf507e12c │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r4, r5, r6, r8, r9} │ │ │ │ - blcs 8f9414 <__bss_end__@@Base+0x8527dc> │ │ │ │ + blcs 8f939c <__bss_end__@@Base+0x8527fc> │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ cmnpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1073944 │ │ │ │ - bcc f5bd98 <__bss_end__@@Base+0xeb5160> │ │ │ │ + bcc f5bd20 <__bss_end__@@Base+0xeb5180> │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #2888 @ 0xb48 │ │ │ │ ldmibmi pc, {r0, r1, r3, r9, sl, lr}^ @ │ │ │ │ @ instruction: 0xf5074479 │ │ │ │ @ instruction: 0xf10040f8 │ │ │ │ stmdavs r0, {r2, r4, r5, r6} │ │ │ │ - stcl 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ - blcs ecbe4 <__bss_end__@@Base+0x45fac> │ │ │ │ + ldcl 7, cr15, [lr, #924]! @ 0x39c │ │ │ │ + blcs ecb6c <__bss_end__@@Base+0x45fcc> │ │ │ │ tstphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtmi pc, #34467 @ 0x86a3 @ │ │ │ │ - blcs 35454 │ │ │ │ + blcs 353dc │ │ │ │ @ instruction: 0xf107d130 │ │ │ │ stmdbcc r4, {r3, r4, r5, r6, r8}^ │ │ │ │ rsbseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf1073a3d │ │ │ │ - blcc 181c1dc <__bss_end__@@Base+0x17755a4> │ │ │ │ + blcc 181c164 <__bss_end__@@Base+0x17755c4> │ │ │ │ @ instruction: 0xf1079302 │ │ │ │ - blcc 141c1e4 <__bss_end__@@Base+0x13755ac> │ │ │ │ + blcc 141c16c <__bss_end__@@Base+0x13755cc> │ │ │ │ @ instruction: 0xf1079301 │ │ │ │ - blcc 121c1ec <__bss_end__@@Base+0x11755b4> │ │ │ │ + blcc 121c174 <__bss_end__@@Base+0x11755d4> │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2508 @ 0xfffff634 │ │ │ │ rscsmi pc, r8, r7, lsl #10 │ │ │ │ rsbseq pc, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf7e76800 │ │ │ │ - @ instruction: 0xf107edc4 │ │ │ │ - blcc 141c208 <__bss_end__@@Base+0x13755d0> │ │ │ │ + @ instruction: 0xf107edd8 │ │ │ │ + blcc 141c190 <__bss_end__@@Base+0x13755f0> │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmdb r1, {r8, r9}^ │ │ │ │ @ instruction: 0xf1072302 │ │ │ │ - blcc 181c21c <__bss_end__@@Base+0x17755e4> │ │ │ │ + blcc 181c1a4 <__bss_end__@@Base+0x1775604> │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmdb r1, {r8, r9}^ │ │ │ │ eor r2, r3, r2, lsl #6 │ │ │ │ cmnpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1073944 │ │ │ │ - bcc f5be38 <__bss_end__@@Base+0xeb5200> │ │ │ │ + bcc f5bdc0 <__bss_end__@@Base+0xeb5220> │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #19304 @ 0x4b68 │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #15200 @ 0x3b60 │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #11096 @ 0x2b58 │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #6992 @ 0x1b50 │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ movwls r3, #2888 @ 0xb48 │ │ │ │ ldmibmi r1!, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf5074479 │ │ │ │ @ instruction: 0xf10040f8 │ │ │ │ stmdavs r0, {r2, r4, r5, r6} │ │ │ │ - stc 7, cr15, [sl, #924] @ 0x39c │ │ │ │ + ldc 7, cr15, [lr, #924] @ 0x39c │ │ │ │ @ instruction: 0xf5072301 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r8, ror #4 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ msreq SPSR_, #-1073741824 @ 0xc0000000 │ │ │ │ - blcs 35518 │ │ │ │ - blmi fe8cf8dc <__bss_end__@@Base+0xfe828ca4> │ │ │ │ + blcs 354a0 │ │ │ │ + blmi fe8cf864 <__bss_end__@@Base+0xfe828cc4> │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstcs r1, r7, lsr r2 │ │ │ │ ldrbtmi r4, [r8], #-2212 @ 0xfffff75c │ │ │ │ - svc 0x0046f7e7 │ │ │ │ + svc 0x005ef7e7 │ │ │ │ movweq pc, #4207 @ 0x106f @ │ │ │ │ @ instruction: 0xf607e129 │ │ │ │ @ instruction: 0xf6a34378 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, lr} │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtmi pc, #18083 @ 0x46a3 @ │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ addhi pc, sl, r0, lsl #6 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtmi pc, #18083 @ 0x46a3 @ │ │ │ │ movwcc r6, #6171 @ 0x181b │ │ │ │ rsbsmi pc, r8, #7340032 @ 0x700000 │ │ │ │ submi pc, r4, #169869312 @ 0xa200000 │ │ │ │ - blx b5542 <__bss_end__@@Base+0xe90a> │ │ │ │ + blx b54ca <__bss_end__@@Base+0xe92a> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ @ instruction: 0xf607461a │ │ │ │ @ instruction: 0xf6a34378 │ │ │ │ ldmdavs fp, {r3, r6, r8, r9, lr} │ │ │ │ @ instruction: 0xf5074413 │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ @@ -24523,20 +24518,20 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6072300 │ │ │ │ @ instruction: 0xf5a34378 │ │ │ │ ldmdavs fp, {r0, r1, r2, r6, r8, r9, sp, lr} │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8536812 │ │ │ │ - blvs fe6a75f0 <__bss_end__@@Base+0xfe6009b8> │ │ │ │ + blvs fe6a7578 <__bss_end__@@Base+0xfe6009d8> │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ movteq pc, #16643 @ 0x4103 @ │ │ │ │ sbcseq r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0xf10718d1 │ │ │ │ - blcc 181c35c <__bss_end__@@Base+0x1775724> │ │ │ │ + blcc 181c2e4 <__bss_end__@@Base+0x1775744> │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ movtvs pc, #30115 @ 0x75a3 @ │ │ │ │ @ instruction: 0xf507681b │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ ldmdavs r2, {r2, r5, r6, r9} │ │ │ │ @@ -24550,49 +24545,49 @@ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6072300 │ │ │ │ @ instruction: 0xf5a34378 │ │ │ │ ldmdavs fp, {r0, r1, r2, r6, r8, r9, sp, lr} │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8536812 │ │ │ │ - blvs ff6a765c <__bss_end__@@Base+0xff600a24> │ │ │ │ + blvs ff6a75e4 <__bss_end__@@Base+0xff600a44> │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ movteq pc, #16643 @ 0x4103 @ │ │ │ │ sbcseq r6, fp, fp, lsl r8 │ │ │ │ @ instruction: 0xf10718d1 │ │ │ │ - blcc 181c3c8 <__bss_end__@@Base+0x1775790> │ │ │ │ + blcc 181c350 <__bss_end__@@Base+0x17757b0> │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ svclt 0x0000e000 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmppeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ vst2.8 {d22-d23}, [pc :64], sl │ │ │ │ @ instruction: 0xf5076180 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs r8, {r2, r4, r5, r6, r8, r9} │ │ │ │ - stcl 7, cr15, [ip], #924 @ 0x39c │ │ │ │ - blcs 2ce20 │ │ │ │ + stc 7, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + blcs 2cda8 │ │ │ │ ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ msreq SPSR_s, #-1073741824 @ 0xc0000000 │ │ │ │ - blcs 35690 │ │ │ │ + blcs 35618 │ │ │ │ @ instruction: 0xf607db12 │ │ │ │ @ instruction: 0xf5a34378 │ │ │ │ ldmdavs fp, {r0, r1, r2, r6, r8, r9, sp, lr} │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbeq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8536812 │ │ │ │ @ instruction: 0xf5072022 │ │ │ │ - blcc f34480 <__bss_end__@@Base+0xe8d848> │ │ │ │ + blcc f34408 <__bss_end__@@Base+0xe8d868> │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - blx feb99646 <__bss_end__@@Base+0xfeaf2a0e> │ │ │ │ + blx feb995ce <__bss_end__@@Base+0xfeaf2a2e> │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmppeq r0, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7e76818 │ │ │ │ - @ instruction: 0xf607ecc2 │ │ │ │ + @ instruction: 0xf607ecd6 │ │ │ │ @ instruction: 0xf6a34378 │ │ │ │ ldmdavs fp, {r2, r4, r5, r6, r8, r9, lr} │ │ │ │ @ instruction: 0xf6071e5a │ │ │ │ @ instruction: 0xf5a34378 │ │ │ │ ldmdavs fp, {r0, r1, r2, r6, r8, r9, sp, lr} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ tstcs r4, #3457024 @ 0x34c000 │ │ │ │ @@ -24619,81 +24614,81 @@ │ │ │ │ @ instruction: 0xf10242f8 │ │ │ │ andsvs r0, r3, r0, ror r2 │ │ │ │ cmnpmi r8, #7340032 @ p-variant is OBSOLETE @ 0x700000 │ │ │ │ cmnpmi r4, #170917888 @ p-variant is OBSOLETE @ 0xa300000 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, lr} │ │ │ │ - blle ff52c150 <__bss_end__@@Base+0xff485518> │ │ │ │ + blle ff52c0d8 <__bss_end__@@Base+0xff485538> │ │ │ │ mvnsmi pc, #29360128 @ 0x1c00000 │ │ │ │ cmppeq r4, #-1073741824 @ p-variant is OBSOLETE @ 0xc0000000 │ │ │ │ @ instruction: 0xf7e76818 │ │ │ │ - movwcs lr, #3376 @ 0xd30 │ │ │ │ + movwcs lr, #3398 @ 0xd46 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ rsbseq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ movwcs r6, #19 │ │ │ │ rscsmi pc, r8, #29360128 @ 0x1c00000 │ │ │ │ subseq pc, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf5076013 │ │ │ │ @ instruction: 0xf10343f8 │ │ │ │ ldmdavs fp, {r2, r5, r6, r8, r9} │ │ │ │ ldrmi r3, [r8], -r1, lsl #6 │ │ │ │ ldrbmi pc, [r8, r7, lsl #10]! @ │ │ │ │ @ instruction: 0x46bd377c │ │ │ │ svclt 0x0000bd90 │ │ │ │ - strheq sp, [r3], -r0 │ │ │ │ - andeq r7, r3, sl, asr #4 │ │ │ │ - andeq r5, r3, ip, ror #1 │ │ │ │ - andeq r7, r3, r2, asr #1 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r6, r3, r2, ror #31 │ │ │ │ - andeq r6, r3, r4, ror sp │ │ │ │ - andeq r6, r3, r2, lsr sp │ │ │ │ - ldrdeq r6, [r3], -r4 │ │ │ │ - @ instruction: 0x00036cba │ │ │ │ + andeq sp, r3, r8, lsr #2 │ │ │ │ + andeq r7, r3, r2, asr #3 │ │ │ │ + andeq r5, r3, r4, rrx │ │ │ │ + andeq r7, r3, sl, lsr r0 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r6, r3, sl, asr pc │ │ │ │ + andeq r6, r3, ip, ror #25 │ │ │ │ + andeq r6, r3, sl, lsr #25 │ │ │ │ + andeq r6, r3, ip, asr #24 │ │ │ │ + andeq r6, r3, r2, lsr ip │ │ │ │ addlt fp, r4, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r1, sp, lr, pc}^ │ │ │ │ rsbsvs r3, fp, r1, lsl #6 │ │ │ │ - cdp 7, 1, cr15, cr2, cr7, {7} │ │ │ │ + cdp 7, 2, cr15, cr10, cr7, {7} │ │ │ │ ldmdavs sl, {r0, r1, r9, sl, lr} │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r0, [r3], #-91 @ 0xffffffa5 │ │ │ │ vst2.8 {d8-d9}, [r3 :64], fp │ │ │ │ - blcs 30378 │ │ │ │ + blcs 30300 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 397ec │ │ │ │ + blcs 39774 │ │ │ │ ldmdavs fp!, {r0, r8, ip, lr, pc}^ │ │ │ │ ldmdavs r8!, {r0, r5, sp, lr, pc}^ │ │ │ │ - stcl 7, cr15, [sl, #-924] @ 0xfffffc64 │ │ │ │ - blcc 6cf9c <__bss_start@@Base+0x11efc> │ │ │ │ + stcl 7, cr15, [r2, #-924]! @ 0xfffffc64 │ │ │ │ + blcc 6cf24 <__bss_start@@Base+0x11f1c> │ │ │ │ ldrmi r6, [r3], #-2170 @ 0xfffff786 │ │ │ │ strd r6, [r2], -fp │ │ │ │ - blcc 75b88 <__bss_start@@Base+0x1aae8> │ │ │ │ + blcc 75b10 <__bss_start@@Base+0x1ab08> │ │ │ │ ldmvs sl!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf7e7d90c │ │ │ │ - @ instruction: 0x4603edf0 │ │ │ │ + strmi lr, [r3], -r8, lsl #28 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ subseq r7, fp, fp, lsl r8 │ │ │ │ ldmdahi fp, {r0, r1, r4, sl, lr} │ │ │ │ movwpl pc, #1027 @ 0x403 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ movwcc r6, #6395 @ 0x18fb │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0x4618687b │ │ │ │ ssatmi r3, #30, r0, lsl #14 │ │ │ │ strlt fp, [r0, #3456] @ 0xd80 │ │ │ │ svcge 0x0000b092 │ │ │ │ - bleq 3d6df8 <__bss_end__@@Base+0x3301c0> │ │ │ │ - blne 356dfc <__bss_end__@@Base+0x2b01c4> │ │ │ │ - blcs 2d6e00 <__bss_end__@@Base+0x2301c8> │ │ │ │ - blcc 256e04 <__bss_end__@@Base+0x1b01cc> │ │ │ │ - blmi 1d6e08 <__bss_end__@@Base+0x1301d0> │ │ │ │ - blpl 156e0c <__bss_end__@@Base+0xb01d4> │ │ │ │ + bleq 3d6d80 <__bss_end__@@Base+0x3301e0> │ │ │ │ + blne 356d84 <__bss_end__@@Base+0x2b01e4> │ │ │ │ + blcs 2d6d88 <__bss_end__@@Base+0x2301e8> │ │ │ │ + blcc 256d8c <__bss_end__@@Base+0x1b01ec> │ │ │ │ + blmi 1d6d90 <__bss_end__@@Base+0x1301f0> │ │ │ │ + blpl 156d94 <__bss_end__@@Base+0xb01f4> │ │ │ │ ldrshtvs r6, [r9], r8 │ │ │ │ ldc 0, cr6, [r7, #488] @ 0x1e8 │ │ │ │ vldr d5, [r7, #56] @ 0x38 │ │ │ │ vdiv.f64 d7, d5, d4 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vldr d4, [r7, #56] @ 0x38 │ │ │ │ vdiv.f64 d5, d4, d4 │ │ │ │ @@ -24701,457 +24696,457 @@ │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldr d7, [r7, #64] @ 0x40 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - mrc 12, 5, lr, cr0, cr12, {3} │ │ │ │ + mrc 12, 5, lr, cr0, cr2, {4} │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vmul.f64 d7, d6, d6 │ │ │ │ ldmvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 56e4c │ │ │ │ - blvs 2d6ea0 <__bss_end__@@Base+0x230268> │ │ │ │ - blvc 1d6ea4 <__bss_end__@@Base+0x13026c> │ │ │ │ - blvc 2170e4 <__bss_end__@@Base+0x1704ac> │ │ │ │ + blvc 56dd4 │ │ │ │ + blvs 2d6e28 <__bss_end__@@Base+0x230288> │ │ │ │ + blvc 1d6e2c <__bss_end__@@Base+0x13028c> │ │ │ │ + blvc 21706c <__bss_end__@@Base+0x1704cc> │ │ │ │ stc 8, cr6, [r3, #748] @ 0x2ec │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d6, [r7, #32] │ │ │ │ vmul.f64 d7, d6, d6 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 56e70 │ │ │ │ + blvc 56df8 │ │ │ │ strbcc fp, [r8, -r0, lsl #30] │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ addlt fp, r2, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r3, r8, r9, sp}^ │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r1, r3, r8, r9, sp}^ │ │ │ │ movwcs lr, #18899 @ 0x49d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r2, r3, r8, r9, sp}^ │ │ │ │ - blvs 56eec │ │ │ │ + blvs 56e74 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl d6efc <__bss_end__@@Base+0x302c4> │ │ │ │ + blpl d6e84 <__bss_end__@@Base+0x302e4> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - mrc 12, 5, lr, cr0, cr0, {1} │ │ │ │ + cdp 12, 11, cr14, cr0, cr6, {2} │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 1d6edc <__bss_end__@@Base+0x1302a4> │ │ │ │ + blvc 1d6e64 <__bss_end__@@Base+0x1302c4> │ │ │ │ ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, sp, lr} │ │ │ │ - blvc 1d6f28 <__bss_end__@@Base+0x1302f0> │ │ │ │ - blvs 217178 <__bss_end__@@Base+0x170540> │ │ │ │ + blvc 1d6eb0 <__bss_end__@@Base+0x130310> │ │ │ │ + blvs 217100 <__bss_end__@@Base+0x170560> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r2, r8, r9, fp, ip, lr}^ │ │ │ │ - blvc 156f38 <__bss_end__@@Base+0xb0300> │ │ │ │ - blvc 217184 <__bss_end__@@Base+0x17054c> │ │ │ │ - blvc 2171cc <__bss_end__@@Base+0x170594> │ │ │ │ - bleq 12173b8 <__bss_end__@@Base+0x1170780> │ │ │ │ - ldc 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ - blvc 10573c0 <__bss_end__@@Base+0xfb0788> │ │ │ │ + blvc 156ec0 <__bss_end__@@Base+0xb0320> │ │ │ │ + blvc 21710c <__bss_end__@@Base+0x17056c> │ │ │ │ + blvc 217154 <__bss_end__@@Base+0x1705b4> │ │ │ │ + bleq 1217340 <__bss_end__@@Base+0x11707a0> │ │ │ │ + stc 7, cr15, [sl], #-924 @ 0xfffffc64 │ │ │ │ + blvc 1057348 <__bss_end__@@Base+0xfb07a8> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs fp!, {r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 2d6f58 <__bss_end__@@Base+0x230320> │ │ │ │ + blvc 2d6ee0 <__bss_end__@@Base+0x230340> │ │ │ │ ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - cdp 13, 11, cr14, cr0, cr12, {3} │ │ │ │ - vldr d7, [pc, #256] @ 1ba24 │ │ │ │ + mrc 13, 5, lr, cr0, cr12, {3} │ │ │ │ + vldr d7, [pc, #256] @ 1b9ac │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 56f3c │ │ │ │ + blvc 56ec4 │ │ │ │ ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs fp!, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvs 1d6f88 <__bss_end__@@Base+0x130350> │ │ │ │ - blne 11d7400 <__bss_end__@@Base+0x11307c8> │ │ │ │ - bleq 1217404 <__bss_end__@@Base+0x11707cc> │ │ │ │ - ldcl 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ - blvc 105740c <__bss_end__@@Base+0xfb07d4> │ │ │ │ - blvs 196fcc <__bss_end__@@Base+0xf0394> │ │ │ │ - blvc 1d71f0 <__bss_end__@@Base+0x1305b8> │ │ │ │ + blvs 1d6f10 <__bss_end__@@Base+0x130370> │ │ │ │ + blne 11d7388 <__bss_end__@@Base+0x11307e8> │ │ │ │ + bleq 121738c <__bss_end__@@Base+0x11707ec> │ │ │ │ + stcl 7, cr15, [r6, #-924]! @ 0xfffffc64 │ │ │ │ + blvc 1057394 <__bss_end__@@Base+0xfb07f4> │ │ │ │ + blvs 196f54 <__bss_end__@@Base+0xf03b4> │ │ │ │ + blvc 1d7178 <__bss_end__@@Base+0x1305d8> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ movwcs r7, #6914 @ 0x1b02 │ │ │ │ smladcc r8, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ - bne 190c148 <__bss_end__@@Base+0x1865510> │ │ │ │ + bne 190c0d0 <__bss_end__@@Base+0x1865530> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ svcge 0x0008b094 │ │ │ │ strbeq pc, [r0], #-263 @ 0xfffffef9 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blvc 4d6fdc <__bss_end__@@Base+0x4303a4> │ │ │ │ - blvs 957000 <__bss_end__@@Base+0x8b03c8> │ │ │ │ - blvc ff1d7458 <__bss_end__@@Base+0xff130820> │ │ │ │ - blx 457550 <__bss_end__@@Base+0x3b0918> │ │ │ │ + blvc 4d6f64 <__bss_end__@@Base+0x4303c4> │ │ │ │ + blvs 956f88 <__bss_end__@@Base+0x8b03e8> │ │ │ │ + blvc ff1d73e0 <__bss_end__@@Base+0xff130840> │ │ │ │ + blx 4574d8 <__bss_end__@@Base+0x3b0938> │ │ │ │ vmovvs.f64 d13, #187 @ 0xc1d80000 -27.0 │ │ │ │ - blvs 56fe0 │ │ │ │ - blvc 456ff4 <__bss_end__@@Base+0x3b03bc> │ │ │ │ - blvc 1217274 <__bss_end__@@Base+0x117063c> │ │ │ │ + blvs 56f68 │ │ │ │ + blvc 456f7c <__bss_end__@@Base+0x3b03dc> │ │ │ │ + blvc 12171fc <__bss_end__@@Base+0x117065c> │ │ │ │ stc 14, cr6, [r3, #748] @ 0x2ec │ │ │ │ movwcs r7, #6926 @ 0x1b0e │ │ │ │ ldc 0, cr14, [r7, #188] @ 0xbc │ │ │ │ - vldr d7, [pc, #72] @ 1b9f4 │ │ │ │ + vldr d7, [pc, #72] @ 1b97c │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale fp, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc 14, cr6, [r3, #748] @ 0x2ec │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vmovvs.f64 d7, #183 @ 0xc1b80000 -23.0 │ │ │ │ - blvc 3d6fd8 <__bss_end__@@Base+0x3303a0> │ │ │ │ + blvc 3d6f60 <__bss_end__@@Base+0x3303c0> │ │ │ │ ands r2, sl, r1, lsl #6 │ │ │ │ movwls r4, #26171 @ 0x663b │ │ │ │ @ instruction: 0xf107466d │ │ │ │ stcgt 4, cr0, [pc], {80} @ 0x50 │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ @ instruction: 0xf1070003 │ │ │ │ - blgt 3dc6ec <__bss_end__@@Base+0x335ab4> │ │ │ │ + blgt 3dc674 <__bss_end__@@Base+0x335ad4> │ │ │ │ @ instruction: 0xf98cf001 │ │ │ │ ldc 14, cr6, [r3, #748] @ 0x2ec │ │ │ │ vldr d6, [r7] │ │ │ │ vadd.f64 d7, d6, d8 │ │ │ │ vcvtvs.f64.u16 d7, d7, #2 │ │ │ │ - blvc 3d7010 <__bss_end__@@Base+0x3303d8> │ │ │ │ + blvc 3d6f98 <__bss_end__@@Base+0x3303f8> │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x46bd3730 │ │ │ │ ldrhtmi lr, [r0], sp │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r8, fp, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subgt r8, fp, r0 │ │ │ │ strlt fp, [r0], #132 @ 0x84 │ │ │ │ svcge 0x0000b087 │ │ │ │ - blpl 10574f0 <__bss_end__@@Base+0xfb08b8> │ │ │ │ - blvs 10974f4 <__bss_end__@@Base+0xff08bc> │ │ │ │ - blvc 10d74f8 <__bss_end__@@Base+0x10308c0> │ │ │ │ + blpl 1057478 <__bss_end__@@Base+0xfb08d8> │ │ │ │ + blvs 109747c <__bss_end__@@Base+0xff08dc> │ │ │ │ + blvc 10d7480 <__bss_end__@@Base+0x10308e0> │ │ │ │ stceq 1, cr15, [r0], #-28 @ 0xffffffe4 │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - blpl 57060 │ │ │ │ - blvs d7064 <__bss_end__@@Base+0x3042c> │ │ │ │ - blvc 157068 <__bss_end__@@Base+0xb0430> │ │ │ │ + blpl 56fe8 │ │ │ │ + blvs d6fec <__bss_end__@@Base+0x3044c> │ │ │ │ + blvc 156ff0 <__bss_end__@@Base+0xb0450> │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldrdne pc, [r0], r7 @ │ │ │ │ movwcs lr, #35265 @ 0x89c1 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ ldrdne pc, [r0], r7 @ │ │ │ │ movwcs lr, #43457 @ 0xa9c1 │ │ │ │ movwcs lr, #18903 @ 0x49d7 │ │ │ │ ldrdne pc, [r0], r7 @ │ │ │ │ movwcs lr, #51649 @ 0xc9c1 │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvs 2570c4 <__bss_end__@@Base+0x1b048c> │ │ │ │ - blvc 4570d8 <__bss_end__@@Base+0x3b04a0> │ │ │ │ - blvs 217318 <__bss_end__@@Base+0x1706e0> │ │ │ │ + blvs 25704c <__bss_end__@@Base+0x1b04ac> │ │ │ │ + blvc 457060 <__bss_end__@@Base+0x3b04c0> │ │ │ │ + blvs 2172a0 <__bss_end__@@Base+0x170700> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blpl 2d70d4 <__bss_end__@@Base+0x23049c> │ │ │ │ - blvc 4d70e8 <__bss_end__@@Base+0x4304b0> │ │ │ │ - blvc 217324 <__bss_end__@@Base+0x1706ec> │ │ │ │ - blpl 21736c <__bss_end__@@Base+0x170734> │ │ │ │ - blvs 3d70f4 <__bss_end__@@Base+0x3304bc> │ │ │ │ - blvc 1d74b0 <__bss_end__@@Base+0x130878> │ │ │ │ + blpl 2d705c <__bss_end__@@Base+0x2304bc> │ │ │ │ + blvc 4d7070 <__bss_end__@@Base+0x4304d0> │ │ │ │ + blvc 2172ac <__bss_end__@@Base+0x17070c> │ │ │ │ + blpl 2172f4 <__bss_end__@@Base+0x170754> │ │ │ │ + blvs 3d707c <__bss_end__@@Base+0x3304dc> │ │ │ │ + blvc 1d7438 <__bss_end__@@Base+0x130898> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 1d70b0 <__bss_end__@@Base+0x130478> │ │ │ │ + blvc 1d7038 <__bss_end__@@Base+0x130498> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvs 2570f8 <__bss_end__@@Base+0x1b04c0> │ │ │ │ - blvc 45710c <__bss_end__@@Base+0x3b04d4> │ │ │ │ - blvs 21734c <__bss_end__@@Base+0x170714> │ │ │ │ + blvs 257080 <__bss_end__@@Base+0x1b04e0> │ │ │ │ + blvc 457094 <__bss_end__@@Base+0x3b04f4> │ │ │ │ + blvs 2172d4 <__bss_end__@@Base+0x170734> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blpl 2d7108 <__bss_end__@@Base+0x2304d0> │ │ │ │ - blvc 4d711c <__bss_end__@@Base+0x4304e4> │ │ │ │ - blvc 217358 <__bss_end__@@Base+0x170720> │ │ │ │ - blvs 2173a0 <__bss_end__@@Base+0x170768> │ │ │ │ + blpl 2d7090 <__bss_end__@@Base+0x2304f0> │ │ │ │ + blvc 4d70a4 <__bss_end__@@Base+0x430504> │ │ │ │ + blvc 2172e0 <__bss_end__@@Base+0x170740> │ │ │ │ + blvs 217328 <__bss_end__@@Base+0x170788> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blpl 35711c <__bss_end__@@Base+0x2b04e4> │ │ │ │ - blvc 557130 <__bss_end__@@Base+0x4b04f8> │ │ │ │ - blvc 21736c <__bss_end__@@Base+0x170734> │ │ │ │ - blpl 2173b4 <__bss_end__@@Base+0x17077c> │ │ │ │ - blvs 35713c <__bss_end__@@Base+0x2b0504> │ │ │ │ - blvc 1d74f8 <__bss_end__@@Base+0x1308c0> │ │ │ │ + blpl 3570a4 <__bss_end__@@Base+0x2b0504> │ │ │ │ + blvc 5570b8 <__bss_end__@@Base+0x4b0518> │ │ │ │ + blvc 2172f4 <__bss_end__@@Base+0x170754> │ │ │ │ + blpl 21733c <__bss_end__@@Base+0x17079c> │ │ │ │ + blvs 3570c4 <__bss_end__@@Base+0x2b0524> │ │ │ │ + blvc 1d7480 <__bss_end__@@Base+0x1308e0> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 1570f8 <__bss_end__@@Base+0xb04c0> │ │ │ │ - blvs 45714c <__bss_end__@@Base+0x3b0514> │ │ │ │ + blvc 157080 <__bss_end__@@Base+0xb04e0> │ │ │ │ + blvs 4570d4 <__bss_end__@@Base+0x3b0534> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 2d7144 <__bss_end__@@Base+0x23050c> │ │ │ │ - blvs 217394 <__bss_end__@@Base+0x17075c> │ │ │ │ - blpl 4d715c <__bss_end__@@Base+0x430524> │ │ │ │ + blvc 2d70cc <__bss_end__@@Base+0x23052c> │ │ │ │ + blvs 21731c <__bss_end__@@Base+0x17077c> │ │ │ │ + blpl 4d70e4 <__bss_end__@@Base+0x430544> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 257154 <__bss_end__@@Base+0x1b051c> │ │ │ │ - blvc 2173a0 <__bss_end__@@Base+0x170768> │ │ │ │ - blvc 12173e8 <__bss_end__@@Base+0x11707b0> │ │ │ │ - blvs 857190 <__bss_end__@@Base+0x7b0558> │ │ │ │ - blpl 1d73b4 <__bss_end__@@Base+0x13077c> │ │ │ │ - blvs 3d7178 <__bss_end__@@Base+0x330540> │ │ │ │ - blvc 3d717c <__bss_end__@@Base+0x330544> │ │ │ │ - blvs 2173bc <__bss_end__@@Base+0x170784> │ │ │ │ - blvc 1d753c <__bss_end__@@Base+0x130904> │ │ │ │ + blvc 2570dc <__bss_end__@@Base+0x1b053c> │ │ │ │ + blvc 217328 <__bss_end__@@Base+0x170788> │ │ │ │ + blvc 1217370 <__bss_end__@@Base+0x11707d0> │ │ │ │ + blvs 857118 <__bss_end__@@Base+0x7b0578> │ │ │ │ + blpl 1d733c <__bss_end__@@Base+0x13079c> │ │ │ │ + blvs 3d7100 <__bss_end__@@Base+0x330560> │ │ │ │ + blvc 3d7104 <__bss_end__@@Base+0x330564> │ │ │ │ + blvs 217344 <__bss_end__@@Base+0x1707a4> │ │ │ │ + blvc 1d74c4 <__bss_end__@@Base+0x130924> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 5713c │ │ │ │ - blvs 3d7190 <__bss_end__@@Base+0x330558> │ │ │ │ + blvc 570c4 │ │ │ │ + blvs 3d7118 <__bss_end__@@Base+0x330578> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 357188 <__bss_end__@@Base+0x2b0550> │ │ │ │ - blvs 2173d8 <__bss_end__@@Base+0x1707a0> │ │ │ │ - blpl 5571a0 <__bss_end__@@Base+0x4b0568> │ │ │ │ + blvc 357110 <__bss_end__@@Base+0x2b0570> │ │ │ │ + blvs 217360 <__bss_end__@@Base+0x1707c0> │ │ │ │ + blpl 557128 <__bss_end__@@Base+0x4b0588> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc 1d7198 <__bss_end__@@Base+0x130560> │ │ │ │ - blvc 2173e4 <__bss_end__@@Base+0x1707ac> │ │ │ │ - blvc 121742c <__bss_end__@@Base+0x11707f4> │ │ │ │ - blvs 4171d4 <__bss_end__@@Base+0x37059c> │ │ │ │ - blpl 1d73f8 <__bss_end__@@Base+0x1307c0> │ │ │ │ - blvs 3571bc <__bss_end__@@Base+0x2b0584> │ │ │ │ - blvc 3571c0 <__bss_end__@@Base+0x2b0588> │ │ │ │ - blvs 217400 <__bss_end__@@Base+0x1707c8> │ │ │ │ - blvc 1d7580 <__bss_end__@@Base+0x130948> │ │ │ │ + blvc 1d7120 <__bss_end__@@Base+0x130580> │ │ │ │ + blvc 21736c <__bss_end__@@Base+0x1707cc> │ │ │ │ + blvc 12173b4 <__bss_end__@@Base+0x1170814> │ │ │ │ + blvs 41715c <__bss_end__@@Base+0x3705bc> │ │ │ │ + blpl 1d7380 <__bss_end__@@Base+0x1307e0> │ │ │ │ + blvs 357144 <__bss_end__@@Base+0x2b05a4> │ │ │ │ + blvc 357148 <__bss_end__@@Base+0x2b05a8> │ │ │ │ + blvs 217388 <__bss_end__@@Base+0x1707e8> │ │ │ │ + blvc 1d7508 <__bss_end__@@Base+0x130968> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ - blvc d7180 <__bss_end__@@Base+0x30548> │ │ │ │ + blvc d7108 <__bss_end__@@Base+0x30568> │ │ │ │ ldrdcc pc, [r0], r7 @ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ ldrdne pc, [r0], r7 @ │ │ │ │ movwcs lr, #59841 @ 0xe9c1 │ │ │ │ ldrcc fp, [ip, -r0, lsl #30] │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ andlt r7, r4, r4, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 190c378 <__bss_end__@@Base+0x1865740> │ │ │ │ + bne 190c300 <__bss_end__@@Base+0x1865760> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ addlt fp, r9, r0, lsl #9 │ │ │ │ cdp 15, 11, cr10, cr0, cr0, {0} │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ rsbsvs r7, r8, r2, asr #22 │ │ │ │ - blpl d71d0 <__bss_end__@@Base+0x30598> │ │ │ │ - blvs 1571d4 <__bss_end__@@Base+0xb059c> │ │ │ │ - blvc 1d71d8 <__bss_end__@@Base+0x1305a0> │ │ │ │ + blpl d7158 <__bss_end__@@Base+0x305b8> │ │ │ │ + blvs 15715c <__bss_end__@@Base+0xb05bc> │ │ │ │ + blvc 1d7160 <__bss_end__@@Base+0x1305c0> │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmib r7, {r3, r4, r8, r9, sp}^ │ │ │ │ ldmdavs r9!, {r2, r8, r9, sp}^ │ │ │ │ tstcs sl, #3162112 @ 0x304000 │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs fp!, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ - blvs 25722c <__bss_end__@@Base+0x1b05f4> │ │ │ │ + blvs 2571b4 <__bss_end__@@Base+0x1b0614> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl 2d723c <__bss_end__@@Base+0x230604> │ │ │ │ + blpl 2d71c4 <__bss_end__@@Base+0x230624> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - blvs 1d7250 <__bss_end__@@Base+0x130618> │ │ │ │ - blvc 1d761c <__bss_end__@@Base+0x1309e4> │ │ │ │ + blvs 1d71d8 <__bss_end__@@Base+0x130638> │ │ │ │ + blvc 1d75a4 <__bss_end__@@Base+0x130a04> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs 257260 <__bss_end__@@Base+0x1b0628> │ │ │ │ + blvs 2571e8 <__bss_end__@@Base+0x1b0648> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl 2d7270 <__bss_end__@@Base+0x230638> │ │ │ │ + blpl 2d71f8 <__bss_end__@@Base+0x230658> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl 357284 <__bss_end__@@Base+0x2b064c> │ │ │ │ + blpl 35720c <__bss_end__@@Base+0x2b066c> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - blvs 157298 <__bss_end__@@Base+0xb0660> │ │ │ │ - blvc 1d7664 <__bss_end__@@Base+0x130a2c> │ │ │ │ + blvs 157220 <__bss_end__@@Base+0xb0680> │ │ │ │ + blvc 1d75ec <__bss_end__@@Base+0x130a4c> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvs 2572a8 <__bss_end__@@Base+0x1b0670> │ │ │ │ + blvs 257230 <__bss_end__@@Base+0x1b0690> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blpl 2d72b8 <__bss_end__@@Base+0x230680> │ │ │ │ + blpl 2d7240 <__bss_end__@@Base+0x2306a0> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - vldr d7, [pc, #284] @ 1bd98 │ │ │ │ + vldr d7, [pc, #284] @ 1bd20 │ │ │ │ vmul.f64 d6, d7, d16 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - blvs 1d72d4 <__bss_end__@@Base+0x13069c> │ │ │ │ + blvs 1d725c <__bss_end__@@Base+0x1306bc> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d7, d6, d6 │ │ │ │ vdiv.f64 d6, d5, d7 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 4572a8 <__bss_end__@@Base+0x3b0670> │ │ │ │ + blvc 457230 <__bss_end__@@Base+0x3b0690> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blvc 7572f4 <__bss_end__@@Base+0x6b06bc> │ │ │ │ - blvs 217544 <__bss_end__@@Base+0x17090c> │ │ │ │ + blvc 75727c <__bss_end__@@Base+0x6b06dc> │ │ │ │ + blvs 2174cc <__bss_end__@@Base+0x17092c> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r2, r3, r8, r9, fp, ip, lr}^ │ │ │ │ - blvc 5d7304 <__bss_end__@@Base+0x5306cc> │ │ │ │ - blvc 217550 <__bss_end__@@Base+0x170918> │ │ │ │ - blvc 1217598 <__bss_end__@@Base+0x1170960> │ │ │ │ - blvs 3d7340 <__bss_end__@@Base+0x330708> │ │ │ │ - blpl 1d7564 <__bss_end__@@Base+0x13092c> │ │ │ │ + blvc 5d728c <__bss_end__@@Base+0x5306ec> │ │ │ │ + blvc 2174d8 <__bss_end__@@Base+0x170938> │ │ │ │ + blvc 1217520 <__bss_end__@@Base+0x1170980> │ │ │ │ + blvs 3d72c8 <__bss_end__@@Base+0x330728> │ │ │ │ + blpl 1d74ec <__bss_end__@@Base+0x13094c> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blvc 157320 <__bss_end__@@Base+0xb06e8> │ │ │ │ - blvs 217570 <__bss_end__@@Base+0x170938> │ │ │ │ - blvc 1d76f0 <__bss_end__@@Base+0x130ab8> │ │ │ │ + blvc 1572a8 <__bss_end__@@Base+0xb0708> │ │ │ │ + blvs 2174f8 <__bss_end__@@Base+0x170958> │ │ │ │ + blvc 1d7678 <__bss_end__@@Base+0x130ad8> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r1, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ tstcs r0, #3457024 @ 0x34c000 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ movwcs r2, #4894 @ 0x131e │ │ │ │ @ instruction: 0x37244618 │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ - bne 190c4e0 <__bss_end__@@Base+0x18658a8> │ │ │ │ + bne 190c468 <__bss_end__@@Base+0x18658c8> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ - blhi 1571c0 <__bss_end__@@Base+0xb0588> │ │ │ │ + blhi 157148 <__bss_end__@@Base+0xb05a8> │ │ │ │ svcge 0x0000b09e │ │ │ │ ldceq 1, cr15, [r0], {7} │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - bleq 157338 <__bss_end__@@Base+0xb0700> │ │ │ │ - blne d733c <__bss_end__@@Base+0x30704> │ │ │ │ - blcs 57340 │ │ │ │ - blvc 57384 │ │ │ │ - blvc ff057800 <__bss_end__@@Base+0xfefb0bc8> │ │ │ │ - blx 4578f4 <__bss_end__@@Base+0x3b0cbc> │ │ │ │ + bleq 1572c0 <__bss_end__@@Base+0xb0720> │ │ │ │ + blne d72c4 <__bss_end__@@Base+0x30724> │ │ │ │ + blcs 572c8 │ │ │ │ + blvc 5730c │ │ │ │ + blvc ff057788 <__bss_end__@@Base+0xfefb0be8> │ │ │ │ + blx 45787c <__bss_end__@@Base+0x3b0cdc> │ │ │ │ ldc 5, cr13, [r7, #24] │ │ │ │ @ instruction: 0xeeb17b26 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ and r7, r3, ip, lsl fp │ │ │ │ @ instruction: 0x2326e9d7 │ │ │ │ tstcs ip, #3260416 @ 0x31c000 │ │ │ │ - blvc 1573a8 <__bss_end__@@Base+0xb0770> │ │ │ │ - blvs 2175ec <__bss_end__@@Base+0x1709b4> │ │ │ │ - blvc d73b0 <__bss_end__@@Base+0x30778> │ │ │ │ - blvc 2175f4 <__bss_end__@@Base+0x1709bc> │ │ │ │ - blvc 217634 <__bss_end__@@Base+0x1709fc> │ │ │ │ - bleq 1217820 <__bss_end__@@Base+0x1170be8> │ │ │ │ - stmib r0!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 5d7384 <__bss_end__@@Base+0x53074c> │ │ │ │ - blvs 7573c8 <__bss_end__@@Base+0x6b0790> │ │ │ │ - blvc 573cc │ │ │ │ - blvs 21760c <__bss_end__@@Base+0x1709d4> │ │ │ │ - blpl 9573d4 <__bss_end__@@Base+0x8b079c> │ │ │ │ - blvc 9573d8 <__bss_end__@@Base+0x8b07a0> │ │ │ │ - blpl 217614 <__bss_end__@@Base+0x1709dc> │ │ │ │ - blvc 7573e0 <__bss_end__@@Base+0x6b07a8> │ │ │ │ - blvc 217624 <__bss_end__@@Base+0x1709ec> │ │ │ │ - blvc 1217660 <__bss_end__@@Base+0x1170a28> │ │ │ │ - blpl 1217668 <__bss_end__@@Base+0x1170a30> │ │ │ │ - blvs 9573f0 <__bss_end__@@Base+0x8b07b8> │ │ │ │ - blvc 5d73f4 <__bss_end__@@Base+0x5307bc> │ │ │ │ - blvs 217634 <__bss_end__@@Base+0x1709fc> │ │ │ │ - blvc 1d77b4 <__bss_end__@@Base+0x130b7c> │ │ │ │ - blvc 5573c0 <__bss_end__@@Base+0x4b0788> │ │ │ │ - blvs 757404 <__bss_end__@@Base+0x6b07cc> │ │ │ │ - blvc 57408 │ │ │ │ - blvs 217648 <__bss_end__@@Base+0x170a10> │ │ │ │ - blpl 957410 <__bss_end__@@Base+0x8b07d8> │ │ │ │ - blvc 957414 <__bss_end__@@Base+0x8b07dc> │ │ │ │ - blpl 217650 <__bss_end__@@Base+0x170a18> │ │ │ │ - blvc 75741c <__bss_end__@@Base+0x6b07e4> │ │ │ │ - blvc 217660 <__bss_end__@@Base+0x170a28> │ │ │ │ - blvc 121769c <__bss_end__@@Base+0x1170a64> │ │ │ │ - blpl 2176a4 <__bss_end__@@Base+0x170a6c> │ │ │ │ - blvs 95742c <__bss_end__@@Base+0x8b07f4> │ │ │ │ - blvc 5d7430 <__bss_end__@@Base+0x5307f8> │ │ │ │ - blvs 217670 <__bss_end__@@Base+0x170a38> │ │ │ │ - blvc 1d77f0 <__bss_end__@@Base+0x130bb8> │ │ │ │ - blvc 4d73fc <__bss_end__@@Base+0x4307c4> │ │ │ │ - blvs 557440 <__bss_end__@@Base+0x4b0808> │ │ │ │ - blvc 4d7444 <__bss_end__@@Base+0x43080c> │ │ │ │ - blvc 217684 <__bss_end__@@Base+0x170a4c> │ │ │ │ - blvs 578cc │ │ │ │ - blvc 1d76d0 <__bss_end__@@Base+0x130a98> │ │ │ │ - blvs fef97474 <__bss_end__@@Base+0xfeef083c> │ │ │ │ - blvc 1d7698 <__bss_end__@@Base+0x130a60> │ │ │ │ - blvc 45741c <__bss_end__@@Base+0x3b07e4> │ │ │ │ - blvc 557460 <__bss_end__@@Base+0x4b0828> │ │ │ │ - blvs 2176a4 <__bss_end__@@Base+0x170a6c> │ │ │ │ - blvc 4d7468 <__bss_end__@@Base+0x430830> │ │ │ │ - blvc 2176ac <__bss_end__@@Base+0x170a74> │ │ │ │ - blvc 12176ec <__bss_end__@@Base+0x1170ab4> │ │ │ │ - blvc 2176f4 <__bss_end__@@Base+0x170abc> │ │ │ │ - blvc 3d7438 <__bss_end__@@Base+0x330800> │ │ │ │ - blvc 45747c <__bss_end__@@Base+0x3b0844> │ │ │ │ - blvs 2176c0 <__bss_end__@@Base+0x170a88> │ │ │ │ - blvc 457484 <__bss_end__@@Base+0x3b084c> │ │ │ │ - blvs 2176c4 <__bss_end__@@Base+0x170a8c> │ │ │ │ - blvc 3d748c <__bss_end__@@Base+0x330854> │ │ │ │ - blvc 2176d0 <__bss_end__@@Base+0x170a98> │ │ │ │ - blvc 217710 <__bss_end__@@Base+0x170ad8> │ │ │ │ - blvc 357458 <__bss_end__@@Base+0x2b0820> │ │ │ │ - blvc 35749c <__bss_end__@@Base+0x2b0864> │ │ │ │ - blvc ff057918 <__bss_end__@@Base+0xfefb0ce0> │ │ │ │ - blx 457a0c <__bss_end__@@Base+0x3b0dd4> │ │ │ │ + blvc 157330 <__bss_end__@@Base+0xb0790> │ │ │ │ + blvs 217574 <__bss_end__@@Base+0x1709d4> │ │ │ │ + blvc d7338 <__bss_end__@@Base+0x30798> │ │ │ │ + blvc 21757c <__bss_end__@@Base+0x1709dc> │ │ │ │ + blvc 2175bc <__bss_end__@@Base+0x170a1c> │ │ │ │ + bleq 12177a8 <__bss_end__@@Base+0x1170c08> │ │ │ │ + ldmib r6!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bleq 5d730c <__bss_end__@@Base+0x53076c> │ │ │ │ + blvs 757350 <__bss_end__@@Base+0x6b07b0> │ │ │ │ + blvc 57354 │ │ │ │ + blvs 217594 <__bss_end__@@Base+0x1709f4> │ │ │ │ + blpl 95735c <__bss_end__@@Base+0x8b07bc> │ │ │ │ + blvc 957360 <__bss_end__@@Base+0x8b07c0> │ │ │ │ + blpl 21759c <__bss_end__@@Base+0x1709fc> │ │ │ │ + blvc 757368 <__bss_end__@@Base+0x6b07c8> │ │ │ │ + blvc 2175ac <__bss_end__@@Base+0x170a0c> │ │ │ │ + blvc 12175e8 <__bss_end__@@Base+0x1170a48> │ │ │ │ + blpl 12175f0 <__bss_end__@@Base+0x1170a50> │ │ │ │ + blvs 957378 <__bss_end__@@Base+0x8b07d8> │ │ │ │ + blvc 5d737c <__bss_end__@@Base+0x5307dc> │ │ │ │ + blvs 2175bc <__bss_end__@@Base+0x170a1c> │ │ │ │ + blvc 1d773c <__bss_end__@@Base+0x130b9c> │ │ │ │ + blvc 557348 <__bss_end__@@Base+0x4b07a8> │ │ │ │ + blvs 75738c <__bss_end__@@Base+0x6b07ec> │ │ │ │ + blvc 57390 │ │ │ │ + blvs 2175d0 <__bss_end__@@Base+0x170a30> │ │ │ │ + blpl 957398 <__bss_end__@@Base+0x8b07f8> │ │ │ │ + blvc 95739c <__bss_end__@@Base+0x8b07fc> │ │ │ │ + blpl 2175d8 <__bss_end__@@Base+0x170a38> │ │ │ │ + blvc 7573a4 <__bss_end__@@Base+0x6b0804> │ │ │ │ + blvc 2175e8 <__bss_end__@@Base+0x170a48> │ │ │ │ + blvc 1217624 <__bss_end__@@Base+0x1170a84> │ │ │ │ + blpl 21762c <__bss_end__@@Base+0x170a8c> │ │ │ │ + blvs 9573b4 <__bss_end__@@Base+0x8b0814> │ │ │ │ + blvc 5d73b8 <__bss_end__@@Base+0x530818> │ │ │ │ + blvs 2175f8 <__bss_end__@@Base+0x170a58> │ │ │ │ + blvc 1d7778 <__bss_end__@@Base+0x130bd8> │ │ │ │ + blvc 4d7384 <__bss_end__@@Base+0x4307e4> │ │ │ │ + blvs 5573c8 <__bss_end__@@Base+0x4b0828> │ │ │ │ + blvc 4d73cc <__bss_end__@@Base+0x43082c> │ │ │ │ + blvc 21760c <__bss_end__@@Base+0x170a6c> │ │ │ │ + blvs 57854 │ │ │ │ + blvc 1d7658 <__bss_end__@@Base+0x130ab8> │ │ │ │ + blvs fef973fc <__bss_end__@@Base+0xfeef085c> │ │ │ │ + blvc 1d7620 <__bss_end__@@Base+0x130a80> │ │ │ │ + blvc 4573a4 <__bss_end__@@Base+0x3b0804> │ │ │ │ + blvc 5573e8 <__bss_end__@@Base+0x4b0848> │ │ │ │ + blvs 21762c <__bss_end__@@Base+0x170a8c> │ │ │ │ + blvc 4d73f0 <__bss_end__@@Base+0x430850> │ │ │ │ + blvc 217634 <__bss_end__@@Base+0x170a94> │ │ │ │ + blvc 1217674 <__bss_end__@@Base+0x1170ad4> │ │ │ │ + blvc 21767c <__bss_end__@@Base+0x170adc> │ │ │ │ + blvc 3d73c0 <__bss_end__@@Base+0x330820> │ │ │ │ + blvc 457404 <__bss_end__@@Base+0x3b0864> │ │ │ │ + blvs 217648 <__bss_end__@@Base+0x170aa8> │ │ │ │ + blvc 45740c <__bss_end__@@Base+0x3b086c> │ │ │ │ + blvs 21764c <__bss_end__@@Base+0x170aac> │ │ │ │ + blvc 3d7414 <__bss_end__@@Base+0x330874> │ │ │ │ + blvc 217658 <__bss_end__@@Base+0x170ab8> │ │ │ │ + blvc 217698 <__bss_end__@@Base+0x170af8> │ │ │ │ + blvc 3573e0 <__bss_end__@@Base+0x2b0840> │ │ │ │ + blvc 357424 <__bss_end__@@Base+0x2b0884> │ │ │ │ + blvc ff0578a0 <__bss_end__@@Base+0xfefb0d00> │ │ │ │ + blx 457994 <__bss_end__@@Base+0x3b0df4> │ │ │ │ vldr d13, [r7, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7e70b0c │ │ │ │ - @ instruction: 0xeeb0e96a │ │ │ │ + @ instruction: 0xeeb0e980 │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vadd.f64 d7, d6, d14 │ │ │ │ - vldr d7, [pc, #284] @ 1bf7c │ │ │ │ + vldr d7, [pc, #284] @ 1bf04 │ │ │ │ @ instruction: 0xeeb01ba5 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - @ instruction: 0xeeb0eb84 │ │ │ │ + @ instruction: 0xeeb0eb8e │ │ │ │ vldr d8, [r7, #256] @ 0x100 │ │ │ │ @ instruction: 0xf7e70b0c │ │ │ │ - @ instruction: 0xeeb0e958 │ │ │ │ + @ instruction: 0xeeb0e96e │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vadd.f64 d7, d6, d14 │ │ │ │ - vldr d7, [pc, #28] @ 1bea0 │ │ │ │ + vldr d7, [pc, #28] @ 1be28 │ │ │ │ vmov.32 r1, d16[1] │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ vmov.u16 lr, d0[3] │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ eors r7, r1, sl, lsl fp │ │ │ │ - blvc 4574fc <__bss_end__@@Base+0x3b08c4> │ │ │ │ - blvc 1217968 <__bss_end__@@Base+0x1170d30> │ │ │ │ - bleq 1217968 <__bss_end__@@Base+0x1170d30> │ │ │ │ - ldmdb ip!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1057970 <__bss_end__@@Base+0xfb0d38> │ │ │ │ - blhi 217790 <__bss_end__@@Base+0x170b58> │ │ │ │ - blvc 457514 <__bss_end__@@Base+0x3b08dc> │ │ │ │ - blvc 1217980 <__bss_end__@@Base+0x1170d48> │ │ │ │ - bleq 1217980 <__bss_end__@@Base+0x1170d48> │ │ │ │ - ldmdb r0!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 1057988 <__bss_end__@@Base+0xfb0d50> │ │ │ │ - blvc 457528 <__bss_end__@@Base+0x3b08f0> │ │ │ │ - blvc 217768 <__bss_end__@@Base+0x170b30> │ │ │ │ - blvs 3d7530 <__bss_end__@@Base+0x3308f8> │ │ │ │ - blpl 2178f0 <__bss_end__@@Base+0x170cb8> │ │ │ │ - bleq 119799c <__bss_end__@@Base+0x10f0d64> │ │ │ │ - stmib ip, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 10579a4 <__bss_end__@@Base+0xfb0d6c> │ │ │ │ - blpl 2579a8 <__bss_end__@@Base+0x1b0d70> │ │ │ │ - blvc 197904 <__bss_end__@@Base+0xf0ccc> │ │ │ │ - bleq 12179b0 <__bss_end__@@Base+0x1170d78> │ │ │ │ - ldmib r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 10579b8 <__bss_end__@@Base+0xfb0d80> │ │ │ │ - blvc 21779c <__bss_end__@@Base+0x170b64> │ │ │ │ - blvc 6d751c <__bss_end__@@Base+0x6308e4> │ │ │ │ - blvc 6d7560 <__bss_end__@@Base+0x630928> │ │ │ │ - blvs 2177a4 <__bss_end__@@Base+0x170b6c> │ │ │ │ - blvc 457568 <__bss_end__@@Base+0x3b0930> │ │ │ │ - blvc ff2179d0 <__bss_end__@@Base+0xff170d98> │ │ │ │ - blvs ff2179e4 <__bss_end__@@Base+0xff170dac> │ │ │ │ - blx 457adc <__bss_end__@@Base+0x3b0ea4> │ │ │ │ + blvc 457484 <__bss_end__@@Base+0x3b08e4> │ │ │ │ + blvc 12178f0 <__bss_end__@@Base+0x1170d50> │ │ │ │ + bleq 12178f0 <__bss_end__@@Base+0x1170d50> │ │ │ │ + ldmdb r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 10578f8 <__bss_end__@@Base+0xfb0d58> │ │ │ │ + blhi 217718 <__bss_end__@@Base+0x170b78> │ │ │ │ + blvc 45749c <__bss_end__@@Base+0x3b08fc> │ │ │ │ + blvc 1217908 <__bss_end__@@Base+0x1170d68> │ │ │ │ + bleq 1217908 <__bss_end__@@Base+0x1170d68> │ │ │ │ + stmdb r6, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 1057910 <__bss_end__@@Base+0xfb0d70> │ │ │ │ + blvc 4574b0 <__bss_end__@@Base+0x3b0910> │ │ │ │ + blvc 2176f0 <__bss_end__@@Base+0x170b50> │ │ │ │ + blvs 3d74b8 <__bss_end__@@Base+0x330918> │ │ │ │ + blpl 217878 <__bss_end__@@Base+0x170cd8> │ │ │ │ + bleq 1197924 <__bss_end__@@Base+0x10f0d84> │ │ │ │ + stmib r4!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 105792c <__bss_end__@@Base+0xfb0d8c> │ │ │ │ + blpl 257930 <__bss_end__@@Base+0x1b0d90> │ │ │ │ + blvc 19788c <__bss_end__@@Base+0xf0cec> │ │ │ │ + bleq 1217938 <__bss_end__@@Base+0x1170d98> │ │ │ │ + stmib r8!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 1057940 <__bss_end__@@Base+0xfb0da0> │ │ │ │ + blvc 217724 <__bss_end__@@Base+0x170b84> │ │ │ │ + blvc 6d74a4 <__bss_end__@@Base+0x630904> │ │ │ │ + blvc 6d74e8 <__bss_end__@@Base+0x630948> │ │ │ │ + blvs 21772c <__bss_end__@@Base+0x170b8c> │ │ │ │ + blvc 4574f0 <__bss_end__@@Base+0x3b0950> │ │ │ │ + blvc ff217958 <__bss_end__@@Base+0xff170db8> │ │ │ │ + blvs ff21796c <__bss_end__@@Base+0xff170dcc> │ │ │ │ + blx 457a64 <__bss_end__@@Base+0x3b0ec4> │ │ │ │ ldc 5, cr13, [r7, #100] @ 0x64 │ │ │ │ vmov.32 d7[1], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ @@ -25163,15 +25158,15 @@ │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #104] @ 0x68 │ │ │ │ vmov.32 d7[1], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - cdp 8, 11, cr14, cr0, cr0, {7} │ │ │ │ + mrc 8, 5, lr, cr0, cr6, {7} │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vmov.f64 d6, #7 @ 0x40380000 2.875 │ │ │ │ vdiv.f64 d5, d6, d0 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ vldr d7, [r7, #40] @ 0x28 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ @@ -25184,15 +25179,15 @@ │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.32 r7, d5[1] │ │ │ │ @ instruction: 0xee845b47 │ │ │ │ vadd.f64 d7, d6, d5 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e70b47 │ │ │ │ - mrc 8, 5, lr, cr0, cr6, {5} │ │ │ │ + cdp 8, 11, cr14, cr0, cr12, {6} │ │ │ │ vldr d6, [r7, #256] @ 0x100 │ │ │ │ vadd.f64 d7, d6, d10 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ vldr d7, [r7, #32] │ │ │ │ vldr d6, [r7, #144] @ 0x90 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ @@ -25201,79 +25196,79 @@ │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmul.f64 d7, d5, d8 │ │ │ │ vdiv.f64 d7, d6, d7 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e70b45 │ │ │ │ - stc 8, cr14, [r7, #736] @ 0x2e0 │ │ │ │ + stc 8, cr14, [r7, #824] @ 0x338 │ │ │ │ vldr d0, [r7, #24] │ │ │ │ - vldr d7, [pc, #24] @ 1c020 │ │ │ │ + vldr d7, [pc, #24] @ 1bfa8 │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ @ instruction: 0xf8d77b06 │ │ │ │ stc 0, cr3, [r3, #768] @ 0x300 │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vldr d6, [r7, #144] @ 0x90 │ │ │ │ vmul.f64 d7, d6, d8 │ │ │ │ vldr d7, [r7, #28] │ │ │ │ vmov.32 r6, d6[1] │ │ │ │ vldr d8, [r7, #284] @ 0x11c │ │ │ │ @ instruction: 0xf7e70b06 │ │ │ │ - mrc 8, 5, lr, cr0, cr2, {7} │ │ │ │ + @ instruction: 0xeeb0e90a │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ vldr d8, [r7, #28] │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ vldr d9, [r7, #284] @ 0x11c │ │ │ │ @ instruction: 0xf7e70b06 │ │ │ │ - @ instruction: 0xeeb0ea38 │ │ │ │ + vmov.f32 s28, s16 │ │ │ │ vnmul.f64 d7, d9, d0 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ @ instruction: 0xf8d77b07 │ │ │ │ stc 0, cr3, [r3, #768] @ 0x300 │ │ │ │ vldr d7, [r7, #16] │ │ │ │ vldr d1, [r7, #16] │ │ │ │ @ instruction: 0xf7e70b02 │ │ │ │ - @ instruction: 0xed87e9c4 │ │ │ │ + @ instruction: 0xed87e9d4 │ │ │ │ vldr d0, [r7, #96] @ 0x60 │ │ │ │ vmov.32 r7, d5[1] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [r7, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 6576e0 <__bss_end__@@Base+0x5b0aa8> │ │ │ │ - blvs 817704 <__bss_end__@@Base+0x770acc> │ │ │ │ - blvc 1d7968 <__bss_end__@@Base+0x130d30> │ │ │ │ - blvc 6576ac <__bss_end__@@Base+0x5b0a74> │ │ │ │ - blvc 6576f0 <__bss_end__@@Base+0x5b0ab8> │ │ │ │ - blvs 697714 <__bss_end__@@Base+0x5f0adc> │ │ │ │ - blvc 1d7938 <__bss_end__@@Base+0x130d00> │ │ │ │ + blvc 657668 <__bss_end__@@Base+0x5b0ac8> │ │ │ │ + blvs 81768c <__bss_end__@@Base+0x770aec> │ │ │ │ + blvc 1d78f0 <__bss_end__@@Base+0x130d50> │ │ │ │ + blvc 657634 <__bss_end__@@Base+0x5b0a94> │ │ │ │ + blvc 657678 <__bss_end__@@Base+0x5b0ad8> │ │ │ │ + blvs 69769c <__bss_end__@@Base+0x5f0afc> │ │ │ │ + blvc 1d78c0 <__bss_end__@@Base+0x130d20> │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ - blvc 576b0 │ │ │ │ + blvc 57638 │ │ │ │ @ instruction: 0xf8d7e00b │ │ │ │ ldc 0, cr3, [r3, #768] @ 0x300 │ │ │ │ - vldr d7, [pc] @ 1c0b0 │ │ │ │ + vldr d7, [pc] @ 1c038 │ │ │ │ vmov.32 r6, d7[1] │ │ │ │ @ instruction: 0xf8d77b46 │ │ │ │ stc 0, cr3, [r3, #768] @ 0x300 │ │ │ │ @ instruction: 0xf8d77b00 │ │ │ │ ldc 0, cr3, [r3, #768] @ 0x300 │ │ │ │ - vldr d7, [pc] @ 1c0c8 │ │ │ │ + vldr d7, [pc] @ 1c050 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstmiale r8!, {s31-s46} │ │ │ │ svclt 0x0000bf00 │ │ │ │ @ instruction: 0x46bd3778 │ │ │ │ - blhi 1573d4 <__bss_end__@@Base+0xb079c> │ │ │ │ + blhi 15735c <__bss_end__@@Base+0xb07bc> │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ svccc 0x00f55555 │ │ │ │ ldrbpl r5, [r5, #-1365] @ 0xfffffaab │ │ │ │ svccc 0x00d55555 │ │ │ │ - bne 190c8e0 <__bss_end__@@Base+0x1865ca8> │ │ │ │ + bne 190c868 <__bss_end__@@Base+0x1865cc8> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi r8, r6, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ @@ -25303,38 +25298,38 @@ │ │ │ │ svcge 0x0000b093 │ │ │ │ eorsvs r6, r9, r8, ror r0 │ │ │ │ ldrbtvs r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ ldrtvs r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ tstle sl, r0, lsl #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bcc fe4579b4 <__bss_end__@@Base+0xfe3b0d7c> │ │ │ │ - blvc ffa17c7c <__bss_end__@@Base+0xff971044> │ │ │ │ + bcc fe45793c <__bss_end__@@Base+0xfe3b0d9c> │ │ │ │ + blvc ffa17c04 <__bss_end__@@Base+0xff971064> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ movwcs r7, #6916 @ 0x1b04 │ │ │ │ ldmdavs fp!, {r1, r2, r6, r7, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003681b │ │ │ │ - blcs 1cdbc │ │ │ │ + blcs 1cd44 │ │ │ │ ldmdavs fp!, {r4, r8, ip, lr, pc}^ │ │ │ │ vtst.8 d22, d8, d10 │ │ │ │ vorr.i32 d21, #24320 @ 0x00005f00 │ │ │ │ - blx fe0e116e <__bss_end__@@Base+0xfe03a536> │ │ │ │ + blx fe0e10f6 <__bss_end__@@Base+0xfe03a556> │ │ │ │ cmpne r9, r2, lsl #6 │ │ │ │ - bne ff2e2114 <__bss_end__@@Base+0xff23b4dc> │ │ │ │ - blx 6475e <__bss_start@@Base+0x96be> │ │ │ │ - bne ff518ddc <__bss_end__@@Base+0xff4721a4> │ │ │ │ + bne ff2e209c <__bss_end__@@Base+0xff23b4fc> │ │ │ │ + blx 646e6 <__bss_start@@Base+0x96de> │ │ │ │ + bne ff518d64 <__bss_end__@@Base+0xff4721c4> │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ mvnne pc, #1342177292 @ 0x5000000c │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d311d9 │ │ │ │ vst1.64 {d17-d18}, [pc], fp │ │ │ │ - blx 78912 <__bss_start@@Base+0x1d872> │ │ │ │ - bne ff518e00 <__bss_end__@@Base+0xff4721c8> │ │ │ │ + blx 7889a <__bss_start@@Base+0x1d892> │ │ │ │ + bne ff518d88 <__bss_end__@@Base+0xff4721e8> │ │ │ │ tstle r1, r0, lsl #22 │ │ │ │ ldrtvs r2, [fp], #-769 @ 0xfffffcff │ │ │ │ adcsvs r2, fp, r0, lsl #6 │ │ │ │ rscsvs r2, fp, pc, lsl r3 │ │ │ │ tstcc ip, #15104 @ 0x3b00 │ │ │ │ tstcs pc, #-1073741810 @ 0xc000000e │ │ │ │ tstcs lr, #-1073741794 @ 0xc000001e │ │ │ │ @@ -25343,115 +25338,115 @@ │ │ │ │ tstcs pc, #-1342177277 @ 0xb0000003 │ │ │ │ tstcs pc, #-1342177273 @ 0xb0000007 │ │ │ │ tstcs lr, #-1342177269 @ 0xb000000b │ │ │ │ tstcs pc, #-1342177265 @ 0xb000000f │ │ │ │ tstcs lr, #-335544320 @ 0xec000000 │ │ │ │ tstcs pc, #-335544319 @ 0xec000001 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r7, r8, r9, sp, lr}^ │ │ │ │ - blcs 363a4 │ │ │ │ + blcs 3632c │ │ │ │ ldmdavs fp!, {r0, r1, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - blcs 3363ac <__bss_end__@@Base+0x28f774> │ │ │ │ + blcs 336334 <__bss_end__@@Base+0x28f794> │ │ │ │ ldmdavs sl!, {r1, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ ldrbtmi r4, [fp], #-2879 @ 0xfffff4c1 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ ldrmi r2, [sl], -r2, asr #6 │ │ │ │ - svc 0x00ecf7e6 │ │ │ │ + stmda r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsb r2, sp, r0, lsl #6 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ vstrle d2, [sl, #-0] │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ movtcc r0, #32923 @ 0x809b │ │ │ │ @ instruction: 0xf853443b │ │ │ │ addsmi r3, sl, #64, 24 @ 0x4000 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r5, r8, sl, fp, ip, lr, pc}^ │ │ │ │ ldmdavs fp!, {r0, r3, r4, r6, fp, sp, lr}^ │ │ │ │ addseq r6, fp, fp, asr r8 │ │ │ │ ldrtmi r3, [fp], #-840 @ 0xfffffcb8 │ │ │ │ mcrrcc 8, 5, pc, r0, cr3 @ │ │ │ │ - blmi bedaf4 <__bss_end__@@Base+0xb46ebc> │ │ │ │ + blmi beda7c <__bss_end__@@Base+0xb46edc> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - ldmda lr, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bmi b76384 <__bss_end__@@Base+0xacf74c> │ │ │ │ + ldmda r6!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bmi b7630c <__bss_end__@@Base+0xacf76c> │ │ │ │ @ instruction: 0x4614447a │ │ │ │ @ instruction: 0xf104469c │ │ │ │ strbtmi r0, [r5], -r0, lsr #28 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr6, {1} │ │ │ │ rsbvs r6, r9, r8, lsr #32 │ │ │ │ rscvs r6, fp, sl, lsr #1 │ │ │ │ @ instruction: 0xf10c3410 │ │ │ │ ldrbmi r0, [r4, #-3088]! @ 0xfffff3f0 │ │ │ │ @ instruction: 0x4663d1f3 │ │ │ │ ldmdavs r0, {r1, r5, r9, sl, lr} │ │ │ │ movwcs r6, #24 │ │ │ │ movwcs lr, #4150 @ 0x1036 │ │ │ │ strd r6, [ip], -fp │ │ │ │ - blcc 772bc <__bss_start@@Base+0x1c21c> │ │ │ │ + blcc 77244 <__bss_start@@Base+0x1c23c> │ │ │ │ movtcc r0, #32923 @ 0x809b │ │ │ │ @ instruction: 0xf853443b │ │ │ │ ldclvs 12, cr3, [sl], #-256 @ 0xffffff00 │ │ │ │ ldrbtvs r4, [fp], #-1043 @ 0xfffffbed │ │ │ │ movwcc r6, #7163 @ 0x1bfb │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sp, lr}^ │ │ │ │ - blvs ffeb6458 <__bss_end__@@Base+0xffe0f820> │ │ │ │ + blvs ffeb63e0 <__bss_end__@@Base+0xffe0f840> │ │ │ │ stclle 2, cr4, [sp, #616]! @ 0x268 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ ldrmi r6, [r3], #-3194 @ 0xfffff386 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, sl, sp, lr}^ │ │ │ │ mcr 8, 0, r6, cr7, cr11, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c7b6be7 │ │ │ │ vmla.f64 d3, d7, d1 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c3b4be7 │ │ │ │ - bcc fe457b34 <__bss_end__@@Base+0xfe3b0efc> │ │ │ │ - blvc ffa17dfc <__bss_end__@@Base+0xff9711c4> │ │ │ │ - blpl 21799c <__bss_end__@@Base+0x170d64> │ │ │ │ - blpl 197c00 <__bss_end__@@Base+0xf0fc8> │ │ │ │ - blvc 197d38 <__bss_end__@@Base+0xf1100> │ │ │ │ - blvc 217c04 <__bss_end__@@Base+0x170fcc> │ │ │ │ + bcc fe457abc <__bss_end__@@Base+0xfe3b0f1c> │ │ │ │ + blvc ffa17d84 <__bss_end__@@Base+0xff9711e4> │ │ │ │ + blpl 217924 <__bss_end__@@Base+0x170d84> │ │ │ │ + blpl 197b88 <__bss_end__@@Base+0xf0fe8> │ │ │ │ + blvc 197cc0 <__bss_end__@@Base+0xf1120> │ │ │ │ + blvc 217b8c <__bss_end__@@Base+0x170fec> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ movwcs r7, #6916 @ 0x1b04 │ │ │ │ smlaldcc r4, ip, r8, r6 │ │ │ │ ldcllt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi sp, r6, r0 │ │ │ │ - andeq r9, r3, r6, ror #22 │ │ │ │ - andeq r9, r3, r4, ror #22 │ │ │ │ - andeq r9, r3, r0, lsl #23 │ │ │ │ + ldrdeq r9, [r3], -lr │ │ │ │ + ldrdeq r9, [r3], -ip │ │ │ │ + strdeq r9, [r3], -r8 │ │ │ │ addslt fp, ip, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ rsbsvs r0, r8, r2, lsl #22 │ │ │ │ ldmib r7, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ stmib r7, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1072318 │ │ │ │ eorcs r0, r4, #48, 6 @ 0xc0000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 7, 8, cr15, cr10, cr6, {7} │ │ │ │ + cdp 7, 10, cr15, cr0, cr6, {7} │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf7e64618 │ │ │ │ - ldmdavs fp!, {r2, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ - blcs f6578 <__bss_end__@@Base+0x4f940> │ │ │ │ + blcs f6500 <__bss_end__@@Base+0x4f960> │ │ │ │ andscs sp, r5, r2, lsl #26 │ │ │ │ stc2 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ ldrbtvs r2, [fp], r0, lsl #6 │ │ │ │ ldc 0, cr14, [r7, #584] @ 0x248 │ │ │ │ vmov.u8 r7, d13[4] │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0x6efb2a90 │ │ │ │ cmncc r0, #155 @ 0x9b │ │ │ │ @ instruction: 0xf843443b │ │ │ │ mrcvs 12, 7, r2, cr11, cr12, {0} │ │ │ │ andsle r2, r9, r2, lsl #22 │ │ │ │ - blcs b7fa8 <__bss_end__@@Base+0x11370> │ │ │ │ + blcs b7f30 <__bss_end__@@Base+0x11390> │ │ │ │ mrcvs 12, 7, sp, cr11, cr14, {0} │ │ │ │ andle r2, r3, r0, lsl #22 │ │ │ │ - blcs 77fb4 <__bss_start@@Base+0x1cf14> │ │ │ │ + blcs 77f3c <__bss_start@@Base+0x1cf34> │ │ │ │ ands sp, r7, r8 │ │ │ │ andseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ movtpl pc, #16966 @ 0x4246 @ │ │ │ │ msreq SPSR_sxc, #192, 4 │ │ │ │ and r6, pc, r3, lsl r0 @ │ │ │ │ andseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ movtne pc, #54854 @ 0xd646 @ │ │ │ │ @@ -25460,36 +25455,36 @@ │ │ │ │ andseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ cmpppl r3, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq SPSR_xc, #192, 4 │ │ │ │ svclt 0x00006013 │ │ │ │ @ instruction: 0x009b6efb │ │ │ │ ldrtmi r3, [fp], #-880 @ 0xfffffc90 │ │ │ │ ldccc 8, cr15, [ip], {83} @ 0x53 │ │ │ │ - bcc fe457c28 <__bss_end__@@Base+0xfe3b0ff0> │ │ │ │ - blvc ffa17ef0 <__bss_end__@@Base+0xff9712b8> │ │ │ │ - blvs 657a70 <__bss_end__@@Base+0x5b0e38> │ │ │ │ - blvc 1217cf0 <__bss_end__@@Base+0x11710b8> │ │ │ │ - blvs bd7a98 <__bss_end__@@Base+0xb30e60> │ │ │ │ - blvc 1d7cbc <__bss_end__@@Base+0x131084> │ │ │ │ - blvc 657a40 <__bss_end__@@Base+0x5b0e08> │ │ │ │ - blcc 76614 <__bss_start@@Base+0x1b574> │ │ │ │ + bcc fe457bb0 <__bss_end__@@Base+0xfe3b1010> │ │ │ │ + blvc ffa17e78 <__bss_end__@@Base+0xff9712d8> │ │ │ │ + blvs 6579f8 <__bss_end__@@Base+0x5b0e58> │ │ │ │ + blvc 1217c78 <__bss_end__@@Base+0x11710d8> │ │ │ │ + blvs bd7a20 <__bss_end__@@Base+0xb30e80> │ │ │ │ + blvc 1d7c44 <__bss_end__@@Base+0x1310a4> │ │ │ │ + blvc 6579c8 <__bss_end__@@Base+0x5b0e28> │ │ │ │ + blcc 7659c <__bss_start@@Base+0x1b594> │ │ │ │ addsmi r6, sl, #4000 @ 0xfa0 │ │ │ │ ldc 1, cr13, [r7, #88] @ 0x58 │ │ │ │ vmov.32 r7, d3[1] │ │ │ │ vmov.f64 d6, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ - blle 39ac80 <__bss_end__@@Base+0x2f4048> │ │ │ │ + blle 39ac08 <__bss_end__@@Base+0x2f4068> │ │ │ │ @ instruction: 0x009b6efb │ │ │ │ ldrtmi r3, [fp], #-880 @ 0xfffffc90 │ │ │ │ ldccc 8, cr15, [ip], {83} @ 0x53 │ │ │ │ mrcvs 12, 7, r1, cr11, cr10, {2} │ │ │ │ cmncc r0, #155 @ 0x9b │ │ │ │ @ instruction: 0xf843443b │ │ │ │ ands r2, sl, ip, lsl ip │ │ │ │ - blcc 7664c <__bss_start@@Base+0x1b5ac> │ │ │ │ + blcc 765d4 <__bss_start@@Base+0x1b5cc> │ │ │ │ addsmi r6, sl, #4000 @ 0xfa0 │ │ │ │ ldc 1, cr13, [r7, #84] @ 0x54 │ │ │ │ vmov.32 r7, d11[1] │ │ │ │ vmov.f64 d6, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ stmdale ip, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x009b6efb │ │ │ │ @@ -25501,351 +25496,351 @@ │ │ │ │ mrcvs 12, 7, r2, cr11, cr12, {0} │ │ │ │ cmncc r0, #155 @ 0x9b │ │ │ │ @ instruction: 0xf853443b │ │ │ │ @ instruction: 0xf1072c1c │ │ │ │ @ instruction: 0xf1070310 │ │ │ │ stmdbmi sp, {r4, r5} │ │ │ │ @ instruction: 0xf7e74479 │ │ │ │ - @ instruction: 0xf107e8aa │ │ │ │ + @ instruction: 0xf107e8b4 │ │ │ │ @ instruction: 0x46190330 │ │ │ │ @ instruction: 0xf7e66838 │ │ │ │ - mrcvs 15, 7, lr, cr11, cr8, {5} │ │ │ │ + cdpvs 15, 15, cr14, cr11, cr8, {6} │ │ │ │ ldrbtvs r3, [fp], r1, lsl #6 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf6ff429a │ │ │ │ svclt 0x0000af68 │ │ │ │ ldrbcc fp, [r0, -r0, lsl #30]! │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - muleq r3, r4, r9 │ │ │ │ + andeq r9, r3, ip, lsl #18 │ │ │ │ addlt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r2, lsl #30 │ │ │ │ movwcs r6, #4153 @ 0x1039 │ │ │ │ movwcs r6, #507 @ 0x1fb │ │ │ │ @ instruction: 0xf10761bb │ │ │ │ @ instruction: 0xf1070110 │ │ │ │ @ instruction: 0xf107020c │ │ │ │ movwls r0, #788 @ 0x314 │ │ │ │ stmdbmi sl!, {r0, r1, r3, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - stcl 7, cr15, [lr, #-920] @ 0xfffffc68 │ │ │ │ + stcl 7, cr15, [r2, #-920]! @ 0xfffffc68 │ │ │ │ ldmibvs fp!, {r3, r4, r5, r7, r8, sp, lr} │ │ │ │ andle r2, ip, r3, lsl #22 │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strmi r9, [fp], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2338 @ 0xfffff6de │ │ │ │ @ instruction: 0xf7e66878 │ │ │ │ - ldmvs fp!, {r1, r2, r3, r4, r5, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - ble a7134 <__bss_end__@@Base+0x4fc> │ │ │ │ + ldmvs fp!, {r1, r4, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ble a70bc <__bss_end__@@Base+0x51c> │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ - blx b6d2a <__bss_end__@@Base+0x100f2> │ │ │ │ + blx b6cb2 <__bss_end__@@Base+0x10112> │ │ │ │ rscsvs pc, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xee0769fb │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ ldmvs fp!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - bcc fe457d70 <__bss_end__@@Base+0xfe3b1138> │ │ │ │ - blpl ffa18038 <__bss_end__@@Base+0xff971400> │ │ │ │ + bcc fe457cf8 <__bss_end__@@Base+0xfe3b1158> │ │ │ │ + blpl ffa17fc0 <__bss_end__@@Base+0xff971420> │ │ │ │ @ instruction: 0xee07693b │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ - vldr d4, [pc, #924] @ 1c900 │ │ │ │ + vldr d4, [pc, #924] @ 1c888 │ │ │ │ vdiv.f64 d3, d4, d14 │ │ │ │ vadd.f64 d7, d5, d3 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - bcc fe457d90 <__bss_end__@@Base+0xfe3b1158> │ │ │ │ - blmi ffa18058 <__bss_end__@@Base+0xff971420> │ │ │ │ - blcc 2d7bf8 <__bss_end__@@Base+0x230fc0> │ │ │ │ - blvc 117f90 <__bss_end__@@Base+0x71358> │ │ │ │ - blvc 217e58 <__bss_end__@@Base+0x171220> │ │ │ │ - blvc 217e20 <__bss_end__@@Base+0x1711e8> │ │ │ │ + bcc fe457d18 <__bss_end__@@Base+0xfe3b1178> │ │ │ │ + blmi ffa17fe0 <__bss_end__@@Base+0xff971440> │ │ │ │ + blcc 2d7b80 <__bss_end__@@Base+0x230fe0> │ │ │ │ + blvc 117f18 <__bss_end__@@Base+0x71378> │ │ │ │ + blvc 217de0 <__bss_end__@@Base+0x171240> │ │ │ │ + blvc 217da8 <__bss_end__@@Base+0x171208> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ svclt 0x00007b00 │ │ │ │ ldrtmi r3, [sp], r0, lsr #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ - andeq r5, r3, ip, lsl #2 │ │ │ │ - andeq r4, r3, lr, lsr sl │ │ │ │ + andeq r5, r3, r4, lsl #1 │ │ │ │ + @ instruction: 0x000349b6 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ - blhi d7a70 <__bss_end__@@Base+0x30e38> │ │ │ │ + blhi d79f8 <__bss_end__@@Base+0x30e58> │ │ │ │ svcge 0x0000b090 │ │ │ │ mrrceq 1, 0, pc, r0, cr7 @ │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - blvc 557c28 <__bss_end__@@Base+0x4b0ff0> │ │ │ │ - blvs fee17c4c <__bss_end__@@Base+0xfed71014> │ │ │ │ - blvc 1d7e70 <__bss_end__@@Base+0x131238> │ │ │ │ - bleq 1218098 <__bss_end__@@Base+0x1171460> │ │ │ │ - cdp 7, 1, cr15, cr12, cr6, {7} │ │ │ │ - blhi 10580a0 <__bss_end__@@Base+0xfb1468> │ │ │ │ - blvc 557c40 <__bss_end__@@Base+0x4b1008> │ │ │ │ - blvs fec97c64 <__bss_end__@@Base+0xfebf102c> │ │ │ │ - blvc 1d7e88 <__bss_end__@@Base+0x131250> │ │ │ │ - bleq 12180b0 <__bss_end__@@Base+0x1171478> │ │ │ │ - cdp 7, 1, cr15, cr0, cr6, {7} │ │ │ │ - blvc 10580b8 <__bss_end__@@Base+0xfb1480> │ │ │ │ - blvc 217e9c <__bss_end__@@Base+0x171264> │ │ │ │ - blvc 3d7c1c <__bss_end__@@Base+0x330fe4> │ │ │ │ - blvc 5d7c60 <__bss_end__@@Base+0x531028> │ │ │ │ - blvs fea97c84 <__bss_end__@@Base+0xfe9f104c> │ │ │ │ - blvc 1d7ea8 <__bss_end__@@Base+0x131270> │ │ │ │ - bleq 12180d0 <__bss_end__@@Base+0x1171498> │ │ │ │ - cdp 7, 0, cr15, cr0, cr6, {7} │ │ │ │ - blhi 10580d8 <__bss_end__@@Base+0xfb14a0> │ │ │ │ - blvc 5d7c78 <__bss_end__@@Base+0x531040> │ │ │ │ - blvs fe917c9c <__bss_end__@@Base+0xfe871064> │ │ │ │ - blvc 1d7ec0 <__bss_end__@@Base+0x131288> │ │ │ │ - bleq 12180e8 <__bss_end__@@Base+0x11714b0> │ │ │ │ - ldcl 7, cr15, [r4, #920]! @ 0x398 │ │ │ │ - blvc 10580f0 <__bss_end__@@Base+0xfb14b8> │ │ │ │ - blvc 217ed4 <__bss_end__@@Base+0x17129c> │ │ │ │ - blvc 357c54 <__bss_end__@@Base+0x2b101c> │ │ │ │ - blvc 557c98 <__bss_end__@@Base+0x4b1060> │ │ │ │ - blvs fe717cbc <__bss_end__@@Base+0xfe671084> │ │ │ │ - blvc 1d7ee0 <__bss_end__@@Base+0x1312a8> │ │ │ │ - bleq 1218108 <__bss_end__@@Base+0x11714d0> │ │ │ │ - svc 0x0038f7e6 │ │ │ │ - blhi 1058110 <__bss_end__@@Base+0xfb14d8> │ │ │ │ - blvc 557cb0 <__bss_end__@@Base+0x4b1078> │ │ │ │ - blvs fe597cd4 <__bss_end__@@Base+0xfe4f109c> │ │ │ │ - blvc 1d7ef8 <__bss_end__@@Base+0x1312c0> │ │ │ │ - bleq 1218120 <__bss_end__@@Base+0x11714e8> │ │ │ │ + blvc 557bb0 <__bss_end__@@Base+0x4b1010> │ │ │ │ + blvs fee17bd4 <__bss_end__@@Base+0xfed71034> │ │ │ │ + blvc 1d7df8 <__bss_end__@@Base+0x131258> │ │ │ │ + bleq 1218020 <__bss_end__@@Base+0x1171480> │ │ │ │ + cdp 7, 3, cr15, cr4, cr6, {7} │ │ │ │ + blhi 1058028 <__bss_end__@@Base+0xfb1488> │ │ │ │ + blvc 557bc8 <__bss_end__@@Base+0x4b1028> │ │ │ │ + blvs fec97bec <__bss_end__@@Base+0xfebf104c> │ │ │ │ + blvc 1d7e10 <__bss_end__@@Base+0x131270> │ │ │ │ + bleq 1218038 <__bss_end__@@Base+0x1171498> │ │ │ │ + cdp 7, 2, cr15, cr8, cr6, {7} │ │ │ │ + blvc 1058040 <__bss_end__@@Base+0xfb14a0> │ │ │ │ + blvc 217e24 <__bss_end__@@Base+0x171284> │ │ │ │ + blvc 3d7ba4 <__bss_end__@@Base+0x331004> │ │ │ │ + blvc 5d7be8 <__bss_end__@@Base+0x531048> │ │ │ │ + blvs fea97c0c <__bss_end__@@Base+0xfe9f106c> │ │ │ │ + blvc 1d7e30 <__bss_end__@@Base+0x131290> │ │ │ │ + bleq 1218058 <__bss_end__@@Base+0x11714b8> │ │ │ │ + cdp 7, 1, cr15, cr8, cr6, {7} │ │ │ │ + blhi 1058060 <__bss_end__@@Base+0xfb14c0> │ │ │ │ + blvc 5d7c00 <__bss_end__@@Base+0x531060> │ │ │ │ + blvs fe917c24 <__bss_end__@@Base+0xfe871084> │ │ │ │ + blvc 1d7e48 <__bss_end__@@Base+0x1312a8> │ │ │ │ + bleq 1218070 <__bss_end__@@Base+0x11714d0> │ │ │ │ + cdp 7, 0, cr15, cr12, cr6, {7} │ │ │ │ + blvc 1058078 <__bss_end__@@Base+0xfb14d8> │ │ │ │ + blvc 217e5c <__bss_end__@@Base+0x1712bc> │ │ │ │ + blvc 357bdc <__bss_end__@@Base+0x2b103c> │ │ │ │ + blvc 557c20 <__bss_end__@@Base+0x4b1080> │ │ │ │ + blvs fe717c44 <__bss_end__@@Base+0xfe6710a4> │ │ │ │ + blvc 1d7e68 <__bss_end__@@Base+0x1312c8> │ │ │ │ + bleq 1218090 <__bss_end__@@Base+0x11714f0> │ │ │ │ + svc 0x0048f7e6 │ │ │ │ + blhi 1058098 <__bss_end__@@Base+0xfb14f8> │ │ │ │ + blvc 557c38 <__bss_end__@@Base+0x4b1098> │ │ │ │ + blvs fe597c5c <__bss_end__@@Base+0xfe4f10bc> │ │ │ │ + blvc 1d7e80 <__bss_end__@@Base+0x1312e0> │ │ │ │ + bleq 12180a8 <__bss_end__@@Base+0x1171508> │ │ │ │ + svc 0x003cf7e6 │ │ │ │ + blvc 10580b0 <__bss_end__@@Base+0xfb1510> │ │ │ │ + blvc 217e94 <__bss_end__@@Base+0x1712f4> │ │ │ │ + blvc 2d7c14 <__bss_end__@@Base+0x231074> │ │ │ │ + blvc 5d7c58 <__bss_end__@@Base+0x5310b8> │ │ │ │ + blvs fe397c7c <__bss_end__@@Base+0xfe2f10dc> │ │ │ │ + blvc 1d7ea0 <__bss_end__@@Base+0x131300> │ │ │ │ + bleq 12180c8 <__bss_end__@@Base+0x1171528> │ │ │ │ svc 0x002cf7e6 │ │ │ │ - blvc 1058128 <__bss_end__@@Base+0xfb14f0> │ │ │ │ - blvc 217f0c <__bss_end__@@Base+0x1712d4> │ │ │ │ - blvc 2d7c8c <__bss_end__@@Base+0x231054> │ │ │ │ - blvc 5d7cd0 <__bss_end__@@Base+0x531098> │ │ │ │ - blvs fe397cf4 <__bss_end__@@Base+0xfe2f10bc> │ │ │ │ - blvc 1d7f18 <__bss_end__@@Base+0x1312e0> │ │ │ │ - bleq 1218140 <__bss_end__@@Base+0x1171508> │ │ │ │ - svc 0x001cf7e6 │ │ │ │ - blhi 1058148 <__bss_end__@@Base+0xfb1510> │ │ │ │ - blvc 5d7ce8 <__bss_end__@@Base+0x5310b0> │ │ │ │ - blvs fe217d0c <__bss_end__@@Base+0xfe1710d4> │ │ │ │ - blvc 1d7f30 <__bss_end__@@Base+0x1312f8> │ │ │ │ - bleq 1218158 <__bss_end__@@Base+0x1171520> │ │ │ │ - svc 0x0010f7e6 │ │ │ │ - blvc 1058160 <__bss_end__@@Base+0xfb1528> │ │ │ │ - blvc 217f44 <__bss_end__@@Base+0x17130c> │ │ │ │ - blvc 257cc4 <__bss_end__@@Base+0x1b108c> │ │ │ │ + blhi 10580d0 <__bss_end__@@Base+0xfb1530> │ │ │ │ + blvc 5d7c70 <__bss_end__@@Base+0x5310d0> │ │ │ │ + blvs fe217c94 <__bss_end__@@Base+0xfe1710f4> │ │ │ │ + blvc 1d7eb8 <__bss_end__@@Base+0x131318> │ │ │ │ + bleq 12180e0 <__bss_end__@@Base+0x1171540> │ │ │ │ + svc 0x0020f7e6 │ │ │ │ + blvc 10580e8 <__bss_end__@@Base+0xfb1548> │ │ │ │ + blvc 217ecc <__bss_end__@@Base+0x17132c> │ │ │ │ + blvc 257c4c <__bss_end__@@Base+0x1b10ac> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 57cfc │ │ │ │ - blvs 1fd7d30 <__bss_end__@@Base+0x1f310f8> │ │ │ │ - blvc 1d7f54 <__bss_end__@@Base+0x13131c> │ │ │ │ - blvc 1d7cd8 <__bss_end__@@Base+0x1310a0> │ │ │ │ + blvc 57c84 │ │ │ │ + blvs 1fd7cb8 <__bss_end__@@Base+0x1f31118> │ │ │ │ + blvc 1d7edc <__bss_end__@@Base+0x13133c> │ │ │ │ + blvc 1d7c60 <__bss_end__@@Base+0x1310c0> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc d7d10 <__bss_end__@@Base+0x310d8> │ │ │ │ - blvs 1e97d44 <__bss_end__@@Base+0x1df110c> │ │ │ │ - blvc 1d7f68 <__bss_end__@@Base+0x131330> │ │ │ │ - blvc 157cec <__bss_end__@@Base+0xb10b4> │ │ │ │ - blvc 1d7d30 <__bss_end__@@Base+0x1310f8> │ │ │ │ - blvc 217f74 <__bss_end__@@Base+0x17133c> │ │ │ │ - blvc d7cf8 <__bss_end__@@Base+0x310c0> │ │ │ │ - blvc 157d3c <__bss_end__@@Base+0xb1104> │ │ │ │ - blvc 217f80 <__bss_end__@@Base+0x171348> │ │ │ │ - blvc 57d04 │ │ │ │ - blvs 3d7d48 <__bss_end__@@Base+0x331110> │ │ │ │ - blvc 357d4c <__bss_end__@@Base+0x2b1114> │ │ │ │ - blvs 217f8c <__bss_end__@@Base+0x171354> │ │ │ │ + blvc d7c98 <__bss_end__@@Base+0x310f8> │ │ │ │ + blvs 1e97ccc <__bss_end__@@Base+0x1df112c> │ │ │ │ + blvc 1d7ef0 <__bss_end__@@Base+0x131350> │ │ │ │ + blvc 157c74 <__bss_end__@@Base+0xb10d4> │ │ │ │ + blvc 1d7cb8 <__bss_end__@@Base+0x131118> │ │ │ │ + blvc 217efc <__bss_end__@@Base+0x17135c> │ │ │ │ + blvc d7c80 <__bss_end__@@Base+0x310e0> │ │ │ │ + blvc 157cc4 <__bss_end__@@Base+0xb1124> │ │ │ │ + blvc 217f08 <__bss_end__@@Base+0x171368> │ │ │ │ + blvc 57c8c │ │ │ │ + blvs 3d7cd0 <__bss_end__@@Base+0x331130> │ │ │ │ + blvc 357cd4 <__bss_end__@@Base+0x2b1134> │ │ │ │ + blvs 217f14 <__bss_end__@@Base+0x171374> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157d48 <__bss_end__@@Base+0xb1110> │ │ │ │ - blvs 217f98 <__bss_end__@@Base+0x171360> │ │ │ │ + blvc 157cd0 <__bss_end__@@Base+0xb1130> │ │ │ │ + blvs 217f20 <__bss_end__@@Base+0x171380> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157d54 <__bss_end__@@Base+0xb111c> │ │ │ │ - blvs 217fa4 <__bss_end__@@Base+0x17136c> │ │ │ │ - blpl 657d6c <__bss_end__@@Base+0x5b1134> │ │ │ │ - blvc 657d70 <__bss_end__@@Base+0x5b1138> │ │ │ │ - blpl 217fac <__bss_end__@@Base+0x171374> │ │ │ │ - blvc 2d7d78 <__bss_end__@@Base+0x231140> │ │ │ │ - blpl 217fb4 <__bss_end__@@Base+0x17137c> │ │ │ │ - blvc 357d80 <__bss_end__@@Base+0x2b1148> │ │ │ │ - blpl 217fbc <__bss_end__@@Base+0x171384> │ │ │ │ - blvc d7d88 <__bss_end__@@Base+0x31150> │ │ │ │ - blvc 217fc4 <__bss_end__@@Base+0x17138c> │ │ │ │ - blvs 21800c <__bss_end__@@Base+0x1713d4> │ │ │ │ - blpl 657d94 <__bss_end__@@Base+0x5b115c> │ │ │ │ - blvc 657d98 <__bss_end__@@Base+0x5b1160> │ │ │ │ - blpl 217fd4 <__bss_end__@@Base+0x17139c> │ │ │ │ - blvc 3d7da0 <__bss_end__@@Base+0x331168> │ │ │ │ - blpl 217fdc <__bss_end__@@Base+0x1713a4> │ │ │ │ - blvc 257da8 <__bss_end__@@Base+0x1b1170> │ │ │ │ - blpl 217fe4 <__bss_end__@@Base+0x1713ac> │ │ │ │ - blvc 57db0 │ │ │ │ - blvc 217fec <__bss_end__@@Base+0x1713b4> │ │ │ │ - blvc 218034 <__bss_end__@@Base+0x1713fc> │ │ │ │ - bleq 1218220 <__bss_end__@@Base+0x11715e8> │ │ │ │ - stcl 7, cr15, [r0], #920 @ 0x398 │ │ │ │ - blvc 1058228 <__bss_end__@@Base+0xfb15f0> │ │ │ │ + blvc 157cdc <__bss_end__@@Base+0xb113c> │ │ │ │ + blvs 217f2c <__bss_end__@@Base+0x17138c> │ │ │ │ + blpl 657cf4 <__bss_end__@@Base+0x5b1154> │ │ │ │ + blvc 657cf8 <__bss_end__@@Base+0x5b1158> │ │ │ │ + blpl 217f34 <__bss_end__@@Base+0x171394> │ │ │ │ + blvc 2d7d00 <__bss_end__@@Base+0x231160> │ │ │ │ + blpl 217f3c <__bss_end__@@Base+0x17139c> │ │ │ │ + blvc 357d08 <__bss_end__@@Base+0x2b1168> │ │ │ │ + blpl 217f44 <__bss_end__@@Base+0x1713a4> │ │ │ │ + blvc d7d10 <__bss_end__@@Base+0x31170> │ │ │ │ + blvc 217f4c <__bss_end__@@Base+0x1713ac> │ │ │ │ + blvs 217f94 <__bss_end__@@Base+0x1713f4> │ │ │ │ + blpl 657d1c <__bss_end__@@Base+0x5b117c> │ │ │ │ + blvc 657d20 <__bss_end__@@Base+0x5b1180> │ │ │ │ + blpl 217f5c <__bss_end__@@Base+0x1713bc> │ │ │ │ + blvc 3d7d28 <__bss_end__@@Base+0x331188> │ │ │ │ + blpl 217f64 <__bss_end__@@Base+0x1713c4> │ │ │ │ + blvc 257d30 <__bss_end__@@Base+0x1b1190> │ │ │ │ + blpl 217f6c <__bss_end__@@Base+0x1713cc> │ │ │ │ + blvc 57d38 │ │ │ │ + blvc 217f74 <__bss_end__@@Base+0x1713d4> │ │ │ │ + blvc 217fbc <__bss_end__@@Base+0x17141c> │ │ │ │ + bleq 12181a8 <__bss_end__@@Base+0x1171608> │ │ │ │ + ldcl 7, cr15, [r6], #920 @ 0x398 │ │ │ │ + blvc 10581b0 <__bss_end__@@Base+0xfb1610> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 257d7c <__bss_end__@@Base+0x1b1144> │ │ │ │ - blvs 2d7dd0 <__bss_end__@@Base+0x231198> │ │ │ │ - blvc 357dd4 <__bss_end__@@Base+0x2b119c> │ │ │ │ - blvs 218014 <__bss_end__@@Base+0x1713dc> │ │ │ │ + blvc 257d04 <__bss_end__@@Base+0x1b1164> │ │ │ │ + blvs 2d7d58 <__bss_end__@@Base+0x2311b8> │ │ │ │ + blvc 357d5c <__bss_end__@@Base+0x2b11bc> │ │ │ │ + blvs 217f9c <__bss_end__@@Base+0x1713fc> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157dd0 <__bss_end__@@Base+0xb1198> │ │ │ │ - blvs 218020 <__bss_end__@@Base+0x1713e8> │ │ │ │ + blvc 157d58 <__bss_end__@@Base+0xb11b8> │ │ │ │ + blvs 217fa8 <__bss_end__@@Base+0x171408> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157ddc <__bss_end__@@Base+0xb11a4> │ │ │ │ - blvs 21802c <__bss_end__@@Base+0x1713f4> │ │ │ │ - blpl 657df4 <__bss_end__@@Base+0x5b11bc> │ │ │ │ - blvc 657df8 <__bss_end__@@Base+0x5b11c0> │ │ │ │ - blpl 218034 <__bss_end__@@Base+0x1713fc> │ │ │ │ - blvc 3d7e00 <__bss_end__@@Base+0x3311c8> │ │ │ │ - blpl 21803c <__bss_end__@@Base+0x171404> │ │ │ │ - blvc 357e08 <__bss_end__@@Base+0x2b11d0> │ │ │ │ - blpl 218044 <__bss_end__@@Base+0x17140c> │ │ │ │ - blvc d7e10 <__bss_end__@@Base+0x311d8> │ │ │ │ - blvc 21804c <__bss_end__@@Base+0x171414> │ │ │ │ - blvs 218094 <__bss_end__@@Base+0x17145c> │ │ │ │ - blpl 657e1c <__bss_end__@@Base+0x5b11e4> │ │ │ │ - blvc 657e20 <__bss_end__@@Base+0x5b11e8> │ │ │ │ - blpl 21805c <__bss_end__@@Base+0x171424> │ │ │ │ - blvc 2d7e28 <__bss_end__@@Base+0x2311f0> │ │ │ │ - blpl 218064 <__bss_end__@@Base+0x17142c> │ │ │ │ - blvc 257e30 <__bss_end__@@Base+0x1b11f8> │ │ │ │ - blpl 21806c <__bss_end__@@Base+0x171434> │ │ │ │ - blvc 57e38 │ │ │ │ - blvc 218074 <__bss_end__@@Base+0x17143c> │ │ │ │ - blvc 2180bc <__bss_end__@@Base+0x171484> │ │ │ │ - bleq 12182a8 <__bss_end__@@Base+0x1171670> │ │ │ │ - ldc 7, cr15, [ip], {230} @ 0xe6 │ │ │ │ - blvc 10582b0 <__bss_end__@@Base+0xfb1678> │ │ │ │ + blvc 157d64 <__bss_end__@@Base+0xb11c4> │ │ │ │ + blvs 217fb4 <__bss_end__@@Base+0x171414> │ │ │ │ + blpl 657d7c <__bss_end__@@Base+0x5b11dc> │ │ │ │ + blvc 657d80 <__bss_end__@@Base+0x5b11e0> │ │ │ │ + blpl 217fbc <__bss_end__@@Base+0x17141c> │ │ │ │ + blvc 3d7d88 <__bss_end__@@Base+0x3311e8> │ │ │ │ + blpl 217fc4 <__bss_end__@@Base+0x171424> │ │ │ │ + blvc 357d90 <__bss_end__@@Base+0x2b11f0> │ │ │ │ + blpl 217fcc <__bss_end__@@Base+0x17142c> │ │ │ │ + blvc d7d98 <__bss_end__@@Base+0x311f8> │ │ │ │ + blvc 217fd4 <__bss_end__@@Base+0x171434> │ │ │ │ + blvs 21801c <__bss_end__@@Base+0x17147c> │ │ │ │ + blpl 657da4 <__bss_end__@@Base+0x5b1204> │ │ │ │ + blvc 657da8 <__bss_end__@@Base+0x5b1208> │ │ │ │ + blpl 217fe4 <__bss_end__@@Base+0x171444> │ │ │ │ + blvc 2d7db0 <__bss_end__@@Base+0x231210> │ │ │ │ + blpl 217fec <__bss_end__@@Base+0x17144c> │ │ │ │ + blvc 257db8 <__bss_end__@@Base+0x1b1218> │ │ │ │ + blpl 217ff4 <__bss_end__@@Base+0x171454> │ │ │ │ + blvc 57dc0 │ │ │ │ + blvc 217ffc <__bss_end__@@Base+0x17145c> │ │ │ │ + blvc 218044 <__bss_end__@@Base+0x1714a4> │ │ │ │ + bleq 1218230 <__bss_end__@@Base+0x1171690> │ │ │ │ + ldc 7, cr15, [r2], #920 @ 0x398 │ │ │ │ + blvc 1058238 <__bss_end__@@Base+0xfb1698> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 2d7e04 <__bss_end__@@Base+0x2311cc> │ │ │ │ + blvc 2d7d8c <__bss_end__@@Base+0x2311ec> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvs 157e4c <__bss_end__@@Base+0xb1214> │ │ │ │ - blvc 257e60 <__bss_end__@@Base+0x1b1228> │ │ │ │ - blvs 2180a0 <__bss_end__@@Base+0x171468> │ │ │ │ + blvs 157dd4 <__bss_end__@@Base+0xb1234> │ │ │ │ + blvc 257de8 <__bss_end__@@Base+0x1b1248> │ │ │ │ + blvs 218028 <__bss_end__@@Base+0x171488> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157e5c <__bss_end__@@Base+0xb1224> │ │ │ │ - blvs 2180ac <__bss_end__@@Base+0x171474> │ │ │ │ - blpl 657e74 <__bss_end__@@Base+0x5b123c> │ │ │ │ - blvc 657e78 <__bss_end__@@Base+0x5b1240> │ │ │ │ - blpl 2180b4 <__bss_end__@@Base+0x17147c> │ │ │ │ - blvc 357e80 <__bss_end__@@Base+0x2b1248> │ │ │ │ - blpl 2180bc <__bss_end__@@Base+0x171484> │ │ │ │ - blvc 57e88 │ │ │ │ - blvc 2180c4 <__bss_end__@@Base+0x17148c> │ │ │ │ - blvc 21810c <__bss_end__@@Base+0x1714d4> │ │ │ │ - bleq 12182f8 <__bss_end__@@Base+0x11716c0> │ │ │ │ - ldcl 7, cr15, [r4], #-920 @ 0xfffffc68 │ │ │ │ - blvc 1058300 <__bss_end__@@Base+0xfb16c8> │ │ │ │ + blvc 157de4 <__bss_end__@@Base+0xb1244> │ │ │ │ + blvs 218034 <__bss_end__@@Base+0x171494> │ │ │ │ + blpl 657dfc <__bss_end__@@Base+0x5b125c> │ │ │ │ + blvc 657e00 <__bss_end__@@Base+0x5b1260> │ │ │ │ + blpl 21803c <__bss_end__@@Base+0x17149c> │ │ │ │ + blvc 357e08 <__bss_end__@@Base+0x2b1268> │ │ │ │ + blpl 218044 <__bss_end__@@Base+0x1714a4> │ │ │ │ + blvc 57e10 │ │ │ │ + blvc 21804c <__bss_end__@@Base+0x1714ac> │ │ │ │ + blvc 218094 <__bss_end__@@Base+0x1714f4> │ │ │ │ + bleq 1218280 <__bss_end__@@Base+0x11716e0> │ │ │ │ + stc 7, cr15, [sl], {230} @ 0xe6 │ │ │ │ + blvc 1058288 <__bss_end__@@Base+0xfb16e8> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 357e54 <__bss_end__@@Base+0x2b121c> │ │ │ │ + blvc 357ddc <__bss_end__@@Base+0x2b123c> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvs 157e9c <__bss_end__@@Base+0xb1264> │ │ │ │ - blvc 357eb0 <__bss_end__@@Base+0x2b1278> │ │ │ │ - blvs 2180f0 <__bss_end__@@Base+0x1714b8> │ │ │ │ + blvs 157e24 <__bss_end__@@Base+0xb1284> │ │ │ │ + blvc 357e38 <__bss_end__@@Base+0x2b1298> │ │ │ │ + blvs 218078 <__bss_end__@@Base+0x1714d8> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 157eac <__bss_end__@@Base+0xb1274> │ │ │ │ - blvs 2180fc <__bss_end__@@Base+0x1714c4> │ │ │ │ - blpl 657ec4 <__bss_end__@@Base+0x5b128c> │ │ │ │ - blvc 657ec8 <__bss_end__@@Base+0x5b1290> │ │ │ │ - blpl 218104 <__bss_end__@@Base+0x1714cc> │ │ │ │ - blvc 257ed0 <__bss_end__@@Base+0x1b1298> │ │ │ │ - blpl 21810c <__bss_end__@@Base+0x1714d4> │ │ │ │ - blvc 57ed8 │ │ │ │ - blvc 218114 <__bss_end__@@Base+0x1714dc> │ │ │ │ - blvc 21815c <__bss_end__@@Base+0x171524> │ │ │ │ - bleq 1218348 <__bss_end__@@Base+0x1171710> │ │ │ │ - mcrr 7, 14, pc, ip, cr6 @ │ │ │ │ - blvc 1058350 <__bss_end__@@Base+0xfb1718> │ │ │ │ + blvc 157e34 <__bss_end__@@Base+0xb1294> │ │ │ │ + blvs 218084 <__bss_end__@@Base+0x1714e4> │ │ │ │ + blpl 657e4c <__bss_end__@@Base+0x5b12ac> │ │ │ │ + blvc 657e50 <__bss_end__@@Base+0x5b12b0> │ │ │ │ + blpl 21808c <__bss_end__@@Base+0x1714ec> │ │ │ │ + blvc 257e58 <__bss_end__@@Base+0x1b12b8> │ │ │ │ + blpl 218094 <__bss_end__@@Base+0x1714f4> │ │ │ │ + blvc 57e60 │ │ │ │ + blvc 21809c <__bss_end__@@Base+0x1714fc> │ │ │ │ + blvc 2180e4 <__bss_end__@@Base+0x171544> │ │ │ │ + bleq 12182d0 <__bss_end__@@Base+0x1171730> │ │ │ │ + stcl 7, cr15, [r2], #-920 @ 0xfffffc68 │ │ │ │ + blvc 10582d8 <__bss_end__@@Base+0xfb1738> │ │ │ │ ldrsbcc pc, [r0], #135 @ 0x87 @ │ │ │ │ - blvc 1d7ea4 <__bss_end__@@Base+0x13126c> │ │ │ │ + blvc 1d7e2c <__bss_end__@@Base+0x13128c> │ │ │ │ strbcc fp, [r0, -r0, lsl #30] │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ andlt r4, r4, r0, lsl #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ - blhi d7d70 <__bss_end__@@Base+0x31138> │ │ │ │ + blhi d7cf8 <__bss_end__@@Base+0x31158> │ │ │ │ svcge 0x0000b08a │ │ │ │ ldceq 1, cr15, [r8], #-28 @ 0xffffffe4 │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - blvc 757f28 <__bss_end__@@Base+0x6b12f0> │ │ │ │ - blvs 1197f4c <__bss_end__@@Base+0x10f1314> │ │ │ │ - blvc 1d8170 <__bss_end__@@Base+0x131538> │ │ │ │ - bleq 1218398 <__bss_end__@@Base+0x1171760> │ │ │ │ - ldc 7, cr15, [ip], {230} @ 0xe6 │ │ │ │ - bleq 257efc <__bss_end__@@Base+0x1b12c4> │ │ │ │ - blvc 757f40 <__bss_end__@@Base+0x6b1308> │ │ │ │ - blvs 1017f64 <__bss_end__@@Base+0xf7132c> │ │ │ │ - blvc 1d8188 <__bss_end__@@Base+0x131550> │ │ │ │ - bleq 12183b0 <__bss_end__@@Base+0x1171778> │ │ │ │ - stcl 7, cr15, [r4, #920]! @ 0x398 │ │ │ │ - bleq 1d7f14 <__bss_end__@@Base+0x1312dc> │ │ │ │ - blhi 3d7f58 <__bss_end__@@Base+0x331320> │ │ │ │ - blvs 557f5c <__bss_end__@@Base+0x4b1324> │ │ │ │ - blvc 1d7f60 <__bss_end__@@Base+0x131328> │ │ │ │ - blvs 2181a0 <__bss_end__@@Base+0x171568> │ │ │ │ - blvc 1d7f68 <__bss_end__@@Base+0x131330> │ │ │ │ - blvc 2181a8 <__bss_end__@@Base+0x171570> │ │ │ │ - blvs 583f0 │ │ │ │ - blvc 12181f0 <__bss_end__@@Base+0x11715b8> │ │ │ │ - bleq 12183dc <__bss_end__@@Base+0x11717a4> │ │ │ │ - stc 7, cr15, [r2], {230} @ 0xe6 │ │ │ │ - blvs 10583e4 <__bss_end__@@Base+0xfb17ac> │ │ │ │ - blvc 1d8348 <__bss_end__@@Base+0x131710> │ │ │ │ - blvc 157f48 <__bss_end__@@Base+0xb1310> │ │ │ │ - blvs 7d7f8c <__bss_end__@@Base+0x731354> │ │ │ │ - blvc 157f90 <__bss_end__@@Base+0xb1358> │ │ │ │ - blvc 218210 <__bss_end__@@Base+0x1715d8> │ │ │ │ - blvs 257f98 <__bss_end__@@Base+0x1b1360> │ │ │ │ - blvc 2181d8 <__bss_end__@@Base+0x1715a0> │ │ │ │ - blvc d7f60 <__bss_end__@@Base+0x31328> │ │ │ │ - blvc 557fa4 <__bss_end__@@Base+0x4b136c> │ │ │ │ - blvs 58428 │ │ │ │ - blvs 1218228 <__bss_end__@@Base+0x11715f0> │ │ │ │ - blvc 157fb0 <__bss_end__@@Base+0xb1378> │ │ │ │ - blvs 2181f0 <__bss_end__@@Base+0x1715b8> │ │ │ │ - blvc 7d7fb8 <__bss_end__@@Base+0x731380> │ │ │ │ - blvc 218238 <__bss_end__@@Base+0x171600> │ │ │ │ - blvs 1d7fc0 <__bss_end__@@Base+0x131388> │ │ │ │ - blvc 218200 <__bss_end__@@Base+0x1715c8> │ │ │ │ - blvc 57f88 │ │ │ │ - blvc d7fcc <__bss_end__@@Base+0x31394> │ │ │ │ - blvs 218210 <__bss_end__@@Base+0x1715d8> │ │ │ │ - blvc 57fd4 │ │ │ │ - blvc 218218 <__bss_end__@@Base+0x1715e0> │ │ │ │ - blvc 218258 <__bss_end__@@Base+0x171620> │ │ │ │ - bleq 1218444 <__bss_end__@@Base+0x117180c> │ │ │ │ - bl ff3da920 <__bss_end__@@Base+0xff333ce8> │ │ │ │ - blvc 105844c <__bss_end__@@Base+0xfb1814> │ │ │ │ + blvc 757eb0 <__bss_end__@@Base+0x6b1310> │ │ │ │ + blvs 1197ed4 <__bss_end__@@Base+0x10f1334> │ │ │ │ + blvc 1d80f8 <__bss_end__@@Base+0x131558> │ │ │ │ + bleq 1218320 <__bss_end__@@Base+0x1171780> │ │ │ │ + ldc 7, cr15, [r4], #920 @ 0x398 │ │ │ │ + bleq 257e84 <__bss_end__@@Base+0x1b12e4> │ │ │ │ + blvc 757ec8 <__bss_end__@@Base+0x6b1328> │ │ │ │ + blvs 1017eec <__bss_end__@@Base+0xf7134c> │ │ │ │ + blvc 1d8110 <__bss_end__@@Base+0x131570> │ │ │ │ + bleq 1218338 <__bss_end__@@Base+0x1171798> │ │ │ │ + ldcl 7, cr15, [r4, #920]! @ 0x398 │ │ │ │ + bleq 1d7e9c <__bss_end__@@Base+0x1312fc> │ │ │ │ + blhi 3d7ee0 <__bss_end__@@Base+0x331340> │ │ │ │ + blvs 557ee4 <__bss_end__@@Base+0x4b1344> │ │ │ │ + blvc 1d7ee8 <__bss_end__@@Base+0x131348> │ │ │ │ + blvs 218128 <__bss_end__@@Base+0x171588> │ │ │ │ + blvc 1d7ef0 <__bss_end__@@Base+0x131350> │ │ │ │ + blvc 218130 <__bss_end__@@Base+0x171590> │ │ │ │ + blvs 58378 │ │ │ │ + blvc 1218178 <__bss_end__@@Base+0x11715d8> │ │ │ │ + bleq 1218364 <__bss_end__@@Base+0x11717c4> │ │ │ │ + ldc 7, cr15, [r8], {230} @ 0xe6 │ │ │ │ + blvs 105836c <__bss_end__@@Base+0xfb17cc> │ │ │ │ + blvc 1d82d0 <__bss_end__@@Base+0x131730> │ │ │ │ + blvc 157ed0 <__bss_end__@@Base+0xb1330> │ │ │ │ + blvs 7d7f14 <__bss_end__@@Base+0x731374> │ │ │ │ + blvc 157f18 <__bss_end__@@Base+0xb1378> │ │ │ │ + blvc 218198 <__bss_end__@@Base+0x1715f8> │ │ │ │ + blvs 257f20 <__bss_end__@@Base+0x1b1380> │ │ │ │ + blvc 218160 <__bss_end__@@Base+0x1715c0> │ │ │ │ + blvc d7ee8 <__bss_end__@@Base+0x31348> │ │ │ │ + blvc 557f2c <__bss_end__@@Base+0x4b138c> │ │ │ │ + blvs 583b0 │ │ │ │ + blvs 12181b0 <__bss_end__@@Base+0x1171610> │ │ │ │ + blvc 157f38 <__bss_end__@@Base+0xb1398> │ │ │ │ + blvs 218178 <__bss_end__@@Base+0x1715d8> │ │ │ │ + blvc 7d7f40 <__bss_end__@@Base+0x7313a0> │ │ │ │ + blvc 2181c0 <__bss_end__@@Base+0x171620> │ │ │ │ + blvs 1d7f48 <__bss_end__@@Base+0x1313a8> │ │ │ │ + blvc 218188 <__bss_end__@@Base+0x1715e8> │ │ │ │ + blvc 57f10 │ │ │ │ + blvc d7f54 <__bss_end__@@Base+0x313b4> │ │ │ │ + blvs 218198 <__bss_end__@@Base+0x1715f8> │ │ │ │ + blvc 57f5c │ │ │ │ + blvc 2181a0 <__bss_end__@@Base+0x171600> │ │ │ │ + blvc 2181e0 <__bss_end__@@Base+0x171640> │ │ │ │ + bleq 12183cc <__bss_end__@@Base+0x117182c> │ │ │ │ + bl ff95a8a8 <__bss_end__@@Base+0xff8b3d08> │ │ │ │ + blvc 10583d4 <__bss_end__@@Base+0xfb1834> │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ - blvc 157fa0 <__bss_end__@@Base+0xb1368> │ │ │ │ + blvc 157f28 <__bss_end__@@Base+0xb1388> │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ - blvc 157fe8 <__bss_end__@@Base+0xb13b0> │ │ │ │ - blvs 57ffc │ │ │ │ - blpl 2183bc <__bss_end__@@Base+0x171784> │ │ │ │ - bleq 1198468 <__bss_end__@@Base+0x10f1830> │ │ │ │ - b ff9da944 <__bss_end__@@Base+0xff933d0c> │ │ │ │ - blvc 1058470 <__bss_end__@@Base+0xfb1838> │ │ │ │ - blvs 3d8030 <__bss_end__@@Base+0x3313f8> │ │ │ │ - blvc 1d8254 <__bss_end__@@Base+0x13161c> │ │ │ │ + blvc 157f70 <__bss_end__@@Base+0xb13d0> │ │ │ │ + blvs 57f84 │ │ │ │ + blpl 218344 <__bss_end__@@Base+0x1717a4> │ │ │ │ + bleq 11983f0 <__bss_end__@@Base+0x10f1850> │ │ │ │ + b ffeda8cc <__bss_end__@@Base+0xffe33d2c> │ │ │ │ + blvc 10583f8 <__bss_end__@@Base+0xfb1858> │ │ │ │ + blvs 3d7fb8 <__bss_end__@@Base+0x331418> │ │ │ │ + blvc 1d81dc <__bss_end__@@Base+0x13163c> │ │ │ │ @ instruction: 0x3090f8d7 │ │ │ │ - blvc d7fcc <__bss_end__@@Base+0x31394> │ │ │ │ + blvc d7f54 <__bss_end__@@Base+0x313b4> │ │ │ │ tstcs sl, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0x1090f8d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsr #14 │ │ │ │ - blhi d7ccc <__bss_end__@@Base+0x31094> │ │ │ │ + blhi d7c54 <__bss_end__@@Base+0x310b4> │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ - bne 190d1d0 <__bss_end__@@Base+0x1866598> │ │ │ │ + bne 190d158 <__bss_end__@@Base+0x18665b8> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ strlt fp, [r0, #130] @ 0x82 │ │ │ │ svcge 0x0000b0a2 │ │ │ │ @ instruction: 0xf1076078 │ │ │ │ stm r1, {r4, r7, r8} │ │ │ │ ldmib r7, {r2, r3}^ │ │ │ │ stmib r7, {r2, r3, r5, r8, r9, sp}^ │ │ │ │ @@ -25879,15 +25874,15 @@ │ │ │ │ stmib r7, {r1, r2, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib r7, {r2, r4, r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r6, r8, r9, sp}^ │ │ │ │ ldmdavs fp!, {r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1074618 │ │ │ │ addcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7e64619 │ │ │ │ - ldmdavs r8!, {r2, r3, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs r8!, {r2, r5, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrtmi r3, [sp], r8, lsl #15 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r2]! │ │ │ │ strlt fp, [r0, #130] @ 0x82 │ │ │ │ svcge 0x0000b0a4 │ │ │ │ @ instruction: 0xf10760f8 │ │ │ │ stm r1, {r3, r4, r7, r8} │ │ │ │ @@ -25956,15 +25951,15 @@ │ │ │ │ vldr d6, [r7, #272] @ 0x110 │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ ldmvs fp!, {r1, r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1074618 │ │ │ │ addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf7e64619 │ │ │ │ - ldmvs r8!, {r1, r4, r5, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmvs r8!, {r1, r3, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ssatmi r3, #30, r0, lsl #15 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r2]! │ │ │ │ strlt fp, [r0, #130] @ 0x82 │ │ │ │ svcge 0x0000b0a2 │ │ │ │ @ instruction: 0xf1076078 │ │ │ │ stm r1, {r4, r7, r8} │ │ │ │ @@ -26032,65 +26027,65 @@ │ │ │ │ vldr d6, [r7, #264] @ 0x108 │ │ │ │ vsub.f64 d7, d6, d18 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ ldmdavs fp!, {r5, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1074618 │ │ │ │ addcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7e64619 │ │ │ │ - ldmdavs r8!, {r1, r3, r4, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmdavs r8!, {r1, r4, r5, r7, r9, fp, sp, lr, pc}^ │ │ │ │ ldrtmi r3, [sp], r8, lsl #15 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r2]! │ │ │ │ ldrlt fp, [r0, #132] @ 0x84 │ │ │ │ svcge 0x0006b0b7 │ │ │ │ ldrbeq pc, [r0], #263 @ 0x107 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blvc d58378 <__bss_end__@@Base+0xcb1740> │ │ │ │ - blvs 1c1839c <__bss_end__@@Base+0x1b71764> │ │ │ │ - blvc 1d85c0 <__bss_end__@@Base+0x131988> │ │ │ │ - blvc b58344 <__bss_end__@@Base+0xab170c> │ │ │ │ - blvc dd8388 <__bss_end__@@Base+0xd31750> │ │ │ │ - blvs 1b183ac <__bss_end__@@Base+0x1a71774> │ │ │ │ - blvc 1d85d0 <__bss_end__@@Base+0x131998> │ │ │ │ - blvc ad8354 <__bss_end__@@Base+0xa3171c> │ │ │ │ + blvc d58300 <__bss_end__@@Base+0xcb1760> │ │ │ │ + blvs 1c18324 <__bss_end__@@Base+0x1b71784> │ │ │ │ + blvc 1d8548 <__bss_end__@@Base+0x1319a8> │ │ │ │ + blvc b582cc <__bss_end__@@Base+0xab172c> │ │ │ │ + blvc dd8310 <__bss_end__@@Base+0xd31770> │ │ │ │ + blvs 1b18334 <__bss_end__@@Base+0x1a71794> │ │ │ │ + blvc 1d8558 <__bss_end__@@Base+0x1319b8> │ │ │ │ + blvc ad82dc <__bss_end__@@Base+0xa3173c> │ │ │ │ eoreq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldcne 12, cr1, [fp, #-996]! @ 0xfffffc1c │ │ │ │ ldc 6, cr4, [r7, #96] @ 0x60 │ │ │ │ vldr d1, [r7, #176] @ 0xb0 │ │ │ │ @ instruction: 0xf0000b2a │ │ │ │ msrge SPSR_fxc, #180224 @ 0x2c000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0x2328e9c7 │ │ │ │ - blcs 1bbb148 <__bss_end__@@Base+0x1b14510> │ │ │ │ + blcs 1bbb0d0 <__bss_end__@@Base+0x1b14530> │ │ │ │ ldmvc fp!, {r1, ip, lr, pc}^ │ │ │ │ tstle r5, lr, asr #22 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x232ee9c7 │ │ │ │ - blcs 1cfb160 <__bss_end__@@Base+0x1c54528> │ │ │ │ + blcs 1cfb0e8 <__bss_end__@@Base+0x1c54548> │ │ │ │ ldmvc fp!, {r1, ip, lr, pc}^ │ │ │ │ tstle r4, r3, asr fp │ │ │ │ ldmib r3, {r0, r5, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cmnge r1, #-1207959552 @ 0xb8000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0x2326e9c7 │ │ │ │ ldmib r3, {r5, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cmnge r0, #36, 6 @ 0x90000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0x2322e9c7 │ │ │ │ - blvc a58404 <__bss_end__@@Base+0x9b17cc> │ │ │ │ - blvs 13d8428 <__bss_end__@@Base+0x13317f0> │ │ │ │ - blvc 1d864c <__bss_end__@@Base+0x131a14> │ │ │ │ - blvc 8583d0 <__bss_end__@@Base+0x7b1798> │ │ │ │ - blvs 858414 <__bss_end__@@Base+0x7b17dc> │ │ │ │ - blpl 1358438 <__bss_end__@@Base+0x12b1800> │ │ │ │ - blvc 1987d8 <__bss_end__@@Base+0xf1ba0> │ │ │ │ - blvc 7d83e0 <__bss_end__@@Base+0x7317a8> │ │ │ │ + blvc a5838c <__bss_end__@@Base+0x9b17ec> │ │ │ │ + blvs 13d83b0 <__bss_end__@@Base+0x1331810> │ │ │ │ + blvc 1d85d4 <__bss_end__@@Base+0x131a34> │ │ │ │ + blvc 858358 <__bss_end__@@Base+0x7b17b8> │ │ │ │ + blvs 85839c <__bss_end__@@Base+0x7b17fc> │ │ │ │ + blpl 13583c0 <__bss_end__@@Base+0x12b1820> │ │ │ │ + blvc 198760 <__bss_end__@@Base+0xf1bc0> │ │ │ │ + blvc 7d8368 <__bss_end__@@Base+0x7317c8> │ │ │ │ ldmib r3, {r0, r1, r2, r4, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cmpge r7, #12, 6 @ 0x30000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #59847 @ 0xe9c7 │ │ │ │ ldmib r3, {r1, r2, r4, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ @@ -26104,15 +26099,15 @@ │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ ldmib r3, {r2, r4, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ cmpge r4, #24, 6 @ 0x60000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ tstcs sl, #3260416 @ 0x31c000 │ │ │ │ ldrbvs r2, [fp, -r0, lsl #6]! │ │ │ │ - blmi 2d8478 <__bss_end__@@Base+0x231840> │ │ │ │ + blmi 2d8400 <__bss_end__@@Base+0x231860> │ │ │ │ ldreq pc, [r8], #-263 @ 0xfffffef9 │ │ │ │ msreq CPSR_, r7, lsl #2 │ │ │ │ eorseq pc, r0, r7, lsl #2 │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ @ instruction: 0xf1079305 │ │ │ │ movwls r0, #17168 @ 0x4310 │ │ │ │ @ instruction: 0x232ae9d7 │ │ │ │ @@ -26135,20 +26130,20 @@ │ │ │ │ @ instruction: 0xf8d72306 │ │ │ │ stmib r1, {r3, r4, r5, r6, r7, ip}^ │ │ │ │ ldmdavs sl!, {r1, r8, r9, sp}^ │ │ │ │ ldrsbtcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldmvc sl!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ ldrsbtcc pc, [r8], #135 @ 0x87 @ │ │ │ │ ldc 5, cr7, [r7, #104] @ 0x68 │ │ │ │ - vldr d7, [pc, #40] @ 1cec0 │ │ │ │ + vldr d7, [pc, #40] @ 1ce48 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ @ instruction: 0xf8d77b06 │ │ │ │ stc 0, cr3, [r3, #992] @ 0x3e0 │ │ │ │ vldr d7, [r7, #24] │ │ │ │ - vldr d7, [pc, #8] @ 1ceb4 │ │ │ │ + vldr d7, [pc, #8] @ 1ce3c │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ @ instruction: 0xf8d77b06 │ │ │ │ stc 0, cr3, [r3, #992] @ 0x3e0 │ │ │ │ ldmib r7, {r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d72304 │ │ │ │ stmib r1, {r3, r4, r5, r6, r7, ip}^ │ │ │ │ movwcs r2, #778 @ 0x30a │ │ │ │ @@ -26159,15 +26154,15 @@ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ ldmdbmi r5, {r2, r3, r4, r5, r7, r8, r9, fp, sp}^ │ │ │ │ cmpmi r8, r6, lsr sl │ │ │ │ andmi r0, r0, r0 │ │ │ │ cmpmi r8, r6, lsr #9 │ │ │ │ - bne 190d6d8 <__bss_end__@@Base+0x1866aa0> │ │ │ │ + bne 190d660 <__bss_end__@@Base+0x1866ac0> │ │ │ │ ldrdmi sl, [ip], #-92 @ 0xffffffa4 │ │ │ │ @ instruction: 0x23a29c78 │ │ │ │ svccc 0x00effcb9 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdmi r1, [r3, #-32]! @ 0xffffffe0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstmi lr, r0, lsl #9 │ │ │ │ @@ -26179,170 +26174,170 @@ │ │ │ │ svccc 0x004b7367 │ │ │ │ vaddl.u16 q7, d18, d15 │ │ │ │ cdpcc 7, 10, cr8, cr9, cr12, {5} │ │ │ │ @ instruction: 0xf5e55f8f │ │ │ │ cdpcc 3, 1, cr9, cr4, cr12, {2} │ │ │ │ cdphi 7, 13, cr3, cr2, cr5, {0} │ │ │ │ stccc 14, cr5, [r5, #4] │ │ │ │ - bcc 3f3914 <__bss_end__@@Base+0x34ccdc> │ │ │ │ + bcc 3f389c <__bss_end__@@Base+0x34ccfc> │ │ │ │ @ instruction: 0x3cf9b947 │ │ │ │ mvnsle r9, r9, lsr #7 │ │ │ │ ldclcc 0, cr1, [r1], #-184 @ 0xffffff48 │ │ │ │ ldcne 13, cr1, [fp], {91} @ 0x5b │ │ │ │ - blcc ffa2cc6c <__bss_end__@@Base+0xff986034> │ │ │ │ + blcc ffa2cbf4 <__bss_end__@@Base+0xff986054> │ │ │ │ mcrrvs 11, 11, r7, r4, cr11 │ │ │ │ - blcc 18aff60 <__bss_end__@@Base+0x1809328> │ │ │ │ + blcc 18afee8 <__bss_end__@@Base+0x1809348> │ │ │ │ addlt fp, ip, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ vstr d0, [r7, #24] │ │ │ │ rscsvs r1, r8, r4, lsl #22 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ adcsvs r2, fp, #0, 6 │ │ │ │ - blvc 1d85dc <__bss_end__@@Base+0x1319a4> │ │ │ │ - blvs fe558600 <__bss_end__@@Base+0xfe4b19c8> │ │ │ │ - blvc ff1d8a58 <__bss_end__@@Base+0xff131e20> │ │ │ │ - blx 458b50 <__bss_end__@@Base+0x3b1f18> │ │ │ │ + blvc 1d8564 <__bss_end__@@Base+0x1319c4> │ │ │ │ + blvs fe558588 <__bss_end__@@Base+0xfe4b19e8> │ │ │ │ + blvc ff1d89e0 <__bss_end__@@Base+0xff131e40> │ │ │ │ + blx 458ad8 <__bss_end__@@Base+0x3b1f38> │ │ │ │ ldc 4, cr13, [r7, #32] │ │ │ │ - vldr d7, [pc, #24] @ 1cfac │ │ │ │ + vldr d7, [pc, #24] @ 1cf34 │ │ │ │ vmov.32 r6, d20[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r4, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf7fa2017 │ │ │ │ movwcs pc, #7831 @ 0x1e97 @ │ │ │ │ ldc 2, cr6, [r7, #748] @ 0x2ec │ │ │ │ - vldr d7, [pc, #16] @ 1cfc0 │ │ │ │ + vldr d7, [pc, #16] @ 1cf48 │ │ │ │ @ instruction: 0xeeb46b8d │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ strle pc, [r8], #-2576 @ 0xfffff5f0 │ │ │ │ - blvc 15861c <__bss_end__@@Base+0xb19e4> │ │ │ │ - blvs fe2d8640 <__bss_end__@@Base+0xfe231a08> │ │ │ │ - blvc ff1d8a98 <__bss_end__@@Base+0xff131e60> │ │ │ │ - blx 458b90 <__bss_end__@@Base+0x3b1f58> │ │ │ │ + blvc 1585a4 <__bss_end__@@Base+0xb1a04> │ │ │ │ + blvs fe2d85c8 <__bss_end__@@Base+0xfe231a28> │ │ │ │ + blvc ff1d8a20 <__bss_end__@@Base+0xff131e80> │ │ │ │ + blx 458b18 <__bss_end__@@Base+0x3b1f78> │ │ │ │ andscs sp, r8, r4, lsl #26 │ │ │ │ mcr2 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ adcsvs r2, fp, #67108864 @ 0x4000000 │ │ │ │ - blcs 37ac8 │ │ │ │ + blcs 37a50 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ - blvc 158640 <__bss_end__@@Base+0xb1a08> │ │ │ │ - blvc ff058abc <__bss_end__@@Base+0xfefb1e84> │ │ │ │ - blx 458bb0 <__bss_end__@@Base+0x3b1f78> │ │ │ │ + blvc 1585c8 <__bss_end__@@Base+0xb1a28> │ │ │ │ + blvc ff058a44 <__bss_end__@@Base+0xfefb1ea4> │ │ │ │ + blx 458b38 <__bss_end__@@Base+0x3b1f98> │ │ │ │ ldc 5, cr13, [r7, #28] │ │ │ │ - vldr d7, [pc, #16] @ 1d004 │ │ │ │ + vldr d7, [pc, #16] @ 1cf8c │ │ │ │ vadd.f64 d6, d23, d0 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #16] │ │ │ │ - vldr d7, [pc, #24] @ 1d01c │ │ │ │ + vldr d7, [pc, #24] @ 1cfa4 │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ - vldr d6, [pc, #24] @ 1d024 │ │ │ │ + vldr d6, [pc, #24] @ 1cfac │ │ │ │ @ instruction: 0xee865b7e │ │ │ │ vmov.f64 d23, #213 @ 0xbea80000 -0.3281250 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ rsbsvs r3, fp, #144, 20 @ 0x90000 │ │ │ │ - blvc 15867c <__bss_end__@@Base+0xb1a44> │ │ │ │ - blvs 1dd86a0 <__bss_end__@@Base+0x1d31a68> │ │ │ │ - blvs 1d88c4 <__bss_end__@@Base+0x131c8c> │ │ │ │ - blpl 1dd86a8 <__bss_end__@@Base+0x1d31a70> │ │ │ │ - blvc 198a48 <__bss_end__@@Base+0xf1e10> │ │ │ │ - blvc ff218c28 <__bss_end__@@Base+0xff171ff0> │ │ │ │ - bcc fe458894 <__bss_end__@@Base+0xfe3b1c5c> │ │ │ │ + blvc 158604 <__bss_end__@@Base+0xb1a64> │ │ │ │ + blvs 1dd8628 <__bss_end__@@Base+0x1d31a88> │ │ │ │ + blvs 1d884c <__bss_end__@@Base+0x131cac> │ │ │ │ + blpl 1dd8630 <__bss_end__@@Base+0x1d31a90> │ │ │ │ + blvc 1989d0 <__bss_end__@@Base+0xf1e30> │ │ │ │ + blvc ff218bb0 <__bss_end__@@Base+0xff172010> │ │ │ │ + bcc fe45881c <__bss_end__@@Base+0xfe3b1c7c> │ │ │ │ ldc 2, cr6, [r7, #236] @ 0xec │ │ │ │ - vldr d7, [pc, #16] @ 1d050 │ │ │ │ + vldr d7, [pc, #16] @ 1cfd8 │ │ │ │ vmov.u16 r6, d4[3] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldrle pc, [r7, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 1586ac <__bss_end__@@Base+0xb1a74> │ │ │ │ - blvs 1ad86d0 <__bss_end__@@Base+0x1a31a98> │ │ │ │ - blvc 1d88f4 <__bss_end__@@Base+0x131cbc> │ │ │ │ - blpl 1ad86d8 <__bss_end__@@Base+0x1a31aa0> │ │ │ │ - blvs 198a7c <__bss_end__@@Base+0xf1e44> │ │ │ │ - blpl 258b28 <__bss_end__@@Base+0x1b1ef0> │ │ │ │ - blvc 198a80 <__bss_end__@@Base+0xf1e48> │ │ │ │ - blvs 418b38 <__bss_end__@@Base+0x371f00> │ │ │ │ - blvc 1d894c <__bss_end__@@Base+0x131d14> │ │ │ │ - blvc ff218c68 <__bss_end__@@Base+0xff172030> │ │ │ │ - bcc fe4588d4 <__bss_end__@@Base+0xfe3b1c9c> │ │ │ │ + blvc 158634 <__bss_end__@@Base+0xb1a94> │ │ │ │ + blvs 1ad8658 <__bss_end__@@Base+0x1a31ab8> │ │ │ │ + blvc 1d887c <__bss_end__@@Base+0x131cdc> │ │ │ │ + blpl 1ad8660 <__bss_end__@@Base+0x1a31ac0> │ │ │ │ + blvs 198a04 <__bss_end__@@Base+0xf1e64> │ │ │ │ + blpl 258ab0 <__bss_end__@@Base+0x1b1f10> │ │ │ │ + blvc 198a08 <__bss_end__@@Base+0xf1e68> │ │ │ │ + blvs 418ac0 <__bss_end__@@Base+0x371f20> │ │ │ │ + blvc 1d88d4 <__bss_end__@@Base+0x131d34> │ │ │ │ + blvc ff218bf0 <__bss_end__@@Base+0xff172050> │ │ │ │ + bcc fe45885c <__bss_end__@@Base+0xfe3b1cbc> │ │ │ │ @ instruction: 0xe01662fb │ │ │ │ - blvc 1586dc <__bss_end__@@Base+0xb1aa4> │ │ │ │ - blvs 17d8700 <__bss_end__@@Base+0x1731ac8> │ │ │ │ - blvc 1d8924 <__bss_end__@@Base+0x131cec> │ │ │ │ - blpl 17d8708 <__bss_end__@@Base+0x1731ad0> │ │ │ │ - blvs 198aac <__bss_end__@@Base+0xf1e74> │ │ │ │ - blpl 258b58 <__bss_end__@@Base+0x1b1f20> │ │ │ │ - blvc 198ab0 <__bss_end__@@Base+0xf1e78> │ │ │ │ - blvs 398b68 <__bss_end__@@Base+0x2f1f30> │ │ │ │ - blvc 11d897c <__bss_end__@@Base+0x1131d44> │ │ │ │ - blvc ff218c98 <__bss_end__@@Base+0xff172060> │ │ │ │ - bcc fe458904 <__bss_end__@@Base+0xfe3b1ccc> │ │ │ │ - bvs ffef5c98 <__bss_end__@@Base+0xffe4f060> │ │ │ │ + blvc 158664 <__bss_end__@@Base+0xb1ac4> │ │ │ │ + blvs 17d8688 <__bss_end__@@Base+0x1731ae8> │ │ │ │ + blvc 1d88ac <__bss_end__@@Base+0x131d0c> │ │ │ │ + blpl 17d8690 <__bss_end__@@Base+0x1731af0> │ │ │ │ + blvs 198a34 <__bss_end__@@Base+0xf1e94> │ │ │ │ + blpl 258ae0 <__bss_end__@@Base+0x1b1f40> │ │ │ │ + blvc 198a38 <__bss_end__@@Base+0xf1e98> │ │ │ │ + blvs 398af0 <__bss_end__@@Base+0x2f1f50> │ │ │ │ + blvc 11d8904 <__bss_end__@@Base+0x1131d64> │ │ │ │ + blvc ff218c20 <__bss_end__@@Base+0xff172080> │ │ │ │ + bcc fe45888c <__bss_end__@@Base+0xfe3b1cec> │ │ │ │ + bvs ffef5c20 <__bss_end__@@Base+0xffe4f080> │ │ │ │ vstrle d2, [r1, #-240] @ 0xffffff10 │ │ │ │ rscsvs r2, fp, #67108864 @ 0x4000000 │ │ │ │ - blcs df7aa4 <__bss_end__@@Base+0xd50e6c> │ │ │ │ - bvs 1f144e4 <__bss_end__@@Base+0x1e6d8ac> │ │ │ │ + blcs df7a2c <__bss_end__@@Base+0xd50e8c> │ │ │ │ + bvs 1f1446c <__bss_end__@@Base+0x1e6d8cc> │ │ │ │ @ instruction: 0xdc072b3f │ │ │ │ - blcs 379b0 │ │ │ │ - bvs f13cd8 <__bss_end__@@Base+0xe6d0a0> │ │ │ │ + blcs 37938 │ │ │ │ + bvs f13c60 <__bss_end__@@Base+0xe6d0c0> │ │ │ │ @ instruction: 0xdc012b02 │ │ │ │ rscsvs r2, fp, #2080374784 @ 0x7c000000 │ │ │ │ - blcs df7ac0 <__bss_end__@@Base+0xd50e88> │ │ │ │ - bvs 1f14500 <__bss_end__@@Base+0x1e6d8c8> │ │ │ │ + blcs df7a48 <__bss_end__@@Base+0xd50ea8> │ │ │ │ + bvs 1f14488 <__bss_end__@@Base+0x1e6d8e8> │ │ │ │ @ instruction: 0xdc072b3f │ │ │ │ - blcs b79cc <__bss_end__@@Base+0x10d94> │ │ │ │ - bvs f144f4 <__bss_end__@@Base+0xe6d8bc> │ │ │ │ + blcs b7954 <__bss_end__@@Base+0x10db4> │ │ │ │ + bvs f1447c <__bss_end__@@Base+0xe6d8dc> │ │ │ │ @ instruction: 0xdc012b0b │ │ │ │ rscsvs r2, fp, #32, 6 @ 0x80000000 │ │ │ │ - blcs 11f7adc <__bss_end__@@Base+0x1150ea4> │ │ │ │ - bvs f14510 <__bss_end__@@Base+0xe6d8d8> │ │ │ │ - blle 127cf8 <__bss_end__@@Base+0x810c0> │ │ │ │ - blcs 2379e8 <__bss_end__@@Base+0x190db0> │ │ │ │ + blcs 11f7a64 <__bss_end__@@Base+0x1150ec4> │ │ │ │ + bvs f14498 <__bss_end__@@Base+0xe6d8f8> │ │ │ │ + blle 127c80 <__bss_end__@@Base+0x810e0> │ │ │ │ + blcs 237970 <__bss_end__@@Base+0x190dd0> │ │ │ │ tstcs pc, #256 @ 0x100 │ │ │ │ - bvs 1ef5cf0 <__bss_end__@@Base+0x1e4f0b8> │ │ │ │ + bvs 1ef5c78 <__bss_end__@@Base+0x1e4f0d8> │ │ │ │ vstrle d2, [r7, #-284] @ 0xfffffee4 │ │ │ │ - blcs 2379f8 <__bss_end__@@Base+0x190dc0> │ │ │ │ - bvs f14520 <__bss_end__@@Base+0xe6d8e8> │ │ │ │ + blcs 237980 <__bss_end__@@Base+0x190de0> │ │ │ │ + bvs f144a8 <__bss_end__@@Base+0xe6d908> │ │ │ │ @ instruction: 0xdc012b14 │ │ │ │ rscsvs r2, fp, #-2080374784 @ 0x84000000 │ │ │ │ - blcs 11f7b08 <__bss_end__@@Base+0x1150ed0> │ │ │ │ - bvs f1453c <__bss_end__@@Base+0xe6d904> │ │ │ │ + blcs 11f7a90 <__bss_end__@@Base+0x1150ef0> │ │ │ │ + bvs f144c4 <__bss_end__@@Base+0xe6d924> │ │ │ │ vstrle d2, [r4, #-80] @ 0xffffffb0 │ │ │ │ - blcs 837a14 <__bss_end__@@Base+0x790ddc> │ │ │ │ + blcs 83799c <__bss_end__@@Base+0x790dfc> │ │ │ │ @ instruction: 0x2323dc01 │ │ │ │ - bvs 1ef5d1c <__bss_end__@@Base+0x1e4f0e4> │ │ │ │ + bvs 1ef5ca4 <__bss_end__@@Base+0x1e4f104> │ │ │ │ vstrle d2, [r7, #-284] @ 0xfffffee4 │ │ │ │ - blcs 837a24 <__bss_end__@@Base+0x790dec> │ │ │ │ - bvs f1454c <__bss_end__@@Base+0xe6d914> │ │ │ │ + blcs 8379ac <__bss_end__@@Base+0x790e0c> │ │ │ │ + bvs f144d4 <__bss_end__@@Base+0xe6d934> │ │ │ │ @ instruction: 0xdc012b29 │ │ │ │ rscsvs r2, fp, #-1811939328 @ 0x94000000 │ │ │ │ - blcs 37c34 │ │ │ │ - bvs fff1163c <__bss_end__@@Base+0xffe6aa04> │ │ │ │ + blcs 37bbc │ │ │ │ + bvs fff115c4 <__bss_end__@@Base+0xffe6aa24> │ │ │ │ vldrle d2, [r4, #-120] @ 0xffffff88 │ │ │ │ andcs r6, r6, #1028096 @ 0xfb000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vmov.16 d23[0], r3 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ - vldr d7, [pc, #924] @ 1d500 │ │ │ │ + vldr d7, [pc, #924] @ 1d488 │ │ │ │ vmul.f64 d6, d7, d24 │ │ │ │ - vldr d6, [pc, #24] @ 1d184 │ │ │ │ + vldr d6, [pc, #24] @ 1d10c │ │ │ │ vdiv.f64 d5, d6, d20 │ │ │ │ ldmdavs fp!, {r0, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 58784 │ │ │ │ - bvs fff151c8 <__bss_end__@@Base+0xffe6e590> │ │ │ │ - blx a599a <__bss_start@@Base+0x4a8fa> │ │ │ │ + blvc 5870c │ │ │ │ + bvs fff15150 <__bss_end__@@Base+0xffe6e5b0> │ │ │ │ + blx a5922 <__bss_start@@Base+0x4a91a> │ │ │ │ @ instruction: 0x33b1f303 │ │ │ │ - bcc fe4589a4 <__bss_end__@@Base+0xfe3b1d6c> │ │ │ │ - blvc ffa18c6c <__bss_end__@@Base+0xff972034> │ │ │ │ - blvs 79880c <__bss_end__@@Base+0x6f1bd4> │ │ │ │ - blvs 1d8a30 <__bss_end__@@Base+0x131df8> │ │ │ │ - blpl 698814 <__bss_end__@@Base+0x5f1bdc> │ │ │ │ - blvc 198bb4 <__bss_end__@@Base+0xf1f7c> │ │ │ │ + bcc fe45892c <__bss_end__@@Base+0xfe3b1d8c> │ │ │ │ + blvc ffa18bf4 <__bss_end__@@Base+0xff972054> │ │ │ │ + blvs 798794 <__bss_end__@@Base+0x6f1bf4> │ │ │ │ + blvs 1d89b8 <__bss_end__@@Base+0x131e18> │ │ │ │ + blpl 69879c <__bss_end__@@Base+0x5f1bfc> │ │ │ │ + blvc 198b3c <__bss_end__@@Base+0xf1f9c> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmvs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x601a6afa │ │ │ │ - blvc 1d8808 <__bss_end__@@Base+0x131bd0> │ │ │ │ - blvc ff058c84 <__bss_end__@@Base+0xfefb204c> │ │ │ │ - blx 458d78 <__bss_end__@@Base+0x3b2140> │ │ │ │ + blvc 1d8790 <__bss_end__@@Base+0x131bf0> │ │ │ │ + blvc ff058c0c <__bss_end__@@Base+0xfefb206c> │ │ │ │ + blx 458d00 <__bss_end__@@Base+0x3b2160> │ │ │ │ ldmvs fp!, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ andsvc r2, sl, r3, asr r2 │ │ │ │ ldmvs fp!, {r1, sp, lr, pc} │ │ │ │ andsvc r2, sl, lr, asr #4 │ │ │ │ @ instruction: 0x46186abb │ │ │ │ @ instruction: 0x46bd3730 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @@ -26367,15 +26362,15 @@ │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d22, d7 │ │ │ │ svclt 0x0014fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0x4618b2db │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15b3ac <__bss_end__@@Base+0xb4774> │ │ │ │ + blvc 15b334 <__bss_end__@@Base+0xb4794> │ │ │ │ addlt r4, r4, r0, ror r7 │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ addlt r8, lr, r4, lsl #22 │ │ │ │ @ instruction: 0xf107af00 │ │ │ │ stm ip, {r4, r6, sl, fp} │ │ │ │ cdp 0, 11, cr0, cr0, cr15, {0} │ │ │ │ vmov.f64 d6, d4 │ │ │ │ @@ -26384,132 +26379,132 @@ │ │ │ │ vstr d1, [r7, #32] │ │ │ │ vstr d2, [r7, #40] @ 0x28 │ │ │ │ vstr d3, [r7] │ │ │ │ vstr d6, [r7, #8] │ │ │ │ vldr d7, [r7, #16] │ │ │ │ vldr d6, [r7, #32] │ │ │ │ vmov.32 r7, d6[1] │ │ │ │ - vldr d7, [pc, #284] @ 1d398 │ │ │ │ + vldr d7, [pc, #284] @ 1d320 │ │ │ │ vmul.f64 d6, d7, d20 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #48] @ 0x30 │ │ │ │ vldr d8, [r7] │ │ │ │ @ instruction: 0xf7e60b0c │ │ │ │ - @ instruction: 0xeeb0e916 │ │ │ │ + @ instruction: 0xeeb0e926 │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ vldr d8, [r7, #28] │ │ │ │ vldr d9, [r7, #16] │ │ │ │ @ instruction: 0xf7e50b0c │ │ │ │ - mrc 15, 5, lr, cr0, cr8, {5} │ │ │ │ + mrc 15, 5, lr, cr0, cr0, {6} │ │ │ │ vnmul.f64 d7, d9, d0 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ svcvs 0x00bb7b07 │ │ │ │ - blvc 1588c4 <__bss_end__@@Base+0xb1c8c> │ │ │ │ - blhi 58918 │ │ │ │ - bleq 35891c <__bss_end__@@Base+0x2b1ce4> │ │ │ │ - svc 0x00a8f7e5 │ │ │ │ - blvc 1058d88 <__bss_end__@@Base+0xfb2150> │ │ │ │ - blhi 218b6c <__bss_end__@@Base+0x171f34> │ │ │ │ - blls 15892c <__bss_end__@@Base+0xb1cf4> │ │ │ │ - bleq 358930 <__bss_end__@@Base+0x2b1cf8> │ │ │ │ - ldm r2!, {r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 1058d9c <__bss_end__@@Base+0xfb2164> │ │ │ │ - blvc 218b84 <__bss_end__@@Base+0x171f4c> │ │ │ │ - blvc 1218bc4 <__bss_end__@@Base+0x1171f8c> │ │ │ │ + blvc 15884c <__bss_end__@@Base+0xb1cac> │ │ │ │ + blhi 588a0 │ │ │ │ + bleq 3588a4 <__bss_end__@@Base+0x2b1d04> │ │ │ │ + svc 0x00c0f7e5 │ │ │ │ + blvc 1058d10 <__bss_end__@@Base+0xfb2170> │ │ │ │ + blhi 218af4 <__bss_end__@@Base+0x171f54> │ │ │ │ + blls 1588b4 <__bss_end__@@Base+0xb1d14> │ │ │ │ + bleq 3588b8 <__bss_end__@@Base+0x2b1d18> │ │ │ │ + stmdb r2, {r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 1058d24 <__bss_end__@@Base+0xfb2184> │ │ │ │ + blvc 218b0c <__bss_end__@@Base+0x171f6c> │ │ │ │ + blvc 1218b4c <__bss_end__@@Base+0x1171fac> │ │ │ │ vstr , [r3, #236] @ 0xec │ │ │ │ ldmib r7, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ svcvs 0x00b92302 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0x46bd3738 │ │ │ │ - blhi 1585f4 <__bss_end__@@Base+0xb19bc> │ │ │ │ + blhi 15857c <__bss_end__@@Base+0xb19dc> │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ addlt r8, lr, r2, lsl #22 │ │ │ │ cdp 15, 11, cr10, cr0, cr0, {0} │ │ │ │ vmov.f64 d5, d0 │ │ │ │ vmov.f64 d6, d1 │ │ │ │ rscsvs r7, r8, r2, asr #22 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ - blpl 158950 <__bss_end__@@Base+0xb1d18> │ │ │ │ - blvs 1d8954 <__bss_end__@@Base+0x131d1c> │ │ │ │ - blvc 258958 <__bss_end__@@Base+0x1b1d20> │ │ │ │ - blvc 1d899c <__bss_end__@@Base+0x131d64> │ │ │ │ - blvs 9d89c0 <__bss_end__@@Base+0x931d88> │ │ │ │ - blvc 1d8be4 <__bss_end__@@Base+0x131fac> │ │ │ │ - blvc 358968 <__bss_end__@@Base+0x2b1d30> │ │ │ │ - blvc 1589ac <__bss_end__@@Base+0xb1d74> │ │ │ │ - blvs 8d89d0 <__bss_end__@@Base+0x831d98> │ │ │ │ - blvc 1d8bf4 <__bss_end__@@Base+0x131fbc> │ │ │ │ - blvc 2d8978 <__bss_end__@@Base+0x231d40> │ │ │ │ - blhi 2589bc <__bss_end__@@Base+0x1b1d84> │ │ │ │ - bleq 3589c0 <__bss_end__@@Base+0x2b1d88> │ │ │ │ - svc 0x0056f7e5 │ │ │ │ - blvc 1058e2c <__bss_end__@@Base+0xfb21f4> │ │ │ │ - blhi 218c10 <__bss_end__@@Base+0x171fd8> │ │ │ │ - bleq 2d89d0 <__bss_end__@@Base+0x231d98> │ │ │ │ - svc 0x004ef7e5 │ │ │ │ - blvc 1058e3c <__bss_end__@@Base+0xfb2204> │ │ │ │ - blvc 218c20 <__bss_end__@@Base+0x171fe8> │ │ │ │ + blpl 1588d8 <__bss_end__@@Base+0xb1d38> │ │ │ │ + blvs 1d88dc <__bss_end__@@Base+0x131d3c> │ │ │ │ + blvc 2588e0 <__bss_end__@@Base+0x1b1d40> │ │ │ │ + blvc 1d8924 <__bss_end__@@Base+0x131d84> │ │ │ │ + blvs 9d8948 <__bss_end__@@Base+0x931da8> │ │ │ │ + blvc 1d8b6c <__bss_end__@@Base+0x131fcc> │ │ │ │ + blvc 3588f0 <__bss_end__@@Base+0x2b1d50> │ │ │ │ + blvc 158934 <__bss_end__@@Base+0xb1d94> │ │ │ │ + blvs 8d8958 <__bss_end__@@Base+0x831db8> │ │ │ │ + blvc 1d8b7c <__bss_end__@@Base+0x131fdc> │ │ │ │ + blvc 2d8900 <__bss_end__@@Base+0x231d60> │ │ │ │ + blhi 258944 <__bss_end__@@Base+0x1b1da4> │ │ │ │ + bleq 358948 <__bss_end__@@Base+0x2b1da8> │ │ │ │ + svc 0x006ef7e5 │ │ │ │ + blvc 1058db4 <__bss_end__@@Base+0xfb2214> │ │ │ │ + blhi 218b98 <__bss_end__@@Base+0x171ff8> │ │ │ │ + bleq 2d8958 <__bss_end__@@Base+0x231db8> │ │ │ │ + svc 0x0066f7e5 │ │ │ │ + blvc 1058dc4 <__bss_end__@@Base+0xfb2224> │ │ │ │ + blvc 218ba8 <__bss_end__@@Base+0x172008> │ │ │ │ stc 8, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d8, [r7, #32] │ │ │ │ @ instruction: 0xf7e50b0c │ │ │ │ - cdp 15, 11, cr14, cr0, cr2, {2} │ │ │ │ + mrc 15, 5, lr, cr0, cr10, {2} │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ vldr d8, [r7, #28] │ │ │ │ @ instruction: 0xf7e60b0a │ │ │ │ - cdp 8, 11, cr14, cr0, cr14, {4} │ │ │ │ + mrc 8, 5, lr, cr0, cr14, {4} │ │ │ │ vnmul.f64 d7, d8, d0 │ │ │ │ ldmvs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 589bc │ │ │ │ - blhi 258a10 <__bss_end__@@Base+0x1b1dd8> │ │ │ │ - bleq 358a14 <__bss_end__@@Base+0x2b1ddc> │ │ │ │ - stm r0, {r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1058e80 <__bss_end__@@Base+0xfb2248> │ │ │ │ - blvc 218c64 <__bss_end__@@Base+0x17202c> │ │ │ │ + blvc 58944 │ │ │ │ + blhi 258998 <__bss_end__@@Base+0x1b1df8> │ │ │ │ + bleq 35899c <__bss_end__@@Base+0x2b1dfc> │ │ │ │ + ldm r0, {r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 1058e08 <__bss_end__@@Base+0xfb2268> │ │ │ │ + blvc 218bec <__bss_end__@@Base+0x17204c> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ svclt 0x00007b00 │ │ │ │ @ instruction: 0x46bd3738 │ │ │ │ - blhi d86c8 <__bss_end__@@Base+0x31a90> │ │ │ │ + blhi d8650 <__bss_end__@@Base+0x31ab0> │ │ │ │ svclt 0x0000bd80 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ svcge 0x000ab096 │ │ │ │ strbeq pc, [r0], #-263 @ 0xfffffef9 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blpl 1058eb8 <__bss_end__@@Base+0xfb2280> │ │ │ │ - blvs 1098ebc <__bss_end__@@Base+0xff2284> │ │ │ │ - blvc 10d8ec0 <__bss_end__@@Base+0x1032288> │ │ │ │ - blpl 58a20 │ │ │ │ - blvs d8a24 <__bss_end__@@Base+0x31dec> │ │ │ │ - blvc 158a28 <__bss_end__@@Base+0xb1df0> │ │ │ │ + blpl 1058e40 <__bss_end__@@Base+0xfb22a0> │ │ │ │ + blvs 1098e44 <__bss_end__@@Base+0xff22a4> │ │ │ │ + blvc 10d8e48 <__bss_end__@@Base+0x10322a8> │ │ │ │ + blpl 589a8 │ │ │ │ + blvs d89ac <__bss_end__@@Base+0x31e0c> │ │ │ │ + blvc 1589b0 <__bss_end__@@Base+0xb1e10> │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ msreq CPSR_, r7, lsl #2 │ │ │ │ msreq CPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ - blpl 58a78 │ │ │ │ - blvs d8a7c <__bss_end__@@Base+0x31e44> │ │ │ │ - blvc 158a80 <__bss_end__@@Base+0xb1e48> │ │ │ │ + blpl 58a00 │ │ │ │ + blvs d8a04 <__bss_end__@@Base+0x31e64> │ │ │ │ + blvc 158a08 <__bss_end__@@Base+0xb1e68> │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7ff2b47 │ │ │ │ ldc 15, cr15, [r7, #444] @ 0x1bc │ │ │ │ vldr d7, [r7, #40] @ 0x28 │ │ │ │ vldr d6, [r7, #32] │ │ │ │ svcvs 0x003b5b06 │ │ │ │ strbtmi r9, [sp], -r8, lsl #6 │ │ │ │ ldrbeq pc, [r0], #-263 @ 0xfffffef9 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 1c841 │ │ │ │ + strgt ip, [pc, #-3087] @ 1c7c9 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ movteq pc, #263 @ 0x107 @ │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d2, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7fe0b47 │ │ │ │ @@ -26527,45 +26522,45 @@ │ │ │ │ stc 4, cr0, [r4, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf1072b00 │ │ │ │ stc 4, cr0, [r4, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf5073b02 │ │ │ │ @ instruction: 0xf5a474bc │ │ │ │ eorvs r7, r0, r6, lsr #9 │ │ │ │ eoreq pc, r8, r7, lsl #2 │ │ │ │ - blmi d88b8 <__bss_end__@@Base+0x31c80> │ │ │ │ + blmi d8840 <__bss_end__@@Base+0x31ca0> │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - blpl 58ac0 │ │ │ │ + blpl 58a48 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - blvs d88c8 <__bss_end__@@Base+0x31c90> │ │ │ │ + blvs d8850 <__bss_end__@@Base+0x31cb0> │ │ │ │ andeq pc, r8, r7, lsl #2 │ │ │ │ - blvc 58ad0 │ │ │ │ + blvc 58a58 │ │ │ │ adcsvc pc, ip, r7, lsl #10 │ │ │ │ adcvc pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf5076001 │ │ │ │ @ instruction: 0xf5a171bc │ │ │ │ @ instruction: 0x600a71ba │ │ │ │ adcsvc pc, ip, #29360128 @ 0x1c00000 │ │ │ │ adcsvc pc, ip, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0xf1076013 │ │ │ │ ldc 3, cr0, [r7, #160] @ 0xa0 │ │ │ │ vldr d6, [r3, #-400] @ 0xfffffe70 │ │ │ │ vadd.f64 d7, d6, d2 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ vldr d7, [r7, #368] @ 0x170 │ │ │ │ @ instruction: 0xf7e50b5c │ │ │ │ - stc 14, cr14, [r7, #536] @ 0x218 │ │ │ │ + stc 14, cr14, [r7, #632] @ 0x278 │ │ │ │ vldr d0, [r7, #360] @ 0x168 │ │ │ │ @ instruction: 0xf7e50b5c │ │ │ │ - vstr , [r7, #336] @ 0x150 │ │ │ │ + vstr , [r7, #400] @ 0x190 │ │ │ │ vldr d0, [r7, #352] @ 0x160 │ │ │ │ @ instruction: 0xf7e50b66 │ │ │ │ - stc 14, cr14, [r7, #488] @ 0x1e8 │ │ │ │ + stc 14, cr14, [r7, #584] @ 0x248 │ │ │ │ vldr d0, [r7, #344] @ 0x158 │ │ │ │ @ instruction: 0xf7e50b66 │ │ │ │ - vstr , [r7, #288] @ 0x120 │ │ │ │ + vstr , [r7, #352] @ 0x160 │ │ │ │ @ instruction: 0xf1070b54 │ │ │ │ ldc 3, cr0, [r3, #288] @ 0x120 │ │ │ │ vldr d6, [r7] │ │ │ │ @ instruction: 0xee267b54 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ @ instruction: 0xf1076b06 │ │ │ │ @@ -26573,23 +26568,23 @@ │ │ │ │ vldr d5, [r7] │ │ │ │ @ instruction: 0xee257b54 │ │ │ │ vmov.f64 d7, #119 @ 0x3fb80000 1.4375000 │ │ │ │ vadd.f64 d5, d5, d0 │ │ │ │ @ instruction: 0xee867b47 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e50b45 │ │ │ │ - cdp 13, 11, cr14, cr0, cr14, {7} │ │ │ │ + cdp 14, 11, cr14, cr0, cr4, {0} │ │ │ │ vrintr.f64 d7, d0 │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ @ instruction: 0xf1076b06 │ │ │ │ ldc 3, cr0, [r3, #288] @ 0x120 │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e50b47 │ │ │ │ - stc 12, cr14, [r7, #936] @ 0x3a8 │ │ │ │ + stc 12, cr14, [r7, #1016] @ 0x3f8 │ │ │ │ vldr d0, [r7, #328] @ 0x148 │ │ │ │ @ instruction: 0xeeb77b54 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ @ instruction: 0xee856b52 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ @ instruction: 0xeeb77b50 │ │ │ │ @@ -26624,25 +26619,25 @@ │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vmov.f64 d6, #118 @ 0x3fb00000 1.375 │ │ │ │ vldr d5, [r7] │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ @ instruction: 0xee867b47 │ │ │ │ vmov.f64 d5, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e50b45 │ │ │ │ - cdp 13, 11, cr14, cr0, cr8, {4} │ │ │ │ + mrc 13, 5, lr, cr0, cr14, {4} │ │ │ │ vrintr.f64 d7, d0 │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldr d7, [r7, #272] @ 0x110 │ │ │ │ vldr d6, [r7, #296] @ 0x128 │ │ │ │ @ instruction: 0xee267b5a │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ vldr d1, [r7, #284] @ 0x11c │ │ │ │ @ instruction: 0xf7e50b48 │ │ │ │ - stc 14, cr14, [r7, #808] @ 0x328 │ │ │ │ + stc 14, cr14, [r7, #872] @ 0x368 │ │ │ │ vldr d0, [r7, #264] @ 0x108 │ │ │ │ vnmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vrintx.f64 d7, d0 │ │ │ │ vldr d6, [r7] │ │ │ │ vsub.f64 d7, d6, d0 │ │ │ │ vrintx.f64 d6, d7 │ │ │ │ @@ -26796,67 +26791,67 @@ │ │ │ │ @ instruction: 0xf1070378 │ │ │ │ ldc 2, cr0, [r2, #-480] @ 0xfffffe20 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstr d7, [r3, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf5077b02 │ │ │ │ @ instruction: 0xf5a373bc │ │ │ │ ldmdavs fp, {r1, r2, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvs 58f38 │ │ │ │ - blvc ed8f4c <__bss_end__@@Base+0xe32314> │ │ │ │ - blvs 21918c <__bss_end__@@Base+0x172554> │ │ │ │ - blvc e58f54 <__bss_end__@@Base+0xdb231c> │ │ │ │ - blvc 219194 <__bss_end__@@Base+0x17255c> │ │ │ │ + blvs 58ec0 │ │ │ │ + blvc ed8ed4 <__bss_end__@@Base+0xe32334> │ │ │ │ + blvs 219114 <__bss_end__@@Base+0x172574> │ │ │ │ + blvc e58edc <__bss_end__@@Base+0xdb233c> │ │ │ │ + blvc 21911c <__bss_end__@@Base+0x17257c> │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ rsbseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs d8d50 <__bss_end__@@Base+0x32118> │ │ │ │ - blvc 2191e4 <__bss_end__@@Base+0x1725ac> │ │ │ │ - blvc d8d1c <__bss_end__@@Base+0x320e4> │ │ │ │ + blvs d8cd8 <__bss_end__@@Base+0x32138> │ │ │ │ + blvc 21916c <__bss_end__@@Base+0x1725cc> │ │ │ │ + blvc d8ca4 <__bss_end__@@Base+0x32104> │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ rsbseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs d8d64 <__bss_end__@@Base+0x3212c> │ │ │ │ - blvc 1158f7c <__bss_end__@@Base+0x10b2344> │ │ │ │ - blvc 2191fc <__bss_end__@@Base+0x1725c4> │ │ │ │ - blvc d8d34 <__bss_end__@@Base+0x320fc> │ │ │ │ + blvs d8cec <__bss_end__@@Base+0x3214c> │ │ │ │ + blvc 1158f04 <__bss_end__@@Base+0x10b2364> │ │ │ │ + blvc 219184 <__bss_end__@@Base+0x1725e4> │ │ │ │ + blvc d8cbc <__bss_end__@@Base+0x3211c> │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ tstcc r8, #1769472 @ 0x1b0000 │ │ │ │ - blvs 58f84 │ │ │ │ - blvc 958f98 <__bss_end__@@Base+0x8b2360> │ │ │ │ - blvc 2191d8 <__bss_end__@@Base+0x1725a0> │ │ │ │ + blvs 58f0c │ │ │ │ + blvc 958f20 <__bss_end__@@Base+0x8b2380> │ │ │ │ + blvc 219160 <__bss_end__@@Base+0x1725c0> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ rsbseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 58f94 │ │ │ │ - blvc 2191e8 <__bss_end__@@Base+0x1725b0> │ │ │ │ - blvc 58f60 │ │ │ │ + blvs 58f1c │ │ │ │ + blvc 219170 <__bss_end__@@Base+0x1725d0> │ │ │ │ + blvc 58ee8 │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ tstcc r0, #1769472 @ 0x1b0000 │ │ │ │ - blvs 58fb0 │ │ │ │ - blvc b58fc4 <__bss_end__@@Base+0xab238c> │ │ │ │ - blvs 219204 <__bss_end__@@Base+0x1725cc> │ │ │ │ - blvc 9d8fcc <__bss_end__@@Base+0x932394> │ │ │ │ - blvc 21920c <__bss_end__@@Base+0x1725d4> │ │ │ │ + blvs 58f38 │ │ │ │ + blvc b58f4c <__bss_end__@@Base+0xab23ac> │ │ │ │ + blvs 21918c <__bss_end__@@Base+0x1725ec> │ │ │ │ + blvc 9d8f54 <__bss_end__@@Base+0x9323b4> │ │ │ │ + blvc 219194 <__bss_end__@@Base+0x1725f4> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ rsbeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 58fc8 │ │ │ │ - blvc 21925c <__bss_end__@@Base+0x172624> │ │ │ │ - blvc 58f94 │ │ │ │ + blvs 58f50 │ │ │ │ + blvc 2191e4 <__bss_end__@@Base+0x172644> │ │ │ │ + blvc 58f1c │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ movwcc r6, #34843 @ 0x881b │ │ │ │ - blvs 58fe4 │ │ │ │ - blvc d58ff8 <__bss_end__@@Base+0xcb23c0> │ │ │ │ - blvs 219238 <__bss_end__@@Base+0x172600> │ │ │ │ - blvc bd9000 <__bss_end__@@Base+0xb323c8> │ │ │ │ - blvc 219240 <__bss_end__@@Base+0x172608> │ │ │ │ + blvs 58f6c │ │ │ │ + blvc d58f80 <__bss_end__@@Base+0xcb23e0> │ │ │ │ + blvs 2191c0 <__bss_end__@@Base+0x172620> │ │ │ │ + blvc bd8f88 <__bss_end__@@Base+0xb323e8> │ │ │ │ + blvc 2191c8 <__bss_end__@@Base+0x172628> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ rsbeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 58ffc │ │ │ │ - blvc 219290 <__bss_end__@@Base+0x172658> │ │ │ │ - blvc 58fc8 │ │ │ │ + blvs 58f84 │ │ │ │ + blvc 219218 <__bss_end__@@Base+0x172678> │ │ │ │ + blvc 58f50 │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.16 d6[2], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.16 d6[2], r7 │ │ │ │ @@ -26870,32 +26865,32 @@ │ │ │ │ ldc 2, cr0, [r2, #416] @ 0x1a0 │ │ │ │ vldr d6, [r7] │ │ │ │ vsub.f64 d7, d6, d2 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ @ instruction: 0xf1077b00 │ │ │ │ @ instruction: 0x461a0338 │ │ │ │ cmnpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blvs 5905c │ │ │ │ - blvc d8e64 <__bss_end__@@Base+0x3222c> │ │ │ │ - blvs 2192b4 <__bss_end__@@Base+0x17267c> │ │ │ │ + blvs 58fe4 │ │ │ │ + blvc d8dec <__bss_end__@@Base+0x3224c> │ │ │ │ + blvs 21923c <__bss_end__@@Base+0x17269c> │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blvc d8e70 <__bss_end__@@Base+0x32238> │ │ │ │ - blvc 219300 <__bss_end__@@Base+0x1726c8> │ │ │ │ + blvc d8df8 <__bss_end__@@Base+0x32258> │ │ │ │ + blvc 219288 <__bss_end__@@Base+0x1726e8> │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73baf5a3 │ │ │ │ stc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xf1077b00 │ │ │ │ @ instruction: 0x461a0338 │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 5908c │ │ │ │ - blvc 59094 │ │ │ │ - blvs 2192e4 <__bss_end__@@Base+0x1726ac> │ │ │ │ + blvs 59014 │ │ │ │ + blvc 5901c │ │ │ │ + blvs 21926c <__bss_end__@@Base+0x1726cc> │ │ │ │ movweq pc, #33031 @ 0x8107 @ │ │ │ │ - blvc 590a0 │ │ │ │ - blvc 219330 <__bss_end__@@Base+0x1726f8> │ │ │ │ + blvc 59028 │ │ │ │ + blvc 2192b8 <__bss_end__@@Base+0x172718> │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73bcf5a3 │ │ │ │ stc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ @ instruction: 0xf5077b00 │ │ │ │ @ instruction: 0xf5a373bc │ │ │ │ ldmdavs fp, {r3, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ tstle r0, r1, lsl #22 │ │ │ │ @@ -26948,74 +26943,74 @@ │ │ │ │ @ instruction: 0xf1070368 │ │ │ │ ldc 2, cr0, [r2, #-416] @ 0xfffffe60 │ │ │ │ vadd.f64 d6, d6, d2 │ │ │ │ vstr d7, [r3, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf5077b02 │ │ │ │ @ instruction: 0xf5a373bc │ │ │ │ ldmdavs fp, {r1, r2, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 59198 │ │ │ │ - blvs 21942c <__bss_end__@@Base+0x1727f4> │ │ │ │ - blvc f591b0 <__bss_end__@@Base+0xeb2578> │ │ │ │ - blvs 2193f0 <__bss_end__@@Base+0x1727b8> │ │ │ │ - blvc e591b8 <__bss_end__@@Base+0xdb2580> │ │ │ │ - blvc 2193f8 <__bss_end__@@Base+0x1727c0> │ │ │ │ + blvc 59120 │ │ │ │ + blvs 2193b4 <__bss_end__@@Base+0x172814> │ │ │ │ + blvc f59138 <__bss_end__@@Base+0xeb2598> │ │ │ │ + blvs 219378 <__bss_end__@@Base+0x1727d8> │ │ │ │ + blvc e59140 <__bss_end__@@Base+0xdb25a0> │ │ │ │ + blvc 219380 <__bss_end__@@Base+0x1727e0> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ rsbeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs d8fb4 <__bss_end__@@Base+0x3237c> │ │ │ │ - blvc 219448 <__bss_end__@@Base+0x172810> │ │ │ │ - blvc d8f80 <__bss_end__@@Base+0x32348> │ │ │ │ + blvs d8f3c <__bss_end__@@Base+0x3239c> │ │ │ │ + blvc 2193d0 <__bss_end__@@Base+0x172830> │ │ │ │ + blvc d8f08 <__bss_end__@@Base+0x32368> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ rsbeq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvc d8fc8 <__bss_end__@@Base+0x32390> │ │ │ │ - blvs 59660 │ │ │ │ - blvc 1d9464 <__bss_end__@@Base+0x13282c> │ │ │ │ - blvc d8f98 <__bss_end__@@Base+0x32360> │ │ │ │ + blvc d8f50 <__bss_end__@@Base+0x323b0> │ │ │ │ + blvs 595e8 │ │ │ │ + blvc 1d93ec <__bss_end__@@Base+0x13284c> │ │ │ │ + blvc d8f20 <__bss_end__@@Base+0x32380> │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ tstcc r8, #1769472 @ 0x1b0000 │ │ │ │ - blvc 591e8 │ │ │ │ - blvs 59668 │ │ │ │ - blvs 1d9440 <__bss_end__@@Base+0x132808> │ │ │ │ - blvc 8d9204 <__bss_end__@@Base+0x8325cc> │ │ │ │ - blvc 219444 <__bss_end__@@Base+0x17280c> │ │ │ │ + blvc 59170 │ │ │ │ + blvs 595f0 │ │ │ │ + blvs 1d93c8 <__bss_end__@@Base+0x132828> │ │ │ │ + blvc 8d918c <__bss_end__@@Base+0x8325ec> │ │ │ │ + blvc 2193cc <__bss_end__@@Base+0x17282c> │ │ │ │ cmppeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ rsbseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 59200 │ │ │ │ - blvc 219454 <__bss_end__@@Base+0x17281c> │ │ │ │ - blvc 591cc │ │ │ │ + blvs 59188 │ │ │ │ + blvc 2193dc <__bss_end__@@Base+0x17283c> │ │ │ │ + blvc 59154 │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ tstcc r0, #1769472 @ 0x1b0000 │ │ │ │ - blvc 5921c │ │ │ │ - blvs 259698 <__bss_end__@@Base+0x1b2a60> │ │ │ │ - blvs 1d9474 <__bss_end__@@Base+0x13283c> │ │ │ │ - blvc ad9238 <__bss_end__@@Base+0xa32600> │ │ │ │ - blvs 219478 <__bss_end__@@Base+0x172840> │ │ │ │ - blvc 9d9240 <__bss_end__@@Base+0x932608> │ │ │ │ - blvc 219480 <__bss_end__@@Base+0x172848> │ │ │ │ + blvc 591a4 │ │ │ │ + blvs 259620 <__bss_end__@@Base+0x1b2a80> │ │ │ │ + blvs 1d93fc <__bss_end__@@Base+0x13285c> │ │ │ │ + blvc ad91c0 <__bss_end__@@Base+0xa32620> │ │ │ │ + blvs 219400 <__bss_end__@@Base+0x172860> │ │ │ │ + blvc 9d91c8 <__bss_end__@@Base+0x932628> │ │ │ │ + blvc 219408 <__bss_end__@@Base+0x172868> │ │ │ │ cmppeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ subseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 5923c │ │ │ │ - blvc 2194d0 <__bss_end__@@Base+0x172898> │ │ │ │ - blvc 59208 │ │ │ │ + blvs 591c4 │ │ │ │ + blvc 219458 <__bss_end__@@Base+0x1728b8> │ │ │ │ + blvc 59190 │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ movwcc r6, #34843 @ 0x881b │ │ │ │ - blvc 59258 │ │ │ │ - blvs 596d4 │ │ │ │ - blvs 1d94b0 <__bss_end__@@Base+0x132878> │ │ │ │ - blvc cd9274 <__bss_end__@@Base+0xc3263c> │ │ │ │ - blvs 2194b4 <__bss_end__@@Base+0x17287c> │ │ │ │ - blvc bd927c <__bss_end__@@Base+0xb32644> │ │ │ │ - blvc 2194bc <__bss_end__@@Base+0x172884> │ │ │ │ + blvc 591e0 │ │ │ │ + blvs 5965c │ │ │ │ + blvs 1d9438 <__bss_end__@@Base+0x132898> │ │ │ │ + blvc cd91fc <__bss_end__@@Base+0xc3265c> │ │ │ │ + blvs 21943c <__bss_end__@@Base+0x17289c> │ │ │ │ + blvc bd9204 <__bss_end__@@Base+0xb32664> │ │ │ │ + blvc 219444 <__bss_end__@@Base+0x1728a4> │ │ │ │ cmppeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ subseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blvs 59278 │ │ │ │ - blvc 21950c <__bss_end__@@Base+0x1728d4> │ │ │ │ - blvc 59244 │ │ │ │ + blvs 59200 │ │ │ │ + blvc 219494 <__bss_end__@@Base+0x1728f4> │ │ │ │ + blvc 591cc │ │ │ │ @ instruction: 0x73bcf507 │ │ │ │ @ instruction: 0x73a6f5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.16 d6[2], r7 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ @@ -27041,40 +27036,40 @@ │ │ │ │ @ instruction: 0xf1075b07 │ │ │ │ ldc 3, cr0, [r3, #352] @ 0x160 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ @ instruction: 0xf1077b07 │ │ │ │ @ instruction: 0x461c0358 │ │ │ │ - bleq 1219780 <__bss_end__@@Base+0x1172b48> │ │ │ │ - b c5bc58 <__bss_end__@@Base+0xbb5020> │ │ │ │ - bleq d90d8 <__bss_end__@@Base+0x324a0> │ │ │ │ + bleq 1219708 <__bss_end__@@Base+0x1172b68> │ │ │ │ + b 11dbbe0 <__bss_end__@@Base+0x1135040> │ │ │ │ + bleq d9060 <__bss_end__@@Base+0x324c0> │ │ │ │ teqpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blvc d911c <__bss_end__@@Base+0x324e4> │ │ │ │ - blvs 2195b0 <__bss_end__@@Base+0x172978> │ │ │ │ - blvc 1359334 <__bss_end__@@Base+0x12b26fc> │ │ │ │ - blvs 219574 <__bss_end__@@Base+0x17293c> │ │ │ │ + blvc d90a4 <__bss_end__@@Base+0x32504> │ │ │ │ + blvs 219538 <__bss_end__@@Base+0x172998> │ │ │ │ + blvc 13592bc <__bss_end__@@Base+0x12b271c> │ │ │ │ + blvs 2194fc <__bss_end__@@Base+0x17295c> │ │ │ │ cmppeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blvc d9130 <__bss_end__@@Base+0x324f8> │ │ │ │ - blvc 219580 <__bss_end__@@Base+0x172948> │ │ │ │ + blvc d90b8 <__bss_end__@@Base+0x32518> │ │ │ │ + blvc 219508 <__bss_end__@@Base+0x172968> │ │ │ │ ldrdcc pc, [r0, r7]! │ │ │ │ - blvc 592fc │ │ │ │ - blvs 1259350 <__bss_end__@@Base+0x11b2718> │ │ │ │ - blvc 1659354 <__bss_end__@@Base+0x15b271c> │ │ │ │ - blvc 219594 <__bss_end__@@Base+0x17295c> │ │ │ │ - blne 16d935c <__bss_end__@@Base+0x1632724> │ │ │ │ - bleq 12197c4 <__bss_end__@@Base+0x1172b8c> │ │ │ │ - bl 1ddbc9c <__bss_end__@@Base+0x1d35064> │ │ │ │ - blhi 10597cc <__bss_end__@@Base+0xfb2b94> │ │ │ │ + blvc 59284 │ │ │ │ + blvs 12592d8 <__bss_end__@@Base+0x11b2738> │ │ │ │ + blvc 16592dc <__bss_end__@@Base+0x15b273c> │ │ │ │ + blvc 21951c <__bss_end__@@Base+0x17297c> │ │ │ │ + blne 16d92e4 <__bss_end__@@Base+0x1632744> │ │ │ │ + bleq 121974c <__bss_end__@@Base+0x1172bac> │ │ │ │ + bl fe1dbc24 <__bss_end__@@Base+0xfe135084> │ │ │ │ + blhi 1059754 <__bss_end__@@Base+0xfb2bb4> │ │ │ │ msreq SPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf107461a │ │ │ │ ldc 3, cr0, [r2, #-352] @ 0xfffffea0 │ │ │ │ vldr d1, [r3, #8] │ │ │ │ @ instruction: 0xf7e50b00 │ │ │ │ - vmov.f64 d14, d26 │ │ │ │ + vmov.u16 lr, d0[3] │ │ │ │ vsub.f64 d7, d8, d0 │ │ │ │ @ instruction: 0xf8d77b07 │ │ │ │ stc 1, cr3, [r3, #656] @ 0x290 │ │ │ │ svclt 0x00007b00 │ │ │ │ ldrvc pc, [lr, r7, lsl #10]! │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ vldrlt d8, [r0, #8] │ │ │ │ @@ -27088,58 +27083,58 @@ │ │ │ │ tstple sl, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, sp, lr}^ │ │ │ │ subsvs r2, sl, r0, lsl #4 │ │ │ │ andcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ movwcs r6, #154 @ 0x9a │ │ │ │ ldmdavs fp!, {r2, r5, r7, sp, lr, pc}^ │ │ │ │ - blvc 1593c8 <__bss_end__@@Base+0xb2790> │ │ │ │ - bleq 1219840 <__bss_end__@@Base+0x1172c08> │ │ │ │ - ldmib r2!, {r0, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1059848 <__bss_end__@@Base+0xfb2c10> │ │ │ │ - blvc ff219980 <__bss_end__@@Base+0xff172d48> │ │ │ │ - bcs fe4595ec <__bss_end__@@Base+0xfe3b29b4> │ │ │ │ + blvc 159350 <__bss_end__@@Base+0xb27b0> │ │ │ │ + bleq 12197c8 <__bss_end__@@Base+0x1172c28> │ │ │ │ + stmib r8, {r0, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 10597d0 <__bss_end__@@Base+0xfb2c30> │ │ │ │ + blvc ff219908 <__bss_end__@@Base+0xff172d68> │ │ │ │ + bcs fe459574 <__bss_end__@@Base+0xfe3b29d4> │ │ │ │ andsvs r6, sl, fp, ror r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ tstppl pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ mvnne pc, #1342177292 @ 0x5000000c │ │ │ │ movwne pc, #11139 @ 0x2b83 @ │ │ │ │ @ instruction: 0x17d31159 │ │ │ │ cmncs r4, fp, asr #21 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ - blcs 2490c │ │ │ │ + blcs 24894 │ │ │ │ ldmdavs fp!, {r0, r4, r8, ip, lr, pc}^ │ │ │ │ vtst.8 d22, d8, d10 │ │ │ │ vorr.i32 d21, #24320 @ 0x00005f00 │ │ │ │ - blx fe0e2d7e <__bss_end__@@Base+0xfe03c146> │ │ │ │ + blx fe0e2d06 <__bss_end__@@Base+0xfe03c166> │ │ │ │ bicsne r1, r9, r2, lsl #6 │ │ │ │ - bne ff2e3d24 <__bss_end__@@Base+0xff23d0ec> │ │ │ │ + bne ff2e3cac <__bss_end__@@Base+0xff23d10c> │ │ │ │ bicvc pc, r8, pc, asr #8 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ - blcs 24930 │ │ │ │ + blcs 248b8 │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r7, sl, sp, lr}^ │ │ │ │ - blvs 15943c <__bss_end__@@Base+0xb2804> │ │ │ │ + blvs 1593c4 <__bss_end__@@Base+0xb2824> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bcc fe459614 <__bss_end__@@Base+0xfe3b29dc> │ │ │ │ - blvc ffa198dc <__bss_end__@@Base+0xff972ca4> │ │ │ │ - blvs 12196d8 <__bss_end__@@Base+0x1172aa0> │ │ │ │ + bcc fe45959c <__bss_end__@@Base+0xfe3b29fc> │ │ │ │ + blvc ffa19864 <__bss_end__@@Base+0xff972cc4> │ │ │ │ + blvs 1219660 <__bss_end__@@Base+0x1172ac0> │ │ │ │ mcr 12, 0, r6, cr7, cr11, {5} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ - vldr d7, [pc, #924] @ 1e1a8 │ │ │ │ + vldr d7, [pc, #924] @ 1e130 │ │ │ │ vmov.s16 r5, d7[2] │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vmov.f64 d7, #103 @ 0x3f380000 0.7187500 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e50b47 │ │ │ │ - @ instruction: 0xeeb0e962 │ │ │ │ + @ instruction: 0xeeb0e978 │ │ │ │ vrintx.f64 d7, d0 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vmov.f64 d23, #214 @ 0xbeb00000 -0.3437500 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ ldrtvs r3, [fp], #-2704 @ 0xfffff570 │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ teqvs fp, pc, lsl r3 │ │ │ │ @@ -27164,19 +27159,19 @@ │ │ │ │ addsmi r6, sl, #64256 @ 0xfb00 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, sl, fp, ip, lr, pc}^ │ │ │ │ subsvs r6, sl, sl, ror ip │ │ │ │ addseq r6, fp, fp, ror ip │ │ │ │ ldrtmi r3, [fp], #-848 @ 0xfffffcb0 │ │ │ │ mcrrcs 8, 5, pc, r4, cr3 @ │ │ │ │ ldcvs 12, cr6, [fp], #-996 @ 0xfffffc1c │ │ │ │ - bne ff4a49d8 <__bss_end__@@Base+0xff3fdda0> │ │ │ │ + bne ff4a4960 <__bss_end__@@Base+0xff3fddc0> │ │ │ │ addsvs r6, sl, fp, ror r8 │ │ │ │ ldclvs 0, cr14, [fp], #-20 @ 0xffffffec │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ - blcs 3390a8 <__bss_end__@@Base+0x292470> │ │ │ │ + blcs 339030 <__bss_end__@@Base+0x292490> │ │ │ │ movwcs sp, #7644 @ 0x1ddc │ │ │ │ smmlacc r0, r8, r6, r4 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi sp, r6, r0 │ │ │ │ addlt fp, ip, r0, lsl #11 │ │ │ │ @@ -27185,127 +27180,127 @@ │ │ │ │ vmov.f64 d6, d1 │ │ │ │ rsbsvs r7, r8, r2, asr #22 │ │ │ │ stc 0, cr6, [r7, #228] @ 0xe4 │ │ │ │ vstr d5, [r7, #8] │ │ │ │ vstr d6, [r7, #16] │ │ │ │ movwcs r7, #6918 @ 0x1b06 │ │ │ │ ldc 2, cr6, [r7, #1004] @ 0x3ec │ │ │ │ - vldr d7, [pc, #16] @ 1df10 │ │ │ │ + vldr d7, [pc, #16] @ 1de98 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e50b47 │ │ │ │ - vstr s28, [r7, #864] @ 0x360 │ │ │ │ + vstr s28, [r7, #928] @ 0x3a0 │ │ │ │ ldmdavs fp!, {r3, r8, r9, fp}^ │ │ │ │ vstrle d2, [lr, #-64] @ 0xffffffc0 │ │ │ │ - blvc 259578 <__bss_end__@@Base+0x1b2940> │ │ │ │ - blvc ff2199e0 <__bss_end__@@Base+0xff172da8> │ │ │ │ - blvs 59a00 │ │ │ │ - blvc 1219800 <__bss_end__@@Base+0x1172bc8> │ │ │ │ - blvs 5d95a8 <__bss_end__@@Base+0x532970> │ │ │ │ - blvc ff1d9a00 <__bss_end__@@Base+0xff132dc8> │ │ │ │ - blx 459af8 <__bss_end__@@Base+0x3b2ec0> │ │ │ │ + blvc 259500 <__bss_end__@@Base+0x1b2960> │ │ │ │ + blvc ff219968 <__bss_end__@@Base+0xff172dc8> │ │ │ │ + blvs 59988 │ │ │ │ + blvc 1219788 <__bss_end__@@Base+0x1172be8> │ │ │ │ + blvs 5d9530 <__bss_end__@@Base+0x532990> │ │ │ │ + blvc ff1d9988 <__bss_end__@@Base+0xff132de8> │ │ │ │ + blx 459a80 <__bss_end__@@Base+0x3b2ee0> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ ldmdavs fp!, {r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - bleq 2595a0 <__bss_end__@@Base+0x1b2968> │ │ │ │ + bleq 259528 <__bss_end__@@Base+0x1b2988> │ │ │ │ @ instruction: 0xf0004619 │ │ │ │ rscsvs pc, r8, #3312 @ 0xcf0 │ │ │ │ ldmdavs fp!, {r1, r3, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - bleq 2595b8 <__bss_end__@@Base+0x1b2980> │ │ │ │ + bleq 259540 <__bss_end__@@Base+0x1b29a0> │ │ │ │ @ instruction: 0xf0004619 │ │ │ │ rscsvs pc, r8, #123904 @ 0x1e400 │ │ │ │ - blcs 38b54 │ │ │ │ + blcs 38adc │ │ │ │ movwcs sp, #257 @ 0x101 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ @ instruction: 0x37304618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ ldmible r7, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldclcc 12, cr7, [fp, #892] @ 0x37c │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc, #8] @ 1dfa4 │ │ │ │ + vldr d7, [pc, #8] @ 1df2c │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ strle pc, [r3, #-2576] @ 0xfffff5f0 │ │ │ │ ldmib r3, {r1, r4, r8, r9, sp, pc}^ │ │ │ │ and r2, r2, r0, lsl #6 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc, #8] @ 1dfcc │ │ │ │ + vldr d7, [pc, #8] @ 1df54 │ │ │ │ vmov.f64 d6, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r3, #-64] @ 0xffffffc0 │ │ │ │ ldmib r3, {r1, r3, r8, r9, sp, pc}^ │ │ │ │ and r2, r2, r0, lsl #6 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15c164 <__bss_end__@@Base+0xb552c> │ │ │ │ + blvc 15c0ec <__bss_end__@@Base+0xb554c> │ │ │ │ svclt 0x00004770 │ │ │ │ strle r9, [lr], -lr, ror #9 │ │ │ │ ldrshgt r7, [r6], #-255 @ 0xffffff01 │ │ │ │ strle r9, [lr], -lr, ror #9 │ │ │ │ ldrshmi r7, [r6], #-255 @ 0xffffff01 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ svcge 0x0000b08c │ │ │ │ ldceq 1, cr15, [r8], #-28 @ 0xffffffe4 │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - blpl 1059ad8 <__bss_end__@@Base+0xfb2ea0> │ │ │ │ - blvs 1099adc <__bss_end__@@Base+0xff2ea4> │ │ │ │ - blvc 10d9ae0 <__bss_end__@@Base+0x1032ea8> │ │ │ │ - blpl 59640 │ │ │ │ - blvs d9644 <__bss_end__@@Base+0x32a0c> │ │ │ │ - blvc 159648 <__bss_end__@@Base+0xb2a10> │ │ │ │ - blvc 5968c │ │ │ │ - blvs 19596b0 <__bss_end__@@Base+0x18b2a78> │ │ │ │ - blvc 1d98d4 <__bss_end__@@Base+0x132c9c> │ │ │ │ - bleq 1219afc <__bss_end__@@Base+0x1172ec4> │ │ │ │ - stmia sl!, {r0, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 259660 <__bss_end__@@Base+0x1b2a28> │ │ │ │ - blvc 596a4 │ │ │ │ - blvs 17d96c8 <__bss_end__@@Base+0x1732a90> │ │ │ │ - blvc 1d98ec <__bss_end__@@Base+0x132cb4> │ │ │ │ - bleq 1219b14 <__bss_end__@@Base+0x1172edc> │ │ │ │ - b cdbfec <__bss_end__@@Base+0xc353b4> │ │ │ │ - bleq 1d9678 <__bss_end__@@Base+0x132a40> │ │ │ │ - blpl 6596bc <__bss_end__@@Base+0x5b2a84> │ │ │ │ - blvc 1596c0 <__bss_end__@@Base+0xb2a88> │ │ │ │ - blvs 219a7c <__bss_end__@@Base+0x172e44> │ │ │ │ - blmi 6596c8 <__bss_end__@@Base+0x5b2a90> │ │ │ │ - blpl 1596cc <__bss_end__@@Base+0xb2a94> │ │ │ │ - blvc 199a84 <__bss_end__@@Base+0xf2e4c> │ │ │ │ + blpl 1059a60 <__bss_end__@@Base+0xfb2ec0> │ │ │ │ + blvs 1099a64 <__bss_end__@@Base+0xff2ec4> │ │ │ │ + blvc 10d9a68 <__bss_end__@@Base+0x1032ec8> │ │ │ │ + blpl 595c8 │ │ │ │ + blvs d95cc <__bss_end__@@Base+0x32a2c> │ │ │ │ + blvc 1595d0 <__bss_end__@@Base+0xb2a30> │ │ │ │ + blvc 59614 │ │ │ │ + blvs 1959638 <__bss_end__@@Base+0x18b2a98> │ │ │ │ + blvc 1d985c <__bss_end__@@Base+0x132cbc> │ │ │ │ + bleq 1219a84 <__bss_end__@@Base+0x1172ee4> │ │ │ │ + stmdb r2, {r0, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bleq 2595e8 <__bss_end__@@Base+0x1b2a48> │ │ │ │ + blvc 5962c │ │ │ │ + blvs 17d9650 <__bss_end__@@Base+0x1732ab0> │ │ │ │ + blvc 1d9874 <__bss_end__@@Base+0x132cd4> │ │ │ │ + bleq 1219a9c <__bss_end__@@Base+0x1172efc> │ │ │ │ + b 10dbf74 <__bss_end__@@Base+0x10353d4> │ │ │ │ + bleq 1d9600 <__bss_end__@@Base+0x132a60> │ │ │ │ + blpl 659644 <__bss_end__@@Base+0x5b2aa4> │ │ │ │ + blvc 159648 <__bss_end__@@Base+0xb2aa8> │ │ │ │ + blvs 219a04 <__bss_end__@@Base+0x172e64> │ │ │ │ + blmi 659650 <__bss_end__@@Base+0x5b2ab0> │ │ │ │ + blpl 159654 <__bss_end__@@Base+0xb2ab4> │ │ │ │ + blvc 199a0c <__bss_end__@@Base+0xf2e6c> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr} │ │ │ │ - blvc 219914 <__bss_end__@@Base+0x172cdc> │ │ │ │ - blvc 5968c │ │ │ │ + blvc 21989c <__bss_end__@@Base+0x172cfc> │ │ │ │ + blvc 59614 │ │ │ │ adcsvs r2, fp, #67108864 @ 0x4000000 │ │ │ │ mrcvs 0, 7, lr, cr11, cr11, {0} │ │ │ │ - bvs feef80f4 <__bss_end__@@Base+0xfee514bc> │ │ │ │ + bvs feef807c <__bss_end__@@Base+0xfee514dc> │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vldr d4, [r7, #96] @ 0x60 │ │ │ │ vdiv.f64 d5, d4, d4 │ │ │ │ vmovvs.f64 d23, #181 @ 0xc1a80000 -21.0 │ │ │ │ - bvs feef8114 <__bss_end__@@Base+0xfee514dc> │ │ │ │ + bvs feef809c <__bss_end__@@Base+0xfee514fc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 21994c <__bss_end__@@Base+0x172d14> │ │ │ │ - blvc 596c4 │ │ │ │ + blvc 2198d4 <__bss_end__@@Base+0x172d34> │ │ │ │ + blvc 5964c │ │ │ │ movwcc r6, #6843 @ 0x1abb │ │ │ │ - bvs feeb6bac <__bss_end__@@Base+0xfee0ff74> │ │ │ │ + bvs feeb6b34 <__bss_end__@@Base+0xfee0ff94> │ │ │ │ addsmi r6, sl, #2992 @ 0xbb0 │ │ │ │ mrcvs 13, 7, sp, cr11, cr15, {6} │ │ │ │ @ instruction: 0xf04f6859 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ @ instruction: 0xf6c30300 │ │ │ │ stmib r1, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ cdpvs 3, 15, cr2, cr11, cr0, {0} │ │ │ │ @@ -27320,130 +27315,130 @@ │ │ │ │ @ instruction: 0xf103689b │ │ │ │ ldmib r7, {r3, r8}^ │ │ │ │ stmib r1, {r1, r2, r8, r9, sp}^ │ │ │ │ movwcs r2, #8960 @ 0x2300 │ │ │ │ strd r6, [ip], #-43 @ 0xffffffd5 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1036afb │ │ │ │ - blcc 72d1c <__bss_start@@Base+0x17c7c> │ │ │ │ + blcc 72ca4 <__bss_start@@Base+0x17c9c> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvs 59770 │ │ │ │ - blvc 259784 <__bss_end__@@Base+0x1b2b4c> │ │ │ │ - blvs 2199c4 <__bss_end__@@Base+0x172d8c> │ │ │ │ + blvs 596f8 │ │ │ │ + blvc 25970c <__bss_end__@@Base+0x1b2b6c> │ │ │ │ + blvs 21994c <__bss_end__@@Base+0x172dac> │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf1036afb │ │ │ │ - blcc 72d38 <__bss_start@@Base+0x17c98> │ │ │ │ + blcc 72cc0 <__bss_start@@Base+0x17cb8> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blpl 5978c │ │ │ │ - blvc 1d97a0 <__bss_end__@@Base+0x132b68> │ │ │ │ - blvc 2199dc <__bss_end__@@Base+0x172da4> │ │ │ │ + blpl 59714 │ │ │ │ + blvc 1d9728 <__bss_end__@@Base+0x132b88> │ │ │ │ + blvc 219964 <__bss_end__@@Base+0x172dc4> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr}^ │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ mrc 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #284] @ 0x11c │ │ │ │ vmovvs.f64 d23, #176 @ 0xc1800000 -16.0 │ │ │ │ - bvs ffef82c8 <__bss_end__@@Base+0xffe51690> │ │ │ │ + bvs ffef8250 <__bss_end__@@Base+0xffe516b0> │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d6 │ │ │ │ vmovvs.f64 d22, #183 @ 0xc1b80000 -23.0 │ │ │ │ - bvs ffef83e4 <__bss_end__@@Base+0xffe517ac> │ │ │ │ + bvs ffef836c <__bss_end__@@Base+0xffe517cc> │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d8 │ │ │ │ vmovvs.f64 d23, #183 @ 0xc1b80000 -23.0 │ │ │ │ - bvs ffef8400 <__bss_end__@@Base+0xffe517c8> │ │ │ │ + bvs ffef8388 <__bss_end__@@Base+0xffe517e8> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 219a78 <__bss_end__@@Base+0x172e40> │ │ │ │ - blvc 597b0 │ │ │ │ + blvc 219a00 <__bss_end__@@Base+0x172e60> │ │ │ │ + blvc 59738 │ │ │ │ movwcc r6, #6907 @ 0x1afb │ │ │ │ - bvs ffeb6d98 <__bss_end__@@Base+0xffe10160> │ │ │ │ + bvs ffeb6d20 <__bss_end__@@Base+0xffe10180> │ │ │ │ addsmi r6, sl, #2992 @ 0xbb0 │ │ │ │ movwcs sp, #7598 @ 0x1dae │ │ │ │ @ instruction: 0x37304618 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ andlt r4, r4, r0, lsl #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ - blhi 1d9688 <__bss_end__@@Base+0x132a50> │ │ │ │ + blhi 1d9610 <__bss_end__@@Base+0x132a70> │ │ │ │ svcge 0x001eb0b4 │ │ │ │ streq pc, [r0], #263 @ 0x107 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blpl 1059ca4 <__bss_end__@@Base+0xfb306c> │ │ │ │ - blvs 1099ca8 <__bss_end__@@Base+0xff3070> │ │ │ │ - blvc 10d9cac <__bss_end__@@Base+0x1033074> │ │ │ │ - blpl 5980c │ │ │ │ - blvs d9810 <__bss_end__@@Base+0x32bd8> │ │ │ │ - blvc 159814 <__bss_end__@@Base+0xb2bdc> │ │ │ │ + blpl 1059c2c <__bss_end__@@Base+0xfb308c> │ │ │ │ + blvs 1099c30 <__bss_end__@@Base+0xff3090> │ │ │ │ + blvc 10d9c34 <__bss_end__@@Base+0x1033094> │ │ │ │ + blpl 59794 │ │ │ │ + blvs d9798 <__bss_end__@@Base+0x32bf8> │ │ │ │ + blvc 15979c <__bss_end__@@Base+0xb2bfc> │ │ │ │ ldrsbcc pc, [r8], #135 @ 0x87 @ │ │ │ │ movwcc r6, #7195 @ 0x1c1b │ │ │ │ ldrsbcs pc, [r8], #135 @ 0x87 @ │ │ │ │ andcc r6, r2, #4608 @ 0x1200 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ ldrbvs r1, [fp, #-91]! @ 0xffffffa5 │ │ │ │ @ instruction: 0xf7fb6d78 │ │ │ │ ldrvs pc, [r8, #-3233]! @ 0xfffff35f │ │ │ │ ldrsbcc pc, [r8], #135 @ 0x87 @ │ │ │ │ @ instruction: 0x46186c1b │ │ │ │ ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf8d764f8 │ │ │ │ ldcvs 0, cr3, [fp], {216} @ 0xd8 │ │ │ │ - blpl 59890 │ │ │ │ - blvs d9894 <__bss_end__@@Base+0x32c5c> │ │ │ │ - blvc 159898 <__bss_end__@@Base+0xb2c60> │ │ │ │ + blpl 59818 │ │ │ │ + blvs d981c <__bss_end__@@Base+0x32c7c> │ │ │ │ + blvc 159820 <__bss_end__@@Base+0xb2c80> │ │ │ │ andls r6, r9, #64000 @ 0xfa00 │ │ │ │ strbtmi r9, [sp], -r8, lsl #6 │ │ │ │ ldreq pc, [r0], #263 @ 0x107 │ │ │ │ - strgt ip, [pc, #-3087] @ 1d63d │ │ │ │ + strgt ip, [pc, #-3087] @ 1d5c5 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ orreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7ff2b47 │ │ │ │ @ instruction: 0xf8d7fecd │ │ │ │ ldcvs 0, cr3, [fp], {216} @ 0xd8 │ │ │ │ - blpl 598d0 │ │ │ │ - blvs d98d4 <__bss_end__@@Base+0x32c9c> │ │ │ │ - blvc 1598d8 <__bss_end__@@Base+0xb2ca0> │ │ │ │ + blpl 59858 │ │ │ │ + blvs d985c <__bss_end__@@Base+0x32cbc> │ │ │ │ + blvc 159860 <__bss_end__@@Base+0xb2cc0> │ │ │ │ @ instruction: 0x46186d39 │ │ │ │ - bleq 1199d44 <__bss_end__@@Base+0x10f310c> │ │ │ │ - blne 11d9d48 <__bss_end__@@Base+0x1133110> │ │ │ │ - blcs 1219d4c <__bss_end__@@Base+0x1173114> │ │ │ │ + bleq 1199ccc <__bss_end__@@Base+0x10f312c> │ │ │ │ + blne 11d9cd0 <__bss_end__@@Base+0x1133130> │ │ │ │ + blcs 1219cd4 <__bss_end__@@Base+0x1173134> │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - blpl 598f0 │ │ │ │ - blvs d98f4 <__bss_end__@@Base+0x32cbc> │ │ │ │ - blvc 1598f8 <__bss_end__@@Base+0xb2cc0> │ │ │ │ + blpl 59878 │ │ │ │ + blvs d987c <__bss_end__@@Base+0x32cdc> │ │ │ │ + blvc 159880 <__bss_end__@@Base+0xb2ce0> │ │ │ │ @ instruction: 0xf1076cfb │ │ │ │ andls r0, r1, #48, 4 │ │ │ │ andls r6, r0, #10092544 @ 0x9a0000 │ │ │ │ vmov.f64 d12, #12 @ 0x40600000 3.5 │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf8d72b47 │ │ │ │ ldcvs 0, cr1, [r8, #-864]! @ 0xfffffca0 │ │ │ │ @ instruction: 0xf84df000 │ │ │ │ - blcc 359920 <__bss_end__@@Base+0x2b2ce8> │ │ │ │ - blmi 3d9924 <__bss_end__@@Base+0x332cec> │ │ │ │ - blpl 459928 <__bss_end__@@Base+0x3b2cf0> │ │ │ │ - blcs 5992c │ │ │ │ - blvs d9930 <__bss_end__@@Base+0x32cf8> │ │ │ │ - blvc 159934 <__bss_end__@@Base+0xb2cfc> │ │ │ │ + blcc 3598a8 <__bss_end__@@Base+0x2b2d08> │ │ │ │ + blmi 3d98ac <__bss_end__@@Base+0x332d0c> │ │ │ │ + blpl 4598b0 <__bss_end__@@Base+0x3b2d10> │ │ │ │ + blcs 598b4 │ │ │ │ + blvs d98b8 <__bss_end__@@Base+0x32d18> │ │ │ │ + blvc 1598bc <__bss_end__@@Base+0xb2d1c> │ │ │ │ tstpeq r8, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strbtmi r9, [sp], -r6, lsl #6 │ │ │ │ strbeq pc, [r0], #263 @ 0x107 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 1d6d9 │ │ │ │ + strgt ip, [pc, #-3087] @ 1d661 │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ movseq pc, #-1073741823 @ 0xc0000001 │ │ │ │ vmov.f64 d12, #15 @ 0x40780000 3.875 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf7fe2b47 │ │ │ │ @@ -27451,20 +27446,20 @@ │ │ │ │ vldr d10, [r7, #24] │ │ │ │ vldr d9, [r7, #32] │ │ │ │ @ instruction: 0xf8d78b0a │ │ │ │ tstls ip, #96, 2 │ │ │ │ @ instruction: 0xf1074668 │ │ │ │ rsbscs r0, r0, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0xf7e44619 │ │ │ │ - @ instruction: 0xf107ef84 │ │ │ │ - blgt 3df2ac <__bss_end__@@Base+0x338674> │ │ │ │ - bleq 12d9df0 <__bss_end__@@Base+0x12331b8> │ │ │ │ - blne 1299df4 <__bss_end__@@Base+0x11f31bc> │ │ │ │ - blcs 1259df8 <__bss_end__@@Base+0x11b31c0> │ │ │ │ - blx 1d5c332 <__bss_end__@@Base+0x1cb56fa> │ │ │ │ + @ instruction: 0xf107ef9c │ │ │ │ + blgt 3df234 <__bss_end__@@Base+0x338694> │ │ │ │ + bleq 12d9d78 <__bss_end__@@Base+0x12331d8> │ │ │ │ + blne 1299d7c <__bss_end__@@Base+0x11f31dc> │ │ │ │ + blcs 1259d80 <__bss_end__@@Base+0x11b31e0> │ │ │ │ + blx 1d5c2ba <__bss_end__@@Base+0x1cb571a> │ │ │ │ @ instruction: 0xf7fb6d38 │ │ │ │ ldclvs 15, cr15, [r8], #292 @ 0x124 │ │ │ │ @ instruction: 0xff6ff7fb │ │ │ │ ldrbcc fp, [r8, -r0, lsl #30] │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ strhlt r4, [r4], -r0 │ │ │ │ @@ -27490,169 +27485,169 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ teqvs fp, #67108864 @ 0x4000000 │ │ │ │ movwcs lr, #255 @ 0xff │ │ │ │ rscs r6, r4, fp, ror r3 │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ - blx b90ae <__bss_end__@@Base+0x12476> │ │ │ │ + blx b9036 <__bss_end__@@Base+0x12496> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ - blvs 1eefc38 <__bss_end__@@Base+0x1e49000> │ │ │ │ + blvs 1eefbc0 <__bss_end__@@Base+0x1e49020> │ │ │ │ rsbsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b04 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1ef9054 <__bss_end__@@Base+0x1e5241c> │ │ │ │ + bvs 1ef8fdc <__bss_end__@@Base+0x1e5243c> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 59a40 │ │ │ │ - blmi 1219ebc <__bss_end__@@Base+0x1173284> │ │ │ │ - blvs 1ef96e4 <__bss_end__@@Base+0x1e52aac> │ │ │ │ + blvc 599c8 │ │ │ │ + blmi 1219e44 <__bss_end__@@Base+0x11732a4> │ │ │ │ + blvs 1ef966c <__bss_end__@@Base+0x1e52acc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 59a50 │ │ │ │ - blmi 219c98 <__bss_end__@@Base+0x173060> │ │ │ │ - blvs 16b8af8 <__bss_end__@@Base+0x1611ec0> │ │ │ │ + blvc 599d8 │ │ │ │ + blmi 219c20 <__bss_end__@@Base+0x173080> │ │ │ │ + blvs 16b8a80 <__bss_end__@@Base+0x1611ee0> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a3b00 │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - blvs ef504c <__bss_end__@@Base+0xe4e414> │ │ │ │ + blvs ef4fd4 <__bss_end__@@Base+0xe4e434> │ │ │ │ cdp 3, 0, cr3, cr7, cr1, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vnmul.f64 d7, d21, d23 │ │ │ │ - blvs 1ef505c <__bss_end__@@Base+0x1e4e424> │ │ │ │ - bcc fe459c60 <__bss_end__@@Base+0xfe3b3028> │ │ │ │ - blvc ffa19f28 <__bss_end__@@Base+0xff9732f0> │ │ │ │ - blpl 219ce0 <__bss_end__@@Base+0x1730a8> │ │ │ │ + blvs 1ef4fe4 <__bss_end__@@Base+0x1e4e444> │ │ │ │ + bcc fe459be8 <__bss_end__@@Base+0xfe3b3048> │ │ │ │ + blvc ffa19eb0 <__bss_end__@@Base+0xff973310> │ │ │ │ + blpl 219c68 <__bss_end__@@Base+0x1730c8> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.f64 d4, #116 @ 0x3fa00000 1.250 │ │ │ │ vdiv.f64 d3, d3, d0 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d57} @ Deprecated │ │ │ │ - blvc 159a84 <__bss_end__@@Base+0xb2e4c> │ │ │ │ + blvc 159a0c <__bss_end__@@Base+0xb2e6c> │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b02 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1ef90f8 <__bss_end__@@Base+0x1e524c0> │ │ │ │ + bvs 1ef9080 <__bss_end__@@Base+0x1e524e0> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 59ae4 │ │ │ │ - blvs 1ef9684 <__bss_end__@@Base+0x1e52a4c> │ │ │ │ + blmi 59a6c │ │ │ │ + blvs 1ef960c <__bss_end__@@Base+0x1e52a6c> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 59af0 │ │ │ │ - blmi 219d38 <__bss_end__@@Base+0x173100> │ │ │ │ - blvs 16b8b98 <__bss_end__@@Base+0x1611f60> │ │ │ │ + blvc 59a78 │ │ │ │ + blmi 219cc0 <__bss_end__@@Base+0x173120> │ │ │ │ + blvs 16b8b20 <__bss_end__@@Base+0x1611f80> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldmiavs sl!, {d3-d2} │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - blvs 1ef50ec <__bss_end__@@Base+0x1e4e4b4> │ │ │ │ + blvs 1ef5074 <__bss_end__@@Base+0x1e4e4d4> │ │ │ │ vqrdmulh.s d15, d3, d3 │ │ │ │ - bcc fe459cf4 <__bss_end__@@Base+0xfe3b30bc> │ │ │ │ - blvc ffa19fbc <__bss_end__@@Base+0xff973384> │ │ │ │ - blpl 219d74 <__bss_end__@@Base+0x17313c> │ │ │ │ + bcc fe459c7c <__bss_end__@@Base+0xfe3b30dc> │ │ │ │ + blvc ffa19f44 <__bss_end__@@Base+0xff9733a4> │ │ │ │ + blpl 219cfc <__bss_end__@@Base+0x17315c> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.f64 d4, #116 @ 0x3fa00000 1.250 │ │ │ │ vdiv.f64 d3, d3, d0 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d25} @ Deprecated │ │ │ │ - blvc d9b18 <__bss_end__@@Base+0x32ee0> │ │ │ │ + blvc d9aa0 <__bss_end__@@Base+0x32f00> │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b00 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1ef918c <__bss_end__@@Base+0x1e52554> │ │ │ │ + bvs 1ef9114 <__bss_end__@@Base+0x1e52574> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 59b78 │ │ │ │ - blmi 1219ff4 <__bss_end__@@Base+0x11733bc> │ │ │ │ - blvs 1ef981c <__bss_end__@@Base+0x1e52be4> │ │ │ │ + blvc 59b00 │ │ │ │ + blmi 1219f7c <__bss_end__@@Base+0x11733dc> │ │ │ │ + blvs 1ef97a4 <__bss_end__@@Base+0x1e52c04> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 59b88 │ │ │ │ - blmi 219dd0 <__bss_end__@@Base+0x173198> │ │ │ │ - blvs 16b8c30 <__bss_end__@@Base+0x1611ff8> │ │ │ │ + blvc 59b10 │ │ │ │ + blmi 219d58 <__bss_end__@@Base+0x1731b8> │ │ │ │ + blvs 16b8bb8 <__bss_end__@@Base+0x1612018> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a3b00 │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - blvs 1ef5184 <__bss_end__@@Base+0x1e4e54c> │ │ │ │ - bcc fe459d88 <__bss_end__@@Base+0xfe3b3150> │ │ │ │ - blvc ffa1a050 <__bss_end__@@Base+0xff973418> │ │ │ │ - blpl 219e08 <__bss_end__@@Base+0x1731d0> │ │ │ │ + blvs 1ef510c <__bss_end__@@Base+0x1e4e56c> │ │ │ │ + bcc fe459d10 <__bss_end__@@Base+0xfe3b3170> │ │ │ │ + blvc ffa19fd8 <__bss_end__@@Base+0xff973438> │ │ │ │ + blpl 219d90 <__bss_end__@@Base+0x1731f0> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmov.f64 d4, #116 @ 0x3fa00000 1.250 │ │ │ │ vdiv.f64 d3, d3, d0 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d57} @ Deprecated │ │ │ │ - blvc 59bac │ │ │ │ + blvc 59b34 │ │ │ │ movwcc r6, #7035 @ 0x1b7b │ │ │ │ - blvs 1eb7394 <__bss_end__@@Base+0x1e1075c> │ │ │ │ + blvs 1eb731c <__bss_end__@@Base+0x1e1077c> │ │ │ │ addsmi r6, sl, #60416 @ 0xec00 │ │ │ │ svcge 0x0006f77f │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r8, r9, sp, lr} │ │ │ │ - blvs eb9628 <__bss_end__@@Base+0xe129f0> │ │ │ │ + blvs eb95b0 <__bss_end__@@Base+0xe12a10> │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ ldc 14, cr10, [r7, #1000] @ 0x3e8 │ │ │ │ - vldr d7, [pc, #8] @ 1e5d0 │ │ │ │ + vldr d7, [pc, #8] @ 1e558 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e40b47 │ │ │ │ - stc 14, cr14, [r7, #128] @ 0x80 │ │ │ │ + stc 14, cr14, [r7, #224] @ 0xe0 │ │ │ │ vldr d0, [r7, #40] @ 0x28 │ │ │ │ vmov.f64 d7, #10 @ 0x40500000 3.250 │ │ │ │ - vldr d7, [pc, #796] @ 1e900 │ │ │ │ + vldr d7, [pc, #796] @ 1e888 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xdc00fa10 │ │ │ │ ldclvs 0, cr14, [fp], #124 @ 0x7c │ │ │ │ - blpl d9c44 <__bss_end__@@Base+0x3300c> │ │ │ │ - blvc 2d9c58 <__bss_end__@@Base+0x233020> │ │ │ │ - blvs 219e9c <__bss_end__@@Base+0x173264> │ │ │ │ - blvc 1da018 <__bss_end__@@Base+0x1333e0> │ │ │ │ + blpl d9bcc <__bss_end__@@Base+0x3302c> │ │ │ │ + blvc 2d9be0 <__bss_end__@@Base+0x233040> │ │ │ │ + blvs 219e24 <__bss_end__@@Base+0x173284> │ │ │ │ + blvc 1d9fa0 <__bss_end__@@Base+0x133400> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldmiavs fp!, {d23} │ │ │ │ - blpl 59c5c │ │ │ │ - blvs 2d9c70 <__bss_end__@@Base+0x233038> │ │ │ │ - blvc 1da02c <__bss_end__@@Base+0x1333f4> │ │ │ │ + blpl 59be4 │ │ │ │ + blvs 2d9bf8 <__bss_end__@@Base+0x233058> │ │ │ │ + blvc 1d9fb4 <__bss_end__@@Base+0x133414> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldmiavs fp!, {d23-d22} │ │ │ │ - blpl 159c70 <__bss_end__@@Base+0xb3038> │ │ │ │ - blvs 2d9c84 <__bss_end__@@Base+0x23304c> │ │ │ │ - blvc 1da040 <__bss_end__@@Base+0x133408> │ │ │ │ + blpl 159bf8 <__bss_end__@@Base+0xb3058> │ │ │ │ + blvs 2d9c0c <__bss_end__@@Base+0x23306c> │ │ │ │ + blvc 1d9fc8 <__bss_end__@@Base+0x133428> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ svclt 0x00007b04 │ │ │ │ @ instruction: 0x46bd3738 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r2]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ @@ -27664,152 +27659,152 @@ │ │ │ │ stc 1, cr6, [r7, #228] @ 0xe4 │ │ │ │ rsbsvs r0, sl, r2, lsl #22 │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ andcc r6, r2, #7995392 @ 0x7a0000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ mvnsvs r1, #91 @ 0x5b │ │ │ │ - blvc d9cd8 <__bss_end__@@Base+0x330a0> │ │ │ │ - blvc ff21a140 <__bss_end__@@Base+0xff173508> │ │ │ │ - blvs 5a160 │ │ │ │ - blvc 11da158 <__bss_end__@@Base+0x1133520> │ │ │ │ - blx 45a250 <__bss_end__@@Base+0x3b3618> │ │ │ │ + blvc d9c60 <__bss_end__@@Base+0x330c0> │ │ │ │ + blvc ff21a0c8 <__bss_end__@@Base+0xff173528> │ │ │ │ + blvs 5a0e8 │ │ │ │ + blvc 11da0e0 <__bss_end__@@Base+0x1133540> │ │ │ │ + blx 45a1d8 <__bss_end__@@Base+0x3b3638> │ │ │ │ @ instruction: 0xf8dfd107 │ │ │ │ ldrbtmi r3, [fp], #-1620 @ 0xfffff9ac │ │ │ │ @ instruction: 0xf7e44618 │ │ │ │ - movwcs lr, #3816 @ 0xee8 │ │ │ │ - blvs fff17300 <__bss_end__@@Base+0xffe706c8> │ │ │ │ + movwcs lr, #3832 @ 0xef8 │ │ │ │ + blvs fff17288 <__bss_end__@@Base+0xffe706e8> │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e44618 │ │ │ │ - @ instruction: 0x4603ee7e │ │ │ │ - blvs feef759c <__bss_end__@@Base+0xfee50964> │ │ │ │ + @ instruction: 0x4603ee96 │ │ │ │ + blvs feef7524 <__bss_end__@@Base+0xfee50984> │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7f92012 │ │ │ │ movwcs pc, #2829 @ 0xb0d @ │ │ │ │ - blvs fff172e0 <__bss_end__@@Base+0xffe706a8> │ │ │ │ + blvs fff17268 <__bss_end__@@Base+0xffe706c8> │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e44618 │ │ │ │ - strmi lr, [r3], -lr, ror #28 │ │ │ │ - blvs 1ef74bc <__bss_end__@@Base+0x1e50884> │ │ │ │ + strmi lr, [r3], -r6, lsl #29 │ │ │ │ + blvs 1ef7444 <__bss_end__@@Base+0x1e508a4> │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7f92012 │ │ │ │ movwcs pc, #2813 @ 0xafd @ │ │ │ │ - blvs fff172c0 <__bss_end__@@Base+0xffe70688> │ │ │ │ + blvs fff17248 <__bss_end__@@Base+0xffe706a8> │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e44618 │ │ │ │ - @ instruction: 0x4603ee5e │ │ │ │ - blvs ef73dc <__bss_end__@@Base+0xe507a4> │ │ │ │ + @ instruction: 0x4603ee76 │ │ │ │ + blvs ef7364 <__bss_end__@@Base+0xe507c4> │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7f92012 │ │ │ │ movwcs pc, #2797 @ 0xaed @ │ │ │ │ vhsub.s8 q7, , q12 │ │ │ │ ldmib r3, {r2, r3, r4, r6, r7, r8, r9, ip, lr}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ movwcs r2, #778 @ 0x30a │ │ │ │ ands r6, r3, fp, lsr r4 │ │ │ │ mcr 12, 0, r6, cr7, cr11, {1} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c3b7be7 │ │ │ │ - blvs 1e9ea8c <__bss_end__@@Base+0x1df7e54> │ │ │ │ + blvs 1e9ea14 <__bss_end__@@Base+0x1df7e74> │ │ │ │ mrc 8, 5, r1, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf7e40b47 │ │ │ │ - mrc 12, 5, lr, cr0, cr14, {7} │ │ │ │ + mrc 13, 5, lr, cr0, cr4, {0} │ │ │ │ vstr d7, [r4, #256] @ 0x100 │ │ │ │ @ instruction: 0x6c3b7b00 │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ subseq r6, fp, fp, ror r8 │ │ │ │ ldcvs 3, cr3, [sl], #-4 │ │ │ │ stclle 2, cr4, [r5, #616]! @ 0x268 │ │ │ │ ldrbtvs r2, [fp], #770 @ 0x302 │ │ │ │ ldrtvs r2, [fp], #-770 @ 0xfffffcfe │ │ │ │ ldclvs 0, cr14, [fp], #576 @ 0x240 │ │ │ │ ldrbtvs r3, [fp], #769 @ 0x301 │ │ │ │ subseq r6, fp, fp, lsr ip │ │ │ │ vmla.f64 d3, d7, d1 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c3b5be7 │ │ │ │ - bcc fe459f84 <__bss_end__@@Base+0xfe3b334c> │ │ │ │ - blvs ffa1a24c <__bss_end__@@Base+0xff973614> │ │ │ │ + bcc fe459f0c <__bss_end__@@Base+0xfe3b336c> │ │ │ │ + blvs ffa1a1d4 <__bss_end__@@Base+0xff973634> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-3002 @ 0xfffff446 │ │ │ │ - blvc 1da18c <__bss_end__@@Base+0x133554> │ │ │ │ - blvc 59d88 │ │ │ │ - blcc 7986c <__bss_start@@Base+0x1e7cc> │ │ │ │ - bcc fe459fa0 <__bss_end__@@Base+0xfe3b3368> │ │ │ │ - blpl ffa1a268 <__bss_end__@@Base+0xff973630> │ │ │ │ + blvc 1da114 <__bss_end__@@Base+0x133574> │ │ │ │ + blvc 59d10 │ │ │ │ + blcc 797f4 <__bss_start@@Base+0x1e7ec> │ │ │ │ + bcc fe459f28 <__bss_end__@@Base+0xfe3b3388> │ │ │ │ + blpl ffa1a1f0 <__bss_end__@@Base+0xff973650> │ │ │ │ mcr 12, 0, r6, cr7, cr11, {1} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ fldmiaxvs fp!, {d22-d136} @ Deprecated │ │ │ │ - blvs e9eb04 <__bss_end__@@Base+0xdf7ecc> │ │ │ │ + blvs e9ea8c <__bss_end__@@Base+0xdf7eec> │ │ │ │ mcr 4, 4, r4, cr5, cr3, {0} │ │ │ │ vstr d7, [r3, #24] │ │ │ │ movwcs r7, #6912 @ 0x1b00 │ │ │ │ subs r6, r8, fp, ror r4 │ │ │ │ movwcc r6, #7419 @ 0x1cfb │ │ │ │ ldcvs 4, cr6, [fp], #-1004 @ 0xfffffc14 │ │ │ │ - blcc 5e920 <__bss_start@@Base+0x3880> │ │ │ │ - bcc fe459fd4 <__bss_end__@@Base+0xfe3b339c> │ │ │ │ - blvs ffa1a29c <__bss_end__@@Base+0xff973664> │ │ │ │ + blcc 5e8a8 <__bss_start@@Base+0x38a0> │ │ │ │ + bcc fe459f5c <__bss_end__@@Base+0xfe3b33bc> │ │ │ │ + blvs ffa1a224 <__bss_end__@@Base+0xff973684> │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ sbcseq r4, fp, r3, lsl r4 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvc 59e18 │ │ │ │ - blpl 21a1e8 <__bss_end__@@Base+0x1735b0> │ │ │ │ + blvc 59da0 │ │ │ │ + blpl 21a170 <__bss_end__@@Base+0x1735d0> │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ ldrsbeq r1, [fp], #163 @ 0xa3 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvs 59e2c │ │ │ │ + blvs 59db4 │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-3002 @ 0xfffff446 │ │ │ │ - blvc 1da200 <__bss_end__@@Base+0x1335c8> │ │ │ │ - blvc 59dfc │ │ │ │ + blvc 1da188 <__bss_end__@@Base+0x1335e8> │ │ │ │ + blvc 59d84 │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf1031ad3 │ │ │ │ - blcc 733fc <__bss_start@@Base+0x1835c> │ │ │ │ - blvs 1e9eb6c <__bss_end__@@Base+0x1df7f34> │ │ │ │ + blcc 73384 <__bss_start@@Base+0x1837c> │ │ │ │ + blvs 1e9eaf4 <__bss_end__@@Base+0x1df7f54> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c3a6b00 │ │ │ │ ldrmi r6, [r3], #-3195 @ 0xfffff385 │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvc 59e68 │ │ │ │ - blvs 21a0b8 <__bss_end__@@Base+0x173480> │ │ │ │ + blvc 59df0 │ │ │ │ + blvs 21a040 <__bss_end__@@Base+0x1734a0> │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ sbcseq r4, fp, r3, lsl r4 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvc 59e7c │ │ │ │ - blpl 21a24c <__bss_end__@@Base+0x173614> │ │ │ │ + blvc 59e04 │ │ │ │ + blpl 21a1d4 <__bss_end__@@Base+0x173634> │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ ldrsbeq r1, [fp], #163 @ 0xa3 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvs 59e90 │ │ │ │ + blvs 59e18 │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2874 @ 0xfffff4c6 │ │ │ │ - blvc 1da264 <__bss_end__@@Base+0x13362c> │ │ │ │ - blvc 59e60 │ │ │ │ + blvc 1da1ec <__bss_end__@@Base+0x13364c> │ │ │ │ + blvc 59de8 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ ldcvs 4, cr6, [fp], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0x6c7a3b01 │ │ │ │ - blle fe86f2cc <__bss_end__@@Base+0xfe7c8694> │ │ │ │ + blle fe86f254 <__bss_end__@@Base+0xfe7c86b4> │ │ │ │ movwcc r6, #11515 @ 0x2cfb │ │ │ │ ldcvs 4, cr6, [fp], #-1004 @ 0xfffffc14 │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ cdp 15, 11, cr10, cr7, cr10, {3} │ │ │ │ vldr d6, [r7] │ │ │ │ vadd.f64 d7, d6, d2 │ │ │ │ vldr d6, [r7, #284] @ 0x11c │ │ │ │ vmov.f64 d7, #114 @ 0x3f900000 1.125 │ │ │ │ vadd.f64 d5, d7, d0 │ │ │ │ vmul.f64 d7, d6, d5 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e40b47 │ │ │ │ - stc 12, cr14, [r7, #272] @ 0x110 │ │ │ │ + stc 12, cr14, [r7, #360] @ 0x168 │ │ │ │ @ instruction: 0xf04f0b08 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ @ instruction: 0xf6c30300 │ │ │ │ stmib r7, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldmdbvs r9!, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -27831,117 +27826,117 @@ │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrbtvs r2, [fp], #769 @ 0x301 │ │ │ │ ldrtvs r2, [fp], #-770 @ 0xfffffcfe │ │ │ │ ldclvs 0, cr14, [sl], #308 @ 0x134 │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ ldclvs 4, cr6, [fp], #1004 @ 0x3ec │ │ │ │ - blvs fee9ec84 <__bss_end__@@Base+0xfedf804c> │ │ │ │ + blvs fee9ec0c <__bss_end__@@Base+0xfedf806c> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ fldmiaxvs fp!, {d22-d24} @ Deprecated │ │ │ │ - blvs e9eca0 <__bss_end__@@Base+0xdf8068> │ │ │ │ + blvs e9ec28 <__bss_end__@@Base+0xdf8088> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmov.32 d5[1], r7 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ vldmiavs fp!, {d23-d25} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldmib r7, {r0, r4, r6, r7, fp, ip}^ │ │ │ │ stmib r1, {r1, r2, r8, r9, sp}^ │ │ │ │ ldcvs 3, cr2, [fp], #-0 │ │ │ │ - bcc fe45a17c <__bss_end__@@Base+0xfe3b3544> │ │ │ │ - blvs ffa1a444 <__bss_end__@@Base+0xff97380c> │ │ │ │ - blpl d9fc4 <__bss_end__@@Base+0x3338c> │ │ │ │ - blvc 1d9fc8 <__bss_end__@@Base+0x133390> │ │ │ │ - blvc 21a204 <__bss_end__@@Base+0x1735cc> │ │ │ │ - blpl 659fd0 <__bss_end__@@Base+0x5b3398> │ │ │ │ - blvc 121a24c <__bss_end__@@Base+0x1173614> │ │ │ │ - blpl 21a214 <__bss_end__@@Base+0x1735dc> │ │ │ │ + bcc fe45a104 <__bss_end__@@Base+0xfe3b3564> │ │ │ │ + blvs ffa1a3cc <__bss_end__@@Base+0xff97382c> │ │ │ │ + blpl d9f4c <__bss_end__@@Base+0x333ac> │ │ │ │ + blvc 1d9f50 <__bss_end__@@Base+0x1333b0> │ │ │ │ + blvc 21a18c <__bss_end__@@Base+0x1735ec> │ │ │ │ + blpl 659f58 <__bss_end__@@Base+0x5b33b8> │ │ │ │ + blvc 121a1d4 <__bss_end__@@Base+0x1173634> │ │ │ │ + blpl 21a19c <__bss_end__@@Base+0x1735fc> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvs 259fe4 <__bss_end__@@Base+0x1b33ac> │ │ │ │ - blvc 1da3a0 <__bss_end__@@Base+0x133768> │ │ │ │ - blvc 59f9c │ │ │ │ + blvs 259f6c <__bss_end__@@Base+0x1b33cc> │ │ │ │ + blvc 1da328 <__bss_end__@@Base+0x133788> │ │ │ │ + blvc 59f24 │ │ │ │ tstcs r8, #3522560 @ 0x35c000 │ │ │ │ tstcs sl, #3260416 @ 0x31c000 │ │ │ │ movwcs lr, #27095 @ 0x69d7 │ │ │ │ tstcs r8, #3260416 @ 0x31c000 │ │ │ │ movwcc r6, #7227 @ 0x1c3b │ │ │ │ ldcvs 4, cr6, [sl], #-236 @ 0xffffff14 │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - blvs 1f16064 <__bss_end__@@Base+0x1e6f42c> │ │ │ │ + blvs 1f15fec <__bss_end__@@Base+0x1e6f44c> │ │ │ │ ldc 3, cr3, [r3, #64] @ 0x40 │ │ │ │ vldr d7, [r7] │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vldr d5, [r7] │ │ │ │ vdiv.f64 d6, d5, d10 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ movwcs r7, #2836 @ 0xb14 │ │ │ │ movwcs r6, #5307 @ 0x14bb │ │ │ │ bkpt 0x864b │ │ │ │ - blvs 55a03c <__bss_end__@@Base+0x4b3404> │ │ │ │ - blvc 25a040 <__bss_end__@@Base+0x1b3408> │ │ │ │ - blvc 21a280 <__bss_end__@@Base+0x173648> │ │ │ │ - blvc 55a008 <__bss_end__@@Base+0x4b33d0> │ │ │ │ + blvs 559fc4 <__bss_end__@@Base+0x4b3424> │ │ │ │ + blvc 259fc8 <__bss_end__@@Base+0x1b3428> │ │ │ │ + blvc 21a208 <__bss_end__@@Base+0x173668> │ │ │ │ + blvc 559f90 <__bss_end__@@Base+0x4b33f0> │ │ │ │ ldclvs 12, cr6, [fp], #-744 @ 0xfffffd18 │ │ │ │ movwcc r4, #5139 @ 0x1413 │ │ │ │ ldclvs 4, cr6, [fp], #-748 @ 0xfffffd14 │ │ │ │ movwcc r0, #33051 @ 0x811b │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvs 5a050 │ │ │ │ - blvc 5da064 <__bss_end__@@Base+0x53342c> │ │ │ │ - blpl 21a2a4 <__bss_end__@@Base+0x17366c> │ │ │ │ + blvs 59fd8 │ │ │ │ + blvc 5d9fec <__bss_end__@@Base+0x53344c> │ │ │ │ + blpl 21a22c <__bss_end__@@Base+0x17368c> │ │ │ │ tsteq fp, fp, ror ip │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvs 5a064 │ │ │ │ - blvc 1da430 <__bss_end__@@Base+0x1337f8> │ │ │ │ - blvc 5da03c <__bss_end__@@Base+0x533404> │ │ │ │ - blvs 5da080 <__bss_end__@@Base+0x533448> │ │ │ │ - blvc 55a084 <__bss_end__@@Base+0x4b344c> │ │ │ │ - blpl 21a2c4 <__bss_end__@@Base+0x17368c> │ │ │ │ + blvs 59fec │ │ │ │ + blvc 1da3b8 <__bss_end__@@Base+0x133818> │ │ │ │ + blvc 5d9fc4 <__bss_end__@@Base+0x533424> │ │ │ │ + blvs 5da008 <__bss_end__@@Base+0x533468> │ │ │ │ + blvc 55a00c <__bss_end__@@Base+0x4b346c> │ │ │ │ + blpl 21a24c <__bss_end__@@Base+0x1736ac> │ │ │ │ tsteq fp, fp, ror ip │ │ │ │ - blvs 1eab654 <__bss_end__@@Base+0x1e04a1c> │ │ │ │ + blvs 1eab5dc <__bss_end__@@Base+0x1e04a3c> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldmiavs fp!, {d6-d5} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ mcr 4, 4, r4, cr5, cr3, {0} │ │ │ │ vstr d7, [r3, #24] │ │ │ │ @ instruction: 0x6c7b7b00 │ │ │ │ - bcc fe45a26c <__bss_end__@@Base+0xfe3b3634> │ │ │ │ - blvs ffa1a534 <__bss_end__@@Base+0xff9738fc> │ │ │ │ - blvc da0b4 <__bss_end__@@Base+0x3347c> │ │ │ │ - blvs 21a2f4 <__bss_end__@@Base+0x1736bc> │ │ │ │ + bcc fe45a1f4 <__bss_end__@@Base+0xfe3b3654> │ │ │ │ + blvs ffa1a4bc <__bss_end__@@Base+0xff97391c> │ │ │ │ + blvc da03c <__bss_end__@@Base+0x3349c> │ │ │ │ + blvs 21a27c <__bss_end__@@Base+0x1736dc> │ │ │ │ ldrheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvc 5a0b4 │ │ │ │ - blpl 21a304 <__bss_end__@@Base+0x1736cc> │ │ │ │ - blvs 25a0cc <__bss_end__@@Base+0x1b3494> │ │ │ │ - blvc 1da488 <__bss_end__@@Base+0x133850> │ │ │ │ + blvc 5a03c │ │ │ │ + blpl 21a28c <__bss_end__@@Base+0x1736ec> │ │ │ │ + blvs 25a054 <__bss_end__@@Base+0x1b34b4> │ │ │ │ + blvc 1da410 <__bss_end__@@Base+0x133870> │ │ │ │ ldrheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvc 121a544 <__bss_end__@@Base+0x117390c> │ │ │ │ - blvc 5a090 │ │ │ │ + blvc 121a4cc <__bss_end__@@Base+0x117392c> │ │ │ │ + blvc 5a018 │ │ │ │ tsteq fp, fp, ror ip │ │ │ │ - blvs 1eab6ac <__bss_end__@@Base+0x1e04a74> │ │ │ │ + blvs 1eab634 <__bss_end__@@Base+0x1e04a94> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vdup.32 d5, r5 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldmiavs sl!, {d7-d19} │ │ │ │ ldrmi r6, [r3], #-3195 @ 0xfffff385 │ │ │ │ ldrbtvs r3, [fp], #769 @ 0x301 │ │ │ │ tsteq fp, fp, ror ip │ │ │ │ - blvs 1eab6d0 <__bss_end__@@Base+0x1e04a98> │ │ │ │ + blvs 1eab658 <__bss_end__@@Base+0x1e04ab8> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ vldr d7, [r7, #28] │ │ │ │ vmov.32 d6[1], r6 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ vldmiavs fp!, {d23-} │ │ │ │ @@ -27952,68 +27947,68 @@ │ │ │ │ vstr d7, [r3, #28] │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d6, [r7, #104] @ 0x68 │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ @ instruction: 0x6c7b6b07 │ │ │ │ movwcc r0, #33051 @ 0x811b │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvc 5a148 │ │ │ │ - blvs 21a398 <__bss_end__@@Base+0x173760> │ │ │ │ + blvc 5a0d0 │ │ │ │ + blvs 21a320 <__bss_end__@@Base+0x173780> │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ - bcc fe45a324 <__bss_end__@@Base+0xfe3b36ec> │ │ │ │ - blpl ffa1a5ec <__bss_end__@@Base+0xff9739b4> │ │ │ │ - blvc da16c <__bss_end__@@Base+0x33534> │ │ │ │ - blpl 21a3a8 <__bss_end__@@Base+0x173770> │ │ │ │ + bcc fe45a2ac <__bss_end__@@Base+0xfe3b370c> │ │ │ │ + blpl ffa1a574 <__bss_end__@@Base+0xff9739d4> │ │ │ │ + blvc da0f4 <__bss_end__@@Base+0x33554> │ │ │ │ + blpl 21a330 <__bss_end__@@Base+0x173790> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvc 5a16c │ │ │ │ - blvc 21a3b8 <__bss_end__@@Base+0x173780> │ │ │ │ - blpl 121a400 <__bss_end__@@Base+0x11737c8> │ │ │ │ + blvc 5a0f4 │ │ │ │ + blvc 21a340 <__bss_end__@@Base+0x1737a0> │ │ │ │ + blpl 121a388 <__bss_end__@@Base+0x11737e8> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvs 25a190 <__bss_end__@@Base+0x1b3558> │ │ │ │ - blvc 1da54c <__bss_end__@@Base+0x133914> │ │ │ │ - blvc 5a148 │ │ │ │ + blvs 25a118 <__bss_end__@@Base+0x1b3578> │ │ │ │ + blvc 1da4d4 <__bss_end__@@Base+0x133934> │ │ │ │ + blvc 5a0d0 │ │ │ │ movwcc r6, #11387 @ 0x2c7b │ │ │ │ rsb r6, sp, fp, lsr r4 │ │ │ │ ldcvs 12, cr6, [fp], #-1000 @ 0xfffffc18 │ │ │ │ ldrbtvs r4, [fp], #1043 @ 0x413 │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-3002 @ 0xfffff446 │ │ │ │ - blvs 5a1a4 │ │ │ │ - blvc da1b8 <__bss_end__@@Base+0x33580> │ │ │ │ - blvs 21a3f8 <__bss_end__@@Base+0x1737c0> │ │ │ │ - blvc 65a1c0 <__bss_end__@@Base+0x5b3588> │ │ │ │ - blvs 21a400 <__bss_end__@@Base+0x1737c8> │ │ │ │ + blvs 5a12c │ │ │ │ + blvc da140 <__bss_end__@@Base+0x335a0> │ │ │ │ + blvs 21a380 <__bss_end__@@Base+0x1737e0> │ │ │ │ + blvc 65a148 <__bss_end__@@Base+0x5b35a8> │ │ │ │ + blvs 21a388 <__bss_end__@@Base+0x1737e8> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2874 @ 0xfffff4c6 │ │ │ │ - blpl 5a1c0 │ │ │ │ - blvc 6da1d4 <__bss_end__@@Base+0x63359c> │ │ │ │ - blvc 21a410 <__bss_end__@@Base+0x1737d8> │ │ │ │ - blvc 121a458 <__bss_end__@@Base+0x1173820> │ │ │ │ - blvc 1da1a0 <__bss_end__@@Base+0x133568> │ │ │ │ + blpl 5a148 │ │ │ │ + blvc 6da15c <__bss_end__@@Base+0x6335bc> │ │ │ │ + blvc 21a398 <__bss_end__@@Base+0x1737f8> │ │ │ │ + blvc 121a3e0 <__bss_end__@@Base+0x1173840> │ │ │ │ + blvc 1da128 <__bss_end__@@Base+0x133588> │ │ │ │ ldrsheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvs 1da1ec <__bss_end__@@Base+0x1335b4> │ │ │ │ - blvc 55a1f0 <__bss_end__@@Base+0x4b35b8> │ │ │ │ - blvc 21a430 <__bss_end__@@Base+0x1737f8> │ │ │ │ - blvc 5a1a8 │ │ │ │ + blvs 1da174 <__bss_end__@@Base+0x1335d4> │ │ │ │ + blvc 55a178 <__bss_end__@@Base+0x4b35d8> │ │ │ │ + blvc 21a3b8 <__bss_end__@@Base+0x173818> │ │ │ │ + blvc 5a130 │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ sbcseq r4, fp, r3, lsl r4 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvs 5a1f8 │ │ │ │ + blvs 5a180 │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ ldrsbeq r1, [fp], #163 @ 0xa3 │ │ │ │ ldrmi r6, [r3], #-2938 @ 0xfffff486 │ │ │ │ - blvc 5a208 │ │ │ │ - blvs 21a458 <__bss_end__@@Base+0x173820> │ │ │ │ - blpl 65a220 <__bss_end__@@Base+0x5b35e8> │ │ │ │ - blvc 55a224 <__bss_end__@@Base+0x4b35ec> │ │ │ │ - blvc 21a460 <__bss_end__@@Base+0x173828> │ │ │ │ - blvs 21a468 <__bss_end__@@Base+0x173830> │ │ │ │ + blvc 5a190 │ │ │ │ + blvs 21a3e0 <__bss_end__@@Base+0x173840> │ │ │ │ + blpl 65a1a8 <__bss_end__@@Base+0x5b3608> │ │ │ │ + blvc 55a1ac <__bss_end__@@Base+0x4b360c> │ │ │ │ + blvc 21a3e8 <__bss_end__@@Base+0x173848> │ │ │ │ + blvs 21a3f0 <__bss_end__@@Base+0x173850> │ │ │ │ mcr 12, 0, r6, cr7, cr11, {1} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d5, [r7, #924] @ 0x39c │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ fldmiaxvs fp!, {d21-d23} @ Deprecated │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @@ -28032,330 +28027,330 @@ │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, sl, fp, sp, lr}^ │ │ │ │ stcle 2, cr4, [sp, #616] @ 0x268 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ ldmdavs sl!, {r0, r1, r3, r4, r5, r6, sl, sp, lr}^ │ │ │ │ addsmi r6, sl, #31488 @ 0x7b00 │ │ │ │ mrcge 7, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - blvs 55a298 <__bss_end__@@Base+0x4b3660> │ │ │ │ - blvc 25a29c <__bss_end__@@Base+0x1b3664> │ │ │ │ - blvc 21a4dc <__bss_end__@@Base+0x1738a4> │ │ │ │ - blvc 55a264 <__bss_end__@@Base+0x4b362c> │ │ │ │ + blvs 55a220 <__bss_end__@@Base+0x4b3680> │ │ │ │ + blvc 25a224 <__bss_end__@@Base+0x1b3684> │ │ │ │ + blvc 21a464 <__bss_end__@@Base+0x1738c4> │ │ │ │ + blvc 55a1ec <__bss_end__@@Base+0x4b364c> │ │ │ │ ldclvs 12, cr6, [fp], #-744 @ 0xfffffd18 │ │ │ │ movwcc r4, #5139 @ 0x1413 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r7, sl, sp, lr}^ │ │ │ │ - blvs 1e9f0c4 <__bss_end__@@Base+0x1df848c> │ │ │ │ + blvs 1e9f04c <__bss_end__@@Base+0x1df84ac> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vdup.32 d5, r5 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ vldmiavs fp!, {d7-d17} │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r7, #76] @ 0x4c │ │ │ │ vldr d6, [r7, #88] @ 0x58 │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ ldmdavs fp!, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bcc fe45a4a4 <__bss_end__@@Base+0xfe3b386c> │ │ │ │ - blvc ffa1a76c <__bss_end__@@Base+0xff973b34> │ │ │ │ - blvs 121a754 <__bss_end__@@Base+0x1173b1c> │ │ │ │ - blvc da2f0 <__bss_end__@@Base+0x336b8> │ │ │ │ - blvs 21a530 <__bss_end__@@Base+0x1738f8> │ │ │ │ + bcc fe45a42c <__bss_end__@@Base+0xfe3b388c> │ │ │ │ + blvc ffa1a6f4 <__bss_end__@@Base+0xff973b54> │ │ │ │ + blvs 121a6dc <__bss_end__@@Base+0x1173b3c> │ │ │ │ + blvc da278 <__bss_end__@@Base+0x336d8> │ │ │ │ + blvs 21a4b8 <__bss_end__@@Base+0x173918> │ │ │ │ ldrheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvc 5a2f0 │ │ │ │ - blpl 21a540 <__bss_end__@@Base+0x173908> │ │ │ │ + blvc 5a278 │ │ │ │ + blpl 21a4c8 <__bss_end__@@Base+0x173928> │ │ │ │ ldrheq r6, [fp], #203 @ 0xcb │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvs 25a310 <__bss_end__@@Base+0x1b36d8> │ │ │ │ - blvc 1da6cc <__bss_end__@@Base+0x133a94> │ │ │ │ - blvc 5a2c8 │ │ │ │ + blvs 25a298 <__bss_end__@@Base+0x1b36f8> │ │ │ │ + blvc 1da654 <__bss_end__@@Base+0x133ab4> │ │ │ │ + blvc 5a250 │ │ │ │ @ instruction: 0xf7e46bb8 │ │ │ │ - blvs 1e595ec <__bss_end__@@Base+0x1db29b4> │ │ │ │ - b 11dcc58 <__bss_end__@@Base+0x1136020> │ │ │ │ + blvs 1e595cc <__bss_end__@@Base+0x1db2a2c> │ │ │ │ + b 175cbe0 <__bss_end__@@Base+0x16b6040> │ │ │ │ @ instruction: 0xf7e46b38 │ │ │ │ - movwcs lr, #6724 @ 0x1a44 │ │ │ │ + movwcs lr, #6746 @ 0x1a5a │ │ │ │ @ instruction: 0x37744618 │ │ │ │ ldclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldrge lr, [r1], #2948 @ 0xb84 │ │ │ │ strbeq r0, [sp, #2837] @ 0xb15 │ │ │ │ - @ instruction: 0x000377b2 │ │ │ │ + andeq r7, r3, sl, lsr #14 │ │ │ │ stc 5, cr11, [sp, #-512]! @ 0xfffffe00 │ │ │ │ addslt r8, r2, r2, lsl #22 │ │ │ │ cmnvs r8, r0, lsl #30 │ │ │ │ stc 1, cr6, [r7, #228] @ 0xe4 │ │ │ │ rsbsvs r0, sl, r2, lsl #22 │ │ │ │ @ instruction: 0xf04f6979 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ @ instruction: 0xf6c30300 │ │ │ │ stmib r1, {r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ ldmdbvs r9!, {r8, r9, sp} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs 5a7fc │ │ │ │ - blvc da380 <__bss_end__@@Base+0x33748> │ │ │ │ - blvs 121a600 <__bss_end__@@Base+0x11739c8> │ │ │ │ - blvc da388 <__bss_end__@@Base+0x33750> │ │ │ │ - blpl 5a80c │ │ │ │ - blvc 19a610 <__bss_end__@@Base+0xf39d8> │ │ │ │ - blvc 21a5d0 <__bss_end__@@Base+0x173998> │ │ │ │ - bleq 121a7fc <__bss_end__@@Base+0x1173bc4> │ │ │ │ - ldmib r2!, {r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 3da360 <__bss_end__@@Base+0x333728> │ │ │ │ + blvs 5a784 │ │ │ │ + blvc da308 <__bss_end__@@Base+0x33768> │ │ │ │ + blvs 121a588 <__bss_end__@@Base+0x11739e8> │ │ │ │ + blvc da310 <__bss_end__@@Base+0x33770> │ │ │ │ + blpl 5a794 │ │ │ │ + blvc 19a598 <__bss_end__@@Base+0xf39f8> │ │ │ │ + blvc 21a558 <__bss_end__@@Base+0x1739b8> │ │ │ │ + bleq 121a784 <__bss_end__@@Base+0x1173be4> │ │ │ │ + b 25cc58 <__bss_end__@@Base+0x1b60b8> │ │ │ │ + bleq 3da2e8 <__bss_end__@@Base+0x333748> │ │ │ │ movwcc r6, #6267 @ 0x187b │ │ │ │ andcc r6, r2, #7995392 @ 0x7a0000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ cmnvs fp, #91 @ 0x5b │ │ │ │ movwcc r6, #7035 @ 0x1b7b │ │ │ │ @ instruction: 0x461800db │ │ │ │ - bl 85ccf4 <__bss_end__@@Base+0x7b60bc> │ │ │ │ + bl e5cc7c <__bss_end__@@Base+0xdb60dc> │ │ │ │ teqvs fp, #3145728 @ 0x300000 │ │ │ │ - blcs 39a58 │ │ │ │ + blcs 399e0 │ │ │ │ andscs sp, r3, r4, lsl #2 │ │ │ │ @ instruction: 0xffb0f7f8 │ │ │ │ eors r2, r7, #0, 6 │ │ │ │ ldrbtvs r2, [fp], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #332 @ 0x14c │ │ │ │ cmp r1, fp, lsr r4 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ - blx b9f76 <__bss_end__@@Base+0x1333e> │ │ │ │ + blx b9efe <__bss_end__@@Base+0x1335e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ rscsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ ldcvs 12, cr6, [fp], #-488 @ 0xfffffe18 │ │ │ │ teqle r9, sl @ │ │ │ │ - blcc 79f94 <__bss_start@@Base+0x1eef4> │ │ │ │ - blx b9f96 <__bss_end__@@Base+0x1335e> │ │ │ │ + blcc 79f1c <__bss_start@@Base+0x1ef14> │ │ │ │ + blx b9f1e <__bss_end__@@Base+0x1337e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ - blcc 6fe08 <__bss_start@@Base+0x14d68> │ │ │ │ - bvs feef78ac <__bss_end__@@Base+0xfee50c74> │ │ │ │ + blcc 6fd90 <__bss_start@@Base+0x14d88> │ │ │ │ + bvs feef7834 <__bss_end__@@Base+0xfee50c94> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs ffef99cc <__bss_end__@@Base+0xffe52d94> │ │ │ │ + bvs ffef9954 <__bss_end__@@Base+0xffe52db4> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r7, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d6, d14 │ │ │ │ vstr d7, [r3, #28] │ │ │ │ - bvs feefd9e0 <__bss_end__@@Base+0xfee56da8> │ │ │ │ + bvs feefd968 <__bss_end__@@Base+0xfee56dc8> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d14 │ │ │ │ - bvs feef9a10 <__bss_end__@@Base+0xfee52dd8> │ │ │ │ + bvs feef9998 <__bss_end__@@Base+0xfee52df8> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d2 │ │ │ │ - bvs ffefda24 <__bss_end__@@Base+0xffe56dec> │ │ │ │ + bvs ffefd9ac <__bss_end__@@Base+0xffe56e0c> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ mrc 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #28] │ │ │ │ rscs r7, r4, r0, lsl #22 │ │ │ │ - blcs 7a008 <__bss_start@@Base+0x1ef68> │ │ │ │ + blcs 79f90 <__bss_start@@Base+0x1ef88> │ │ │ │ ldcvs 1, cr13, [fp], #-236 @ 0xffffff14 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ - blcc 7a014 <__bss_start@@Base+0x1ef74> │ │ │ │ - blx ba016 <__bss_end__@@Base+0x133de> │ │ │ │ + blcc 79f9c <__bss_start@@Base+0x1ef94> │ │ │ │ + blx b9f9e <__bss_end__@@Base+0x133fe> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ adcsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ ldrheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvs 5a494 │ │ │ │ + blvs 5a41c │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvc da4b0 <__bss_end__@@Base+0x33878> │ │ │ │ - blvc 21a6f0 <__bss_end__@@Base+0x173ab8> │ │ │ │ - blvc 5a468 │ │ │ │ + blvc da438 <__bss_end__@@Base+0x33898> │ │ │ │ + blvc 21a678 <__bss_end__@@Base+0x173ad8> │ │ │ │ + blvc 5a3f0 │ │ │ │ ldrheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvs 5a4b4 │ │ │ │ - blvc da4c8 <__bss_end__@@Base+0x33890> │ │ │ │ - blvs 21a708 <__bss_end__@@Base+0x173ad0> │ │ │ │ + blvs 5a43c │ │ │ │ + blvc da450 <__bss_end__@@Base+0x338b0> │ │ │ │ + blvs 21a690 <__bss_end__@@Base+0x173af0> │ │ │ │ ldrheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blpl 5a4c8 │ │ │ │ - blvc 3da4dc <__bss_end__@@Base+0x3338a4> │ │ │ │ - blvc 21a718 <__bss_end__@@Base+0x173ae0> │ │ │ │ + blpl 5a450 │ │ │ │ + blvc 3da464 <__bss_end__@@Base+0x3338c4> │ │ │ │ + blvc 21a6a0 <__bss_end__@@Base+0x173b00> │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvc 121a768 <__bss_end__@@Base+0x1173b30> │ │ │ │ - blvc 5a4a0 │ │ │ │ + blvc 121a6f0 <__bss_end__@@Base+0x1173b50> │ │ │ │ + blvc 5a428 │ │ │ │ ldclvs 0, cr14, [fp], #-724 @ 0xfffffd2c │ │ │ │ vqrdmulh.s d18, d0, d1 │ │ │ │ ldclvs 0, cr8, [sl], #-712 @ 0xfffffd38 │ │ │ │ addsmi r6, sl, #15104 @ 0x3b00 │ │ │ │ adchi pc, sp, r0 │ │ │ │ - blcc ba098 <__bss_end__@@Base+0x13460> │ │ │ │ - bcc 7a098 <__bss_start@@Base+0x1eff8> │ │ │ │ + blcc ba020 <__bss_end__@@Base+0x13480> │ │ │ │ + bcc 7a020 <__bss_start@@Base+0x1f018> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ ldclvs 2, cr6, [fp], #-748 @ 0xfffffd14 │ │ │ │ @ instruction: 0x6c7a3b01 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ ldclvs 2, cr6, [fp], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0x6c3a3b01 │ │ │ │ - blle b2f94c <__bss_end__@@Base+0xa88d14> │ │ │ │ + blle b2f8d4 <__bss_end__@@Base+0xa88d34> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvs 5a53c │ │ │ │ + blvs 5a4c4 │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blvc da558 <__bss_end__@@Base+0x33920> │ │ │ │ - blvc 21a798 <__bss_end__@@Base+0x173b60> │ │ │ │ - blvc 5a510 │ │ │ │ + blvc da4e0 <__bss_end__@@Base+0x33940> │ │ │ │ + blvc 21a720 <__bss_end__@@Base+0x173b80> │ │ │ │ + blvc 5a498 │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvs 5a55c │ │ │ │ - blvc da570 <__bss_end__@@Base+0x33938> │ │ │ │ - blvs 21a7b0 <__bss_end__@@Base+0x173b78> │ │ │ │ + blvs 5a4e4 │ │ │ │ + blvc da4f8 <__bss_end__@@Base+0x33958> │ │ │ │ + blvs 21a738 <__bss_end__@@Base+0x173b98> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldrmi r6, [r3], #-2426 @ 0xfffff686 │ │ │ │ - blpl 5a570 │ │ │ │ - blvc 3da584 <__bss_end__@@Base+0x33394c> │ │ │ │ - blvc 21a7c0 <__bss_end__@@Base+0x173b88> │ │ │ │ + blpl 5a4f8 │ │ │ │ + blvc 3da50c <__bss_end__@@Base+0x33396c> │ │ │ │ + blvc 21a748 <__bss_end__@@Base+0x173ba8> │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2362 @ 0xfffff6c6 │ │ │ │ - blvc 121a810 <__bss_end__@@Base+0x1173bd8> │ │ │ │ - blvc 5a548 │ │ │ │ + blvc 121a798 <__bss_end__@@Base+0x1173bf8> │ │ │ │ + blvc 5a4d0 │ │ │ │ ldclvs 0, cr14, [fp], #-388 @ 0xfffffe7c │ │ │ │ @ instruction: 0x6c7a3b01 │ │ │ │ - blx ed74e <__bss_end__@@Base+0x46b16> │ │ │ │ + blx ed6d6 <__bss_end__@@Base+0x46b36> │ │ │ │ ldcvs 2, cr15, [fp], #-8 │ │ │ │ vqrdmulh.s d15, d3, d3 │ │ │ │ @ instruction: 0xee071ad3 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c7b5be7 │ │ │ │ - blcc 5f0cc <__bss_start@@Base+0x402c> │ │ │ │ + blcc 5f054 <__bss_start@@Base+0x404c> │ │ │ │ subseq r6, r2, sl, ror ip │ │ │ │ - blx ad776 <__bss_end__@@Base+0x6b3e> │ │ │ │ + blx ad6fe <__bss_end__@@Base+0x6b5e> │ │ │ │ cdp 3, 0, cr15, cr7, cr3, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0xee856be7 │ │ │ │ vstr d7, [r7, #24] │ │ │ │ - bvs 1efdb94 <__bss_end__@@Base+0x1e56f5c> │ │ │ │ + bvs 1efdb1c <__bss_end__@@Base+0x1e56f7c> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ - bvs feef9bac <__bss_end__@@Base+0xfee52f74> │ │ │ │ + bvs feef9b34 <__bss_end__@@Base+0xfee52f94> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ - bvs ffefdbc0 <__bss_end__@@Base+0xffe56f88> │ │ │ │ + bvs ffefdb48 <__bss_end__@@Base+0xffe56fa8> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ mrc 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #284] @ 0x11c │ │ │ │ - bvs 1efdbb4 <__bss_end__@@Base+0x1e56f7c> │ │ │ │ + bvs 1efdb3c <__bss_end__@@Base+0x1e56f9c> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmul.f64 d7, d6, d2 │ │ │ │ - bvs 1ef9be4 <__bss_end__@@Base+0x1e52fac> │ │ │ │ + bvs 1ef9b6c <__bss_end__@@Base+0x1e52fcc> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d14 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ - bvs feef9cfc <__bss_end__@@Base+0xfee530c4> │ │ │ │ + bvs feef9c84 <__bss_end__@@Base+0xfee530e4> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ - bvs ffefdc10 <__bss_end__@@Base+0xffe56fd8> │ │ │ │ + bvs ffefdb98 <__bss_end__@@Base+0xffe56ff8> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ mrc 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #284] @ 0x11c │ │ │ │ @ instruction: 0x6c3b7b00 │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ ldclvs 14, cr10, [fp], #-740 @ 0xfffffd1c │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ - blvs e8aadc <__bss_end__@@Base+0xde3ea4> │ │ │ │ + blvs e8aa64 <__bss_end__@@Base+0xde3ec4> │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldrbtvs r2, [fp], #-769 @ 0xfffffcff │ │ │ │ ldclvs 0, cr14, [fp], #-512 @ 0xfffffe00 │ │ │ │ ldclvs 3, cr3, [sl], #-4 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ rscsvs r1, fp, #91 @ 0x5b │ │ │ │ - blcc 7a23c <__bss_start@@Base+0x1f19c> │ │ │ │ - blx ba23e <__bss_end__@@Base+0x13606> │ │ │ │ + blcc 7a1c4 <__bss_start@@Base+0x1f1bc> │ │ │ │ + blx ba1c6 <__bss_end__@@Base+0x13626> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ - bvs feef7b4c <__bss_end__@@Base+0xfee50f14> │ │ │ │ - blvs e9f3d0 <__bss_end__@@Base+0xdf8798> │ │ │ │ + bvs feef7ad4 <__bss_end__@@Base+0xfee50f34> │ │ │ │ + blvs e9f358 <__bss_end__@@Base+0xdf87b8> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7b6b00 │ │ │ │ - blcc 5f1dc <__bss_start@@Base+0x413c> │ │ │ │ - bcc fe45a890 <__bss_end__@@Base+0xfe3b3c58> │ │ │ │ - blvc ffa1ab58 <__bss_end__@@Base+0xff973f20> │ │ │ │ - blpl 21a914 <__bss_end__@@Base+0x173cdc> │ │ │ │ + blcc 5f164 <__bss_start@@Base+0x415c> │ │ │ │ + bcc fe45a818 <__bss_end__@@Base+0xfe3b3c78> │ │ │ │ + blvc ffa1aae0 <__bss_end__@@Base+0xff973f40> │ │ │ │ + blpl 21a89c <__bss_end__@@Base+0x173cfc> │ │ │ │ mcr 12, 0, r6, cr7, cr11, {3} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ - bvs ffefa024 <__bss_end__@@Base+0xffe533ec> │ │ │ │ - blvs e9f3f8 <__bss_end__@@Base+0xdf87c0> │ │ │ │ + bvs ffef9fac <__bss_end__@@Base+0xffe5340c> │ │ │ │ + blvs e9f380 <__bss_end__@@Base+0xdf87e0> │ │ │ │ mcr 4, 4, r4, cr5, cr3, {0} │ │ │ │ vstr d7, [r3, #24] │ │ │ │ movwcs r7, #6912 @ 0x1b00 │ │ │ │ sub r6, r8, fp, lsr r4 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ - blx ba28e <__bss_end__@@Base+0x13656> │ │ │ │ + blx ba216 <__bss_end__@@Base+0x13676> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ rscsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ - blx ba2a6 <__bss_end__@@Base+0x1366e> │ │ │ │ + blx ba22e <__bss_end__@@Base+0x1368e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldcvs 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ - blcc 70118 <__bss_start@@Base+0x15078> │ │ │ │ - bvs feef7bbc <__bss_end__@@Base+0xfee50f84> │ │ │ │ - blvs e9f440 <__bss_end__@@Base+0xdf8808> │ │ │ │ + blcc 700a0 <__bss_start@@Base+0x15098> │ │ │ │ + bvs feef7b44 <__bss_end__@@Base+0xfee50fa4> │ │ │ │ + blvs e9f3c8 <__bss_end__@@Base+0xdf8828> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a8b00 │ │ │ │ - bne ff4fa1cc <__bss_end__@@Base+0xff453594> │ │ │ │ + bne ff4fa154 <__bss_end__@@Base+0xff4535b4> │ │ │ │ ldcvs 12, cr1, [fp], #-360 @ 0xfffffe98 │ │ │ │ tstle r1, r1, lsl #22 │ │ │ │ and r2, r0, r2, lsl #6 │ │ │ │ - blx a7cf6 <__bss_end__@@Base+0x10be> │ │ │ │ + blx a7c7e <__bss_end__@@Base+0x10de> │ │ │ │ cdp 3, 0, cr15, cr7, cr3, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ @ instruction: 0x6c7a6be7 │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ - bcc fe45a920 <__bss_end__@@Base+0xfe3b3ce8> │ │ │ │ - blvc ffa1abe8 <__bss_end__@@Base+0xff973fb0> │ │ │ │ - blpl 21ab24 <__bss_end__@@Base+0x173eec> │ │ │ │ - bleq 119abd0 <__bss_end__@@Base+0x10f3f98> │ │ │ │ - stmda r8, {r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 105abd8 <__bss_end__@@Base+0xfb3fa0> │ │ │ │ + bcc fe45a8a8 <__bss_end__@@Base+0xfe3b3d08> │ │ │ │ + blvc ffa1ab70 <__bss_end__@@Base+0xff973fd0> │ │ │ │ + blpl 21aaac <__bss_end__@@Base+0x173f0c> │ │ │ │ + bleq 119ab58 <__bss_end__@@Base+0x10f3fb8> │ │ │ │ + ldmda lr, {r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvc 105ab60 <__bss_end__@@Base+0xfb3fc0> │ │ │ │ ldrsheq r6, [fp], #171 @ 0xab │ │ │ │ ldrmi r6, [r3], #-2874 @ 0xfffff4c6 │ │ │ │ - blvc 21a9c4 <__bss_end__@@Base+0x173d8c> │ │ │ │ - blvc 5a734 │ │ │ │ + blvc 21a94c <__bss_end__@@Base+0x173dac> │ │ │ │ + blvc 5a6bc │ │ │ │ movwcc r6, #7227 @ 0x1c3b │ │ │ │ ldcvs 4, cr6, [sl], #-236 @ 0xffffff14 │ │ │ │ addsmi r6, sl, #31488 @ 0x7b00 │ │ │ │ ldclvs 13, cr13, [fp], #-712 @ 0xfffffd38 │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldmdavs fp!, {r1, r3, r4, r5, r6, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ @@ -28364,60 +28359,60 @@ │ │ │ │ ldrtvs r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ ldclvs 0, cr14, [fp], #-224 @ 0xffffff20 │ │ │ │ ldclvs 3, cr3, [sl], #-4 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-3131 @ 0xfffff3c5 │ │ │ │ - bvs ffef7d58 <__bss_end__@@Base+0xffe51120> │ │ │ │ + bvs ffef7ce0 <__bss_end__@@Base+0xffe51140> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs ffef9d78 <__bss_end__@@Base+0xffe53140> │ │ │ │ - blvs e9f4e8 <__bss_end__@@Base+0xdf88b0> │ │ │ │ + bvs ffef9d00 <__bss_end__@@Base+0xffe53160> │ │ │ │ + blvs e9f470 <__bss_end__@@Base+0xdf88d0> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs ffefdd84 <__bss_end__@@Base+0xffe5714c> │ │ │ │ + bvs ffefdd0c <__bss_end__@@Base+0xffe5716c> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ mcr 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #28] │ │ │ │ - bvs ffefdd94 <__bss_end__@@Base+0xffe5715c> │ │ │ │ + bvs ffefdd1c <__bss_end__@@Base+0xffe5717c> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ - bvs ffef9ec0 <__bss_end__@@Base+0xffe53288> │ │ │ │ - blvs e9f514 <__bss_end__@@Base+0xdf88dc> │ │ │ │ + bvs ffef9e48 <__bss_end__@@Base+0xffe532a8> │ │ │ │ + blvs e9f49c <__bss_end__@@Base+0xdf88fc> │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs ffefddb0 <__bss_end__@@Base+0xffe57178> │ │ │ │ + bvs ffefdd38 <__bss_end__@@Base+0xffe57198> │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r6, r7} │ │ │ │ mcr 4, 1, r4, cr6, cr3, {0} │ │ │ │ vstr d7, [r3, #28] │ │ │ │ @ instruction: 0x6c3b7b00 │ │ │ │ ldrtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ ldclvs 12, cr6, [fp], #-232 @ 0xffffff18 │ │ │ │ stclle 2, cr4, [r2, #616] @ 0x268 │ │ │ │ movwcc r6, #7291 @ 0x1c7b │ │ │ │ ldclvs 4, cr6, [sl], #-492 @ 0xfffffe14 │ │ │ │ addsmi r6, sl, #8060928 @ 0x7b0000 │ │ │ │ - blvs f168bc <__bss_end__@@Base+0xe6fc84> │ │ │ │ + blvs f16844 <__bss_end__@@Base+0xe6fca4> │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7e36b38 │ │ │ │ - movwcs lr, #8120 @ 0x1fb8 │ │ │ │ + movwcs lr, #8142 @ 0x1fce │ │ │ │ smlaldcc r4, r8, r8, r6 │ │ │ │ ldc 6, cr4, [sp], #756 @ 0x2f4 │ │ │ │ vstrlt d8, [r0, #8] │ │ │ │ strlt fp, [r0, #130] @ 0x82 │ │ │ │ svcge 0x0002b090 │ │ │ │ @ instruction: 0x61b961f8 │ │ │ │ cmppeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ - blpl 105accc <__bss_end__@@Base+0xfb4094> │ │ │ │ - blvs 109acd0 <__bss_end__@@Base+0xff4098> │ │ │ │ - blvc 10dacd4 <__bss_end__@@Base+0x103409c> │ │ │ │ - blpl 5a834 │ │ │ │ - blvs da838 <__bss_end__@@Base+0x33c00> │ │ │ │ - blvc 15a83c <__bss_end__@@Base+0xb3c04> │ │ │ │ + blpl 105ac54 <__bss_end__@@Base+0xfb40b4> │ │ │ │ + blvs 109ac58 <__bss_end__@@Base+0xff40b8> │ │ │ │ + blvc 10dac5c <__bss_end__@@Base+0x10340bc> │ │ │ │ + blpl 5a7bc │ │ │ │ + blvs da7c0 <__bss_end__@@Base+0x33c20> │ │ │ │ + blvc 15a7c4 <__bss_end__@@Base+0xb3c24> │ │ │ │ andcs r6, r1, #3063808 @ 0x2ec000 │ │ │ │ ldclvs 4, cr6, [r9], #616 @ 0x268 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #18881 @ 0x49c1 │ │ │ │ @ instruction: 0xf04f6cf9 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ @@ -28426,146 +28421,146 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ teqvs fp, #67108864 @ 0x4000000 │ │ │ │ movwcs lr, #211 @ 0xd3 │ │ │ │ sbc r6, r8, fp, ror r3 │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ - blx b9f4e <__bss_end__@@Base+0x13316> │ │ │ │ + blx b9ed6 <__bss_end__@@Base+0x13336> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ - blvs 1ef0ad8 <__bss_end__@@Base+0x1e49ea0> │ │ │ │ + blvs 1ef0a60 <__bss_end__@@Base+0x1e49ec0> │ │ │ │ rsbsvs r4, fp, #318767104 @ 0x13000000 │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b04 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1efa0f4 <__bss_end__@@Base+0x1e534bc> │ │ │ │ + bvs 1efa07c <__bss_end__@@Base+0x1e534dc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 5a8e0 │ │ │ │ - blvs 1efa480 <__bss_end__@@Base+0x1e53848> │ │ │ │ + blmi 5a868 │ │ │ │ + blvs 1efa408 <__bss_end__@@Base+0x1e53868> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5a8ec │ │ │ │ - blmi 21ab34 <__bss_end__@@Base+0x173efc> │ │ │ │ - blvs ff6b9994 <__bss_end__@@Base+0xff612d5c> │ │ │ │ + blvc 5a874 │ │ │ │ + blmi 21aabc <__bss_end__@@Base+0x173f1c> │ │ │ │ + blvs ff6b991c <__bss_end__@@Base+0xff612d7c> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldmiavs sl!, {d3-d2} │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ - blvs ef5ee8 <__bss_end__@@Base+0xe4f2b0> │ │ │ │ + blvs ef5e70 <__bss_end__@@Base+0xe4f2d0> │ │ │ │ cdp 3, 0, cr3, cr7, cr1, {0} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vnmul.f64 d7, d21, d23 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - bvs 1ef9348 <__bss_end__@@Base+0x1e52710> │ │ │ │ + bvs 1ef92d0 <__bss_end__@@Base+0x1e52730> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5a934 │ │ │ │ - blvc 21ab80 <__bss_end__@@Base+0x173f48> │ │ │ │ - blvc 121abc8 <__bss_end__@@Base+0x1173f90> │ │ │ │ + blvc 5a8bc │ │ │ │ + blvc 21ab08 <__bss_end__@@Base+0x173f68> │ │ │ │ + blvc 121ab50 <__bss_end__@@Base+0x1173fb0> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldmiavs fp!, {d23-d24} │ │ │ │ - blvs da948 <__bss_end__@@Base+0x33d10> │ │ │ │ - blvs efa3e8 <__bss_end__@@Base+0xe537b0> │ │ │ │ + blvs da8d0 <__bss_end__@@Base+0x33d30> │ │ │ │ + blvs efa370 <__bss_end__@@Base+0xe537d0> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blpl 5a954 │ │ │ │ - blvs fe6b99f8 <__bss_end__@@Base+0xfe612dc0> │ │ │ │ + blpl 5a8dc │ │ │ │ + blvs fe6b9980 <__bss_end__@@Base+0xfe612de0> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldmiavs sl!, {d4-d3} │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - bvs 1efa294 <__bss_end__@@Base+0x1e5365c> │ │ │ │ + bvs 1efa21c <__bss_end__@@Base+0x1e5367c> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blcc 5a980 │ │ │ │ - blvs 1efa520 <__bss_end__@@Base+0x1e538e8> │ │ │ │ + blcc 5a908 │ │ │ │ + blvs 1efa4a8 <__bss_end__@@Base+0x1e53908> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5a98c │ │ │ │ - blvc 21abd0 <__bss_end__@@Base+0x173f98> │ │ │ │ - blvc 121ac18 <__bss_end__@@Base+0x1173fe0> │ │ │ │ - blpl 21abe0 <__bss_end__@@Base+0x173fa8> │ │ │ │ + blvc 5a914 │ │ │ │ + blvc 21ab58 <__bss_end__@@Base+0x173fb8> │ │ │ │ + blvc 121aba0 <__bss_end__@@Base+0x1174000> │ │ │ │ + blpl 21ab68 <__bss_end__@@Base+0x173fc8> │ │ │ │ vmov.16 d7[1], r6 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vnmul.f64 d7, d21, d23 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - bvs 1ef93c8 <__bss_end__@@Base+0x1e52790> │ │ │ │ + bvs 1ef9350 <__bss_end__@@Base+0x1e527b0> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5a9b4 │ │ │ │ - blvc 21ac00 <__bss_end__@@Base+0x173fc8> │ │ │ │ - blvc 21ac48 <__bss_end__@@Base+0x174010> │ │ │ │ + blvc 5a93c │ │ │ │ + blvc 21ab88 <__bss_end__@@Base+0x173fe8> │ │ │ │ + blvc 21abd0 <__bss_end__@@Base+0x174030> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldmiavs fp!, {d23} │ │ │ │ - blvs 5a9c8 │ │ │ │ - blvs efa468 <__bss_end__@@Base+0xe53830> │ │ │ │ + blvs 5a950 │ │ │ │ + blvs efa3f0 <__bss_end__@@Base+0xe53850> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blpl 5a9d4 │ │ │ │ - blvs fe6b9a78 <__bss_end__@@Base+0xfe612e40> │ │ │ │ + blpl 5a95c │ │ │ │ + blvs fe6b9a00 <__bss_end__@@Base+0xfe612e60> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a4b00 │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - bvs 1efa314 <__bss_end__@@Base+0x1e536dc> │ │ │ │ + bvs 1efa29c <__bss_end__@@Base+0x1e536fc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blcc 5aa00 │ │ │ │ - blvs 1efa6a0 <__bss_end__@@Base+0x1e53a68> │ │ │ │ + blcc 5a988 │ │ │ │ + blvs 1efa628 <__bss_end__@@Base+0x1e53a88> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5aa0c │ │ │ │ - blvc 21ac50 <__bss_end__@@Base+0x174018> │ │ │ │ - blvc 21ac98 <__bss_end__@@Base+0x174060> │ │ │ │ - blpl 21ac60 <__bss_end__@@Base+0x174028> │ │ │ │ + blvc 5a994 │ │ │ │ + blvc 21abd8 <__bss_end__@@Base+0x174038> │ │ │ │ + blvc 21ac20 <__bss_end__@@Base+0x174080> │ │ │ │ + blpl 21abe8 <__bss_end__@@Base+0x174048> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr}^ │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d57} @ Deprecated │ │ │ │ - blvc 5a9f4 │ │ │ │ + blvc 5a97c │ │ │ │ movwcc r6, #7035 @ 0x1b7b │ │ │ │ - blvs 1eb81dc <__bss_end__@@Base+0x1e115a4> │ │ │ │ + blvs 1eb8164 <__bss_end__@@Base+0x1e115c4> │ │ │ │ addsmi r6, sl, #60416 @ 0xec00 │ │ │ │ svcge 0x0032f77f │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ ldmibvs fp!, {r0, r1, r3, r4, r5, r8, r9, sp, lr} │ │ │ │ - blvs eba570 <__bss_end__@@Base+0xe13938> │ │ │ │ + blvs eba4f8 <__bss_end__@@Base+0xe13958> │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ ldc 15, cr10, [r7, #152] @ 0x98 │ │ │ │ - vldr d7, [pc, #8] @ 1f418 │ │ │ │ + vldr d7, [pc, #8] @ 1f3a0 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e30b47 │ │ │ │ - stc 14, cr14, [r7, #1008] @ 0x3f0 │ │ │ │ + stc 15, cr14, [r7, #80] @ 0x50 │ │ │ │ vldr d0, [r7, #40] @ 0x28 │ │ │ │ vmov.f64 d7, #10 @ 0x40500000 3.250 │ │ │ │ - vldr d7, [pc, #796] @ 1f748 │ │ │ │ + vldr d7, [pc, #796] @ 1f6d0 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [sl, #-64] @ 0xffffffc0 │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ vldr d5, [r7, #8] │ │ │ │ vdiv.f64 d6, d5, d10 │ │ │ │ vldmiavs fp!, {d23-d25} │ │ │ │ - blvc daa58 <__bss_end__@@Base+0x33e20> │ │ │ │ + blvc da9e0 <__bss_end__@@Base+0x33e40> │ │ │ │ ldc 0, cr14, [r7, #76] @ 0x4c │ │ │ │ vldr d5, [r7] │ │ │ │ vldr d6, [r7, #8] │ │ │ │ vldmiavs fp!, {d23-d24} │ │ │ │ cdp 3, 11, cr9, cr0, cr0, {0} │ │ │ │ vmov.f64 d0, d5 │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf1072b47 │ │ │ │ - blgt 3a0170 <__bss_end__@@Base+0x2f9538> │ │ │ │ + blgt 3a00f8 <__bss_end__@@Base+0x2f9558> │ │ │ │ @ instruction: 0xf00069b8 │ │ │ │ movwcs pc, #6163 @ 0x1813 @ │ │ │ │ @ instruction: 0x37384618 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ andlt r4, r2, r0, lsl #1 │ │ │ │ svclt 0x00004770 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -28573,24 +28568,24 @@ │ │ │ │ svccc 0x0091df46 │ │ │ │ ldmible r7, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldclcc 12, cr7, [fp, #892] @ 0x37c │ │ │ │ addslt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, #0, 30 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ andeq lr, lr, r0, lsl #17 │ │ │ │ - blpl 105af70 <__bss_end__@@Base+0xfb4338> │ │ │ │ - blvs 109af74 <__bss_end__@@Base+0xff433c> │ │ │ │ - blvc 10daf78 <__bss_end__@@Base+0x1034340> │ │ │ │ - blpl 5aad8 │ │ │ │ - blvs daadc <__bss_end__@@Base+0x33ea4> │ │ │ │ - blvc 15aae0 <__bss_end__@@Base+0xb3ea8> │ │ │ │ + blpl 105aef8 <__bss_end__@@Base+0xfb4358> │ │ │ │ + blvs 109aefc <__bss_end__@@Base+0xff435c> │ │ │ │ + blvc 10daf00 <__bss_end__@@Base+0x1034360> │ │ │ │ + blpl 5aa60 │ │ │ │ + blvs daa64 <__bss_end__@@Base+0x33ec4> │ │ │ │ + blvc 15aa68 <__bss_end__@@Base+0xb3ec8> │ │ │ │ mrrcvs 10, 7, r6, fp, cr11 │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e34618 │ │ │ │ - strmi lr, [r3], -sl, ror #30 │ │ │ │ + strmi lr, [r3], -r2, lsl #31 │ │ │ │ ldclvs 5, cr6, [fp, #-492]! @ 0xfffffe14 │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7f8200f │ │ │ │ movwcs pc, #3065 @ 0xbf9 @ │ │ │ │ ldclvs 0, cr14, [r9, #-1000]! @ 0xfffffc18 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -28600,103 +28595,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ @ instruction: 0xf04f6f39 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldc 3, cr2, [r7, #8] │ │ │ │ - vldr d7, [pc, #8] @ 1f524 │ │ │ │ + vldr d7, [pc, #8] @ 1f4ac │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e30b47 │ │ │ │ - vstr , [r7, #296] @ 0x128 │ │ │ │ + vstr , [r7, #360] @ 0x168 │ │ │ │ movwcs r0, #6930 @ 0x1b12 │ │ │ │ sbc r6, r6, fp, ror r6 │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - blx baf26 <__bss_end__@@Base+0x142ee> │ │ │ │ + blx baeae <__bss_end__@@Base+0x1430e> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ vmla.f64 d3, d7, d1 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d6, [r7, #924] @ 0x39c │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vaddvs.f64 d21, d11, d7 │ │ │ │ - bcc fe45ad80 <__bss_end__@@Base+0xfe3b4148> │ │ │ │ - blvs ffa1b048 <__bss_end__@@Base+0xff974410> │ │ │ │ - blvc 1daf80 <__bss_end__@@Base+0x134348> │ │ │ │ - blvc 3dab8c <__bss_end__@@Base+0x333f54> │ │ │ │ + bcc fe45ad08 <__bss_end__@@Base+0xfe3b4168> │ │ │ │ + blvs ffa1afd0 <__bss_end__@@Base+0xff974430> │ │ │ │ + blvc 1daf08 <__bss_end__@@Base+0x134368> │ │ │ │ + blvc 3dab14 <__bss_end__@@Base+0x333f74> │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ - bcc fe45ad94 <__bss_end__@@Base+0xfe3b415c> │ │ │ │ - blvs ffa1b05c <__bss_end__@@Base+0xff974424> │ │ │ │ + bcc fe45ad1c <__bss_end__@@Base+0xfe3b417c> │ │ │ │ + blvs ffa1afe4 <__bss_end__@@Base+0xff974444> │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - bcc fe45ada0 <__bss_end__@@Base+0xfe3b4168> │ │ │ │ - blvc ffa1b068 <__bss_end__@@Base+0xff974430> │ │ │ │ - blpl 21afa4 <__bss_end__@@Base+0x17436c> │ │ │ │ - bleq 119b050 <__bss_end__@@Base+0x10f4418> │ │ │ │ - stcl 7, cr15, [r8, #908] @ 0x38c │ │ │ │ - blvs 105b058 <__bss_end__@@Base+0xfb4420> │ │ │ │ - blvc 3dabf8 <__bss_end__@@Base+0x333fc0> │ │ │ │ - blvc 1dae3c <__bss_end__@@Base+0x134204> │ │ │ │ - blvc 35abc0 <__bss_end__@@Base+0x2b3f88> │ │ │ │ + bcc fe45ad28 <__bss_end__@@Base+0xfe3b4188> │ │ │ │ + blvc ffa1aff0 <__bss_end__@@Base+0xff974450> │ │ │ │ + blpl 21af2c <__bss_end__@@Base+0x17438c> │ │ │ │ + bleq 119afd8 <__bss_end__@@Base+0x10f4438> │ │ │ │ + ldcl 7, cr15, [lr, #908] @ 0x38c │ │ │ │ + blvs 105afe0 <__bss_end__@@Base+0xfb4440> │ │ │ │ + blvc 3dab80 <__bss_end__@@Base+0x333fe0> │ │ │ │ + blvc 1dadc4 <__bss_end__@@Base+0x134224> │ │ │ │ + blvc 35ab48 <__bss_end__@@Base+0x2b3fa8> │ │ │ │ movwcs lr, #59863 @ 0xe9d7 │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ - blcs 7af9c <__bss_start@@Base+0x1fefc> │ │ │ │ + blcs 7af24 <__bss_start@@Base+0x1ff1c> │ │ │ │ cdpvs 1, 7, cr13, cr11, cr15, {0} │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ sbcseq r6, r2, sl, ror lr │ │ │ │ ldrmi r6, [r1], #-3449 @ 0xfffff287 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ mrcvs 0, 3, lr, cr11, cr12, {1} │ │ │ │ vaddvs.f64 d19, d10, d1 │ │ │ │ - blx adde2 <__bss_end__@@Base+0x71aa> │ │ │ │ - blcc 9c1ec <__bss_start@@Base+0x4114c> │ │ │ │ - bcc fe45ae00 <__bss_end__@@Base+0xfe3b41c8> │ │ │ │ - blpl ffa1b0c8 <__bss_end__@@Base+0xff974490> │ │ │ │ + blx add6a <__bss_end__@@Base+0x71ca> │ │ │ │ + blcc 9c174 <__bss_start@@Base+0x4116c> │ │ │ │ + bcc fe45ad88 <__bss_end__@@Base+0xfe3b41e8> │ │ │ │ + blpl ffa1b050 <__bss_end__@@Base+0xff9744b0> │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ vaddvs.f64 d19, d10, d1 │ │ │ │ - bcc df73c <__bss_end__@@Base+0x38b04> │ │ │ │ + bcc df6c4 <__bss_end__@@Base+0x38b24> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bcc fe45ae18 <__bss_end__@@Base+0xfe3b41e0> │ │ │ │ - blvs ffa1b0e0 <__bss_end__@@Base+0xff9744a8> │ │ │ │ - blvc 1db018 <__bss_end__@@Base+0x1343e0> │ │ │ │ - blvc 2dac24 <__bss_end__@@Base+0x233fec> │ │ │ │ + bcc fe45ada0 <__bss_end__@@Base+0xfe3b4200> │ │ │ │ + blvs ffa1b068 <__bss_end__@@Base+0xff9744c8> │ │ │ │ + blvc 1dafa0 <__bss_end__@@Base+0x134400> │ │ │ │ + blvc 2dabac <__bss_end__@@Base+0x23400c> │ │ │ │ @ instruction: 0xf1036e7b │ │ │ │ - blcc 74210 <__bss_start@@Base+0x19170> │ │ │ │ + blcc 74198 <__bss_start@@Base+0x19190> │ │ │ │ ldclvs 0, cr0, [sl, #-876]! @ 0xfffffc94 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vaddvs.f64 d22, d11, d7 │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r2, lsl #22 │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ - blpl 5ac80 │ │ │ │ - blvc 2dac94 <__bss_end__@@Base+0x23405c> │ │ │ │ - blvc 21aed0 <__bss_end__@@Base+0x174298> │ │ │ │ + blpl 5ac08 │ │ │ │ + blvc 2dac1c <__bss_end__@@Base+0x23407c> │ │ │ │ + blvc 21ae58 <__bss_end__@@Base+0x1742b8> │ │ │ │ sbcseq r6, fp, fp, ror lr │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ - blvc 121af20 <__bss_end__@@Base+0x11742e8> │ │ │ │ - blvc 5ac58 │ │ │ │ + blvc 121aea8 <__bss_end__@@Base+0x1174308> │ │ │ │ + blvc 5abe0 │ │ │ │ ldc 15, cr6, [r3, #236] @ 0xec │ │ │ │ ldmibvs sl!, {r1, r8, r9, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror lr │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs 1ef6260 <__bss_end__@@Base+0x1e4f628> │ │ │ │ + bvs 1ef61e8 <__bss_end__@@Base+0x1e4f648> │ │ │ │ @ instruction: 0x6c7b6b9a │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 5acb8 │ │ │ │ + blmi 5ac40 │ │ │ │ movwcc r6, #35387 @ 0x8a3b │ │ │ │ - blvc 5acc0 │ │ │ │ - blmi 21af08 <__bss_end__@@Base+0x1742d0> │ │ │ │ - blvs ff6ba068 <__bss_end__@@Base+0xff613430> │ │ │ │ + blvc 5ac48 │ │ │ │ + blmi 21ae90 <__bss_end__@@Base+0x1742f0> │ │ │ │ + blvs ff6b9ff0 <__bss_end__@@Base+0xff613450> │ │ │ │ sbcseq r6, fp, fp, ror ip │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, sp}^ │ │ │ │ ldc 3, cr3, [r3, #32] │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ @@ -28704,183 +28699,183 @@ │ │ │ │ ldclvs 0, cr0, [sl, #-876]! @ 0xfffffc94 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmul.f64 d7, d5, d12 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ svcvs 0x003b7b07 │ │ │ │ - blvc dacc8 <__bss_end__@@Base+0x34090> │ │ │ │ + blvc dac50 <__bss_end__@@Base+0x340b0> │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - bvs 1ef90b0 <__bss_end__@@Base+0x1e52478> │ │ │ │ + bvs 1ef9038 <__bss_end__@@Base+0x1e52498> │ │ │ │ mrcvs 12, 3, r6, cr10, cr11, {2} │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ ldclvs 15, cr10, [fp, #-204]! @ 0xffffff34 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7e36d78 │ │ │ │ - movwcs lr, #7486 @ 0x1d3e │ │ │ │ + movwcs lr, #7508 @ 0x1d54 │ │ │ │ @ instruction: 0x37684618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ strlt fp, [r0, #130] @ 0x82 │ │ │ │ svcge 0x0002b090 │ │ │ │ @ instruction: 0x61b961f8 │ │ │ │ cmppeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ - blpl 105b1c4 <__bss_end__@@Base+0xfb458c> │ │ │ │ - blvs 109b1c8 <__bss_end__@@Base+0xff4590> │ │ │ │ - blvc 10db1cc <__bss_end__@@Base+0x1034594> │ │ │ │ - blpl 5ad2c │ │ │ │ - blvs dad30 <__bss_end__@@Base+0x340f8> │ │ │ │ - blvc 15ad34 <__bss_end__@@Base+0xb40fc> │ │ │ │ + blpl 105b14c <__bss_end__@@Base+0xfb45ac> │ │ │ │ + blvs 109b150 <__bss_end__@@Base+0xff45b0> │ │ │ │ + blvc 10db154 <__bss_end__@@Base+0x10345b4> │ │ │ │ + blpl 5acb4 │ │ │ │ + blvs dacb8 <__bss_end__@@Base+0x34118> │ │ │ │ + blvc 15acbc <__bss_end__@@Base+0xb411c> │ │ │ │ @ instruction: 0xf04f6cf9 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldclvs 3, cr2, [r9], #16 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ @ instruction: 0xf04f6cf9 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ sbcs r6, r3, fp, lsr r3 │ │ │ │ cmnvs fp, #0, 6 │ │ │ │ - blvs f17a70 <__bss_end__@@Base+0xe70e38> │ │ │ │ - blvs eac358 <__bss_end__@@Base+0xe05720> │ │ │ │ + blvs f179f8 <__bss_end__@@Base+0xe70e58> │ │ │ │ + blvs eac2e0 <__bss_end__@@Base+0xe05740> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-2939 @ 0xfffff485 │ │ │ │ ldclvs 2, cr6, [fp], #492 @ 0x1ec │ │ │ │ - blvs 15adb8 <__bss_end__@@Base+0xb4180> │ │ │ │ - blvs efa858 <__bss_end__@@Base+0xe53c20> │ │ │ │ + blvs 15ad40 <__bss_end__@@Base+0xb41a0> │ │ │ │ + blvs efa7e0 <__bss_end__@@Base+0xe53c40> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blpl 5adc4 │ │ │ │ - blvs 6b9e68 <__bss_end__@@Base+0x613230> │ │ │ │ + blpl 5ad4c │ │ │ │ + blvs 6b9df0 <__bss_end__@@Base+0x613250> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a4b00 │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d4, d0 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ - bvs 1efa504 <__bss_end__@@Base+0x1e538cc> │ │ │ │ + bvs 1efa48c <__bss_end__@@Base+0x1e538ec> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blcc 5adf0 │ │ │ │ - blvs 1efaa90 <__bss_end__@@Base+0x1e53e58> │ │ │ │ + blcc 5ad78 │ │ │ │ + blvs 1efaa18 <__bss_end__@@Base+0x1e53e78> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5adfc │ │ │ │ - blvc 21b040 <__bss_end__@@Base+0x174408> │ │ │ │ - blvc 21b088 <__bss_end__@@Base+0x174450> │ │ │ │ - blpl 21b050 <__bss_end__@@Base+0x174418> │ │ │ │ + blvc 5ad84 │ │ │ │ + blvc 21afc8 <__bss_end__@@Base+0x174428> │ │ │ │ + blvc 21b010 <__bss_end__@@Base+0x174470> │ │ │ │ + blpl 21afd8 <__bss_end__@@Base+0x174438> │ │ │ │ movwcc r6, #6971 @ 0x1b3b │ │ │ │ - bcc fe45afe0 <__bss_end__@@Base+0xfe3b43a8> │ │ │ │ - blvc ffa1b2a8 <__bss_end__@@Base+0xff974670> │ │ │ │ - blpl 21b060 <__bss_end__@@Base+0x174428> │ │ │ │ + bcc fe45af68 <__bss_end__@@Base+0xfe3b43c8> │ │ │ │ + blvc ffa1b230 <__bss_end__@@Base+0xff974690> │ │ │ │ + blpl 21afe8 <__bss_end__@@Base+0x174448> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d57} @ Deprecated │ │ │ │ - blvc 15adf4 <__bss_end__@@Base+0xb41bc> │ │ │ │ + blvc 15ad7c <__bss_end__@@Base+0xb41dc> │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b02 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1efa468 <__bss_end__@@Base+0x1e53830> │ │ │ │ + bvs 1efa3f0 <__bss_end__@@Base+0x1e53850> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 5ae54 │ │ │ │ - blvs 1efaaf4 <__bss_end__@@Base+0x1e53ebc> │ │ │ │ + blmi 5addc │ │ │ │ + blvs 1efaa7c <__bss_end__@@Base+0x1e53edc> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5ae60 │ │ │ │ - blmi 21b0a8 <__bss_end__@@Base+0x174470> │ │ │ │ - blvs 16b9f08 <__bss_end__@@Base+0x16132d0> │ │ │ │ + blvc 5ade8 │ │ │ │ + blmi 21b030 <__bss_end__@@Base+0x174490> │ │ │ │ + blvs 16b9e90 <__bss_end__@@Base+0x16132f0> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ @ instruction: 0x6c7a3b00 │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ - blvs 1ef645c <__bss_end__@@Base+0x1e4f824> │ │ │ │ - bcc fe45b060 <__bss_end__@@Base+0xfe3b4428> │ │ │ │ - blvc ffa1b328 <__bss_end__@@Base+0xff9746f0> │ │ │ │ - blpl 21b0e0 <__bss_end__@@Base+0x1744a8> │ │ │ │ + blvs 1ef63e4 <__bss_end__@@Base+0x1e4f844> │ │ │ │ + bcc fe45afe8 <__bss_end__@@Base+0xfe3b4448> │ │ │ │ + blvc ffa1b2b0 <__bss_end__@@Base+0xff974710> │ │ │ │ + blpl 21b068 <__bss_end__@@Base+0x1744c8> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ fldmiaxvs fp!, {d23-d25} @ Deprecated │ │ │ │ - blvc dae74 <__bss_end__@@Base+0x3423c> │ │ │ │ + blvc dadfc <__bss_end__@@Base+0x3425c> │ │ │ │ ldc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ @ instruction: 0x6c3a6b00 │ │ │ │ sbcseq r6, fp, fp, lsr fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, lr} │ │ │ │ - bvs 1efa4e8 <__bss_end__@@Base+0x1e538b0> │ │ │ │ + bvs 1efa470 <__bss_end__@@Base+0x1e538d0> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 5aed4 │ │ │ │ - blvs 1efaa74 <__bss_end__@@Base+0x1e53e3c> │ │ │ │ + blmi 5ae5c │ │ │ │ + blvs 1efa9fc <__bss_end__@@Base+0x1e53e5c> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5aee0 │ │ │ │ - blmi 21b128 <__bss_end__@@Base+0x1744f0> │ │ │ │ - blvs 16b9f88 <__bss_end__@@Base+0x1613350> │ │ │ │ + blvc 5ae68 │ │ │ │ + blmi 21b0b0 <__bss_end__@@Base+0x174510> │ │ │ │ + blvs 16b9f10 <__bss_end__@@Base+0x1613370> │ │ │ │ sbcseq r6, fp, fp, ror sl │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldmiavs sl!, {d3-d2} │ │ │ │ sbcseq r6, fp, fp, ror fp │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ ldmibvs fp!, {r0, r1, r2, r8, r9, fp, ip, lr}^ │ │ │ │ - bvs 1ef9a2c <__bss_end__@@Base+0x1e52df4> │ │ │ │ + bvs 1ef99b4 <__bss_end__@@Base+0x1e52e14> │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 5af18 │ │ │ │ - blvc 21b164 <__bss_end__@@Base+0x17452c> │ │ │ │ - blvc 121b1ac <__bss_end__@@Base+0x1174574> │ │ │ │ + blvc 5aea0 │ │ │ │ + blvc 21b0ec <__bss_end__@@Base+0x17454c> │ │ │ │ + blvc 121b134 <__bss_end__@@Base+0x1174594> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ - blvs 1efe4dc <__bss_end__@@Base+0x1e578a4> │ │ │ │ + blvs 1efe464 <__bss_end__@@Base+0x1e578c4> │ │ │ │ cmnvs fp, #67108864 @ 0x4000000 │ │ │ │ - blvs efa6cc <__bss_end__@@Base+0xe53a94> │ │ │ │ + blvs efa654 <__bss_end__@@Base+0xe53ab4> │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ - blvs f0b5b4 <__bss_end__@@Base+0xe6497c> │ │ │ │ + blvs f0b53c <__bss_end__@@Base+0xe6499c> │ │ │ │ teqvs fp, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x6c1b69bb │ │ │ │ addsmi r6, sl, #59392 @ 0xe800 │ │ │ │ svcge 0x0026f77f │ │ │ │ - blvc daf5c <__bss_end__@@Base+0x34324> │ │ │ │ - blvs 7daf80 <__bss_end__@@Base+0x734348> │ │ │ │ - blvc 1db1a4 <__bss_end__@@Base+0x13456c> │ │ │ │ - bleq 121b3cc <__bss_end__@@Base+0x1174794> │ │ │ │ - stc 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ - bleq 2daf30 <__bss_end__@@Base+0x2342f8> │ │ │ │ - blvc 2daf74 <__bss_end__@@Base+0x23433c> │ │ │ │ - blvc ff21b3dc <__bss_end__@@Base+0xff1747a4> │ │ │ │ - blvs 69af9c <__bss_end__@@Base+0x5f4364> │ │ │ │ - blvc ff1db3f4 <__bss_end__@@Base+0xff1347bc> │ │ │ │ - blx 45b4ec <__bss_end__@@Base+0x3b48b4> │ │ │ │ + blvc daee4 <__bss_end__@@Base+0x34344> │ │ │ │ + blvs 7daf08 <__bss_end__@@Base+0x734368> │ │ │ │ + blvc 1db12c <__bss_end__@@Base+0x13458c> │ │ │ │ + bleq 121b354 <__bss_end__@@Base+0x11747b4> │ │ │ │ + ldc 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + bleq 2daeb8 <__bss_end__@@Base+0x234318> │ │ │ │ + blvc 2daefc <__bss_end__@@Base+0x23435c> │ │ │ │ + blvc ff21b364 <__bss_end__@@Base+0xff1747c4> │ │ │ │ + blvs 69af24 <__bss_end__@@Base+0x5f4384> │ │ │ │ + blvc ff1db37c <__bss_end__@@Base+0xff1347dc> │ │ │ │ + blx 45b474 <__bss_end__@@Base+0x3b48d4> │ │ │ │ ldclvs 13, cr13, [fp], #40 @ 0x28 │ │ │ │ - blpl daf7c <__bss_end__@@Base+0x34344> │ │ │ │ - blvs 2daf90 <__bss_end__@@Base+0x234358> │ │ │ │ - blvc 1db34c <__bss_end__@@Base+0x134714> │ │ │ │ + blpl daf04 <__bss_end__@@Base+0x34364> │ │ │ │ + blvs 2daf18 <__bss_end__@@Base+0x234378> │ │ │ │ + blvc 1db2d4 <__bss_end__@@Base+0x134734> │ │ │ │ stc 12, cr6, [r3, #1004] @ 0x3ec │ │ │ │ ands r7, r3, r2, lsl #22 │ │ │ │ - blpl 5afa0 │ │ │ │ - blvs dafa4 <__bss_end__@@Base+0x3436c> │ │ │ │ - blvc 15afa8 <__bss_end__@@Base+0xb4370> │ │ │ │ + blpl 5af28 │ │ │ │ + blvs daf2c <__bss_end__@@Base+0x3438c> │ │ │ │ + blvc 15af30 <__bss_end__@@Base+0xb4390> │ │ │ │ movwls r6, #3323 @ 0xcfb │ │ │ │ - bleq 119b414 <__bss_end__@@Base+0x10f47dc> │ │ │ │ - blne 11db418 <__bss_end__@@Base+0x11347e0> │ │ │ │ - blcs 121b41c <__bss_end__@@Base+0x11747e4> │ │ │ │ + bleq 119b39c <__bss_end__@@Base+0x10f47fc> │ │ │ │ + blne 11db3a0 <__bss_end__@@Base+0x1134800> │ │ │ │ + blcs 121b3a4 <__bss_end__@@Base+0x1174804> │ │ │ │ movteq pc, #263 @ 0x107 @ │ │ │ │ ldmibvs r8!, {r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0xf812f000 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0x46bd3738 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r2]! │ │ │ │ @@ -28889,24 +28884,24 @@ │ │ │ │ svccc 0x0091df46 │ │ │ │ ldmible r7, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldclcc 12, cr7, [fp, #892] @ 0x37c │ │ │ │ addslt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, #0, 30 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ andeq lr, lr, r0, lsl #17 │ │ │ │ - blpl 105b460 <__bss_end__@@Base+0xfb4828> │ │ │ │ - blvs 109b464 <__bss_end__@@Base+0xff482c> │ │ │ │ - blvc 10db468 <__bss_end__@@Base+0x1034830> │ │ │ │ - blpl 5afc8 │ │ │ │ - blvs dafcc <__bss_end__@@Base+0x34394> │ │ │ │ - blvc 15afd0 <__bss_end__@@Base+0xb4398> │ │ │ │ + blpl 105b3e8 <__bss_end__@@Base+0xfb4848> │ │ │ │ + blvs 109b3ec <__bss_end__@@Base+0xff484c> │ │ │ │ + blvc 10db3f0 <__bss_end__@@Base+0x1034850> │ │ │ │ + blpl 5af50 │ │ │ │ + blvs daf54 <__bss_end__@@Base+0x343b4> │ │ │ │ + blvc 15af58 <__bss_end__@@Base+0xb43b8> │ │ │ │ @ instruction: 0x6c1b6a7b │ │ │ │ sbcseq r3, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf7e34618 │ │ │ │ - @ instruction: 0x4603ecf2 │ │ │ │ + strmi lr, [r3], -sl, lsl #26 │ │ │ │ ldclvs 5, cr6, [fp, #-492]! @ 0xfffffe14 │ │ │ │ tstle r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf7f8200e │ │ │ │ movwcs pc, #2433 @ 0x981 @ │ │ │ │ ldclvs 0, cr14, [r9, #-1000]! @ 0xfffffc18 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -28916,103 +28911,103 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ @ instruction: 0xf04f6f39 │ │ │ │ @ instruction: 0xf04f0200 │ │ │ │ stmib r1, {r8, r9}^ │ │ │ │ ldc 3, cr2, [r7, #8] │ │ │ │ - vldr d7, [pc, #8] @ 1fa14 │ │ │ │ + vldr d7, [pc, #8] @ 1f99c │ │ │ │ vmov.16 d7[3], r6 │ │ │ │ vmov.f64 d7, #6 @ 0x40300000 2.750 │ │ │ │ @ instruction: 0xf7e30b47 │ │ │ │ - stc 13, cr14, [r7, #328] @ 0x148 │ │ │ │ + stc 13, cr14, [r7, #392] @ 0x188 │ │ │ │ movwcs r0, #6930 @ 0x1b12 │ │ │ │ sbc r6, r6, fp, ror r6 │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - blx bb416 <__bss_end__@@Base+0x147de> │ │ │ │ + blx bb39e <__bss_end__@@Base+0x147fe> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldrbtvs r3, [fp], #-769 @ 0xfffffcff │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ vmla.f64 d3, d7, d1 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vldr d6, [r7, #924] @ 0x39c │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vaddvs.f64 d21, d11, d7 │ │ │ │ - bcc fe45b270 <__bss_end__@@Base+0xfe3b4638> │ │ │ │ - blvs ffa1b538 <__bss_end__@@Base+0xff974900> │ │ │ │ - blvc 1db470 <__bss_end__@@Base+0x134838> │ │ │ │ - blvc 3db07c <__bss_end__@@Base+0x334444> │ │ │ │ + bcc fe45b1f8 <__bss_end__@@Base+0xfe3b4658> │ │ │ │ + blvs ffa1b4c0 <__bss_end__@@Base+0xff974920> │ │ │ │ + blvc 1db3f8 <__bss_end__@@Base+0x134858> │ │ │ │ + blvc 3db004 <__bss_end__@@Base+0x334464> │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ - bcc fe45b284 <__bss_end__@@Base+0xfe3b464c> │ │ │ │ - blvs ffa1b54c <__bss_end__@@Base+0xff974914> │ │ │ │ + bcc fe45b20c <__bss_end__@@Base+0xfe3b466c> │ │ │ │ + blvs ffa1b4d4 <__bss_end__@@Base+0xff974934> │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - bcc fe45b290 <__bss_end__@@Base+0xfe3b4658> │ │ │ │ - blvc ffa1b558 <__bss_end__@@Base+0xff974920> │ │ │ │ - blpl 21b494 <__bss_end__@@Base+0x17485c> │ │ │ │ - bleq 119b540 <__bss_end__@@Base+0x10f4908> │ │ │ │ - bl 145da10 <__bss_end__@@Base+0x13b6dd8> │ │ │ │ - blvs 105b548 <__bss_end__@@Base+0xfb4910> │ │ │ │ - blvc 3db0e8 <__bss_end__@@Base+0x3344b0> │ │ │ │ - blvc 1db32c <__bss_end__@@Base+0x1346f4> │ │ │ │ - blvc 35b0b0 <__bss_end__@@Base+0x2b4478> │ │ │ │ + bcc fe45b218 <__bss_end__@@Base+0xfe3b4678> │ │ │ │ + blvc ffa1b4e0 <__bss_end__@@Base+0xff974940> │ │ │ │ + blpl 21b41c <__bss_end__@@Base+0x17487c> │ │ │ │ + bleq 119b4c8 <__bss_end__@@Base+0x10f4928> │ │ │ │ + bl 19dd998 <__bss_end__@@Base+0x1936df8> │ │ │ │ + blvs 105b4d0 <__bss_end__@@Base+0xfb4930> │ │ │ │ + blvc 3db070 <__bss_end__@@Base+0x3344d0> │ │ │ │ + blvc 1db2b4 <__bss_end__@@Base+0x134714> │ │ │ │ + blvc 35b038 <__bss_end__@@Base+0x2b4498> │ │ │ │ movwcs lr, #59863 @ 0xe9d7 │ │ │ │ tstcs r6, #3260416 @ 0x31c000 │ │ │ │ - blcs 7b48c <__bss_start@@Base+0x203ec> │ │ │ │ + blcs 7b414 <__bss_start@@Base+0x2040c> │ │ │ │ cdpvs 1, 7, cr13, cr11, cr15, {0} │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r1, lsl #22 │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ sbcseq r6, r2, sl, ror lr │ │ │ │ ldrmi r6, [r1], #-3449 @ 0xfffff287 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ mrcvs 0, 3, lr, cr11, cr12, {1} │ │ │ │ vaddvs.f64 d19, d10, d1 │ │ │ │ - blx ae2d2 <__bss_end__@@Base+0x769a> │ │ │ │ - blcc 9c6dc <__bss_start@@Base+0x4163c> │ │ │ │ - bcc fe45b2f0 <__bss_end__@@Base+0xfe3b46b8> │ │ │ │ - blpl ffa1b5b8 <__bss_end__@@Base+0xff974980> │ │ │ │ + blx ae25a <__bss_end__@@Base+0x76ba> │ │ │ │ + blcc 9c664 <__bss_start@@Base+0x4165c> │ │ │ │ + bcc fe45b278 <__bss_end__@@Base+0xfe3b46d8> │ │ │ │ + blpl ffa1b540 <__bss_end__@@Base+0xff9749a0> │ │ │ │ subseq r6, fp, fp, ror lr │ │ │ │ vaddvs.f64 d19, d10, d1 │ │ │ │ - bcc dfc2c <__bss_end__@@Base+0x38ff4> │ │ │ │ + bcc dfbb4 <__bss_end__@@Base+0x39014> │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - bcc fe45b308 <__bss_end__@@Base+0xfe3b46d0> │ │ │ │ - blvs ffa1b5d0 <__bss_end__@@Base+0xff974998> │ │ │ │ - blvc 1db508 <__bss_end__@@Base+0x1348d0> │ │ │ │ - blvc 2db114 <__bss_end__@@Base+0x2344dc> │ │ │ │ + bcc fe45b290 <__bss_end__@@Base+0xfe3b46f0> │ │ │ │ + blvs ffa1b558 <__bss_end__@@Base+0xff9749b8> │ │ │ │ + blvc 1db490 <__bss_end__@@Base+0x1348f0> │ │ │ │ + blvc 2db09c <__bss_end__@@Base+0x2344fc> │ │ │ │ @ instruction: 0xf1036e7b │ │ │ │ - blcc 74700 <__bss_start@@Base+0x19660> │ │ │ │ + blcc 74688 <__bss_start@@Base+0x19680> │ │ │ │ ldclvs 0, cr0, [sl, #-876]! @ 0xfffffc94 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.32 d6[1], r7 │ │ │ │ vaddvs.f64 d22, d11, d7 │ │ │ │ movwpl pc, #259 @ 0x103 @ │ │ │ │ sbcseq r3, fp, r2, lsl #22 │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ - blpl 5b170 <__bss_start@@Base+0xd0> │ │ │ │ - blvc 2db184 <__bss_end__@@Base+0x23454c> │ │ │ │ - blvc 21b3c0 <__bss_end__@@Base+0x174788> │ │ │ │ + blpl 5b0f8 <__bss_start@@Base+0xf0> │ │ │ │ + blvc 2db10c <__bss_end__@@Base+0x23456c> │ │ │ │ + blvc 21b348 <__bss_end__@@Base+0x1747a8> │ │ │ │ sbcseq r6, fp, fp, ror lr │ │ │ │ ldrmi r6, [r3], #-3450 @ 0xfffff286 │ │ │ │ - blvc 121b410 <__bss_end__@@Base+0x11747d8> │ │ │ │ - blvc 5b148 <__bss_start@@Base+0xa8> │ │ │ │ + blvc 121b398 <__bss_end__@@Base+0x11747f8> │ │ │ │ + blvc 5b0d0 <__bss_start@@Base+0xc8> │ │ │ │ ldc 15, cr6, [r3, #236] @ 0xec │ │ │ │ ldmibvs sl!, {r1, r8, r9, fp, sp, lr} │ │ │ │ sbcseq r6, fp, fp, ror lr │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ - bvs 1ef6750 <__bss_end__@@Base+0x1e4fb18> │ │ │ │ + bvs 1ef66d8 <__bss_end__@@Base+0x1e4fb38> │ │ │ │ @ instruction: 0x6c7b6b1a │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blmi 5b1a8 <__bss_start@@Base+0x108> │ │ │ │ + blmi 5b130 <__bss_start@@Base+0x128> │ │ │ │ movwcc r6, #35387 @ 0x8a3b │ │ │ │ - blvc 5b1b0 <__bss_start@@Base+0x110> │ │ │ │ - blmi 21b3f8 <__bss_end__@@Base+0x1747c0> │ │ │ │ - blvs 16ba558 <__bss_end__@@Base+0x1613920> │ │ │ │ + blvc 5b138 <__bss_start@@Base+0x130> │ │ │ │ + blmi 21b380 <__bss_end__@@Base+0x1747e0> │ │ │ │ + blvs 16ba4e0 <__bss_end__@@Base+0x1613940> │ │ │ │ sbcseq r6, fp, fp, ror ip │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ ldmibvs fp!, {r8, r9, fp, ip, sp}^ │ │ │ │ ldc 3, cr3, [r3, #32] │ │ │ │ vmul.f64 d7, d3, d0 │ │ │ │ vadd.f64 d7, d4, d7 │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ @@ -29020,121 +29015,121 @@ │ │ │ │ ldclvs 0, cr0, [sl, #-876]! @ 0xfffffc94 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ vldr d5, [r7, #28] │ │ │ │ vmul.f64 d7, d5, d12 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ svcvs 0x003b7b07 │ │ │ │ - blvc db1b8 <__bss_end__@@Base+0x34580> │ │ │ │ + blvc db140 <__bss_end__@@Base+0x345a0> │ │ │ │ movwcc r6, #7803 @ 0x1e7b │ │ │ │ - bvs 1ef95a0 <__bss_end__@@Base+0x1e52968> │ │ │ │ + bvs 1ef9528 <__bss_end__@@Base+0x1e52988> │ │ │ │ mrcvs 12, 3, r6, cr10, cr11, {0} │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ ldclvs 15, cr10, [fp, #-204]! @ 0xffffff34 │ │ │ │ andle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7e36d78 │ │ │ │ - movwcs lr, #6854 @ 0x1ac6 │ │ │ │ + movwcs lr, #6876 @ 0x1adc │ │ │ │ @ instruction: 0x37684618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x0091df46 │ │ │ │ strlt fp, [r0, #132] @ 0x84 │ │ │ │ svcge 0x0000b086 │ │ │ │ stceq 1, cr15, [r0], #-28 @ 0xffffffe4 │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs ffe687f4 <__bss_end__@@Base+0xffdc1bbc> │ │ │ │ + blvs ffe6877c <__bss_end__@@Base+0xffdc1bdc> │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r7, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs ffe68808 <__bss_end__@@Base+0xffdc1bd0> │ │ │ │ + blvs ffe68790 <__bss_end__@@Base+0xffdc1bf0> │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ @ instruction: 0x6c1a6bbb │ │ │ │ ldrvs r6, [sl], #-3067 @ 0xfffff405 │ │ │ │ mrrcvs 11, 11, r6, sl, cr11 │ │ │ │ ldrbvs r6, [sl], #-3067 @ 0xfffff405 │ │ │ │ mrrcvs 11, 15, r6, fp, cr11 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ ldmvs sl!, {r0, r8, r9, ip, sp}^ │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ @ instruction: 0x461a105b │ │ │ │ ldrmi r6, [r3], #-2299 @ 0xfffff705 │ │ │ │ - blvs ffef7f20 <__bss_end__@@Base+0xffe512e8> │ │ │ │ + blvs ffef7ea8 <__bss_end__@@Base+0xffe51308> │ │ │ │ andseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ tstcc r0, #191488 @ 0x2ec00 │ │ │ │ @ instruction: 0x46104619 │ │ │ │ - bl cddbd0 <__bss_end__@@Base+0xc36f98> │ │ │ │ + bl 12ddb58 <__bss_end__@@Base+0x1236fb8> │ │ │ │ cmnvs fp, r1, lsl #6 │ │ │ │ movwcs lr, #150 @ 0x96 │ │ │ │ add r6, fp, fp, lsr r1 │ │ │ │ movwcc r6, #6523 @ 0x197b │ │ │ │ - blx ba242 <__bss_end__@@Base+0x1360a> │ │ │ │ + blx ba1ca <__bss_end__@@Base+0x1362a> │ │ │ │ svceq 0x00daf303 │ │ │ │ subsne r4, fp, r3, lsl r4 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r9, sl, lr} │ │ │ │ rsbsvs r4, fp, r3, lsl r4 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ mrrcle 2, 9, r4, ip, cr10 │ │ │ │ - blvs 16bab60 <__bss_end__@@Base+0x1613f28> │ │ │ │ + blvs 16baae8 <__bss_end__@@Base+0x1613f48> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ - blvs feef68b4 <__bss_end__@@Base+0xfee4fc7c> │ │ │ │ - blvc db2d4 <__bss_end__@@Base+0x3469c> │ │ │ │ - blpl 121b560 <__bss_end__@@Base+0x1174928> │ │ │ │ - blvs ff6bab7c <__bss_end__@@Base+0xff613f44> │ │ │ │ + blvs feef683c <__bss_end__@@Base+0xfee4fc9c> │ │ │ │ + blvc db25c <__bss_end__@@Base+0x346bc> │ │ │ │ + blpl 121b4e8 <__bss_end__@@Base+0x1174948> │ │ │ │ + blvs ff6bab04 <__bss_end__@@Base+0xff613f64> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ - blvs ffefe8bc <__bss_end__@@Base+0xffe57c84> │ │ │ │ + blvs ffefe844 <__bss_end__@@Base+0xffe57ca4> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 21b584 <__bss_end__@@Base+0x17494c> │ │ │ │ - blvc 5b2bc <__bss_start@@Base+0x21c> │ │ │ │ - blvs 6baba0 <__bss_end__@@Base+0x613f68> │ │ │ │ + blvc 21b50c <__bss_end__@@Base+0x17496c> │ │ │ │ + blvc 5b244 <__bss_start@@Base+0x23c> │ │ │ │ + blvs 6bab28 <__bss_end__@@Base+0x613f88> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vldr d6, [r7] │ │ │ │ - blvs feef68f4 <__bss_end__@@Base+0xfee4fcbc> │ │ │ │ - blvc db314 <__bss_end__@@Base+0x346dc> │ │ │ │ - blpl 121b5a0 <__bss_end__@@Base+0x1174968> │ │ │ │ - blvs fe6babbc <__bss_end__@@Base+0xfe613f84> │ │ │ │ + blvs feef687c <__bss_end__@@Base+0xfee4fcdc> │ │ │ │ + blvc db29c <__bss_end__@@Base+0x346fc> │ │ │ │ + blpl 121b528 <__bss_end__@@Base+0x1174988> │ │ │ │ + blvs fe6bab44 <__bss_end__@@Base+0xfe613fa4> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ ldc 4, cr4, [r3, #76] @ 0x4c │ │ │ │ vmul.f64 d7, d5, d0 │ │ │ │ - blvs ffefe8fc <__bss_end__@@Base+0xffe57cc4> │ │ │ │ + blvs ffefe884 <__bss_end__@@Base+0xffe57ce4> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvc 21b5c4 <__bss_end__@@Base+0x17498c> │ │ │ │ - blvc 5b2fc <__bss_start@@Base+0x25c> │ │ │ │ - blvs ff6babe0 <__bss_end__@@Base+0xff613fa8> │ │ │ │ + blvc 21b54c <__bss_end__@@Base+0x1749ac> │ │ │ │ + blvc 5b284 <__bss_start@@Base+0x27c> │ │ │ │ + blvs ff6bab68 <__bss_end__@@Base+0xff613fc8> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ - blvs ffeb0d48 <__bss_end__@@Base+0xffe0a110> │ │ │ │ + blvs ffeb0cd0 <__bss_end__@@Base+0xffe0a130> │ │ │ │ ldmdavs sl!, {r0, r4, r6, r7, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fe6babfc <__bss_end__@@Base+0xfe613fc4> │ │ │ │ + blvs fe6bab84 <__bss_end__@@Base+0xfe613fe4> │ │ │ │ sbcseq r6, fp, fp, ror r8 │ │ │ │ - blvs ffeb0d64 <__bss_end__@@Base+0xffe0a12c> │ │ │ │ + blvs ffeb0cec <__bss_end__@@Base+0xffe0a14c> │ │ │ │ ldmdavs sl!, {r0, r4, r7, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r1], #-210 @ 0xffffff2e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvs fef17d98 <__bss_end__@@Base+0xfee71160> │ │ │ │ + blvs fef17d20 <__bss_end__@@Base+0xfee71180> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvs 147ad20 <__bss_end__@@Base+0x13d40e8> │ │ │ │ + blvs 147aca8 <__bss_end__@@Base+0x13d4108> │ │ │ │ sbcseq r6, r2, sl, ror r8 │ │ │ │ ldmib r3, {r0, r4, sl, lr}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ - blvs feee8948 <__bss_end__@@Base+0xfee41d10> │ │ │ │ + blvs feee88d0 <__bss_end__@@Base+0xfee41d30> │ │ │ │ ldmdavs fp!, {r1, r3, r4, r8, r9, fp, sp, lr}^ │ │ │ │ ldrmi r0, [r3], #-219 @ 0xffffff25 │ │ │ │ - blvs 47ad3c <__bss_end__@@Base+0x3d4104> │ │ │ │ + blvs 47acc4 <__bss_end__@@Base+0x3d4124> │ │ │ │ sbcseq r6, r2, sl, ror r8 │ │ │ │ ldmib r3, {r0, r4, sl, lr}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmdbvs fp!, {r8, r9, sp} │ │ │ │ teqvs fp, r1, lsl #6 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf77f429a │ │ │ │ @@ -29146,17 +29141,17 @@ │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ @ instruction: 0x4080e8bd │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ addlt fp, sl, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldmdavs fp!, {r0, r3, r4, r5, sp, lr} │ │ │ │ - blcs 7a510 <__bss_start@@Base+0x1f470> │ │ │ │ + blcs 7a498 <__bss_start@@Base+0x1f490> │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ - blvc db3f8 <__bss_end__@@Base+0x347c0> │ │ │ │ + blvc db380 <__bss_end__@@Base+0x347e0> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ @ instruction: 0xf1076b00 │ │ │ │ @ instruction: 0xf1070208 │ │ │ │ @ instruction: 0x46110310 │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0000b47 │ │ │ │ @@ -29166,195 +29161,195 @@ │ │ │ │ ldmdavs r9!, {r3, r4, r8, r9} │ │ │ │ mrc 6, 5, r4, cr0, cr8, {0} │ │ │ │ vmov.f64 d1, d6 │ │ │ │ @ instruction: 0xf0000b47 │ │ │ │ rsbsvs pc, r8, #2293760 @ 0x230000 │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ vldr d6, [r7, #24] │ │ │ │ - vldr d5, [pc, #24] @ 1fe0c │ │ │ │ + vldr d5, [pc, #24] @ 1fd94 │ │ │ │ vdiv.f64 d4, d5, d12 │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 15b410 <__bss_end__@@Base+0xb47d8> │ │ │ │ + blvc 15b398 <__bss_end__@@Base+0xb47f8> │ │ │ │ ldmdavs fp!, {r0, r1, r2, sp, lr, pc}^ │ │ │ │ movwcs lr, #27091 @ 0x69d3 │ │ │ │ stmib r1, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ - bvs 1ef8804 <__bss_end__@@Base+0x1e51bcc> │ │ │ │ + bvs 1ef878c <__bss_end__@@Base+0x1e51bec> │ │ │ │ @ instruction: 0x37284618 │ │ │ │ stclt 6, cr4, [r0, #756] @ 0x2f4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r4, pc, r0 │ │ │ │ adclt fp, r2, r0, lsl #11 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ vstr d0, [r7, #16] │ │ │ │ rsbsvs r1, r8, r2, lsl #22 │ │ │ │ movwcs r6, #57 @ 0x39 │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, sp, lr} │ │ │ │ - blcs 3a4b4 │ │ │ │ + blcs 3a43c │ │ │ │ andcs sp, r5, r4, lsl #2 │ │ │ │ @ instruction: 0xff42f7f7 │ │ │ │ mrs r2, SPSR_irq │ │ │ │ - blvc 15b4b4 <__bss_end__@@Base+0xb487c> │ │ │ │ - blvs fe8db4d8 <__bss_end__@@Base+0xfe8348a0> │ │ │ │ - blvc ff1db930 <__bss_end__@@Base+0xff134cf8> │ │ │ │ - blx 45ba28 <__bss_end__@@Base+0x3b4df0> │ │ │ │ + blvc 15b43c <__bss_end__@@Base+0xb489c> │ │ │ │ + blvs fe8db460 <__bss_end__@@Base+0xfe8348c0> │ │ │ │ + blvc ff1db8b8 <__bss_end__@@Base+0xff134d18> │ │ │ │ + blx 45b9b0 <__bss_end__@@Base+0x3b4e10> │ │ │ │ ldc 4, cr13, [r7, #32] │ │ │ │ - vldr d7, [pc, #16] @ 1fe7c │ │ │ │ + vldr d7, [pc, #16] @ 1fe04 │ │ │ │ @ instruction: 0xeeb46ba0 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r3, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0436efb │ │ │ │ ldrbtvs r0, [fp], r1, lsl #6 │ │ │ │ - blvc db4e0 <__bss_end__@@Base+0x348a8> │ │ │ │ - blvs fe71b504 <__bss_end__@@Base+0xfe6748cc> │ │ │ │ - blvc ff1db95c <__bss_end__@@Base+0xff134d24> │ │ │ │ - blx 45ba54 <__bss_end__@@Base+0x3b4e1c> │ │ │ │ + blvc db468 <__bss_end__@@Base+0x348c8> │ │ │ │ + blvs fe71b48c <__bss_end__@@Base+0xfe6748ec> │ │ │ │ + blvc ff1db8e4 <__bss_end__@@Base+0xff134d44> │ │ │ │ + blx 45b9dc <__bss_end__@@Base+0x3b4e3c> │ │ │ │ ldc 4, cr13, [r7, #32] │ │ │ │ - vldr d7, [pc, #8] @ 1fea0 │ │ │ │ + vldr d7, [pc, #8] @ 1fe28 │ │ │ │ vmov.32 r6, d20[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r3, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0436efb │ │ │ │ ldrbtvs r0, [fp], r1, lsl #6 │ │ │ │ - blcs 3ba9c │ │ │ │ + blcs 3ba24 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blvc db514 <__bss_end__@@Base+0x348dc> │ │ │ │ - blvc ff05b990 <__bss_end__@@Base+0xfefb4d58> │ │ │ │ - blx 45ba84 <__bss_end__@@Base+0x3b4e4c> │ │ │ │ + blvc db49c <__bss_end__@@Base+0x348fc> │ │ │ │ + blvc ff05b918 <__bss_end__@@Base+0xfefb4d78> │ │ │ │ + blx 45ba0c <__bss_end__@@Base+0x3b4e6c> │ │ │ │ ldc 5, cr13, [r7, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #8] @ 1fed0 │ │ │ │ + vldr d7, [pc, #8] @ 1fe58 │ │ │ │ vadd.f64 d6, d23, d13 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, sp, lr} │ │ │ │ mcr 8, 0, r6, cr7, cr11, {6} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vnmul.f64 d7, d22, d23 │ │ │ │ vstr d7, [r7, #28] │ │ │ │ and r7, fp, r0, lsr #22 │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - bcc fe45b708 <__bss_end__@@Base+0xfe3b4ad0> │ │ │ │ - blvc ffa1b9d0 <__bss_end__@@Base+0xff974d98> │ │ │ │ - blvs db550 <__bss_end__@@Base+0x34918> │ │ │ │ - blvc 21b790 <__bss_end__@@Base+0x174b58> │ │ │ │ - blvc 85b518 <__bss_end__@@Base+0x7b48e0> │ │ │ │ - blvs 1f1b57c <__bss_end__@@Base+0x1e74944> │ │ │ │ - blvc 15b560 <__bss_end__@@Base+0xb4928> │ │ │ │ - blvs 121b7e0 <__bss_end__@@Base+0x1174ba8> │ │ │ │ + bcc fe45b690 <__bss_end__@@Base+0xfe3b4af0> │ │ │ │ + blvc ffa1b958 <__bss_end__@@Base+0xff974db8> │ │ │ │ + blvs db4d8 <__bss_end__@@Base+0x34938> │ │ │ │ + blvc 21b718 <__bss_end__@@Base+0x174b78> │ │ │ │ + blvc 85b4a0 <__bss_end__@@Base+0x7b4900> │ │ │ │ + blvs 1f1b504 <__bss_end__@@Base+0x1e74964> │ │ │ │ + blvc 15b4e8 <__bss_end__@@Base+0xb4948> │ │ │ │ + blvs 121b768 <__bss_end__@@Base+0x1174bc8> │ │ │ │ ldmvs fp, {r0, r1, r3, r4, r5, fp, sp, lr}^ │ │ │ │ - bcc fe45b72c <__bss_end__@@Base+0xfe3b4af4> │ │ │ │ - blvc ffa1b9f4 <__bss_end__@@Base+0xff974dbc> │ │ │ │ - blvc 21b7b0 <__bss_end__@@Base+0x174b78> │ │ │ │ - blvc 65b538 <__bss_end__@@Base+0x5b4900> │ │ │ │ - bleq 85b57c <__bss_end__@@Base+0x7b4944> │ │ │ │ - stmia r2!, {r0, r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 7db544 <__bss_end__@@Base+0x73490c> │ │ │ │ - blvc 7db588 <__bss_end__@@Base+0x734950> │ │ │ │ - blvs 5ba0c <__bss_start@@Base+0x96c> │ │ │ │ - blvs 1db810 <__bss_end__@@Base+0x134bd8> │ │ │ │ + bcc fe45b6b4 <__bss_end__@@Base+0xfe3b4b14> │ │ │ │ + blvc ffa1b97c <__bss_end__@@Base+0xff974ddc> │ │ │ │ + blvc 21b738 <__bss_end__@@Base+0x174b98> │ │ │ │ + blvc 65b4c0 <__bss_end__@@Base+0x5b4920> │ │ │ │ + bleq 85b504 <__bss_end__@@Base+0x7b4964> │ │ │ │ + ldm r8!, {r0, r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bleq 7db4cc <__bss_end__@@Base+0x73492c> │ │ │ │ + blvc 7db510 <__bss_end__@@Base+0x734970> │ │ │ │ + blvs 5b994 <__bss_start@@Base+0x98c> │ │ │ │ + blvs 1db798 <__bss_end__@@Base+0x134bf8> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ - bcc fe45b758 <__bss_end__@@Base+0xfe3b4b20> │ │ │ │ - blvc ffa1ba20 <__bss_end__@@Base+0xff974de8> │ │ │ │ - blvs 121ba14 <__bss_end__@@Base+0x1174ddc> │ │ │ │ - blx 45bb0c <__bss_end__@@Base+0x3b4ed4> │ │ │ │ + bcc fe45b6e0 <__bss_end__@@Base+0xfe3b4b40> │ │ │ │ + blvc ffa1b9a8 <__bss_end__@@Base+0xff974e08> │ │ │ │ + blvs 121b99c <__bss_end__@@Base+0x1174dfc> │ │ │ │ + blx 45ba94 <__bss_end__@@Base+0x3b4ef4> │ │ │ │ ldc 1, cr13, [r7, #28] │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vstr d7, [r7, #280] @ 0x118 │ │ │ │ vldr d7, [r7, #120] @ 0x78 │ │ │ │ @ instruction: 0xf7e30b18 │ │ │ │ - stc 8, cr14, [r7, #784] @ 0x310 │ │ │ │ + stc 8, cr14, [r7, #872] @ 0x368 │ │ │ │ vldr d0, [r7, #112] @ 0x70 │ │ │ │ vmov.32 r7, d7[1] │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, sp, lr} │ │ │ │ mcr 8, 0, r6, cr7, cr11, {2} │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ vcmpe.f64 d7, d23 │ │ │ │ vneg.f64 d22, d7 │ │ │ │ tstple r7, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ - blvc 75b5e8 <__bss_end__@@Base+0x6b49b0> │ │ │ │ - blvs 5ba6c <__bss_start@@Base+0x9cc> │ │ │ │ - blvc 11db870 <__bss_end__@@Base+0x1134c38> │ │ │ │ - blvc 75b5b4 <__bss_end__@@Base+0x6b497c> │ │ │ │ + blvc 75b570 <__bss_end__@@Base+0x6b49d0> │ │ │ │ + blvs 5b9f4 <__bss_start@@Base+0x9ec> │ │ │ │ + blvc 11db7f8 <__bss_end__@@Base+0x1134c58> │ │ │ │ + blvc 75b53c <__bss_end__@@Base+0x6b499c> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ - bcc fe45b7bc <__bss_end__@@Base+0xfe3b4b84> │ │ │ │ - blvs ffa1ba84 <__bss_end__@@Base+0xff974e4c> │ │ │ │ - blvc 75b604 <__bss_end__@@Base+0x6b49cc> │ │ │ │ - blvs 21b844 <__bss_end__@@Base+0x174c0c> │ │ │ │ - blvc 7db60c <__bss_end__@@Base+0x7349d4> │ │ │ │ - blvc 21b88c <__bss_end__@@Base+0x174c54> │ │ │ │ - blvc ff21bbac <__bss_end__@@Base+0xff174f74> │ │ │ │ - bcc fe45b818 <__bss_end__@@Base+0xfe3b4be0> │ │ │ │ + bcc fe45b744 <__bss_end__@@Base+0xfe3b4ba4> │ │ │ │ + blvs ffa1ba0c <__bss_end__@@Base+0xff974e6c> │ │ │ │ + blvc 75b58c <__bss_end__@@Base+0x6b49ec> │ │ │ │ + blvs 21b7cc <__bss_end__@@Base+0x174c2c> │ │ │ │ + blvc 7db594 <__bss_end__@@Base+0x7349f4> │ │ │ │ + blvc 21b814 <__bss_end__@@Base+0x174c74> │ │ │ │ + blvc ff21bb34 <__bss_end__@@Base+0xff174f94> │ │ │ │ + bcc fe45b7a0 <__bss_end__@@Base+0xfe3b4c00> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0x6dfb691a │ │ │ │ ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - bvc 5b718 <__bss_start@@Base+0x678> │ │ │ │ - bvc ffa1baac <__bss_end__@@Base+0xff974e74> │ │ │ │ - blvc 55b5f0 <__bss_end__@@Base+0x4b49b8> │ │ │ │ + bvc 5b6a0 <__bss_start@@Base+0x698> │ │ │ │ + bvc ffa1ba34 <__bss_end__@@Base+0xff974e94> │ │ │ │ + blvc 55b578 <__bss_end__@@Base+0x4b49d8> │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ movwcc r6, #7675 @ 0x1dfb │ │ │ │ ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - bvc 5b730 <__bss_start@@Base+0x690> │ │ │ │ - bvc ffa1bac4 <__bss_end__@@Base+0xff974e8c> │ │ │ │ - blvc 4db608 <__bss_end__@@Base+0x4349d0> │ │ │ │ - blvc 75b64c <__bss_end__@@Base+0x6b4a14> │ │ │ │ - blvs 5bad0 <__bss_start@@Base+0xa30> │ │ │ │ - blvs 1db8d4 <__bss_end__@@Base+0x134c9c> │ │ │ │ + bvc 5b6b8 <__bss_start@@Base+0x6b0> │ │ │ │ + bvc ffa1ba4c <__bss_end__@@Base+0xff974eac> │ │ │ │ + blvc 4db590 <__bss_end__@@Base+0x4349f0> │ │ │ │ + blvc 75b5d4 <__bss_end__@@Base+0x6b4a34> │ │ │ │ + blvs 5ba58 <__bss_start@@Base+0xa50> │ │ │ │ + blvs 1db85c <__bss_end__@@Base+0x134cbc> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ - bcc fe45b81c <__bss_end__@@Base+0xfe3b4be4> │ │ │ │ - blvc ffa1bae4 <__bss_end__@@Base+0xff974eac> │ │ │ │ - blvs 21b8a0 <__bss_end__@@Base+0x174c68> │ │ │ │ - blvc 7db668 <__bss_end__@@Base+0x734a30> │ │ │ │ - blvc 21b8e8 <__bss_end__@@Base+0x174cb0> │ │ │ │ - blvc ff21bc08 <__bss_end__@@Base+0xff174fd0> │ │ │ │ - bcc fe45b874 <__bss_end__@@Base+0xfe3b4c3c> │ │ │ │ + bcc fe45b7a4 <__bss_end__@@Base+0xfe3b4c04> │ │ │ │ + blvc ffa1ba6c <__bss_end__@@Base+0xff974ecc> │ │ │ │ + blvs 21b828 <__bss_end__@@Base+0x174c88> │ │ │ │ + blvc 7db5f0 <__bss_end__@@Base+0x734a50> │ │ │ │ + blvc 21b870 <__bss_end__@@Base+0x174cd0> │ │ │ │ + blvc ff21bb90 <__bss_end__@@Base+0xff174ff0> │ │ │ │ + bcc fe45b7fc <__bss_end__@@Base+0xfe3b4c5c> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0x6dfb691a │ │ │ │ ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - bvc 5b774 <__bss_start@@Base+0x6d4> │ │ │ │ - bvc ffa1bb08 <__bss_end__@@Base+0xff974ed0> │ │ │ │ - blvc 45b64c <__bss_end__@@Base+0x3b4a14> │ │ │ │ + bvc 5b6fc <__bss_start@@Base+0x6f4> │ │ │ │ + bvc ffa1ba90 <__bss_end__@@Base+0xff974ef0> │ │ │ │ + blvc 45b5d4 <__bss_end__@@Base+0x3b4a34> │ │ │ │ ldmdbvs sl, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ movwcc r6, #7675 @ 0x1dfb │ │ │ │ ldrmi r0, [r3], #-155 @ 0xffffff65 │ │ │ │ - bvc 5b78c <__bss_start@@Base+0x6ec> │ │ │ │ - bvc ffa1bb20 <__bss_end__@@Base+0xff974ee8> │ │ │ │ - blvc 3db664 <__bss_end__@@Base+0x334a2c> │ │ │ │ - blvs 85b6a8 <__bss_end__@@Base+0x7b4a70> │ │ │ │ - blvc 7db6ac <__bss_end__@@Base+0x734a74> │ │ │ │ - blvc 121b92c <__bss_end__@@Base+0x1174cf4> │ │ │ │ - blvc 35b674 <__bss_end__@@Base+0x2b4a3c> │ │ │ │ - blvs 65b6b8 <__bss_end__@@Base+0x5b4a80> │ │ │ │ - blvc 75b6bc <__bss_end__@@Base+0x6b4a84> │ │ │ │ - blvc 121b93c <__bss_end__@@Base+0x1174d04> │ │ │ │ - blvc 2db684 <__bss_end__@@Base+0x234a4c> │ │ │ │ - blvs 4db6c8 <__bss_end__@@Base+0x434a90> │ │ │ │ - blvc 55b6cc <__bss_end__@@Base+0x4b4a94> │ │ │ │ - blvs 121b94c <__bss_end__@@Base+0x1174d14> │ │ │ │ - blvc 35b6d4 <__bss_end__@@Base+0x2b4a9c> │ │ │ │ - blvc 21b914 <__bss_end__@@Base+0x174cdc> │ │ │ │ - blvs 55b6dc <__bss_end__@@Base+0x4b4aa4> │ │ │ │ - blvc 21b95c <__bss_end__@@Base+0x174d24> │ │ │ │ - blvc 25b6a4 <__bss_end__@@Base+0x1b4a6c> │ │ │ │ - blvs 3db6e8 <__bss_end__@@Base+0x334ab0> │ │ │ │ - blvc 45b6ec <__bss_end__@@Base+0x3b4ab4> │ │ │ │ - blvs 121b96c <__bss_end__@@Base+0x1174d34> │ │ │ │ - blvc 35b6f4 <__bss_end__@@Base+0x2b4abc> │ │ │ │ - blvc 21b934 <__bss_end__@@Base+0x174cfc> │ │ │ │ - blvs 45b6fc <__bss_end__@@Base+0x3b4ac4> │ │ │ │ - blvc 21b97c <__bss_end__@@Base+0x174d44> │ │ │ │ - blvc 1db6c4 <__bss_end__@@Base+0x134a8c> │ │ │ │ - blvs 1db708 <__bss_end__@@Base+0x134ad0> │ │ │ │ - blvc 25b70c <__bss_end__@@Base+0x1b4ad4> │ │ │ │ - blvs 121b98c <__bss_end__@@Base+0x1174d54> │ │ │ │ - blvc 2db714 <__bss_end__@@Base+0x234adc> │ │ │ │ - blvs 21b954 <__bss_end__@@Base+0x174d1c> │ │ │ │ - blvc 25b71c <__bss_end__@@Base+0x1b4ae4> │ │ │ │ - blvc 21b99c <__bss_end__@@Base+0x174d64> │ │ │ │ + bvc 5b714 <__bss_start@@Base+0x70c> │ │ │ │ + bvc ffa1baa8 <__bss_end__@@Base+0xff974f08> │ │ │ │ + blvc 3db5ec <__bss_end__@@Base+0x334a4c> │ │ │ │ + blvs 85b630 <__bss_end__@@Base+0x7b4a90> │ │ │ │ + blvc 7db634 <__bss_end__@@Base+0x734a94> │ │ │ │ + blvc 121b8b4 <__bss_end__@@Base+0x1174d14> │ │ │ │ + blvc 35b5fc <__bss_end__@@Base+0x2b4a5c> │ │ │ │ + blvs 65b640 <__bss_end__@@Base+0x5b4aa0> │ │ │ │ + blvc 75b644 <__bss_end__@@Base+0x6b4aa4> │ │ │ │ + blvc 121b8c4 <__bss_end__@@Base+0x1174d24> │ │ │ │ + blvc 2db60c <__bss_end__@@Base+0x234a6c> │ │ │ │ + blvs 4db650 <__bss_end__@@Base+0x434ab0> │ │ │ │ + blvc 55b654 <__bss_end__@@Base+0x4b4ab4> │ │ │ │ + blvs 121b8d4 <__bss_end__@@Base+0x1174d34> │ │ │ │ + blvc 35b65c <__bss_end__@@Base+0x2b4abc> │ │ │ │ + blvc 21b89c <__bss_end__@@Base+0x174cfc> │ │ │ │ + blvs 55b664 <__bss_end__@@Base+0x4b4ac4> │ │ │ │ + blvc 21b8e4 <__bss_end__@@Base+0x174d44> │ │ │ │ + blvc 25b62c <__bss_end__@@Base+0x1b4a8c> │ │ │ │ + blvs 3db670 <__bss_end__@@Base+0x334ad0> │ │ │ │ + blvc 45b674 <__bss_end__@@Base+0x3b4ad4> │ │ │ │ + blvs 121b8f4 <__bss_end__@@Base+0x1174d54> │ │ │ │ + blvc 35b67c <__bss_end__@@Base+0x2b4adc> │ │ │ │ + blvc 21b8bc <__bss_end__@@Base+0x174d1c> │ │ │ │ + blvs 45b684 <__bss_end__@@Base+0x3b4ae4> │ │ │ │ + blvc 21b904 <__bss_end__@@Base+0x174d64> │ │ │ │ + blvc 1db64c <__bss_end__@@Base+0x134aac> │ │ │ │ + blvs 1db690 <__bss_end__@@Base+0x134af0> │ │ │ │ + blvc 25b694 <__bss_end__@@Base+0x1b4af4> │ │ │ │ + blvs 121b914 <__bss_end__@@Base+0x1174d74> │ │ │ │ + blvc 2db69c <__bss_end__@@Base+0x234afc> │ │ │ │ + blvs 21b8dc <__bss_end__@@Base+0x174d3c> │ │ │ │ + blvc 25b6a4 <__bss_end__@@Base+0x1b4b04> │ │ │ │ + blvc 21b924 <__bss_end__@@Base+0x174d84> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ movwcs r7, #6912 @ 0x1b00 │ │ │ │ andscs lr, r1, r3 │ │ │ │ mcr2 7, 0, pc, cr0, cr7, {7} @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldrtmi r3, [sp], r8, lsl #15 │ │ │ │ svclt 0x0000bd80 │ │ │ │ @@ -29367,75 +29362,75 @@ │ │ │ │ rsbgt r8, r6, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi r8, r6, r0 │ │ │ │ addlt fp, r9, r0, lsl #9 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ vstr d0, [r7, #16] │ │ │ │ rsbsvs r1, r8, r2, lsl #22 │ │ │ │ - ldc 0, cr6, [pc, #228] @ 201fc │ │ │ │ + ldc 0, cr6, [pc, #228] @ 20184 │ │ │ │ vldr d6, [r7, #252] @ 0xfc │ │ │ │ vadd.f64 d7, d6, d4 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ ldmdavs r9!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ movwcs lr, #2497 @ 0x9c1 │ │ │ │ - blvc 1db790 <__bss_end__@@Base+0x134b58> │ │ │ │ - blvc ff05bc0c <__bss_end__@@Base+0xfefb4fd4> │ │ │ │ - blx 45bd00 <__bss_end__@@Base+0x3b50c8> │ │ │ │ + blvc 1db718 <__bss_end__@@Base+0x134b78> │ │ │ │ + blvc ff05bb94 <__bss_end__@@Base+0xfefb4ff4> │ │ │ │ + blx 45bc88 <__bss_end__@@Base+0x3b50e8> │ │ │ │ ldc 5, cr13, [r7, #20] │ │ │ │ vmov.f64 d7, #22 @ 0x40b00000 5.5 │ │ │ │ vstr d7, [r7, #284] @ 0x11c │ │ │ │ and r7, r7, r6, lsl #22 │ │ │ │ - blvc 1db7ac <__bss_end__@@Base+0x134b74> │ │ │ │ - blvs cdb7d0 <__bss_end__@@Base+0xc34b98> │ │ │ │ - blvc 11dba34 <__bss_end__@@Base+0x1134dfc> │ │ │ │ - blvc 1db778 <__bss_end__@@Base+0x134b40> │ │ │ │ - blvc 1db7bc <__bss_end__@@Base+0x134b84> │ │ │ │ - blvs bdb7e0 <__bss_end__@@Base+0xb34ba8> │ │ │ │ - blvc ff1dbc38 <__bss_end__@@Base+0xff135000> │ │ │ │ - blx 45bd30 <__bss_end__@@Base+0x3b50f8> │ │ │ │ + blvc 1db734 <__bss_end__@@Base+0x134b94> │ │ │ │ + blvs cdb758 <__bss_end__@@Base+0xc34bb8> │ │ │ │ + blvc 11db9bc <__bss_end__@@Base+0x1134e1c> │ │ │ │ + blvc 1db700 <__bss_end__@@Base+0x134b60> │ │ │ │ + blvc 1db744 <__bss_end__@@Base+0x134ba4> │ │ │ │ + blvs bdb768 <__bss_end__@@Base+0xb34bc8> │ │ │ │ + blvc ff1dbbc0 <__bss_end__@@Base+0xff135020> │ │ │ │ + blx 45bcb8 <__bss_end__@@Base+0x3b5118> │ │ │ │ ldc 12, cr13, [r7, #952] @ 0x3b8 │ │ │ │ - vldr d7, [pc, #24] @ 2018c │ │ │ │ + vldr d7, [pc, #24] @ 20114 │ │ │ │ @ instruction: 0xeeb46b2c │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vldrle s30, [r1, #-64] @ 0xffffffc0 │ │ │ │ - blvc 1db7e0 <__bss_end__@@Base+0x134ba8> │ │ │ │ - blvs a1b804 <__bss_end__@@Base+0x974bcc> │ │ │ │ - blvc 11dba68 <__bss_end__@@Base+0x1134e30> │ │ │ │ - blvc 1db7ac <__bss_end__@@Base+0x134b74> │ │ │ │ + blvc 1db768 <__bss_end__@@Base+0x134bc8> │ │ │ │ + blvs a1b78c <__bss_end__@@Base+0x974bec> │ │ │ │ + blvc 11db9f0 <__bss_end__@@Base+0x1134e50> │ │ │ │ + blvc 1db734 <__bss_end__@@Base+0x134b94> │ │ │ │ ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ - vldr d7, [pc] @ 20198 │ │ │ │ + vldr d7, [pc] @ 20120 │ │ │ │ vadd.f64 d6, d7, d19 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 5b7b0 <__bss_start@@Base+0x710> │ │ │ │ - blvs 71b824 <__bss_end__@@Base+0x674bec> │ │ │ │ - blvc 1db808 <__bss_end__@@Base+0x134bd0> │ │ │ │ - blvc 121ba88 <__bss_end__@@Base+0x1174e50> │ │ │ │ + blvc 5b738 <__bss_start@@Base+0x730> │ │ │ │ + blvs 71b7ac <__bss_end__@@Base+0x674c0c> │ │ │ │ + blvc 1db790 <__bss_end__@@Base+0x134bf0> │ │ │ │ + blvc 121ba10 <__bss_end__@@Base+0x1174e70> │ │ │ │ stc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ ldmdavs fp!, {r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 5b808 <__bss_start@@Base+0x768> │ │ │ │ - blvs 61b83c <__bss_end__@@Base+0x574c04> │ │ │ │ - blvc ff1dbc94 <__bss_end__@@Base+0xff13505c> │ │ │ │ - blx 45bd8c <__bss_end__@@Base+0x3b5154> │ │ │ │ + blvc 5b790 <__bss_start@@Base+0x788> │ │ │ │ + blvs 61b7c4 <__bss_end__@@Base+0x574c24> │ │ │ │ + blvc ff1dbc1c <__bss_end__@@Base+0xff13507c> │ │ │ │ + blx 45bd14 <__bss_end__@@Base+0x3b5174> │ │ │ │ ldmdavs fp!, {r0, r3, r8, sl, fp, ip, lr, pc} │ │ │ │ - blvc 5b81c <__bss_start@@Base+0x77c> │ │ │ │ - blvs 4db850 <__bss_end__@@Base+0x434c18> │ │ │ │ - blvc 11dbab4 <__bss_end__@@Base+0x1134e7c> │ │ │ │ + blvc 5b7a4 <__bss_start@@Base+0x79c> │ │ │ │ + blvs 4db7d8 <__bss_end__@@Base+0x434c38> │ │ │ │ + blvc 11dba3c <__bss_end__@@Base+0x1134e9c> │ │ │ │ stc 8, cr6, [r3, #236] @ 0xec │ │ │ │ ldmdavs fp!, {r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 5b830 <__bss_start@@Base+0x790> │ │ │ │ - blvs 49b864 <__bss_end__@@Base+0x3f4c2c> │ │ │ │ - blvc ff1dbcbc <__bss_end__@@Base+0xff135084> │ │ │ │ - blx 45bdb4 <__bss_end__@@Base+0x3b517c> │ │ │ │ + blvc 5b7b8 <__bss_start@@Base+0x7b0> │ │ │ │ + blvs 49b7ec <__bss_end__@@Base+0x3f4c4c> │ │ │ │ + blvc ff1dbc44 <__bss_end__@@Base+0xff1350a4> │ │ │ │ + blx 45bd3c <__bss_end__@@Base+0x3b519c> │ │ │ │ and sp, r9, r0, lsl #8 │ │ │ │ ldc 8, cr6, [r3, #236] @ 0xec │ │ │ │ - vldr d7, [pc] @ 201fc │ │ │ │ + vldr d7, [pc] @ 20184 │ │ │ │ vadd.f64 d6, d7, d8 │ │ │ │ ldmdavs fp!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ - blvc 5b814 <__bss_start@@Base+0x774> │ │ │ │ + blvc 5b79c <__bss_start@@Base+0x794> │ │ │ │ strcc fp, [r4, -r0, lsl #30]! │ │ │ │ @ instruction: 0xf85d46bd │ │ │ │ ldrbmi r7, [r0, -r4, lsl #22]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r8, r6, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi r8, r6, r0 │ │ │ │ @@ -29463,32 +29458,32 @@ │ │ │ │ ldmib r3, {r2, r3, r5, r8, r9, sp, pc}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ cmppeq r7, #196, 4 @ p-variant is OBSOLETE @ 0x4000000c │ │ │ │ movwcs lr, #43457 @ 0xa9c1 │ │ │ │ - blpl 71b914 <__bss_end__@@Base+0x674cdc> │ │ │ │ - blvs db8f8 <__bss_end__@@Base+0x34cc0> │ │ │ │ - blvc 1dbcb4 <__bss_end__@@Base+0x13507c> │ │ │ │ - blvc 1db8c0 <__bss_end__@@Base+0x134c88> │ │ │ │ + blpl 71b89c <__bss_end__@@Base+0x674cfc> │ │ │ │ + blvs db880 <__bss_end__@@Base+0x34ce0> │ │ │ │ + blvc 1dbc3c <__bss_end__@@Base+0x13509c> │ │ │ │ + blvc 1db848 <__bss_end__@@Base+0x134ca8> │ │ │ │ ldmib r3, {r0, r1, r5, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ ldc 3, cr2, [r7, #16] │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vldr d6, [r7, #28] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #7 @ 0x40380000 2.875 │ │ │ │ @ instruction: 0xf7e20b47 │ │ │ │ - cdp 15, 11, cr14, cr0, cr14, {1} │ │ │ │ + cdp 15, 11, cr14, cr0, cr4, {2} │ │ │ │ ldmdavs fp!, {r6, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - blvc 5b8e0 <__bss_start@@Base+0x840> │ │ │ │ + blvc 5b868 <__bss_start@@Base+0x860> │ │ │ │ ldc 8, cr6, [r3, #492] @ 0x1ec │ │ │ │ - vldr d7, [pc] @ 202dc │ │ │ │ + vldr d7, [pc] @ 20264 │ │ │ │ vmov.f64 d6, #76 @ 0x3e600000 0.2187500 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xdc00fa10 │ │ │ │ ldmdavs r9!, {r3, sp, lr, pc}^ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ msreq SPSR_sx, #196, 4 @ 0x4000000c │ │ │ │ @@ -29503,493 +29498,493 @@ │ │ │ │ rsbmi r2, r2, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r6, r0, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi sl, r3, r0 │ │ │ │ vnmlage.f32 s14, s9, s3 │ │ │ │ svccc 0x00cae147 │ │ │ │ - beq f7c5c8 <__bss_end__@@Base+0xed5990> │ │ │ │ + beq f7c550 <__bss_end__@@Base+0xed59b0> │ │ │ │ svccc 0x00d0a3d7 │ │ │ │ ldrlt fp, [r0, #132]! @ 0x84 │ │ │ │ svcge 0x0004b0b6 │ │ │ │ ldrbeq pc, [r8], #263 @ 0x107 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ - blvc e5b9ac <__bss_end__@@Base+0xdb4d74> │ │ │ │ + blvc e5b934 <__bss_end__@@Base+0xdb4d94> │ │ │ │ @ instruction: 0x4619463b │ │ │ │ cdp 0, 11, cr2, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf7fb0b47 │ │ │ │ ldc 15, cr15, [r7, #996] @ 0x3e4 │ │ │ │ - vldr d7, [pc, #240] @ 20454 │ │ │ │ + vldr d7, [pc, #240] @ 203dc │ │ │ │ vmov.u16 r6, d20[2] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ ldrle pc, [r1, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc f5b9d0 <__bss_end__@@Base+0xeb4d98> │ │ │ │ - blvs fee1b9f4 <__bss_end__@@Base+0xfed74dbc> │ │ │ │ - blvc ff1dbe4c <__bss_end__@@Base+0xff135214> │ │ │ │ - blx 45bf44 <__bss_end__@@Base+0x3b530c> │ │ │ │ + blvc f5b958 <__bss_end__@@Base+0xeb4db8> │ │ │ │ + blvs fee1b97c <__bss_end__@@Base+0xfed74ddc> │ │ │ │ + blvc ff1dbdd4 <__bss_end__@@Base+0xff135234> │ │ │ │ + blx 45becc <__bss_end__@@Base+0x3b532c> │ │ │ │ ldc 13, cr13, [r7, #32] │ │ │ │ @ instruction: 0xf8d77b3c │ │ │ │ mrc 2, 5, r1, cr0, cr8, {0} │ │ │ │ andcs r0, r1, r7, asr #22 │ │ │ │ @ instruction: 0xf99ef7f9 │ │ │ │ - blvc f5b9f4 <__bss_end__@@Base+0xeb4dbc> │ │ │ │ - blvs febdba18 <__bss_end__@@Base+0xfeb34de0> │ │ │ │ - blvc ff1dbe70 <__bss_end__@@Base+0xff135238> │ │ │ │ - blx 45bf68 <__bss_end__@@Base+0x3b5330> │ │ │ │ + blvc f5b97c <__bss_end__@@Base+0xeb4ddc> │ │ │ │ + blvs febdb9a0 <__bss_end__@@Base+0xfeb34e00> │ │ │ │ + blvc ff1dbdf8 <__bss_end__@@Base+0xff135258> │ │ │ │ + blx 45bef0 <__bss_end__@@Base+0x3b5350> │ │ │ │ ldc 5, cr13, [r7, #32] │ │ │ │ @ instruction: 0xf8d77b3c │ │ │ │ mrc 2, 5, r1, cr0, cr8, {0} │ │ │ │ andcs r0, r2, r7, asr #22 │ │ │ │ @ instruction: 0xf98cf7f9 │ │ │ │ andscc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 7b62c <__bss_start@@Base+0x2058c> │ │ │ │ + blcs 7b5b4 <__bss_start@@Base+0x205ac> │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blvc ddba24 <__bss_end__@@Base+0xd34dec> │ │ │ │ + blvc ddb9ac <__bss_end__@@Base+0xd34e0c> │ │ │ │ msreq SPSR_s, #-1073741823 @ 0xc0000001 │ │ │ │ andcs r4, r2, r9, lsl r6 │ │ │ │ - bleq 121be94 <__bss_end__@@Base+0x117525c> │ │ │ │ + bleq 121be1c <__bss_end__@@Base+0x117527c> │ │ │ │ @ instruction: 0xffbcf7fb │ │ │ │ ldrbtmi r4, [fp], #-2978 @ 0xfffff45e │ │ │ │ @ instruction: 0xf7e34618 │ │ │ │ - ldc 8, cr14, [r7, #272] @ 0x110 │ │ │ │ + ldc 8, cr14, [r7, #336] @ 0x150 │ │ │ │ vmov.u16 r7, d5[3] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [fp, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 1e5ba50 <__bss_end__@@Base+0x1db4e18> │ │ │ │ - blvc 121bebc <__bss_end__@@Base+0x1175284> │ │ │ │ - blcs 61b548 <__bss_end__@@Base+0x574910> │ │ │ │ + blvc 1e5b9d8 <__bss_end__@@Base+0x1db4e38> │ │ │ │ + blvc 121be44 <__bss_end__@@Base+0x11752a4> │ │ │ │ + blcs 61b4d0 <__bss_end__@@Base+0x574930> │ │ │ │ ldrbtmi r4, [r9], #-2458 @ 0xfffff666 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - and lr, r6, r6, ror #30 │ │ │ │ + and lr, r6, lr, ror pc │ │ │ │ cmncs r8, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2455 @ 0xfffff669 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldc 15, cr14, [r7, #376] @ 0x178 │ │ │ │ + ldc 15, cr14, [r7, #472] @ 0x1d8 │ │ │ │ vmov.u16 r7, d5[3] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [fp, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 1ddba84 <__bss_end__@@Base+0x1d34e4c> │ │ │ │ - blvc 121bef0 <__bss_end__@@Base+0x11752b8> │ │ │ │ - blcs 61b57c <__bss_end__@@Base+0x574944> │ │ │ │ + blvc 1ddba0c <__bss_end__@@Base+0x1d34e6c> │ │ │ │ + blvc 121be78 <__bss_end__@@Base+0x11752d8> │ │ │ │ + blcs 61b504 <__bss_end__@@Base+0x574964> │ │ │ │ ldrbtmi r4, [r9], #-2447 @ 0xfffff671 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - and lr, r6, ip, asr #30 │ │ │ │ + and lr, r6, r4, ror #30 │ │ │ │ cmncs r6, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2444 @ 0xfffff674 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - @ instruction: 0xf8d7ef44 │ │ │ │ + @ instruction: 0xf8d7ef5c │ │ │ │ ldmibvs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ cmncs ip, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2439 @ 0xfffff679 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - and lr, r6, r8, lsr pc │ │ │ │ + and lr, r6, r0, asr pc │ │ │ │ cmncs sl, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2436 @ 0xfffff67c │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r4, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r3, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ stmibmi r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x0028f7e2 │ │ │ │ + svc 0x0040f7e2 │ │ │ │ ldrbtmi r4, [fp], #-2944 @ 0xfffff480 │ │ │ │ - @ instruction: 0xf7e24618 │ │ │ │ - ldmib r7, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e34618 │ │ │ │ + ldmib r7, {fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r3, r4, r5, r8, sl, lr}^ │ │ │ │ ldmib r7, {r1, r3, r4, r6, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r6, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi r9!, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - svc 0x0012f7e2 │ │ │ │ + svc 0x002af7e2 │ │ │ │ ldrmi lr, [ip, #-2519]! @ 0xfffff629 │ │ │ │ cmpcs ip, #3522560 @ 0x35c000 │ │ │ │ ldrdeq lr, [ip, #-151] @ 0xffffff69 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2417 @ 0xfffff68f │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r1, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r3, r4, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r2, r3, r4, r5, r8, sl, lr}^ │ │ │ │ ldmib r7, {r1, r2, r3, r4, r6, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r6, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi sl!, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - cdp 7, 15, cr15, cr0, cr2, {7} │ │ │ │ + svc 0x0008f7e2 │ │ │ │ strbmi lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ cmncs r0, #3522560 @ 0x35c000 │ │ │ │ ldrsbeq lr, [r0, #-151] @ 0xffffff69 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrbtmi r4, [r9], #-2402 @ 0xfffff69e │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r5, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r3, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r6, r8, sl, lr}^ │ │ │ │ ldmib r7, {r1, r5, r6, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r4, r6, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi fp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - cdp 7, 12, cr15, cr14, cr2, {7} │ │ │ │ - blvc ddbb94 <__bss_end__@@Base+0xd34f5c> │ │ │ │ - blvc ff05c010 <__bss_end__@@Base+0xfefb53d8> │ │ │ │ - blx 45c104 <__bss_end__@@Base+0x3b54cc> │ │ │ │ + cdp 7, 14, cr15, cr6, cr2, {7} │ │ │ │ + blvc ddbb1c <__bss_end__@@Base+0xd34f7c> │ │ │ │ + blvc ff05bf98 <__bss_end__@@Base+0xfefb53f8> │ │ │ │ + blx 45c08c <__bss_end__@@Base+0x3b54ec> │ │ │ │ ldc 5, cr13, [r7, #88] @ 0x58 │ │ │ │ - vldr d7, [pc, #344] @ 206a0 │ │ │ │ + vldr d7, [pc, #344] @ 20628 │ │ │ │ vnmul.f64 d6, d7, d5 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ - vldr d7, [pc, #280] @ 2066c │ │ │ │ + vldr d7, [pc, #280] @ 205f4 │ │ │ │ vnmul.f64 d6, d7, d2 │ │ │ │ @ instruction: 0xf1077b06 │ │ │ │ stc 1, cr0, [sp, #400] @ 0x190 │ │ │ │ mrrc 11, 0, r7, r3, cr0 │ │ │ │ stmdami sp, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ - @ instruction: 0xe015eeb2 │ │ │ │ - blvc 15dbbd0 <__bss_end__@@Base+0x1534f98> │ │ │ │ - blvs e9bbf4 <__bss_end__@@Base+0xdf4fbc> │ │ │ │ - blpl 1dbe18 <__bss_end__@@Base+0x1351e0> │ │ │ │ - blvc 11dbbdc <__bss_end__@@Base+0x1134fa4> │ │ │ │ - blvs ddbc00 <__bss_end__@@Base+0xd34fc8> │ │ │ │ - blvc 1dbe24 <__bss_end__@@Base+0x1351ec> │ │ │ │ + ands lr, r5, sl, asr #29 │ │ │ │ + blvc 15dbb58 <__bss_end__@@Base+0x1534fb8> │ │ │ │ + blvs e9bb7c <__bss_end__@@Base+0xdf4fdc> │ │ │ │ + blpl 1dbda0 <__bss_end__@@Base+0x135200> │ │ │ │ + blvc 11dbb64 <__bss_end__@@Base+0x1134fc4> │ │ │ │ + blvs ddbb88 <__bss_end__@@Base+0xd34fe8> │ │ │ │ + blvc 1dbdac <__bss_end__@@Base+0x13520c> │ │ │ │ msreq SPSR_s, r7, lsl #2 │ │ │ │ - blvc 5bbc4 <__bss_start@@Base+0xb24> │ │ │ │ - blcs 59b6e0 <__bss_end__@@Base+0x4f4aa8> │ │ │ │ + blvc 5bb4c <__bss_start@@Base+0xb44> │ │ │ │ + blcs 59b668 <__bss_end__@@Base+0x4f4ac8> │ │ │ │ ldrbtmi r4, [r8], #-2114 @ 0xfffff7be │ │ │ │ - cdp 7, 9, cr15, cr10, cr2, {7} │ │ │ │ - blvc e5bbfc <__bss_end__@@Base+0xdb4fc4> │ │ │ │ - blvc ff05c078 <__bss_end__@@Base+0xfefb5440> │ │ │ │ - blx 45c16c <__bss_end__@@Base+0x3b5534> │ │ │ │ + cdp 7, 11, cr15, cr2, cr2, {7} │ │ │ │ + blvc e5bb84 <__bss_end__@@Base+0xdb4fe4> │ │ │ │ + blvc ff05c000 <__bss_end__@@Base+0xfefb5460> │ │ │ │ + blx 45c0f4 <__bss_end__@@Base+0x3b5554> │ │ │ │ ldc 5, cr13, [r7, #84] @ 0x54 │ │ │ │ - vldr d7, [pc, #352] @ 20710 │ │ │ │ + vldr d7, [pc, #352] @ 20698 │ │ │ │ vmul.f64 d6, d7, d27 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ - vldr d7, [pc, #288] @ 206dc │ │ │ │ + vldr d7, [pc, #288] @ 20664 │ │ │ │ vmul.f64 d6, d7, d24 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blvc 5bbfc <__bss_start@@Base+0xb5c> │ │ │ │ - blcs 59b718 <__bss_end__@@Base+0x4f4ae0> │ │ │ │ + blvc 5bb84 <__bss_start@@Base+0xb7c> │ │ │ │ + blcs 59b6a0 <__bss_end__@@Base+0x4f4b00> │ │ │ │ ldrbtmi r4, [r8], #-2101 @ 0xfffff7cb │ │ │ │ - cdp 7, 7, cr15, cr14, cr2, {7} │ │ │ │ + cdp 7, 9, cr15, cr6, cr2, {7} │ │ │ │ ldc 1, cr14, [r7, #216] @ 0xd8 │ │ │ │ - vldr d7, [pc, #352] @ 2073c │ │ │ │ + vldr d7, [pc, #352] @ 206c4 │ │ │ │ vmul.f64 d6, d7, d16 │ │ │ │ vldr d5, [r7, #24] │ │ │ │ - vldr d7, [pc, #288] @ 20708 │ │ │ │ + vldr d7, [pc, #288] @ 20690 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blvc 5bc28 <__bss_start@@Base+0xb88> │ │ │ │ - blcs 59b744 <__bss_end__@@Base+0x4f4b0c> │ │ │ │ + blvc 5bbb0 <__bss_start@@Base+0xba8> │ │ │ │ + blcs 59b6cc <__bss_end__@@Base+0x4f4b2c> │ │ │ │ ldrbtmi r4, [r8], #-2091 @ 0xfffff7d5 │ │ │ │ - cdp 7, 6, cr15, cr8, cr2, {7} │ │ │ │ + cdp 7, 8, cr15, cr0, cr2, {7} │ │ │ │ ldc 1, cr14, [r7, #128] @ 0x80 │ │ │ │ @ instruction: 0xf1077b36 │ │ │ │ ldrmi r0, [r9], -r4, ror #6 │ │ │ │ cdp 0, 11, cr2, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf7fb0b47 │ │ │ │ - blmi 9a008c <__bss_end__@@Base+0x8f9454> │ │ │ │ + blmi 9a0014 <__bss_end__@@Base+0x8f9474> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - svc 0x0024f7e2 │ │ │ │ - blvc 1e5bc80 <__bss_end__@@Base+0x1db5048> │ │ │ │ - blvc ff05c0fc <__bss_end__@@Base+0xfefb54c4> │ │ │ │ - blx 45c1f0 <__bss_end__@@Base+0x3b55b8> │ │ │ │ + svc 0x0034f7e2 │ │ │ │ + blvc 1e5bc08 <__bss_end__@@Base+0x1db5068> │ │ │ │ + blvc ff05c084 <__bss_end__@@Base+0xfefb54e4> │ │ │ │ + blx 45c178 <__bss_end__@@Base+0x3b55d8> │ │ │ │ ldc 5, cr13, [r7, #264] @ 0x108 │ │ │ │ vmov.u16 r7, d1[3] │ │ │ │ mrrc 11, 4, r7, r3, cr7 │ │ │ │ ldmdbmi sp, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - cdp 7, 4, cr15, cr6, cr2, {7} │ │ │ │ + cdp 7, 5, cr15, cr14, cr2, {7} │ │ │ │ svclt 0x0000e03d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcsmi r7, r7, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ - andeq r0, r3, r2, lsr lr │ │ │ │ - andeq r0, r3, lr, lsl lr │ │ │ │ - andeq r0, r3, lr, lsl lr │ │ │ │ - andeq r0, r3, sl, lsl #28 │ │ │ │ - andeq r0, r3, lr, lsl #28 │ │ │ │ - andeq r0, r3, sl, lsl #28 │ │ │ │ - andeq r0, r3, sl, lsr #28 │ │ │ │ - andeq r0, r3, r4, asr lr │ │ │ │ - andeq r0, r3, sl, asr lr │ │ │ │ - ldrdeq r5, [r3], -ip │ │ │ │ - andeq r5, r3, sl, ror #19 │ │ │ │ - strdeq r5, [r3], -r8 │ │ │ │ - andeq r5, r3, r6, lsl #20 │ │ │ │ - andeq r5, r3, r4, lsl sl │ │ │ │ - andeq r5, r3, r8, lsl #20 │ │ │ │ - andeq r5, r3, lr, lsl #20 │ │ │ │ - andeq r5, r3, sl, lsl #20 │ │ │ │ - andeq r5, r3, r2, lsl sl │ │ │ │ - strdeq r0, [r3], -r4 │ │ │ │ - andeq r0, r3, r0, ror #23 │ │ │ │ + andeq r0, r3, sl, lsr #27 │ │ │ │ + muleq r3, r6, sp │ │ │ │ + muleq r3, r6, sp │ │ │ │ + andeq r0, r3, r2, lsl #27 │ │ │ │ + andeq r0, r3, r6, lsl #27 │ │ │ │ + andeq r0, r3, r2, lsl #27 │ │ │ │ + andeq r0, r3, r2, lsr #27 │ │ │ │ + andeq r0, r3, ip, asr #27 │ │ │ │ + ldrdeq r0, [r3], -r2 │ │ │ │ + andeq r5, r3, r4, asr r9 │ │ │ │ + andeq r5, r3, r2, ror #18 │ │ │ │ + andeq r5, r3, r0, ror r9 │ │ │ │ + andeq r5, r3, lr, ror r9 │ │ │ │ + andeq r5, r3, ip, lsl #19 │ │ │ │ + andeq r5, r3, r0, lsl #19 │ │ │ │ + andeq r5, r3, r6, lsl #19 │ │ │ │ + andeq r5, r3, r2, lsl #19 │ │ │ │ + andeq r5, r3, sl, lsl #19 │ │ │ │ + andeq r0, r3, ip, ror #22 │ │ │ │ + andeq r0, r3, r8, asr fp │ │ │ │ cmncs r8, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2430 @ 0xfffff682 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldc 14, cr14, [r7, #32] │ │ │ │ + ldc 14, cr14, [r7, #128] @ 0x80 │ │ │ │ vmov.u16 r7, d5[3] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [fp, #-2576] @ 0xfffff5f0 │ │ │ │ - blvc 1ddbd30 <__bss_end__@@Base+0x1d350f8> │ │ │ │ - blvc 121c19c <__bss_end__@@Base+0x1175564> │ │ │ │ - blcs 61b828 <__bss_end__@@Base+0x574bf0> │ │ │ │ + blvc 1ddbcb8 <__bss_end__@@Base+0x1d35118> │ │ │ │ + blvc 121c124 <__bss_end__@@Base+0x1175584> │ │ │ │ + blcs 61b7b0 <__bss_end__@@Base+0x574c10> │ │ │ │ ldrbtmi r4, [r9], #-2422 @ 0xfffff68a │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - strd lr, [r6], -r6 │ │ │ │ + and lr, r6, lr, lsl #28 │ │ │ │ cmncs r6, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2419 @ 0xfffff68d │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - @ instruction: 0xf8d7edee │ │ │ │ + @ instruction: 0xf8d7ee06 │ │ │ │ ldmibvs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ cmncs ip, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2414 @ 0xfffff692 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - and lr, r6, r2, ror #27 │ │ │ │ + strd lr, [r6], -sl │ │ │ │ cmncs sl, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2411 @ 0xfffff695 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r1, r3, r4, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r4, r5, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ stmdbmi r9!, {r2, r7, r8, r9, sp}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - ldcl 7, cr15, [r2, #904] @ 0x388 │ │ │ │ + stcl 7, cr15, [sl, #904]! @ 0x388 │ │ │ │ ldrbtmi r4, [fp], #-2919 @ 0xfffff499 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - ldmib r7, {r1, r3, r4, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r3, r5, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r3, r4, r5, r8}^ │ │ │ │ stmib sp, {r1, r3, r4, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi r2!, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stcl 7, cr15, [r0, #904] @ 0x388 │ │ │ │ + ldcl 7, cr15, [r8, #904] @ 0x388 │ │ │ │ teqeq ip, r7 @ │ │ │ │ cmpcs ip, #3522560 @ 0x35c000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-2396 @ 0xfffff6a4 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r2, r4, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r2, r3, r6, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r2, r3, r4, r5, r8}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ ldmdbmi r7, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stc 7, cr15, [r6, #904]! @ 0x388 │ │ │ │ + ldc 7, cr15, [lr, #904]! @ 0x388 │ │ │ │ ldrdeq lr, [r0, #-151] @ 0xffffff69 │ │ │ │ cmncs r0, #3522560 @ 0x35c000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-2385 @ 0xfffff6af │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmib r7, {r1, r3, r4, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r1, r4, r5, r7, r8, sl, fp, sp, lr, pc}^ │ │ │ │ ldmib r7, {r1, r6, r8}^ │ │ │ │ stmib sp, {r1, r5, r6, r8, r9, sp}^ │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbmi ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46084479 │ │ │ │ - stc 7, cr15, [ip, #904] @ 0x388 │ │ │ │ - blvc ddbe18 <__bss_end__@@Base+0xd351e0> │ │ │ │ - blvc ff05c294 <__bss_end__@@Base+0xfefb565c> │ │ │ │ - blx 45c388 <__bss_end__@@Base+0x3b5750> │ │ │ │ + stc 7, cr15, [r4, #904]! @ 0x388 │ │ │ │ + blvc ddbda0 <__bss_end__@@Base+0xd35200> │ │ │ │ + blvc ff05c21c <__bss_end__@@Base+0xfefb567c> │ │ │ │ + blx 45c310 <__bss_end__@@Base+0x3b5770> │ │ │ │ ldc 5, cr13, [r7, #56] @ 0x38 │ │ │ │ - vldr d7, [pc, #344] @ 20924 │ │ │ │ + vldr d7, [pc, #344] @ 208ac │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ @ instruction: 0xf1077b06 │ │ │ │ mrrc 1, 6, r0, r3, cr4 │ │ │ │ stmdami r2, {r0, r1, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf7e24478 │ │ │ │ - and lr, sp, r8, ror sp │ │ │ │ - blvc 15dbe44 <__bss_end__@@Base+0x153520c> │ │ │ │ - blvs b5be68 <__bss_end__@@Base+0xab5230> │ │ │ │ - blvc 1dc08c <__bss_end__@@Base+0x135454> │ │ │ │ + mul sp, r0, sp │ │ │ │ + blvc 15dbdcc <__bss_end__@@Base+0x153522c> │ │ │ │ + blvs b5bdf0 <__bss_end__@@Base+0xab5250> │ │ │ │ + blvc 1dc014 <__bss_end__@@Base+0x135474> │ │ │ │ msreq SPSR_s, r7, lsl #2 │ │ │ │ - blcs 61b944 <__bss_end__@@Base+0x574d0c> │ │ │ │ + blcs 61b8cc <__bss_end__@@Base+0x574d2c> │ │ │ │ ldrbtmi r4, [r8], #-2107 @ 0xfffff7c5 │ │ │ │ - stcl 7, cr15, [r8, #-904]! @ 0xfffffc78 │ │ │ │ - blvc e5be60 <__bss_end__@@Base+0xdb5228> │ │ │ │ - blvc ff05c2dc <__bss_end__@@Base+0xfefb56a4> │ │ │ │ - blx 45c3d0 <__bss_end__@@Base+0x3b5798> │ │ │ │ + stc 7, cr15, [r0, #904] @ 0x388 │ │ │ │ + blvc e5bde8 <__bss_end__@@Base+0xdb5248> │ │ │ │ + blvc ff05c264 <__bss_end__@@Base+0xfefb56c4> │ │ │ │ + blx 45c358 <__bss_end__@@Base+0x3b57b8> │ │ │ │ ldc 5, cr13, [r7, #52] @ 0x34 │ │ │ │ - vldr d7, [pc, #352] @ 20974 │ │ │ │ + vldr d7, [pc, #352] @ 208fc │ │ │ │ vmul.f64 d6, d7, d18 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blcs 61b96c <__bss_end__@@Base+0x574d34> │ │ │ │ + blcs 61b8f4 <__bss_end__@@Base+0x574d54> │ │ │ │ ldrbtmi r4, [r8], #-2098 @ 0xfffff7ce │ │ │ │ - ldcl 7, cr15, [r4, #-904] @ 0xfffffc78 │ │ │ │ + stcl 7, cr15, [ip, #-904]! @ 0xfffffc78 │ │ │ │ ldc 0, cr14, [r7, #48] @ 0x30 │ │ │ │ - vldr d7, [pc, #352] @ 20990 │ │ │ │ + vldr d7, [pc, #352] @ 20918 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ ldrtmi r7, [r9], -r6, lsl #22 │ │ │ │ - blcs 61b988 <__bss_end__@@Base+0x574d50> │ │ │ │ + blcs 61b910 <__bss_end__@@Base+0x574d70> │ │ │ │ ldrbtmi r4, [r8], #-2092 @ 0xfffff7d4 │ │ │ │ - stcl 7, cr15, [r6, #-904] @ 0xfffffc78 │ │ │ │ - blvc 1e5bea4 <__bss_end__@@Base+0x1db526c> │ │ │ │ - blvs 5dbec8 <__bss_end__@@Base+0x535290> │ │ │ │ - blvc ff1dc320 <__bss_end__@@Base+0xff1356e8> │ │ │ │ - blx 45c418 <__bss_end__@@Base+0x3b57e0> │ │ │ │ + ldcl 7, cr15, [lr, #-904] @ 0xfffffc78 │ │ │ │ + blvc 1e5be2c <__bss_end__@@Base+0x1db528c> │ │ │ │ + blvs 5dbe50 <__bss_end__@@Base+0x5352b0> │ │ │ │ + blvc ff1dc2a8 <__bss_end__@@Base+0xff135708> │ │ │ │ + blx 45c3a0 <__bss_end__@@Base+0x3b5800> │ │ │ │ @ instruction: 0xed97d909 │ │ │ │ - vldr d7, [pc, #480] @ 20a3c │ │ │ │ + vldr d7, [pc, #480] @ 209c4 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ - ble 5f0a8 <__bss_start@@Base+0x4008> │ │ │ │ + ble 5f030 <__bss_start@@Base+0x4028> │ │ │ │ ldc 0, cr14, [r7, #60] @ 0x3c │ │ │ │ ldrtmi r7, [fp], -r4, asr #22 │ │ │ │ andcs r4, r2, r9, lsl r6 │ │ │ │ - bleq 121c338 <__bss_end__@@Base+0x1175700> │ │ │ │ + bleq 121c2c0 <__bss_end__@@Base+0x1175720> │ │ │ │ stc2l 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0x4619463b │ │ │ │ ldrbtmi r4, [fp], #-2844 @ 0xfffff4e4 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - svclt 0x0000ed24 │ │ │ │ + svclt 0x0000ed3c │ │ │ │ ldrtmi r3, [sp], r8, asr #15 │ │ │ │ ldrhtmi lr, [r0], sp │ │ │ │ ldrbmi fp, [r0, -r4]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subgt r8, fp, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r8, fp, r0 │ │ │ │ - andeq r0, r3, r2, ror fp │ │ │ │ - andeq r0, r3, lr, asr fp │ │ │ │ - andeq r0, r3, r2, ror #22 │ │ │ │ - andeq r0, r3, r6, asr sp │ │ │ │ - andeq r0, r3, lr, ror #26 │ │ │ │ - andeq r0, r3, r8, lsr #23 │ │ │ │ - andeq r0, r3, sl, lsl #27 │ │ │ │ - strdeq r5, [r3], -r8 │ │ │ │ - strdeq r5, [r3], -r6 │ │ │ │ - strdeq r5, [r3], -r4 │ │ │ │ - strdeq r5, [r3], -r2 │ │ │ │ - strdeq r5, [r3], -r0 │ │ │ │ - ldrdeq r5, [r3], -ip │ │ │ │ - ldrdeq r5, [r3], -sl │ │ │ │ - andeq r5, r3, lr, asr #17 │ │ │ │ - andeq r5, r3, sl, asr #17 │ │ │ │ + andeq r0, r3, sl, ror #21 │ │ │ │ + ldrdeq r0, [r3], -r6 │ │ │ │ + ldrdeq r0, [r3], -sl │ │ │ │ + andeq r0, r3, lr, asr #25 │ │ │ │ andeq r0, r3, r6, ror #25 │ │ │ │ + andeq r0, r3, r0, lsr #22 │ │ │ │ + andeq r0, r3, r2, lsl #26 │ │ │ │ + andeq r5, r3, r0, ror r8 │ │ │ │ + andeq r5, r3, lr, ror #16 │ │ │ │ + andeq r5, r3, ip, ror #16 │ │ │ │ + andeq r5, r3, sl, ror #16 │ │ │ │ + andeq r5, r3, r8, ror #16 │ │ │ │ + andeq r5, r3, r4, asr r8 │ │ │ │ + andeq r5, r3, r2, asr r8 │ │ │ │ + andeq r5, r3, r6, asr #16 │ │ │ │ + andeq r5, r3, r2, asr #16 │ │ │ │ + andeq r0, r3, lr, asr ip │ │ │ │ smullslt fp, r9, r0, r5 │ │ │ │ @ instruction: 0xf507af00 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ andsvs r7, r8, sl, lsr #7 │ │ │ │ movsvc pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73acf5a3 │ │ │ │ @ instruction: 0xf5076019 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ andsvs r7, sl, lr, lsr #7 │ │ │ │ ldrbtmi r4, [ip], #-3232 @ 0xfffff360 │ │ │ │ movsvc pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73aaf5a3 │ │ │ │ - blmi fe7ba990 <__bss_end__@@Base+0xfe713d58> │ │ │ │ + blmi fe7ba918 <__bss_end__@@Base+0xfe713d78> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stcl 7, cr15, [lr], {226} @ 0xe2 │ │ │ │ + stcl 7, cr15, [r6], #904 @ 0x388 │ │ │ │ @ instruction: 0xf507e009 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2969 @ 0xfffff467 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - blmi fe65bc5c <__bss_end__@@Base+0xfe5b5024> │ │ │ │ + blmi fe65bc44 <__bss_end__@@Base+0xfe5b50a4> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ orrvc pc, sl, #29360128 @ 0x1c00000 │ │ │ │ ldrmi r2, [r8], -r0, asr #2 │ │ │ │ - bl 11de8e4 <__bss_end__@@Base+0x1137cac> │ │ │ │ - blcs 3216c │ │ │ │ + bl 16de86c <__bss_end__@@Base+0x1637ccc> │ │ │ │ + blcs 320f4 │ │ │ │ movwcs sp, #233 @ 0xe9 │ │ │ │ cmppcc r8, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ movwcs r3, #348 @ 0x15c │ │ │ │ cmppcc r4, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf507e105 │ │ │ │ @ instruction: 0xf8d7728a │ │ │ │ ldrmi r3, [r3], #-344 @ 0xfffffea8 │ │ │ │ - blcs bbe9f0 <__bss_end__@@Base+0xb17db8> │ │ │ │ + blcs bbe978 <__bss_end__@@Base+0xb17dd8> │ │ │ │ @ instruction: 0xf507d119 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ @ instruction: 0xf50773ac │ │ │ │ ldmdavs sl, {r1, r3, r7, ip, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2950 @ 0xfffff47a │ │ │ │ @ instruction: 0xf7e24619 │ │ │ │ - @ instruction: 0xf8c7eb06 │ │ │ │ + @ instruction: 0xf8c7eb1a │ │ │ │ @ instruction: 0xf8d70154 │ │ │ │ - blcs 6cef8 <__bss_start@@Base+0x11e58> │ │ │ │ + blcs 6ce80 <__bss_start@@Base+0x11e78> │ │ │ │ movwcs sp, #4355 @ 0x1103 │ │ │ │ cmppcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fe003 │ │ │ │ @ instruction: 0xf8c733ff │ │ │ │ @ instruction: 0xf507315c │ │ │ │ @ instruction: 0xf8d7728a │ │ │ │ ldrmi r3, [r3], #-344 @ 0xfffffea8 │ │ │ │ - blcs b3ea34 <__bss_end__@@Base+0xa97dfc> │ │ │ │ + blcs b3e9bc <__bss_end__@@Base+0xa97e1c> │ │ │ │ @ instruction: 0xf507d131 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 5c024 <__bss_start@@Base+0xf84> │ │ │ │ - blvs ff21c5d0 <__bss_end__@@Base+0xff175998> │ │ │ │ + blvc 5bfac <__bss_start@@Base+0xfa4> │ │ │ │ + blvs ff21c558 <__bss_end__@@Base+0xff1759b8> │ │ │ │ movsvc pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73aef5a3 │ │ │ │ movwcc r6, #34843 @ 0x881b │ │ │ │ - blvc 5c038 <__bss_start@@Base+0xf98> │ │ │ │ - blvc ff21c5e4 <__bss_end__@@Base+0xff1759ac> │ │ │ │ + blvc 5bfc0 <__bss_start@@Base+0xfb8> │ │ │ │ + blvc ff21c56c <__bss_end__@@Base+0xff1759cc> │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ addvc pc, sl, r7, lsl #10 │ │ │ │ - bcs fe45c258 <__bss_end__@@Base+0xfe3b5620> │ │ │ │ - bne fe45c258 <__bss_end__@@Base+0xfe3b5620> │ │ │ │ + bcs fe45c1e0 <__bss_end__@@Base+0xfe3b5640> │ │ │ │ + bne fe45c1e0 <__bss_end__@@Base+0xfe3b5640> │ │ │ │ ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ - blcs 32214 │ │ │ │ + blcs 3219c │ │ │ │ @ instruction: 0xf507d00d │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ @ instruction: 0xf50773ac │ │ │ │ ldmdavs r9, {r1, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ movwcs pc, #7521 @ 0x1d61 @ │ │ │ │ cmppcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fe003 │ │ │ │ @ instruction: 0xf8c733ff │ │ │ │ @ instruction: 0xf507315c │ │ │ │ @ instruction: 0xf8d7728a │ │ │ │ ldrmi r3, [r3], #-344 @ 0xfffffea8 │ │ │ │ - blcs 83eaa8 <__bss_end__@@Base+0x797e70> │ │ │ │ + blcs 83ea30 <__bss_end__@@Base+0x797e90> │ │ │ │ @ instruction: 0xf507d131 │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 5c098 <__bss_start@@Base+0xff8> │ │ │ │ - blvs ff21c644 <__bss_end__@@Base+0xff175a0c> │ │ │ │ + blvc 5c020 <__bss_start@@Base+0x1018> │ │ │ │ + blvs ff21c5cc <__bss_end__@@Base+0xff175a2c> │ │ │ │ movsvc pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73aef5a3 │ │ │ │ movwcc r6, #34843 @ 0x881b │ │ │ │ - blvc 5c0ac <__bss_start@@Base+0x100c> │ │ │ │ - blvc ff21c658 <__bss_end__@@Base+0xff175a20> │ │ │ │ + blvc 5c034 <__bss_start@@Base+0x102c> │ │ │ │ + blvc ff21c5e0 <__bss_end__@@Base+0xff175a40> │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ addvc pc, sl, r7, lsl #10 │ │ │ │ - bcs fe45c2cc <__bss_end__@@Base+0xfe3b5694> │ │ │ │ - bne fe45c2cc <__bss_end__@@Base+0xfe3b5694> │ │ │ │ + bcs fe45c254 <__bss_end__@@Base+0xfe3b56b4> │ │ │ │ + bne fe45c254 <__bss_end__@@Base+0xfe3b56b4> │ │ │ │ ldc2 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ - blcs 32288 │ │ │ │ + blcs 32210 │ │ │ │ @ instruction: 0xf507d00d │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ @ instruction: 0xf50773ac │ │ │ │ ldmdavs r9, {r1, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ movwcs pc, #7463 @ 0x1d27 @ │ │ │ │ cmppcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fe003 │ │ │ │ @ instruction: 0xf8c733ff │ │ │ │ @ instruction: 0xf507315c │ │ │ │ @ instruction: 0xf8d7728a │ │ │ │ ldrmi r3, [r3], #-344 @ 0xfffffea8 │ │ │ │ - blcs 3eb1c │ │ │ │ + blcs 3eaa4 │ │ │ │ @ instruction: 0xf8d7d004 │ │ │ │ @ instruction: 0xf1b3315c │ │ │ │ ldrshle r3, [sp, #-255] @ 0xffffff01 │ │ │ │ movsvc pc, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0x73aef5a3 │ │ │ │ ldc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ vmov.f64 d23, #208 @ 0xbe800000 -0.250 │ │ │ │ @@ -30009,56 +30004,56 @@ │ │ │ │ svccc 0x00fff1b3 │ │ │ │ @ instruction: 0xf507d00f │ │ │ │ @ instruction: 0xf5a373b0 │ │ │ │ @ instruction: 0xf50773ac │ │ │ │ ldmdavs sl, {r1, r3, r7, ip, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2855 @ 0xfffff4d9 │ │ │ │ @ instruction: 0xf7e24619 │ │ │ │ - movwcs lr, #6726 @ 0x1a46 │ │ │ │ + movwcs lr, #6746 @ 0x1a5a │ │ │ │ cmppcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf107e028 │ │ │ │ @ instruction: 0x46190314 │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - movwcs lr, #3022 @ 0xbce │ │ │ │ + movwcs lr, #3046 @ 0xbe6 │ │ │ │ tstpcc r4, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [fp], #-2847 @ 0xfffff4e1 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - mul r4, r2, ip │ │ │ │ + and lr, r4, r2, lsr #25 │ │ │ │ ldrbtmi r4, [fp], #-2845 @ 0xfffff4e3 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - blmi 5dbd84 <__bss_end__@@Base+0x53514c> │ │ │ │ + blmi 5dbd4c <__bss_end__@@Base+0x5351ac> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ orrvc pc, sl, #29360128 @ 0x1c00000 │ │ │ │ ldrmi r2, [r8], -r8, lsr #2 │ │ │ │ - b 10deaec <__bss_end__@@Base+0x1037eb4> │ │ │ │ - blcs 32374 │ │ │ │ + b 15dea74 <__bss_end__@@Base+0x1537ed4> │ │ │ │ + blcs 322fc │ │ │ │ @ instruction: 0xf04fd0ee │ │ │ │ @ instruction: 0xf8c733ff │ │ │ │ movwcs r3, #344 @ 0x158 │ │ │ │ cmppcc ip, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrsbcc pc, [r8, #-135] @ 0xffffff79 @ │ │ │ │ @ instruction: 0xf8c73301 │ │ │ │ @ instruction: 0xf8d73158 │ │ │ │ - blcs 102d0e8 <__bss_end__@@Base+0xf864b0> │ │ │ │ + blcs 102d070 <__bss_end__@@Base+0xf864d0> │ │ │ │ @ instruction: 0xf8d7dc04 │ │ │ │ - blcs 2d100 │ │ │ │ + blcs 2d088 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf507bf00 │ │ │ │ @ instruction: 0x46bd77b2 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq r7, r3, r2, ror #13 │ │ │ │ - andeq r0, r3, r4, asr #4 │ │ │ │ - andeq r0, r3, lr, lsr #4 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - andeq pc, r2, r2, ror #23 │ │ │ │ - andeq pc, r2, r2, ror #20 │ │ │ │ - andeq r0, r3, r2, asr #32 │ │ │ │ - andeq r5, r3, r6, ror #11 │ │ │ │ - ldrdeq r5, [r3], -sl │ │ │ │ + andeq r7, r3, sl, asr r7 │ │ │ │ + @ instruction: 0x000301bc │ │ │ │ + andeq r0, r3, r6, lsr #3 │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + andeq pc, r2, sl, asr fp @ │ │ │ │ + ldrdeq pc, [r2], -sl │ │ │ │ + @ instruction: 0x0002ffba │ │ │ │ + andeq r5, r3, lr, asr r5 │ │ │ │ + andeq r5, r3, r2, asr r5 │ │ │ │ umullslt fp, sp, r0, r5 │ │ │ │ rscsvs sl, r8, r0, lsl #30 │ │ │ │ ldrhtvs r6, [sl], #-9 │ │ │ │ stcmi 0, cr6, [r4], {59} @ 0x3b │ │ │ │ movwcs r4, #1148 @ 0x47c │ │ │ │ ldmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, sp, lr} │ │ │ │ ldmdavs sl, {r2, r8, r9, ip, sp} │ │ │ │ @@ -30066,49 +30061,49 @@ │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ mulle r2, sl, r2 │ │ │ │ ldrbtvs r2, [fp], -r1, lsl #6 │ │ │ │ movwcs lr, #1 │ │ │ │ ldmvs r9!, {r0, r1, r3, r4, r5, r6, r9, sl, sp, lr}^ │ │ │ │ ldrbtmi r4, [fp], #-2939 @ 0xfffff485 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - rsc lr, r5, r8, ror #22 │ │ │ │ + rsc lr, r5, r0, lsl #23 │ │ │ │ ldrvc r2, [fp, #-768]! @ 0xfffffd00 │ │ │ │ ldmvs r9!, {r0, r2, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2935 @ 0xfffff489 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - blmi 1ddb990 <__bss_end__@@Base+0x1d34d58> │ │ │ │ + blmi 1ddb978 <__bss_end__@@Base+0x1d34dd8> │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrmi r2, [r8], -r8, lsr #2 │ │ │ │ - stmib r0!, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 32438 │ │ │ │ + ldmib r4!, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 323c0 │ │ │ │ movwcs sp, #237 @ 0xed │ │ │ │ @ instruction: 0xf8d766bb │ │ │ │ - blcs ace38 <__bss_end__@@Base+0x6200> │ │ │ │ + blcs acdc0 <__bss_end__@@Base+0x6220> │ │ │ │ ldcvc 0, cr13, [fp, #-232]! @ 0xffffff18 │ │ │ │ andle r2, r6, r5, ror #22 │ │ │ │ - blcs 1180130 <__bss_end__@@Base+0x10d94f8> │ │ │ │ + blcs 11800b8 <__bss_end__@@Base+0x10d9518> │ │ │ │ @ instruction: 0xf8d7d003 │ │ │ │ - blcs 6ce4c <__bss_start@@Base+0x11dac> │ │ │ │ + blcs 6cdd4 <__bss_start@@Base+0x11dcc> │ │ │ │ ldcvc 1, cr13, [fp, #-192]! @ 0xffffff40 │ │ │ │ andle r2, r2, r5, ror #22 │ │ │ │ - blcs 1180144 <__bss_end__@@Base+0x10d950c> │ │ │ │ + blcs 11800cc <__bss_end__@@Base+0x10d952c> │ │ │ │ ldmdavs fp!, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1073310 │ │ │ │ @ instruction: 0xf1070257 │ │ │ │ stmdbmi r3!, {r2, r4}^ │ │ │ │ @ instruction: 0xf7e24479 │ │ │ │ - ssatvs lr, #25, lr, lsl #19 │ │ │ │ + @ instruction: 0x66b8e9b2 │ │ │ │ ldmdavs fp!, {r1, r3, sp, lr, pc}^ │ │ │ │ andseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [r9], #-2398 @ 0xfffff6a2 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - ssatvs lr, #25, r2, lsl #19 │ │ │ │ - blcs bc778 <__bss_end__@@Base+0x15b40> │ │ │ │ + ldrtvs lr, [r8], r6, lsr #19 │ │ │ │ + blcs bc700 <__bss_end__@@Base+0x15b60> │ │ │ │ movwcs sp, #4353 @ 0x1101 │ │ │ │ ldmvs fp!, {r0, r1, r3, r4, r5, r7, r9, sl, sp, lr} │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r2, r8, r9, sp}^ │ │ │ │ movwcs lr, #27073 @ 0x69c1 │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @@ -30116,204 +30111,204 @@ │ │ │ │ ands r2, r6, r6, lsl r3 │ │ │ │ andcs r6, r1, #12255232 @ 0xbb0000 │ │ │ │ ldmdavs fp!, {r1, r3, r4, r6, r7, r8, sp, lr}^ │ │ │ │ andseq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ tstpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ ldrbtmi r4, [r9], #-2382 @ 0xfffff6b2 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - @ instruction: 0x66b8e970 │ │ │ │ + ldrtvs lr, [r8], r4, lsl #19 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf860f7ff │ │ │ │ ldmib r3, {r0, r1, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ mrcvs 3, 5, r2, cr11, cr6, {0} │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbtvs r2, [fp], r1, lsl #6 │ │ │ │ - blmi 1198cfc <__bss_end__@@Base+0x10f20c4> │ │ │ │ + blmi 1198c84 <__bss_end__@@Base+0x10f20e4> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl feedec7c <__bss_end__@@Base+0xfee38044> │ │ │ │ + bl ff2dec04 <__bss_end__@@Base+0xff238064> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, fp, sp, lr} │ │ │ │ - bcc fe45c518 <__bss_end__@@Base+0xfe3b58e0> │ │ │ │ - blvc ffa1c7e0 <__bss_end__@@Base+0xff975ba8> │ │ │ │ - blvs 5dc360 <__bss_end__@@Base+0x535728> │ │ │ │ - blvs ff21c7d8 <__bss_end__@@Base+0xff175ba0> │ │ │ │ - blx 45c8d0 <__bss_end__@@Base+0x3b5c98> │ │ │ │ + bcc fe45c4a0 <__bss_end__@@Base+0xfe3b5900> │ │ │ │ + blvc ffa1c768 <__bss_end__@@Base+0xff975bc8> │ │ │ │ + blvs 5dc2e8 <__bss_end__@@Base+0x535748> │ │ │ │ + blvs ff21c760 <__bss_end__@@Base+0xff175bc0> │ │ │ │ + blx 45c858 <__bss_end__@@Base+0x3b5cb8> │ │ │ │ ldmdavs fp!, {r4, sl, ip, lr, pc} │ │ │ │ ldmdavs fp, {r2, r8, r9, ip, sp} │ │ │ │ - bcc fe45c534 <__bss_end__@@Base+0xfe3b58fc> │ │ │ │ - blvc ffa1c7fc <__bss_end__@@Base+0xff975bc4> │ │ │ │ - blvs 5dc37c <__bss_end__@@Base+0x535744> │ │ │ │ - blvs ff21c7f4 <__bss_end__@@Base+0xff175bbc> │ │ │ │ - blx 45c8ec <__bss_end__@@Base+0x3b5cb4> │ │ │ │ + bcc fe45c4bc <__bss_end__@@Base+0xfe3b591c> │ │ │ │ + blvc ffa1c784 <__bss_end__@@Base+0xff975be4> │ │ │ │ + blvs 5dc304 <__bss_end__@@Base+0x535764> │ │ │ │ + blvs ff21c77c <__bss_end__@@Base+0xff175bdc> │ │ │ │ + blx 45c874 <__bss_end__@@Base+0x3b5cd4> │ │ │ │ mrcvs 13, 3, sp, cr11, cr2, {2} │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ - blcs 7c920 <__bss_start@@Base+0x21880> │ │ │ │ + blcs 7c8a8 <__bss_start@@Base+0x218a0> │ │ │ │ cdpvs 1, 7, cr13, cr11, cr12, {2} │ │ │ │ eorle r2, sp, r0, lsl #22 │ │ │ │ ldrbtvs r2, [fp], r0, lsl #6 │ │ │ │ tstcs r6, #3522560 @ 0x35c000 │ │ │ │ ldrbtmi r4, [r9], #-2351 @ 0xfffff6d1 │ │ │ │ @ instruction: 0xf7e24608 │ │ │ │ - ldmdavs fp!, {r1, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + ldmdavs fp!, {r1, r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs fp, {r2, r8, r9, ip, sp} │ │ │ │ - blmi af25c4 <__bss_end__@@Base+0xa4b98c> │ │ │ │ + blmi af254c <__bss_end__@@Base+0xa4b9ac> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - b feddecec <__bss_end__@@Base+0xfed380b4> │ │ │ │ + b ff3dec74 <__bss_end__@@Base+0xff3380d4> │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ tstle r5, r1, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2855 @ 0xfffff4d9 │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - eor lr, fp, sl, ror fp │ │ │ │ + eor lr, fp, sl, lsl #23 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ tstle r5, r2, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2851 @ 0xfffff4dd │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - eor lr, r1, r0, ror fp │ │ │ │ + eor lr, r1, r0, lsl #23 │ │ │ │ ldrbtmi r4, [fp], #-2849 @ 0xfffff4df │ │ │ │ @ instruction: 0xf7e24618 │ │ │ │ - muls fp, lr, sl │ │ │ │ + @ instruction: 0xe01beab6 │ │ │ │ ldc 1, cr2, [r7] │ │ │ │ andcs r0, r3, r6, lsl fp │ │ │ │ ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - blcs b25b4 <__bss_end__@@Base+0xb97c> │ │ │ │ - blcs d4df0 <__bss_end__@@Base+0x2e1b8> │ │ │ │ - blcs 57df0 │ │ │ │ - blcs 94dbc <__bss_start@@Base+0x39d1c> │ │ │ │ + blcs b253c <__bss_end__@@Base+0xb99c> │ │ │ │ + blcs d4d78 <__bss_end__@@Base+0x2e1d8> │ │ │ │ + blcs 57d78 │ │ │ │ + blcs 94d44 <__bss_start@@Base+0x39d3c> │ │ │ │ and sp, fp, r3 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcs lr, #13 │ │ │ │ - blmi 57a9b0 <__bss_end__@@Base+0x4d3d78> │ │ │ │ + blmi 57a938 <__bss_end__@@Base+0x4d3d98> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - bl 13ded54 <__bss_end__@@Base+0x133811c> │ │ │ │ + bl 17decdc <__bss_end__@@Base+0x173813c> │ │ │ │ svclt 0x0000e000 │ │ │ │ - blcs 3c9c0 │ │ │ │ + blcs 3c948 │ │ │ │ svcge 0x0016f43f │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x46bd3774 │ │ │ │ svclt 0x0000bd90 │ │ │ │ - andeq r7, r3, ip, lsr #8 │ │ │ │ - andeq pc, r2, r6, ror pc @ │ │ │ │ - andeq pc, r2, r2, ror #30 │ │ │ │ - strdeq r0, [r0], -ip │ │ │ │ - andeq r5, r3, r0, lsl r5 │ │ │ │ - strdeq pc, [r2], -sl │ │ │ │ - @ instruction: 0x0002f8b6 │ │ │ │ - muleq r3, r4, r4 │ │ │ │ - andeq r5, r3, lr, ror #8 │ │ │ │ - @ instruction: 0x000354bc │ │ │ │ - ldrdeq r5, [r3], -lr │ │ │ │ - andeq r5, r3, r6, lsl #10 │ │ │ │ - andeq r5, r3, r6, lsr r5 │ │ │ │ - andeq r5, r3, r4, asr r5 │ │ │ │ + andeq r7, r3, r4, lsr #9 │ │ │ │ + andeq pc, r2, lr, ror #29 │ │ │ │ + ldrdeq pc, [r2], -sl │ │ │ │ + strdeq r0, [r0], -r4 │ │ │ │ + andeq r5, r3, r8, lsl #9 │ │ │ │ + andeq pc, r2, r2, ror r8 @ │ │ │ │ + andeq pc, r2, lr, lsr #16 │ │ │ │ + andeq r5, r3, ip, lsl #8 │ │ │ │ + andeq r5, r3, r6, ror #7 │ │ │ │ + andeq r5, r3, r4, lsr r4 │ │ │ │ + andeq r5, r3, r6, asr r4 │ │ │ │ + andeq r5, r3, lr, ror r4 │ │ │ │ + andeq r5, r3, lr, lsr #9 │ │ │ │ + andeq r5, r3, ip, asr #9 │ │ │ │ addlt fp, r6, r0, lsl #11 │ │ │ │ rsbsvs sl, r8, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2867 @ 0xfffff4cd │ │ │ │ - blcs 3ae98 │ │ │ │ - blmi cd53a4 <__bss_end__@@Base+0xc2e76c> │ │ │ │ + blcs 3ae20 │ │ │ │ + blmi cd532c <__bss_end__@@Base+0xc2e78c> │ │ │ │ andcs r4, r1, #2063597568 @ 0x7b000000 │ │ │ │ andcs r6, r0, sl, lsl r0 │ │ │ │ - b 10dedc4 <__bss_end__@@Base+0x103818c> │ │ │ │ + b 16ded4c <__bss_end__@@Base+0x16381ac> │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x46184613 │ │ │ │ @ instruction: 0xf9faf7f5 │ │ │ │ - blvc 105c90c <__bss_end__@@Base+0xfb5cd4> │ │ │ │ + blvc 105c894 <__bss_end__@@Base+0xfb5cf4> │ │ │ │ ldrbtmi r4, [fp], #-2859 @ 0xfffff4d5 │ │ │ │ - blvc 5c460 <__bss_start@@Base+0x13c0> │ │ │ │ + blvc 5c3e8 <__bss_start@@Base+0x13e0> │ │ │ │ cmnvs fp, r0, lsl #6 │ │ │ │ teqvs fp, r1, lsl #6 │ │ │ │ - blmi a3b348 <__bss_end__@@Base+0x994710> │ │ │ │ + blmi a3b2d0 <__bss_end__@@Base+0x994730> │ │ │ │ @ instruction: 0x4619447b │ │ │ │ @ instruction: 0xf7f66878 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ tstle r5, r0, lsl #22 │ │ │ │ - blmi 93b058 <__bss_end__@@Base+0x894420> │ │ │ │ + blmi 93afe0 <__bss_end__@@Base+0x894440> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - stc2 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf914f7f2 │ │ │ │ ldrbtmi r4, [fp], #-2850 @ 0xfffff4de │ │ │ │ ldcvs 8, cr6, [fp], {27} │ │ │ │ addsmi r6, sl, #1998848 @ 0x1e8000 │ │ │ │ - blmi 85769c <__bss_end__@@Base+0x7b0a64> │ │ │ │ + blmi 857624 <__bss_end__@@Base+0x7b0a84> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnvs fp, fp, lsl ip │ │ │ │ movwcc r6, #6523 @ 0x197b │ │ │ │ andcc r6, r2, #1998848 @ 0x1e8000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ ldrmi r0, [r3], #-4058 @ 0xfffff026 │ │ │ │ rscsvs r1, fp, fp, asr r0 │ │ │ │ @ instruction: 0xf7f868f8 │ │ │ │ @ instruction: 0x4602fe94 │ │ │ │ ldrbtmi r4, [fp], #-2839 @ 0xfffff4e9 │ │ │ │ - blmi 5f8f20 <__bss_end__@@Base+0x5522e8> │ │ │ │ + blmi 5f8ea8 <__bss_end__@@Base+0x552308> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andle r2, r4, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2837 @ 0xfffff4eb │ │ │ │ - blcs 3af34 │ │ │ │ + blcs 3aebc │ │ │ │ andcs sp, r2, r2, lsl #2 │ │ │ │ @ instruction: 0xff02f7f6 │ │ │ │ ldrbtmi r4, [fp], #-2834 @ 0xfffff4ee │ │ │ │ - blmi 4b273c <__bss_end__@@Base+0x40bb04> │ │ │ │ + blmi 4b26c4 <__bss_end__@@Base+0x40bb24> │ │ │ │ @ instruction: 0x4618447b │ │ │ │ - blx fe0deeba <__bss_end__@@Base+0xfe038282> │ │ │ │ + blx fe0dee42 <__bss_end__@@Base+0xfe0382a2> │ │ │ │ ldrbtmi r4, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ orrsvs r2, sl, r0, lsl #4 │ │ │ │ svclt 0x0000e000 │ │ │ │ ssatmi r3, #30, r8, lsl #14 │ │ │ │ svclt 0x0000bd80 │ │ │ │ - andeq fp, r3, r2, ror #22 │ │ │ │ - andeq fp, r3, r8, asr fp │ │ │ │ andeq fp, r3, r2, asr #22 │ │ │ │ - andeq fp, r3, r8, lsl #23 │ │ │ │ - strdeq r5, [r3], -ip │ │ │ │ - andeq fp, r3, sl, ror #22 │ │ │ │ - andeq fp, r3, ip, asr fp │ │ │ │ - andeq fp, r3, sl, lsr fp │ │ │ │ - andeq fp, r3, r0, lsr fp │ │ │ │ - andeq fp, r3, sl, lsr #22 │ │ │ │ - andeq fp, r3, r6, asr #21 │ │ │ │ - andeq fp, r3, r0, ror #21 │ │ │ │ - @ instruction: 0x0003bab6 │ │ │ │ + andeq fp, r3, r8, lsr fp │ │ │ │ + andeq fp, r3, r2, lsr #22 │ │ │ │ + andeq fp, r3, r8, ror #22 │ │ │ │ + andeq r5, r3, r4, ror r4 │ │ │ │ + andeq fp, r3, sl, asr #22 │ │ │ │ + andeq fp, r3, ip, lsr fp │ │ │ │ + andeq fp, r3, sl, lsl fp │ │ │ │ + andeq fp, r3, r0, lsl fp │ │ │ │ + andeq fp, r3, sl, lsl #22 │ │ │ │ + andeq fp, r3, r6, lsr #21 │ │ │ │ + andeq fp, r3, r0, asr #21 │ │ │ │ + muleq r3, r6, sl │ │ │ │ addlt fp, r3, r0, lsl #9 │ │ │ │ stc 15, cr10, [r7] │ │ │ │ stmdbmi r6, {r8, r9, fp} │ │ │ │ ldmib r7, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ svclt 0x00002300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ - blvc 15f0bc <__bss_end__@@Base+0xb8484> │ │ │ │ + blvc 15f044 <__bss_end__@@Base+0xb84a4> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq fp, r3, ip, asr sl │ │ │ │ + andeq fp, r3, ip, lsr sl │ │ │ │ ldrshlt fp, [r9], #80 @ 0x50 │ │ │ │ stc 15, cr10, [r7, #80] @ 0x50 │ │ │ │ vstr d0, [r7, #32] │ │ │ │ @ instruction: 0xf1071b06 │ │ │ │ stc 3, cr0, [r3, #64] @ 0x40 │ │ │ │ @ instruction: 0xf1072b00 │ │ │ │ stc 3, cr0, [r3, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf5073b02 │ │ │ │ @ instruction: 0xf5a37388 │ │ │ │ andsvs r7, r8, r6, lsl #7 │ │ │ │ ldrbtmi r4, [r9], #-2470 @ 0xfffff65a │ │ │ │ ldrbtmi r4, [fp], #-2982 @ 0xfffff45a │ │ │ │ - blcs 3aff0 │ │ │ │ + blcs 3af78 │ │ │ │ movwcs sp, #265 @ 0x109 │ │ │ │ ldrbtmi r4, [sl], #-2724 @ 0xfffff55c │ │ │ │ stmiami r4!, {r1, r6, r8, sp} │ │ │ │ - @ instruction: 0xf7f14478 │ │ │ │ - @ instruction: 0xf7e1fc49 │ │ │ │ - vldr , [r7, #352] @ 0x160 │ │ │ │ + @ instruction: 0xf7f24478 │ │ │ │ + @ instruction: 0xf7e1f83d │ │ │ │ + vldr , [r7, #432] @ 0x1b0 │ │ │ │ vmov.f64 d7, #88 @ 0x3ec00000 0.375 │ │ │ │ vneg.f64 d23, d0 │ │ │ │ tstple r5, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r4, [fp], #-2974 @ 0xfffff462 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #35271 @ 0x89c7 │ │ │ │ ldrbtmi r4, [fp], #-2972 @ 0xfffff464 │ │ │ │ - blcs 3b028 │ │ │ │ - blmi fe7154d0 <__bss_end__@@Base+0xfe66e898> │ │ │ │ + blcs 3afb0 │ │ │ │ + blmi fe715458 <__bss_end__@@Base+0xfe66e8b8> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #10707 @ 0x29d3 │ │ │ │ movtcs lr, #10695 @ 0x29c7 │ │ │ │ ldrbtmi r4, [fp], #-2968 @ 0xfffff468 │ │ │ │ ldmib r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmib r7, {r2, r4, r8, r9, sp}^ │ │ │ │ ldc 3, cr2, [r7, #256] @ 0x100 │ │ │ │ @@ -30321,108 +30316,108 @@ │ │ │ │ vmov.f64 d7, #72 @ 0x3e400000 0.1875000 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x0094fa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf083b2db │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ tstle r0, r0, lsl #22 │ │ │ │ - blvs 25c65c <__bss_end__@@Base+0x1b5a24> │ │ │ │ - blvc 105c660 <__bss_end__@@Base+0xfb5a28> │ │ │ │ - blvs ff21cad8 <__bss_end__@@Base+0xff175ea0> │ │ │ │ - blx 45cbd0 <__bss_end__@@Base+0x3b5f98> │ │ │ │ + blvs 25c5e4 <__bss_end__@@Base+0x1b5a44> │ │ │ │ + blvc 105c5e8 <__bss_end__@@Base+0xfb5a48> │ │ │ │ + blvs ff21ca60 <__bss_end__@@Base+0xff175ec0> │ │ │ │ + blx 45cb58 <__bss_end__@@Base+0x3b5fb8> │ │ │ │ movwcs fp, #8084 @ 0x1f94 │ │ │ │ sbcslt r2, fp, #0, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ - blcs 4db88 │ │ │ │ - blmi fe195070 <__bss_end__@@Base+0xfe0ee438> │ │ │ │ + blcs 4db10 │ │ │ │ + blmi fe194ff8 <__bss_end__@@Base+0xfe0ee458> │ │ │ │ andcs r4, r1, #2063597568 @ 0x7b000000 │ │ │ │ - blmi fe139090 <__bss_end__@@Base+0xfe092458> │ │ │ │ + blmi fe139018 <__bss_end__@@Base+0xfe092478> │ │ │ │ ldmdavs r8, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ movtcs lr, #2519 @ 0x9d7 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ movtcs lr, #10711 @ 0x29d7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ ldrbtmi r4, [r9], #-2430 @ 0xfffff682 │ │ │ │ - stmib r8!, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r0, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #35287 @ 0x89d7 │ │ │ │ teqcs r4, #3260416 @ 0x31c000 │ │ │ │ @ instruction: 0xf8c72300 │ │ │ │ @ instruction: 0xf8d730c8 │ │ │ │ @ instruction: 0xf8c730c8 │ │ │ │ @ instruction: 0xf8d730c4 │ │ │ │ @ instruction: 0xf8c730c4 │ │ │ │ @ instruction: 0xf10730c0 │ │ │ │ ldc 3, cr0, [r3, #64] @ 0x40 │ │ │ │ - vldr d7, [pc] @ 21070 │ │ │ │ + vldr d7, [pc] @ 20ff8 │ │ │ │ vnmul.f64 d6, d7, d19 │ │ │ │ - vldr d6, [pc, #24] @ 21090 │ │ │ │ + vldr d6, [pc, #24] @ 21018 │ │ │ │ @ instruction: 0xee865b63 │ │ │ │ vstr d7, [r7, #20] │ │ │ │ vldr d7, [r7, #216] @ 0xd8 │ │ │ │ - vldr d7, [pc, #24] @ 210a0 │ │ │ │ + vldr d7, [pc, #24] @ 21028 │ │ │ │ @ instruction: 0xee276b5d │ │ │ │ - vldr d6, [pc, #24] @ 210a8 │ │ │ │ + vldr d6, [pc, #24] @ 21030 │ │ │ │ @ instruction: 0xee865b5d │ │ │ │ vstr d7, [r7, #20] │ │ │ │ movwcs r7, #2872 @ 0xb38 │ │ │ │ rscscc pc, r8, r7, asr #17 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ - blvc dc4f4 <__bss_end__@@Base+0x358bc> │ │ │ │ - blvs 165c728 <__bss_end__@@Base+0x15b5af0> │ │ │ │ - blvc 1dc94c <__bss_end__@@Base+0x135d14> │ │ │ │ - blvc edc6d0 <__bss_end__@@Base+0xe35a98> │ │ │ │ + blvc dc47c <__bss_end__@@Base+0x358dc> │ │ │ │ + blvs 165c6b0 <__bss_end__@@Base+0x15b5b10> │ │ │ │ + blvc 1dc8d4 <__bss_end__@@Base+0x135d34> │ │ │ │ + blvc edc658 <__bss_end__@@Base+0xe35ab8> │ │ │ │ ldrbtmi r4, [fp], #-2914 @ 0xfffff49e │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ ldrbtmi r4, [lr], #-3681 @ 0xfffff19f │ │ │ │ msreq CPSR_f, #-1073741823 @ 0xc0000001 │ │ │ │ stcge 3, cr9, [r8, #-72] @ 0xffffffb8 │ │ │ │ ldrbeq pc, [r8], #263 @ 0x107 @ │ │ │ │ - strgt ip, [pc, #-3087] @ 204c1 │ │ │ │ - strgt ip, [pc, #-3087] @ 204c5 │ │ │ │ + strgt ip, [pc, #-3087] @ 20449 │ │ │ │ + strgt ip, [pc, #-3087] @ 2044d │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf106466d │ │ │ │ stcgt 4, cr0, [pc], {16} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ ldm r6, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf7fb000f │ │ │ │ - blmi 1560074 <__bss_end__@@Base+0x14b943c> │ │ │ │ + blmi 155fffc <__bss_end__@@Base+0x14b945c> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbtmi r4, [sl], #-2643 @ 0xfffff5ad │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ strbtmi r9, [sl], -r2, lsl #6 │ │ │ │ bicseq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r2, lsl #17 │ │ │ │ biceq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf7fecb0f │ │ │ │ - blmi 136069c <__bss_end__@@Base+0x12b9a64> │ │ │ │ + blmi 1360624 <__bss_end__@@Base+0x12b9a84> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blpl 2dc784 <__bss_end__@@Base+0x235b4c> │ │ │ │ - blvs 35c788 <__bss_end__@@Base+0x2b5b50> │ │ │ │ - blvc 3dc78c <__bss_end__@@Base+0x335b54> │ │ │ │ + blpl 2dc70c <__bss_end__@@Base+0x235b6c> │ │ │ │ + blvs 35c710 <__bss_end__@@Base+0x2b5b70> │ │ │ │ + blvc 3dc714 <__bss_end__@@Base+0x335b74> │ │ │ │ ldrbtmi r4, [lr], #-3656 @ 0xfffff1b8 │ │ │ │ subeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ @ instruction: 0xf107ad08 │ │ │ │ stcgt 4, cr0, [pc], {216} @ 0xd8 │ │ │ │ stcgt 5, cr12, [pc], {15} │ │ │ │ ldm r4, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ strbtmi r0, [sp], -r3 │ │ │ │ ldreq pc, [r0], #-262 @ 0xfffffefa │ │ │ │ - strgt ip, [pc, #-3087] @ 2054d │ │ │ │ + strgt ip, [pc, #-3087] @ 204d5 │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ muleq pc, r6, r8 @ │ │ │ │ - bleq 119cc2c <__bss_end__@@Base+0x10f5ff4> │ │ │ │ - blne 11dcc30 <__bss_end__@@Base+0x1135ff8> │ │ │ │ - blcs 121cc34 <__bss_end__@@Base+0x1175ffc> │ │ │ │ + bleq 119cbb4 <__bss_end__@@Base+0x10f6014> │ │ │ │ + blne 11dcbb8 <__bss_end__@@Base+0x1136018> │ │ │ │ + blcs 121cbbc <__bss_end__@@Base+0x117601c> │ │ │ │ ldc2l 7, cr15, [r6, #-980]! @ 0xfffffc2c │ │ │ │ tstcs r8, #3522560 @ 0x35c000 │ │ │ │ orrvc pc, r8, r7, lsl #10 │ │ │ │ orrvc pc, r6, r1, lsr #11 │ │ │ │ stmib r1, {r0, r3, fp, sp, lr}^ │ │ │ │ ldmib r7, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf507231a │ │ │ │ @@ -30430,548 +30425,548 @@ │ │ │ │ stmdavs r9, {r1, r2, r7, r8, ip, sp, lr} │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ tstcs ip, #3522560 @ 0x35c000 │ │ │ │ orrvc pc, r8, r7, lsl #10 │ │ │ │ orrvc pc, r6, r1, lsr #11 │ │ │ │ stmib r1, {r0, r3, fp, sp, lr}^ │ │ │ │ ldc 3, cr2, [r7, #16] │ │ │ │ - vldr d7, [pc, #72] @ 211fc │ │ │ │ + vldr d7, [pc, #72] @ 21184 │ │ │ │ vmov.32 d7[1], r6 │ │ │ │ - vldr d6, [pc, #24] @ 211d4 │ │ │ │ + vldr d6, [pc, #24] @ 2115c │ │ │ │ vdup.32 d6, r5 │ │ │ │ @ instruction: 0xf5077b05 │ │ │ │ @ instruction: 0xf5a37388 │ │ │ │ ldmdavs fp, {r1, r2, r7, r8, r9, ip, sp, lr} │ │ │ │ - blvc 25c7dc <__bss_end__@@Base+0x1b5ba4> │ │ │ │ - blvc 45c830 <__bss_end__@@Base+0x3b5bf8> │ │ │ │ - blvs 31c854 <__bss_end__@@Base+0x275c1c> │ │ │ │ - blvs 1dca78 <__bss_end__@@Base+0x135e40> │ │ │ │ - blpl 21c85c <__bss_end__@@Base+0x175c24> │ │ │ │ - blvc 19cbfc <__bss_end__@@Base+0xf5fc4> │ │ │ │ + blvc 25c764 <__bss_end__@@Base+0x1b5bc4> │ │ │ │ + blvc 45c7b8 <__bss_end__@@Base+0x3b5c18> │ │ │ │ + blvs 31c7dc <__bss_end__@@Base+0x275c3c> │ │ │ │ + blvs 1dca00 <__bss_end__@@Base+0x135e60> │ │ │ │ + blpl 21c7e4 <__bss_end__@@Base+0x175c44> │ │ │ │ + blvc 19cb84 <__bss_end__@@Base+0xf5fe4> │ │ │ │ orrvc pc, r8, #29360128 @ 0x1c00000 │ │ │ │ orrvc pc, r6, #683671552 @ 0x28c00000 │ │ │ │ stc 8, cr6, [r3, #108] @ 0x6c │ │ │ │ svclt 0x00007b06 │ │ │ │ strvc pc, [sl, r7, lsl #10] │ │ │ │ ldcllt 6, cr4, [r0, #756]! @ 0x2f4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ - andeq r7, r3, r6, lsl #1 │ │ │ │ - andeq fp, r3, sl, lsl #20 │ │ │ │ - andeq r5, r3, lr, lsl #8 │ │ │ │ - andeq r5, r3, r4, lsr #8 │ │ │ │ - andeq fp, r3, r6, ror #19 │ │ │ │ - andeq fp, r3, sl, lsr sl │ │ │ │ - andeq fp, r3, r8, lsr #20 │ │ │ │ + strdeq r7, [r3], -lr │ │ │ │ + andeq fp, r3, sl, ror #19 │ │ │ │ + andeq r5, r3, r6, lsl #7 │ │ │ │ + muleq r3, ip, r3 │ │ │ │ + andeq fp, r3, r6, asr #19 │ │ │ │ andeq fp, r3, sl, lsl sl │ │ │ │ - ldrdeq fp, [r3], -r0 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r5, r3, sl, ror r3 │ │ │ │ - andeq fp, r3, r2, ror #17 │ │ │ │ + andeq fp, r3, r8, lsl #20 │ │ │ │ strdeq fp, [r3], -sl │ │ │ │ - strdeq fp, [r3], -r0 │ │ │ │ - andeq fp, r3, lr, ror #17 │ │ │ │ - andeq fp, r3, ip, asr #17 │ │ │ │ - andeq fp, r3, r6, lsl #17 │ │ │ │ + @ instruction: 0x0003b9b0 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + strdeq r5, [r3], -r2 │ │ │ │ + andeq fp, r3, r2, asr #17 │ │ │ │ + ldrdeq fp, [r3], -sl │ │ │ │ + ldrdeq fp, [r3], -r0 │ │ │ │ + andeq fp, r3, lr, asr #17 │ │ │ │ + andeq fp, r3, ip, lsr #17 │ │ │ │ + andeq fp, r3, r6, ror #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stcpl 5, cr15, [r0], {172} @ 0xac │ │ │ │ cdpeq 8, 4, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5ad4948 │ │ │ │ - bmi 12388ac <__bss_end__@@Base+0x1191c74> │ │ │ │ + bmi 1238834 <__bss_end__@@Base+0x1191c94> │ │ │ │ ldrbtmi fp, [r9], #-134 @ 0xffffff7a │ │ │ │ - bvc ff35e6b8 <__bss_end__@@Base+0xff2b7a80> │ │ │ │ + bvc ff35e640 <__bss_end__@@Base+0xff2b7aa0> │ │ │ │ bicvc pc, sl, #713031680 @ 0x2a800000 │ │ │ │ @ instruction: 0xf50d466e │ │ │ │ @ instruction: 0xf8df548c │ │ │ │ stmpl sl, {r4, r8, ip, pc} │ │ │ │ stmdbmi r3, {r2, r4, sl, ip, sp}^ │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ @ instruction: 0xf04f6022 │ │ │ │ strcs r0, [r1, -r0, lsl #4] │ │ │ │ andcs r4, r0, #2030043136 @ 0x79000000 │ │ │ │ andsvs r4, sl, r0, lsl #13 │ │ │ │ @ instruction: 0xf7e16037 │ │ │ │ - stmdacs r0, {r1, r2, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aad063 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0x46034639 │ │ │ │ rscsvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - strmi lr, [r7], -r4, lsr #18 │ │ │ │ + @ instruction: 0x4607e934 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - strmi lr, [r4], -ip, lsr #18 │ │ │ │ + @ instruction: 0x4604e93c │ │ │ │ @ instruction: 0xf7e14628 │ │ │ │ - bllt fe35cce4 <__bss_end__@@Base+0xfe2b60ac> │ │ │ │ + bllt fe35ccbc <__bss_end__@@Base+0xfe2b611c> │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ umaalle r4, r2, pc, r2 @ │ │ │ │ ldcle 15, cr2, [r4, #-0] │ │ │ │ - bge 72c2c <__bss_start@@Base+0x17b8c> │ │ │ │ + bge 72bb4 <__bss_start@@Base+0x17bac> │ │ │ │ ldrtmi r2, [r1], -r4, ror #6 │ │ │ │ @ instruction: 0xf7f3466d │ │ │ │ - cmnplt r0, #74752 @ p-variant is OBSOLETE @ 0x12400 │ │ │ │ + cmnplt r0, #246784 @ p-variant is OBSOLETE @ 0x3c400 │ │ │ │ cmplt r3, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8c4f017 │ │ │ │ @ instruction: 0x46076833 │ │ │ │ vstrle d2, [r8, #-0] │ │ │ │ svcne 0x0004f855 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ ldmdavs r3!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ - bmi 9186f4 <__bss_end__@@Base+0x871abc> │ │ │ │ + bmi 91867c <__bss_end__@@Base+0x871adc> │ │ │ │ orrpl pc, ip, sp, lsl #10 │ │ │ │ tstcc r4, lr, lsl fp │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12e0300 │ │ │ │ @ instruction: 0xf50d4638 │ │ │ │ andlt r5, r6, ip, lsl #27 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46424b1a │ │ │ │ ldrbtmi r4, [r9], #-2330 @ 0xfffff6e6 │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7e26818 │ │ │ │ - strcs lr, [r0, -r4, lsr #16] │ │ │ │ - blmi 59b2dc <__bss_end__@@Base+0x4f46a4> │ │ │ │ + smladxcs r0, ip, r8, lr │ │ │ │ + blmi 59b264 <__bss_end__@@Base+0x4f46c4> │ │ │ │ ldmdbmi r6, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8594479 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - ldmda r8, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 45b338 <__bss_end__@@Base+0x3b4700> │ │ │ │ + ldmda r0!, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blmi 45b2c0 <__bss_end__@@Base+0x3b4720> │ │ │ │ ldmdbmi r2, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8594479 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - stmda lr, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 31b324 <__bss_end__@@Base+0x2746ec> │ │ │ │ + stmda r6!, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blmi 31b2ac <__bss_end__@@Base+0x27470c> │ │ │ │ stmdbmi lr, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8594479 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - stmda r4, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda ip, {r1, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e2e7df │ │ │ │ - svclt 0x0000e814 │ │ │ │ - andeq r6, r3, r2, lsl #27 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r6, r3, r8, ror #26 │ │ │ │ - andeq fp, r2, ip, lsr #6 │ │ │ │ - ldrdeq r6, [r3], -ip │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - strdeq r8, [r2], -r6 │ │ │ │ - andeq r8, r2, r0, lsr #26 │ │ │ │ - strdeq r8, [r2], -r0 │ │ │ │ - @ instruction: 0x00028cb8 │ │ │ │ + svclt 0x0000e82c │ │ │ │ + strdeq r6, [r3], -sl │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r3, r0, ror #27 │ │ │ │ + andeq fp, r2, r0, asr r5 │ │ │ │ + andeq r6, r3, r4, asr sp │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r8, r2, sl, lsr pc │ │ │ │ + andeq r8, r2, r4, ror #30 │ │ │ │ + andeq r8, r2, r4, lsr pc │ │ │ │ + strdeq r8, [r2], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi dc880 <__bss_end__@@Base+0x35c48> │ │ │ │ + blhi dc808 <__bss_end__@@Base+0x35c68> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - bleq 1e5f704 <__bss_end__@@Base+0x1db8acc> │ │ │ │ + bleq 1e5f68c <__bss_end__@@Base+0x1db8aec> │ │ │ │ ldmdami pc, {r0, r1, r2, r9, sl, lr}^ @ │ │ │ │ ldmdbmi pc, {r1, r2, r3, r9, sl, lr}^ @ │ │ │ │ @ instruction: 0xf2ad4478 │ │ │ │ stcge 13, cr4, [r4, #-400] @ 0xfffffe70 │ │ │ │ - blvc 5ca34 <__bss_start@@Base+0x1994> │ │ │ │ + blvc 5c9bc <__bss_start@@Base+0x19b4> │ │ │ │ stmdapl r1, {r2, r4, r9, sl, lr}^ │ │ │ │ strgt pc, [r8], #2269 @ 0x8dd │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f145c │ │ │ │ stc 1, cr0, [r5] │ │ │ │ vldr d7, [r3] │ │ │ │ ldmib r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8dd2304 │ │ │ │ stc 4, cr8, [r5, #576] @ 0x240 │ │ │ │ @ instruction: 0xb1247b02 │ │ │ │ - blcs 1bb8a4 <__bss_end__@@Base+0x114c6c> │ │ │ │ - blcs 9107c <__bss_start@@Base+0x35fdc> │ │ │ │ + blcs 1bb82c <__bss_end__@@Base+0x114c8c> │ │ │ │ + blcs 91004 <__bss_start@@Base+0x35ffc> │ │ │ │ ldc 0, cr13, [r5, #-136] @ 0xffffff78 │ │ │ │ ldmdbge r6, {r1, r8, r9, fp} │ │ │ │ cdp 6, 11, cr4, cr7, cr8, {1} │ │ │ │ vmov.f64 d2, #32 @ 0x41000000 8.0 │ │ │ │ andcs r1, r0, #14336 @ 0x3800 │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ stmib r1, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00a2304 │ │ │ │ - bmi 11e0608 <__bss_end__@@Base+0x11399d0> │ │ │ │ + bmi 11e0590 <__bss_end__@@Base+0x11399f0> │ │ │ │ ldrbtmi r4, [sl], #-2884 @ 0xfffff4bc │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrbcc pc, [ip], #-2269 @ 0xfffff723 @ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ stclmi 2, cr15, [r4, #-52]! @ 0xffffffcc │ │ │ │ - blhi dc754 <__bss_end__@@Base+0x35b1c> │ │ │ │ + blhi dc6dc <__bss_end__@@Base+0x35b3c> │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf10d4660 │ │ │ │ @ instruction: 0xf7e90928 │ │ │ │ - vldr d15, [pc, #484] @ 21654 │ │ │ │ + vldr d15, [pc, #268] @ 21504 │ │ │ │ vldr d4, [r4, #220] @ 0xdc │ │ │ │ ldmdage r0, {r1, r4, r5, r8, r9, fp, ip, lr} │ │ │ │ - blvs d5cacc <__bss_end__@@Base+0xcb5e94> │ │ │ │ + blvs d5ca54 <__bss_end__@@Base+0xcb5eb4> │ │ │ │ @ instruction: 0x71acf504 │ │ │ │ - blvc ddcad4 <__bss_end__@@Base+0xd35e9c> │ │ │ │ + blvc ddca5c <__bss_end__@@Base+0xd35ebc> │ │ │ │ cdp 6, 2, cr4, cr5, cr10, {2} │ │ │ │ vmov.f64 d5, #4 @ 0x40200000 2.5 │ │ │ │ vnmul.f64 d8, d6, d0 │ │ │ │ vmul.f64 d6, d7, d4 │ │ │ │ vstr d7, [r0, #16] │ │ │ │ vstr d5, [r0] │ │ │ │ vstr d6, [r0, #8] │ │ │ │ - @ instruction: 0xf7e97b04 │ │ │ │ - ldc 15, cr15, [r8, #588] @ 0x24c │ │ │ │ + @ instruction: 0xf7ea7b04 │ │ │ │ + @ instruction: 0xed98f920 │ │ │ │ strbmi r2, [r8], -r9, lsl #20 │ │ │ │ - bvs 2dcb10 <__bss_end__@@Base+0x235ed8> │ │ │ │ - bvc 31cb14 <__bss_end__@@Base+0x275edc> │ │ │ │ - bcs ff0dcf94 <__bss_end__@@Base+0xff03635c> │ │ │ │ - blcc 2dcb30 <__bss_end__@@Base+0x235ef8> │ │ │ │ - bvs ff1dcf9c <__bss_end__@@Base+0xff136364> │ │ │ │ - blmi 35cb38 <__bss_end__@@Base+0x2b5f00> │ │ │ │ - bvc ff21cfa4 <__bss_end__@@Base+0xff17636c> │ │ │ │ - blpl 3dcb40 <__bss_end__@@Base+0x335f08> │ │ │ │ - blcc 111cd98 <__bss_end__@@Base+0x1076160> │ │ │ │ - blvs 115cdac <__bss_end__@@Base+0x10b6174> │ │ │ │ - blvc 119cdb4 <__bss_end__@@Base+0x10f617c> │ │ │ │ - blcc 2dcb10 <__bss_end__@@Base+0x235ed8> │ │ │ │ - blvs 35cb14 <__bss_end__@@Base+0x2b5edc> │ │ │ │ - blvc 3dcb18 <__bss_end__@@Base+0x335ee0> │ │ │ │ - blx f5f48e <__bss_end__@@Base+0xeb8856> │ │ │ │ + bvs 2dca98 <__bss_end__@@Base+0x235ef8> │ │ │ │ + bvc 31ca9c <__bss_end__@@Base+0x275efc> │ │ │ │ + bcs ff0dcf1c <__bss_end__@@Base+0xff03637c> │ │ │ │ + blcc 2dcab8 <__bss_end__@@Base+0x235f18> │ │ │ │ + bvs ff1dcf24 <__bss_end__@@Base+0xff136384> │ │ │ │ + blmi 35cac0 <__bss_end__@@Base+0x2b5f20> │ │ │ │ + bvc ff21cf2c <__bss_end__@@Base+0xff17638c> │ │ │ │ + blpl 3dcac8 <__bss_end__@@Base+0x335f28> │ │ │ │ + blcc 111cd20 <__bss_end__@@Base+0x1076180> │ │ │ │ + blvs 115cd34 <__bss_end__@@Base+0x10b6194> │ │ │ │ + blvc 119cd3c <__bss_end__@@Base+0x10f619c> │ │ │ │ + blcc 2dca98 <__bss_end__@@Base+0x235ef8> │ │ │ │ + blvs 35ca9c <__bss_end__@@Base+0x2b5efc> │ │ │ │ + blvc 3dcaa0 <__bss_end__@@Base+0x335f00> │ │ │ │ + blx 1df416 <__bss_end__@@Base+0x138876> │ │ │ │ movwls sl, #2818 @ 0xb02 │ │ │ │ - blne 105cfb0 <__bss_end__@@Base+0xfb6378> │ │ │ │ + blne 105cf38 <__bss_end__@@Base+0xfb6398> │ │ │ │ cmppeq r8, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - bleq 125cfb8 <__bss_end__@@Base+0x11b6380> │ │ │ │ + bleq 125cf40 <__bss_end__@@Base+0x11b63a0> │ │ │ │ ldrhcc pc, [r2], #-136 @ 0xffffff78 @ │ │ │ │ ldrhcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0054620 │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, sl, r1, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-2836 @ 0xfffff4ec │ │ │ │ @ instruction: 0x36144a14 │ │ │ │ cdpge 6, 1, cr9, cr13, cr0, {0} │ │ │ │ vst3.16 {d20-d22}, [pc :256], sl │ │ │ │ @ instruction: 0x4630717a │ │ │ │ - svc 0x00eaf7e1 │ │ │ │ + svc 0x00faf7e1 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ teqpcc ip, r3 @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe7744798 │ │ │ │ - blvc 15d000 <__bss_end__@@Base+0xb63c8> │ │ │ │ - bleq 121cffc <__bss_end__@@Base+0x11763c4> │ │ │ │ - blvc dc954 <__bss_end__@@Base+0x35d1c> │ │ │ │ - blmi 29b300 <__bss_end__@@Base+0x1f46c8> │ │ │ │ + blvc 15cf88 <__bss_end__@@Base+0xb63e8> │ │ │ │ + bleq 121cf84 <__bss_end__@@Base+0x11763e4> │ │ │ │ + blvc dc8dc <__bss_end__@@Base+0x35d3c> │ │ │ │ + blmi 29b288 <__bss_end__@@Base+0x1f46e8> │ │ │ │ @ instruction: 0xe7e3447b │ │ │ │ - svc 0x0038f7e1 │ │ │ │ - bvs fe0a7f10 <__bss_end__@@Base+0xfe0012d8> │ │ │ │ + svc 0x0050f7e1 │ │ │ │ + bvs fe0a7e98 <__bss_end__@@Base+0xfe0012f8> │ │ │ │ svccc 0x00d381da │ │ │ │ - andeq r6, r3, r4, lsr #24 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x00036bba │ │ │ │ - andeq r8, r2, r6, lsr #23 │ │ │ │ - andeq r8, r2, r0, asr #23 │ │ │ │ - andeq r8, r2, r0, ror #22 │ │ │ │ + muleq r3, ip, ip │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r3, r2, lsr ip │ │ │ │ + andeq r8, r2, sl, ror #27 │ │ │ │ + andeq r8, r2, r4, lsl #28 │ │ │ │ + andeq r8, r2, r4, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs r4, #1567 @ 0x61f │ │ │ │ ldrdhi pc, [r8, -pc]! @ │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ eorsvs r4, fp, r1, lsl #13 │ │ │ │ @ instruction: 0x469244f8 │ │ │ │ - blcs 7f5c0 <__bss_start@@Base+0x24520> │ │ │ │ - blcs d56cc <__bss_end__@@Base+0x2ea94> │ │ │ │ - blmi 1195abc <__bss_end__@@Base+0x10eee84> │ │ │ │ + blcs 7f548 <__bss_start@@Base+0x24540> │ │ │ │ + blcs d5654 <__bss_end__@@Base+0x2eab4> │ │ │ │ + blmi 1195a44 <__bss_end__@@Base+0x10eeea4> │ │ │ │ @ instruction: 0xf8584620 │ │ │ │ movwcs fp, #36867 @ 0x9003 │ │ │ │ @ instruction: 0xf0159300 │ │ │ │ strmi pc, [r3], -r5, ror #31 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ strcs r4, [r0, #-1628] @ 0xfffff9a4 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ subsle r2, r6, r0, lsr #26 │ │ │ │ @ instruction: 0x2e006926 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ ldrtmi r5, [r1], -sl, lsl #5 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ - ldcl 7, cr15, [sl, #-900] @ 0xfffffc7c │ │ │ │ - blls 33eb4 │ │ │ │ + ldcl 7, cr15, [r0, #-900]! @ 0xfffffc7c │ │ │ │ + blls 33e3c │ │ │ │ eorvs r2, r5, r0, lsr #2 │ │ │ │ strpl pc, [r0, #1284] @ 0x504 │ │ │ │ @ instruction: 0xf1046123 │ │ │ │ @ instruction: 0xf8c40014 │ │ │ │ - blls 896bc <__bss_start@@Base+0x2e61c> │ │ │ │ + blls 89644 <__bss_start@@Base+0x2e63c> │ │ │ │ andgt pc, r2, r8, asr r8 @ │ │ │ │ ldmib ip, {r0, r4, r5, r9, fp, lr}^ │ │ │ │ stmib r4, {r8, r9, fp, sp, pc}^ │ │ │ │ ldrbtmi sl, [sl], #-2830 @ 0xfffff4f2 │ │ │ │ adcls pc, r8, r5, asr #17 │ │ │ │ msrcc CPSR_fs, #196, 16 @ 0xc40000 │ │ │ │ - blx fe15f5d2 <__bss_end__@@Base+0xfe0b899a> │ │ │ │ + stc2 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ teqpcc r8, #164, 16 @ p-variant is OBSOLETE @ 0xa40000 │ │ │ │ rscvs r6, r6, r3, lsr #18 │ │ │ │ @ instruction: 0xf8c42b08 │ │ │ │ eorsle r6, r9, r8, lsr #6 │ │ │ │ @ instruction: 0xf8584b27 │ │ │ │ - blmi 9e9630 <__bss_end__@@Base+0x9429f8> │ │ │ │ + blmi 9e95b8 <__bss_end__@@Base+0x942a18> │ │ │ │ stmib r5, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ eorsvs r2, ip, lr, asr #6 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - blmi 9455f4 <__bss_end__@@Base+0x89e9bc> │ │ │ │ + blmi 94557c <__bss_end__@@Base+0x89e9dc> │ │ │ │ @ instruction: 0xf8584620 │ │ │ │ movwcs fp, #32771 @ 0x8003 │ │ │ │ @ instruction: 0xf0159300 │ │ │ │ @ instruction: 0x4603ff99 │ │ │ │ @ instruction: 0xd1b32800 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - blx feddf602 <__bss_end__@@Base+0xfed389ca> │ │ │ │ + @ instruction: 0xffaaf7ec │ │ │ │ ldmdami sp, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14478 │ │ │ │ - blls 9cf4c <__bss_start@@Base+0x41eac> │ │ │ │ + blls 9cf34 <__bss_start@@Base+0x41f2c> │ │ │ │ @ instruction: 0x4618491b │ │ │ │ @ instruction: 0xf0154479 │ │ │ │ strmi pc, [r3], -r9, ror #30 │ │ │ │ @ instruction: 0xd1a12800 │ │ │ │ - bmi 65b5e8 <__bss_end__@@Base+0x5b49b0> │ │ │ │ + bmi 65b570 <__bss_end__@@Base+0x5b49d0> │ │ │ │ @ instruction: 0xf8584b14 │ │ │ │ @ instruction: 0xf8582002 │ │ │ │ ldmdavs r0, {r0, r1, ip, sp} │ │ │ │ mulsle r1, fp, r5 │ │ │ │ ldrbtmi r4, [r9], #-2324 @ 0xfffff6ec │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - cdplt 7, 8, cr15, cr2, cr1, {7} │ │ │ │ + cdplt 7, 9, cr15, cr10, cr1, {7} │ │ │ │ @ instruction: 0xf01e4620 │ │ │ │ strtmi pc, [r0], -fp, lsr #24 │ │ │ │ cdp2 0, 10, cr15, cr12, cr11, {0} │ │ │ │ @ instruction: 0xf00b4620 │ │ │ │ ldr pc, [fp, sp, asr #30]! │ │ │ │ ldrbtmi r4, [r9], #-2316 @ 0xfffff6f4 │ │ │ │ svclt 0x0000e7ec │ │ │ │ - andeq r6, r3, r4, ror sl │ │ │ │ - andeq r0, r0, r8, lsl #5 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r9, r2, r2, lsr r9 │ │ │ │ - andeq r0, r0, r0, ror #4 │ │ │ │ + andeq r6, r3, ip, ror #21 │ │ │ │ + andeq r0, r0, r0, lsl #5 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq r9, r2, r6, ror #22 │ │ │ │ + andeq r0, r0, r8, asr r2 │ │ │ │ strheq r0, [r0], -r5 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - muleq r2, r4, sl │ │ │ │ - @ instruction: 0x00028ab8 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - ldrdeq r8, [r2], -r2 │ │ │ │ - andeq r8, r2, r6, ror sl │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + ldrdeq r8, [r2], -r8 @ │ │ │ │ + strdeq r8, [r2], -ip │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r8, r2, r6, lsl sp │ │ │ │ + @ instruction: 0x00028cba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb788e4 <__bss_end__@@Base+0xfead1cac> │ │ │ │ + bl feb7886c <__bss_end__@@Base+0xfead1ccc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r5, [r4], -r0, lsl #11 │ │ │ │ cdpmi 8, 1, cr6, cr4, cr7, {0} │ │ │ │ ldrdeq pc, [r4, -r5] │ │ │ │ - blx a5f6c4 <__bss_end__@@Base+0x9b8a8c> │ │ │ │ + blx ff45f64c <__bss_end__@@Base+0xff3b8aac> │ │ │ │ @ instruction: 0xf00b4620 │ │ │ │ strtmi pc, [r0], -r9, ror #28 │ │ │ │ @ instruction: 0xf9f0f00a │ │ │ │ @ instruction: 0xf01e4620 │ │ │ │ stmiavs r3!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07da447e │ │ │ │ - bmi 356b28 <__bss_end__@@Base+0x2afef0> │ │ │ │ + bmi 356ab0 <__bss_end__@@Base+0x2aff10> │ │ │ │ stmdavs sl, {r0, r4, r5, r7, fp, ip, lr} │ │ │ │ andvs r3, sl, r1, lsl #20 │ │ │ │ strle r0, [fp], #-1691 @ 0xfffff965 │ │ │ │ ldrdeq pc, [r8], r5 @ │ │ │ │ cdp2 0, 3, cr15, cr6, cr6, {0} │ │ │ │ addpl pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc 7, cr15, [r8], #900 @ 0x384 │ │ │ │ + ldc 7, cr15, [lr], #900 @ 0x384 │ │ │ │ ldcllt 0, cr6, [r8, #156]! @ 0x9c │ │ │ │ @ instruction: 0xf0046820 │ │ │ │ ubfx pc, pc, #20, #16 │ │ │ │ - strdeq r6, [r3], -r0 │ │ │ │ - andeq r0, r0, r8, lsr r3 │ │ │ │ + andeq r6, r3, r8, ror #18 │ │ │ │ + andeq r0, r0, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb78954 <__bss_end__@@Base+0xfead1d1c> │ │ │ │ + bl feb788dc <__bss_end__@@Base+0xfead1d3c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f26023 │ │ │ │ - stmdavs r0!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq fp, r3, ip, lsr #5 │ │ │ │ + andeq fp, r3, ip, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 25cc38 <__bss_end__@@Base+0x1b6000> │ │ │ │ + blhi 25cbc0 <__bss_end__@@Base+0x1b6020> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blls 5d268 <__bss_start@@Base+0x21c8> │ │ │ │ - blge 10dd254 <__bss_end__@@Base+0x103661c> │ │ │ │ - bllt 25d274 <__bss_end__@@Base+0x1b663c> │ │ │ │ + blls 5d1f0 <__bss_start@@Base+0x21e8> │ │ │ │ + blge 10dd1dc <__bss_end__@@Base+0x103663c> │ │ │ │ + bllt 25d1fc <__bss_end__@@Base+0x1b665c> │ │ │ │ cdp 0, 3, cr11, cr1, cr4, {4} │ │ │ │ vmov.f64 d1, #9 @ 0x40480000 3.125 │ │ │ │ strmi r8, [r5], -r0, asr #22 │ │ │ │ cdp 6, 2, cr4, cr2, cr8, {0} │ │ │ │ ldrmi fp, [r1], fp, lsl #22 │ │ │ │ pkhbtmi r4, r8, pc, lsl #12 @ │ │ │ │ - blvc ff09d3a8 <__bss_end__@@Base+0xfeff6770> │ │ │ │ + blvc ff09d330 <__bss_end__@@Base+0xfeff6790> │ │ │ │ ldrbtmi r4, [lr], #-3633 @ 0xfffff1cf │ │ │ │ - bmi fe45d018 <__bss_end__@@Base+0xfe3b63e0> │ │ │ │ - ldc 7, cr15, [r0, #-900]! @ 0xfffffc7c │ │ │ │ - blvs 29d0ac <__bss_end__@@Base+0x1f6474> │ │ │ │ + bmi fe45cfa0 <__bss_end__@@Base+0xfe3b6400> │ │ │ │ + stcl 7, cr15, [r8, #-900] @ 0xfffffc7c │ │ │ │ + blvs 29d034 <__bss_end__@@Base+0x1f6494> │ │ │ │ vadd.f32 s8, s16, s29 │ │ │ │ strbmi r7, [r3], -r9, lsl #22 │ │ │ │ - blvs ff1dd3c4 <__bss_end__@@Base+0xff13678c> │ │ │ │ + blvs ff1dd34c <__bss_end__@@Base+0xff1367ac> │ │ │ │ andge pc, r2, r6, asr r8 @ │ │ │ │ - blvc ff21d3cc <__bss_end__@@Base+0xff176794> │ │ │ │ + blvc ff21d354 <__bss_end__@@Base+0xff1767b4> │ │ │ │ stcl 0, cr9, [sp] │ │ │ │ vnmls.f32 s12, s12, s2 │ │ │ │ @ instruction: 0xf8ba8a90 │ │ │ │ cdp 0, 1, cr2, cr7, cr0, {0} │ │ │ │ andls r1, r2, #144, 20 @ 0x90000 │ │ │ │ - bvs 1a33078 <__bss_end__@@Base+0x198c440> │ │ │ │ - blx 195f796 <__bss_end__@@Base+0x18b8b5e> │ │ │ │ + bvs 1a33000 <__bss_end__@@Base+0x198c460> │ │ │ │ + blx 15f71e <__bss_end__@@Base+0xb8b7e> │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - mrc 13, 5, lr, cr2, cr4, {0} │ │ │ │ + cdp 13, 11, cr14, cr2, cr12, {1} │ │ │ │ vmov.f64 d5, #10 @ 0x40500000 3.250 │ │ │ │ - bmi 840524 <__bss_end__@@Base+0x7998ec> │ │ │ │ - blvc 19d030 <__bss_end__@@Base+0xf63f8> │ │ │ │ - beq fe45d020 <__bss_end__@@Base+0xfe3b63e8> │ │ │ │ - blvs 29d0fc <__bss_end__@@Base+0x1f64c4> │ │ │ │ + bmi 8404ac <__bss_end__@@Base+0x79990c> │ │ │ │ + blvc 19cfb8 <__bss_end__@@Base+0xf6418> │ │ │ │ + beq fe45cfa8 <__bss_end__@@Base+0xfe3b6408> │ │ │ │ + blvs 29d084 <__bss_end__@@Base+0x1f64e4> │ │ │ │ cdp 6, 11, cr4, cr8, cr11, {2} │ │ │ │ ldmpl r2!, {r0, r2, r5, r6, r7, r8, r9, fp, ip, lr} │ │ │ │ cdp 0, 11, cr9, cr13, cr0, {0} │ │ │ │ vmls.f64 d6, d21, d6 │ │ │ │ ldmdahi r2, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ strtmi r9, [r2], -r2, lsl #4 │ │ │ │ - bvs 9ce60 <__bss_start@@Base+0x41dc0> │ │ │ │ + bvs 9cde8 <__bss_start@@Base+0x41de0> │ │ │ │ vsub.f32 s12, s14, s17 │ │ │ │ vmov.f64 d23, #217 @ 0xbec80000 -0.3906250 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xf7e81a90 │ │ │ │ - @ instruction: 0x4638fb3f │ │ │ │ - stcl 7, cr15, [lr], #900 @ 0x384 │ │ │ │ - blvc 35d310 <__bss_end__@@Base+0x2b66d8> │ │ │ │ + @ instruction: 0x4638fadf │ │ │ │ + stc 7, cr15, [r6, #-900] @ 0xfffffc7c │ │ │ │ + blvc 35d298 <__bss_end__@@Base+0x2b66f8> │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ cdp 6, 0, cr4, cr10, cr1, {0} │ │ │ │ ldrtmi r8, [fp], -r7, lsl #22 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ - bvs 1a330e4 <__bss_end__@@Base+0x198c4ac> │ │ │ │ + bvs 1a3306c <__bss_end__@@Base+0x198c4cc> │ │ │ │ strls r9, [r2], -r0, lsl #2 │ │ │ │ - blhi 29d144 <__bss_end__@@Base+0x1f650c> │ │ │ │ - blvc ff25d45c <__bss_end__@@Base+0xff1b6824> │ │ │ │ - bne fe45d0c8 <__bss_end__@@Base+0xfe3b6490> │ │ │ │ - blx 9df812 <__bss_end__@@Base+0x938bda> │ │ │ │ + blhi 29d0cc <__bss_end__@@Base+0x1f652c> │ │ │ │ + blvc ff25d3e4 <__bss_end__@@Base+0xff1b6844> │ │ │ │ + bne fe45d050 <__bss_end__@@Base+0xfe3b64b0> │ │ │ │ + blx ff1df798 <__bss_end__@@Base+0xff138bf8> │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ pop {r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000087f0 │ │ │ │ - andeq r6, r3, sl, asr #16 │ │ │ │ - @ instruction: 0x000002b0 │ │ │ │ - andeq r0, r0, r0, ror r2 │ │ │ │ + andeq r6, r3, r2, asr #17 │ │ │ │ + andeq r0, r0, r8, lsr #5 │ │ │ │ + andeq r0, r0, r8, ror #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb78a90 <__bss_end__@@Base+0xfead1e58> │ │ │ │ + bl feb78a18 <__bss_end__@@Base+0xfead1e78> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ cdpmi 7, 2, cr5, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf8d7447e │ │ │ │ @ instruction: 0xb1b441cc │ │ │ │ ldmiblt fp, {r0, r1, r5, r7, fp, sp, lr} │ │ │ │ tstcs r1, r2, lsr #20 │ │ │ │ cdp 1, 11, cr6, cr7, cr3, {1} │ │ │ │ adcvs r6, r1, r0, lsl #22 │ │ │ │ - blpl 15d380 <__bss_end__@@Base+0xb6748> │ │ │ │ + blpl 15d308 <__bss_end__@@Base+0xb6768> │ │ │ │ adcvs r5, r3, #11665408 @ 0xb20000 │ │ │ │ - blvc 5cf08 <__bss_start@@Base+0x1e68> │ │ │ │ - blvs 1dd1a0 <__bss_end__@@Base+0x136568> │ │ │ │ - blvc 19d1a4 <__bss_end__@@Base+0xf656c> │ │ │ │ - blvs 1dcedc <__bss_end__@@Base+0x1362a4> │ │ │ │ - blvc 25cee0 <__bss_end__@@Base+0x1b62a8> │ │ │ │ - blmi 6910b4 <__bss_end__@@Base+0x5ea47c> │ │ │ │ + blvc 5ce90 <__bss_start@@Base+0x1e88> │ │ │ │ + blvs 1dd128 <__bss_end__@@Base+0x136588> │ │ │ │ + blvc 19d12c <__bss_end__@@Base+0xf658c> │ │ │ │ + blvs 1dce64 <__bss_end__@@Base+0x1362c4> │ │ │ │ + blvc 25ce68 <__bss_end__@@Base+0x1b62c8> │ │ │ │ + blmi 69103c <__bss_end__@@Base+0x5ea49c> │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ bicslt r6, ip, ip, lsl r8 │ │ │ │ andsvs r6, sl, r2, lsr #16 │ │ │ │ movwcs r4, #2580 @ 0xa14 │ │ │ │ biccs r6, r8, r5, rrx │ │ │ │ cdp 1, 11, cr6, cr7, cr3, {1} │ │ │ │ rscvs r6, r1, r0, lsl #22 │ │ │ │ - blpl 15d3bc <__bss_end__@@Base+0xb6784> │ │ │ │ + blpl 15d344 <__bss_end__@@Base+0xb67a4> │ │ │ │ stmib r4, {r1, r4, r5, r7, fp, ip, lr}^ │ │ │ │ ldc 3, cr3, [r2, #40] @ 0x28 │ │ │ │ vadd.f64 d7, d7, d0 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vstr d7, [r4, #20] │ │ │ │ vstr d6, [r4, #24] │ │ │ │ @ instruction: 0xf8c77b08 │ │ │ │ strb r4, [r7, ip, asr #3] │ │ │ │ strtmi r4, [r3], -r9, lsl #16 │ │ │ │ cmpcs r7, r0, lsr r2 │ │ │ │ @ instruction: 0xf7f24478 │ │ │ │ - strmi pc, [r4], -r5, ror #16 │ │ │ │ + strmi pc, [r4], -sp, lsl #18 │ │ │ │ ldrbtmi r4, [r8], #-2054 @ 0xfffff7fa │ │ │ │ - blx fee5f8f6 <__bss_end__@@Base+0xfedb8cbe> │ │ │ │ + stc2l 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ - andeq r6, r3, r4, ror #14 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq fp, r3, r2, lsr r1 │ │ │ │ - andeq r8, r2, r8, ror #30 │ │ │ │ + ldrdeq r6, [r3], -ip │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq fp, r3, r2, lsl r1 │ │ │ │ + andeq r9, r2, r4, lsr #3 │ │ │ │ @ instruction: 0xfffffe23 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [ip, #128] @ 0x80 │ │ │ │ andcs fp, r0, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0x4770609a │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ ldrbtmi r4, [sl], #-2590 @ 0xfffff5e2 │ │ │ │ ldrdcc pc, [ip, #128] @ 0x80 │ │ │ │ ldmvs r8, {r0, r1, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ ldmdami ip, {r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrsbtgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ - blvs 61cfec <__bss_end__@@Base+0x5763b4> │ │ │ │ + blvs 61cf74 <__bss_end__@@Base+0x5763d4> │ │ │ │ ldmdapl r2, {r2, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ - blpl dcfe8 <__bss_end__@@Base+0x363b0> │ │ │ │ - blvc 5cfc4 <__bss_start@@Base+0x1f24> │ │ │ │ + blpl dcf70 <__bss_end__@@Base+0x363d0> │ │ │ │ + blvc 5cf4c <__bss_start@@Base+0x1f44> │ │ │ │ mrc 8, 5, r6, cr4, cr10, {6} │ │ │ │ vsub.f64 d5, d23, d7 │ │ │ │ vmov.f64 d22, #22 @ 0x40b00000 5.5 │ │ │ │ vstr s30, [ip, #64] @ 0x40 │ │ │ │ svclt 0x00c86b02 │ │ │ │ ldrmi r0, [r1], #-73 @ 0xffffffb7 │ │ │ │ svclt 0x00d829c7 │ │ │ │ ldcle 1, cr2, [r0], {200} @ 0xc8 │ │ │ │ - blvs 5d47c <__bss_start@@Base+0x23dc> │ │ │ │ - blpl 15d46c <__bss_end__@@Base+0xb6834> │ │ │ │ + blvs 5d404 <__bss_start@@Base+0x23fc> │ │ │ │ + blpl 15d3f4 <__bss_end__@@Base+0xb6854> │ │ │ │ sbcsvs r2, r9, r0, lsl #4 │ │ │ │ - blvs 1dd288 <__bss_end__@@Base+0x136650> │ │ │ │ - blvc 19d28c <__bss_end__@@Base+0xf6654> │ │ │ │ + blvs 1dd210 <__bss_end__@@Base+0x136670> │ │ │ │ + blvc 19d214 <__bss_end__@@Base+0xf6674> │ │ │ │ addsvs r6, sl, #-2147483642 @ 0x80000006 │ │ │ │ - blvs 1dcfc4 <__bss_end__@@Base+0x13638c> │ │ │ │ - blvc 25cfc8 <__bss_end__@@Base+0x1b6390> │ │ │ │ + blvs 1dcf4c <__bss_end__@@Base+0x1363ac> │ │ │ │ + blvc 25cf50 <__bss_end__@@Base+0x1b63b0> │ │ │ │ vaba.s8 q10, q0, q8 │ │ │ │ addsmi r2, r1, #268435457 @ 0x10000001 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - andeq r6, r3, r6, lsr #13 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - muleq r3, r8, r0 │ │ │ │ + andeq r6, r3, lr, lsl r7 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq fp, r3, r8, ror r0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ ldrbtmi r4, [sl], #-2583 @ 0xfffff5e9 │ │ │ │ ldrdcc pc, [ip, #128] @ 0x80 │ │ │ │ ldmvs r8, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldmdami r5, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ - blvc 45d078 <__bss_end__@@Base+0x3b6440> │ │ │ │ + blvc 45d000 <__bss_end__@@Base+0x3b6460> │ │ │ │ ldmdapl r2, {r2, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ - blpl 15d074 <__bss_end__@@Base+0xb643c> │ │ │ │ - blvs 5d050 <__bss_start@@Base+0x1fb0> │ │ │ │ + blpl 15cffc <__bss_end__@@Base+0xb645c> │ │ │ │ + blvs 5cfd8 <__bss_start@@Base+0x1fd0> │ │ │ │ @ instruction: 0xeeb46ada │ │ │ │ vsub.f64 d5, d22, d6 │ │ │ │ vmov.f64 d23, #23 @ 0x40b80000 5.750 │ │ │ │ vstr s30, [ip, #64] @ 0x40 │ │ │ │ svclt 0x00c87b04 │ │ │ │ stmne r9, {r0, r3, r6} │ │ │ │ @ instruction: 0xf511d506 │ │ │ │ @@ -30979,591 +30974,591 @@ │ │ │ │ @ instruction: 0x477062d9 │ │ │ │ @ instruction: 0x71b4f5a1 │ │ │ │ svcvc 0x00b4f5b1 │ │ │ │ udf #32170 @ 0x7daa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - andeq r6, r3, sl, lsl r6 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq fp, r3, ip │ │ │ │ + muleq r3, r2, r6 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq sl, r3, ip, ror #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 25cf10 <__bss_end__@@Base+0x1b62d8> │ │ │ │ + blhi 25ce98 <__bss_end__@@Base+0x1b62f8> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ addslt r4, sl, sp, lsl #21 │ │ │ │ ldrbtmi r4, [sl], #-2957 @ 0xfffff473 │ │ │ │ ldrbtmi r4, [lr], #-3725 @ 0xfffff173 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ smlabtlt sp, ip, r1, r5 │ │ │ │ ldmdblt fp!, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ - blmi fe1744a8 <__bss_end__@@Base+0xfe0cd870> │ │ │ │ + blmi fe174430 <__bss_end__@@Base+0xfe0cd890> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 67bafc <__bss_end__@@Base+0x5d4ec4> │ │ │ │ + blls 67ba84 <__bss_end__@@Base+0x5d4ee4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrshlt r8, [sl], -r7 │ │ │ │ - blhi 25cd98 <__bss_end__@@Base+0x1b6160> │ │ │ │ + blhi 25cd20 <__bss_end__@@Base+0x1b6180> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strmi r4, [r4], -r0, lsl #23 │ │ │ │ - blvs 1dd104 <__bss_end__@@Base+0x1364cc> │ │ │ │ + blvs 1dd08c <__bss_end__@@Base+0x1364ec> │ │ │ │ ldmpl r7!, {r6, r7, fp, sp, lr}^ │ │ │ │ - blvc 5d114 <__bss_start@@Base+0x2074> │ │ │ │ - blvs ff21d58c <__bss_end__@@Base+0xff176954> │ │ │ │ - blx 45d684 <__bss_end__@@Base+0x3b6a4c> │ │ │ │ + blvc 5d09c <__bss_start@@Base+0x2094> │ │ │ │ + blvs ff21d514 <__bss_end__@@Base+0xff176974> │ │ │ │ + blx 45d60c <__bss_end__@@Base+0x3b6a6c> │ │ │ │ addhi pc, sl, r0, asr #6 │ │ │ │ @ instruction: 0xf1046a63 │ │ │ │ ldrtmi r0, [r9], -r4, lsr #15 │ │ │ │ - blls 1c9d14c <__bss_end__@@Base+0x1bf6514> │ │ │ │ + blls 1c9d0d4 <__bss_end__@@Base+0x1bf6534> │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - blmi 1da00d0 <__bss_end__@@Base+0x1cf9498> │ │ │ │ + blmi 1da0078 <__bss_end__@@Base+0x1cf94d8> │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x466e58f3 │ │ │ │ @ instruction: 0xf7e4881a │ │ │ │ - @ instruction: 0xf9b4f845 │ │ │ │ + @ instruction: 0xf9b4f84d │ │ │ │ @ instruction: 0xf9b420a4 │ │ │ │ cdp 0, 0, cr3, cr7, cr8, {5} │ │ │ │ @ instruction: 0xeeb32a90 │ │ │ │ @ instruction: 0xf9b45b04 │ │ │ │ - bne fe6e5d98 <__bss_end__@@Base+0xfe63f160> │ │ │ │ - bcc 45d320 <__bss_end__@@Base+0x3b66e8> │ │ │ │ - blge ffa1d5e8 <__bss_end__@@Base+0xff9769b0> │ │ │ │ - blvs 15d5cc <__bss_end__@@Base+0xb6994> │ │ │ │ - blvc ff21d5f0 <__bss_end__@@Base+0xff1769b8> │ │ │ │ - bne 45d334 <__bss_end__@@Base+0x3b66fc> │ │ │ │ + bne fe6e5d20 <__bss_end__@@Base+0xfe63f180> │ │ │ │ + bcc 45d2a8 <__bss_end__@@Base+0x3b6708> │ │ │ │ + blge ffa1d570 <__bss_end__@@Base+0xff9769d0> │ │ │ │ + blvs 15d554 <__bss_end__@@Base+0xb69b4> │ │ │ │ + blvc ff21d578 <__bss_end__@@Base+0xff1769d8> │ │ │ │ + bne 45d2bc <__bss_end__@@Base+0x3b671c> │ │ │ │ strtmi r4, [r0], -r7, ror #22 │ │ │ │ - blhi ff25d5fc <__bss_end__@@Base+0xff1b69c4> │ │ │ │ + blhi ff25d584 <__bss_end__@@Base+0xff1b69e4> │ │ │ │ stmdbmi r7!, {r1, r2, r5, r6, r9, fp, lr}^ │ │ │ │ mcr 4, 4, r4, cr7, cr11, {3} │ │ │ │ ldrbtmi fp, [sl], #-2821 @ 0xfffff4fb │ │ │ │ mcr 4, 1, r4, cr11, cr9, {3} │ │ │ │ vadd.f64 d9, d10, d9 │ │ │ │ vmov.f64 d10, #11 @ 0x40580000 3.375 │ │ │ │ vnmul.f64 d2, d9, d11 │ │ │ │ vmov.f64 d9, #6 @ 0x40300000 2.750 │ │ │ │ vsub.f64 d0, d8, d10 │ │ │ │ vmov.f64 d8, #9 @ 0x40480000 3.125 │ │ │ │ @ instruction: 0xf7ff1b48 │ │ │ │ ldmdbmi sp, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blhi 25d434 <__bss_end__@@Base+0x1b67fc> │ │ │ │ + blhi 25d3bc <__bss_end__@@Base+0x1b681c> │ │ │ │ ldrbtmi r6, [r9], #-2282 @ 0xfffff716 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - blmi 16dd0ac <__bss_end__@@Base+0x1636474> │ │ │ │ + blmi 16dd05c <__bss_end__@@Base+0x16364bc> │ │ │ │ @ instruction: 0xeeb0495a │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ ldrbtmi r0, [r9], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0x4632447b │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bvs feaa137c <__bss_end__@@Base+0xfe9fa744> │ │ │ │ - blhi 25d460 <__bss_end__@@Base+0x1b6828> │ │ │ │ + bvs feaa1304 <__bss_end__@@Base+0xfe9fa764> │ │ │ │ + blhi 25d3e8 <__bss_end__@@Base+0x1b6848> │ │ │ │ subsle r2, r4, r0, lsl #18 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - svcmi 0x0051eb92 │ │ │ │ - blcs 131d64c <__bss_end__@@Base+0x1276a14> │ │ │ │ + svcmi 0x0051ebaa │ │ │ │ + blcs 131d5d4 <__bss_end__@@Base+0x1276a34> │ │ │ │ @ instruction: 0xeeb04950 │ │ │ │ - ldrbtmi r1, [pc], #-2888 @ 21b94 │ │ │ │ - bleq 12dd658 <__bss_end__@@Base+0x1236a20> │ │ │ │ + ldrbtmi r1, [pc], #-2888 @ 21b1c │ │ │ │ + bleq 12dd5e0 <__bss_end__@@Base+0x1236a40> │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ cdp 8, 3, cr6, cr9, cr11, {5} │ │ │ │ cmnlt fp, #8, 22 @ 0x2000 │ │ │ │ - blcs 3c05c │ │ │ │ - bvs feb15cdc <__bss_end__@@Base+0xfea6f0a4> │ │ │ │ + blcs 3bfe4 │ │ │ │ + bvs feb15c64 <__bss_end__@@Base+0xfea6f0c4> │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ - bmi 11f48d4 <__bss_end__@@Base+0x114dc9c> │ │ │ │ + bmi 11f485c <__bss_end__@@Base+0x114dcbc> │ │ │ │ ldrbtmi r4, [fp], #-2375 @ 0xfffff6b9 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ - blcs 131d688 <__bss_end__@@Base+0x1276a50> │ │ │ │ - blne 129d68c <__bss_end__@@Base+0x11f6a54> │ │ │ │ - bleq 12dd690 <__bss_end__@@Base+0x1236a58> │ │ │ │ + blcs 131d610 <__bss_end__@@Base+0x1276a70> │ │ │ │ + blne 129d614 <__bss_end__@@Base+0x11f6a74> │ │ │ │ + bleq 12dd618 <__bss_end__@@Base+0x1236a78> │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ smmls r7, r1, sp, pc @ │ │ │ │ - blvs 5d6b8 <__bss_start@@Base+0x2618> │ │ │ │ + blvs 5d640 <__bss_start@@Base+0x2638> │ │ │ │ cdp 8, 3, cr6, cr7, cr9, {7} │ │ │ │ vstr d7, [r5, #24] │ │ │ │ @ instruction: 0xf0197b06 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs fp!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ mlasle fp, r8, r2, r4 │ │ │ │ - blvc 5d254 <__bss_start@@Base+0x21b4> │ │ │ │ - blvs 15d6c4 <__bss_end__@@Base+0xb6a8c> │ │ │ │ + blvc 5d1dc <__bss_start@@Base+0x21d4> │ │ │ │ + blvs 15d64c <__bss_end__@@Base+0xb6aac> │ │ │ │ @ instruction: 0x61282300 │ │ │ │ cdp 2, 3, cr6, cr7, cr11, {5} │ │ │ │ vstr d7, [r5, #24] │ │ │ │ ldrb r7, [fp, -r8, lsl #22] │ │ │ │ @ instruction: 0xeeb04a34 │ │ │ │ ldmdbmi r4!, {r0, r1, r3, r6, r8, r9, fp, sp} │ │ │ │ - blne 129d6d8 <__bss_end__@@Base+0x11f6aa0> │ │ │ │ - bleq 12dd6dc <__bss_end__@@Base+0x1236aa4> │ │ │ │ + blne 129d660 <__bss_end__@@Base+0x11f6ac0> │ │ │ │ + bleq 12dd664 <__bss_end__@@Base+0x1236ac4> │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ @ instruction: 0x4620463b │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ - blmi c1bb2c <__bss_end__@@Base+0xb74ef4> │ │ │ │ + blmi c1bab4 <__bss_end__@@Base+0xb74f14> │ │ │ │ ldm r3, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls r0, r0, r3 │ │ │ │ andne pc, r4, sp, lsl #17 │ │ │ │ - blmi b5bad0 <__bss_end__@@Base+0xab4e98> │ │ │ │ + blmi b5ba58 <__bss_end__@@Base+0xab4eb8> │ │ │ │ pushmi {r2, r3, r5, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xe7bd4479 │ │ │ │ - bmi b348f8 <__bss_end__@@Base+0xa8dcc0> │ │ │ │ + bmi b34880 <__bss_end__@@Base+0xa8dce0> │ │ │ │ ldrbtmi r4, [fp], #-2348 @ 0xfffff6d4 │ │ │ │ ldrbtmi r4, [r9], #-1146 @ 0xfffffb86 │ │ │ │ ldc 7, cr14, [r7, #728] @ 0x2d8 │ │ │ │ vmov.f64 d7, #32 @ 0x41000000 8.0 │ │ │ │ @ instruction: 0x61286b04 │ │ │ │ cdp 2, 3, cr6, cr7, cr8, {5} │ │ │ │ vstr d7, [r5, #24] │ │ │ │ str r7, [fp, -r8, lsl #22]! │ │ │ │ - blcs 3c71c │ │ │ │ + blcs 3c6a4 │ │ │ │ svcge 0x0028f47f │ │ │ │ - blvs 25d2cc <__bss_end__@@Base+0x1b6694> │ │ │ │ - blvc 5d2d8 <__bss_start@@Base+0x2238> │ │ │ │ - blvs ff21d750 <__bss_end__@@Base+0xff176b18> │ │ │ │ - blx 45d848 <__bss_end__@@Base+0x3b6c10> │ │ │ │ + blvs 25d254 <__bss_end__@@Base+0x1b66b4> │ │ │ │ + blvc 5d260 <__bss_start@@Base+0x2258> │ │ │ │ + blvs ff21d6d8 <__bss_end__@@Base+0xff176b38> │ │ │ │ + blx 45d7d0 <__bss_end__@@Base+0x3b6c30> │ │ │ │ andcc fp, lr, r4, asr #30 │ │ │ │ ldr r6, [fp, -r8, lsr #5] │ │ │ │ - bl fe5dfc14 <__bss_end__@@Base+0xfe538fdc> │ │ │ │ + bl febdfb9c <__bss_end__@@Base+0xfeb38ffc> │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ - muleq r3, r6, r5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r3, r2, r5 │ │ │ │ - andeq r6, r3, r4, ror r5 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r6, r3, lr, lsl #12 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r9, r2, r4, lsr #2 │ │ │ │ - andeq r8, r2, r6, ror #26 │ │ │ │ - andeq r8, r2, r8, ror #26 │ │ │ │ - andeq r9, r2, lr, ror #2 │ │ │ │ - andeq r8, r2, ip, lsr #26 │ │ │ │ - andeq r8, r2, r2, lsr sp │ │ │ │ - strheq r9, [r2], -r2 │ │ │ │ - andeq r8, r2, sl, lsl #26 │ │ │ │ - andeq r9, r2, r6, lsl #1 │ │ │ │ - strdeq r8, [r2], -ip │ │ │ │ - andeq r8, r2, lr, ror #25 │ │ │ │ - muleq r2, r0, ip │ │ │ │ - muleq r2, r2, ip │ │ │ │ - andeq r8, r2, r4, ror ip │ │ │ │ - andeq r9, r2, r4 │ │ │ │ - andeq r7, r2, r6, lsr #27 │ │ │ │ - andeq r8, r2, ip, ror #24 │ │ │ │ - strdeq r8, [r2], -r6 │ │ │ │ - andeq r8, r2, r4, ror #24 │ │ │ │ - andeq r8, r2, lr, asr ip │ │ │ │ + andeq r6, r3, sl, lsl #12 │ │ │ │ + andeq r6, r3, ip, ror #11 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq r0, r0, r8, asr #5 │ │ │ │ + andeq r9, r2, r0, ror #6 │ │ │ │ + andeq r8, r2, r2, lsr #31 │ │ │ │ + andeq r8, r2, r4, lsr #31 │ │ │ │ + andeq r9, r2, sl, lsr #7 │ │ │ │ + andeq r8, r2, r8, ror #30 │ │ │ │ + andeq r8, r2, lr, ror #30 │ │ │ │ + andeq r9, r2, lr, ror #5 │ │ │ │ + andeq r8, r2, r6, asr #30 │ │ │ │ + andeq r9, r2, r2, asr #5 │ │ │ │ + andeq r8, r2, r8, lsr pc │ │ │ │ + andeq r8, r2, sl, lsr #30 │ │ │ │ + andeq r8, r2, ip, asr #29 │ │ │ │ + andeq r8, r2, lr, asr #29 │ │ │ │ + @ instruction: 0x00028eb0 │ │ │ │ + andeq r9, r2, r0, asr #4 │ │ │ │ + muleq r2, lr, sp │ │ │ │ + andeq r8, r2, r8, lsr #29 │ │ │ │ + andeq r9, r2, r2, lsr r2 │ │ │ │ + andeq r8, r2, r0, lsr #29 │ │ │ │ + muleq r2, sl, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 2dd1c4 <__bss_end__@@Base+0x23658c> │ │ │ │ + blhi 2dd14c <__bss_end__@@Base+0x2365ac> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0000f8cc │ │ │ │ ldrdlt r4, [sp], sl @ │ │ │ │ ldrbtmi r4, [sl], #-3034 @ 0xfffff426 │ │ │ │ msrhi SPSR_f, #14614528 @ 0xdf0000 │ │ │ │ ldmpl r3, {r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ ldrdvs pc, [ip, #131] @ 0x83 │ │ │ │ ldmvs r3!, {r1, r2, r3, r8, ip, sp, pc} │ │ │ │ - bmi ff55032c <__bss_end__@@Base+0xff4a96f4> │ │ │ │ + bmi ff5502b4 <__bss_end__@@Base+0xff4a9714> │ │ │ │ ldrbtmi r4, [sl], #-3025 @ 0xfffff42f │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi SPSR_fs, r0, asr #32 │ │ │ │ ldc 0, cr11, [sp], #180 @ 0xb4 │ │ │ │ pop {r1, r3, r8, r9, fp, pc} │ │ │ │ - bvs 1105d20 <__bss_end__@@Base+0x105f0e8> │ │ │ │ + bvs 1105ca8 <__bss_end__@@Base+0x105f108> │ │ │ │ strteq pc, [ip], #256 @ 0x100 │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ - bllt 5d844 <__bss_start@@Base+0x27a4> │ │ │ │ - blhi fed1d3ec <__bss_end__@@Base+0xfec767b4> │ │ │ │ + bllt 5d7cc <__bss_start@@Base+0x27c4> │ │ │ │ + blhi fed1d374 <__bss_end__@@Base+0xfec767d4> │ │ │ │ mrc 8, 5, r6, cr0, cr15, {2} │ │ │ │ ldrtmi r9, [r8], -fp, asr #22 │ │ │ │ - @ instruction: 0xf82cf7e3 │ │ │ │ + @ instruction: 0xf834f7e3 │ │ │ │ strtmi r4, [r1], -r5, asr #23 │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ ldmdahi sl, {r0, r1, ip, sp} │ │ │ │ - cdp2 7, 15, cr15, cr4, cr3, {7} │ │ │ │ + cdp2 7, 15, cr15, cr12, cr3, {7} │ │ │ │ @ instruction: 0xf9b54bc2 │ │ │ │ stmiavs r8!, {r2, r3, r5, r7, ip, sp, pc}^ │ │ │ │ strhtmi pc, [lr], r5 @ │ │ │ │ andls pc, r3, r8, asr r8 @ │ │ │ │ ldrhtcc pc, [r0], r5 @ │ │ │ │ movweq lr, #48035 @ 0xbba3 │ │ │ │ - bcc fe45d5c4 <__bss_end__@@Base+0xfe3b698c> │ │ │ │ + bcc fe45d54c <__bss_end__@@Base+0xfe3b69ac> │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @ instruction: 0xa000f8b9 │ │ │ │ - blge ffa1d894 <__bss_end__@@Base+0xff976c5c> │ │ │ │ + blge ffa1d81c <__bss_end__@@Base+0xff976c7c> │ │ │ │ ldrdcs pc, [ip], r3 @ │ │ │ │ - blls 31d5e4 <__bss_end__@@Base+0x2769ac> │ │ │ │ - blhi 25d668 <__bss_end__@@Base+0x1b6a30> │ │ │ │ - blvc ff29d9b8 <__bss_end__@@Base+0xff1f6d80> │ │ │ │ - bcc fe45d624 <__bss_end__@@Base+0xfe3b69ec> │ │ │ │ + blls 31d56c <__bss_end__@@Base+0x2769cc> │ │ │ │ + blhi 25d5f0 <__bss_end__@@Base+0x1b6a50> │ │ │ │ + blvc ff29d940 <__bss_end__@@Base+0xff1f6da0> │ │ │ │ + bcc fe45d5ac <__bss_end__@@Base+0xfe3b6a0c> │ │ │ │ tsteq fp, r3, lsl #22 │ │ │ │ cdp 4, 0, cr4, cr9, cr3, {1} │ │ │ │ vmov s19, r1 │ │ │ │ - bcs 30618 │ │ │ │ + bcs 305a0 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blmi fe69d45c <__bss_end__@@Base+0xfe5f6824> │ │ │ │ - blvs 131d8a4 <__bss_end__@@Base+0x1276c6c> │ │ │ │ - blvc fe69d464 <__bss_end__@@Base+0xfe5f682c> │ │ │ │ - blpl fe6dd468 <__bss_end__@@Base+0xfe636830> │ │ │ │ - blvs 15d618 <__bss_end__@@Base+0xb69e0> │ │ │ │ + blmi fe69d3e4 <__bss_end__@@Base+0xfe5f6844> │ │ │ │ + blvs 131d82c <__bss_end__@@Base+0x1276c8c> │ │ │ │ + blvc fe69d3ec <__bss_end__@@Base+0xfe5f684c> │ │ │ │ + blpl fe6dd3f0 <__bss_end__@@Base+0xfe636850> │ │ │ │ + blvs 15d5a0 <__bss_end__@@Base+0xb6a00> │ │ │ │ vmul.f64 d4, d26, d26 │ │ │ │ vldr d7, [r0, #28] │ │ │ │ vmov.16 d10[1], ip │ │ │ │ - bvs 1a50a14 <__bss_end__@@Base+0x19a9ddc> │ │ │ │ + bvs 1a5099c <__bss_end__@@Base+0x19a9dfc> │ │ │ │ mrc 4, 5, r4, cr13, cr11, {3} │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vnmla.f64 d6, d23, d6 │ │ │ │ @ instruction: 0xeebd2a10 │ │ │ │ vnmla.f64 d11, d22, d11 │ │ │ │ strtmi r1, [r2], #-2704 @ 0xfffff570 │ │ │ │ strcs r4, [r2], #-1113 @ 0xfffffba7 │ │ │ │ - blt 9d454 <__bss_start@@Base+0x423b4> │ │ │ │ + blt 9d3dc <__bss_start@@Base+0x423d4> │ │ │ │ stcge 4, cr9, [sl], {-0} │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf848f7e8 │ │ │ │ + @ instruction: 0xffe8f7e7 │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ - tstpcs r3, r1, asr #30 @ p-variant is OBSOLETE │ │ │ │ - bleq 135d8fc <__bss_end__@@Base+0x12b6cc4> │ │ │ │ + tstpcs r3, r1, ror pc @ p-variant is OBSOLETE │ │ │ │ + bleq 135d884 <__bss_end__@@Base+0x12b6ce4> │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ - cdp 8, 11, cr15, cr0, cr1, {5} │ │ │ │ + mrc 8, 5, APSR_nzcv, cr0, cr6, {7} │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ strtmi r0, [r0], -r8, asr #22 │ │ │ │ - bllt fe11d4cc <__bss_end__@@Base+0xfe076894> │ │ │ │ - @ instruction: 0xf998f7e9 │ │ │ │ - blge ffa9d938 <__bss_end__@@Base+0xff9f6d00> │ │ │ │ - blls ff29d93c <__bss_end__@@Base+0xff1f6d04> │ │ │ │ - blcs 5d95c <__bss_start@@Base+0x28bc> │ │ │ │ + bllt fe11d454 <__bss_end__@@Base+0xfe0768b4> │ │ │ │ + blx 15dfd80 <__bss_end__@@Base+0x15391e0> │ │ │ │ + blge ffa9d8c0 <__bss_end__@@Base+0xff9f6d20> │ │ │ │ + blls ff29d8c4 <__bss_end__@@Base+0xff1f6d24> │ │ │ │ + blcs 5d8e4 <__bss_start@@Base+0x28dc> │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ vmov.f64 d0, d10 │ │ │ │ @ instruction: 0xf7e91b49 │ │ │ │ - @ instruction: 0xf024f9e9 │ │ │ │ + @ instruction: 0xf024faa3 │ │ │ │ @ instruction: 0xf8b9f965 │ │ │ │ ldrtmi r3, [sl], -r0 │ │ │ │ @ instruction: 0xf0234621 │ │ │ │ strtmi pc, [r0], -r5, lsr #31 │ │ │ │ - @ instruction: 0xff18f7e8 │ │ │ │ - blvc 1e1d504 <__bss_end__@@Base+0x1d768cc> │ │ │ │ + @ instruction: 0xff48f7e8 │ │ │ │ + blvc 1e1d48c <__bss_end__@@Base+0x1d768ec> │ │ │ │ cdp 6, 8, cr4, cr8, cr0, {1} │ │ │ │ vmov.f64 d2, #7 @ 0x40380000 2.875 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ @ instruction: 0xf7e90b42 │ │ │ │ - mrc 9, 5, APSR_nzcv, cr0, cr5, {3} │ │ │ │ + mrc 10, 5, APSR_nzcv, cr0, cr3, {1} │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vcvt.u16.f64 d0, d0, #-4 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ - @ instruction: 0xf9caf7e9 │ │ │ │ - blx 195df40 <__bss_end__@@Base+0x18b7308> │ │ │ │ + blx fe15fdd8 <__bss_end__@@Base+0xfe0b9238> │ │ │ │ + blx 195dec8 <__bss_end__@@Base+0x18b7328> │ │ │ │ @ instruction: 0x3000f8b9 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xff86f023 │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ - mrc 14, 5, APSR_nzcv, cr5, cr9, {7} │ │ │ │ - vldr d2, [pc] @ 21ec8 │ │ │ │ + cdp 15, 11, cr15, cr5, cr9, {1} │ │ │ │ + vldr d2, [pc] @ 21e50 │ │ │ │ strtmi r1, [r0], -r9, ror #22 │ │ │ │ - blcs dd770 <__bss_end__@@Base+0x36b38> │ │ │ │ - blne 9d774 <__bss_start@@Base+0x426d4> │ │ │ │ - bleq 10dd998 <__bss_end__@@Base+0x1036d60> │ │ │ │ - @ instruction: 0xf954f7e9 │ │ │ │ - blne 129d9a0 <__bss_end__@@Base+0x11f6d68> │ │ │ │ - blcs 5d9e0 <__bss_start@@Base+0x2940> │ │ │ │ - bleq 12dd9a8 <__bss_end__@@Base+0x1236d70> │ │ │ │ + blcs dd6f8 <__bss_end__@@Base+0x36b58> │ │ │ │ + blne 9d6fc <__bss_start@@Base+0x426f4> │ │ │ │ + bleq 10dd920 <__bss_end__@@Base+0x1036d80> │ │ │ │ + blx 4dfe08 <__bss_end__@@Base+0x439268> │ │ │ │ + blne 129d928 <__bss_end__@@Base+0x11f6d88> │ │ │ │ + blcs 5d968 <__bss_start@@Base+0x2960> │ │ │ │ + bleq 12dd930 <__bss_end__@@Base+0x1236d90> │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ - @ instruction: 0xf024f9a9 │ │ │ │ + @ instruction: 0xf024fa63 │ │ │ │ @ instruction: 0xf8b9fad3 │ │ │ │ ldrtmi r3, [sl], -r0 │ │ │ │ @ instruction: 0xf0234621 │ │ │ │ strtmi pc, [r0], -r5, ror #30 │ │ │ │ - cdp2 7, 13, cr15, cr8, cr8, {7} │ │ │ │ - bvc 31d660 <__bss_end__@@Base+0x276a28> │ │ │ │ - blpl 16dd588 <__bss_end__@@Base+0x1636950> │ │ │ │ - ldc 1, cr2, [pc, #12] @ 21f1c │ │ │ │ + @ instruction: 0xff08f7e8 │ │ │ │ + bvc 31d5e8 <__bss_end__@@Base+0x276a48> │ │ │ │ + blpl 16dd510 <__bss_end__@@Base+0x1636970> │ │ │ │ + ldc 1, cr2, [pc, #12] @ 21ea4 │ │ │ │ @ instruction: 0x46206b5b │ │ │ │ - blvc ffa1d9f8 <__bss_end__@@Base+0xff976dc0> │ │ │ │ - blvc 19d7b8 <__bss_end__@@Base+0xf6b80> │ │ │ │ - bleq 1dd93c <__bss_end__@@Base+0x136d04> │ │ │ │ - bleq 135d7e4 <__bss_end__@@Base+0x12b6bac> │ │ │ │ - @ instruction: 0xf82cf7e9 │ │ │ │ - blcs 125d9ec <__bss_end__@@Base+0x11b6db4> │ │ │ │ - blne 125d9f0 <__bss_end__@@Base+0x11b6db8> │ │ │ │ - bleq 125d9f4 <__bss_end__@@Base+0x11b6dbc> │ │ │ │ + blvc ffa1d980 <__bss_end__@@Base+0xff976de0> │ │ │ │ + blvc 19d740 <__bss_end__@@Base+0xf6ba0> │ │ │ │ + bleq 1dd8c4 <__bss_end__@@Base+0x136d24> │ │ │ │ + bleq 135d76c <__bss_end__@@Base+0x12b6bcc> │ │ │ │ + @ instruction: 0xf881f7e9 │ │ │ │ + blcs 125d974 <__bss_end__@@Base+0x11b6dd4> │ │ │ │ + blne 125d978 <__bss_end__@@Base+0x11b6dd8> │ │ │ │ + bleq 125d97c <__bss_end__@@Base+0x11b6ddc> │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ - @ instruction: 0xeeb0f925 │ │ │ │ + @ instruction: 0xeeb0f9e3 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vcvt.u16.f64 d0, d0, #-4 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ - @ instruction: 0xf97af7e9 │ │ │ │ + blx d5fe78 <__bss_end__@@Base+0xcb92d8> │ │ │ │ ldc2 0, cr15, [r4], {36} @ 0x24 │ │ │ │ @ instruction: 0x463a4b53 │ │ │ │ @ instruction: 0xf8584621 │ │ │ │ ldmdahi fp, {r0, r1, ip, sp} │ │ │ │ @ instruction: 0xff34f023 │ │ │ │ @ instruction: 0xb1a86930 │ │ │ │ cdpge 8, 0, cr6, cr4, cr9, {7} │ │ │ │ @ instruction: 0x46323030 │ │ │ │ @ instruction: 0x71acf501 │ │ │ │ - @ instruction: 0xf97af7e9 │ │ │ │ + blx 13dfea0 <__bss_end__@@Base+0x1339300> │ │ │ │ ldrtmi r6, [r2], -r9, ror #17 │ │ │ │ cmpcc r8, r0, lsr r6 │ │ │ │ - @ instruction: 0xf9b2f7e9 │ │ │ │ - blne 15d5f8 <__bss_end__@@Base+0xb69c0> │ │ │ │ - bleq 1dd5fc <__bss_end__@@Base+0x1369c4> │ │ │ │ - b d5ff10 <__bss_end__@@Base+0xcb92d8> │ │ │ │ - bllt 105da50 <__bss_end__@@Base+0xfb6e18> │ │ │ │ - @ instruction: 0xf7e84620 │ │ │ │ - smlabbcs r3, pc, lr, pc @ │ │ │ │ - bleq 131da5c <__bss_end__@@Base+0x1276e24> │ │ │ │ + blx ff1dfeac <__bss_end__@@Base+0xff13930c> │ │ │ │ + blne 15d580 <__bss_end__@@Base+0xb69e0> │ │ │ │ + bleq 1dd584 <__bss_end__@@Base+0x1369e4> │ │ │ │ + b 115fe98 <__bss_end__@@Base+0x10b92f8> │ │ │ │ + bllt 105d9d8 <__bss_end__@@Base+0xfb6e38> │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ - ldc 15, cr15, [pc, #956] @ 22360 │ │ │ │ + @ instruction: 0x2103febf │ │ │ │ + bleq 131d9e4 <__bss_end__@@Base+0x1276e44> │ │ │ │ + @ instruction: 0xf7e94620 │ │ │ │ + ldc 8, cr15, [pc, #272] @ 2203c │ │ │ │ @ instruction: 0x46202b30 │ │ │ │ - blcs dd84c <__bss_end__@@Base+0x36c14> │ │ │ │ - blne 10dda70 <__bss_end__@@Base+0x1036e38> │ │ │ │ - bleq 10dda74 <__bss_end__@@Base+0x1036e3c> │ │ │ │ - @ instruction: 0xf8e6f7e9 │ │ │ │ - blne 129da7c <__bss_end__@@Base+0x11f6e44> │ │ │ │ - bleq 12dda80 <__bss_end__@@Base+0x1236e48> │ │ │ │ + blcs dd7d4 <__bss_end__@@Base+0x36c34> │ │ │ │ + blne 10dd9f8 <__bss_end__@@Base+0x1036e58> │ │ │ │ + bleq 10dd9fc <__bss_end__@@Base+0x1036e5c> │ │ │ │ + @ instruction: 0xf9a4f7e9 │ │ │ │ + blne 129da04 <__bss_end__@@Base+0x11f6e64> │ │ │ │ + bleq 12dda08 <__bss_end__@@Base+0x1236e68> │ │ │ │ cdp 6, 11, cr4, cr15, cr0, {1} │ │ │ │ @ instruction: 0xf7e92b00 │ │ │ │ - @ instruction: 0xf024f93b │ │ │ │ + @ instruction: 0xf024f9f5 │ │ │ │ @ instruction: 0xf8b9fb27 │ │ │ │ ldrtmi r3, [sl], -r0 │ │ │ │ @ instruction: 0xf0234621 │ │ │ │ @ instruction: 0xe6b0fef7 │ │ │ │ @ instruction: 0xf816f01e │ │ │ │ - blmi 65d660 <__bss_end__@@Base+0x5b6a28> │ │ │ │ - blvs 131daa8 <__bss_end__@@Base+0x1276e70> │ │ │ │ - blvc 65d668 <__bss_end__@@Base+0x5b6a30> │ │ │ │ - blpl 69d66c <__bss_end__@@Base+0x5f6a34> │ │ │ │ - blgt 105dab4 <__bss_end__@@Base+0xfb6e7c> │ │ │ │ - blvs 15d820 <__bss_end__@@Base+0xb6be8> │ │ │ │ + blmi 65d5e8 <__bss_end__@@Base+0x5b6a48> │ │ │ │ + blvs 131da30 <__bss_end__@@Base+0x1276e90> │ │ │ │ + blvc 65d5f0 <__bss_end__@@Base+0x5b6a50> │ │ │ │ + blpl 69d5f4 <__bss_end__@@Base+0x5f6a54> │ │ │ │ + blgt 105da3c <__bss_end__@@Base+0xfb6e9c> │ │ │ │ + blvs 15d7a8 <__bss_end__@@Base+0xb6c08> │ │ │ │ cdp 8, 2, cr6, cr10, cr11, {7} │ │ │ │ - bvs 1a40c1c <__bss_end__@@Base+0x1999fe4> │ │ │ │ - bllt 19d82c <__bss_end__@@Base+0xf6bf4> │ │ │ │ + bvs 1a40ba4 <__bss_end__@@Base+0x199a004> │ │ │ │ + bllt 19d7b4 <__bss_end__@@Base+0xf6c14> │ │ │ │ orrpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ - blvc ff21db00 <__bss_end__@@Base+0xff176ec8> │ │ │ │ + blvc ff21da88 <__bss_end__@@Base+0xff176ee8> │ │ │ │ ldrdcc pc, [ip], r3 @ │ │ │ │ - blvs ff1ddc08 <__bss_end__@@Base+0xff136fd0> │ │ │ │ - bcs 45d874 <__bss_end__@@Base+0x3b6c3c> │ │ │ │ - bllt ff31db10 <__bss_end__@@Base+0xff276ed8> │ │ │ │ - bne fe45d878 <__bss_end__@@Base+0xfe3b6c40> │ │ │ │ + blvs ff1ddb90 <__bss_end__@@Base+0xff136ff0> │ │ │ │ + bcs 45d7fc <__bss_end__@@Base+0x3b6c5c> │ │ │ │ + bllt ff31da98 <__bss_end__@@Base+0xff276ef8> │ │ │ │ + bne fe45d800 <__bss_end__@@Base+0xfe3b6c60> │ │ │ │ ldrbmi r4, [r9], #-1058 @ 0xfffffbde │ │ │ │ - blmi 80e4b4 <__bss_end__@@Base+0x76787c> │ │ │ │ + blmi 80e43c <__bss_end__@@Base+0x76789c> │ │ │ │ uxtah r4, r6, fp, ror #8 │ │ │ │ - stmib r6, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [fp], #-2845 @ 0xfffff4e3 │ │ │ │ svclt 0x0000e6f1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ addgt r5, pc, #10496 @ 0x2900 │ │ │ │ svccc 0x00dc28f5 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - bl fe169b30 <__bss_end__@@Base+0xfe0c2ef8> │ │ │ │ + bl fe169ab8 <__bss_end__@@Base+0xfe0c2f18> │ │ │ │ svccc 0x00aeb851 │ │ │ │ adcvc sp, r3, sl, lsl #14 │ │ │ │ svccc 0x00a70a3d │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ svccc 0x00eccccc │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ - andeq r6, r3, r2, ror #5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - ldrdeq r6, [r3], -ip │ │ │ │ - @ instruction: 0x000362be │ │ │ │ + andeq r6, r3, sl, asr r3 │ │ │ │ ldrdeq r0, [r0], -r0 @ │ │ │ │ - andeq r0, r0, r0, ror r2 │ │ │ │ - andeq r8, r2, r8, asr #21 │ │ │ │ - andeq r0, r0, r0, ror #5 │ │ │ │ - muleq r2, ip, r8 │ │ │ │ - muleq r2, r6, r8 │ │ │ │ - blmi f38b8 <__bss_end__@@Base+0x4cc80> │ │ │ │ + andeq r6, r3, r4, asr r3 │ │ │ │ + andeq r6, r3, r6, lsr r3 │ │ │ │ + andeq r0, r0, r8, asr #5 │ │ │ │ + andeq r0, r0, r8, ror #4 │ │ │ │ + andeq r8, r2, r4, lsl #26 │ │ │ │ + ldrdeq r0, [r0], -r8 │ │ │ │ + ldrdeq r8, [r2], -r8 @ │ │ │ │ + ldrdeq r8, [r2], -r2 │ │ │ │ + blmi f3840 <__bss_end__@@Base+0x4cca0> │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ @ instruction: 0xf8436812 │ │ │ │ ldrbmi r0, [r0, -r2, lsr #32]! │ │ │ │ - andeq sl, r3, lr, ror #18 │ │ │ │ + andeq sl, r3, lr, asr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb84cd4 <__bss_end__@@Base+0xfeade09c> │ │ │ │ + bl feb84c5c <__bss_end__@@Base+0xfeade0bc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, asr #31 │ │ │ │ - bmi fe1346e4 <__bss_end__@@Base+0xfe08daac> │ │ │ │ + bmi fe13466c <__bss_end__@@Base+0xfe08dacc> │ │ │ │ ldrbtmi r4, [r9], #-1540 @ 0xfffff9fc │ │ │ │ - blmi fe10e2fc <__bss_end__@@Base+0xfe0676c4> │ │ │ │ + blmi fe10e284 <__bss_end__@@Base+0xfe0676e4> │ │ │ │ cdpge 0, 0, cr2, cr1, cr3, {0} │ │ │ │ ldrbtmi r5, [fp], #-2186 @ 0xfffff776 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - bl fc17c <__bss_end__@@Base+0x55544> │ │ │ │ + bl fc104 <__bss_end__@@Base+0x55564> │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf0247080 │ │ │ │ ldmdbmi ip!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [sl], -r3, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ - b 1ee0090 <__bss_end__@@Base+0x1e39458> │ │ │ │ + b fe160018 <__bss_end__@@Base+0xfe0b9478> │ │ │ │ @ instruction: 0xf8d44631 │ │ │ │ @ instruction: 0xf7e10f60 │ │ │ │ - @ instruction: 0xf9b4e8ca │ │ │ │ + @ instruction: 0xf9b4e8e2 │ │ │ │ @ instruction: 0xf1047338 │ │ │ │ @ instruction: 0xf7e800c8 │ │ │ │ - ldc 13, cr15, [r5, #124] @ 0x7c │ │ │ │ + ldc 12, cr15, [r5, #932] @ 0x3a4 │ │ │ │ vldr d6, [r4, #480] @ 0x1e0 │ │ │ │ svccs 0x00007b48 │ │ │ │ - blpl 3dd784 <__bss_end__@@Base+0x336b4c> │ │ │ │ - blcc 1bdd788 <__bss_end__@@Base+0x1b36b50> │ │ │ │ - blmi 1d5d78c <__bss_end__@@Base+0x1cb6b54> │ │ │ │ + blpl 3dd70c <__bss_end__@@Base+0x336b6c> │ │ │ │ + blcc 1bdd710 <__bss_end__@@Base+0x1b36b70> │ │ │ │ + blmi 1d5d714 <__bss_end__@@Base+0x1cb6b74> │ │ │ │ @ instruction: 0xeeb6db58 │ │ │ │ vadd.f64 d2, d3, d0 │ │ │ │ - vldr d3, [pc, #16] @ 22154 │ │ │ │ + vldr d3, [pc, #16] @ 220dc │ │ │ │ vnmul.f64 d4, d7, d20 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmla.f64 d7, d7, d0 │ │ │ │ @ instruction: 0xee866b40 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vmov.f64 d7, #84 @ 0x3ea00000 0.3125000 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ - blle 3e09a8 <__bss_end__@@Base+0x339d70> │ │ │ │ - blcc 21da48 <__bss_end__@@Base+0x176e10> │ │ │ │ - blvs ff4dd7c0 <__bss_end__@@Base+0xff436b88> │ │ │ │ - blmi ff45d7c4 <__bss_end__@@Base+0xff3b6b8c> │ │ │ │ - blpl 1dda10 <__bss_end__@@Base+0x136dd8> │ │ │ │ - blpl 15d988 <__bss_end__@@Base+0xb6d50> │ │ │ │ - blpl ff05dc54 <__bss_end__@@Base+0xfefb701c> │ │ │ │ - blx 45dd48 <__bss_end__@@Base+0x3b7110> │ │ │ │ - blmi 1719294 <__bss_end__@@Base+0x167265c> │ │ │ │ - blhi 5dc88 <__bss_start@@Base+0x2be8> │ │ │ │ + blle 3e0930 <__bss_end__@@Base+0x339d90> │ │ │ │ + blcc 21d9d0 <__bss_end__@@Base+0x176e30> │ │ │ │ + blvs ff4dd748 <__bss_end__@@Base+0xff436ba8> │ │ │ │ + blmi ff45d74c <__bss_end__@@Base+0xff3b6bac> │ │ │ │ + blpl 1dd998 <__bss_end__@@Base+0x136df8> │ │ │ │ + blpl 15d910 <__bss_end__@@Base+0xb6d70> │ │ │ │ + blpl ff05dbdc <__bss_end__@@Base+0xfefb703c> │ │ │ │ + blx 45dcd0 <__bss_end__@@Base+0x3b7130> │ │ │ │ + blmi 171921c <__bss_end__@@Base+0x167267c> │ │ │ │ + blhi 5dc10 <__bss_start@@Base+0x2c08> │ │ │ │ ldm r3, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stm r6, {r0, r1, r2} │ │ │ │ @ instruction: 0xf8d40007 │ │ │ │ shsaxmi r0, r1, ip │ │ │ │ - stm r4, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm ip, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0064f8d4 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ - blvc ff1dd800 <__bss_end__@@Base+0xff136bc8> │ │ │ │ - blvs 5dc88 <__bss_start@@Base+0x2be8> │ │ │ │ - blvc 1dda90 <__bss_end__@@Base+0x136e58> │ │ │ │ - blvc ff25dc88 <__bss_end__@@Base+0xff1b7050> │ │ │ │ - blx 45dd80 <__bss_end__@@Base+0x3b7148> │ │ │ │ - ldc 8, cr13, [pc, #148] @ 22254 │ │ │ │ + blvc ff1dd788 <__bss_end__@@Base+0xff136be8> │ │ │ │ + blvs 5dc10 <__bss_start@@Base+0x2c08> │ │ │ │ + blvc 1dda18 <__bss_end__@@Base+0x136e78> │ │ │ │ + blvc ff25dc10 <__bss_end__@@Base+0xff1b7070> │ │ │ │ + blx 45dd08 <__bss_end__@@Base+0x3b7168> │ │ │ │ + ldc 8, cr13, [pc, #148] @ 221dc │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ svclt 0x0094fa10 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - blmi 1174af8 <__bss_end__@@Base+0x10cdec0> │ │ │ │ + blmi 1174a80 <__bss_end__@@Base+0x10cdee0> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 17c244 <__bss_end__@@Base+0xd560c> │ │ │ │ + blls 17c1cc <__bss_end__@@Base+0xd562c> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ ldrbtmi r4, [fp], #-2883 @ 0xfffff4bd │ │ │ │ muleq r7, r3, r8 │ │ │ │ andeq lr, r7, r6, lsl #17 │ │ │ │ svceq 0x005cf8d4 │ │ │ │ @ instruction: 0xf7e14631 │ │ │ │ - @ instruction: 0xf8d4e854 │ │ │ │ + @ instruction: 0xf8d4e86c │ │ │ │ andcs r3, r0, #100, 30 @ 0x190 │ │ │ │ andcs r7, r0, sl, lsl r0 │ │ │ │ cdp 7, 11, cr14, cr1, cr0, {7} │ │ │ │ vsqrt.f64 d4, d5 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ @ instruction: 0xee865b44 │ │ │ │ vdiv.f64 d8, d5, d7 │ │ │ │ vmov.f64 d6, #87 @ 0x3eb80000 0.3593750 │ │ │ │ vsqrt.f64 d24, d0 │ │ │ │ mrc 10, 5, APSR_nzcv, cr5, cr0, {0} │ │ │ │ - blle efd134 <__bss_end__@@Base+0xe564fc> │ │ │ │ - blx 45ddfc <__bss_end__@@Base+0x3b71c4> │ │ │ │ + blle efd0bc <__bss_end__@@Base+0xe5651c> │ │ │ │ + blx 45dd84 <__bss_end__@@Base+0x3b71e4> │ │ │ │ vmov.f64 d13, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ svclt 0x0058fa10 │ │ │ │ - blhi 11ddd08 <__bss_end__@@Base+0x11370d0> │ │ │ │ - blvs ff1dd8a0 <__bss_end__@@Base+0xff136c68> │ │ │ │ - blpl 5dd28 <__bss_start@@Base+0x2c88> │ │ │ │ - blvc 19db34 <__bss_end__@@Base+0xf6efc> │ │ │ │ - blvs 19db30 <__bss_end__@@Base+0xf6ef8> │ │ │ │ - blvc ff21dd50 <__bss_end__@@Base+0xff177118> │ │ │ │ - blvs ff25dd30 <__bss_end__@@Base+0xff1b70f8> │ │ │ │ - blvs 7dd8e0 <__bss_end__@@Base+0x736ca8> │ │ │ │ - blx 45de2c <__bss_end__@@Base+0x3b71f4> │ │ │ │ - blhi ff1ddd3c <__bss_end__@@Base+0xff137104> │ │ │ │ + blhi 11ddc90 <__bss_end__@@Base+0x11370f0> │ │ │ │ + blvs ff1dd828 <__bss_end__@@Base+0xff136c88> │ │ │ │ + blpl 5dcb0 <__bss_start@@Base+0x2ca8> │ │ │ │ + blvc 19dabc <__bss_end__@@Base+0xf6f1c> │ │ │ │ + blvs 19dab8 <__bss_end__@@Base+0xf6f18> │ │ │ │ + blvc ff21dcd8 <__bss_end__@@Base+0xff177138> │ │ │ │ + blvs ff25dcb8 <__bss_end__@@Base+0xff1b7118> │ │ │ │ + blvs 7dd868 <__bss_end__@@Base+0x736cc8> │ │ │ │ + blx 45ddb4 <__bss_end__@@Base+0x3b7214> │ │ │ │ + blhi ff1ddcc4 <__bss_end__@@Base+0xff137124> │ │ │ │ mrc 8, 7, sp, cr1, cr3, {0} │ │ │ │ stmdble r2!, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xee174922 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7e14479 │ │ │ │ - @ instruction: 0xf8d4e9c0 │ │ │ │ + @ instruction: 0xf8d4e9ca │ │ │ │ shsaxmi r0, r1, ip │ │ │ │ - stmda lr, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r6!, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccc 0x0064f8d4 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ cdp 7, 15, cr14, cr1, cr8, {4} │ │ │ │ stmiale fp!, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee174919 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7e14479 │ │ │ │ - strb lr, [sl, ip, lsr #19]! │ │ │ │ - blx 45de74 <__bss_end__@@Base+0x3b723c> │ │ │ │ + @ instruction: 0xe7eae9b6 │ │ │ │ + blx 45ddfc <__bss_end__@@Base+0x3b725c> │ │ │ │ svcge 0x0069f6ff │ │ │ │ - blhi 11ddd78 <__bss_end__@@Base+0x1137140> │ │ │ │ + blhi 11ddd00 <__bss_end__@@Base+0x1137160> │ │ │ │ ldmdbmi r3, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bcs 45db1c <__bss_end__@@Base+0x3b6ee4> │ │ │ │ + bcs 45daa4 <__bss_end__@@Base+0x3b6f04> │ │ │ │ ldrbtmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ - ldmib ip, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib r6!, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e1e7db │ │ │ │ - svclt 0x0000e878 │ │ │ │ + svclt 0x0000e890 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svchi 0x005c28f6 │ │ │ │ submi r1, r0, r2, asr #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r8, r6, r0 │ │ │ │ - andeq r5, r3, r6, lsr #30 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sl, r3, sl, lsr r9 │ │ │ │ - andeq r8, r2, r6, asr #15 │ │ │ │ - andeq r8, r2, ip, ror #14 │ │ │ │ - andeq r5, r3, ip, lsr #28 │ │ │ │ - andeq r8, r2, sl, lsl #14 │ │ │ │ - andeq r8, r2, r0, ror r6 │ │ │ │ - andeq r8, r2, ip, lsr r6 │ │ │ │ - andeq r8, r2, r2, lsl r6 │ │ │ │ + muleq r3, lr, pc @ │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sl, r3, sl, lsl r9 │ │ │ │ + andeq r8, r2, r2, lsl #20 │ │ │ │ + andeq r8, r2, r8, lsr #19 │ │ │ │ + andeq r5, r3, r4, lsr #29 │ │ │ │ + andeq r8, r2, r6, asr #18 │ │ │ │ + andeq r8, r2, ip, lsr #17 │ │ │ │ + andeq r8, r2, r8, ror r8 │ │ │ │ + andeq r8, r2, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb79514 <__bss_end__@@Base+0xfead28dc> │ │ │ │ + bl feb7949c <__bss_end__@@Base+0xfead28fc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r8], {240} @ 0xf0 │ │ │ │ stmdavs r5, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [ip], #-259 @ 0xfffffefd │ │ │ │ eorcc pc, r5, r4, asr #16 │ │ │ │ streq lr, [r5], #2820 @ 0xb04 │ │ │ │ - blx ff75e3c0 <__bss_end__@@Base+0xff6b7788> │ │ │ │ + blx ff75e348 <__bss_end__@@Base+0xff6b77a8> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ addcc pc, r0, r4, asr #17 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - strdeq sl, [r3], -lr │ │ │ │ + ldrdeq sl, [r3], -lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb79548 <__bss_end__@@Base+0xfead2910> │ │ │ │ + bl feb794d0 <__bss_end__@@Base+0xfead2930> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r2, #-960]! @ 0xfffffc40 │ │ │ │ ldrbtmi r6, [sp], #-2051 @ 0xfffff7fd │ │ │ │ ldrbtmi r4, [lr], #-3617 @ 0xfffff1df │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ andcs fp, r1, sl, lsl #18 │ │ │ │ andcs fp, r0, #112, 26 @ 0x1c00 │ │ │ │ @@ -31571,49 +31566,49 @@ │ │ │ │ @ instruction: 0xf00b2023 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrdcc pc, [r0], r3 │ │ │ │ @ instruction: 0xddee2b00 │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx ff15e418 <__bss_end__@@Base+0xff0b77e0> │ │ │ │ - blle 6e9b90 <__bss_end__@@Base+0x642f58> │ │ │ │ + blx ff15e3a0 <__bss_end__@@Base+0xff0b7800> │ │ │ │ + blle 6e9b18 <__bss_end__@@Base+0x642f78> │ │ │ │ ldmpl r3!, {r2, r4, r8, r9, fp, lr}^ │ │ │ │ stmdblt fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtne lr, #6916 @ 0x1b04 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svccs 0x0088f8c3 │ │ │ │ - bl 17c430 <__bss_end__@@Base+0xd57f8> │ │ │ │ + bl 17c3b8 <__bss_end__@@Base+0xd5818> │ │ │ │ @ instruction: 0xf8d50583 │ │ │ │ ldrmi r3, [r3], #-128 @ 0xffffff80 │ │ │ │ addcc pc, r0, r5, asr #17 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0x4620f8d7 │ │ │ │ mrscs r2, (UNDEF: 39) │ │ │ │ - blx ffdde448 <__bss_end__@@Base+0xffd37810> │ │ │ │ + blx ffdde3d0 <__bss_end__@@Base+0xffd37830> │ │ │ │ ldcllt 0, cr2, [r0, #-4]! │ │ │ │ andscs r4, ip, #7168 @ 0x1c00 │ │ │ │ tstcs r1, r7, lsl #16 │ │ │ │ ldmpl r3!, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7e0681b │ │ │ │ - @ instruction: 0xe7c2efbc │ │ │ │ - andeq sl, r3, lr, asr #13 │ │ │ │ - andeq r5, r3, sl, lsr #25 │ │ │ │ - muleq r0, r4, r2 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r8, r2, r8, lsr r5 │ │ │ │ + @ instruction: 0xe7c2efd4 │ │ │ │ + andeq sl, r3, lr, lsr #13 │ │ │ │ + andeq r5, r3, r2, lsr #26 │ │ │ │ + andeq r0, r0, ip, lsl #5 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r8, r2, r4, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb795f4 <__bss_end__@@Base+0xfead29bc> │ │ │ │ + bl feb7957c <__bss_end__@@Base+0xfead29dc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, r8, ror #31 │ │ │ │ @ instruction: 0xf0144d41 │ │ │ │ strmi pc, [r4], -r1, lsr #16 │ │ │ │ ldrbtmi r2, [sp], #-3 │ │ │ │ - blx 18de49c <__bss_end__@@Base+0x1837864> │ │ │ │ - ldc2 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ + blx 18de424 <__bss_end__@@Base+0x1837884> │ │ │ │ + stc2l 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ ldrge r2, [r4, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ strbcc pc, [r4, #-2244]! @ 0xfffff73c @ │ │ │ │ strbcc pc, [r8, #-2244]! @ 0xfffff73c @ │ │ │ │ andcs pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ strbcs pc, [r0, #-2244]! @ 0xfffff73c @ │ │ │ │ @@ -31625,15 +31620,15 @@ │ │ │ │ ldrvs lr, [r6, -r4, asr #19] │ │ │ │ orrvc pc, r1, pc, asr #8 │ │ │ │ mvneq pc, r0, asr #5 │ │ │ │ ldrvs lr, [r8, -r4, asr #19] │ │ │ │ ldrbne pc, [ip, #-2244] @ 0xfffff73c @ │ │ │ │ tstcs r0, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf7e8616c │ │ │ │ - msrge CPSR_sc, #11008 @ 0x2b00 │ │ │ │ + msrge CPSR_sc, #23296 @ 0x5b00 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ cmpcs r0, #196, 18 @ 0x310000 │ │ │ │ andcs r4, r0, #638976 @ 0x9c000 │ │ │ │ movwcs r4, #2087 @ 0x827 │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ cmncs r6, #196, 18 @ 0x310000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -31653,81 +31648,81 @@ │ │ │ │ strbvs lr, [r4, -r4, asr #19] │ │ │ │ orrcs lr, r2, #196, 18 @ 0x310000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movweq pc, #33476 @ 0x82c4 @ │ │ │ │ biccs lr, r6, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf98ef010 │ │ │ │ @ instruction: 0xf7e54606 │ │ │ │ - @ instruction: 0x4603fe19 │ │ │ │ + strmi pc, [r3], -r9, lsl #28 │ │ │ │ @ instruction: 0xf8c44630 │ │ │ │ @ instruction: 0xf7e03558 │ │ │ │ - strtmi lr, [r8], -r2, lsl #27 │ │ │ │ + @ instruction: 0x4628ed96 │ │ │ │ svclt 0x0000bdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ ssatle r5, #23, fp, lsl #21 │ │ │ │ andgt r8, r4, r7, lsl r9 │ │ │ │ cmp r7, r4, lsl lr │ │ │ │ svclt 0x00fe147a │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r8, r3, r0, lsl #16 │ │ │ │ - andeq r8, r3, lr, lsr #6 │ │ │ │ - andeq sl, r2, r8, lsr r1 │ │ │ │ - andeq r8, r2, r6, lsl #9 │ │ │ │ + andeq r8, r3, lr, lsl #6 │ │ │ │ + andeq sl, r2, ip, asr r3 │ │ │ │ + andeq r8, r2, r2, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - blmi f3d20 <__bss_end__@@Base+0x4d0e8> │ │ │ │ + blmi f3ca8 <__bss_end__@@Base+0x4d108> │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ @ instruction: 0xf8436812 │ │ │ │ ldrbmi r0, [r0, -r2, lsr #32]! │ │ │ │ - andeq sl, r3, r6, lsl #12 │ │ │ │ + andeq sl, r3, r6, ror #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8513c <__bss_end__@@Base+0xfeade504> │ │ │ │ + bl feb850c4 <__bss_end__@@Base+0xfeade524> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi fe6263fc <__bss_end__@@Base+0xfe57f7c4> │ │ │ │ - blmi fe633d50 <__bss_end__@@Base+0xfe58d118> │ │ │ │ + bmi fe626384 <__bss_end__@@Base+0xfe57f7e4> │ │ │ │ + blmi fe633cd8 <__bss_end__@@Base+0xfe58d138> │ │ │ │ ldrbtmi fp, [sl], #-141 @ 0xffffff73 │ │ │ │ mulcs r2, r7, pc @ │ │ │ │ - ldrbtmi r4, [pc], #-1549 @ 2254c │ │ │ │ + ldrbtmi r4, [pc], #-1549 @ 224d4 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ stmdavs r3!, {r8, r9} │ │ │ │ orreq lr, r3, #7168 @ 0x1c00 │ │ │ │ ldrdvs pc, [r0], r3 │ │ │ │ @ instruction: 0xf9b6f024 │ │ │ │ @ instruction: 0x46034990 │ │ │ │ mcrge 6, 0, r4, cr7, cr2, {1} │ │ │ │ @ instruction: 0x46304479 │ │ │ │ - stmda r6, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0, {r0, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d44631 │ │ │ │ @ instruction: 0xf7e00f60 │ │ │ │ - @ instruction: 0xf104ee96 │ │ │ │ + @ instruction: 0xf104eeae │ │ │ │ @ instruction: 0xf7e800c8 │ │ │ │ - @ instruction: 0xf9b4faed │ │ │ │ + @ instruction: 0xf9b4fab7 │ │ │ │ ldc 3, cr3, [r5, #224] @ 0xe0 │ │ │ │ vldr d6, [r4, #480] @ 0x1e0 │ │ │ │ - blcs 412b4 │ │ │ │ - blpl 3ddbec <__bss_end__@@Base+0x336fb4> │ │ │ │ - blcc 1bddbf0 <__bss_end__@@Base+0x1b36fb8> │ │ │ │ - blmi 1d5dbf4 <__bss_end__@@Base+0x1cb6fbc> │ │ │ │ + blcs 4123c │ │ │ │ + blpl 3ddb74 <__bss_end__@@Base+0x336fd4> │ │ │ │ + blcc 1bddb78 <__bss_end__@@Base+0x1b36fd8> │ │ │ │ + blmi 1d5db7c <__bss_end__@@Base+0x1cb6fdc> │ │ │ │ vrintr.f64 d13, d22 │ │ │ │ vadd.f64 d2, d3, d0 │ │ │ │ - vldr d3, [pc, #16] @ 225bc │ │ │ │ + vldr d3, [pc, #16] @ 22544 │ │ │ │ vmov.16 d7[3], r4 │ │ │ │ stmdavs r3!, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ orreq lr, r3, #7168 @ 0x1c00 │ │ │ │ - blvc 19de58 <__bss_end__@@Base+0xf7220> │ │ │ │ + blvc 19dde0 <__bss_end__@@Base+0xf7240> │ │ │ │ ldrdcc pc, [r0], r3 │ │ │ │ - blvc 5de60 <__bss_start@@Base+0x2dc0> │ │ │ │ - blvs 105dde4 <__bss_end__@@Base+0xfb71ac> │ │ │ │ - blvc 11dfe4 <__bss_end__@@Base+0x773ac> │ │ │ │ - blvc 15de6c <__bss_end__@@Base+0xb7234> │ │ │ │ - blvc ff05e0a8 <__bss_end__@@Base+0xfefb7470> │ │ │ │ - blx 45e19c <__bss_end__@@Base+0x3b7564> │ │ │ │ + blvc 5dde8 <__bss_start@@Base+0x2de0> │ │ │ │ + blvs 105dd6c <__bss_end__@@Base+0xfb71cc> │ │ │ │ + blvc 11df6c <__bss_end__@@Base+0x773cc> │ │ │ │ + blvc 15ddf4 <__bss_end__@@Base+0xb7254> │ │ │ │ + blvc ff05e030 <__bss_end__@@Base+0xfefb7490> │ │ │ │ + blx 45e124 <__bss_end__@@Base+0x3b7584> │ │ │ │ vadd.f64 d13, d7, d14 │ │ │ │ vldr d3, [r4, #28] │ │ │ │ vldr d6, [r4, #840] @ 0x348 │ │ │ │ @ instruction: 0xee264bd0 │ │ │ │ vmla.f64 d5, d3, d6 │ │ │ │ vmov.f64 d5, #84 @ 0x3ea00000 0.3125000 │ │ │ │ vsqrt.f64 d21, d0 │ │ │ │ @@ -31736,135 +31731,135 @@ │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ vcvt.u16.f64 d4, d4, #-5 │ │ │ │ ldrbtmi r8, [fp], #-2816 @ 0xfffff500 │ │ │ │ muleq r7, r3, r8 │ │ │ │ andeq lr, r7, r6, lsl #17 │ │ │ │ svceq 0x005cf8d4 │ │ │ │ @ instruction: 0xf7e04631 │ │ │ │ - @ instruction: 0xf8d4ee48 │ │ │ │ + @ instruction: 0xf8d4ee60 │ │ │ │ andcs r3, r0, #100, 30 @ 0x190 │ │ │ │ mulsvc sl, r7, r2 │ │ │ │ vldr d13, [r5, #136] @ 0x88 │ │ │ │ vrintz.f64 d7, d6 │ │ │ │ vadd.f64 d6, d7, d0 │ │ │ │ vmov.f64 d7, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d23, d8 │ │ │ │ ldmdale r7, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blvc 15e108 <__bss_end__@@Base+0xb74d0> │ │ │ │ - blhi ff21e114 <__bss_end__@@Base+0xff1774dc> │ │ │ │ - blx 45e20c <__bss_end__@@Base+0x3b75d4> │ │ │ │ + blvc 15e090 <__bss_end__@@Base+0xb74f0> │ │ │ │ + blhi ff21e09c <__bss_end__@@Base+0xff1774fc> │ │ │ │ + blx 45e194 <__bss_end__@@Base+0x3b75f4> │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - bmi 162a650 <__bss_end__@@Base+0x1583a18> │ │ │ │ + bmi 162a5d8 <__bss_end__@@Base+0x1583a38> │ │ │ │ ldrbtmi r4, [sl], #-2899 @ 0xfffff4ad │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldc 0, cr11, [sp], #52 @ 0x34 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ strb r2, [lr, r0]! │ │ │ │ - bl 1fc700 <__bss_end__@@Base+0x155ac8> │ │ │ │ + bl 1fc688 <__bss_end__@@Base+0x155ae8> │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ - blcs 2e87c │ │ │ │ - ldc 13, cr13, [pc, #760] @ 22978 │ │ │ │ + blcs 2e804 │ │ │ │ + ldc 13, cr13, [pc, #760] @ 22900 │ │ │ │ strbtmi r0, [r9], -r5, asr #22 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0x4607f939 │ │ │ │ mrc 7, 5, lr, cr1, cr8, {5} │ │ │ │ vsqrt.f64 d4, d5 │ │ │ │ vsub.f64 d5, d4, d6 │ │ │ │ vsub.f64 d6, d5, d6 │ │ │ │ @ instruction: 0xee865b44 │ │ │ │ vdiv.f64 d4, d5, d7 │ │ │ │ vmov.f64 d8, #87 @ 0x3eb80000 0.3593750 │ │ │ │ vsqrt.f64 d20, d0 │ │ │ │ mrc 10, 5, APSR_nzcv, cr5, cr0, {0} │ │ │ │ - blle 8c55b4 <__bss_end__@@Base+0x81e97c> │ │ │ │ - blx 45e27c <__bss_end__@@Base+0x3b7644> │ │ │ │ + blle 8c553c <__bss_end__@@Base+0x81e99c> │ │ │ │ + blx 45e204 <__bss_end__@@Base+0x3b7664> │ │ │ │ vmov.f64 d13, #68 @ 0x3e200000 0.1562500 │ │ │ │ vsqrt.f64 d20, d8 │ │ │ │ ldrle pc, [lr, #-2576] @ 0xfffff5f0 │ │ │ │ - blhi 115e188 <__bss_end__@@Base+0x10b7550> │ │ │ │ + blhi 115e110 <__bss_end__@@Base+0x10b7570> │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xdc1d2b00 │ │ │ │ - blvc 3de19c <__bss_end__@@Base+0x337564> │ │ │ │ - blhi ff21e1a8 <__bss_end__@@Base+0xff177570> │ │ │ │ - blx 45e2a0 <__bss_end__@@Base+0x3b7668> │ │ │ │ + blvc 3de124 <__bss_end__@@Base+0x337584> │ │ │ │ + blhi ff21e130 <__bss_end__@@Base+0xff177590> │ │ │ │ + blx 45e228 <__bss_end__@@Base+0x3b7688> │ │ │ │ @ instruction: 0xeeb6d945 │ │ │ │ ldmdbmi r4!, {r8, r9, fp, ip, sp, lr} │ │ │ │ mrc 6, 1, r4, cr8, cr0, {1} │ │ │ │ ldrbtmi r7, [r9], #-2823 @ 0xfffff4f9 │ │ │ │ - blvc ff21e2e4 <__bss_end__@@Base+0xff1776ac> │ │ │ │ - bcs fe45df50 <__bss_end__@@Base+0xfe3b7318> │ │ │ │ - svc 0x0084f7e0 │ │ │ │ + blvc ff21e26c <__bss_end__@@Base+0xff1776cc> │ │ │ │ + bcs fe45ded8 <__bss_end__@@Base+0xfe3b7338> │ │ │ │ + svc 0x008ef7e0 │ │ │ │ cdp 7, 15, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ - blcs 4e4f0 │ │ │ │ + blcs 4e478 │ │ │ │ @ instruction: 0xf04fbfd8 │ │ │ │ stclle 7, cr3, [r1, #1020]! @ 0x3fc │ │ │ │ - bleq 89dd8c <__bss_end__@@Base+0x7f7154> │ │ │ │ + bleq 89dd14 <__bss_end__@@Base+0x7f7174> │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ @ instruction: 0xf8f2f018 │ │ │ │ - blle ff669f38 <__bss_end__@@Base+0xff5c3300> │ │ │ │ - blvc ff1ddd74 <__bss_end__@@Base+0xff13713c> │ │ │ │ - blvs 5e1fc <__bss_start@@Base+0x315c> │ │ │ │ - blvc 1de004 <__bss_end__@@Base+0x1373cc> │ │ │ │ - blvc ff25e1fc <__bss_end__@@Base+0xff1b75c4> │ │ │ │ - blx 45e2f4 <__bss_end__@@Base+0x3b76bc> │ │ │ │ + blle ff669ec0 <__bss_end__@@Base+0xff5c3320> │ │ │ │ + blvc ff1ddcfc <__bss_end__@@Base+0xff13715c> │ │ │ │ + blvs 5e184 <__bss_start@@Base+0x317c> │ │ │ │ + blvc 1ddf8c <__bss_end__@@Base+0x1373ec> │ │ │ │ + blvc ff25e184 <__bss_end__@@Base+0xff1b75e4> │ │ │ │ + blx 45e27c <__bss_end__@@Base+0x3b76dc> │ │ │ │ cdp 8, 11, cr13, cr2, cr14, {6} │ │ │ │ vmov.f64 d7, #78 @ 0x3e700000 0.2343750 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ stmiale lr, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blvs 1de024 <__bss_end__@@Base+0x1373ec> │ │ │ │ + blvs 1ddfac <__bss_end__@@Base+0x13740c> │ │ │ │ @ instruction: 0x4630491c │ │ │ │ mrc 4, 7, r4, cr13, cr9, {3} │ │ │ │ vnmla.f64 d7, d23, d6 │ │ │ │ @ instruction: 0xf7e02a90 │ │ │ │ - @ instruction: 0xf8d4ef56 │ │ │ │ + @ instruction: 0xf8d4ef60 │ │ │ │ shsaxmi r0, r1, ip │ │ │ │ - stc 7, cr15, [r4, #896]! @ 0x380 │ │ │ │ + ldc 7, cr15, [ip, #896]! @ 0x380 │ │ │ │ svccc 0x0064f8d4 │ │ │ │ andsvc r2, sl, r0, lsl #4 │ │ │ │ mrc 7, 5, lr, cr6, cr13, {2} │ │ │ │ ldmdbmi r3, {r8, r9, fp, ip, sp, lr} │ │ │ │ mrc 6, 1, r4, cr8, cr0, {1} │ │ │ │ ldrbtmi r7, [r9], #-2823 @ 0xfffff4f9 │ │ │ │ - blvc ff21e370 <__bss_end__@@Base+0xff177738> │ │ │ │ - bcs fe45dfdc <__bss_end__@@Base+0xfe3b73a4> │ │ │ │ - svc 0x003ef7e0 │ │ │ │ + blvc ff21e2f8 <__bss_end__@@Base+0xff177758> │ │ │ │ + bcs fe45df64 <__bss_end__@@Base+0xfe3b73c4> │ │ │ │ + svc 0x0048f7e0 │ │ │ │ @ instruction: 0xf7e0e744 │ │ │ │ - svclt 0x0000ee1a │ │ │ │ + svclt 0x0000ee32 │ │ │ │ svchi 0x005c28f6 │ │ │ │ submi r1, r0, r2, asr #11 │ │ │ │ svccc 0x00a6defc │ │ │ │ svccc 0x00c691fb │ │ │ │ - @ instruction: 0x00035abe │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - ldrdeq sl, [r3], -r6 │ │ │ │ - andeq r8, r2, r0, ror #6 │ │ │ │ - strdeq r8, [r2], -r2 │ │ │ │ - andeq r5, r3, lr, lsr #19 │ │ │ │ - andeq r8, r2, r2, lsl #4 │ │ │ │ - andeq r8, r2, ip, lsl #3 │ │ │ │ - andeq r8, r2, sl, ror #2 │ │ │ │ + andeq r5, r3, r6, lsr fp │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0x0003a5b6 │ │ │ │ + muleq r2, ip, r5 │ │ │ │ + andeq r8, r2, lr, lsr #10 │ │ │ │ + andeq r5, r3, r6, lsr #20 │ │ │ │ + andeq r8, r2, lr, lsr r4 │ │ │ │ + andeq r8, r2, r8, asr #7 │ │ │ │ + andeq r8, r2, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb799c8 <__bss_end__@@Base+0xfead2d90> │ │ │ │ + bl feb79950 <__bss_end__@@Base+0xfead2db0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r8], {240} @ 0xf0 │ │ │ │ stmdavs r5, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [ip], #-258 @ 0xfffffefe │ │ │ │ eorcc pc, r5, r4, asr #16 │ │ │ │ streq lr, [r5], #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf882f024 │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ addcc pc, r0, r4, asr #17 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq sl, r3, sl, asr #6 │ │ │ │ + andeq sl, r3, sl, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb799fc <__bss_end__@@Base+0xfead2dc4> │ │ │ │ + bl feb79984 <__bss_end__@@Base+0xfead2de4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r2, #-960]! @ 0xfffffc40 │ │ │ │ ldrbtmi r6, [sp], #-2051 @ 0xfffff7fd │ │ │ │ ldrbtmi r4, [lr], #-3617 @ 0xfffff1df │ │ │ │ eorcs pc, r3, r5, asr r8 @ │ │ │ │ andcs fp, r1, sl, lsl #18 │ │ │ │ andcs fp, r0, #112, 26 @ 0x1c00 │ │ │ │ @@ -31873,48 +31868,48 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrdcc pc, [r0], r3 │ │ │ │ @ instruction: 0xddee2b00 │ │ │ │ strtmi r2, [r0], -r2, lsl #2 │ │ │ │ @ instruction: 0xf86af024 │ │ │ │ - blle 6ea044 <__bss_end__@@Base+0x64340c> │ │ │ │ + blle 6e9fcc <__bss_end__@@Base+0x64342c> │ │ │ │ ldmpl r3!, {r2, r4, r8, r9, fp, lr}^ │ │ │ │ stmdblt fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtne lr, #6916 @ 0x1b04 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svccs 0x0088f8c3 │ │ │ │ - bl 17c8e4 <__bss_end__@@Base+0xd5cac> │ │ │ │ + bl 17c86c <__bss_end__@@Base+0xd5ccc> │ │ │ │ @ instruction: 0xf8d50583 │ │ │ │ ldrmi r3, [r3], #-128 @ 0xffffff80 │ │ │ │ addcc pc, r0, r5, asr #17 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4620fe7d │ │ │ │ mrscs r2, (UNDEF: 39) │ │ │ │ @ instruction: 0xf89cf022 │ │ │ │ ldcllt 0, cr2, [r0, #-4]! │ │ │ │ andscs r4, sl, #7168 @ 0x1c00 │ │ │ │ tstcs r1, r7, lsl #16 │ │ │ │ ldmpl r3!, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7e0681b │ │ │ │ - strb lr, [r2, r2, ror #26] │ │ │ │ - andeq sl, r3, sl, lsl r3 │ │ │ │ - strdeq r5, [r3], -r6 │ │ │ │ - muleq r0, r4, r2 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - strheq r8, [r2], -r8 @ │ │ │ │ + @ instruction: 0xe7c2ed7a │ │ │ │ + strdeq sl, [r3], -sl @ │ │ │ │ + andeq r5, r3, lr, ror #16 │ │ │ │ + andeq r0, r0, ip, lsl #5 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + strdeq r8, [r2], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb79aa8 <__bss_end__@@Base+0xfead2e70> │ │ │ │ + bl feb79a30 <__bss_end__@@Base+0xfead2e90> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, r8, ror #31 │ │ │ │ @ instruction: 0xf0134d40 │ │ │ │ strmi pc, [r4], -r7, asr #27 │ │ │ │ ldrbtmi r2, [sp], #-2 │ │ │ │ @ instruction: 0xf808f024 │ │ │ │ - blx 17e0888 <__bss_end__@@Base+0x1739c50> │ │ │ │ + blx 1e0812 <__bss_end__@@Base+0x139c72> │ │ │ │ ldrge r6, [r5, -r0, ror #1]! │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ strvs lr, [lr, -r4, asr #19] │ │ │ │ ldmib r1, {r2, r4, r5, r8, sp, pc}^ │ │ │ │ strcs r0, [r0], -r0, lsl #2 │ │ │ │ stmib r4, {r8, r9, sl, sp}^ │ │ │ │ stmib r4, {r4, r8}^ │ │ │ │ @@ -31929,15 +31924,15 @@ │ │ │ │ vst3.16 {d19,d21,d23}, [pc :128], r0 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ @ instruction: 0xf8c403de │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ cmnvs ip, r8, ror #10 │ │ │ │ - @ instruction: 0xf9caf7e8 │ │ │ │ + @ instruction: 0xf9faf7e8 │ │ │ │ stmdami r6!, {r0, r2, r5, r8, fp, lr} │ │ │ │ ldmib r3, {r0, r5, r8, r9, sp, pc}^ │ │ │ │ ldrbtmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ cmpcs r0, #196, 18 @ 0x310000 │ │ │ │ andcs r4, r0, #120, 8 @ 0x78000000 │ │ │ │ ldrvs lr, [r0, -r4, asr #19]! │ │ │ │ ldrvs lr, [sl, -r4, asr #19]! │ │ │ │ @@ -31956,78 +31951,78 @@ │ │ │ │ vsubw.s8 q10, q10, d0 │ │ │ │ stmib r4, {r0, r1, r2, r3, r5, r7, r8, r9}^ │ │ │ │ andcs r2, r0, #120, 6 @ 0xe0000001 │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ stmib r4, {r2, r6, r8, r9}^ │ │ │ │ @ instruction: 0xf00f2382 │ │ │ │ strmi pc, [r6], -pc, lsr #30 │ │ │ │ - blx feee0922 <__bss_end__@@Base+0xfee39cea> │ │ │ │ + blx feae08aa <__bss_end__@@Base+0xfea39d0a> │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrbcc pc, [r8, #-2244] @ 0xfffff73c @ │ │ │ │ - bl 8e0918 <__bss_end__@@Base+0x839ce0> │ │ │ │ + bl de08a0 <__bss_end__@@Base+0xd39d00> │ │ │ │ ldcllt 6, cr4, [r8, #160]! @ 0xa0 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00a47ae1 │ │ │ │ ssatle r5, #23, fp, lsl #21 │ │ │ │ andgt r8, r4, r7, lsl r9 │ │ │ │ cmp r7, r4, lsl lr │ │ │ │ svclt 0x00fe147a │ │ │ │ - muleq r3, r2, lr │ │ │ │ - andeq r9, r2, r6, lsr #25 │ │ │ │ - strdeq r7, [r2], -r4 │ │ │ │ + andeq r7, r3, r2, ror lr │ │ │ │ + andeq r9, r2, sl, asr #29 │ │ │ │ + andeq r8, r2, r0, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb855d8 <__bss_end__@@Base+0xfeade9a0> │ │ │ │ + bl feb85560 <__bss_end__@@Base+0xfeade9c0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vldr , [pc, #448] @ 22b98 │ │ │ │ + vldr , [pc, #448] @ 22b20 │ │ │ │ strmi r7, [r4], -r5, lsr #22 │ │ │ │ - bleq ff21e4b0 <__bss_end__@@Base+0xff177878> │ │ │ │ - blx 45e5a8 <__bss_end__@@Base+0x3b7970> │ │ │ │ - ldc 5, cr13, [pc, #160] @ 22a88 │ │ │ │ - vldr d7, [pc, #140] @ 22a78 │ │ │ │ - vldr d6, [pc, #144] @ 22a80 │ │ │ │ + bleq ff21e438 <__bss_end__@@Base+0xff177898> │ │ │ │ + blx 45e530 <__bss_end__@@Base+0x3b7990> │ │ │ │ + ldc 5, cr13, [pc, #160] @ 22a10 │ │ │ │ + vldr d7, [pc, #140] @ 22a00 │ │ │ │ + vldr d6, [pc, #144] @ 22a08 │ │ │ │ @ instruction: 0xeeb01b25 │ │ │ │ vmls.f64 d8, d0, d7 │ │ │ │ @ instruction: 0xee888b46 │ │ │ │ vstr d0, [r0, #28] │ │ │ │ @ instruction: 0xf7e08b04 │ │ │ │ - ldc 13, cr14, [pc, #728] @ 22ce0 │ │ │ │ - vldr d6, [pc, #132] @ 22a90 │ │ │ │ - vldr d5, [pc, #136] @ 22a98 │ │ │ │ + ldc 13, cr14, [pc, #768] @ 22c90 │ │ │ │ + vldr d6, [pc, #132] @ 22a18 │ │ │ │ + vldr d5, [pc, #136] @ 22a20 │ │ │ │ vmul.f64 d7, d0, d19 │ │ │ │ vmul.f64 d0, d8, d5 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vdiv.f64 d8, d0, d6 │ │ │ │ vmov.f64 d6, #23 @ 0x40b80000 5.750 │ │ │ │ vpop {d7-} │ │ │ │ vstr d8, [r4, #8] │ │ │ │ vstr d0, [r4, #8] │ │ │ │ vstr d6, [r4] │ │ │ │ vldrlt d7, [r0, #-24] @ 0xffffffe8 │ │ │ │ - bleq 121e2fc <__bss_end__@@Base+0x11776c4> │ │ │ │ - blvc 69e0bc <__bss_end__@@Base+0x5f7484> │ │ │ │ - blhi 6de0c0 <__bss_end__@@Base+0x637488> │ │ │ │ + bleq 121e284 <__bss_end__@@Base+0x11776e4> │ │ │ │ + blvc 69e044 <__bss_end__@@Base+0x5f74a4> │ │ │ │ + blhi 6de048 <__bss_end__@@Base+0x6374a8> │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ cdp 3, 2, cr2, cr0, cr4, {0} │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ @ instruction: 0xf7e00b08 │ │ │ │ - vldr s28, [pc, #528] @ 22c6c │ │ │ │ - vldr d6, [pc, #88] @ 22ab8 │ │ │ │ + vldr s28, [pc, #608] @ 22c44 │ │ │ │ + vldr d6, [pc, #88] @ 22a40 │ │ │ │ vmov.32 d0[1], r7 │ │ │ │ vdiv.f64 d0, d0, d6 │ │ │ │ ldrb r6, [ip, r8, lsl #22] │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ rscmi r9, r1, r6, lsr #30 │ │ │ │ ldmcs r5!, {r4, r7, r9, lr, pc}^ │ │ │ │ addmi r3, r0, ip, asr r5 │ │ │ │ subsls r4, r0, #35, 30 @ 0x8c │ │ │ │ svccc 0x006d36c7 │ │ │ │ - blgt fe6ca120 <__bss_end__@@Base+0xfe6234e8> │ │ │ │ + blgt fe6ca0a8 <__bss_end__@@Base+0xfe623508> │ │ │ │ andsmi r0, r5, sp, lsl #12 │ │ │ │ stmdacs r4, {r0, r1, r2, r4, r5, r6, ip, sp, pc} │ │ │ │ strhtmi ip, [r2], sp │ │ │ │ bicsge r0, r7, #249856 @ 0x3d000 │ │ │ │ adcmi r8, r0, r0, ror r8 │ │ │ │ ldcpl 14, cr8, [sp, #388]! @ 0x184 │ │ │ │ addsmi sp, sl, r7, asr r1 │ │ │ │ @@ -32039,85 +32034,85 @@ │ │ │ │ ldrsbtmi r8, [sp], #-166 @ 0xffffff5a │ │ │ │ strpl ip, [r0], #-3806 @ 0xfffff122 │ │ │ │ addmi r4, lr, r8, lsl r0 │ │ │ │ cdpne 1, 11, cr5, cr8, cr12, {7} │ │ │ │ rsbsmi r5, r8, r5, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb856e0 <__bss_end__@@Base+0xfeadeaa8> │ │ │ │ + bl feb85668 <__bss_end__@@Base+0xfeadeac8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vldr , [pc, #384] @ 22c60 │ │ │ │ + vldr , [pc, #384] @ 22be8 │ │ │ │ addlt r6, r5, r7, lsl fp │ │ │ │ - blvc 61e164 <__bss_end__@@Base+0x57752c> │ │ │ │ - blhi 109e5ac <__bss_end__@@Base+0xff7974> │ │ │ │ + blvc 61e0ec <__bss_end__@@Base+0x57754c> │ │ │ │ + blhi 109e534 <__bss_end__@@Base+0xff7994> │ │ │ │ stmdage r2, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ - bleq 1de374 <__bss_end__@@Base+0x13773c> │ │ │ │ - bleq 21e4f8 <__bss_end__@@Base+0x1778c0> │ │ │ │ - b fefe0a7c <__bss_end__@@Base+0xfef39e44> │ │ │ │ - blpl 51e17c <__bss_end__@@Base+0x477544> │ │ │ │ - blmi 55e180 <__bss_end__@@Base+0x4b7548> │ │ │ │ + bleq 1de2fc <__bss_end__@@Base+0x13775c> │ │ │ │ + bleq 21e480 <__bss_end__@@Base+0x1778e0> │ │ │ │ + b ff560a04 <__bss_end__@@Base+0xff4b9e64> │ │ │ │ + blpl 51e104 <__bss_end__@@Base+0x477564> │ │ │ │ + blmi 55e108 <__bss_end__@@Base+0x4b7568> │ │ │ │ ldc 0, cr2, [sp] │ │ │ │ tstcs r0, r0, lsl #22 │ │ │ │ - blhi 19e3b0 <__bss_end__@@Base+0xf7778> │ │ │ │ - blvc de188 <__bss_end__@@Base+0x37550> │ │ │ │ + blhi 19e338 <__bss_end__@@Base+0xf7798> │ │ │ │ + blvc de110 <__bss_end__@@Base+0x37570> │ │ │ │ ldrbtmi r4, [fp], #-2833 @ 0xfffff4ef │ │ │ │ - blpl 15e53c <__bss_end__@@Base+0xb7904> │ │ │ │ + blpl 15e4c4 <__bss_end__@@Base+0xb7924> │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ - blvs 19e3bc <__bss_end__@@Base+0xf7784> │ │ │ │ - blvc 19e3c4 <__bss_end__@@Base+0xf778c> │ │ │ │ - blvs 5e138 <__bss_start@@Base+0x3098> │ │ │ │ - blvc de13c <__bss_end__@@Base+0x37504> │ │ │ │ + blvs 19e344 <__bss_end__@@Base+0xf77a4> │ │ │ │ + blvc 19e34c <__bss_end__@@Base+0xf77ac> │ │ │ │ + blvs 5e0c0 <__bss_start@@Base+0x30b8> │ │ │ │ + blvc de0c4 <__bss_end__@@Base+0x37524> │ │ │ │ ldc 0, cr11, [sp], #20 │ │ │ │ @ instruction: 0xf85d8b02 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ adcvc sp, r3, sl, lsl #14 │ │ │ │ adcsmi fp, r7, sp, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ - andeq sl, r3, sl, lsl #2 │ │ │ │ + andeq sl, r3, sl, ror #1 │ │ │ │ ldrbtmi r4, [fp], #-2818 @ 0xfffff4fe │ │ │ │ - bleq 1de174 <__bss_end__@@Base+0x13753c> │ │ │ │ + bleq 1de0fc <__bss_end__@@Base+0x13755c> │ │ │ │ svclt 0x00004770 │ │ │ │ - strheq sl, [r3], -lr │ │ │ │ + muleq r3, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85794 <__bss_end__@@Base+0xfeadeb5c> │ │ │ │ + bl feb8571c <__bss_end__@@Base+0xfeadeb7c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 19a6ae4 <__bss_end__@@Base+0x18ffeac> │ │ │ │ - blhi 105e648 <__bss_end__@@Base+0xfb7a10> │ │ │ │ + blmi 19a6a6c <__bss_end__@@Base+0x18ffecc> │ │ │ │ + blhi 105e5d0 <__bss_end__@@Base+0xfb7a30> │ │ │ │ ldrbtmi r4, [fp], #-2405 @ 0xfffff69b │ │ │ │ @ instruction: 0x4c664a65 │ │ │ │ ldmdapl sp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldc 4, cr4, [r2, #496] @ 0x1f0 │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d2, [r5, #32] │ │ │ │ vldr d7, [r4] │ │ │ │ vldr d3, [r4, #40] @ 0x28 │ │ │ │ vmov.f64 d4, #76 @ 0x3e600000 0.2187500 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xdc1efa10 │ │ │ │ - bleq 159e234 <__bss_end__@@Base+0x14f75fc> │ │ │ │ + bleq 159e1bc <__bss_end__@@Base+0x14f761c> │ │ │ │ @ instruction: 0xee384b5c │ │ │ │ ldrbtmi r8, [fp], #-2816 @ 0xfffff500 │ │ │ │ rsbeq pc, r0, r3, lsl #2 │ │ │ │ - blpl 5e214 <__bss_start@@Base+0x3174> │ │ │ │ - blne 25e5cc <__bss_end__@@Base+0x1b7994> │ │ │ │ - blvs de21c <__bss_end__@@Base+0x375e4> │ │ │ │ - blvc 15e220 <__bss_end__@@Base+0xb75e8> │ │ │ │ - blhi 1ddecc <__bss_end__@@Base+0x137294> │ │ │ │ - blpl de3e0 <__bss_end__@@Base+0x377a8> │ │ │ │ - blvs 11e3e4 <__bss_end__@@Base+0x777ac> │ │ │ │ - blvc 15e3e8 <__bss_end__@@Base+0xb77b0> │ │ │ │ - blpl 65e1f4 <__bss_end__@@Base+0x5b75bc> │ │ │ │ - blvs 6de1f8 <__bss_end__@@Base+0x6375c0> │ │ │ │ - blvc 75e1fc <__bss_end__@@Base+0x6b75c4> │ │ │ │ + blpl 5e19c <__bss_start@@Base+0x3194> │ │ │ │ + blne 25e554 <__bss_end__@@Base+0x1b79b4> │ │ │ │ + blvs de1a4 <__bss_end__@@Base+0x37604> │ │ │ │ + blvc 15e1a8 <__bss_end__@@Base+0xb7608> │ │ │ │ + blhi 1dde54 <__bss_end__@@Base+0x1372b4> │ │ │ │ + blpl de368 <__bss_end__@@Base+0x377c8> │ │ │ │ + blvs 11e36c <__bss_end__@@Base+0x777cc> │ │ │ │ + blvc 15e370 <__bss_end__@@Base+0xb77d0> │ │ │ │ + blpl 65e17c <__bss_end__@@Base+0x5b75dc> │ │ │ │ + blvs 6de180 <__bss_end__@@Base+0x6375e0> │ │ │ │ + blvc 75e184 <__bss_end__@@Base+0x6b75e4> │ │ │ │ ldc 13, cr11, [r4, #224] @ 0xe0 │ │ │ │ vldr d5, [r4, #56] @ 0x38 │ │ │ │ vstr d6, [r4, #64] @ 0x40 │ │ │ │ vadd.f64 d7, d7, d14 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vsub.f64 d1, d6, d2 │ │ │ │ vsub.f64 d0, d6, d3 │ │ │ │ @@ -32128,42 +32123,42 @@ │ │ │ │ vmla.f64 d3, d6, d5 │ │ │ │ vmov.f64 d4, #69 @ 0x3e280000 0.1640625 │ │ │ │ vsqrt.f64 d23, d1 │ │ │ │ vstr s30, [r4, #64] @ 0x40 │ │ │ │ vstr d2, [r4, #32] │ │ │ │ vstr d3, [r4, #40] @ 0x28 │ │ │ │ stmdale r8, {r2, r3, r8, r9, fp, lr} │ │ │ │ - blvs dde2b8 <__bss_end__@@Base+0xd37680> │ │ │ │ + blvs dde240 <__bss_end__@@Base+0xd376a0> │ │ │ │ vmov.s16 r4, d7[2] │ │ │ │ ldrbtmi r7, [fp], #-2822 @ 0xfffff4fa │ │ │ │ - blvc 5e254 <__bss_start@@Base+0x31b4> │ │ │ │ + blvc 5e1dc <__bss_start@@Base+0x31d4> │ │ │ │ @ instruction: 0xf7f1e7b4 │ │ │ │ - mrc 12, 1, APSR_nzcv, cr0, cr7, {3} │ │ │ │ + mrc 13, 1, APSR_nzcv, cr0, cr15, {0} │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d10, [r4] │ │ │ │ vmov.f64 d7, #22 @ 0x40b00000 5.5 │ │ │ │ vadd.f64 d9, d0, d4 │ │ │ │ vnmul.f64 d0, d0, d10 │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d7, [r4] │ │ │ │ @ instruction: 0xf7f17b10 │ │ │ │ - mrc 12, 1, APSR_nzcv, cr0, cr15, {2} │ │ │ │ + cdp 13, 3, cr15, cr0, cr7, {0} │ │ │ │ vldr d0, [r4] │ │ │ │ vadd.f64 d7, d0, d6 │ │ │ │ vnmul.f64 d0, d0, d10 │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vstr d7, [r4] │ │ │ │ @ instruction: 0xf7f17b12 │ │ │ │ - cdp 12, 3, cr15, cr0, cr11, {2} │ │ │ │ + mrc 12, 1, APSR_nzcv, cr0, cr3, {7} │ │ │ │ vldr d0, [r4] │ │ │ │ vldr d6, [r4, #24] │ │ │ │ vmov.32 r5, d2[1] │ │ │ │ vldr d1, [r4, #16] │ │ │ │ vldr d4, [r5, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d0, d0 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ @@ -32185,74 +32180,74 @@ │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d6, [r4, #28] │ │ │ │ @ instruction: 0xe7956b16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r7, r7, r0 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ - andeq r5, r3, r6, ror r4 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - ldrdeq r7, [r3], -r8 │ │ │ │ - andeq sl, r3, ip, lsl #1 │ │ │ │ - andeq sl, r3, r2, rrx │ │ │ │ - andeq r7, r3, r6, lsr #22 │ │ │ │ + andeq r5, r3, lr, ror #9 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + @ instruction: 0x00037bb8 │ │ │ │ + andeq sl, r3, ip, rrx │ │ │ │ + andeq sl, r3, r2, asr #32 │ │ │ │ + andeq r7, r3, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb79f3c <__bss_end__@@Base+0xfead3304> │ │ │ │ + bl feb79ec4 <__bss_end__@@Base+0xfead3324> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f06023 │ │ │ │ - stmdavs r0!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [ip], #-3078 @ 0xfffff3fa │ │ │ │ teqlt r0, r0, ror #16 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ - mrc2 7, 7, pc, cr2, cr0, {7} │ │ │ │ + @ instruction: 0xff9af7f0 │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ ldclt 1, cr13, [r0, #-992] @ 0xfffffc20 │ │ │ │ - andeq r9, r3, r4, asr pc │ │ │ │ - andeq r9, r3, lr, lsr pc │ │ │ │ + andeq r9, r3, r4, lsr pc │ │ │ │ + andeq r9, r3, lr, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb79f80 <__bss_end__@@Base+0xfead3348> │ │ │ │ + bl feb79f08 <__bss_end__@@Base+0xfead3368> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 426d48 <__bss_end__@@Base+0x380110> │ │ │ │ + blmi 426cd0 <__bss_end__@@Base+0x380130> │ │ │ │ ldrbtmi r4, [fp], #-2576 @ 0xfffff5f0 │ │ │ │ ldmdavs ip, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi 40f4a4 <__bss_end__@@Base+0x36886c> │ │ │ │ + blmi 40f42c <__bss_end__@@Base+0x36888c> │ │ │ │ ldrbtmi r4, [sp], #-3343 @ 0xfffff2f1 │ │ │ │ ldrd r5, [sl], -r6 │ │ │ │ stmdbvs r3!, {r1, r5, fp, sp, lr}^ │ │ │ │ ldrdeq lr, [r6, -r4] │ │ │ │ ldrmi r6, [r8, sl, lsr #32] │ │ │ │ eorvs r6, r3, fp, ror #16 │ │ │ │ stmdavs ip!, {r2, r3, r5, r6, sp, lr} │ │ │ │ ldc 1, cr11, [r4, #272] @ 0x110 │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ stmible fp!, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd70 │ │ │ │ - andeq r9, r3, lr, lsl #30 │ │ │ │ - andeq r5, r3, r4, ror r2 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r9, r3, r2, lsl #30 │ │ │ │ + andeq r9, r3, lr, ror #29 │ │ │ │ + andeq r5, r3, ip, ror #5 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq r9, r3, r2, ror #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi de298 <__bss_end__@@Base+0x37660> │ │ │ │ + blhi de220 <__bss_end__@@Base+0x37680> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xeeb04b29 │ │ │ │ @ instruction: 0xf8df8b40 │ │ │ │ strmi r8, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0x460e447b │ │ │ │ @ instruction: 0x461544f8 │ │ │ │ stccs 8, cr6, [r0], {92} @ 0x5c │ │ │ │ stmdavs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ - blmi 93af74 <__bss_end__@@Base+0x89433c> │ │ │ │ + blmi 93aefc <__bss_end__@@Base+0x89435c> │ │ │ │ ldrbtmi r4, [fp], #-2596 @ 0xfffff5dc │ │ │ │ @ instruction: 0x61206898 │ │ │ │ addsvs r1, r9, r1, asr #24 │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs pc, r2, r8, asr r8 @ │ │ │ │ strvc lr, [r5], -r4, asr #19 │ │ │ │ ldc 1, cr6, [r2, #916] @ 0x394 │ │ │ │ @@ -32262,178 +32257,178 @@ │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ movwcs r4, #1634 @ 0x662 │ │ │ │ ldmdavs r1, {r0, r1, sp, lr, pc} │ │ │ │ orrslt r4, r9, r3, lsl r6 │ │ │ │ ldc 6, cr4, [r2, #40] @ 0x28 │ │ │ │ vmov.f64 d6, #66 @ 0x3e100000 0.1406250 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ - ble ffd61694 <__bss_end__@@Base+0xffcbaa5c> │ │ │ │ - blmi 511364 <__bss_end__@@Base+0x46a72c> │ │ │ │ + ble ffd6161c <__bss_end__@@Base+0xffcbaa7c> │ │ │ │ + blmi 5112ec <__bss_end__@@Base+0x46a74c> │ │ │ │ ldc 4, cr4, [sp], #492 @ 0x1ec │ │ │ │ @ instruction: 0xf8c48b02 │ │ │ │ andsvs ip, ip, r0 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ - blhi de164 <__bss_end__@@Base+0x3752c> │ │ │ │ + blhi de0ec <__bss_end__@@Base+0x3754c> │ │ │ │ eorvs r6, r1, r4, lsl r0 │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbtmi r4, [r8], #-2059 @ 0xfffff7f5 │ │ │ │ - @ instruction: 0xf90ef7f1 │ │ │ │ + @ instruction: 0xf9b6f7f1 │ │ │ │ strtmi r4, [r3], -sl, lsl #16 │ │ │ │ ldrbtmi r2, [r8], #-544 @ 0xfffffde0 │ │ │ │ @ instruction: 0xf7f0214c │ │ │ │ - strmi pc, [r4], -pc, lsr #27 │ │ │ │ + @ instruction: 0x4604fe57 │ │ │ │ svclt 0x0000e7bb │ │ │ │ - andeq r9, r3, r0, lsr #29 │ │ │ │ - andeq r5, r3, r4, lsl #4 │ │ │ │ - andeq r9, r3, sl, lsl #29 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r9, r3, r0, asr #28 │ │ │ │ + andeq r9, r3, r0, lsl #29 │ │ │ │ + andeq r5, r3, ip, ror r2 │ │ │ │ + andeq r9, r3, sl, ror #28 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq r9, r3, r0, lsr #28 │ │ │ │ @ instruction: 0xfffffeb7 │ │ │ │ - andeq r7, r2, lr, asr #21 │ │ │ │ + andeq r7, r2, sl, lsl #26 │ │ │ │ ldrbtmi r4, [sl], #-2582 @ 0xfffff5ea │ │ │ │ tstlt r9, #1114112 @ 0x110000 │ │ │ │ stmdbvs ip, {r4, sl, ip, sp, pc} │ │ │ │ addmi r6, r4, #720896 @ 0xb0000 │ │ │ │ stmdblt r3!, {r0, r1, r4, ip, lr, pc} │ │ │ │ ldmdavs sl, {r1, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x46134619 │ │ │ │ ldmdbvs sl, {r1, r4, r6, r8, ip, sp, pc} │ │ │ │ mvnsle r4, r2, lsl #5 │ │ │ │ ldmdavs sl, {r1, r2, r3, fp, lr} │ │ │ │ andvs r4, sl, r8, ror r4 │ │ │ │ orrlt r6, r2, r2, asr #16 │ │ │ │ subvs r6, r3, sl, lsl r0 │ │ │ │ - blmi 16105c <__bss_end__@@Base+0xba424> │ │ │ │ + blmi 160fe4 <__bss_end__@@Base+0xba444> │ │ │ │ ldmdavs r0, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xb1206013 │ │ │ │ - blmi 161068 <__bss_end__@@Base+0xba430> │ │ │ │ + blmi 160ff0 <__bss_end__@@Base+0xba450> │ │ │ │ subsvs r6, r1, r8 │ │ │ │ subsvs r4, r1, r0, ror r7 │ │ │ │ ldrb r6, [r1, r8]! │ │ │ │ @ instruction: 0xf85d4770 │ │ │ │ subvs r4, r3, r4, lsl #22 │ │ │ │ @ instruction: 0x4770601a │ │ │ │ - andeq r9, r3, r6, ror #27 │ │ │ │ - andeq r9, r3, r0, asr #27 │ │ │ │ + andeq r9, r3, r6, asr #27 │ │ │ │ + andeq r9, r3, r0, lsr #27 │ │ │ │ stmdavs r3, {r3, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf5032200 │ │ │ │ @ instruction: 0xf8c35380 │ │ │ │ ldrbmi r2, [r0, -r4, lsl #2]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85b40 <__bss_end__@@Base+0xfeadef08> │ │ │ │ + bl feb85ac8 <__bss_end__@@Base+0xfeadef28> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r0, #352] @ 0x160 │ │ │ │ addlt r0, r4, sl, ror fp │ │ │ │ - blvc 81e5bc <__bss_end__@@Base+0x777984> │ │ │ │ - blls 1fde584 <__bss_end__@@Base+0x1f3794c> │ │ │ │ - blhi ff05ea08 <__bss_end__@@Base+0xfefb7dd0> │ │ │ │ - blhi ff21ea1c <__bss_end__@@Base+0xff177de4> │ │ │ │ - blx 45eb14 <__bss_end__@@Base+0x3b7edc> │ │ │ │ + blvc 81e544 <__bss_end__@@Base+0x7779a4> │ │ │ │ + blls 1fde50c <__bss_end__@@Base+0x1f3796c> │ │ │ │ + blhi ff05e990 <__bss_end__@@Base+0xfefb7df0> │ │ │ │ + blhi ff21e9a4 <__bss_end__@@Base+0xff177e04> │ │ │ │ + blx 45ea9c <__bss_end__@@Base+0x3b7efc> │ │ │ │ strmi sp, [r4], -fp, lsr #24 │ │ │ │ stmdage r2, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ - stm lr, {r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 69e5dc <__bss_end__@@Base+0x5f79a4> │ │ │ │ - bleq de5d8 <__bss_end__@@Base+0x379a0> │ │ │ │ - blpl fe05e5b8 <__bss_end__@@Base+0xfdfb7980> │ │ │ │ - blhi ff1dea3c <__bss_end__@@Base+0xff137e04> │ │ │ │ - blvc 5e5e4 <__bss_start@@Base+0x3544> │ │ │ │ - bleq 19e7f4 <__bss_end__@@Base+0xf7bbc> │ │ │ │ - blx 45eb3c <__bss_end__@@Base+0x3b7f04> │ │ │ │ - bleq 29e7d8 <__bss_end__@@Base+0x1f7ba0> │ │ │ │ + stmia r4!, {r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 69e564 <__bss_end__@@Base+0x5f79c4> │ │ │ │ + bleq de560 <__bss_end__@@Base+0x379c0> │ │ │ │ + blpl fe05e540 <__bss_end__@@Base+0xfdfb79a0> │ │ │ │ + blhi ff1de9c4 <__bss_end__@@Base+0xff137e24> │ │ │ │ + blvc 5e56c <__bss_start@@Base+0x3564> │ │ │ │ + bleq 19e77c <__bss_end__@@Base+0xf7bdc> │ │ │ │ + blx 45eac4 <__bss_end__@@Base+0x3b7f24> │ │ │ │ + bleq 29e760 <__bss_end__@@Base+0x1f7bc0> │ │ │ │ andlt sp, r4, r3, lsl #24 │ │ │ │ - blhi 15e278 <__bss_end__@@Base+0xb7640> │ │ │ │ + blhi 15e200 <__bss_end__@@Base+0xb7660> │ │ │ │ mrc 13, 1, fp, cr8, cr0, {0} │ │ │ │ vrintx.f64 d8, d6 │ │ │ │ vdiv.f64 d5, d8, d0 │ │ │ │ vadd.f64 d7, d5, d6 │ │ │ │ vnmul.f64 d5, d7, d7 │ │ │ │ vmla.f64 d7, d5, d9 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ andlt r0, r4, r7, asr #22 │ │ │ │ - blhi 15e29c <__bss_end__@@Base+0xb7664> │ │ │ │ + blhi 15e224 <__bss_end__@@Base+0xb7684> │ │ │ │ mrc 13, 5, fp, cr0, cr0, {0} │ │ │ │ andlt r0, r4, r9, asr #22 │ │ │ │ - blhi 15e2a8 <__bss_end__@@Base+0xb7670> │ │ │ │ + blhi 15e230 <__bss_end__@@Base+0xb7690> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00f0c152 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00e0c152 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85c00 <__bss_end__@@Base+0xfeadefc8> │ │ │ │ + bl feb85b88 <__bss_end__@@Base+0xfeadefe8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [r0, #256] @ 0x100 │ │ │ │ addlt r0, r4, sl, ror fp │ │ │ │ - blvc b9e664 <__bss_end__@@Base+0xaf7a2c> │ │ │ │ - blls 1f5e62c <__bss_end__@@Base+0x1eb79f4> │ │ │ │ - blhi ff05eab0 <__bss_end__@@Base+0xfefb7e78> │ │ │ │ - blhi ff21eac4 <__bss_end__@@Base+0xff177e8c> │ │ │ │ - blx 45ebbc <__bss_end__@@Base+0x3b7f84> │ │ │ │ + blvc b9e5ec <__bss_end__@@Base+0xaf7a4c> │ │ │ │ + blls 1f5e5b4 <__bss_end__@@Base+0x1eb7a14> │ │ │ │ + blhi ff05ea38 <__bss_end__@@Base+0xfefb7e98> │ │ │ │ + blhi ff21ea4c <__bss_end__@@Base+0xff177eac> │ │ │ │ + blx 45eb44 <__bss_end__@@Base+0x3b7fa4> │ │ │ │ ldc 12, cr13, [r0, #204] @ 0xcc │ │ │ │ @ instruction: 0x4604ab78 │ │ │ │ - bllt ff2deac4 <__bss_end__@@Base+0xff237e8c> │ │ │ │ - bllt ff21ead8 <__bss_end__@@Base+0xff177ea0> │ │ │ │ - blx 45ebd0 <__bss_end__@@Base+0x3b7f98> │ │ │ │ + bllt ff2dea4c <__bss_end__@@Base+0xff237eac> │ │ │ │ + bllt ff21ea60 <__bss_end__@@Base+0xff177ec0> │ │ │ │ + blx 45eb58 <__bss_end__@@Base+0x3b7fb8> │ │ │ │ strbtmi sp, [r9], -r9, lsr #24 │ │ │ │ @ instruction: 0xf7e0a802 │ │ │ │ - mrc 8, 5, lr, cr0, cr2, {1} │ │ │ │ + cdp 8, 11, cr14, cr0, cr8, {2} │ │ │ │ @ instruction: 0xf7e00b4a │ │ │ │ - vldr s28, [r4, #392] @ 0x188 │ │ │ │ + vldr s28, [r4, #456] @ 0x1c8 │ │ │ │ vldr d7, [r4, #504] @ 0x1f8 │ │ │ │ @ instruction: 0xeeb06b80 │ │ │ │ vldr d5, [sp, #292] @ 0x124 │ │ │ │ vmul.f64 d12, d0, d2 │ │ │ │ vldr d7, [sp, #28] │ │ │ │ vmul.f64 d10, d0, d0 │ │ │ │ - vldr d0, [pc, #24] @ 23054 │ │ │ │ + vldr d0, [pc, #24] @ 22fdc │ │ │ │ vmov.32 d7[0], r6 │ │ │ │ vmov.f64 d5, #76 @ 0x3e600000 0.2187500 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ mrc 10, 5, APSR_nzcv, cr0, cr0, {0} │ │ │ │ vmls.f64 d7, d0, d5 │ │ │ │ @ instruction: 0xdc0c7b0a │ │ │ │ - bllt ff1deb28 <__bss_end__@@Base+0xff137ef0> │ │ │ │ - blx 45ec20 <__bss_end__@@Base+0x3b7fe8> │ │ │ │ + bllt ff1deab0 <__bss_end__@@Base+0xff137f10> │ │ │ │ + blx 45eba8 <__bss_end__@@Base+0x3b8008> │ │ │ │ cdp 12, 11, cr13, cr0, cr7, {0} │ │ │ │ vmov.f64 d9, d7 │ │ │ │ andlt r0, r4, r9, asr #22 │ │ │ │ - blhi 2de360 <__bss_end__@@Base+0x237728> │ │ │ │ - ldc 13, cr11, [pc, #64] @ 230b0 │ │ │ │ + blhi 2de2e8 <__bss_end__@@Base+0x237748> │ │ │ │ + ldc 13, cr11, [pc, #64] @ 23038 │ │ │ │ vmov.f64 d4, #125 @ 0x3fe80000 1.8125000 │ │ │ │ vadd.f64 d5, d8, d0 │ │ │ │ @ instruction: 0xee888b44 │ │ │ │ vadd.f64 d6, d5, d4 │ │ │ │ vnmul.f64 d5, d6, d6 │ │ │ │ vmla.f64 d9, d5, d9 │ │ │ │ vmov.f64 d9, #7 @ 0x40380000 2.875 │ │ │ │ andlt r0, r4, r9, asr #22 │ │ │ │ - blhi 2de388 <__bss_end__@@Base+0x237750> │ │ │ │ + blhi 2de310 <__bss_end__@@Base+0x237770> │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00f0c152 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00e0c152 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7a2b4 <__bss_end__@@Base+0xfead367c> │ │ │ │ + bl feb7a23c <__bss_end__@@Base+0xfead369c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 92707c <__bss_end__@@Base+0x880444> │ │ │ │ + blmi 927004 <__bss_end__@@Base+0x880464> │ │ │ │ stmdami r4!, {r0, r2, r9, sl, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vqshl.s8 q10, , q0 │ │ │ │ ldrbtmi r1, [r8], #-259 @ 0xfffffefd │ │ │ │ - stc2 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ - svc 0x00d6f7df │ │ │ │ - blvc 61e75c <__bss_end__@@Base+0x577b24> │ │ │ │ + svc 0x00ecf7df │ │ │ │ + blvc 61e6e4 <__bss_end__@@Base+0x577b44> │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r8, sp, pc}^ │ │ │ │ @ instruction: 0xf8c30100 │ │ │ │ movwcs r4, #260 @ 0x104 │ │ │ │ teqeq r6, r4, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwpl lr, #2500 @ 0x9c4 │ │ │ │ @@ -32453,94 +32448,94 @@ │ │ │ │ vstr d7, [r4, #56] @ 0x38 │ │ │ │ vstr d7, [r4, #96] @ 0x60 │ │ │ │ vldmdblt r8!, {d7-d27} │ │ │ │ ... │ │ │ │ stcpl 5, cr1, [r1, #676]! @ 0x2a4 │ │ │ │ svccc 0x00dbecde │ │ │ │ @ instruction: 0xfffffe4d │ │ │ │ - muleq r2, r2, r8 │ │ │ │ + andeq r7, r2, lr, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85d68 <__bss_end__@@Base+0xfeadf130> │ │ │ │ + bl feb85cf0 <__bss_end__@@Base+0xfeadf150> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ cdpmi 3, 1, cr5, cr0, cr0, {4} │ │ │ │ - blhi 105ec30 <__bss_end__@@Base+0xfb7ff8> │ │ │ │ + blhi 105ebb8 <__bss_end__@@Base+0xfb8018> │ │ │ │ ldrbtmi r4, [lr], #-1541 @ 0xfffff9fb │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ stmdavs r3!, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ - blmi 3516cc <__bss_end__@@Base+0x2aaa94> │ │ │ │ + blmi 351654 <__bss_end__@@Base+0x2aaab4> │ │ │ │ ldmpl r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #27076 @ 0x69c4 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ - bleq 25e7a4 <__bss_end__@@Base+0x1b7b6c> │ │ │ │ - blhi 15e7a8 <__bss_end__@@Base+0xb7b70> │ │ │ │ + bleq 25e72c <__bss_end__@@Base+0x1b7b8c> │ │ │ │ + blhi 15e730 <__bss_end__@@Base+0xb7b90> │ │ │ │ ldc 3, cr2, [sp], #4 │ │ │ │ rsbvs r8, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf7ffbd70 │ │ │ │ strmi pc, [r4], -r3, lsl #31 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - andeq r4, r3, lr, lsl #29 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r4, r3, r6, lsl #30 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85dc8 <__bss_end__@@Base+0xfeadf190> │ │ │ │ + bl feb85d50 <__bss_end__@@Base+0xfeadf1b0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ cdp 3, 11, cr5, cr0, cr0, {4} │ │ │ │ strmi r8, [r5], -r0, asr #22 │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ - blvs 90f7c8 <__bss_end__@@Base+0x868b90> │ │ │ │ + blvs 90f750 <__bss_end__@@Base+0x868bb0> │ │ │ │ movwcs fp, #6467 @ 0x1943 │ │ │ │ @ instruction: 0x63234628 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - bleq 55e7f8 <__bss_end__@@Base+0x4b7bc0> │ │ │ │ - bleq 5de7fc <__bss_end__@@Base+0x537bc4> │ │ │ │ - blhi 45e800 <__bss_end__@@Base+0x3b7bc8> │ │ │ │ - blhi de4e8 <__bss_end__@@Base+0x378b0> │ │ │ │ + bleq 55e780 <__bss_end__@@Base+0x4b7be0> │ │ │ │ + bleq 5de784 <__bss_end__@@Base+0x537be4> │ │ │ │ + blhi 45e788 <__bss_end__@@Base+0x3b7be8> │ │ │ │ + blhi de470 <__bss_end__@@Base+0x378d0> │ │ │ │ @ instruction: 0xf7ffbd38 │ │ │ │ @ instruction: 0x4604ff59 │ │ │ │ svclt 0x0000e7eb │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ ldc 1, cr11, [r3, #332] @ 0x14c │ │ │ │ vldr d0, [r0, #40] @ 0x28 │ │ │ │ vldr d6, [r3, #608] @ 0x260 │ │ │ │ vadd.f64 d7, d0, d2 │ │ │ │ vnmul.f64 d0, d0, d6 │ │ │ │ ldrbmi r0, [r0, -r7, lsl #22]! │ │ │ │ - bleq de8a0 <__bss_end__@@Base+0x37c68> │ │ │ │ + bleq de828 <__bss_end__@@Base+0x37c88> │ │ │ │ svclt 0x00004770 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ ldc 1, cr11, [r3, #332] @ 0x14c │ │ │ │ vldr d0, [r0, #96] @ 0x60 │ │ │ │ vldr d6, [r3, #616] @ 0x268 │ │ │ │ vadd.f64 d7, d0, d14 │ │ │ │ vnmul.f64 d0, d0, d6 │ │ │ │ ldrbmi r0, [r0, -r7, lsl #22]! │ │ │ │ - bleq 9e8d4 <__bss_start@@Base+0x43834> │ │ │ │ + bleq 9e85c <__bss_start@@Base+0x43854> │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq pc, [r4, -r0] │ │ │ │ mcrvs 1, 4, fp, cr0, cr8, {0} │ │ │ │ svclt 0x00183800 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ andcs fp, r0, #-1073741816 @ 0xc0000008 │ │ │ │ @ instruction: 0xf8c3669a │ │ │ │ subsvs r2, sl, ip, lsr #2 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7a498 <__bss_end__@@Base+0xfead3860> │ │ │ │ + bl feb7a420 <__bss_end__@@Base+0xfead3880> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -r0, lsl #7 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ @ instruction: 0xf8d3b183 │ │ │ │ stmdblt r2!, {r4, r7, sp}^ │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ @@ -32550,92 +32545,92 @@ │ │ │ │ stmib r3, {r3, r7, r8}^ │ │ │ │ @ instruction: 0xf8c30126 │ │ │ │ ldclt 1, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ strb r4, [sl, r3, lsl #12]! │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ - ldc 1, cr11, [pc, #268] @ 233ec │ │ │ │ + ldc 1, cr11, [pc, #268] @ 23374 │ │ │ │ andcs r7, r0, #5120 @ 0x1400 │ │ │ │ addscs pc, r0, r3, asr #17 │ │ │ │ smlalbtcs pc, r0, r3, r8 @ │ │ │ │ - blvc fe9de8f0 <__bss_end__@@Base+0xfe937cb8> │ │ │ │ + blvc fe9de878 <__bss_end__@@Base+0xfe937cd8> │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d0b120 │ │ │ │ stmdacc r0, {r4, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7a51c <__bss_end__@@Base+0xfead38e4> │ │ │ │ + bl feb7a4a4 <__bss_end__@@Base+0xfead3904> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -r0, lsl #7 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ @ instruction: 0xf8d3b163 │ │ │ │ @ instruction: 0xb1822090 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32100 │ │ │ │ @ instruction: 0xf8c32090 │ │ │ │ stmib r4, {r6, r8, sp}^ │ │ │ │ ldclt 1, cr0, [r0, #-664] @ 0xfffffd68 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ @ instruction: 0x2090f8d0 │ │ │ │ - bcs 34b60 │ │ │ │ - ldc 1, cr13, [pc, #988] @ 23734 │ │ │ │ + bcs 34ae8 │ │ │ │ + ldc 1, cr13, [pc, #988] @ 236bc │ │ │ │ andcs r7, r1, #7168 @ 0x1c00 │ │ │ │ ldrdeq lr, [r8, r4] │ │ │ │ smlawteq r6, r3, r9, lr │ │ │ │ addscs pc, r0, r3, asr #17 │ │ │ │ stc 2, cr2, [r3] │ │ │ │ @ instruction: 0xf8c37b28 │ │ │ │ ldclt 1, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ ... │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ ldc 1, cr11, [r3, #76] @ 0x4c │ │ │ │ ldrbmi r0, [r0, -sl, lsr #22]! │ │ │ │ - bleq 9ea0c <__bss_start@@Base+0x4396c> │ │ │ │ + bleq 9e994 <__bss_start@@Base+0x4398c> │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb85fb8 <__bss_end__@@Base+0xfeadf380> │ │ │ │ + bl feb85f40 <__bss_end__@@Base+0xfeadf3a0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ strmi r5, [r5], -r0, lsl #7 │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf8d4b35c │ │ │ │ - bllt ef680 <__bss_end__@@Base+0x48a48> │ │ │ │ - blhi edea18 <__bss_end__@@Base+0xe37de0> │ │ │ │ - blhi ff05ee9c <__bss_end__@@Base+0xfefb8264> │ │ │ │ - blx 45ef90 <__bss_end__@@Base+0x3b8358> │ │ │ │ - ldc 4, cr13, [pc, #112] @ 23440 │ │ │ │ + bllt ef608 <__bss_end__@@Base+0x48a68> │ │ │ │ + blhi ede9a0 <__bss_end__@@Base+0xe37e00> │ │ │ │ + blhi ff05ee24 <__bss_end__@@Base+0xfefb8284> │ │ │ │ + blx 45ef18 <__bss_end__@@Base+0x3b8378> │ │ │ │ + ldc 4, cr13, [pc, #112] @ 233c8 │ │ │ │ vmov.32 r9, d6[1] │ │ │ │ vdiv.f64 d7, d8, d0 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ @ instruction: 0xf7df0b07 │ │ │ │ - cdp 14, 2, cr14, cr0, cr4, {4} │ │ │ │ + mcr 14, 1, lr, cr0, cr10, {4} │ │ │ │ andcs r0, r0, #9216 @ 0x2400 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ @ instruction: 0xf8c400b0 │ │ │ │ stmib r4, {r2, r3, r4, r5, r8, ip}^ │ │ │ │ stc 3, cr2, [r4, #200] @ 0xc8 │ │ │ │ vstr d0, [r4, #184] @ 0xb8 │ │ │ │ vpop {d8-d31} │ │ │ │ vldmdblt r8!, {d8-d9} │ │ │ │ - bleq 1dea88 <__bss_end__@@Base+0x137e50> │ │ │ │ - blhi 105eed0 <__bss_end__@@Base+0xfb8298> │ │ │ │ + bleq 1dea10 <__bss_end__@@Base+0x137e70> │ │ │ │ + blhi 105ee58 <__bss_end__@@Base+0xfb82b8> │ │ │ │ @ instruction: 0xf7ffe7e9 │ │ │ │ strmi pc, [r4], -fp, asr #28 │ │ │ │ svclt 0x0000e7cf │ │ │ │ - blx ff12d0ac <__bss_end__@@Base+0xff086474> │ │ │ │ + blx ff12d034 <__bss_end__@@Base+0xff086494> │ │ │ │ eormi lr, r0, sl, asr #1 │ │ │ │ ... │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d3b13b │ │ │ │ strhlt r2, [r2, -r0]! │ │ │ │ @ instruction: 0xf8c32200 │ │ │ │ @@ -32655,103 +32650,103 @@ │ │ │ │ @ instruction: 0xf8c320b0 │ │ │ │ @ instruction: 0x4770213c │ │ │ │ svclt 0x008ef7ff │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d3b12b │ │ │ │ ldrhlt r2, [r2, -r0] │ │ │ │ - bleq bdeae0 <__bss_end__@@Base+0xb37ea8> │ │ │ │ - ldc 7, cr4, [pc, #448] @ 23658 │ │ │ │ + bleq bdea68 <__bss_end__@@Base+0xb37ec8> │ │ │ │ + ldc 7, cr4, [pc, #448] @ 235e0 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #22]! │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb860b8 <__bss_end__@@Base+0xfeadf480> │ │ │ │ + bl feb86040 <__bss_end__@@Base+0xfeadf4a0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ @ instruction: 0xb1a44104 │ │ │ │ - blhi 35eb40 <__bss_end__@@Base+0x2b7f08> │ │ │ │ - blvs 5efa0 <__bss_start@@Base+0x3f00> │ │ │ │ - blvc bdeb1c <__bss_end__@@Base+0xb37ee4> │ │ │ │ - blvc 25edac <__bss_end__@@Base+0x1b8174> │ │ │ │ - bleq 25eef0 <__bss_end__@@Base+0x1b82b8> │ │ │ │ - bleq 1ded98 <__bss_end__@@Base+0x138160> │ │ │ │ - mcr 7, 0, pc, cr6, cr15, {6} @ │ │ │ │ - bleq 25ed60 <__bss_end__@@Base+0x1b8128> │ │ │ │ - blhi de7d8 <__bss_end__@@Base+0x37ba0> │ │ │ │ - bleq bdeaf8 <__bss_end__@@Base+0xb37ec0> │ │ │ │ + blhi 35eac8 <__bss_end__@@Base+0x2b7f28> │ │ │ │ + blvs 5ef28 <__bss_start@@Base+0x3f20> │ │ │ │ + blvc bdeaa4 <__bss_end__@@Base+0xb37f04> │ │ │ │ + blvc 25ed34 <__bss_end__@@Base+0x1b8194> │ │ │ │ + bleq 25ee78 <__bss_end__@@Base+0x1b82d8> │ │ │ │ + bleq 1ded20 <__bss_end__@@Base+0x138180> │ │ │ │ + mrc 7, 0, APSR_nzcv, cr12, cr15, {6} │ │ │ │ + bleq 25ece8 <__bss_end__@@Base+0x1b8148> │ │ │ │ + blhi de760 <__bss_end__@@Base+0x37bc0> │ │ │ │ + bleq bdea80 <__bss_end__@@Base+0xb37ee0> │ │ │ │ @ instruction: 0xf7ffbd10 │ │ │ │ @ instruction: 0x4604fddf │ │ │ │ svclt 0x0000e7e6 │ │ │ │ - blx ff12d184 <__bss_end__@@Base+0xff08654c> │ │ │ │ + blx ff12d10c <__bss_end__@@Base+0xff08656c> │ │ │ │ eormi lr, r0, sl, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb86110 <__bss_end__@@Base+0xfeadf4d8> │ │ │ │ + bl feb86098 <__bss_end__@@Base+0xfeadf4f8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ @ instruction: 0xb1b44104 │ │ │ │ - blhi 3deb98 <__bss_end__@@Base+0x337f60> │ │ │ │ - blvs 5eff8 <__bss_start@@Base+0x3f58> │ │ │ │ - blvc bdeb74 <__bss_end__@@Base+0xb37f3c> │ │ │ │ - blvc 125ee04 <__bss_end__@@Base+0x11b81cc> │ │ │ │ - blvc ff21efec <__bss_end__@@Base+0xff1783b4> │ │ │ │ - bleq 25ef4c <__bss_end__@@Base+0x1b8314> │ │ │ │ - bleq 1dedf4 <__bss_end__@@Base+0x1381bc> │ │ │ │ - svc 0x0010f7df │ │ │ │ - bleq 25edbc <__bss_end__@@Base+0x1b8184> │ │ │ │ - blhi de834 <__bss_end__@@Base+0x37bfc> │ │ │ │ - bleq bdeb54 <__bss_end__@@Base+0xb37f1c> │ │ │ │ + blhi 3deb20 <__bss_end__@@Base+0x337f80> │ │ │ │ + blvs 5ef80 <__bss_start@@Base+0x3f78> │ │ │ │ + blvc bdeafc <__bss_end__@@Base+0xb37f5c> │ │ │ │ + blvc 125ed8c <__bss_end__@@Base+0x11b81ec> │ │ │ │ + blvc ff21ef74 <__bss_end__@@Base+0xff1783d4> │ │ │ │ + bleq 25eed4 <__bss_end__@@Base+0x1b8334> │ │ │ │ + bleq 1ded7c <__bss_end__@@Base+0x1381dc> │ │ │ │ + svc 0x0028f7df │ │ │ │ + bleq 25ed44 <__bss_end__@@Base+0x1b81a4> │ │ │ │ + blhi de7bc <__bss_end__@@Base+0x37c1c> │ │ │ │ + bleq bdeadc <__bss_end__@@Base+0xb37f3c> │ │ │ │ @ instruction: 0xf7ffbd10 │ │ │ │ @ instruction: 0x4604fdb1 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blx ff12d1e4 <__bss_end__@@Base+0xff0865ac> │ │ │ │ + blx ff12d16c <__bss_end__@@Base+0xff0865cc> │ │ │ │ eormi lr, r0, sl, asr #1 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcs pc, [r4, -r0] │ │ │ │ ldc 1, cr11, [r2, #968] @ 0x3c8 │ │ │ │ vmov.u16 r6, d6[2] │ │ │ │ - vldr d3, [pc] @ 23570 │ │ │ │ - vldr d5, [pc, #60] @ 235b0 │ │ │ │ + vldr d3, [pc] @ 234f8 │ │ │ │ + vldr d5, [pc, #60] @ 23538 │ │ │ │ vmov.32 d6[1], r4 │ │ │ │ vdiv.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmov.f64 d23, #211 @ 0xbe980000 -0.2968750 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ - blcs 631fcc <__bss_end__@@Base+0x58b394> │ │ │ │ + blcs 631f54 <__bss_end__@@Base+0x58b3b4> │ │ │ │ movwcc sp, #23562 @ 0x5c0a │ │ │ │ - bcc 45edb0 <__bss_end__@@Base+0x3b8178> │ │ │ │ - blvc ff21f078 <__bss_end__@@Base+0xff178440> │ │ │ │ - blvc 15ee38 <__bss_end__@@Base+0xb8200> │ │ │ │ - blvs 19efbc <__bss_end__@@Base+0xf8384> │ │ │ │ - blvs ddebac <__bss_end__@@Base+0xd37f74> │ │ │ │ + bcc 45ed38 <__bss_end__@@Base+0x3b8198> │ │ │ │ + blvc ff21f000 <__bss_end__@@Base+0xff178460> │ │ │ │ + blvc 15edc0 <__bss_end__@@Base+0xb8220> │ │ │ │ + blvs 19ef44 <__bss_end__@@Base+0xf83a4> │ │ │ │ + blvs ddeb34 <__bss_end__@@Base+0xd37f94> │ │ │ │ svclt 0x00004770 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb7a7c4 <__bss_end__@@Base+0xfead3b8c> │ │ │ │ + bl feb7a74c <__bss_end__@@Base+0xfead3bac> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ mvnslt r2, r4, lsl #2 │ │ │ │ - blvs ddec20 <__bss_end__@@Base+0xd37fe8> │ │ │ │ - blcc 5f0b4 <__bss_start@@Base+0x4014> │ │ │ │ - blpl 41ec5c <__bss_end__@@Base+0x378024> │ │ │ │ - blmi 45ec60 <__bss_end__@@Base+0x3b8028> │ │ │ │ - blvs 19ee80 <__bss_end__@@Base+0xf8248> │ │ │ │ - blvc 15f004 <__bss_end__@@Base+0xb83cc> │ │ │ │ - blvc 11eecc <__bss_end__@@Base+0x78294> │ │ │ │ - blvc ff21f1e8 <__bss_end__@@Base+0xff1785b0> │ │ │ │ - bcc fe45ee54 <__bss_end__@@Base+0xfe3b821c> │ │ │ │ + blvs ddeba8 <__bss_end__@@Base+0xd38008> │ │ │ │ + blcc 5f03c <__bss_start@@Base+0x4034> │ │ │ │ + blpl 41ebe4 <__bss_end__@@Base+0x378044> │ │ │ │ + blmi 45ebe8 <__bss_end__@@Base+0x3b8048> │ │ │ │ + blvs 19ee08 <__bss_end__@@Base+0xf8268> │ │ │ │ + blvc 15ef8c <__bss_end__@@Base+0xb83ec> │ │ │ │ + blvc 11ee54 <__bss_end__@@Base+0x782b4> │ │ │ │ + blvc ff21f170 <__bss_end__@@Base+0xff1785d0> │ │ │ │ + bcc fe45eddc <__bss_end__@@Base+0xfe3b823c> │ │ │ │ vstrle d2, [sl, #-20] @ 0xffffffec │ │ │ │ vmla.f64 d3, d7, d5 │ │ │ │ @ instruction: 0xeeb83a10 │ │ │ │ vnmul.f64 d7, d23, d7 │ │ │ │ vdiv.f64 d7, d7, d4 │ │ │ │ vstr d6, [r2, #20] │ │ │ │ vstrlt d6, [r8, #-216] @ 0xffffff28 │ │ │ │ @@ -32761,16 +32756,16 @@ │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ ldc 1, cr11, [r3, #588] @ 0x24c │ │ │ │ vmov.u16 r6, d6[2] │ │ │ │ - vldr d5, [pc] @ 23640 │ │ │ │ - vldr d7, [pc, #36] @ 23668 │ │ │ │ + vldr d5, [pc] @ 235c8 │ │ │ │ + vldr d7, [pc, #36] @ 235f0 │ │ │ │ vmul.f64 d4, d6, d10 │ │ │ │ vdiv.f64 d6, d6, d7 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmov.f64 d23, #213 @ 0xbea80000 -0.3281250 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0x47700a90 │ │ │ │ @ instruction: 0x47702019 │ │ │ │ @@ -32792,16 +32787,16 @@ │ │ │ │ andcs r4, r0, #112, 14 @ 0x1c00000 │ │ │ │ sbcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0x4770631a │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d3b12b │ │ │ │ ldrsblt r2, [r2, -r0] │ │ │ │ - bleq e5ed08 <__bss_end__@@Base+0xdb80d0> │ │ │ │ - ldc 7, cr4, [pc, #448] @ 23880 │ │ │ │ + bleq e5ec90 <__bss_end__@@Base+0xdb80f0> │ │ │ │ + ldc 7, cr4, [pc, #448] @ 23808 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #22]! │ │ │ │ ... │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d3b113 │ │ │ │ stmdblt r2, {r2, r4, r8, sp} │ │ │ │ andcs r4, r0, #112, 14 @ 0x1c00000 │ │ │ │ @@ -32828,15 +32823,15 @@ │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdeq pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d0b120 │ │ │ │ stmdacc r0, {r4, r5, r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7a950 <__bss_end__@@Base+0xfead3d18> │ │ │ │ + bl feb7a8d8 <__bss_end__@@Base+0xfead3d38> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r5], -r0, lsl #9 │ │ │ │ ldrdvs pc, [r4, -r4] │ │ │ │ @ instruction: 0xf8d6b386 │ │ │ │ ldrtmi r3, [r4], -r8, lsr #2 │ │ │ │ ldcllt 1, cr11, [r0, #-12]! │ │ │ │ @@ -32860,24 +32855,24 @@ │ │ │ │ andcs r2, r0, #144 @ 0x90 │ │ │ │ smlawteq r6, r4, r9, lr │ │ │ │ @ instruction: 0x2328e9c4 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldcllt 1, cr3, [r0, #-160]! @ 0xffffff60 │ │ │ │ ldc2l 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ ldrdcc pc, [r8, -r0]! │ │ │ │ - blcs 34fe8 │ │ │ │ + blcs 34f70 │ │ │ │ @ instruction: 0xf8d4d1cb │ │ │ │ stccs 1, cr4, [r0], {4} │ │ │ │ strtmi sp, [r8], -r8, asr #3 │ │ │ │ @ instruction: 0xff92f7ff │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strmi pc, [r4], -r3, ror #24 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7a9f4 <__bss_end__@@Base+0xfead3dbc> │ │ │ │ + bl feb7a97c <__bss_end__@@Base+0xfead3ddc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r0, lsl #11 │ │ │ │ ldrdcc pc, [r4, -r5] │ │ │ │ @ instruction: 0xf8d3b163 │ │ │ │ cmplt r2, r8, lsr #2 │ │ │ │ ldrdeq pc, [r4, -r5] │ │ │ │ @@ -32887,113 +32882,113 @@ │ │ │ │ ldclt 3, cr6, [r8, #-12]! │ │ │ │ mcrr2 7, 15, pc, r4, cr15 @ │ │ │ │ strb r4, [lr, r3, lsl #12]! │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xe7f4fc3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8644c <__bss_end__@@Base+0xfeadf814> │ │ │ │ + bl feb863d4 <__bss_end__@@Base+0xfeadf834> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ strmi r5, [r5], -r0, lsl #7 │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ cdpvs 3, 10, cr11, cr3, cr12, {5} │ │ │ │ strtmi fp, [r8], -r3, lsl #23 │ │ │ │ - blls 71eed4 <__bss_end__@@Base+0x67829c> │ │ │ │ + blls 71ee5c <__bss_end__@@Base+0x6782bc> │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldc 15, cr15, [r5, #788] @ 0x314 │ │ │ │ vldr d5, [r5, #280] @ 0x118 │ │ │ │ vmov.u16 r8, d6[2] │ │ │ │ - vldr d7, [pc] @ 23870 │ │ │ │ + vldr d7, [pc] @ 237f8 │ │ │ │ movwcs r6, #6935 @ 0x1b17 │ │ │ │ - bleq 29f28c <__bss_end__@@Base+0x1f8654> │ │ │ │ + bleq 29f214 <__bss_end__@@Base+0x1f8674> │ │ │ │ cdp 6, 11, cr6, cr0, cr3, {5} │ │ │ │ vcmpe.f64 d5, d8 │ │ │ │ vsqrt.f64 d21, d6 │ │ │ │ svclt 0x0058fa10 │ │ │ │ strbtvs r2, [r3], r0, lsl #6 │ │ │ │ - bleq 21f150 <__bss_end__@@Base+0x178518> │ │ │ │ - stc 7, cr15, [sl], #-892 @ 0xfffffc84 │ │ │ │ - blvc 41ef14 <__bss_end__@@Base+0x3782dc> │ │ │ │ - bleq 29f11c <__bss_end__@@Base+0x1f84e4> │ │ │ │ + bleq 21f0d8 <__bss_end__@@Base+0x178538> │ │ │ │ + mcrr 7, 13, pc, r0, cr15 @ │ │ │ │ + blvc 41ee9c <__bss_end__@@Base+0x3782fc> │ │ │ │ + bleq 29f0a4 <__bss_end__@@Base+0x1f8504> │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs lr, #196, 18 @ 0x310000 │ │ │ │ - blhi 121f148 <__bss_end__@@Base+0x1178510> │ │ │ │ - bleq 75eebc <__bss_end__@@Base+0x6b8284> │ │ │ │ - blhi 85eec0 <__bss_end__@@Base+0x7b8288> │ │ │ │ - blhi 8deec4 <__bss_end__@@Base+0x83828c> │ │ │ │ - blhi 15ebac <__bss_end__@@Base+0xb7f74> │ │ │ │ + blhi 121f0d0 <__bss_end__@@Base+0x1178530> │ │ │ │ + bleq 75ee44 <__bss_end__@@Base+0x6b82a4> │ │ │ │ + blhi 85ee48 <__bss_end__@@Base+0x7b82a8> │ │ │ │ + blhi 8dee4c <__bss_end__@@Base+0x8382ac> │ │ │ │ + blhi 15eb34 <__bss_end__@@Base+0xb7f94> │ │ │ │ @ instruction: 0xf7ffbd38 │ │ │ │ @ instruction: 0x4604fbf7 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ strbtmi r4, [fp], -pc, asr #18 │ │ │ │ eorsmi r7, lr, r5, ror #21 │ │ │ │ - bge feace37c <__bss_end__@@Base+0xfea27744> │ │ │ │ + bge feace304 <__bss_end__@@Base+0xfea27764> │ │ │ │ svccc 0x00faaaaa │ │ │ │ - bvs fe0aa298 <__bss_end__@@Base+0xfe003660> │ │ │ │ + bvs fe0aa220 <__bss_end__@@Base+0xfe003680> │ │ │ │ svccc 0x00d381da │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ mrcvs 1, 4, fp, cr10, cr11, {1} │ │ │ │ andcs fp, r0, #-2147483638 @ 0x8000000a │ │ │ │ @ instruction: 0xf8c3669a │ │ │ │ subsvs r2, sl, ip, lsr #2 │ │ │ │ @ instruction: 0xf7ff4770 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb86510 <__bss_end__@@Base+0xfeadf8d8> │ │ │ │ + bl feb86498 <__bss_end__@@Base+0xfeadf8f8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ - blhi 105f3d4 <__bss_end__@@Base+0xfb879c> │ │ │ │ + blhi 105f35c <__bss_end__@@Base+0xfb87bc> │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ orrpl pc, r0, #20971520 @ 0x1400000 │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ cdp 3, 11, cr11, cr0, cr4, {1} │ │ │ │ - vldr d7, [pc, #800] @ 23c48 │ │ │ │ + vldr d7, [pc, #800] @ 23bd0 │ │ │ │ vmov.32 r6, d4[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x004cfa10 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ ldrle r6, [r2, #-1763] @ 0xfffff91d │ │ │ │ - blvs 11def94 <__bss_end__@@Base+0x113835c> │ │ │ │ - blvc 5f41c <__bss_start@@Base+0x437c> │ │ │ │ - blhi 41efc4 <__bss_end__@@Base+0x37838c> │ │ │ │ - bleq 25f364 <__bss_end__@@Base+0x1b872c> │ │ │ │ - bleq 21f210 <__bss_end__@@Base+0x1785d8> │ │ │ │ - bl ff2e18d0 <__bss_end__@@Base+0xff23ac98> │ │ │ │ - bleq 25f1d8 <__bss_end__@@Base+0x1b85a0> │ │ │ │ - blhi dec50 <__bss_end__@@Base+0x38018> │ │ │ │ - bleq 75ef70 <__bss_end__@@Base+0x6b8338> │ │ │ │ + blvs 11def1c <__bss_end__@@Base+0x113837c> │ │ │ │ + blvc 5f3a4 <__bss_start@@Base+0x439c> │ │ │ │ + blhi 41ef4c <__bss_end__@@Base+0x3783ac> │ │ │ │ + bleq 25f2ec <__bss_end__@@Base+0x1b874c> │ │ │ │ + bleq 21f198 <__bss_end__@@Base+0x1785f8> │ │ │ │ + bl ff861858 <__bss_end__@@Base+0xff7bacb8> │ │ │ │ + bleq 25f160 <__bss_end__@@Base+0x1b85c0> │ │ │ │ + blhi debd8 <__bss_end__@@Base+0x38038> │ │ │ │ + bleq 75eef8 <__bss_end__@@Base+0x6b8358> │ │ │ │ stc 13, cr11, [r4, #224] @ 0xe0 │ │ │ │ vpop {d8-d23} │ │ │ │ vldmdblt r8!, {d8} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x4604fb9d │ │ │ │ svclt 0x0000e7d5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmiapl r1, {r0, r1, r4, r5, r7, lr, pc}^ │ │ │ │ svccc 0x00e0418b │ │ │ │ strbtmi r4, [fp], -pc, asr #18 │ │ │ │ eorsmi r7, lr, r5, ror #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7ab94 <__bss_end__@@Base+0xfead3f5c> │ │ │ │ + bl feb7ab1c <__bss_end__@@Base+0xfead3f7c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ strmi r5, [r4], -r0, lsl #13 │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ @ instruction: 0xf8d5b375 │ │ │ │ ldrdlt r7, [r7, -r0] │ │ │ │ @ instruction: 0x4620bdf8 │ │ │ │ @ instruction: 0xff1cf7ff │ │ │ │ - bleq 1edf008 <__bss_end__@@Base+0x1e383d0> │ │ │ │ + bleq 1edef90 <__bss_end__@@Base+0x1e383f0> │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @ instruction: 0xf7df30d0 │ │ │ │ - ldc 12, cr14, [r4, #168] @ 0xa8 │ │ │ │ + ldc 12, cr14, [r4, #264] @ 0x108 │ │ │ │ @ instruction: 0xf8d66b80 │ │ │ │ andcs r0, r0, #4, 2 │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ mcr 1, 4, r7, cr6, cr8, {1} │ │ │ │ stmib r5, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 3, cr2, [r5, #232] @ 0xe8 │ │ │ │ @ instruction: 0xb1a87b38 │ │ │ │ @@ -33002,32 +32997,32 @@ │ │ │ │ strmi lr, [r8, #2516] @ 0x9d4 │ │ │ │ strcs r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8c02700 │ │ │ │ stmib r0, {r4, r7, sp}^ │ │ │ │ @ instruction: 0xf8c06728 │ │ │ │ stmib r0, {r6, r8, ip, sp}^ │ │ │ │ ldcllt 5, cr4, [r8, #152]! @ 0x98 │ │ │ │ - blx 14e1a06 <__bss_end__@@Base+0x143adce> │ │ │ │ + blx 14e198e <__bss_end__@@Base+0x143adee> │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strb pc, [r5, sp, asr #22]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb86628 <__bss_end__@@Base+0xfeadf9f0> │ │ │ │ + bl feb865b0 <__bss_end__@@Base+0xfeadfa10> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blhi 105f4ec <__bss_end__@@Base+0xfb88b4> │ │ │ │ + blhi 105f474 <__bss_end__@@Base+0xfb88d4> │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldrdcc pc, [r4, -r4] │ │ │ │ - blhi e5f048 <__bss_end__@@Base+0xdb8410> │ │ │ │ - blhi ded34 <__bss_end__@@Base+0x380fc> │ │ │ │ + blhi e5efd0 <__bss_end__@@Base+0xdb8430> │ │ │ │ + blhi decbc <__bss_end__@@Base+0x3811c> │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7ac4c <__bss_end__@@Base+0xfead4014> │ │ │ │ + bl feb7abd4 <__bss_end__@@Base+0xfead4034> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r5], -r0, lsl #13 │ │ │ │ ldrdmi pc, [r4, -r6] │ │ │ │ mvnslt r4, r3, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], #131 @ 0x83 @ │ │ │ │ @ instruction: 0x4628b97a │ │ │ │ @@ -33041,20 +33036,20 @@ │ │ │ │ @ instruction: 0xf8d3bd70 │ │ │ │ andcs r1, r0, #208 @ 0xd0 │ │ │ │ rscscs pc, r0, r3, asr #17 │ │ │ │ teqpcs r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ rscle r2, r6, r0, lsl #18 │ │ │ │ sbcscs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xe7e2631a │ │ │ │ - blx 161aa2 <__bss_end__@@Base+0xbae6a> │ │ │ │ + blx 161a2a <__bss_end__@@Base+0xbae8a> │ │ │ │ ldrdcc pc, [r4, -r6] │ │ │ │ - blcs 352bc │ │ │ │ + blcs 35244 │ │ │ │ @ instruction: 0xe7d7d0db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7acb8 <__bss_end__@@Base+0xfead4080> │ │ │ │ + bl feb7ac40 <__bss_end__@@Base+0xfead40a0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r5], -r0, lsl #13 │ │ │ │ ldrdmi pc, [r4, -r6] │ │ │ │ eorsle r2, lr, r0, lsl #24 │ │ │ │ ldrsbtcc pc, [r0], #132 @ 0x84 @ │ │ │ │ ldcllt 1, cr11, [r0, #-12]! │ │ │ │ @@ -33074,15 +33069,15 @@ │ │ │ │ @ instruction: 0x3090f8d0 │ │ │ │ @ instruction: 0xed95b963 │ │ │ │ andcs r7, r1, #136, 22 @ 0x22000 │ │ │ │ smlalbtcc pc, r0, r0, r8 @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcs r2, r0, #144 @ 0x90 │ │ │ │ @ instruction: 0x2328e9c0 │ │ │ │ - blvc 9df128 <__bss_end__@@Base+0x9384f0> │ │ │ │ + blvc 9df0b0 <__bss_end__@@Base+0x938510> │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ tstpne r0, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ rscseq pc, r0, r4, asr #17 │ │ │ │ teqpne r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqcs lr, #196, 18 @ 0x310000 │ │ │ │ movtcs lr, #2500 @ 0x9c4 │ │ │ │ @@ -33090,25 +33085,25 @@ │ │ │ │ @ instruction: 0xf7ffbd70 │ │ │ │ @ instruction: 0xf8d0faaf │ │ │ │ @ instruction: 0x460430f0 │ │ │ │ @ instruction: 0xd1bc2b00 │ │ │ │ ldrdcc pc, [r4, -r6] │ │ │ │ sbcle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0x4628e7b9 │ │ │ │ - blx fe8e1b64 <__bss_end__@@Base+0xfe83af2c> │ │ │ │ + blx fe8e1aec <__bss_end__@@Base+0xfe83af4c> │ │ │ │ svclt 0x0000e7ce │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ @ instruction: 0xf8d24603 │ │ │ │ @ instruction: 0xb1222104 │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf7ffb10a │ │ │ │ ldrmi fp, [r8], -r1, asr #27 │ │ │ │ svclt 0x0094f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7ad90 <__bss_end__@@Base+0xfead4158> │ │ │ │ + bl feb7ad18 <__bss_end__@@Base+0xfead4178> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r5], -r0, lsl #7 │ │ │ │ ldrdmi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf8d4b14c │ │ │ │ cmplt fp, r4, lsl r1 │ │ │ │ @ instruction: 0x63232300 │ │ │ │ @@ -33123,15 +33118,15 @@ │ │ │ │ tstcs r0, r1 │ │ │ │ tstpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqpne r0, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ movtcs lr, #27076 @ 0x69c4 │ │ │ │ movtcs lr, #35268 @ 0x89c4 │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7adec <__bss_end__@@Base+0xfead41b4> │ │ │ │ + bl feb7ad74 <__bss_end__@@Base+0xfead41d4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -r0, lsl #7 │ │ │ │ ldrdcc pc, [r4, -r3] │ │ │ │ @ instruction: 0xf8d3b15b │ │ │ │ strtmi r3, [r0], -r8, lsr #2 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ @@ -33181,59 +33176,59 @@ │ │ │ │ ldrdeq pc, [r4, -r0] │ │ │ │ @ instruction: 0xf8d0b120 │ │ │ │ stmdacc r0, {r6, r8} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 25f188 <__bss_end__@@Base+0x1b8550> │ │ │ │ + blhi 25f110 <__bss_end__@@Base+0x1b8570> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf5004a47 │ │ │ │ - blmi 11f96e4 <__bss_end__@@Base+0x1152aac> │ │ │ │ + blmi 11f966c <__bss_end__@@Base+0x1152acc> │ │ │ │ ldrbtmi fp, [sl], #-135 @ 0xffffff79 │ │ │ │ @ instruction: 0x8118f8df │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ ldmpl r3, {r3, r4, r5, r6, r7, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d582d6 │ │ │ │ @ instruction: 0x460430b0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldc 2, cr8, [r5, #896] @ 0x380 │ │ │ │ - blmi f669dc <__bss_end__@@Base+0xebfda4> │ │ │ │ - bleq 105f7ec <__bss_end__@@Base+0xfb8bb4> │ │ │ │ + blmi f66964 <__bss_end__@@Base+0xebfdc4> │ │ │ │ + bleq 105f774 <__bss_end__@@Base+0xfb8bd4> │ │ │ │ andvc pc, r3, r8, asr r8 @ │ │ │ │ - blx 45f8e4 <__bss_end__@@Base+0x3b8cac> │ │ │ │ - blcs 5f380 <__bss_start@@Base+0x42e0> │ │ │ │ + blx 45f86c <__bss_end__@@Base+0x3b8ccc> │ │ │ │ + blcs 5f308 <__bss_start@@Base+0x4300> │ │ │ │ mvnshi pc, #0 │ │ │ │ - bleq 105f5f4 <__bss_end__@@Base+0xfb89bc> │ │ │ │ - blvc 5f808 <__bss_start@@Base+0x4768> │ │ │ │ - bleq ff21f804 <__bss_end__@@Base+0xff178bcc> │ │ │ │ - blx 45f8fc <__bss_end__@@Base+0x3b8cc4> │ │ │ │ + bleq 105f57c <__bss_end__@@Base+0xfb89dc> │ │ │ │ + blvc 5f790 <__bss_start@@Base+0x4788> │ │ │ │ + bleq ff21f78c <__bss_end__@@Base+0xff178bec> │ │ │ │ + blx 45f884 <__bss_end__@@Base+0x3b8ce4> │ │ │ │ sbchi pc, ip, #0, 2 │ │ │ │ - blmi edf390 <__bss_end__@@Base+0xe38758> │ │ │ │ - blne 3df80c <__bss_end__@@Base+0x338bd4> │ │ │ │ - blpl bdf39c <__bss_end__@@Base+0xb38764> │ │ │ │ - blcc 9df3c8 <__bss_end__@@Base+0x938790> │ │ │ │ - blvs c5f3a4 <__bss_end__@@Base+0xbb876c> │ │ │ │ - blpl 115f628 <__bss_end__@@Base+0x10b89f0> │ │ │ │ - blvs 11df628 <__bss_end__@@Base+0x11389f0> │ │ │ │ - blvc 9f770 <__bss_start@@Base+0x446d0> │ │ │ │ - blne 5f778 <__bss_start@@Base+0x46d8> │ │ │ │ - blvc ff11f834 <__bss_end__@@Base+0xff078bfc> │ │ │ │ - blx 45f92c <__bss_end__@@Base+0x3b8cf4> │ │ │ │ + blmi edf318 <__bss_end__@@Base+0xe38778> │ │ │ │ + blne 3df794 <__bss_end__@@Base+0x338bf4> │ │ │ │ + blpl bdf324 <__bss_end__@@Base+0xb38784> │ │ │ │ + blcc 9df350 <__bss_end__@@Base+0x9387b0> │ │ │ │ + blvs c5f32c <__bss_end__@@Base+0xbb878c> │ │ │ │ + blpl 115f5b0 <__bss_end__@@Base+0x10b8a10> │ │ │ │ + blvs 11df5b0 <__bss_end__@@Base+0x1138a10> │ │ │ │ + blvc 9f6f8 <__bss_start@@Base+0x446f0> │ │ │ │ + blne 5f700 <__bss_start@@Base+0x46f8> │ │ │ │ + blvc ff11f7bc <__bss_end__@@Base+0xff078c1c> │ │ │ │ + blx 45f8b4 <__bss_end__@@Base+0x3b8d14> │ │ │ │ strhi pc, [lr, #704]! @ 0x2c0 │ │ │ │ - blvs 81f3ec <__bss_end__@@Base+0x7787b4> │ │ │ │ - blvc ff1df844 <__bss_end__@@Base+0xff138c0c> │ │ │ │ - blx 45f93c <__bss_end__@@Base+0x3b8d04> │ │ │ │ + blvs 81f374 <__bss_end__@@Base+0x7787d4> │ │ │ │ + blvc ff1df7cc <__bss_end__@@Base+0xff138c2c> │ │ │ │ + blx 45f8c4 <__bss_end__@@Base+0x3b8d24> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {4} │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d7, [pc, #260] @ 23e88 │ │ │ │ + vldr d7, [pc, #260] @ 23e10 │ │ │ │ vmov.32 r5, d7[1] │ │ │ │ vldr d0, [r4] │ │ │ │ vmov.u16 r3, d16[2] │ │ │ │ vmls.f64 d6, d7, d0 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vmov.f64 d3, #67 @ 0x3e180000 0.1484375 │ │ │ │ vsqrt.f64 d19, d5 │ │ │ │ @@ -33245,270 +33240,270 @@ │ │ │ │ @ instruction: 0xf44f1bc0 │ │ │ │ cdp 3, 15, cr4, cr1, cr0, {0} │ │ │ │ svclt 0x0094fa10 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ teqpcs ip, r5, asr #17 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0x3114f8d5 │ │ │ │ - blmi c5f3e8 <__bss_end__@@Base+0xbb87b0> │ │ │ │ - blcs cdf3ec <__bss_end__@@Base+0xc387b4> │ │ │ │ + blmi c5f370 <__bss_end__@@Base+0xbb87d0> │ │ │ │ + blcs cdf374 <__bss_end__@@Base+0xc387d4> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strtmi r8, [r9], r0, lsl #5 │ │ │ │ svclt 0x0000e2b1 │ │ │ │ svchi 0x005c28f6 │ │ │ │ eorsgt r1, r0, r2, asr #11 │ │ │ │ @ instruction: 0x7ef9db24 │ │ │ │ andmi fp, r9, sl, ror #24 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - andeq r4, r3, sl, lsl r3 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r4, r3, r0, lsl r3 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ + muleq r3, r2, r3 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r4, r3, r8, lsl #7 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8d6fc79 │ │ │ │ stccs 1, cr5, [r0, #-16] │ │ │ │ cmnphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ - blvc 7df474 <__bss_end__@@Base+0x73883c> │ │ │ │ - blvs 5f480 <__bss_start@@Base+0x43e0> │ │ │ │ - blvc 105f8fc <__bss_end__@@Base+0xfb8cc4> │ │ │ │ - blx 45f9f0 <__bss_end__@@Base+0x3b8db8> │ │ │ │ + blvc 7df3fc <__bss_end__@@Base+0x73885c> │ │ │ │ + blvs 5f408 <__bss_start@@Base+0x4400> │ │ │ │ + blvc 105f884 <__bss_end__@@Base+0xfb8ce4> │ │ │ │ + blx 45f978 <__bss_end__@@Base+0x3b8dd8> │ │ │ │ cdp 0, 3, cr13, cr6, cr8, {0} │ │ │ │ - vldr d7, [pc, #284] @ 23f50 │ │ │ │ + vldr d7, [pc, #284] @ 23ed8 │ │ │ │ vcmpe.f64 d5, d20 │ │ │ │ vsqrt.f64 d23, d5 │ │ │ │ strbtle pc, [r5], #-2576 @ 0xfffff5f0 @ │ │ │ │ andcs r6, r0, #2736 @ 0xab0 │ │ │ │ - blvs 7df45c <__bss_end__@@Base+0x738824> │ │ │ │ + blvs 7df3e4 <__bss_end__@@Base+0x738844> │ │ │ │ smlawtcs ip, r5, r8, pc @ │ │ │ │ subsle r2, sp, r0, lsl #22 │ │ │ │ - blvc ddf4a4 <__bss_end__@@Base+0xd3886c> │ │ │ │ - blvs ff79f4d4 <__bss_end__@@Base+0xff6f889c> │ │ │ │ + blvc ddf42c <__bss_end__@@Base+0xd3888c> │ │ │ │ + blvs ff79f45c <__bss_end__@@Base+0xff6f88bc> │ │ │ │ cdp 14, 2, cr6, cr7, cr11, {7} │ │ │ │ vmov.f64 d7, #22 @ 0x40b00000 5.5 │ │ │ │ - blcs 46b80 │ │ │ │ + blcs 46b08 │ │ │ │ strbthi pc, [r5], #0 @ │ │ │ │ - blvs 11df4bc <__bss_end__@@Base+0x1138884> │ │ │ │ - blcs 3df938 <__bss_end__@@Base+0x338d00> │ │ │ │ - blmi 75f4c8 <__bss_end__@@Base+0x6b8890> │ │ │ │ - blcc ff61f4f4 <__bss_end__@@Base+0xff5788bc> │ │ │ │ - blpl ff65f4f8 <__bss_end__@@Base+0xff5b88c0> │ │ │ │ - blvs 115f758 <__bss_end__@@Base+0x10b8b20> │ │ │ │ - blne 11df948 <__bss_end__@@Base+0x1138d10> │ │ │ │ - blvs ff1df948 <__bss_end__@@Base+0xff138d10> │ │ │ │ - blmi df890 <__bss_end__@@Base+0x38c58> │ │ │ │ - blvs ff11f960 <__bss_end__@@Base+0xff078d28> │ │ │ │ - blx 45fa58 <__bss_end__@@Base+0x3b8e20> │ │ │ │ + blvs 11df444 <__bss_end__@@Base+0x11388a4> │ │ │ │ + blcs 3df8c0 <__bss_end__@@Base+0x338d20> │ │ │ │ + blmi 75f450 <__bss_end__@@Base+0x6b88b0> │ │ │ │ + blcc ff61f47c <__bss_end__@@Base+0xff5788dc> │ │ │ │ + blpl ff65f480 <__bss_end__@@Base+0xff5b88e0> │ │ │ │ + blvs 115f6e0 <__bss_end__@@Base+0x10b8b40> │ │ │ │ + blne 11df8d0 <__bss_end__@@Base+0x1138d30> │ │ │ │ + blvs ff1df8d0 <__bss_end__@@Base+0xff138d30> │ │ │ │ + blmi df818 <__bss_end__@@Base+0x38c78> │ │ │ │ + blvs ff11f8e8 <__bss_end__@@Base+0xff078d48> │ │ │ │ + blx 45f9e0 <__bss_end__@@Base+0x3b8e40> │ │ │ │ movwcs fp, #8140 @ 0x1fcc │ │ │ │ @ instruction: 0xf8c54613 │ │ │ │ cdp 1, 11, cr3, cr4, cr12, {1} │ │ │ │ vsqrt.f64 d20, d5 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ - ldc 6, cr8, [pc, #1020] @ 242a8 │ │ │ │ + ldc 6, cr8, [pc, #1020] @ 24230 │ │ │ │ vcmpe.f64 d6, d14 │ │ │ │ vsqrt.f64 d20, d6 │ │ │ │ svclt 0x0088fa10 │ │ │ │ - blmi 11df97c <__bss_end__@@Base+0x1138d44> │ │ │ │ - blvc 15f79c <__bss_end__@@Base+0xb8b64> │ │ │ │ - blpl 5f99c <__bss_start@@Base+0x48fc> │ │ │ │ - blvs ff29f544 <__bss_end__@@Base+0xff1f890c> │ │ │ │ - blvc 19f768 <__bss_end__@@Base+0xf8b30> │ │ │ │ - blvc ff1df9a0 <__bss_end__@@Base+0xff138d68> │ │ │ │ - blx 45fa98 <__bss_end__@@Base+0x3b8e60> │ │ │ │ + blmi 11df904 <__bss_end__@@Base+0x1138d64> │ │ │ │ + blvc 15f724 <__bss_end__@@Base+0xb8b84> │ │ │ │ + blpl 5f924 <__bss_start@@Base+0x491c> │ │ │ │ + blvs ff29f4cc <__bss_end__@@Base+0xff1f892c> │ │ │ │ + blvc 19f6f0 <__bss_end__@@Base+0xf8b50> │ │ │ │ + blvc ff1df928 <__bss_end__@@Base+0xff138d88> │ │ │ │ + blx 45fa20 <__bss_end__@@Base+0x3b8e80> │ │ │ │ ldrbthi pc, [r0], #704 @ 0x2c0 @ │ │ │ │ - blvs ff1df558 <__bss_end__@@Base+0xff138920> │ │ │ │ - blvc ff1df9b0 <__bss_end__@@Base+0xff138d78> │ │ │ │ - blx 45faa8 <__bss_end__@@Base+0x3b8e70> │ │ │ │ + blvs ff1df4e0 <__bss_end__@@Base+0xff138940> │ │ │ │ + blvc ff1df938 <__bss_end__@@Base+0xff138d98> │ │ │ │ + blx 45fa30 <__bss_end__@@Base+0x3b8e90> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {4} │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ @ instruction: 0x46200b38 │ │ │ │ - blpl ff0df570 <__bss_end__@@Base+0xff038938> │ │ │ │ - blvs fed9f574 <__bss_end__@@Base+0xfecf893c> │ │ │ │ - bleq 19f7bc <__bss_end__@@Base+0xf8b84> │ │ │ │ - bleq 1df780 <__bss_end__@@Base+0x138b48> │ │ │ │ - bleq 5f920 <__bss_start@@Base+0x4880> │ │ │ │ + blpl ff0df4f8 <__bss_end__@@Base+0xff038958> │ │ │ │ + blvs fed9f4fc <__bss_end__@@Base+0xfecf895c> │ │ │ │ + bleq 19f744 <__bss_end__@@Base+0xf8ba4> │ │ │ │ + bleq 1df708 <__bss_end__@@Base+0x138b68> │ │ │ │ + bleq 5f8a8 <__bss_start@@Base+0x48a0> │ │ │ │ @ instruction: 0xf926f7ff │ │ │ │ - blhi 8df520 <__bss_end__@@Base+0x8388e8> │ │ │ │ + blhi 8df4a8 <__bss_end__@@Base+0x838908> │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldc 4, cr8, [r5, #232] @ 0xe8 │ │ │ │ vldr d8, [r7, #160] @ 0xa0 │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vneg.f64 d24, d0 │ │ │ │ @ instruction: 0xf000fa10 │ │ │ │ mrc 3, 1, r8, cr6, cr1, {0} │ │ │ │ - vldr d8, [pc, #288] @ 24050 │ │ │ │ + vldr d8, [pc, #288] @ 23fd8 │ │ │ │ vmov.u16 r5, d20[2] │ │ │ │ vsqrt.f64 d24, d5 │ │ │ │ strtle pc, [r5], #-2576 @ 0xfffff5f0 │ │ │ │ @ instruction: 0x3090f8d5 │ │ │ │ stc 2, cr2, [r5] │ │ │ │ @ instruction: 0xf8c56b28 │ │ │ │ - blcs 2c44c │ │ │ │ + blcs 2c3d4 │ │ │ │ ldrthi pc, [r6], #-64 @ 0xffffffc0 @ │ │ │ │ - blvc adf5a8 <__bss_end__@@Base+0xa38970> │ │ │ │ - blvs feb9f5d4 <__bss_end__@@Base+0xfeaf899c> │ │ │ │ - blvc 11dfa2c <__bss_end__@@Base+0x1138df4> │ │ │ │ - blx 45fb24 <__bss_end__@@Base+0x3b8eec> │ │ │ │ + blvc adf530 <__bss_end__@@Base+0xa38990> │ │ │ │ + blvs feb9f55c <__bss_end__@@Base+0xfeaf89bc> │ │ │ │ + blvc 11df9b4 <__bss_end__@@Base+0x1138e14> │ │ │ │ + blx 45faac <__bss_end__@@Base+0x3b8f0c> │ │ │ │ mrc 0, 5, sp, cr6, cr2, {0} │ │ │ │ - vldr d5, [pc] @ 23f68 │ │ │ │ + vldr d5, [pc] @ 23ef0 │ │ │ │ vmul.f64 d4, d23, d27 │ │ │ │ vmla.f64 d5, d5, d5 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ svclt 0x0058fa10 │ │ │ │ - blvs 121fa44 <__bss_end__@@Base+0x1178e0c> │ │ │ │ - blvs adf59c <__bss_end__@@Base+0xa38964> │ │ │ │ + blvs 121f9cc <__bss_end__@@Base+0x1178e2c> │ │ │ │ + blvs adf524 <__bss_end__@@Base+0xa38984> │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d58402 │ │ │ │ - blcs 302d8 │ │ │ │ + blcs 30260 │ │ │ │ ldc 0, cr13, [r5, #328] @ 0x148 │ │ │ │ vldr d7, [r7, #232] @ 0xe8 │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vneg.f64 d23, d0 │ │ │ │ andle pc, r8, r0, lsl sl @ │ │ │ │ - blvc 121f888 <__bss_end__@@Base+0x1178c50> │ │ │ │ - blpl fe6df630 <__bss_end__@@Base+0xfe6389f8> │ │ │ │ - blvc ff19fa88 <__bss_end__@@Base+0xff0f8e50> │ │ │ │ - blx 45fb80 <__bss_end__@@Base+0x3b8f48> │ │ │ │ + blvc 121f810 <__bss_end__@@Base+0x1178c70> │ │ │ │ + blpl fe6df5b8 <__bss_end__@@Base+0xfe638a18> │ │ │ │ + blvc ff19fa10 <__bss_end__@@Base+0xff0f8e70> │ │ │ │ + blx 45fb08 <__bss_end__@@Base+0x3b8f68> │ │ │ │ ldc 4, cr13, [r4, #236] @ 0xec │ │ │ │ vldr d7, [r5, #224] @ 0xe0 │ │ │ │ - vldr d5, [pc, #224] @ 240a8 │ │ │ │ + vldr d5, [pc, #224] @ 24030 │ │ │ │ vstr d0, [r5, #604] @ 0x25c │ │ │ │ vmov.16 d7[2], r6 │ │ │ │ vldr d7, [r4, #20] │ │ │ │ @ instruction: 0xee878b7a │ │ │ │ @ instruction: 0xf7df0b00 │ │ │ │ - ldc 8, cr14, [r5, #800] @ 0x320 │ │ │ │ + ldc 8, cr14, [r5, #888] @ 0x378 │ │ │ │ vmov.u16 r6, d1[2] │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ - blle 262830 <__bss_end__@@Base+0x1bbbf8> │ │ │ │ - bleq ff1dfac4 <__bss_end__@@Base+0xff138e8c> │ │ │ │ - blx 45fbbc <__bss_end__@@Base+0x3b8f84> │ │ │ │ + blle 2627b8 <__bss_end__@@Base+0x1bbc18> │ │ │ │ + bleq ff1dfa4c <__bss_end__@@Base+0xff138eac> │ │ │ │ + blx 45fb44 <__bss_end__@@Base+0x3b8fa4> │ │ │ │ cdp 15, 11, cr11, cr0, cr12, {4} │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vrintr.f64 d0, d8 │ │ │ │ - vldr d6, [pc] @ 2400c │ │ │ │ + vldr d6, [pc] @ 23f94 │ │ │ │ vmul.f64 d7, d16, d8 │ │ │ │ vmov.f64 d0, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ - ldc 4, cr8, [pc, #324] @ 24164 │ │ │ │ + ldc 4, cr8, [pc, #324] @ 240ec │ │ │ │ @ instruction: 0xeeb47b85 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ svclt 0x0088fa10 │ │ │ │ - bleq 121faf0 <__bss_end__@@Base+0x1178eb8> │ │ │ │ + bleq 121fa78 <__bss_end__@@Base+0x1178ed8> │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8d6f8bf │ │ │ │ stccs 1, cr5, [r0, #-16] │ │ │ │ @ instruction: 0x83b5f000 │ │ │ │ ldrdcc pc, [r8, -r5]! │ │ │ │ - ldc 1, cr11, [pc, #780] @ 24354 │ │ │ │ + ldc 1, cr11, [pc, #780] @ 242dc │ │ │ │ @ instruction: 0x46207b7d │ │ │ │ - bleq fe65f6a0 <__bss_end__@@Base+0xfe5b8a68> │ │ │ │ - bleq 121f8d4 <__bss_end__@@Base+0x1178c9c> │ │ │ │ + bleq fe65f628 <__bss_end__@@Base+0xfe5b8a88> │ │ │ │ + bleq 121f85c <__bss_end__@@Base+0x1178cbc> │ │ │ │ @ instruction: 0xf87ef7ff │ │ │ │ - blvc 1edf6d8 <__bss_end__@@Base+0x1e38aa0> │ │ │ │ - bleq fe6df6b0 <__bss_end__@@Base+0xfe638a78> │ │ │ │ + blvc 1edf660 <__bss_end__@@Base+0x1e38ac0> │ │ │ │ + bleq fe6df638 <__bss_end__@@Base+0xfe638a98> │ │ │ │ cdp 6, 2, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf7ff0b47 │ │ │ │ @ instruction: 0xf8d6f8a5 │ │ │ │ ldmdblt sp, {r2, r8, ip, lr} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4605f81b │ │ │ │ ldmib r7, {r0, r1, r3, r5, r8, r9, fp, sp, lr}^ │ │ │ │ stmib r5, {r8}^ │ │ │ │ - blcs 244cc │ │ │ │ + blcs 24454 │ │ │ │ adchi pc, ip, #64 @ 0x40 │ │ │ │ vldr d4, [r5, #480] @ 0x1e0 │ │ │ │ - vldr d7, [pc, #56] @ 240c8 │ │ │ │ + vldr d7, [pc, #56] @ 24050 │ │ │ │ vldr d5, [r5, #380] @ 0x17c │ │ │ │ @ instruction: 0xf8586b18 │ │ │ │ ldc 0, cr8, [r8, #12] │ │ │ │ vadd.f64 d4, d7, d0 │ │ │ │ vcmp.f64 d7, d4 │ │ │ │ vneg.f64 d23, d5 │ │ │ │ mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ svclt 0x00486b45 │ │ │ │ - blvc 119fb74 <__bss_end__@@Base+0x10f8f3c> │ │ │ │ - blx 45fc7c <__bss_end__@@Base+0x3b9044> │ │ │ │ - blvc 3df6d0 <__bss_end__@@Base+0x338a98> │ │ │ │ + blvc 119fafc <__bss_end__@@Base+0x10f8f5c> │ │ │ │ + blx 45fc04 <__bss_end__@@Base+0x3b9064> │ │ │ │ + blvc 3df658 <__bss_end__@@Base+0x338ab8> │ │ │ │ cdp 0, 0, cr13, cr4, cr14, {0} │ │ │ │ - vldr d6, [pc, #280] @ 241dc │ │ │ │ + vldr d6, [pc, #280] @ 24164 │ │ │ │ @ instruction: 0xeeb07b54 │ │ │ │ vcmpe.f64 d4, d6 │ │ │ │ vsqrt.f64 d20, d7 │ │ │ │ svclt 0x0058fa10 │ │ │ │ - blpl 11dfb98 <__bss_end__@@Base+0x1138f60> │ │ │ │ - blpl 65f6f0 <__bss_end__@@Base+0x5b8ab8> │ │ │ │ + blpl 11dfb20 <__bss_end__@@Base+0x1138f80> │ │ │ │ + blpl 65f678 <__bss_end__@@Base+0x5b8ad8> │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldc 0, cr8, [r7, #912] @ 0x390 │ │ │ │ vldr d5, [r5] │ │ │ │ vadd.f64 d9, d5, d6 │ │ │ │ vcmp.f64 d9, #0.0 │ │ │ │ vsqrt.f64 d25, d0 │ │ │ │ vpmin.s8 d31, d0, d0 │ │ │ │ stmdavs fp!, {r3, r4, r6, r7, pc}^ │ │ │ │ - blvs 5f764 <__bss_start@@Base+0x46c4> │ │ │ │ - blmi 149f784 <__bss_end__@@Base+0x13f8b4c> │ │ │ │ - blvc df760 <__bss_end__@@Base+0x38b28> │ │ │ │ - blpl 1df724 <__bss_end__@@Base+0x138aec> │ │ │ │ - blvs 15f9ac <__bss_end__@@Base+0xb8d74> │ │ │ │ + blvs 5f6ec <__bss_start@@Base+0x46e4> │ │ │ │ + blmi 149f70c <__bss_end__@@Base+0x13f8b6c> │ │ │ │ + blvc df6e8 <__bss_end__@@Base+0x38b48> │ │ │ │ + blpl 1df6ac <__bss_end__@@Base+0x138b0c> │ │ │ │ + blvs 15f934 <__bss_end__@@Base+0xb8d94> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdp 3, 3, cr8, cr7, cr13, {0} │ │ │ │ vmov.f64 d8, #118 @ 0x3fb00000 1.375 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ svclt 0x00d8fa10 │ │ │ │ - blge 125fa0c <__bss_end__@@Base+0x11b8dd4> │ │ │ │ + blge 125f994 <__bss_end__@@Base+0x11b8df4> │ │ │ │ cdp 13, 11, cr13, cr0, cr3, {0} │ │ │ │ - vldr d8, [pc, #284] @ 24254 │ │ │ │ + vldr d8, [pc, #284] @ 241dc │ │ │ │ @ instruction: 0x4620ab35 │ │ │ │ - blhi df754 <__bss_end__@@Base+0x38b1c> │ │ │ │ + blhi df6dc <__bss_end__@@Base+0x38b3c> │ │ │ │ mrc2 7, 7, pc, cr0, cr14, {7} │ │ │ │ - blvs 15f79c <__bss_end__@@Base+0xb8b64> │ │ │ │ - blvc 2df9cc <__bss_end__@@Base+0x238d94> │ │ │ │ - blpl 109f7cc <__bss_end__@@Base+0xff8b94> │ │ │ │ - blvc 1df974 <__bss_end__@@Base+0x138d3c> │ │ │ │ - blvc ff19fc28 <__bss_end__@@Base+0xff0f8ff0> │ │ │ │ - blx 45fd20 <__bss_end__@@Base+0x3b90e8> │ │ │ │ + blvs 15f724 <__bss_end__@@Base+0xb8b84> │ │ │ │ + blvc 2df954 <__bss_end__@@Base+0x238db4> │ │ │ │ + blpl 109f754 <__bss_end__@@Base+0xff8bb4> │ │ │ │ + blvc 1df8fc <__bss_end__@@Base+0x138d5c> │ │ │ │ + blvc ff19fbb0 <__bss_end__@@Base+0xff0f9010> │ │ │ │ + blx 45fca8 <__bss_end__@@Base+0x3b9108> │ │ │ │ strhi pc, [r0, #704]! @ 0x2c0 │ │ │ │ - blvs ddf7e0 <__bss_end__@@Base+0xd38ba8> │ │ │ │ - blvc ff1dfc38 <__bss_end__@@Base+0xff139000> │ │ │ │ - blx 45fd30 <__bss_end__@@Base+0x3b90f8> │ │ │ │ + blvs ddf768 <__bss_end__@@Base+0xd38bc8> │ │ │ │ + blvc ff1dfbc0 <__bss_end__@@Base+0xff139020> │ │ │ │ + blx 45fcb8 <__bss_end__@@Base+0x3b9118> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {4} │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ vmov.u16 r6, d7[2] │ │ │ │ @ instruction: 0xf8d42b00 │ │ │ │ cdp 3, 3, cr3, cr0, cr12, {1} │ │ │ │ vmov.f64 d7, d7 │ │ │ │ vldr d3, [r5, #264] @ 0x108 │ │ │ │ vmla.f64 d8, d6, d8 │ │ │ │ - vldr d3, [pc, #24] @ 241a8 │ │ │ │ + vldr d3, [pc, #24] @ 24130 │ │ │ │ vldr d1, [r5, #204] @ 0xcc │ │ │ │ vldr d6, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xee304b50 │ │ │ │ vnmul.f64 d8, d4, d8 │ │ │ │ vldr d4, [r3, #268] @ 0x10c │ │ │ │ vnmul.f64 d3, d4, d22 │ │ │ │ vldr d4, [r3, #12] │ │ │ │ vdup.16 d3, r3 │ │ │ │ - vldr d5, [pc, #16] @ 241c4 │ │ │ │ + vldr d5, [pc, #16] @ 2414c │ │ │ │ @ instruction: 0xeebe3b2c │ │ │ │ vmul.f64 d4, d5, d0 │ │ │ │ subs r1, r7, r1, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ - bvs fe0aab90 <__bss_end__@@Base+0xfe003f58> │ │ │ │ + bvs fe0aab18 <__bss_end__@@Base+0xfe003f78> │ │ │ │ svccc 0x00d381da │ │ │ │ @ instruction: 0xf4d076fb │ │ │ │ submi sp, r6, fp, lsr #24 │ │ │ │ cdpcs 0, 15, cr3, cr2, cr0, {7} │ │ │ │ andsgt r5, r4, lr, ror #3 │ │ │ │ stmiapl r1, {r0, r1, r4, r5, r7, lr, pc}^ │ │ │ │ svccc 0x00e0418b │ │ │ │ @@ -33523,64 +33518,64 @@ │ │ │ │ ... │ │ │ │ rscsle sl, r1, #252, 18 @ 0x3f0000 │ │ │ │ svccc 0x0050624d │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00947ae1 │ │ │ │ svchi 0x005c28f6 │ │ │ │ submi r1, r0, r2, asr #11 │ │ │ │ - bmi ff9f544c <__bss_end__@@Base+0xff94e814> │ │ │ │ + bmi ff9f53d4 <__bss_end__@@Base+0xff94e834> │ │ │ │ svclt 0x00c65718 │ │ │ │ - bmi ff9f5454 <__bss_end__@@Base+0xff94e81c> │ │ │ │ + bmi ff9f53dc <__bss_end__@@Base+0xff94e83c> │ │ │ │ svccc 0x00c65718 │ │ │ │ - bmi ff9f545c <__bss_end__@@Base+0xff94e824> │ │ │ │ + bmi ff9f53e4 <__bss_end__@@Base+0xff94e844> │ │ │ │ svccc 0x00d65718 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00f0c152 │ │ │ │ mvnpl r8, pc, lsl r5 │ │ │ │ svccc 0x00d51eb8 │ │ │ │ - bmi ff9f5474 <__bss_end__@@Base+0xff94e83c> │ │ │ │ + bmi ff9f53fc <__bss_end__@@Base+0xff94e85c> │ │ │ │ svclt 0x00d65718 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcsmi r8, r3, r0, lsl #16 │ │ │ │ - andeq r0, r0, r0, lsl #5 │ │ │ │ - blpl 11fb08 <__bss_end__@@Base+0x78ed0> │ │ │ │ - blvs 9fa98 <__bss_start@@Base+0x449f8> │ │ │ │ - blpl 21fb10 <__bss_end__@@Base+0x178ed8> │ │ │ │ - blvc 11dfd40 <__bss_end__@@Base+0x1139108> │ │ │ │ - blvc 29fa98 <__bss_end__@@Base+0x1f8e60> │ │ │ │ - blvc ff15fd58 <__bss_end__@@Base+0xff0b9120> │ │ │ │ - blx 45fe50 <__bss_end__@@Base+0x3b9218> │ │ │ │ + andeq r0, r0, r8, ror r2 │ │ │ │ + blpl 11fa90 <__bss_end__@@Base+0x78ef0> │ │ │ │ + blvs 9fa20 <__bss_start@@Base+0x44a18> │ │ │ │ + blpl 21fa98 <__bss_end__@@Base+0x178ef8> │ │ │ │ + blvc 11dfcc8 <__bss_end__@@Base+0x1139128> │ │ │ │ + blvc 29fa20 <__bss_end__@@Base+0x1f8e80> │ │ │ │ + blvc ff15fce0 <__bss_end__@@Base+0xff0b9140> │ │ │ │ + blx 45fdd8 <__bss_end__@@Base+0x3b9238> │ │ │ │ strbthi pc, [r7], #320 @ 0x140 @ │ │ │ │ - blvs 5fd90 <__bss_start@@Base+0x4cf0> │ │ │ │ + blvs 5fd18 <__bss_start@@Base+0x4d10> │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ cdp 1, 11, cr3, cr4, cr12, {1} │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ stc 4, cr8, [r5, #944] @ 0x3b0 │ │ │ │ vstr d7, [r5, #40] @ 0x28 │ │ │ │ - bmi ff266ed0 <__bss_end__@@Base+0xff1c0298> │ │ │ │ + bmi ff266e58 <__bss_end__@@Base+0xff1c02b8> │ │ │ │ ldrbtmi r4, [sl], #-3017 @ 0xfffff437 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbhi pc, [sp], r0, asr #32 @ │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r3, r8, r9, fp, pc} │ │ │ │ - blmi ff105290 <__bss_end__@@Base+0xff05e658> │ │ │ │ + blmi ff105218 <__bss_end__@@Base+0xff05e678> │ │ │ │ andvc pc, r3, r8, asr r8 @ │ │ │ │ @ instruction: 0x3114f8d5 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldc 13, cr10, [r5, #512] @ 0x200 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vneg.f64 d23, d0 │ │ │ │ @ instruction: 0xf000fa10 │ │ │ │ ldc 1, cr8, [r7, #140] @ 0x8c │ │ │ │ - vldr d8, [pc] @ 242f4 │ │ │ │ + vldr d8, [pc] @ 2427c │ │ │ │ vmov.32 r6, d24[1] │ │ │ │ vcmp.f64 d8, d7 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ @ instruction: 0xf53ffa10 │ │ │ │ @ instruction: 0xf8d4ad6c │ │ │ │ movwcs r9, #68 @ 0x44 │ │ │ │ teqpcc r0, r5, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -33588,42 +33583,42 @@ │ │ │ │ tstphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0xf8d0f00b │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d68311 │ │ │ │ cmplt r5, r4, lsl #2 │ │ │ │ @ instruction: 0x3114f8d5 │ │ │ │ - blcs 35dd8 │ │ │ │ + blcs 35d60 │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strtmi sp, [r0], -r3, lsl #2 │ │ │ │ mrc2 7, 5, pc, cr4, cr14, {7} │ │ │ │ @ instruction: 0xf8d94681 │ │ │ │ - blcs 3070c │ │ │ │ + blcs 30694 │ │ │ │ stclge 4, cr15, [r1, #-252]! @ 0xffffff04 │ │ │ │ - blls 105f9b8 <__bss_end__@@Base+0xfb8d80> │ │ │ │ - blvc 5f9b4 <__bss_start@@Base+0x4914> │ │ │ │ - blls 105fe30 <__bss_end__@@Base+0xfb91f8> │ │ │ │ - blx 45ff24 <__bss_end__@@Base+0x3b92ec> │ │ │ │ + blls 105f940 <__bss_end__@@Base+0xfb8da0> │ │ │ │ + blvc 5f93c <__bss_start@@Base+0x4934> │ │ │ │ + blls 105fdb8 <__bss_end__@@Base+0xfb9218> │ │ │ │ + blx 45feac <__bss_end__@@Base+0x3b930c> │ │ │ │ adchi pc, r7, #0 │ │ │ │ - blls 129fc44 <__bss_end__@@Base+0x11f900c> │ │ │ │ - blvs 5fe44 <__bss_start@@Base+0x4da4> │ │ │ │ - blls ff1dfe40 <__bss_end__@@Base+0xff139208> │ │ │ │ - blx 45ff38 <__bss_end__@@Base+0x3b9300> │ │ │ │ + blls 129fbcc <__bss_end__@@Base+0x11f902c> │ │ │ │ + blvs 5fdcc <__bss_start@@Base+0x4dc4> │ │ │ │ + blls ff1dfdc8 <__bss_end__@@Base+0xff139228> │ │ │ │ + blx 45fec0 <__bss_end__@@Base+0x3b9320> │ │ │ │ stclge 5, cr15, [sp, #-252] @ 0xffffff04 │ │ │ │ - blhi 11df9cc <__bss_end__@@Base+0x1138d94> │ │ │ │ + blhi 11df954 <__bss_end__@@Base+0x1138db4> │ │ │ │ stc 3, cr2, [r9] │ │ │ │ strtmi r7, [r0], -r0, asr #22 │ │ │ │ teqpcc r4, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ cdp2 0, 15, cr15, cr8, cr0, {1} │ │ │ │ - bleq 105fc70 <__bss_end__@@Base+0xfb9038> │ │ │ │ - blvc 1cdfa10 <__bss_end__@@Base+0x1c38dd8> │ │ │ │ + bleq 105fbf8 <__bss_end__@@Base+0xfb9058> │ │ │ │ + blvc 1cdf998 <__bss_end__@@Base+0x1c38df8> │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ - blvs 1cdfa18 <__bss_end__@@Base+0x1c38de0> │ │ │ │ - blhi 21fda0 <__bss_end__@@Base+0x179168> │ │ │ │ + blvs 1cdf9a0 <__bss_end__@@Base+0x1c38e00> │ │ │ │ + blhi 21fd28 <__bss_end__@@Base+0x179188> │ │ │ │ ldc 12, cr6, [r3, #404] @ 0x194 │ │ │ │ vldr d3, [r3, #616] @ 0x268 │ │ │ │ vldr d4, [r3, #680] @ 0x2a8 │ │ │ │ vadd.f64 d5, d24, d30 │ │ │ │ vsub.f64 d8, d8, d3 │ │ │ │ vsub.f64 d8, d8, d4 │ │ │ │ vcmp.f64 d8, d5 │ │ │ │ @@ -33631,111 +33626,111 @@ │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ stccs 2, cr8, [r0, #-288] @ 0xfffffee0 │ │ │ │ stcge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ @ instruction: 0xf8bef00b │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldc 13, cr10, [sp, #100] @ 0x64 │ │ │ │ - vldr d11, [pc] @ 243e0 │ │ │ │ + vldr d11, [pc] @ 24368 │ │ │ │ vldr d6, [r9, #396] @ 0x18c │ │ │ │ vmov.u16 r7, d4[2] │ │ │ │ vsqrt.f64 d27, d6 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ - ldc 5, cr8, [pc, #220] @ 244d0 │ │ │ │ + ldc 5, cr8, [pc, #220] @ 24458 │ │ │ │ vsub.f64 d6, d11, d16 │ │ │ │ vcvtb.f16.f64 s14, d7 │ │ │ │ - vldr d3, [pc, #56] @ 24438 │ │ │ │ + vldr d3, [pc, #56] @ 243c0 │ │ │ │ @ instruction: 0xee2b5b5f │ │ │ │ vdiv.f64 d6, d7, d6 │ │ │ │ vdiv.f64 d4, d6, d9 │ │ │ │ vmov.f64 d7, #67 @ 0x3e180000 0.1484375 │ │ │ │ vsqrt.f64 d23, d5 │ │ │ │ vmov.i16 d15, #0 @ 0x0000 │ │ │ │ mrc 5, 5, r8, cr0, cr11, {1} │ │ │ │ vsub.f64 d7, d4, d5 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - vldr d7, [pc, #812] @ 24754 │ │ │ │ + vldr d7, [pc, #812] @ 246dc │ │ │ │ @ instruction: 0xeeb26b57 │ │ │ │ vmov.f64 d5, #68 @ 0x3e200000 0.1562500 │ │ │ │ vnmul.f64 d7, d25, d6 │ │ │ │ vmov.f64 d25, #21 @ 0x40a80000 5.250 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ - ldc 5, cr8, [pc, #220] @ 2451c │ │ │ │ + ldc 5, cr8, [pc, #220] @ 244a4 │ │ │ │ @ instruction: 0xeeb47b53 │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ - ldc 5, cr8, [pc, #568] @ 24688 │ │ │ │ + ldc 5, cr8, [pc, #568] @ 24610 │ │ │ │ @ instruction: 0xeeb47b51 │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ svclt 0x0088fa10 │ │ │ │ - blls 121ff20 <__bss_end__@@Base+0x11792e8> │ │ │ │ + blls 121fea8 <__bss_end__@@Base+0x1179308> │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf8d6fa93 │ │ │ │ ldc 1, cr3, [r4, #16] │ │ │ │ - vldr d10, [pc, #232] @ 24558 │ │ │ │ + vldr d10, [pc, #232] @ 244e0 │ │ │ │ vstr d7, [r3, #236] @ 0xec │ │ │ │ @ instruction: 0xf8d99b38 │ │ │ │ mcr 1, 1, r3, cr10, cr0, {0} │ │ │ │ vstr d10, [r9, #28] │ │ │ │ - blcs 5317c │ │ │ │ + blcs 53104 │ │ │ │ ldrbhi pc, [r9, #-0]! @ │ │ │ │ stmdbge r2, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf880f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldc 3, cr8, [sp, #196] @ 0xc4 │ │ │ │ - vldr d7, [pc, #8] @ 244a4 │ │ │ │ - vldr d6, [pc, #256] @ 245a0 │ │ │ │ - vldr d4, [pc, #260] @ 245a8 │ │ │ │ + vldr d7, [pc, #8] @ 2442c │ │ │ │ + vldr d6, [pc, #256] @ 24528 │ │ │ │ + vldr d4, [pc, #260] @ 24530 │ │ │ │ vnmul.f64 d5, d7, d2 │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, #68 @ 0x3e200000 0.1562500 │ │ │ │ vstr d6, [sp, #788] @ 0x314 │ │ │ │ vmov.f64 d22, #18 @ 0x40900000 4.5 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 5, cr8, [pc, #640] @ 24740 │ │ │ │ + ldc 5, cr8, [pc, #640] @ 246c8 │ │ │ │ vmov.u16 r4, d7[2] │ │ │ │ - vldr d7, [pc] @ 244c8 │ │ │ │ - vldr d5, [pc, #244] @ 245c0 │ │ │ │ + vldr d7, [pc] @ 24450 │ │ │ │ + vldr d5, [pc, #244] @ 24548 │ │ │ │ vmla.f64 d0, d6, d18 │ │ │ │ vmul.f64 d7, d10, d4 │ │ │ │ vmul.f64 d5, d5, d5 │ │ │ │ vmul.f64 d0, d7, d0 │ │ │ │ vmov.f64 d7, #69 @ 0x3e280000 0.1640625 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ - blle 262d28 <__bss_end__@@Base+0x1bc0f0> │ │ │ │ - blvc ff05ffc0 <__bss_end__@@Base+0xfefb9388> │ │ │ │ - bleq d9fb6c <__bss_end__@@Base+0xcf8f34> │ │ │ │ - blx 4600b8 <__bss_end__@@Base+0x3b9480> │ │ │ │ + blle 262cb0 <__bss_end__@@Base+0x1bc110> │ │ │ │ + blvc ff05ff48 <__bss_end__@@Base+0xfefb93a8> │ │ │ │ + bleq d9faf4 <__bss_end__@@Base+0xcf8f54> │ │ │ │ + blx 460040 <__bss_end__@@Base+0x3b94a0> │ │ │ │ mrc 15, 5, fp, cr0, cr8, {4} │ │ │ │ strtmi r0, [r0], -r7, asr #22 │ │ │ │ @ instruction: 0xf9fef7ff │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ @ instruction: 0xf8d6f907 │ │ │ │ stccs 1, cr5, [r0, #-16] │ │ │ │ stcge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strmi pc, [r5], -fp, asr #27 │ │ │ │ cdp 4, 11, cr14, cr6, cr0, {4} │ │ │ │ str r0, [sp], #-2816 @ 0xfffff500 │ │ │ │ - blne ff05fff8 <__bss_end__@@Base+0xfefb93c0> │ │ │ │ + blne ff05ff80 <__bss_end__@@Base+0xfefb93e0> │ │ │ │ orrsne pc, sl, #68157440 @ 0x4100000 │ │ │ │ - blx 4600f0 <__bss_end__@@Base+0x3b94b8> │ │ │ │ + blx 460078 <__bss_end__@@Base+0x3b94d8> │ │ │ │ andcs fp, r1, #172, 30 @ 0x2b0 │ │ │ │ strb r2, [r7], #-512 @ 0xfffffe00 │ │ │ │ - blhi 21fbb4 <__bss_end__@@Base+0x178f7c> │ │ │ │ + blhi 21fb3c <__bss_end__@@Base+0x178f9c> │ │ │ │ movwcs lr, #1765 @ 0x6e5 │ │ │ │ ldrdls pc, [r4, -r6] │ │ │ │ @ instruction: 0xf8c5632b │ │ │ │ @ instruction: 0xf8c53114 │ │ │ │ @ instruction: 0xe6f53130 │ │ │ │ - blhi 81fbcc <__bss_end__@@Base+0x778f94> │ │ │ │ + blhi 81fb54 <__bss_end__@@Base+0x778fb4> │ │ │ │ svclt 0x0000e4f4 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00fb3333 │ │ │ │ - bvs fe0aaf20 <__bss_end__@@Base+0xfe0042e8> │ │ │ │ + bvs fe0aaea8 <__bss_end__@@Base+0xfe004308> │ │ │ │ svccc 0x00d381da │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r4, pc, r0 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ cmp r7, r4, lsl lr │ │ │ │ svclt 0x00e6147a │ │ │ │ @@ -33756,205 +33751,205 @@ │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ ldccc 12, cr14, [lr], {192} @ 0xc0 │ │ │ │ svclt 0x00aad42c │ │ │ │ ... │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00847ae1 │ │ │ │ - andeq r3, r3, lr, asr #26 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r3, r3, r6, asr #27 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xeeb74bd5 │ │ │ │ - vldr d7, [pc] @ 245f4 │ │ │ │ + vldr d7, [pc] @ 2457c │ │ │ │ vldr d6, [r5, #736] @ 0x2e0 │ │ │ │ @ instruction: 0xf858ab0e │ │ │ │ ldc 0, cr8, [r8, #12] │ │ │ │ vmla.f64 d8, d8, d0 │ │ │ │ vmov.f64 d10, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d26, d7 │ │ │ │ svclt 0x00d8fa10 │ │ │ │ - blls 12dfef0 <__bss_end__@@Base+0x12392b8> │ │ │ │ + blls 12dfe78 <__bss_end__@@Base+0x12392d8> │ │ │ │ cdp 13, 11, cr13, cr0, cr3, {0} │ │ │ │ - vldr d10, [pc, #284] @ 24738 │ │ │ │ + vldr d10, [pc, #284] @ 246c0 │ │ │ │ @ instruction: 0x46209bb0 │ │ │ │ - blge 3dfc38 <__bss_end__@@Base+0x339000> │ │ │ │ + blge 3dfbc0 <__bss_end__@@Base+0x339020> │ │ │ │ ldc2l 7, cr15, [r2], {254} @ 0xfe │ │ │ │ - blvc 45fc80 <__bss_end__@@Base+0x3b9048> │ │ │ │ - blls 29feb0 <__bss_end__@@Base+0x1f9278> │ │ │ │ - blpl feb5fcb0 <__bss_end__@@Base+0xfeab9078> │ │ │ │ - blls 21fe60 <__bss_end__@@Base+0x179228> │ │ │ │ - blls 105ff20 <__bss_end__@@Base+0xfb92e8> │ │ │ │ - blvs 260064 <__bss_end__@@Base+0x1b942c> │ │ │ │ - blvs ff1a0114 <__bss_end__@@Base+0xff0f94dc> │ │ │ │ - blx 46020c <__bss_end__@@Base+0x3b95d4> │ │ │ │ + blvc 45fc08 <__bss_end__@@Base+0x3b9068> │ │ │ │ + blls 29fe38 <__bss_end__@@Base+0x1f9298> │ │ │ │ + blpl feb5fc38 <__bss_end__@@Base+0xfeab9098> │ │ │ │ + blls 21fde8 <__bss_end__@@Base+0x179248> │ │ │ │ + blls 105fea8 <__bss_end__@@Base+0xfb9308> │ │ │ │ + blvs 25ffec <__bss_end__@@Base+0x1b944c> │ │ │ │ + blvs ff1a009c <__bss_end__@@Base+0xff0f94fc> │ │ │ │ + blx 460194 <__bss_end__@@Base+0x3b95f4> │ │ │ │ ldrbthi pc, [r5], #-704 @ 0xfffffd40 @ │ │ │ │ - blvc fea1fccc <__bss_end__@@Base+0xfe979094> │ │ │ │ - blvs ff220124 <__bss_end__@@Base+0xff1794ec> │ │ │ │ - blx 46021c <__bss_end__@@Base+0x3b95e4> │ │ │ │ + blvc fea1fc54 <__bss_end__@@Base+0xfe9790b4> │ │ │ │ + blvs ff2200ac <__bss_end__@@Base+0xff17950c> │ │ │ │ + blx 4601a4 <__bss_end__@@Base+0x3b9604> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {4} │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmls.f64 d7, d8, d0 │ │ │ │ - vldr d7, [pc, #24] @ 24680 │ │ │ │ + vldr d7, [pc, #24] @ 24608 │ │ │ │ @ instruction: 0xeeb46ba3 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ - ldc 4, cr8, [pc, #420] @ 2481c │ │ │ │ + ldc 4, cr8, [pc, #420] @ 247a4 │ │ │ │ @ instruction: 0xeeb46ba1 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ svclt 0x0088fa10 │ │ │ │ - blvc 11e0148 <__bss_end__@@Base+0x1139510> │ │ │ │ - blcc edfcdc <__bss_end__@@Base+0xe390a4> │ │ │ │ - blmi 6016c <__bss_start@@Base+0x50cc> │ │ │ │ - blvs 121ff54 <__bss_end__@@Base+0x117931c> │ │ │ │ - blne 55fcec <__bss_end__@@Base+0x4b90b4> │ │ │ │ - blls 116015c <__bss_end__@@Base+0x10b9524> │ │ │ │ + blvc 11e00d0 <__bss_end__@@Base+0x1139530> │ │ │ │ + blcc edfc64 <__bss_end__@@Base+0xe390c4> │ │ │ │ + blmi 600f4 <__bss_start@@Base+0x50ec> │ │ │ │ + blvs 121fedc <__bss_end__@@Base+0x117933c> │ │ │ │ + blne 55fc74 <__bss_end__@@Base+0x4b90d4> │ │ │ │ + blls 11600e4 <__bss_end__@@Base+0x10b9544> │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ - blls 11feb0 <__bss_end__@@Base+0x79278> │ │ │ │ - blcs fe61fd24 <__bss_end__@@Base+0xfe5790ec> │ │ │ │ - blpl 5dfd00 <__bss_end__@@Base+0x5390c8> │ │ │ │ - blcc 160178 <__bss_end__@@Base+0xb9540> │ │ │ │ - blne 109ff8c <__bss_end__@@Base+0xff9354> │ │ │ │ - blge c5fd04 <__bss_end__@@Base+0xbb90cc> │ │ │ │ - blne 19ff80 <__bss_end__@@Base+0xf9348> │ │ │ │ - blpl 19dfd0c <__bss_end__@@Base+0x19390d4> │ │ │ │ - blls dff68 <__bss_end__@@Base+0x39330> │ │ │ │ - blcs 3e0194 <__bss_end__@@Base+0x33955c> │ │ │ │ - blls 19ff70 <__bss_end__@@Base+0xf9338> │ │ │ │ - blpl 1a5fd1c <__bss_end__@@Base+0x19b90e4> │ │ │ │ - blls 19ff78 <__bss_end__@@Base+0xf9340> │ │ │ │ - blpl 7dfd24 <__bss_end__@@Base+0x7390ec> │ │ │ │ - blls 19ff80 <__bss_end__@@Base+0xf9348> │ │ │ │ - blpl a5fd2c <__bss_end__@@Base+0x9b90f4> │ │ │ │ - blpl 19ff88 <__bss_end__@@Base+0xf9350> │ │ │ │ - blls 2e00fc <__bss_end__@@Base+0x2394c4> │ │ │ │ - blpl 2a00f8 <__bss_end__@@Base+0x1f94c0> │ │ │ │ - blcc 2a00f8 <__bss_end__@@Base+0x1f94c0> │ │ │ │ - blcs 601f0 <__bss_start@@Base+0x5150> │ │ │ │ - blcc 1dff84 <__bss_end__@@Base+0x13934c> │ │ │ │ - blvs 65fd50 <__bss_end__@@Base+0x5b9118> │ │ │ │ - blvs 19ff04 <__bss_end__@@Base+0xf92cc> │ │ │ │ - blvs 25ff10 <__bss_end__@@Base+0x1b92d8> │ │ │ │ - blvs ff0e01d8 <__bss_end__@@Base+0xff0395a0> │ │ │ │ - blx 4602d0 <__bss_end__@@Base+0x3b9698> │ │ │ │ + blls 11fe38 <__bss_end__@@Base+0x79298> │ │ │ │ + blcs fe61fcac <__bss_end__@@Base+0xfe57910c> │ │ │ │ + blpl 5dfc88 <__bss_end__@@Base+0x5390e8> │ │ │ │ + blcc 160100 <__bss_end__@@Base+0xb9560> │ │ │ │ + blne 109ff14 <__bss_end__@@Base+0xff9374> │ │ │ │ + blge c5fc8c <__bss_end__@@Base+0xbb90ec> │ │ │ │ + blne 19ff08 <__bss_end__@@Base+0xf9368> │ │ │ │ + blpl 19dfc94 <__bss_end__@@Base+0x19390f4> │ │ │ │ + blls dfef0 <__bss_end__@@Base+0x39350> │ │ │ │ + blcs 3e011c <__bss_end__@@Base+0x33957c> │ │ │ │ + blls 19fef8 <__bss_end__@@Base+0xf9358> │ │ │ │ + blpl 1a5fca4 <__bss_end__@@Base+0x19b9104> │ │ │ │ + blls 19ff00 <__bss_end__@@Base+0xf9360> │ │ │ │ + blpl 7dfcac <__bss_end__@@Base+0x73910c> │ │ │ │ + blls 19ff08 <__bss_end__@@Base+0xf9368> │ │ │ │ + blpl a5fcb4 <__bss_end__@@Base+0x9b9114> │ │ │ │ + blpl 19ff10 <__bss_end__@@Base+0xf9370> │ │ │ │ + blls 2e0084 <__bss_end__@@Base+0x2394e4> │ │ │ │ + blpl 2a0080 <__bss_end__@@Base+0x1f94e0> │ │ │ │ + blcc 2a0080 <__bss_end__@@Base+0x1f94e0> │ │ │ │ + blcs 60178 <__bss_start@@Base+0x5170> │ │ │ │ + blcc 1dff0c <__bss_end__@@Base+0x13936c> │ │ │ │ + blvs 65fcd8 <__bss_end__@@Base+0x5b9138> │ │ │ │ + blvs 19fe8c <__bss_end__@@Base+0xf92ec> │ │ │ │ + blvs 25fe98 <__bss_end__@@Base+0x1b92f8> │ │ │ │ + blvs ff0e0160 <__bss_end__@@Base+0xff0395c0> │ │ │ │ + blx 460258 <__bss_end__@@Base+0x3b96b8> │ │ │ │ ldrhi pc, [r7], #-704 @ 0xfffffd40 │ │ │ │ - blvs ff1601e4 <__bss_end__@@Base+0xff0b95ac> │ │ │ │ - blx 4602dc <__bss_end__@@Base+0x3b96a4> │ │ │ │ + blvs ff16016c <__bss_end__@@Base+0xff0b95cc> │ │ │ │ + blx 460264 <__bss_end__@@Base+0x3b96c4> │ │ │ │ bichi pc, ip, #64, 4 │ │ │ │ - blvs 11601e0 <__bss_end__@@Base+0x10b95a8> │ │ │ │ + blvs 1160168 <__bss_end__@@Base+0x10b95c8> │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ stc 1, cr3, [r5, #224] @ 0xe0 │ │ │ │ vstr d6, [r5, #96] @ 0x60 │ │ │ │ vstr d0, [r5, #80] @ 0x50 │ │ │ │ ldrb r7, [r3], #2838 @ 0xb16 │ │ │ │ - blvc 11e0014 <__bss_end__@@Base+0x11393dc> │ │ │ │ - blvs 1a5fdb8 <__bss_end__@@Base+0x19b9180> │ │ │ │ - blpl 2dfd94 <__bss_end__@@Base+0x23915c> │ │ │ │ - blvc 11e0214 <__bss_end__@@Base+0x11395dc> │ │ │ │ - blx 46030c <__bss_end__@@Base+0x3b96d4> │ │ │ │ - blpl 11e021c <__bss_end__@@Base+0x11395e4> │ │ │ │ + blvc 11dff9c <__bss_end__@@Base+0x11393fc> │ │ │ │ + blvs 1a5fd40 <__bss_end__@@Base+0x19b91a0> │ │ │ │ + blpl 2dfd1c <__bss_end__@@Base+0x23917c> │ │ │ │ + blvc 11e019c <__bss_end__@@Base+0x11395fc> │ │ │ │ + blx 460294 <__bss_end__@@Base+0x3b96f4> │ │ │ │ + blpl 11e01a4 <__bss_end__@@Base+0x1139604> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {2} │ │ │ │ vneg.f64 d23, d6 │ │ │ │ vstr s30, [r5, #64] @ 0x40 │ │ │ │ @ instruction: 0xf43f7b02 │ │ │ │ - ldc 13, cr10, [pc, #672] @ 24a00 │ │ │ │ + ldc 13, cr10, [pc, #672] @ 24988 │ │ │ │ @ instruction: 0xeeb73b5d │ │ │ │ - vldr d7, [pc] @ 24768 │ │ │ │ + vldr d7, [pc] @ 246f0 │ │ │ │ vmls.f64 d4, d9, d25 │ │ │ │ vnmul.f64 d7, d7, d3 │ │ │ │ vmov.f64 d7, #5 @ 0x40280000 2.625 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vsqrt.f64 d21, d4 │ │ │ │ svclt 0x0058fa10 │ │ │ │ - blvs 1220244 <__bss_end__@@Base+0x117960c> │ │ │ │ - blvs 2dfd9c <__bss_end__@@Base+0x239164> │ │ │ │ + blvs 12201cc <__bss_end__@@Base+0x117962c> │ │ │ │ + blvs 2dfd24 <__bss_end__@@Base+0x239184> │ │ │ │ @ instruction: 0x4620e591 │ │ │ │ stc2 7, cr15, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi fp, [r0], -r0, asr #23 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ - blcs 35fb8 │ │ │ │ - blge ffea19a4 <__bss_end__@@Base+0xffdfad6c> │ │ │ │ + blcs 35f40 │ │ │ │ + blge ffea192c <__bss_end__@@Base+0xffdfad8c> │ │ │ │ strtmi lr, [r0], -r5, asr #8 │ │ │ │ ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ ldrdcc pc, [r8, -r0]! │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strb sl, [r4], #-3160 @ 0xfffff3a8 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge ff1619c4 <__bss_end__@@Base+0xff0bad8c> │ │ │ │ - blmi fe25fe1c <__bss_end__@@Base+0xfe1b91e4> │ │ │ │ - blcc 602ac <__bss_start@@Base+0x520c> │ │ │ │ - blpl 9dfe28 <__bss_end__@@Base+0x9391f0> │ │ │ │ - blcs 602d0 <__bss_start@@Base+0x5230> │ │ │ │ - blvs edfe2c <__bss_end__@@Base+0xe391f4> │ │ │ │ - blls 11202a0 <__bss_end__@@Base+0x1079668> │ │ │ │ - bleq 135fe60 <__bss_end__@@Base+0x12b9228> │ │ │ │ - blpl 11a00b8 <__bss_end__@@Base+0x10f9480> │ │ │ │ - blvc adfe40 <__bss_end__@@Base+0xa39208> │ │ │ │ - blls 1e0008 <__bss_end__@@Base+0x1393d0> │ │ │ │ - blvs 260208 <__bss_end__@@Base+0x1b95d0> │ │ │ │ - blpl 602f4 <__bss_start@@Base+0x5254> │ │ │ │ - blne 2a01fc <__bss_end__@@Base+0x1f95c4> │ │ │ │ - blvs 10e0010 <__bss_end__@@Base+0x10393d8> │ │ │ │ - blvc a001c <__bss_start@@Base+0x44f7c> │ │ │ │ - blvc ff1a02d8 <__bss_end__@@Base+0xff0f96a0> │ │ │ │ - blx 4603d0 <__bss_end__@@Base+0x3b9798> │ │ │ │ + blge ff16194c <__bss_end__@@Base+0xff0badac> │ │ │ │ + blmi fe25fda4 <__bss_end__@@Base+0xfe1b9204> │ │ │ │ + blcc 60234 <__bss_start@@Base+0x522c> │ │ │ │ + blpl 9dfdb0 <__bss_end__@@Base+0x939210> │ │ │ │ + blcs 60258 <__bss_start@@Base+0x5250> │ │ │ │ + blvs edfdb4 <__bss_end__@@Base+0xe39214> │ │ │ │ + blls 1120228 <__bss_end__@@Base+0x1079688> │ │ │ │ + bleq 135fde8 <__bss_end__@@Base+0x12b9248> │ │ │ │ + blpl 11a0040 <__bss_end__@@Base+0x10f94a0> │ │ │ │ + blvc adfdc8 <__bss_end__@@Base+0xa39228> │ │ │ │ + blls 1dff90 <__bss_end__@@Base+0x1393f0> │ │ │ │ + blvs 260190 <__bss_end__@@Base+0x1b95f0> │ │ │ │ + blpl 6027c <__bss_start@@Base+0x5274> │ │ │ │ + blne 2a0184 <__bss_end__@@Base+0x1f95e4> │ │ │ │ + blvs 10dff98 <__bss_end__@@Base+0x10393f8> │ │ │ │ + blvc 9ffa4 <__bss_start@@Base+0x44f9c> │ │ │ │ + blvc ff1a0260 <__bss_end__@@Base+0xff0f96c0> │ │ │ │ + blx 460358 <__bss_end__@@Base+0x3b97b8> │ │ │ │ @ instruction: 0x83b1f2c0 │ │ │ │ - blvc ff1202e4 <__bss_end__@@Base+0xff0796ac> │ │ │ │ - blx 4603dc <__bss_end__@@Base+0x3b97a4> │ │ │ │ + blvc ff12026c <__bss_end__@@Base+0xff0796cc> │ │ │ │ + blx 460364 <__bss_end__@@Base+0x3b97c4> │ │ │ │ cmpphi r6, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - blvc 11202e0 <__bss_end__@@Base+0x10796a8> │ │ │ │ + blvc 1120268 <__bss_end__@@Base+0x10796c8> │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ stc 1, cr3, [r5, #256] @ 0x100 │ │ │ │ vstr d7, [r5, #168] @ 0xa8 │ │ │ │ @ instruction: 0xf7ff4b26 │ │ │ │ vldr d11, [r5, #684] @ 0x2ac │ │ │ │ - vldr d4, [pc, #128] @ 248b8 │ │ │ │ + vldr d4, [pc, #128] @ 24840 │ │ │ │ vmov.s16 r5, d8[2] │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vcmpe.f64 d6, d6 │ │ │ │ vsqrt.f64 d22, d5 │ │ │ │ svclt 0x00c4fa10 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @ instruction: 0xf7ff312c │ │ │ │ vldr d11, [r4, #204] @ 0xcc │ │ │ │ vmov.u16 sl, d5[2] │ │ │ │ - vldr d5, [pc, #16] @ 24870 │ │ │ │ + vldr d5, [pc, #16] @ 247f8 │ │ │ │ @ instruction: 0xf8d94b31 │ │ │ │ mcr 1, 1, r3, cr10, cr0, {0} │ │ │ │ - vldr d10, [pc, #28] @ 24888 │ │ │ │ + vldr d10, [pc, #28] @ 24810 │ │ │ │ vdup.16 d10, r6 │ │ │ │ vmul.f64 d9, d9, d4 │ │ │ │ vmul.f64 d9, d9, d5 │ │ │ │ - blcs 4b494 │ │ │ │ + blcs 4b41c │ │ │ │ sbcshi pc, r0, #0 │ │ │ │ - blhi ff2a0354 <__bss_end__@@Base+0xff1f971c> │ │ │ │ - blx 46044c <__bss_end__@@Base+0x3b9814> │ │ │ │ + blhi ff2a02dc <__bss_end__@@Base+0xff1f973c> │ │ │ │ + blx 4603d4 <__bss_end__@@Base+0x3b9834> │ │ │ │ mrshi pc, (UNDEF: 88) @ │ │ │ │ - blvc a9ff0c <__bss_end__@@Base+0x9f92d4> │ │ │ │ - blhi ff220364 <__bss_end__@@Base+0xff17972c> │ │ │ │ - blx 46045c <__bss_end__@@Base+0x3b9824> │ │ │ │ + blvc a9fe94 <__bss_end__@@Base+0x9f92f4> │ │ │ │ + blhi ff2202ec <__bss_end__@@Base+0xff17974c> │ │ │ │ + blx 4603e4 <__bss_end__@@Base+0x3b9844> │ │ │ │ bicshi pc, r8, r0, lsl #4 │ │ │ │ - bleq a1ff1c <__bss_end__@@Base+0x9792e4> │ │ │ │ + bleq a1fea4 <__bss_end__@@Base+0x979304> │ │ │ │ cdp 6, 2, cr4, cr10, cr0, {1} │ │ │ │ @ instruction: 0xf7ff0b00 │ │ │ │ @ instruction: 0xf8d6f829 │ │ │ │ @ instruction: 0xf7ff5104 │ │ │ │ @ instruction: 0xeeb6bab2 │ │ │ │ - ldrb r9, [pc, #-2816] @ 23db8 │ │ │ │ - blvc 11e037c <__bss_end__@@Base+0x1139744> │ │ │ │ - bllt 5a28bc <__bss_end__@@Base+0x4fbc84> │ │ │ │ - bleq 1220384 <__bss_end__@@Base+0x117974c> │ │ │ │ - bllt fed628c4 <__bss_end__@@Base+0xfecbbc8c> │ │ │ │ - blvc 112038c <__bss_end__@@Base+0x1079754> │ │ │ │ - blt 16228cc <__bss_end__@@Base+0x157bc94> │ │ │ │ + ldrb r9, [pc, #-2816] @ 23d40 │ │ │ │ + blvc 11e0304 <__bss_end__@@Base+0x1139764> │ │ │ │ + bllt 5a2844 <__bss_end__@@Base+0x4fbca4> │ │ │ │ + bleq 122030c <__bss_end__@@Base+0x117976c> │ │ │ │ + bllt fed6284c <__bss_end__@@Base+0xfecbbcac> │ │ │ │ + blvc 1120314 <__bss_end__@@Base+0x1079774> │ │ │ │ + blt 1622854 <__bss_end__@@Base+0x157bcb4> │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00d33333 │ │ │ │ ... │ │ │ │ @ instruction: 0xc638d03f │ │ │ │ eorgt pc, r4, r6, lsr #3 │ │ │ │ @ instruction: 0xc638d03f │ │ │ │ @@ -33975,188 +33970,188 @@ │ │ │ │ @ instruction: 0x409cf4b8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r4, pc, r0 │ │ │ │ ldccc 12, cr14, [lr], {192} @ 0xc0 │ │ │ │ svclt 0x00aad42c │ │ │ │ - andeq r0, r0, r0, lsl #5 │ │ │ │ + andeq r0, r0, r8, ror r2 │ │ │ │ @ instruction: 0xf00a4648 │ │ │ │ cdp 13, 0, cr15, cr7, cr9, {5} │ │ │ │ - vldr s0, [pc, #64] @ 24994 │ │ │ │ + vldr s0, [pc, #64] @ 2491c │ │ │ │ @ instruction: 0xeeb85bd8 │ │ │ │ @ instruction: 0xf8d67bc7 │ │ │ │ - ldc 0, cr3, [pc, #688] @ 24c10 │ │ │ │ + ldc 0, cr3, [pc, #688] @ 24b98 │ │ │ │ @ instruction: 0xee276bd7 │ │ │ │ - vldr d7, [pc, #20] @ 2497c │ │ │ │ + vldr d7, [pc, #20] @ 24904 │ │ │ │ @ instruction: 0xee875bd7 │ │ │ │ tstlt fp, r6, lsl #22 │ │ │ │ orrpl pc, r7, #4, 10 @ 0x1000000 │ │ │ │ - blpl 15ffc4 <__bss_end__@@Base+0xb938c> │ │ │ │ - blls dfff0 <__bss_end__@@Base+0x393b8> │ │ │ │ - blvc ff39fffc <__bss_end__@@Base+0xff2f93c4> │ │ │ │ - blls 1160268 <__bss_end__@@Base+0x10b9630> │ │ │ │ - blls ff220458 <__bss_end__@@Base+0xff179820> │ │ │ │ - blx 460550 <__bss_end__@@Base+0x3b9918> │ │ │ │ + blpl 15ff4c <__bss_end__@@Base+0xb93ac> │ │ │ │ + blls dff78 <__bss_end__@@Base+0x393d8> │ │ │ │ + blvc ff39ff84 <__bss_end__@@Base+0xff2f93e4> │ │ │ │ + blls 11601f0 <__bss_end__@@Base+0x10b9650> │ │ │ │ + blls ff2203e0 <__bss_end__@@Base+0xff179840> │ │ │ │ + blx 4604d8 <__bss_end__@@Base+0x3b9938> │ │ │ │ eorshi pc, fp, #64, 6 │ │ │ │ - blvc ff3e0010 <__bss_end__@@Base+0xff3393d8> │ │ │ │ - blls 122027c <__bss_end__@@Base+0x1179644> │ │ │ │ - blvc ff3e0018 <__bss_end__@@Base+0xff3393e0> │ │ │ │ - blls ff220470 <__bss_end__@@Base+0xff179838> │ │ │ │ - blx 460568 <__bss_end__@@Base+0x3b9930> │ │ │ │ + blvc ff3dff98 <__bss_end__@@Base+0xff3393f8> │ │ │ │ + blls 1220204 <__bss_end__@@Base+0x1179664> │ │ │ │ + blvc ff3dffa0 <__bss_end__@@Base+0xff339400> │ │ │ │ + blls ff2203f8 <__bss_end__@@Base+0xff179858> │ │ │ │ + blx 4604f0 <__bss_end__@@Base+0x3b9950> │ │ │ │ eorhi pc, r2, #64, 6 │ │ │ │ - blvc ff0e0028 <__bss_end__@@Base+0xff0393f0> │ │ │ │ - blls 12a028c <__bss_end__@@Base+0x11f9654> │ │ │ │ - blvc 11e0008 <__bss_end__@@Base+0x11393d0> │ │ │ │ - blvc ff06048c <__bss_end__@@Base+0xfefb9854> │ │ │ │ - blx 460580 <__bss_end__@@Base+0x3b9948> │ │ │ │ + blvc ff0dffb0 <__bss_end__@@Base+0xff039410> │ │ │ │ + blls 12a0214 <__bss_end__@@Base+0x11f9674> │ │ │ │ + blvc 11dff90 <__bss_end__@@Base+0x11393f0> │ │ │ │ + blvc ff060414 <__bss_end__@@Base+0xfefb9874> │ │ │ │ + blx 460508 <__bss_end__@@Base+0x3b9968> │ │ │ │ subhi pc, r6, #64, 6 │ │ │ │ - blvc 1260018 <__bss_end__@@Base+0x11b93e0> │ │ │ │ - blvs ff1a0044 <__bss_end__@@Base+0xff0f940c> │ │ │ │ - blvc 12202b0 <__bss_end__@@Base+0x1179678> │ │ │ │ - blcc 2603ec <__bss_end__@@Base+0x1b97b4> │ │ │ │ - blcc ff1e04a4 <__bss_end__@@Base+0xff13986c> │ │ │ │ - blx 46059c <__bss_end__@@Base+0x3b9964> │ │ │ │ + blvc 125ffa0 <__bss_end__@@Base+0x11b9400> │ │ │ │ + blvs ff19ffcc <__bss_end__@@Base+0xff0f942c> │ │ │ │ + blvc 1220238 <__bss_end__@@Base+0x1179698> │ │ │ │ + blcc 260374 <__bss_end__@@Base+0x1b97d4> │ │ │ │ + blcc ff1e042c <__bss_end__@@Base+0xff13988c> │ │ │ │ + blx 460524 <__bss_end__@@Base+0x3b9984> │ │ │ │ addshi pc, r6, #192, 4 │ │ │ │ - blvc ff0a005c <__bss_end__@@Base+0xfeff9424> │ │ │ │ - blcc ff2204b4 <__bss_end__@@Base+0xff17987c> │ │ │ │ - blx 4605ac <__bss_end__@@Base+0x3b9974> │ │ │ │ + blvc ff09ffe4 <__bss_end__@@Base+0xfeff9444> │ │ │ │ + blcc ff22043c <__bss_end__@@Base+0xff17989c> │ │ │ │ + blx 460534 <__bss_end__@@Base+0x3b9994> │ │ │ │ rscshi pc, r7, #0, 4 │ │ │ │ - blne ff1204b0 <__bss_end__@@Base+0xff079878> │ │ │ │ - blvs fefe0070 <__bss_end__@@Base+0xfef39438> │ │ │ │ - blvc 604d4 <__bss_start@@Base+0x5434> │ │ │ │ - blpl 11a02cc <__bss_end__@@Base+0x10f9694> │ │ │ │ - bleq fefa007c <__bss_end__@@Base+0xfeef9444> │ │ │ │ - blcs fefe0080 <__bss_end__@@Base+0xfef39448> │ │ │ │ - blvc 1e020c <__bss_end__@@Base+0x1395d4> │ │ │ │ - blvs 12a04cc <__bss_end__@@Base+0x11f9894> │ │ │ │ - blne fefa008c <__bss_end__@@Base+0xfeef9454> │ │ │ │ - blmi 12204d4 <__bss_end__@@Base+0x117989c> │ │ │ │ - blvc 1604e0 <__bss_end__@@Base+0xb98a8> │ │ │ │ - blvs 220228 <__bss_end__@@Base+0x1795f0> │ │ │ │ - blvc 160420 <__bss_end__@@Base+0xb97e8> │ │ │ │ - blvs ff0e04f4 <__bss_end__@@Base+0xff0398bc> │ │ │ │ - blx 4605ec <__bss_end__@@Base+0x3b99b4> │ │ │ │ - blvc a0308 <__bss_start@@Base+0x45268> │ │ │ │ + blne ff120438 <__bss_end__@@Base+0xff079898> │ │ │ │ + blvs fefdfff8 <__bss_end__@@Base+0xfef39458> │ │ │ │ + blvc 6045c <__bss_start@@Base+0x5454> │ │ │ │ + blpl 11a0254 <__bss_end__@@Base+0x10f96b4> │ │ │ │ + bleq fefa0004 <__bss_end__@@Base+0xfeef9464> │ │ │ │ + blcs fefe0008 <__bss_end__@@Base+0xfef39468> │ │ │ │ + blvc 1e0194 <__bss_end__@@Base+0x1395f4> │ │ │ │ + blvs 12a0454 <__bss_end__@@Base+0x11f98b4> │ │ │ │ + blne fefa0014 <__bss_end__@@Base+0xfeef9474> │ │ │ │ + blmi 122045c <__bss_end__@@Base+0x11798bc> │ │ │ │ + blvc 160468 <__bss_end__@@Base+0xb98c8> │ │ │ │ + blvs 2201b0 <__bss_end__@@Base+0x179610> │ │ │ │ + blvc 1603a8 <__bss_end__@@Base+0xb9808> │ │ │ │ + blvs ff0e047c <__bss_end__@@Base+0xff0398dc> │ │ │ │ + blx 460574 <__bss_end__@@Base+0x3b99d4> │ │ │ │ + blvc a0290 <__bss_start@@Base+0x45288> │ │ │ │ rscshi pc, r4, #192, 4 │ │ │ │ - blmi ff5e00b0 <__bss_end__@@Base+0xff539478> │ │ │ │ - blvs ff160508 <__bss_end__@@Base+0xff0b98d0> │ │ │ │ - blx 460600 <__bss_end__@@Base+0x3b99c8> │ │ │ │ + blmi ff5e0038 <__bss_end__@@Base+0xff539498> │ │ │ │ + blvs ff160490 <__bss_end__@@Base+0xff0b98f0> │ │ │ │ + blx 460588 <__bss_end__@@Base+0x3b99e8> │ │ │ │ sbcshi pc, r2, #64, 4 │ │ │ │ - blvc 1602e0 <__bss_end__@@Base+0xb96a8> │ │ │ │ - blvs feca00c4 <__bss_end__@@Base+0xfebf948c> │ │ │ │ - blvc ff1e051c <__bss_end__@@Base+0xff1398e4> │ │ │ │ - blx 460614 <__bss_end__@@Base+0x3b99dc> │ │ │ │ + blvc 160268 <__bss_end__@@Base+0xb96c8> │ │ │ │ + blvs feca004c <__bss_end__@@Base+0xfebf94ac> │ │ │ │ + blvc ff1e04a4 <__bss_end__@@Base+0xff139904> │ │ │ │ + blx 46059c <__bss_end__@@Base+0x3b99fc> │ │ │ │ cdp 15, 11, cr11, cr0, cr8, {4} │ │ │ │ vsub.f64 d7, d5, d6 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ strle pc, [r8, #-2576] @ 0xfffff5f0 │ │ │ │ - blvs fe6a00e4 <__bss_end__@@Base+0xfe5f94ac> │ │ │ │ - blvc 1e0348 <__bss_end__@@Base+0x139710> │ │ │ │ - blvc ff060544 <__bss_end__@@Base+0xfefb990c> │ │ │ │ - blx 460638 <__bss_end__@@Base+0x3b9a00> │ │ │ │ - ldc 4, cr13, [pc, #992] @ 24e58 │ │ │ │ + blvs fe6a006c <__bss_end__@@Base+0xfe5f94cc> │ │ │ │ + blvc 1e02d0 <__bss_end__@@Base+0x139730> │ │ │ │ + blvc ff0604cc <__bss_end__@@Base+0xfefb992c> │ │ │ │ + blx 4605c0 <__bss_end__@@Base+0x3b9a20> │ │ │ │ + ldc 4, cr13, [pc, #992] @ 24de0 │ │ │ │ vmov.32 r6, d20[1] │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vstrle s30, [r6, #-64] @ 0xffffffc0 │ │ │ │ - blvc 11e0364 <__bss_end__@@Base+0x113972c> │ │ │ │ - blvc ff1e055c <__bss_end__@@Base+0xff139924> │ │ │ │ - blx 460654 <__bss_end__@@Base+0x3b9a1c> │ │ │ │ + blvc 11e02ec <__bss_end__@@Base+0x113974c> │ │ │ │ + blvc ff1e04e4 <__bss_end__@@Base+0xff139944> │ │ │ │ + blx 4605dc <__bss_end__@@Base+0x3b9a3c> │ │ │ │ ldc 12, cr13, [r4, #992] @ 0x3e0 │ │ │ │ - vldr d5, [pc, #472] @ 24c70 │ │ │ │ + vldr d5, [pc, #472] @ 24bf8 │ │ │ │ vadd.f64 d6, d23, d7 │ │ │ │ vcmp.f64 d7, d5 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ - ldc 2, cr8, [pc, #332] @ 24bf8 │ │ │ │ + ldc 2, cr8, [pc, #332] @ 24b80 │ │ │ │ vadd.f64 d6, d23, d8 │ │ │ │ - vldr d7, [pc, #280] @ 24bcc │ │ │ │ - vldr d8, [pc, #608] @ 24d18 │ │ │ │ + vldr d7, [pc, #280] @ 24b54 │ │ │ │ + vldr d8, [pc, #608] @ 24ca0 │ │ │ │ vmov.32 d23[1], r6 │ │ │ │ vmov.f64 d8, #72 @ 0x3e400000 0.1875000 │ │ │ │ vsqrt.f64 d24, d6 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ - ldc 2, cr8, [pc, #532] @ 24ce0 │ │ │ │ + ldc 2, cr8, [pc, #532] @ 24c68 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ svclt 0x0088fa10 │ │ │ │ - blhi 122059c <__bss_end__@@Base+0x1179964> │ │ │ │ + blhi 1220524 <__bss_end__@@Base+0x1179984> │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d6ff55 │ │ │ │ ldmib r7, {r2, r8, ip, pc}^ │ │ │ │ stc 3, cr2, [r9] │ │ │ │ stmib r5, {r3, r4, r5, r8, r9, fp, pc}^ │ │ │ │ stc 3, cr2, [r5, #280] @ 0x118 │ │ │ │ strt r9, [r6], #-2888 @ 0xfffff4b8 │ │ │ │ - blpl fe360178 <__bss_end__@@Base+0xfe2b9540> │ │ │ │ - blvs 1605d4 <__bss_end__@@Base+0xb999c> │ │ │ │ - blvc fe360180 <__bss_end__@@Base+0xfe2b9548> │ │ │ │ - blls 1a0530 <__bss_end__@@Base+0xf98f8> │ │ │ │ - blls 1e03b0 <__bss_end__@@Base+0x139778> │ │ │ │ - blls 2203b4 <__bss_end__@@Base+0x17977c> │ │ │ │ - blhi ff2a05e4 <__bss_end__@@Base+0xff1f99ac> │ │ │ │ - blx 4606dc <__bss_end__@@Base+0x3b9aa4> │ │ │ │ + blpl fe360100 <__bss_end__@@Base+0xfe2b9560> │ │ │ │ + blvs 16055c <__bss_end__@@Base+0xb99bc> │ │ │ │ + blvc fe360108 <__bss_end__@@Base+0xfe2b9568> │ │ │ │ + blls 1a04b8 <__bss_end__@@Base+0xf9918> │ │ │ │ + blls 1e0338 <__bss_end__@@Base+0x139798> │ │ │ │ + blls 22033c <__bss_end__@@Base+0x17979c> │ │ │ │ + blhi ff2a056c <__bss_end__@@Base+0xff1f99cc> │ │ │ │ + blx 460664 <__bss_end__@@Base+0x3b9ac4> │ │ │ │ addshi pc, r8, r0, asr #2 │ │ │ │ - blvc 605f8 <__bss_start@@Base+0x5558> │ │ │ │ - bleq fe1e01a0 <__bss_end__@@Base+0xfe139568> │ │ │ │ - blls 2203cc <__bss_end__@@Base+0x179794> │ │ │ │ - bleq 603d4 <__bss_start@@Base+0x5334> │ │ │ │ - blhi ff2a0600 <__bss_end__@@Base+0xff1f99c8> │ │ │ │ - blx 4606f8 <__bss_end__@@Base+0x3b9ac0> │ │ │ │ + blvc 60580 <__bss_start@@Base+0x5578> │ │ │ │ + bleq fe1e0128 <__bss_end__@@Base+0xfe139588> │ │ │ │ + blls 220354 <__bss_end__@@Base+0x1797b4> │ │ │ │ + bleq 6035c <__bss_start@@Base+0x5354> │ │ │ │ + blhi ff2a0588 <__bss_end__@@Base+0xff1f99e8> │ │ │ │ + blx 460680 <__bss_end__@@Base+0x3b9ae0> │ │ │ │ addhi pc, ip, r0, asr #2 │ │ │ │ ldrdcc pc, [r4, -r6] │ │ │ │ @ instruction: 0xf8d3b13b │ │ │ │ strhlt r2, [r2, -r0]! │ │ │ │ @ instruction: 0xf8c32200 │ │ │ │ @ instruction: 0xf8c320b0 │ │ │ │ @ instruction: 0xf8d9213c │ │ │ │ - blcs 30f94 │ │ │ │ + blcs 30f1c │ │ │ │ ldc 0, cr13, [r9, #496] @ 0x1f0 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vneg.f64 d23, d0 │ │ │ │ tstple r1, r0, lsl sl @ p-variant is OBSOLETE │ │ │ │ - blge 10e018c <__bss_end__@@Base+0x1039554> │ │ │ │ + blge 10e0114 <__bss_end__@@Base+0x1039574> │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ ldrsbcc pc, [r8, #131]! @ 0x83 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf64181b3 │ │ │ │ @ instruction: 0xf8c41399 │ │ │ │ strtmi r3, [r0], -r0, lsl #5 │ │ │ │ - blx 1360ba4 <__bss_end__@@Base+0x12b9f6c> │ │ │ │ + blx 1360b2c <__bss_end__@@Base+0x12b9f8c> │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ - blls fe7601d8 <__bss_end__@@Base+0xfe6b95a0> │ │ │ │ - blhi fe5e01dc <__bss_end__@@Base+0xfe5395a4> │ │ │ │ + blls fe760160 <__bss_end__@@Base+0xfe6b95c0> │ │ │ │ + blhi fe5e0164 <__bss_end__@@Base+0xfe5395c4> │ │ │ │ ldrdcc pc, [r4, -r6] │ │ │ │ mrcvs 1, 4, fp, cr10, cr3, {1} │ │ │ │ andcs fp, r0, #-2147483640 @ 0x80000008 │ │ │ │ @ instruction: 0xf8c3669a │ │ │ │ subsvs r2, sl, ip, lsr #2 │ │ │ │ - blls ff260678 <__bss_end__@@Base+0xff1b9a40> │ │ │ │ - blx 460770 <__bss_end__@@Base+0x3b9b38> │ │ │ │ + blls ff260600 <__bss_end__@@Base+0xff1b9a60> │ │ │ │ + blx 4606f8 <__bss_end__@@Base+0x3b9b58> │ │ │ │ mvnshi pc, r0, asr #6 │ │ │ │ - ldc 6, cr4, [pc, #128] @ 24c34 │ │ │ │ + ldc 6, cr4, [pc, #128] @ 24bbc │ │ │ │ @ instruction: 0xf7fe0b64 │ │ │ │ strtmi pc, [r0], -sp, asr #21 │ │ │ │ stc2 0, cr15, [r0, #-32]! @ 0xffffffe0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xed9fa926 │ │ │ │ @ instruction: 0x46200b3f │ │ │ │ - blx ff0e2bc8 <__bss_end__@@Base+0xff03bf90> │ │ │ │ + blx ff0e2b50 <__bss_end__@@Base+0xff03bfb0> │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ ldrsbcc pc, [r8, #131]! @ 0x83 @ │ │ │ │ ldc 1, cr11, [r9, #332] @ 0x14c │ │ │ │ vrintr.f64 d7, d2 │ │ │ │ vmul.f64 d6, d7, d0 │ │ │ │ vmov.f64 d6, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d22, d10 │ │ │ │ vstrle s30, [r4, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ ldc 13, cr15, [r9, #508] @ 0x1fc │ │ │ │ - vldr d7, [pc, #264] @ 24d04 │ │ │ │ + vldr d7, [pc, #264] @ 24c8c │ │ │ │ @ instruction: 0xee276b54 │ │ │ │ vmov.f64 d7, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d23, d10 │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ strtmi sl, [r0], -r2, lsl #18 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ @@ -34169,58 +34164,58 @@ │ │ │ │ @ instruction: 0x632b30d0 │ │ │ │ adcscc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strtmi sl, [r0], -pc, ror #17 │ │ │ │ @ instruction: 0xf9a8f01b │ │ │ │ ldrdpl pc, [r4, -r6] │ │ │ │ stmialt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 7a02cc <__bss_end__@@Base+0x6f9694> │ │ │ │ + bleq 7a0254 <__bss_end__@@Base+0x6f96b4> │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d6fe53 │ │ │ │ @ instruction: 0xf7ff5104 │ │ │ │ mrc 8, 5, fp, cr6, cr12, {6} │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vpmin.u8 d15, d0, d0 │ │ │ │ cdp 0, 11, cr8, cr15, cr3, {7} │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xf6bffa10 │ │ │ │ vmov.32 sl, d15[1] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ - vldr d11, [pc, #64] @ 24cc8 │ │ │ │ + vldr d11, [pc, #64] @ 24c50 │ │ │ │ vmov.u16 r5, d6[2] │ │ │ │ andcs r6, r0, #0, 22 │ │ │ │ - blvs 1a04a0 <__bss_end__@@Base+0xf9868> │ │ │ │ - blvc ff1e088c <__bss_end__@@Base+0xff139c54> │ │ │ │ - bcc fe4604f8 <__bss_end__@@Base+0xfe3b98c0> │ │ │ │ + blvs 1a0428 <__bss_end__@@Base+0xf9888> │ │ │ │ + blvc ff1e0814 <__bss_end__@@Base+0xff139c74> │ │ │ │ + bcc fe460480 <__bss_end__@@Base+0xfe3b98e0> │ │ │ │ ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 11a0764 <__bss_end__@@Base+0x10f9b2c> │ │ │ │ - blt 19a2ca4 <__bss_end__@@Base+0x18fc06c> │ │ │ │ - blmi 11a076c <__bss_end__@@Base+0x10f9b34> │ │ │ │ + blvc 11a06ec <__bss_end__@@Base+0x10f9b4c> │ │ │ │ + blt 19a2c2c <__bss_end__@@Base+0x18fc08c> │ │ │ │ + blmi 11a06f4 <__bss_end__@@Base+0x10f9b54> │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ ... │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00f921fb │ │ │ │ - bmi ff9f5efc <__bss_end__@@Base+0xff94f2c4> │ │ │ │ + bmi ff9f5e84 <__bss_end__@@Base+0xff94f2e4> │ │ │ │ svclt 0x00b65718 │ │ │ │ - bmi ff9f5f04 <__bss_end__@@Base+0xff94f2cc> │ │ │ │ + bmi ff9f5e8c <__bss_end__@@Base+0xff94f2ec> │ │ │ │ svccc 0x00b65718 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi r4, pc, r0 │ │ │ │ stclgt 12, cr12, [ip], {205} @ 0xcd │ │ │ │ eorsmi ip, r2, ip, asr #25 │ │ │ │ - bmi ff9f5f1c <__bss_end__@@Base+0xff94f2e4> │ │ │ │ + bmi ff9f5ea4 <__bss_end__@@Base+0xff94f304> │ │ │ │ svclt 0x00c65718 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ svccc 0x00f33333 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svccc 0x00e921fb │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ @@ -34246,17 +34241,17 @@ │ │ │ │ svclt 0x00e6147a │ │ │ │ @ instruction: 0x03b761f5 │ │ │ │ svclt 0x005c9871 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00d99999 │ │ │ │ stcpl 5, cr1, [r1, #676]! @ 0x2a4 │ │ │ │ svclt 0x00ebecde │ │ │ │ - bmi ff9f5fa4 <__bss_end__@@Base+0xff94f36c> │ │ │ │ + bmi ff9f5f2c <__bss_end__@@Base+0xff94f38c> │ │ │ │ svclt 0x00c65718 │ │ │ │ - bmi ff9f5fac <__bss_end__@@Base+0xff94f374> │ │ │ │ + bmi ff9f5f34 <__bss_end__@@Base+0xff94f394> │ │ │ │ svccc 0x00c65718 │ │ │ │ ldrt fp, [r4], #-1301 @ 0xfffffaeb │ │ │ │ svccc 0x00d21bed │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdgt r2, [r9], -fp │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @@ -34271,194 +34266,194 @@ │ │ │ │ ldrt fp, [r4], #-1301 @ 0xfffffaeb │ │ │ │ svclt 0x00d21bed │ │ │ │ ... │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ svclt 0x00e921fb │ │ │ │ @ instruction: 0x03b761f5 │ │ │ │ svccc 0x005c9871 │ │ │ │ - blvc 9a026c <__bss_end__@@Base+0x8f9634> │ │ │ │ - blls ff2208c4 <__bss_end__@@Base+0xff179c8c> │ │ │ │ - blx 4609bc <__bss_end__@@Base+0x3b9d84> │ │ │ │ + blvc 9a01f4 <__bss_end__@@Base+0x8f9654> │ │ │ │ + blls ff22084c <__bss_end__@@Base+0xff179cac> │ │ │ │ + blx 460944 <__bss_end__@@Base+0x3b9da4> │ │ │ │ ldclge 5, cr15, [sl, #508] @ 0x1fc │ │ │ │ - blvc 6a027c <__bss_end__@@Base+0x5f9644> │ │ │ │ - blls 12a06e0 <__bss_end__@@Base+0x11f9aa8> │ │ │ │ - ldc 5, cr14, [pc, #-848] @ 24ab8 │ │ │ │ + blvc 6a0204 <__bss_end__@@Base+0x5f9664> │ │ │ │ + blls 12a0668 <__bss_end__@@Base+0x11f9ac8> │ │ │ │ + ldc 5, cr14, [pc, #-848] @ 24a40 │ │ │ │ vmov.32 r7, d4[1] │ │ │ │ vsqrt.f64 d25, d7 │ │ │ │ @ instruction: 0xf57ffa10 │ │ │ │ - ldc 13, cr10, [pc, #-772] @ 24b14 │ │ │ │ + ldc 13, cr10, [pc, #-772] @ 24a9c │ │ │ │ vmov.32 r7, d9[1] │ │ │ │ ldr r9, [fp, #2823]! @ 0xb07 │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ str r3, [r5, #-272]! @ 0xfffffef0 │ │ │ │ - blvc ff0e0908 <__bss_end__@@Base+0xff039cd0> │ │ │ │ + blvc ff0e0890 <__bss_end__@@Base+0xff039cf0> │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ cdp 1, 15, cr3, cr1, cr12, {1} │ │ │ │ svclt 0x0088fa10 │ │ │ │ - blvc 10e0908 <__bss_end__@@Base+0x1039cd0> │ │ │ │ - blt ba2e48 <__bss_end__@@Base+0xafc210> │ │ │ │ + blvc 10e0890 <__bss_end__@@Base+0x1039cf0> │ │ │ │ + blt ba2dd0 <__bss_end__@@Base+0xafc230> │ │ │ │ movwcs lr, #2519 @ 0x9d7 │ │ │ │ ldrdls pc, [r4, -r6] │ │ │ │ movtcs lr, #27077 @ 0x69c5 │ │ │ │ - blls 1260470 <__bss_end__@@Base+0x11b9838> │ │ │ │ - blt 1b62e5c <__bss_end__@@Base+0x1abc224> │ │ │ │ - blpl c602e0 <__bss_end__@@Base+0xbb96a8> │ │ │ │ - blmi 3e0934 <__bss_end__@@Base+0x339cfc> │ │ │ │ - blvs 10e02e8 <__bss_end__@@Base+0x10396b0> │ │ │ │ - blcc 10a02ec <__bss_end__@@Base+0xff96b4> │ │ │ │ - bllt 11a0760 <__bss_end__@@Base+0x10f9b28> │ │ │ │ - blvs 1e0724 <__bss_end__@@Base+0x139aec> │ │ │ │ - blpl 1220768 <__bss_end__@@Base+0x1179b30> │ │ │ │ - blvc 160898 <__bss_end__@@Base+0xb9c60> │ │ │ │ - blmi 2a0898 <__bss_end__@@Base+0x1f9c60> │ │ │ │ - blvc ff120958 <__bss_end__@@Base+0xff079d20> │ │ │ │ - blx 460a50 <__bss_end__@@Base+0x3b9e18> │ │ │ │ + blls 12603f8 <__bss_end__@@Base+0x11b9858> │ │ │ │ + blt 1b62de4 <__bss_end__@@Base+0x1abc244> │ │ │ │ + blpl c60268 <__bss_end__@@Base+0xbb96c8> │ │ │ │ + blmi 3e08bc <__bss_end__@@Base+0x339d1c> │ │ │ │ + blvs 10e0270 <__bss_end__@@Base+0x10396d0> │ │ │ │ + blcc 10a0274 <__bss_end__@@Base+0xff96d4> │ │ │ │ + bllt 11a06e8 <__bss_end__@@Base+0x10f9b48> │ │ │ │ + blvs 1e06ac <__bss_end__@@Base+0x139b0c> │ │ │ │ + blpl 12206f0 <__bss_end__@@Base+0x1179b50> │ │ │ │ + blvc 160820 <__bss_end__@@Base+0xb9c80> │ │ │ │ + blmi 2a0820 <__bss_end__@@Base+0x1f9c80> │ │ │ │ + blvc ff1208e0 <__bss_end__@@Base+0xff079d40> │ │ │ │ + blx 4609d8 <__bss_end__@@Base+0x3b9e38> │ │ │ │ sbcshi pc, lr, r0, asr #5 │ │ │ │ - blvs b60310 <__bss_end__@@Base+0xab96d8> │ │ │ │ - blvc ff1e0968 <__bss_end__@@Base+0xff139d30> │ │ │ │ - blx 460a60 <__bss_end__@@Base+0x3b9e28> │ │ │ │ - bge ff02289c <__bss_end__@@Base+0xfef7bc64> │ │ │ │ - blvs 11e0774 <__bss_end__@@Base+0x1139b3c> │ │ │ │ - blls 160970 <__bss_end__@@Base+0xb9d38> │ │ │ │ - blls 2a0744 <__bss_end__@@Base+0x1f9b0c> │ │ │ │ - blls 2a0794 <__bss_end__@@Base+0x1f9b5c> │ │ │ │ - blt ff1a2eb0 <__bss_end__@@Base+0xff0fc278> │ │ │ │ - blpl ff1e0978 <__bss_end__@@Base+0xff139d40> │ │ │ │ - blpl 116098c <__bss_end__@@Base+0x10b9d54> │ │ │ │ - blx 460a84 <__bss_end__@@Base+0x3b9e4c> │ │ │ │ + blvs b60298 <__bss_end__@@Base+0xab96f8> │ │ │ │ + blvc ff1e08f0 <__bss_end__@@Base+0xff139d50> │ │ │ │ + blx 4609e8 <__bss_end__@@Base+0x3b9e48> │ │ │ │ + bge ff022824 <__bss_end__@@Base+0xfef7bc84> │ │ │ │ + blvs 11e06fc <__bss_end__@@Base+0x1139b5c> │ │ │ │ + blls 1608f8 <__bss_end__@@Base+0xb9d58> │ │ │ │ + blls 2a06cc <__bss_end__@@Base+0x1f9b2c> │ │ │ │ + blls 2a071c <__bss_end__@@Base+0x1f9b7c> │ │ │ │ + blt ff1a2e38 <__bss_end__@@Base+0xff0fc298> │ │ │ │ + blpl ff1e0900 <__bss_end__@@Base+0xff139d60> │ │ │ │ + blpl 1160914 <__bss_end__@@Base+0x10b9d74> │ │ │ │ + blx 460a0c <__bss_end__@@Base+0x3b9e6c> │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ strt r2, [ip], #-768 @ 0xfffffd00 │ │ │ │ - blvs ff22098c <__bss_end__@@Base+0xff179d54> │ │ │ │ - blvs 11209a0 <__bss_end__@@Base+0x1079d68> │ │ │ │ - blx 460a98 <__bss_end__@@Base+0x3b9e60> │ │ │ │ + blvs ff220914 <__bss_end__@@Base+0xff179d74> │ │ │ │ + blvs 1120928 <__bss_end__@@Base+0x1079d88> │ │ │ │ + blx 460a20 <__bss_end__@@Base+0x3b9e80> │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ strt r2, [r2], #768 @ 0x300 │ │ │ │ - blvc 10e0544 <__bss_end__@@Base+0x103990c> │ │ │ │ - blvs 1760360 <__bss_end__@@Base+0x16b9728> │ │ │ │ - blvc 1e0784 <__bss_end__@@Base+0x139b4c> │ │ │ │ - blvc ff2e09bc <__bss_end__@@Base+0xff239d84> │ │ │ │ - blx 460ab4 <__bss_end__@@Base+0x3b9e7c> │ │ │ │ + blvc 10e04cc <__bss_end__@@Base+0x103992c> │ │ │ │ + blvs 17602e8 <__bss_end__@@Base+0x16b9748> │ │ │ │ + blvc 1e070c <__bss_end__@@Base+0x139b6c> │ │ │ │ + blvc ff2e0944 <__bss_end__@@Base+0xff239da4> │ │ │ │ + blx 460a3c <__bss_end__@@Base+0x3b9e9c> │ │ │ │ mcrge 5, 2, pc, cr1, cr15, {3} @ │ │ │ │ adcscc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst4.32 {d24-d27}, [pc :64], r9 │ │ │ │ @ instruction: 0xf8c443c0 │ │ │ │ ldrt r3, [sl], -r0, lsl #5 │ │ │ │ - blvs 1960388 <__bss_end__@@Base+0x18b9750> │ │ │ │ - blvs 2a07e8 <__bss_end__@@Base+0x1f9bb0> │ │ │ │ - blvc 1960390 <__bss_end__@@Base+0x18b9758> │ │ │ │ - blpl 11a07e8 <__bss_end__@@Base+0x10f9bb0> │ │ │ │ - blvs ff2209ec <__bss_end__@@Base+0xff179db4> │ │ │ │ - blx 460ae4 <__bss_end__@@Base+0x3b9eac> │ │ │ │ - vldr d13, [pc, #-452] @ 24d60 │ │ │ │ + blvs 1960310 <__bss_end__@@Base+0x18b9770> │ │ │ │ + blvs 2a0770 <__bss_end__@@Base+0x1f9bd0> │ │ │ │ + blvc 1960318 <__bss_end__@@Base+0x18b9778> │ │ │ │ + blpl 11a0770 <__bss_end__@@Base+0x10f9bd0> │ │ │ │ + blvs ff220974 <__bss_end__@@Base+0xff179dd4> │ │ │ │ + blx 460a6c <__bss_end__@@Base+0x3b9ecc> │ │ │ │ + vldr d13, [pc, #-452] @ 24ce8 │ │ │ │ vcmp.f64 d7, d22 │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ ldmdble r7, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 1a603b0 <__bss_end__@@Base+0x19b9778> │ │ │ │ + blvc 1a60338 <__bss_end__@@Base+0x19b9798> │ │ │ │ cdp 5, 11, cr14, cr0, cr15, {4} │ │ │ │ @ instruction: 0xf7ff6b45 │ │ │ │ vmov.32 fp, d16[1] │ │ │ │ movwcs r6, #6978 @ 0x1b42 │ │ │ │ - bllt ffba2f44 <__bss_end__@@Base+0xffafc30c> │ │ │ │ - blvc 11e0a0c <__bss_end__@@Base+0x1139dd4> │ │ │ │ - bllt fe762f4c <__bss_end__@@Base+0xfe6bc314> │ │ │ │ - blvs 1be03d0 <__bss_end__@@Base+0x1b39798> │ │ │ │ - blvc ff1e0a28 <__bss_end__@@Base+0xff139df0> │ │ │ │ - blx 460b20 <__bss_end__@@Base+0x3b9ee8> │ │ │ │ + bllt ffba2ecc <__bss_end__@@Base+0xffafc32c> │ │ │ │ + blvc 11e0994 <__bss_end__@@Base+0x1139df4> │ │ │ │ + bllt fe762ed4 <__bss_end__@@Base+0xfe6bc334> │ │ │ │ + blvs 1be0358 <__bss_end__@@Base+0x1b397b8> │ │ │ │ + blvc ff1e09b0 <__bss_end__@@Base+0xff139e10> │ │ │ │ + blx 460aa8 <__bss_end__@@Base+0x3b9f08> │ │ │ │ stcge 5, cr15, [r9, #508]! @ 0x1fc │ │ │ │ - blvs 1c603e0 <__bss_end__@@Base+0x1bb97a8> │ │ │ │ - blvc 1e0844 <__bss_end__@@Base+0x139c0c> │ │ │ │ + blvs 1c60368 <__bss_end__@@Base+0x1bb97c8> │ │ │ │ + blvc 1e07cc <__bss_end__@@Base+0x139c2c> │ │ │ │ cdp 5, 11, cr14, cr0, cr3, {5} │ │ │ │ @ instruction: 0xf7ff9b47 │ │ │ │ @ instruction: 0xeeb0ba77 │ │ │ │ movwcs r7, #6981 @ 0x1b45 │ │ │ │ @ instruction: 0x4620e453 │ │ │ │ - blx 13e0fa2 <__bss_end__@@Base+0x133a36a> │ │ │ │ + blx 13e0f2a <__bss_end__@@Base+0x133a38a> │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #6785 @ 0x1a81 │ │ │ │ tstpcc r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - blt 1f62f8c <__bss_end__@@Base+0x1ebc354> │ │ │ │ - blvc 10e05f8 <__bss_end__@@Base+0x10399c0> │ │ │ │ - blvs 1f20414 <__bss_end__@@Base+0x1e797dc> │ │ │ │ - blvc 1e0838 <__bss_end__@@Base+0x139c00> │ │ │ │ - blvc ff2e0a70 <__bss_end__@@Base+0xff239e38> │ │ │ │ - blx 460b68 <__bss_end__@@Base+0x3b9f30> │ │ │ │ - ldc 4, cr13, [pc, #-200] @ 24ee0 │ │ │ │ + blt 1f62f14 <__bss_end__@@Base+0x1ebc374> │ │ │ │ + blvc 10e0580 <__bss_end__@@Base+0x10399e0> │ │ │ │ + blvs 1f2039c <__bss_end__@@Base+0x1e797fc> │ │ │ │ + blvc 1e07c0 <__bss_end__@@Base+0x139c20> │ │ │ │ + blvc ff2e09f8 <__bss_end__@@Base+0xff239e58> │ │ │ │ + blx 460af0 <__bss_end__@@Base+0x3b9f50> │ │ │ │ + ldc 4, cr13, [pc, #-200] @ 24e68 │ │ │ │ @ instruction: 0x46200b7d │ │ │ │ @ instruction: 0xf8d2f7fe │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ stmdacs r0, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x002bf43e │ │ │ │ - bleq 1f2043c <__bss_end__@@Base+0x1e79804> │ │ │ │ + bleq 1f203c4 <__bss_end__@@Base+0x1e79824> │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ cdp 8, 11, cr15, cr4, cr7, {6} │ │ │ │ vsqrt.f64 d25, d8 │ │ │ │ @ instruction: 0xf77ffa10 │ │ │ │ ldrb sl, [sp, #3602]! @ 0xe12 │ │ │ │ - blhi 11e0a98 <__bss_end__@@Base+0x1139e60> │ │ │ │ - ldc 5, cr14, [pc, #-512] @ 24ddc │ │ │ │ + blhi 11e0a20 <__bss_end__@@Base+0x1139e80> │ │ │ │ + ldc 5, cr14, [pc, #-512] @ 24d64 │ │ │ │ ldr r6, [r5, r8, lsl #23] │ │ │ │ - blvc fe260460 <__bss_end__@@Base+0xfe1b9828> │ │ │ │ - blvc 220880 <__bss_end__@@Base+0x179c48> │ │ │ │ - blvs fe160468 <__bss_end__@@Base+0xfe0b9830> │ │ │ │ - blvc ff1e0ac0 <__bss_end__@@Base+0xff139e88> │ │ │ │ - blx 460bb8 <__bss_end__@@Base+0x3b9f80> │ │ │ │ + blvc fe2603e8 <__bss_end__@@Base+0xfe1b9848> │ │ │ │ + blvc 220808 <__bss_end__@@Base+0x179c68> │ │ │ │ + blvs fe1603f0 <__bss_end__@@Base+0xfe0b9850> │ │ │ │ + blvc ff1e0a48 <__bss_end__@@Base+0xff139ea8> │ │ │ │ + blx 460b40 <__bss_end__@@Base+0x3b9fa0> │ │ │ │ stcge 6, cr15, [r6, #-764]! @ 0xfffffd04 │ │ │ │ - blvc 11e0abc <__bss_end__@@Base+0x1139e84> │ │ │ │ - ldc 5, cr14, [pc, #-172] @ 24f54 │ │ │ │ - @ instruction: 0xf0240b8b │ │ │ │ - ldc 12, cr11, [pc, #-268] @ 24efc │ │ │ │ + blvc 11e0a44 <__bss_end__@@Base+0x1139ea4> │ │ │ │ + ldc 5, cr14, [pc, #-172] @ 24edc │ │ │ │ + @ instruction: 0xf7ff0b8b │ │ │ │ + vldr s22, [pc, #-488] @ 24da8 │ │ │ │ str r7, [r4, #-2959]! @ 0xfffff471 │ │ │ │ - bleq fe42048c <__bss_end__@@Base+0xfe379854> │ │ │ │ + bleq fe420414 <__bss_end__@@Base+0xfe379874> │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ bfc pc, (invalid: 17:11) @ │ │ │ │ - blvc e08b8 <__bss_end__@@Base+0x39c80> │ │ │ │ - blvs fe4a049c <__bss_end__@@Base+0xfe3f9864> │ │ │ │ - blvc ff1e0af4 <__bss_end__@@Base+0xff139ebc> │ │ │ │ - blx 460bec <__bss_end__@@Base+0x3b9fb4> │ │ │ │ + blvc e0840 <__bss_end__@@Base+0x39ca0> │ │ │ │ + blvs fe4a0424 <__bss_end__@@Base+0xfe3f9884> │ │ │ │ + blvc ff1e0a7c <__bss_end__@@Base+0xff139edc> │ │ │ │ + blx 460b74 <__bss_end__@@Base+0x3b9fd4> │ │ │ │ mrc 15, 5, fp, cr0, cr8, {5} │ │ │ │ ldr r7, [r2, #-2886] @ 0xfffff4ba │ │ │ │ orrsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf01a3280 │ │ │ │ ldr pc, [lr, #4011] @ 0xfab │ │ │ │ adcscc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrb sl, [r8, #2659]! @ 0xa63 │ │ │ │ - blvc fe7204cc <__bss_end__@@Base+0xfe679894> │ │ │ │ - blls 160b1c <__bss_end__@@Base+0xb9ee4> │ │ │ │ - blvc 220928 <__bss_end__@@Base+0x179cf0> │ │ │ │ - blls 2a08f8 <__bss_end__@@Base+0x1f9cc0> │ │ │ │ + blvc fe720454 <__bss_end__@@Base+0xfe6798b4> │ │ │ │ + blls 160aa4 <__bss_end__@@Base+0xb9f04> │ │ │ │ + blvc 2208b0 <__bss_end__@@Base+0x179d10> │ │ │ │ + blls 2a0880 <__bss_end__@@Base+0x1f9ce0> │ │ │ │ @ instruction: 0xf7dee726 │ │ │ │ - svclt 0x0000e9ae │ │ │ │ + svclt 0x0000e9c6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7c26c <__bss_end__@@Base+0xfead5634> │ │ │ │ + bl feb7c1f4 <__bss_end__@@Base+0xfead5654> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r5], -r0, lsl #13 │ │ │ │ ldrdmi pc, [r4, -r6] │ │ │ │ eorsle r2, ip, r0, lsl #24 │ │ │ │ ldrsbtcc pc, [r0], r4 @ │ │ │ │ movwcs fp, #291 @ 0x123 │ │ │ │ adcscc pc, r0, r4, asr #17 │ │ │ │ teqpcc ip, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3114f8d4 │ │ │ │ strtmi fp, [r8], -r3, lsl #22 │ │ │ │ - blx d63096 <__bss_end__@@Base+0xcbc45e> │ │ │ │ + blx d6301e <__bss_end__@@Base+0xcbc47e> │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ @ instruction: 0xf8c466a3 │ │ │ │ rsbvs r3, r3, ip, lsr #2 │ │ │ │ addscc pc, r0, r4, asr #17 │ │ │ │ smlalbtcc pc, r0, r4, r8 @ │ │ │ │ stmib r5, {r8, r9, sp}^ │ │ │ │ strtmi r2, [r8], -r6, lsr #7 │ │ │ │ - blx fe6630b6 <__bss_end__@@Base+0xfe5bc47e> │ │ │ │ + blx fe66303e <__bss_end__@@Base+0xfe5bc49e> │ │ │ │ ldrdcc pc, [r4, -r6] │ │ │ │ @ instruction: 0xf8d3b18b │ │ │ │ ldmdblt sl, {r4, r6, r7, sp} │ │ │ │ andcs r6, r0, #1744830464 @ 0x68000000 │ │ │ │ ldcllt 0, cr6, [r0, #-360]! @ 0xfffffe98 │ │ │ │ @ instruction: 0xf8c32200 │ │ │ │ ubfx r2, r0, #1, #24 │ │ │ │ @@ -34471,478 +34466,478 @@ │ │ │ │ movwvs r2, #8704 @ 0x2200 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7febd70 │ │ │ │ ldrb pc, [sl, r3, lsl #22] @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb87d20 <__bss_end__@@Base+0xfeae10e8> │ │ │ │ + bl feb87ca8 <__bss_end__@@Base+0xfeae1108> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr0, {7} │ │ │ │ - vldr d8, [pc, #256] @ 2521c │ │ │ │ + vldr d8, [pc, #256] @ 251a4 │ │ │ │ strmi r9, [r5], -r2, lsr #22 │ │ │ │ cdp 6, 8, cr4, cr8, cr12, {0} │ │ │ │ @ instruction: 0xf7dd0b09 │ │ │ │ - cdp 15, 0, cr14, cr0, cr0, {7} │ │ │ │ - vldr d8, [pc, #292] @ 25254 │ │ │ │ - vldr d6, [pc, #124] @ 251b0 │ │ │ │ + mcr 15, 0, lr, cr0, cr6, {7} │ │ │ │ + vldr d8, [pc, #292] @ 251dc │ │ │ │ + vldr d6, [pc, #124] @ 25138 │ │ │ │ vmul.f64 d5, d8, d16 │ │ │ │ vdiv.f64 d6, d6, d6 │ │ │ │ vmov.f64 d23, #217 @ 0xbec80000 -0.3906250 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ @ instruction: 0xeeb83a90 │ │ │ │ - blcs 18c40e8 <__bss_end__@@Base+0x181d4b0> │ │ │ │ - blvc 1a09b0 <__bss_end__@@Base+0xf9d78> │ │ │ │ - bmi 6db1c8 <__bss_end__@@Base+0x634590> │ │ │ │ - blhi 16044c <__bss_end__@@Base+0xb9814> │ │ │ │ - bl b6344 <__bss_end__@@Base+0xf70c> │ │ │ │ + blcs 18c4070 <__bss_end__@@Base+0x181d4d0> │ │ │ │ + blvc 1a0938 <__bss_end__@@Base+0xf9d98> │ │ │ │ + bmi 6db150 <__bss_end__@@Base+0x6345b0> │ │ │ │ + blhi 1603d4 <__bss_end__@@Base+0xb9834> │ │ │ │ + bl b62cc <__bss_end__@@Base+0xf72c> │ │ │ │ movwcc r0, #4547 @ 0x11c3 │ │ │ │ biceq lr, r3, #2048 @ 0x800 │ │ │ │ - blpl 607ac <__bss_start@@Base+0x570c> │ │ │ │ - blvs ff1e07b0 <__bss_end__@@Base+0xff139b78> │ │ │ │ - blcc 607bc <__bss_start@@Base+0x571c> │ │ │ │ - blmi ff1e07c0 <__bss_end__@@Base+0xff139b88> │ │ │ │ - blcc 11a0a44 <__bss_end__@@Base+0x10f9e0c> │ │ │ │ - blmi 11e0a4c <__bss_end__@@Base+0x1139e14> │ │ │ │ - blpl 22098c <__bss_end__@@Base+0x179d54> │ │ │ │ - blvs 220994 <__bss_end__@@Base+0x179d5c> │ │ │ │ - blpl 6079c <__bss_start@@Base+0x56fc> │ │ │ │ - blvs 6079c <__bss_start@@Base+0x56fc> │ │ │ │ - blmi 354670 <__bss_end__@@Base+0x2ada38> │ │ │ │ + blpl 60734 <__bss_start@@Base+0x572c> │ │ │ │ + blvs ff1e0738 <__bss_end__@@Base+0xff139b98> │ │ │ │ + blcc 60744 <__bss_start@@Base+0x573c> │ │ │ │ + blmi ff1e0748 <__bss_end__@@Base+0xff139ba8> │ │ │ │ + blcc 11a09cc <__bss_end__@@Base+0x10f9e2c> │ │ │ │ + blmi 11e09d4 <__bss_end__@@Base+0x1139e34> │ │ │ │ + blpl 220914 <__bss_end__@@Base+0x179d74> │ │ │ │ + blvs 22091c <__bss_end__@@Base+0x179d7c> │ │ │ │ + blpl 60724 <__bss_start@@Base+0x571c> │ │ │ │ + blvs 60724 <__bss_start@@Base+0x571c> │ │ │ │ + blmi 3545f8 <__bss_end__@@Base+0x2ada58> │ │ │ │ stmdbmi ip, {r1, r2, r4, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2060 @ 0xfffff7f4 │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - svc 0x00aaf7dd │ │ │ │ + svc 0x00c0f7dd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x5c377b97 │ │ │ │ cmnmi lr, r0, lsr #17 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r8, r8, r0 │ │ │ │ cmn fp, #80, 26 @ 0x1400 │ │ │ │ mcrcc 12, 6, r0, cr10, cr15, {5} │ │ │ │ - andeq r7, r3, r0, asr fp │ │ │ │ - andeq r1, r3, sl, lsl r3 │ │ │ │ - andeq r5, r2, ip, asr #15 │ │ │ │ - ldrdeq r5, [r2], -r2 │ │ │ │ + andeq r7, r3, r0, lsr fp │ │ │ │ + muleq r3, r2, r2 │ │ │ │ + andeq r5, r2, r8, lsl #20 │ │ │ │ + andeq r5, r2, lr, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb87e08 <__bss_end__@@Base+0xfeae11d0> │ │ │ │ + bl feb87d90 <__bss_end__@@Base+0xfeae11f0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 1f68fe0 <__bss_end__@@Base+0x1ec23a8> │ │ │ │ - blmi 1f91420 <__bss_end__@@Base+0x1eea7e8> │ │ │ │ + bmi 1f68f68 <__bss_end__@@Base+0x1ec23c8> │ │ │ │ + blmi 1f913a8 <__bss_end__@@Base+0x1eea808> │ │ │ │ ldrbtmi sl, [sl], #-3846 @ 0xfffff0fa │ │ │ │ - ldc 12, cr4, [pc, #496] @ 253dc │ │ │ │ + ldc 12, cr4, [pc, #496] @ 25364 │ │ │ │ ldrtmi sp, [r9], -r6, ror #22 │ │ │ │ @ instruction: 0x4606447c │ │ │ │ @ instruction: 0x462058d3 │ │ │ │ - blle 3a0abc <__bss_end__@@Base+0x2f9e84> │ │ │ │ - blhi 192087c <__bss_end__@@Base+0x1879c44> │ │ │ │ + blle 3a0a44 <__bss_end__@@Base+0x2f9ea4> │ │ │ │ + blhi 1920804 <__bss_end__@@Base+0x1879c64> │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx fe1e31d2 <__bss_end__@@Base+0xfe13c59a> │ │ │ │ - ldc 6, cr4, [pc, #224] @ 252f0 │ │ │ │ + blx fe1e315a <__bss_end__@@Base+0xfe13c5ba> │ │ │ │ + ldc 6, cr4, [pc, #224] @ 25278 │ │ │ │ @ instruction: 0xf7f1ab61 │ │ │ │ @ instruction: 0x4605f855 │ │ │ │ - ldc 6, cr4, [pc, #192] @ 252dc │ │ │ │ + ldc 6, cr4, [pc, #192] @ 25264 │ │ │ │ @ instruction: 0xf7f1cb60 │ │ │ │ - blne 1063360 <__bss_end__@@Base+0xfbc728> │ │ │ │ - beq fe460a44 <__bss_end__@@Base+0xfe3b9e0c> │ │ │ │ + blne 10632e8 <__bss_end__@@Base+0xfbc748> │ │ │ │ + beq fe4609cc <__bss_end__@@Base+0xfe3b9e2c> │ │ │ │ cdp 13, 11, cr4, cr7, cr13, {3} │ │ │ │ vmov.f64 d11, #128 @ 0xc0000000 -2.0 │ │ │ │ ldrbtmi r9, [sp], #-3047 @ 0xfffff419 │ │ │ │ strbvc pc, [r6], -r5, lsl #10 @ │ │ │ │ - bleq 260c60 <__bss_end__@@Base+0x1ba028> │ │ │ │ - svc 0x0054f7dd │ │ │ │ - blvc 12a0d04 <__bss_end__@@Base+0x11fa0cc> │ │ │ │ - blvc 1260a48 <__bss_end__@@Base+0x11b9e10> │ │ │ │ + bleq 260be8 <__bss_end__@@Base+0x1ba048> │ │ │ │ + svc 0x006af7dd │ │ │ │ + blvc 12a0c8c <__bss_end__@@Base+0x11fa0ec> │ │ │ │ + blvc 12609d0 <__bss_end__@@Base+0x11b9e30> │ │ │ │ bicvs pc, r6, #20971520 @ 0x1400000 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ - blvc 13a0b34 <__bss_end__@@Base+0x12f9efc> │ │ │ │ - blvc 60868 <__bss_start@@Base+0x57c8> │ │ │ │ - blx 1763226 <__bss_end__@@Base+0x16bc5ee> │ │ │ │ - bvc 1609d8 <__bss_end__@@Base+0xb9da0> │ │ │ │ - blmi 14208e4 <__bss_end__@@Base+0x1379cac> │ │ │ │ - blpl 14608e8 <__bss_end__@@Base+0x13b9cb0> │ │ │ │ - blhi ffa20d50 <__bss_end__@@Base+0xff97a118> │ │ │ │ - bvc 1209e8 <__bss_end__@@Base+0x79db0> │ │ │ │ - blvs ffa20d58 <__bss_end__@@Base+0xff97a120> │ │ │ │ - bvc 1a09f0 <__bss_end__@@Base+0xf9db8> │ │ │ │ - blhi 160b20 <__bss_end__@@Base+0xb9ee8> │ │ │ │ - blvc ffa20d64 <__bss_end__@@Base+0xff97a12c> │ │ │ │ - blhi 1a0aa0 <__bss_end__@@Base+0xf9e68> │ │ │ │ - blhi 220b6c <__bss_end__@@Base+0x179f34> │ │ │ │ - blhi 2a0b70 <__bss_end__@@Base+0x1f9f38> │ │ │ │ - blls 13a0b78 <__bss_end__@@Base+0x12f9f40> │ │ │ │ - bleq 2e0cb8 <__bss_end__@@Base+0x23a080> │ │ │ │ - svc 0x0026f7dd │ │ │ │ - blvc 1260d60 <__bss_end__@@Base+0x11ba128> │ │ │ │ - blvc 12e0aa4 <__bss_end__@@Base+0x1239e6c> │ │ │ │ - blvs 1120924 <__bss_end__@@Base+0x1079cec> │ │ │ │ + blvc 13a0abc <__bss_end__@@Base+0x12f9f1c> │ │ │ │ + blvc 607f0 <__bss_start@@Base+0x57e8> │ │ │ │ + blx 17631ae <__bss_end__@@Base+0x16bc60e> │ │ │ │ + bvc 160960 <__bss_end__@@Base+0xb9dc0> │ │ │ │ + blmi 142086c <__bss_end__@@Base+0x1379ccc> │ │ │ │ + blpl 1460870 <__bss_end__@@Base+0x13b9cd0> │ │ │ │ + blhi ffa20cd8 <__bss_end__@@Base+0xff97a138> │ │ │ │ + bvc 120970 <__bss_end__@@Base+0x79dd0> │ │ │ │ + blvs ffa20ce0 <__bss_end__@@Base+0xff97a140> │ │ │ │ + bvc 1a0978 <__bss_end__@@Base+0xf9dd8> │ │ │ │ + blhi 160aa8 <__bss_end__@@Base+0xb9f08> │ │ │ │ + blvc ffa20cec <__bss_end__@@Base+0xff97a14c> │ │ │ │ + blhi 1a0a28 <__bss_end__@@Base+0xf9e88> │ │ │ │ + blhi 220af4 <__bss_end__@@Base+0x179f54> │ │ │ │ + blhi 2a0af8 <__bss_end__@@Base+0x1f9f58> │ │ │ │ + blls 13a0b00 <__bss_end__@@Base+0x12f9f60> │ │ │ │ + bleq 2e0c40 <__bss_end__@@Base+0x23a0a0> │ │ │ │ + svc 0x003cf7dd │ │ │ │ + blvc 1260ce8 <__bss_end__@@Base+0x11ba148> │ │ │ │ + blvc 12e0a2c <__bss_end__@@Base+0x1239e8c> │ │ │ │ + blvs 11208ac <__bss_end__@@Base+0x1079d0c> │ │ │ │ bicvs pc, r8, #20971520 @ 0x1400000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ biceq lr, r6, r5, asr #19 │ │ │ │ - blhi 11e0d7c <__bss_end__@@Base+0x113a144> │ │ │ │ + blhi 11e0d04 <__bss_end__@@Base+0x113a164> │ │ │ │ ldmib r1, {r0, r1, r6, r8, sp, pc}^ │ │ │ │ stmib r5, {r8}^ │ │ │ │ stc 1, cr0, [r3, #8] │ │ │ │ @ instruction: 0xf5059b00 │ │ │ │ - ldc 5, cr7, [pc, #296] @ 253f8 │ │ │ │ + ldc 5, cr7, [pc, #296] @ 25380 │ │ │ │ vmov.s16 sl, d7[2] │ │ │ │ - vldr d7, [pc, #308] @ 2540c │ │ │ │ + vldr d7, [pc, #308] @ 25394 │ │ │ │ vstr d9, [r5, #-236] @ 0xffffff14 │ │ │ │ vstr d6, [r3, #-8] │ │ │ │ vmov.f64 d7, #2 @ 0x40100000 2.250 │ │ │ │ @ instruction: 0xf7dd0b48 │ │ │ │ - mrc 15, 5, lr, cr0, cr6, {4} │ │ │ │ + cdp 15, 11, cr14, cr0, cr14, {5} │ │ │ │ vmls.f64 d6, d0, d11 │ │ │ │ vdiv.f64 d6, d10, d12 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ fstmiax r4!, {d6-d8} @ Deprecated │ │ │ │ adcsmi r7, r4, #2048 @ 0x800 │ │ │ │ - blvc 1e0d28 <__bss_end__@@Base+0x13a0f0> │ │ │ │ - blhi 220be8 <__bss_end__@@Base+0x179fb0> │ │ │ │ - blhi e05a0 <__bss_end__@@Base+0x39968> │ │ │ │ + blvc 1e0cb0 <__bss_end__@@Base+0x13a110> │ │ │ │ + blhi 220b70 <__bss_end__@@Base+0x179fd0> │ │ │ │ + blhi e0528 <__bss_end__@@Base+0x39988> │ │ │ │ ldmdami r5!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ - blx 632de <__bss_start@@Base+0x823e> │ │ │ │ + blx 63266 <__bss_start@@Base+0x825e> │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ @ instruction: 0x4604ffd1 │ │ │ │ @ instruction: 0x46394831 │ │ │ │ @ instruction: 0xf7f14478 │ │ │ │ @ instruction: 0x4638faf7 │ │ │ │ @ instruction: 0xffc8f7f0 │ │ │ │ vmla.f32 s2, s14, s9 │ │ │ │ - blmi b77d78 <__bss_end__@@Base+0xad1140> │ │ │ │ + blmi b77d00 <__bss_end__@@Base+0xad1160> │ │ │ │ mrc 6, 5, r4, cr8, cr8, {1} │ │ │ │ ldrbtmi r7, [fp], #-3047 @ 0xfffff419 │ │ │ │ @ instruction: 0xf503461c │ │ │ │ cdp 1, 11, cr6, cr0, cr10, {6} │ │ │ │ vstr d0, [r1, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ andcs pc, r1, #3472 @ 0xd90 │ │ │ │ ldrbcs pc, [r8], -r4, asr #17 @ │ │ │ │ - bmi 96df5c <__bss_end__@@Base+0x8c7324> │ │ │ │ + bmi 96dee4 <__bss_end__@@Base+0x8c7344> │ │ │ │ ldrbcc pc, [ip], -r4, asr #17 @ │ │ │ │ ldrbtmi r4, [sl], #-2845 @ 0xfffff4e3 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ - blhi 36066c <__bss_end__@@Base+0x2b9a34> │ │ │ │ + blhi 3605f4 <__bss_end__@@Base+0x2b9a54> │ │ │ │ @ instruction: 0xf7debdf0 │ │ │ │ - svclt 0x0000e820 │ │ │ │ + svclt 0x0000e838 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r6, r8, r0 │ │ │ │ @ instruction: 0x5c377b97 │ │ │ │ cmnmi lr, r0, lsr #17 │ │ │ │ smmlarvc fp, r0, r1, r8 │ │ │ │ rscsmi r0, r5, r1, asr #18 │ │ │ │ - bcs 1000e4c <__bss_end__@@Base+0xf5a214> │ │ │ │ + bcs 1000dd4 <__bss_end__@@Base+0xf5a234> │ │ │ │ svccc 0x00911c0f │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, lr, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ - bcc 1e22698 <__bss_end__@@Base+0x1d7ba60> │ │ │ │ + bcc 1e22620 <__bss_end__@@Base+0x1d7ba80> │ │ │ │ svccc 0x00b0f930 │ │ │ │ ldmvc r0!, {r1, r2, r4, r6, pc}^ │ │ │ │ submi r6, r1, #491520 @ 0x78000 │ │ │ │ ubfxcc r6, lr, #16, #9 │ │ │ │ ldrbmi r7, [r3], #-363 @ 0xfffffe95 │ │ │ │ ldr r0, [ip] │ │ │ │ submi r1, r1, #888 @ 0x378 │ │ │ │ - andeq r2, r3, sl, lsl lr │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r5, r2, r4, lsr #15 │ │ │ │ - andeq r7, r3, r6, ror sl │ │ │ │ - andeq r5, r2, r2, lsl #13 │ │ │ │ - andeq r5, r2, r4, lsl #13 │ │ │ │ - andeq r7, r3, sl, ror #18 │ │ │ │ - muleq r3, lr, ip │ │ │ │ + muleq r3, r2, lr │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r2, r0, ror #19 │ │ │ │ + andeq r7, r3, r6, asr sl │ │ │ │ + @ instruction: 0x000258be │ │ │ │ + andeq r5, r2, r0, asr #17 │ │ │ │ + andeq r7, r3, sl, asr #18 │ │ │ │ + andeq r2, r3, r6, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 1e08b4 <__bss_end__@@Base+0x139c7c> │ │ │ │ + blhi 1e083c <__bss_end__@@Base+0x139c9c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ adcslt r4, r0, lr, ror #18 │ │ │ │ ldrbtmi r4, [r9], #-2926 @ 0xfffff492 │ │ │ │ ldrbtmi r4, [sl], #-2670 @ 0xfffff592 │ │ │ │ ldmdavs fp, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f932f │ │ │ │ @ instruction: 0xf8d20300 │ │ │ │ - blcs 32d84 │ │ │ │ + blcs 32d0c │ │ │ │ adchi pc, pc, r0 │ │ │ │ @ instruction: 0x365cf8d2 │ │ │ │ - blhi 1060ef0 <__bss_end__@@Base+0xfba2b8> │ │ │ │ + blhi 1060e78 <__bss_end__@@Base+0xfba2d8> │ │ │ │ teqlt fp, r0, lsl #13 │ │ │ │ - blvc 3e0f04 <__bss_end__@@Base+0x33a2cc> │ │ │ │ - bleq ff220f0c <__bss_end__@@Base+0xff17a2d4> │ │ │ │ - blx 461004 <__bss_end__@@Base+0x3ba3cc> │ │ │ │ + blvc 3e0e8c <__bss_end__@@Base+0x33a2ec> │ │ │ │ + bleq ff220e94 <__bss_end__@@Base+0xff17a2f4> │ │ │ │ + blx 460f8c <__bss_end__@@Base+0x3ba3ec> │ │ │ │ addshi pc, r7, r0, lsl #2 │ │ │ │ stmdbge r4, {r1, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ - ldc 8, cr10, [pc, #24] @ 25464 │ │ │ │ - ldrbtmi r9, [pc], #-2902 @ 25450 │ │ │ │ + ldc 8, cr10, [pc, #24] @ 253ec │ │ │ │ + ldrbtmi r9, [pc], #-2902 @ 253d8 │ │ │ │ @ instruction: 0xf507ac08 │ │ │ │ @ instruction: 0xf50763c6 │ │ │ │ @ instruction: 0xf50765ca │ │ │ │ ldc 6, cr6, [r3, #800] @ 0x320 │ │ │ │ vldr d7, [r5, #-0] │ │ │ │ vadd.f64 d0, d8, d2 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ @ instruction: 0xf7ff0b00 │ │ │ │ ldc 14, cr15, [r5, #292] @ 0x124 │ │ │ │ vldr d7, [sp] │ │ │ │ vstrge d10, [lr, #-16] │ │ │ │ - blge 1220d68 <__bss_end__@@Base+0x117a130> │ │ │ │ - bleq 2a0eac <__bss_end__@@Base+0x1fa274> │ │ │ │ - mrc 7, 1, APSR_nzcv, cr0, cr13, {6} │ │ │ │ - blge 12a0c8c <__bss_end__@@Base+0x11fa054> │ │ │ │ + blge 1220cf0 <__bss_end__@@Base+0x117a150> │ │ │ │ + bleq 2a0e34 <__bss_end__@@Base+0x1fa294> │ │ │ │ + mcr 7, 2, pc, cr6, cr13, {6} @ │ │ │ │ + blge 12a0c14 <__bss_end__@@Base+0x11fa074> │ │ │ │ stmdage r2, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ - bleq 12e0f54 <__bss_end__@@Base+0x123a31c> │ │ │ │ - ldcl 7, cr15, [r0, #884]! @ 0x374 │ │ │ │ - blpl e0b10 <__bss_end__@@Base+0x39ed8> │ │ │ │ - blvc 1e0b14 <__bss_end__@@Base+0x139edc> │ │ │ │ + bleq 12e0edc <__bss_end__@@Base+0x123a33c> │ │ │ │ + mcr 7, 0, pc, cr6, cr13, {6} @ │ │ │ │ + blpl e0a98 <__bss_end__@@Base+0x39ef8> │ │ │ │ + blvc 1e0a9c <__bss_end__@@Base+0x139efc> │ │ │ │ ldc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ movwcs r6, #2816 @ 0xb00 │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ cdp 3, 2, cr2, cr7, cr12, {0} │ │ │ │ vnmul.f64 d6, d7, d6 │ │ │ │ vstr d7, [sp, #276] @ 0x114 │ │ │ │ vstr d6, [sp, #32] │ │ │ │ @ instruction: 0xf7e57b0a │ │ │ │ - vldr d15, [r6, #996] @ 0x3e4 │ │ │ │ + ldc 12, cr15, [r6, #164] @ 0xa4 │ │ │ │ strtmi r7, [r8], -r0, lsl #22 │ │ │ │ - bleq e60b48 <__bss_end__@@Base+0xdb9f10> │ │ │ │ + bleq e60ad0 <__bss_end__@@Base+0xdb9f30> │ │ │ │ cdp 1, 3, cr2, cr8, cr3, {0} │ │ │ │ vdiv.f64 d7, d7, d7 │ │ │ │ @ instruction: 0xf7e50b00 │ │ │ │ - ldc 13, cr15, [pc, #332] @ 25628 │ │ │ │ + ldc 13, cr15, [pc, #672] @ 25704 │ │ │ │ @ instruction: 0x46280b36 │ │ │ │ @ instruction: 0xf7e52102 │ │ │ │ - strtmi pc, [r2], -sp, asr #26 │ │ │ │ + strtmi pc, [r2], -r2, lsr #27 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff3cf7e5 │ │ │ │ - blvs e094c <__bss_end__@@Base+0x39d14> │ │ │ │ - blvc ca0b74 <__bss_end__@@Base+0xbf9f3c> │ │ │ │ - blhi 1e0ddc <__bss_end__@@Base+0x13a1a4> │ │ │ │ - blhi 220da0 <__bss_end__@@Base+0x17a168> │ │ │ │ - bleq 2a0f24 <__bss_end__@@Base+0x1fa2ec> │ │ │ │ - ldcl 7, cr15, [r0, #884]! @ 0x374 │ │ │ │ - blhi 12a0d0c <__bss_end__@@Base+0x11fa0d4> │ │ │ │ + @ instruction: 0xf88cf7e6 │ │ │ │ + blvs e08d4 <__bss_end__@@Base+0x39d34> │ │ │ │ + blvc ca0afc <__bss_end__@@Base+0xbf9f5c> │ │ │ │ + blhi 1e0d64 <__bss_end__@@Base+0x13a1c4> │ │ │ │ + blhi 220d28 <__bss_end__@@Base+0x17a188> │ │ │ │ + bleq 2a0eac <__bss_end__@@Base+0x1fa30c> │ │ │ │ + mcr 7, 0, pc, cr6, cr13, {6} @ │ │ │ │ + blhi 12a0c94 <__bss_end__@@Base+0x11fa0f4> │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - @ instruction: 0x4628fbd1 │ │ │ │ + strtmi pc, [r8], -r1, lsl #24 │ │ │ │ cdp 1, 11, cr2, cr0, cr3, {0} │ │ │ │ @ instruction: 0xf7e50b48 │ │ │ │ - @ instruction: 0x4622fd31 │ │ │ │ + strtmi pc, [r2], -r6, lsl #27 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff52f7e5 │ │ │ │ + @ instruction: 0xf8dff7e6 │ │ │ │ strbtmi r4, [r6], r4, lsr #13 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ @ instruction: 0x4644365c │ │ │ │ @ instruction: 0x000fe8bc │ │ │ │ strbvs pc, [ip, #1287] @ 0x507 @ │ │ │ │ ldm ip, {r0, r1, r2, r3, sl, lr, pc} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldm lr!, {r0, r1} │ │ │ │ - strgt r0, [pc, #-15] @ 2553d │ │ │ │ + strgt r0, [pc, #-15] @ 254c5 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ - blmi 737dd4 <__bss_end__@@Base+0x69119c> │ │ │ │ + blmi 737d5c <__bss_end__@@Base+0x6911bc> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls bff5c8 <__bss_end__@@Base+0xb58990> │ │ │ │ + blls bff550 <__bss_end__@@Base+0xb589b0> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #192 @ 0xc0 │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf50281f0 │ │ │ │ strmi r6, [r4], -ip, asr #11 │ │ │ │ - strgt ip, [pc], #-3343 @ 2557c │ │ │ │ + strgt ip, [pc], #-3343 @ 25504 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - bmi 55f520 <__bss_end__@@Base+0x4b88e8> │ │ │ │ + bmi 55f4a8 <__bss_end__@@Base+0x4b8908> │ │ │ │ orrvc pc, r4, pc, asr #8 │ │ │ │ ldrbtmi r4, [sl], #-2067 @ 0xfffff7ed │ │ │ │ @ instruction: 0xf7ed4478 │ │ │ │ - pld [sp, r9, asr #18] │ │ │ │ - @ instruction: 0xf7ddecd8 │ │ │ │ - svclt 0x0000ef10 │ │ │ │ + pld [sp, sp, lsr sp] │ │ │ │ + @ instruction: 0xf7ddecec │ │ │ │ + svclt 0x0000ef28 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ @ instruction: 0xf9c00000 │ │ │ │ rsbmi lr, r7, #-2147483637 @ 0x8000000b │ │ │ │ ldrbtvc fp, [r3], #2386 @ 0x952 │ │ │ │ svccc 0x00da2d59 │ │ │ │ vaddl.s16 q15, d20, d12 │ │ │ │ svccc 0x00131da7 │ │ │ │ - strdeq r2, [r3], -r2 @ │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r3, r6, r8 │ │ │ │ - andeq r7, r3, sl, asr r8 │ │ │ │ - andeq r2, r3, r8, lsr #21 │ │ │ │ - andeq r5, r2, lr, lsr #8 │ │ │ │ - ldrdeq r5, [r2], -r4 │ │ │ │ + andeq r2, r3, sl, ror #24 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r7, r3, r6, ror r8 │ │ │ │ + andeq r7, r3, sl, lsr r8 │ │ │ │ + andeq r2, r3, r0, lsr #22 │ │ │ │ + andeq r5, r2, sl, ror #12 │ │ │ │ + andeq r5, r2, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7c7e8 <__bss_end__@@Base+0xfead5bb0> │ │ │ │ + bl feb7c770 <__bss_end__@@Base+0xfead5bd0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r4, [r9], #-2066 @ 0xfffff7ee │ │ │ │ ldrbtmi r4, [r8], #-3090 @ 0xfffff3ee │ │ │ │ - mcr 7, 1, pc, cr0, cr13, {6} @ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr8, cr13, {6} │ │ │ │ ldrbtmi r4, [ip], #-2833 @ 0xfffff4ef │ │ │ │ andsvs r4, r8, fp, ror r4 │ │ │ │ ldcmi 1, cr11, [r0], {112} @ 0x70 │ │ │ │ mvnscs r2, r0, asr #4 │ │ │ │ stcne 4, cr4, [r0, #-496]! @ 0xfffffe10 │ │ │ │ - ldc 7, cr15, [sl, #-884]! @ 0xfffffc8c │ │ │ │ + ldcl 7, cr15, [r0, #-884] @ 0xfffffc8c │ │ │ │ subeq pc, r4, r4, lsl #2 │ │ │ │ mvnscs r2, r0, asr #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 7, cr15, [r0, #-884]! @ 0xfffffc8c │ │ │ │ + stcllt 7, cr15, [r6, #-884] @ 0xfffffc8c │ │ │ │ eorcs r4, r8, #9216 @ 0x2400 │ │ │ │ tstcs r1, r9, lsl #16 │ │ │ │ stmiapl r3!, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7dd681b │ │ │ │ - strb lr, [r6, ip, lsl #29]! │ │ │ │ - andeq r5, r2, lr, lsr #12 │ │ │ │ - ldrdeq r5, [r2], -lr │ │ │ │ - andeq r2, r3, r2, lsl #20 │ │ │ │ - andeq r7, r3, r0, lsr #26 │ │ │ │ - andeq r7, r3, r4, lsl sp │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - @ instruction: 0x000253bc │ │ │ │ + strb lr, [r6, r4, lsr #29]! │ │ │ │ + andeq r5, r2, sl, ror #16 │ │ │ │ + andeq r5, r2, sl, lsl r6 │ │ │ │ + andeq r2, r3, sl, ror sl │ │ │ │ + andeq r7, r3, r0, lsl #26 │ │ │ │ + strdeq r7, [r3], -r4 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + strdeq r5, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7c85c <__bss_end__@@Base+0xfead5c24> │ │ │ │ + bl feb7c7e4 <__bss_end__@@Base+0xfead5c44> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r4], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7ddb118 │ │ │ │ - movwcs lr, #3256 @ 0xcb8 │ │ │ │ + movwcs lr, #3276 @ 0xccc │ │ │ │ ldclt 0, cr6, [r0, #-140] @ 0xffffff74 │ │ │ │ - @ instruction: 0x00037cbc │ │ │ │ + muleq r3, ip, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7c880 <__bss_end__@@Base+0xfead5c48> │ │ │ │ + bl feb7c808 <__bss_end__@@Base+0xfead5c68> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbmi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrbtmi r4, [r9], #-2067 @ 0xfffff7ed │ │ │ │ ldrbtmi r4, [r8], #-3091 @ 0xfffff3ed │ │ │ │ - ldcl 7, cr15, [r4, #884] @ 0x374 │ │ │ │ + stcl 7, cr15, [ip, #884]! @ 0x374 │ │ │ │ ldrbtmi r4, [ip], #-2834 @ 0xfffff4ee │ │ │ │ @ instruction: 0xf8c3447b │ │ │ │ cmnlt r8, r4, lsl #1 │ │ │ │ subcs r4, r0, #16, 24 @ 0x1000 │ │ │ │ ldrbtmi r2, [ip], #-511 @ 0xfffffe01 │ │ │ │ addeq pc, r8, r4, lsl #2 │ │ │ │ - stcl 7, cr15, [ip], #884 @ 0x374 │ │ │ │ + stc 7, cr15, [r2, #-884] @ 0xfffffc8c │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ mvnscs r2, r0, asr #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stcllt 7, cr15, [r2], #884 @ 0x374 │ │ │ │ + ldcllt 7, cr15, [r8], #884 @ 0x374 │ │ │ │ eorcs r4, r7, #9216 @ 0x2400 │ │ │ │ tstcs r1, r9, lsl #16 │ │ │ │ stmiapl r3!, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf7dd681b │ │ │ │ - @ instruction: 0xe7e5ee3e │ │ │ │ - andeq r6, r2, r6, asr #30 │ │ │ │ - andeq r5, r2, r6, lsl #7 │ │ │ │ - andeq r2, r3, sl, ror #18 │ │ │ │ - andeq r7, r3, r8, lsl #25 │ │ │ │ - andeq r7, r3, sl, ror ip │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r5, r2, r0, ror #6 │ │ │ │ + ubfx lr, r6, #28, #6 │ │ │ │ + andeq r7, r2, sl, ror #2 │ │ │ │ + andeq r5, r2, r2, asr #11 │ │ │ │ + andeq r2, r3, r2, ror #19 │ │ │ │ + andeq r7, r3, r8, ror #24 │ │ │ │ + andeq r7, r3, sl, asr ip │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + muleq r2, ip, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ strhtlt r4, [r1], sp │ │ │ │ ldrbtmi r4, [fp], #-2493 @ 0xfffff643 │ │ │ │ ldrbtmi r4, [r9], #-2749 @ 0xfffff543 │ │ │ │ rscslt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ ldrdvc pc, [r4], r3 │ │ │ │ stmpl sl, {r0, r1, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ andsls r6, pc, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ subsle r2, r3, r0, lsl #30 │ │ │ │ ldrbtmi r4, [fp], #-3000 @ 0xfffff448 │ │ │ │ - blmi fee4a330 <__bss_end__@@Base+0xfeda36f8> │ │ │ │ + blmi fee4a2b8 <__bss_end__@@Base+0xfeda3718> │ │ │ │ movwls r4, #9339 @ 0x247b │ │ │ │ movwls sl, #2820 @ 0xb04 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #16 │ │ │ │ tstcs r4, r1, lsl #4 │ │ │ │ - mcr 7, 7, pc, cr8, cr13, {6} @ │ │ │ │ + mrc 7, 7, APSR_nzcv, cr8, cr13, {6} │ │ │ │ tstle sp, r1, lsl #16 │ │ │ │ mulscc r1, sp, r8 │ │ │ │ @ instruction: 0x1012f8bd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls c5b30 <__bss_end__@@Base+0x1eef8> │ │ │ │ - bl f8210 <__bss_end__@@Base+0x515d8> │ │ │ │ + blls c5ab8 <__bss_end__@@Base+0x1ef18> │ │ │ │ + bl f8198 <__bss_end__@@Base+0x515f8> │ │ │ │ @ instruction: 0xf85b0341 │ │ │ │ @ instruction: 0xf9b34002 │ │ │ │ - bl f1984 <__bss_end__@@Base+0x4ad4c> │ │ │ │ - bl e9f74 <__bss_end__@@Base+0x4333c> │ │ │ │ - bl 126574 <__bss_end__@@Base+0x7f93c> │ │ │ │ + bl f190c <__bss_end__@@Base+0x4ad6c> │ │ │ │ + bl e9efc <__bss_end__@@Base+0x4335c> │ │ │ │ + bl 1264fc <__bss_end__@@Base+0x7f95c> │ │ │ │ @ instruction: 0xf89d1483 │ │ │ │ - bcs ed7b4 <__bss_end__@@Base+0x46b7c> │ │ │ │ + bcs ed73c <__bss_end__@@Base+0x46b9c> │ │ │ │ msrhi LR_fiq, r0 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ ldmdacs r6!, {r0, r1, r4, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf44f4da4 │ │ │ │ svcmi 0x00a4568a │ │ │ │ - ldrbtmi r4, [pc], #-1149 @ 2578c │ │ │ │ + ldrbtmi r4, [pc], #-1149 @ 25714 │ │ │ │ streq pc, [r6], #261 @ 0x105 │ │ │ │ stmiaeq r6, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ ldrdeq pc, [r4], r5 │ │ │ │ - stc 7, cr15, [r0], #-884 @ 0xfffffc8c │ │ │ │ + ldc 7, cr15, [r4], #-884 @ 0xfffffc8c │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ vhadd.s8 d19, d17, d4 │ │ │ │ @ instruction: 0xf934153c │ │ │ │ cmnlt fp, r2, lsl #30 │ │ │ │ - bl f8210 <__bss_end__@@Base+0x515d8> │ │ │ │ + bl f8198 <__bss_end__@@Base+0x515f8> │ │ │ │ ldrtmi r1, [r9], -r3 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ addne lr, r0, r2, lsl #22 │ │ │ │ andcs pc, r3, #6144 @ 0x1800 │ │ │ │ @ instruction: 0x47985953 │ │ │ │ mvnle r4, r0, lsr #11 │ │ │ │ - blmi fe33821c <__bss_end__@@Base+0xfe2915e4> │ │ │ │ + blmi fe3381a4 <__bss_end__@@Base+0xfe291604> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 7ff840 <__bss_end__@@Base+0x758c08> │ │ │ │ + blls 7ff7c8 <__bss_end__@@Base+0x758c28> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strdlt r8, [r1], -r7 @ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf5044d8d │ │ │ │ @ instruction: 0xf64f5380 │ │ │ │ @ instruction: 0x462072ff │ │ │ │ - bl 1769ec <__bss_end__@@Base+0xcfdb4> │ │ │ │ + bl 176974 <__bss_end__@@Base+0xcfdd4> │ │ │ │ @ instruction: 0xf8d30141 │ │ │ │ @ instruction: 0xf8a1313c │ │ │ │ stmibmi r8, {r3, r7, sp} │ │ │ │ @ instruction: 0x47984479 │ │ │ │ ldrdvc pc, [r4], r5 │ │ │ │ mcrmi 7, 4, lr, cr6, cr2, {4} │ │ │ │ cmpcs r2, r1, lsl #4 │ │ │ │ ldrbtmi sl, [lr], #-2054 @ 0xfffff7fa │ │ │ │ ldrdcc pc, [r4], r6 │ │ │ │ - mrc 7, 3, APSR_nzcv, cr8, cr13, {6} │ │ │ │ + mcr 7, 4, pc, cr8, cr13, {6} @ │ │ │ │ @ instruction: 0x9018f9bd │ │ │ │ @ instruction: 0x4012f8bd │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf1b9bf18 │ │ │ │ @ instruction: 0xf0000f06 │ │ │ │ @ instruction: 0xf1a98094 │ │ │ │ - blcs 66444 <__bss_start@@Base+0xb3a4> │ │ │ │ + blcs 663cc <__bss_start@@Base+0xb3c4> │ │ │ │ adchi pc, sp, r0, lsl #4 │ │ │ │ strcs r4, [r0, #-2938] @ 0xfffff486 │ │ │ │ @ instruction: 0xf04f3644 │ │ │ │ - bl 1a78cc <__bss_end__@@Base+0x100c94> │ │ │ │ + bl 1a7854 <__bss_end__@@Base+0x100cb4> │ │ │ │ @ instruction: 0xf10d0644 │ │ │ │ @ instruction: 0xf85b071a │ │ │ │ strtmi sl, [fp], -r3 │ │ │ │ ldrmi r4, [r9], sp, asr #12 │ │ │ │ and r4, r7, r4, asr r6 │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ movwcc pc, #42250 @ 0xa50a @ │ │ │ │ @@ -34961,15 +34956,15 @@ │ │ │ │ ldrbtmi r4, [fp], #-2917 @ 0xfffff49b │ │ │ │ ldrdvc pc, [r4], r3 │ │ │ │ @ instruction: 0xf8dfe748 │ │ │ │ stcge 1, cr8, [r6, #-576] @ 0xfffffdc0 │ │ │ │ cmncs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x462844f8 │ │ │ │ ldrdcc pc, [r4], r8 │ │ │ │ - mcr 7, 1, pc, cr12, cr13, {6} @ │ │ │ │ + mrc 7, 1, APSR_nzcv, cr12, cr13, {6} │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ movteq lr, #15112 @ 0x3b08 │ │ │ │ @ instruction: 0x3088f9b3 │ │ │ │ svclt 0x00083301 │ │ │ │ ldrdvc pc, [r4], r8 │ │ │ │ svcge 0x0032f43f │ │ │ │ ldrbteq pc, [r0], r4, lsl #2 @ │ │ │ │ @@ -34977,15 +34972,15 @@ │ │ │ │ @ instruction: 0xf5047912 │ │ │ │ svcge 0x000c7e84 │ │ │ │ mcrreq 1, 0, pc, r8, cr13 @ │ │ │ │ stmia r9!, {r0, r1, r2, r3, r9, sl, fp, lr, pc} │ │ │ │ cps #15 │ │ │ │ ldm r6, {r3, r6, r7, r9, fp} │ │ │ │ stm r9, {r0, r1} │ │ │ │ - stcgt 0, cr0, [pc, #-12] @ 258ec │ │ │ │ + stcgt 0, cr0, [pc, #-12] @ 25874 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, lr, lsl #17 │ │ │ │ stcls 15, cr12, [r3, #-60] @ 0xffffffc4 │ │ │ │ ldc 5, cr12, [sp, #60] @ 0x3c │ │ │ │ ldm r7, {r2, r3, r4, r8, r9, fp, sp, lr} │ │ │ │ stm r6, {r0, r1} │ │ │ │ @@ -34996,102 +34991,102 @@ │ │ │ │ ldmib sp, {r2, r7, ip, sp, lr}^ │ │ │ │ ldm ip, {r3, r4, r8, fp, pc} │ │ │ │ stm sl, {r0, r1} │ │ │ │ stmib r4, {r0, r1}^ │ │ │ │ @ instruction: 0xed848976 │ │ │ │ vstr d6, [r4, #488] @ 0x1e8 │ │ │ │ @ instruction: 0xe6f97b78 │ │ │ │ - bmi ecc548 <__bss_end__@@Base+0xe25910> │ │ │ │ + bmi ecc4d0 <__bss_end__@@Base+0xe25930> │ │ │ │ movteq lr, #7075 @ 0x1ba3 │ │ │ │ andmi pc, r2, fp, asr r8 @ │ │ │ │ strhcc pc, [r8], #147 @ 0x93 @ │ │ │ │ andne lr, r3, #3072 @ 0xc00 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strne lr, [r3], #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf10de707 │ │ │ │ @ instruction: 0x4638071a │ │ │ │ - blx ffbe19c8 <__bss_end__@@Base+0xffb3ad90> │ │ │ │ - blle 92d180 <__bss_end__@@Base+0x886548> │ │ │ │ + blx ffbe1950 <__bss_end__@@Base+0xffb3adb0> │ │ │ │ + blle 92d108 <__bss_end__@@Base+0x886568> │ │ │ │ ldrtmi r4, [sl], -r8, lsr #22 │ │ │ │ strbeq lr, [r4], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf85b2120 │ │ │ │ vst4.8 {d16-d19}, [pc], r3 │ │ │ │ - blx 17a7aa <__bss_end__@@Base+0xd3b72> │ │ │ │ + blx 17a732 <__bss_end__@@Base+0xd3b92> │ │ │ │ stmiane r7, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldrmi r3, [r8], #-788 @ 0xfffffcec │ │ │ │ stmdbne r3, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9c0f7ee │ │ │ │ + blx 1a638d0 <__bss_end__@@Base+0x19bcd30> │ │ │ │ ldrdvc pc, [r4], r6 │ │ │ │ addpl pc, r8, r4, lsr #17 │ │ │ │ stmdami r7!, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7dd4478 │ │ │ │ - bmi 9e0f34 <__bss_end__@@Base+0x93a2fc> │ │ │ │ + bmi 9e0efc <__bss_end__@@Base+0x93a35c> │ │ │ │ strbmi r4, [fp], -r6, lsr #16 │ │ │ │ smccs 50250 @ 0xc44a │ │ │ │ - @ instruction: 0xf7ec4478 │ │ │ │ - pld [sp, fp, lsr pc] │ │ │ │ - blmi 9204e0 <__bss_end__@@Base+0x8798a8> │ │ │ │ + @ instruction: 0xf7ed4478 │ │ │ │ + pld [sp, pc, lsr #22] │ │ │ │ + blmi 9204b8 <__bss_end__@@Base+0x879918> │ │ │ │ stmdami r3!, {r0, r3, r4, r5, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7dd681b │ │ │ │ - @ instruction: 0xf8d6ecc2 │ │ │ │ + @ instruction: 0xf8d6ecda │ │ │ │ ldrt r7, [r1], r4, lsl #1 │ │ │ │ - ldcl 7, cr15, [r4], #884 @ 0x374 │ │ │ │ + stc 7, cr15, [ip, #-884] @ 0xfffffc8c │ │ │ │ smladcs r0, fp, fp, r4 │ │ │ │ ldmdbmi sp, {r2, r3, r4, sl, fp, lr} │ │ │ │ @ instruction: 0xf85b447c │ │ │ │ ldrbtmi r3, [r9], #-3 │ │ │ │ @ instruction: 0xf7dd6818 │ │ │ │ - @ instruction: 0xf8d4ecd8 │ │ │ │ + @ instruction: 0xf8d4ecf0 │ │ │ │ @ instruction: 0xf7dd0084 │ │ │ │ - @ instruction: 0xf8c4eaf6 │ │ │ │ + @ instruction: 0xf8c4eb0a │ │ │ │ ldr r7, [sp], r4, lsl #1 │ │ │ │ - andeq r7, r3, sl, lsl ip │ │ │ │ - strdeq r2, [r3], -r6 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r2, r3, ip, ror #17 │ │ │ │ strdeq r7, [r3], -sl │ │ │ │ - strdeq r7, [r3], -r4 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - muleq r3, r8, fp │ │ │ │ - andeq r5, r2, r2, asr #6 │ │ │ │ - andeq r2, r3, r0, lsr r8 │ │ │ │ - andeq r7, r3, ip, lsr #22 │ │ │ │ - andeq r5, r2, r8, asr #5 │ │ │ │ - andeq r7, r3, sl, lsl #22 │ │ │ │ - andeq r0, r0, r8, lsl #5 │ │ │ │ - andeq r7, r3, r6, lsl #21 │ │ │ │ - andeq r7, r3, r4, ror sl │ │ │ │ - strheq r5, [r2], -r4 │ │ │ │ - ldrdeq r5, [r2], -r8 │ │ │ │ - ldrdeq r5, [r2], -ip │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - ldrdeq r5, [r2], -r2 │ │ │ │ - andeq r7, r3, r4, asr #18 │ │ │ │ - strdeq r5, [r2], -r2 │ │ │ │ + andeq r2, r3, lr, ror #18 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r2, r3, r4, ror #18 │ │ │ │ + ldrdeq r7, [r3], -sl │ │ │ │ + ldrdeq r7, [r3], -r4 │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + andeq r7, r3, r8, ror fp │ │ │ │ + andeq r5, r2, lr, ror r5 │ │ │ │ + andeq r2, r3, r8, lsr #17 │ │ │ │ + andeq r7, r3, ip, lsl #22 │ │ │ │ + andeq r5, r2, r4, lsl #10 │ │ │ │ + andeq r7, r3, sl, ror #21 │ │ │ │ + andeq r0, r0, r0, lsl #5 │ │ │ │ + andeq r7, r3, r6, ror #20 │ │ │ │ + andeq r7, r3, r4, asr sl │ │ │ │ + strdeq r5, [r2], -r0 │ │ │ │ + andeq r5, r2, r4, lsl r3 │ │ │ │ + andeq r5, r2, r8, lsl r3 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + andeq r5, r2, lr, lsl #6 │ │ │ │ + andeq r7, r3, r4, lsr #18 │ │ │ │ + andeq r5, r2, lr, lsr #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ adclt r4, r1, sp, asr r9 │ │ │ │ ldrbtmi r4, [r9], #-2909 @ 0xfffff4a3 │ │ │ │ - bmi 17b97e4 <__bss_end__@@Base+0x1712bac> │ │ │ │ + bmi 17b976c <__bss_end__@@Base+0x1712bcc> │ │ │ │ stmiapl fp, {r0, r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ ldmdavs fp!, {r8, r9} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blmi 1685cf8 <__bss_end__@@Base+0x15df0c0> │ │ │ │ + blmi 1685c80 <__bss_end__@@Base+0x15df0e0> │ │ │ │ tstls r2, r4, lsl #18 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmpl r3, {r2, r8, r9, sl, ip, sp}^ │ │ │ │ ldrmi r9, [ip], -r0, lsl #6 │ │ │ │ ldrbtmi r4, [fp], #-2901 @ 0xfffff4ab │ │ │ │ - blmi 158a6a4 <__bss_end__@@Base+0x14e3a6c> │ │ │ │ + blmi 158a62c <__bss_end__@@Base+0x14e3a8c> │ │ │ │ movwls r4, #13435 @ 0x347b │ │ │ │ @ instruction: 0xf504e049 │ │ │ │ @ instruction: 0xf04f7b84 │ │ │ │ @ instruction: 0xf8ad0300 │ │ │ │ @ instruction: 0x46ca3010 │ │ │ │ cdpeq 1, 15, cr15, cr0, cr4, {0} │ │ │ │ ldceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @@ -35102,30 +35097,30 @@ │ │ │ │ ldm fp, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ stm sl, {r0, r1} │ │ │ │ ldm lr!, {r0, r1} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1} │ │ │ │ cdpgt 0, 0, cr0, cr15, cr3, {0} │ │ │ │ - blls 96f28 <__bss_start@@Base+0x3be88> │ │ │ │ + blls 96eb0 <__bss_start@@Base+0x3bea8> │ │ │ │ ldmdavs fp, {r0, r9, sp} │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ ldrsbeq lr, [sl, #-148]! @ 0xffffff6c │ │ │ │ tsteq ip, sp, asr #19 │ │ │ │ ldrsbeq lr, [r8, #-148]! @ 0xffffff6c │ │ │ │ tsteq sl, sp, asr #19 │ │ │ │ ldrsbeq lr, [r6, #-148]! @ 0xffffff6c │ │ │ │ tsteq r8, sp, asr #19 │ │ │ │ stmdals r2, {r2, r8, sp} │ │ │ │ - ldc 7, cr15, [sl], {221} @ 0xdd │ │ │ │ + ldc 7, cr15, [r2], #-884 @ 0xfffffc8c │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ strbmi r2, [r8], -r0, ror #2 │ │ │ │ @ instruction: 0xf7dd681b │ │ │ │ - blls 60b78 <__bss_start@@Base+0x5ad8> │ │ │ │ + blls 60b60 <__bss_start@@Base+0x5b58> │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5033702 │ │ │ │ addsmi r3, ip, #671088640 @ 0x28000000 │ │ │ │ stmdbvs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x2000f9b7 │ │ │ │ @@ -35137,189 +35132,189 @@ │ │ │ │ @ instruction: 0xf8d4001a │ │ │ │ cmpcs r0, ip, lsr #6 │ │ │ │ andhi pc, r0, r7, lsr #17 │ │ │ │ @ instruction: 0xf8ad2601 │ │ │ │ @ instruction: 0xf10d5012 │ │ │ │ ldmvs sl, {r3, r4, r8, fp}^ │ │ │ │ andsvs pc, r0, sp, lsr #17 │ │ │ │ - @ instruction: 0xf8ccf7ee │ │ │ │ + @ instruction: 0xf974f7ee │ │ │ │ ldrtmi r9, [r2], -r3, lsl #22 │ │ │ │ tstcs r4, r2, lsl #16 │ │ │ │ @ instruction: 0xf7dd681b │ │ │ │ - blls 120b18 <__bss_end__@@Base+0x79ee0> │ │ │ │ + blls 120b00 <__bss_end__@@Base+0x79f60> │ │ │ │ cmpcs r2, r2, lsr r6 │ │ │ │ ldmdavs fp, {r3, r6, r9, sl, lr} │ │ │ │ - bl ff763b08 <__bss_end__@@Base+0xff6bced0> │ │ │ │ + bl ffd63a90 <__bss_end__@@Base+0xffcbcef0> │ │ │ │ ldcmi 7, cr14, [r8], {135} @ 0x87 │ │ │ │ mvnscs r2, r0, asr #4 │ │ │ │ @ instruction: 0xf104447c │ │ │ │ @ instruction: 0xf7dd0044 │ │ │ │ - stmdals r2, {r1, r4, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdals r2, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ andcs r6, r1, #2293760 @ 0x230000 │ │ │ │ strcs r2, [r3], #-260 @ 0xfffffefc │ │ │ │ andsmi pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf8ad2400 │ │ │ │ @ instruction: 0xf7dd4012 │ │ │ │ - bmi 420ae0 <__bss_end__@@Base+0x379ea8> │ │ │ │ + bmi 420ac8 <__bss_end__@@Base+0x379f28> │ │ │ │ ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r1, r2, lsl #2 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl ffc63b50 <__bss_end__@@Base+0xffbbcf18> │ │ │ │ - muleq r3, r6, r5 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x000378b0 │ │ │ │ - andeq r2, r3, ip, lsl #11 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - andeq r7, r3, r6, lsl #17 │ │ │ │ - andeq r7, r3, r0, lsl #17 │ │ │ │ - andeq r7, r3, r4, lsl #15 │ │ │ │ - andeq r2, r3, lr, lsr r4 │ │ │ │ + stc 7, cr15, [r8], {221} @ 0xdd │ │ │ │ + andeq r2, r3, lr, lsl #12 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r3, r0, r8 │ │ │ │ + andeq r2, r3, r4, lsl #12 │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + andeq r7, r3, r6, ror #16 │ │ │ │ + andeq r7, r3, r0, ror #16 │ │ │ │ + andeq r7, r3, r4, ror #14 │ │ │ │ + @ instruction: 0x000324b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl feb7ce08 <__bss_end__@@Base+0xfead61d0> │ │ │ │ + bl feb7cd90 <__bss_end__@@Base+0xfead61f0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 529a30 <__bss_end__@@Base+0x482df8> │ │ │ │ + blmi 5299b8 <__bss_end__@@Base+0x482e18> │ │ │ │ ldmdbmi r4, {r0, r2, r3, r4, r7, ip, sp, pc} │ │ │ │ - bmi 536e04 <__bss_end__@@Base+0x4901cc> │ │ │ │ + bmi 536d8c <__bss_end__@@Base+0x4901ec> │ │ │ │ ldmdavs fp, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f921b │ │ │ │ cmplt fp, r0, lsl #4 │ │ │ │ andcs r4, r1, #132, 12 @ 0x8400000 │ │ │ │ strbtmi r2, [r8], -r4, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ andgt pc, r2, sp, lsr #17 │ │ │ │ and pc, r0, sp, lsl #17 │ │ │ │ - bl fe1e3bb4 <__bss_end__@@Base+0xfe13cf7c> │ │ │ │ - blmi 27846c <__bss_end__@@Base+0x1d1834> │ │ │ │ + bl fe7e3b3c <__bss_end__@@Base+0xfe73cf9c> │ │ │ │ + blmi 2783f4 <__bss_end__@@Base+0x1d1854> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 6ffcb4 <__bss_end__@@Base+0x65907c> │ │ │ │ + blls 6ffc3c <__bss_end__@@Base+0x65909c> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ @ instruction: 0xf85db01d │ │ │ │ pld [sp, r4, lsl #22] │ │ │ │ - svclt 0x0000ebb0 │ │ │ │ - andeq r7, r3, ip, lsl #14 │ │ │ │ - andeq r2, r3, r8, ror #7 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x000323bc │ │ │ │ + svclt 0x0000ebc8 │ │ │ │ + andeq r7, r3, ip, ror #13 │ │ │ │ + andeq r2, r3, r0, ror #8 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r2, r3, r4, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7ce78 <__bss_end__@@Base+0xfead6240> │ │ │ │ + bl feb7ce00 <__bss_end__@@Base+0xfead6260> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf1b2480d │ │ │ │ ldrbtmi r3, [r8], #-4095 @ 0xfffff001 │ │ │ │ @ instruction: 0xf501d014 │ │ │ │ @ instruction: 0xf8cc5c00 │ │ │ │ - bmi 2ae374 <__bss_end__@@Base+0x20773c> │ │ │ │ + bmi 2ae2fc <__bss_end__@@Base+0x20775c> │ │ │ │ ldmdavs r0, {r1, r7, fp, ip, lr} │ │ │ │ svclt 0x00182800 │ │ │ │ svclt 0x00142b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs sp, #8451 @ 0x2103 │ │ │ │ addvs r6, fp, ip, lsl #2 │ │ │ │ movwcs fp, #3344 @ 0xd10 │ │ │ │ @ instruction: 0xdeff69db │ │ │ │ - stmdb r8, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq r2, r3, sl, ror r3 │ │ │ │ - andeq r0, r0, r0, lsl #6 │ │ │ │ + ldmdb ip, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strdeq r2, [r3], -r2 @ │ │ │ │ + strdeq r0, [r0], -r8 │ │ │ │ msrcc CPSR_f, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00022b40 │ │ │ │ tstppl r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c19b00 │ │ │ │ @ instruction: 0x477031bc │ │ │ │ - blmi f74e0 <__bss_end__@@Base+0x508a8> │ │ │ │ + blmi f7468 <__bss_end__@@Base+0x508c8> │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ @ instruction: 0xf8436812 │ │ │ │ ldrbmi r0, [r0, -r2, lsr #32]! │ │ │ │ - andeq r7, r3, lr, asr #14 │ │ │ │ + andeq r7, r3, lr, lsr #14 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 1e11ac <__bss_end__@@Base+0x13a574> │ │ │ │ + blhi 1e1134 <__bss_end__@@Base+0x13a594> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ - bmi fedb7558 <__bss_end__@@Base+0xfed10920> │ │ │ │ - blmi fedb7580 <__bss_end__@@Base+0xfed10948> │ │ │ │ + bmi fedb74e0 <__bss_end__@@Base+0xfed10940> │ │ │ │ + blmi fedb7508 <__bss_end__@@Base+0xfed10968> │ │ │ │ addslt r4, lr, sl, ror r4 │ │ │ │ @ instruction: 0x460449b5 │ │ │ │ ldmpl r3, {r0, r2, r4, r5, r7, r8, r9, sl, fp, lr}^ │ │ │ │ - ldrbtmi r4, [pc], #-1145 @ 25d18 │ │ │ │ + ldrbtmi r4, [pc], #-1145 @ 25ca0 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs r6, r4, r3, lsl #16 │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], r1 │ │ │ │ ldc2l 0, cr15, [r0, #128] @ 0x80 │ │ │ │ strmi r4, [r3], -lr, lsr #19 │ │ │ │ @ instruction: 0xf10d4642 │ │ │ │ ldrbtmi r0, [r9], #-2148 @ 0xfffff79c │ │ │ │ @ instruction: 0xf7dd4640 │ │ │ │ - strbmi lr, [r1], -r0, ror #24 │ │ │ │ + strbmi lr, [r1], -sl, ror #24 │ │ │ │ svceq 0x0060f8d4 │ │ │ │ @ instruction: 0xf7dd46e8 │ │ │ │ - @ instruction: 0xf8d4eaae │ │ │ │ + @ instruction: 0xf8d4eac6 │ │ │ │ movwcs r2, #3932 @ 0xf5c │ │ │ │ cdpvc 5, 8, cr15, cr4, cr4, {0} │ │ │ │ andsvc r4, r3, r4, asr #13 │ │ │ │ svccs 0x0064f8d4 │ │ │ │ ldm lr!, {r0, r1, r4, ip, sp, lr} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r0], -r3 │ │ │ │ - blx e1df4 <__bss_end__@@Base+0x3b1bc> │ │ │ │ - blvc 11e13cc <__bss_end__@@Base+0x113a794> │ │ │ │ - blpl fe3a13fc <__bss_end__@@Base+0xfe2fa7c4> │ │ │ │ - bleq 1613b8 <__bss_end__@@Base+0xba780> │ │ │ │ - blvc 1061664 <__bss_end__@@Base+0xfbaa2c> │ │ │ │ - blvs fe361408 <__bss_end__@@Base+0xfe2ba7d0> │ │ │ │ - blhi de13e0 <__bss_end__@@Base+0xd3a7a8> │ │ │ │ - bleq 1a17b0 <__bss_end__@@Base+0xfab78> │ │ │ │ - bleq 1e1618 <__bss_end__@@Base+0x13a9e0> │ │ │ │ - bleq 2615fc <__bss_end__@@Base+0x1ba9c4> │ │ │ │ - bleq 1061874 <__bss_end__@@Base+0xfbac3c> │ │ │ │ - blx 461968 <__bss_end__@@Base+0x3bad30> │ │ │ │ + blx e1d7c <__bss_end__@@Base+0x3b1dc> │ │ │ │ + blvc 11e1354 <__bss_end__@@Base+0x113a7b4> │ │ │ │ + blpl fe3a1384 <__bss_end__@@Base+0xfe2fa7e4> │ │ │ │ + bleq 161340 <__bss_end__@@Base+0xba7a0> │ │ │ │ + blvc 10615ec <__bss_end__@@Base+0xfbaa4c> │ │ │ │ + blvs fe361390 <__bss_end__@@Base+0xfe2ba7f0> │ │ │ │ + blhi de1368 <__bss_end__@@Base+0xd3a7c8> │ │ │ │ + bleq 1a1738 <__bss_end__@@Base+0xfab98> │ │ │ │ + bleq 1e15a0 <__bss_end__@@Base+0x13aa00> │ │ │ │ + bleq 261584 <__bss_end__@@Base+0x1ba9e4> │ │ │ │ + bleq 10617fc <__bss_end__@@Base+0xfbac5c> │ │ │ │ + blx 4618f0 <__bss_end__@@Base+0x3bad50> │ │ │ │ rscshi pc, ip, r0, lsl #2 │ │ │ │ - blvc ff061870 <__bss_end__@@Base+0xfefbac38> │ │ │ │ - blvc ff061884 <__bss_end__@@Base+0xfefbac4c> │ │ │ │ - blx 461978 <__bss_end__@@Base+0x3bad40> │ │ │ │ + blvc ff0617f8 <__bss_end__@@Base+0xfefbac58> │ │ │ │ + blvc ff06180c <__bss_end__@@Base+0xfefbac6c> │ │ │ │ + blx 461900 <__bss_end__@@Base+0x3bad60> │ │ │ │ vmov.s16 sp, d8[3] │ │ │ │ vadd.f64 d5, d8, d7 │ │ │ │ - vldr d8, [pc, #284] @ 25edc │ │ │ │ + vldr d8, [pc, #284] @ 25e64 │ │ │ │ vdiv.f64 d6, d21, d1 │ │ │ │ vdiv.f64 d7, d8, d6 │ │ │ │ vmov.f64 d2, #70 @ 0x3e300000 0.1718750 │ │ │ │ vneg.f64 d23, d2 │ │ │ │ svclt 0x00c8fa10 │ │ │ │ - blcs 1221898 <__bss_end__@@Base+0x117ac60> │ │ │ │ - blne d6142c <__bss_end__@@Base+0xcba7f4> │ │ │ │ + blcs 1221820 <__bss_end__@@Base+0x117ac80> │ │ │ │ + blne d613b4 <__bss_end__@@Base+0xcba814> │ │ │ │ ldc 6, cr4, [r4, #256] @ 0x100 │ │ │ │ - vldr d0, [pc, #200] @ 25eac │ │ │ │ + vldr d0, [pc, #200] @ 25e34 │ │ │ │ vmov.16 d1[3], r8 │ │ │ │ vmla.f64 d6, d0, d1 │ │ │ │ vmov.f64 d6, #16 @ 0x40800000 4.0 │ │ │ │ @ instruction: 0xee817bc6 │ │ │ │ vmul.f64 d1, d7, d7 │ │ │ │ vdiv.f64 d2, d0, d2 │ │ │ │ vmul.f64 d0, d2, d7 │ │ │ │ @ instruction: 0xf7e82b08 │ │ │ │ - @ instruction: 0x4640fa7b │ │ │ │ + strbmi pc, [r0], -pc, ror #28 @ │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e94641 │ │ │ │ - strbmi pc, [r0], -r9, lsl #21 @ │ │ │ │ + @ instruction: 0x4640fe7d │ │ │ │ ldmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x71acf504 │ │ │ │ @ instruction: 0xf7e54642 │ │ │ │ - strbmi pc, [r0], -r3, lsr #20 @ │ │ │ │ + @ instruction: 0x4640faf7 │ │ │ │ @ instruction: 0xf104aa12 │ │ │ │ @ instruction: 0xf7e50148 │ │ │ │ - @ instruction: 0xf8d4fa5b │ │ │ │ + @ instruction: 0xf8d4fb6f │ │ │ │ ldc 3, cr3, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [sp, #72] @ 0x48 │ │ │ │ vldr d4, [sp, #80] @ 0x50 │ │ │ │ vldr d5, [r3, #88] @ 0x58 │ │ │ │ vldr d2, [r3, #536] @ 0x218 │ │ │ │ vldr d3, [r3, #544] @ 0x220 │ │ │ │ vmla.f64 d6, d18, d10 │ │ │ │ @@ -35327,196 +35322,196 @@ │ │ │ │ vmls.f64 d4, d6, d8 │ │ │ │ vcmp.f64 d5, #0.0 │ │ │ │ vstr d7, [sp, #768] @ 0x300 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d4, [sp, #80] @ 0x50 │ │ │ │ vmov.u8 r5, d1[4] │ │ │ │ vstrle s30, [sl, #-64] @ 0xffffffc0 │ │ │ │ - blvs 1a1704 <__bss_end__@@Base+0xfaacc> │ │ │ │ - blcc 221710 <__bss_end__@@Base+0x17aad8> │ │ │ │ - blvs 161688 <__bss_end__@@Base+0xbaa50> │ │ │ │ - blcc ff1e194c <__bss_end__@@Base+0xff13ad14> │ │ │ │ - blx 461a44 <__bss_end__@@Base+0x3bae0c> │ │ │ │ - bmi 171ced0 <__bss_end__@@Base+0x1676298> │ │ │ │ + blvs 1a168c <__bss_end__@@Base+0xfaaec> │ │ │ │ + blcc 221698 <__bss_end__@@Base+0x17aaf8> │ │ │ │ + blvs 161610 <__bss_end__@@Base+0xbaa70> │ │ │ │ + blcc ff1e18d4 <__bss_end__@@Base+0xff13ad34> │ │ │ │ + blx 4619cc <__bss_end__@@Base+0x3bae2c> │ │ │ │ + bmi 171ce58 <__bss_end__@@Base+0x16762b8> │ │ │ │ ldrbtmi r4, [sl], #-2902 @ 0xfffff4aa │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ andslt r2, lr, r0 │ │ │ │ - blhi 1e1194 <__bss_end__@@Base+0x13a55c> │ │ │ │ + blhi 1e111c <__bss_end__@@Base+0x13a57c> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 161970 <__bss_end__@@Base+0xbad38> │ │ │ │ - bvs 1b1fd04 <__bss_end__@@Base+0x1a790cc> │ │ │ │ + blcs 1618f8 <__bss_end__@@Base+0xbad58> │ │ │ │ + bvs 1b1fc8c <__bss_end__@@Base+0x1a790ec> │ │ │ │ @ instruction: 0x2010f9b3 │ │ │ │ - blvs 1e1500 <__bss_end__@@Base+0x13a8c8> │ │ │ │ - bcs 4616dc <__bss_end__@@Base+0x3baaa4> │ │ │ │ - blcs 361508 <__bss_end__@@Base+0x2ba8d0> │ │ │ │ - blcc 2e150c <__bss_end__@@Base+0x23a8d4> │ │ │ │ - blls ff2a19a4 <__bss_end__@@Base+0xff1fad6c> │ │ │ │ + blvs 1e1488 <__bss_end__@@Base+0x13a8e8> │ │ │ │ + bcs 461664 <__bss_end__@@Base+0x3baac4> │ │ │ │ + blcs 361490 <__bss_end__@@Base+0x2ba8f0> │ │ │ │ + blcc 2e1494 <__bss_end__@@Base+0x23a8f4> │ │ │ │ + blls ff2a192c <__bss_end__@@Base+0xff1fad8c> │ │ │ │ @ instruction: 0x3012f9b3 │ │ │ │ - bcc 4616ec <__bss_end__@@Base+0x3baab4> │ │ │ │ - blcc 121768 <__bss_end__@@Base+0x7ab30> │ │ │ │ - blvs e176c <__bss_end__@@Base+0x3ab34> │ │ │ │ - blhi ff2619b8 <__bss_end__@@Base+0xff1bad80> │ │ │ │ - blcs 2218e8 <__bss_end__@@Base+0x17acb0> │ │ │ │ - blcc 2218f8 <__bss_end__@@Base+0x17acc0> │ │ │ │ - blls 1616ec <__bss_end__@@Base+0xbaab4> │ │ │ │ - blhi 1a16f4 <__bss_end__@@Base+0xfaabc> │ │ │ │ - blx ff9e1efc <__bss_end__@@Base+0xff93b2c4> │ │ │ │ + bcc 461674 <__bss_end__@@Base+0x3baad4> │ │ │ │ + blcc 1216f0 <__bss_end__@@Base+0x7ab50> │ │ │ │ + blvs e16f4 <__bss_end__@@Base+0x3ab54> │ │ │ │ + blhi ff261940 <__bss_end__@@Base+0xff1bada0> │ │ │ │ + blcs 221870 <__bss_end__@@Base+0x17acd0> │ │ │ │ + blcc 221880 <__bss_end__@@Base+0x17ace0> │ │ │ │ + blls 161674 <__bss_end__@@Base+0xbaad4> │ │ │ │ + blhi 1a167c <__bss_end__@@Base+0xfaadc> │ │ │ │ + blx ff9e1e84 <__bss_end__@@Base+0xff93b2e4> │ │ │ │ strmi r6, [r4], -fp, ror #20 │ │ │ │ - blvs de1570 <__bss_end__@@Base+0xd3a938> │ │ │ │ - blpl e21574 <__bss_end__@@Base+0xd7a93c> │ │ │ │ - blvc 2e1548 <__bss_end__@@Base+0x23a910> │ │ │ │ - bleq 12a19c0 <__bss_end__@@Base+0x11fad88> │ │ │ │ - blvc 1e17a0 <__bss_end__@@Base+0x13ab68> │ │ │ │ - bvs 62165c <__bss_end__@@Base+0x57aa24> │ │ │ │ - blne 12619cc <__bss_end__@@Base+0x11bad94> │ │ │ │ - blvs ff9e19f0 <__bss_end__@@Base+0xff93adb8> │ │ │ │ - blvc 1e17b0 <__bss_end__@@Base+0x13ab78> │ │ │ │ - blge 1a1934 <__bss_end__@@Base+0xfacfc> │ │ │ │ - blcs 12e19dc <__bss_end__@@Base+0x123ada4> │ │ │ │ - blx fe6e1f32 <__bss_end__@@Base+0xfe63b2fa> │ │ │ │ - bvc ae1698 <__bss_end__@@Base+0xa3aa60> │ │ │ │ - blvs 619f0 <__bss_start@@Base+0x6950> │ │ │ │ - blne ffa21a0c <__bss_end__@@Base+0xff97add4> │ │ │ │ - bvs fe46174c <__bss_end__@@Base+0xfe3bab14> │ │ │ │ - bleq ffa21a14 <__bss_end__@@Base+0xff97addc> │ │ │ │ - blvc 1a6158c <__bss_end__@@Base+0x19ba954> │ │ │ │ - blhi 10a181c <__bss_end__@@Base+0xffabe4> │ │ │ │ - blvs 1e17dc <__bss_end__@@Base+0x13aba4> │ │ │ │ - blls 1061828 <__bss_end__@@Base+0xfbabf0> │ │ │ │ - blpl 2617e8 <__bss_end__@@Base+0x1babb0> │ │ │ │ - blpl 2a1770 <__bss_end__@@Base+0x1fab38> │ │ │ │ - blmi ff1a1a14 <__bss_end__@@Base+0xff0faddc> │ │ │ │ - blpl 1e183c <__bss_end__@@Base+0x13ac04> │ │ │ │ - blpl ff161a28 <__bss_end__@@Base+0xff0badf0> │ │ │ │ - blx 461b20 <__bss_end__@@Base+0x3baee8> │ │ │ │ - blmi 99af88 <__bss_end__@@Base+0x8f4350> │ │ │ │ - bvs 1a777e4 <__bss_end__@@Base+0x19d0bac> │ │ │ │ + blvs de14f8 <__bss_end__@@Base+0xd3a958> │ │ │ │ + blpl e214fc <__bss_end__@@Base+0xd7a95c> │ │ │ │ + blvc 2e14d0 <__bss_end__@@Base+0x23a930> │ │ │ │ + bleq 12a1948 <__bss_end__@@Base+0x11fada8> │ │ │ │ + blvc 1e1728 <__bss_end__@@Base+0x13ab88> │ │ │ │ + bvs 6215e4 <__bss_end__@@Base+0x57aa44> │ │ │ │ + blne 1261954 <__bss_end__@@Base+0x11badb4> │ │ │ │ + blvs ff9e1978 <__bss_end__@@Base+0xff93add8> │ │ │ │ + blvc 1e1738 <__bss_end__@@Base+0x13ab98> │ │ │ │ + blge 1a18bc <__bss_end__@@Base+0xfad1c> │ │ │ │ + blcs 12e1964 <__bss_end__@@Base+0x123adc4> │ │ │ │ + blx fe6e1eba <__bss_end__@@Base+0xfe63b31a> │ │ │ │ + bvc ae1620 <__bss_end__@@Base+0xa3aa80> │ │ │ │ + blvs 61978 <__bss_start@@Base+0x6970> │ │ │ │ + blne ffa21994 <__bss_end__@@Base+0xff97adf4> │ │ │ │ + bvs fe4616d4 <__bss_end__@@Base+0xfe3bab34> │ │ │ │ + bleq ffa2199c <__bss_end__@@Base+0xff97adfc> │ │ │ │ + blvc 1a61514 <__bss_end__@@Base+0x19ba974> │ │ │ │ + blhi 10a17a4 <__bss_end__@@Base+0xffac04> │ │ │ │ + blvs 1e1764 <__bss_end__@@Base+0x13abc4> │ │ │ │ + blls 10617b0 <__bss_end__@@Base+0xfbac10> │ │ │ │ + blpl 261770 <__bss_end__@@Base+0x1babd0> │ │ │ │ + blpl 2a16f8 <__bss_end__@@Base+0x1fab58> │ │ │ │ + blmi ff1a199c <__bss_end__@@Base+0xff0fadfc> │ │ │ │ + blpl 1e17c4 <__bss_end__@@Base+0x13ac24> │ │ │ │ + blpl ff1619b0 <__bss_end__@@Base+0xff0bae10> │ │ │ │ + blx 461aa8 <__bss_end__@@Base+0x3baf08> │ │ │ │ + blmi 99af10 <__bss_end__@@Base+0x8f4370> │ │ │ │ + bvs 1a7776c <__bss_end__@@Base+0x19d0bcc> │ │ │ │ ldmdahi sl, {r0, r1, r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ ldc2 0, cr15, [r4, #16] │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xe786fa99 │ │ │ │ - blpl 16199c <__bss_end__@@Base+0xbad64> │ │ │ │ - blcc 10a1a3c <__bss_end__@@Base+0xffae04> │ │ │ │ - blvc 1619a0 <__bss_end__@@Base+0xbad68> │ │ │ │ - blmi 12e1854 <__bss_end__@@Base+0x123ac1c> │ │ │ │ - blcs 1061a48 <__bss_end__@@Base+0xfbae10> │ │ │ │ + blpl 161924 <__bss_end__@@Base+0xbad84> │ │ │ │ + blcc 10a19c4 <__bss_end__@@Base+0xffae24> │ │ │ │ + blvc 161928 <__bss_end__@@Base+0xbad88> │ │ │ │ + blmi 12e17dc <__bss_end__@@Base+0x123ac3c> │ │ │ │ + blcs 10619d0 <__bss_end__@@Base+0xfbae30> │ │ │ │ cdp 6, 0, cr4, cr4, cr0, {1} │ │ │ │ vmla.f64 d2, d6, d5 │ │ │ │ vmla.f64 d0, d4, d5 │ │ │ │ vmla.f64 d3, d6, d7 │ │ │ │ @ instruction: 0xf0041b07 │ │ │ │ @ instruction: 0xe7defab9 │ │ │ │ - stmia r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 1061a68 <__bss_end__@@Base+0xfbae30> │ │ │ │ + ldm r6, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvc 10619f0 <__bss_end__@@Base+0xfbae50> │ │ │ │ @ instruction: 0xf7dde700 │ │ │ │ - svclt 0x0000ea08 │ │ │ │ + svclt 0x0000ea20 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - bvs fe0ac978 <__bss_end__@@Base+0xfe005d40> │ │ │ │ + bvs fe0ac900 <__bss_end__@@Base+0xfe005d60> │ │ │ │ svccc 0x00d381da │ │ │ │ svchi 0x005c28f6 │ │ │ │ subsgt r1, r0, r2, asr #11 │ │ │ │ svchi 0x005c28f6 │ │ │ │ subgt r1, r0, r2, asr #11 │ │ │ │ @ instruction: 0x47ae147b │ │ │ │ svccc 0x00747ae1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ subsmi r0, r9, r0 │ │ │ │ - strdeq r2, [r3], -r8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r7, r3, r4, lsl r7 │ │ │ │ - andeq r2, r3, sl, ror #5 │ │ │ │ - muleq r2, r2, fp │ │ │ │ - andeq r2, r3, sl, ror r1 │ │ │ │ - andeq r0, r0, r4, ror #5 │ │ │ │ + andeq r2, r3, r0, ror r3 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strdeq r7, [r3], -r4 │ │ │ │ + andeq r2, r3, r2, ror #6 │ │ │ │ + andeq r4, r2, lr, asr #27 │ │ │ │ + strdeq r2, [r3], -r2 @ │ │ │ │ + ldrdeq r0, [r0], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb88c24 <__bss_end__@@Base+0xfeae1fec> │ │ │ │ + bl feb88bac <__bss_end__@@Base+0xfeae200c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi fe1a9e6c <__bss_end__@@Base+0xfe103234> │ │ │ │ - blmi fe1d2248 <__bss_end__@@Base+0xfe12b610> │ │ │ │ + bmi fe1a9df4 <__bss_end__@@Base+0xfe103254> │ │ │ │ + blmi fe1d21d0 <__bss_end__@@Base+0xfe12b630> │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ - blhi 11e1658 <__bss_end__@@Base+0x113aa20> │ │ │ │ + blhi 11e15e0 <__bss_end__@@Base+0x113aa40> │ │ │ │ ldmpl r3, {r2, r7, r8, sl, fp, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf01f0300 │ │ │ │ cdp 8, 11, cr15, cr4, cr9, {5} │ │ │ │ vsqrt.f64 d24, d0 │ │ │ │ strle pc, [r0, #-2576]! @ 0xfffff5f0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r1, r4, r5, r8, r9, sp}^ │ │ │ │ stmib r4, {r2, r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf01f2336 │ │ │ │ @ instruction: 0x4620f899 │ │ │ │ - bleq 11e1660 <__bss_end__@@Base+0x113aa28> │ │ │ │ + bleq 11e15e8 <__bss_end__@@Base+0x113aa48> │ │ │ │ @ instruction: 0xf8fcf004 │ │ │ │ ldrbtmi r4, [r8], #-2166 @ 0xfffff78a │ │ │ │ - blmi 1cf8a34 <__bss_end__@@Base+0x1c51dfc> │ │ │ │ + blmi 1cf89bc <__bss_end__@@Base+0x1c51e1c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 3800cc <__bss_end__@@Base+0x2d9494> │ │ │ │ + blls 380054 <__bss_end__@@Base+0x2d94b4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [lr], -r1 │ │ │ │ - blhi 261368 <__bss_end__@@Base+0x1ba730> │ │ │ │ - ldc 13, cr11, [pc, #448] @ 26238 │ │ │ │ + blhi 2612f0 <__bss_end__@@Base+0x1ba750> │ │ │ │ + ldc 13, cr11, [pc, #448] @ 261c0 │ │ │ │ @ instruction: 0xf504ab67 │ │ │ │ ldc 0, cr7, [r4, #576] @ 0x240 │ │ │ │ vmlsge.f64 d0, d6, d6 │ │ │ │ - blls 19a1704 <__bss_end__@@Base+0x18faacc> │ │ │ │ - bleq 2e1a8c <__bss_end__@@Base+0x23ae54> │ │ │ │ + blls 19a168c <__bss_end__@@Base+0x18faaec> │ │ │ │ + bleq 2e1a14 <__bss_end__@@Base+0x23ae74> │ │ │ │ ldc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ cdpeq 1, 15, cr15, cr0, cr4, {0} │ │ │ │ ldcvc 5, cr15, [r2], {4} │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r3, lr, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r8, #-912] @ 0xfffffc70 │ │ │ │ + stc2 7, cr15, [r2, #-912]! @ 0xfffffc70 │ │ │ │ msrne CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ - blvc 1261708 <__bss_end__@@Base+0x11baad0> │ │ │ │ - blmi 61b94 <__bss_start@@Base+0x6af4> │ │ │ │ - blvs feb61710 <__bss_end__@@Base+0xfeabaad8> │ │ │ │ + blvc 1261690 <__bss_end__@@Base+0x11baaf0> │ │ │ │ + blmi 61b1c <__bss_start@@Base+0x6b14> │ │ │ │ + blvs feb61698 <__bss_end__@@Base+0xfeabaaf8> │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ ldc 6, cr4, [r1, #416] @ 0x1a0 │ │ │ │ vldr d3, [r1, #408] @ 0x198 │ │ │ │ @ instruction: 0xf1045b0e │ │ │ │ stmib sp, {r3, r6, r8}^ │ │ │ │ cdp 3, 2, cr2, cr7, cr2, {0} │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 3, cr2, [r4, #16] │ │ │ │ @ instruction: 0x46320b38 │ │ │ │ - blvc 61984 <__bss_start@@Base+0x68e4> │ │ │ │ - blvc 61988 <__bss_start@@Base+0x68e8> │ │ │ │ - blvc 16198c <__bss_end__@@Base+0xbad54> │ │ │ │ - blvs 11a1910 <__bss_end__@@Base+0x10facd8> │ │ │ │ - blvs 6172c <__bss_start@@Base+0x668c> │ │ │ │ - @ instruction: 0xf8b6f7e5 │ │ │ │ + blvc 6190c <__bss_start@@Base+0x6904> │ │ │ │ + blvc 61910 <__bss_start@@Base+0x6908> │ │ │ │ + blvc 161914 <__bss_end__@@Base+0xbad74> │ │ │ │ + blvs 11a1898 <__bss_end__@@Base+0x10facf8> │ │ │ │ + blvs 616b4 <__bss_start@@Base+0x66ac> │ │ │ │ + @ instruction: 0xf98af7e5 │ │ │ │ msrcc CPSR_fs, #212, 16 @ 0xd40000 │ │ │ │ ldc 6, cr4, [sp, #196] @ 0xc4 │ │ │ │ strtmi r7, [r0], -sl, lsl #22 │ │ │ │ - blhi 1be1758 <__bss_end__@@Base+0x1b3ab20> │ │ │ │ - blvc 2619ec <__bss_end__@@Base+0x1badb4> │ │ │ │ - bleq 1261bd4 <__bss_end__@@Base+0x11baf9c> │ │ │ │ - blvc 2e174c <__bss_end__@@Base+0x23ab14> │ │ │ │ + blhi 1be16e0 <__bss_end__@@Base+0x1b3ab40> │ │ │ │ + blvc 261974 <__bss_end__@@Base+0x1badd4> │ │ │ │ + bleq 1261b5c <__bss_end__@@Base+0x11bafbc> │ │ │ │ + blvc 2e16d4 <__bss_end__@@Base+0x23ab34> │ │ │ │ @ instruction: 0xff94f018 │ │ │ │ - blcc 261794 <__bss_end__@@Base+0x1bab5c> │ │ │ │ - blmi 1e1798 <__bss_end__@@Base+0x13ab60> │ │ │ │ + blcc 26171c <__bss_end__@@Base+0x1bab7c> │ │ │ │ + blmi 1e1720 <__bss_end__@@Base+0x13ab80> │ │ │ │ @ instruction: 0xee834a44 │ │ │ │ - blmi 1130d4c <__bss_end__@@Base+0x108a114> │ │ │ │ - bllt 261b40 <__bss_end__@@Base+0x1baf08> │ │ │ │ - blpl 2e17a8 <__bss_end__@@Base+0x23ab70> │ │ │ │ - blvs d61788 <__bss_end__@@Base+0xcbab50> │ │ │ │ + blmi 1130cd4 <__bss_end__@@Base+0x108a134> │ │ │ │ + bllt 261ac8 <__bss_end__@@Base+0x1baf28> │ │ │ │ + blpl 2e1730 <__bss_end__@@Base+0x23ab90> │ │ │ │ + blvs d61710 <__bss_end__@@Base+0xcbab70> │ │ │ │ cdp 8, 8, cr5, cr5, cr14, {5} │ │ │ │ stmiapl fp!, {r3, r8, r9, fp, ip, sp}^ │ │ │ │ - blvc ce1794 <__bss_end__@@Base+0xc3ab5c> │ │ │ │ + blvc ce171c <__bss_end__@@Base+0xc3ab7c> │ │ │ │ strvc pc, [r4, #1284] @ 0x504 │ │ │ │ ldc 6, cr4, [r6, #160] @ 0xa0 │ │ │ │ vldr d5, [r3] │ │ │ │ vmul.f64 d4, d5, d0 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ vmul.f64 d7, d2, d7 │ │ │ │ vmul.f64 d2, d11, d9 │ │ │ │ @@ -35533,144 +35528,144 @@ │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ vldr d2, [r4, #796] @ 0x31c │ │ │ │ vmls.f64 d7, d6, d6 │ │ │ │ vstr d7, [r4, #296] @ 0x128 │ │ │ │ @ instruction: 0xee817b46 │ │ │ │ vdiv.f64 d1, d0, d2 │ │ │ │ @ instruction: 0xf7e80b02 │ │ │ │ - @ instruction: 0xf104f8ab │ │ │ │ + @ instruction: 0xf104fc9f │ │ │ │ @ instruction: 0x462801f0 │ │ │ │ - @ instruction: 0xf8baf7e9 │ │ │ │ + stc2 7, cr15, [lr], #932 @ 0x3a4 │ │ │ │ @ instruction: 0x71acf504 │ │ │ │ - @ instruction: 0xf7e94628 │ │ │ │ - ldc 12, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xf7ea4628 │ │ │ │ + ldc 8, cr15, [sp, #964] @ 0x3c4 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ strtmi r6, [r0], -r8, lsl #22 │ │ │ │ - blvc 2e183c <__bss_end__@@Base+0x23ac04> │ │ │ │ - blne 261be0 <__bss_end__@@Base+0x1bafa8> │ │ │ │ - blcs 61828 <__bss_start@@Base+0x6788> │ │ │ │ - blpl 261bec <__bss_end__@@Base+0x1bafb4> │ │ │ │ - blmi ce1828 <__bss_end__@@Base+0xc3abf0> │ │ │ │ - blcc d6182c <__bss_end__@@Base+0xcbabf4> │ │ │ │ - blvs 261bfc <__bss_end__@@Base+0x1bafc4> │ │ │ │ - blvc de1834 <__bss_end__@@Base+0xd3abfc> │ │ │ │ - blne 2a1a6c <__bss_end__@@Base+0x1fae34> │ │ │ │ - blpl 2a1a80 <__bss_end__@@Base+0x1fae48> │ │ │ │ - blvs 2a1a88 <__bss_end__@@Base+0x1fae50> │ │ │ │ - blmi e19f8 <__bss_end__@@Base+0x3adc0> │ │ │ │ - blcc e1a0c <__bss_end__@@Base+0x3add4> │ │ │ │ - blvc e1a14 <__bss_end__@@Base+0x3addc> │ │ │ │ - blmi ce1810 <__bss_end__@@Base+0xc3abd8> │ │ │ │ - blcc d61814 <__bss_end__@@Base+0xcbabdc> │ │ │ │ - blvc de1818 <__bss_end__@@Base+0xd3abe0> │ │ │ │ + blvc 2e17c4 <__bss_end__@@Base+0x23ac24> │ │ │ │ + blne 261b68 <__bss_end__@@Base+0x1bafc8> │ │ │ │ + blcs 617b0 <__bss_start@@Base+0x67a8> │ │ │ │ + blpl 261b74 <__bss_end__@@Base+0x1bafd4> │ │ │ │ + blmi ce17b0 <__bss_end__@@Base+0xc3ac10> │ │ │ │ + blcc d617b4 <__bss_end__@@Base+0xcbac14> │ │ │ │ + blvs 261b84 <__bss_end__@@Base+0x1bafe4> │ │ │ │ + blvc de17bc <__bss_end__@@Base+0xd3ac1c> │ │ │ │ + blne 2a19f4 <__bss_end__@@Base+0x1fae54> │ │ │ │ + blpl 2a1a08 <__bss_end__@@Base+0x1fae68> │ │ │ │ + blvs 2a1a10 <__bss_end__@@Base+0x1fae70> │ │ │ │ + blmi e1980 <__bss_end__@@Base+0x3ade0> │ │ │ │ + blcc e1994 <__bss_end__@@Base+0x3adf4> │ │ │ │ + blvc e199c <__bss_end__@@Base+0x3adfc> │ │ │ │ + blmi ce1798 <__bss_end__@@Base+0xc3abf8> │ │ │ │ + blcc d6179c <__bss_end__@@Base+0xcbabfc> │ │ │ │ + blvc de17a0 <__bss_end__@@Base+0xd3ac00> │ │ │ │ @ instruction: 0xf820f004 │ │ │ │ str r2, [r3, -r0]! │ │ │ │ - ldm r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bvs fe0acbd8 <__bss_end__@@Base+0xfe005fa0> │ │ │ │ + stmia ip!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bvs fe0acb60 <__bss_end__@@Base+0xfe005fc0> │ │ │ │ svccc 0x00d381da │ │ │ │ svchi 0x005c28f6 │ │ │ │ submi r1, r0, r2, asr #11 │ │ │ │ - andeq r1, r3, lr, ror #31 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r3, r4, ror #31 │ │ │ │ - andeq r4, r2, sl, lsr #21 │ │ │ │ - andeq r1, r3, r4, lsr #31 │ │ │ │ - andeq r0, r0, r0, lsl #5 │ │ │ │ - andeq r0, r0, ip, lsl #5 │ │ │ │ + andeq r2, r3, r6, rrx │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r2, r3, ip, asr r0 │ │ │ │ + andeq r4, r2, r6, ror #25 │ │ │ │ + andeq r2, r3, ip, lsl r0 │ │ │ │ + andeq r0, r0, r8, ror r2 │ │ │ │ + andeq r0, r0, r4, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7d448 <__bss_end__@@Base+0xfead6810> │ │ │ │ + bl feb7d3d0 <__bss_end__@@Base+0xfead6830> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r8], {240} @ 0xf0 │ │ │ │ stmdavs r5, {r8, r9, sp} │ │ │ │ ldrbtmi r2, [ip], #-260 @ 0xfffffefc │ │ │ │ eorcc pc, r5, r4, asr #16 │ │ │ │ streq lr, [r5], #2820 @ 0xb04 │ │ │ │ - blx 10e22e6 <__bss_end__@@Base+0x103b6ae> │ │ │ │ + blx 10e226e <__bss_end__@@Base+0x103b6ce> │ │ │ │ andcs r4, r1, r3, lsl #12 │ │ │ │ addcc pc, r0, r4, asr #17 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - ldrdeq r7, [r3], -r2 │ │ │ │ + @ instruction: 0x000371b2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 161734 <__bss_end__@@Base+0xbaafc> │ │ │ │ + blhi 1616bc <__bss_end__@@Base+0xbab1c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ ldcmi 6, cr4, [r2, #24] │ │ │ │ umlallt r4, r9, r2, fp │ │ │ │ - blmi fe261910 <__bss_end__@@Base+0xfe1bacd8> │ │ │ │ + blmi fe261898 <__bss_end__@@Base+0xfe1bacf8> │ │ │ │ ldc 4, cr4, [r6, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf10d5b32 │ │ │ │ @ instruction: 0xed960920 │ │ │ │ @ instruction: 0xf5006b34 │ │ │ │ ldc 1, cr7, [r6, #688] @ 0x2b0 │ │ │ │ @ instruction: 0x464a7b36 │ │ │ │ cdp 8, 2, cr5, cr5, cr11, {7} │ │ │ │ vmul.f64 d5, d6, d4 │ │ │ │ vstmiami r9, {d6-d7} │ │ │ │ - blvc 161b58 <__bss_end__@@Base+0xbaf20> │ │ │ │ + blvc 161ae0 <__bss_end__@@Base+0xbaf40> │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blge f60a20 <__bss_end__@@Base+0xeb9de8> │ │ │ │ - blge 6e0a00 <__bss_end__@@Base+0x639dc8> │ │ │ │ - blge 860a04 <__bss_end__@@Base+0x7b9dcc> │ │ │ │ + blge f609a8 <__bss_end__@@Base+0xeb9e08> │ │ │ │ + blge 6e0988 <__bss_end__@@Base+0x639de8> │ │ │ │ + blge 86098c <__bss_end__@@Base+0x7b9dec> │ │ │ │ ldmib r6, {r1, r2, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, r9, fp, sp, pc}^ │ │ │ │ ldrbtmi sl, [ip], #-2850 @ 0xfffff4de │ │ │ │ - blge 1060a3c <__bss_end__@@Base+0xfb9e04> │ │ │ │ - blge 7e0a1c <__bss_end__@@Base+0x739de4> │ │ │ │ - blge 960a20 <__bss_end__@@Base+0x8b9de8> │ │ │ │ + blge 10609c4 <__bss_end__@@Base+0xfb9e24> │ │ │ │ + blge 7e09a4 <__bss_end__@@Base+0x739e04> │ │ │ │ + blge 9609a8 <__bss_end__@@Base+0x8b9e08> │ │ │ │ stmpl r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ - blpl 3e1928 <__bss_end__@@Base+0x33acf0> │ │ │ │ - bleq 1a6272c <__bss_end__@@Base+0x19bbaf4> │ │ │ │ - blvs 461930 <__bss_end__@@Base+0x3bacf8> │ │ │ │ - blvc 4e1934 <__bss_end__@@Base+0x43acfc> │ │ │ │ - @ instruction: 0xf864f7e5 │ │ │ │ - bmi 1df90e0 <__bss_end__@@Base+0x1d524a8> │ │ │ │ + blpl 3e18b0 <__bss_end__@@Base+0x33ad10> │ │ │ │ + bleq 1a626b4 <__bss_end__@@Base+0x19bbb14> │ │ │ │ + blvs 4618b8 <__bss_end__@@Base+0x3bad18> │ │ │ │ + blvc 4e18bc <__bss_end__@@Base+0x43ad1c> │ │ │ │ + @ instruction: 0xf9f1f7e5 │ │ │ │ + bmi 1df9068 <__bss_end__@@Base+0x1d524c8> │ │ │ │ msrne CPSR_fs, #14024704 @ 0xd60000 │ │ │ │ andls r4, r5, #2046820352 @ 0x7a000000 │ │ │ │ - blls 1ae1990 <__bss_end__@@Base+0x1a3ad58> │ │ │ │ + blls 1ae1918 <__bss_end__@@Base+0x1a3ad78> │ │ │ │ andge pc, r3, r4, asr r8 @ │ │ │ │ - vldr d10, [pc, #128] @ 2639c │ │ │ │ + vldr d10, [pc, #128] @ 26324 │ │ │ │ @ instruction: 0xf50a8b6a │ │ │ │ ldrbmi r5, [r4], -r5, lsl #11 │ │ │ │ @ instruction: 0xf50a3508 │ │ │ │ movwls r3, #18186 @ 0x470a │ │ │ │ - bcs 25e350 <__bss_end__@@Base+0x1b7718> │ │ │ │ + bcs 25e2d8 <__bss_end__@@Base+0x1b7738> │ │ │ │ adchi pc, r4, r0 │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ strpl pc, [sl, #1285] @ 0x505 │ │ │ │ ldrhle r4, [ip], #-44 @ 0xffffffd4 │ │ │ │ - bcs 407cc │ │ │ │ + bcs 40754 │ │ │ │ ldc 0, cr13, [r6, #984] @ 0x3d8 │ │ │ │ vldr d6, [r4, #240] @ 0xf0 │ │ │ │ vmov.s16 r7, d7[2] │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vsqrt.f64 d22, d9 │ │ │ │ vstmiale r9!, {s31-s46} │ │ │ │ - blpl fe19bc <__bss_end__@@Base+0xf3ad84> │ │ │ │ - blvs fe19b8 <__bss_end__@@Base+0xf3ad80> │ │ │ │ - blvs 11a1c44 <__bss_end__@@Base+0x10fb00c> │ │ │ │ - blpl ff1e1e30 <__bss_end__@@Base+0xff13b1f8> │ │ │ │ - blpl ff2a1e44 <__bss_end__@@Base+0xff1fb20c> │ │ │ │ - blx 461f3c <__bss_end__@@Base+0x3bb304> │ │ │ │ + blpl fe1944 <__bss_end__@@Base+0xf3ada4> │ │ │ │ + blvs fe1940 <__bss_end__@@Base+0xf3ada0> │ │ │ │ + blvs 11a1bcc <__bss_end__@@Base+0x10fb02c> │ │ │ │ + blpl ff1e1db8 <__bss_end__@@Base+0xff13b218> │ │ │ │ + blpl ff2a1dcc <__bss_end__@@Base+0xff1fb22c> │ │ │ │ + blx 461ec4 <__bss_end__@@Base+0x3bb324> │ │ │ │ ldc 12, cr13, [r6, #880] @ 0x370 │ │ │ │ vldr d4, [r4, #256] @ 0x100 │ │ │ │ vsub.f64 d5, d5, d0 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ vcmpe.f64 d4, d5 │ │ │ │ vsqrt.f64 d20, d9 │ │ │ │ vstmiale pc, {s31-s46} │ │ │ │ - blvc 221c34 <__bss_end__@@Base+0x17affc> │ │ │ │ - blvc 1e1bb4 <__bss_end__@@Base+0x13af7c> │ │ │ │ - blvc 1a1bb4 <__bss_end__@@Base+0xfaf7c> │ │ │ │ - bleq ff221e68 <__bss_end__@@Base+0xff17b230> │ │ │ │ - bleq ff2a1e78 <__bss_end__@@Base+0xff1fb240> │ │ │ │ - blx 461f70 <__bss_end__@@Base+0x3bb338> │ │ │ │ + blvc 221bbc <__bss_end__@@Base+0x17b01c> │ │ │ │ + blvc 1e1b3c <__bss_end__@@Base+0x13af9c> │ │ │ │ + blvc 1a1b3c <__bss_end__@@Base+0xfaf9c> │ │ │ │ + bleq ff221df0 <__bss_end__@@Base+0xff17b250> │ │ │ │ + bleq ff2a1e00 <__bss_end__@@Base+0xff1fb260> │ │ │ │ + blx 461ef8 <__bss_end__@@Base+0x3bb358> │ │ │ │ cdp 12, 11, cr13, cr5, cr2, {6} │ │ │ │ vsqrt.f64 d16, d0 │ │ │ │ ldrtle pc, [sp], #2576 @ 0xa10 @ │ │ │ │ svclt 0x00182a06 │ │ │ │ svclt 0x000c2a01 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ movwcs sp, #435 @ 0x1b3 │ │ │ │ @@ -35685,79 +35680,79 @@ │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ @ instruction: 0xf5054798 │ │ │ │ @ instruction: 0xf8d6558a │ │ │ │ adcsmi r1, ip, #44, 6 @ 0xb0000000 │ │ │ │ @ instruction: 0xf8d8d1a2 │ │ │ │ vst4.8 {d19,d21,d23,d25}, [pc :128], ip │ │ │ │ vhsub.s8 d5, d17, d10 │ │ │ │ - blx ba57a <__bss_end__@@Base+0x13942> │ │ │ │ + blx ba502 <__bss_end__@@Base+0x13962> │ │ │ │ @ instruction: 0xf241ac03 │ │ │ │ andcs r0, r0, #168, 6 @ 0xa0000002 │ │ │ │ andne pc, r3, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ stmib sp, {r3, ip, pc}^ │ │ │ │ @ instruction: 0xf8d8b300 │ │ │ │ @ instruction: 0xf00330a8 │ │ │ │ - vldr s30, [pc, #564] @ 2665c │ │ │ │ + vldr s30, [pc, #564] @ 265e4 │ │ │ │ ldmdbge r4, {r0, r3, r5, r8, r9, fp} │ │ │ │ - blcs 61f0c <__bss_start@@Base+0x6e6c> │ │ │ │ - blne 3e1efc <__bss_end__@@Base+0x33b2c4> │ │ │ │ + blcs 61e94 <__bss_start@@Base+0x6e8c> │ │ │ │ + blne 3e1e84 <__bss_end__@@Base+0x33b2e4> │ │ │ │ rscseq pc, r0, r6, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ stc2l 0, cr15, [ip], #-20 @ 0xffffffec │ │ │ │ ldrdeq pc, [r8], r8 @ │ │ │ │ @ instruction: 0xffa2f001 │ │ │ │ @ instruction: 0xf0194630 │ │ │ │ - bmi 925a68 <__bss_end__@@Base+0x87ee30> │ │ │ │ + bmi 9259f0 <__bss_end__@@Base+0x87ee50> │ │ │ │ teqvs r3, r0, lsl #6 │ │ │ │ ldrbtmi r4, [sl], #-2845 @ 0xfffff4e3 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, sp, lsl r1 │ │ │ │ - blhi 16176c <__bss_end__@@Base+0xbab34> │ │ │ │ + blhi 1616f4 <__bss_end__@@Base+0xbab54> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip, -r8]! │ │ │ │ subspl pc, ip, r1, lsl #4 │ │ │ │ orrpl pc, sl, pc, asr #8 │ │ │ │ ldrdgt pc, [r0], -r5 │ │ │ │ andge pc, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0x01a8f241 │ │ │ │ - bls 13c5dc <__bss_end__@@Base+0x959a4> │ │ │ │ + bls 13c564 <__bss_end__@@Base+0x959c4> │ │ │ │ strbtmi r9, [r2], -r1, lsl #4 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - blx 13624b4 <__bss_end__@@Base+0x12bb87c> │ │ │ │ + blx 136243c <__bss_end__@@Base+0x12bb89c> │ │ │ │ msrne CPSR_fs, #14024704 @ 0xd60000 │ │ │ │ @ instruction: 0xf7dce742 │ │ │ │ - svclt 0x0000ef86 │ │ │ │ - bvs fe0ace78 <__bss_end__@@Base+0xfe006240> │ │ │ │ + svclt 0x0000ef9e │ │ │ │ + bvs fe0ace00 <__bss_end__@@Base+0xfe006260> │ │ │ │ svccc 0x00d381da │ │ │ │ andeq r0, r0, r0 │ │ │ │ addmi r2, ip, r0 │ │ │ │ ... │ │ │ │ submi r0, r9, r0 │ │ │ │ - andeq r1, r3, ip, ror #26 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r3, r2, lsr #26 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - andeq r4, r2, ip, lsl #16 │ │ │ │ - muleq r3, lr, fp │ │ │ │ + andeq r1, r3, r4, ror #27 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + muleq r3, sl, sp │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + andeq r4, r2, r8, asr #20 │ │ │ │ + andeq r1, r3, r6, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e19ac <__bss_end__@@Base+0x3ad74> │ │ │ │ + blhi e1934 <__bss_end__@@Base+0x3ad94> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 8, cr15, cr8, cr12, {6} │ │ │ │ sbcslt r4, r3, sl, asr #25 │ │ │ │ strmi r4, [r5], -sl, asr #21 │ │ │ │ @ instruction: 0xf8df447c │ │ │ │ - blmi ff2c71b0 <__bss_end__@@Base+0xff220578> │ │ │ │ + blmi ff2c7138 <__bss_end__@@Base+0xff220598> │ │ │ │ ldrbtmi r4, [r8], #1551 @ 0x60f │ │ │ │ ldmdavs r2, {r1, r5, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9251 │ │ │ │ @ instruction: 0xf8580200 │ │ │ │ @ instruction: 0xf5044003 │ │ │ │ and r3, r4, sl, lsl #6 │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ @@ -35781,95 +35776,95 @@ │ │ │ │ stmib r4, {r2, r3, r5, r8, ip}^ │ │ │ │ stmib r9, {r6, r7, r8, r9, sp}^ │ │ │ │ ldm ip!, {r8, r9, sp} │ │ │ │ stmia lr!, {r0, r1, r2, r3} │ │ │ │ ldm ip, {r0, r1, r2, r3} │ │ │ │ stm lr, {r0, r1} │ │ │ │ ldrtmi r0, [r0], -r3 │ │ │ │ - blx ffa64520 <__bss_end__@@Base+0xff9bd8e8> │ │ │ │ - blvc 62070 <__bss_start@@Base+0x6fd0> │ │ │ │ - bleq ff222068 <__bss_end__@@Base+0xff17b430> │ │ │ │ - blx 462160 <__bss_end__@@Base+0x3bb528> │ │ │ │ + blx fece44a8 <__bss_end__@@Base+0xfec3d908> │ │ │ │ + blvc 61ff8 <__bss_start@@Base+0x6ff0> │ │ │ │ + bleq ff221ff0 <__bss_end__@@Base+0xff17b450> │ │ │ │ + blx 4620e8 <__bss_end__@@Base+0x3bb548> │ │ │ │ sbcshi pc, lr, r0, asr #2 │ │ │ │ - bleq 12629b8 <__bss_end__@@Base+0x11bbd80> │ │ │ │ + bleq 1262940 <__bss_end__@@Base+0x11bbda0> │ │ │ │ ldrbmi r2, [r9], -r0, lsl #5 │ │ │ │ subeq pc, r8, r4, lsl #2 │ │ │ │ - mrc 7, 1, APSR_nzcv, cr14, cr12, {6} │ │ │ │ + mrc 7, 2, APSR_nzcv, cr6, cr12, {6} │ │ │ │ cmncs sl, #3489792 @ 0x354000 │ │ │ │ cmncs sl, #196, 18 @ 0x310000 │ │ │ │ cmncs r8, #3489792 @ 0x354000 │ │ │ │ cmncs r8, #196, 18 @ 0x310000 │ │ │ │ cmncs r6, #3489792 @ 0x354000 │ │ │ │ cmncs r6, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf1042318 │ │ │ │ @ instruction: 0xf8d50cc8 │ │ │ │ - ldc 3, cr14, [pc, #176] @ 26684 │ │ │ │ - blx 10942a <__bss_end__@@Base+0x627f2> │ │ │ │ + ldc 3, cr14, [pc, #176] @ 2660c │ │ │ │ + blx 1093b2 <__bss_end__@@Base+0x62812> │ │ │ │ cdpgt 7, 0, cr15, cr15, cr7, {0} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldrbvc pc, [r4, -r7, lsl #10] @ │ │ │ │ andls sl, r7, #57344 @ 0xe000 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ andeq lr, r7, lr, lsl #22 │ │ │ │ @ instruction: 0xf7e44659 │ │ │ │ - bls 225ed8 <__bss_end__@@Base+0x17f2a0> │ │ │ │ + bls 2261b0 <__bss_end__@@Base+0x17f610> │ │ │ │ @ instruction: 0xf505ae08 │ │ │ │ ldrmi r7, [r0], -ip, lsr #3 │ │ │ │ - @ instruction: 0xf7e44632 │ │ │ │ - ldc 14, cr15, [sp, #900] @ 0x384 │ │ │ │ + @ instruction: 0xf7e54632 │ │ │ │ + ldc 8, cr15, [sp, #440] @ 0x1b8 │ │ │ │ vldr d2, [sp, #32] │ │ │ │ @ instruction: 0xf5043b0a │ │ │ │ ldc 6, cr7, [sp, #528] @ 0x210 │ │ │ │ ldrtmi r4, [r1], -ip, lsl #22 │ │ │ │ - blpl fe4e1c74 <__bss_end__@@Base+0xfe43b03c> │ │ │ │ + blpl fe4e1bfc <__bss_end__@@Base+0xfe43b05c> │ │ │ │ rscseq pc, r0, r4, lsl #2 │ │ │ │ - blvs fe561c7c <__bss_end__@@Base+0xfe4bb044> │ │ │ │ - blpl 261e34 <__bss_end__@@Base+0x1bb1fc> │ │ │ │ - blvc fe5e1c84 <__bss_end__@@Base+0xfe53b04c> │ │ │ │ - blvs 261e40 <__bss_end__@@Base+0x1bb208> │ │ │ │ - blvc 261e48 <__bss_end__@@Base+0x1bb210> │ │ │ │ + blvs fe561c04 <__bss_end__@@Base+0xfe4bb064> │ │ │ │ + blpl 261dbc <__bss_end__@@Base+0x1bb21c> │ │ │ │ + blvc fe5e1c0c <__bss_end__@@Base+0xfe53b06c> │ │ │ │ + blvs 261dc8 <__bss_end__@@Base+0x1bb228> │ │ │ │ + blvc 261dd0 <__bss_end__@@Base+0x1bb230> │ │ │ │ vstr FPSCR_nzcvqc, [r4, #4] │ │ │ │ vstr d5, [r4, #240] @ 0xf0 │ │ │ │ vstr d6, [r4, #248] @ 0xf8 │ │ │ │ - @ instruction: 0xf7e87b40 │ │ │ │ - ldrtmi pc, [r0], -r5, ror #25 @ │ │ │ │ + @ instruction: 0xf7e97b40 │ │ │ │ + @ instruction: 0x4630f8d9 │ │ │ │ strtvc pc, [ip], r4, lsl #10 │ │ │ │ @ instruction: 0xf7e94631 │ │ │ │ - @ instruction: 0xf8d4faaf │ │ │ │ + @ instruction: 0xf8d4fea3 │ │ │ │ ldc 3, cr11, [r4, #176] @ 0xb0 │ │ │ │ @ instruction: 0xf04f5b32 │ │ │ │ ldc 14, cr0, [r4] │ │ │ │ @ instruction: 0x46316b34 │ │ │ │ - blvc de1cbc <__bss_end__@@Base+0xd3b084> │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 267ac │ │ │ │ - blmi ff1e1ce0 <__bss_end__@@Base+0xff13b0a8> │ │ │ │ - blpl 261f0c <__bss_end__@@Base+0x1bb2d4> │ │ │ │ + blvc de1c44 <__bss_end__@@Base+0xd3b0a4> │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 26734 │ │ │ │ + blmi ff1e1c68 <__bss_end__@@Base+0xff13b0c8> │ │ │ │ + blpl 261e94 <__bss_end__@@Base+0x1bb2f4> │ │ │ │ mcr 14, 1, r4, cr6, cr2, {3} │ │ │ │ - blmi 1cc12a0 <__bss_end__@@Base+0x1c1a668> │ │ │ │ - blvc 261f20 <__bss_end__@@Base+0x1bb2e8> │ │ │ │ - blmi 61cac <__bss_start@@Base+0x6c0c> │ │ │ │ + blmi 1cc1228 <__bss_end__@@Base+0x1c1a688> │ │ │ │ + blvc 261ea8 <__bss_end__@@Base+0x1bb308> │ │ │ │ + blmi 61c34 <__bss_start@@Base+0x6c2c> │ │ │ │ @ instruction: 0xf8c4447e │ │ │ │ ldrbtmi lr, [fp], #-12 │ │ │ │ andvc pc, r7, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8a4aa2c │ │ │ │ ldmdage r2!, {r3, r4, r5, r8, r9, lr, pc} │ │ │ │ - blpl ce1cd4 <__bss_end__@@Base+0xc3b09c> │ │ │ │ + blpl ce1c5c <__bss_end__@@Base+0xc3b0bc> │ │ │ │ stmdbhi r0, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdbhi lr, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movtvs lr, #59850 @ 0xe9ca │ │ │ │ @ instruction: 0x673ce9d4 │ │ │ │ ldrvs lr, [r8, -sp, asr #19]! │ │ │ │ @ instruction: 0x673ee9d4 │ │ │ │ ldrvs lr, [sl, -sp, asr #19]! │ │ │ │ @ instruction: 0x6740e9d4 │ │ │ │ ldrvs lr, [ip, -sp, asr #19]! │ │ │ │ - blvs d61cfc <__bss_end__@@Base+0xcbb0c4> │ │ │ │ - blvc de1d00 <__bss_end__@@Base+0xd3b0c8> │ │ │ │ - cdp2 7, 7, cr15, cr14, cr4, {7} │ │ │ │ + blvs d61c84 <__bss_end__@@Base+0xcbb0e4> │ │ │ │ + blvc de1c88 <__bss_end__@@Base+0xd3b0e8> │ │ │ │ + @ instruction: 0xf80bf7e5 │ │ │ │ @ instruction: 0x232ce9dd │ │ │ │ teqcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x232ee9dd │ │ │ │ movtcs lr, #2509 @ 0x9cd │ │ │ │ teqcs r0, #3620864 @ 0x374000 │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0x6776e9d4 │ │ │ │ @@ -35881,58 +35876,58 @@ │ │ │ │ @ instruction: 0xf8d45385 │ │ │ │ movwcc r2, #33580 @ 0x832c │ │ │ │ strbvs lr, [sl, -sp, asr #19] │ │ │ │ @ instruction: 0x6778e9d4 │ │ │ │ strbvs lr, [ip, -sp, asr #19] │ │ │ │ ldmib r4, {r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mcrrge 7, 7, r6, sl, cr10 │ │ │ │ - blge 114b334 <__bss_end__@@Base+0x10a46fc> │ │ │ │ + blge 114b2bc <__bss_end__@@Base+0x10a471c> │ │ │ │ movwls r9, #17411 @ 0x4403 │ │ │ │ - blge fcb330 <__bss_end__@@Base+0xf246f8> │ │ │ │ - blge e4b330 <__bss_end__@@Base+0xda46f8> │ │ │ │ + blge fcb2b8 <__bss_end__@@Base+0xf24718> │ │ │ │ + blge e4b2b8 <__bss_end__@@Base+0xda4718> │ │ │ │ vcgt.s8 d9, d2, d0 │ │ │ │ vcgt.s8 , q1, q10 │ │ │ │ stmib sp, {r2, r3, r4, r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf001674e │ │ │ │ - bmi 1125c2c <__bss_end__@@Base+0x107eff4> │ │ │ │ + bmi 1125bb4 <__bss_end__@@Base+0x107f014> │ │ │ │ ldrbtmi r4, [sl], #-2875 @ 0xfffff4c5 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r1, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subslt sp, r3, r5, ror #2 │ │ │ │ - blhi e1a4c <__bss_end__@@Base+0x3ae14> │ │ │ │ + blhi e19d4 <__bss_end__@@Base+0x3ae34> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r4, #3489792 @ 0x354000 │ │ │ │ stmib sp, {r1, r2, r4, r5, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10d2314 │ │ │ │ ldmib r5, {r3, r5, r6, sl, fp}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ ldmib r5, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ ldm lr!, {r3, r4, r8, r9, sp} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf10d000f │ │ │ │ vldr d0, [sp, #608] @ 0x260 │ │ │ │ @ instruction: 0x465a6b1a │ │ │ │ - blvc 761e04 <__bss_end__@@Base+0x6bb1cc> │ │ │ │ + blvc 761d8c <__bss_end__@@Base+0x6bb1ec> │ │ │ │ muleq r3, lr, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ - blpl 621b4 <__bss_start@@Base+0x7114> │ │ │ │ + blpl 6213c <__bss_start@@Base+0x7134> │ │ │ │ ldc 8, cr10, [sp, #104] @ 0x68 │ │ │ │ ldmdbge r4, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ - blvs 621c4 <__bss_start@@Base+0x7124> │ │ │ │ + blvs 6214c <__bss_start@@Base+0x7144> │ │ │ │ cdp 0, 8, cr9, cr4, cr7, {0} │ │ │ │ vstr d7, [sp] │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf7e47b1e │ │ │ │ - stmdals r7, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sl, [r1], -r0, lsr #20 │ │ │ │ @ instruction: 0xf7e44658 │ │ │ │ - @ instruction: 0x4620fa17 │ │ │ │ + @ instruction: 0x4620fa3c │ │ │ │ tstcs sl, #3620864 @ 0x374000 │ │ │ │ tstcs r2, #196, 18 @ 0x310000 │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ tstcs sl, #196, 18 @ 0x310000 │ │ │ │ tstcs lr, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x2322e9c4 │ │ │ │ @ instruction: 0x2320e9dd │ │ │ │ @@ -35943,31 +35938,31 @@ │ │ │ │ @ instruction: 0x2324e9c4 │ │ │ │ @ instruction: 0x2326e9dd │ │ │ │ tstcs r6, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0x2328e9dd │ │ │ │ tstcs lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0x232ae9dd │ │ │ │ @ instruction: 0x2326e9c4 │ │ │ │ - bleq 1262c2c <__bss_end__@@Base+0x11bbff4> │ │ │ │ + bleq 1262bb4 <__bss_end__@@Base+0x11bc014> │ │ │ │ stc2 0, cr15, [sl], {24} │ │ │ │ @ instruction: 0xf7dce6d4 │ │ │ │ - svclt 0x0000edce │ │ │ │ - bvs fe0ad1e8 <__bss_end__@@Base+0xfe0065b0> │ │ │ │ + svclt 0x0000ede6 │ │ │ │ + bvs fe0ad170 <__bss_end__@@Base+0xfe0065d0> │ │ │ │ svccc 0x00d381da │ │ │ │ - strdeq r1, [r3], -r8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r1, r3, lr, ror #21 │ │ │ │ - andeq r0, r0, r8, lsl #5 │ │ │ │ - andeq r4, r2, r6, ror #11 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ + andeq r1, r3, r0, ror fp │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r1, r3, r6, ror #22 │ │ │ │ + andeq r0, r0, r0, lsl #5 │ │ │ │ + andeq r4, r2, r2, lsr #16 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xfffff96d │ │ │ │ @ instruction: 0xfffffbe3 │ │ │ │ - @ instruction: 0x000318be │ │ │ │ + andeq r1, r3, r6, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7da58 <__bss_end__@@Base+0xfead6e20> │ │ │ │ + bl feb7d9e0 <__bss_end__@@Base+0xfead6e40> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r0, #-960]! @ 0xfffffc40 │ │ │ │ ldrbtmi r6, [sp], #-2050 @ 0xfffff7fe │ │ │ │ ldrbtmi r4, [lr], #-3615 @ 0xfffff1e1 │ │ │ │ eorne pc, r2, r5, asr r8 @ │ │ │ │ andcs fp, r1, r9, lsl #18 │ │ │ │ movwcs fp, #3440 @ 0xd70 │ │ │ │ @@ -35976,46 +35971,46 @@ │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrdcc pc, [r0], r3 │ │ │ │ @ instruction: 0xddee2b00 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf83cf020 │ │ │ │ - blle 5ae0a0 <__bss_end__@@Base+0x507468> │ │ │ │ + blle 5ae028 <__bss_end__@@Base+0x507488> │ │ │ │ ldmpl r3!, {r1, r4, r8, r9, fp, lr}^ │ │ │ │ stmdblt fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtne lr, #6916 @ 0x1b04 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svccs 0x0088f8c3 │ │ │ │ - bl 180940 <__bss_end__@@Base+0xd9d08> │ │ │ │ + bl 1808c8 <__bss_end__@@Base+0xd9d28> │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ - bcc 6eabc <__bss_start@@Base+0x13a1c> │ │ │ │ + bcc 6ea44 <__bss_start@@Base+0x13a3c> │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r3, lsl lr @ │ │ │ │ - blmi 255e8c <__bss_end__@@Base+0x1af254> │ │ │ │ + blmi 255e14 <__bss_end__@@Base+0x1af274> │ │ │ │ stmdami r8, {r0, r3, r4, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ - ldc 7, cr15, [r8, #-880]! @ 0xfffffc90 │ │ │ │ + ldcl 7, cr15, [r0, #-880] @ 0xfffffc90 │ │ │ │ svclt 0x0000e7c7 │ │ │ │ - andeq r6, r3, r6, asr #23 │ │ │ │ - muleq r3, sl, r7 │ │ │ │ - muleq r0, r4, r2 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r4, r2, lr, asr r2 │ │ │ │ + andeq r6, r3, r6, lsr #23 │ │ │ │ + andeq r1, r3, r2, lsl r8 │ │ │ │ + andeq r0, r0, ip, lsl #5 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + muleq r2, sl, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7dafc <__bss_end__@@Base+0xfead6ec4> │ │ │ │ + bl feb7da84 <__bss_end__@@Base+0xfead6ee4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ @ instruction: 0xf00f4d29 │ │ │ │ @ instruction: 0x4604fd9d │ │ │ │ ldrbtmi r2, [sp], #-4 │ │ │ │ @ instruction: 0xffdef01f │ │ │ │ - blx d648cc <__bss_end__@@Base+0xcbdc94> │ │ │ │ + blx ff764854 <__bss_end__@@Base+0xff6bdcb4> │ │ │ │ rscvs r2, r0, r0, lsl #6 │ │ │ │ tstpne r2, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ strbcc pc, [r4, #-2244]! @ 0xfffff73c @ │ │ │ │ andne pc, r2, #64, 12 @ 0x4000000 │ │ │ │ rsceq pc, r1, #192, 4 │ │ │ │ strbne pc, [r0, #-2244]! @ 0xfffff73c @ │ │ │ │ ldrbcs pc, [ip, #-2244] @ 0xfffff73c @ │ │ │ │ @@ -36035,376 +36030,376 @@ │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ cmncs lr, #196, 18 @ 0x310000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ mvnsvc pc, #204472320 @ 0xc300000 │ │ │ │ cmncs r6, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf00b616c │ │ │ │ @ instruction: 0x4606ff31 │ │ │ │ - blx fef6490e <__bss_end__@@Base+0xfeebdcd6> │ │ │ │ + blx feb64896 <__bss_end__@@Base+0xfeabdcf6> │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrbcc pc, [r8, #-2244] @ 0xfffff73c @ │ │ │ │ - bl 964904 <__bss_end__@@Base+0x8bdccc> │ │ │ │ + bl e6488c <__bss_end__@@Base+0xdbdcec> │ │ │ │ ldcllt 6, cr4, [r0, #-160]! @ 0xffffff60 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x7ef9db23 │ │ │ │ svccc 0x00b4bc6a │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi lr, pc, r0 │ │ │ │ - andeq r3, r3, r2, ror #28 │ │ │ │ - andeq r5, r2, lr, ror ip │ │ │ │ - strdeq r4, [r2], -r4 @ │ │ │ │ + andeq r3, r3, r2, asr #28 │ │ │ │ + andeq r5, r2, r2, lsr #29 │ │ │ │ + andeq r4, r2, r0, lsr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ - bmi 7b8228 <__bss_end__@@Base+0x7115f0> │ │ │ │ + bmi 7b81b0 <__bss_end__@@Base+0x711610> │ │ │ │ addslt r4, sl, lr, lsl fp │ │ │ │ mrrc 4, 7, r4, r9, cr10 │ │ │ │ @ instruction: 0x46048b10 │ │ │ │ ldmpl r3, {r0, r2, r3, r5, r6, r9, sl, lr}^ │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf998f01e │ │ │ │ @ instruction: 0x46204918 │ │ │ │ @ instruction: 0xf01e4479 │ │ │ │ ldmdbmi r7, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ @ instruction: 0x46284479 │ │ │ │ - ldcl 7, cr15, [lr, #880]! @ 0x370 │ │ │ │ + mcr 7, 0, pc, cr8, cr12, {6} @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf988f01e │ │ │ │ @ instruction: 0x46204912 │ │ │ │ @ instruction: 0xf01e4479 │ │ │ │ ldrtmi pc, [r1], -r3, lsl #19 @ │ │ │ │ @ instruction: 0xf01e4620 │ │ │ │ stmdbmi pc, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf97af01e │ │ │ │ - blmi 239260 <__bss_end__@@Base+0x192628> │ │ │ │ + blmi 2391e8 <__bss_end__@@Base+0x192648> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 680a9c <__bss_end__@@Base+0x5d9e64> │ │ │ │ + blls 680a24 <__bss_end__@@Base+0x5d9e84> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_svc │ │ │ │ pop {r1, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dc8370 │ │ │ │ - svclt 0x0000ecbc │ │ │ │ - andeq r1, r3, ip, lsr #12 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r4, r2, r0, ror r1 │ │ │ │ - andeq r4, r2, r8, ror #2 │ │ │ │ - andeq r5, r2, r4, lsl #26 │ │ │ │ - andeq r4, r2, r6, asr #2 │ │ │ │ - ldrdeq r1, [r3], -r4 │ │ │ │ + svclt 0x0000ecd4 │ │ │ │ + andeq r1, r3, r4, lsr #13 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r4, r2, ip, lsr #7 │ │ │ │ + andeq r4, r2, r4, lsr #7 │ │ │ │ + andeq r5, r2, r8, lsr #30 │ │ │ │ + andeq r4, r2, r2, lsl #7 │ │ │ │ + andeq r1, r3, ip, asr #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7dc6c <__bss_end__@@Base+0xfead7034> │ │ │ │ + bl feb7dbf4 <__bss_end__@@Base+0xfead7054> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi fe5aa9b4 <__bss_end__@@Base+0xfe503d7c> │ │ │ │ - blmi fe5d2c94 <__bss_end__@@Base+0xfe52c05c> │ │ │ │ + bmi fe5aa93c <__bss_end__@@Base+0xfe503d9c> │ │ │ │ + blmi fe5d2c1c <__bss_end__@@Base+0xfe52c07c> │ │ │ │ ldrbtmi r4, [sl], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0x46084e95 │ │ │ │ ldmpl r3, {r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7dc0300 │ │ │ │ - teqlt r0, #192, 24 @ 0xc000 │ │ │ │ + teqlt r0, #208, 24 @ 0xd000 │ │ │ │ strbtmi r4, [sp], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8452400 │ │ │ │ ldrtmi r3, [r1], -r4, lsl #22 │ │ │ │ strcc r2, [r1], #-0 │ │ │ │ - ldc 7, cr15, [r4], #880 @ 0x370 │ │ │ │ + stcl 7, cr15, [r4], {220} @ 0xdc │ │ │ │ svclt 0x00181e02 │ │ │ │ stccs 2, cr2, [r4], {1} │ │ │ │ svclt 0x00c84603 │ │ │ │ - bcs 2f2b8 │ │ │ │ + bcs 2f240 │ │ │ │ stcls 1, cr13, [r0, #-956] @ 0xfffffc44 │ │ │ │ strtmi r4, [r8], -r6, lsl #19 │ │ │ │ @ instruction: 0xf7dc4479 │ │ │ │ - stmdacs r0, {r3, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r4, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ addshi pc, r4, r0 │ │ │ │ - blcs 1dc4b7c <__bss_end__@@Base+0x1d1df44> │ │ │ │ + blcs 1dc4b04 <__bss_end__@@Base+0x1d1df64> │ │ │ │ stmibmi r2, {r2, r4, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - ldcl 7, cr15, [ip, #-880] @ 0xfffffc90 │ │ │ │ + stcl 7, cr15, [r6, #-880]! @ 0xfffffc90 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bmi 2006d50 <__bss_end__@@Base+0x1f60118> │ │ │ │ + bmi 2006cd8 <__bss_end__@@Base+0x1f60138> │ │ │ │ ldrbtmi r4, [sl], #-2938 @ 0xfffff486 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, sp, r0, asr #32 │ │ │ │ ldcllt 0, cr11, [r0, #28]! │ │ │ │ - blcs 44cac │ │ │ │ + blcs 44c34 │ │ │ │ ldmvs fp!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldclmi 6, cr4, [r7], #-224 @ 0xffffff20 │ │ │ │ @ instruction: 0xf8d34977 │ │ │ │ ldrbtmi r3, [ip], #-812 @ 0xfffffcd4 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ - bleq fef62164 <__bss_end__@@Base+0xfeebb52c> │ │ │ │ + bleq fef620ec <__bss_end__@@Base+0xfeebb54c> │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ ldmdbmi r3!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ msrcc CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldc 4, cr4, [r3, #484] @ 0x1e4 │ │ │ │ @ instruction: 0xf7ff0bbe │ │ │ │ ldmvs fp!, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -lr, ror #18 │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ ldrbtmi r3, [r9], #-812 @ 0xfffffcd4 │ │ │ │ - bleq ff062190 <__bss_end__@@Base+0xfefbb558> │ │ │ │ + bleq ff062118 <__bss_end__@@Base+0xfefbb578> │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ stmdbmi sl!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ msrcc CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldc 4, cr4, [r3, #484] @ 0x1e4 │ │ │ │ @ instruction: 0xf7ff0bc2 │ │ │ │ ldmvs fp!, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r2], -r5, ror #18 │ │ │ │ stclmi 6, cr4, [r5], #-224 @ 0xffffff20 │ │ │ │ msrcc CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldrbtmi r4, [ip], #-1145 @ 0xfffffb87 │ │ │ │ - bleq ff1621c0 <__bss_end__@@Base+0xff0bb588> │ │ │ │ + bleq ff162148 <__bss_end__@@Base+0xff0bb5a8> │ │ │ │ @ instruction: 0xff22f7ff │ │ │ │ - ldc 8, cr6, [pc, #1004] @ 26f68 │ │ │ │ + ldc 8, cr6, [pc, #1004] @ 26ef0 │ │ │ │ @ instruction: 0x46386b50 │ │ │ │ - bleq 1462200 <__bss_end__@@Base+0x13bb5c8> │ │ │ │ + bleq 1462188 <__bss_end__@@Base+0x13bb5e8> │ │ │ │ msrcc CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldmdbmi lr, {r0, r2, r3, r4, r6, r9, fp, lr}^ │ │ │ │ ldc 4, cr4, [r3, #488] @ 0x1e8 │ │ │ │ ldrbtmi r7, [r9], #-3002 @ 0xfffff446 │ │ │ │ - blvc 1e2434 <__bss_end__@@Base+0x13b7fc> │ │ │ │ - bleq 625b8 <__bss_start@@Base+0x7518> │ │ │ │ + blvc 1e23bc <__bss_end__@@Base+0x13b81c> │ │ │ │ + bleq 62540 <__bss_start@@Base+0x7538> │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ ldmdbmi r9, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ msrcc CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldc 4, cr4, [r3, #484] @ 0x1e4 │ │ │ │ @ instruction: 0xf7ff0bb8 │ │ │ │ ldmdbmi r5, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r9], #-2629 @ 0xfffff5bb │ │ │ │ stmpl sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bls 180c08 <__bss_end__@@Base+0xd9fd0> │ │ │ │ + bls 180b90 <__bss_end__@@Base+0xd9ff0> │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ cmnle r2, r0, lsl #4 │ │ │ │ msrpl CPSR_fs, #13828096 @ 0xd30000 │ │ │ │ ldc 6, cr4, [r3, #136] @ 0x88 │ │ │ │ @ instruction: 0x46386bbe │ │ │ │ - bleq ff062228 <__bss_end__@@Base+0xfefbb5f0> │ │ │ │ + bleq ff0621b0 <__bss_end__@@Base+0xfefbb610> │ │ │ │ @ instruction: 0xed95494c │ │ │ │ ldrbtmi r7, [r9], #-2926 @ 0xfffff492 │ │ │ │ - blvc 1e24c4 <__bss_end__@@Base+0x13b88c> │ │ │ │ - bleq 624c8 <__bss_start@@Base+0x7428> │ │ │ │ + blvc 1e244c <__bss_end__@@Base+0x13b8ac> │ │ │ │ + bleq 62450 <__bss_start@@Base+0x7448> │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xe6e340f0 │ │ │ │ - blmi db9514 <__bss_end__@@Base+0xd128dc> │ │ │ │ + blmi db949c <__bss_end__@@Base+0xd128fc> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 180c68 <__bss_end__@@Base+0xda030> │ │ │ │ + blls 180bf0 <__bss_end__@@Base+0xda050> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r4, r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2371 @ 0xfffff6bd │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt r2, {r1, r2, r3, r4, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r0, asr #18 │ │ │ │ @ instruction: 0xf7dc4479 │ │ │ │ - stmiblt r0, {r1, r3, r4, r5, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r2, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1232c03 │ │ │ │ ldmdbmi sp!, {r0, sl, fp, ip, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - ldc 7, cr15, [r0], #880 @ 0x370 │ │ │ │ + ldc 7, cr15, [sl], #880 @ 0x370 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdbmi sl!, {r2, r4, r5, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ - stc 7, cr15, [r8], #880 @ 0x370 │ │ │ │ - bllt 3844c │ │ │ │ + ldc 7, cr15, [r2], #880 @ 0x370 │ │ │ │ + bllt 383d4 │ │ │ │ andcs r9, sl, #131072 @ 0x20000 │ │ │ │ - bl 9e4bc0 <__bss_end__@@Base+0x93df88> │ │ │ │ + bl fe4b48 <__bss_end__@@Base+0xf3dfa8> │ │ │ │ ldrbhi r6, [r8], #-2683 @ 0xfffff585 │ │ │ │ - bmi d6096c <__bss_end__@@Base+0xcb9d34> │ │ │ │ + bmi d608f4 <__bss_end__@@Base+0xcb9d54> │ │ │ │ ldrbtmi r4, [sl], #-2845 @ 0xfffff4e3 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdbmi r0!, {r0, r1, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xe7cd4479 │ │ │ │ - blmi 5f9530 <__bss_end__@@Base+0x5528f8> │ │ │ │ + blmi 5f94b8 <__bss_end__@@Base+0x552918> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 180ce4 <__bss_end__@@Base+0xda0ac> │ │ │ │ + blls 180c6c <__bss_end__@@Base+0xda0cc> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ ldrbtmi r4, [r9], #-2347 @ 0xfffff6d5 │ │ │ │ - bmi b20b8c <__bss_end__@@Base+0xa79f54> │ │ │ │ + bmi b20b14 <__bss_end__@@Base+0xa79f74> │ │ │ │ ldrbtmi r4, [sl], #-2832 @ 0xfffff4f0 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbmi r7!, {r0, r3, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xe7b34479 │ │ │ │ andcs r9, sl, #131072 @ 0x20000 │ │ │ │ - b ffe64c1c <__bss_end__@@Base+0xffdbdfe4> │ │ │ │ + bl 464ba4 <__bss_end__@@Base+0x3be004> │ │ │ │ ldrhi r6, [r8], #-2683 @ 0xfffff585 │ │ │ │ @ instruction: 0xf7dce717 │ │ │ │ - svclt 0x0000eb84 │ │ │ │ + svclt 0x0000eb9c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r8, r6, r0 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ strdmi r2, [r9], -fp │ │ │ │ - andeq r1, r3, r6, lsl #11 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r4, r2, ip, ror #1 │ │ │ │ - strheq r4, [r2], -r0 │ │ │ │ - andeq r4, r2, r6, lsl r1 │ │ │ │ - andeq r1, r3, sl, lsl r5 │ │ │ │ - muleq r2, lr, r0 │ │ │ │ - muleq r2, lr, r0 │ │ │ │ - andeq r4, r2, ip, lsl #1 │ │ │ │ - andeq r4, r2, sl, ror r0 │ │ │ │ - andeq r4, r2, r8, rrx │ │ │ │ - andeq r4, r2, r4, asr r0 │ │ │ │ - andeq r4, r2, r6, rrx │ │ │ │ - andeq r4, r2, r8, lsr r0 │ │ │ │ - andeq r4, r2, r6, lsr r0 │ │ │ │ - andeq r4, r2, ip, lsr #32 │ │ │ │ - andeq r1, r3, r6, asr #8 │ │ │ │ - strdeq r3, [r2], -lr │ │ │ │ - andeq r1, r3, r8, lsl #8 │ │ │ │ - andeq r3, r2, lr, ror #30 │ │ │ │ - ldrdeq r3, [r2], -r8 │ │ │ │ - andeq r3, r2, lr, ror #31 │ │ │ │ - andeq r3, r2, r6, ror #31 │ │ │ │ - andeq r1, r3, r6, lsr #7 │ │ │ │ - ldrdeq r3, [r2], -ip │ │ │ │ - andeq r1, r3, ip, lsl #7 │ │ │ │ - andeq r3, r2, r2, ror pc │ │ │ │ - andeq r1, r3, r2, ror r3 │ │ │ │ - andeq r3, r2, ip, lsl #31 │ │ │ │ + strdeq r1, [r3], -lr │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r4, r2, r8, lsr #6 │ │ │ │ + andeq r4, r2, ip, ror #5 │ │ │ │ + andeq r4, r2, r2, asr r3 │ │ │ │ + muleq r3, r2, r5 │ │ │ │ + ldrdeq r4, [r2], -sl │ │ │ │ + ldrdeq r4, [r2], -sl │ │ │ │ + andeq r4, r2, r8, asr #5 │ │ │ │ + @ instruction: 0x000242b6 │ │ │ │ + andeq r4, r2, r4, lsr #5 │ │ │ │ + muleq r2, r0, r2 │ │ │ │ + andeq r4, r2, r2, lsr #5 │ │ │ │ + andeq r4, r2, r4, ror r2 │ │ │ │ + andeq r4, r2, r2, ror r2 │ │ │ │ + andeq r4, r2, r8, ror #4 │ │ │ │ + @ instruction: 0x000314be │ │ │ │ + andeq r4, r2, sl, lsr r2 │ │ │ │ + andeq r1, r3, r0, lsl #9 │ │ │ │ + andeq r4, r2, sl, lsr #3 │ │ │ │ + andeq r4, r2, r4, lsl r2 │ │ │ │ + andeq r4, r2, sl, lsr #4 │ │ │ │ + andeq r4, r2, r2, lsr #4 │ │ │ │ + andeq r1, r3, lr, lsl r4 │ │ │ │ + andeq r4, r2, r8, lsl r2 │ │ │ │ + andeq r1, r3, r4, lsl #8 │ │ │ │ + andeq r4, r2, lr, lsr #3 │ │ │ │ + andeq r1, r3, sl, ror #7 │ │ │ │ + andeq r4, r2, r8, asr #3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 262204 <__bss_end__@@Base+0x1bb5cc> │ │ │ │ + blhi 26218c <__bss_end__@@Base+0x1bb5ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrdls pc, [r0], #-141 @ 0xffffff73 │ │ │ │ movwcs r4, #1680 @ 0x690 │ │ │ │ cdp 2, 11, cr2, cr0, cr0, {0} │ │ │ │ vmov.f64 d8, d0 │ │ │ │ strmi r9, [r6], -r1, asr #22 │ │ │ │ strcs r4, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ movwcs lr, #2505 @ 0x9c9 │ │ │ │ - @ instruction: 0xf7e4e008 │ │ │ │ - msrlt LR_irq, r3 │ │ │ │ + @ instruction: 0xf7e5e008 │ │ │ │ + msrlt LR_irq, r7 │ │ │ │ @ instruction: 0xb1b38a63 │ │ │ │ strbmi r8, [r3, #-2595] @ 0xfffff5dd │ │ │ │ strcc sp, [r1, #-19] @ 0xffffffed │ │ │ │ @ instruction: 0xf0104628 │ │ │ │ @ instruction: 0x4604ffd3 │ │ │ │ andeq pc, r8, #4, 2 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrbtmi r4, [r8], #-2295 @ 0xfffff709 │ │ │ │ - bl 18e4d14 <__bss_end__@@Base+0x183e0dc> │ │ │ │ - blhi 26209c <__bss_end__@@Base+0x1bb464> │ │ │ │ + bl 1ce4c9c <__bss_end__@@Base+0x1c3e0fc> │ │ │ │ + blhi 262024 <__bss_end__@@Base+0x1bb484> │ │ │ │ pop {r0, sp} │ │ │ │ - bvs fe907d90 <__bss_end__@@Base+0xfe861158> │ │ │ │ - blvs 262404 <__bss_end__@@Base+0x1bb7cc> │ │ │ │ + bvs fe907d18 <__bss_end__@@Base+0xfe861178> │ │ │ │ + blvs 26238c <__bss_end__@@Base+0x1bb7ec> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdp 1, 11, cr8, cr6, cr8, {1} │ │ │ │ vmul.f64 d7, d6, d0 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vmla.f64 d6, d6, d9 │ │ │ │ vmov.f64 d7, #217 @ 0xbec80000 -0.3906250 │ │ │ │ ldmib r4, {r0, r1, r2, r6, r7, r8, r9, fp, pc}^ │ │ │ │ stmib r9, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7ed2300 │ │ │ │ - vmov.u16 pc, d16[2] │ │ │ │ + mrc 12, 5, APSR_nzcv, cr0, cr9, {2} │ │ │ │ @ instruction: 0xf7ed9b40 │ │ │ │ - @ instruction: 0xeeb6fbad │ │ │ │ + mrc 12, 5, APSR_nzcv, cr6, cr5, {2} │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vmov.f64 d5, #128 @ 0xc0000000 -2.0 │ │ │ │ vsub.f64 d8, d25, d8 │ │ │ │ vmla.f64 d9, d9, d0 │ │ │ │ vmla.f64 d5, d5, d6 │ │ │ │ vmov.f64 d22, #216 @ 0xbec00000 -0.375 │ │ │ │ vnmla.f64 d7, d23, d6 │ │ │ │ @ instruction: 0x2c004a90 │ │ │ │ - ldc 13, cr13, [pc, #824] @ 27140 │ │ │ │ + ldc 13, cr13, [pc, #824] @ 270c8 │ │ │ │ andcs r8, r0, #191488 @ 0x2ec00 │ │ │ │ - blls fef2248c <__bss_end__@@Base+0xfee7b854> │ │ │ │ - ldc 1, cr2, [pc, #36] @ 26e38 │ │ │ │ + blls fef22414 <__bss_end__@@Base+0xfee7b874> │ │ │ │ + ldc 1, cr2, [pc, #36] @ 26dc0 │ │ │ │ @ instruction: 0x4630abbc │ │ │ │ stc2l 0, cr15, [r8, #116] @ 0x74 │ │ │ │ - blx fe3e4dd6 <__bss_end__@@Base+0xfe33e19e> │ │ │ │ - bleq ff2628f4 <__bss_end__@@Base+0xff1bbcbc> │ │ │ │ - blx 4629ec <__bss_end__@@Base+0x3bbdb4> │ │ │ │ + ldc2 7, cr15, [r6], #-948 @ 0xfffffc4c │ │ │ │ + bleq ff26287c <__bss_end__@@Base+0xff1bbcdc> │ │ │ │ + blx 462974 <__bss_end__@@Base+0x3bbdd4> │ │ │ │ @ instruction: 0xf7edd87a │ │ │ │ - @ instruction: 0xeeb5fb87 │ │ │ │ + cdp 12, 11, cr15, cr5, cr15, {1} │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #544] @ 27060 │ │ │ │ + ldc 0, cr8, [pc, #544] @ 26fe8 │ │ │ │ @ instruction: 0xf8d67bb3 │ │ │ │ cdp 3, 11, cr3, cr4, cr8, {0} │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #708] @ 27118 │ │ │ │ + ldc 0, cr8, [pc, #708] @ 270a0 │ │ │ │ vmov.u16 r7, d20[2] │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #820] @ 27198 │ │ │ │ + ldc 0, cr8, [pc, #820] @ 27120 │ │ │ │ @ instruction: 0xeeb47bae │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ mrc 0, 5, r8, cr6, cr9, {6} │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #944] @ 27234 │ │ │ │ + ldc 0, cr8, [pc, #944] @ 271bc │ │ │ │ @ instruction: 0xeeb47ba8 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #852] @ 271e8 │ │ │ │ + ldc 0, cr8, [pc, #852] @ 27170 │ │ │ │ @ instruction: 0xeeb47ba6 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #924] @ 27240 │ │ │ │ + ldc 0, cr8, [pc, #924] @ 271c8 │ │ │ │ @ instruction: 0xeeb47ba4 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #1004] @ 272a0 │ │ │ │ + ldc 0, cr8, [pc, #1004] @ 27228 │ │ │ │ @ instruction: 0xeeb47ba2 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #884] @ 27238 │ │ │ │ + ldc 0, cr8, [pc, #884] @ 271c0 │ │ │ │ @ instruction: 0xeeb47ba0 │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #880] @ 27244 │ │ │ │ + ldc 0, cr8, [pc, #880] @ 271cc │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #936] @ 2728c │ │ │ │ + ldc 0, cr8, [pc, #936] @ 27214 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #932] @ 27298 │ │ │ │ + ldc 0, cr8, [pc, #932] @ 27220 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ - ldc 0, cr8, [pc, #956] @ 272c0 │ │ │ │ + ldc 0, cr8, [pc, #956] @ 27248 │ │ │ │ vmov.32 r7, d20[1] │ │ │ │ vsqrt.f64 d16, d7 │ │ │ │ @ instruction: 0xf100fa10 │ │ │ │ ldrbeq r8, [sp], #224 @ 0xe0 │ │ │ │ @ instruction: 0xf443bf5c │ │ │ │ @ instruction: 0xf8c65380 │ │ │ │ ands r3, r2, r8, lsl #6 │ │ │ │ - blx 364eda <__bss_end__@@Base+0x2be2a2> │ │ │ │ - bleq ff2a29f8 <__bss_end__@@Base+0xff1fbdc0> │ │ │ │ - blx 462af0 <__bss_end__@@Base+0x3bbeb8> │ │ │ │ + blx fed64e62 <__bss_end__@@Base+0xfecbe2c2> │ │ │ │ + bleq ff2a2980 <__bss_end__@@Base+0xff1fbde0> │ │ │ │ + blx 462a78 <__bss_end__@@Base+0x3bbed8> │ │ │ │ @ instruction: 0xeeb4d91b │ │ │ │ vsqrt.f64 d16, d10 │ │ │ │ stmdble r8, {r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcc pc, #51414 @ 0xc8d6 @ │ │ │ │ fstmdbxle r2!, {d2-d1} @ Deprecated │ │ │ │ @ instruction: 0xf8c63b01 │ │ │ │ stccc 3, cr3, [r1], {12} │ │ │ │ @@ -36412,47 +36407,47 @@ │ │ │ │ @ instruction: 0xf8d6e72a │ │ │ │ @ instruction: 0xf4133308 │ │ │ │ mvnsle r7, r0, lsl #5 │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ rsccs pc, ip, #12976128 @ 0xc60000 │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ @ instruction: 0xf7ede7ef │ │ │ │ - vrintz.f32 s30, s19 │ │ │ │ + vmov.32 pc, d22[1] │ │ │ │ vldr d6, [r6] │ │ │ │ vsub.f64 d7, d16, d6 │ │ │ │ @ instruction: 0xf8d60b46 │ │ │ │ - blcs 73bac <__bss_start@@Base+0x18b0c> │ │ │ │ - blvc 2a2780 <__bss_end__@@Base+0x1fbb48> │ │ │ │ - blvc ff1e259c <__bss_end__@@Base+0xff13b964> │ │ │ │ + blcs 73b34 <__bss_start@@Base+0x18b2c> │ │ │ │ + blvc 2a2708 <__bss_end__@@Base+0x1fbb68> │ │ │ │ + blvc ff1e2524 <__bss_end__@@Base+0xff13b984> │ │ │ │ ldc 12, cr13, [sp], #880 @ 0x370 │ │ │ │ andcs r8, r0, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf8d66930 │ │ │ │ @ instruction: 0xf1a03308 │ │ │ │ @ instruction: 0xf8c60001 │ │ │ │ - blx fec2fbcc <__bss_end__@@Base+0xfeb88f94> │ │ │ │ + blx fec2fb54 <__bss_end__@@Base+0xfeb88fb4> │ │ │ │ ldreq pc, [sl], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0xf443bf58 │ │ │ │ - b 13f7ba8 <__bss_end__@@Base+0x1350f70> │ │ │ │ + b 13f7b30 <__bss_end__@@Base+0x1350f90> │ │ │ │ svclt 0x00581050 │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ strble r0, [r6], #2009 @ 0x7d9 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ teqpcs r8, #10878976 @ p-variant is OBSOLETE @ 0xa60000 │ │ │ │ mrc 7, 5, lr, cr6, cr13, {5} │ │ │ │ @ instruction: 0xf7edbb00 │ │ │ │ - vldr s30, [pc, #724] @ 272a8 │ │ │ │ + vldr d15, [pc, #372] @ 270d0 │ │ │ │ vsub.f64 d6, d0, d22 │ │ │ │ vldr d0, [r6, #300] @ 0x12c │ │ │ │ vmls.f64 d7, d16, d6 │ │ │ │ vstr d7, [r6, #24] │ │ │ │ @ instruction: 0xf7ed7bc6 │ │ │ │ - vadd.f32 s30, s1, s19 │ │ │ │ + mrc 11, 1, APSR_nzcv, cr0, cr1, {2} │ │ │ │ vldr d0, [r6, #300] @ 0x12c │ │ │ │ vmls.f64 d7, d16, d8 │ │ │ │ vstr d7, [r6, #36] @ 0x24 │ │ │ │ ldr r7, [sp, r8, asr #23] │ │ │ │ svclt 0x005c0798 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ @@ -36462,15 +36457,15 @@ │ │ │ │ vdiv.f64 d5, d6, d8 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmov.f64 d7, #212 @ 0xbea00000 -0.3125000 │ │ │ │ ldrb r8, [r4], r7, asr #23 │ │ │ │ svclt 0x005806dd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf003d48b │ │ │ │ - bcs c278f4 <__bss_end__@@Base+0xb80cbc> │ │ │ │ + bcs c2787c <__bss_end__@@Base+0xb80cdc> │ │ │ │ @ instruction: 0xf8c6d017 │ │ │ │ str r3, [r4, r8, lsl #6] │ │ │ │ svclt 0x0058065a │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ svcge 0x007ff53f │ │ │ │ sbceq pc, r0, #3 │ │ │ │ svclt 0x00042ac0 │ │ │ │ @@ -36487,23 +36482,23 @@ │ │ │ │ strb sp, [r4, -r6, ror #11]! │ │ │ │ svclt 0x005c071d │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ vst1.16 {d30}, [r3 :64]! │ │ │ │ @ instruction: 0xf8c66300 │ │ │ │ @ instruction: 0xf7ed3308 │ │ │ │ - vldr s30, [pc, #332] @ 271e4 │ │ │ │ + vldr s30, [pc, #1004] @ 2740c │ │ │ │ vldr d6, [r6, #220] @ 0xdc │ │ │ │ vmls.f64 d7, d16, d4 │ │ │ │ vstr d7, [r6, #24] │ │ │ │ strb r7, [lr, -r4, asr #23] │ │ │ │ svclt 0x005c0758 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ - ldrbeq lr, [pc, #-1863] @ 26971 │ │ │ │ + ldrbeq lr, [pc, #-1863] @ 268f9 │ │ │ │ @ instruction: 0xf443bf5c │ │ │ │ @ instruction: 0xf8c66380 │ │ │ │ strb r3, [r0, -r8, lsl #6] │ │ │ │ svclt 0x005c049a │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movwcc pc, #35014 @ 0x88c6 @ │ │ │ │ ldreq lr, [r8], #-1849 @ 0xfffff8c7 │ │ │ │ @@ -36545,51 +36540,51 @@ │ │ │ │ svccc 0x00ee6666 │ │ │ │ adcvc sp, r3, sl, lsl #14 │ │ │ │ svccc 0x00ef0a3d │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00b99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r4, r0 │ │ │ │ - ldrdeq r3, [r2], -sl │ │ │ │ + andeq r4, r2, r6, lsl r1 │ │ │ │ msrcc CPSR_fs, #208, 16 @ 0xd00000 │ │ │ │ ldmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf8c013c8 │ │ │ │ @ instruction: 0xf8c0330c │ │ │ │ movwcs r1, #776 @ 0x308 │ │ │ │ biccs lr, r4, #192, 18 @ 0x300000 │ │ │ │ biccs lr, r6, #192, 18 @ 0x300000 │ │ │ │ biccs lr, r8, #192, 18 @ 0x300000 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7e3ac <__bss_end__@@Base+0xfead7774> │ │ │ │ + bl feb7e334 <__bss_end__@@Base+0xfead7794> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r1], -lr, lsl #12 │ │ │ │ ldrbtmi r4, [ip], #-1557 @ 0xfffff9eb │ │ │ │ ldrmi r6, [ip], -r0, lsr #16 │ │ │ │ - blx de517c <__bss_end__@@Base+0xd3e544> │ │ │ │ + blx de5104 <__bss_end__@@Base+0xd3e564> │ │ │ │ ldmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [r1], -r4, lsl #24 │ │ │ │ eorvc pc, r4, r0, lsl #10 │ │ │ │ @ instruction: 0xf106462a │ │ │ │ ldc 4, cr0, [r1], #96 @ 0x60 │ │ │ │ vstmia r0!, {d7} │ │ │ │ adcmi r7, r1, #2048 @ 0x800 │ │ │ │ - blvc e24ac <__bss_end__@@Base+0x3b874> │ │ │ │ - blvc 1627e8 <__bss_end__@@Base+0xbbbb0> │ │ │ │ - blvc e24b8 <__bss_end__@@Base+0x3b880> │ │ │ │ - blvc 2e27f0 <__bss_end__@@Base+0x23bbb8> │ │ │ │ - blvc e24ec <__bss_end__@@Base+0x3b8b4> │ │ │ │ - blvc 4627f8 <__bss_end__@@Base+0x3bbbc0> │ │ │ │ - blvc e24ec <__bss_end__@@Base+0x3b8b4> │ │ │ │ - blvc 5e2800 <__bss_end__@@Base+0x53bbc8> │ │ │ │ + blvc e2434 <__bss_end__@@Base+0x3b894> │ │ │ │ + blvc 162770 <__bss_end__@@Base+0xbbbd0> │ │ │ │ + blvc e2440 <__bss_end__@@Base+0x3b8a0> │ │ │ │ + blvc 2e2778 <__bss_end__@@Base+0x23bbd8> │ │ │ │ + blvc e2474 <__bss_end__@@Base+0x3b8d4> │ │ │ │ + blvc 462780 <__bss_end__@@Base+0x3bbbe0> │ │ │ │ + blvc e2474 <__bss_end__@@Base+0x3b8d4> │ │ │ │ + blvc 5e2788 <__bss_end__@@Base+0x53bbe8> │ │ │ │ ldcllt 1, cr13, [r0, #-932]! @ 0xfffffc5c │ │ │ │ - andeq r6, r3, lr, ror #6 │ │ │ │ + andeq r6, r3, lr, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7e410 <__bss_end__@@Base+0xfead77d8> │ │ │ │ + bl feb7e398 <__bss_end__@@Base+0xfead77f8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr6, cr8, {7} │ │ │ │ ldrbtmi r4, [lr], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf7ee6830 │ │ │ │ mvnlt pc, r3, ror #23 │ │ │ │ @ instruction: 0x46044f13 │ │ │ │ and r4, r4, pc, ror r4 │ │ │ │ @@ -36606,19 +36601,19 @@ │ │ │ │ ldmdavs r0!, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldc2 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ strcs r4, [r0], #-2821 @ 0xfffff4fb │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stc2 7, cr15, [ip], #-952 @ 0xfffffc48 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - andeq r6, r3, lr, lsl #6 │ │ │ │ - andeq r6, r3, r0, lsl #6 │ │ │ │ - andeq r6, r3, r4, asr #5 │ │ │ │ + andeq r6, r3, lr, ror #5 │ │ │ │ + andeq r6, r3, r0, ror #5 │ │ │ │ + andeq r6, r3, r4, lsr #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7e484 <__bss_end__@@Base+0xfead784c> │ │ │ │ + bl feb7e40c <__bss_end__@@Base+0xfead786c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr7, cr8, {7} │ │ │ │ ldrbtmi r4, [lr], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf7ee6830 │ │ │ │ mvnslt pc, r9, lsr #23 │ │ │ │ @ instruction: 0x46044f14 │ │ │ │ and r4, r4, pc, ror r4 │ │ │ │ @@ -36634,59 +36629,59 @@ │ │ │ │ @ instruction: 0xd1eb429a │ │ │ │ stmdahi fp!, {r1, r6, r8, sl, fp, pc} │ │ │ │ @ instruction: 0xd1e7429a │ │ │ │ @ instruction: 0xf7ee6830 │ │ │ │ strd pc, [r5], -r7 │ │ │ │ strcs r4, [r0], #-2821 @ 0xfffff4fb │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx ffc6529e <__bss_end__@@Base+0xffbbe666> │ │ │ │ + blx ffc65226 <__bss_end__@@Base+0xffbbe686> │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - muleq r3, sl, r2 │ │ │ │ - andeq r6, r3, ip, lsl #5 │ │ │ │ - andeq r6, r3, ip, asr #4 │ │ │ │ + andeq r6, r3, sl, ror r2 │ │ │ │ + andeq r6, r3, ip, ror #4 │ │ │ │ + andeq r6, r3, ip, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7e4fc <__bss_end__@@Base+0xfead78c4> │ │ │ │ + bl feb7e484 <__bss_end__@@Base+0xfead78e4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r7], {240} @ 0xf0 │ │ │ │ andcs r2, r0, r1, lsl #10 │ │ │ │ rsbvs r4, r5, ip, ror r4 │ │ │ │ - svc 0x00d8f7db │ │ │ │ + svc 0x00f0f7db │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ed60a3 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ smlattlt r3, r0, r0, r6 │ │ │ │ stcmi 2, cr8, [pc], {24} │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx 17652ea <__bss_end__@@Base+0x16be6b2> │ │ │ │ + blx 1765272 <__bss_end__@@Base+0x16be6d2> │ │ │ │ cmnlt r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ee6820 │ │ │ │ @ instruction: 0x4603f97b │ │ │ │ ldmdavs sl, {r5, fp, sp, lr} │ │ │ │ stmiavs r2!, {r1, r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ee855a │ │ │ │ strmi pc, [r1], -r9, lsl #23 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [fp], #-2821 @ 0xfffff4fb │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ee4038 │ │ │ │ svclt 0x0000bbb3 │ │ │ │ - andeq r6, r3, r0, lsr #4 │ │ │ │ andeq r6, r3, r0, lsl #4 │ │ │ │ - ldrdeq r6, [r3], -r6 @ │ │ │ │ + andeq r6, r3, r0, ror #3 │ │ │ │ + @ instruction: 0x000361b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb89f98 <__bss_end__@@Base+0xfeae3360> │ │ │ │ + bl feb89f20 <__bss_end__@@Base+0xfeae3380> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr12, cr0, {6} │ │ │ │ strmi r4, [r1], -sp, lsl #12 │ │ │ │ ldmdavs r0!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf952f7ee │ │ │ │ - blt 2a29e4 <__bss_end__@@Base+0x1fbdac> │ │ │ │ - bge 2e29e8 <__bss_end__@@Base+0x23bdb0> │ │ │ │ + blt 2a296c <__bss_end__@@Base+0x1fbdcc> │ │ │ │ + bge 2e2970 <__bss_end__@@Base+0x23bdd0> │ │ │ │ ldc 6, cr4, [r5, #16] │ │ │ │ vldr s18, [r5, #44] @ 0x2c │ │ │ │ @ instruction: 0xeeb78a14 │ │ │ │ vldr s22, [r5, #812] @ 0x32c │ │ │ │ @ instruction: 0xeeb70a13 │ │ │ │ vldr s20, [r5, #808] @ 0x328 │ │ │ │ @ instruction: 0xeeb71a12 │ │ │ │ @@ -36722,138 +36717,138 @@ │ │ │ │ vstr d1, [r0, #864] @ 0x360 │ │ │ │ vstr d2, [r0, #824] @ 0x338 │ │ │ │ vstr d3, [r0, #832] @ 0x340 │ │ │ │ vstr d4, [r0, #840] @ 0x348 │ │ │ │ vstr d5, [r0, #872] @ 0x368 │ │ │ │ vstr d6, [r0, #880] @ 0x370 │ │ │ │ @ instruction: 0xf8957bde │ │ │ │ - blcs 73644 <__bss_start@@Base+0x185a4> │ │ │ │ + blcs 735cc <__bss_start@@Base+0x185c4> │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ rsbscc pc, ip, #128, 16 @ 0x800000 │ │ │ │ ldc 0, cr13, [sp], #32 │ │ │ │ @ instruction: 0xf1048b08 │ │ │ │ strtmi r0, [r8], -r0, asr #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [r2, #-916]! @ 0xfffffc6c │ │ │ │ + ldmdblt r6, {r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf500210c │ │ │ │ @ instruction: 0xf7ec701f │ │ │ │ - ubfx pc, r1, #24, #15 │ │ │ │ - andeq r6, r3, r4, lsr #3 │ │ │ │ + @ instruction: 0xe7eefcf9 │ │ │ │ + andeq r6, r3, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7e67c <__bss_end__@@Base+0xfead7a44> │ │ │ │ + bl feb7e604 <__bss_end__@@Base+0xfead7a64> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi beb1e4 <__bss_end__@@Base+0xb445ac> │ │ │ │ - blmi c13728 <__bss_end__@@Base+0xb6caf0> │ │ │ │ - stcmi 4, cr4, [pc], #-488 @ 272a4 │ │ │ │ + bmi beb16c <__bss_end__@@Base+0xb445cc> │ │ │ │ + blmi c136b0 <__bss_end__@@Base+0xb6cb10> │ │ │ │ + stcmi 4, cr4, [pc], #-488 @ 2722c │ │ │ │ ldmpl r3, {r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addmi r6, r3, #14876672 @ 0xe30000 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ - bmi ad5a10 <__bss_end__@@Base+0xa2edd8> │ │ │ │ + bmi ad5998 <__bss_end__@@Base+0xa2edf8> │ │ │ │ ldrbtmi r4, [sl], #-2855 @ 0xfffff4d9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r8, r1, asr #2 │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - svc 0x0000f7db │ │ │ │ - bne ff041750 <__bss_end__@@Base+0xfef9ab18> │ │ │ │ + svc 0x0018f7db │ │ │ │ + bne ff0416d8 <__bss_end__@@Base+0xfef9ab38> │ │ │ │ mvnvc lr, r1, ror #22 │ │ │ │ @ instruction: 0xf1712810 │ │ │ │ svclt 0x00a40100 │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ - bvs 91e06c <__bss_end__@@Base+0x877434> │ │ │ │ + bvs 91dff4 <__bss_end__@@Base+0x877454> │ │ │ │ rscle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7db2000 │ │ │ │ - bvs 19230a4 <__bss_end__@@Base+0x187c46c> │ │ │ │ - bl 186dfe8 <__bss_end__@@Base+0x17c73b0> │ │ │ │ + bvs 192308c <__bss_end__@@Base+0x187c4ec> │ │ │ │ + bl 186df70 <__bss_end__@@Base+0x17c73d0> │ │ │ │ @ instruction: 0xf02271e3 │ │ │ │ cdp 8, 11, cr15, cr0, cr5, {6} │ │ │ │ mcrr 11, 0, r7, r1, cr8 │ │ │ │ vmov.32 r0, d4[1] │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ vldrle s31, [r0, #64] @ 0x40 │ │ │ │ addscs r4, r8, #112197632 @ 0x6b00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ - ldc 7, cr15, [lr, #876]! @ 0x36c │ │ │ │ + ldcl 7, cr15, [r4, #876] @ 0x36c │ │ │ │ stmdbvs r0!, {r0, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0, #-920] @ 0xfffffc68 │ │ │ │ + @ instruction: 0xf904f7e7 │ │ │ │ @ instruction: 0xf7db2000 │ │ │ │ - rsbvs lr, r0, #212, 28 @ 0xd40 │ │ │ │ - bmi 361424 <__bss_end__@@Base+0x2ba7ec> │ │ │ │ + rsbvs lr, r0, #236, 28 @ 0xec0 │ │ │ │ + bmi 3613ac <__bss_end__@@Base+0x2ba80c> │ │ │ │ ldrbtmi r4, [sl], #-2824 @ 0xfffff4f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r8, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7dbe6dc │ │ │ │ - svclt 0x0000ef40 │ │ │ │ - andeq r0, r3, r8, ror fp │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r3, ip, r0 │ │ │ │ - andeq r0, r3, sl, asr fp │ │ │ │ - ldrdeq r0, [r3], -lr │ │ │ │ + svclt 0x0000ef58 │ │ │ │ + strdeq r0, [r3], -r0 @ │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r6, r3, ip, ror r0 │ │ │ │ + ldrdeq r0, [r3], -r2 │ │ │ │ + andeq r0, r3, r6, asr fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - bmi ff338dbc <__bss_end__@@Base+0xff292184> │ │ │ │ + bmi ff338d44 <__bss_end__@@Base+0xff2921a4> │ │ │ │ addslt r4, r0, ip, asr #23 │ │ │ │ @ instruction: 0xf8d0447a │ │ │ │ @ instruction: 0xf8df7278 │ │ │ │ strmi r9, [r0], ip, lsr #6 │ │ │ │ ldmpl r3, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ svccs 0x00000300 │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ eorsvs r4, lr, r5, asr #23 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blmi ff153a44 <__bss_end__@@Base+0xff0ace0c> │ │ │ │ + blmi ff1539cc <__bss_end__@@Base+0xff0ace2c> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89780d1 │ │ │ │ andcs r4, r0, #41 @ 0x29 │ │ │ │ eorcs pc, r2, r7, asr #17 │ │ │ │ stccs 4, cr8, [r0], {250} @ 0xfa │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ eorpl pc, r8, r7, lsl #17 │ │ │ │ - bvs fff925c0 <__bss_end__@@Base+0xffeeb988> │ │ │ │ + bvs fff92548 <__bss_end__@@Base+0xffeeb9a8> │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ smlabbcs r1, r3, r2, r7 │ │ │ │ @ instruction: 0xf8874620 │ │ │ │ rsbvs r1, sl, r9, lsr #32 │ │ │ │ eorscs r2, r8, #0, 2 │ │ │ │ rscvs r6, fp, fp, lsr #1 │ │ │ │ @ instruction: 0xf7db612b │ │ │ │ - mcrcs 13, 0, lr, cr3, cr8, {2} │ │ │ │ + cdpcs 13, 0, cr14, cr3, cr14, {3} │ │ │ │ cmpphi r0, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ stclcs 2, cr9, [lr], #-8 │ │ │ │ stmiblt fp, {r0, r1, r3, r5, r6, fp, ip, sp, lr}^ │ │ │ │ rsbvc r2, fp, r0, lsl #6 │ │ │ │ - blmi feaba0ac <__bss_end__@@Base+0xfea13474> │ │ │ │ + blmi feaba034 <__bss_end__@@Base+0xfea13494> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 401664 <__bss_end__@@Base+0x35aa2c> │ │ │ │ + blls 4015ec <__bss_end__@@Base+0x35aa4c> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r0, fp, lsr r1 │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcc r6, [r1], -r0, asr #22 │ │ │ │ - blx fe7655c4 <__bss_end__@@Base+0xfe6be98c> │ │ │ │ + blx 116554e <__bss_end__@@Base+0x10be9ae> │ │ │ │ @ instruction: 0xf7ec6968 │ │ │ │ - stmdavc fp!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - ble 2b8098 <__bss_end__@@Base+0x211460> │ │ │ │ + stmdavc fp!, {r0, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ble 2b8020 <__bss_end__@@Base+0x211480> │ │ │ │ @ instruction: 0xf8906968 │ │ │ │ - blcs 336dc │ │ │ │ + blcs 33664 │ │ │ │ @ instruction: 0xf7ecd1f0 │ │ │ │ - stmdavc fp!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc fp!, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, lr, #1048576 @ 0x100000 │ │ │ │ movwcs sp, #3060 @ 0xbf4 │ │ │ │ ldrb r6, [r7, fp, ror #2] │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ movwcs r3, #8197 @ 0x2005 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ @@ -36865,15 +36860,15 @@ │ │ │ │ msrmi CPSR_, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, ip, #196, 4 @ 0x4000000c │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwls r5, #25470 @ 0x637e │ │ │ │ @ instruction: 0x601cf8d8 │ │ │ │ rsbscs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ teqpcc r8, #2981888 @ p-variant is OBSOLETE @ 0x2d8000 │ │ │ │ - blcs 3f7cc │ │ │ │ + blcs 3f754 │ │ │ │ stmdavc fp!, {r1, r3, r4, r5, r6, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdbvs r8!, {r0, r1, r2, r3, r4, r5, r7, pc}^ │ │ │ │ mlacc sp, r0, r8, pc @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ssatmi r8, #7, fp, asr #1 │ │ │ │ movwcs r4, #5764 @ 0x1684 │ │ │ │ @@ -36916,22 +36911,22 @@ │ │ │ │ movwls r6, #21388 @ 0x538c │ │ │ │ cmnppl lr, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ @ instruction: 0xf6409306 │ │ │ │ @ instruction: 0xf6c32392 │ │ │ │ movwls r7, #33670 @ 0x8386 │ │ │ │ ldr r9, [r5, sl, lsl #6] │ │ │ │ @ instruction: 0xf1076918 │ │ │ │ - @ instruction: 0xf7e60122 │ │ │ │ - @ instruction: 0xf897fc6e │ │ │ │ + @ instruction: 0xf7e70122 │ │ │ │ + @ instruction: 0xf897f862 │ │ │ │ stccs 0, cr4, [r0], {41} @ 0x29 │ │ │ │ svcge 0x002ef47f │ │ │ │ @ instruction: 0x46234855 │ │ │ │ vqsub.s8 d18, d0, d8 │ │ │ │ ldrbtmi r5, [r8], #-421 @ 0xfffffe5b │ │ │ │ - @ instruction: 0xf942f7ec │ │ │ │ + @ instruction: 0xf9eaf7ec │ │ │ │ strdvs r6, [r4], -r8 │ │ │ │ addvs r6, r4, r4, asr #32 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ ldr r6, [sp, -r4, asr #2] │ │ │ │ vst1.16 {d20-d21}, [pc], lr │ │ │ │ vpmax.s8 d21, d17, d10 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @@ -36940,135 +36935,135 @@ │ │ │ │ movwvc pc, #15114 @ 0x3b0a @ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ andne pc, r8, r3, asr r8 @ │ │ │ │ cdp2 7, 11, cr15, cr3, cr13, {7} │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ teqpcc r8, #2981888 @ p-variant is OBSOLETE @ 0x2d8000 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ - blx 2d355e <__bss_end__@@Base+0x22c926> │ │ │ │ + blx 2d34e6 <__bss_end__@@Base+0x22c946> │ │ │ │ @ instruction: 0xf8d97703 │ │ │ │ @ instruction: 0xf8570000 │ │ │ │ @ instruction: 0xf7ed1008 │ │ │ │ stmdavc fp!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdvc pc, [sl], -r0 @ │ │ │ │ orrlt r8, r3, r6, asr #27 │ │ │ │ @ instruction: 0xf892696a │ │ │ │ - blcs 33880 │ │ │ │ - blvs 151b8dc <__bss_end__@@Base+0x1474ca4> │ │ │ │ + blcs 33808 │ │ │ │ + blvs 151b864 <__bss_end__@@Base+0x1474cc4> │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ sbcshi r9, sl, lr, lsl #6 │ │ │ │ addshi r6, lr, pc, lsl r0 │ │ │ │ stmdbvs r8!, {r0, r8, r9, sp}^ │ │ │ │ eorscc pc, r1, sp, lsl #17 │ │ │ │ ldmdami r5!, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vhsub.s8 d18, d0, d8 │ │ │ │ @ instruction: 0xf04f6134 │ │ │ │ ldrbtmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ eorsgt pc, r1, sp, lsl #17 │ │ │ │ - @ instruction: 0xf8f8f7ec │ │ │ │ + @ instruction: 0xf9a0f7ec │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ andvs r9, r7, lr │ │ │ │ sbchi r8, r3, r6, lsl #1 │ │ │ │ movwcs r4, #2093 @ 0x82d │ │ │ │ vqsub.s8 d18, d0, d24 │ │ │ │ ldrbtmi r6, [r8], #-311 @ 0xfffffec9 │ │ │ │ - @ instruction: 0xf8eaf7ec │ │ │ │ + @ instruction: 0xf992f7ec │ │ │ │ ldr r6, [ip, -r8, ror #2]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ teqpcc r8, #10878976 @ p-variant is OBSOLETE @ 0xa60000 │ │ │ │ stmdami r7!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ eorscs r4, r8, #61865984 @ 0x3b00000 │ │ │ │ orrspl pc, r6, r0, asr #4 │ │ │ │ @ instruction: 0xf7ec4478 │ │ │ │ - @ instruction: 0x4639f8db │ │ │ │ + ldrtmi pc, [r9], -r3, lsl #19 @ │ │ │ │ @ instruction: 0xf8c82238 │ │ │ │ @ instruction: 0xf7db0278 │ │ │ │ - @ instruction: 0xf8d8ec24 │ │ │ │ + @ instruction: 0xf8d8ec3a │ │ │ │ tstcs r7, #120, 4 @ 0x80000007 │ │ │ │ @ instruction: 0xe69f74bb │ │ │ │ @ instruction: 0xf7ec6b40 │ │ │ │ - stmdbvs r8!, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r8!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdami ip, {r0, r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ vhsub.s8 d18, d0, d8 │ │ │ │ @ instruction: 0xf04f613c │ │ │ │ ldrbtmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ eorsgt pc, r1, sp, lsl #17 │ │ │ │ - @ instruction: 0xf8c0f7ec │ │ │ │ + @ instruction: 0xf968f7ec │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ andls r8, lr, r3, asr #1 │ │ │ │ addhi r6, r6, r7 │ │ │ │ str r6, [ip, -r8, ror #18] │ │ │ │ - ldc 7, cr15, [lr, #876] @ 0x36c │ │ │ │ + ldc 7, cr15, [r6, #876]! @ 0x36c │ │ │ │ @ instruction: 0x46334a12 │ │ │ │ vtst.8 d20, d0, d2 │ │ │ │ ldrbtmi r5, [sl], #-511 @ 0xfffffe01 │ │ │ │ - @ instruction: 0xf7ea4478 │ │ │ │ - pld [fp, fp, asr #31] │ │ │ │ - svclt 0x0000eb5a │ │ │ │ - muleq r3, r4, sl │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ + @ instruction: 0xf7eb4478 │ │ │ │ + pld [fp, pc @ ] │ │ │ │ + svclt 0x0000eb6e │ │ │ │ + andeq r0, r3, ip, lsl #22 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + strdeq r0, [r3], -ip │ │ │ │ + ldrdeq r3, [r3], -r8 │ │ │ │ + andeq r5, r3, r0, ror pc │ │ │ │ andeq r0, r3, r4, lsl #21 │ │ │ │ - strdeq r3, [r3], -r8 │ │ │ │ - muleq r3, r0, pc @ │ │ │ │ - andeq r0, r3, ip, lsl #20 │ │ │ │ - andeq r3, r2, lr, lsr r5 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - muleq r3, lr, sp │ │ │ │ - andeq r3, r2, lr, lsr #9 │ │ │ │ - andeq r3, r2, lr, lsl #9 │ │ │ │ - andeq r3, r2, r0, ror r4 │ │ │ │ - andeq r3, r2, lr, lsr r4 │ │ │ │ - andeq r3, r2, r2, lsr #8 │ │ │ │ - andeq r3, r2, r4, lsl r4 │ │ │ │ + andeq r3, r2, sl, ror r7 │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + andeq r5, r3, lr, ror sp │ │ │ │ + andeq r3, r2, sl, ror #13 │ │ │ │ + andeq r3, r2, sl, asr #13 │ │ │ │ + andeq r3, r2, ip, lsr #13 │ │ │ │ + andeq r3, r2, sl, ror r6 │ │ │ │ + andeq r3, r2, lr, asr r6 │ │ │ │ + andeq r3, r2, r0, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb7eadc <__bss_end__@@Base+0xfead7ea4> │ │ │ │ + bl feb7ea64 <__bss_end__@@Base+0xfead7ec4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi fec2b604 <__bss_end__@@Base+0xfeb849cc> │ │ │ │ + blmi fec2b58c <__bss_end__@@Base+0xfeb849ec> │ │ │ │ ldmibmi r0!, {r0, r3, r5, r7, ip, sp, pc} │ │ │ │ - bmi fec38ad8 <__bss_end__@@Base+0xfeb91ea0> │ │ │ │ + bmi fec38a60 <__bss_end__@@Base+0xfeb91ec0> │ │ │ │ ldmdavs fp, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ cmnlt fp, r0, lsl #4 │ │ │ │ ldrbtmi r4, [fp], #-2988 @ 0xfffff454 │ │ │ │ cmplt sp, sp, lsl r9 │ │ │ │ ldmdblt fp!, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ stmdavs r3, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ andsle r2, r1, r1, lsl #22 │ │ │ │ andle r2, ip, r2, lsl #22 │ │ │ │ - blmi fe93a3b4 <__bss_end__@@Base+0xfe89377c> │ │ │ │ + blmi fe93a33c <__bss_end__@@Base+0xfe89379c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls a0198c <__bss_end__@@Base+0x95ad54> │ │ │ │ + blls a01914 <__bss_end__@@Base+0x95ad74> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r9, pc, lsr #2 │ │ │ │ stmibvs r3, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ andcs r4, r1, #162816 @ 0x27c00 │ │ │ │ - blne fe5a2fbc <__bss_end__@@Base+0xfe4fc384> │ │ │ │ + blne fe5a2f44 <__bss_end__@@Base+0xfe4fc3a4> │ │ │ │ @ instruction: 0xf88d447b │ │ │ │ ldc 0, cr2, [r3, #8] │ │ │ │ - bvs fe7aa564 <__bss_end__@@Base+0xfe70392c> │ │ │ │ - mcr 7, 2, pc, cr6, cr11, {6} @ │ │ │ │ - blvc fe4e2fd0 <__bss_end__@@Base+0xfe43c398> │ │ │ │ + bvs fe7aa4ec <__bss_end__@@Base+0xfe70394c> │ │ │ │ + mrc 7, 2, APSR_nzcv, cr0, cr11, {6} │ │ │ │ + blvc fe4e2f58 <__bss_end__@@Base+0xfe43c3b8> │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bleq 2231dc <__bss_end__@@Base+0x17c5a4> │ │ │ │ - blvc ff063550 <__bss_end__@@Base+0xfefbc918> │ │ │ │ - bcc fe4631c0 <__bss_end__@@Base+0xfe3bc588> │ │ │ │ + bleq 223164 <__bss_end__@@Base+0x17c5c4> │ │ │ │ + blvc ff0634d8 <__bss_end__@@Base+0xfefbc938> │ │ │ │ + bcc fe463148 <__bss_end__@@Base+0xfe3bc5a8> │ │ │ │ svclt 0x00284293 │ │ │ │ tstlt lr, r3, lsl r6 │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ eorseq pc, r0, #4, 2 │ │ │ │ ldrdeq pc, [sl], -r4 @ │ │ │ │ strcs r9, [r0], -r3 │ │ │ │ @ instruction: 0xf1049301 │ │ │ │ ldm r2, {r3, r4, r5, r8, r9} │ │ │ │ - bge 167994 <__bss_end__@@Base+0xc0d5c> │ │ │ │ - blmi feb62fdc <__bss_end__@@Base+0xfeabc3a4> │ │ │ │ + bge 16791c <__bss_end__@@Base+0xc0d7c> │ │ │ │ + blmi feb62f64 <__bss_end__@@Base+0xfeabc3c4> │ │ │ │ ldc 6, cr4, [r4, #444] @ 0x1bc │ │ │ │ stm r2, {r1, r2, r3, r5, r7, r8, r9, fp, ip, lr} │ │ │ │ andcs r0, fp, #3 │ │ │ │ muleq r3, r3, r8 │ │ │ │ vldr d10, [r4, #28] │ │ │ │ vmov.u16 r6, d23[2] │ │ │ │ vldr d4, [r4, #784] @ 0x310 │ │ │ │ @@ -37109,31 +37104,31 @@ │ │ │ │ vcvt.f32.f64 s2, d0 │ │ │ │ vcvt.f32.f64 s12, d6 │ │ │ │ @ instruction: 0xf88d7bc7 │ │ │ │ mrc 0, 5, r3, cr7, cr8, {2} │ │ │ │ @ instruction: 0xf8d42bc2 │ │ │ │ cdp 2, 11, cr3, cr7, cr8, {4} │ │ │ │ tstls r5, #197632 @ 0x30400 │ │ │ │ - bcc 4e3084 <__bss_end__@@Base+0x43c44c> │ │ │ │ + bcc 4e300c <__bss_end__@@Base+0x43c46c> │ │ │ │ stc 3, cr2, [sp, #4] │ │ │ │ @ instruction: 0xf88d4a1a │ │ │ │ stc 0, cr3, [sp, #512] @ 0x200 │ │ │ │ vstr s10, [sp, #108] @ 0x6c │ │ │ │ vstr s12, [sp, #112] @ 0x70 │ │ │ │ vstr s14, [sp, #116] @ 0x74 │ │ │ │ vstr s4, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf7db1a1f │ │ │ │ - @ instruction: 0x4639eab0 │ │ │ │ + ldrtmi lr, [r9], -r4, asr #21 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e66623 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004af43f │ │ │ │ @ instruction: 0xf1044638 │ │ │ │ @ instruction: 0xf7e50140 │ │ │ │ - @ instruction: 0xf8d4fa0b │ │ │ │ + @ instruction: 0xf8d4fdff │ │ │ │ stmdami sl, {r4, r7, r9, sp}^ │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ movwcs pc, #35012 @ 0x88c4 @ │ │ │ │ @ instruction: 0xf8d44478 │ │ │ │ @ instruction: 0xf8c422a8 │ │ │ │ @ instruction: 0xf8c42320 │ │ │ │ @ instruction: 0xf8d43324 │ │ │ │ @@ -37189,148 +37184,148 @@ │ │ │ │ @ instruction: 0xf8d41364 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ @ instruction: 0xf8c412fc │ │ │ │ @ instruction: 0xf8c40370 │ │ │ │ @ instruction: 0xf8c41374 │ │ │ │ @ instruction: 0xf8c42378 │ │ │ │ @ instruction: 0xe6c5337c │ │ │ │ - ldc 7, cr15, [r6], {219} @ 0xdb │ │ │ │ + stc 7, cr15, [lr], #-876 @ 0xfffffc94 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - andeq r2, r3, r0, lsr #29 │ │ │ │ - andeq r0, r3, r4, lsl r7 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r5, r3, sl, lsr #24 │ │ │ │ - andeq r0, r3, r4, ror #13 │ │ │ │ - andeq r5, r3, r8, ror #23 │ │ │ │ - andeq r5, r3, ip, lsl #21 │ │ │ │ + andeq r2, r3, r0, lsl #29 │ │ │ │ + andeq r0, r3, ip, lsl #15 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r3, sl, lsl #24 │ │ │ │ + andeq r0, r3, ip, asr r7 │ │ │ │ + andeq r5, r3, r8, asr #23 │ │ │ │ + andeq r5, r3, ip, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e3080 <__bss_end__@@Base+0x3c448> │ │ │ │ + blhi e3008 <__bss_end__@@Base+0x3c468> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - bmi fe379618 <__bss_end__@@Base+0xfe2d29e0> │ │ │ │ + bmi fe3795a0 <__bss_end__@@Base+0xfe2d2a00> │ │ │ │ eorsge pc, r4, #14614528 @ 0xdf0000 │ │ │ │ - blmi fe379644 <__bss_end__@@Base+0xfe2d2a0c> │ │ │ │ + blmi fe3795cc <__bss_end__@@Base+0xfe2d2a2c> │ │ │ │ ldrbtmi r4, [sl], #1146 @ 0x47a │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ strmi r4, [r1], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8da58d3 │ │ │ │ ldmdavs fp, {} @ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ svcls 0x00120300 │ │ │ │ ldrdlt pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldc2 7, cr15, [r6, #-948] @ 0xfffffc4c │ │ │ │ - blcs 41c14 │ │ │ │ + blcs 41b9c │ │ │ │ rschi pc, r2, r0 │ │ │ │ strbmi r4, [fp], -r6, lsl #12 │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4629 │ │ │ │ strls fp, [r0, -r4] │ │ │ │ - blx ff0e5c1c <__bss_end__@@Base+0xff03efe4> │ │ │ │ + blx ff0e5ba4 <__bss_end__@@Base+0xff03f004> │ │ │ │ rsbsmi pc, r8, #14024704 @ 0xd60000 │ │ │ │ - blvs 1e3290 <__bss_end__@@Base+0x13c658> │ │ │ │ - blhi 263284 <__bss_end__@@Base+0x1bc64c> │ │ │ │ - blhi 1263508 <__bss_end__@@Base+0x11bc8d0> │ │ │ │ + blvs 1e3218 <__bss_end__@@Base+0x13c678> │ │ │ │ + blhi 26320c <__bss_end__@@Base+0x1bc66c> │ │ │ │ + blhi 1263490 <__bss_end__@@Base+0x11bc8f0> │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - ldc 0, cr8, [pc, #748] @ 27f28 │ │ │ │ + ldc 0, cr8, [pc, #748] @ 27eb0 │ │ │ │ vcmp.f64 d7, d28 │ │ │ │ vsqrt.f64 d24, d7 │ │ │ │ @ instruction: 0xdc04fa10 │ │ │ │ mlacc r8, r4, r8, pc @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89480af │ │ │ │ mvnslt r3, r9, lsr #32 │ │ │ │ andscs r6, r8, r2, ror #21 │ │ │ │ ldmdavc r1, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ andcs pc, r3, r0, lsl fp @ │ │ │ │ - bl ff079494 <__bss_end__@@Base+0xfefd285c> │ │ │ │ + bl ff07941c <__bss_end__@@Base+0xfefd287c> │ │ │ │ sbceq r0, r9, r1, asr #3 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ cdp 0, 11, cr8, cr7, cr1, {5} │ │ │ │ @ instruction: 0xf8dc7bc8 │ │ │ │ stmiane sl, {r2, r4, ip, sp}^ │ │ │ │ - bvc 2e33cc <__bss_end__@@Base+0x23c794> │ │ │ │ + bvc 2e3354 <__bss_end__@@Base+0x23c7b4> │ │ │ │ addsmi r3, sl, #56, 6 @ 0xe0000000 │ │ │ │ - bvc fe223664 <__bss_end__@@Base+0xfe17ca2c> │ │ │ │ - bvc 163198 <__bss_end__@@Base+0xbc560> │ │ │ │ + bvc fe2235ec <__bss_end__@@Base+0xfe17ca4c> │ │ │ │ + bvc 163120 <__bss_end__@@Base+0xbc580> │ │ │ │ @ instruction: 0xf10cd1f6 │ │ │ │ strmi r0, [r4, #3096] @ 0xc18 │ │ │ │ movwcs sp, #495 @ 0x1ef │ │ │ │ - blvs e32ac <__bss_end__@@Base+0x3c674> │ │ │ │ + blvs e3234 <__bss_end__@@Base+0x3c694> │ │ │ │ eorcc pc, r8, r4, lsl #17 │ │ │ │ ldc 4, cr2, [r7, #4] │ │ │ │ strtmi r7, [r9], -r4, lsl #22 │ │ │ │ - blpl 63308 <__bss_start@@Base+0x8268> │ │ │ │ - bleq 1263770 <__bss_end__@@Base+0x11bcb38> │ │ │ │ - blvs e3310 <__bss_end__@@Base+0x3c6d8> │ │ │ │ + blpl 63290 <__bss_start@@Base+0x8288> │ │ │ │ + bleq 12636f8 <__bss_end__@@Base+0x11bcb58> │ │ │ │ + blvs e3298 <__bss_end__@@Base+0x3c6f8> │ │ │ │ svcmi 0x0058aa02 │ │ │ │ - blvc ff223798 <__bss_end__@@Base+0xff17cb60> │ │ │ │ - blpl ff1a379c <__bss_end__@@Base+0xff0fcb64> │ │ │ │ + blvc ff223720 <__bss_end__@@Base+0xff17cb80> │ │ │ │ + blpl ff1a3724 <__bss_end__@@Base+0xff0fcb84> │ │ │ │ subeq pc, r0, r6, lsl #2 │ │ │ │ - blvs ff1e37a4 <__bss_end__@@Base+0xff13cb6c> │ │ │ │ + blvs ff1e372c <__bss_end__@@Base+0xff13cb8c> │ │ │ │ stc 4, cr4, [sp, #508] @ 0x1fc │ │ │ │ vstr s14, [sp, #8] │ │ │ │ vstr s10, [sp, #16] │ │ │ │ - @ instruction: 0xf7e56a03 │ │ │ │ - ldc 13, cr15, [r7, #516] @ 0x204 │ │ │ │ + @ instruction: 0xf7e66a03 │ │ │ │ + @ instruction: 0xed97f975 │ │ │ │ strmi r7, [r5], -ip, lsl #22 │ │ │ │ - blvc ff0637b8 <__bss_end__@@Base+0xfefbcb80> │ │ │ │ - blx 4638ac <__bss_end__@@Base+0x3bcc74> │ │ │ │ + blvc ff063740 <__bss_end__@@Base+0xfefbcba0> │ │ │ │ + blx 463834 <__bss_end__@@Base+0x3bcc94> │ │ │ │ stccs 12, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0x4325d16c │ │ │ │ - bmi 12d6324 <__bss_end__@@Base+0x122f6ec> │ │ │ │ - blmi 11ef598 <__bss_end__@@Base+0x1148960> │ │ │ │ + bmi 12d62ac <__bss_end__@@Base+0x122f70c> │ │ │ │ + blmi 11ef520 <__bss_end__@@Base+0x1148980> │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 181d6c <__bss_end__@@Base+0xdb134> │ │ │ │ + blls 181cf4 <__bss_end__@@Base+0xdb154> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ ldmdavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ - vldr d4, [pc, #256] @ 27e20 │ │ │ │ + vldr d4, [pc, #256] @ 27da8 │ │ │ │ ldrbtmi r1, [fp], #-2869 @ 0xfffff4cb │ │ │ │ rsbsmi pc, r8, #14024704 @ 0xd60000 │ │ │ │ - bleq 1e3378 <__bss_end__@@Base+0x13c740> │ │ │ │ + bleq 1e3300 <__bss_end__@@Base+0x13c760> │ │ │ │ @ instruction: 0xf7db6a9f │ │ │ │ - ldc 12, cr14, [pc, #344] @ 27e8c │ │ │ │ + ldc 12, cr14, [pc, #384] @ 27e3c │ │ │ │ @ instruction: 0xf06f7b32 │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d23, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d7 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10f │ │ │ │ - bmi d40954 <__bss_end__@@Base+0xc99d1c> │ │ │ │ + bmi d408dc <__bss_end__@@Base+0xc99d3c> │ │ │ │ ldrbtmi r6, [sl], #-355 @ 0xfffffe9d │ │ │ │ - blcs 41da8 │ │ │ │ - blmi cdc084 <__bss_end__@@Base+0xc3544c> │ │ │ │ + blcs 41d30 │ │ │ │ + blmi cdc00c <__bss_end__@@Base+0xc3546c> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ bicle r2, r4, r0, lsl #20 │ │ │ │ ldrdeq pc, [sl], -r6 @ │ │ │ │ tstpeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strthi r8, [r2], #-3570 @ 0xfffff20e │ │ │ │ ldmdbvs r8, {r5, r6, r7, r8, sp, lr} │ │ │ │ - @ instruction: 0xf8dcf7e6 │ │ │ │ + ldc2l 7, cr15, [r0], {230} @ 0xe6 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx fed25d3a <__bss_end__@@Base+0xfec7f102> │ │ │ │ - beq 4635a4 <__bss_end__@@Base+0x3bc96c> │ │ │ │ - blvs 7e3408 <__bss_end__@@Base+0x73c7d0> │ │ │ │ - blvc ff223870 <__bss_end__@@Base+0xff17cc38> │ │ │ │ - blpl 3633f0 <__bss_end__@@Base+0x2bc7b8> │ │ │ │ - blvc 1e3634 <__bss_end__@@Base+0x13c9fc> │ │ │ │ - blvs 1a37b8 <__bss_end__@@Base+0xfcb80> │ │ │ │ - blhi ff1e3870 <__bss_end__@@Base+0xff13cc38> │ │ │ │ - blx 463968 <__bss_end__@@Base+0x3bcd30> │ │ │ │ + blx fed25cc2 <__bss_end__@@Base+0xfec7f122> │ │ │ │ + beq 46352c <__bss_end__@@Base+0x3bc98c> │ │ │ │ + blvs 7e3390 <__bss_end__@@Base+0x73c7f0> │ │ │ │ + blvc ff2237f8 <__bss_end__@@Base+0xff17cc58> │ │ │ │ + blpl 363378 <__bss_end__@@Base+0x2bc7d8> │ │ │ │ + blvc 1e35bc <__bss_end__@@Base+0x13ca1c> │ │ │ │ + blvs 1a3740 <__bss_end__@@Base+0xfcba0> │ │ │ │ + blhi ff1e37f8 <__bss_end__@@Base+0xff13cc58> │ │ │ │ + blx 4638f0 <__bss_end__@@Base+0x3bcd50> │ │ │ │ strtmi fp, [r5], -r8, asr #30 │ │ │ │ stccs 5, cr13, [r0], {159} @ 0x9f │ │ │ │ ldr sp, [r2, r1, lsr #1]! │ │ │ │ ldrb r2, [r6, -r0, lsl #8]! │ │ │ │ ldceq 1, cr15, [r8], {12} │ │ │ │ @ instruction: 0xf43f4584 │ │ │ │ @ instruction: 0xf10caf6c │ │ │ │ @@ -37338,83 +37333,83 @@ │ │ │ │ @ instruction: 0xe766d1f6 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ str pc, [lr, r3, lsl #27] │ │ │ │ vpadd.i8 d20, d0, d6 │ │ │ │ ldmdbmi r6, {r1, r3, r6, r7, r9, sp, lr} │ │ │ │ ldrbtmi r4, [fp], #-2070 @ 0xfffff7ea │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - stmib r8, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b ffae5d54 <__bss_end__@@Base+0xffa3f11c> │ │ │ │ + ldmib lr, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bl e5cdc <__bss_end__@@Base+0x3f13c> │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ andsmi r3, r3, r3, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r8, r6, r0 │ │ │ │ - andeq r0, r3, r0, lsr #8 │ │ │ │ - andeq r5, r3, r6, asr #18 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r5, r3, r0, ror #16 │ │ │ │ - andeq r0, r3, r4, lsl #6 │ │ │ │ - andeq r5, r3, r6, lsl #16 │ │ │ │ - andeq r2, r3, r2, lsr sl │ │ │ │ - andeq r5, r3, r8, asr #15 │ │ │ │ - andeq lr, r2, lr, ror #13 │ │ │ │ - andeq r2, r2, r4, asr #29 │ │ │ │ - andeq r2, r2, r6, ror #29 │ │ │ │ + muleq r3, r8, r4 │ │ │ │ + andeq r5, r3, r6, lsr #18 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r3, r0, asr #16 │ │ │ │ + andeq r0, r3, ip, ror r3 │ │ │ │ + andeq r5, r3, r6, ror #15 │ │ │ │ + andeq r2, r3, r2, lsl sl │ │ │ │ + andeq r5, r3, r8, lsr #15 │ │ │ │ + andeq lr, r2, r6, ror #12 │ │ │ │ + andeq r3, r2, r0, lsl #2 │ │ │ │ + andeq r3, r2, r2, lsr #2 │ │ │ │ ldrbtmi r4, [fp], #-2819 @ 0xfffff4fd │ │ │ │ stmdacc r0, {r3, r4, r8, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r5, r3, lr, ror #13 │ │ │ │ + andeq r5, r3, lr, asr #13 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706398 │ │ │ │ - ldrdeq r5, [r3], -sl │ │ │ │ + @ instruction: 0x000356ba │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706918 │ │ │ │ - andeq r5, r3, lr, asr #13 │ │ │ │ + andeq r5, r3, lr, lsr #13 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706818 │ │ │ │ - andeq r5, r3, r2, asr #13 │ │ │ │ + andeq r5, r3, r2, lsr #13 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706018 │ │ │ │ - andeq r2, r3, r6, lsl r9 │ │ │ │ + strdeq r2, [r3], -r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb7f084 <__bss_end__@@Base+0xfead844c> │ │ │ │ + bl feb7f00c <__bss_end__@@Base+0xfead846c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ teqplt r8, sp @ @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r1], -r4, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt ff265e54 <__bss_end__@@Base+0xff1bf21c> │ │ │ │ + bllt ff265ddc <__bss_end__@@Base+0xff1bf23c> │ │ │ │ svclt 0x0000bd08 │ │ │ │ - muleq r3, r4, r6 │ │ │ │ + andeq r5, r3, r4, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7f0b0 <__bss_end__@@Base+0xfead8478> │ │ │ │ + bl feb7f038 <__bss_end__@@Base+0xfead8498> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ stmdavs r8!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx 825e7a <__bss_end__@@Base+0x77f242> │ │ │ │ + blx 825e02 <__bss_end__@@Base+0x77f262> │ │ │ │ stmdavs r8!, {r3, r5, r8, ip, sp, pc} │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ fldmdbxlt r8!, {d11-d97} @ Deprecated │ │ │ │ - andeq r5, r3, ip, ror #12 │ │ │ │ + andeq r5, r3, ip, asr #12 │ │ │ │ ldrbtmi r4, [fp], #-2818 @ 0xfffff4fe │ │ │ │ - bleq 3634ec <__bss_end__@@Base+0x2bc8b4> │ │ │ │ + bleq 363474 <__bss_end__@@Base+0x2bc8d4> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r5, r3, lr, asr #12 │ │ │ │ + andeq r5, r3, lr, lsr #12 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706858 │ │ │ │ - andeq r5, r3, lr, lsr r6 │ │ │ │ + andeq r5, r3, lr, lsl r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46174d51 │ │ │ │ @ instruction: 0x461e4a51 │ │ │ │ ldrbtmi r4, [sp], #-2897 @ 0xfffff4af │ │ │ │ @@ -37430,158 +37425,158 @@ │ │ │ │ andne lr, pc, #3227648 @ 0x314000 │ │ │ │ stmib r5, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ed3711 │ │ │ │ ldmib r5, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ eorvs r2, r8, r6, lsl r3 │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ - bge 522668 <__bss_end__@@Base+0x47ba30> │ │ │ │ + bge 5225f0 <__bss_end__@@Base+0x47ba50> │ │ │ │ tstcs sl, #3227648 @ 0x314000 │ │ │ │ @ instruction: 0xf8c54653 │ │ │ │ @ instruction: 0xb1a4a060 │ │ │ │ - b 4e5ed0 <__bss_end__@@Base+0x43f298> │ │ │ │ + b ae5e58 <__bss_end__@@Base+0xa3f2b8> │ │ │ │ stmdavs r3, {r1, r5, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8337825 │ │ │ │ ldreq r2, [r0], #18 │ │ │ │ @ instruction: 0xf814d506 │ │ │ │ @ instruction: 0xf8335f01 │ │ │ │ @ instruction: 0xf41cc015 │ │ │ │ mvnsle r5, r0, lsl #30 │ │ │ │ svclt 0x00162d00 │ │ │ │ movwcs r4, #1698 @ 0x6a2 │ │ │ │ ldcmi 3, cr2, [r3], #-4 │ │ │ │ ldrbtmi r1, [ip], #-3185 @ 0xfffff38f │ │ │ │ - blmi cc0820 <__bss_end__@@Base+0xc19be8> │ │ │ │ + blmi cc07a8 <__bss_end__@@Base+0xc19c08> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svclt 0x00186263 │ │ │ │ eorle r6, lr, r3, rrx │ │ │ │ @ instruction: 0xf1b94b2e │ │ │ │ ldrbtmi r3, [fp], #-4095 @ 0xfffff001 │ │ │ │ eorsle r6, r0, ip, lsl r8 │ │ │ │ strbmi fp, [r2], -ip, asr #3 │ │ │ │ andcs r4, r0, r1, asr r6 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr3, {7} │ │ │ │ + blx ffce5ed4 <__bss_end__@@Base+0xffc3f334> │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcmi 0, cr13, [r8, #-208]! @ 0xffffff30 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ ldrbtmi r4, [sp], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xff40f7e5 │ │ │ │ + blx d65ef2 <__bss_end__@@Base+0xcbf352> │ │ │ │ movtlt r6, #296 @ 0x128 │ │ │ │ - @ instruction: 0xf7e54669 │ │ │ │ - @ instruction: 0xf8bdff9d │ │ │ │ + @ instruction: 0xf7e64669 │ │ │ │ + @ instruction: 0xf8bdfb91 │ │ │ │ @ instruction: 0xf8bd2000 │ │ │ │ rscvs r3, sl, r2 │ │ │ │ andcs r6, r0, fp, lsr #14 │ │ │ │ - blmi 6ba868 <__bss_end__@@Base+0x613c30> │ │ │ │ + blmi 6ba7f0 <__bss_end__@@Base+0x613c50> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 8205c <__bss_start@@Base+0x26fbc> │ │ │ │ + blls 81fe4 <__bss_start@@Base+0x26fdc> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ stmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svccc 0x00fff1b9 │ │ │ │ mvnle r6, r2, rrx │ │ │ │ - b 1165f7c <__bss_end__@@Base+0x10bf344> │ │ │ │ + b 1565f04 <__bss_end__@@Base+0x14bf364> │ │ │ │ @ instruction: 0xf7dbe7e9 │ │ │ │ - strmi lr, [r1], r2, asr #20 │ │ │ │ + pkhtbmi lr, r1, r2, asr #20 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ @ instruction: 0xf7ffe7e3 │ │ │ │ stmiavs r6!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620e7be │ │ │ │ - blx 465fbe <__bss_end__@@Base+0x3bf386> │ │ │ │ + @ instruction: 0xff04f7e4 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bmi 3e1f9c <__bss_end__@@Base+0x33b364> │ │ │ │ + bmi 3e1f24 <__bss_end__@@Base+0x33b384> │ │ │ │ stmdami lr, {r8, r9, sp} │ │ │ │ bicne pc, r1, r0, asr #4 │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - blx ffce5fee <__bss_end__@@Base+0xffc3f3b6> │ │ │ │ - svc 0x0080f7da │ │ │ │ - ldmib r8!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq r5, r3, sl, lsl r6 │ │ │ │ - strdeq r0, [r3], -r0 @ │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r3, sl, r5 │ │ │ │ - strdeq r2, [r3], -r4 │ │ │ │ - ldrdeq r2, [r3], -lr │ │ │ │ - andeq r5, r3, lr, asr r5 │ │ │ │ - andeq r0, r3, r4, lsl r0 │ │ │ │ - muleq r2, r4, ip │ │ │ │ - andeq r2, r2, r2, ror #24 │ │ │ │ + @ instruction: 0xffe6f7ea │ │ │ │ + svc 0x0094f7da │ │ │ │ + ldmib r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strdeq r5, [r3], -sl │ │ │ │ + andeq r0, r3, r8, ror #2 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r3, sl, ror r5 │ │ │ │ + ldrdeq r2, [r3], -r4 │ │ │ │ + @ instruction: 0x000327be │ │ │ │ + andeq r5, r3, lr, lsr r5 │ │ │ │ + andeq r0, r3, ip, lsl #1 │ │ │ │ + ldrdeq r2, [r2], -r0 │ │ │ │ + muleq r2, lr, lr │ │ │ │ ldrbtmi r4, [fp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq e3688 <__bss_end__@@Base+0x3ca50> │ │ │ │ - blne 16368c <__bss_end__@@Base+0xbca54> │ │ │ │ + bleq e3610 <__bss_end__@@Base+0x3ca70> │ │ │ │ + blne 163614 <__bss_end__@@Base+0xbca74> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r2, r3, r2, lsl r7 │ │ │ │ + strdeq r2, [r3], -r2 @ │ │ │ │ andcs r4, r0, #3072 @ 0xc00 │ │ │ │ addsvs r4, sl, #2063597568 @ 0x7b000000 │ │ │ │ - bleq 1e36a0 <__bss_end__@@Base+0x13ca68> │ │ │ │ + bleq 1e3628 <__bss_end__@@Base+0x13ca88> │ │ │ │ svclt 0x00004770 │ │ │ │ - muleq r3, ip, r4 │ │ │ │ + andeq r5, r3, ip, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8acb0 <__bss_end__@@Base+0xfeae4078> │ │ │ │ + bl feb8ac38 <__bss_end__@@Base+0xfeae4098> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 76c010 <__bss_end__@@Base+0x6c53d8> │ │ │ │ - blmi 7942cc <__bss_end__@@Base+0x6ed694> │ │ │ │ + bmi 76bf98 <__bss_end__@@Base+0x6c53f8> │ │ │ │ + blmi 794254 <__bss_end__@@Base+0x6ed6b4> │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ ldcmi 6, cr4, [ip], {104} @ 0x68 │ │ │ │ ldrbtmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00c4f7da │ │ │ │ + svc 0x00daf7da │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - blx ff4e4158 <__bss_end__@@Base+0xff43d520> │ │ │ │ - blvc 4a3754 <__bss_end__@@Base+0x3fcb1c> │ │ │ │ - bleq 5e31e0 <__bss_end__@@Base+0x53c5a8> │ │ │ │ + blx ff4e40e0 <__bss_end__@@Base+0xff43d540> │ │ │ │ + blvc 4a36dc <__bss_end__@@Base+0x3fcb3c> │ │ │ │ + bleq 5e3168 <__bss_end__@@Base+0x53c5c8> │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ - blhi 223afc <__bss_end__@@Base+0x17cec4> │ │ │ │ - blx ff26416c <__bss_end__@@Base+0xff1bd534> │ │ │ │ - bleq 6231f0 <__bss_end__@@Base+0x57c5b8> │ │ │ │ + blhi 223a84 <__bss_end__@@Base+0x17cee4> │ │ │ │ + blx ff2640f4 <__bss_end__@@Base+0xff1bd554> │ │ │ │ + bleq 623178 <__bss_end__@@Base+0x57c5d8> │ │ │ │ movwcs r4, #6672 @ 0x1a10 │ │ │ │ - blmi 380b80 <__bss_end__@@Base+0x2d9f48> │ │ │ │ + blmi 380b08 <__bss_end__@@Base+0x2d9f68> │ │ │ │ mrc 4, 1, r4, cr8, cr10, {3} │ │ │ │ vstr d8, [r4, #28] │ │ │ │ ldmpl r3, {r1, r2, r8, r9, fp, pc}^ │ │ │ │ - blls 18216c <__bss_end__@@Base+0xdb534> │ │ │ │ + blls 1820f4 <__bss_end__@@Base+0xdb554> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ ldc 0, cr11, [sp], #24 │ │ │ │ vldrlt d8, [r0, #-8] │ │ │ │ - ldmdb r2, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb sl!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - andeq pc, r2, sl, asr #30 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r5, r3, sl, ror #8 │ │ │ │ - andeq pc, r2, ip, lsl #30 │ │ │ │ + andeq pc, r2, r2, asr #31 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r3, sl, asr #8 │ │ │ │ + andeq pc, r2, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7f33c <__bss_end__@@Base+0xfead8704> │ │ │ │ + bl feb7f2c4 <__bss_end__@@Base+0xfead8724> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ stmdavs r8!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf9d9f7ed │ │ │ │ andcs fp, r0, r8, lsl #18 │ │ │ │ stmdavs r8!, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4621 │ │ │ │ stmdavs r3, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r6, r0, lsl #22 │ │ │ │ @ instruction: 0xf1a06840 │ │ │ │ - blx fec28170 <__bss_end__@@Base+0xfeb81538> │ │ │ │ + blx fec280f8 <__bss_end__@@Base+0xfeb81558> │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq r5, r3, r0, ror #7 │ │ │ │ + andeq r5, r3, r0, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7f380 <__bss_end__@@Base+0xfead8748> │ │ │ │ + bl feb7f308 <__bss_end__@@Base+0xfead8768> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvc 0x004b0ff8 │ │ │ │ - blcs 7999c <__bss_start@@Base+0x1e8fc> │ │ │ │ - blcs dc1a8 <__bss_end__@@Base+0x35570> │ │ │ │ + blcs 79924 <__bss_start@@Base+0x1e91c> │ │ │ │ + blcs dc130 <__bss_end__@@Base+0x35590> │ │ │ │ stmibvs r3, {r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ tstvs sl, r8, lsl #4 │ │ │ │ ldclt 0, cr2, [r0, #-0] │ │ │ │ @ instruction: 0xf00f3030 │ │ │ │ msrlt CPSR_f, r9, ror #19 │ │ │ │ andcs r6, r6, #3719168 @ 0x38c000 │ │ │ │ msreq CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ @@ -37590,45 +37585,45 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xf8dfb089 │ │ │ │ ldrmi r9, [lr], -ip, lsl #2 │ │ │ │ ldrbtmi r4, [r9], #1667 @ 0x683 │ │ │ │ - blls 4f9bf4 <__bss_end__@@Base+0x452fbc> │ │ │ │ + blls 4f9b7c <__bss_end__@@Base+0x452fdc> │ │ │ │ movwls r4, #17943 @ 0x4617 │ │ │ │ movwls r9, #23316 @ 0x5b14 │ │ │ │ @ instruction: 0x9c129b15 │ │ │ │ @ instruction: 0xf8d99306 │ │ │ │ - blls 5a81e8 <__bss_end__@@Base+0x5015b0> │ │ │ │ + blls 5a8170 <__bss_end__@@Base+0x5015d0> │ │ │ │ ldrsbge pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #29699 @ 0x7403 │ │ │ │ - blx ba61a8 <__bss_end__@@Base+0xaff570> │ │ │ │ + blx ba6130 <__bss_end__@@Base+0xaff590> │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d15b │ │ │ │ vst2.8 {d20-d21}, [pc :256], r6 │ │ │ │ vhsub.s8 , q0, q9 │ │ │ │ ldrbtmi r6, [r8], #-355 @ 0xfffffe9d │ │ │ │ - blx ffc661ba <__bss_end__@@Base+0xffbbf582> │ │ │ │ + ldc2 7, cr15, [r8], {235} @ 0xeb │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - blx fe0661cc <__bss_end__@@Base+0xfdfbf594> │ │ │ │ + blx fe066154 <__bss_end__@@Base+0xfdfbf5b4> │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ tstcs r0, r2, ror #4 │ │ │ │ @ instruction: 0xf7da4620 │ │ │ │ - blmi ba3ef0 <__bss_end__@@Base+0xafd2b8> │ │ │ │ + blmi ba3ed0 <__bss_end__@@Base+0xafd330> │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ ldrbtmi r8, [fp], #-28 @ 0xffffffe4 │ │ │ │ andcs lr, r0, #196, 18 @ 0x310000 │ │ │ │ adcvs r2, r2, r3, lsl #4 │ │ │ │ - blcs 422a8 │ │ │ │ - blmi a5c340 <__bss_end__@@Base+0x9b5708> │ │ │ │ + blcs 42230 │ │ │ │ + blmi a5c2c8 <__bss_end__@@Base+0x9b5728> │ │ │ │ msreq CPSR_fx, r4, lsl #2 │ │ │ │ ldmdbvs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - cdp2 7, 11, cr15, cr10, cr5, {7} │ │ │ │ + blx febe616c <__bss_end__@@Base+0xfeb3f5cc> │ │ │ │ eorlt pc, r8, r4, lsl #17 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r8, r9, sl, sp} │ │ │ │ cps #3 │ │ │ │ ldmdavs r0!, {r3, r4, r5, sl, fp} │ │ │ │ @@ -37639,237 +37634,237 @@ │ │ │ │ smlabbls r1, r8, r2, r7 │ │ │ │ tstls r0, r6, lsl #18 │ │ │ │ @ instruction: 0xf7fe9903 │ │ │ │ strtmi pc, [r0], -pc, lsl #31 │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andpl pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf960f7ff │ │ │ │ - vldr d4, [pc, #76] @ 282e4 │ │ │ │ + vldr d4, [pc, #76] @ 2826c │ │ │ │ @ instruction: 0xf1040b0d │ │ │ │ ldrbtmi r0, [fp], #-64 @ 0xffffffc0 │ │ │ │ - blcs 1638f0 <__bss_end__@@Base+0xbccb8> │ │ │ │ - blne e38f4 <__bss_end__@@Base+0x3ccbc> │ │ │ │ + blcs 163878 <__bss_end__@@Base+0xbccd8> │ │ │ │ + blne e387c <__bss_end__@@Base+0x3ccdc> │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e54ff0 │ │ │ │ - @ instruction: 0xf8d9ba76 │ │ │ │ + @ instruction: 0xf8d9be6a │ │ │ │ strtmi r0, [r9], -r0 │ │ │ │ @ instruction: 0xf9baf7ed │ │ │ │ str r4, [ip, r4, lsl #12]! │ │ │ │ eorcc pc, sl, r4, asr #17 │ │ │ │ strb r8, [r1, r3, ror #11] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ andsmi r3, r3, r3, lsr r3 │ │ │ │ - andeq r5, r3, sl, asr r3 │ │ │ │ - muleq r2, sl, sl │ │ │ │ - andeq r2, r3, sl, asr r5 │ │ │ │ - andeq r5, r3, r4, ror #5 │ │ │ │ - andeq r2, r3, sl, ror #9 │ │ │ │ + andeq r5, r3, sl, lsr r3 │ │ │ │ + ldrdeq r2, [r2], -r6 │ │ │ │ + andeq r2, r3, sl, lsr r5 │ │ │ │ + andeq r5, r3, r4, asr #5 │ │ │ │ + andeq r2, r3, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7f4f0 <__bss_end__@@Base+0xfead88b8> │ │ │ │ + bl feb7f478 <__bss_end__@@Base+0xfead88d8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 1ec2d8 <__bss_end__@@Base+0x1456a0> │ │ │ │ + blmi 1ec260 <__bss_end__@@Base+0x1456c0> │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf996f7ed │ │ │ │ andcs r4, fp, #34603008 @ 0x2100000 │ │ │ │ andsvc pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr12, cr10, {6} │ │ │ │ - andeq r5, r3, ip, lsr #4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr0, cr10, {6} │ │ │ │ + andeq r5, r3, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7f520 <__bss_end__@@Base+0xfead88e8> │ │ │ │ + bl feb7f4a8 <__bss_end__@@Base+0xfead8908> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 22c2e8 <__bss_end__@@Base+0x1856b0> │ │ │ │ + blmi 22c270 <__bss_end__@@Base+0x1856d0> │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrbtmi r4, [fp], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf7ed6818 │ │ │ │ @ instruction: 0x462af97d │ │ │ │ tstpvc pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7da4038 │ │ │ │ - svclt 0x0000be43 │ │ │ │ - strdeq r5, [r3], -sl │ │ │ │ + svclt 0x0000be57 │ │ │ │ + ldrdeq r5, [r3], -sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7f554 <__bss_end__@@Base+0xfead891c> │ │ │ │ + bl feb7f4dc <__bss_end__@@Base+0xfead893c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 16c33c <__bss_end__@@Base+0xc5704> │ │ │ │ + blmi 16c2c4 <__bss_end__@@Base+0xc5724> │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf964f7ed │ │ │ │ addmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq r5, r3, r8, asr #3 │ │ │ │ + andeq r5, r3, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb7f57c <__bss_end__@@Base+0xfead8944> │ │ │ │ + bl feb7f504 <__bss_end__@@Base+0xfead8964> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 12c364 <__bss_end__@@Base+0x8572c> │ │ │ │ + blmi 12c2ec <__bss_end__@@Base+0x8574c> │ │ │ │ ldrbtmi r4, [fp], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf7ed6818 │ │ │ │ @ instruction: 0xf8d0f951 │ │ │ │ stclt 2, cr0, [r8, #-544] @ 0xfffffde0 │ │ │ │ - andeq r5, r3, r2, lsr #3 │ │ │ │ + andeq r5, r3, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb7f5a0 <__bss_end__@@Base+0xfead8968> │ │ │ │ + bl feb7f528 <__bss_end__@@Base+0xfead8988> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 46c368 <__bss_end__@@Base+0x3c5730> │ │ │ │ + blmi 46c2f0 <__bss_end__@@Base+0x3c5750> │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf93ef7ed │ │ │ │ tstcs r8, #4, 12 @ 0x400000 │ │ │ │ addcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ - blx fe2e63bc <__bss_end__@@Base+0xfe23f784> │ │ │ │ + blx fe2e6344 <__bss_end__@@Base+0xfe23f7a4> │ │ │ │ rsbseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ andscc fp, r0, r8, asr #2 │ │ │ │ - blx 6a635e <__bss_end__@@Base+0x5ff726> │ │ │ │ + @ instruction: 0xff0df7e4 │ │ │ │ rsbseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - blx fef66382 <__bss_end__@@Base+0xfeebf74a> │ │ │ │ + stc2l 7, cr15, [r4], #-940 @ 0xfffffc54 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ - blmi 174dbc <__bss_end__@@Base+0xce184> │ │ │ │ + blmi 174d44 <__bss_end__@@Base+0xce1a4> │ │ │ │ ldrbtmi r4, [fp], #-1577 @ 0xfffff9d7 │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000ba59 │ │ │ │ - andeq r5, r3, ip, ror r1 │ │ │ │ - andeq r5, r3, sl, asr #2 │ │ │ │ + andeq r5, r3, ip, asr r1 │ │ │ │ + andeq r5, r3, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb7f5fc <__bss_end__@@Base+0xfead89c4> │ │ │ │ + bl feb7f584 <__bss_end__@@Base+0xfead89e4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r2], #-960 @ 0xfffffc40 │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ movwlt r6, #2080 @ 0x820 │ │ │ │ - blx ffb663c4 <__bss_end__@@Base+0xffabf78c> │ │ │ │ + blx ffb6634c <__bss_end__@@Base+0xffabf7ac> │ │ │ │ @ instruction: 0xf7ffb130 │ │ │ │ stmdavs r0!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 8663d2 <__bss_end__@@Base+0x7bf79a> │ │ │ │ + blx 86635a <__bss_end__@@Base+0x7bf7ba> │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [ip], #-3099 @ 0xfffff3e5 │ │ │ │ @ instruction: 0xf7ed6820 │ │ │ │ and pc, r4, sp, asr #22 │ │ │ │ @ instruction: 0xf7ed6820 │ │ │ │ @ instruction: 0xf7ebf8ff │ │ │ │ - stmdavs r0!, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf909f7ed │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ strdls sp, [r1], -r4 │ │ │ │ @ instruction: 0xf7eb6820 │ │ │ │ - stmdbls r1, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcmi 0, cr6, [r1], {33} @ 0x21 │ │ │ │ stmdbvs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf7e5b118 │ │ │ │ - movwcs pc, #3487 @ 0xd9f @ │ │ │ │ - blmi 3c08ec <__bss_end__@@Base+0x319cb4> │ │ │ │ - bmi 3b0464 <__bss_end__@@Base+0x30982c> │ │ │ │ - ldc 4, cr4, [pc, #492] @ 28654 │ │ │ │ + @ instruction: 0xf7e6b118 │ │ │ │ + movwcs pc, #2451 @ 0x993 @ │ │ │ │ + blmi 3c0874 <__bss_end__@@Base+0x319cd4> │ │ │ │ + bmi 3b03ec <__bss_end__@@Base+0x30984c> │ │ │ │ + ldc 4, cr4, [pc, #492] @ 285dc │ │ │ │ ldrbtmi r7, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ andseq lr, r3, r3, asr #19 │ │ │ │ andsvs r6, r0, r8, lsl r6 │ │ │ │ stc 0, cr6, [r3, #352] @ 0x160 │ │ │ │ vstr d7, [r3, #88] @ 0x58 │ │ │ │ andlt r7, r2, sl, lsl fp │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - andeq r5, r3, r2, lsr #2 │ │ │ │ - andeq r5, r3, r6, lsl #2 │ │ │ │ - ldrdeq r5, [r3], -r8 │ │ │ │ - andeq r5, r3, r4, asr #1 │ │ │ │ - andeq r2, r3, lr, lsl r3 │ │ │ │ + andeq r5, r3, r2, lsl #2 │ │ │ │ + andeq r5, r3, r6, ror #1 │ │ │ │ + strheq r5, [r3], -r8 │ │ │ │ + andeq r5, r3, r4, lsr #1 │ │ │ │ + strdeq r2, [r3], -lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e3960 <__bss_end__@@Base+0x3cd28> │ │ │ │ + blhi e38e8 <__bss_end__@@Base+0x3cd48> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ - beq fec667e4 <__bss_end__@@Base+0xfebbfbac> │ │ │ │ + beq fec6676c <__bss_end__@@Base+0xfebbfbcc> │ │ │ │ strcs pc, [r4, #2271] @ 0x8df │ │ │ │ stcpl 2, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ strcc pc, [r0, #2271] @ 0x8df │ │ │ │ ldrbtmi r2, [sl], #-1536 @ 0xfffffa00 │ │ │ │ ldrbpl pc, [ip, #-2271]! @ 0xfffff721 @ │ │ │ │ stcge 6, cr4, [r6], #-220 @ 0xffffff24 │ │ │ │ @ instruction: 0xf8df447d │ │ │ │ ldmpl r3, {r3, r4, r5, r6, r8, sl, sp, pc}^ │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ ldrcc pc, [ip, #-2253] @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi r6, [r1], -r8, lsr #18 │ │ │ │ - stc2l 7, cr15, [r8, #-916] @ 0xfffffc6c │ │ │ │ + @ instruction: 0xf93cf7e6 │ │ │ │ stmdavc r2!, {r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ addsmi r6, sl, #43776 @ 0xab00 │ │ │ │ addhi pc, ip, r0 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - stmdbvs r8!, {r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7e54621 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r8!, {r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7e64621 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc 1, cr13, [r5, #964] @ 0x3c4 │ │ │ │ vldr d5, [r5, #24] │ │ │ │ vmovvs.32 d11[1], r7 │ │ │ │ - blvc 1223de8 <__bss_end__@@Base+0x117d1b0> │ │ │ │ + blvc 1223d70 <__bss_end__@@Base+0x117d1d0> │ │ │ │ @ instruction: 0x662b4433 │ │ │ │ - blvc ff063ff0 <__bss_end__@@Base+0xfefbd3b8> │ │ │ │ - blx 4640e4 <__bss_end__@@Base+0x3bd4ac> │ │ │ │ + blvc ff063f78 <__bss_end__@@Base+0xfefbd3d8> │ │ │ │ + blx 46406c <__bss_end__@@Base+0x3bd4cc> │ │ │ │ cdp 4, 11, cr13, cr2, cr7, {0} │ │ │ │ vmov.f64 d6, #68 @ 0x3e200000 0.1562500 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vmov.i16 d31, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf8df8140 │ │ │ │ andcs r3, r0, #24, 10 @ 0x6000000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0x661a447b │ │ │ │ tsteq sl, r3, asr #19 │ │ │ │ - blpl 5e3b54 <__bss_end__@@Base+0x53cf1c> │ │ │ │ + blpl 5e3adc <__bss_end__@@Base+0x53cf3c> │ │ │ │ @ instruction: 0xf8dfb936 │ │ │ │ ldrbtmi r3, [fp], #-1284 @ 0xfffffafc │ │ │ │ - blcs 426c0 │ │ │ │ + blcs 42648 │ │ │ │ ldrhi pc, [r4, #-64]! @ 0xffffffc0 │ │ │ │ ldrbtpl pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldrbtmi r2, [sp], #-768 @ 0xfffffd00 │ │ │ │ stmib r5, {r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7ed3313 │ │ │ │ @ instruction: 0x4604fa3f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8df8089 │ │ │ │ @ instruction: 0xf8df64e4 │ │ │ │ ldrbtmi r8, [lr], #-1252 @ 0xfffffb1c │ │ │ │ @ instruction: 0xe01a44f8 │ │ │ │ movwcc r6, #7403 @ 0x1ceb │ │ │ │ stmvs r3, {r0, r1, r3, r5, r6, r7, sl, sp, lr} │ │ │ │ andle r2, fp, r3, lsl #22 │ │ │ │ - blvs 163bd0 <__bss_end__@@Base+0xbcf98> │ │ │ │ - blvc 1e3bec <__bss_end__@@Base+0x13cfb4> │ │ │ │ - blvs ff224068 <__bss_end__@@Base+0xff17d430> │ │ │ │ - blx 464160 <__bss_end__@@Base+0x3bd528> │ │ │ │ + blvs 163b58 <__bss_end__@@Base+0xbcfb8> │ │ │ │ + blvc 1e3b74 <__bss_end__@@Base+0x13cfd4> │ │ │ │ + blvs ff223ff0 <__bss_end__@@Base+0xff17d450> │ │ │ │ + blx 4640e8 <__bss_end__@@Base+0x3bd548> │ │ │ │ andcs fp, r3, #156, 30 @ 0x270 │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ ldrtcc pc, [r8], #2271 @ 0x8df @ │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - blx 15e6564 <__bss_end__@@Base+0x153f92c> │ │ │ │ + blx 15e64ec <__bss_end__@@Base+0x153f94c> │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r8!, {r1, r2, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ed4621 │ │ │ │ stmdavs r3, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ - blvc 1e3c1c <__bss_end__@@Base+0x13cfe4> │ │ │ │ - blvs 264094 <__bss_end__@@Base+0x1bd45c> │ │ │ │ - blpl 263c10 <__bss_end__@@Base+0x1bcfd8> │ │ │ │ + blvc 1e3ba4 <__bss_end__@@Base+0x13d004> │ │ │ │ + blvs 26401c <__bss_end__@@Base+0x1bd47c> │ │ │ │ + blpl 263b98 <__bss_end__@@Base+0x1bcff8> │ │ │ │ cdp 13, 3, cr6, cr7, cr11, {1} │ │ │ │ movwcc r7, #6981 @ 0x1b45 │ │ │ │ cdp 5, 11, cr6, cr4, cr11, {1} │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ vldrle s31, [r0, #64] @ 0x40 │ │ │ │ ldmibvc sl, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 623738 <__bss_end__@@Base+0x57cb00> │ │ │ │ + blcs 6236c0 <__bss_end__@@Base+0x57cb20> │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - stmda r6, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r0, {r0, r1, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r8!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf81af7ed │ │ │ │ strbmi r6, [r9], -r0, asr #19 │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ teqpcc ip, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfi r4, r8, (invalid: 15:11) │ │ │ │ - bcs 606898 <__bss_end__@@Base+0x55fc60> │ │ │ │ - bcs 61e75c <__bss_end__@@Base+0x577b24> │ │ │ │ + bcs 606820 <__bss_end__@@Base+0x55fc80> │ │ │ │ + bcs 61e6e4 <__bss_end__@@Base+0x577b44> │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf853a302 │ │ │ │ strmi r1, [fp], #-34 @ 0xffffffde │ │ │ │ svclt 0x00004718 │ │ │ │ @ instruction: 0xfffffed1 │ │ │ │ @ instruction: 0x000008b1 │ │ │ │ muleq r0, pc, r6 @ │ │ │ │ @@ -37892,44 +37887,44 @@ │ │ │ │ ldrdeq r0, [r0], -fp │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ andeq r0, r0, fp, ror r1 │ │ │ │ andeq r0, r0, r1, asr #4 │ │ │ │ andeq r0, r0, fp, asr #3 │ │ │ │ ldrbtmi r4, [fp], #-3063 @ 0xfffff409 │ │ │ │ @ instruction: 0xf7ed6818 │ │ │ │ - bmi ffde6efc <__bss_end__@@Base+0xffd402c4> │ │ │ │ + bmi ffde6e84 <__bss_end__@@Base+0xffd402e4> │ │ │ │ vsubne.f64 d4, d24, d27 │ │ │ │ svclt 0x0018447a │ │ │ │ ldmpl r3, {r0, sp}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl r5 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrbthi pc, [r0], r0, asr #32 @ │ │ │ │ stcpl 2, cr15, [r4, #-52]! @ 0xffffffcc │ │ │ │ - blhi e39a8 <__bss_end__@@Base+0x3cd70> │ │ │ │ + blhi e3930 <__bss_end__@@Base+0x3cd90> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xd1702a9c │ │ │ │ stmiaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f47f │ │ │ │ strcc r6, [r1], -fp, ror #16 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blmi ff908ce8 <__bss_end__@@Base+0xff8620b0> │ │ │ │ + blmi ff908c70 <__bss_end__@@Base+0xff8620d0> │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ muleq r7, r4, r8 │ │ │ │ stm r9, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldc 0, cr0, [pc, #28] @ 2870c │ │ │ │ - bvs fe7ef618 <__bss_end__@@Base+0xfe7489e0> │ │ │ │ - bleq 1e3d44 <__bss_end__@@Base+0x13d10c> │ │ │ │ + ldc 0, cr0, [pc, #28] @ 28694 │ │ │ │ + bvs fe7ef5a0 <__bss_end__@@Base+0xfe748a00> │ │ │ │ + bleq 1e3ccc <__bss_end__@@Base+0x13d12c> │ │ │ │ @ instruction: 0xf889230f │ │ │ │ @ instruction: 0xf7da3002 │ │ │ │ - ldc 15, cr14, [pc, #440] @ 288bc │ │ │ │ + ldc 15, cr14, [pc, #480] @ 2886c │ │ │ │ @ instruction: 0xf06f7bc6 │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10f │ │ │ │ @@ -37943,129 +37938,129 @@ │ │ │ │ @ instruction: 0xf8cd69a3 │ │ │ │ @ instruction: 0xf10d004a │ │ │ │ @ instruction: 0xf8ad00b6 │ │ │ │ @ instruction: 0xf8c92048 │ │ │ │ @ instruction: 0xf7fe301c │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [fp, #-64]! @ 0xffffffc0 │ │ │ │ - bhi 187b670 <__bss_end__@@Base+0x17d4a38> │ │ │ │ + bhi 187b5f8 <__bss_end__@@Base+0x17d4a58> │ │ │ │ ldmvs sl, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0404291 │ │ │ │ - bhi fe8c8e94 <__bss_end__@@Base+0xfe82225c> │ │ │ │ + bhi fe8c8e1c <__bss_end__@@Base+0xfe82227c> │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andle r4, r3, sl, lsl #5 │ │ │ │ addsmi r6, sl, #27, 30 @ 0x6c │ │ │ │ bichi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0x46494bbe │ │ │ │ ldmdbvs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vsubw.s8 q9, q0, d20 │ │ │ │ @ instruction: 0xf8c90305 │ │ │ │ @ instruction: 0xf7e53018 │ │ │ │ - stmdacc r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacc r0, {r0, r1, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, lr} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ - blmi fede2248 <__bss_end__@@Base+0xfed3b610> │ │ │ │ + blmi fede21d0 <__bss_end__@@Base+0xfed3b630> │ │ │ │ ldmibmi r6!, {r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf85a4479 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - ldcl 7, cr15, [r4, #872]! @ 0x368 │ │ │ │ + mcr 7, 0, pc, cr12, cr10, {6} @ │ │ │ │ cdp 6, 11, cr14, cr7, cr0, {5} │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vsqrt.f64 d23, d6 │ │ │ │ @ instruction: 0xf6fffa10 │ │ │ │ cdp 14, 0, cr10, cr6, cr3, {6} │ │ │ │ - vldr s6, [pc, #576] @ 28a08 │ │ │ │ + vldr s6, [pc, #576] @ 28990 │ │ │ │ vstr d2, [r5, #604] @ 0x25c │ │ │ │ vmov.32 r5, d8[1] │ │ │ │ vldr d6, [r5, #920] @ 0x398 │ │ │ │ - vldr d4, [pc, #104] @ 28840 │ │ │ │ + vldr d4, [pc, #104] @ 287c8 │ │ │ │ @ instruction: 0x66283b95 │ │ │ │ - blvs e4078 <__bss_end__@@Base+0x3d440> │ │ │ │ - blpl 2241fc <__bss_end__@@Base+0x17d5c4> │ │ │ │ - blpl 123ff8 <__bss_end__@@Base+0x7d3c0> │ │ │ │ - blpl 6e3e00 <__bss_end__@@Base+0x63d1c8> │ │ │ │ + blvs e4000 <__bss_end__@@Base+0x3d460> │ │ │ │ + blpl 224184 <__bss_end__@@Base+0x17d5e4> │ │ │ │ + blpl 123f80 <__bss_end__@@Base+0x7d3e0> │ │ │ │ + blpl 6e3d88 <__bss_end__@@Base+0x63d1e8> │ │ │ │ @ instruction: 0xf10de6ac │ │ │ │ strbmi r0, [r0], -r4, lsr #17 │ │ │ │ stc2l 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - blmi fe8541ec <__bss_end__@@Base+0xfe7ad5b4> │ │ │ │ + blmi fe854174 <__bss_end__@@Base+0xfe7ad5d4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strbmi r8, [r0], -r5, lsr #8 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ @ instruction: 0x4601fcfb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blmi fe6c8bac <__bss_end__@@Base+0xfe621f74> │ │ │ │ + blmi fe6c8b34 <__bss_end__@@Base+0xfe621f94> │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xff06f7ec │ │ │ │ rsbshi pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1088422 │ │ │ │ @ instruction: 0xf7e40010 │ │ │ │ - @ instruction: 0xf8d7f8e2 │ │ │ │ - blmi fe4c9220 <__bss_end__@@Base+0xfe4225e8> │ │ │ │ + @ instruction: 0xf8d7fcd6 │ │ │ │ + blmi fe4c91a8 <__bss_end__@@Base+0xfe422608> │ │ │ │ @ instruction: 0xf10846a6 │ │ │ │ smladcs r0, r0, ip, r0 │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ ldm lr!, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ stc 0, cr0, [r8, #60] @ 0x3c │ │ │ │ ldrt r7, [sp], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7fea829 │ │ │ │ stmdacs r0, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ ldrbtmi r4, [fp], #-2950 @ 0xfffff47a │ │ │ │ - blcs 429e4 │ │ │ │ + blcs 4296c │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ - bvs 1903008 <__bss_end__@@Base+0x185c3d0> │ │ │ │ + bvs 1902f90 <__bss_end__@@Base+0x185c3f0> │ │ │ │ @ instruction: 0xf0402a01 │ │ │ │ ldmdavs r9, {r1, r2, r3, r6, r7, sl, pc} │ │ │ │ andeq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf0404291 │ │ │ │ ldmdavs sl, {r3, r6, r7, sl, pc}^ │ │ │ │ ldmvs r9, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf5b24638 │ │ │ │ svclt 0x00345ffa │ │ │ │ vtst.8 q8, q8, q1 │ │ │ │ ldrmi r3, [r0], r7, ror #5 │ │ │ │ - bl fe4e6814 <__bss_end__@@Base+0xfe43fbdc> │ │ │ │ + bl fe9e679c <__bss_end__@@Base+0xfe93fbfc> │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf807213f │ │ │ │ ldmdavc fp!, {r3, ip, sp} │ │ │ │ - blcc 854da8 <__bss_end__@@Base+0x7ae170> │ │ │ │ + blcc 854d30 <__bss_end__@@Base+0x7ae190> │ │ │ │ svclt 0x00882b5e │ │ │ │ @ instruction: 0xf8127011 │ │ │ │ - blcs 384cc │ │ │ │ + blcs 38454 │ │ │ │ ldmdami r1!, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-1593 @ 0xfffff9c7 │ │ │ │ - ldcl 7, cr15, [lr], #872 @ 0x368 │ │ │ │ + ldc 7, cr15, [r6, #-872] @ 0xfffffc98 │ │ │ │ strcc r2, [r1], -r0, lsl #14 │ │ │ │ @ instruction: 0xf10de60c │ │ │ │ strbmi r0, [r0], -r4, lsr #17 │ │ │ │ stc2l 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ svcmi 0x006aae05 │ │ │ │ - ldrbtmi r3, [pc], #-1537 @ 288f0 │ │ │ │ - blcs 42ae0 │ │ │ │ + ldrbtmi r3, [pc], #-1537 @ 28878 │ │ │ │ + blcs 42a68 │ │ │ │ @ instruction: 0x83b3f040 │ │ │ │ - blcs 42de8 │ │ │ │ - blmi 19dcac4 <__bss_end__@@Base+0x1935e8c> │ │ │ │ + blcs 42d70 │ │ │ │ + blmi 19dca4c <__bss_end__@@Base+0x1935eac> │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ muleq r7, r4, r8 │ │ │ │ stm r9, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldc 0, cr0, [pc, #28] @ 2892c │ │ │ │ - bvs fe7ef618 <__bss_end__@@Base+0xfe7489e0> │ │ │ │ - bleq 1e3f64 <__bss_end__@@Base+0x13d32c> │ │ │ │ + ldc 0, cr0, [pc, #28] @ 288b4 │ │ │ │ + bvs fe7ef5a0 <__bss_end__@@Base+0xfe748a00> │ │ │ │ + bleq 1e3eec <__bss_end__@@Base+0x13d34c> │ │ │ │ @ instruction: 0xf889230f │ │ │ │ @ instruction: 0xf7da3002 │ │ │ │ - ldc 14, cr14, [pc, #376] @ 28a9c │ │ │ │ + ldc 14, cr14, [pc, #416] @ 28a4c │ │ │ │ @ instruction: 0xf06f7b3e │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10f │ │ │ │ @@ -38080,46 +38075,46 @@ │ │ │ │ ldmhi sl!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8cd4541 │ │ │ │ @ instruction: 0xf8ad004a │ │ │ │ @ instruction: 0xf8c92048 │ │ │ │ @ instruction: 0xf04f301c │ │ │ │ @ instruction: 0xf8c91304 │ │ │ │ @ instruction: 0xf0003018 │ │ │ │ - bmi 12098dc <__bss_end__@@Base+0x1162ca4> │ │ │ │ + bmi 1209864 <__bss_end__@@Base+0x1162cc4> │ │ │ │ ldmvs r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0004299 │ │ │ │ @ instruction: 0xf10d84a8 │ │ │ │ stmdage ip!, {r5, fp} │ │ │ │ @ instruction: 0xf7e44641 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf020010a │ │ │ │ - ldc 14, cr15, [pc, #436] @ 28b54 │ │ │ │ + ldc 14, cr15, [pc, #436] @ 28adc │ │ │ │ mcrr 11, 2, r7, r1, cr5 │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf0208b07 │ │ │ │ mcrr 14, 6, pc, r1, cr3 @ │ │ │ │ vmov.32 r0, d8[1] │ │ │ │ ldrtmi r8, [r8], -r7, lsl #22 │ │ │ │ stc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8a984fa │ │ │ │ @ instruction: 0xf8a90010 │ │ │ │ - blmi d28a38 <__bss_end__@@Base+0xc81e00> │ │ │ │ + blmi d289c0 <__bss_end__@@Base+0xc81e20> │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7e56918 │ │ │ │ - strmi pc, [r7], -sp, lsr #21 │ │ │ │ + strmi pc, [r7], -r1, lsr #29 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fad7f │ │ │ │ str r3, [r5, #2047] @ 0x7ff │ │ │ │ @ instruction: 0xf7fea829 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ ldrbtmi r4, [fp], #-2859 @ 0xfffff4d5 │ │ │ │ - blcs 42b68 │ │ │ │ + blcs 42af0 │ │ │ │ tstphi r2, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ stmibvs r2!, {r0, r3, r5, r8, r9, fp, lr}^ │ │ │ │ svcvs 0x0059447b │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ sub r4, pc, r8, lsl #12 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -38128,82 +38123,82 @@ │ │ │ │ @ instruction: 0x41223456 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00e99999 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - andeq pc, r2, lr, lsr fp @ │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r5, r3, ip, asr r0 │ │ │ │ - andeq pc, r2, ip, lsr #22 │ │ │ │ - andeq r4, r3, ip, ror #31 │ │ │ │ - ldrdeq r4, [r3], -sl │ │ │ │ - andeq r4, r3, sl, asr #31 │ │ │ │ - andeq r4, r3, lr, lsr #31 │ │ │ │ - andeq r2, r2, ip, lsl r8 │ │ │ │ - andeq r4, r3, r0, lsl #31 │ │ │ │ - andeq r4, r3, r2, lsr #29 │ │ │ │ - andeq pc, r2, ip, ror #18 │ │ │ │ - andeq r4, r3, r0, asr #28 │ │ │ │ - andeq r4, r3, ip, asr #27 │ │ │ │ + @ instruction: 0x0002fbb6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r5, r3, ip, lsr r0 │ │ │ │ + andeq pc, r2, r4, lsr #23 │ │ │ │ + andeq r4, r3, ip, asr #31 │ │ │ │ + @ instruction: 0x00034fba │ │ │ │ + andeq r4, r3, sl, lsr #31 │ │ │ │ + andeq r4, r3, lr, lsl #31 │ │ │ │ + andeq r2, r2, r8, asr sl │ │ │ │ + andeq r4, r3, r0, ror #30 │ │ │ │ + andeq r4, r3, r2, lsl #29 │ │ │ │ + andeq pc, r2, r4, ror #19 │ │ │ │ + andeq r4, r3, r0, lsr #28 │ │ │ │ andeq r4, r3, ip, lsr #27 │ │ │ │ - andeq r0, r0, r0, lsr #6 │ │ │ │ - andeq r2, r2, r0, asr #11 │ │ │ │ - andeq r4, r3, r8, lsr #26 │ │ │ │ - andeq r4, r3, ip, lsl #26 │ │ │ │ - andeq r4, r3, r0, ror #25 │ │ │ │ - @ instruction: 0x00034cb6 │ │ │ │ - andeq r2, r2, r6, ror r4 │ │ │ │ - andeq r4, r3, sl, lsr ip │ │ │ │ - andeq r4, r3, r0, lsr #24 │ │ │ │ - andeq r4, r3, r8, lsr #23 │ │ │ │ - andeq r4, r3, r6, asr fp │ │ │ │ - andeq r4, r3, r2, lsr fp │ │ │ │ - andeq r4, r3, r4, lsr #22 │ │ │ │ + andeq r4, r3, ip, lsl #27 │ │ │ │ + andeq r0, r0, r8, lsl r3 │ │ │ │ + strdeq r2, [r2], -ip │ │ │ │ + andeq r4, r3, r8, lsl #26 │ │ │ │ + andeq r4, r3, ip, ror #25 │ │ │ │ + andeq r4, r3, r0, asr #25 │ │ │ │ + muleq r3, r6, ip │ │ │ │ + @ instruction: 0x000226b2 │ │ │ │ + andeq r4, r3, sl, lsl ip │ │ │ │ + andeq r4, r3, r0, lsl #24 │ │ │ │ + andeq r4, r3, r8, lsl #23 │ │ │ │ + andeq r4, r3, r6, lsr fp │ │ │ │ + andeq r4, r3, r2, lsl fp │ │ │ │ + andeq r4, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xb3206980 │ │ │ │ addsmi r6, sl, #4390912 @ 0x430000 │ │ │ │ stmdavs r3, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmibvs sl, {r0, r1, r2, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ orrsvs r8, sl, r0, lsl #8 │ │ │ │ stmibvs sl, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bicsvs r8, sl, r3, lsr #9 │ │ │ │ - @ instruction: 0xf83af7eb │ │ │ │ - blcs 94b768 <__bss_end__@@Base+0x8a4b30> │ │ │ │ - blhi 189cf14 <__bss_end__@@Base+0x17f62dc> │ │ │ │ + @ instruction: 0xf8e2f7eb │ │ │ │ + blcs 94b6f0 <__bss_end__@@Base+0x8a4b50> │ │ │ │ + blhi 189ce9c <__bss_end__@@Base+0x17f62fc> │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ stmdbcs r5, {r0, r3, r5, r7, sl, pc} │ │ │ │ ldrhi pc, [fp], #0 │ │ │ │ ldrbtmi r4, [r8], #-2283 @ 0xfffff715 │ │ │ │ - bl ffbe6a5c <__bss_end__@@Base+0xffb3fe24> │ │ │ │ + stc 7, cr15, [r6], {218} @ 0xda │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ strcc r3, [r1], -r0, ror #7 │ │ │ │ - strbt r2, [pc], #1792 @ 28b00 │ │ │ │ + strbt r2, [pc], #1792 @ 28a88 │ │ │ │ stmiaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ strcc r4, [r1], -r3, ror #31 │ │ │ │ ldmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r5, r6, r9, pc} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi ff8148a0 <__bss_end__@@Base+0xff76dc68> │ │ │ │ + blmi ff814828 <__bss_end__@@Base+0xff76dc88> │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ muleq r7, r4, r8 │ │ │ │ stm r9, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldc 0, cr0, [pc, #28] @ 28b54 │ │ │ │ - bvs fe7efa80 <__bss_end__@@Base+0xfe748e48> │ │ │ │ - bleq 1e418c <__bss_end__@@Base+0x13d554> │ │ │ │ + ldc 0, cr0, [pc, #28] @ 28adc │ │ │ │ + bvs fe7efa08 <__bss_end__@@Base+0xfe748e68> │ │ │ │ + bleq 1e4114 <__bss_end__@@Base+0x13d574> │ │ │ │ @ instruction: 0xf889230f │ │ │ │ @ instruction: 0xf7da3002 │ │ │ │ - ldc 13, cr14, [pc, #296] @ 28c74 │ │ │ │ + ldc 13, cr14, [pc, #336] @ 28c24 │ │ │ │ @ instruction: 0xf06f7bce │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10f │ │ │ │ @@ -38218,60 +38213,60 @@ │ │ │ │ ldmhi sl!, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8cd4541 │ │ │ │ @ instruction: 0xf8ad004a │ │ │ │ @ instruction: 0xf8c92048 │ │ │ │ @ instruction: 0xf04f301c │ │ │ │ @ instruction: 0xf8c91304 │ │ │ │ @ instruction: 0xf0003018 │ │ │ │ - bmi ff0495a0 <__bss_end__@@Base+0xfefa2968> │ │ │ │ + bmi ff049528 <__bss_end__@@Base+0xfefa2988> │ │ │ │ ldmvs r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0004299 │ │ │ │ @ instruction: 0xf10d83bc │ │ │ │ stmdage ip!, {r5, fp} │ │ │ │ @ instruction: 0xf7e44641 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf020010a │ │ │ │ - ldc 13, cr15, [pc, #356] @ 28d2c │ │ │ │ + ldc 13, cr15, [pc, #356] @ 28cb4 │ │ │ │ mcrr 11, 11, r7, r1, cr1 │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf0208b07 │ │ │ │ mcrr 13, 4, pc, r1, cr15 @ │ │ │ │ vmov.32 r0, d8[1] │ │ │ │ ldrtmi r8, [r8], -r7, lsl #22 │ │ │ │ - blx 466be2 <__bss_end__@@Base+0x3bffaa> │ │ │ │ + blx 466b6a <__bss_end__@@Base+0x3bffca> │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8a983c5 │ │ │ │ @ instruction: 0xf8a90010 │ │ │ │ - blmi feb68c60 <__bss_end__@@Base+0xfeac2028> │ │ │ │ + blmi feb68be8 <__bss_end__@@Base+0xfeac2048> │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf10de056 │ │ │ │ strbmi r0, [r0], -r4, lsr #17 │ │ │ │ - blx ee6c02 <__bss_end__@@Base+0xe3ffca> │ │ │ │ + blx ee6b8a <__bss_end__@@Base+0xe3ffea> │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - blmi fea53ddc <__bss_end__@@Base+0xfe9ad1a4> │ │ │ │ + blmi fea53d64 <__bss_end__@@Base+0xfe9ad1c4> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi fe9c9440 <__bss_end__@@Base+0xfe922808> │ │ │ │ + blmi fe9c93c8 <__bss_end__@@Base+0xfe922828> │ │ │ │ ldrbtmi r3, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bcs 4308c │ │ │ │ + bcs 43014 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldm r4, {r0, r1, r2, r3, r4, r7, r9, fp, sp, lr} │ │ │ │ stm r9, {r0, r1, r2} │ │ │ │ ldc 0, cr0, [r3, #28] │ │ │ │ - vldr d0, [pc, #24] @ 28c54 │ │ │ │ + vldr d0, [pc, #24] @ 28bdc │ │ │ │ tstcs r4, #144, 22 @ 0x24000 │ │ │ │ andcc pc, r2, r9, lsl #17 │ │ │ │ - stcl 7, cr15, [sl], {218} @ 0xda │ │ │ │ - blvc fe3e42c8 <__bss_end__@@Base+0xfe33d690> │ │ │ │ + ldcl 7, cr15, [r4], {218} @ 0xda │ │ │ │ + blvc fe3e4250 <__bss_end__@@Base+0xfe33d6b0> │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bleq 2244d4 <__bss_end__@@Base+0x17d89c> │ │ │ │ - blvc ff064848 <__bss_end__@@Base+0xfefbdc10> │ │ │ │ - bcc fe4644b8 <__bss_end__@@Base+0xfe3bd880> │ │ │ │ + bleq 22445c <__bss_end__@@Base+0x17d8bc> │ │ │ │ + blvc ff0647d0 <__bss_end__@@Base+0xfefbdc30> │ │ │ │ + bcc fe464440 <__bss_end__@@Base+0xfe3bd8a0> │ │ │ │ svclt 0x00284293 │ │ │ │ svccs 0x00004613 │ │ │ │ @ instruction: 0x81b2f040 │ │ │ │ andcc pc, r4, r9, asr #17 │ │ │ │ streq pc, [sl, sp, lsl #2]! │ │ │ │ @ instruction: 0x3004f8b8 │ │ │ │ ldrdeq pc, [sl], sp @ │ │ │ │ @@ -38279,58 +38274,58 @@ │ │ │ │ @ instruction: 0xf8bd9011 │ │ │ │ @ instruction: 0xf8d820ae │ │ │ │ stmibvs r3!, {} @ │ │ │ │ subeq pc, sl, sp, asr #17 │ │ │ │ @ instruction: 0xf8ada815 │ │ │ │ @ instruction: 0xf8c92048 │ │ │ │ @ instruction: 0xf7e53018 │ │ │ │ - ldrtmi pc, [r8], -sl, ror #19 @ │ │ │ │ - blx fed66c98 <__bss_end__@@Base+0xfecc0060> │ │ │ │ + @ instruction: 0x4638fdde │ │ │ │ + blx fed66c20 <__bss_end__@@Base+0xfecc0080> │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blmi fe154720 <__bss_end__@@Base+0xfe0adae8> │ │ │ │ + blmi fe1546a8 <__bss_end__@@Base+0xfe0adb08> │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf7e56918 │ │ │ │ - stmdacc r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacc r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, lr} │ │ │ │ ldcge 4, cr15, [r0], {63} @ 0x3f │ │ │ │ @ instruction: 0xf10de418 │ │ │ │ strbmi r0, [r0], -r4, lsr #17 │ │ │ │ - blx ff666cc4 <__bss_end__@@Base+0xff5c008c> │ │ │ │ + blx ff666c4c <__bss_end__@@Base+0xff5c00ac> │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - blmi 1ed3d18 <__bss_end__@@Base+0x1e2d0e0> │ │ │ │ + blmi 1ed3ca0 <__bss_end__@@Base+0x1e2d100> │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 1e4932c <__bss_end__@@Base+0x1da26f4> │ │ │ │ + blmi 1e492b4 <__bss_end__@@Base+0x1da2714> │ │ │ │ mrcvc 4, 0, r4, cr10, cr11, {3} │ │ │ │ suble r2, sp, r0, lsl #20 │ │ │ │ strhne pc, [r0], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf8b43318 │ │ │ │ @ instruction: 0xf8b40042 │ │ │ │ and r7, r3, r4, asr #32 │ │ │ │ svccs 0x0008f813 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ addmi r8, sl, #1703936 @ 0x1a0000 │ │ │ │ ldmdahi sl, {r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r4, r2, lsl #5 │ │ │ │ adcsmi r8, sl, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0x4640d1f2 │ │ │ │ - blx 1e66d10 <__bss_end__@@Base+0x1dc00d8> │ │ │ │ + blx 1e66c98 <__bss_end__@@Base+0x1dc00f8> │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ msrhi SPSR_fxc, #64 @ 0x40 │ │ │ │ - bmi 564374 <__bss_end__@@Base+0x4bd73c> │ │ │ │ + bmi 5642fc <__bss_end__@@Base+0x4bd75c> │ │ │ │ stcleq 1, cr15, [r0], {13} │ │ │ │ - bpl 5a437c <__bss_end__@@Base+0x4fd744> │ │ │ │ + bpl 5a4304 <__bss_end__@@Base+0x4fd764> │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ - bvs 5e4384 <__bss_end__@@Base+0x53d74c> │ │ │ │ + bvs 5e430c <__bss_end__@@Base+0x53d76c> │ │ │ │ mrc 6, 5, r4, cr7, cr7, {3} │ │ │ │ - vldr s8, [pc, #784] @ 2904c │ │ │ │ + vldr s8, [pc, #784] @ 28fd4 │ │ │ │ @ instruction: 0xeeb77b56 │ │ │ │ - blmi 183f858 <__bss_end__@@Base+0x1798c20> │ │ │ │ - bvs ff1e4824 <__bss_end__@@Base+0xff13dbec> │ │ │ │ + blmi 183f7e0 <__bss_end__@@Base+0x1798c40> │ │ │ │ + bvs ff1e47ac <__bss_end__@@Base+0xff13dc0c> │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ mcr 4, 4, r4, cr4, cr11, {3} │ │ │ │ vdiv.f64 d3, d5, d7 │ │ │ │ @ instruction: 0xf8d34b07 │ │ │ │ cdp 0, 8, cr8, cr6, cr4, {2} │ │ │ │ ldm ip!, {r0, r1, r2, r8, r9, fp, ip, lr} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ @@ -38339,169 +38334,169 @@ │ │ │ │ stm r7, {r0, r1} │ │ │ │ ldrbtmi r0, [r1], -r3 │ │ │ │ stc 6, cr4, [sp, #352] @ 0x160 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ vstr d4, [sp, #64] @ 0x40 │ │ │ │ bfimi r5, r2, (invalid: 22:0) │ │ │ │ strcs r3, [r0, -r1, lsl #12] │ │ │ │ - bllt fed66d88 <__bss_end__@@Base+0xfecc0150> │ │ │ │ + bllt fed66d10 <__bss_end__@@Base+0xfecc0170> │ │ │ │ stmiaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge feb65f98 <__bss_end__@@Base+0xfeabf360> │ │ │ │ + blge feb65f20 <__bss_end__@@Base+0xfeabf380> │ │ │ │ ldrbtmi r4, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ - blcs 42f10 │ │ │ │ + blcs 42e98 │ │ │ │ msrhi CPSR_fx, r0, asr #32 │ │ │ │ - ldrbtmi r4, [pc], #-3912 @ 28dac │ │ │ │ - blcs 43e9c │ │ │ │ + ldrbtmi r4, [pc], #-3912 @ 28d34 │ │ │ │ + blcs 43e24 │ │ │ │ rsbshi pc, pc, #0 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ strmi pc, [r1], -r7, lsr #20 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs r8!, {r4, r5, r9, pc} │ │ │ │ ldc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ eorhi pc, r9, #0 │ │ │ │ adceq pc, sl, sp, lsl #2 │ │ │ │ - blx 666dd0 <__bss_end__@@Base+0x5c0198> │ │ │ │ + blx 666d58 <__bss_end__@@Base+0x5c01b8> │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ subshi pc, r4, #0 │ │ │ │ @ instruction: 0xf7ec6838 │ │ │ │ strmi pc, [r3], -r5, lsr #24 │ │ │ │ stmdacs r0, {r1, r2, ip, pc} │ │ │ │ subhi pc, ip, #0 │ │ │ │ - bvc 664444 <__bss_end__@@Base+0x5bd80c> │ │ │ │ + bvc 6643cc <__bss_end__@@Base+0x5bd82c> │ │ │ │ stmibeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - bleq 1a65230 <__bss_end__@@Base+0x19be5f8> │ │ │ │ - bpl 5e4450 <__bss_end__@@Base+0x53d818> │ │ │ │ - bvs 624454 <__bss_end__@@Base+0x57d81c> │ │ │ │ + bleq 1a651b8 <__bss_end__@@Base+0x19be618> │ │ │ │ + bpl 5e43d8 <__bss_end__@@Base+0x53d838> │ │ │ │ + bvs 6243dc <__bss_end__@@Base+0x57d83c> │ │ │ │ cdp 8, 11, cr10, cr7, cr12, {1} │ │ │ │ @ instruction: 0xf8947ac7 │ │ │ │ cdp 0, 11, cr1, cr7, cr12, {2} │ │ │ │ vldr s10, [r7, #788] @ 0x314 │ │ │ │ vmov.f64 d8, #118 @ 0x3fb00000 1.375 │ │ │ │ stmdbcs r2, {r1, r2, r6, r7, r9, fp, sp, lr} │ │ │ │ movwcs fp, #12052 @ 0x2f14 │ │ │ │ stc 3, cr2, [r9, #4] │ │ │ │ vldr d7, [r4, #16] │ │ │ │ movwls r7, #23308 @ 0x5b0c │ │ │ │ - blpl 64454 <__bss_start@@Base+0x93b4> │ │ │ │ - blvc 64460 <__bss_start@@Base+0x93c0> │ │ │ │ - blvc 3e4488 <__bss_end__@@Base+0x33d850> │ │ │ │ - blvs e4460 <__bss_end__@@Base+0x3d828> │ │ │ │ - blvc e446c <__bss_end__@@Base+0x3d834> │ │ │ │ - blvc 464494 <__bss_end__@@Base+0x3bd85c> │ │ │ │ - blvc 164474 <__bss_end__@@Base+0xbd83c> │ │ │ │ + blpl 643dc <__bss_start@@Base+0x93d4> │ │ │ │ + blvc 643e8 <__bss_start@@Base+0x93e0> │ │ │ │ + blvc 3e4410 <__bss_end__@@Base+0x33d870> │ │ │ │ + blvs e43e8 <__bss_end__@@Base+0x3d848> │ │ │ │ + blvc e43f4 <__bss_end__@@Base+0x3d854> │ │ │ │ + blvc 46441c <__bss_end__@@Base+0x3bd87c> │ │ │ │ + blvc 1643fc <__bss_end__@@Base+0xbd85c> │ │ │ │ @ instruction: 0xf9def7fe │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ - blls 1b2a58 <__bss_end__@@Base+0x10be20> │ │ │ │ - bleq 126491c <__bss_end__@@Base+0x11bdce4> │ │ │ │ + blls 1b29e0 <__bss_end__@@Base+0x10be40> │ │ │ │ + bleq 12648a4 <__bss_end__@@Base+0x11bdd04> │ │ │ │ @ instruction: 0x101cf8d8 │ │ │ │ @ instruction: 0x465b69d8 │ │ │ │ strls lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x46024f19 │ │ │ │ - ldrbtmi r9, [pc], #-1026 @ 28e70 │ │ │ │ - ldcvs 8, cr9, [pc], #-20 @ 28e60 │ │ │ │ + ldrbtmi r9, [pc], #-1026 @ 28df8 │ │ │ │ + ldcvs 8, cr9, [pc], #-20 @ 28de8 │ │ │ │ str r4, [sp, #-1976]! @ 0xfffff848 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - bvs fe0af858 <__bss_end__@@Base+0xfe008c20> │ │ │ │ + bvs fe0af7e0 <__bss_end__@@Base+0xfe008c40> │ │ │ │ svccc 0x00d381da │ │ │ │ - andeq r2, r2, lr, lsl r2 │ │ │ │ - andeq r4, r3, r4, lsl sl │ │ │ │ + andeq r2, r2, sl, asr r4 │ │ │ │ + strdeq r4, [r3], -r4 @ │ │ │ │ + ldrdeq r4, [r3], -r8 │ │ │ │ + andeq r4, r3, r0, ror #18 │ │ │ │ + andeq r4, r3, lr, lsl #18 │ │ │ │ strdeq r4, [r3], -r8 │ │ │ │ - andeq r4, r3, r0, lsl #19 │ │ │ │ - andeq r4, r3, lr, lsr #18 │ │ │ │ - andeq r4, r3, r8, lsl r9 │ │ │ │ - andeq r4, r3, sl, lsl #18 │ │ │ │ - andeq r4, r3, lr, ror r8 │ │ │ │ - andeq r4, r3, r4, asr r8 │ │ │ │ - andeq r1, r3, r8, lsr #21 │ │ │ │ - ldrdeq r4, [r3], -ip │ │ │ │ - andeq r4, r3, sl, lsl #15 │ │ │ │ - andeq r4, r3, lr, ror r7 │ │ │ │ - @ instruction: 0x000346ba │ │ │ │ + andeq r4, r3, sl, ror #17 │ │ │ │ + andeq r4, r3, lr, asr r8 │ │ │ │ + andeq r4, r3, r4, lsr r8 │ │ │ │ + andeq r1, r3, r8, lsl #21 │ │ │ │ + @ instruction: 0x000347bc │ │ │ │ + andeq r4, r3, sl, ror #14 │ │ │ │ + andeq r4, r3, lr, asr r7 │ │ │ │ + muleq r3, sl, r6 │ │ │ │ stmiaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 2660e0 <__bss_end__@@Base+0x1bf4a8> │ │ │ │ + blge 266068 <__bss_end__@@Base+0x1bf4c8> │ │ │ │ ldrbtmi r4, [fp], #-3035 @ 0xfffff425 │ │ │ │ - blcs 43058 │ │ │ │ + blcs 42fe0 │ │ │ │ addhi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x6d63f989 │ │ │ │ @ instruction: 0xf0134601 │ │ │ │ cmnle r8, r8, lsl pc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - blmi ff54969c <__bss_end__@@Base+0xff4a2a64> │ │ │ │ + blmi ff549624 <__bss_end__@@Base+0xff4a2a84> │ │ │ │ ldmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ movwls r4, #21627 @ 0x547b │ │ │ │ @ instruction: 0xf7ec6818 │ │ │ │ @ instruction: 0x4607fb9a │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 189600 <__bss_end__@@Base+0xe29c8> │ │ │ │ + blls 189588 <__bss_end__@@Base+0xe29e8> │ │ │ │ ldmdavs r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx fe0e6ede <__bss_end__@@Base+0xfe0402a6> │ │ │ │ + blx fe0e6e66 <__bss_end__@@Base+0xfe0402c6> │ │ │ │ vst1.32 {d20-d22}, [pc], r3 │ │ │ │ tstcs r0, r2, ror #4 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - blmi ff2631dc <__bss_end__@@Base+0xff1bc5a4> │ │ │ │ + blmi ff2631bc <__bss_end__@@Base+0xff1bc61c> │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbtmi r2, [fp], #-257 @ 0xfffffeff │ │ │ │ eorseq pc, r0, #-1073741822 @ 0xc0000002 │ │ │ │ eoreq pc, sl, fp, asr #17 │ │ │ │ - bleq fefa45cc <__bss_end__@@Base+0xfeefd994> │ │ │ │ - blcs 1645a0 <__bss_end__@@Base+0xbd968> │ │ │ │ - blne e45a4 <__bss_end__@@Base+0x3d96c> │ │ │ │ + bleq fefa4554 <__bss_end__@@Base+0xfeefd9b4> │ │ │ │ + blcs 164528 <__bss_end__@@Base+0xbd988> │ │ │ │ + blne e452c <__bss_end__@@Base+0x3d98c> │ │ │ │ stmib fp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8b81301 │ │ │ │ @ instruction: 0xf10d3004 │ │ │ │ stcvc 8, cr0, [r1], #688 @ 0x2b0 │ │ │ │ eorne pc, r8, fp, lsl #17 │ │ │ │ muleq r3, r8, r8 │ │ │ │ eorcc pc, lr, fp, lsr #17 │ │ │ │ andeq lr, r3, r2, lsl #17 │ │ │ │ @ instruction: 0xf10baa2d │ │ │ │ ldm r2, {r3, r4, r5, r8, r9} │ │ │ │ stm r3, {r0, r1} │ │ │ │ @ instruction: 0xf10b0003 │ │ │ │ @ instruction: 0xf7e40040 │ │ │ │ - strtmi pc, [r1], -r8, lsl #24 │ │ │ │ + qsub8mi pc, r1, ip @ │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - blmi fece7744 <__bss_end__@@Base+0xfec40b0c> │ │ │ │ + blmi fece76cc <__bss_end__@@Base+0xfec40b2c> │ │ │ │ stcvc 6, cr4, [r2], #260 @ 0x104 │ │ │ │ @ instruction: 0x4638447b │ │ │ │ ldrsbthi pc, [ip], -r3 @ │ │ │ │ strbmi r4, [r0, fp, asr #12] │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blx fee09860 <__bss_end__@@Base+0xfed62c28> │ │ │ │ + blx fee097e8 <__bss_end__@@Base+0xfed62c48> │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ str r4, [sl], #639 @ 0x27f │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 15e6fc0 <__bss_end__@@Base+0x1540388> │ │ │ │ - blt ff1e6fc8 <__bss_end__@@Base+0xff140390> │ │ │ │ + blx 15e6f48 <__bss_end__@@Base+0x15403a8> │ │ │ │ + blt ff1e6f50 <__bss_end__@@Base+0xff1403b0> │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ stmdacs r0, {r1, r3, r6, r9, sl, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [lr], #-252 @ 0xffffff04 │ │ │ │ ldrbtmi r4, [fp], #-2978 @ 0xfffff45e │ │ │ │ @ instruction: 0xf7ec6818 │ │ │ │ stmibvs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf50049a0 │ │ │ │ ldrbtmi r5, [r9], #-896 @ 0xfffffc80 │ │ │ │ teqpcc ip, r3 @ @ p-variant is OBSOLETE │ │ │ │ - strbt r4, [pc], #-1944 @ 28ff4 │ │ │ │ + strbt r4, [pc], #-1944 @ 28f7c │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ @ instruction: 0xe779fa3d │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ @ instruction: 0xe6d1fa39 │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ @ instruction: 0xe668fa35 │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ @@ -38521,70 +38516,70 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strb sl, [sl], #2890 @ 0xb4a │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ ldr pc, [r3], #-2577 @ 0xfffff5ef │ │ │ │ @ instruction: 0xf7fe89a0 │ │ │ │ @ instruction: 0xf7fffa0d │ │ │ │ stmibhi r0!, {r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 26705c <__bss_end__@@Base+0x1c0424> │ │ │ │ - blcs 43554 │ │ │ │ + blx 266fe4 <__bss_end__@@Base+0x1c0444> │ │ │ │ + blcs 434dc │ │ │ │ ldcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ - blcs 4325c │ │ │ │ + blcs 431e4 │ │ │ │ mcrrge 4, 3, pc, r5, cr15 @ │ │ │ │ ldmdami sp!, {r0, r2, r4, r5, r7, sl, sp, lr, pc}^ │ │ │ │ eorscs r4, r8, #70254592 @ 0x4300000 │ │ │ │ bicsvc pc, sl, r0, asr #4 │ │ │ │ @ instruction: 0xf7ea4478 │ │ │ │ - @ instruction: 0x4641fcb3 │ │ │ │ + @ instruction: 0x4641fd5b │ │ │ │ @ instruction: 0xf8c72238 │ │ │ │ - @ instruction: 0xf7d90278 │ │ │ │ - @ instruction: 0xf8d7effc │ │ │ │ + @ instruction: 0xf7da0278 │ │ │ │ + @ instruction: 0xf8d7e812 │ │ │ │ @ instruction: 0xf04f8278 │ │ │ │ stmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3300 │ │ │ │ svcge 0x0008bbce │ │ │ │ ldrtmi sl, [r9], -ip, lsr #16 │ │ │ │ - cdp2 7, 14, cr15, cr8, cr3, {7} │ │ │ │ + blx ff766fc4 <__bss_end__@@Base+0xff6c0424> │ │ │ │ ldrdeq lr, [sl, -sp] │ │ │ │ - blx ff8e5134 <__bss_end__@@Base+0xff83e4fc> │ │ │ │ - blvc 19a4734 <__bss_end__@@Base+0x18fdafc> │ │ │ │ - bleq 5e41c0 <__bss_end__@@Base+0x53d588> │ │ │ │ + blx ff8e50bc <__bss_end__@@Base+0xff83e51c> │ │ │ │ + blvc 19a46bc <__bss_end__@@Base+0x18fdb1c> │ │ │ │ + bleq 5e4148 <__bss_end__@@Base+0x53d5a8> │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ - blhi 224adc <__bss_end__@@Base+0x17dea4> │ │ │ │ - blx ff665148 <__bss_end__@@Base+0xff5be510> │ │ │ │ - bleq 6241d0 <__bss_end__@@Base+0x57d598> │ │ │ │ - blhi 2249b0 <__bss_end__@@Base+0x17dd78> │ │ │ │ - ldrbtmi r4, [pc], #-3943 @ 290d4 │ │ │ │ + blhi 224a64 <__bss_end__@@Base+0x17dec4> │ │ │ │ + blx ff6650d0 <__bss_end__@@Base+0xff5be530> │ │ │ │ + bleq 624158 <__bss_end__@@Base+0x57d5b8> │ │ │ │ + blhi 224938 <__bss_end__@@Base+0x17dd98> │ │ │ │ + ldrbtmi r4, [pc], #-3943 @ 2905c │ │ │ │ @ instruction: 0xf7ec6838 │ │ │ │ strmi pc, [r1], -r7, lsl #25 │ │ │ │ @ instruction: 0xf04fb300 │ │ │ │ ldmdavs r8!, {r0, fp} │ │ │ │ - blx fe967098 <__bss_end__@@Base+0xfe8c0460> │ │ │ │ + blx fe967020 <__bss_end__@@Base+0xfe8c0480> │ │ │ │ orrslt r6, fp, r3, lsl #16 │ │ │ │ - blvc 1e474c <__bss_end__@@Base+0x13db14> │ │ │ │ - blvc ff264bc4 <__bss_end__@@Base+0xff1bdf8c> │ │ │ │ - blx 464cbc <__bss_end__@@Base+0x3be084> │ │ │ │ + blvc 1e46d4 <__bss_end__@@Base+0x13db34> │ │ │ │ + blvc ff264b4c <__bss_end__@@Base+0xff1bdfac> │ │ │ │ + blx 464c44 <__bss_end__@@Base+0x3be0a4> │ │ │ │ movwcs fp, #12196 @ 0x2fa4 │ │ │ │ - ble 10120c <__bss_end__@@Base+0x5a5d4> │ │ │ │ + ble 101194 <__bss_end__@@Base+0x5a5f4> │ │ │ │ addvs r2, r3, r2, lsl #6 │ │ │ │ - blhi 164708 <__bss_end__@@Base+0xbdad0> │ │ │ │ + blhi 164690 <__bss_end__@@Base+0xbdaf0> │ │ │ │ mlacc r1, r4, r8, pc @ │ │ │ │ svclt 0x0048079a │ │ │ │ andshi pc, r8, r0, asr #17 │ │ │ │ @ instruction: 0xf7ec6838 │ │ │ │ strmi pc, [r1], -r1, lsr #25 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [fp], #-2900 @ 0xfffff4ac │ │ │ │ @ instruction: 0xf7ec6818 │ │ │ │ strb pc, [r4, #-3277]! @ 0xfffff333 @ │ │ │ │ stmdage ip!, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7e34639 │ │ │ │ - ldmib sp, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e44639 │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf020010a │ │ │ │ - vldr s30, [pc, #628] @ 293b4 │ │ │ │ + vldr s30, [pc, #628] @ 2933c │ │ │ │ mcrr 11, 4, r7, r1, cr3 │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf0208b07 │ │ │ │ mcrr 10, 9, pc, r1, cr3 @ │ │ │ │ vmov.32 r0, d8[1] │ │ │ │ svcmi 0x00478b07 │ │ │ │ @@ -38601,145 +38596,145 @@ │ │ │ │ subvs r2, r3, r1, lsl #6 │ │ │ │ movwcs sp, #6659 @ 0x1a03 │ │ │ │ stc 0, cr6, [r0, #524] @ 0x20c │ │ │ │ @ instruction: 0xf8c08b04 │ │ │ │ ldmdavs r8!, {r3, r4, pc} │ │ │ │ stc2l 7, cr15, [r0], #-944 @ 0xfffffc50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi ddd934 <__bss_end__@@Base+0xd36cfc> │ │ │ │ + blmi ddd8bc <__bss_end__@@Base+0xd36d1c> │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ svcmi 0x0034e40f │ │ │ │ - ldrbtmi r4, [pc], #-1537 @ 291b4 │ │ │ │ + ldrbtmi r4, [pc], #-1537 @ 2913c │ │ │ │ @ instruction: 0xf7ec6838 │ │ │ │ - bhi 18e7aa8 <__bss_end__@@Base+0x1840e70> │ │ │ │ + bhi 18e7a30 <__bss_end__@@Base+0x1840e90> │ │ │ │ @ instruction: 0x468068fb │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - bhi fe914434 <__bss_end__@@Base+0xfe86d7fc> │ │ │ │ + bhi fe9143bc <__bss_end__@@Base+0xfe86d81c> │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ mulle r3, r3, r2 │ │ │ │ addsmi r6, r3, #58, 30 @ 0xe8 │ │ │ │ ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ mulslt sp, r4, r8 │ │ │ │ vsubw.s8 q9, q0, d20 │ │ │ │ @ instruction: 0xf8c90301 │ │ │ │ @ instruction: 0xf1bb3018 │ │ │ │ @ instruction: 0xf0000f01 │ │ │ │ @ instruction: 0xf1bb8133 │ │ │ │ @ instruction: 0xf47f0f02 │ │ │ │ svcmi 0x0023ac83 │ │ │ │ - blvs feefa3f8 <__bss_end__@@Base+0xfee537c0> │ │ │ │ + blvs feefa380 <__bss_end__@@Base+0xfee537e0> │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621aabb │ │ │ │ ldrmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdbvs r8!, {r0, r2, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7e44649 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge ff926418 <__bss_end__@@Base+0xff87f7e0> │ │ │ │ + @ instruction: 0xf7e54649 │ │ │ │ + stmdacs r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge ff9263a0 <__bss_end__@@Base+0xff87f800> │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf04fe46c │ │ │ │ @ instruction: 0xf7ff37ff │ │ │ │ ldmdavs r8!, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec9107 │ │ │ │ stmdbls r7, {r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs r8!, {r0, r2, r3, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf9f8f7ec │ │ │ │ str r6, [r8], -r7, asr #19 │ │ │ │ teqcc r3, #-872415232 @ 0xcc000000 │ │ │ │ andsmi r3, r3, r3, lsr r3 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - andeq r4, r3, r2, asr #12 │ │ │ │ - andeq r4, r3, r8, lsl r6 │ │ │ │ - andeq r1, r3, r6, asr #16 │ │ │ │ - andeq r4, r3, ip, lsl #11 │ │ │ │ - andeq r4, r3, lr, asr #10 │ │ │ │ - andeq r1, r2, r6, lsl #26 │ │ │ │ - andeq r1, r2, r0, lsr #24 │ │ │ │ - andeq r4, r3, r6, asr r4 │ │ │ │ - andeq r4, r3, r6, lsl #8 │ │ │ │ - andeq r4, r3, ip, asr #7 │ │ │ │ - andeq r4, r3, r4, lsl #7 │ │ │ │ - andeq r4, r3, r6, ror r3 │ │ │ │ - andeq r4, r3, r0, lsr r3 │ │ │ │ + andeq r4, r3, r2, lsr #12 │ │ │ │ + strdeq r4, [r3], -r8 │ │ │ │ + andeq r1, r3, r6, lsr #16 │ │ │ │ + andeq r4, r3, ip, ror #10 │ │ │ │ + andeq r4, r3, lr, lsr #10 │ │ │ │ + andeq r1, r2, r2, asr #30 │ │ │ │ + andeq r1, r2, ip, asr lr │ │ │ │ + andeq r4, r3, r6, lsr r4 │ │ │ │ + andeq r4, r3, r6, ror #7 │ │ │ │ + andeq r4, r3, ip, lsr #7 │ │ │ │ + andeq r4, r3, r4, ror #6 │ │ │ │ + andeq r4, r3, r6, asr r3 │ │ │ │ + andeq r4, r3, r0, lsl r3 │ │ │ │ streq pc, [r1, -pc, rrx] │ │ │ │ - bllt 92728c <__bss_end__@@Base+0x880654> │ │ │ │ + bllt 927214 <__bss_end__@@Base+0x880674> │ │ │ │ stmmi r2, {r0, r1, r9, sl, lr} │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ biccs pc, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf7ea4478 │ │ │ │ - blls 1a8138 <__bss_end__@@Base+0x101500> │ │ │ │ + blls 1a8360 <__bss_end__@@Base+0x1017c0> │ │ │ │ ldrbmi r4, [r9], -r3, lsl #13 │ │ │ │ @ instruction: 0xf7ec6818 │ │ │ │ @ instruction: 0x4607fa35 │ │ │ │ stmdage ip!, {r0, r2, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xffa8f7fd │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7ffab0b │ │ │ │ @ instruction: 0xf7fff86b │ │ │ │ - blmi 1dd7ee4 <__bss_end__@@Base+0x1d312ac> │ │ │ │ + blmi 1dd7e6c <__bss_end__@@Base+0x1d312cc> │ │ │ │ @ instruction: 0x675a447b │ │ │ │ - bllt fff672cc <__bss_end__@@Base+0xffec0694> │ │ │ │ + bllt fff67254 <__bss_end__@@Base+0xffec06b4> │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf7fff84b │ │ │ │ - bhi fe917ed0 <__bss_end__@@Base+0xfe871298> │ │ │ │ + bhi fe917e58 <__bss_end__@@Base+0xfe8712b8> │ │ │ │ @ instruction: 0xf43f4543 │ │ │ │ svcvs 0x0012af25 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf10dab50 │ │ │ │ - bhi ff8ebf70 <__bss_end__@@Base+0xff845338> │ │ │ │ + bhi ff8ebef8 <__bss_end__@@Base+0xff845358> │ │ │ │ ldrbmi sl, [r9], -ip, lsr #16 │ │ │ │ - @ instruction: 0xf7e39305 │ │ │ │ - ldmib sp, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e49305 │ │ │ │ + ldmib sp, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf020010a │ │ │ │ @ instruction: 0xed9ff9bb │ │ │ │ mcrr 11, 6, r7, r1, cr4 │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf0208b07 │ │ │ │ - blls 1a79dc <__bss_end__@@Base+0x100da4> │ │ │ │ - bleq 624420 <__bss_end__@@Base+0x57d7e8> │ │ │ │ + blls 1a7964 <__bss_end__@@Base+0x100dc4> │ │ │ │ + bleq 6243a8 <__bss_end__@@Base+0x57d808> │ │ │ │ cdp 5, 3, cr4, cr8, cr3, {2} │ │ │ │ @ instruction: 0xf43f8b07 │ │ │ │ @ instruction: 0xf7ffaf1a │ │ │ │ - bhi fe91804c <__bss_end__@@Base+0xfe871414> │ │ │ │ + bhi fe917fd4 <__bss_end__@@Base+0xfe871434> │ │ │ │ @ instruction: 0xf43f4543 │ │ │ │ svcvs 0x0012aeb8 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf10dac3c │ │ │ │ - bhi ff8ebfc0 <__bss_end__@@Base+0xff845388> │ │ │ │ + bhi ff8ebf48 <__bss_end__@@Base+0xff8453a8> │ │ │ │ ldrbmi sl, [r9], -ip, lsr #16 │ │ │ │ - @ instruction: 0xf7e39305 │ │ │ │ - ldmib sp, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7e49305 │ │ │ │ + ldmib sp, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf020010a │ │ │ │ @ instruction: 0xed9ff993 │ │ │ │ mcrr 11, 5, r7, r1, cr0 │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr6, cr8, {0} │ │ │ │ @ instruction: 0xf0208b07 │ │ │ │ - blls 1a798c <__bss_end__@@Base+0x100d54> │ │ │ │ - bleq 624470 <__bss_end__@@Base+0x57d838> │ │ │ │ + blls 1a7914 <__bss_end__@@Base+0x100d74> │ │ │ │ + bleq 6243f8 <__bss_end__@@Base+0x57d858> │ │ │ │ cdp 5, 3, cr4, cr8, cr3, {2} │ │ │ │ @ instruction: 0xf43f8b07 │ │ │ │ ldrt sl, [r4], #-3757 @ 0xfffff153 │ │ │ │ ldrdhi pc, [r8, -pc]! @ │ │ │ │ ldrbtmi r4, [r8], #1537 @ 0x601 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ @ instruction: 0xf954f7ec │ │ │ │ svccs 0x00006807 │ │ │ │ stmiage r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blvc 1e49f4 <__bss_end__@@Base+0x13ddbc> │ │ │ │ - blvc ff264e68 <__bss_end__@@Base+0xff1be230> │ │ │ │ - blx 464f60 <__bss_end__@@Base+0x3be328> │ │ │ │ + blvc 1e497c <__bss_end__@@Base+0x13dddc> │ │ │ │ + blvc ff264df0 <__bss_end__@@Base+0xff1be250> │ │ │ │ + blx 464ee8 <__bss_end__@@Base+0x3be348> │ │ │ │ movwcs fp, #12196 @ 0x2fa4 │ │ │ │ - ble 1014b0 <__bss_end__@@Base+0x5a878> │ │ │ │ + ble 101438 <__bss_end__@@Base+0x5a898> │ │ │ │ addvs r2, r3, r2, lsl #6 │ │ │ │ - blhi 1649ac <__bss_end__@@Base+0xbdd74> │ │ │ │ + blhi 164934 <__bss_end__@@Base+0xbdd94> │ │ │ │ mlacc r1, r4, r8, pc @ │ │ │ │ svclt 0x0044079b │ │ │ │ orrvs r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf8dfe41d │ │ │ │ strmi r8, [r1], -ip, ror #1 │ │ │ │ @ instruction: 0xf8d844f8 │ │ │ │ @ instruction: 0xf7ec0000 │ │ │ │ @@ -38750,386 +38745,386 @@ │ │ │ │ vsqrt.f64 d23, d8 │ │ │ │ svclt 0x00a4fa10 │ │ │ │ subvs r2, r3, r1, lsl #6 │ │ │ │ movwcs sp, #6659 @ 0x1a03 │ │ │ │ stc 0, cr6, [r0, #524] @ 0x20c │ │ │ │ movwcs r8, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7ff6183 │ │ │ │ - blmi b97fa8 <__bss_end__@@Base+0xaf1370> │ │ │ │ + blmi b97f30 <__bss_end__@@Base+0xaf1390> │ │ │ │ ldrbtmi r4, [fp], #-1625 @ 0xfffff9a7 │ │ │ │ @ instruction: 0xf7ec6818 │ │ │ │ stmibvs r3, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdlt pc, [r0], -r3 │ │ │ │ ldrtmi lr, [r8], -sl, lsl #9 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0xffc2f7fe │ │ │ │ - blt 1827414 <__bss_end__@@Base+0x17807dc> │ │ │ │ + blt 182739c <__bss_end__@@Base+0x17807fc> │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ @ instruction: 0xf7ff679a │ │ │ │ @ instruction: 0xf8d7bb59 │ │ │ │ - blcs 36228 │ │ │ │ - blge 1966528 <__bss_end__@@Base+0x18bf8f0> │ │ │ │ + blcs 361b0 │ │ │ │ + blge 19664b0 <__bss_end__@@Base+0x18bf910> │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - bllt 17e7434 <__bss_end__@@Base+0x17407fc> │ │ │ │ + bllt 17e73bc <__bss_end__@@Base+0x174081c> │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7b11b │ │ │ │ strtmi r1, [r0], -r4, lsl #7 │ │ │ │ movwcs r4, #6040 @ 0x1798 │ │ │ │ movwcc lr, #2503 @ 0x9c7 │ │ │ │ adcsvs r2, fp, r3, lsl #6 │ │ │ │ - bllt 1467450 <__bss_end__@@Base+0x13c0818> │ │ │ │ + bllt 14673d8 <__bss_end__@@Base+0x13c0838> │ │ │ │ @ instruction: 0x46214b17 │ │ │ │ ldrbtmi r4, [fp], #-1600 @ 0xfffff9c0 │ │ │ │ - blvs fe80e074 <__bss_end__@@Base+0xfe76743c> │ │ │ │ - blls 17b344 <__bss_end__@@Base+0xd470c> │ │ │ │ + blvs fe80dffc <__bss_end__@@Base+0xfe76745c> │ │ │ │ + blls 17b2cc <__bss_end__@@Base+0xd472c> │ │ │ │ svclt 0x00183f00 │ │ │ │ stmdacs r0, {r0, r8, r9, sl, sp} │ │ │ │ smladcs r0, r8, pc, fp @ │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldmdbvs r8, {r0, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7e44649 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge fec26680 <__bss_end__@@Base+0xfeb7fa48> │ │ │ │ + @ instruction: 0xf7e54649 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge fec26608 <__bss_end__@@Base+0xfeb7fa68> │ │ │ │ andlt pc, r0, r8, asr #17 │ │ │ │ - bllt e67488 <__bss_end__@@Base+0xdc0850> │ │ │ │ - svc 0x0096f7d9 │ │ │ │ + bllt e67410 <__bss_end__@@Base+0xdc0870> │ │ │ │ + svc 0x00aef7d9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - andeq r1, r2, r4, lsl #20 │ │ │ │ - andeq r4, r3, r0, ror #4 │ │ │ │ - andeq r4, r3, sl, lsr #3 │ │ │ │ - andeq r4, r3, r8, ror #2 │ │ │ │ - andeq r4, r3, lr, lsr #2 │ │ │ │ + andeq r1, r2, r0, asr #24 │ │ │ │ + andeq r4, r3, r0, asr #4 │ │ │ │ + andeq r4, r3, sl, lsl #3 │ │ │ │ + andeq r4, r3, r8, asr #2 │ │ │ │ andeq r4, r3, lr, lsl #2 │ │ │ │ - andeq r4, r3, lr, asr #1 │ │ │ │ + andeq r4, r3, lr, ror #1 │ │ │ │ + andeq r4, r3, lr, lsr #1 │ │ │ │ ldrbtmi r4, [fp], #-2821 @ 0xfffff4fb │ │ │ │ @ instruction: 0xb12b681b │ │ │ │ ldrbtmi r4, [fp], #-2820 @ 0xfffff4fc │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ svclt 0x00eaf7fe │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - andeq r1, r3, lr, asr #5 │ │ │ │ - andeq r4, r3, r6, rrx │ │ │ │ + andeq r1, r3, lr, lsr #5 │ │ │ │ + andeq r4, r3, r6, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 164998 <__bss_end__@@Base+0xbdd60> │ │ │ │ + blhi 164920 <__bss_end__@@Base+0xbdd80> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r6, sp, asr #22 │ │ │ │ ldrbtmi r4, [fp], #-2381 @ 0xfffff6b3 │ │ │ │ ldrbtmi r4, [r9], #-2637 @ 0xfffff5b3 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r8, r9, sl, fp, lr} │ │ │ │ stmpl sl, {r0, r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ subsle r2, r7, r0, lsl #22 │ │ │ │ ldrbtmi r4, [sp], #-3401 @ 0xfffff2b7 │ │ │ │ - blcs 439c0 │ │ │ │ + blcs 43948 │ │ │ │ svcvs 0x00ebd052 │ │ │ │ - blcs 3ad2c │ │ │ │ - bmi 11dda98 <__bss_end__@@Base+0x1136e60> │ │ │ │ + blcs 3acb4 │ │ │ │ + bmi 11dda20 <__bss_end__@@Base+0x1136e80> │ │ │ │ adcvs r5, fp, #12189696 @ 0xba0000 │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #27077 @ 0x69c5 │ │ │ │ @ instruction: 0xffb8f7fe │ │ │ │ stclle 12, cr2, [r3, #-0] │ │ │ │ @ instruction: 0xf44f4e41 │ │ │ │ @ instruction: 0xf8df75fa │ │ │ │ ldrbtmi r8, [lr], #-260 @ 0xfffffefc │ │ │ │ - blls de4bc0 <__bss_end__@@Base+0xd3df88> │ │ │ │ + blls de4b48 <__bss_end__@@Base+0xd3dfa8> │ │ │ │ @ instruction: 0xe01244f8 │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, r5, r9, fp, lr} │ │ │ │ ldmib r2, {r0, r1, r4, r5, r7, r9, sp, lr}^ │ │ │ │ stmib r6, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d82306 │ │ │ │ @ instruction: 0xb12b3000 │ │ │ │ ldrbtmi r4, [fp], #-2873 @ 0xfffff4c7 │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ @ instruction: 0xff9cf7fe │ │ │ │ @ instruction: 0x2c001b64 │ │ │ │ adcmi sp, r5, #2432 @ 0x980 │ │ │ │ rsbsvc pc, sl, pc, asr #8 │ │ │ │ strtmi fp, [r5], -r8, lsr #31 │ │ │ │ @ instruction: 0xf000fb05 │ │ │ │ - stcl 7, cr15, [ip, #868] @ 0x364 │ │ │ │ + stcl 7, cr15, [r2, #868]! @ 0x364 │ │ │ │ mrc2 0, 3, pc, cr8, cr11, {0} │ │ │ │ - blcs 45554 │ │ │ │ + blcs 454dc │ │ │ │ ldrdcs sp, [r0, -lr] │ │ │ │ @ instruction: 0xf7d94668 │ │ │ │ - ldmib sp, {r1, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r3, r4, r5, r6, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0200102 │ │ │ │ mcrr 8, 6, pc, r1, cr15 @ │ │ │ │ ldmib sp, {r0, r1, r2, r4, r8, r9, fp}^ │ │ │ │ cdp 1, 8, cr0, cr7, cr0, {0} │ │ │ │ @ instruction: 0xf0208b09 │ │ │ │ mcrr 8, 6, pc, r1, cr7 @ │ │ │ │ movwcs r0, #6935 @ 0x1b17 │ │ │ │ mrc 2, 1, r6, cr8, cr3, {5} │ │ │ │ vstr d8, [r6, #28] │ │ │ │ strb r8, [ip, r6, lsl #22] │ │ │ │ - blmi 6fbe48 <__bss_end__@@Base+0x655210> │ │ │ │ + blmi 6fbdd0 <__bss_end__@@Base+0x655230> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 183630 <__bss_end__@@Base+0xdc9f8> │ │ │ │ + blls 1835b8 <__bss_end__@@Base+0xdca18> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ andlt r2, r6, r0 │ │ │ │ - blhi 1648cc <__bss_end__@@Base+0xbdc94> │ │ │ │ + blhi 164854 <__bss_end__@@Base+0xbdcb4> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 7, cr15, [r8, #-868]! @ 0xfffffc9c │ │ │ │ + stcl 7, cr15, [lr, #-868] @ 0xfffffc9c │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ @ instruction: 0xf846f020 │ │ │ │ - blvc 324c6c <__bss_end__@@Base+0x27e034> │ │ │ │ - bleq 5e46f8 <__bss_end__@@Base+0x53dac0> │ │ │ │ + blvc 324bf4 <__bss_end__@@Base+0x27e054> │ │ │ │ + bleq 5e4680 <__bss_end__@@Base+0x53dae0> │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ - blhi 225014 <__bss_end__@@Base+0x17e3dc> │ │ │ │ + blhi 224f9c <__bss_end__@@Base+0x17e3fc> │ │ │ │ @ instruction: 0xf83cf020 │ │ │ │ - bleq 624708 <__bss_end__@@Base+0x57dad0> │ │ │ │ + bleq 624690 <__bss_end__@@Base+0x57daf0> │ │ │ │ adcvs r2, fp, #67108864 @ 0x4000000 │ │ │ │ - blhi 224eec <__bss_end__@@Base+0x17e2b4> │ │ │ │ - blhi 1e4c24 <__bss_end__@@Base+0x13dfec> │ │ │ │ + blhi 224e74 <__bss_end__@@Base+0x17e2d4> │ │ │ │ + blhi 1e4bac <__bss_end__@@Base+0x13e00c> │ │ │ │ @ instruction: 0xf7d9e78c │ │ │ │ - svclt 0x0000eed4 │ │ │ │ + svclt 0x0000eeec │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ smlawbmi lr, r0, r4, r8 │ │ │ │ - muleq r3, r6, r2 │ │ │ │ - andeq lr, r2, sl, lsl #22 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq lr, r2, r4, lsl #22 │ │ │ │ - andeq r4, r3, sl, lsl r0 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r3, r3, sl, ror #31 │ │ │ │ - andeq r1, r3, r4, asr #4 │ │ │ │ + andeq r1, r3, r6, ror r2 │ │ │ │ + andeq lr, r2, r2, lsl #23 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq lr, r2, ip, ror fp │ │ │ │ + strdeq r3, [r3], -sl │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ andeq r3, r3, sl, asr #31 │ │ │ │ - andeq lr, r2, r0, asr #20 │ │ │ │ + andeq r1, r3, r4, lsr #4 │ │ │ │ + andeq r3, r3, sl, lsr #31 │ │ │ │ + @ instruction: 0x0002eab8 │ │ │ │ stcmi 4, cr11, [sl], {240} @ 0xf0 │ │ │ │ ldrbtmi r9, [ip], #-3332 @ 0xfffff2fc │ │ │ │ stmdavs r4!, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ stcmi 1, cr11, [r8], {44} @ 0x2c │ │ │ │ stmdbvs r7!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r4!, {r0, r1, r2, r3, r8, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r4, lsl r1 │ │ │ │ @ instruction: 0x4770bcf0 │ │ │ │ strpl lr, [r4], -sp, asr #19 │ │ │ │ @ instruction: 0xf7febcf0 │ │ │ │ svclt 0x0000baa5 │ │ │ │ - andeq r1, r3, r6, lsr r1 │ │ │ │ - andeq r3, r3, ip, asr #29 │ │ │ │ + andeq r1, r3, r6, lsl r1 │ │ │ │ + andeq r3, r3, ip, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ - bmi f3aeec <__bss_end__@@Base+0xe942b4> │ │ │ │ + bmi f3ae74 <__bss_end__@@Base+0xe942d4> │ │ │ │ ldrsbthi pc, [r0], #143 @ 0x8f @ │ │ │ │ - blmi f3af10 <__bss_end__@@Base+0xe942d8> │ │ │ │ + blmi f3ae98 <__bss_end__@@Base+0xe942f8> │ │ │ │ ldrbtmi r4, [r8], #1146 @ 0x47a │ │ │ │ adclt r4, r7, r4, lsl #12 │ │ │ │ strtmi r4, [r1], -pc, lsl #12 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldmdavs fp, {} @ │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmdblt r0!, {r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blmi cfbf90 <__bss_end__@@Base+0xc55358> │ │ │ │ + blmi cfbf18 <__bss_end__@@Base+0xc55378> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 983730 <__bss_end__@@Base+0x8dcaf8> │ │ │ │ + blls 9836b8 <__bss_end__@@Base+0x8dcb18> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_mon │ │ │ │ pop {r0, r1, r2, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x462183f0 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ @ instruction: 0xffa8f7eb │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ - blvc 264d2c <__bss_end__@@Base+0x1be0f4> │ │ │ │ + blvc 264cb4 <__bss_end__@@Base+0x1be114> │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - bleq 1e4d54 <__bss_end__@@Base+0x13e11c> │ │ │ │ + bleq 1e4cdc <__bss_end__@@Base+0x13e13c> │ │ │ │ stmdavc r4!, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ strbmi r3, [fp], -r0, asr #32 │ │ │ │ strbmi sl, [r1], -r1, lsl #20 │ │ │ │ - bleq 1224fc4 <__bss_end__@@Base+0x117e38c> │ │ │ │ - ldc2 7, cr15, [r1, #908]! @ 0x38c │ │ │ │ - bpl a4d80 <__bss_start@@Base+0x49ce0> │ │ │ │ - bvs e4d84 <__bss_end__@@Base+0x3e14c> │ │ │ │ + bleq 1224f4c <__bss_end__@@Base+0x117e3ac> │ │ │ │ + @ instruction: 0xf9a5f7e4 │ │ │ │ + bpl a4d08 <__bss_start@@Base+0x49d00> │ │ │ │ + bvs e4d0c <__bss_end__@@Base+0x3e16c> │ │ │ │ teqpvc sl, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ - bvc 124d8c <__bss_end__@@Base+0x7e154> │ │ │ │ + bvc 124d14 <__bss_end__@@Base+0x7e174> │ │ │ │ eorsvc pc, r8, #4, 10 @ 0x1000000 │ │ │ │ - bpl ff1a51fc <__bss_end__@@Base+0xff0fe5c4> │ │ │ │ + bpl ff1a5184 <__bss_end__@@Base+0xff0fe5e4> │ │ │ │ teqpvc r6, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bvs ff1e5204 <__bss_end__@@Base+0xff13e5cc> │ │ │ │ + bvs ff1e518c <__bss_end__@@Base+0xff13e5ec> │ │ │ │ cdp 6, 11, cr4, cr7, cr8, {2} │ │ │ │ @ instruction: 0xf5047ac7 │ │ │ │ stc 4, cr7, [r4, #168] @ 0xa8 │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d6, [r4, #8] │ │ │ │ - @ instruction: 0xf7e17b04 │ │ │ │ - strbmi pc, [r4], pc, ror #29 @ │ │ │ │ + @ instruction: 0xf7e27b04 │ │ │ │ + strbmi pc, [r4], r1, lsr #18 @ │ │ │ │ @ instruction: 0x46324639 │ │ │ │ ldm ip!, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmia r1!, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ strmi r6, [r4, #1794]! @ 0x702 │ │ │ │ @ instruction: 0x6704e9dc │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ @ instruction: 0x6710e9dc │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ strdcs sp, [r1], -r1 │ │ │ │ @ instruction: 0xf7d9e7a8 │ │ │ │ - blmi 2a5010 <__bss_end__@@Base+0x1fe3d8> │ │ │ │ + blmi 2a4ff8 <__bss_end__@@Base+0x1fe458> │ │ │ │ andvc pc, sp, #64, 4 │ │ │ │ stmdami r9, {r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-792 @ 0xfffffce8 │ │ │ │ - ldc 7, cr15, [r8], #868 @ 0x364 │ │ │ │ - andeq lr, r2, r4, ror #18 │ │ │ │ - andeq r3, r3, sl, lsl #29 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq lr, r2, r0, asr #18 │ │ │ │ - andeq ip, r2, r0, asr sp │ │ │ │ - andeq r1, r2, r6, lsr #10 │ │ │ │ - andeq r1, r2, r6, asr #12 │ │ │ │ + stcl 7, cr15, [lr], {217} @ 0xd9 │ │ │ │ + ldrdeq lr, [r2], -ip │ │ │ │ + andeq r3, r3, sl, ror #28 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + @ instruction: 0x0002e9b8 │ │ │ │ + andeq ip, r2, r8, asr #25 │ │ │ │ + andeq r1, r2, r2, ror #14 │ │ │ │ + andeq r1, r2, r2, lsl #17 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ andsvs r2, r0, r0 │ │ │ │ @ instruction: 0x47706018 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x46174e59 │ │ │ │ @ instruction: 0x469a4a59 │ │ │ │ - blmi 167a9c0 <__bss_end__@@Base+0x15d3d88> │ │ │ │ + blmi 167a948 <__bss_end__@@Base+0x15d3da8> │ │ │ │ sxtab16mi r4, r4, sl, ror #8 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ cmplt r8, r0, lsl #6 │ │ │ │ ldrsbls pc, [r0, #-143] @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d944f9 │ │ │ │ @ instruction: 0xb1280010 │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ - blmi 137c134 <__bss_end__@@Base+0x12d54fc> │ │ │ │ + blmi 137c0bc <__bss_end__@@Base+0x12d551c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 683868 <__bss_end__@@Base+0x5dcc30> │ │ │ │ + blls 6837f0 <__bss_end__@@Base+0x5dcc50> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ pop {r1, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf50c87f0 │ │ │ │ strmi r5, [ip], -r0, lsl #1 │ │ │ │ @ instruction: 0xf88d2302 │ │ │ │ stcge 0, cr3, [sl, #-8] │ │ │ │ @ instruction: 0xf8d03620 │ │ │ │ @ instruction: 0xf8d910a8 │ │ │ │ @ instruction: 0xf7eb0000 │ │ │ │ - bmi 1129438 <__bss_end__@@Base+0x1082800> │ │ │ │ + bmi 11293c0 <__bss_end__@@Base+0x1082820> │ │ │ │ @ instruction: 0xf8d04603 │ │ │ │ ldrbtmi r0, [sl], #-42 @ 0xffffffd6 │ │ │ │ @ instruction: 0xf1029003 │ │ │ │ ldclhi 1, cr0, [fp, #192] @ 0xc0 │ │ │ │ @ instruction: 0xf8cd6b10 │ │ │ │ stmdbgt r3, {r1, r4} │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ cdphi 0, 9, cr9, cr3, cr6, {0} │ │ │ │ andsne pc, ip, sp, lsr #17 │ │ │ │ tstpeq lr, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0010f8d9 │ │ │ │ andscc pc, r6, sp, lsr #17 │ │ │ │ - blx ff9a77f2 <__bss_end__@@Base+0xff900bba> │ │ │ │ - blmi ae4ee0 <__bss_end__@@Base+0xa3e2a8> │ │ │ │ + @ instruction: 0xffd9f7e4 │ │ │ │ + blmi ae4e68 <__bss_end__@@Base+0xa3e2c8> │ │ │ │ ldc 3, cr2, [r7] │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d5, [r7, #8] │ │ │ │ - bls 8c4484 <__bss_end__@@Base+0x81d84c> │ │ │ │ - blvc 165114 <__bss_end__@@Base+0xbe4dc> │ │ │ │ - blpl 165110 <__bss_end__@@Base+0xbe4d8> │ │ │ │ + bls 8c440c <__bss_end__@@Base+0x81d86c> │ │ │ │ + blvc 16509c <__bss_end__@@Base+0xbe4fc> │ │ │ │ + blpl 165098 <__bss_end__@@Base+0xbe4f8> │ │ │ │ subcs pc, lr, sp, lsr #17 │ │ │ │ - blvs 16511c <__bss_end__@@Base+0xbe4e4> │ │ │ │ + blvs 1650a4 <__bss_end__@@Base+0xbe504> │ │ │ │ stcgt 3, cr9, [pc], {23} │ │ │ │ - blvc ff225368 <__bss_end__@@Base+0xff17e730> │ │ │ │ - blpl ff1a536c <__bss_end__@@Base+0xff0fe734> │ │ │ │ + blvc ff2252f0 <__bss_end__@@Base+0xff17e750> │ │ │ │ + blpl ff1a52f4 <__bss_end__@@Base+0xff0fe754> │ │ │ │ cdp 5, 11, cr12, cr7, cr15, {0} │ │ │ │ - blge 4447b0 <__bss_end__@@Base+0x39db78> │ │ │ │ - blne 7e4f18 <__bss_end__@@Base+0x73e2e0> │ │ │ │ - bleq 1e4f04 <__bss_end__@@Base+0x13e2cc> │ │ │ │ + blge 444738 <__bss_end__@@Base+0x39db98> │ │ │ │ + blne 7e4ea0 <__bss_end__@@Base+0x73e300> │ │ │ │ + bleq 1e4e8c <__bss_end__@@Base+0x13e2ec> │ │ │ │ muleq r3, r4, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ - bvc 564ee8 <__bss_end__@@Base+0x4be2b0> │ │ │ │ + bvc 564e70 <__bss_end__@@Base+0x4be2d0> │ │ │ │ ldrdvc pc, [r8], -r9 @ │ │ │ │ subge pc, ip, sp, lsr #17 │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ - bpl 5a4efc <__bss_end__@@Base+0x4fe2c4> │ │ │ │ - bvs 5e4f00 <__bss_end__@@Base+0x53e2c8> │ │ │ │ - mcr 7, 4, pc, cr6, cr9, {6} @ │ │ │ │ - blvc 4e4f50 <__bss_end__@@Base+0x43e318> │ │ │ │ + bpl 5a4e84 <__bss_end__@@Base+0x4fe2e4> │ │ │ │ + bvs 5e4e88 <__bss_end__@@Base+0x53e2e8> │ │ │ │ + mrc 7, 4, APSR_nzcv, cr0, cr9, {6} │ │ │ │ + blvc 4e4ed8 <__bss_end__@@Base+0x43e338> │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bleq 22515c <__bss_end__@@Base+0x17e524> │ │ │ │ - blvc ff0654d0 <__bss_end__@@Base+0xfefbe898> │ │ │ │ - bcc fe465140 <__bss_end__@@Base+0xfe3be508> │ │ │ │ + bleq 2250e4 <__bss_end__@@Base+0x17e544> │ │ │ │ + blvc ff065458 <__bss_end__@@Base+0xfefbe8b8> │ │ │ │ + bcc fe4650c8 <__bss_end__@@Base+0xfe3be528> │ │ │ │ svclt 0x00284293 │ │ │ │ tstlt pc, r3, lsl r6 @ │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0x46694a12 │ │ │ │ ldrbtmi r9, [sl], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf7e46910 │ │ │ │ - stmdacc r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacc r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ ldrb r4, [r5, -r0, asr #4]! │ │ │ │ - ldcl 7, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ - bvs fe0b02d0 <__bss_end__@@Base+0xfe009698> │ │ │ │ + ldcl 7, cr15, [r0, #-868]! @ 0xfffffc9c │ │ │ │ + bvs fe0b0258 <__bss_end__@@Base+0xfe0096b8> │ │ │ │ svccc 0x00d381da │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - andeq r0, r3, r4, asr #31 │ │ │ │ - andeq lr, r2, r8, lsr r8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r3, r3, r8, asr #26 │ │ │ │ - andeq lr, r2, r8, lsl #16 │ │ │ │ - muleq r2, r6, ip │ │ │ │ - andeq r3, r3, r2, lsr ip │ │ │ │ + andeq r0, r3, r4, lsr #31 │ │ │ │ + @ instruction: 0x0002e8b0 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r3, r3, r8, lsr #26 │ │ │ │ + andeq lr, r2, r0, lsl #17 │ │ │ │ + andeq ip, r2, lr, lsl #24 │ │ │ │ + andeq r3, r3, r2, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ - bmi fe13b394 <__bss_end__@@Base+0xfe09475c> │ │ │ │ - blmi fe13b3c4 <__bss_end__@@Base+0xfe09478c> │ │ │ │ + bmi fe13b31c <__bss_end__@@Base+0xfe09477c> │ │ │ │ + blmi fe13b34c <__bss_end__@@Base+0xfe0947ac> │ │ │ │ @ instruction: 0x4605447a │ │ │ │ ldmpl r3, {r0, r1, r2, r3, r4, r7, ip, sp, pc}^ │ │ │ │ ldmib sp, {r1, r7, r9, fp, lr}^ │ │ │ │ ldrbtmi r6, [sl], #-2344 @ 0xfffff6d8 │ │ │ │ ldrdge pc, [r8], sp @ │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ teqlt r0, r0, lsl r8 │ │ │ │ - ldrbtmi r4, [pc], #-3965 @ 2997c │ │ │ │ + ldrbtmi r4, [pc], #-3965 @ 29904 │ │ │ │ tstlt r0, r8, lsr r9 │ │ │ │ andcs r6, r0, sl, ror r8 │ │ │ │ - bmi 1f15f30 <__bss_end__@@Base+0x1e6f2f8> │ │ │ │ + bmi 1f15eb8 <__bss_end__@@Base+0x1e6f318> │ │ │ │ ldrbtmi r4, [sl], #-2935 @ 0xfffff489 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, sl, r0, asr #32 │ │ │ │ pop {r0, r1, r2, r3, r4, ip, sp, pc} │ │ │ │ ldmdavs r8!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ strmi r2, [ip], -r3, lsl #4 │ │ │ │ andcs pc, r2, sp, lsl #17 │ │ │ │ stc2 7, cr15, [r9, #940]! @ 0x3ac │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strtmi r8, [r1], -r7, asr #1 │ │ │ │ @ instruction: 0xf7eb6838 │ │ │ │ stmdavs r2, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bcs 3b1d4 │ │ │ │ + bcs 3b15c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf8d04a69 │ │ │ │ ldrbtmi r0, [sl], #-42 @ 0xffffffd6 │ │ │ │ andls r8, r3, r1, ror #27 │ │ │ │ andsne pc, r0, sp, lsr #17 │ │ │ │ @@ -39141,66 +39136,66 @@ │ │ │ │ ldrbtmi r4, [sl], #-2657 @ 0xfffff59f │ │ │ │ ldm r2, {r4, r5, r9, ip, sp} │ │ │ │ andls r0, r6, r3 │ │ │ │ andsne pc, ip, sp, lsr #17 │ │ │ │ @ instruction: 0xf10d4c5e │ │ │ │ ldrbtmi r0, [ip], #-286 @ 0xfffffee2 │ │ │ │ @ instruction: 0xf7e46920 │ │ │ │ - vldr d15, [r9, #48] @ 0x30 │ │ │ │ + ldc 15, cr15, [r9] │ │ │ │ ldmib r6, {r2, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - bge 4a9e1c <__bss_end__@@Base+0x4031e4> │ │ │ │ - blcs 65088 <__bss_start@@Base+0x9fe8> │ │ │ │ - blvc ff225500 <__bss_end__@@Base+0xff17e8c8> │ │ │ │ - blcc e5090 <__bss_end__@@Base+0x3e458> │ │ │ │ + bge 4a9da4 <__bss_end__@@Base+0x403204> │ │ │ │ + blcs 65010 <__bss_start@@Base+0xa008> │ │ │ │ + blvc ff225488 <__bss_end__@@Base+0xff17e8e8> │ │ │ │ + blcc e5018 <__bss_end__@@Base+0x3e478> │ │ │ │ orrcc pc, r8, #268435460 @ 0x10000004 │ │ │ │ mvncc pc, #192, 4 │ │ │ │ - blmi 16509c <__bss_end__@@Base+0xbe464> │ │ │ │ - blpl 6509c <__bss_start@@Base+0x9ffc> │ │ │ │ - blcs ff0e5518 <__bss_end__@@Base+0xff03e8e0> │ │ │ │ - blvs e50a4 <__bss_end__@@Base+0x3e46c> │ │ │ │ - blcc ff125520 <__bss_end__@@Base+0xff07e8e8> │ │ │ │ + blmi 165024 <__bss_end__@@Base+0xbe484> │ │ │ │ + blpl 65024 <__bss_start@@Base+0xa01c> │ │ │ │ + blcs ff0e54a0 <__bss_end__@@Base+0xff03e900> │ │ │ │ + blvs e502c <__bss_end__@@Base+0x3e48c> │ │ │ │ + blcc ff1254a8 <__bss_end__@@Base+0xff07e908> │ │ │ │ smlabteq ip, sp, r9, lr │ │ │ │ - blmi ff165528 <__bss_end__@@Base+0xff0be8f0> │ │ │ │ + blmi ff1654b0 <__bss_end__@@Base+0xff0be910> │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ smlabteq lr, sp, r9, lr │ │ │ │ cdp 8, 11, cr6, cr7, cr8, {1} │ │ │ │ stmdavs r9!, {r0, r2, r6, r7, r8, r9, fp, ip, lr}^ │ │ │ │ - blvs ff1e553c <__bss_end__@@Base+0xff13e904> │ │ │ │ + blvs ff1e54c4 <__bss_end__@@Base+0xff13e924> │ │ │ │ vhsub.s8 d28, d0, d3 │ │ │ │ @ instruction: 0xf6c05114 │ │ │ │ ldc 1, cr3, [r4, #736] @ 0x2e0 │ │ │ │ @ instruction: 0xf89d0b06 │ │ │ │ andcs r0, r0, #76 @ 0x4c │ │ │ │ @ instruction: 0x6704e9d6 │ │ │ │ svclt 0x00182802 │ │ │ │ - ldc 6, cr4, [pc, #44] @ 29aac │ │ │ │ + ldc 6, cr4, [pc, #44] @ 29a34 │ │ │ │ tstcs r1, r5, lsr fp │ │ │ │ rsbcs pc, r4, sp, lsr #17 │ │ │ │ tstcc r4, sp, asr #19 │ │ │ │ stc 2, cr9, [sp, #104] @ 0x68 │ │ │ │ - bvs fe9482f4 <__bss_end__@@Base+0xfe8a16bc> │ │ │ │ + bvs fe94827c <__bss_end__@@Base+0xfe8a16dc> │ │ │ │ ldrvs lr, [r0, -sp, asr #19] │ │ │ │ - bcs 2a50d0 <__bss_end__@@Base+0x1fe498> │ │ │ │ - bcc 2e50d4 <__bss_end__@@Base+0x23e49c> │ │ │ │ - bmi 3250d8 <__bss_end__@@Base+0x27e4a0> │ │ │ │ - bpl 5e50dc <__bss_end__@@Base+0x53e4a4> │ │ │ │ - bvs 6250e0 <__bss_end__@@Base+0x57e4a8> │ │ │ │ - ldc 7, cr15, [r6, #868] @ 0x364 │ │ │ │ - blvc ae5130 <__bss_end__@@Base+0xa3e4f8> │ │ │ │ + bcs 2a5058 <__bss_end__@@Base+0x1fe4b8> │ │ │ │ + bcc 2e505c <__bss_end__@@Base+0x23e4bc> │ │ │ │ + bmi 325060 <__bss_end__@@Base+0x27e4c0> │ │ │ │ + bpl 5e5064 <__bss_end__@@Base+0x53e4c4> │ │ │ │ + bvs 625068 <__bss_end__@@Base+0x57e4c8> │ │ │ │ + stc 7, cr15, [r0, #868]! @ 0x364 │ │ │ │ + blvc ae50b8 <__bss_end__@@Base+0xa3e518> │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bleq 22533c <__bss_end__@@Base+0x17e704> │ │ │ │ - blvc ff0656b0 <__bss_end__@@Base+0xfefbea78> │ │ │ │ - bcc fe465320 <__bss_end__@@Base+0xfe3be6e8> │ │ │ │ + bleq 2252c4 <__bss_end__@@Base+0x17e724> │ │ │ │ + blvc ff065638 <__bss_end__@@Base+0xfefbea98> │ │ │ │ + bcc fe4652a8 <__bss_end__@@Base+0xfe3be708> │ │ │ │ svclt 0x00284293 │ │ │ │ tstlt ip, r3, lsl r6 │ │ │ │ movwvs pc, #67 @ 0x43 @ │ │ │ │ strbtmi r4, [r9], -ip, lsr #20 │ │ │ │ ldrbtmi r9, [sl], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf7e46910 │ │ │ │ - stmdacc r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacc r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ strb r4, [lr, -r0, asr #4] │ │ │ │ @ instruction: 0x46416838 │ │ │ │ stc2 7, cr15, [r9, #-940] @ 0xfffffc54 │ │ │ │ @ instruction: 0xf06fb998 │ │ │ │ strb r0, [r6, -r1] │ │ │ │ ldrbmi r4, [r9], -r3, lsr #20 │ │ │ │ @@ -39221,188 +39216,188 @@ │ │ │ │ ldclhi 0, cr1, [r2, #168] @ 0xa8 │ │ │ │ @ instruction: 0xf8cd9003 │ │ │ │ @ instruction: 0xf8ad1012 │ │ │ │ smmla r3, r6, r0, r2 │ │ │ │ andeq pc, r2, pc, rrx │ │ │ │ @ instruction: 0xf04fe71d │ │ │ │ @ instruction: 0xe71a30ff │ │ │ │ - ldc 7, cr15, [r4], #-868 @ 0xfffffc9c │ │ │ │ + mcrr 7, 13, pc, ip, cr9 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - andeq lr, r2, r8, lsr #13 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r0, r3, r2, lsr #28 │ │ │ │ - andeq r3, r3, lr, lsr #23 │ │ │ │ - andeq lr, r2, r6, ror r6 │ │ │ │ - strdeq ip, [r2], -r2 │ │ │ │ - ldrdeq ip, [r2], -r2 │ │ │ │ - andeq r3, r3, lr, lsl fp │ │ │ │ - andeq r3, r3, r2, asr sl │ │ │ │ - andeq r3, r3, ip, lsr #20 │ │ │ │ + andeq lr, r2, r0, lsr #14 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r0, r3, r2, lsl #28 │ │ │ │ + andeq r3, r3, lr, lsl #23 │ │ │ │ + andeq lr, r2, lr, ror #13 │ │ │ │ + andeq ip, r2, sl, ror #20 │ │ │ │ + andeq ip, r2, sl, asr #20 │ │ │ │ + strdeq r3, [r3], -lr │ │ │ │ + andeq r3, r3, r2, lsr sl │ │ │ │ + andeq r3, r3, ip, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8c7a0 <__bss_end__@@Base+0xfeae5b68> │ │ │ │ + bl feb8c728 <__bss_end__@@Base+0xfeae5b88> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi e6db40 <__bss_end__@@Base+0xdc6f08> │ │ │ │ + blmi e6dac8 <__bss_end__@@Base+0xdc6f28> │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ ldrdne pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf7eb6818 │ │ │ │ @ instruction: 0xf8d0fd3f │ │ │ │ @ instruction: 0x46045278 │ │ │ │ suble r2, r0, r0, lsl #26 │ │ │ │ addsmi r6, lr, #2818048 @ 0x2b0000 │ │ │ │ andcs sp, r1, #46 @ 0x2e │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ stc2l 7, cr15, [r4], {253} @ 0xfd │ │ │ │ - vldr d4, [pc, #184] @ 29c88 │ │ │ │ + vldr d4, [pc, #184] @ 29c10 │ │ │ │ ldrbtmi r1, [fp], #-2857 @ 0xfffff4d7 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - blhi 1e5228 <__bss_end__@@Base+0x13e5f0> │ │ │ │ + blhi 1e51b0 <__bss_end__@@Base+0x13e610> │ │ │ │ @ instruction: 0xeeb06a9d │ │ │ │ @ instruction: 0xf7d90b48 │ │ │ │ - ldc 12, cr14, [pc, #1008] @ 29fd8 │ │ │ │ + ldc 13, cr14, [pc, #24] @ 29b88 │ │ │ │ @ instruction: 0xf06f7b25 │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10d │ │ │ │ - bmi 882808 <__bss_end__@@Base+0x7dbbd0> │ │ │ │ + bmi 882790 <__bss_end__@@Base+0x7dbbf0> │ │ │ │ ldrbtmi r6, [sl], #-355 @ 0xfffffe9d │ │ │ │ - blhi e5220 <__bss_end__@@Base+0x3e5e8> │ │ │ │ + blhi e51a8 <__bss_end__@@Base+0x3e608> │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ ldrbtmi r4, [fp], #-2846 @ 0xfffff4e2 │ │ │ │ tstlt r8, r8, lsl r9 │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ - blhi e4f18 <__bss_end__@@Base+0x3e2e0> │ │ │ │ + blhi e4ea0 <__bss_end__@@Base+0x3e300> │ │ │ │ ldcllt 0, cr2, [r0, #-0] │ │ │ │ tstpeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf982f7e4 │ │ │ │ + ldc2l 7, cr15, [r6, #-912]! @ 0xfffffc70 │ │ │ │ ldc 8, cr3, [sp] │ │ │ │ svclt 0x00188b02 │ │ │ │ submi r2, r0, #1 │ │ │ │ ldmdami r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorscs r4, r8, #45088768 @ 0x2b00000 │ │ │ │ bicsvc pc, sl, r0, asr #4 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - strtmi pc, [r9], -pc, asr #29 │ │ │ │ + qsub16mi pc, r9, r7 @ │ │ │ │ @ instruction: 0xf8c42238 │ │ │ │ @ instruction: 0xf7d90278 │ │ │ │ - @ instruction: 0xf8d4ea18 │ │ │ │ + @ instruction: 0xf8d4ea2e │ │ │ │ @ instruction: 0xf04f3278 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ stmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ @ instruction: 0xe7a633ff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - andeq r3, r3, r2, lsl #19 │ │ │ │ - andeq r3, r3, r6, asr r9 │ │ │ │ - andeq r0, r3, lr, ror fp │ │ │ │ - andeq r3, r3, r2, lsl r9 │ │ │ │ - andeq r1, r2, r8, asr r0 │ │ │ │ + andeq r3, r3, r2, ror #18 │ │ │ │ + andeq r3, r3, r6, lsr r9 │ │ │ │ + andeq r0, r3, lr, asr fp │ │ │ │ + strdeq r3, [r3], -r2 │ │ │ │ + muleq r2, r4, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8c8ac <__bss_end__@@Base+0xfeae5c74> │ │ │ │ + bl feb8c834 <__bss_end__@@Base+0xfeae5c94> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi e2dc4c <__bss_end__@@Base+0xd87014> │ │ │ │ + blmi e2dbd4 <__bss_end__@@Base+0xd87034> │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ ldrbtmi r4, [fp], #-1542 @ 0xfffff9fa │ │ │ │ ldrdne pc, [r8], r2 @ │ │ │ │ @ instruction: 0xf7eb6818 │ │ │ │ @ instruction: 0xf8d0fcb9 │ │ │ │ @ instruction: 0x46045278 │ │ │ │ suble r2, r2, r0, lsl #26 │ │ │ │ @ instruction: 0xf9b6686a │ │ │ │ addsmi r3, r3, #56, 6 @ 0xe0000000 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ ldc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - vldr d4, [pc, #176] @ 29d90 │ │ │ │ + vldr d4, [pc, #176] @ 29d18 │ │ │ │ ldrbtmi r1, [fp], #-2855 @ 0xfffff4d9 │ │ │ │ rsbsmi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - blhi 1e5338 <__bss_end__@@Base+0x13e700> │ │ │ │ + blhi 1e52c0 <__bss_end__@@Base+0x13e720> │ │ │ │ @ instruction: 0xeeb06a9d │ │ │ │ @ instruction: 0xf7d90b48 │ │ │ │ - ldc 12, cr14, [pc, #464] @ 29ec8 │ │ │ │ + ldc 12, cr14, [pc, #504] @ 29e78 │ │ │ │ @ instruction: 0xf06f7b23 │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10d │ │ │ │ - bmi 802918 <__bss_end__@@Base+0x75bce0> │ │ │ │ + bmi 8028a0 <__bss_end__@@Base+0x75bd00> │ │ │ │ ldrbtmi r6, [sl], #-355 @ 0xfffffe9d │ │ │ │ - blhi e5330 <__bss_end__@@Base+0x3e6f8> │ │ │ │ + blhi e52b8 <__bss_end__@@Base+0x3e718> │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ ldrbtmi r4, [fp], #-2844 @ 0xfffff4e4 │ │ │ │ tstlt r8, r8, lsl r9 │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ - blhi e5028 <__bss_end__@@Base+0x3e3f0> │ │ │ │ + blhi e4fb0 <__bss_end__@@Base+0x3e410> │ │ │ │ ldcllt 0, cr2, [r0, #-0] │ │ │ │ tstpeq r0, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8faf7e4 │ │ │ │ + stc2l 7, cr15, [lr], #912 @ 0x390 │ │ │ │ ldc 8, cr3, [sp] │ │ │ │ svclt 0x00188b02 │ │ │ │ submi r2, r0, #1 │ │ │ │ ldmdami r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorscs r4, r8, #45088768 @ 0x2b00000 │ │ │ │ bicsvc pc, sl, r0, asr #4 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - strtmi pc, [r9], -r7, asr #28 │ │ │ │ + strtmi pc, [r9], -pc, ror #29 │ │ │ │ @ instruction: 0xf8c42238 │ │ │ │ @ instruction: 0xf7d90278 │ │ │ │ - @ instruction: 0xf8d4e990 │ │ │ │ + @ instruction: 0xf8d4e9a6 │ │ │ │ @ instruction: 0xf04f5278 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stmib r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ str r2, [r6, r0, lsl #6]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - andeq r3, r3, r6, ror r8 │ │ │ │ - andeq r3, r3, r6, asr #16 │ │ │ │ - andeq r0, r3, lr, ror #20 │ │ │ │ - andeq r3, r3, r2, lsl #16 │ │ │ │ - andeq r0, r2, r8, asr #30 │ │ │ │ + andeq r3, r3, r6, asr r8 │ │ │ │ + andeq r3, r3, r6, lsr #16 │ │ │ │ + andeq r0, r3, lr, asr #20 │ │ │ │ + andeq r3, r3, r2, ror #15 │ │ │ │ + andeq r1, r2, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb80fa8 <__bss_end__@@Base+0xfeada370> │ │ │ │ + bl feb80f30 <__bss_end__@@Base+0xfeada390> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 2add90 <__bss_end__@@Base+0x207158> │ │ │ │ + bmi 2add18 <__bss_end__@@Base+0x207178> │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @ instruction: 0xf8d3447a │ │ │ │ ldmdavs r0, {r3, r5, r7, ip} │ │ │ │ ldc2 7, cr15, [r8], #-940 @ 0xfffffc54 │ │ │ │ rsbscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstlt r3, r8, lsl r6 │ │ │ │ mlaeq r9, r3, r8, pc @ │ │ │ │ @ instruction: 0xbd08b900 │ │ │ │ ldmdavc r8, {r0, r1, r3, r4, r6, r7, r9, fp, sp, lr}^ │ │ │ │ svclt 0x0000bd08 │ │ │ │ - andeq r3, r3, r4, ror r7 │ │ │ │ + andeq r3, r3, r4, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb80fe4 <__bss_end__@@Base+0xfeada3ac> │ │ │ │ + bl feb80f6c <__bss_end__@@Base+0xfeada3cc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ @ instruction: 0xf5004b19 │ │ │ │ strmi r5, [lr], -r0, lsl #1 │ │ │ │ @ instruction: 0x4615447b │ │ │ │ ldrdne pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf7eb6818 │ │ │ │ @ instruction: 0xf8d0fc17 │ │ │ │ - bvs ff6f67e8 <__bss_end__@@Base+0xff64fbb0> │ │ │ │ + bvs ff6f6770 <__bss_end__@@Base+0xff64fbd0> │ │ │ │ teqcs r8, #1458176 @ 0x164000 │ │ │ │ tstpne r6, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ vldr d9, [r1, #16] │ │ │ │ vldr s6, [r1, #24] │ │ │ │ vldr s8, [r1, #28] │ │ │ │ vmov.f32 s10, #120 @ 0x3fc00000 1.5 │ │ │ │ vldr s6, [r1, #780] @ 0x30c │ │ │ │ @@ -39410,47 +39405,47 @@ │ │ │ │ vldr s8, [r1, #784] @ 0x310 │ │ │ │ vmov.f32 s14, #115 @ 0x3f980000 1.1875000 │ │ │ │ vcvt.f64.f32 d5, s10 │ │ │ │ vstr s12, [r5, #792] @ 0x318 │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ vstr s14, [r4, #796] @ 0x31c │ │ │ │ vstr d4, [r3] │ │ │ │ - blls 180a48 <__bss_end__@@Base+0xd9e10> │ │ │ │ - blvs 65458 <__bss_start@@Base+0xa3b8> │ │ │ │ + blls 1809d0 <__bss_end__@@Base+0xd9e30> │ │ │ │ + blvs 653e0 <__bss_start@@Base+0xa3d8> │ │ │ │ vstr d9, [r3, #24] │ │ │ │ vldmdblt r0!, {d23-d22} │ │ │ │ - andeq r3, r3, r4, lsr r7 │ │ │ │ + andeq r3, r3, r4, lsl r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb81060 <__bss_end__@@Base+0xfeada428> │ │ │ │ + bl feb80fe8 <__bss_end__@@Base+0xfeada448> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi d6dd08 <__bss_end__@@Base+0xcc70d0> │ │ │ │ + bmi d6dc90 <__bss_end__@@Base+0xcc70f0> │ │ │ │ ldcmi 0, cr11, [r5, #-580]! @ 0xfffffdbc │ │ │ │ - blmi d7b6a8 <__bss_end__@@Base+0xcd4a70> │ │ │ │ + blmi d7b630 <__bss_end__@@Base+0xcd4a90> │ │ │ │ ldrbtmi r4, [sp], #-1146 @ 0xfffffb86 │ │ │ │ ldmpl r3, {r0, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ - blmi c68ddc <__bss_end__@@Base+0xbc21a4> │ │ │ │ + blmi c68d64 <__bss_end__@@Base+0xbc21c4> │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xb1206818 │ │ │ │ tstlt ip, ip, lsr #18 │ │ │ │ cmnlt r3, fp, ror #16 │ │ │ │ - bmi b31e9c <__bss_end__@@Base+0xa8b264> │ │ │ │ + bmi b31e24 <__bss_end__@@Base+0xa8b284> │ │ │ │ ldrbtmi r4, [sl], #-2857 @ 0xfffff4d7 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, ip, lsr r1 │ │ │ │ ldc 13, cr11, [r5, #960] @ 0x3c0 │ │ │ │ tstcs r6, #6144 @ 0x1800 │ │ │ │ - blne 765538 <__bss_end__@@Base+0x6be900> │ │ │ │ + blne 7654c0 <__bss_end__@@Base+0x6be920> │ │ │ │ andscc pc, r6, sp, lsl #17 │ │ │ │ @ instruction: 0xf7d96aad │ │ │ │ - vldr d14, [pc, #560] @ 2a0f8 │ │ │ │ + vldr d14, [pc, #600] @ 2a0a8 │ │ │ │ @ instruction: 0xf06f7b1b │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0xf043b10d │ │ │ │ @@ -39460,69 +39455,69 @@ │ │ │ │ @ instruction: 0xf8ad4630 │ │ │ │ movwls r1, #24618 @ 0x602a │ │ │ │ @ instruction: 0xf8ad2301 │ │ │ │ movwls r2, #49188 @ 0xc024 │ │ │ │ movwls r4, #58987 @ 0xe66b │ │ │ │ movweq pc, #49731 @ 0xc243 @ │ │ │ │ @ instruction: 0xf7d99300 │ │ │ │ - strmi lr, [r3], -sl, lsl #19 │ │ │ │ + strmi lr, [r3], -r2, lsr #19 │ │ │ │ strtmi sl, [r0], -r5, lsl #18 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ @ instruction: 0xf7e43601 │ │ │ │ - stmdacc r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacc r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ ldr r4, [r8, r0, asr #4]! │ │ │ │ - b 1267e90 <__bss_end__@@Base+0x11c1258> │ │ │ │ + b 1867e18 <__bss_end__@@Base+0x17c1278> │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - muleq r2, r0, r1 │ │ │ │ - @ instruction: 0x000336b6 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq r0, [r3], -lr │ │ │ │ - andeq lr, r2, r2, ror #2 │ │ │ │ + andeq lr, r2, r8, lsl #4 │ │ │ │ + muleq r3, r6, r6 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + ldrdeq r0, [r3], -lr │ │ │ │ + ldrdeq lr, [r2], -sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ adclt r4, r9, r6, asr sl │ │ │ │ ldrbtmi r4, [ip], #-2902 @ 0xfffff4aa │ │ │ │ @ instruction: 0xf8d4447a │ │ │ │ ldmpl r3, {r4, ip, pc}^ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, ip, r0 │ │ │ │ - blcs 44114 │ │ │ │ + blcs 4409c │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdbcs r0, {r0, r2, r9, sl, lr} │ │ │ │ addhi pc, r2, r0, asr #32 │ │ │ │ addscs r4, r8, #232, 12 @ 0xe800000 │ │ │ │ @ instruction: 0xf7d94640 │ │ │ │ - ldc 8, cr14, [r4, #464] @ 0x1d0 │ │ │ │ - vldr d0, [pc, #24] @ 29fc0 │ │ │ │ + ldc 8, cr14, [r4, #552] @ 0x228 │ │ │ │ + vldr d0, [pc, #24] @ 29f48 │ │ │ │ orrscs r1, ip, #66560 @ 0x10400 │ │ │ │ orrvs pc, r4, #12910592 @ 0xc50000 │ │ │ │ orrvc pc, r0, #12910592 @ 0xc50000 │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ @ instruction: 0xf7d96aa4 │ │ │ │ - vldr d14, [pc, #64] @ 2a000 │ │ │ │ + vldr d14, [pc, #104] @ 29fb0 │ │ │ │ @ instruction: 0xf06f7b3d │ │ │ │ cdp 2, 2, cr4, cr0, cr0, {0} │ │ │ │ vmov.f64 d16, #199 @ 0xbe380000 -0.1796875 │ │ │ │ vnmla.f64 d7, d23, d0 │ │ │ │ addsmi r3, r3, #144, 20 @ 0x90000 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ cmple sl, r0, lsl #24 │ │ │ │ @ instruction: 0xf8df4648 │ │ │ │ movwls r9, #4328 @ 0x10e8 │ │ │ │ - @ instruction: 0xf810f7e4 │ │ │ │ + stc2 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ @ instruction: 0x460744f9 │ │ │ │ strcs r9, [r0], -r6 │ │ │ │ eorcs r4, r0, #3538944 @ 0x360000 │ │ │ │ ldrdcc pc, [ip], -r9 │ │ │ │ @ instruction: 0xf8ad21bc │ │ │ │ ldrbtmi r3, [r8], #-12 │ │ │ │ ldrsbtcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @@ -39533,82 +39528,82 @@ │ │ │ │ andscc pc, lr, sp, asr #17 │ │ │ │ @ instruction: 0xf8ad8deb │ │ │ │ ldrtmi r3, [r3], -r2, lsr #32 │ │ │ │ andsmi pc, ip, sp, lsr #17 │ │ │ │ andsvs pc, r0, sp, lsr #17 │ │ │ │ andsvs pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf7e99609 │ │ │ │ - @ instruction: 0x4631fcdd │ │ │ │ + ldrtmi pc, [r1], -r5, lsl #27 @ │ │ │ │ strmi r2, [r4], -r0, lsr #4 │ │ │ │ - stmda r6!, {r0, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda ip!, {r0, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ mvnvs r6, r7, rrx │ │ │ │ @ instruction: 0x61a4b103 │ │ │ │ ldrbtmi r4, [fp], #-2849 @ 0xfffff4df │ │ │ │ tstlt sl, #360 @ 0x168 │ │ │ │ @ instruction: 0xeeb14b20 │ │ │ │ strbmi r6, [r1], -r4, lsl #22 │ │ │ │ ldrbtmi r6, [fp], #-165 @ 0xffffff5b │ │ │ │ - blvc 1e56ac <__bss_end__@@Base+0x13ea74> │ │ │ │ + blvc 1e5634 <__bss_end__@@Base+0x13ea94> │ │ │ │ @ instruction: 0x679c6918 │ │ │ │ - blvc 1e5944 <__bss_end__@@Base+0x13ed0c> │ │ │ │ - blvc 16567c <__bss_end__@@Base+0xbea44> │ │ │ │ - @ instruction: 0xff62f7e3 │ │ │ │ + blvc 1e58cc <__bss_end__@@Base+0x13ed2c> │ │ │ │ + blvc 165604 <__bss_end__@@Base+0xbea64> │ │ │ │ + blx 15e7f8a <__bss_end__@@Base+0x15413ea> │ │ │ │ svclt 0x00183800 │ │ │ │ submi r2, r0, #1 │ │ │ │ - blmi 4bc8d8 <__bss_end__@@Base+0x415ca0> │ │ │ │ + blmi 4bc860 <__bss_end__@@Base+0x415cc0> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls a040ec <__bss_end__@@Base+0x95d4b4> │ │ │ │ + blls a04074 <__bss_end__@@Base+0x95d4d4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ pop {r0, r3, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04383f0 │ │ │ │ str r6, [r1, r0, lsl #6]! │ │ │ │ @ instruction: 0xe7d9675c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf7d9e7ea │ │ │ │ - svclt 0x0000e98c │ │ │ │ + svclt 0x0000e9a4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ adcmi r2, ip, r0 │ │ │ │ ldmvc sl, {r0, r3, r6, r7, r8, r9, fp, lr, pc} │ │ │ │ @ instruction: 0x41223456 │ │ │ │ - @ instruction: 0x000335be │ │ │ │ - muleq r2, r4, r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq r3, r3, r0, asr #10 │ │ │ │ - andeq r0, r2, r2, lsr #25 │ │ │ │ - ldrdeq r3, [r3], -lr │ │ │ │ - andeq r3, r3, lr, asr #9 │ │ │ │ - andeq sp, r2, r4, lsl #31 │ │ │ │ + muleq r3, lr, r5 │ │ │ │ + andeq lr, r2, ip, lsl #2 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq r3, r3, r0, lsr #10 │ │ │ │ + ldrdeq r0, [r2], -lr │ │ │ │ + @ instruction: 0x000334be │ │ │ │ + andeq r3, r3, lr, lsr #9 │ │ │ │ + strdeq sp, [r2], -ip │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706cd8 │ │ │ │ - andeq r3, r3, sl, asr #8 │ │ │ │ + andeq r3, r3, sl, lsr #8 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706d18 │ │ │ │ - andeq r3, r3, lr, lsr r4 │ │ │ │ + andeq r3, r3, lr, lsl r4 │ │ │ │ ldrbtmi r4, [fp], #-2818 @ 0xfffff4fe │ │ │ │ - bleq 6e5748 <__bss_end__@@Base+0x63eb10> │ │ │ │ + bleq 6e56d0 <__bss_end__@@Base+0x63eb30> │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r3, r3, r2, lsr r4 │ │ │ │ + andeq r3, r3, r2, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb8130c <__bss_end__@@Base+0xfeada6d4> │ │ │ │ + bl feb81294 <__bss_end__@@Base+0xfeada6f4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 4, cr0, cr10, cr8, {0} │ │ │ │ stclmi 6, cr4, [sl, #-16] │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ adcslt r4, sl, lr, ror r4 │ │ │ │ - bge 354d6c <__bss_end__@@Base+0x2ae134> │ │ │ │ + bge 354cf4 <__bss_end__@@Base+0x2ae154> │ │ │ │ ldrdeq pc, [r8], r0 @ │ │ │ │ ldmdbpl r5!, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ ldrls r6, [r9, #-2093]! @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - blx fe968134 <__bss_end__@@Base+0xfe8c14fc> │ │ │ │ + blx fe9680bc <__bss_end__@@Base+0xfe8c151c> │ │ │ │ stmdami r2, {r3, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - bmi 10bb320 <__bss_end__@@Base+0x10146e8> │ │ │ │ + bmi 10bb2a8 <__bss_end__@@Base+0x1014708> │ │ │ │ ldrbtmi r4, [sl], #-2879 @ 0xfffff4c1 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r9, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorslt sp, sl, lr, ror #2 │ │ │ │ @ instruction: 0xf104bd70 │ │ │ │ @ instruction: 0xf5040ef0 │ │ │ │ @@ -39618,244 +39613,244 @@ │ │ │ │ @ instruction: 0xf5046b08 │ │ │ │ ldm lr!, {r2, r3, r5, r7, r9, sl, ip, sp, lr} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldc 0, cr0, [sp, #60] @ 0x3c │ │ │ │ ldm lr, {r1, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r9], -r3 │ │ │ │ - blpl f65798 <__bss_end__@@Base+0xebeb60> │ │ │ │ - blvs fe579c <__bss_end__@@Base+0xf3eb64> │ │ │ │ + blpl f65720 <__bss_end__@@Base+0xebeb80> │ │ │ │ + blvs fe5724 <__bss_end__@@Base+0xf3eb84> │ │ │ │ rscseq pc, r0, r4, lsl #2 │ │ │ │ - blvc 10657a4 <__bss_end__@@Base+0xfbeb6c> │ │ │ │ - @ instruction: 0xff3ef7e4 │ │ │ │ + blvc 106572c <__bss_end__@@Base+0xfbeb8c> │ │ │ │ + blx ce80b6 <__bss_end__@@Base+0xc41516> │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf7e5ad18 │ │ │ │ - ldc 13, cr15, [sp, #36] @ 0x24 │ │ │ │ - vldr d3, [pc, #64] @ 2a1e8 │ │ │ │ + @ instruction: 0xf7e6ad18 │ │ │ │ + ldc 8, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ + vldr d3, [pc, #64] @ 2a170 │ │ │ │ @ instruction: 0xf1047b23 │ │ │ │ ldc 2, cr0, [sp, #800] @ 0x320 │ │ │ │ ldrtmi r5, [r1], -ip, lsl #22 │ │ │ │ - blvs 3e582c <__bss_end__@@Base+0x33ebf4> │ │ │ │ + blvs 3e57b4 <__bss_end__@@Base+0x33ec14> │ │ │ │ cdp 6, 8, cr4, cr5, cr8, {3} │ │ │ │ vdiv.f64 d4, d6, d7 │ │ │ │ vdiv.f64 d5, d3, d7 │ │ │ │ vstr d6, [sp, #28] │ │ │ │ vstr d4, [sp] │ │ │ │ vstr d5, [sp, #8] │ │ │ │ @ instruction: 0xf7e16b04 │ │ │ │ - ldc 8, cr15, [sp, #804] @ 0x324 │ │ │ │ + vldr s30, [sp, #100] @ 0x64 │ │ │ │ @ instruction: 0xf0150b12 │ │ │ │ cdp 14, 11, cr15, cr0, cr9, {0} │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ vstr d0, [r4, #80] @ 0x50 │ │ │ │ @ instruction: 0xf0157b7a │ │ │ │ cdp 14, 11, cr15, cr0, cr11, {1} │ │ │ │ vldr d7, [sp, #256] @ 0x100 │ │ │ │ vstr d0, [r4, #88] @ 0x58 │ │ │ │ @ instruction: 0xf0157b78 │ │ │ │ mrc 14, 5, APSR_nzcv, cr0, cr3, {2} │ │ │ │ vldr d7, [r4, #256] @ 0x100 │ │ │ │ @ instruction: 0x46281b78 │ │ │ │ - bleq 1ee585c <__bss_end__@@Base+0x1e3ec24> │ │ │ │ - blcs 1225cd0 <__bss_end__@@Base+0x117f098> │ │ │ │ - blvc 1de5824 <__bss_end__@@Base+0x1d3ebec> │ │ │ │ - @ instruction: 0xf90cf7e1 │ │ │ │ + bleq 1ee57e4 <__bss_end__@@Base+0x1e3ec44> │ │ │ │ + blcs 1225c58 <__bss_end__@@Base+0x117f0b8> │ │ │ │ + blvc 1de57ac <__bss_end__@@Base+0x1d3ec0c> │ │ │ │ + blx ff5e8124 <__bss_end__@@Base+0xff541584> │ │ │ │ @ instruction: 0xf1042303 │ │ │ │ ldrtmi r0, [r1], -r8, asr #4 │ │ │ │ @ instruction: 0xf7e04628 │ │ │ │ - strtmi pc, [r0], -r1, lsl #28 │ │ │ │ + @ instruction: 0x4620fe3f │ │ │ │ @ instruction: 0xff02f014 │ │ │ │ str r2, [r6, r0] │ │ │ │ - stmia r4, {r0, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bvs fe0b0bf8 <__bss_end__@@Base+0xfe009fc0> │ │ │ │ + ldm ip, {r0, r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bvs fe0b0b80 <__bss_end__@@Base+0xfe009fe0> │ │ │ │ svccc 0x00d381da │ │ │ │ - andeq sp, r2, r4, ror #29 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r2, r8, ip │ │ │ │ - @ instruction: 0x0002debe │ │ │ │ + andeq sp, r2, ip, asr pc │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + ldrdeq r0, [r2], -r4 │ │ │ │ + andeq sp, r2, r6, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e570c <__bss_end__@@Base+0x3ead4> │ │ │ │ + blhi e5694 <__bss_end__@@Base+0x3eaf4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ rscslt r4, r5, sl, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-3178 @ 0xfffff396 │ │ │ │ ldrbtmi r4, [ip], #-2410 @ 0xfffff696 │ │ │ │ vldr s8, [r3, #424] @ 0x1a8 │ │ │ │ ldrbtmi r7, [sl], #-2834 @ 0xfffff4ee │ │ │ │ strmi r5, [r4], -r1, ror #16 │ │ │ │ - blvc ff065d50 <__bss_end__@@Base+0xfefbf118> │ │ │ │ + blvc ff065cd8 <__bss_end__@@Base+0xfefbf138> │ │ │ │ cmnls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 465e4c <__bss_end__@@Base+0x3bf214> │ │ │ │ + blx 465dd4 <__bss_end__@@Base+0x3bf234> │ │ │ │ stmdbmi r4!, {r0, r2, r8, sl, ip, lr, pc}^ │ │ │ │ ldmib r2, {r1, r4, r6, fp, ip, lr}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ - ldc 1, cr0, [pc, #72] @ 2a2e0 │ │ │ │ + ldc 1, cr0, [pc, #72] @ 2a268 │ │ │ │ vstrge d8, [lr, #-364] @ 0xfffffe94 │ │ │ │ - blpl ce58f0 <__bss_end__@@Base+0xc3ecb8> │ │ │ │ + blpl ce5878 <__bss_end__@@Base+0xc3ecd8> │ │ │ │ strvc pc, [ip, r4, lsl #10]! │ │ │ │ - blvs d658f8 <__bss_end__@@Base+0xcbecc0> │ │ │ │ + blvs d65880 <__bss_end__@@Base+0xcbece0> │ │ │ │ ldc 14, cr10, [r4, #8] │ │ │ │ @ instruction: 0x46397b36 │ │ │ │ - blpl 265b48 <__bss_end__@@Base+0x1bef10> │ │ │ │ + blpl 265ad0 <__bss_end__@@Base+0x1bef30> │ │ │ │ cdp 6, 2, cr4, cr6, cr8, {1} │ │ │ │ @ instruction: 0xf10d6b08 │ │ │ │ @ instruction: 0xee270a98 │ │ │ │ @ instruction: 0xf10d7b08 │ │ │ │ ldmib r4, {r4, r6, fp}^ │ │ │ │ stmib sp, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0x46322318 │ │ │ │ - blpl 3e5918 <__bss_end__@@Base+0x33ece0> │ │ │ │ - blvs 46591c <__bss_end__@@Base+0x3bece4> │ │ │ │ + blpl 3e58a0 <__bss_end__@@Base+0x33ed00> │ │ │ │ + blvs 4658a4 <__bss_end__@@Base+0x3bed04> │ │ │ │ stc 14, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7e17b12 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrtmi r2, [r9], -r4, lsl #6 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ stmdbeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ - ldc2l 7, cr15, [lr], {224} @ 0xe0 │ │ │ │ + ldc2 7, cr15, [r2, #-896] @ 0xfffffc80 │ │ │ │ movwcs r4, #13881 @ 0x3639 │ │ │ │ @ instruction: 0xf1044632 │ │ │ │ svcge 0x00080048 │ │ │ │ - stc2 7, cr15, [r0, #896] @ 0x380 │ │ │ │ - bge a54fd4 <__bss_end__@@Base+0x9ae39c> │ │ │ │ + ldc2 7, cr15, [lr, #896]! @ 0x380 │ │ │ │ + bge a54f5c <__bss_end__@@Base+0x9ae3bc> │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - bleq fec66768 <__bss_end__@@Base+0xfebbfb30> │ │ │ │ - @ instruction: 0xf8f4f7e1 │ │ │ │ + bleq fec666f0 <__bss_end__@@Base+0xfebbfb50> │ │ │ │ + blx 9e8246 <__bss_end__@@Base+0x9416a6> │ │ │ │ cdpvc 5, 0, cr15, cr12, cr4, {0} │ │ │ │ cmncs ip, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0x232ce9cd │ │ │ │ ldmib r4, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ ldmib r4, {r1, r2, r3, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r7, r8, r9, sp}^ │ │ │ │ ldm lr!, {r4, r5, r8, r9, sp} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldrtmi r0, [sl], -pc │ │ │ │ - blvc 4659d8 <__bss_end__@@Base+0x3beda0> │ │ │ │ - blvs 3e59dc <__bss_end__@@Base+0x33eda4> │ │ │ │ - blvc 265c08 <__bss_end__@@Base+0x1befd0> │ │ │ │ + blvc 465960 <__bss_end__@@Base+0x3bedc0> │ │ │ │ + blvs 3e5964 <__bss_end__@@Base+0x33edc4> │ │ │ │ + blvc 265b90 <__bss_end__@@Base+0x1beff0> │ │ │ │ muleq r3, lr, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ - blvs 265c10 <__bss_end__@@Base+0x1befd8> │ │ │ │ + blvs 265b98 <__bss_end__@@Base+0x1beff8> │ │ │ │ stc 6, cr4, [sp, #196] @ 0xc4 │ │ │ │ @ instruction: 0x46287b10 │ │ │ │ - blvc 4e59f8 <__bss_end__@@Base+0x43edc0> │ │ │ │ - blvs 3e59bc <__bss_end__@@Base+0x33ed84> │ │ │ │ - blvc 265c28 <__bss_end__@@Base+0x1beff0> │ │ │ │ - blvc 4e59c4 <__bss_end__@@Base+0x43ed8c> │ │ │ │ - @ instruction: 0xffeaf7e0 │ │ │ │ + blvc 4e5980 <__bss_end__@@Base+0x43ede0> │ │ │ │ + blvs 3e5944 <__bss_end__@@Base+0x33eda4> │ │ │ │ + blvc 265bb0 <__bss_end__@@Base+0x1bf010> │ │ │ │ + blvc 4e594c <__bss_end__@@Base+0x43edac> │ │ │ │ + @ instruction: 0xf93af7e1 │ │ │ │ ldmib sp, {r1, r5, r8, r9, fp, lr}^ │ │ │ │ ldrbtmi r0, [fp], #-264 @ 0xfffffef8 │ │ │ │ - blge 844408 <__bss_end__@@Base+0x79d7d0> │ │ │ │ + blge 844390 <__bss_end__@@Base+0x79d7f0> │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ ldrdeq lr, [sl, -sp] │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ - bmi 716860 <__bss_end__@@Base+0x66fc28> │ │ │ │ + bmi 7167e8 <__bss_end__@@Base+0x66fc48> │ │ │ │ ldmdbvs r1, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdavs r2, {r0, r3, r8, ip, sp, pc}^ │ │ │ │ - bmi 69698c <__bss_end__@@Base+0x5efd54> │ │ │ │ + bmi 696914 <__bss_end__@@Base+0x5efd74> │ │ │ │ ldrbtmi r4, [sl], #-2835 @ 0xfffff4ed │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r3, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rsbslt sp, r5, r1, lsl r1 │ │ │ │ - blhi e56d0 <__bss_end__@@Base+0x3ea98> │ │ │ │ + blhi e5658 <__bss_end__@@Base+0x3eab8> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andlt pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrdeq pc, [r8], r4 @ │ │ │ │ - blx ff9683ee <__bss_end__@@Base+0xff8c17b6> │ │ │ │ + blx ff968376 <__bss_end__@@Base+0xff8c17d6> │ │ │ │ @ instruction: 0xf7d8e7e3 │ │ │ │ - svclt 0x0000efe0 │ │ │ │ + svclt 0x0000eff8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - bvs fe0b0dc8 <__bss_end__@@Base+0xfe00a190> │ │ │ │ + bvs fe0b0d50 <__bss_end__@@Base+0xfe00a1b0> │ │ │ │ svccc 0x00d381da │ │ │ │ - andeq r0, r3, r2, lsr #10 │ │ │ │ - muleq r2, r6, sp │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r2, lr, lsl #27 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - andeq r0, r3, lr, ror #7 │ │ │ │ - andeq r3, r3, r0, ror r1 │ │ │ │ - andeq sp, r2, sl, lsr ip │ │ │ │ + andeq r0, r3, r2, lsl #10 │ │ │ │ + andeq sp, r2, lr, lsl #28 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r2, r6, lsl #28 │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq r0, r3, lr, asr #7 │ │ │ │ + andeq r3, r3, r0, asr r1 │ │ │ │ + @ instruction: 0x0002dcb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb81634 <__bss_end__@@Base+0xfeada9fc> │ │ │ │ + bl feb815bc <__bss_end__@@Base+0xfeadaa1c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ stmdavs r0!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r3, {r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e96023 │ │ │ │ - stmdavs r0!, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svclt 0x0000bd10 │ │ │ │ - andeq r3, r3, ip, ror #2 │ │ │ │ + andeq r3, r3, ip, asr #2 │ │ │ │ stmiavs r0, {r4, r8, ip, sp, pc}^ │ │ │ │ - bllt 1de8404 <__bss_end__@@Base+0x1d417cc> │ │ │ │ + ldclt 7, cr15, [lr], {233} @ 0xe9 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb8166c <__bss_end__@@Base+0xfeadaa34> │ │ │ │ + bl feb815f4 <__bss_end__@@Base+0xfeadaa54> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - bne ffab787c <__bss_end__@@Base+0xffa10c44> │ │ │ │ - ble 3faea4 <__bss_end__@@Base+0x35426c> │ │ │ │ + bne ffab7804 <__bss_end__@@Base+0xffa10c64> │ │ │ │ + ble 3fae2c <__bss_end__@@Base+0x35428c> │ │ │ │ @ instruction: 0x46043532 │ │ │ │ - bne ffaaa638 <__bss_end__@@Base+0xffa03a00> │ │ │ │ + bne ffaaa5c0 <__bss_end__@@Base+0xffa03a20> │ │ │ │ stmiavs r2, {r1, r3, r7, r9, lr}^ │ │ │ │ ldmdane sp, {r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ cmncs sp, r4, lsl #16 │ │ │ │ ldrbtmi r6, [r8], #-165 @ 0xffffff5b │ │ │ │ @ instruction: 0xf7e900eb │ │ │ │ - strhtvs pc, [r0], #189 @ 0xbd @ │ │ │ │ + rscvs pc, r0, r5, ror #24 │ │ │ │ svclt 0x0000bd38 │ │ │ │ - andeq r0, r2, lr, asr r9 │ │ │ │ - blmi 116928 <__bss_end__@@Base+0x6fcf0> │ │ │ │ + muleq r2, sl, fp │ │ │ │ + blmi 1168b0 <__bss_end__@@Base+0x6fd10> │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsvs r6, r8, r2 │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq r3, r3, r0, lsl #2 │ │ │ │ + andeq r3, r3, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb816c0 <__bss_end__@@Base+0xfeadaa88> │ │ │ │ + bl feb81648 <__bss_end__@@Base+0xfeadaaa8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 3ae4a8 <__bss_end__@@Base+0x307870> │ │ │ │ + blmi 3ae430 <__bss_end__@@Base+0x307890> │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2, {r3, r5, r8, ip, sp, pc} │ │ │ │ movwcs r6, #26 │ │ │ │ movwcc lr, #2496 @ 0x9c0 │ │ │ │ stmdami sl, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - blmi 2a9c58 <__bss_end__@@Base+0x203020> │ │ │ │ + blmi 2a9e80 <__bss_end__@@Base+0x2032e0> │ │ │ │ andscs r4, r0, #589824 @ 0x90000 │ │ │ │ cmpcs r3, fp, ror r4 │ │ │ │ @ instruction: 0xf7e94478 │ │ │ │ - movwcs pc, #2685 @ 0xa7d @ │ │ │ │ + movwcs pc, #2853 @ 0xb25 @ │ │ │ │ movwcc lr, #10688 @ 0x29c0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stclt 3, cr3, [r8, #-0] │ │ │ │ - andeq r3, r3, r0, ror #1 │ │ │ │ + andeq r3, r3, r0, asr #1 │ │ │ │ @ instruction: 0xffffff4d │ │ │ │ @ instruction: 0xffffff6d │ │ │ │ - andeq r0, r2, r4, lsl #18 │ │ │ │ + andeq r0, r2, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8d13c <__bss_end__@@Base+0xfeae6504> │ │ │ │ + bl feb8d0c4 <__bss_end__@@Base+0xfeae6524> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr0, cr0, {6} │ │ │ │ tstcs r1, r0, asr #22 │ │ │ │ cdp 6, 11, cr4, cr0, cr4, {0} │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ @ instruction: 0xf7ff8b43 │ │ │ │ @@ -39863,34 +39858,34 @@ │ │ │ │ andcs r7, r0, #0, 22 │ │ │ │ cdp 8, 3, cr6, cr11, cr0, {3} │ │ │ │ vadd.f64 d11, d9, d7 │ │ │ │ vadd.f64 d9, d10, d7 │ │ │ │ vadd.f64 d10, d8, d7 │ │ │ │ ldrmi r8, [r1], -r7, lsl #22 │ │ │ │ mcrrne 8, 14, r6, r5, cr3 │ │ │ │ - bllt ff326050 <__bss_end__@@Base+0xff27f418> │ │ │ │ - blls ff2a6054 <__bss_end__@@Base+0xff1ff41c> │ │ │ │ - blge ff2e6058 <__bss_end__@@Base+0xff23f420> │ │ │ │ - blhi ff26605c <__bss_end__@@Base+0xff1bf424> │ │ │ │ - bgt 465dd8 <__bss_end__@@Base+0x3bf1a0> │ │ │ │ + bllt ff325fd8 <__bss_end__@@Base+0xff27f438> │ │ │ │ + blls ff2a5fdc <__bss_end__@@Base+0xff1ff43c> │ │ │ │ + blge ff2e5fe0 <__bss_end__@@Base+0xff23f440> │ │ │ │ + blhi ff265fe4 <__bss_end__@@Base+0xff1bf444> │ │ │ │ + bgt 465d60 <__bss_end__@@Base+0x3bf1c0> │ │ │ │ andeq pc, pc, #108, 6 @ 0xb0000001 │ │ │ │ - bgt 465ddc <__bss_end__@@Base+0x3bf1a4> │ │ │ │ + bgt 465d64 <__bss_end__@@Base+0x3bf1c4> │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - bgt 465de0 <__bss_end__@@Base+0x3bf1a8> │ │ │ │ + bgt 465d68 <__bss_end__@@Base+0x3bf1c8> │ │ │ │ andsmi pc, pc, #108, 6 @ 0xb0000001 │ │ │ │ eorscs pc, r0, r3, asr #16 │ │ │ │ - bcs 465de8 <__bss_end__@@Base+0x3bf1b0> │ │ │ │ + bcs 465d70 <__bss_end__@@Base+0x3bf1d0> │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ - blhi 265884 <__bss_end__@@Base+0x1bec4c> │ │ │ │ + blhi 26580c <__bss_end__@@Base+0x1bec6c> │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ rsbvs r6, r5, r9, asr r0 │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8d1c8 <__bss_end__@@Base+0xfeae6590> │ │ │ │ + bl feb8d150 <__bss_end__@@Base+0xfeae65b0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr0, cr8, {6} │ │ │ │ tstcs r4, r0, asr #22 │ │ │ │ cdp 6, 11, cr4, cr0, cr4, {0} │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ @ instruction: 0xf7ff8b43 │ │ │ │ @@ -39902,24 +39897,24 @@ │ │ │ │ strmi sl, [r1], -r7, asr #22 │ │ │ │ cdp 6, 3, cr4, cr8, cr6, {4} │ │ │ │ strmi r8, [r4], r7, asr #22 │ │ │ │ cdp 8, 11, cr6, cr13, cr6, {7} │ │ │ │ vcvt.s32.f64 s22, d11 │ │ │ │ vcvt.s32.f64 s18, d9 │ │ │ │ vstmdbne pc!, {d10-} │ │ │ │ - blhi ff2660ec <__bss_end__@@Base+0xff1bf4b4> │ │ │ │ + blhi ff266074 <__bss_end__@@Base+0xff1bf4d4> │ │ │ │ sbceq lr, r5, #6144 @ 0x1800 │ │ │ │ - bcc 465e6c <__bss_end__@@Base+0x3bf234> │ │ │ │ + bcc 465df4 <__bss_end__@@Base+0x3bf254> │ │ │ │ vqsub.u32 d27, d3, d11 │ │ │ │ vcgt.f32 d16, d3, d15 │ │ │ │ cdp 1, 1, cr0, cr10, cr15, {0} │ │ │ │ andslt r3, fp, #16, 20 @ 0x10000 │ │ │ │ stceq 3, cr15, [pc], {99} @ 0x63 │ │ │ │ andeq pc, pc, r3, ror #6 │ │ │ │ - bcc 465e80 <__bss_end__@@Base+0x3bf248> │ │ │ │ + bcc 465e08 <__bss_end__@@Base+0x3bf268> │ │ │ │ vqsub.u32 d27, d3, d11 │ │ │ │ vacgt.f32 d20, d3, d15 │ │ │ │ mrc 12, 0, r4, cr8, cr15, {0} │ │ │ │ @ instruction: 0xf8463a10 │ │ │ │ ldc 0, cr14, [sp], #212 @ 0xd4 │ │ │ │ @ instruction: 0xf8c28b08 │ │ │ │ @ instruction: 0xf8c2e01c │ │ │ │ @@ -39928,61 +39923,61 @@ │ │ │ │ andsmi pc, pc, r3, ror #6 │ │ │ │ tstpmi pc, r3, ror #6 @ p-variant is OBSOLETE │ │ │ │ ldrsbvs r6, [r0, -r0] │ │ │ │ orrsvs r6, r1, r1, asr r1 │ │ │ │ ldcllt 0, cr6, [r8, #412]! @ 0x19c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8d288 <__bss_end__@@Base+0xfeae6650> │ │ │ │ + bl feb8d210 <__bss_end__@@Base+0xfeae6670> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrc 15, 5, r0, cr6, cr8, {5} │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ addlt r6, r4, r0, lsl #22 │ │ │ │ - blhi 2a5f3c <__bss_end__@@Base+0x1ff304> │ │ │ │ - blhi ff1e6148 <__bss_end__@@Base+0xff13f510> │ │ │ │ - blx 466240 <__bss_end__@@Base+0x3bf608> │ │ │ │ - ldc 4, cr13, [pc, #456] @ 2a848 │ │ │ │ + blhi 2a5ec4 <__bss_end__@@Base+0x1ff324> │ │ │ │ + blhi ff1e60d0 <__bss_end__@@Base+0xff13f530> │ │ │ │ + blx 4661c8 <__bss_end__@@Base+0x3bf628> │ │ │ │ + ldc 4, cr13, [pc, #456] @ 2a7d0 │ │ │ │ vmov.s16 r6, d0[2] │ │ │ │ strmi sl, [r5], -r9, lsl #22 │ │ │ │ - blls 2a5f50 <__bss_end__@@Base+0x1ff318> │ │ │ │ - bllt ea5d0c <__bss_end__@@Base+0xdff0d4> │ │ │ │ - bleq 11e5f74 <__bss_end__@@Base+0x113f33c> │ │ │ │ - bleq 266098 <__bss_end__@@Base+0x1bf460> │ │ │ │ - stcl 7, cr15, [lr, #864]! @ 0x360 │ │ │ │ - bleq 65f60 <__bss_start@@Base+0xaec0> │ │ │ │ - bleq 660d0 <__bss_start@@Base+0xb030> │ │ │ │ - svc 0x00a6f7d8 │ │ │ │ - blvc ff0662a0 <__bss_end__@@Base+0xfefbf668> │ │ │ │ + blls 2a5ed8 <__bss_end__@@Base+0x1ff338> │ │ │ │ + bllt ea5c94 <__bss_end__@@Base+0xdff0f4> │ │ │ │ + bleq 11e5efc <__bss_end__@@Base+0x113f35c> │ │ │ │ + bleq 266020 <__bss_end__@@Base+0x1bf480> │ │ │ │ + mcr 7, 0, pc, cr6, cr8, {6} @ │ │ │ │ + bleq 65ee8 <__bss_start@@Base+0xaee0> │ │ │ │ + bleq 66058 <__bss_start@@Base+0xb050> │ │ │ │ + svc 0x00b0f7d8 │ │ │ │ + blvc ff066228 <__bss_end__@@Base+0xfefbf688> │ │ │ │ stmdage r2, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ - bmi fe465f10 <__bss_end__@@Base+0xfe3bf2d8> │ │ │ │ + bmi fe465e98 <__bss_end__@@Base+0xfe3bf2f8> │ │ │ │ svclt 0x00b82c04 │ │ │ │ strcc r2, [r3], #-1028 @ 0xfffffbfc │ │ │ │ - bmi fe465edc <__bss_end__@@Base+0xfe3bf2a4> │ │ │ │ - bleq ffa261a4 <__bss_end__@@Base+0xff97f56c> │ │ │ │ - bleq 660f4 <__bss_start@@Base+0xb054> │ │ │ │ - ldcl 7, cr15, [r6], {216} @ 0xd8 │ │ │ │ - blvc b25d4c <__bss_end__@@Base+0xa7f114> │ │ │ │ + bmi fe465e64 <__bss_end__@@Base+0xfe3bf2c4> │ │ │ │ + bleq ffa2612c <__bss_end__@@Base+0xff97f58c> │ │ │ │ + bleq 6607c <__bss_start@@Base+0xb074> │ │ │ │ + stcl 7, cr15, [ip], #864 @ 0x360 │ │ │ │ + blvc b25cd4 <__bss_end__@@Base+0xa7f134> │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blgt 65d4c <__bss_start@@Base+0xacac> │ │ │ │ - blhi 225f7c <__bss_end__@@Base+0x17f344> │ │ │ │ - bllt e5d54 <__bss_end__@@Base+0x3f11c> │ │ │ │ + blgt 65cd4 <__bss_start@@Base+0xaccc> │ │ │ │ + blhi 225f04 <__bss_end__@@Base+0x17f364> │ │ │ │ + bllt e5cdc <__bss_end__@@Base+0x3f13c> │ │ │ │ mcr2 7, 6, pc, cr0, cr15, {7} @ │ │ │ │ stmiavs sl!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ - bl c1410 <__bss_end__@@Base+0x1a7d8> │ │ │ │ + bl c1398 <__bss_end__@@Base+0x1a7f8> │ │ │ │ cdp 2, 2, cr0, cr11, cr6, {6} │ │ │ │ vadd.f64 d4, d10, d5 │ │ │ │ vmov.f64 d7, #8 @ 0x40400000 3.0 │ │ │ │ vnmul.f64 d6, d11, d5 │ │ │ │ vmla.f64 d3, d12, d8 │ │ │ │ movwcs r3, #2821 @ 0xb05 │ │ │ │ andcc r4, r8, #26214400 @ 0x1900000 │ │ │ │ - blmi 265f80 <__bss_end__@@Base+0x1bf348> │ │ │ │ - blvc ff226208 <__bss_end__@@Base+0xff17f5d0> │ │ │ │ - blvs 1e5ffc <__bss_end__@@Base+0x13f3c4> │ │ │ │ + blmi 265f08 <__bss_end__@@Base+0x1bf368> │ │ │ │ + blvc ff226190 <__bss_end__@@Base+0xff17f5f0> │ │ │ │ + blvs 1e5f84 <__bss_end__@@Base+0x13f3e4> │ │ │ │ cdp 8, 1, cr3, cr7, cr1, {0} │ │ │ │ @ instruction: 0xeebdca10 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vmov.f64 d5, d3 │ │ │ │ vsub.f64 d8, d9, d4 │ │ │ │ vqrdmulh.s32 d20, d12, d3 │ │ │ │ cdp 3, 1, cr0, cr6, cr15, {0} │ │ │ │ @@ -40002,75 +39997,75 @@ │ │ │ │ vldmdblt r0!, {d24-d28} │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ strbpl r2, [r4], #-3352 @ 0xfffff2e8 │ │ │ │ @ instruction: 0x401921fb │ │ │ │ ldrbvs r2, [ip, #2015] @ 0x7df │ │ │ │ svccc 0x00e6a09e │ │ │ │ - blvc 66264 <__bss_start@@Base+0xb1c4> │ │ │ │ - blcs ff22625c <__bss_end__@@Base+0xff17f624> │ │ │ │ - blx 466354 <__bss_end__@@Base+0x3bf71c> │ │ │ │ + blvc 661ec <__bss_start@@Base+0xb1e4> │ │ │ │ + blcs ff2261e4 <__bss_end__@@Base+0xff17f644> │ │ │ │ + blx 4662dc <__bss_end__@@Base+0x3bf73c> │ │ │ │ adchi pc, r5, r0, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8d3d8 <__bss_end__@@Base+0xfeae67a0> │ │ │ │ + bl feb8d360 <__bss_end__@@Base+0xfeae67c0> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdp 15, 11, cr0, cr4, cr8, {5} │ │ │ │ vabs.f64 d3, d4 │ │ │ │ vmov.f64 d14, d2 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ vmov.f64 d10, d1 │ │ │ │ vmov.f64 d13, d3 │ │ │ │ addlt ip, r4, r4, asr #22 │ │ │ │ cdp 6, 15, cr4, cr1, cr5, {0} │ │ │ │ vpmin.u8 d31, d0, d0 │ │ │ │ strbtmi r8, [lr], -r1, lsl #1 │ │ │ │ ldrtmi sl, [r1], -r2, lsl #24 │ │ │ │ cdp 6, 11, cr4, cr0, cr0, {1} │ │ │ │ @ instruction: 0xf7d80b4c │ │ │ │ - ldc 12, cr14, [pc, #320] @ 2a91c │ │ │ │ + ldc 12, cr14, [pc, #408] @ 2a8fc │ │ │ │ vrintr.f64 d0, d4 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d9, [sp] │ │ │ │ vadd.f64 d8, d14, d2 │ │ │ │ vsub.f64 d0, d11, d0 │ │ │ │ vadd.f64 d11, d10, d7 │ │ │ │ vdiv.f64 d10, d0, d7 │ │ │ │ @ instruction: 0xf7d80b0e │ │ │ │ - mrc 13, 1, lr, cr13, cr14, {1} │ │ │ │ + mrc 13, 1, lr, cr13, cr6, {2} │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ vdiv.f64 d0, d12, d0 │ │ │ │ @ instruction: 0xf7d80b00 │ │ │ │ - mrc 14, 5, lr, cr13, cr4, {7} │ │ │ │ + mrc 14, 5, lr, cr13, cr14, {7} │ │ │ │ strtmi r0, [r0], -r0, asr #23 │ │ │ │ mrc 6, 0, r4, cr0, cr1, {1} │ │ │ │ @ instruction: 0x2c014a10 │ │ │ │ strcs fp, [r1], #-4024 @ 0xfffff048 │ │ │ │ - bmi fe466040 <__bss_end__@@Base+0xfe3bf408> │ │ │ │ - bleq ffa26308 <__bss_end__@@Base+0xff97f6d0> │ │ │ │ - bleq 6625c <__bss_start@@Base+0xb1bc> │ │ │ │ - stc 7, cr15, [r4], #-864 @ 0xfffffca0 │ │ │ │ + bmi fe465fc8 <__bss_end__@@Base+0xfe3bf428> │ │ │ │ + bleq ffa26290 <__bss_end__@@Base+0xff97f6f0> │ │ │ │ + bleq 661e4 <__bss_start@@Base+0xb1dc> │ │ │ │ + ldc 7, cr15, [sl], #-864 @ 0xfffffca0 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blle 65eac <__bss_start@@Base+0xae0c> │ │ │ │ - blgt e5eb0 <__bss_end__@@Base+0x3f278> │ │ │ │ + blle 65e34 <__bss_start@@Base+0xae2c> │ │ │ │ + blgt e5e38 <__bss_end__@@Base+0x3f298> │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ cdp 8, 2, cr6, cr9, cr14, {3} │ │ │ │ stmiavs sl!, {r1, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ - blhi 3e60ec <__bss_end__@@Base+0x33f4b4> │ │ │ │ - bl bc0d0 <__bss_end__@@Base+0x15498> │ │ │ │ + blhi 3e6074 <__bss_end__@@Base+0x33f4d4> │ │ │ │ + bl bc058 <__bss_end__@@Base+0x154b8> │ │ │ │ cdp 2, 2, cr0, cr12, cr6, {6} │ │ │ │ vadd.f64 d5, d11, d8 │ │ │ │ vmov.f64 d7, #9 @ 0x40480000 3.125 │ │ │ │ vnmul.f64 d6, d12, d8 │ │ │ │ vmla.f64 d4, d13, d9 │ │ │ │ movwcs r4, #2824 @ 0xb08 │ │ │ │ andcc r4, r8, #26214400 @ 0x1900000 │ │ │ │ - blpl 2a60e4 <__bss_end__@@Base+0x1ff4ac> │ │ │ │ - blvc ff226368 <__bss_end__@@Base+0xff17f730> │ │ │ │ - blvs 1e6160 <__bss_end__@@Base+0x13f528> │ │ │ │ + blpl 2a606c <__bss_end__@@Base+0x1ff4cc> │ │ │ │ + blvc ff2262f0 <__bss_end__@@Base+0xff17f750> │ │ │ │ + blvs 1e60e8 <__bss_end__@@Base+0x13f548> │ │ │ │ cdp 8, 1, cr3, cr7, cr1, {0} │ │ │ │ @ instruction: 0xeebdca10 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vmov.f64 d8, d4 │ │ │ │ vsub.f64 d9, d10, d5 │ │ │ │ vqrdmulh.s32 d21, d12, d4 │ │ │ │ cdp 3, 1, cr0, cr6, cr15, {0} │ │ │ │ @@ -40084,116 +40079,116 @@ │ │ │ │ cdp 1, 1, cr0, cr5, cr15, {0} │ │ │ │ vpmin.u32 d19, d3, d0 │ │ │ │ @ instruction: 0xf842411f │ │ │ │ bicle r1, r8, r4, lsl #24 │ │ │ │ rsbvs r4, ip, r4, lsr r4 │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ vldmdblt r0!, {d24-d30} │ │ │ │ - blcc 11663a0 <__bss_end__@@Base+0x10bf768> │ │ │ │ - blx 466498 <__bss_end__@@Base+0x3bf860> │ │ │ │ + blcc 1166328 <__bss_end__@@Base+0x10bf788> │ │ │ │ + blx 466420 <__bss_end__@@Base+0x3bf880> │ │ │ │ andlt sp, r4, r4, lsl #2 │ │ │ │ - blhi 3e5bd0 <__bss_end__@@Base+0x33ef98> │ │ │ │ + blhi 3e5b58 <__bss_end__@@Base+0x33efb8> │ │ │ │ @ instruction: 0x4770bd70 │ │ │ │ - blgt 11263a4 <__bss_end__@@Base+0x107f76c> │ │ │ │ - blle 11663a8 <__bss_end__@@Base+0x10bf770> │ │ │ │ + blgt 112632c <__bss_end__@@Base+0x107f78c> │ │ │ │ + blle 1166330 <__bss_end__@@Base+0x10bf790> │ │ │ │ svclt 0x0000e76f │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00e66666 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 3e5db4 <__bss_end__@@Base+0x33f17c> │ │ │ │ + blhi 3e5d3c <__bss_end__@@Base+0x33f19c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ cdp 0, 11, cr11, cr0, cr4, {4} │ │ │ │ strmi r9, [r4], -r0, asr #22 │ │ │ │ - blhi 10a63d4 <__bss_end__@@Base+0xfff79c> │ │ │ │ - bleq 10e63d8 <__bss_end__@@Base+0x103f7a0> │ │ │ │ - blge 11263dc <__bss_end__@@Base+0x107f7a4> │ │ │ │ + blhi 10a635c <__bss_end__@@Base+0xfff7bc> │ │ │ │ + bleq 10e6360 <__bss_end__@@Base+0x103f7c0> │ │ │ │ + blge 1126364 <__bss_end__@@Base+0x107f7c4> │ │ │ │ stmdage r2, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ - bl feae8884 <__bss_end__@@Base+0xfea41c4c> │ │ │ │ - blcc e5f9c <__bss_end__@@Base+0x3f364> │ │ │ │ - blpl 65fa0 <__bss_start@@Base+0xaf00> │ │ │ │ - blle 12a63f0 <__bss_end__@@Base+0x11ff7b8> │ │ │ │ - blvc 14e5fb0 <__bss_end__@@Base+0x143f378> │ │ │ │ - blgt 12663f8 <__bss_end__@@Base+0x11bf7c0> │ │ │ │ - blvs 14e5fb8 <__bss_end__@@Base+0x143f380> │ │ │ │ - blgt 2e614c <__bss_end__@@Base+0x23f514> │ │ │ │ - blle 2e6158 <__bss_end__@@Base+0x23f520> │ │ │ │ - bllt 12a6408 <__bss_end__@@Base+0x11ff7d0> │ │ │ │ - blmi 2261e0 <__bss_end__@@Base+0x17f5a8> │ │ │ │ - blvc 2261dc <__bss_end__@@Base+0x17f5a4> │ │ │ │ - blpl 1e61e8 <__bss_end__@@Base+0x13f5b0> │ │ │ │ - blvs 1e61e4 <__bss_end__@@Base+0x13f5ac> │ │ │ │ - blcc 1365fd8 <__bss_end__@@Base+0x12bf3a0> │ │ │ │ - bl 66438 <__bss_start@@Base+0xb398> │ │ │ │ + bl ff06880c <__bss_end__@@Base+0xfefc1c6c> │ │ │ │ + blcc e5f24 <__bss_end__@@Base+0x3f384> │ │ │ │ + blpl 65f28 <__bss_start@@Base+0xaf20> │ │ │ │ + blle 12a6378 <__bss_end__@@Base+0x11ff7d8> │ │ │ │ + blvc 14e5f38 <__bss_end__@@Base+0x143f398> │ │ │ │ + blgt 1266380 <__bss_end__@@Base+0x11bf7e0> │ │ │ │ + blvs 14e5f40 <__bss_end__@@Base+0x143f3a0> │ │ │ │ + blgt 2e60d4 <__bss_end__@@Base+0x23f534> │ │ │ │ + blle 2e60e0 <__bss_end__@@Base+0x23f540> │ │ │ │ + bllt 12a6390 <__bss_end__@@Base+0x11ff7f0> │ │ │ │ + blmi 226168 <__bss_end__@@Base+0x17f5c8> │ │ │ │ + blvc 226164 <__bss_end__@@Base+0x17f5c4> │ │ │ │ + blpl 1e6170 <__bss_end__@@Base+0x13f5d0> │ │ │ │ + blvs 1e616c <__bss_end__@@Base+0x13f5cc> │ │ │ │ + blcc 1365f60 <__bss_end__@@Base+0x12bf3c0> │ │ │ │ + bl 663c0 <__bss_start@@Base+0xb3b8> │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blcc 126210 <__bss_end__@@Base+0x7f5d8> │ │ │ │ - blcs 11e623c <__bss_end__@@Base+0x113f604> │ │ │ │ - blmi 1e6240 <__bss_end__@@Base+0x13f608> │ │ │ │ - blvs 226248 <__bss_end__@@Base+0x17f610> │ │ │ │ - blvc 11a6254 <__bss_end__@@Base+0x10ff61c> │ │ │ │ - blge 126643c <__bss_end__@@Base+0x11bf804> │ │ │ │ - bllt 126188 <__bss_end__@@Base+0x7f550> │ │ │ │ - blls 126194 <__bss_end__@@Base+0x7f55c> │ │ │ │ - blge 1261a0 <__bss_end__@@Base+0x7f568> │ │ │ │ - blhi 1261a8 <__bss_end__@@Base+0x7f570> │ │ │ │ + blcc 126198 <__bss_end__@@Base+0x7f5f8> │ │ │ │ + blcs 11e61c4 <__bss_end__@@Base+0x113f624> │ │ │ │ + blmi 1e61c8 <__bss_end__@@Base+0x13f628> │ │ │ │ + blvs 2261d0 <__bss_end__@@Base+0x17f630> │ │ │ │ + blvc 11a61dc <__bss_end__@@Base+0x10ff63c> │ │ │ │ + blge 12663c4 <__bss_end__@@Base+0x11bf824> │ │ │ │ + bllt 126110 <__bss_end__@@Base+0x7f570> │ │ │ │ + blls 12611c <__bss_end__@@Base+0x7f57c> │ │ │ │ + blge 126128 <__bss_end__@@Base+0x7f588> │ │ │ │ + blhi 126130 <__bss_end__@@Base+0x7f590> │ │ │ │ stc2l 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ - blle 3e6288 <__bss_end__@@Base+0x33f650> │ │ │ │ - blgt 3e6288 <__bss_end__@@Base+0x33f650> │ │ │ │ + blle 3e6210 <__bss_end__@@Base+0x33f670> │ │ │ │ + blgt 3e6210 <__bss_end__@@Base+0x33f670> │ │ │ │ stmdavs r3!, {r9, sp}^ │ │ │ │ ldrmi r6, [r1], -r0, ror #17 │ │ │ │ - blle ff3a6498 <__bss_end__@@Base+0xff2ff860> │ │ │ │ - blgt ff36649c <__bss_end__@@Base+0xff2bf864> │ │ │ │ - bllt 3e6298 <__bss_end__@@Base+0x33f660> │ │ │ │ + blle ff3a6420 <__bss_end__@@Base+0xff2ff880> │ │ │ │ + blgt ff366424 <__bss_end__@@Base+0xff2bf884> │ │ │ │ + bllt 3e6220 <__bss_end__@@Base+0x33f680> │ │ │ │ vstmiaeq r3, {d30-d29} │ │ │ │ - blge 3e629c <__bss_end__@@Base+0x33f664> │ │ │ │ - bllt ff3264ac <__bss_end__@@Base+0xff27f874> │ │ │ │ - bpl 466230 <__bss_end__@@Base+0x3bf5f8> │ │ │ │ - blge ff2e64b4 <__bss_end__@@Base+0xff23f87c> │ │ │ │ + blge 3e6224 <__bss_end__@@Base+0x33f684> │ │ │ │ + bllt ff326434 <__bss_end__@@Base+0xff27f894> │ │ │ │ + bpl 4661b8 <__bss_end__@@Base+0x3bf618> │ │ │ │ + blge ff2e643c <__bss_end__@@Base+0xff23f89c> │ │ │ │ @ instruction: 0xf885fa0f │ │ │ │ - bpl 466234 <__bss_end__@@Base+0x3bf5fc> │ │ │ │ + bpl 4661bc <__bss_end__@@Base+0x3bf61c> │ │ │ │ andeq pc, pc, #104, 6 @ 0xa0000001 │ │ │ │ cdp 2, 1, cr11, cr12, cr14, {1} │ │ │ │ vpmin.u32 d21, d6, d0 │ │ │ │ eorlt r0, pc, #-1073741821 @ 0xc0000003 │ │ │ │ andsmi pc, pc, #-1677721599 @ 0x9c000001 │ │ │ │ eorscs pc, r3, r0, asr #16 │ │ │ │ - bcs 46624c <__bss_end__@@Base+0x3bf614> │ │ │ │ + bcs 4661d4 <__bss_end__@@Base+0x3bf634> │ │ │ │ strtmi r3, [r0], -r1, lsl #6 │ │ │ │ vqsub.u32 d27, d5, d5 │ │ │ │ @ instruction: 0xf8cc411f │ │ │ │ rsbvs r1, r3, r4 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ mrc 13, 1, APSR_nzcv, cr9, cr5, {1} │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ stmiavs r2!, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ - blhi 3e62e8 <__bss_end__@@Base+0x33f6b0> │ │ │ │ + blhi 3e6270 <__bss_end__@@Base+0x33f6d0> │ │ │ │ vmax.u32 d20, d8, d8 │ │ │ │ cdp 1, 11, cr0, cr13, cr15, {0} │ │ │ │ @ instruction: 0xf04f9bc9 │ │ │ │ vsub.i32 d16, d7, d0 │ │ │ │ @ instruction: 0xf842411f │ │ │ │ - bl aeaec <__bss_end__@@Base+0x7eb4> │ │ │ │ + bl aea74 <__bss_end__@@Base+0x7ed4> │ │ │ │ mrrcne 1, 12, r0, sl, cr3 │ │ │ │ - blhi ff26651c <__bss_end__@@Base+0xff1bf8e4> │ │ │ │ + blhi ff2664a4 <__bss_end__@@Base+0xff1bf904> │ │ │ │ vmax.u32 q10, q3, │ │ │ │ cdp 8, 1, cr0, cr9, cr15, {0} │ │ │ │ vpmin.u32 d19, d5, d0 │ │ │ │ andslt r4, fp, #2031616 @ 0x1f0000 │ │ │ │ andeq pc, pc, r3, ror #6 │ │ │ │ streq pc, [pc, -r3, ror #6] │ │ │ │ - bcc 4662a4 <__bss_end__@@Base+0x3bf66c> │ │ │ │ + bcc 46622c <__bss_end__@@Base+0x3bf68c> │ │ │ │ vqsub.u32 d27, d3, d11 │ │ │ │ subvs r4, r8, pc, lsl r0 │ │ │ │ tstcs r1, r2, rrx │ │ │ │ vmax.u32 d20, d3, d16 │ │ │ │ @ instruction: 0xf7ff471f │ │ │ │ stmdavs r3!, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf84268e2 │ │ │ │ - bl cab30 <__bss_end__@@Base+0x23ef8> │ │ │ │ + bl caab8 <__bss_end__@@Base+0x23f18> │ │ │ │ movwcc r0, #4803 @ 0x12c3 │ │ │ │ rsbvs r6, r3, r7, asr r0 │ │ │ │ ldc 0, cr11, [sp], #16 │ │ │ │ pop {r1, r2, r3, r8, r9, fp, pc} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stclt 3, cr10, [r1], {110} @ 0x6e │ │ │ │ @@ -40203,69 +40198,69 @@ │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00c99999 │ │ │ │ ldrmi r4, [r3], -r4, lsl #13 │ │ │ │ @ instruction: 0xf8dc4608 │ │ │ │ stmdblt r2, {r2, sp} │ │ │ │ @ instruction: 0xf8dc4770 │ │ │ │ @ instruction: 0xf7df100c │ │ │ │ - svclt 0x0000b9ef │ │ │ │ + svclt 0x0000b98f │ │ │ │ ldrmi r4, [r3], -r4, lsl #13 │ │ │ │ @ instruction: 0xf8dc4608 │ │ │ │ stmdblt r2, {r2, sp} │ │ │ │ @ instruction: 0xf8dc4770 │ │ │ │ @ instruction: 0xf7df100c │ │ │ │ - svclt 0x0000b9e3 │ │ │ │ + svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 265f84 <__bss_end__@@Base+0x1bf34c> │ │ │ │ + blhi 265f0c <__bss_end__@@Base+0x1bf36c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blge 665b4 <__bss_start@@Base+0xb514> │ │ │ │ + blge 6653c <__bss_start@@Base+0xb534> │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ - blhi 10665a4 <__bss_end__@@Base+0xfbf96c> │ │ │ │ - blcs 2e63b0 <__bss_end__@@Base+0x23f778> │ │ │ │ - blls 10a65ac <__bss_end__@@Base+0xfff974> │ │ │ │ + blhi 106652c <__bss_end__@@Base+0xfbf98c> │ │ │ │ + blcs 2e6338 <__bss_end__@@Base+0x23f798> │ │ │ │ + blls 10a6534 <__bss_end__@@Base+0xfff994> │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ - bllt ff0e65e8 <__bss_end__@@Base+0xff03f9b0> │ │ │ │ - bne 466364 <__bss_end__@@Base+0x3bf72c> │ │ │ │ - @ instruction: 0xf9caf7df │ │ │ │ + bllt ff0e6570 <__bss_end__@@Base+0xff03f9d0> │ │ │ │ + bne 4662ec <__bss_end__@@Base+0x3bf74c> │ │ │ │ + @ instruction: 0xf96af7df │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - bl fe3e8a64 <__bss_end__@@Base+0xfe341e2c> │ │ │ │ - blvc ff3265e8 <__bss_end__@@Base+0xff27f9b0> │ │ │ │ + bl fe9e89ec <__bss_end__@@Base+0xfe941e4c> │ │ │ │ + blvc ff326570 <__bss_end__@@Base+0xff27f9d0> │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ strls r4, [r2, -r0, asr #12] │ │ │ │ - blx 18ff16 <__bss_end__@@Base+0xe92de> │ │ │ │ + blx 18fe9e <__bss_end__@@Base+0xe92fe> │ │ │ │ cdp 4, 0, cr15, cr7, cr4, {0} │ │ │ │ vmla.f64 d9, d7, d10 │ │ │ │ vstr s8, [sp, #576] @ 0x240 │ │ │ │ vmov.f32 s22, #129 @ 0xc0080000 -2.125 │ │ │ │ vmls.f64 d7, d23, d23 │ │ │ │ vsub.f64 d8, d9, d10 │ │ │ │ vmov.f64 d25, #218 @ 0xbed00000 -0.4062500 │ │ │ │ vsub.f64 d7, d24, d9 │ │ │ │ vnmls.f64 d8, d7, d10 │ │ │ │ @ instruction: 0xeefd2a90 │ │ │ │ vnmla.f64 d7, d23, d8 │ │ │ │ @ instruction: 0xf7df1a90 │ │ │ │ - @ instruction: 0xb004f9bb │ │ │ │ - blhi 265e40 <__bss_end__@@Base+0x1bf208> │ │ │ │ + andlt pc, r4, fp, asr r9 @ │ │ │ │ + blhi 265dc8 <__bss_end__@@Base+0x1bf228> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andeq r0, r0, r0 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r0, -r0] │ │ │ │ ldmvs sl, {r0, r1, r3, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00c42a00 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x477060da │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 1e602c <__bss_end__@@Base+0x13f3f4> │ │ │ │ + blhi 1e5fb4 <__bss_end__@@Base+0x13f414> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blvc fec66200 <__bss_end__@@Base+0xfebbf5c8> │ │ │ │ + blvc fec66188 <__bss_end__@@Base+0xfebbf5e8> │ │ │ │ ldc 0, cr11, [r0, #544] @ 0x220 │ │ │ │ strmi r6, [r4], -r6, asr #22 │ │ │ │ strmi r4, [sp], -r5, asr #21 │ │ │ │ vcmpe.f64 d4, d5 │ │ │ │ ldrbtmi r6, [sl], #-3015 @ 0xfffff439 │ │ │ │ ldmpl r3, {r2, r6, r7, r9, sl, fp, lr}^ │ │ │ │ mrc 4, 7, r4, cr1, cr14, {3} │ │ │ │ @@ -40281,167 +40276,167 @@ │ │ │ │ vldr d10, [r4, #296] @ 0x128 │ │ │ │ vldr d7, [r5, #552] @ 0x228 │ │ │ │ vadd.f64 d0, d9, d2 │ │ │ │ vmov.f64 d9, #5 @ 0x40280000 2.625 │ │ │ │ vsub.f64 d1, d9, d10 │ │ │ │ vmul.f64 d9, d9, d6 │ │ │ │ @ instruction: 0xf7d89b07 │ │ │ │ - blmi fed25c0c <__bss_end__@@Base+0xfec7efd4> │ │ │ │ - blhi 10666a8 <__bss_end__@@Base+0xfbfa70> │ │ │ │ - blvc 1c66248 <__bss_end__@@Base+0x1bbf610> │ │ │ │ + blmi fed25bd4 <__bss_end__@@Base+0xfec7f034> │ │ │ │ + blhi 1066630 <__bss_end__@@Base+0xfbfa90> │ │ │ │ + blvc 1c661d0 <__bss_end__@@Base+0x1bbf630> │ │ │ │ ldc 4, cr4, [r3, #492] @ 0x1ec │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vcmp.f64 d7, d7 │ │ │ │ vsqrt.f64 d23, d9 │ │ │ │ vldmdble sp!, {s31-s46} │ │ │ │ - blvc 1fe6254 <__bss_end__@@Base+0x1f3f61c> │ │ │ │ - blvc ff0666dc <__bss_end__@@Base+0xfefbfaa4> │ │ │ │ - blx 4667d0 <__bss_end__@@Base+0x3bfb98> │ │ │ │ + blvc 1fe61dc <__bss_end__@@Base+0x1f3f63c> │ │ │ │ + blvc ff066664 <__bss_end__@@Base+0xfefbfac4> │ │ │ │ + blx 466758 <__bss_end__@@Base+0x3bfbb8> │ │ │ │ addhi pc, r7, r0, asr #6 │ │ │ │ - bleq fe3e6290 <__bss_end__@@Base+0xfe33f658> │ │ │ │ - bleq 664b4 <__bss_start@@Base+0xb414> │ │ │ │ + bleq fe3e6218 <__bss_end__@@Base+0xfe33f678> │ │ │ │ + bleq 6643c <__bss_start@@Base+0xb434> │ │ │ │ vadd.f64 d4, d16, d22 │ │ │ │ vldr d0, [r4, #284] @ 0x11c │ │ │ │ vmov.32 r7, d23[1] │ │ │ │ ldmpl r3!, {r8, r9, fp, ip, lr}^ │ │ │ │ - blvs 66278 <__bss_start@@Base+0xb1d8> │ │ │ │ - blvc 11e6430 <__bss_end__@@Base+0x113f7f8> │ │ │ │ - blvc ff1a6704 <__bss_end__@@Base+0xff0ffacc> │ │ │ │ - blx 4667fc <__bss_end__@@Base+0x3bfbc4> │ │ │ │ + blvs 66200 <__bss_start@@Base+0xb1f8> │ │ │ │ + blvc 11e63b8 <__bss_end__@@Base+0x113f818> │ │ │ │ + blvc ff1a668c <__bss_end__@@Base+0xff0ffaec> │ │ │ │ + blx 466784 <__bss_end__@@Base+0x3bfbe4> │ │ │ │ addhi pc, r1, r0, asr #6 │ │ │ │ - blvc 11a6700 <__bss_end__@@Base+0x10ffac8> │ │ │ │ - bleq 6671c <__bss_start@@Base+0xb67c> │ │ │ │ - blpl fe1262c4 <__bss_end__@@Base+0xfe07f68c> │ │ │ │ - blvc fe66625c <__bss_end__@@Base+0xfe5bf624> │ │ │ │ - bleq 664f0 <__bss_start@@Base+0xb450> │ │ │ │ - bleq ff1a6724 <__bss_end__@@Base+0xff0ffaec> │ │ │ │ - blx 46681c <__bss_end__@@Base+0x3bfbe4> │ │ │ │ - ldc 12, cr13, [pc, #400] @ 2adec │ │ │ │ + blvc 11a6688 <__bss_end__@@Base+0x10ffae8> │ │ │ │ + bleq 666a4 <__bss_start@@Base+0xb69c> │ │ │ │ + blpl fe12624c <__bss_end__@@Base+0xfe07f6ac> │ │ │ │ + blvc fe6661e4 <__bss_end__@@Base+0xfe5bf644> │ │ │ │ + bleq 66478 <__bss_start@@Base+0xb470> │ │ │ │ + bleq ff1a66ac <__bss_end__@@Base+0xff0ffb0c> │ │ │ │ + blx 4667a4 <__bss_end__@@Base+0x3bfc04> │ │ │ │ + ldc 12, cr13, [pc, #400] @ 2ad74 │ │ │ │ @ instruction: 0xeeb47b80 │ │ │ │ vneg.f64 d16, d7 │ │ │ │ svclt 0x0048fa10 │ │ │ │ - bleq 122672c <__bss_end__@@Base+0x117faf4> │ │ │ │ - blmi 1f662c0 <__bss_end__@@Base+0x1ebf688> │ │ │ │ - blpl 66750 <__bss_start@@Base+0xb6b0> │ │ │ │ - blvc fe6e62c8 <__bss_end__@@Base+0xfe63f690> │ │ │ │ - bleq 116653c <__bss_end__@@Base+0x10bf904> │ │ │ │ - blvc 11e6480 <__bss_end__@@Base+0x113f848> │ │ │ │ - blvc ff1a6754 <__bss_end__@@Base+0xff0ffb1c> │ │ │ │ - blx 46684c <__bss_end__@@Base+0x3bfc14> │ │ │ │ + bleq 12266b4 <__bss_end__@@Base+0x117fb14> │ │ │ │ + blmi 1f66248 <__bss_end__@@Base+0x1ebf6a8> │ │ │ │ + blpl 666d8 <__bss_start@@Base+0xb6d0> │ │ │ │ + blvc fe6e6250 <__bss_end__@@Base+0xfe63f6b0> │ │ │ │ + bleq 11664c4 <__bss_end__@@Base+0x10bf924> │ │ │ │ + blvc 11e6408 <__bss_end__@@Base+0x113f868> │ │ │ │ + blvc ff1a66dc <__bss_end__@@Base+0xff0ffb3c> │ │ │ │ + blx 4667d4 <__bss_end__@@Base+0x3bfc34> │ │ │ │ cdp 13, 11, cr13, cr0, cr15, {2} │ │ │ │ vldr d7, [r4, #276] @ 0x114 │ │ │ │ andcs r6, r0, #59392 @ 0xe800 │ │ │ │ - blpl 1d26314 <__bss_end__@@Base+0x1c7f6dc> │ │ │ │ + blpl 1d2629c <__bss_end__@@Base+0x1c7f6fc> │ │ │ │ stc 3, cr2, [r4] │ │ │ │ stmib r4, {r1, r3, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ mrc 3, 5, r2, cr4, cr14, {4} │ │ │ │ vsqrt.f64 d22, d5 │ │ │ │ ldrble pc, [r2], #-2576 @ 0xfffff5f0 @ │ │ │ │ - blvc 1c2632c <__bss_end__@@Base+0x1b7f6f4> │ │ │ │ - blvs ff226784 <__bss_end__@@Base+0xff17fb4c> │ │ │ │ - blx 46687c <__bss_end__@@Base+0x3bfc44> │ │ │ │ + blvc 1c262b4 <__bss_end__@@Base+0x1b7f714> │ │ │ │ + blvs ff22670c <__bss_end__@@Base+0xff17fb6c> │ │ │ │ + blx 466804 <__bss_end__@@Base+0x3bfc64> │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ - blvc 1ba633c <__bss_end__@@Base+0x1aff704> │ │ │ │ + blvc 1ba62c4 <__bss_end__@@Base+0x1aff724> │ │ │ │ cdp 6, 11, cr4, cr4, cr0, {1} │ │ │ │ vsqrt.f64 d22, d7 │ │ │ │ svclt 0x004cfa10 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ addcc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf992f015 │ │ │ │ - blmi 1cbd6b8 <__bss_end__@@Base+0x1c16a80> │ │ │ │ + blmi 1cbd640 <__bss_end__@@Base+0x1c16aa0> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 204d50 <__bss_end__@@Base+0x15e118> │ │ │ │ + blls 204cd8 <__bss_end__@@Base+0x15e138> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andlt r8, r8, r7, lsr #1 │ │ │ │ - blhi 1e5fec <__bss_end__@@Base+0x13f3b4> │ │ │ │ + blhi 1e5f74 <__bss_end__@@Base+0x13f3d4> │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blvc 1ce635c <__bss_end__@@Base+0x1c3f724> │ │ │ │ - blvs 22659c <__bss_end__@@Base+0x17f964> │ │ │ │ - blvs ff2a67d8 <__bss_end__@@Base+0xff1ffba0> │ │ │ │ - blx 4668d0 <__bss_end__@@Base+0x3bfc98> │ │ │ │ + blvc 1ce62e4 <__bss_end__@@Base+0x1c3f744> │ │ │ │ + blvs 226524 <__bss_end__@@Base+0x17f984> │ │ │ │ + blvs ff2a6760 <__bss_end__@@Base+0xff1ffbc0> │ │ │ │ + blx 466858 <__bss_end__@@Base+0x3bfcb8> │ │ │ │ ldc 5, cr13, [r4, #248] @ 0xf8 │ │ │ │ vmov.u16 r7, d5[3] │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ @ instruction: 0xf53ffa10 │ │ │ │ - ldc 15, cr10, [pc, #484] @ 2af04 │ │ │ │ + ldc 15, cr10, [pc, #484] @ 2ae8c │ │ │ │ @ instruction: 0xe7790b57 │ │ │ │ - bleq 11a67e8 <__bss_end__@@Base+0x10ffbb0> │ │ │ │ + bleq 11a6770 <__bss_end__@@Base+0x10ffbd0> │ │ │ │ cdp 7, 11, cr14, cr15, cr0, {5} │ │ │ │ vmov.f64 d6, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d23, d6 │ │ │ │ svclt 0x0048fa10 │ │ │ │ - blvc 11e67fc <__bss_end__@@Base+0x113fbc4> │ │ │ │ + blvc 11e6784 <__bss_end__@@Base+0x113fbe4> │ │ │ │ cdp 7, 11, cr14, cr15, cr7, {5} │ │ │ │ vmov.f64 d5, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d23, d5 │ │ │ │ svclt 0x0048fa10 │ │ │ │ - blvc 11a6810 <__bss_end__@@Base+0x10ffbd8> │ │ │ │ + blvc 11a6798 <__bss_end__@@Base+0x10ffbf8> │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strtmi r4, [r0], -r0, lsl #6 │ │ │ │ addcc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf940f015 │ │ │ │ @ instruction: 0xf100e7bc │ │ │ │ strbtmi r0, [pc], -r8, asr #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7e04628 │ │ │ │ - vldr s30, [sp, #492] @ 0x1ec │ │ │ │ + vldr d15, [sp, #316] @ 0x13c │ │ │ │ vmov.f64 d7, #84 @ 0x3ea00000 0.3125000 │ │ │ │ vsqrt.f64 d23, d0 │ │ │ │ - ble ba95c0 <__bss_end__@@Base+0xb02988> │ │ │ │ + ble ba9548 <__bss_end__@@Base+0xb029a8> │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7e0462a │ │ │ │ - ldr pc, [r0, -sp, lsr #21] │ │ │ │ - blne 663e4 <__bss_start@@Base+0xb344> │ │ │ │ - blne ff066868 <__bss_end__@@Base+0xfefbfc30> │ │ │ │ - blx 46695c <__bss_end__@@Base+0x3bfd24> │ │ │ │ + ldr pc, [r0, -r1, asr #23] │ │ │ │ + blne 6636c <__bss_start@@Base+0xb364> │ │ │ │ + blne ff0667f0 <__bss_end__@@Base+0xfefbfc50> │ │ │ │ + blx 4668e4 <__bss_end__@@Base+0x3bfd44> │ │ │ │ mrc 5, 5, sp, cr0, cr6, {1} │ │ │ │ - vldr d6, [pc, #768] @ 2b0a0 │ │ │ │ + vldr d6, [pc, #768] @ 2b028 │ │ │ │ vldr d5, [r4, #228] @ 0xe4 │ │ │ │ vmov.u16 r7, d4[3] │ │ │ │ vsqrt.f64 d22, d5 │ │ │ │ @ instruction: 0xdc3ffa10 │ │ │ │ - blmi de6430 <__bss_end__@@Base+0xd3f7f8> │ │ │ │ - bleq e26434 <__bss_end__@@Base+0xd7f7fc> │ │ │ │ - blpl c66438 <__bss_end__@@Base+0xbbf800> │ │ │ │ - blvs ff166890 <__bss_end__@@Base+0xff0bfc58> │ │ │ │ - blx 466988 <__bss_end__@@Base+0x3bfd50> │ │ │ │ + blmi de63b8 <__bss_end__@@Base+0xd3f818> │ │ │ │ + bleq e263bc <__bss_end__@@Base+0xd7f81c> │ │ │ │ + blpl c663c0 <__bss_end__@@Base+0xbbf820> │ │ │ │ + blvs ff166818 <__bss_end__@@Base+0xff0bfc78> │ │ │ │ + blx 466910 <__bss_end__@@Base+0x3bfd70> │ │ │ │ mrc 15, 5, fp, cr0, cr8, {2} │ │ │ │ str r0, [r5, -r5, asr #22]! │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf0153280 │ │ │ │ @ instruction: 0xe77ff913 │ │ │ │ - blvc e6454 <__bss_end__@@Base+0x3f81c> │ │ │ │ - blpl 668dc <__bss_start@@Base+0xb83c> │ │ │ │ - blvs 6645c <__bss_start@@Base+0xb3bc> │ │ │ │ + blvc e63dc <__bss_end__@@Base+0x3f83c> │ │ │ │ + blpl 66864 <__bss_start@@Base+0xb85c> │ │ │ │ + blvs 663e4 <__bss_start@@Base+0xb3dc> │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ cdp 6, 2, cr4, cr7, cr10, {1} │ │ │ │ vmla.f64 d7, d6, d7 │ │ │ │ vmov.f64 d7, #22 @ 0x40b00000 5.5 │ │ │ │ vnmul.f64 d6, d22, d7 │ │ │ │ vstr d6, [sp, #20] │ │ │ │ @ instruction: 0xf7e06b04 │ │ │ │ - ldrb pc, [r2], pc, ror #20 @ │ │ │ │ - bleq 12e68cc <__bss_end__@@Base+0x123fc94> │ │ │ │ - b ffce8d70 <__bss_end__@@Base+0xffc42138> │ │ │ │ - blvc 8e6490 <__bss_end__@@Base+0x83f858> │ │ │ │ - bleq 12266d8 <__bss_end__@@Base+0x117faa0> │ │ │ │ - bleq ff0668f0 <__bss_end__@@Base+0xfefbfcb8> │ │ │ │ - blx 4669e4 <__bss_end__@@Base+0x3bfdac> │ │ │ │ - ldc 13, cr13, [pc, #36] @ 2ae48 │ │ │ │ + ldrb pc, [r2], r3, lsl #23 @ │ │ │ │ + bleq 12e6854 <__bss_end__@@Base+0x123fcb4> │ │ │ │ + bl e8cf8 <__bss_end__@@Base+0x42158> │ │ │ │ + blvc 8e6418 <__bss_end__@@Base+0x83f878> │ │ │ │ + bleq 1226660 <__bss_end__@@Base+0x117fac0> │ │ │ │ + bleq ff066878 <__bss_end__@@Base+0xfefbfcd8> │ │ │ │ + blx 46696c <__bss_end__@@Base+0x3bfdcc> │ │ │ │ + ldc 13, cr13, [pc, #36] @ 2add0 │ │ │ │ @ instruction: 0xf7d81b1c │ │ │ │ - @ instruction: 0xed94e904 │ │ │ │ + @ instruction: 0xed94e91a │ │ │ │ @ instruction: 0xe6f37b7e │ │ │ │ - bleq 6664b0 <__bss_end__@@Base+0x5bf878> │ │ │ │ + bleq 666438 <__bss_end__@@Base+0x5bf898> │ │ │ │ ldc 6, cr14, [r4, #960] @ 0x3c0 │ │ │ │ - vldr d7, [pc, #504] @ 2b034 │ │ │ │ + vldr d7, [pc, #504] @ 2afbc │ │ │ │ usat r0, #11, r0, lsl #22 │ │ │ │ - b fef68da4 <__bss_end__@@Base+0xfeec216c> │ │ │ │ + b ff568d2c <__bss_end__@@Base+0xff4c218c> │ │ │ │ @ instruction: 0x5742dcf4 │ │ │ │ adcsmi sp, r1, r2, lsl #24 │ │ │ │ strbtvs r6, [r6], -r6, ror #12 │ │ │ │ svccc 0x00ee6666 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00e0c152 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ @@ -40453,309 +40448,309 @@ │ │ │ │ ldmdblt r5!, {r0, r2, r3, r5, r6, r7, ip, sp}^ │ │ │ │ strdmi r1, [r5], sp │ │ │ │ ... │ │ │ │ ldcllt 7, cr14, [fp], {174} @ 0xae │ │ │ │ andmi r2, r2, r3, asr #13 │ │ │ │ stcpl 5, cr1, [r1, #676]! @ 0x2a4 │ │ │ │ svccc 0x00ebecde │ │ │ │ - bmi ff9fc0b4 <__bss_end__@@Base+0xff95547c> │ │ │ │ + bmi ff9fc03c <__bss_end__@@Base+0xff95549c> │ │ │ │ svccc 0x00d65718 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x00a1df46 │ │ │ │ - andeq sp, r2, sl, ror #8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r2, r4, ror #8 │ │ │ │ - andeq pc, r2, ip, ror #23 │ │ │ │ - andeq r0, r0, r0, lsl #5 │ │ │ │ - andeq sp, r2, r0, lsr #6 │ │ │ │ + andeq sp, r2, r2, ror #9 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + ldrdeq sp, [r2], -ip │ │ │ │ + andeq pc, r2, ip, asr #23 │ │ │ │ + andeq r0, r0, r8, ror r2 │ │ │ │ + muleq r2, r8, r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb8dad0 <__bss_end__@@Base+0xfeae6e98> │ │ │ │ + bl feb8da58 <__bss_end__@@Base+0xfeae6eb8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr11, cr0, {4} │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @ instruction: 0xf5004604 │ │ │ │ ldmdami r9!, {r2, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ addslt r4, r5, lr, ror r4 │ │ │ │ strbeq pc, [r8, -r4, lsl #2] @ │ │ │ │ strtmi r4, [sl], -sp, ror #12 │ │ │ │ @ instruction: 0xf8d35830 │ │ │ │ stmdavs r0, {r8, sp, lr} │ │ │ │ @ instruction: 0xf04f9013 │ │ │ │ cps #0 │ │ │ │ @ instruction: 0xf7e00010 │ │ │ │ - @ instruction: 0x4628f9b5 │ │ │ │ + strtmi pc, [r8], -r9, lsl #21 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #26 │ │ │ │ @ instruction: 0xf7e0462a │ │ │ │ - bge 369890 <__bss_end__@@Base+0x2c2c58> │ │ │ │ + bge 369e4c <__bss_end__@@Base+0x2c32ac> │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7e000c8 │ │ │ │ - @ instruction: 0x4628fa5b │ │ │ │ - mcr2 7, 1, pc, cr2, cr15, {6} @ │ │ │ │ - blvc 3e6594 <__bss_end__@@Base+0x33f95c> │ │ │ │ - blcc 266598 <__bss_end__@@Base+0x1bf960> │ │ │ │ + strtmi pc, [r8], -r8, ror #23 │ │ │ │ + stc2l 7, cr15, [ip, #892]! @ 0x37c │ │ │ │ + blvc 3e651c <__bss_end__@@Base+0x33f97c> │ │ │ │ + blcc 266520 <__bss_end__@@Base+0x1bf980> │ │ │ │ ldc 6, cr4, [sp, #164] @ 0xa4 │ │ │ │ strtmi r4, [r0], -ip, lsl #22 │ │ │ │ - blpl 1e65a4 <__bss_end__@@Base+0x13f96c> │ │ │ │ - blvc 1267d0 <__bss_end__@@Base+0x7fb98> │ │ │ │ - blvs 4665ac <__bss_end__@@Base+0x3bf974> │ │ │ │ - blcs 2e65b0 <__bss_end__@@Base+0x23f978> │ │ │ │ - blvc 1a6750 <__bss_end__@@Base+0xffb18> │ │ │ │ - blvc e675c <__bss_end__@@Base+0x3fb24> │ │ │ │ - blhi 66964 <__bss_start@@Base+0xb8c4> │ │ │ │ + blpl 1e652c <__bss_end__@@Base+0x13f98c> │ │ │ │ + blvc 126758 <__bss_end__@@Base+0x7fbb8> │ │ │ │ + blvs 466534 <__bss_end__@@Base+0x3bf994> │ │ │ │ + blcs 2e6538 <__bss_end__@@Base+0x23f998> │ │ │ │ + blvc 1a66d8 <__bss_end__@@Base+0xffb38> │ │ │ │ + blvc e66e4 <__bss_end__@@Base+0x3fb44> │ │ │ │ + blhi 668ec <__bss_start@@Base+0xb8e4> │ │ │ │ mrc2 7, 0, pc, cr0, cr15, {7} │ │ │ │ - blcs 8521c <__bss_start@@Base+0x2a17c> │ │ │ │ + blcs 851a4 <__bss_start@@Base+0x2a19c> │ │ │ │ mrc 0, 5, sp, cr5, cr4, {0} │ │ │ │ vsqrt.f64 d24, d0 │ │ │ │ svclt 0x004cfa10 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - blmi 5fd7c4 <__bss_end__@@Base+0x556b8c> │ │ │ │ + blmi 5fd74c <__bss_end__@@Base+0x556bac> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 504fd4 <__bss_end__@@Base+0x45e39c> │ │ │ │ + blls 504f5c <__bss_end__@@Base+0x45e3bc> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #84 @ 0x54 │ │ │ │ @ instruction: 0xbdf08b02 │ │ │ │ - blvc e665d0 <__bss_end__@@Base+0xdbf998> │ │ │ │ - ldc 0, cr2, [pc] @ 2af84 │ │ │ │ - vldr d5, [pc, #40] @ 2afb0 │ │ │ │ + blvc e66558 <__bss_end__@@Base+0xdbf9b8> │ │ │ │ + ldc 0, cr2, [pc] @ 2af0c │ │ │ │ + vldr d5, [pc, #40] @ 2af38 │ │ │ │ vmul.f64 d6, d7, d11 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmov.f64 d7, #70 @ 0x3e300000 0.1718750 │ │ │ │ vsqrt.f64 d23, d8 │ │ │ │ svclt 0x0044fa10 │ │ │ │ adcsvs r2, r3, r2, lsl #6 │ │ │ │ @ instruction: 0xf7d8e7de │ │ │ │ - svclt 0x0000ea0c │ │ │ │ + svclt 0x0000ea24 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - bvs fe0b1970 <__bss_end__@@Base+0xfe00ad38> │ │ │ │ + bvs fe0b18f8 <__bss_end__@@Base+0xfe00ad58> │ │ │ │ svccc 0x00d381da │ │ │ │ bicge ip, sl, r3, lsl #1 │ │ │ │ svccc 0x00ebb645 │ │ │ │ - andeq sp, r2, r4, lsr #2 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - muleq r2, ip, r0 │ │ │ │ + muleq r2, ip, r1 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r2, r4, lsl r1 │ │ │ │ stmlt r8, {r0, r1, r4, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e648c <__bss_end__@@Base+0x3f854> │ │ │ │ + blhi e6414 <__bss_end__@@Base+0x3f874> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sl, asr #20 │ │ │ │ ldrbtmi r4, [sl], #-2890 @ 0xfffff4b6 │ │ │ │ - ldrbtmi r4, [pc], #-3914 @ 2afec │ │ │ │ + ldrbtmi r4, [pc], #-3914 @ 2af74 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdbvs r3, {r8, r9} │ │ │ │ andle r2, lr, r8, lsl #22 │ │ │ │ - blmi 113d918 <__bss_end__@@Base+0x1096ce0> │ │ │ │ + blmi 113d8a0 <__bss_end__@@Base+0x1096d00> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 285070 <__bss_end__@@Base+0x1de438> │ │ │ │ + blls 284ff8 <__bss_end__@@Base+0x1de458> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r1, r0, lsl #6 │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ stmiavs r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbeq r4, [sl, #1540] @ 0x604 │ │ │ │ - blmi fe07d4 <__bss_end__@@Base+0xf39b9c> │ │ │ │ + blmi fe075c <__bss_end__@@Base+0xf39bbc> │ │ │ │ ldmpl fp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ - blhi 66678 <__bss_start@@Base+0xb5d8> │ │ │ │ - blhi ff066b04 <__bss_end__@@Base+0xfefbfecc> │ │ │ │ - blx 466bf8 <__bss_end__@@Base+0x3bffc0> │ │ │ │ + blhi 66600 <__bss_start@@Base+0xb5f8> │ │ │ │ + blhi ff066a8c <__bss_end__@@Base+0xfefbfeec> │ │ │ │ + blx 466b80 <__bss_end__@@Base+0x3bffe0> │ │ │ │ @ instruction: 0xf8d0d80b │ │ │ │ - ldc 3, cr3, [pc, #176] @ 2b0ec │ │ │ │ - vldr d6, [pc, #192] @ 2b100 │ │ │ │ + ldc 3, cr3, [pc, #176] @ 2b074 │ │ │ │ + vldr d6, [pc, #192] @ 2b088 │ │ │ │ vldr d7, [r3, #196] @ 0xc4 │ │ │ │ vnmul.f64 d8, d24, d12 │ │ │ │ vmul.f64 d8, d8, d6 │ │ │ │ - blmi d4dc6c <__bss_end__@@Base+0xca7034> │ │ │ │ - blvc fe8a8190 <__bss_end__@@Base+0xfe801558> │ │ │ │ - beq 26748c <__bss_end__@@Base+0x1c0854> │ │ │ │ + blmi d4dbf4 <__bss_end__@@Base+0xca7054> │ │ │ │ + blvc fe8a8118 <__bss_end__@@Base+0xfe801578> │ │ │ │ + beq 267414 <__bss_end__@@Base+0x1c0874> │ │ │ │ ldmibeq r0!, {r2, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf103380a │ │ │ │ @ instruction: 0xf10805f0 │ │ │ │ @ instruction: 0xf85508f0 │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ mlasle r2, sl, r2, r4 │ │ │ │ @ instruction: 0xf8556b62 │ │ │ │ addsmi r3, sl, #188, 24 @ 0xbc00 │ │ │ │ @ instruction: 0xf855d02d │ │ │ │ - blcs 23a404 <__bss_end__@@Base+0x1937cc> │ │ │ │ - blx b2112c <__bss_end__@@Base+0xa7a4f4> │ │ │ │ + blcs 23a38c <__bss_end__@@Base+0x1937ec> │ │ │ │ + blx b210b4 <__bss_end__@@Base+0xa7a514> │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ ldrbmi sp, [r2], -r5, lsr #10 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2 7, cr15, [r2, #892] @ 0x37c │ │ │ │ + stc2 7, cr15, [r0, #892] @ 0x37c │ │ │ │ @ instruction: 0xf7df4650 │ │ │ │ - cdp 13, 11, cr15, cr4, cr1, {3} │ │ │ │ + cdp 13, 11, cr15, cr4, cr11, {1} │ │ │ │ vsqrt.f64 d16, d8 │ │ │ │ ldmdale r8, {r4, r9, fp, ip, sp, lr, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ ldrdpl pc, [r0, -r4] │ │ │ │ ldm r9!, {r0, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ ldrcc r0, [r0, #-15] │ │ │ │ ldm r9, {r0, r1, r2, r3, r8, sl, lr, pc} │ │ │ │ stm r5, {r0, r1} │ │ │ │ @ instruction: 0xf8d40003 │ │ │ │ @ instruction: 0xf7fc00a8 │ │ │ │ - blmi 5eac88 <__bss_end__@@Base+0x544050> │ │ │ │ + blmi 5eac10 <__bss_end__@@Base+0x544070> │ │ │ │ ldmpl fp!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldrmi r9, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xff3cf7fe │ │ │ │ @ instruction: 0xf505e790 │ │ │ │ strbmi r5, [r5, #-1418] @ 0xfffffa76 │ │ │ │ ldmdami r1, {r0, r1, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - bleq 66bc8 <__bss_start@@Base+0xbb28> │ │ │ │ + bleq 66b50 <__bss_start@@Base+0xbb48> │ │ │ │ @ instruction: 0xf7f74478 │ │ │ │ @ instruction: 0xe783fe73 │ │ │ │ - stmdb r2!, {r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb sl!, {r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ adcvc sp, r3, sl, lsl #14 │ │ │ │ adcsmi fp, r7, sp, lsl ip │ │ │ │ - bvs fe0b1ac8 <__bss_end__@@Base+0xfe00ae90> │ │ │ │ + bvs fe0b1a50 <__bss_end__@@Base+0xfe00aeb0> │ │ │ │ svccc 0x00d381da │ │ │ │ - andeq sp, r2, sl, lsl r0 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq sp, r2, r6, lsl r0 │ │ │ │ - andeq sp, r2, r0 │ │ │ │ - andeq r0, r0, r4, ror r2 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ - andeq r0, r0, r4, lsr #6 │ │ │ │ + muleq r2, r2, r0 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq sp, r2, lr, lsl #1 │ │ │ │ + andeq sp, r2, r8, ror r0 │ │ │ │ + andeq r0, r0, ip, ror #4 │ │ │ │ + muleq r0, r8, r2 │ │ │ │ + andeq r0, r0, ip, lsl r3 │ │ │ │ @ instruction: 0xfffffedd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi e65ec <__bss_end__@@Base+0x3f9b4> │ │ │ │ + blhi e6574 <__bss_end__@@Base+0x3f9d4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ umullslt r4, r9, r2, r9 │ │ │ │ @ instruction: 0x46054b92 │ │ │ │ - bmi fe4bc330 <__bss_end__@@Base+0xfe4156f8> │ │ │ │ + bmi fe4bc2b8 <__bss_end__@@Base+0xfe415718> │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ ldrdvc pc, [r0, -r3] │ │ │ │ ldrhlt r6, [r3, #139] @ 0x8b │ │ │ │ - bcs 72ad0 <__bss_start@@Base+0x17a30> │ │ │ │ + bcs 72a58 <__bss_start@@Base+0x17a50> │ │ │ │ rscshi pc, lr, r0, lsl #4 │ │ │ │ mcr2 7, 5, pc, cr6, cr15, {7} @ │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ ldrbtmi r4, [ip], #-3208 @ 0xfffff378 │ │ │ │ - blmi fe17db9c <__bss_end__@@Base+0xfe0d6f64> │ │ │ │ + blmi fe17db24 <__bss_end__@@Base+0xfe0d6f84> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 6051ec <__bss_end__@@Base+0x55e5b4> │ │ │ │ + blls 605174 <__bss_end__@@Base+0x55e5d4> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080f7 │ │ │ │ ldc 0, cr11, [sp], #100 @ 0x64 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ stmiavs r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbeq r6, [lr, #2169] @ 0x879 │ │ │ │ - blmi 202037c <__bss_end__@@Base+0x1f79744> │ │ │ │ + blmi 2020304 <__bss_end__@@Base+0x1f79764> │ │ │ │ @ instruction: 0xf8521c48 │ │ │ │ andle r9, r6, r3 │ │ │ │ orrpl pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ movwls pc, #6915 @ 0x1b03 @ │ │ │ │ - blcs 45624 │ │ │ │ + blcs 455ac │ │ │ │ @ instruction: 0xf509d177 │ │ │ │ @ instruction: 0xf505360a │ │ │ │ @ instruction: 0xf10973ac │ │ │ │ strbcc r0, [r8], r8, asr #9 │ │ │ │ - blhi 1be6848 <__bss_end__@@Base+0x1b3fc10> │ │ │ │ - blvc fe8a830c <__bss_end__@@Base+0xfe8016d4> │ │ │ │ - beq 1067608 <__bss_end__@@Base+0xfc09d0> │ │ │ │ + blhi 1be67d0 <__bss_end__@@Base+0x1b3fc30> │ │ │ │ + blvc fe8a8294 <__bss_end__@@Base+0xfe8016f4> │ │ │ │ + beq 1067590 <__bss_end__@@Base+0xfc09f0> │ │ │ │ @ instruction: 0xf04f4698 │ │ │ │ @ instruction: 0xf8cd31ff │ │ │ │ stmib sp, {r2, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf1a41701 │ │ │ │ addsmi r0, sp, #200, 6 @ 0x20000003 │ │ │ │ @ instruction: 0xf854d032 │ │ │ │ - blvs 1af6440 <__bss_end__@@Base+0x1a4f808> │ │ │ │ + blvs 1af63c8 <__bss_end__@@Base+0x1a4f828> │ │ │ │ mlale sp, sl, r2, r4 │ │ │ │ ldccc 8, cr15, [r8], #336 @ 0x150 │ │ │ │ stmdale r9!, {r3, r8, r9, fp, sp} │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ strle r0, [r5, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ sbcvc pc, r0, r4, lsl #10 │ │ │ │ @ instruction: 0xf7e0af04 │ │ │ │ - @ instruction: 0xf105f82b │ │ │ │ + @ instruction: 0xf105f8ff │ │ │ │ ldrmi r0, [r9], -r8, asr #6 │ │ │ │ @ instruction: 0x4650463a │ │ │ │ @ instruction: 0xf7e04699 │ │ │ │ - @ instruction: 0x4652f8d5 │ │ │ │ + ldrbmi pc, [r2], -r2, ror #20 @ │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf89ef7e0 │ │ │ │ - bge 2bcb54 <__bss_end__@@Base+0x215f1c> │ │ │ │ + @ instruction: 0xf9eef7e0 │ │ │ │ + bge 2bcadc <__bss_end__@@Base+0x215f3c> │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - ldrtmi pc, [r8], -fp, asr #17 @ │ │ │ │ - ldc2 7, cr15, [r2], {223} @ 0xdf │ │ │ │ - bleq ff266d10 <__bss_end__@@Base+0xff1c00d8> │ │ │ │ - blx 466e08 <__bss_end__@@Base+0x3c01d0> │ │ │ │ + @ instruction: 0x4638fa58 │ │ │ │ + mrrc2 7, 13, pc, ip, cr15 @ │ │ │ │ + bleq ff266c98 <__bss_end__@@Base+0xff1c00f8> │ │ │ │ + blx 466d90 <__bss_end__@@Base+0x3c01f0> │ │ │ │ cdp 5, 11, cr13, cr0, cr4, {0} │ │ │ │ @ instruction: 0xf8548b40 │ │ │ │ movwls r3, #7368 @ 0x1cc8 │ │ │ │ strpl pc, [sl], #1284 @ 0x504 │ │ │ │ bicle r4, r4, r6, lsr #5 │ │ │ │ @ instruction: 0x1701e9dd │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ rscsvs r9, fp, ip │ │ │ │ rsbsvs r1, r9, fp, asr #24 │ │ │ │ @ instruction: 0x4628d11f │ │ │ │ @ instruction: 0xff60f013 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strtmi sp, [r8], -r0, lsl #3 │ │ │ │ - blx fffe72ea <__bss_end__@@Base+0xfff406b2> │ │ │ │ + blx fffe7272 <__bss_end__@@Base+0xfff406d2> │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4628fe39 │ │ │ │ stc2 0, cr15, [r6], {22} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xe773ffdf │ │ │ │ rscle r1, sl, ip, asr #24 │ │ │ │ @ instruction: 0xf8524b42 │ │ │ │ vst4.8 {d25-d28}, [pc], r3 │ │ │ │ - blx 1000ca <__bss_end__@@Base+0x59492> │ │ │ │ + blx 100052 <__bss_end__@@Base+0x594b2> │ │ │ │ ldmdbvs fp, {r0, r8, r9, ip, pc} │ │ │ │ movwcs fp, #6411 @ 0x190b │ │ │ │ vst4.32 {d22-d25}, [pc :256], fp │ │ │ │ ldcge 6, cr5, [r0], {138} @ 0x8a │ │ │ │ - blvc feb686c8 <__bss_end__@@Base+0xfeac1a90> │ │ │ │ + blvc feb68650 <__bss_end__@@Base+0xfeac1ab0> │ │ │ │ @ instruction: 0xf1054622 │ │ │ │ @ instruction: 0xf10d0a48 │ │ │ │ - blx 6d302 <__bss_start@@Base+0x12262> │ │ │ │ + blx 6d28a <__bss_start@@Base+0x12282> │ │ │ │ ldrbmi pc, [r9], -r6, lsl #12 @ │ │ │ │ andsvc pc, r2, r6, lsl #10 │ │ │ │ - @ instruction: 0xf7df4448 │ │ │ │ - ldrbmi pc, [r1], -sp, asr #31 @ │ │ │ │ + @ instruction: 0xf7e04448 │ │ │ │ + ldrbmi pc, [r1], -r1, lsr #17 @ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xf87af7e0 │ │ │ │ + blx 2291e0 <__bss_end__@@Base+0x182640> │ │ │ │ sbceq pc, r8, r6, lsl #2 │ │ │ │ ldrbmi r4, [r9], -r8, asr #8 │ │ │ │ @ instruction: 0xf7e04622 │ │ │ │ - ldrbmi pc, [r1], -r1, asr #16 @ │ │ │ │ - bge 2bcb6c <__bss_end__@@Base+0x215f34> │ │ │ │ - @ instruction: 0xf86ef7e0 │ │ │ │ + @ instruction: 0x4651f991 │ │ │ │ + bge 2bcaf4 <__bss_end__@@Base+0x215f54> │ │ │ │ + @ instruction: 0xf9fbf7e0 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - blcs 456e8 │ │ │ │ + blcs 45670 │ │ │ │ @ instruction: 0x2103d1b5 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r3, r1, lsr #22 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ mvnlt pc, r9, ror #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ - blx fe4e738e <__bss_end__@@Base+0xfe440756> │ │ │ │ + blx fe4e7316 <__bss_end__@@Base+0xfe440776> │ │ │ │ @ instruction: 0xd1a22801 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ @ instruction: 0xf7e9fb75 │ │ │ │ - mrc 9, 5, APSR_nzcv, cr2, cr3, {2} │ │ │ │ + mrc 9, 5, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vmla.f64 d7, d0, d4 │ │ │ │ ldmdami fp, {r0, r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ mrc 4, 5, r4, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf7f70b47 │ │ │ │ ldmvs fp!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ @@ -40765,49 +40760,49 @@ │ │ │ │ smlabbcs r2, r7, fp, sp │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ stmdacs r0, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe780d1d6 │ │ │ │ vpmax.s8 d20, d0, d15 │ │ │ │ stmdami pc, {r1, r2, r3, r5, r6, r7, r8, sp} @ │ │ │ │ ldrbtmi r4, [r8], #-1146 @ 0xfffffb86 │ │ │ │ - blx 1669314 <__bss_end__@@Base+0x15c26dc> │ │ │ │ - stcl 7, cr15, [r6, #860]! @ 0x35c │ │ │ │ - ldmda lr, {r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr7, {7} │ │ │ │ + ldcl 7, cr15, [sl, #860]! @ 0x35c │ │ │ │ + ldmda r6!, {r3, r4, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ orrsmi sp, r7, r4, lsl #15 │ │ │ │ - @ instruction: 0x0002ceb8 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - @ instruction: 0x0002ceb4 │ │ │ │ - andeq pc, r1, r2, lsl #25 │ │ │ │ - andeq ip, r2, r4, lsl #29 │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ + andeq ip, r2, r0, lsr pc │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq ip, r2, ip, lsr #30 │ │ │ │ + @ instruction: 0x0001febe │ │ │ │ + strdeq ip, [r2], -ip @ │ │ │ │ + muleq r0, r8, r2 │ │ │ │ @ instruction: 0xfffff815 │ │ │ │ - andeq pc, r1, r8, lsr #21 │ │ │ │ - @ instruction: 0x0001faba │ │ │ │ + andeq pc, r1, r4, ror #25 │ │ │ │ + strdeq pc, [r1], -r6 │ │ │ │ ldrbtmi r4, [fp], #-2817 @ 0xfffff4ff │ │ │ │ @ instruction: 0x47706018 │ │ │ │ - strdeq r2, [r3], -sl │ │ │ │ - blvc 326a3c <__bss_end__@@Base+0x27fe04> │ │ │ │ - bleq ff226e94 <__bss_end__@@Base+0xff18025c> │ │ │ │ - blx 466f8c <__bss_end__@@Base+0x3c0354> │ │ │ │ + ldrdeq r2, [r3], -sl │ │ │ │ + blvc 3269c4 <__bss_end__@@Base+0x27fe24> │ │ │ │ + bleq ff226e1c <__bss_end__@@Base+0xff18027c> │ │ │ │ + blx 466f14 <__bss_end__@@Base+0x3c0374> │ │ │ │ cdp 4, 11, cr13, cr7, cr13, {0} │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vneg.f64 d16, d7 │ │ │ │ svclt 0x00c8fa10 │ │ │ │ - bleq 1226e9c <__bss_end__@@Base+0x1180264> │ │ │ │ + bleq 1226e24 <__bss_end__@@Base+0x1180284> │ │ │ │ ldrbtmi r4, [fp], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 669f0 <__bss_start@@Base+0xb950> │ │ │ │ + bleq 66978 <__bss_start@@Base+0xb970> │ │ │ │ mrc 7, 5, r4, cr0, cr0, {3} │ │ │ │ ldrb r0, [r7, r7, asr #22]! │ │ │ │ ldmibls r9, {r1, r3, r4, r7, r8, fp, ip, pc} │ │ │ │ svccc 0x00a99999 │ │ │ │ - strdeq pc, [r2], -sl │ │ │ │ + ldrdeq pc, [r2], -sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb82600 <__bss_end__@@Base+0xfeadb9c8> │ │ │ │ + bl feb82588 <__bss_end__@@Base+0xfeadb9e8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf898f002 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620fd55 │ │ │ │ ldc2l 0, cr15, [r2, #-4] │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @@ -40824,77 +40819,77 @@ │ │ │ │ @ instruction: 0x61234620 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ @ instruction: 0xf01b2102 │ │ │ │ @ instruction: 0xf8d4fac9 │ │ │ │ cmnlt fp, r0, lsl #2 │ │ │ │ tstcs r0, ip, lsl #20 │ │ │ │ teqpeq r8, r4 @ @ p-variant is OBSOLETE │ │ │ │ - ldrbcc pc, [pc, #79]! @ 2b4b3 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 2b43b @ │ │ │ │ ldrbtmi r6, [sl], #-217 @ 0xffffff27 │ │ │ │ smlabtpl r1, r3, r9, lr │ │ │ │ smlabtcc r0, r4, r8, pc @ │ │ │ │ @ instruction: 0xf8c46018 │ │ │ │ ldclt 1, cr2, [r8, #-224]! @ 0xffffff20 │ │ │ │ eorcs r4, r8, #327680 @ 0x50000 │ │ │ │ teqpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e84478 │ │ │ │ - @ instruction: 0x4603fab3 │ │ │ │ + @ instruction: 0x4603fb5b │ │ │ │ svclt 0x0000e7e6 │ │ │ │ @ instruction: 0xfffffcc3 │ │ │ │ - andeq pc, r1, ip, lsr #19 │ │ │ │ + andeq pc, r1, r8, ror #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 1e6954 <__bss_end__@@Base+0x13fd1c> │ │ │ │ + blhi 1e68dc <__bss_end__@@Base+0x13fd3c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 9, cr15, cr8, cr12, {6} │ │ │ │ sbclt r4, fp, ip, lsl #18 │ │ │ │ strmi r4, [r7], -ip, lsl #22 │ │ │ │ - bmi 33c698 <__bss_end__@@Base+0x295a60> │ │ │ │ + bmi 33c620 <__bss_end__@@Base+0x295a80> │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movtls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blcs c61d0 <__bss_end__@@Base+0x1f598> │ │ │ │ + blcs c6158 <__bss_end__@@Base+0x1f5b8> │ │ │ │ sbchi pc, r9, #0 │ │ │ │ ldrbtmi r4, [fp], #-2823 @ 0xfffff4f9 │ │ │ │ movwcs r9, #8970 @ 0x230a │ │ │ │ - blmi 1d00f4 <__bss_end__@@Base+0x1294bc> │ │ │ │ + blmi 1d007c <__bss_end__@@Base+0x1294dc> │ │ │ │ ldmpl r3, {r8, sl, sp}^ │ │ │ │ and r9, pc, r6, lsl #6 │ │ │ │ - andeq ip, r2, r0, asr fp │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - andeq ip, r2, ip, asr #22 │ │ │ │ - andeq pc, r1, r2, ror r9 @ │ │ │ │ - andeq r0, r0, r0, lsr #5 │ │ │ │ + andeq ip, r2, r8, asr #23 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq ip, r2, r4, asr #23 │ │ │ │ + andeq pc, r1, lr, lsr #23 │ │ │ │ + muleq r0, r8, r2 │ │ │ │ @ instruction: 0xf5033501 │ │ │ │ stccs 3, cr5, [r0, #-552]! @ 0xfffffdd8 │ │ │ │ adcshi pc, r5, #0 │ │ │ │ @ instruction: 0x2e00691e │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r6 │ │ │ │ stmdbls r8, {r1, r3, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf1079509 │ │ │ │ - blx edcd2 <__bss_end__@@Base+0x4709a> │ │ │ │ - blls 1ea128 <__bss_end__@@Base+0x1434f0> │ │ │ │ + blx edc5a <__bss_end__@@Base+0x470ba> │ │ │ │ + blls 1ea0b0 <__bss_end__@@Base+0x143510> │ │ │ │ streq lr, [fp], #-2819 @ 0xfffff4fd │ │ │ │ subeq pc, r8, r4, lsl #2 │ │ │ │ - beq ff267930 <__bss_end__@@Base+0xff1c0cf8> │ │ │ │ + beq ff2678b8 <__bss_end__@@Base+0xff1c0d18> │ │ │ │ andpl pc, fp, r3, asr #16 │ │ │ │ ldmeq r0!, {r2, r8, ip, sp, lr, pc}^ │ │ │ │ strtcc pc, [r0], #-2271 @ 0xfffff721 │ │ │ │ tstcs r6, r1, ror #6 │ │ │ │ @ instruction: 0xf1076121 │ │ │ │ ldmpl r3, {r3, r6, r8}^ │ │ │ │ strbtvs r2, [r6], #-640 @ 0xfffffd80 │ │ │ │ ldc 1, cr9, [r3, #52] @ 0x34 │ │ │ │ vstr d8, [r4] │ │ │ │ @ instruction: 0xf7d78b0e │ │ │ │ - @ instruction: 0xf107ee72 │ │ │ │ + @ instruction: 0xf107ee8a │ │ │ │ @ instruction: 0xf50701c8 │ │ │ │ strmi r7, [sp], -r4, lsl #29 │ │ │ │ stcvc 5, cr15, [r4], {4} │ │ │ │ - blvc 167024 <__bss_end__@@Base+0xc03ec> │ │ │ │ + blvc 166fac <__bss_end__@@Base+0xc040c> │ │ │ │ stmia sl!, {r0, r1, r2, r3, r8, sl, fp, lr, pc} │ │ │ │ cdp 0, 3, cr0, cr8, cr15, {0} │ │ │ │ ldm r5, {r0, r1, r2, r6, r8, r9, fp, pc} │ │ │ │ stm sl, {r0, r1} │ │ │ │ @ instruction: 0xf5070003 │ │ │ │ @ instruction: 0xf5047a06 │ │ │ │ ldmib r7, {r2, r3, r8, sl, ip, sp, lr}^ │ │ │ │ @@ -40908,42 +40903,42 @@ │ │ │ │ ldm lr!, {r2, r3, fp, ip, sp, lr} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ addcs r0, r0, #15 │ │ │ │ muleq r3, lr, r8 │ │ │ │ andeq lr, r3, ip, lsl #17 │ │ │ │ @ instruction: 0x71acf507 │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - blhi 1566bc4 <__bss_end__@@Base+0x14bff8c> │ │ │ │ - mrc 7, 1, APSR_nzcv, cr10, cr7, {6} │ │ │ │ + blhi 1566b4c <__bss_end__@@Base+0x14bffac> │ │ │ │ + mrc 7, 2, APSR_nzcv, cr2, cr7, {6} │ │ │ │ cdpvc 5, 9, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf50b9a06 │ │ │ │ @ instruction: 0xf5077342 │ │ │ │ @ instruction: 0xf5047112 │ │ │ │ tstls r7, r2, lsl r0 │ │ │ │ ldmne r1, {r0, r1, r3, ip, pc}^ │ │ │ │ @ instruction: 0xf504910c │ │ │ │ ldm lr!, {r4, r7, sl, fp, ip, sp, lr} │ │ │ │ cdp 0, 11, cr0, cr7, cr15, {0} │ │ │ │ stmia ip!, {r8, r9, fp, sp, lr} │ │ │ │ - ldc 0, cr0, [pc, #60] @ 2b620 │ │ │ │ - vldr d8, [pc, #800] @ 2b908 │ │ │ │ + ldc 0, cr0, [pc, #60] @ 2b5a8 │ │ │ │ + vldr d8, [pc, #800] @ 2b890 │ │ │ │ ldm lr, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ stm ip, {r0, r1, r2, r3} │ │ │ │ ldmib r7, {r0, r1, r2, r3}^ │ │ │ │ stmib r4, {r4, r6, r8, r9, sp}^ │ │ │ │ ldm sl!, {r4, r6, r8, r9, sp} │ │ │ │ stmia r9!, {r0, r1, r2, r3} │ │ │ │ ldm sl, {r0, r1, r2, r3} │ │ │ │ stm r9, {r0, r1} │ │ │ │ ldm r8!, {r0, r1} │ │ │ │ - strgt r0, [pc, #-15] @ 2b601 │ │ │ │ + strgt r0, [pc, #-15] @ 2b589 │ │ │ │ muleq r3, r8, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ @ instruction: 0xf10b9d07 │ │ │ │ - stcgt 8, cr0, [pc, #-80] @ 2b5d0 │ │ │ │ + stcgt 8, cr0, [pc, #-80] @ 2b558 │ │ │ │ stcls 5, cr9, [fp, #-28] @ 0xffffffe4 │ │ │ │ strtmi ip, [fp], -pc, lsl #10 │ │ │ │ ldm r5, {r0, r1, r2, r8, sl, fp, ip, pc} │ │ │ │ stmib r3, {r0, r1}^ │ │ │ │ stmdbls sl, {r8} │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ cmncs ip, #3522560 @ 0x35c000 │ │ │ │ @@ -40983,113 +40978,113 @@ │ │ │ │ ldmib r7, {r1, r7, r8, r9, sp}^ │ │ │ │ stmib r4, {r2, r7, r8, r9, sp}^ │ │ │ │ stcls 3, cr2, [ip, #-528] @ 0xfffffdf0 │ │ │ │ stc 0, cr6, [r4, #920] @ 0x398 │ │ │ │ vstr d8, [r4, #760] @ 0x2f8 │ │ │ │ vstr d8, [r5, #768] @ 0x300 │ │ │ │ strcs r7, [r4, #-2816] @ 0xfffff500 │ │ │ │ - blhi ff166cf0 <__bss_end__@@Base+0xff0c00b8> │ │ │ │ + blhi ff166c78 <__bss_end__@@Base+0xff0c00d8> │ │ │ │ msrpl CPSR_f, #196, 16 @ 0xc40000 │ │ │ │ - blhi ff1e6cf8 <__bss_end__@@Base+0xff1400c0> │ │ │ │ - blhi ff266cfc <__bss_end__@@Base+0xff1c00c4> │ │ │ │ - blhi ff366d00 <__bss_end__@@Base+0xff2c00c8> │ │ │ │ + blhi ff1e6c80 <__bss_end__@@Base+0xff1400e0> │ │ │ │ + blhi ff266c84 <__bss_end__@@Base+0xff1c00e4> │ │ │ │ + blhi ff366c88 <__bss_end__@@Base+0xff2c00e8> │ │ │ │ @ instruction: 0xff22f00b │ │ │ │ ldmibmi r6, {r1, r2, r8, sl, fp, ip, pc} │ │ │ │ - bls 27c99c <__bss_end__@@Base+0x1d5d64> │ │ │ │ + bls 27c924 <__bss_end__@@Base+0x1d5d84> │ │ │ │ @ instruction: 0xf8c44479 │ │ │ │ strbmi r0, [r0], -ip, lsr #6 │ │ │ │ - svc 0x007cf7d7 │ │ │ │ + svc 0x0086f7d7 │ │ │ │ @ instruction: 0xf64f4620 │ │ │ │ stc 3, cr7, [r4, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf8a48bd0 │ │ │ │ stc 3, cr3, [r4, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0148bd2 │ │ │ │ @ instruction: 0xf8d4fbe7 │ │ │ │ vcgt.s8 d19, d1, d28 │ │ │ │ strtmi r0, [r0], -ip, lsr #5 │ │ │ │ strbcc pc, [r8, #-2259] @ 0xfffff72d @ │ │ │ │ vhadd.s8 d21, d17, d22 │ │ │ │ adcpl r1, r6, r4, lsl #4 │ │ │ │ strbeq pc, [r8], fp, lsl #2 @ │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - bleq feb66d50 <__bss_end__@@Base+0xfeac0118> │ │ │ │ + bleq feb66cd8 <__bss_end__@@Base+0xfeac0138> │ │ │ │ cdp2 0, 5, cr15, cr8, cr1, {0} │ │ │ │ strtmi r4, [lr], #-1568 @ 0xfffff9e0 │ │ │ │ cdp2 0, 15, cr15, cr8, cr1, {0} │ │ │ │ ldrbtmi r4, [fp], #-2945 @ 0xfffff47f │ │ │ │ - blcs 457c0 │ │ │ │ + blcs 45748 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ - blge 1be6dd8 <__bss_end__@@Base+0x1b401a0> │ │ │ │ - @ instruction: 0xff3af7e8 │ │ │ │ - blls 1be6de0 <__bss_end__@@Base+0x1b401a8> │ │ │ │ - bleq 2e6fe8 <__bss_end__@@Base+0x2403b0> │ │ │ │ - bleq 4e6da0 <__bss_end__@@Base+0x440168> │ │ │ │ - @ instruction: 0xff32f7e8 │ │ │ │ - bleq 2e6ff4 <__bss_end__@@Base+0x2403bc> │ │ │ │ - blvc 11e6dd4 <__bss_end__@@Base+0x114019c> │ │ │ │ - blls 1227060 <__bss_end__@@Base+0x1180428> │ │ │ │ - bleq 566db4 <__bss_end__@@Base+0x4c017c> │ │ │ │ - @ instruction: 0xff28f7e8 │ │ │ │ - blvc 1a26e04 <__bss_end__@@Base+0x19801cc> │ │ │ │ - blls 226f8c <__bss_end__@@Base+0x180354> │ │ │ │ - blls 5e6dc4 <__bss_end__@@Base+0x54018c> │ │ │ │ - @ instruction: 0xff20f7e8 │ │ │ │ - blvc 19a6e14 <__bss_end__@@Base+0x19001dc> │ │ │ │ - blls 19e6e18 <__bss_end__@@Base+0x19401e0> │ │ │ │ - bleq 227020 <__bss_end__@@Base+0x1803e8> │ │ │ │ - blx fe0677f6 <__bss_end__@@Base+0xfdfc0bbe> │ │ │ │ - blhi 1ee6db8 <__bss_end__@@Base+0x1e40180> │ │ │ │ + blge 1be6d60 <__bss_end__@@Base+0x1b401c0> │ │ │ │ + @ instruction: 0xffe2f7e8 │ │ │ │ + blls 1be6d68 <__bss_end__@@Base+0x1b401c8> │ │ │ │ + bleq 2e6f70 <__bss_end__@@Base+0x2403d0> │ │ │ │ + bleq 4e6d28 <__bss_end__@@Base+0x440188> │ │ │ │ + @ instruction: 0xffdaf7e8 │ │ │ │ + bleq 2e6f7c <__bss_end__@@Base+0x2403dc> │ │ │ │ + blvc 11e6d5c <__bss_end__@@Base+0x11401bc> │ │ │ │ + blls 1226fe8 <__bss_end__@@Base+0x1180448> │ │ │ │ + bleq 566d3c <__bss_end__@@Base+0x4c019c> │ │ │ │ + @ instruction: 0xffd0f7e8 │ │ │ │ + blvc 1a26d8c <__bss_end__@@Base+0x19801ec> │ │ │ │ + blls 226f14 <__bss_end__@@Base+0x180374> │ │ │ │ + blls 5e6d4c <__bss_end__@@Base+0x5401ac> │ │ │ │ + @ instruction: 0xffc8f7e8 │ │ │ │ + blvc 19a6d9c <__bss_end__@@Base+0x19001fc> │ │ │ │ + blls 19e6da0 <__bss_end__@@Base+0x1940200> │ │ │ │ + bleq 226fa8 <__bss_end__@@Base+0x180408> │ │ │ │ + blx fe06777e <__bss_end__@@Base+0xfdfc0bde> │ │ │ │ + blhi 1ee6d40 <__bss_end__@@Base+0x1e401a0> │ │ │ │ ldmib r3, {r1, r2, r5, r6, r8, r9, sp, pc}^ │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ stc 3, cr2, [r4, #480] @ 0x1e0 │ │ │ │ @ instruction: 0xf7e80b76 │ │ │ │ - cdp 15, 11, cr15, cr0, cr13, {0} │ │ │ │ - vldr d6, [pc, #256] @ 2b8c0 │ │ │ │ + mrc 15, 5, APSR_nzcv, cr0, cr5, {5} │ │ │ │ + vldr d6, [pc, #256] @ 2b848 │ │ │ │ @ instruction: 0xee067b5f │ │ │ │ stmdbge lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bleq 1de6e1c <__bss_end__@@Base+0x1d401e4> │ │ │ │ + bleq 1de6da4 <__bss_end__@@Base+0x1d40204> │ │ │ │ @ instruction: 0xf7d7a810 │ │ │ │ - ldc 12, cr14, [sp, #336] @ 0x150 │ │ │ │ + ldc 12, cr14, [sp, #424] @ 0x1a8 │ │ │ │ vldr d0, [sp, #56] @ 0x38 │ │ │ │ vmov.32 r1, d0[1] │ │ │ │ ldrtmi r2, [r0], -r8, asr #22 │ │ │ │ - blhi 1266e60 <__bss_end__@@Base+0x11c0228> │ │ │ │ + blhi 1266de8 <__bss_end__@@Base+0x11c0248> │ │ │ │ @ instruction: 0xf50bae18 │ │ │ │ @ instruction: 0xf10b79ac │ │ │ │ @ instruction: 0xee200af0 │ │ │ │ vmul.f64 d0, d1, d9 │ │ │ │ @ instruction: 0xf7df1b09 │ │ │ │ - bls 1e9e40 <__bss_end__@@Base+0x143208> │ │ │ │ + bls 1e9c48 <__bss_end__@@Base+0x1430a8> │ │ │ │ vst2.8 {d25,d27}, [pc], r9 │ │ │ │ @ instruction: 0xf10b538a │ │ │ │ ldrmi r0, [r0], #-72 @ 0xffffffb8 │ │ │ │ strcs pc, [r1, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 1de6e64 <__bss_end__@@Base+0x1d4022c> │ │ │ │ - blne 1e66e68 <__bss_end__@@Base+0x1dc0230> │ │ │ │ - bleq 1ee6e6c <__bss_end__@@Base+0x1e40234> │ │ │ │ - blhi 1f66e30 <__bss_end__@@Base+0x1ec01f8> │ │ │ │ - blhi 1fe6e34 <__bss_end__@@Base+0x1f401fc> │ │ │ │ - blhi fe066e38 <__bss_end__@@Base+0xfdfc0200> │ │ │ │ - mcr2 7, 0, pc, cr4, cr15, {6} @ │ │ │ │ + blcs 1de6dec <__bss_end__@@Base+0x1d4024c> │ │ │ │ + blne 1e66df0 <__bss_end__@@Base+0x1dc0250> │ │ │ │ + bleq 1ee6df4 <__bss_end__@@Base+0x1e40254> │ │ │ │ + blhi 1f66db8 <__bss_end__@@Base+0x1ec0218> │ │ │ │ + blhi 1fe6dbc <__bss_end__@@Base+0x1f4021c> │ │ │ │ + blhi fe066dc0 <__bss_end__@@Base+0xfdfc0220> │ │ │ │ + @ instruction: 0xffcef7df │ │ │ │ stmdbls sp, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7dfa812 │ │ │ │ - blls 1eaea0 <__bss_end__@@Base+0x144268> │ │ │ │ + blls 1eb368 <__bss_end__@@Base+0x1447c8> │ │ │ │ @ instruction: 0xf50b4630 │ │ │ │ ldrmi r7, [sl], #1668 @ 0x684 │ │ │ │ @ instruction: 0x46524499 │ │ │ │ @ instruction: 0xf7df4649 │ │ │ │ - ldc 13, cr15, [r7, #780] @ 0x30c │ │ │ │ + ldc 15, cr15, [r7, #320] @ 0x140 │ │ │ │ vldr d4, [r5, #240] @ 0xf0 │ │ │ │ vpadd.i8 d21, d1, d28 │ │ │ │ ldc 2, cr1, [r5, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf1056b3e │ │ │ │ ldc 14, cr0, [r5, #960] @ 0x3c0 │ │ │ │ @ instruction: 0xf5057b40 │ │ │ │ mrc 12, 1, r7, cr5, cr2, {0} │ │ │ │ - blls 1c2478 <__bss_end__@@Base+0x11b840> │ │ │ │ + blls 1c2400 <__bss_end__@@Base+0x11b860> │ │ │ │ ldrmi r4, [lr], #-2363 @ 0xfffff6c5 │ │ │ │ teqpne ip, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ stc 4, cr4, [r5, #484] @ 0x1e4 │ │ │ │ vldr d5, [r7, #240] @ 0xf0 │ │ │ │ vmov.s16 r5, d6[2] │ │ │ │ vstr d6, [r5, #20] │ │ │ │ vldr d6, [r7, #248] @ 0xf8 │ │ │ │ @@ -41099,30 +41094,30 @@ │ │ │ │ stc 0, cr5, [r5, #936] @ 0x3a8 │ │ │ │ ldm lr!, {r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ ldm lr, {r0, r1, r2, r3} │ │ │ │ stm ip, {r0, r1} │ │ │ │ ldrbmi r0, [r0], -r3 │ │ │ │ @ instruction: 0xf7e34631 │ │ │ │ - @ instruction: 0x4649fbb3 │ │ │ │ + strbmi pc, [r9], -r7, lsr #31 @ │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0xf8d5f97f │ │ │ │ + @ instruction: 0xf8d5fd73 │ │ │ │ strtmi r3, [r0], -ip, lsr #6 │ │ │ │ strbcc pc, [ip, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0x21024798 │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ @ instruction: 0xf50bf88d │ │ │ │ ldmib r5, {r0, r2, r7, r8, r9, ip, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r5, r8, r9, fp, sp, pc}^ │ │ │ │ - bls 1d6550 <__bss_end__@@Base+0x12f918> │ │ │ │ + bls 1d64d8 <__bss_end__@@Base+0x12f938> │ │ │ │ ldmib r5, {r3, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r8, r9, fp, sp, pc}^ │ │ │ │ ldmib r5, {r5, r8, r9, fp, sp, pc}^ │ │ │ │ ldmne r6, {r6, r8, r9, fp, sp, pc}^ │ │ │ │ - blge 8e6020 <__bss_end__@@Base+0x83f3e8> │ │ │ │ + blge 8e5fa8 <__bss_end__@@Base+0x83f408> │ │ │ │ @ instruction: 0xf8d54621 │ │ │ │ ldmib r5, {r2, r3, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ ldmib r5, {r1, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ vpadd.i8 q5, q1, q12 │ │ │ │ eor r5, sp, r4, ror #6 │ │ │ │ ... │ │ │ │ @@ -41135,126 +41130,126 @@ │ │ │ │ @ instruction: 0x401921fb │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi lr, r5, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x00a1df46 │ │ │ │ - andeq r0, r0, r8, lsl #6 │ │ │ │ - @ instruction: 0x0001f7b0 │ │ │ │ - andeq r1, r3, lr, asr lr │ │ │ │ + andeq r0, r0, r0, lsl #6 │ │ │ │ + andeq pc, r1, ip, ror #19 │ │ │ │ + andeq r1, r3, lr, lsr lr │ │ │ │ @ instruction: 0xfffff8b9 │ │ │ │ @ instruction: 0xfffff737 │ │ │ │ vadd.i8 d9, d2, d8 │ │ │ │ stmib sp, {r2, r3, r4, r6, r9, ip, lr}^ │ │ │ │ ldmib r5, {r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ vstmdbge sl!, {d10-} │ │ │ │ strls r9, [r3, #-1541] @ 0xfffff9fb │ │ │ │ strls sl, [r0, #-3358] @ 0xfffff2e2 │ │ │ │ strls sl, [r4, #-3364] @ 0xfffff2dc │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - blge be60b8 <__bss_end__@@Base+0xb3f480> │ │ │ │ - blhi 966fbc <__bss_end__@@Base+0x8c0384> │ │ │ │ - blhi 9e6fc0 <__bss_end__@@Base+0x940388> │ │ │ │ - blhi a66fc4 <__bss_end__@@Base+0x9c038c> │ │ │ │ + blge be6040 <__bss_end__@@Base+0xb3f4a0> │ │ │ │ + blhi 966f44 <__bss_end__@@Base+0x8c03a4> │ │ │ │ + blhi 9e6f48 <__bss_end__@@Base+0x9403a8> │ │ │ │ + blhi a66f4c <__bss_end__@@Base+0x9c03ac> │ │ │ │ ldc2 7, cr15, [r0], {252} @ 0xfc │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fe4611 │ │ │ │ @ instruction: 0x4620f8f7 │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ ldrbtmi r4, [fp], #-2887 @ 0xfffff4b9 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ - blmi 11dfef8 <__bss_end__@@Base+0x11392c0> │ │ │ │ + blmi 11dfe80 <__bss_end__@@Base+0x11392e0> │ │ │ │ tstls r0, fp, ror r4 │ │ │ │ stmdbmi r5, {r4, r5, sl, fp, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7d74479 │ │ │ │ - strtmi lr, [r1], -r0, lsr #28 │ │ │ │ + strtmi lr, [r1], -sl, lsr #28 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ - bmi 10aabe8 <__bss_end__@@Base+0x1003fb0> │ │ │ │ + bmi 10aab70 <__bss_end__@@Base+0x1003fd0> │ │ │ │ ldrbtmi r4, [sl], #-2881 @ 0xfffff4bf │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r9, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, fp, r7, asr r1 │ │ │ │ - blhi 1e6cd8 <__bss_end__@@Base+0x1400a0> │ │ │ │ + blhi 1e6c60 <__bss_end__@@Base+0x1400c0> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 7, cr15, [r4, #928]! @ 0x3a0 │ │ │ │ - blvs aa706c <__bss_end__@@Base+0xa00434> │ │ │ │ - blvc ae7070 <__bss_end__@@Base+0xa40438> │ │ │ │ - blls b27074 <__bss_end__@@Base+0xa8043c> │ │ │ │ - blvc 1e71fc <__bss_end__@@Base+0x1405c4> │ │ │ │ - blvc 4e7034 <__bss_end__@@Base+0x4403fc> │ │ │ │ - stc2l 7, cr15, [r8, #928]! @ 0x3a0 │ │ │ │ - bleq 2a7288 <__bss_end__@@Base+0x200650> │ │ │ │ - bleq 567040 <__bss_end__@@Base+0x4c0408> │ │ │ │ - stc2l 7, cr15, [r2, #928]! @ 0x3a0 │ │ │ │ - bleq 2a7294 <__bss_end__@@Base+0x20065c> │ │ │ │ - blge 1de7074 <__bss_end__@@Base+0x1d4043c> │ │ │ │ - bleq 5e7050 <__bss_end__@@Base+0x540418> │ │ │ │ - ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ - blvc 8e70a0 <__bss_end__@@Base+0x840468> │ │ │ │ - blge 227228 <__bss_end__@@Base+0x1805f0> │ │ │ │ - bleq 12e74ec <__bss_end__@@Base+0x12408b4> │ │ │ │ - blx ee7a80 <__bss_end__@@Base+0xe40e48> │ │ │ │ - blhi 1ee7044 <__bss_end__@@Base+0x1e4040c> │ │ │ │ + cdp2 7, 9, cr15, cr12, cr8, {7} │ │ │ │ + blvs aa6ff4 <__bss_end__@@Base+0xa00454> │ │ │ │ + blvc ae6ff8 <__bss_end__@@Base+0xa40458> │ │ │ │ + blls b26ffc <__bss_end__@@Base+0xa8045c> │ │ │ │ + blvc 1e7184 <__bss_end__@@Base+0x1405e4> │ │ │ │ + blvc 4e6fbc <__bss_end__@@Base+0x44041c> │ │ │ │ + cdp2 7, 9, cr15, cr0, cr8, {7} │ │ │ │ + bleq 2a7210 <__bss_end__@@Base+0x200670> │ │ │ │ + bleq 566fc8 <__bss_end__@@Base+0x4c0428> │ │ │ │ + cdp2 7, 8, cr15, cr10, cr8, {7} │ │ │ │ + bleq 2a721c <__bss_end__@@Base+0x20067c> │ │ │ │ + blge 1de6ffc <__bss_end__@@Base+0x1d4045c> │ │ │ │ + bleq 5e6fd8 <__bss_end__@@Base+0x540438> │ │ │ │ + cdp2 7, 8, cr15, cr2, cr8, {7} │ │ │ │ + blvc 8e7028 <__bss_end__@@Base+0x840488> │ │ │ │ + blge 2271b0 <__bss_end__@@Base+0x180610> │ │ │ │ + bleq 12e7474 <__bss_end__@@Base+0x12408d4> │ │ │ │ + blx ee7a08 <__bss_end__@@Base+0xe40e68> │ │ │ │ + blhi 1ee6fcc <__bss_end__@@Base+0x1e4042c> │ │ │ │ ldmib r3, {r0, r5, r8, r9, sp, pc}^ │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ stc 3, cr2, [r4, #480] @ 0x1e0 │ │ │ │ vldr d0, [r7, #472] @ 0x1d8 │ │ │ │ @ instruction: 0xf7e89b38 │ │ │ │ - ldc 13, cr15, [pc, #788] @ 2bd60 │ │ │ │ + ldc 14, cr15, [pc, #436] @ 2bb88 │ │ │ │ vmov.32 r7, d0[1] │ │ │ │ ldrt r6, [r6], r0, asr #22 │ │ │ │ ldrbtmi r4, [fp], #-2848 @ 0xfffff4e0 │ │ │ │ - blmi 865908 <__bss_end__@@Base+0x7becd0> │ │ │ │ + blmi 865890 <__bss_end__@@Base+0x7becf0> │ │ │ │ movwls r4, #42107 @ 0xa47b │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - bmi 7e4f3c <__bss_end__@@Base+0x73e304> │ │ │ │ + bmi 7e4ec4 <__bss_end__@@Base+0x73e324> │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r9, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdbmi sl, {r0, r3, r8, ip, lr, pc} │ │ │ │ ldrbtmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ ldc 0, cr11, [sp], #300 @ 0x12c │ │ │ │ pop {r1, r2, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf0144ff0 │ │ │ │ @ instruction: 0xf7d7bc25 │ │ │ │ - svclt 0x0000ec96 │ │ │ │ + svclt 0x0000ecae │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbsmi r4, pc, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addsmi r7, r7, r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsbmi r0, r9, r0 │ │ │ │ stmdacc sp!, {r0, r2, r5, r6, r8, r9, ip, sp, lr} │ │ │ │ svccc 0x00e0c152 │ │ │ │ andeq r0, r0, r0 │ │ │ │ submi r0, r9, r0 │ │ │ │ subsge r9, r2, #3648 @ 0xe40 │ │ │ │ svccc 0x00a1df46 │ │ │ │ - andeq r1, r3, r6, lsl #24 │ │ │ │ - muleq r1, r4, r4 │ │ │ │ - muleq r1, ip, r4 │ │ │ │ - andeq ip, r2, r2, lsr r6 │ │ │ │ - ldrdeq r0, [r0], -r8 │ │ │ │ - strdeq pc, [r1], -sl │ │ │ │ + andeq r1, r3, r6, ror #23 │ │ │ │ + ldrdeq pc, [r1], -r0 │ │ │ │ ldrdeq pc, [r1], -r8 │ │ │ │ - muleq r2, r6, r5 │ │ │ │ - andeq pc, r1, r2, lsl #8 │ │ │ │ + andeq ip, r2, sl, lsr #13 │ │ │ │ + ldrdeq r0, [r0], -r0 @ │ │ │ │ + andeq pc, r1, r6, lsr r6 @ │ │ │ │ + andeq pc, r1, r4, lsl r6 @ │ │ │ │ + andeq ip, r2, lr, lsl #12 │ │ │ │ + andeq pc, r1, lr, lsr r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb82cf0 <__bss_end__@@Base+0xfeadc0b8> │ │ │ │ + bl feb82c78 <__bss_end__@@Base+0xfeadc0d8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r0, lsl #11 │ │ │ │ ldrdeq pc, [r0, -r5] │ │ │ │ stmdavs r3, {r3, r6, r8, ip, sp, pc} │ │ │ │ teqpcc r8, r5, asr #17 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf820f7e8 │ │ │ │ + @ instruction: 0xf8c8f7e8 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ smlabtcs r0, r5, r8, pc @ │ │ │ │ ldclt 1, cr6, [r8, #-140]! @ 0xffffff74 │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r0, -r0] │ │ │ │ @ instruction: 0xf04fb123 │ │ │ │ andcs r3, r0, #-1073741761 @ 0xc000003f │ │ │ │ @@ -41265,25 +41260,25 @@ │ │ │ │ ldrtlt r4, [r0], #-2822 @ 0xfffff4fa │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ ldrdmi pc, [r8, -r1] │ │ │ │ eorvs r6, r5, sp, lsl r8 │ │ │ │ @ instruction: 0xf8c1601c │ │ │ │ ldclt 1, cr2, [r0], #-32 @ 0xffffffe0 │ │ │ │ ldrbmi r6, [r0, -r2, lsl #2]! │ │ │ │ - andeq r1, r3, r2, ror sl │ │ │ │ + andeq r1, r3, r2, asr sl │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ ldrdcs pc, [r8, -r0] │ │ │ │ ldrdcc lr, [r4, -r2] │ │ │ │ stmdbcc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ stmib r2, {r8, r9, fp, sp}^ │ │ │ │ stcle 1, cr3, [r2], {4} │ │ │ │ ldrbtmi r4, [r8], #-2050 @ 0xfffff7fe │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ svclt 0x00004770 │ │ │ │ - andeq pc, r1, r2, asr #6 │ │ │ │ + andeq pc, r1, lr, ror r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, pc, lsr #20 │ │ │ │ @ instruction: 0xf501460c │ │ │ │ ldrbtmi r5, [sl], #-384 @ 0xfffffe80 │ │ │ │ @@ -41291,57 +41286,57 @@ │ │ │ │ ldmdavs r2, {r3, r8, sp, pc}^ │ │ │ │ @ instruction: 0x861ce9d2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8dfdd4b │ │ │ │ @ instruction: 0xf10090a4 │ │ │ │ mcrcc 3, 0, r0, cr4, cr8, {2} │ │ │ │ ldrbtmi r2, [r9], #1280 @ 0x500 │ │ │ │ - bleq 667cfc <__bss_end__@@Base+0x5c10c4> │ │ │ │ + bleq 667c84 <__bss_end__@@Base+0x5c10e4> │ │ │ │ and r9, r7, r1, lsl #6 │ │ │ │ @ instruction: 0xf8d96a47 │ │ │ │ addmi r1, pc, #8 │ │ │ │ strcc sp, [r1, #-8] │ │ │ │ eorsle r4, r8, r8, lsr #11 │ │ │ │ @ instruction: 0x1014f8da │ │ │ │ svceq 0x0004f856 │ │ │ │ @ instruction: 0xddf12900 │ │ │ │ - mcr2 7, 6, pc, cr8, cr13, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr8, cr13, {6} @ │ │ │ │ @ instruction: 0xf9b04607 │ │ │ │ - bvs e6bbf4 <__bss_end__@@Base+0xdc4fbc> │ │ │ │ - ldcle 8, cr2, [pc, #-0] @ 2bbf0 │ │ │ │ + bvs e6bb7c <__bss_end__@@Base+0xdc4fdc> │ │ │ │ + ldcle 8, cr2, [pc, #-0] @ 2bb78 │ │ │ │ ldc 1, cr3, [sl, #96] @ 0x60 │ │ │ │ - blx 432802 <__bss_end__@@Base+0x38bbca> │ │ │ │ + blx 43278a <__bss_end__@@Base+0x38bbea> │ │ │ │ ldc 0, cr1, [r1, #-44] @ 0xffffffd4 │ │ │ │ tstcc r8, r4, lsl #22 │ │ │ │ - blmi 267048 <__bss_end__@@Base+0x1c0410> │ │ │ │ - blpl 36704c <__bss_end__@@Base+0x2c0414> │ │ │ │ + blmi 266fd0 <__bss_end__@@Base+0x1c0430> │ │ │ │ + blpl 366fd4 <__bss_end__@@Base+0x2c0434> │ │ │ │ ldc 2, cr4, [r4, #544] @ 0x220 │ │ │ │ vldr d6, [r4, #248] @ 0xf8 │ │ │ │ vmls.f64 d7, d1, d0 │ │ │ │ vldr d6, [r4, #12] │ │ │ │ vmov.16 d1[0], r2 │ │ │ │ vmla.f64 d7, d1, d4 │ │ │ │ vstr d2, [r1, #-20] @ 0xffffffec │ │ │ │ vstr d6, [r1, #-40] @ 0xffffffd8 │ │ │ │ vstr d7, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, ip, lsl #22 │ │ │ │ ldrtmi r9, [r8], -r1, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr4, cr13, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr13, {6} @ │ │ │ │ stmdals r0, {r0, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf7dd4639 │ │ │ │ - strmi pc, [r8, #3043]! @ 0xbe3 │ │ │ │ + strmi pc, [r8, #2951]! @ 0xb87 │ │ │ │ andcs sp, r0, r6, asr #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - andeq r1, r3, r6, lsl sl │ │ │ │ strdeq r1, [r3], -r6 │ │ │ │ + ldrdeq r1, [r3], -r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb82e60 <__bss_end__@@Base+0xfeadc228> │ │ │ │ + bl feb82de8 <__bss_end__@@Base+0xfeadc248> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 8afc28 <__bss_end__@@Base+0x808ff0> │ │ │ │ + bmi 8afbb0 <__bss_end__@@Base+0x809010> │ │ │ │ stmdami r2!, {r8, r9, sp} │ │ │ │ ldrbtmi r4, [sl], #-1566 @ 0xfffff9e2 │ │ │ │ ldrmi r4, [sp], -r1, lsr #18 │ │ │ │ ldmdapl r0, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf100680c │ │ │ │ @ instruction: 0xf5000110 │ │ │ │ andcc r5, r8, r8, lsl #1 │ │ │ │ @@ -41350,137 +41345,137 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ andsvs r2, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8404614 │ │ │ │ @ instruction: 0xf8415023 │ │ │ │ @ instruction: 0xf5035023 │ │ │ │ @ instruction: 0xf5b3638a │ │ │ │ mvnle r4, sl, lsl #30 │ │ │ │ - blmi 558104 <__bss_end__@@Base+0x4b14cc> │ │ │ │ + blmi 55808c <__bss_end__@@Base+0x4b14ec> │ │ │ │ andsvs r4, ip, fp, ror r4 │ │ │ │ ldrbtmi r4, [ip], #-3091 @ 0xfffff3ed │ │ │ │ tstlt r8, r0, ror #16 │ │ │ │ - ldc2l 7, cr15, [r4], #-876 @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [r8], #-876 @ 0xfffffc94 │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ ldrbtmi r4, [ip], #-3088 @ 0xfffff3f0 │ │ │ │ tstlt r8, r0, ror #17 │ │ │ │ - @ instruction: 0xff40f7e7 │ │ │ │ + @ instruction: 0xffe8f7e7 │ │ │ │ rscvs r2, r3, r0, lsl #6 │ │ │ │ ldrbtmi r4, [ip], #-3085 @ 0xfffff3f3 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ eorvs r6, r3, r3, lsl #16 │ │ │ │ - @ instruction: 0xff36f7e7 │ │ │ │ + @ instruction: 0xffdef7e7 │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ - blmi 2a04c8 <__bss_end__@@Base+0x1f9890> │ │ │ │ + blmi 2a0450 <__bss_end__@@Base+0x1f98b0> │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ ldcllt 1, cr6, [r0, #-104]! @ 0xffffff98 │ │ │ │ - muleq r2, r2, r3 │ │ │ │ - andeq r0, r0, r8, lsl #5 │ │ │ │ - andeq r1, r3, ip, lsr r9 │ │ │ │ - andeq r1, r3, r4, lsl #18 │ │ │ │ - strdeq r1, [r3], -lr │ │ │ │ - andeq r1, r3, lr, ror #17 │ │ │ │ + andeq ip, r2, sl, lsl #8 │ │ │ │ + andeq r0, r0, r0, lsl #5 │ │ │ │ + andeq r1, r3, ip, lsl r9 │ │ │ │ + andeq r1, r3, r4, ror #17 │ │ │ │ ldrdeq r1, [r3], -lr │ │ │ │ - andeq r1, r3, r6, asr #17 │ │ │ │ + andeq r1, r3, lr, asr #17 │ │ │ │ + @ instruction: 0x000318be │ │ │ │ + andeq r1, r3, r6, lsr #17 │ │ │ │ │ │ │ │ -0002bd0c : │ │ │ │ +0002bc94 : │ │ │ │ vcmpe.f64 d1, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vnegmi.f64 d0, d0 │ │ │ │ bx lr │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ - ldr.w r8, [pc, #1096] @ 2c180 │ │ │ │ + ldr.w r8, [pc, #1096] @ 2c108 │ │ │ │ sub sp, #100 @ 0x64 │ │ │ │ - ldr.w r2, [pc, #1096] @ 2c184 │ │ │ │ + ldr.w r2, [pc, #1096] @ 2c10c │ │ │ │ add r8, pc │ │ │ │ - ldr.w r3, [pc, #1092] @ 2c188 │ │ │ │ + ldr.w r3, [pc, #1092] @ 2c110 │ │ │ │ add r2, pc │ │ │ │ - ldr.w sl, [pc, #1092] @ 2c18c │ │ │ │ + ldr.w sl, [pc, #1092] @ 2c114 │ │ │ │ ldr.w r4, [r8, #16] │ │ │ │ add sl, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #92] @ 0x5c │ │ │ │ mov.w r3, #0 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.w 2be74 │ │ │ │ + bne.w 2bdfc │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vmov.f64 d14, d1 │ │ │ │ vmov.f64 d15, d2 │ │ │ │ mov r7, r0 │ │ │ │ mov r6, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2be94 │ │ │ │ - ldr.w r3, [pc, #1044] @ 2c190 │ │ │ │ + beq.w 2be1c │ │ │ │ + ldr.w r3, [pc, #1044] @ 2c118 │ │ │ │ ldr.w r5, [sl, r3] │ │ │ │ mov r3, r5 │ │ │ │ - b.n 2bd90 │ │ │ │ + b.n 2bd18 │ │ │ │ adds r4, #1 │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ cmp r4, #32 │ │ │ │ - beq.n 2be74 │ │ │ │ + beq.n 2bdfc │ │ │ │ ldr r2, [r3, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 2bd86 │ │ │ │ - ldr r2, [pc, #1020] @ (2c194 ) │ │ │ │ + bne.n 2bd0e │ │ │ │ + ldr r2, [pc, #1020] @ (2c11c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2c15c │ │ │ │ + beq.w 2c0e4 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ str r1, [r2, #0] │ │ │ │ - ldr r2, [pc, #1008] @ (2c198 ) │ │ │ │ + ldr r2, [pc, #1008] @ (2c120 ) │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ vstr d13, [r3, #8] │ │ │ │ mov.w r8, #4416 @ 0x1140 │ │ │ │ movw lr, #4360 @ 0x1108 │ │ │ │ movs r1, #32 │ │ │ │ mov.w ip, #7 │ │ │ │ movw fp, #4408 @ 0x1138 │ │ │ │ ldr.w r2, [sl, r2] │ │ │ │ mul.w r8, r8, r4 │ │ │ │ mov.w r9, #0 │ │ │ │ add.w r4, r5, r8 │ │ │ │ add.w r0, r8, #20 │ │ │ │ add r0, r5 │ │ │ │ vldr d4, [r2] │ │ │ │ - ldr r2, [pc, #956] @ (2c19c ) │ │ │ │ + ldr r2, [pc, #956] @ (2c124 ) │ │ │ │ vdiv.f64 d6, d14, d4 │ │ │ │ add r2, pc │ │ │ │ vdiv.f64 d7, d15, d4 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s12, [r3, #16] │ │ │ │ vstr s14, [r3, #20] │ │ │ │ str.w r3, [r4, lr] │ │ │ │ str.w ip, [r4, #16] │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ add.w ip, r4, #240 @ 0xf0 │ │ │ │ add.w lr, r8, #264 @ 0x108 │ │ │ │ add.w r8, r8, #240 @ 0xf0 │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ add.w r1, r5, lr │ │ │ │ add.w r0, r5, r8 │ │ │ │ - bl f010 │ │ │ │ - ldr r3, [pc, #876] @ (2c1a0 ) │ │ │ │ + bl f780 │ │ │ │ + ldr r3, [pc, #876] @ (2c128 ) │ │ │ │ add.w r5, r4, #200 @ 0xc8 │ │ │ │ - ldr.w ip, [pc, #872] @ 2c1a4 │ │ │ │ + ldr.w ip, [pc, #872] @ 2c12c │ │ │ │ add r3, pc │ │ │ │ - ldr r7, [pc, #872] @ (2c1a8 ) │ │ │ │ + ldr r7, [pc, #872] @ (2c130 ) │ │ │ │ movw lr, #4412 @ 0x113c │ │ │ │ mov.w r8, #0 │ │ │ │ add ip, pc │ │ │ │ add r7, pc │ │ │ │ ldr.w sl, [r3, #12] │ │ │ │ ldmia r6!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ @@ -41488,433 +41483,434 @@ │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ str.w ip, [r4, fp] │ │ │ │ str.w sl, [r4, #812] @ 0x32c │ │ │ │ str.w r7, [r4, lr] │ │ │ │ strd r8, r9, [r4, #480] @ 0x1e0 │ │ │ │ strd r8, r9, [r4, #488] @ 0x1e8 │ │ │ │ strd r8, r9, [r4, #472] @ 0x1d8 │ │ │ │ - ldr r2, [pc, #820] @ (2c1ac ) │ │ │ │ - ldr r3, [pc, #784] @ (2c188 ) │ │ │ │ + ldr r2, [pc, #820] @ (2c134 ) │ │ │ │ + ldr r3, [pc, #784] @ (2c110 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #92] @ 0x5c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 2c16c │ │ │ │ + bne.w 2c0f4 │ │ │ │ add sp, #100 @ 0x64 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [pc, #792] @ (2c1b0 ) │ │ │ │ + ldr r0, [pc, #792] @ (2c138 ) │ │ │ │ add.w fp, sp, #16 │ │ │ │ - ldr r5, [pc, #792] @ (2c1b4 ) │ │ │ │ + ldr r5, [pc, #792] @ (2c13c ) │ │ │ │ vmov.f64 d11, #240 @ 0xbf800000 -1.0 │ │ │ │ add r0, pc │ │ │ │ - vldr d9, [pc, #716] @ 2c170 │ │ │ │ - bl 14098 │ │ │ │ - ldr r0, [pc, #780] @ (2c1b8 ) │ │ │ │ + vldr d9, [pc, #716] @ 2c0f8 │ │ │ │ + bl 14170 │ │ │ │ + ldr r0, [pc, #780] @ (2c140 ) │ │ │ │ mov r1, r4 │ │ │ │ add r5, pc │ │ │ │ add r0, pc │ │ │ │ vmov.f64 d10, #112 @ 0x3f800000 1.0 │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ str.w r0, [r8, #8] │ │ │ │ - ldr r0, [pc, #764] @ (2c1bc ) │ │ │ │ + ldr r0, [pc, #764] @ (2c144 ) │ │ │ │ mov r1, r4 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ add r0, pc │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ str r0, [sp, #8] │ │ │ │ - ldr r0, [pc, #752] @ (2c1c0 ) │ │ │ │ + ldr r0, [pc, #752] @ (2c148 ) │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ movs r1, #186 @ 0xba │ │ │ │ str r0, [sp, #12] │ │ │ │ mov r0, r5 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r9, r0 │ │ │ │ - ldr r0, [pc, #728] @ (2c1c4 ) │ │ │ │ + ldr r0, [pc, #728] @ (2c14c ) │ │ │ │ add r0, pc │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ movs r3, #24 │ │ │ │ str.w r0, [r9] │ │ │ │ movs r2, #96 @ 0x60 │ │ │ │ mov r0, r5 │ │ │ │ str.w r3, [r9, #112] @ 0x70 │ │ │ │ movs r1, #189 @ 0xbd │ │ │ │ mov r3, r4 │ │ │ │ mov r5, r4 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ str.w r4, [r9, #120] @ 0x78 │ │ │ │ str.w r0, [r9, #116] @ 0x74 │ │ │ │ str r4, [sp, #4] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d8 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d8 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d8 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vstr d0, [sp, #40] @ 0x28 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vstr d0, [sp, #56] @ 0x38 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vstr d0, [sp, #64] @ 0x40 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ ldr.w r4, [r9, #116] @ 0x74 │ │ │ │ ldr.w r2, [r8, #8] │ │ │ │ mov r1, fp │ │ │ │ movs r0, #3 │ │ │ │ vstr d0, [sp, #80] @ 0x50 │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ str r0, [r4, r5] │ │ │ │ adds r5, #4 │ │ │ │ cmp r5, #64 @ 0x40 │ │ │ │ - bne.n 2bf12 │ │ │ │ + bne.n 2be9a │ │ │ │ ldr r4, [sp, #4] │ │ │ │ movs r5, #0 │ │ │ │ - vldr d12, [pc, #384] @ 2c178 │ │ │ │ + vldr d12, [pc, #384] @ 2c100 │ │ │ │ vmov.f64 d11, #240 @ 0xbf800000 -1.0 │ │ │ │ - vldr d8, [pc, #368] @ 2c170 │ │ │ │ + vldr d8, [pc, #368] @ 2c0f8 │ │ │ │ vmov.f64 d10, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d12 │ │ │ │ mov.w r8, r5, lsl #2 │ │ │ │ add.w r8, r8, #64 @ 0x40 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d9 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d9 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vmov.f64 d7, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmla.f64 d7, d0, d9 │ │ │ │ ite pl │ │ │ │ vmovpl.f64 d6, d10 │ │ │ │ vmovmi.f64 d6, d11 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vstr d0, [sp, #40] @ 0x28 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vstr d0, [sp, #56] @ 0x38 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vstr d0, [sp, #64] @ 0x40 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vstr d0, [sp, #72] @ 0x48 │ │ │ │ - bl 145d0 │ │ │ │ + bl 146a8 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ cmp r5, #3 │ │ │ │ vstr d0, [sp, #80] @ 0x50 │ │ │ │ - ble.n 2c142 │ │ │ │ + ble.n 2c0ca │ │ │ │ ldr.w r3, [r9, #116] @ 0x74 │ │ │ │ mov r1, fp │ │ │ │ ldr r2, [sp, #12] │ │ │ │ movs r0, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ adds r5, #1 │ │ │ │ cmp r5, #8 │ │ │ │ str.w r0, [r3, r8] │ │ │ │ - bne.n 2c008 │ │ │ │ - ldr.w r8, [pc, #208] @ 2c1c8 │ │ │ │ + bne.n 2bf90 │ │ │ │ + ldr.w r8, [pc, #208] @ 2c150 │ │ │ │ movs r3, #0 │ │ │ │ - ldr r0, [pc, #204] @ (2c1cc ) │ │ │ │ + ldr r0, [pc, #204] @ (2c154 ) │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ add r8, pc │ │ │ │ mov.w r1, #282 @ 0x11a │ │ │ │ add r0, pc │ │ │ │ str.w r9, [r8, #4] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ mov r5, r0 │ │ │ │ movs r1, #0 │ │ │ │ str.w r0, [r8, #12] │ │ │ │ - blx 3084 │ │ │ │ - ldr r3, [pc, #172] @ (2c1d0 ) │ │ │ │ + blx 3038 │ │ │ │ + ldr r3, [pc, #172] @ (2c158 ) │ │ │ │ add r3, pc │ │ │ │ str.w r3, [r5, #1368] @ 0x558 │ │ │ │ - ldr r3, [pc, #168] @ (2c1d4 ) │ │ │ │ + ldr r3, [pc, #168] @ (2c15c ) │ │ │ │ add r3, pc │ │ │ │ str.w r3, [r5, #1364] @ 0x554 │ │ │ │ - ldr r3, [pc, #164] @ (2c1d8 ) │ │ │ │ + ldr r3, [pc, #164] @ (2c160 ) │ │ │ │ add r3, pc │ │ │ │ str.w r3, [r5, #1360] @ 0x550 │ │ │ │ movs r3, #0 │ │ │ │ str.w r3, [r8] │ │ │ │ - b.n 2bd7a │ │ │ │ + b.n 2bd02 │ │ │ │ ldr.w r3, [r9, #116] @ 0x74 │ │ │ │ mov r1, fp │ │ │ │ ldr r2, [sp, #8] │ │ │ │ movs r0, #3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ adds r5, #1 │ │ │ │ str.w r0, [r3, r8] │ │ │ │ - b.n 2c008 │ │ │ │ - ldr r0, [pc, #124] @ (2c1dc ) │ │ │ │ + b.n 2bf90 │ │ │ │ + ldr r0, [pc, #124] @ (2c164 ) │ │ │ │ movs r2, #24 │ │ │ │ movs r1, #154 @ 0x9a │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r3, r0 │ │ │ │ - b.n 2bda6 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 2bd2e │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - adds r6, r5, r1 │ │ │ │ + adds r6, r1, r1 │ │ │ │ movs r3, r0 │ │ │ │ - stmia r2!, {r3, r4, r5, r7} │ │ │ │ + stmia r3!, {r4, r5} │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r2!, {r1, r2, r3, r5, r7} │ │ │ │ + stmia r3!, {r1, r2, r5} │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, r2, r0 │ │ │ │ + asrs r4, r6, #31 │ │ │ │ movs r3, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add.w r0, sl, #1 │ │ │ │ - asrs r0, r6, #29 │ │ │ │ + @ instruction: 0xf33e0001 │ │ │ │ + asrs r0, r2, #29 │ │ │ │ movs r3, r0 │ │ │ │ stc2 15, cr15, [r9, #-1020] @ 0xfffffc04 │ │ │ │ stc2l 15, cr15, [r3], #1020 @ 0x3fc │ │ │ │ - stmia r1!, {r2, r7} │ │ │ │ + stmia r1!, {r2, r3, r4, r5, r6, r7} │ │ │ │ movs r2, r0 │ │ │ │ ldc2 15, cr15, [r1, #1020]! @ 0x3fc │ │ │ │ - bic.w r0, r6, #1 │ │ │ │ - udf #24 │ │ │ │ + @ instruction: 0xf25a0001 │ │ │ │ + udf #8 │ │ │ │ + movs r1, r0 │ │ │ │ + b.n 2c174 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2c20c │ │ │ │ + b.n 2c600 │ │ │ │ movs r1, r0 │ │ │ │ - vext.8 d16, d10, d1, #0 │ │ │ │ - vext.8 d16, d6, d1, #0 │ │ │ │ - asrs r2, r5, #18 │ │ │ │ + @ instruction: 0xf22a0001 │ │ │ │ + asrs r2, r1, #18 │ │ │ │ movs r3, r0 │ │ │ │ - stcl 0, cr0, [ip, #4] │ │ │ │ - b.n 2bf44 │ │ │ │ + and.w r0, r0, #1 │ │ │ │ + b.n 2be8c │ │ │ │ movs r2, r0 │ │ │ │ - stcl 0, cr0, [r0, #4] │ │ │ │ + vext.8 d16, d4, d1, #0 │ │ │ │ @ instruction: 0xfa45ffff │ │ │ │ - ldcl 0, cr0, [r2, #-4]! │ │ │ │ + vaddl.s32 q0, d6, d1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ - ldr r1, [pc, #304] @ (2c328 ) │ │ │ │ + ldr r1, [pc, #304] @ (2c2b0 ) │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ - ldr r2, [pc, #304] @ (2c32c ) │ │ │ │ + ldr r2, [pc, #304] @ (2c2b4 ) │ │ │ │ add r1, pc │ │ │ │ - ldr.w r9, [pc, #304] @ 2c330 │ │ │ │ - ldr r3, [pc, #304] @ (2c334 ) │ │ │ │ + ldr.w r9, [pc, #304] @ 2c2b8 │ │ │ │ + ldr r3, [pc, #304] @ (2c2bc ) │ │ │ │ add r9, pc │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #124] @ 0x7c │ │ │ │ mov.w r2, #0 │ │ │ │ ldr.w r8, [r9, r3] │ │ │ │ ldr.w r4, [r8] │ │ │ │ - cbz r4, 2c266 │ │ │ │ + cbz r4, 2c1ee │ │ │ │ add r5, sp, #8 │ │ │ │ - vldr d8, [pc, #260] @ 2c320 │ │ │ │ + vldr d8, [pc, #260] @ 2c2a8 │ │ │ │ movs r7, #1 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ mov r1, r4 │ │ │ │ - bl 3af50 │ │ │ │ + bl 3aed8 │ │ │ │ ldr r6, [r4, #12] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ mov r1, r5 │ │ │ │ - bl 13552 │ │ │ │ - cbz r0, 2c260 │ │ │ │ + bl 13750 │ │ │ │ + cbz r0, 2c1e8 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, #11 │ │ │ │ - bhi.n 2c22a │ │ │ │ + bhi.n 2c1b2 │ │ │ │ tbb [pc, r3] │ │ │ │ movs r4, #36 @ 0x24 │ │ │ │ lsls r4, r4, #24 │ │ │ │ lsls r6, r0, #24 │ │ │ │ strh r4, [r2, r1] │ │ │ │ - ldr r3, [pc, #316] @ (2c384 ) │ │ │ │ + ldr r3, [pc, #316] @ (2c30c ) │ │ │ │ adds r6, #66 @ 0x42 │ │ │ │ cmp r3, #3 │ │ │ │ - bne.n 2c22a │ │ │ │ + bne.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 46a24 │ │ │ │ + bl 469ac │ │ │ │ ldr r0, [r4, #20] │ │ │ │ mov r1, r5 │ │ │ │ - bl 13552 │ │ │ │ + bl 13750 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 2c234 │ │ │ │ + bne.n 2c1bc │ │ │ │ ldr r4, [r4, #0] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 2c220 │ │ │ │ - ldr r2, [pc, #208] @ (2c338 ) │ │ │ │ - ldr r3, [pc, #192] @ (2c32c ) │ │ │ │ + bne.n 2c1a8 │ │ │ │ + ldr r2, [pc, #208] @ (2c2c0 ) │ │ │ │ + ldr r3, [pc, #192] @ (2c2b4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 2cd70 │ │ │ │ + bne.w 2ccf8 │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrd r0, r2, [r4, #24] │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ cmpne r0, #0 │ │ │ │ ite eq │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ - beq.n 2c22a │ │ │ │ + beq.n 2c1b2 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 2c318 │ │ │ │ + beq.n 2c2a0 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.w 2c5d8 │ │ │ │ + beq.w 2c560 │ │ │ │ mov r0, r6 │ │ │ │ - bl 46940 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 468c8 │ │ │ │ + b.n 2c1b2 │ │ │ │ add.w r3, r6, #4096 @ 0x1000 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [r3, #316] @ 0x13c │ │ │ │ blx r3 │ │ │ │ ldr.w r4, [r8] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 2c220 │ │ │ │ - b.n 2c266 │ │ │ │ + bne.n 2c1a8 │ │ │ │ + b.n 2c1ee │ │ │ │ ldr r0, [r4, #96] @ 0x60 │ │ │ │ mov r1, r4 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r0, r6 │ │ │ │ ldrd r2, r3, [sp, #12] │ │ │ │ - bl 46b00 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 46a88 │ │ │ │ + b.n 2c1b2 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ - bl 4d68 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 4d00 │ │ │ │ + b.n 2c1b2 │ │ │ │ vstr d8, [r4, #24] │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ str r7, [r4, #24] │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ ldr.w sl, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 2c22a │ │ │ │ + beq.n 2c1b2 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ - cbnz r3, 2c300 │ │ │ │ + cbnz r3, 2c288 │ │ │ │ cmp.w sl, #100 @ 0x64 │ │ │ │ itt eq │ │ │ │ moveq r3, #1 │ │ │ │ streq r3, [r4, #28] │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 44de0 │ │ │ │ - cbz r0, 2c33c │ │ │ │ + bl 44d68 │ │ │ │ + cbz r0, 2c2c4 │ │ │ │ cmn.w sl, #25 │ │ │ │ - bne.w 2c5f0 │ │ │ │ + bne.w 2c578 │ │ │ │ mov r0, r4 │ │ │ │ - bl 44df4 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 44d7c │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 46a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 46998 │ │ │ │ + b.n 2c1b2 │ │ │ │ ... │ │ │ │ - bkpt 0x0002 │ │ │ │ + bkpt 0x007a │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r3, r4, r5, r6, r7, pc} │ │ │ │ + bkpt 0x0072 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r4, r7, pc} │ │ │ │ + bkpt 0x000a │ │ │ │ movs r2, r0 │ │ │ │ add.w sl, sl, #36 @ 0x24 │ │ │ │ cmp.w sl, #160 @ 0xa0 │ │ │ │ - bhi.w 2c616 │ │ │ │ - add r3, pc, #8 @ (adr r3, 2c354 ) │ │ │ │ + bhi.w 2c59e │ │ │ │ + add r3, pc, #8 @ (adr r3, 2c2dc ) │ │ │ │ ldr.w sl, [r3, sl, lsl #2] │ │ │ │ add r3, sl │ │ │ │ bx r3 │ │ │ │ nop │ │ │ │ lsls r5, r5, #20 │ │ │ │ movs r0, r0 │ │ │ │ lsls r1, r4, #20 │ │ │ │ @@ -42233,485 +42229,480 @@ │ │ │ │ lsls r1, r6, #23 │ │ │ │ movs r0, r0 │ │ │ │ lsls r3, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ lsls r1, r0, #22 │ │ │ │ movs r0, r0 │ │ │ │ ldrd sl, fp, [sp, #12] │ │ │ │ - blx 32bc <__time64@plt> │ │ │ │ + blx 3274 <__time64@plt> │ │ │ │ mov r1, r4 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r2, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 25cbc │ │ │ │ - b.n 2c22a │ │ │ │ + bl 25c44 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ add.w sl, sp, #24 │ │ │ │ - bl 44e0c │ │ │ │ + bl 44d94 │ │ │ │ movs r2, #100 @ 0x64 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 44ec8 │ │ │ │ + bl 44e50 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 2c22a │ │ │ │ + beq.w 2c1b2 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 26a60 │ │ │ │ - b.n 2c22a │ │ │ │ - ldr.w r1, [pc, #1176] @ 2cab0 │ │ │ │ + bl 269e8 │ │ │ │ + b.n 2c1b2 │ │ │ │ + ldr.w r1, [pc, #1176] @ 2ca38 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23428 │ │ │ │ + bl 233b0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23274 │ │ │ │ + bl 231fc │ │ │ │ mov r0, r6 │ │ │ │ - bl 23688 │ │ │ │ + bl 23610 │ │ │ │ mov.w r3, #32768 @ 0x8000 │ │ │ │ str.w r3, [r6, #640] @ 0x280 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23274 │ │ │ │ + bl 231fc │ │ │ │ mov r0, r6 │ │ │ │ - bl 23428 │ │ │ │ + bl 233b0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23688 │ │ │ │ + bl 23610 │ │ │ │ movw r3, #6553 @ 0x1999 │ │ │ │ str.w r3, [r6, #640] @ 0x280 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23444 │ │ │ │ + bl 233cc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 2cd26 │ │ │ │ + bne.w 2ccae │ │ │ │ ldr.w r3, [r6, #640] @ 0x280 │ │ │ │ add.w r3, r3, #512 @ 0x200 │ │ │ │ cmp.w r3, #32768 @ 0x8000 │ │ │ │ it ge │ │ │ │ movge.w r3, #32768 @ 0x8000 │ │ │ │ str.w r3, [r6, #640] @ 0x280 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23444 │ │ │ │ + bl 233cc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 2cd3e │ │ │ │ + bne.w 2ccc6 │ │ │ │ ldr.w r3, [r6, #640] @ 0x280 │ │ │ │ movw r2, #6552 @ 0x1998 │ │ │ │ sub.w r3, r3, #512 @ 0x200 │ │ │ │ cmp r3, r2 │ │ │ │ it le │ │ │ │ movwle r3, #6553 @ 0x1999 │ │ │ │ str.w r3, [r6, #640] @ 0x280 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 44994 │ │ │ │ + bl 4491c │ │ │ │ clz r1, r0 │ │ │ │ mov r0, r6 │ │ │ │ lsrs r1, r1, #5 │ │ │ │ - bl 44a50 │ │ │ │ + bl 449d8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 44994 │ │ │ │ + bl 4491c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 2cd30 │ │ │ │ - ldr r1, [pc, #980] @ (2cab4 ) │ │ │ │ + beq.w 2ccb8 │ │ │ │ + ldr r1, [pc, #980] @ (2ca3c ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #5 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #964] @ (2cab8 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #964] @ (2ca40 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #1 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #944] @ (2cabc ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #944] @ (2ca44 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ - vldr d0, [pc, #844] @ 2ca70 │ │ │ │ + bl 23688 │ │ │ │ + vldr d0, [pc, #844] @ 2c9f8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23998 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #3 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #904] @ (2cac0 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #904] @ (2ca48 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 471c4 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 4714c │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ - vldr d0, [pc, #800] @ 2ca78 │ │ │ │ + bl 23688 │ │ │ │ + vldr d0, [pc, #800] @ 2ca00 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23998 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 471a8 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 47130 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23558 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 234e0 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 235b8 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23540 │ │ │ │ + b.n 2c1b2 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ mov r0, r6 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.w 2cd60 │ │ │ │ - bl 2bae4 │ │ │ │ - b.n 2c22a │ │ │ │ + beq.w 2cce8 │ │ │ │ + bl 2ba6c │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 3ff90 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 3ff18 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f15c │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2f0e4 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ - vldr d0, [pc, #716] @ 2ca80 │ │ │ │ + bl 23688 │ │ │ │ + vldr d0, [pc, #716] @ 2ca08 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23998 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ - vldr d0, [pc, #700] @ 2ca88 │ │ │ │ + bl 23688 │ │ │ │ + vldr d0, [pc, #700] @ 2ca10 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23998 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r4 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ - bl 2f1cc │ │ │ │ + bl 2f154 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - bl 21950 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 218d8 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #1 │ │ │ │ - bl 2f27c │ │ │ │ + bl 2f204 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 219dc │ │ │ │ - b.n 2c22a │ │ │ │ + bl 21964 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r4 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ - bl 2f27c │ │ │ │ + bl 2f204 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - bl 219dc │ │ │ │ - b.n 2c22a │ │ │ │ + bl 21964 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #1 │ │ │ │ - bl 2f1cc │ │ │ │ + bl 2f154 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 21950 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 218d8 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23688 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23610 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #2 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #600] @ (2cac4 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #600] @ (2ca4c ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ - vldr d0, [pc, #536] @ 2ca90 │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ + vldr d0, [pc, #536] @ 2ca18 │ │ │ │ mov r0, r4 │ │ │ │ - bl 342e8 │ │ │ │ - b.n 2c22a │ │ │ │ - vldr d0, [pc, #532] @ 2ca98 │ │ │ │ + bl 34270 │ │ │ │ + b.n 2c1b2 │ │ │ │ + vldr d0, [pc, #532] @ 2ca20 │ │ │ │ mov r0, r4 │ │ │ │ - bl 342e8 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 34270 │ │ │ │ + b.n 2c1b2 │ │ │ │ vldr d6, [r6, #608] @ 0x260 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d5, [pc, #520] @ 2caa0 │ │ │ │ + vldr d5, [pc, #520] @ 2ca28 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ vstr d7, [r6, #608] @ 0x260 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ vldr d6, [r6, #608] @ 0x260 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ - vldr d5, [pc, #484] @ 2caa0 │ │ │ │ + vldr d5, [pc, #484] @ 2ca28 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d7, d6 │ │ │ │ vstr d7, [r6, #608] @ 0x260 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ - vldr d0, [pc, #452] @ 2caa8 │ │ │ │ + bl 23688 │ │ │ │ + vldr d0, [pc, #452] @ 2ca30 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23a10 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23998 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 25060 │ │ │ │ + bl 24fe8 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r6, #672] @ 0x2a0 │ │ │ │ strd r2, r3, [r6, #680] @ 0x2a8 │ │ │ │ - b.n 2c22a │ │ │ │ - ldr r1, [pc, #452] @ (2cac8 ) │ │ │ │ + b.n 2c1b2 │ │ │ │ + ldr r1, [pc, #452] @ (2ca50 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #4 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #436] @ (2cacc ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #436] @ (2ca54 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #0 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #416] @ (2cad0 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #416] @ (2ca58 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f314 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2f29c │ │ │ │ + b.n 2c1b2 │ │ │ │ vldr d6, [r6, #632] @ 0x278 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d5, [pc, #336] @ 2caa0 │ │ │ │ + vldr d5, [pc, #336] @ 2ca28 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ vstr d7, [r6, #632] @ 0x278 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2ceb8 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2ce40 │ │ │ │ + b.n 2c1b2 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r6, #632] @ 0x278 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d044 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2cfcc │ │ │ │ + b.n 2c1b2 │ │ │ │ ldr r3, [r4, #96] @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2cd68 │ │ │ │ - bl 30b7c │ │ │ │ - b.n 2c22a │ │ │ │ + beq.w 2ccf0 │ │ │ │ + bl 30b04 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 238d8 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 23860 │ │ │ │ + b.n 2c1b2 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ lsls r3, r3, #27 │ │ │ │ - bmi.w 2cd48 │ │ │ │ + bmi.w 2ccd0 │ │ │ │ ldr.w r3, [r6, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #1368] @ 0x558 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2cd74 │ │ │ │ + beq.w 2ccfc │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #6 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #280] @ (2cad4 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #280] @ (2ca5c ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2b490 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2b418 │ │ │ │ + b.n 2c1b2 │ │ │ │ vldr d7, [r6, #672] @ 0x2a0 │ │ │ │ vldr d6, [r6, #608] @ 0x260 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d7, [r6, #672] @ 0x2a0 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2ce80 │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2ce08 │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d69c │ │ │ │ - b.n 2c22a │ │ │ │ + bl 2d624 │ │ │ │ + b.n 2c1b2 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #28] │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ vldr d6, [r6, #632] @ 0x278 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ - vldr d5, [pc, #160] @ 2caa0 │ │ │ │ + vldr d5, [pc, #160] @ 2ca28 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d7, d6 │ │ │ │ vstr d7, [r6, #632] @ 0x278 │ │ │ │ - b.n 2c22a │ │ │ │ + b.n 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d6d4 │ │ │ │ + bl 2d65c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 2ccec │ │ │ │ + beq.w 2cc74 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d710 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2d698 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 3ffbc │ │ │ │ - b.w 2c22a │ │ │ │ + bl 3ff44 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23b84 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23b0c │ │ │ │ + b.w 2c1b2 │ │ │ │ add.w r2, r6, #4096 @ 0x1000 │ │ │ │ ldr.w r3, [r2, #172] @ 0xac │ │ │ │ clz r3, r3 │ │ │ │ lsrs r3, r3, #5 │ │ │ │ str.w r3, [r2, #172] @ 0xac │ │ │ │ - b.w 2c22a │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23b68 │ │ │ │ - b.w 2c22a │ │ │ │ - bl 382c4 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23af0 │ │ │ │ + b.w 2c1b2 │ │ │ │ + bl 3824c │ │ │ │ + b.w 2c1b2 │ │ │ │ nop.w │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #154 @ 0x9a │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ itte ls │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmials r6, {r0, r3, r5, r6, r7} │ │ │ │ subhi r7, #170 @ 0xaa │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ itet ge │ │ │ │ ldrge r5, [sp, #228] @ 0xe4 │ │ │ │ - addlt r2, pc, #328 @ (adr r2, 2cbdc ) │ │ │ │ + addlt r2, pc, #328 @ (adr r2, 2cb64 ) │ │ │ │ svcge 70 @ 0x46 │ │ │ │ itttt hi │ │ │ │ ldrhi r5, [sp, #228] @ 0xe4 │ │ │ │ - addhi r2, pc, #328 @ (adr r2, 2cbe4 ) │ │ │ │ + addhi r2, pc, #328 @ (adr r2, 2cb6c ) │ │ │ │ svchi 70 @ 0x46 │ │ │ │ subhi r7, #129 @ 0x81 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ... │ │ │ │ - eor.w r0, ip, r1 │ │ │ │ - @ instruction: 0xe9a80001 │ │ │ │ - @ instruction: 0xe85a0001 │ │ │ │ - @ instruction: 0xe8500001 │ │ │ │ - @ instruction: 0xe80a0001 │ │ │ │ - b.n 2c8b8 │ │ │ │ - movs r1, r0 │ │ │ │ - b.n 2c85c │ │ │ │ - movs r1, r0 │ │ │ │ - b.n 2c70c │ │ │ │ - movs r1, r0 │ │ │ │ - b.n 2c6cc │ │ │ │ - movs r1, r0 │ │ │ │ - b.n 2c6a4 │ │ │ │ - movs r1, r0 │ │ │ │ + stcl 0, cr0, [r0], {1} │ │ │ │ + rsbs r0, ip, r1 │ │ │ │ + eor.w r0, lr, r1 │ │ │ │ + eor.w r0, r4, r1 │ │ │ │ + bics.w r0, lr, r1 │ │ │ │ + stmdb ip!, {r0} │ │ │ │ + ldrd r0, r0, [ip], #4 │ │ │ │ + @ instruction: 0xe8520001 │ │ │ │ + @ instruction: 0xe8300001 │ │ │ │ + @ instruction: 0xe81a0001 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ mov sl, r0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 13912 │ │ │ │ + bl 13a40 │ │ │ │ ldr r1, [r4, #96] @ 0x60 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, sl │ │ │ │ clz r1, r1 │ │ │ │ mov r0, r6 │ │ │ │ lsrs r1, r1, #5 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r1, r4 │ │ │ │ - bl 46b00 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 46a88 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23be0 │ │ │ │ - b.w 2c22a │ │ │ │ - bl 32660 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23b68 │ │ │ │ + b.w 2c1b2 │ │ │ │ + bl 325e8 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d018 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2cfa0 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ ldr.w r3, [r6, #808] @ 0x328 │ │ │ │ cmp r3, #32 │ │ │ │ - bhi.n 2cb76 │ │ │ │ + bhi.n 2cafe │ │ │ │ tbh [pc, r3, lsl #1] │ │ │ │ lsls r5, r0, #5 │ │ │ │ lsls r5, r0, #5 │ │ │ │ lsls r4, r7, #4 │ │ │ │ movs r1, r4 │ │ │ │ lsls r4, r7, #4 │ │ │ │ movs r1, r4 │ │ │ │ @@ -42739,64 +42730,64 @@ │ │ │ │ movs r1, r4 │ │ │ │ movs r1, r4 │ │ │ │ movs r1, r4 │ │ │ │ movs r1, r4 │ │ │ │ movs r1, r4 │ │ │ │ lsls r7, r4, #4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 21940 │ │ │ │ + bl 218c8 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #0 │ │ │ │ - bl 41d4c │ │ │ │ + bl 41cd4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2edbc │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2ed44 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4183c │ │ │ │ + bl 417c4 │ │ │ │ strh.w r0, [r6, #824] @ 0x338 │ │ │ │ mov r0, r6 │ │ │ │ - bl 29c94 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 29c1c │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f314 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2f29c │ │ │ │ + b.w 2c1b2 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f404 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2f38c │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f404 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2f38c │ │ │ │ + b.w 2c1b2 │ │ │ │ mov.w r1, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ - bl 343ac │ │ │ │ - b.w 2c22a │ │ │ │ + bl 34334 │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 343ac │ │ │ │ - b.w 2c22a │ │ │ │ + bl 34334 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 34330 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 342b8 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2345c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 233e4 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ee94 │ │ │ │ + bl 2ee1c │ │ │ │ mov r0, r4 │ │ │ │ - bl 21940 │ │ │ │ + bl 218c8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23700 │ │ │ │ + bl 23688 │ │ │ │ mov r0, r6 │ │ │ │ - bl 236c8 │ │ │ │ + bl 23650 │ │ │ │ ldr.w r3, [r6, #808] @ 0x328 │ │ │ │ cmp r3, #32 │ │ │ │ - bhi.n 2cc3c │ │ │ │ + bhi.n 2cbc4 │ │ │ │ tbb [pc, r3] │ │ │ │ strh r0, [r0, #4] │ │ │ │ asrs r2, r7, #5 │ │ │ │ asrs r4, r6, #5 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r6, r5, #5 │ │ │ │ asrs r1, r2, #4 │ │ │ │ @@ -42807,295 +42798,295 @@ │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ asrs r1, r2, #4 │ │ │ │ lsls r0, r0, #2 │ │ │ │ - ldr r2, [pc, #440] @ (2cdf8 ) │ │ │ │ + ldr r2, [pc, #440] @ (2cd80 ) │ │ │ │ movw r1, #533 @ 0x215 │ │ │ │ - ldr r0, [pc, #440] @ (2cdfc ) │ │ │ │ + ldr r0, [pc, #440] @ (2cd84 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - ldr r3, [pc, #428] @ (2ce00 ) │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + ldr r3, [pc, #428] @ (2cd88 ) │ │ │ │ vmov.f64 d5, #0 @ 0x40000000 2.0 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ vldr d6, [r3] │ │ │ │ - ldr r3, [pc, #420] @ (2ce04 ) │ │ │ │ + ldr r3, [pc, #420] @ (2cd8c ) │ │ │ │ add r3, pc │ │ │ │ vldr d7, [r3] │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2ccda │ │ │ │ + blt.n 2cc62 │ │ │ │ add.w r3, r6, #4096 @ 0x1000 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #0 │ │ │ │ ldr.w r3, [r3, #316] @ 0x13c │ │ │ │ blx r3 │ │ │ │ - b.w 2c2b8 │ │ │ │ - ldr r0, [pc, #384] @ (2ce08 ) │ │ │ │ + b.w 2c240 │ │ │ │ + ldr r0, [pc, #384] @ (2cd90 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3014 │ │ │ │ - ldr r1, [pc, #380] @ (2ce0c ) │ │ │ │ + blx 2fc8 │ │ │ │ + ldr r1, [pc, #380] @ (2cd94 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 238d8 │ │ │ │ + bl 23860 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23260 │ │ │ │ + bl 231e8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 2c22a │ │ │ │ - vldr d0, [pc, #320] @ 2cdf0 │ │ │ │ + beq.w 2c1b2 │ │ │ │ + vldr d0, [pc, #320] @ 2cd78 │ │ │ │ mov r0, r6 │ │ │ │ - bl 238f8 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23880 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 23310 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23298 │ │ │ │ + b.w 2c1b2 │ │ │ │ add.w r3, r6, #4096 @ 0x1000 │ │ │ │ - ldr r1, [pc, #324] @ (2ce10 ) │ │ │ │ + ldr r1, [pc, #324] @ (2cd98 ) │ │ │ │ add r1, pc │ │ │ │ ldr.w r0, [r3, #168] @ 0xa8 │ │ │ │ - bl 29e54 │ │ │ │ - b.w 2c22a │ │ │ │ - ldr r1, [pc, #312] @ (2ce14 ) │ │ │ │ + bl 29ddc │ │ │ │ + b.w 2c1b2 │ │ │ │ + ldr r1, [pc, #312] @ (2cd9c ) │ │ │ │ mov r0, r4 │ │ │ │ vstr d6, [r3] │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2d6f0 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2d678 │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #8 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 234a0 │ │ │ │ - b.w 2c22a │ │ │ │ - ldr r1, [pc, #228] @ (2ce18 ) │ │ │ │ + bl 23428 │ │ │ │ + b.w 2c1b2 │ │ │ │ + ldr r1, [pc, #228] @ (2cda0 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 234f8 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 23480 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #0 │ │ │ │ - bl 43258 │ │ │ │ - ldr r1, [pc, #200] @ (2ce1c ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r1, [pc, #200] @ (2cda4 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.w 2c22a │ │ │ │ - bl 2b3f4 │ │ │ │ - b.w 2c22a │ │ │ │ - bl 343d4 │ │ │ │ - b.w 2c22a │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - ldr r1, [pc, #168] @ (2ce20 ) │ │ │ │ + bl 401bc │ │ │ │ + b.w 2c1b2 │ │ │ │ + bl 2b37c │ │ │ │ + b.w 2c1b2 │ │ │ │ + bl 3435c │ │ │ │ + b.w 2c1b2 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + ldr r1, [pc, #168] @ (2cda8 ) │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 40234 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 401bc │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 21940 │ │ │ │ + bl 218c8 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ee94 │ │ │ │ + bl 2ee1c │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #32 │ │ │ │ - bl 41d4c │ │ │ │ + bl 41cd4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 21884 │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2180c │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #16 │ │ │ │ - bl 41d4c │ │ │ │ + bl 41cd4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2edbc │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2ed44 │ │ │ │ + b.w 2c1b2 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ vldr d7, [r3, #808] @ 0x328 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2cdde │ │ │ │ + ble.n 2cd66 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 41d4c │ │ │ │ - b.w 2c22a │ │ │ │ + bl 41cd4 │ │ │ │ + b.w 2c1b2 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #16 │ │ │ │ - bl 41d4c │ │ │ │ + bl 41cd4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2edbc │ │ │ │ - b.w 2c22a │ │ │ │ + bl 2ed44 │ │ │ │ + b.w 2c1b2 │ │ │ │ ... │ │ │ │ - b.n 2d4d4 │ │ │ │ + b.n 2c8c4 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d4f4 │ │ │ │ + b.n 2c8e4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 2ce00 │ │ │ │ + blt.n 2cd48 │ │ │ │ movs r2, r0 │ │ │ │ - b.n 2d564 │ │ │ │ + b.n 2c954 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d5ac │ │ │ │ + b.n 2c99c │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d26c │ │ │ │ + b.n 2c65c │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d44c │ │ │ │ + b.n 2c83c │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d4e4 │ │ │ │ + b.n 2c8d4 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d1cc │ │ │ │ + b.n 2c5bc │ │ │ │ movs r1, r0 │ │ │ │ - b.n 2d214 │ │ │ │ + b.n 2c604 │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #64] @ (2ce74 ) │ │ │ │ + ldr r3, [pc, #64] @ (2cdfc ) │ │ │ │ mov r4, r2 │ │ │ │ add r3, pc │ │ │ │ ldr r5, [r3, #0] │ │ │ │ cmp r5, r2 │ │ │ │ - beq.n 2ce56 │ │ │ │ + beq.n 2cdde │ │ │ │ eors r5, r2 │ │ │ │ mov r6, r0 │ │ │ │ lsls r3, r5, #31 │ │ │ │ - bpl.n 2ce4e │ │ │ │ + bpl.n 2cdd6 │ │ │ │ lsls r1, r2, #31 │ │ │ │ - bpl.n 2ce60 │ │ │ │ - bl 46a10 │ │ │ │ + bpl.n 2cde8 │ │ │ │ + bl 46998 │ │ │ │ lsls r2, r5, #30 │ │ │ │ - bpl.n 2ce56 │ │ │ │ + bpl.n 2cdde │ │ │ │ lsls r3, r4, #30 │ │ │ │ - bmi.n 2ce6a │ │ │ │ - ldr r3, [pc, #32] @ (2ce78 ) │ │ │ │ + bmi.n 2cdf2 │ │ │ │ + ldr r3, [pc, #32] @ (2ce00 ) │ │ │ │ movs r0, #0 │ │ │ │ add r3, pc │ │ │ │ str r4, [r3, #0] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - bl 46a24 │ │ │ │ + bl 469ac │ │ │ │ lsls r2, r5, #30 │ │ │ │ - bpl.n 2ce56 │ │ │ │ - b.n 2ce52 │ │ │ │ + bpl.n 2cdde │ │ │ │ + b.n 2cdda │ │ │ │ mov r0, r6 │ │ │ │ - bl 46940 │ │ │ │ - b.n 2ce56 │ │ │ │ + bl 468c8 │ │ │ │ + b.n 2cdde │ │ │ │ nop │ │ │ │ - lsls r2, r1, #30 │ │ │ │ + lsls r2, r5, #29 │ │ │ │ movs r3, r0 │ │ │ │ - lsls r6, r4, #29 │ │ │ │ + lsls r6, r0, #29 │ │ │ │ movs r3, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ mov r3, r0 │ │ │ │ - vldr d6, [pc, #44] @ 2ceb0 │ │ │ │ + vldr d6, [pc, #44] @ 2ce38 │ │ │ │ movs r0, #0 │ │ │ │ vldr d7, [r3, #720] @ 0x2d0 │ │ │ │ ldr.w r2, [r3, #812] @ 0x32c │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r2, #328] @ 0x148 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d7, d6 │ │ │ │ vstr d7, [r3, #720] @ 0x2d0 │ │ │ │ bx lr │ │ │ │ nop.w │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (2d250 ) │ │ │ │ + ldr r2, [pc, #924] @ (2d1d8 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ mov r3, r0 │ │ │ │ - vldr d5, [pc, #36] @ 2cee0 │ │ │ │ - vldr d6, [pc, #40] @ 2cee8 │ │ │ │ + vldr d5, [pc, #36] @ 2ce68 │ │ │ │ + vldr d6, [pc, #40] @ 2ce70 │ │ │ │ movs r0, #0 │ │ │ │ vldr d7, [r3, #720] @ 0x2d0 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d6 │ │ │ │ vstr d7, [r3, #720] @ 0x2d0 │ │ │ │ bx lr │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (2d280 ) │ │ │ │ + ldr r2, [pc, #924] @ (2d208 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ ... │ │ │ │ ldr.w r3, [r0, #776] @ 0x308 │ │ │ │ - ldr r1, [pc, #280] @ (2d010 ) │ │ │ │ + ldr r1, [pc, #280] @ (2cf98 ) │ │ │ │ push {r4} │ │ │ │ add r1, pc │ │ │ │ ldr.w r2, [r0, #812] @ 0x32c │ │ │ │ lsls r4, r3, #29 │ │ │ │ - bmi.n 2cf3a │ │ │ │ + bmi.n 2cec2 │ │ │ │ vldr d7, [r0, #720] @ 0x2d0 │ │ │ │ vldr d6, [r0, #712] @ 0x2c8 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2cfde │ │ │ │ - ldr.w ip, [pc, #252] @ 2d014 │ │ │ │ + ble.n 2cf66 │ │ │ │ + ldr.w ip, [pc, #252] @ 2cf9c │ │ │ │ vldr d4, [r2, #352] @ 0x160 │ │ │ │ ldr.w r4, [r1, ip] │ │ │ │ vldr d5, [r4] │ │ │ │ vmla.f64 d6, d4, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d7, d6 │ │ │ │ vstr d7, [r0, #712] @ 0x2c8 │ │ │ │ vldr d4, [r0, #736] @ 0x2e0 │ │ │ │ lsls r4, r3, #28 │ │ │ │ - bmi.n 2cf76 │ │ │ │ + bmi.n 2cefe │ │ │ │ vldr d7, [r0, #728] @ 0x2d8 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2cfb4 │ │ │ │ - ldr.w ip, [pc, #192] @ 2d014 │ │ │ │ + bpl.n 2cf3c │ │ │ │ + ldr.w ip, [pc, #192] @ 2cf9c │ │ │ │ vldr d5, [r2, #392] @ 0x188 │ │ │ │ ldr.w r1, [r1, ip] │ │ │ │ vldr d6, [r1] │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d7, d4 │ │ │ │ vstr d7, [r0, #728] @ 0x2d8 │ │ │ │ vldr d7, [r2, #464] @ 0x1d0 │ │ │ │ - vldr d5, [pc, #140] @ 2d008 │ │ │ │ + vldr d5, [pc, #140] @ 2cf90 │ │ │ │ vldr d6, [r0, #760] @ 0x2f8 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f64 d4, #0.0 │ │ │ │ ite mi │ │ │ │ @@ -43103,45 +43094,45 @@ │ │ │ │ bicpl.w r3, r3, #65536 @ 0x10000 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ orrgt.w r3, r3, #131072 @ 0x20000 │ │ │ │ bicle.w r3, r3, #131072 @ 0x20000 │ │ │ │ str.w r3, [r0, #776] @ 0x308 │ │ │ │ bx lr │ │ │ │ - ble.n 2cf76 │ │ │ │ - ldr.w ip, [pc, #92] @ 2d014 │ │ │ │ + ble.n 2cefe │ │ │ │ + ldr.w ip, [pc, #92] @ 2cf9c │ │ │ │ vldr d5, [r2, #392] @ 0x188 │ │ │ │ ldr.w r1, [r1, ip] │ │ │ │ vldr d6, [r1] │ │ │ │ vmls.f64 d7, d5, d6 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d4 │ │ │ │ vstr d7, [r0, #728] @ 0x2d8 │ │ │ │ - b.n 2cf76 │ │ │ │ - bpl.n 2cf3a │ │ │ │ - ldr.w ip, [pc, #48] @ 2d014 │ │ │ │ + b.n 2cefe │ │ │ │ + bpl.n 2cec2 │ │ │ │ + ldr.w ip, [pc, #48] @ 2cf9c │ │ │ │ vldr d4, [r2, #352] @ 0x160 │ │ │ │ ldr.w r4, [r1, ip] │ │ │ │ vldr d5, [r4] │ │ │ │ vmls.f64 d6, d4, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d6 │ │ │ │ vstr d7, [r0, #712] @ 0x2c8 │ │ │ │ - b.n 2cf3a │ │ │ │ + b.n 2cec2 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ - cbz r4, 2d014 │ │ │ │ + cbz r4, 2cfba │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #0 │ │ │ │ ldr.w r2, [r3, #812] @ 0x32c │ │ │ │ vldr d7, [r3, #736] @ 0x2e0 │ │ │ │ vldr d5, [r2, #400] @ 0x190 │ │ │ │ vldr d6, [r2, #376] @ 0x178 │ │ │ │ @@ -43149,15 +43140,15 @@ │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d7, d6 │ │ │ │ vstr d7, [r3, #736] @ 0x2e0 │ │ │ │ bx lr │ │ │ │ mov r3, r0 │ │ │ │ - vldr d6, [pc, #40] @ 2d070 │ │ │ │ + vldr d6, [pc, #40] @ 2cff8 │ │ │ │ movs r0, #0 │ │ │ │ ldr.w r2, [r3, #812] @ 0x32c │ │ │ │ vldr d7, [r3, #736] @ 0x2e0 │ │ │ │ vldr d5, [r2, #400] @ 0x190 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ @@ -43214,26 +43205,26 @@ │ │ │ │ vmla.f64 d7, d6, d4 │ │ │ │ vstr d7, [r1] │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r2, [pc, #20] @ (2d158 ) │ │ │ │ + ldr r2, [pc, #20] @ (2d0e0 ) │ │ │ │ mov r3, r0 │ │ │ │ - ldr r0, [pc, #20] @ (2d15c ) │ │ │ │ + ldr r0, [pc, #20] @ (2d0e4 ) │ │ │ │ adds r3, #20 │ │ │ │ add r2, pc │ │ │ │ movs r1, #64 @ 0x40 │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - svc 110 @ 0x6e │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + b.n 2d428 │ │ │ │ movs r1, r0 │ │ │ │ - svc 142 @ 0x8e │ │ │ │ + b.n 2d46c │ │ │ │ movs r1, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ @@ -43241,116 +43232,116 @@ │ │ │ │ vmov.f64 d14, d2 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ vmov.f64 d15, d4 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2d32a │ │ │ │ + beq.w 2d2b2 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d11, [sp] │ │ │ │ vldr d9, [sp, #8] │ │ │ │ vmul.f64 d1, d11, d12 │ │ │ │ vmul.f64 d13, d11, d14 │ │ │ │ vmla.f64 d1, d9, d14 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d6, d1, d1 │ │ │ │ vabs.f64 d5, d6 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vnegle.f64 d7, d6 │ │ │ │ - ble.n 2d1ec │ │ │ │ + ble.n 2d174 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 2d1e8 │ │ │ │ - bmi.n 2d1ec │ │ │ │ - vldr d7, [pc, #428] @ 2d388 │ │ │ │ + bgt.n 2d170 │ │ │ │ + bmi.n 2d174 │ │ │ │ + vldr d7, [pc, #428] @ 2d310 │ │ │ │ vmul.f64 d15, d15, d7 │ │ │ │ vmul.f64 d8, d15, d10 │ │ │ │ - b.n 2d206 │ │ │ │ + b.n 2d18e │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 2d1de │ │ │ │ + bmi.n 2d166 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmul.f64 d8, d8, d10 │ │ │ │ vmls.f64 d13, d12, d9 │ │ │ │ vmov.f64 d7, #8 @ 0x40400000 3.0 │ │ │ │ vdiv.f64 d14, d13, d7 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vabs.f64 d6, d14 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vnegle.f64 d12, d14 │ │ │ │ - ble.n 2d242 │ │ │ │ + ble.n 2d1ca │ │ │ │ vcmpe.f64 d14, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 2d338 │ │ │ │ - bmi.w 2d342 │ │ │ │ - vldr d12, [pc, #332] @ 2d388 │ │ │ │ - vldr d14, [pc, #336] @ 2d390 │ │ │ │ + bgt.w 2d2c0 │ │ │ │ + bmi.w 2d2ca │ │ │ │ + vldr d12, [pc, #332] @ 2d310 │ │ │ │ + vldr d14, [pc, #336] @ 2d318 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ - blx 33f0 │ │ │ │ - vldr d7, [pc, #332] @ 2d398 │ │ │ │ - vldr d3, [pc, #336] @ 2d3a0 │ │ │ │ + blx 3398 │ │ │ │ + vldr d7, [pc, #332] @ 2d320 │ │ │ │ + vldr d3, [pc, #336] @ 2d328 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmul.f64 d3, d12, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2d2d8 │ │ │ │ - vldr d6, [pc, #324] @ 2d3a8 │ │ │ │ + blt.n 2d260 │ │ │ │ + vldr d6, [pc, #324] @ 2d330 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 2d2d8 │ │ │ │ - vldr d6, [pc, #320] @ 2d3b0 │ │ │ │ + bhi.n 2d260 │ │ │ │ + vldr d6, [pc, #320] @ 2d338 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 2d370 │ │ │ │ - vldr d6, [pc, #312] @ 2d3b8 │ │ │ │ + bgt.n 2d2f8 │ │ │ │ + vldr d6, [pc, #312] @ 2d340 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vabspl.f64 d6, d0 │ │ │ │ - bpl.n 2d29c │ │ │ │ - vldr d6, [pc, #260] @ 2d398 │ │ │ │ + bpl.n 2d224 │ │ │ │ + vldr d6, [pc, #260] @ 2d320 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ - vldr d5, [pc, #288] @ 2d3c0 │ │ │ │ + vldr d5, [pc, #288] @ 2d348 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 2d2f0 │ │ │ │ - vldr d5, [pc, #284] @ 2d3c8 │ │ │ │ + bmi.n 2d278 │ │ │ │ + vldr d5, [pc, #284] @ 2d350 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ movle r0, #0 │ │ │ │ - ble.n 2d2d2 │ │ │ │ + ble.n 2d25a │ │ │ │ vabs.f64 d14, d14 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vcmpe.f64 d14, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ movgt r0, #1 │ │ │ │ movle r0, #0 │ │ │ │ vmul.f64 d3, d10, d3 │ │ │ │ - b.n 2d302 │ │ │ │ + b.n 2d28a │ │ │ │ vcmpe.f64 d13, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 2d2bc │ │ │ │ + bgt.n 2d244 │ │ │ │ vcmpe.f64 d13, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 2d2bc │ │ │ │ - vldr d6, [pc, #160] @ 2d390 │ │ │ │ + bmi.n 2d244 │ │ │ │ + vldr d6, [pc, #160] @ 2d318 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - vldr d5, [pc, #200] @ 2d3c0 │ │ │ │ + vldr d5, [pc, #200] @ 2d348 │ │ │ │ movs r0, #0 │ │ │ │ vdiv.f64 d3, d6, d5 │ │ │ │ vmul.f64 d3, d3, d10 │ │ │ │ vmul.f64 d7, d9, d3 │ │ │ │ vmul.f64 d3, d11, d3 │ │ │ │ vmla.f64 d3, d9, d8 │ │ │ │ movs r2, #0 │ │ │ │ @@ -43359,39 +43350,39 @@ │ │ │ │ vnmls.f64 d7, d11, d8 │ │ │ │ vstr d3, [r4, #8] │ │ │ │ vstr d7, [r4] │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d15} │ │ │ │ pop {r4, pc} │ │ │ │ vmov.f64 d13, d2 │ │ │ │ - vldr d9, [pc, #96] @ 2d390 │ │ │ │ + vldr d9, [pc, #96] @ 2d318 │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 2d1ae │ │ │ │ + b.n 2d136 │ │ │ │ vmov.f64 d14, d7 │ │ │ │ vmov.f64 d12, #240 @ 0xbf800000 -1.0 │ │ │ │ - b.n 2d242 │ │ │ │ + b.n 2d1ca │ │ │ │ vmov.f64 d0, d13 │ │ │ │ - blx 33f0 │ │ │ │ - vldr d7, [pc, #76] @ 2d398 │ │ │ │ + blx 3398 │ │ │ │ + vldr d7, [pc, #76] @ 2d320 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2d366 │ │ │ │ - vldr d7, [pc, #76] @ 2d3a8 │ │ │ │ + blt.n 2d2ee │ │ │ │ + vldr d7, [pc, #76] @ 2d330 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 2d37a │ │ │ │ - vldr d3, [pc, #56] @ 2d3a0 │ │ │ │ + bls.n 2d302 │ │ │ │ + vldr d3, [pc, #56] @ 2d328 │ │ │ │ vmov.f64 d14, #240 @ 0xbf800000 -1.0 │ │ │ │ - b.n 2d2e2 │ │ │ │ - vldr d6, [pc, #52] @ 2d3a8 │ │ │ │ + b.n 2d26a │ │ │ │ + vldr d6, [pc, #52] @ 2d330 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ - b.n 2d29c │ │ │ │ - vldr d3, [pc, #36] @ 2d3a0 │ │ │ │ + b.n 2d224 │ │ │ │ + vldr d3, [pc, #36] @ 2d328 │ │ │ │ vmov.f64 d14, #240 @ 0xbf800000 -1.0 │ │ │ │ - b.n 2d26e │ │ │ │ + b.n 2d1f6 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ cmp r5, #24 │ │ │ │ @@ -43422,29 +43413,29 @@ │ │ │ │ subs r7, #186 @ 0xba │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r0, [r0, #744] @ 0x2e8 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ str.w r3, [r4, #744] @ 0x2e8 │ │ │ │ pop {r4, pc} │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #56] @ (2d43c ) │ │ │ │ + ldr r0, [pc, #56] @ (2d3c4 ) │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #72 @ 0x48 │ │ │ │ movs r1, #78 @ 0x4e │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ movs r1, #0 │ │ │ │ strd r2, r3, [r0, #8] │ │ │ │ strd r2, r3, [r0, #16] │ │ │ │ strd r2, r3, [r0, #24] │ │ │ │ strd r2, r3, [r0, #48] @ 0x30 │ │ │ │ @@ -43453,294 +43444,294 @@ │ │ │ │ movs r3, #0 │ │ │ │ str r1, [r0, #0] │ │ │ │ str r1, [r0, #40] @ 0x28 │ │ │ │ str r1, [r0, #56] @ 0x38 │ │ │ │ strd r2, r3, [r0, #32] │ │ │ │ str.w r0, [r4, #744] @ 0x2e8 │ │ │ │ pop {r4, pc} │ │ │ │ - bgt.n 2d3e8 │ │ │ │ + svc 8 │ │ │ │ movs r1, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d458 │ │ │ │ + cbz r3, 2d3e0 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d496 │ │ │ │ + cbz r3, 2d41e │ │ │ │ vldr d7, [r3, #8] │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it eq │ │ │ │ moveq r0, #0 │ │ │ │ - beq.n 2d494 │ │ │ │ - vldr d6, [pc, #28] @ 2d4a0 │ │ │ │ + beq.n 2d41c │ │ │ │ + vldr d6, [pc, #28] @ 2d428 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite ne │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #2 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d4e2 │ │ │ │ + cbz r3, 2d46a │ │ │ │ vldr d7, [r3, #16] │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it eq │ │ │ │ moveq r0, #0 │ │ │ │ - beq.n 2d4e0 │ │ │ │ - vldr d6, [pc, #24] @ 2d4e8 │ │ │ │ + beq.n 2d468 │ │ │ │ + vldr d6, [pc, #24] @ 2d470 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite ne │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #2 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d52a │ │ │ │ + cbz r3, 2d4b2 │ │ │ │ vldr d7, [r3, #24] │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it eq │ │ │ │ moveq r0, #0 │ │ │ │ - beq.n 2d528 │ │ │ │ - vldr d6, [pc, #24] @ 2d530 │ │ │ │ + beq.n 2d4b0 │ │ │ │ + vldr d6, [pc, #24] @ 2d4b8 │ │ │ │ vcmp.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite ne │ │ │ │ movne r0, #1 │ │ │ │ moveq r0, #2 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d562 │ │ │ │ + cbz r3, 2d4ea │ │ │ │ movs r0, #0 │ │ │ │ movs r1, #0 │ │ │ │ movs r2, #0 │ │ │ │ strd r0, r1, [r3, #8] │ │ │ │ str r2, [r3, #0] │ │ │ │ strd r0, r1, [r3, #16] │ │ │ │ strd r0, r1, [r3, #24] │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d594 │ │ │ │ - add r1, pc, #24 @ (adr r1, 2d598 ) │ │ │ │ + cbz r3, 2d51c │ │ │ │ + add r1, pc, #24 @ (adr r1, 2d520 ) │ │ │ │ ldrd r0, r1, [r1] │ │ │ │ movs r2, #1 │ │ │ │ strd r0, r1, [r3, #8] │ │ │ │ str r2, [r3, #0] │ │ │ │ strd r0, r1, [r3, #16] │ │ │ │ strd r0, r1, [r3, #24] │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d5c6 │ │ │ │ + cbz r3, 2d54e │ │ │ │ ldr r0, [r3, #32] │ │ │ │ - cbz r0, 2d5c4 │ │ │ │ + cbz r0, 2d54c │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ - cbz r0, 2d5c4 │ │ │ │ + cbz r0, 2d54c │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d5f6 │ │ │ │ + cbz r3, 2d57e │ │ │ │ ldr r2, [r3, #32] │ │ │ │ - cbnz r2, 2d5f2 │ │ │ │ + cbnz r2, 2d57a │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ - cbnz r2, 2d5f2 │ │ │ │ + cbnz r2, 2d57a │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ pop {r3, pc} │ │ │ │ movs r0, #1 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d614 │ │ │ │ + cbz r3, 2d59c │ │ │ │ ldr r0, [r3, #32] │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d63e │ │ │ │ + cbz r3, 2d5c6 │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ movs r0, #1 │ │ │ │ - cbz r2, 2d634 │ │ │ │ + cbz r2, 2d5bc │ │ │ │ pop {r3, pc} │ │ │ │ ldr r0, [r3, #40] @ 0x28 │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d66c │ │ │ │ + cbz r3, 2d5f4 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbnz r2, 2d65e │ │ │ │ + cbnz r2, 2d5e6 │ │ │ │ pop {r3, pc} │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #5 │ │ │ │ str r2, [r3, #0] │ │ │ │ ldmia.w sp!, {r3, lr} │ │ │ │ - b.w 449a8 │ │ │ │ - bl 2d134 │ │ │ │ + b.w 44930 │ │ │ │ + bl 2d0bc │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d698 │ │ │ │ + cbz r3, 2d620 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r2, 2d68a │ │ │ │ + cbz r2, 2d612 │ │ │ │ pop {r4, pc} │ │ │ │ movs r4, #1 │ │ │ │ movs r1, #6 │ │ │ │ str r4, [r3, #0] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 449a8 │ │ │ │ - bl 2d134 │ │ │ │ + b.w 44930 │ │ │ │ + bl 2d0bc │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d6d0 │ │ │ │ + cbz r3, 2d658 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ - cbz r2, 2d6c2 │ │ │ │ + cbz r2, 2d64a │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #5 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ str r2, [r3, #0] │ │ │ │ - b.w 449a8 │ │ │ │ + b.w 44930 │ │ │ │ movs r4, #1 │ │ │ │ movs r1, #6 │ │ │ │ str r4, [r3, #0] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 449a8 │ │ │ │ - bl 2d134 │ │ │ │ + b.w 44930 │ │ │ │ + bl 2d0bc │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d6ec │ │ │ │ + cbz r3, 2d674 │ │ │ │ ldr r0, [r3, #56] @ 0x38 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d70a │ │ │ │ + cbz r3, 2d692 │ │ │ │ movs r2, #1 │ │ │ │ str r2, [r3, #56] @ 0x38 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2d72a │ │ │ │ + cbz r3, 2d6b2 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #56] @ 0x38 │ │ │ │ pop {r3, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ ldr.w r6, [r0, #812] @ 0x32c │ │ │ │ sub sp, #172 @ 0xac │ │ │ │ vldr d5, [r0, #760] @ 0x2f8 │ │ │ │ mov sl, r1 │ │ │ │ vldr d6, [r0, #768] @ 0x300 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r1, [pc, #644] @ (2d9e0 ) │ │ │ │ + ldr r1, [pc, #644] @ (2d968 ) │ │ │ │ mov fp, r2 │ │ │ │ vldr d7, [r6, #440] @ 0x1b8 │ │ │ │ movs r5, #10 │ │ │ │ - ldr r3, [pc, #640] @ (2d9e4 ) │ │ │ │ + ldr r3, [pc, #640] @ (2d96c ) │ │ │ │ add r1, pc │ │ │ │ vldr d3, [r6, #624] @ 0x270 │ │ │ │ add r2, sp, #96 @ 0x60 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ str r6, [sp, #152] @ 0x98 │ │ │ │ vldr d5, [r6, #688] @ 0x2b0 │ │ │ │ add.w r9, sp, #88 @ 0x58 │ │ │ │ @@ -43749,24 +43740,24 @@ │ │ │ │ ldr r3, [r1, r3] │ │ │ │ add.w r8, sp, #112 @ 0x70 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d6, [r6, #600] @ 0x258 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #164] @ 0xa4 │ │ │ │ mov.w r3, #0 │ │ │ │ - vldr d2, [pc, #560] @ 2d9c8 │ │ │ │ - vldr d11, [pc, #564] @ 2d9d0 │ │ │ │ + vldr d2, [pc, #560] @ 2d950 │ │ │ │ + vldr d11, [pc, #564] @ 2d958 │ │ │ │ add r7, sp, #104 @ 0x68 │ │ │ │ vsub.f64 d1, d3, d6 │ │ │ │ vstr d6, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ vldr d7, [r6, #696] @ 0x2b8 │ │ │ │ vldr d6, [r6, #640] @ 0x280 │ │ │ │ vldr d3, [r6, #704] @ 0x2c0 │ │ │ │ - vldr d4, [pc, #540] @ 2d9d8 │ │ │ │ + vldr d4, [pc, #540] @ 2d960 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmul.f64 d5, d7, d7 │ │ │ │ vmla.f64 d5, d3, d3 │ │ │ │ vmul.f64 d12, d3, d11 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ vmul.f64 d9, d3, d8 │ │ │ │ vstr d1, [sp, #56] @ 0x38 │ │ │ │ @@ -43780,48 +43771,48 @@ │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vldr d6, [r6, #616] @ 0x268 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vabs.f64 d5, d1 │ │ │ │ vstr d6, [sp, #32] │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vstr d5, [sp, #128] @ 0x80 │ │ │ │ - b.n 2d82a │ │ │ │ + b.n 2d7b2 │ │ │ │ vmul.f64 d5, d5, d5 │ │ │ │ vmla.f64 d5, d7, d7 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2d92e │ │ │ │ + ble.w 2d8b6 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov ip, r4 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r9 │ │ │ │ vstr d2, [sp, #16] │ │ │ │ vstr d3, [sp, #8] │ │ │ │ vstr d4, [sp] │ │ │ │ - bl 2d078 │ │ │ │ + bl 2d000 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vadd.f64 d0, d9, d12 │ │ │ │ mov ip, r4 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 2d078 │ │ │ │ + bl 2d000 │ │ │ │ vldr d13, [sp, #88] @ 0x58 │ │ │ │ vldr d7, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d1, d8, d11 │ │ │ │ vldr d14, [sp, #96] @ 0x60 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov ip, r4 │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vdiv.f64 d15, d7, d12 │ │ │ │ vldr d7, [sp, #112] @ 0x70 │ │ │ │ vsub.f64 d7, d7, d14 │ │ │ │ vdiv.f64 d10, d7, d12 │ │ │ │ - bl 2d078 │ │ │ │ + bl 2d000 │ │ │ │ vldr d7, [sp, #104] @ 0x68 │ │ │ │ vldr d4, [sp] │ │ │ │ vldr d3, [sp, #8] │ │ │ │ vsub.f64 d7, d7, d13 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ vdiv.f64 d5, d7, d11 │ │ │ │ vldr d7, [sp, #112] @ 0x70 │ │ │ │ @@ -43851,18 +43842,18 @@ │ │ │ │ it mi │ │ │ │ vmovmi.f64 d8, d4 │ │ │ │ vcmpe.f64 d2, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d8, d2 │ │ │ │ subs r5, #1 │ │ │ │ - bne.w 2d812 │ │ │ │ - ldr r0, [pc, #208] @ (2d9e8 ) │ │ │ │ + bne.w 2d79a │ │ │ │ + ldr r0, [pc, #208] @ (2d970 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ + blx 340c │ │ │ │ vldr d7, [r6, #624] @ 0x270 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [r6, #600] @ 0x258 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [sp, #40] @ 0x28 │ │ │ │ @@ -43875,231 +43866,231 @@ │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vsqrt.f64 d0, d7 │ │ │ │ it mi │ │ │ │ vnegmi.f64 d9, d9 │ │ │ │ vdiv.f64 d0, d9, d0 │ │ │ │ - blx 2f74 │ │ │ │ + blx 2f24 │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ - ldr r2, [pc, #100] @ (2d9ec ) │ │ │ │ + ldr r2, [pc, #100] @ (2d974 ) │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vstr d9, [fp] │ │ │ │ add r2, pc │ │ │ │ vldr d6, [r6, #600] @ 0x258 │ │ │ │ - ldr r3, [pc, #72] @ (2d9e4 ) │ │ │ │ + ldr r3, [pc, #72] @ (2d96c ) │ │ │ │ vmul.f64 d8, d8, d5 │ │ │ │ vmls.f64 d8, d6, d7 │ │ │ │ vstr d8, [sl] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #164] @ 0xa4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 2d9be │ │ │ │ + bne.n 2d946 │ │ │ │ add sp, #172 @ 0xac │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ ldrh r3, [r4, #6] │ │ │ │ ldrh.w r3, [r5, #3812] @ 0xee4 │ │ │ │ ... │ │ │ │ - add r0, sp, #608 @ 0x260 │ │ │ │ + add r1, sp, #64 @ 0x40 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - bvc.n 2d984 │ │ │ │ + bge.n 2d974 │ │ │ │ movs r1, r0 │ │ │ │ - add r6, pc, #424 @ (adr r6, 2db98 ) │ │ │ │ + add r6, pc, #904 @ (adr r6, 2dd00 ) │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr.w r3, [r0, #744] @ 0x2e8 │ │ │ │ - cbz r3, 2da7c │ │ │ │ + cbz r3, 2da04 │ │ │ │ vldr d0, [r3, #8] │ │ │ │ mov r4, r0 │ │ │ │ vldr d9, [r3, #16] │ │ │ │ vldr d10, [r3, #24] │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 2da34 │ │ │ │ + bne.n 2d9bc │ │ │ │ vcmp.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 2da34 │ │ │ │ + bne.n 2d9bc │ │ │ │ vcmp.f64 d10, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 2da72 │ │ │ │ - blx 34b8 │ │ │ │ + beq.n 2d9fa │ │ │ │ + blx 3460 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vldr d7, [r3, #360] @ 0x168 │ │ │ │ vadd.f64 d8, d8, d0 │ │ │ │ vdiv.f64 d0, d8, d6 │ │ │ │ vpop {d8-d10} │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ pop {r4, pc} │ │ │ │ vpop {d8-d10} │ │ │ │ - vldr d0, [pc, #8] @ 2da80 │ │ │ │ + vldr d0, [pc, #8] @ 2da08 │ │ │ │ pop {r4, pc} │ │ │ │ - bl 2d134 │ │ │ │ + bl 2d0bc │ │ │ │ ... │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3176] @ 0xc68 │ │ │ │ sub.w sp, sp, #820 @ 0x334 │ │ │ │ ldr.w r4, [r0, #744] @ 0x2e8 │ │ │ │ - ldr.w r3, [pc, #1048] @ 2dec0 │ │ │ │ + ldr.w r3, [pc, #1048] @ 2de48 │ │ │ │ strd r1, r2, [sp, #4] │ │ │ │ add r3, pc │ │ │ │ - ldr.w r1, [pc, #1044] @ 2dec4 │ │ │ │ - ldr.w r2, [pc, #1044] @ 2dec8 │ │ │ │ + ldr.w r1, [pc, #1044] @ 2de4c │ │ │ │ + ldr.w r2, [pc, #1044] @ 2de50 │ │ │ │ add r1, pc │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #812] @ 0x32c │ │ │ │ mov.w r2, #0 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.w 2eb4e │ │ │ │ - ldr.w r2, [pc, #1024] @ 2decc │ │ │ │ + beq.w 2ead6 │ │ │ │ + ldr.w r2, [pc, #1024] @ 2de54 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ vldr d5, [r3] │ │ │ │ ldr.w r3, [r0, #776] @ 0x308 │ │ │ │ and.w r2, r3, #8192 @ 0x2000 │ │ │ │ lsls r0, r3, #19 │ │ │ │ - bmi.w 2df14 │ │ │ │ + bmi.w 2de9c │ │ │ │ ldr r1, [r4, #0] │ │ │ │ vldr d6, [r4, #8] │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 2e060 │ │ │ │ - vldr d7, [pc, #912] @ 2de80 │ │ │ │ + beq.w 2dfe8 │ │ │ │ + vldr d7, [pc, #912] @ 2de08 │ │ │ │ vcmp.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 2db18 │ │ │ │ + beq.n 2daa0 │ │ │ │ ldr.w r1, [r5, #812] @ 0x32c │ │ │ │ vldr d3, [r1, #368] @ 0x170 │ │ │ │ vmla.f64 d6, d5, d3 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 2e65a │ │ │ │ + bgt.w 2e5e2 │ │ │ │ vstr d6, [r4, #8] │ │ │ │ - cbnz r2, 2db52 │ │ │ │ + cbnz r2, 2dada │ │ │ │ vldr d4, [r4, #16] │ │ │ │ - vldr d7, [pc, #864] @ 2de80 │ │ │ │ + vldr d7, [pc, #864] @ 2de08 │ │ │ │ vcmp.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 2db52 │ │ │ │ + beq.n 2dada │ │ │ │ ldr.w r2, [r5, #812] @ 0x32c │ │ │ │ - vldr d2, [pc, #852] @ 2de88 │ │ │ │ + vldr d2, [pc, #852] @ 2de10 │ │ │ │ vldr d3, [r2, #368] @ 0x170 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vcmpe.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d4 │ │ │ │ vstr d7, [r4, #16] │ │ │ │ lsls r3, r3, #17 │ │ │ │ - bmi.n 2db6a │ │ │ │ + bmi.n 2daf2 │ │ │ │ vldr d4, [r4, #24] │ │ │ │ - vldr d7, [pc, #804] @ 2de80 │ │ │ │ + vldr d7, [pc, #804] @ 2de08 │ │ │ │ vcmp.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 2e2be │ │ │ │ + bne.w 2e246 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ vldr d7, [r4, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2dfaa │ │ │ │ + beq.w 2df32 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2dfc2 │ │ │ │ + ble.w 2df4a │ │ │ │ vstr d5, [r4, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #752] @ 2de80 │ │ │ │ + vldr d7, [pc, #752] @ 2de08 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2dbba │ │ │ │ + bpl.n 2db42 │ │ │ │ vldr d6, [r4, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2dbba │ │ │ │ + bpl.n 2db42 │ │ │ │ vldr d6, [r4, #24] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2e40e │ │ │ │ + bmi.w 2e396 │ │ │ │ vldr d8, [r5, #280] @ 0x118 │ │ │ │ mov r0, r5 │ │ │ │ - bl 45178 │ │ │ │ - vldr d7, [pc, #712] @ 2de90 │ │ │ │ + bl 45100 │ │ │ │ + vldr d7, [pc, #712] @ 2de18 │ │ │ │ vsub.f64 d0, d8, d0 │ │ │ │ vdiv.f64 d8, d0, d7 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 2e03a │ │ │ │ - vldr d7, [pc, #696] @ 2de98 │ │ │ │ + bls.w 2dfc2 │ │ │ │ + vldr d7, [pc, #696] @ 2de20 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 2e40e │ │ │ │ + bgt.w 2e396 │ │ │ │ add r7, sp, #552 @ 0x228 │ │ │ │ ldr.w r6, [r5, #812] @ 0x32c │ │ │ │ mov r0, r7 │ │ │ │ add.w fp, sp, #680 @ 0x2a8 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [r5, #472] @ 0x1d8 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r7 │ │ │ │ add.w r8, sp, #336 @ 0x150 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ add.w r1, r5, #72 @ 0x48 │ │ │ │ mov r0, fp │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ vldr d0, [r5, #472] @ 0x1d8 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, fp │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r1, r7 │ │ │ │ add.w r0, r5, #200 @ 0xc8 │ │ │ │ mov r2, r8 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab5c │ │ │ │ - vldr d7, [pc, #608] @ 2dea0 │ │ │ │ + bl aa78 │ │ │ │ + vldr d7, [pc, #608] @ 2de28 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2dfc8 │ │ │ │ + bmi.w 2df50 │ │ │ │ vmul.f64 d0, d0, d0 │ │ │ │ - vldr d7, [pc, #596] @ 2dea8 │ │ │ │ + vldr d7, [pc, #596] @ 2de30 │ │ │ │ vdiv.f64 d5, d7, d0 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ add.w r9, sp, #504 @ 0x1f8 │ │ │ │ vldr d7, [r6, #560] @ 0x230 │ │ │ │ mov r0, r9 │ │ │ │ vldr d6, [r5, #616] @ 0x268 │ │ │ │ @@ -44114,151 +44105,151 @@ │ │ │ │ vldr d9, [r4, #64] @ 0x40 │ │ │ │ vldr d14, [r6, #584] @ 0x248 │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vstr d7, [r4, #48] @ 0x30 │ │ │ │ vldr d7, [r6, #568] @ 0x238 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - bl ab18 │ │ │ │ - vldr d1, [pc, #512] @ 2deb0 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d1, [pc, #512] @ 2de38 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r7 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ add r3, sp, #288 @ 0x120 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ - bl abf4 │ │ │ │ - vldr d2, [pc, #468] @ 2deb0 │ │ │ │ + bl abc6 │ │ │ │ + vldr d2, [pc, #468] @ 2de38 │ │ │ │ add r0, sp, #72 @ 0x48 │ │ │ │ str r0, [sp, #12] │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #448] @ 2deb0 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #448] @ 2de38 │ │ │ │ add r3, sp, #96 @ 0x60 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r3 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d7, [pc, #380] @ 2de80 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d7, [pc, #380] @ 2de08 │ │ │ │ vldr d6, [r4, #8] │ │ │ │ vcmp.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2e2fc │ │ │ │ - vldr d11, [pc, #408] @ 2deb0 │ │ │ │ + beq.w 2e284 │ │ │ │ + vldr d11, [pc, #408] @ 2de38 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ vmov.f64 d10, d11 │ │ │ │ - vldr d2, [pc, #396] @ 2deb0 │ │ │ │ + vldr d2, [pc, #396] @ 2de38 │ │ │ │ add r3, sp, #120 @ 0x78 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #372] @ 2deb0 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #372] @ 2de38 │ │ │ │ add r3, sp, #144 @ 0x90 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d7, [pc, #304] @ 2de80 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d7, [pc, #304] @ 2de08 │ │ │ │ vldr d6, [r4, #16] │ │ │ │ vcmp.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2e352 │ │ │ │ - vldr d12, [pc, #332] @ 2deb0 │ │ │ │ + beq.w 2e2da │ │ │ │ + vldr d12, [pc, #332] @ 2de38 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ vmov.f64 d13, d12 │ │ │ │ - vldr d2, [pc, #320] @ 2deb0 │ │ │ │ + vldr d2, [pc, #320] @ 2de38 │ │ │ │ add r3, sp, #168 @ 0xa8 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #296] @ 2deb0 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #296] @ 2de38 │ │ │ │ add r3, sp, #192 @ 0xc0 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r3 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d7, [pc, #228] @ 2de80 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d7, [pc, #228] @ 2de08 │ │ │ │ vldr d6, [r4, #24] │ │ │ │ vcmp.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2e3a8 │ │ │ │ - vldr d8, [pc, #256] @ 2deb0 │ │ │ │ + beq.w 2e330 │ │ │ │ + vldr d8, [pc, #256] @ 2de38 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ vstr d8, [sp, #48] @ 0x30 │ │ │ │ - vldr d15, [pc, #244] @ 2deb0 │ │ │ │ + vldr d15, [pc, #244] @ 2de38 │ │ │ │ add.w r8, sp, #408 @ 0x198 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r3, [r4, #32] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 2dfce │ │ │ │ - vldr d2, [pc, #208] @ 2deb0 │ │ │ │ + bne.w 2df56 │ │ │ │ + vldr d2, [pc, #208] @ 2de38 │ │ │ │ add.w r9, sp, #432 @ 0x1b0 │ │ │ │ mov r0, r9 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vmul.f64 d14, d9, d14 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ add.w sl, sp, #384 @ 0x180 │ │ │ │ - vldr d11, [pc, #172] @ 2deb0 │ │ │ │ + vldr d11, [pc, #172] @ 2de38 │ │ │ │ mov r0, sl │ │ │ │ vmul.f64 d10, d9, d7 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d9, d14 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ vldr d6, [sp, #32] │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2e100 │ │ │ │ + beq.w 2e088 │ │ │ │ vldr d2, [r6, #696] @ 0x2b8 │ │ │ │ vmov.f64 d7, #248 @ 0xbfc00000 -1.5 │ │ │ │ vldr d6, [r6, #440] @ 0x1b8 │ │ │ │ vldr d5, [r6, #664] @ 0x298 │ │ │ │ vcmpe.f64 d2, d13 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vldr d6, [r6, #648] @ 0x288 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 2e0ec │ │ │ │ + bls.w 2e074 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ - vldr d4, [pc, #72] @ 2deb8 │ │ │ │ + vldr d4, [pc, #72] @ 2de40 │ │ │ │ vcmpe.f64 d13, d4 │ │ │ │ vnmul.f64 d2, d5, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - b.n 2ded0 │ │ │ │ + b.n 2de58 │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ @@ -44280,161 +44271,161 @@ │ │ │ │ ldmia r5, {r2, r3, r5, r6, r7} │ │ │ │ eors r1, r6 │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - add r5, pc, #320 @ (adr r5, 2e004 ) │ │ │ │ + add r5, pc, #800 @ (adr r5, 2e16c ) │ │ │ │ movs r2, r0 │ │ │ │ - add r5, pc, #280 @ (adr r5, 2dfe0 ) │ │ │ │ + add r5, pc, #760 @ (adr r5, 2e148 ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 2dee2 │ │ │ │ - vldr d3, [pc, #476] @ 2e0b0 │ │ │ │ + bpl.n 2de6a │ │ │ │ + vldr d3, [pc, #476] @ 2e038 │ │ │ │ vsub.f64 d4, d13, d4 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ vmls.f64 d2, d5, d4 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d11, [pc, #464] @ 2e0b8 │ │ │ │ + vldr d11, [pc, #464] @ 2e040 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vmla.f64 d2, d6, d12 │ │ │ │ vcmpe.f64 d2, d11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2ea1a │ │ │ │ + ble.w 2e9a2 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vstr d11, [sl, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e0fc │ │ │ │ - ldr r0, [pc, #456] @ (2e0d8 ) │ │ │ │ + ble.w 2e084 │ │ │ │ + ldr r0, [pc, #456] @ (2e060 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 2e09a │ │ │ │ + bne.w 2e022 │ │ │ │ ldr r2, [r4, #0] │ │ │ │ vldr d6, [r4, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 2db1a │ │ │ │ + bne.w 2daa2 │ │ │ │ vldr d7, [r4, #16] │ │ │ │ - vldr d4, [pc, #396] @ 2e0b8 │ │ │ │ + vldr d4, [pc, #396] @ 2e040 │ │ │ │ vcmp.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 2df5e │ │ │ │ + beq.n 2dee6 │ │ │ │ ldr.w r2, [r5, #812] @ 0x32c │ │ │ │ - vldr d2, [pc, #384] @ 2e0c0 │ │ │ │ + vldr d2, [pc, #384] @ 2e048 │ │ │ │ vldr d3, [r2, #368] @ 0x170 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmls.f64 d7, d3, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d4, d7 │ │ │ │ vstr d4, [r4, #16] │ │ │ │ lsls r2, r3, #17 │ │ │ │ - bmi.w 2db6a │ │ │ │ + bmi.w 2daf2 │ │ │ │ vldr d7, [r4, #24] │ │ │ │ - vldr d4, [pc, #332] @ 2e0b8 │ │ │ │ + vldr d4, [pc, #332] @ 2e040 │ │ │ │ vcmp.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2db6a │ │ │ │ + beq.w 2daf2 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ - vldr d2, [pc, #328] @ 2e0c8 │ │ │ │ + vldr d2, [pc, #328] @ 2e050 │ │ │ │ vldr d3, [r3, #368] @ 0x170 │ │ │ │ ldr r3, [r4, #56] @ 0x38 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmls.f64 d7, d3, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d4, d7 │ │ │ │ vldr d7, [r4, #64] @ 0x40 │ │ │ │ vstr d4, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 2db76 │ │ │ │ + bne.w 2dafe │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2dfc2 │ │ │ │ + bpl.n 2df4a │ │ │ │ strd r2, r3, [r4, #64] @ 0x40 │ │ │ │ - b.n 2db8e │ │ │ │ + b.n 2db16 │ │ │ │ vstr d7, [r4, #64] @ 0x40 │ │ │ │ - b.n 2db8e │ │ │ │ + b.n 2db16 │ │ │ │ vmov.f64 d5, #240 @ 0xbf800000 -1.0 │ │ │ │ - b.n 2dc5e │ │ │ │ + b.n 2dbe6 │ │ │ │ vldr d7, [r6, #704] @ 0x2c0 │ │ │ │ vldr d5, [r6, #672] @ 0x2a0 │ │ │ │ vldr d3, [r6, #656] @ 0x290 │ │ │ │ vcmpe.f64 d7, d10 │ │ │ │ vldr d4, [r6, #440] @ 0x1b8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 2e2e6 │ │ │ │ - vldr d6, [pc, #228] @ 2e0d0 │ │ │ │ + bls.w 2e26e │ │ │ │ + vldr d6, [pc, #228] @ 2e058 │ │ │ │ vsub.f64 d7, d7, d10 │ │ │ │ vcmpe.f64 d10, d6 │ │ │ │ vnmul.f64 d7, d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2e010 │ │ │ │ + bpl.n 2df98 │ │ │ │ vsub.f64 d10, d10, d6 │ │ │ │ - vldr d6, [pc, #168] @ 2e0b0 │ │ │ │ + vldr d6, [pc, #168] @ 2e038 │ │ │ │ vmul.f64 d5, d5, d6 │ │ │ │ vmls.f64 d7, d5, d10 │ │ │ │ vmla.f64 d7, d3, d11 │ │ │ │ - vldr d10, [pc, #160] @ 2e0b8 │ │ │ │ + vldr d10, [pc, #160] @ 2e040 │ │ │ │ vcmpe.f64 d7, d10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e582 │ │ │ │ + ble.w 2e50a │ │ │ │ vcmpe.f64 d4, #0.0 │ │ │ │ vstr d10, [r8, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e2f6 │ │ │ │ - ldr r0, [pc, #164] @ (2e0dc ) │ │ │ │ + bpl.w 2e27e │ │ │ │ + ldr r0, [pc, #164] @ (2e064 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ - ldr r0, [pc, #164] @ (2e0e0 ) │ │ │ │ + b.n 2dfc6 │ │ │ │ + ldr r0, [pc, #164] @ (2e068 ) │ │ │ │ add r0, pc │ │ │ │ - ldr r2, [pc, #164] @ (2e0e4 ) │ │ │ │ - ldr r3, [pc, #164] @ (2e0e8 ) │ │ │ │ + ldr r2, [pc, #164] @ (2e06c ) │ │ │ │ + ldr r3, [pc, #164] @ (2e070 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #812] @ 0x32c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 2eb4a │ │ │ │ + bne.w 2ead2 │ │ │ │ add.w sp, sp, #820 @ 0x334 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d4, [pc, #84] @ 2e0b8 │ │ │ │ + vldr d4, [pc, #84] @ 2e040 │ │ │ │ vcmp.f64 d6, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 2e092 │ │ │ │ + beq.n 2e01a │ │ │ │ ldr.w r1, [r5, #812] @ 0x32c │ │ │ │ vmov.f64 d7, d6 │ │ │ │ vldr d3, [r1, #368] @ 0x170 │ │ │ │ vmls.f64 d7, d5, d3 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2e66c │ │ │ │ + bmi.w 2e5f4 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vstr d7, [r4, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 2df26 │ │ │ │ - b.n 2df5e │ │ │ │ + beq.w 2deae │ │ │ │ + b.n 2dee6 │ │ │ │ lsls r1, r3, #17 │ │ │ │ - bmi.w 2e2b8 │ │ │ │ + bmi.w 2e240 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ vldr d6, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2df64 │ │ │ │ - b.n 2db56 │ │ │ │ + beq.w 2deec │ │ │ │ + b.n 2dade │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ @@ -44445,57 +44436,57 @@ │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - bcs.n 2e01c │ │ │ │ + bmi.n 2e00c │ │ │ │ movs r1, r0 │ │ │ │ - bne.n 2e09c │ │ │ │ + bmi.n 2e08c │ │ │ │ movs r1, r0 │ │ │ │ - beq.n 2e0c4 │ │ │ │ + bcc.n 2e0b4 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r7, [sp, #744] @ 0x2e8 │ │ │ │ + add r0, pc, #200 @ (adr r0, 2e138 ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ vcmpe.f64 d7, d11 │ │ │ │ vstr d11, [sl, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 2df0e │ │ │ │ + bgt.w 2de96 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - vldr d2, [pc, #820] @ 2e438 │ │ │ │ + vldr d2, [pc, #820] @ 2e3c0 │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d11, [pc, #800] @ 2e438 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d11, [pc, #800] @ 2e3c0 │ │ │ │ add r3, sp, #360 @ 0x168 │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #24] │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 2e45c │ │ │ │ - vldr d2, [pc, #764] @ 2e438 │ │ │ │ + bne.w 2e3e4 │ │ │ │ + vldr d2, [pc, #764] @ 2e3c0 │ │ │ │ add.w fp, sp, #456 @ 0x1c8 │ │ │ │ mov r0, fp │ │ │ │ str r3, [sp, #24] │ │ │ │ add r7, sp, #528 @ 0x210 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ vldr d1, [fp, #8] │ │ │ │ vldr d3, [r8] │ │ │ │ mov r1, r8 │ │ │ │ vldr d4, [r3, #8] │ │ │ │ vldr d7, [r8, #16] │ │ │ │ vldr d5, [r3] │ │ │ │ @@ -44528,155 +44519,155 @@ │ │ │ │ vadd.f64 d6, d6, d1 │ │ │ │ vldr d7, [r3] │ │ │ │ vadd.f64 d8, d8, d2 │ │ │ │ vldr d10, [r3, #8] │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ vadd.f64 d10, d6, d10 │ │ │ │ vadd.f64 d8, d8, d4 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldr.w r9, [sp, #60] @ 0x3c │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r3 │ │ │ │ mov r0, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, fp │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ ldr.w r9, [sp, #44] @ 0x2c │ │ │ │ mov r2, r7 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ mov r2, r7 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ ldr.w ip, [r4, #32] │ │ │ │ ldrd r3, r7, [sp, #4] │ │ │ │ vstr d9, [r3] │ │ │ │ vstr d10, [r3, #8] │ │ │ │ vstr d8, [r3, #16] │ │ │ │ ldmia.w r8!, {r0, r1, r2, r3} │ │ │ │ stmia r7!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r8, {r0, r1} │ │ │ │ stmia.w r7, {r0, r1} │ │ │ │ cmp.w ip, #0 │ │ │ │ - bne.n 2e28a │ │ │ │ + bne.n 2e212 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2e67c │ │ │ │ + beq.w 2e604 │ │ │ │ vldr d6, [r6, #624] @ 0x270 │ │ │ │ vldr d7, [r6, #600] @ 0x258 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e432 │ │ │ │ - vldr d7, [pc, #416] @ 2e440 │ │ │ │ + ble.w 2e3ba │ │ │ │ + vldr d7, [pc, #416] @ 2e3c8 │ │ │ │ vldr d6, [r5, #480] @ 0x1e0 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e432 │ │ │ │ - ldr r0, [pc, #420] @ (2e458 ) │ │ │ │ + ble.w 2e3ba │ │ │ │ + ldr r0, [pc, #420] @ (2e3e0 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ vldr d6, [r4, #8] │ │ │ │ - b.n 2db6a │ │ │ │ + b.n 2daf2 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ - vldr d2, [pc, #388] @ 2e448 │ │ │ │ + vldr d2, [pc, #388] @ 2e3d0 │ │ │ │ vldr d3, [r3, #368] @ 0x170 │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmla.f64 d4, d3, d5 │ │ │ │ vcmpe.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vmovle.f64 d7, d4 │ │ │ │ vstr d7, [r4, #24] │ │ │ │ - b.n 2db6a │ │ │ │ + b.n 2daf2 │ │ │ │ vcmpe.f64 d4, d15 │ │ │ │ vstr d15, [r8, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2e034 │ │ │ │ + bmi.w 2dfbc │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #32] │ │ │ │ - b.n 2dddc │ │ │ │ + b.n 2dd64 │ │ │ │ add.w lr, r6, #624 @ 0x270 │ │ │ │ add.w sl, sp, #216 @ 0xd8 │ │ │ │ mov ip, sl │ │ │ │ vldr d6, [r6, #688] @ 0x2b0 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ mov r2, sl │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b364 │ │ │ │ - vldr d6, [pc, #284] @ 2e450 │ │ │ │ + bl b58c │ │ │ │ + vldr d6, [pc, #284] @ 2e3d8 │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e4e8 │ │ │ │ + bpl.w 2e470 │ │ │ │ vldr d10, [r6, #704] @ 0x2c0 │ │ │ │ movs r3, #0 │ │ │ │ - vldr d11, [pc, #236] @ 2e438 │ │ │ │ + vldr d11, [pc, #236] @ 2e3c0 │ │ │ │ str r3, [r4, #32] │ │ │ │ - b.n 2dd22 │ │ │ │ + b.n 2dcaa │ │ │ │ add.w lr, r6, #600 @ 0x258 │ │ │ │ add.w sl, sp, #216 @ 0xd8 │ │ │ │ mov ip, sl │ │ │ │ vldr d6, [r6, #680] @ 0x2a8 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ mov r2, sl │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b364 │ │ │ │ - vldr d6, [pc, #200] @ 2e450 │ │ │ │ + bl b58c │ │ │ │ + vldr d6, [pc, #200] @ 2e3d8 │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e51a │ │ │ │ + bpl.w 2e4a2 │ │ │ │ movs r3, #0 │ │ │ │ vldr d13, [r6, #696] @ 0x2b8 │ │ │ │ - vldr d12, [pc, #148] @ 2e438 │ │ │ │ + vldr d12, [pc, #148] @ 2e3c0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - b.n 2dd6e │ │ │ │ + b.n 2dcf6 │ │ │ │ add.w sl, sp, #216 @ 0xd8 │ │ │ │ add.w lr, r6, #600 @ 0x258 │ │ │ │ mov ip, sl │ │ │ │ vldr d6, [r6, #680] @ 0x2a8 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ mov r2, sl │ │ │ │ @@ -44686,294 +44677,294 @@ │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ vstr d7, [sl, #8] │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b364 │ │ │ │ - vldr d6, [pc, #100] @ 2e450 │ │ │ │ + bl b58c │ │ │ │ + vldr d6, [pc, #100] @ 2e3d8 │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e54c │ │ │ │ + bpl.w 2e4d4 │ │ │ │ vldr d7, [r6, #696] @ 0x2b8 │ │ │ │ movs r3, #0 │ │ │ │ - vldr d8, [pc, #52] @ 2e438 │ │ │ │ + vldr d8, [pc, #52] @ 2e3c0 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ - b.n 2ddba │ │ │ │ - vldr d2, [pc, #40] @ 2e438 │ │ │ │ + b.n 2dd42 │ │ │ │ + vldr d2, [pc, #40] @ 2e3c0 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #20] @ 2e438 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #20] @ 2e3c0 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ movs r0, #0 │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ nop │ │ │ │ ... │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (2e7e0 ) │ │ │ │ + ldr r2, [pc, #924] @ (2e768 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 2e438 │ │ │ │ + bcs.n 2e3c0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldmia r6!, {r2, r4, r7} │ │ │ │ + beq.n 2e374 │ │ │ │ movs r1, r0 │ │ │ │ vldr d7, [r6, #696] @ 0x2b8 │ │ │ │ vmov.f64 d5, #248 @ 0xbfc00000 -1.5 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d6, [r6, #440] @ 0x1b8 │ │ │ │ vldr d3, [r6, #664] @ 0x298 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vldr d5, [r6, #648] @ 0x288 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 2ead6 │ │ │ │ + bls.w 2ea5e │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ vmul.f64 d4, d3, d4 │ │ │ │ - vldr d3, [pc, #676] @ 2e738 │ │ │ │ + vldr d3, [pc, #676] @ 2e6c0 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vcmpe.f64 d2, d3 │ │ │ │ vnmul.f64 d7, d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2e4b6 │ │ │ │ + bpl.n 2e43e │ │ │ │ vsub.f64 d3, d2, d3 │ │ │ │ - vldr d2, [pc, #660] @ 2e740 │ │ │ │ + vldr d2, [pc, #660] @ 2e6c8 │ │ │ │ vmul.f64 d4, d4, d2 │ │ │ │ vmls.f64 d7, d4, d3 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d11, [pc, #652] @ 2e748 │ │ │ │ + vldr d11, [pc, #652] @ 2e6d0 │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmla.f64 d7, d5, d8 │ │ │ │ vcmpe.f64 d7, d11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e686 │ │ │ │ + ble.w 2e60e │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vstr d11, [r3, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2eae6 │ │ │ │ - ldr r0, [pc, #620] @ (2e750 ) │ │ │ │ + ble.w 2ea6e │ │ │ │ + ldr r0, [pc, #620] @ (2e6d8 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vldr d6, [r7, #16] │ │ │ │ vdiv.f64 d12, d7, d6 │ │ │ │ vcmpe.f64 d12, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2eb08 │ │ │ │ + bmi.w 2ea90 │ │ │ │ vldr d10, [r6, #704] @ 0x2c0 │ │ │ │ vcmpe.f64 d10, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e760 │ │ │ │ + bpl.w 2e6e8 │ │ │ │ movs r3, #0 │ │ │ │ - vldr d11, [pc, #564] @ 2e748 │ │ │ │ + vldr d11, [pc, #564] @ 2e6d0 │ │ │ │ str r3, [r4, #32] │ │ │ │ - b.n 2dd22 │ │ │ │ + b.n 2dcaa │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vldr d5, [r7, #16] │ │ │ │ vdiv.f64 d15, d7, d5 │ │ │ │ vcmpe.f64 d15, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2eb14 │ │ │ │ + bmi.w 2ea9c │ │ │ │ vldr d13, [r6, #696] @ 0x2b8 │ │ │ │ vcmpe.f64 d13, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e846 │ │ │ │ + bpl.w 2e7ce │ │ │ │ movs r3, #0 │ │ │ │ - vldr d12, [pc, #512] @ 2e748 │ │ │ │ + vldr d12, [pc, #512] @ 2e6d0 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - b.n 2dd6e │ │ │ │ + b.n 2dcf6 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vldr d6, [r7, #16] │ │ │ │ vdiv.f64 d15, d8, d6 │ │ │ │ vcmpe.f64 d15, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2eb20 │ │ │ │ + bmi.w 2eaa8 │ │ │ │ vldr d7, [r6, #696] @ 0x2b8 │ │ │ │ vcmpe.f64 d7, d15 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 2e92c │ │ │ │ + bpl.w 2e8b4 │ │ │ │ movs r3, #0 │ │ │ │ - vldr d8, [pc, #460] @ 2e748 │ │ │ │ + vldr d8, [pc, #460] @ 2e6d0 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ - b.n 2ddba │ │ │ │ + b.n 2dd42 │ │ │ │ vneg.f64 d4, d4 │ │ │ │ vstr d7, [r8, #16] │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2e034 │ │ │ │ + bmi.w 2dfbc │ │ │ │ vcmp.f64 d7, d10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2e2f6 │ │ │ │ + beq.w 2e27e │ │ │ │ add r7, sp, #528 @ 0x210 │ │ │ │ vmul.f64 d11, d7, d7 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r8 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d2, [r7, #16] │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r7 │ │ │ │ vdiv.f64 d2, d11, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r7 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d6, [r6, #624] @ 0x270 │ │ │ │ vldr d7, [r6, #600] @ 0x258 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2e63a │ │ │ │ + ble.n 2e5c2 │ │ │ │ vldr d0, [r4, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ vldr d3, [r7, #16] │ │ │ │ add.w r9, sp, #432 @ 0x1b0 │ │ │ │ vldr d5, [r6, #568] @ 0x238 │ │ │ │ vldr d4, [r6, #560] @ 0x230 │ │ │ │ vldr d2, [r3, #8] │ │ │ │ vneg.f64 d3, d3 │ │ │ │ vldr d1, [r3] │ │ │ │ - bl 2d160 │ │ │ │ + bl 2d0e8 │ │ │ │ mov r1, fp │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r9 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r3 │ │ │ │ - bl b3c8 │ │ │ │ - cbnz r7, 2e644 │ │ │ │ + bl b66a │ │ │ │ + cbnz r7, 2e5cc │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vldr d6, [r6, #440] @ 0x1b8 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2ddf2 │ │ │ │ - ldr r0, [pc, #284] @ (2e754 ) │ │ │ │ + ble.w 2dd7a │ │ │ │ + ldr r0, [pc, #284] @ (2e6dc ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ vldr d0, [r4, #48] @ 0x30 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - b.n 2e5e8 │ │ │ │ + b.n 2e570 │ │ │ │ mov r0, r5 │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #10 │ │ │ │ - bl 449a8 │ │ │ │ - ldr r1, [pc, #264] @ (2e758 ) │ │ │ │ + bl 44930 │ │ │ │ + ldr r1, [pc, #264] @ (2e6e0 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - bl 402d4 │ │ │ │ - b.n 2e61c │ │ │ │ + bl 4025c │ │ │ │ + b.n 2e5a4 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vstr d7, [r4, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 2db1a │ │ │ │ - b.w 2db52 │ │ │ │ + beq.w 2daa2 │ │ │ │ + b.w 2dada │ │ │ │ vmov.f64 d6, d4 │ │ │ │ vstr d4, [r4, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 2df26 │ │ │ │ - b.n 2df5e │ │ │ │ + beq.w 2deae │ │ │ │ + b.n 2dee6 │ │ │ │ ldr r3, [r4, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 2e28a │ │ │ │ - b.n 2e432 │ │ │ │ + bne.w 2e212 │ │ │ │ + b.n 2e3ba │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vstr d7, [r3, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2e4e2 │ │ │ │ + bmi.w 2e46a │ │ │ │ vcmp.f64 d7, d11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2eae6 │ │ │ │ + beq.w 2ea6e │ │ │ │ add r7, sp, #528 @ 0x210 │ │ │ │ vmul.f64 d8, d7, d7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r3 │ │ │ │ mov r2, r7 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d2, [r7, #16] │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r7 │ │ │ │ vdiv.f64 d2, d8, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r1, fp │ │ │ │ mov r0, r7 │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vldr d3, [r7, #16] │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r7 │ │ │ │ vldr d2, [r3, #8] │ │ │ │ vneg.f64 d3, d3 │ │ │ │ vldr d1, [r3] │ │ │ │ - bl 2d160 │ │ │ │ + bl 2d0e8 │ │ │ │ mov r1, fp │ │ │ │ add.w fp, sp, #456 @ 0x1c8 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r2, fp │ │ │ │ mov r0, r7 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 2eaee │ │ │ │ + bne.w 2ea76 │ │ │ │ vldr d1, [fp, #8] │ │ │ │ vldr d7, [r6, #440] @ 0x1b8 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e15a │ │ │ │ - ldr r0, [pc, #44] @ (2e75c ) │ │ │ │ + ble.w 2e0e2 │ │ │ │ + ldr r0, [pc, #44] @ (2e6e4 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 2e03e │ │ │ │ + b.n 2dfc6 │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ ... │ │ │ │ - ldmia r5!, {r2, r4, r7} │ │ │ │ + ldmia r7, {r3, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r3, {r1, r2, r3, r5, r7} │ │ │ │ + ldmia r5, {r1, r5, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r4!, {r1, r3, r7} │ │ │ │ + ldmia r6!, {r1, r2, r3, r4, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r3, {r2, r3, r4, r5, r6} │ │ │ │ + ldmia r5, {r4, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ mov r1, sl │ │ │ │ add.w sl, sp, #240 @ 0xf0 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ vldr d4, [sp, #256] @ 0x100 │ │ │ │ vldr d3, [r8, #16] │ │ │ │ vldr d6, [r7, #16] │ │ │ │ vldr d7, [r3, #16] │ │ │ │ vadd.f64 d5, d4, d3 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ @@ -45009,34 +45000,34 @@ │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d7, [r1] │ │ │ │ vstr d6, [r1, #8] │ │ │ │ ldrd r0, r1, [r6, #624] @ 0x270 │ │ │ │ strd r0, r1, [r3] │ │ │ │ ldrd r0, r1, [r6, #632] @ 0x278 │ │ │ │ strd r0, r1, [r3, #8] │ │ │ │ - cbnz r2, 2e83a │ │ │ │ + cbnz r2, 2e7c2 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2e83a │ │ │ │ + ble.n 2e7c2 │ │ │ │ vcmpe.f64 d11, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 2eb2c │ │ │ │ + bls.w 2eab4 │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d10, d12 │ │ │ │ str r3, [r4, #32] │ │ │ │ - b.w 2dd22 │ │ │ │ + b.w 2dcaa │ │ │ │ mov r1, sl │ │ │ │ add.w sl, sp, #240 @ 0xf0 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ vldr d3, [sp, #256] @ 0x100 │ │ │ │ vldr d2, [r8, #16] │ │ │ │ vldr d5, [r7, #16] │ │ │ │ vldr d6, [r3, #16] │ │ │ │ vadd.f64 d4, d3, d2 │ │ │ │ ldr r1, [sp, #56] @ 0x38 │ │ │ │ @@ -45072,34 +45063,34 @@ │ │ │ │ vstr d5, [r1, #8] │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vstr d6, [r1] │ │ │ │ ldrd r0, r1, [r6, #600] @ 0x258 │ │ │ │ strd r0, r1, [r3] │ │ │ │ ldrd r0, r1, [r6, #608] @ 0x260 │ │ │ │ strd r0, r1, [r3, #8] │ │ │ │ - cbnz r2, 2e920 │ │ │ │ + cbnz r2, 2e8a8 │ │ │ │ vabs.f64 d5, d5 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2e920 │ │ │ │ + ble.n 2e8a8 │ │ │ │ vcmpe.f64 d12, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2eb36 │ │ │ │ + bmi.w 2eabe │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d13, d15 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - b.w 2dd6e │ │ │ │ + b.w 2dcf6 │ │ │ │ mov r0, r9 │ │ │ │ add.w r9, sp, #240 @ 0xf0 │ │ │ │ mov r1, sl │ │ │ │ mov r2, r9 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ ldr r3, [sp, #68] @ 0x44 │ │ │ │ vldr d2, [sp, #256] @ 0x100 │ │ │ │ vldr d1, [r8, #16] │ │ │ │ vldr d5, [r7, #16] │ │ │ │ vldr d6, [r3, #16] │ │ │ │ vadd.f64 d4, d2, d1 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ @@ -45137,187 +45128,187 @@ │ │ │ │ vneg.f64 d6, d6 │ │ │ │ vstr d6, [r3, #8] │ │ │ │ vldr d6, [r8] │ │ │ │ vadd.f64 d6, d4, d6 │ │ │ │ vstr d6, [r1] │ │ │ │ ldrd r0, r1, [r6, #600] @ 0x258 │ │ │ │ strd r0, r1, [r3] │ │ │ │ - cbnz r2, 2ea0e │ │ │ │ + cbnz r2, 2e996 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vabs.f64 d3, d3 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2ea0e │ │ │ │ + ble.n 2e996 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2eb40 │ │ │ │ + bmi.w 2eac8 │ │ │ │ movs r3, #1 │ │ │ │ vstr d15, [sp, #48] @ 0x30 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ - b.w 2ddba │ │ │ │ + b.w 2dd42 │ │ │ │ vcmpe.f64 d2, d7 │ │ │ │ vstr d2, [sl, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 2df0e │ │ │ │ + bmi.w 2de96 │ │ │ │ vcmp.f64 d2, d11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.w 2e0fc │ │ │ │ + beq.w 2e084 │ │ │ │ add r7, sp, #528 @ 0x210 │ │ │ │ vmul.f64 d12, d2, d2 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d2, [sp, #544] @ 0x220 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r7 │ │ │ │ vdiv.f64 d2, d12, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ mov r0, r7 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ vldr d3, [sp, #544] @ 0x220 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vmov.f64 d4, d10 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vldr d2, [r3, #8] │ │ │ │ vneg.f64 d3, d3 │ │ │ │ vldr d1, [r3] │ │ │ │ - bl 2d160 │ │ │ │ + bl 2d0e8 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ mov r7, r3 │ │ │ │ add r3, sp, #480 @ 0x1e0 │ │ │ │ mov r1, fp │ │ │ │ mov r2, r3 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl b3c8 │ │ │ │ - cbnz r7, 2eac0 │ │ │ │ + bl b66a │ │ │ │ + cbnz r7, 2ea48 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vldr d6, [r6, #440] @ 0x1b8 │ │ │ │ vldr d7, [r3, #8] │ │ │ │ vabs.f64 d7, d7 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 2e116 │ │ │ │ - ldr r0, [pc, #152] @ (2eb54 ) │ │ │ │ + ble.w 2e09e │ │ │ │ + ldr r0, [pc, #152] @ (2eadc ) │ │ │ │ add r0, pc │ │ │ │ - b.w 2e03e │ │ │ │ + b.w 2dfc6 │ │ │ │ mov r0, r5 │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #10 │ │ │ │ - bl 449a8 │ │ │ │ - ldr r1, [pc, #140] @ (2eb58 ) │ │ │ │ + bl 44930 │ │ │ │ + ldr r1, [pc, #140] @ (2eae0 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - bl 402d4 │ │ │ │ - b.n 2ea9e │ │ │ │ + bl 4025c │ │ │ │ + b.n 2ea26 │ │ │ │ vcmpe.f64 d6, d11 │ │ │ │ vstr d11, [r3, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 2e4e2 │ │ │ │ + bgt.w 2e46a │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r4, #36] @ 0x24 │ │ │ │ - b.w 2e13a │ │ │ │ + b.w 2e0c2 │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #10 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl 449a8 │ │ │ │ - ldr r1, [pc, #96] @ (2eb5c ) │ │ │ │ + bl 44930 │ │ │ │ + ldr r1, [pc, #96] @ (2eae4 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - bl 402d4 │ │ │ │ + bl 4025c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - b.n 2e716 │ │ │ │ - ldr r0, [pc, #84] @ (2eb60 ) │ │ │ │ + b.n 2e69e │ │ │ │ + ldr r0, [pc, #84] @ (2eae8 ) │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #32] │ │ │ │ add r0, pc │ │ │ │ - b.w 2e03e │ │ │ │ - ldr r0, [pc, #76] @ (2eb64 ) │ │ │ │ + b.w 2dfc6 │ │ │ │ + ldr r0, [pc, #76] @ (2eaec ) │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ add r0, pc │ │ │ │ - b.w 2e03e │ │ │ │ - ldr r0, [pc, #68] @ (2eb68 ) │ │ │ │ + b.w 2dfc6 │ │ │ │ + ldr r0, [pc, #68] @ (2eaf0 ) │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #36] @ 0x24 │ │ │ │ add r0, pc │ │ │ │ - b.w 2e03e │ │ │ │ + b.w 2dfc6 │ │ │ │ movs r1, #10 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449a8 │ │ │ │ - b.n 2e83a │ │ │ │ + bl 44930 │ │ │ │ + b.n 2e7c2 │ │ │ │ movs r1, #10 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449a8 │ │ │ │ - b.n 2e920 │ │ │ │ + bl 44930 │ │ │ │ + b.n 2e8a8 │ │ │ │ movs r1, #10 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449a8 │ │ │ │ - b.n 2ea0e │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - bl 2d134 │ │ │ │ + bl 44930 │ │ │ │ + b.n 2e996 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + bl 2d0bc │ │ │ │ nop │ │ │ │ - stmia r7!, {r1, r2, r3, r7} │ │ │ │ + ldmia r1, {r1, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r0!, {r1, r2, r3, r5} │ │ │ │ + ldmia r2!, {r1, r5, r6} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r0!, {r1, r5} │ │ │ │ + ldmia r2, {r1, r2, r4, r6} │ │ │ │ movs r1, r0 │ │ │ │ - stmia r6!, {r1, r2, r3, r5, r6} │ │ │ │ + ldmia r0!, {r1, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - stmia r6!, {r1, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - stmia r6!, {r1, r3, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r4, [pc, #68] @ (2ebc4 ) │ │ │ │ + ldr r4, [pc, #68] @ (2eb4c ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - cbz r0, 2eb94 │ │ │ │ + cbz r0, 2eb1c │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str r3, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 2eb86 │ │ │ │ - ldr r4, [pc, #48] @ (2ebc8 ) │ │ │ │ + bne.n 2eb0e │ │ │ │ + ldr r4, [pc, #48] @ (2eb50 ) │ │ │ │ movs r5, #0 │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ str r5, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ str r5, [r4, #8] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ str r5, [r4, #12] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ str r5, [r4, #16] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str r5, [r4, #20] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - orr.w r0, r4, r2 │ │ │ │ - bic.w r0, ip, r2 │ │ │ │ + bic.w r0, r4, r2 │ │ │ │ + and.w r0, ip, r2 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ @@ -45328,39 +45319,39 @@ │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r1 │ │ │ │ vmul.f64 d11, d2, d11 │ │ │ │ mov r9, r2 │ │ │ │ mov r7, r3 │ │ │ │ mov r8, r1 │ │ │ │ vcvt.s32.f64 s15, d1 │ │ │ │ - ldr r6, [pc, #196] @ (2ecd0 ) │ │ │ │ + ldr r6, [pc, #196] @ (2ec58 ) │ │ │ │ add r6, pc │ │ │ │ vmov r4, s15 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vadd.f64 d6, d10, d9 │ │ │ │ - ldr r2, [pc, #184] @ (2ecd4 ) │ │ │ │ + ldr r2, [pc, #184] @ (2ec5c ) │ │ │ │ vadd.f64 d7, d8, d9 │ │ │ │ mov r3, r8 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ ldr.w sl, [r6, r2] │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ str r0, [sp, #0] │ │ │ │ vstr s13, [sp, #4] │ │ │ │ vmov r8, s13 │ │ │ │ ldrh.w r2, [sl] │ │ │ │ vmov r1, s15 │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ mov r0, r9 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov.f64 d5, #42 @ 0x41500000 13.0 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ - ldr r2, [pc, #128] @ (2ecd8 ) │ │ │ │ + ldr r2, [pc, #128] @ (2ec60 ) │ │ │ │ vmla.f64 d7, d10, d5 │ │ │ │ vmov s11, r0 │ │ │ │ vadd.f64 d6, d11, d9 │ │ │ │ mov r3, r9 │ │ │ │ vcvt.f64.s32 d5, s11 │ │ │ │ ldr r2, [r6, r2] │ │ │ │ str r0, [sp, #0] │ │ │ │ @@ -45370,143 +45361,143 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ mov r2, r4 │ │ │ │ vstr s12, [sp, #4] │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ mov r0, r7 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov.f64 d7, #44 @ 0x41600000 14.0 │ │ │ │ str.w r8, [sp, #4] │ │ │ │ mov r1, r0 │ │ │ │ vmla.f64 d8, d10, d7 │ │ │ │ mov r3, r7 │ │ │ │ ldrh.w r6, [sl] │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ str r1, [sp, #0] │ │ │ │ str r6, [sp, #8] │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ nop │ │ │ │ - str r3, [sp, #968] @ 0x3c8 │ │ │ │ + str r4, [sp, #424] @ 0x1a8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3944] @ 0xf68 │ │ │ │ - ldr r2, [pc, #188] @ (2edb0 ) │ │ │ │ + ldr r2, [pc, #188] @ (2ed38 ) │ │ │ │ vmov.f64 d9, d2 │ │ │ │ - ldr r3, [pc, #188] @ (2edb4 ) │ │ │ │ + ldr r3, [pc, #188] @ (2ed3c ) │ │ │ │ vmov.f64 d10, d1 │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d8, d0 │ │ │ │ sub sp, #104 @ 0x68 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, sp │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r0, r5 │ │ │ │ - vldr d2, [pc, #148] @ 2eda8 │ │ │ │ + vldr d2, [pc, #148] @ 2ed30 │ │ │ │ add.w r8, sp, #24 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov.w r3, #0 │ │ │ │ add r7, sp, #48 @ 0x30 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vadd.f64 d1, d9, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d2, [pc, #120] @ 2eda8 │ │ │ │ + vldr d2, [pc, #120] @ 2ed30 │ │ │ │ mov r0, r8 │ │ │ │ add r6, sp, #72 @ 0x48 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vsub.f64 d0, d8, d9 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - vldr d2, [pc, #100] @ 2eda8 │ │ │ │ + vldr d2, [pc, #100] @ 2ed30 │ │ │ │ mov r0, r7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vsub.f64 d1, d10, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d2, [pc, #80] @ 2eda8 │ │ │ │ + vldr d2, [pc, #80] @ 2ed30 │ │ │ │ mov r0, r6 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ - ldr r2, [pc, #48] @ (2edb8 ) │ │ │ │ - ldr r3, [pc, #40] @ (2edb4 ) │ │ │ │ + bl 4594c │ │ │ │ + ldr r2, [pc, #48] @ (2ed40 ) │ │ │ │ + ldr r3, [pc, #40] @ (2ed3c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 2eda4 │ │ │ │ + bne.n 2ed2c │ │ │ │ add sp, #104 @ 0x68 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - str r3, [sp, #0] │ │ │ │ + str r3, [sp, #480] @ 0x1e0 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [sp, #456] @ 0x1c8 │ │ │ │ + str r2, [sp, #936] @ 0x3a8 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r5, r0, #8192 @ 0x2000 │ │ │ │ - ldr r6, [pc, #176] @ (2ee80 ) │ │ │ │ + ldr r6, [pc, #176] @ (2ee08 ) │ │ │ │ add r6, pc │ │ │ │ ldr.w r4, [r5, #456] @ 0x1c8 │ │ │ │ - cbz r4, 2edde │ │ │ │ + cbz r4, 2ed66 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r3, [pc, #164] @ (2ee84 ) │ │ │ │ + ldr r3, [pc, #164] @ (2ee0c ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 2ee5c │ │ │ │ + beq.n 2ede4 │ │ │ │ ldr r2, [r4, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #152] @ (2ee88 ) │ │ │ │ + ldr r3, [pc, #152] @ (2ee10 ) │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r4, #8] │ │ │ │ mov ip, r2 │ │ │ │ mov r1, ip │ │ │ │ mov r2, r4 │ │ │ │ movs r0, #10 │ │ │ │ - vldr d7, [pc, #124] @ 2ee78 │ │ │ │ + vldr d7, [pc, #124] @ 2ee00 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ vmov.f64 d6, #240 @ 0xbf800000 -1.0 │ │ │ │ vldr d5, [r3] │ │ │ │ cmp.w ip, #1 │ │ │ │ add.w ip, ip, #1 │ │ │ │ ite le │ │ │ │ movle r3, #0 │ │ │ │ @@ -45522,165 +45513,165 @@ │ │ │ │ vstr d6, [r2, #-32] @ 0xffffffe0 │ │ │ │ vstr d5, [r2, #-24] @ 0xffffffe8 │ │ │ │ vstr d7, [r2, #-16] │ │ │ │ vstr d6, [r2, #-8] │ │ │ │ vstr d7, [r2] │ │ │ │ vstr d7, [r2, #8] │ │ │ │ str.w r3, [r2, #-64] │ │ │ │ - bne.n 2ee08 │ │ │ │ + bne.n 2ed90 │ │ │ │ movs r3, #1 │ │ │ │ str.w r4, [r5, #456] @ 0x1c8 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r0, [pc, #44] @ (2ee8c ) │ │ │ │ + ldr r0, [pc, #44] @ (2ee14 ) │ │ │ │ mov r3, r4 │ │ │ │ mov.w r2, #856 @ 0x358 │ │ │ │ movs r1, #183 @ 0xb7 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #32] @ (2ee90 ) │ │ │ │ + ldr r0, [pc, #32] @ (2ee18 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.n 2edec │ │ │ │ + bl 14170 │ │ │ │ + b.n 2ed74 │ │ │ │ ... │ │ │ │ - str r2, [sp, #176] @ 0xb0 │ │ │ │ + str r2, [sp, #656] @ 0x290 │ │ │ │ movs r2, r0 │ │ │ │ - b.n 2ee50 │ │ │ │ + b.n 2ed98 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r3, r4, r6, r7} │ │ │ │ + stmia r7!, {r1, r2, r3} │ │ │ │ movs r1, r0 │ │ │ │ ldc2l 15, cr15, [sp], #1020 @ 0x3fc │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2eea2 │ │ │ │ + cbz r3, 2ee2a │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ bx lr │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ - ldr r1, [pc, #652] @ (2f148 ) │ │ │ │ + ldr r1, [pc, #652] @ (2f0d0 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ - ldr r2, [pc, #652] @ (2f14c ) │ │ │ │ + ldr r2, [pc, #652] @ (2f0d4 ) │ │ │ │ add r1, pc │ │ │ │ - ldr r3, [pc, #652] @ (2f150 ) │ │ │ │ + ldr r3, [pc, #652] @ (2f0d8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ mov.w r2, #0 │ │ │ │ add.w r2, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r2, #456] @ 0x1c8 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 2efcc │ │ │ │ + beq.n 2ef54 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 2efcc │ │ │ │ + beq.n 2ef54 │ │ │ │ ldr.w r8, [r4, #8] │ │ │ │ movs r6, #120 @ 0x78 │ │ │ │ - ldr r2, [pc, #620] @ (2f154 ) │ │ │ │ + ldr r2, [pc, #620] @ (2f0dc ) │ │ │ │ vmov.f64 d5, #16 @ 0x40800000 4.0 │ │ │ │ mov r5, r0 │ │ │ │ mla r6, r6, r8, r4 │ │ │ │ ldr.w r9, [r3, r2] │ │ │ │ vldr d7, [r6, #24] │ │ │ │ vldr d6, [r9] │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 2efec │ │ │ │ + ble.n 2ef74 │ │ │ │ ldr r7, [r6, #20] │ │ │ │ cmp r7, #0 │ │ │ │ - beq.n 2f00a │ │ │ │ + beq.n 2ef92 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r8, r4 │ │ │ │ ldr r2, [r3, #48] @ 0x30 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 2f0b2 │ │ │ │ + beq.w 2f03a │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r5, sp, #16 │ │ │ │ mov r2, r5 │ │ │ │ add.w r1, r7, #120 @ 0x78 │ │ │ │ adds r0, #240 @ 0xf0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3f020 │ │ │ │ + bl 3efa8 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r2, r3, r8, r4 │ │ │ │ vstr d0, [r2, #32] │ │ │ │ ldr r2, [r2, #56] @ 0x38 │ │ │ │ - cbnz r2, 2ef4e │ │ │ │ + cbnz r2, 2eed6 │ │ │ │ mla r3, r8, r3, r3 │ │ │ │ add r3, r4 │ │ │ │ vstr d0, [r3] │ │ │ │ ldrh r3, [r7, #12] │ │ │ │ lsls r3, r3, #29 │ │ │ │ - bpl.n 2f034 │ │ │ │ + bpl.n 2efbc │ │ │ │ movs r6, #120 @ 0x78 │ │ │ │ vmov.f64 d5, #8 @ 0x40400000 3.0 │ │ │ │ vldr d6, [r9] │ │ │ │ mla r6, r6, r8, r4 │ │ │ │ vldr d7, [r6, #96] @ 0x60 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 2f034 │ │ │ │ + bpl.n 2efbc │ │ │ │ mov r0, r5 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d7, [r6, #88] @ 0x58 │ │ │ │ - vldr d6, [pc, #440] @ 2f138 │ │ │ │ + vldr d6, [pc, #440] @ 2f0c0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vdiv.f64 d8, d0, d6 │ │ │ │ vldr d6, [r9] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2efa8 │ │ │ │ + blt.n 2ef30 │ │ │ │ vldr d5, [r6, #96] @ 0x60 │ │ │ │ vsub.f64 d7, d8, d7 │ │ │ │ vsub.f64 d5, d6, d5 │ │ │ │ vdiv.f64 d4, d7, d5 │ │ │ │ vstr d4, [r6, #104] @ 0x68 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r8, r4 │ │ │ │ vstr d8, [r3, #88] @ 0x58 │ │ │ │ vstr d6, [r3, #96] @ 0x60 │ │ │ │ vstr d8, [r3, #112] @ 0x70 │ │ │ │ movs r7, #120 @ 0x78 │ │ │ │ mla r6, r7, r8, r4 │ │ │ │ ldr r3, [r6, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 2f0cc │ │ │ │ + bne.w 2f054 │ │ │ │ vstr d8, [r6, #128] @ 0x80 │ │ │ │ - ldr r2, [pc, #392] @ (2f158 ) │ │ │ │ - ldr r3, [pc, #380] @ (2f14c ) │ │ │ │ + ldr r2, [pc, #392] @ (2f0e0 ) │ │ │ │ + ldr r3, [pc, #380] @ (2f0d4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 2f134 │ │ │ │ + bne.w 2f0bc │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r1, [r6, #16] │ │ │ │ ldr r0, [r0, #12] │ │ │ │ vstr d6, [r6, #24] │ │ │ │ - bl 3b1d8 │ │ │ │ + bl 3b160 │ │ │ │ mov r7, r0 │ │ │ │ - cbz r0, 2f006 │ │ │ │ + cbz r0, 2ef8e │ │ │ │ ldr r3, [r6, #56] @ 0x38 │ │ │ │ - cbz r3, 2f066 │ │ │ │ + cbz r3, 2efee │ │ │ │ ldrh r3, [r0, #12] │ │ │ │ lsls r2, r3, #30 │ │ │ │ - bmi.n 2f066 │ │ │ │ + bmi.n 2efee │ │ │ │ vldr d6, [r9] │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ movs r0, #0 │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #0 │ │ │ │ movt r1, #49136 @ 0xbff0 │ │ │ │ movs r5, #0 │ │ │ │ @@ -45688,34 +45679,34 @@ │ │ │ │ movs r4, #0 │ │ │ │ str r2, [r3, #20] │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ strd r0, r1, [r3, #88] @ 0x58 │ │ │ │ strd r0, r1, [r3, #112] @ 0x70 │ │ │ │ strd r4, r5, [r3, #104] @ 0x68 │ │ │ │ vstr d6, [r3, #96] @ 0x60 │ │ │ │ - b.n 2efcc │ │ │ │ + b.n 2ef54 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r8, r4 │ │ │ │ vldr d8, [r3, #88] @ 0x58 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2f0ac │ │ │ │ + blt.n 2f034 │ │ │ │ vldr d7, [r9] │ │ │ │ vldr d5, [r3, #96] @ 0x60 │ │ │ │ vldr d6, [r3, #104] @ 0x68 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vmla.f64 d8, d7, d6 │ │ │ │ vabs.f64 d8, d8 │ │ │ │ vstr d8, [r3, #112] @ 0x70 │ │ │ │ - b.n 2efba │ │ │ │ + b.n 2ef42 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r8, r4 │ │ │ │ ldr r2, [r3, #20] │ │ │ │ cmp r2, r7 │ │ │ │ - beq.w 2ef12 │ │ │ │ + beq.w 2ee9a │ │ │ │ vldr d6, [r9] │ │ │ │ vmov.f64 d7, #36 @ 0x41200000 10.0 │ │ │ │ movs r4, #0 │ │ │ │ movs r5, #0 │ │ │ │ movs r0, #0 │ │ │ │ movs r2, #0 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ @@ -45725,32 +45716,32 @@ │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ strd r4, r5, [r3, #32] │ │ │ │ strd r0, r1, [r3, #88] @ 0x58 │ │ │ │ strd r4, r5, [r3, #104] @ 0x68 │ │ │ │ strd r0, r1, [r3, #112] @ 0x70 │ │ │ │ vstr d6, [r3, #96] @ 0x60 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ - b.n 2efcc │ │ │ │ + b.n 2ef54 │ │ │ │ vldr d8, [r3, #112] @ 0x70 │ │ │ │ - b.n 2efba │ │ │ │ + b.n 2ef42 │ │ │ │ vldr d6, [r3, #40] @ 0x28 │ │ │ │ vldr d7, [r9] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ itt mi │ │ │ │ addmi.w r2, r7, #14 │ │ │ │ strmi r2, [r3, #48] @ 0x30 │ │ │ │ - b.n 2ef20 │ │ │ │ + b.n 2eea8 │ │ │ │ mov r1, sp │ │ │ │ vldr d0, [r6, #32] │ │ │ │ add r0, sp, #8 │ │ │ │ mla r7, r8, r7, r7 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr s7, [r6, #60] @ 0x3c │ │ │ │ - vldr d2, [pc, #92] @ 2f140 │ │ │ │ + vldr d2, [pc, #92] @ 2f0c8 │ │ │ │ add r4, r7 │ │ │ │ vldr d4, [r6, #80] @ 0x50 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d3, s7 │ │ │ │ vldr d7, [r6, #72] @ 0x48 │ │ │ │ vldr d5, [sp] │ │ │ │ movs r2, #0 │ │ │ │ @@ -45760,56 +45751,56 @@ │ │ │ │ vmul.f64 d3, d3, d2 │ │ │ │ vmul.f64 d7, d3, d7 │ │ │ │ vmul.f64 d3, d3, d4 │ │ │ │ vnmls.f64 d7, d5, d8 │ │ │ │ vnmls.f64 d3, d6, d8 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ vstr d3, [sp, #24] │ │ │ │ - bl 3f020 │ │ │ │ + bl 3efa8 │ │ │ │ mov r0, r5 │ │ │ │ vstr d0, [r4] │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vstr d0, [r6, #128] @ 0x80 │ │ │ │ - b.n 2efcc │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 2ef54 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ strh r7, [r3, #40] @ 0x28 │ │ │ │ str r3, [r5, r7] │ │ │ │ @ instruction: 0xf4b8409c │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - str r1, [sp, #248] @ 0xf8 │ │ │ │ + str r1, [sp, #728] @ 0x2d8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #232] @ 0xe8 │ │ │ │ + str r1, [sp, #712] @ 0x2c8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [sp, #176] @ 0xb0 │ │ │ │ + str r0, [sp, #656] @ 0x290 │ │ │ │ movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr.w ip, [pc, #96] @ 2f1c4 │ │ │ │ + ldr.w ip, [pc, #96] @ 2f14c │ │ │ │ add ip, pc │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f1c0 │ │ │ │ + cbz r3, 2f148 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ - cbz r2, 2f1c0 │ │ │ │ + cbz r2, 2f148 │ │ │ │ ldr r1, [r3, #8] │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ adds r1, #1 │ │ │ │ cmp r1, #7 │ │ │ │ it ge │ │ │ │ movge r1, #0 │ │ │ │ str r1, [r3, #8] │ │ │ │ mla r2, r0, r1, r3 │ │ │ │ mla r0, r1, r0, r0 │ │ │ │ - ldr r1, [pc, #60] @ (2f1c8 ) │ │ │ │ + ldr r1, [pc, #60] @ (2f150 ) │ │ │ │ add r3, r0 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [r2, #20] │ │ │ │ ldr.w r1, [ip, r1] │ │ │ │ str r0, [r2, #48] @ 0x30 │ │ │ │ movs r0, #0 │ │ │ │ vldr d6, [r1] │ │ │ │ @@ -45820,35 +45811,35 @@ │ │ │ │ strd r0, r1, [r2, #128] @ 0x80 │ │ │ │ strd r0, r1, [r2, #104] @ 0x68 │ │ │ │ vstr d6, [r2, #96] @ 0x60 │ │ │ │ vstr d7, [r2, #88] @ 0x58 │ │ │ │ vstr d7, [r2, #112] @ 0x70 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldrh r0, [r3, #52] @ 0x34 │ │ │ │ + ldrh r0, [r2, #56] @ 0x38 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr r3, [pc, #156] @ (2f270 ) │ │ │ │ + ldr r3, [pc, #156] @ (2f1f8 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r2, [r0, #456] @ 0x1c8 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 2f260 │ │ │ │ + beq.n 2f1e8 │ │ │ │ ldr r0, [r2, #4] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 2f260 │ │ │ │ - ldr r0, [pc, #144] @ (2f274 ) │ │ │ │ + beq.n 2f1e8 │ │ │ │ + ldr r0, [pc, #144] @ (2f1fc ) │ │ │ │ push {r4} │ │ │ │ - ldr.w ip, [pc, #144] @ 2f278 │ │ │ │ + ldr.w ip, [pc, #144] @ 2f200 │ │ │ │ ldr r4, [r2, #8] │ │ │ │ ldr r3, [r3, r0] │ │ │ │ add ip, pc │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ - vldr d6, [pc, #116] @ 2f268 │ │ │ │ + vldr d6, [pc, #116] @ 2f1f0 │ │ │ │ vldr d5, [ip, #24] │ │ │ │ vldr d7, [r3] │ │ │ │ mla r3, r0, r4, r2 │ │ │ │ mla r0, r4, r0, r0 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ add r2, r0 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ @@ -45882,192 +45873,192 @@ │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldrh r2, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r4, #52] @ 0x34 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2fa28 │ │ │ │ + b.n 2f970 │ │ │ │ movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr.w ip, [pc, #132] @ 2f308 │ │ │ │ + ldr.w ip, [pc, #132] @ 2f290 │ │ │ │ add ip, pc │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f2fa │ │ │ │ + cbz r3, 2f282 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ - cbz r2, 2f2fa │ │ │ │ - ldr r0, [pc, #120] @ (2f30c ) │ │ │ │ + cbz r2, 2f282 │ │ │ │ + ldr r0, [pc, #120] @ (2f294 ) │ │ │ │ push {r4, lr} │ │ │ │ - ldr.w lr, [pc, #120] @ 2f310 │ │ │ │ + ldr.w lr, [pc, #120] @ 2f298 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ ldr.w r0, [ip, r0] │ │ │ │ add lr, pc │ │ │ │ - vldr d7, [pc, #92] @ 2f300 │ │ │ │ + vldr d7, [pc, #92] @ 2f288 │ │ │ │ vldr d5, [lr, #32] │ │ │ │ vldr d6, [r0] │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ mla r0, r0, r2, r3 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ldr r4, [r0, #52] @ 0x34 │ │ │ │ vstr d7, [lr, #32] │ │ │ │ it gt │ │ │ │ lslgt r1, r1, #1 │ │ │ │ adds r1, r1, r4 │ │ │ │ - bpl.n 2f2dc │ │ │ │ + bpl.n 2f264 │ │ │ │ adds.w r1, r1, #360 @ 0x168 │ │ │ │ - bmi.n 2f2cc │ │ │ │ + bmi.n 2f254 │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ mla r2, r0, r2, r3 │ │ │ │ str r1, [r2, #52] @ 0x34 │ │ │ │ pop {r4, pc} │ │ │ │ cmp.w r1, #360 @ 0x168 │ │ │ │ it lt │ │ │ │ strlt r1, [r0, #52] @ 0x34 │ │ │ │ - blt.n 2f2da │ │ │ │ + blt.n 2f262 │ │ │ │ sub.w r1, r1, #360 @ 0x168 │ │ │ │ cmp.w r1, #360 @ 0x168 │ │ │ │ - bge.n 2f2e6 │ │ │ │ + bge.n 2f26e │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ mla r3, r0, r2, r3 │ │ │ │ str r1, [r3, #52] @ 0x34 │ │ │ │ pop {r4, pc} │ │ │ │ bx lr │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldrh r0, [r7, #42] @ 0x2a │ │ │ │ + ldrh r0, [r6, #46] @ 0x2e │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f960 │ │ │ │ + b.n 2f8a8 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr r2, [pc, #208] @ (2f3f8 ) │ │ │ │ + ldr r2, [pc, #208] @ (2f380 ) │ │ │ │ sub sp, #20 │ │ │ │ add r2, pc │ │ │ │ ldr.w r4, [r0, #456] @ 0x1c8 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 2f3c8 │ │ │ │ + beq.n 2f350 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 2f3c8 │ │ │ │ + beq.n 2f350 │ │ │ │ ldr r5, [r4, #8] │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ mla r0, r0, r5, r4 │ │ │ │ ldr r3, [r0, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 2f3c8 │ │ │ │ - ldr r0, [pc, #176] @ (2f3fc ) │ │ │ │ - ldr r3, [pc, #180] @ (2f400 ) │ │ │ │ - vldr d7, [pc, #144] @ 2f3e0 │ │ │ │ + beq.n 2f350 │ │ │ │ + ldr r0, [pc, #176] @ (2f384 ) │ │ │ │ + ldr r3, [pc, #180] @ (2f388 ) │ │ │ │ + vldr d7, [pc, #144] @ 2f368 │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r2, r0] │ │ │ │ vldr d5, [r3, #40] @ 0x28 │ │ │ │ vldr d6, [r2] │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ mla r3, r3, r5, r4 │ │ │ │ it gt │ │ │ │ lslgt r1, r1, #1 │ │ │ │ ldr r2, [r3, #64] @ 0x40 │ │ │ │ adds r1, r1, r2 │ │ │ │ - bpl.n 2f3cc │ │ │ │ + bpl.n 2f354 │ │ │ │ adds.w r1, r1, #360 @ 0x168 │ │ │ │ - bmi.n 2f37c │ │ │ │ + bmi.n 2f304 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r5, r4 │ │ │ │ vmov s15, r1 │ │ │ │ - vldr d6, [pc, #88] @ 2f3e8 │ │ │ │ - vldr d0, [pc, #92] @ 2f3f0 │ │ │ │ + vldr d6, [pc, #88] @ 2f370 │ │ │ │ + vldr d0, [pc, #92] @ 2f378 │ │ │ │ add r0, sp, #8 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ str r1, [r3, #64] @ 0x40 │ │ │ │ mov r1, sp │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ ldrd r0, r1, [sp, #8] │ │ │ │ mla r3, r3, r5, r4 │ │ │ │ vldr d7, [sp] │ │ │ │ movs r4, #0 │ │ │ │ movs r5, #0 │ │ │ │ strd r0, r1, [r3, #80] @ 0x50 │ │ │ │ strd r4, r5, [r3, #104] @ 0x68 │ │ │ │ vstr d7, [r3, #72] @ 0x48 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, pc} │ │ │ │ cmp.w r1, #360 @ 0x168 │ │ │ │ - blt.n 2f388 │ │ │ │ + blt.n 2f310 │ │ │ │ sub.w r1, r1, #360 @ 0x168 │ │ │ │ cmp.w r1, #360 @ 0x168 │ │ │ │ - bge.n 2f3d2 │ │ │ │ - b.n 2f382 │ │ │ │ + bge.n 2f35a │ │ │ │ + b.n 2f30a │ │ │ │ nop │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - ldrh r2, [r2, #38] @ 0x26 │ │ │ │ + ldrh r2, [r1, #42] @ 0x2a │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f8ec │ │ │ │ + b.n 2f834 │ │ │ │ movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr r2, [pc, #132] @ (2f490 ) │ │ │ │ + ldr r2, [pc, #132] @ (2f418 ) │ │ │ │ add r2, pc │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f47a │ │ │ │ + cbz r3, 2f402 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - cbz r0, 2f47a │ │ │ │ + cbz r0, 2f402 │ │ │ │ push {r4} │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ ldr r4, [r3, #8] │ │ │ │ mla r0, r0, r4, r3 │ │ │ │ ldr r0, [r0, #56] @ 0x38 │ │ │ │ - cbz r0, 2f474 │ │ │ │ - ldr.w ip, [pc, #108] @ 2f494 │ │ │ │ - ldr r0, [pc, #108] @ (2f498 ) │ │ │ │ - vldr d7, [pc, #84] @ 2f480 │ │ │ │ + cbz r0, 2f3fc │ │ │ │ + ldr.w ip, [pc, #108] @ 2f41c │ │ │ │ + ldr r0, [pc, #108] @ (2f420 ) │ │ │ │ + vldr d7, [pc, #84] @ 2f408 │ │ │ │ add r0, pc │ │ │ │ ldr.w r2, [r2, ip] │ │ │ │ vldr d5, [r0, #48] @ 0x30 │ │ │ │ vldr d6, [r2] │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ mla r3, r2, r4, r3 │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ldr r2, [r3, #60] @ 0x3c │ │ │ │ vstr d7, [r0, #48] @ 0x30 │ │ │ │ - vldr d7, [pc, #48] @ 2f488 │ │ │ │ + vldr d7, [pc, #48] @ 2f410 │ │ │ │ it gt │ │ │ │ addgt.w r1, r1, r1, lsl #2 │ │ │ │ vstr d7, [r3, #104] @ 0x68 │ │ │ │ add r2, r1 │ │ │ │ cmp.w r2, #2000 @ 0x7d0 │ │ │ │ it ge │ │ │ │ movge.w r2, #2000 @ 0x7d0 │ │ │ │ @@ -46078,100 +46069,100 @@ │ │ │ │ bx lr │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ... │ │ │ │ - ldrh r2, [r6, #30] │ │ │ │ + ldrh r2, [r5, #34] @ 0x22 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 2f7c8 │ │ │ │ + b.n 2f710 │ │ │ │ movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f4b6 │ │ │ │ + cbz r3, 2f43e │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - cbz r0, 2f4b8 │ │ │ │ + cbz r0, 2f440 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ movs r1, #120 @ 0x78 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ ldr r0, [r3, #52] @ 0x34 │ │ │ │ bx lr │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f510 │ │ │ │ + cbz r3, 2f498 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - cbz r0, 2f50e │ │ │ │ + cbz r0, 2f496 │ │ │ │ push {r4} │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ ldr r4, [r3, #8] │ │ │ │ mla r2, r2, r4, r3 │ │ │ │ ldr r0, [r2, #20] │ │ │ │ - cbz r0, 2f508 │ │ │ │ + cbz r0, 2f490 │ │ │ │ ldrh r0, [r0, #12] │ │ │ │ ands.w r0, r0, #2 │ │ │ │ - beq.n 2f508 │ │ │ │ + beq.n 2f490 │ │ │ │ ldr r0, [r2, #56] @ 0x38 │ │ │ │ - cbz r0, 2f4f6 │ │ │ │ + cbz r0, 2f47e │ │ │ │ vldr d7, [r2, #112] @ 0x70 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ movmi r0, #0 │ │ │ │ - bmi.n 2f508 │ │ │ │ + bmi.n 2f490 │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ movs r0, #1 │ │ │ │ mla r2, r4, r2, r2 │ │ │ │ add r3, r2 │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r1] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f548 │ │ │ │ + cbz r3, 2f4d0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - cbz r0, 2f54a │ │ │ │ + cbz r0, 2f4d2 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ mla r3, r0, r2, r3 │ │ │ │ ldr r0, [r3, #20] │ │ │ │ - cbz r0, 2f54a │ │ │ │ + cbz r0, 2f4d2 │ │ │ │ vldr d7, [r3, #112] @ 0x70 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 2f548 │ │ │ │ + bmi.n 2f4d0 │ │ │ │ ldrd r2, r3, [r3, #128] @ 0x80 │ │ │ │ movs r0, #1 │ │ │ │ strd r2, r3, [r1] │ │ │ │ bx lr │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r3, 2f588 │ │ │ │ + cbz r3, 2f510 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - cbz r0, 2f586 │ │ │ │ + cbz r0, 2f50e │ │ │ │ push {r4} │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ ldr r4, [r3, #8] │ │ │ │ mla r0, r2, r4, r3 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - cbz r0, 2f580 │ │ │ │ + cbz r0, 2f508 │ │ │ │ ldrh r0, [r0, #12] │ │ │ │ ands.w r0, r0, #1 │ │ │ │ - beq.n 2f580 │ │ │ │ + beq.n 2f508 │ │ │ │ mla r2, r4, r2, r2 │ │ │ │ movs r0, #1 │ │ │ │ add r3, r2 │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r1] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ @@ -46180,120 +46171,120 @@ │ │ │ │ bx lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #128] @ (2f624 ) │ │ │ │ + ldr r0, [pc, #128] @ (2f5ac ) │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #128] @ (2f628 ) │ │ │ │ + ldr r1, [pc, #128] @ (2f5b0 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ add r0, pc │ │ │ │ ldr.w r4, [r3, #456] @ 0x1c8 │ │ │ │ ldr r1, [r0, r1] │ │ │ │ mov r0, r4 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #28] │ │ │ │ mov.w r1, #0 │ │ │ │ - cbz r4, 2f606 │ │ │ │ + cbz r4, 2f58e │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - cbz r0, 2f606 │ │ │ │ + cbz r0, 2f58e │ │ │ │ ldr r1, [r4, #8] │ │ │ │ movs r0, #120 @ 0x78 │ │ │ │ mla r4, r0, r1, r4 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ mov r0, r1 │ │ │ │ - cbz r1, 2f606 │ │ │ │ + cbz r1, 2f58e │ │ │ │ ldrh r3, [r1, #12] │ │ │ │ ands.w r3, r3, #8 │ │ │ │ it eq │ │ │ │ moveq r0, r3 │ │ │ │ - beq.n 2f606 │ │ │ │ + beq.n 2f58e │ │ │ │ ldr r0, [r2, #12] │ │ │ │ adds r1, #248 @ 0xf8 │ │ │ │ mov r2, sp │ │ │ │ adds r0, #240 @ 0xf0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d0, [sp, #16] │ │ │ │ vldr d1, [sp] │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ movs r0, #1 │ │ │ │ vldr d7, [r3, #112] @ 0x70 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ vstr d0, [r5] │ │ │ │ - ldr r2, [pc, #36] @ (2f62c ) │ │ │ │ - ldr r3, [pc, #28] @ (2f628 ) │ │ │ │ + ldr r2, [pc, #36] @ (2f5b4 ) │ │ │ │ + ldr r3, [pc, #28] @ (2f5b0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 2f61e │ │ │ │ + bne.n 2f5a6 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrh r4, [r2, #18] │ │ │ │ + ldrh r4, [r1, #22] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r6, #14] │ │ │ │ + ldrh r2, [r5, #18] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3824] @ 0xef0 │ │ │ │ - ldr r2, [pc, #632] @ (2f8c0 ) │ │ │ │ + ldr r2, [pc, #632] @ (2f848 ) │ │ │ │ sub sp, #212 @ 0xd4 │ │ │ │ - ldr r3, [pc, #632] @ (2f8c4 ) │ │ │ │ + ldr r3, [pc, #632] @ (2f84c ) │ │ │ │ add r2, pc │ │ │ │ - ldr r6, [pc, #632] @ (2f8c8 ) │ │ │ │ + ldr r6, [pc, #632] @ (2f850 ) │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #204] @ 0xcc │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r3, #456] @ 0x1c8 │ │ │ │ - cbz r5, 2f668 │ │ │ │ + cbz r5, 2f5f0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - cbnz r3, 2f688 │ │ │ │ - ldr r2, [pc, #608] @ (2f8cc ) │ │ │ │ - ldr r3, [pc, #600] @ (2f8c4 ) │ │ │ │ + cbnz r3, 2f610 │ │ │ │ + ldr r2, [pc, #608] @ (2f854 ) │ │ │ │ + ldr r3, [pc, #600] @ (2f84c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #204] @ 0xcc │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 2f8b2 │ │ │ │ + bne.w 2f83a │ │ │ │ add sp, #212 @ 0xd4 │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r3, [r0, #36] @ 0x24 │ │ │ │ add.w r8, r0, #164 @ 0xa4 │ │ │ │ mov r4, r0 │ │ │ │ mov r1, r8 │ │ │ │ ldr r7, [r5, #8] │ │ │ │ ldr.w r9, [r3, #4] │ │ │ │ - vldr d10, [pc, #540] @ 2f8b8 │ │ │ │ + vldr d10, [pc, #540] @ 2f840 │ │ │ │ mov r0, r9 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #556] @ (2f8d0 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #556] @ (2f858 ) │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ add r6, sp, #4 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldrsh.w r2, [r4, #164] @ 0xa4 │ │ │ │ vmov s15, r2 │ │ │ │ ldrsh.w r3, [r4, #168] @ 0xa8 │ │ │ │ vmov.f64 d5, #52 @ 0x41a00000 20.0 │ │ │ │ vmov.f64 d6, #4 @ 0x40200000 2.5 │ │ │ │ subs r3, r3, r2 │ │ │ │ vcvt.f64.s32 d9, s15 │ │ │ │ @@ -46308,291 +46299,291 @@ │ │ │ │ vdiv.f64 d11, d7, d5 │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ vmul.f64 d10, d11, d10 │ │ │ │ vadd.f64 d9, d9, d11 │ │ │ │ vmul.f64 d10, d10, d6 │ │ │ │ vadd.f64 d8, d8, d10 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2f850 │ │ │ │ - ldr r1, [pc, #460] @ (2f8d4 ) │ │ │ │ + beq.w 2f7d8 │ │ │ │ + ldr r1, [pc, #460] @ (2f85c ) │ │ │ │ subs r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov.w r8, #120 @ 0x78 │ │ │ │ - ldr r3, [pc, #448] @ (2f8d8 ) │ │ │ │ - ldr r1, [pc, #452] @ (2f8dc ) │ │ │ │ + ldr r3, [pc, #448] @ (2f860 ) │ │ │ │ + ldr r1, [pc, #452] @ (2f864 ) │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mla r8, r8, r7, r5 │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ebcc │ │ │ │ + bl 2eb54 │ │ │ │ movw ip, #34079 @ 0x851f │ │ │ │ movt ip, #20971 @ 0x51eb │ │ │ │ ldr.w r2, [r8, #16] │ │ │ │ mov.w lr, #100 @ 0x64 │ │ │ │ - ldr r1, [pc, #408] @ (2f8e0 ) │ │ │ │ + ldr r1, [pc, #408] @ (2f868 ) │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ mov r0, r6 │ │ │ │ add.w r2, r2, r2, lsl #2 │ │ │ │ add r1, pc │ │ │ │ add.w r3, r2, #10752 @ 0x2a00 │ │ │ │ adds r3, #48 @ 0x30 │ │ │ │ smull r2, ip, ip, r3 │ │ │ │ asrs r2, r3, #31 │ │ │ │ rsb r2, r2, ip, asr #5 │ │ │ │ mls r3, lr, r2, r3 │ │ │ │ - blx 35fc │ │ │ │ - ldr r3, [pc, #376] @ (2f8e4 ) │ │ │ │ - ldr r1, [pc, #376] @ (2f8e8 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r3, [pc, #376] @ (2f86c ) │ │ │ │ + ldr r1, [pc, #376] @ (2f870 ) │ │ │ │ vmov.f64 d1, d8 │ │ │ │ add r3, pc │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ add r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ebcc │ │ │ │ + bl 2eb54 │ │ │ │ ldr.w r3, [r8, #48] @ 0x30 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2f8a2 │ │ │ │ + beq.w 2f82a │ │ │ │ ldr.w r1, [r8, #20] │ │ │ │ mov r0, r6 │ │ │ │ adds r1, #14 │ │ │ │ - blx 32a4 │ │ │ │ - ldr r3, [pc, #328] @ (2f8ec ) │ │ │ │ + blx 325c │ │ │ │ + ldr r3, [pc, #328] @ (2f874 ) │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - ldr r1, [pc, #328] @ (2f8f0 ) │ │ │ │ + ldr r1, [pc, #328] @ (2f878 ) │ │ │ │ vmov.f64 d2, d11 │ │ │ │ add r3, pc │ │ │ │ vmov.f64 d0, d9 │ │ │ │ add r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ebcc │ │ │ │ + bl 2eb54 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ mla r3, r3, r7, r5 │ │ │ │ vldr d7, [r3, #112] @ 0x70 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 2f85e │ │ │ │ - ldr r1, [pc, #284] @ (2f8f4 ) │ │ │ │ + blt.n 2f7e6 │ │ │ │ + ldr r1, [pc, #284] @ (2f87c ) │ │ │ │ mov r0, r6 │ │ │ │ ldrd r2, r3, [r3, #128] @ 0x80 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - ldr r3, [pc, #276] @ (2f8f8 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r3, [pc, #276] @ (2f880 ) │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - ldr r1, [pc, #272] @ (2f8fc ) │ │ │ │ + ldr r1, [pc, #272] @ (2f884 ) │ │ │ │ vmov.f64 d2, d11 │ │ │ │ add r3, pc │ │ │ │ vmov.f64 d0, d9 │ │ │ │ add r1, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ebcc │ │ │ │ + bl 2eb54 │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ mla r5, r3, r7, r5 │ │ │ │ ldr r3, [r5, #56] @ 0x38 │ │ │ │ - cbnz r3, 2f86e │ │ │ │ + cbnz r3, 2f7f6 │ │ │ │ add r5, sp, #104 @ 0x68 │ │ │ │ strb.w r3, [sp, #4] │ │ │ │ strb.w r3, [sp, #104] @ 0x68 │ │ │ │ - ldr r3, [pc, #232] @ (2f900 ) │ │ │ │ + ldr r3, [pc, #232] @ (2f888 ) │ │ │ │ vmov.f64 d2, d11 │ │ │ │ - ldr r1, [pc, #228] @ (2f904 ) │ │ │ │ + ldr r1, [pc, #228] @ (2f88c ) │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ - bl 2ebcc │ │ │ │ - ldr r3, [pc, #212] @ (2f908 ) │ │ │ │ - ldr r1, [pc, #212] @ (2f90c ) │ │ │ │ + bl 2eb54 │ │ │ │ + ldr r3, [pc, #212] @ (2f890 ) │ │ │ │ + ldr r1, [pc, #212] @ (2f894 ) │ │ │ │ vadd.f64 d1, d10, d8 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2ebcc │ │ │ │ - b.n 2f668 │ │ │ │ - ldr r1, [pc, #188] @ (2f910 ) │ │ │ │ + bl 2eb54 │ │ │ │ + b.n 2f5f0 │ │ │ │ + ldr r1, [pc, #188] @ (2f898 ) │ │ │ │ adds r2, #1 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.n 2f710 │ │ │ │ - ldr r3, [pc, #180] @ (2f914 ) │ │ │ │ + blx 3598 │ │ │ │ + b.n 2f698 │ │ │ │ + ldr r3, [pc, #180] @ (2f89c ) │ │ │ │ add r3, pc │ │ │ │ ldmia.w r3, {r0, r1} │ │ │ │ str r0, [sp, #4] │ │ │ │ strh.w r1, [sp, #8] │ │ │ │ - b.n 2f7e2 │ │ │ │ - ldr r1, [pc, #168] @ (2f918 ) │ │ │ │ + b.n 2f76a │ │ │ │ + ldr r1, [pc, #168] @ (2f8a0 ) │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [r5, #64] @ 0x40 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr r3, [r5, #60] @ 0x3c │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ add r5, sp, #104 @ 0x68 │ │ │ │ asrs r2, r3, #31 │ │ │ │ smull r0, r1, r1, r3 │ │ │ │ mov r0, r5 │ │ │ │ rsb r2, r2, r1, asr #2 │ │ │ │ movs r1, #10 │ │ │ │ mls r3, r1, r2, r3 │ │ │ │ - ldr r1, [pc, #128] @ (2f91c ) │ │ │ │ + ldr r1, [pc, #128] @ (2f8a4 ) │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.n 2f816 │ │ │ │ - ldr r3, [pc, #124] @ (2f920 ) │ │ │ │ + blx 3598 │ │ │ │ + b.n 2f79e │ │ │ │ + ldr r3, [pc, #124] @ (2f8a8 ) │ │ │ │ add r3, pc │ │ │ │ ldmia.w r3, {r0, r1} │ │ │ │ str r0, [sp, #4] │ │ │ │ strb.w r1, [sp, #8] │ │ │ │ - b.n 2f7a0 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 2f728 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ - ldrh r2, [r6, #12] │ │ │ │ + ldrh r2, [r5, #16] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r5, #12] │ │ │ │ + ldrh r6, [r4, #16] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r0, [r2, #12] │ │ │ │ + ldrh r0, [r1, #16] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r1, r2, r3, r4, r5} │ │ │ │ + bkpt 0x0072 │ │ │ │ movs r1, r0 │ │ │ │ - push {r3, r4, lr} │ │ │ │ + @ instruction: 0xb754 │ │ │ │ movs r1, r0 │ │ │ │ - cbz r2, 2f8f8 │ │ │ │ + cbz r6, 2f8ce │ │ │ │ movs r1, r0 │ │ │ │ - pop {r3} │ │ │ │ + bkpt 0x003c │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r6, 2f962 │ │ │ │ + bkpt 0x0022 │ │ │ │ movs r1, r0 │ │ │ │ - cbz r4, 2f8f2 │ │ │ │ + cbz r0, 2f8ca │ │ │ │ movs r1, r0 │ │ │ │ - push {r2, r4, r7} │ │ │ │ + @ instruction: 0xb6d0 │ │ │ │ movs r1, r0 │ │ │ │ - sub sp, #456 @ 0x1c8 │ │ │ │ + cbz r6, 2f8c6 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r0, 2f95a │ │ │ │ + pop {r2, r3, r4, r5, r7, pc} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r6, 2f95c │ │ │ │ + pop {r1, r3, r4, r5, r7, pc} │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r3, {r3, r4, r5} │ │ │ │ + ldmia r5!, {r2, r3, r4, r6} │ │ │ │ movs r1, r0 │ │ │ │ - cbz r6, 2f968 │ │ │ │ + push {r1, r4, r6, r7, lr} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r0, 2f95e │ │ │ │ + pop {r2, r3, r7, pc} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r2, 2f958 │ │ │ │ + pop {r1, r2, r5, r6, pc} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r4, 2f960 │ │ │ │ + pop {r3, r4, r5, r6, pc} │ │ │ │ movs r1, r0 │ │ │ │ - revsh r2, r7 │ │ │ │ + pop {r1, r2, r3, r5, pc} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r4, 2f95a │ │ │ │ + pop {r6, pc} │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r4, 2f95c │ │ │ │ + pop {r3, r4, r5, pc} │ │ │ │ movs r1, r0 │ │ │ │ - revsh r2, r4 │ │ │ │ + pop {r1, r2, r4, pc} │ │ │ │ movs r1, r0 │ │ │ │ - add r7, sp, #992 @ 0x3e0 │ │ │ │ + sxth r4, r6 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3232] @ 0xca0 │ │ │ │ - ldr.w r2, [pc, #1036] @ 2fd48 │ │ │ │ + ldr.w r2, [pc, #1036] @ 2fcd0 │ │ │ │ sub.w sp, sp, #764 @ 0x2fc │ │ │ │ - ldr.w r3, [pc, #1032] @ 2fd4c │ │ │ │ + ldr.w r3, [pc, #1032] @ 2fcd4 │ │ │ │ add r2, pc │ │ │ │ - ldr.w r8, [pc, #1032] @ 2fd50 │ │ │ │ + ldr.w r8, [pc, #1032] @ 2fcd8 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #756] @ 0x2f4 │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r3, #456] @ 0x1c8 │ │ │ │ - cbz r5, 2f964 │ │ │ │ + cbz r5, 2f8ec │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - cbnz r3, 2f986 │ │ │ │ - ldr r2, [pc, #1004] @ (2fd54 ) │ │ │ │ - ldr r3, [pc, #996] @ (2fd4c ) │ │ │ │ + cbnz r3, 2f90e │ │ │ │ + ldr r2, [pc, #1004] @ (2fcdc ) │ │ │ │ + ldr r3, [pc, #996] @ (2fcd4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #756] @ 0x2f4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 30442 │ │ │ │ + bne.w 303ca │ │ │ │ add.w sp, sp, #764 @ 0x2fc │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r7, [r0, #32] │ │ │ │ add.w r6, r0, #172 @ 0xac │ │ │ │ ldr r3, [r5, #8] │ │ │ │ mov r1, r6 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #956] @ (2fd58 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #956] @ (2fce0 ) │ │ │ │ mov r1, r6 │ │ │ │ - ldr r6, [pc, #956] @ (2fd5c ) │ │ │ │ + ldr r6, [pc, #956] @ (2fce4 ) │ │ │ │ mov r0, r7 │ │ │ │ add r6, pc │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2ffa8 │ │ │ │ + beq.w 2ff30 │ │ │ │ ldrsh.w r9, [r4, #172] @ 0xac │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ ldrsh.w r3, [r4, #176] @ 0xb0 │ │ │ │ - vldr d7, [pc, #772] @ 2fcc8 │ │ │ │ + vldr d7, [pc, #772] @ 2fc50 │ │ │ │ vmov.f64 d8, d14 │ │ │ │ sub.w r3, r3, r9 │ │ │ │ vmov s13, r3 │ │ │ │ - ldr r3, [pc, #908] @ (2fd60 ) │ │ │ │ + ldr r3, [pc, #908] @ (2fce8 ) │ │ │ │ vcvt.f64.s32 d10, s13 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - vldr d9, [pc, #756] @ 2fcd0 │ │ │ │ - vldr d11, [pc, #760] @ 2fcd8 │ │ │ │ + vldr d9, [pc, #756] @ 2fc58 │ │ │ │ + vldr d11, [pc, #760] @ 2fc60 │ │ │ │ ldr.w r2, [r8, r3] │ │ │ │ vmla.f64 d8, d10, d7 │ │ │ │ vmov.f64 d7, d14 │ │ │ │ vmla.f64 d7, d10, d14 │ │ │ │ - ldr r3, [pc, #880] @ (2fd64 ) │ │ │ │ + ldr r3, [pc, #880] @ (2fcec ) │ │ │ │ str r2, [sp, #28] │ │ │ │ vmul.f64 d9, d10, d9 │ │ │ │ - vldr d12, [pc, #740] @ 2fce0 │ │ │ │ + vldr d12, [pc, #740] @ 2fc68 │ │ │ │ ldrsh.w fp, [r4, #174] @ 0xae │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ vmul.f64 d11, d9, d11 │ │ │ │ vmul.f64 d12, d9, d12 │ │ │ │ ldrh.w r8, [r2] │ │ │ │ vcvt.s32.f64 s16, d8 │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ @@ -46603,22 +46594,22 @@ │ │ │ │ ldr.w r3, [r3, #172] @ 0xac │ │ │ │ add r1, r9 │ │ │ │ vmov s16, r1 │ │ │ │ vmov r1, s14 │ │ │ │ add r1, fp │ │ │ │ vmov s30, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 2fed6 │ │ │ │ - vldr d4, [pc, #676] @ 2fce8 │ │ │ │ + bne.w 2fe5e │ │ │ │ + vldr d4, [pc, #676] @ 2fc70 │ │ │ │ vmov.f64 d6, d14 │ │ │ │ - vldr d7, [pc, #676] @ 2fcf0 │ │ │ │ + vldr d7, [pc, #676] @ 2fc78 │ │ │ │ mov r2, r8 │ │ │ │ - vldr d5, [pc, #680] @ 2fcf8 │ │ │ │ + vldr d5, [pc, #680] @ 2fc80 │ │ │ │ vmla.f64 d6, d10, d4 │ │ │ │ - ldr r3, [pc, #784] @ (2fd68 ) │ │ │ │ + ldr r3, [pc, #784] @ (2fcf0 ) │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ vldr d13, [r0, #472] @ 0x1d8 │ │ │ │ vmla.f64 d14, d10, d5 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ @@ -46631,193 +46622,193 @@ │ │ │ │ str r2, [sp, #8] │ │ │ │ mov.w sl, #3 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str r2, [sp, #4] │ │ │ │ movs r2, #2 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r6 │ │ │ │ - bl 9eb8 │ │ │ │ - vldr d7, [pc, #612] @ 2fd00 │ │ │ │ + bl 9d80 │ │ │ │ + vldr d7, [pc, #612] @ 2fc88 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r2, r6 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldrh r3, [r1, #0] │ │ │ │ str r3, [sp, #8] │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ str.w sl, [sp] │ │ │ │ - ldr r3, [pc, #692] @ (2fd6c ) │ │ │ │ + ldr r3, [pc, #692] @ (2fcf4 ) │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ vmov r6, s15 │ │ │ │ add r6, r9 │ │ │ │ mov.w r9, #120 @ 0x78 │ │ │ │ mov r1, r6 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ - ldr r1, [pc, #672] @ (2fd70 ) │ │ │ │ + ldr r1, [pc, #672] @ (2fcf8 ) │ │ │ │ add r3, sp, #748 @ 0x2ec │ │ │ │ str r3, [sp, #32] │ │ │ │ add r1, pc │ │ │ │ mla r9, r9, r0, r5 │ │ │ │ mov r0, r3 │ │ │ │ ldr.w r2, [r9, #52] @ 0x34 │ │ │ │ - blx 35fc │ │ │ │ - vldr d7, [pc, #548] @ 2fd08 │ │ │ │ + blx 3598 │ │ │ │ + vldr d7, [pc, #548] @ 2fc90 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r1, [sp, #28] │ │ │ │ vmul.f64 d10, d10, d7 │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ ldrh r2, [r1, #0] │ │ │ │ mov r1, r6 │ │ │ │ str r2, [sp, #8] │ │ │ │ add r6, sp, #616 @ 0x268 │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ str.w sl, [sp] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmov r2, s15 │ │ │ │ add r2, fp │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ mov r1, sl │ │ │ │ vneg.f64 d0, d13 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ vcvt.f64.s32 d10, s30 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - bl b23c │ │ │ │ - bl 46138 │ │ │ │ + bl b338 │ │ │ │ + bl 460c0 │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ - vldr d7, [pc, #428] @ 2fd10 │ │ │ │ + bl ac98 │ │ │ │ + vldr d7, [pc, #428] @ 2fc98 │ │ │ │ mov r0, r6 │ │ │ │ vdiv.f64 d2, d9, d7 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ mov r0, r6 │ │ │ │ - bl b23c │ │ │ │ - bl 46374 │ │ │ │ + bl b338 │ │ │ │ + bl 462fc │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d2, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d1, [pc, #372] @ 2fd18 │ │ │ │ + vldr d1, [pc, #372] @ 2fca0 │ │ │ │ mov r0, r6 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vmul.f64 d1, d9, d1 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r6 │ │ │ │ - bl b23c │ │ │ │ - bl 46494 │ │ │ │ + bl b338 │ │ │ │ + bl 4641c │ │ │ │ mov r3, r8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr s15, [r9, #52] @ 0x34 │ │ │ │ - vldr d5, [pc, #316] @ 2fd20 │ │ │ │ + vldr d5, [pc, #316] @ 2fca8 │ │ │ │ mov r1, sl │ │ │ │ - vldr d6, [pc, #320] @ 2fd28 │ │ │ │ + vldr d6, [pc, #320] @ 2fcb0 │ │ │ │ mov r0, r6 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vsub.f64 d0, d0, d13 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #332] @ (2fd74 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #332] @ (2fcfc ) │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #4] │ │ │ │ mov r3, r8 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ ldr.w r3, [r9, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2fdf4 │ │ │ │ + beq.w 2fd7c │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ lsls r0, r3, #30 │ │ │ │ - beq.w 2fdf4 │ │ │ │ + beq.w 2fd7c │ │ │ │ ldr.w r2, [r9, #56] @ 0x38 │ │ │ │ - cbz r2, 2fc5c │ │ │ │ + cbz r2, 2fbe4 │ │ │ │ vldr d7, [r9, #112] @ 0x70 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 2fdf4 │ │ │ │ + blt.w 2fd7c │ │ │ │ ldr r1, [sp, #24] │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ mla r1, r1, r2, r2 │ │ │ │ add r1, r5 │ │ │ │ vldr d14, [r1] │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bpl.w 3033c │ │ │ │ - vldr d7, [pc, #172] @ 2fd20 │ │ │ │ + bpl.w 302c4 │ │ │ │ + vldr d7, [pc, #172] @ 2fca8 │ │ │ │ vcmpe.f64 d14, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ movle.w sl, #0 │ │ │ │ - bgt.w 3040e │ │ │ │ + bgt.w 30396 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r3, r3, r2, r5 │ │ │ │ ldr r3, [r3, #20] │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ lsls r2, r3, #31 │ │ │ │ - bpl.n 2fca4 │ │ │ │ + bpl.n 2fc2c │ │ │ │ vmov.f64 d7, #17 @ 0x40880000 4.250 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ - vldr d7, [pc, #136] @ 2fd30 │ │ │ │ + vldr d7, [pc, #136] @ 2fcb8 │ │ │ │ vcmpe.f64 d14, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 2fd78 │ │ │ │ - vldr d7, [pc, #132] @ 2fd38 │ │ │ │ + bgt.n 2fd00 │ │ │ │ + vldr d7, [pc, #132] @ 2fcc0 │ │ │ │ vcmpe.f64 d14, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3041c │ │ │ │ - vldr d0, [pc, #124] @ 2fd40 │ │ │ │ - b.n 2fd7c │ │ │ │ + bpl.w 303a4 │ │ │ │ + vldr d0, [pc, #124] @ 2fcc8 │ │ │ │ + b.n 2fd04 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldrb r1, [r5, r0] │ │ │ │ stmia r2!, {r0, r1, r2, r3, r7} │ │ │ │ cmp r0, #245 @ 0xf5 │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ @@ -46832,25 +46823,25 @@ │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #174 @ 0xae │ │ │ │ - bvc.n 2fd10 │ │ │ │ + bvc.n 2fc98 │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ subs r7, #167 @ 0xa7 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ strb r4, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ - add r3, pc, #860 @ (adr r3, 3006c ) │ │ │ │ + add r3, pc, #860 @ (adr r3, 2fff4 ) │ │ │ │ subs r7, #192 @ 0xc0 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ @@ -46860,161 +46851,161 @@ │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - bcs.w fffbe8a0 <__bss_end__@@Base+0xfff17c68> │ │ │ │ - b.n 303ec │ │ │ │ + bcs.w fffbe828 <__bss_end__@@Base+0xfff17c88> │ │ │ │ + b.n 30374 │ │ │ │ subs r7, #196 @ 0xc4 │ │ │ │ - bcs.w fffbe8a8 <__bss_end__@@Base+0xfff17c70> │ │ │ │ - b.n 303f4 │ │ │ │ + bcs.w fffbe830 <__bss_end__@@Base+0xfff17c90> │ │ │ │ + b.n 3037c │ │ │ │ itt gt │ │ │ │ ldmiagt r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmiagt r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ite al │ │ │ │ - strhal r0, [r7, #52] @ 0x34 │ │ │ │ + strhal r0, [r6, #56] @ 0x38 │ │ │ │ mov r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r6, #52] @ 0x34 │ │ │ │ + strh r2, [r5, #56] @ 0x38 │ │ │ │ movs r2, r0 │ │ │ │ - strh r4, [r2, #52] @ 0x34 │ │ │ │ + strh r4, [r1, #56] @ 0x38 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 2fda4 │ │ │ │ + bgt.n 2fcec │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r6, sp, #376 @ 0x178 │ │ │ │ + sub sp, #104 @ 0x68 │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xb8d4 │ │ │ │ + cbnz r0, 2fd3a │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xb8be │ │ │ │ + revsh r2, r6 │ │ │ │ movs r1, r0 │ │ │ │ - bls.n 2fcac │ │ │ │ + bls.n 2fdf4 │ │ │ │ movs r2, r0 │ │ │ │ - vldr d0, [pc, #444] @ 2ff38 │ │ │ │ - vldr d2, [pc, #448] @ 2ff40 │ │ │ │ + vldr d0, [pc, #444] @ 2fec0 │ │ │ │ + vldr d2, [pc, #448] @ 2fec8 │ │ │ │ mov r0, r6 │ │ │ │ mov.w r9, #120 @ 0x78 │ │ │ │ - vldr d14, [pc, #448] @ 2ff48 │ │ │ │ - vldr d15, [pc, #452] @ 2ff50 │ │ │ │ + vldr d14, [pc, #448] @ 2fed0 │ │ │ │ + vldr d15, [pc, #452] @ 2fed8 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r6 │ │ │ │ mla r9, r9, r3, r5 │ │ │ │ vldr s15, [r9, #52] @ 0x34 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vdiv.f64 d0, d7, d15 │ │ │ │ vsub.f64 d0, d0, d13 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #440] @ (2ff98 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #440] @ (2ff20 ) │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ cmp.w sl, #0 │ │ │ │ - bne.w 303a0 │ │ │ │ + bne.w 30328 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d2, d12 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ - vldr d7, [pc, #328] @ 2ff58 │ │ │ │ + bl b284 │ │ │ │ + vldr d7, [pc, #328] @ 2fee0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmla.f64 d0, d9, d7 │ │ │ │ - bl b23c │ │ │ │ - ldr r2, [pc, #372] @ (2ff9c ) │ │ │ │ + bl b338 │ │ │ │ + ldr r2, [pc, #372] @ (2ff24 ) │ │ │ │ mov r3, r8 │ │ │ │ mov r1, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r2, #16] │ │ │ │ mov r2, r7 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ ldr r2, [sp, #24] │ │ │ │ movs r3, #120 @ 0x78 │ │ │ │ mla r5, r3, r2, r5 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 2f964 │ │ │ │ + beq.w 2f8ec │ │ │ │ ldrh r3, [r3, #12] │ │ │ │ lsls r3, r3, #28 │ │ │ │ - bpl.w 2f964 │ │ │ │ + bpl.w 2f8ec │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2f58c │ │ │ │ + bl 2f514 │ │ │ │ vldr d11, [sp, #592] @ 0x250 │ │ │ │ - vldr d7, [pc, #260] @ 2ff60 │ │ │ │ + vldr d7, [pc, #260] @ 2fee8 │ │ │ │ vcmpe.f64 d11, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3039a │ │ │ │ - vldr d7, [pc, #252] @ 2ff68 │ │ │ │ + bmi.w 30322 │ │ │ │ + vldr d7, [pc, #252] @ 2fef0 │ │ │ │ vcmp.f64 d11, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d11, d7 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ - vldr d2, [pc, #188] @ 2ff40 │ │ │ │ - vldr d1, [pc, #232] @ 2ff70 │ │ │ │ + bl ac98 │ │ │ │ + vldr d2, [pc, #188] @ 2fec8 │ │ │ │ + vldr d1, [pc, #232] @ 2fef8 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ vmul.f64 d1, d11, d1 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ vmov.f64 d2, d12 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ - vldr d7, [pc, #204] @ 2ff78 │ │ │ │ + bl b284 │ │ │ │ + vldr d7, [pc, #204] @ 2ff00 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmla.f64 d0, d9, d7 │ │ │ │ - bl b23c │ │ │ │ - ldr r0, [pc, #216] @ (2ffa0 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r0, [pc, #216] @ (2ff28 ) │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, r7 │ │ │ │ add r0, pc │ │ │ │ mov r1, r6 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ - bl 45dc4 │ │ │ │ - b.n 2f964 │ │ │ │ - bl 40008 │ │ │ │ - vldr d4, [pc, #164] @ 2ff80 │ │ │ │ + bl 45d4c │ │ │ │ + b.n 2f8ec │ │ │ │ + bl 3ff90 │ │ │ │ + vldr d4, [pc, #164] @ 2ff08 │ │ │ │ vmov.f64 d6, d14 │ │ │ │ - vldr d7, [pc, #164] @ 2ff88 │ │ │ │ - vldr d5, [pc, #168] @ 2ff90 │ │ │ │ + vldr d7, [pc, #164] @ 2ff10 │ │ │ │ + vldr d5, [pc, #168] @ 2ff18 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ vmla.f64 d6, d10, d4 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmla.f64 d14, d10, d5 │ │ │ │ add.w r3, r3, #4096 @ 0x1000 │ │ │ │ @@ -47024,20 +47015,20 @@ │ │ │ │ vmov r6, s14 │ │ │ │ vmov r1, s15 │ │ │ │ vcvt.s32.f64 s15, d14 │ │ │ │ add r6, fp │ │ │ │ add r1, r9 │ │ │ │ vstr s15, [sp, #20] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 30446 │ │ │ │ + beq.w 303ce │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #116] @ (2ffa4 ) │ │ │ │ + ldr r3, [pc, #116] @ (2ff2c ) │ │ │ │ add r3, pc │ │ │ │ - b.n 2fa84 │ │ │ │ + b.n 2fa0c │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ... │ │ │ │ @@ -47050,299 +47041,299 @@ │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #242 @ 0xf2 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (30300 ) │ │ │ │ + ldr r2, [pc, #924] @ (30288 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ itte ge │ │ │ │ addge pc, r0 │ │ │ │ - ldrge r2, [pc, #924] @ (30308 ) │ │ │ │ + ldrge r2, [pc, #924] @ (30290 ) │ │ │ │ ldrsblt r0, [r3, r4] │ │ │ │ subs r7, #166 @ 0xa6 │ │ │ │ stmia r1!, {r3, r4, r5, r6, r7} │ │ │ │ subs r3, r4, r1 │ │ │ │ - add r5, pc, #880 @ (adr r5, 302e8 ) │ │ │ │ + add r5, pc, #880 @ (adr r5, 30270 ) │ │ │ │ ands r4, r7 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #241 @ 0xf1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #174 @ 0xae │ │ │ │ - bvc.n 2ffa8 │ │ │ │ + bvc.n 2ff30 │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ subs r7, #167 @ 0xa7 │ │ │ │ - bvc.n 2ff60 │ │ │ │ + bvc.n 2fea8 │ │ │ │ movs r2, r0 │ │ │ │ - bvc.n 2fed0 │ │ │ │ + bvc.n 30018 │ │ │ │ movs r2, r0 │ │ │ │ - bvs.n 2ff98 │ │ │ │ + bvs.n 2fee0 │ │ │ │ movs r2, r0 │ │ │ │ - add r1, sp, #584 @ 0x248 │ │ │ │ + add r3, sp, #824 @ 0x338 │ │ │ │ movs r1, r0 │ │ │ │ - vldr d8, [pc, #780] @ 302b8 │ │ │ │ + vldr d8, [pc, #780] @ 30240 │ │ │ │ vmov.f64 d10, #240 @ 0xbf800000 -1.0 │ │ │ │ - vldr d11, [pc, #780] @ 302c0 │ │ │ │ - bl 458d8 │ │ │ │ - vldr d9, [pc, #780] @ 302c8 │ │ │ │ + vldr d11, [pc, #780] @ 30248 │ │ │ │ + bl 45860 │ │ │ │ + vldr d9, [pc, #780] @ 30250 │ │ │ │ add r1, sp, #592 @ 0x250 │ │ │ │ mov.w sl, #0 │ │ │ │ mov.w fp, #0 │ │ │ │ str r0, [r6, #4] │ │ │ │ mov.w r9, #1 │ │ │ │ vstr d10, [sp, #600] @ 0x258 │ │ │ │ strd sl, fp, [sp, #592] @ 0x250 │ │ │ │ strd sl, fp, [sp, #608] @ 0x260 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ add r1, sp, #568 @ 0x238 │ │ │ │ vstr d11, [sp, #576] @ 0x240 │ │ │ │ strd sl, fp, [sp, #584] @ 0x248 │ │ │ │ vstr d8, [sp, #568] @ 0x238 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r6, #4] │ │ │ │ add r1, sp, #544 @ 0x220 │ │ │ │ vstr d9, [sp, #552] @ 0x228 │ │ │ │ strd sl, fp, [sp, #560] @ 0x230 │ │ │ │ vstr d8, [sp, #544] @ 0x220 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vstr d9, [sp, #528] @ 0x210 │ │ │ │ add r1, sp, #520 @ 0x208 │ │ │ │ - vldr d9, [pc, #708] @ 302d0 │ │ │ │ + vldr d9, [pc, #708] @ 30258 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ strd sl, fp, [sp, #536] @ 0x218 │ │ │ │ vstr d9, [sp, #520] @ 0x208 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #496 @ 0x1f0 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d11, [r1, #8] │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ vstr d9, [r1] │ │ │ │ strd sl, fp, [sp, #512] @ 0x200 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #472 @ 0x1d8 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d10, [r1, #8] │ │ │ │ strd sl, fp, [r1] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - vldr d10, [pc, #652] @ 302d8 │ │ │ │ + bl 4594c │ │ │ │ + vldr d10, [pc, #652] @ 30260 │ │ │ │ add r1, sp, #448 @ 0x1c0 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d10, [r1, #8] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #424 @ 0x1a8 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d11, [r1, #8] │ │ │ │ vstr d8, [r1] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #400 @ 0x190 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d11, [r1, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #376 @ 0x178 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d10, [r1, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - vldr d12, [pc, #576] @ 302e0 │ │ │ │ + bl 4594c │ │ │ │ + vldr d12, [pc, #576] @ 30268 │ │ │ │ add r1, sp, #352 @ 0x160 │ │ │ │ - vldr d11, [pc, #580] @ 302e8 │ │ │ │ + vldr d11, [pc, #580] @ 30270 │ │ │ │ vstr d10, [r1, #8] │ │ │ │ - vldr d10, [pc, #580] @ 302f0 │ │ │ │ + vldr d10, [pc, #580] @ 30278 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vstr d8, [r1] │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vmov s15, r9 │ │ │ │ - ldr r6, [pc, #628] @ (30338 ) │ │ │ │ - vldr d8, [pc, #564] @ 302f8 │ │ │ │ + ldr r6, [pc, #628] @ (302c0 ) │ │ │ │ + vldr d8, [pc, #564] @ 30280 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vcvt.f64.s32 d9, s15 │ │ │ │ add r6, pc │ │ │ │ add.w r9, r9, #1 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vmul.f64 d9, d9, d12 │ │ │ │ vmul.f64 d9, d9, d11 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - bl 2ecdc │ │ │ │ + bl 2ec64 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vneg.f64 d0, d9 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ - bl 2ecdc │ │ │ │ + bl 2ec64 │ │ │ │ cmp.w r9, #6 │ │ │ │ - bne.n 300bc │ │ │ │ - bl 458d8 │ │ │ │ - vldr d9, [pc, #432] @ 302b8 │ │ │ │ + bne.n 30044 │ │ │ │ + bl 45860 │ │ │ │ + vldr d9, [pc, #432] @ 30240 │ │ │ │ add r1, sp, #328 @ 0x148 │ │ │ │ - vldr d10, [pc, #456] @ 302d8 │ │ │ │ + vldr d10, [pc, #456] @ 30260 │ │ │ │ addw fp, pc, #436 @ 0x1b4 │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ str r0, [r6, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #304 @ 0x130 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ vstr d10, [r1, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vstr d10, [sp, #288] @ 0x120 │ │ │ │ add r1, sp, #280 @ 0x118 │ │ │ │ - vldr d10, [pc, #392] @ 302d0 │ │ │ │ + vldr d10, [pc, #392] @ 30258 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ vstr d10, [r1] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ vstr d10, [r1] │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #232 @ 0xe8 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ vmov.f64 d9, #224 @ 0xbf000000 -0.5 │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - bl 458d8 │ │ │ │ + bl 4594c │ │ │ │ + bl 45860 │ │ │ │ add r1, sp, #208 @ 0xd0 │ │ │ │ str r0, [r6, #12] │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d9, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ addw fp, pc, #364 @ 0x16c │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ add r1, sp, #184 @ 0xb8 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ - add r3, pc, #360 @ (adr r3, 30310 ) │ │ │ │ + add r3, pc, #360 @ (adr r3, 30298 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r1] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ - bl 459c4 │ │ │ │ - add r3, pc, #344 @ (adr r3, 30318 ) │ │ │ │ + bl 4594c │ │ │ │ + add r3, pc, #344 @ (adr r3, 302a0 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ add r1, sp, #160 @ 0xa0 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ strd r2, r3, [r1] │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #136 @ 0x88 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d9, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - bl 458d8 │ │ │ │ + bl 4594c │ │ │ │ + bl 45860 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d2, [pc, #264] @ 30300 │ │ │ │ + vldr d2, [pc, #264] @ 30288 │ │ │ │ str r0, [r6, #16] │ │ │ │ - bl 2ecdc │ │ │ │ + bl 2ec64 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ - vldr d2, [pc, #232] @ 302f0 │ │ │ │ + vldr d2, [pc, #232] @ 30278 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ - bl 2ecdc │ │ │ │ + bl 2ec64 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d2, [pc, #208] @ 302f0 │ │ │ │ - bl 2ecdc │ │ │ │ + vldr d2, [pc, #208] @ 30278 │ │ │ │ + bl 2ec64 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ - vldr d2, [pc, #192] @ 302f0 │ │ │ │ - bl 2ecdc │ │ │ │ + vldr d2, [pc, #192] @ 30278 │ │ │ │ + bl 2ec64 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d2, [pc, #180] @ 302f0 │ │ │ │ + vldr d2, [pc, #180] @ 30278 │ │ │ │ vmov.f64 d1, #240 @ 0xbf800000 -1.0 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ - bl 2ecdc │ │ │ │ - bl 458d8 │ │ │ │ + bl 2ec64 │ │ │ │ + bl 45860 │ │ │ │ add r1, sp, #112 @ 0x70 │ │ │ │ str r0, [r6, #20] │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ addw fp, pc, #188 @ 0xbc │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ add r1, sp, #88 @ 0x58 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ - add r3, pc, #184 @ (adr r3, 30328 ) │ │ │ │ + add r3, pc, #184 @ (adr r3, 302b0 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ strd sl, fp, [r1] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #64 @ 0x40 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ - add r3, pc, #168 @ (adr r3, 30330 ) │ │ │ │ + add r3, pc, #168 @ (adr r3, 302b8 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd sl, fp, [r1] │ │ │ │ strd r2, r3, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ ldr r0, [r6, #20] │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - b.w 2f9b6 │ │ │ │ + bl 4594c │ │ │ │ + b.w 2f93e │ │ │ │ nop.w │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #174 @ 0xae │ │ │ │ lsrs r6, r7, #8 │ │ │ │ - add r3, pc, #860 @ (adr r3, 30620 ) │ │ │ │ + add r3, pc, #860 @ (adr r3, 305a8 ) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ itet al │ │ │ │ addal r3, #51 @ 0x33 │ │ │ │ add r3, #51 @ 0x33 │ │ │ │ addal r3, #51 @ 0x33 │ │ │ │ ittte al │ │ │ │ subal r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ itee ge @ unpredictable │ │ │ │ addge r3, #51 @ 0x33 │ │ │ │ addlt r3, #51 @ 0x33 │ │ │ │ addlt r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ - bhi.n 3030c │ │ │ │ + bhi.n 30294 │ │ │ │ asrs r2, r6, #15 │ │ │ │ str r0, [r7, #28] │ │ │ │ subs r7, #158 @ 0x9e │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ - bvs.n 3025c │ │ │ │ + bvs.n 301e4 │ │ │ │ lsrs r6, r6, #29 │ │ │ │ ands r6, r2 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #158 @ 0x9e │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ @@ -47367,99 +47358,99 @@ │ │ │ │ ldrlt r1, [sp, #612] @ 0x264 │ │ │ │ ldrge r1, [sp, #612] @ 0x264 │ │ │ │ subge r7, #201 @ 0xc9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ itett gt │ │ │ │ - bmi.n 30328 @ unpredictable │ │ │ │ + bmi.n 30270 @ unpredictable │ │ │ │ movle r2, r0 │ │ │ │ ldrgt r3, [sp, #24] │ │ │ │ - vldrgt d5, [pc, #280] @ 30458 │ │ │ │ - vldr d4, [pc, #284] @ 30460 │ │ │ │ + vldrgt d5, [pc, #280] @ 303e0 │ │ │ │ + vldr d4, [pc, #284] @ 303e8 │ │ │ │ mla r2, r2, r3, r5 │ │ │ │ vldr s12, [r2, #52] @ 0x34 │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ vmul.f64 d6, d6, d5 │ │ │ │ vdiv.f64 d7, d6, d4 │ │ │ │ vsub.f64 d7, d14, d7 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 30404 │ │ │ │ - vldr d6, [pc, #252] @ 30468 │ │ │ │ + bgt.n 3038c │ │ │ │ + vldr d6, [pc, #252] @ 303f0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3037e │ │ │ │ - vldr d6, [pc, #248] @ 30470 │ │ │ │ + bpl.n 30306 │ │ │ │ + vldr d6, [pc, #248] @ 303f8 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vabs.f64 d6, d7 │ │ │ │ - vldr d5, [pc, #244] @ 30478 │ │ │ │ + vldr d5, [pc, #244] @ 30400 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 30426 │ │ │ │ + bhi.n 303ae │ │ │ │ vneg.f64 d14, d7 │ │ │ │ mov.w sl, #4294967295 @ 0xffffffff │ │ │ │ - b.n 2fc86 │ │ │ │ + b.n 2fc0e │ │ │ │ vmov.f64 d11, d7 │ │ │ │ - b.n 2fe7c │ │ │ │ + b.n 2fe04 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr s14, [r9, #52] @ 0x34 │ │ │ │ cmp.w sl, #1 │ │ │ │ mov.w r1, #3 │ │ │ │ mov r0, r6 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vdiv.f64 d0, d7, d15 │ │ │ │ vsub.f64 d0, d0, d13 │ │ │ │ it ne │ │ │ │ vaddne.f64 d0, d0, d14 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #148] @ (30488 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #148] @ (30410 ) │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #12] │ │ │ │ mov r3, r8 │ │ │ │ - bl 45dc4 │ │ │ │ - b.n 2fdf4 │ │ │ │ - vldr d6, [pc, #104] @ 30470 │ │ │ │ + bl 45d4c │ │ │ │ + b.n 2fd7c │ │ │ │ + vldr d6, [pc, #104] @ 303f8 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - b.n 3037e │ │ │ │ - vldr d7, [pc, #96] @ 30470 │ │ │ │ + b.n 30306 │ │ │ │ + vldr d7, [pc, #96] @ 303f8 │ │ │ │ mov.w sl, #0 │ │ │ │ vsub.f64 d14, d14, d7 │ │ │ │ - b.n 2fc86 │ │ │ │ - vldr d0, [pc, #96] @ 30480 │ │ │ │ + b.n 2fc0e │ │ │ │ + vldr d0, [pc, #96] @ 30408 │ │ │ │ vmul.f64 d0, d14, d0 │ │ │ │ - b.n 2fd7c │ │ │ │ + b.n 2fd04 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ - vldr d14, [pc, #44] @ 30458 │ │ │ │ + vldr d14, [pc, #44] @ 303e0 │ │ │ │ mov.w sl, #1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ vsubgt.f64 d14, d7, d14 │ │ │ │ vaddle.f64 d14, d7, d14 │ │ │ │ - b.n 2fc86 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 2fc0e │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #64] @ (3048c ) │ │ │ │ + ldr r3, [pc, #64] @ (30414 ) │ │ │ │ add r3, pc │ │ │ │ - b.w 2fa84 │ │ │ │ + b.w 2fa0c │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ @@ -47475,259 +47466,259 @@ │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ ldr r1, [sp, #484] @ 0x1e4 │ │ │ │ - bvs.n 303f4 │ │ │ │ + bvs.n 3037c │ │ │ │ lsrs r6, r6, #29 │ │ │ │ ands r6, r2 │ │ │ │ - bne.n 30424 │ │ │ │ + bne.n 3036c │ │ │ │ movs r2, r0 │ │ │ │ - add r4, pc, #480 @ (adr r4, 30670 ) │ │ │ │ + add r6, pc, #720 @ (adr r6, 306e8 ) │ │ │ │ movs r1, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #456] @ 0x1c8 │ │ │ │ - cbz r2, 304b2 │ │ │ │ - ldr r3, [pc, #24] @ (304b4 ) │ │ │ │ + cbz r2, 3043a │ │ │ │ + ldr r3, [pc, #24] @ (3043c ) │ │ │ │ movs r1, #0 │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ str r4, [r2, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str.w r1, [r0, #456] @ 0x1c8 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - bne.n 30500 │ │ │ │ + bne.n 30448 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #40] @ (304f0 ) │ │ │ │ + ldr r4, [pc, #40] @ (30478 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - cbz r0, 304dc │ │ │ │ + cbz r0, 30464 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str r3, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 304ce │ │ │ │ - ldr r4, [pc, #20] @ (304f4 ) │ │ │ │ + bne.n 30456 │ │ │ │ + ldr r4, [pc, #20] @ (3047c ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 13b48 │ │ │ │ - bne.n 3055c │ │ │ │ + b.w 13c20 │ │ │ │ + bne.n 304a4 │ │ │ │ movs r2, r0 │ │ │ │ - bne.n 30534 │ │ │ │ + beq.n 3047c │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr r6, [pc, #168] @ (305b0 ) │ │ │ │ + ldr r6, [pc, #168] @ (30538 ) │ │ │ │ sub sp, #20 │ │ │ │ ldr r7, [r0, #36] @ 0x24 │ │ │ │ add r6, pc │ │ │ │ - cbz r1, 30548 │ │ │ │ + cbz r1, 304d0 │ │ │ │ mov r0, r1 │ │ │ │ mov r4, r1 │ │ │ │ - blx 321c │ │ │ │ - ldr r2, [pc, #152] @ (305b4 ) │ │ │ │ + blx 31d4 │ │ │ │ + ldr r2, [pc, #152] @ (3053c ) │ │ │ │ mov r1, r0 │ │ │ │ - ldr r5, [pc, #152] @ (305b8 ) │ │ │ │ + ldr r5, [pc, #152] @ (30540 ) │ │ │ │ mov r3, r4 │ │ │ │ mov r0, r7 │ │ │ │ add r5, pc │ │ │ │ ldr r2, [r6, r2] │ │ │ │ str r1, [sp, #0] │ │ │ │ ldrh r2, [r2, #0] │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ str r2, [sp, #4] │ │ │ │ ldrd r1, r2, [r5, #20] │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r3, [r5, #24] │ │ │ │ ldr r2, [r5, #16] │ │ │ │ add r3, r2 │ │ │ │ - ldr r2, [pc, #124] @ (305bc ) │ │ │ │ + ldr r2, [pc, #124] @ (30544 ) │ │ │ │ add r2, pc │ │ │ │ str r3, [r2, #24] │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ ldr r2, [r0, #96] @ 0x60 │ │ │ │ ldrsh.w r3, [r7, #14] │ │ │ │ ldrsh.w r1, [r7, #10] │ │ │ │ subs r3, r3, r1 │ │ │ │ - cbnz r2, 3059a │ │ │ │ + cbnz r2, 30522 │ │ │ │ movw r1, #34079 @ 0x851f │ │ │ │ movt r1, #20971 @ 0x51eb │ │ │ │ asrs r2, r3, #31 │ │ │ │ smull r1, r3, r1, r3 │ │ │ │ rsb r2, r2, r3, asr #3 │ │ │ │ cmp r2, #9 │ │ │ │ itt gt │ │ │ │ movgt r2, #9 │ │ │ │ movgt r3, #14 │ │ │ │ - bgt.n 3058e │ │ │ │ + bgt.n 30516 │ │ │ │ vmov s13, r2 │ │ │ │ vmov.f64 d5, #120 @ 0x3fc00000 1.5 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ - ldr r1, [pc, #48] @ (305c0 ) │ │ │ │ + ldr r1, [pc, #48] @ (30548 ) │ │ │ │ add r1, pc │ │ │ │ strd r2, r3, [r1, #12] │ │ │ │ str r3, [r1, #20] │ │ │ │ - b.n 3053e │ │ │ │ + b.n 304c6 │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ asrs r2, r3, #31 │ │ │ │ smull r1, r3, r1, r3 │ │ │ │ rsb r2, r2, r3, asr #4 │ │ │ │ - b.n 30568 │ │ │ │ + b.n 304f0 │ │ │ │ nop │ │ │ │ - ldrb r0, [r6, #11] │ │ │ │ + ldrb r0, [r5, #13] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 30570 │ │ │ │ + beq.n 304b8 │ │ │ │ movs r2, r0 │ │ │ │ - beq.n 30538 │ │ │ │ + beq.n 30480 │ │ │ │ movs r2, r0 │ │ │ │ - beq.n 3069c │ │ │ │ + beq.n 305e4 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3440] @ 0xd70 │ │ │ │ - ldr r2, [pc, #992] @ (309b8 ) │ │ │ │ + ldr r2, [pc, #992] @ (30940 ) │ │ │ │ mov r4, r0 │ │ │ │ - ldr r3, [pc, #992] @ (309bc ) │ │ │ │ + ldr r3, [pc, #992] @ (30944 ) │ │ │ │ sub.w sp, sp, #580 @ 0x244 │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r1, #36] @ 0x24 │ │ │ │ mov r6, r1 │ │ │ │ - ldr r5, [pc, #984] @ (309c0 ) │ │ │ │ + ldr r5, [pc, #984] @ (30948 ) │ │ │ │ add.w r1, r0, #8 │ │ │ │ add r7, sp, #36 @ 0x24 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r5, pc │ │ │ │ - vldr d9, [pc, #884] @ 30968 │ │ │ │ + vldr d9, [pc, #884] @ 308f0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #572] @ 0x23c │ │ │ │ mov.w r3, #0 │ │ │ │ - bl a770 │ │ │ │ + bl a638 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ mov r0, r6 │ │ │ │ - vldr d8, [pc, #860] @ 30970 │ │ │ │ + vldr d8, [pc, #860] @ 308f8 │ │ │ │ ldr r1, [r3, #12] │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [r3, #16] │ │ │ │ - bl 304f8 │ │ │ │ - ldr r2, [pc, #924] @ (309c4 ) │ │ │ │ - ldr r3, [pc, #924] @ (309c8 ) │ │ │ │ + bl 30480 │ │ │ │ + ldr r2, [pc, #924] @ (3094c ) │ │ │ │ + ldr r3, [pc, #924] @ (30950 ) │ │ │ │ mov r1, r7 │ │ │ │ add r7, sp, #16 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ ldr r3, [r5, r3] │ │ │ │ add r5, sp, #60 @ 0x3c │ │ │ │ vldr s14, [r2] │ │ │ │ vldr d6, [r3] │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r0, s15 │ │ │ │ - bl 160e4 │ │ │ │ - ldr r1, [pc, #888] @ (309cc ) │ │ │ │ + bl 1606c │ │ │ │ + ldr r1, [pc, #888] @ (30954 ) │ │ │ │ ldrd r3, r2, [sp, #48] @ 0x30 │ │ │ │ strd r3, r2, [sp, #4] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r1, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r0, r5 │ │ │ │ ldrd r2, r3, [sp, #36] @ 0x24 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - ldr r1, [pc, #860] @ (309d0 ) │ │ │ │ + bl 30480 │ │ │ │ + ldr r1, [pc, #860] @ (30958 ) │ │ │ │ ldrd r2, r3, [r4, #552] @ 0x228 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ add r1, pc │ │ │ │ mov r0, r5 │ │ │ │ ldrd r2, r3, [r4, #544] @ 0x220 │ │ │ │ strd r2, r3, [sp] │ │ │ │ ldrd r2, r3, [r4, #536] @ 0x218 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - ldr r1, [pc, #824] @ (309d4 ) │ │ │ │ + bl 30480 │ │ │ │ + ldr r1, [pc, #824] @ (3095c ) │ │ │ │ ldrd r2, r3, [r4, #664] @ 0x298 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ add r1, pc │ │ │ │ mov r0, r5 │ │ │ │ ldrd r2, r3, [r4, #648] @ 0x288 │ │ │ │ strd r2, r3, [sp] │ │ │ │ ldrd r2, r3, [r4, #656] @ 0x290 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ vldr d5, [r4, #472] @ 0x1d8 │ │ │ │ vldr d6, [r4, #480] @ 0x1e0 │ │ │ │ mov r0, r5 │ │ │ │ vldr d7, [r4, #488] @ 0x1e8 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - ldr r1, [pc, #772] @ (309d8 ) │ │ │ │ + ldr r1, [pc, #772] @ (30960 ) │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d4, d5, d8 │ │ │ │ vdiv.f64 d5, d6, d8 │ │ │ │ vdiv.f64 d7, d7, d8 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vstr d5, [sp] │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ vldr d10, [r4, #480] @ 0x1e0 │ │ │ │ vldr d12, [r4, #504] @ 0x1f8 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - blx 34dc │ │ │ │ + blx 3484 │ │ │ │ mov r1, r7 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ add r0, sp, #24 │ │ │ │ vldr d0, [r4, #488] @ 0x1e8 │ │ │ │ add r7, sp, #316 @ 0x13c │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d14, [r4, #512] @ 0x200 │ │ │ │ vldr d11, [sp, #24] │ │ │ │ vmov.f64 d0, d10 │ │ │ │ vldr d10, [sp, #16] │ │ │ │ - blx 3210 │ │ │ │ - ldr r1, [pc, #676] @ (309dc ) │ │ │ │ + blx 31c8 │ │ │ │ + ldr r1, [pc, #676] @ (30964 ) │ │ │ │ mov r0, r5 │ │ │ │ vmul.f64 d6, d12, d11 │ │ │ │ vmul.f64 d5, d14, d10 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d7, d6, d0 │ │ │ │ vdiv.f64 d6, d5, d0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ @@ -47743,165 +47734,165 @@ │ │ │ │ vstr d5, [sp] │ │ │ │ vldr d7, [r4, #496] @ 0x1f0 │ │ │ │ vmla.f64 d7, d13, d11 │ │ │ │ vmla.f64 d7, d14, d10 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vdiv.f64 d7, d7, d8 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ vldr d5, [r4, #512] @ 0x200 │ │ │ │ vldr d6, [r4, #504] @ 0x1f8 │ │ │ │ mov r0, r5 │ │ │ │ vldr d7, [r4, #496] @ 0x1f0 │ │ │ │ vmul.f64 d5, d5, d9 │ │ │ │ - ldr r1, [pc, #560] @ (309e0 ) │ │ │ │ + ldr r1, [pc, #560] @ (30968 ) │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d4, d5, d8 │ │ │ │ vdiv.f64 d5, d6, d8 │ │ │ │ vdiv.f64 d7, d7, d8 │ │ │ │ vstr d4, [sp, #8] │ │ │ │ vstr d5, [sp] │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ movs r2, #0 │ │ │ │ vldr d0, [r4, #264] @ 0x108 │ │ │ │ mov.w r1, #256 @ 0x100 │ │ │ │ mov r0, r5 │ │ │ │ - bl e8e8 │ │ │ │ + bl f058 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ vldr d0, [r4, #272] @ 0x110 │ │ │ │ movs r2, #0 │ │ │ │ mov.w r1, #256 @ 0x100 │ │ │ │ mov r0, r5 │ │ │ │ - bl ec2c │ │ │ │ + bl f39c │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r3, [pc, #460] @ (309e4 ) │ │ │ │ + ldr r3, [pc, #460] @ (3096c ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #460] @ (309e8 ) │ │ │ │ + ldr r1, [pc, #460] @ (30970 ) │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ ldr r0, [r3, #0] │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ str r0, [r5, r2] │ │ │ │ mov r0, r7 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - blx 3424 │ │ │ │ + blx 33cc │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ add.w r3, r4, #4096 @ 0x1000 │ │ │ │ ldr.w r3, [r3, #172] @ 0xac │ │ │ │ - cbz r3, 3088a │ │ │ │ + cbz r3, 30812 │ │ │ │ add.w r3, r4, #4320 @ 0x10e0 │ │ │ │ - ldr r1, [pc, #408] @ (309ec ) │ │ │ │ + ldr r1, [pc, #408] @ (30974 ) │ │ │ │ adds r3, #16 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vldr d7, [r3] │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vdiv.f64 d6, d7, d8 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vabs.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite mi │ │ │ │ movmi r3, #69 @ 0x45 │ │ │ │ movpl r3, #87 @ 0x57 │ │ │ │ str r3, [sp, #0] │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - vldr d3, [pc, #236] @ 30978 │ │ │ │ + bl 30480 │ │ │ │ + vldr d3, [pc, #236] @ 30900 │ │ │ │ vmov.f64 d5, #20 @ 0x40a00000 5.0 │ │ │ │ vldr d7, [r4, #304] @ 0x130 │ │ │ │ vmov.f64 d6, #34 @ 0x41100000 9.0 │ │ │ │ - vldr d4, [pc, #228] @ 30980 │ │ │ │ + vldr d4, [pc, #228] @ 30908 │ │ │ │ mov r0, r5 │ │ │ │ - ldr r1, [pc, #332] @ (309f0 ) │ │ │ │ + ldr r1, [pc, #332] @ (30978 ) │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ - vldr d8, [pc, #224] @ 30988 │ │ │ │ + vldr d8, [pc, #224] @ 30910 │ │ │ │ add r1, pc │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - vldr d4, [pc, #196] @ 30990 │ │ │ │ + bl 30480 │ │ │ │ + vldr d4, [pc, #196] @ 30918 │ │ │ │ vldr d7, [r4, #296] @ 0x128 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d5, [pc, #196] @ 30998 │ │ │ │ - vldr d6, [pc, #200] @ 309a0 │ │ │ │ + vldr d5, [pc, #196] @ 30920 │ │ │ │ + vldr d6, [pc, #200] @ 30928 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - ldr r1, [pc, #276] @ (309f4 ) │ │ │ │ + ldr r1, [pc, #276] @ (3097c ) │ │ │ │ add r1, pc │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d5, d7, d8 │ │ │ │ vmul.f64 d7, d5, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - vldr d5, [pc, #168] @ 309a8 │ │ │ │ + bl 30480 │ │ │ │ + vldr d5, [pc, #168] @ 30930 │ │ │ │ vldr d7, [r4, #288] @ 0x120 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d6, [pc, #164] @ 309b0 │ │ │ │ - ldr r1, [pc, #232] @ (309f8 ) │ │ │ │ + vldr d6, [pc, #164] @ 30938 │ │ │ │ + ldr r1, [pc, #232] @ (30980 ) │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ + bl 30480 │ │ │ │ vldr d7, [r4, #312] @ 0x138 │ │ │ │ - ldr r1, [pc, #204] @ (309fc ) │ │ │ │ + ldr r1, [pc, #204] @ (30984 ) │ │ │ │ mov r0, r5 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ add r1, pc │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl 304f8 │ │ │ │ - ldr r2, [pc, #184] @ (30a00 ) │ │ │ │ - ldr r3, [pc, #112] @ (309bc ) │ │ │ │ + bl 30480 │ │ │ │ + ldr r2, [pc, #184] @ (30988 ) │ │ │ │ + ldr r3, [pc, #112] @ (30944 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #572] @ 0x23c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 30964 │ │ │ │ + bne.n 308ec │ │ │ │ add.w sp, sp, #580 @ 0x244 │ │ │ │ vpop {d8-d14} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ @@ -47915,15 +47906,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ eors r0, r0 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ldrsh r1, [r2, r1] │ │ │ │ - ldr r2, [pc, #732] @ (30c70 ) │ │ │ │ + ldr r2, [pc, #732] @ (30bf8 ) │ │ │ │ lsls r0, r5, #30 │ │ │ │ subs r7, #221 @ 0xdd │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @@ -47933,60 +47924,60 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ cmp r6, #20 │ │ │ │ ands r5, r5 │ │ │ │ stmia r1!, {r1, r2, r5, r6, r7} │ │ │ │ ldmia r7!, {r0, r3} │ │ │ │ vminnm.f32 d3, d18, d12 │ │ │ │ - ldrb r4, [r3, #8] │ │ │ │ + ldrb r4, [r2, #10] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r1, #8] │ │ │ │ + ldrb r4, [r0, #10] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r4, r3, #9 │ │ │ │ + lsls r4, r2, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - add r5, sp, #240 @ 0xf0 │ │ │ │ + add r7, sp, #448 @ 0x1c0 │ │ │ │ movs r1, r0 │ │ │ │ - add r5, sp, #224 @ 0xe0 │ │ │ │ + add r7, sp, #432 @ 0x1b0 │ │ │ │ movs r1, r0 │ │ │ │ - add r5, sp, #168 @ 0xa8 │ │ │ │ + add r7, sp, #376 @ 0x178 │ │ │ │ movs r1, r0 │ │ │ │ - add r5, sp, #72 @ 0x48 │ │ │ │ + add r7, sp, #280 @ 0x118 │ │ │ │ movs r1, r0 │ │ │ │ - add r4, sp, #792 @ 0x318 │ │ │ │ + add r6, sp, #1000 @ 0x3e8 │ │ │ │ movs r1, r0 │ │ │ │ - add r4, sp, #448 @ 0x1c0 │ │ │ │ + add r6, sp, #656 @ 0x290 │ │ │ │ movs r1, r0 │ │ │ │ - add r4, sp, #152 @ 0x98 │ │ │ │ + add r6, sp, #360 @ 0x168 │ │ │ │ movs r1, r0 │ │ │ │ - add r4, sp, #160 @ 0xa0 │ │ │ │ + add r6, sp, #368 @ 0x170 │ │ │ │ movs r1, r0 │ │ │ │ - add r3, sp, #992 @ 0x3e0 │ │ │ │ + add r6, sp, #176 @ 0xb0 │ │ │ │ movs r1, r0 │ │ │ │ - add r3, sp, #712 @ 0x2c8 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ movs r1, r0 │ │ │ │ - add r3, sp, #544 @ 0x220 │ │ │ │ + add r5, sp, #752 @ 0x2f0 │ │ │ │ movs r1, r0 │ │ │ │ - add r3, sp, #408 @ 0x198 │ │ │ │ + add r5, sp, #616 @ 0x268 │ │ │ │ movs r1, r0 │ │ │ │ - add r3, sp, #352 @ 0x160 │ │ │ │ + add r5, sp, #560 @ 0x230 │ │ │ │ movs r1, r0 │ │ │ │ - strb r2, [r6, #26] │ │ │ │ + strb r2, [r5, #28] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #224] @ (30afc ) │ │ │ │ - ldr r3, [pc, #224] @ (30b00 ) │ │ │ │ + ldr r2, [pc, #224] @ (30a84 ) │ │ │ │ + ldr r3, [pc, #224] @ (30a88 ) │ │ │ │ mov lr, r1 │ │ │ │ add r2, pc │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ mov r5, r1 │ │ │ │ mov r9, r0 │ │ │ │ mov r8, sp │ │ │ │ movs r4, #1 │ │ │ │ @@ -47997,24 +47988,24 @@ │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ mov.w r3, #0 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - b.n 30a6a │ │ │ │ + b.n 309f2 │ │ │ │ mov lr, r7 │ │ │ │ mov ip, r8 │ │ │ │ adds r4, #1 │ │ │ │ cmp r4, #6 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - beq.n 30ada │ │ │ │ + beq.n 30a62 │ │ │ │ vldr d4, [r5] │ │ │ │ vmov s3, r4 │ │ │ │ vldr d3, [r5, #8] │ │ │ │ mov r0, r7 │ │ │ │ vldr d2, [r5, #16] │ │ │ │ vcvt.f64.s32 d1, s3 │ │ │ │ vldr d5, [r6, #16] │ │ │ │ @@ -48028,213 +48019,213 @@ │ │ │ │ vmul.f64 d7, d7, d1 │ │ │ │ vdiv.f64 d9, d5, d8 │ │ │ │ vdiv.f64 d1, d6, d8 │ │ │ │ vdiv.f64 d0, d7, d8 │ │ │ │ vadd.f64 d2, d9, d2 │ │ │ │ vadd.f64 d1, d1, d3 │ │ │ │ vadd.f64 d0, d0, d4 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ lsls r3, r4, #31 │ │ │ │ - bpl.n 30a50 │ │ │ │ + bpl.n 309d8 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ adds r4, #1 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp r4, #6 │ │ │ │ - bne.n 30a6a │ │ │ │ - ldr r2, [pc, #40] @ (30b04 ) │ │ │ │ - ldr r3, [pc, #32] @ (30b00 ) │ │ │ │ + bne.n 309f2 │ │ │ │ + ldr r2, [pc, #40] @ (30a8c ) │ │ │ │ + ldr r3, [pc, #32] @ (30a88 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 30af8 │ │ │ │ + bne.n 30a80 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - strb r4, [r3, #23] │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + strb r4, [r2, #25] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r3, #20] │ │ │ │ + strb r6, [r2, #22] │ │ │ │ movs r2, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r5, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r5, #448] @ 0x1c0 │ │ │ │ - cbz r4, 30b26 │ │ │ │ + cbz r4, 30aae │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldr r3, [pc, #56] @ (30b60 ) │ │ │ │ + ldr r3, [pc, #56] @ (30ae8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 30b46 │ │ │ │ + cbz r4, 30ace │ │ │ │ ldr r1, [r4, #0] │ │ │ │ movs r2, #0 │ │ │ │ str r1, [r3, #0] │ │ │ │ str r2, [r4, #0] │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #0] │ │ │ │ str r3, [r4, #8] │ │ │ │ movs r3, #1 │ │ │ │ str.w r4, [r5, #448] @ 0x1c0 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldr r0, [pc, #28] @ (30b64 ) │ │ │ │ + ldr r0, [pc, #28] @ (30aec ) │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #24 │ │ │ │ movs r1, #85 @ 0x55 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #16] @ (30b68 ) │ │ │ │ + ldr r0, [pc, #16] @ (30af0 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.n 30b36 │ │ │ │ - ldmia r2, {r2, r4, r6, r7} │ │ │ │ + bl 14170 │ │ │ │ + b.n 30abe │ │ │ │ + ldmia r2, {r2, r4, r5, r7} │ │ │ │ movs r2, r0 │ │ │ │ - add r1, sp, #312 @ 0x138 │ │ │ │ + add r3, sp, #520 @ 0x208 │ │ │ │ movs r1, r0 │ │ │ │ ldr??.w pc, [sp, #255]! │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #448] @ 0x1c0 │ │ │ │ - cbz r3, 30b7a │ │ │ │ + cbz r3, 30b02 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr.w ip, [pc, #104] @ 30bec │ │ │ │ + ldr.w ip, [pc, #104] @ 30b74 │ │ │ │ add ip, pc │ │ │ │ ldr.w r2, [r0, #448] @ 0x1c0 │ │ │ │ - cbz r2, 30bb4 │ │ │ │ + cbz r2, 30b3c │ │ │ │ ldr r3, [r2, #4] │ │ │ │ - cbz r3, 30bb4 │ │ │ │ + cbz r3, 30b3c │ │ │ │ ldr r1, [r2, #8] │ │ │ │ movw r3, #21846 @ 0x5556 │ │ │ │ movt r3, #21845 @ 0x5555 │ │ │ │ adds r1, #1 │ │ │ │ smull r0, r3, r3, r1 │ │ │ │ sub.w r3, r3, r1, asr #31 │ │ │ │ add.w r3, r3, r3, lsl #1 │ │ │ │ subs r3, r1, r3 │ │ │ │ str r3, [r2, #8] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 30bb6 │ │ │ │ + beq.n 30b3e │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 30bc6 │ │ │ │ + beq.n 30b4e │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #56] @ (30bf0 ) │ │ │ │ + ldr r3, [pc, #56] @ (30b78 ) │ │ │ │ ldr.w r3, [ip, r3] │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ strd r0, r1, [r2, #16] │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #40] @ (30bf0 ) │ │ │ │ + ldr r3, [pc, #40] @ (30b78 ) │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r2, #16] │ │ │ │ ldr.w r3, [ip, r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s14, [r2, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - strb r0, [r7, #17] │ │ │ │ + strb r0, [r6, #19] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3360] @ 0xd20 │ │ │ │ - ldr.w r3, [pc, #1092] @ 31050 │ │ │ │ + ldr.w r3, [pc, #1092] @ 30fd8 │ │ │ │ sub.w sp, sp, #636 @ 0x27c │ │ │ │ - ldr.w r2, [pc, #1088] @ 31054 │ │ │ │ + ldr.w r2, [pc, #1088] @ 30fdc │ │ │ │ add.w r1, r0, #8192 @ 0x2000 │ │ │ │ add r3, pc │ │ │ │ mov r4, r3 │ │ │ │ str r3, [sp, #24] │ │ │ │ - ldr.w r3, [pc, #1080] @ 31058 │ │ │ │ + ldr.w r3, [pc, #1080] @ 30fe0 │ │ │ │ add r2, pc │ │ │ │ str r0, [sp, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #628] @ 0x274 │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [r1, #448] @ 0x1c0 │ │ │ │ str r1, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 318b0 │ │ │ │ + beq.w 31838 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 318b0 │ │ │ │ + beq.w 31838 │ │ │ │ ldr.w sl, [r0, #12] │ │ │ │ ldr.w r3, [sl, #776] @ 0x308 │ │ │ │ ands.w r1, r3, #1024 @ 0x400 │ │ │ │ - bne.w 318b0 │ │ │ │ - ldr.w r2, [pc, #1028] @ 3105c │ │ │ │ - ldr.w r5, [pc, #1028] @ 31060 │ │ │ │ + bne.w 31838 │ │ │ │ + ldr.w r2, [pc, #1028] @ 30fe4 │ │ │ │ + ldr.w r5, [pc, #1028] @ 30fe8 │ │ │ │ vldr d10, [r0, #416] @ 0x1a0 │ │ │ │ add r5, pc │ │ │ │ vldr d9, [r0, #424] @ 0x1a8 │ │ │ │ ldr r2, [r4, r2] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ mov r0, r2 │ │ │ │ ldr r2, [r5, #28] │ │ │ │ ldrh r7, [r0, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 318d2 │ │ │ │ - ldr r3, [pc, #1004] @ (31064 ) │ │ │ │ + beq.w 3185a │ │ │ │ + ldr r3, [pc, #1004] @ (30fec ) │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vldr d6, [r5, #32] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ vldr d7, [r3] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 30ca2 │ │ │ │ + bhi.n 30c2a │ │ │ │ str r1, [r5, #28] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r3, [pc, #976] @ (31068 ) │ │ │ │ + ldr r3, [pc, #976] @ (30ff0 ) │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ add r3, pc │ │ │ │ vstr d7, [r3, #32] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - vldr d7, [pc, #848] @ 30ff8 │ │ │ │ + vldr d7, [pc, #848] @ 30f80 │ │ │ │ vldr d6, [r3, #40] @ 0x28 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 318b0 │ │ │ │ + bmi.w 31838 │ │ │ │ add.w r3, sl, #200 @ 0xc8 │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ - bl ab5c │ │ │ │ - vldr d7, [pc, #824] @ 31000 │ │ │ │ + bl aa78 │ │ │ │ + vldr d7, [pc, #824] @ 30f88 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3195e │ │ │ │ - ldr r3, [pc, #916] @ (3106c ) │ │ │ │ + bpl.w 318e6 │ │ │ │ + ldr r3, [pc, #916] @ (30ff4 ) │ │ │ │ add r6, sp, #548 @ 0x224 │ │ │ │ add r3, pc │ │ │ │ ldmia.w r3, {r0, r1} │ │ │ │ str r0, [sp, #548] @ 0x224 │ │ │ │ strh.w r1, [sp, #552] @ 0x228 │ │ │ │ - vldr d5, [pc, #800] @ 31008 │ │ │ │ + vldr d5, [pc, #800] @ 30f90 │ │ │ │ vmov.f64 d4, #40 @ 0x41400000 12.0 │ │ │ │ - vldr d7, [pc, #784] @ 31000 │ │ │ │ + vldr d7, [pc, #784] @ 30f88 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ vmla.f64 d6, d9, d4 │ │ │ │ vmul.f64 d5, d10, d5 │ │ │ │ movs r2, #150 @ 0x96 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ mov r0, r6 │ │ │ │ @@ -48254,59 +48245,59 @@ │ │ │ │ mul.w r2, r1, r2 │ │ │ │ subs r5, r5, r3 │ │ │ │ addw r3, r2, #2047 @ 0x7ff │ │ │ │ ands.w r3, r3, r2, asr #32 │ │ │ │ it cc │ │ │ │ movcc r3, r2 │ │ │ │ mov.w r9, r3, asr #11 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldrsh.w r1, [r8, #16] │ │ │ │ mov r2, r5 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r1, r9 │ │ │ │ str r0, [sp, #0] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r8 │ │ │ │ mov r3, r6 │ │ │ │ str r7, [sp, #8] │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ movs r2, #220 @ 0xdc │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ mov r0, r6 │ │ │ │ mul.w r2, r1, r2 │ │ │ │ ldrsh.w r8, [r3, #16] │ │ │ │ - ldr r1, [pc, #752] @ (31070 ) │ │ │ │ + ldr r1, [pc, #752] @ (30ff8 ) │ │ │ │ addw r3, r2, #2047 @ 0x7ff │ │ │ │ ands.w r3, r3, r2, asr #32 │ │ │ │ it cc │ │ │ │ movcc r3, r2 │ │ │ │ add r1, pc │ │ │ │ asrs r3, r3, #11 │ │ │ │ sub.w r8, r8, r3 │ │ │ │ negs r2, r3 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ ldrd r2, r3, [sl, #552] @ 0x228 │ │ │ │ eor.w r3, r3, #2147483648 @ 0x80000000 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r6 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, r5 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r1, r8 │ │ │ │ str r7, [sp, #8] │ │ │ │ mov r3, r6 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ - vldr d3, [pc, #592] @ 31010 │ │ │ │ + vldr d3, [pc, #592] @ 30f98 │ │ │ │ vadd.f64 d5, d8, d8 │ │ │ │ - vldr d4, [pc, #592] @ 31018 │ │ │ │ + vldr d4, [pc, #592] @ 30fa0 │ │ │ │ mov r0, sl │ │ │ │ ldrsh.w r2, [r3, #16] │ │ │ │ vmov s14, r2 │ │ │ │ ldrsh.w r3, [r3, #18] │ │ │ │ vmov s12, r3 │ │ │ │ vcvt.s32.f64 s11, d5 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ @@ -48314,53 +48305,53 @@ │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ vmls.f64 d6, d9, d4 │ │ │ │ vmov r8, s11 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r4, s15 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r5, s15 │ │ │ │ - bl 23c1c │ │ │ │ + bl 23ba4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31cf2 │ │ │ │ + bne.w 31c7a │ │ │ │ mov r0, sl │ │ │ │ - bl 23260 │ │ │ │ + bl 231e8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31ac2 │ │ │ │ + bne.w 31a4a │ │ │ │ mov r0, sl │ │ │ │ add r5, r8 │ │ │ │ - bl 2372c │ │ │ │ + bl 236b4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31a90 │ │ │ │ + bne.w 31a18 │ │ │ │ mov r0, sl │ │ │ │ add r5, r8 │ │ │ │ - bl 236e8 │ │ │ │ + bl 23670 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31a5e │ │ │ │ + bne.w 319e6 │ │ │ │ mov r0, sl │ │ │ │ add r5, r8 │ │ │ │ - bl 23444 │ │ │ │ + bl 233cc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31a2c │ │ │ │ + bne.w 319b4 │ │ │ │ mov r0, sl │ │ │ │ add r5, r8 │ │ │ │ - bl 23670 │ │ │ │ + bl 235f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31d4e │ │ │ │ + bne.w 31cd6 │ │ │ │ mov r0, sl │ │ │ │ - bl 232f8 │ │ │ │ + bl 23280 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31d1a │ │ │ │ + bne.w 31ca2 │ │ │ │ vadd.f64 d7, d9, d9 │ │ │ │ vldr d6, [sl, #216] @ 0xd8 │ │ │ │ vmov.f64 d5, #24 @ 0x40c00000 6.0 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r4, [sp, #16] │ │ │ │ movs r3, #130 @ 0x82 │ │ │ │ vnmul.f64 d6, d6, d5 │ │ │ │ - ldr r1, [pc, #508] @ (31074 ) │ │ │ │ + ldr r1, [pc, #508] @ (30ffc ) │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ mov r0, r6 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ add r1, pc │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ ldrsh.w r8, [r2, #16] │ │ │ │ @@ -48370,89 +48361,89 @@ │ │ │ │ movcc r2, r3 │ │ │ │ ldr.w r3, [r4, #276] @ 0x114 │ │ │ │ add.w r8, r8, r2, asr #11 │ │ │ │ vmov r5, s15 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ add r5, r3 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r6 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, r5 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r1, r8 │ │ │ │ str r7, [sp, #8] │ │ │ │ mov r3, r6 │ │ │ │ add.w r8, r4, #344 @ 0x158 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ add.w r3, sl, #4096 @ 0x1000 │ │ │ │ ldr r5, [r4, #36] @ 0x24 │ │ │ │ ldr.w r3, [r3, #172] @ 0xac │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 31d10 │ │ │ │ + bne.w 31c98 │ │ │ │ vldr d0, [sl, #472] @ 0x1d8 │ │ │ │ - vldr d4, [pc, #312] @ 31020 │ │ │ │ + vldr d4, [pc, #312] @ 30fa8 │ │ │ │ mov r1, r8 │ │ │ │ - vldr d5, [pc, #316] @ 31028 │ │ │ │ + vldr d5, [pc, #316] @ 30fb0 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d6, [pc, #284] @ 31010 │ │ │ │ + vldr d6, [pc, #284] @ 30f98 │ │ │ │ vmul.f64 d7, d0, d4 │ │ │ │ vdiv.f64 d0, d7, d5 │ │ │ │ vmul.f64 d0, d0, d6 │ │ │ │ - bl 44658 │ │ │ │ + bl 445e0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ - vldr d7, [pc, #296] @ 31030 │ │ │ │ + vldr d7, [pc, #296] @ 30fb8 │ │ │ │ vldr d0, [sl, #280] @ 0x118 │ │ │ │ add.w r1, r3, #200 @ 0xc8 │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ - bl 44398 │ │ │ │ + bl 44320 │ │ │ │ vldr d0, [sl, #520] @ 0x208 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vldr d0, [sl, #528] @ 0x210 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vldr d7, [sl, #224] @ 0xe0 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmul.f64 d8, d8, d0 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 31986 │ │ │ │ - vldr d6, [pc, #236] @ 31038 │ │ │ │ - vldr d7, [pc, #240] @ 31040 │ │ │ │ + bmi.w 3190e │ │ │ │ + vldr d6, [pc, #236] @ 30fc0 │ │ │ │ + vldr d7, [pc, #240] @ 30fc8 │ │ │ │ vdiv.f64 d0, d8, d6 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - vldr d7, [pc, #172] @ 31008 │ │ │ │ + vldr d7, [pc, #172] @ 30f90 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ add.w r1, r3, #272 @ 0x110 │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r4, s15 │ │ │ │ - bl 44398 │ │ │ │ + bl 44320 │ │ │ │ mov r0, sl │ │ │ │ - bl 23444 │ │ │ │ + bl 233cc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31af4 │ │ │ │ + bne.w 31a7c │ │ │ │ vldr d7, [sl, #320] @ 0x140 │ │ │ │ - vldr d6, [pc, #192] @ 31048 │ │ │ │ + vldr d6, [pc, #192] @ 30fd0 │ │ │ │ ldr.w r0, [sl, #3928] @ 0xf58 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ itt lt │ │ │ │ movlt r3, #0 │ │ │ │ strblt r3, [r0, #0] │ │ │ │ - blt.n 30fa8 │ │ │ │ - ldr r1, [pc, #216] @ (31078 ) │ │ │ │ + blt.n 30f30 │ │ │ │ + ldr r1, [pc, #216] @ (31000 ) │ │ │ │ vmov r2, r3, d7 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ vmov.f64 d6, #50 @ 0x41900000 18.0 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ movs r3, #200 @ 0xc8 │ │ │ │ vmla.f64 d7, d9, d6 │ │ │ │ add.w r8, sl, #3920 @ 0xf50 │ │ │ │ str.w sl, [sp, #48] @ 0x30 │ │ │ │ @@ -48471,15 +48462,15 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ subs r6, r6, r5 │ │ │ │ mov sl, r2 │ │ │ │ negs r5, r5 │ │ │ │ str r5, [sp, #40] @ 0x28 │ │ │ │ mov r5, fp │ │ │ │ vmov r9, s15 │ │ │ │ - b.n 31080 │ │ │ │ + b.n 31008 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -48504,65 +48495,65 @@ │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - bvc.n 31050 │ │ │ │ + bvc.n 30fd8 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - strb r4, [r4, #15] │ │ │ │ + strb r4, [r3, #17] │ │ │ │ movs r2, r0 │ │ │ │ - strb r2, [r3, #15] │ │ │ │ + strb r2, [r2, #17] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r1!, {r2, r3, r4, r7} │ │ │ │ + ldmia r1!, {r2, r3, r4, r5, r6} │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r1!, {r5, r6} │ │ │ │ + ldmia r1!, {r6} │ │ │ │ movs r2, r0 │ │ │ │ - add r7, pc, #848 @ (adr r7, 313c0 ) │ │ │ │ + add r2, sp, #32 │ │ │ │ movs r1, r0 │ │ │ │ - add r7, pc, #200 @ (adr r7, 3113c ) │ │ │ │ + add r1, sp, #408 @ 0x198 │ │ │ │ movs r1, r0 │ │ │ │ - add r6, pc, #424 @ (adr r6, 31220 ) │ │ │ │ + add r0, sp, #632 @ 0x278 │ │ │ │ movs r1, r0 │ │ │ │ - add r5, pc, #376 @ (adr r5, 311f4 ) │ │ │ │ + add r7, pc, #584 @ (adr r7, 3124c ) │ │ │ │ movs r1, r0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r5, [r3, #36] @ 0x24 │ │ │ │ ldr.w fp, [r8, #4]! │ │ │ │ mov r0, fp │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ str r2, [sp, #4] │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, sl │ │ │ │ str r7, [sp, #8] │ │ │ │ add r6, r9 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ cmp r4, r8 │ │ │ │ - bne.n 3107c │ │ │ │ + bne.n 31004 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ movs r1, #160 @ 0xa0 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ ldr.w sl, [sp, #48] @ 0x30 │ │ │ │ str.w sl, [sp, #40] @ 0x28 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ addw r6, sl, #3944 @ 0xf68 │ │ │ │ @@ -48577,43 +48568,43 @@ │ │ │ │ add r5, r3 │ │ │ │ addw r3, r1, #2047 @ 0x7ff │ │ │ │ ands.w r3, r3, r1, asr #32 │ │ │ │ it cc │ │ │ │ movcc r3, r1 │ │ │ │ add.w r3, r2, r3, asr #11 │ │ │ │ str r3, [sp, #32] │ │ │ │ - b.n 310ec │ │ │ │ + b.n 31074 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r4, [r3, #36] @ 0x24 │ │ │ │ ldr.w r8, [r6, #4]! │ │ │ │ mov r0, r8 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r2, r5 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r3, r8 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ strd sl, r7, [sp, #4] │ │ │ │ add r5, r9 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ cmp fp, r6 │ │ │ │ - bne.n 310e8 │ │ │ │ + bne.n 31070 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d1, [pc, #592] @ 31368 │ │ │ │ + vldr d1, [pc, #592] @ 312f0 │ │ │ │ add r5, sp, #96 @ 0x60 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - vldr d2, [pc, #592] @ 31370 │ │ │ │ + vldr d2, [pc, #592] @ 312f8 │ │ │ │ ldr r2, [r4, #88] @ 0x58 │ │ │ │ mov r0, r5 │ │ │ │ vldr d4, [r4, #424] @ 0x1a8 │ │ │ │ vldr d6, [r4, #416] @ 0x1a0 │ │ │ │ - vldr d3, [pc, #584] @ 31378 │ │ │ │ + vldr d3, [pc, #584] @ 31300 │ │ │ │ vmla.f64 d5, d4, d1 │ │ │ │ - vldr d4, [pc, #584] @ 31380 │ │ │ │ + vldr d4, [pc, #584] @ 31308 │ │ │ │ vmul.f64 d6, d6, d2 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ str r2, [sp, #20] │ │ │ │ ldr.w sl, [sp, #40] @ 0x28 │ │ │ │ vmla.f64 d7, d6, d7 │ │ │ │ vmov s13, r2 │ │ │ │ ldrsh.w r2, [r3, #16] │ │ │ │ @@ -48627,173 +48618,173 @@ │ │ │ │ vmov r1, s15 │ │ │ │ adds r3, r1, r2 │ │ │ │ subs r1, r2, r1 │ │ │ │ vcvt.s32.f64 s4, d2 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vstr s4, [sp] │ │ │ │ vmov r2, s15 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r1, r5 │ │ │ │ - bl a770 │ │ │ │ + bl a638 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ adds r0, #8 │ │ │ │ - bl 4af0 │ │ │ │ + bl 4a88 │ │ │ │ mov r4, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31992 │ │ │ │ + bne.w 3191a │ │ │ │ vldr d10, [sl, #200] @ 0xc8 │ │ │ │ vmov.f64 d7, #20 @ 0x40a00000 5.0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d9, [sl, #208] @ 0xd0 │ │ │ │ vabs.f64 d6, d10 │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 311d2 │ │ │ │ + bpl.n 3115a │ │ │ │ vabs.f64 d6, d9 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 31daa │ │ │ │ + bmi.w 31d32 │ │ │ │ add r5, sp, #88 @ 0x58 │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ vldr d0, [sl, #472] @ 0x1d8 │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ vmul.f64 d0, d7, d9 │ │ │ │ vmul.f64 d1, d6, d9 │ │ │ │ vmls.f64 d0, d6, d10 │ │ │ │ vmla.f64 d1, d10, d7 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ - ldr r3, [pc, #456] @ (313d0 ) │ │ │ │ + ldr r3, [pc, #456] @ (31358 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 320bc │ │ │ │ + beq.w 32044 │ │ │ │ add r7, sp, #224 @ 0xe0 │ │ │ │ add r6, sp, #400 @ 0x190 │ │ │ │ mov r0, r6 │ │ │ │ add.w r9, sl, #72 @ 0x48 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [sp, #48] @ 0x30 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vldr d0, [sl, #480] @ 0x1e0 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r6 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vldr d0, [sl, #488] @ 0x1e8 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ - vldr d0, [pc, #316] @ 31388 │ │ │ │ + bl afae │ │ │ │ + vldr d0, [pc, #316] @ 31310 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ - vldr d0, [pc, #304] @ 31388 │ │ │ │ + bl afae │ │ │ │ + vldr d0, [pc, #304] @ 31310 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ - ldr r3, [pc, #368] @ (313d4 ) │ │ │ │ + bl afae │ │ │ │ + ldr r3, [pc, #368] @ (3135c ) │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #4] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [r3, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - bl 45f00 │ │ │ │ + bl 45e88 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ - bl b3c8 │ │ │ │ - vldr d7, [pc, #272] @ 31390 │ │ │ │ + bl b66a │ │ │ │ + vldr d7, [pc, #272] @ 31318 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3129c │ │ │ │ + bmi.n 31224 │ │ │ │ vldr d7, [r7] │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 31dbc │ │ │ │ - ldr r3, [pc, #312] @ (313d8 ) │ │ │ │ + bne.w 31d44 │ │ │ │ + ldr r3, [pc, #312] @ (31360 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #28] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r3, [r3, #36] @ 0x24 │ │ │ │ ldrsh.w r4, [r3, #16] │ │ │ │ ldrsh.w r8, [r3, #18] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 31e26 │ │ │ │ + beq.w 31dae │ │ │ │ mov r2, r4 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ mov r3, r8 │ │ │ │ mov r0, sl │ │ │ │ mov r1, r4 │ │ │ │ - bl 46a40 │ │ │ │ + bl 469c8 │ │ │ │ ldrsh.w r3, [sl, #824] @ 0x338 │ │ │ │ cmp r3, #0 │ │ │ │ - bge.w 31ef0 │ │ │ │ + bge.w 31e78 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ ldrsh.w r2, [r3, #18] │ │ │ │ movs r4, #0 │ │ │ │ ldrsh.w r1, [r3, #16] │ │ │ │ mov.w r6, #23040 @ 0x5a00 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ subs r2, #2 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ subs r1, #2 │ │ │ │ str r3, [sp, #12] │ │ │ │ movs r3, #4 │ │ │ │ stmia.w sp, {r3, r4, r6} │ │ │ │ - bl 6044 │ │ │ │ + bl 5fdc │ │ │ │ ldr r4, [sp, #16] │ │ │ │ mvn.w r7, #29 │ │ │ │ - vldr d5, [pc, #160] @ 31398 │ │ │ │ - vldr d7, [pc, #164] @ 313a0 │ │ │ │ + vldr d5, [pc, #160] @ 31320 │ │ │ │ + vldr d7, [pc, #164] @ 31328 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vldr d10, [r4, #416] @ 0x1a0 │ │ │ │ vldr d6, [r4, #424] @ 0x1a8 │ │ │ │ ldrsh.w r2, [r3, #18] │ │ │ │ vmul.f64 d10, d10, d5 │ │ │ │ ldrsh.w r3, [r3, #16] │ │ │ │ vmov s18, r3 │ │ │ │ - vldr d11, [pc, #140] @ 313a8 │ │ │ │ - vldr d12, [pc, #144] @ 313b0 │ │ │ │ - vldr d13, [pc, #148] @ 313b8 │ │ │ │ + vldr d11, [pc, #140] @ 31330 │ │ │ │ + vldr d12, [pc, #144] @ 31338 │ │ │ │ + vldr d13, [pc, #148] @ 31340 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ vmla.f64 d8, d6, d7 │ │ │ │ vcvt.s32.f64 s16, d8 │ │ │ │ vmov r3, s16 │ │ │ │ add r3, r2 │ │ │ │ vmov s16, r3 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ mov r6, r0 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add.w r1, r0, #8 │ │ │ │ - bl a770 │ │ │ │ + bl a638 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - vldr d6, [pc, #100] @ 313c0 │ │ │ │ - vldr d7, [pc, #104] @ 313c8 │ │ │ │ - b.n 313fc │ │ │ │ + vldr d6, [pc, #100] @ 31348 │ │ │ │ + vldr d7, [pc, #104] @ 31350 │ │ │ │ + b.n 31384 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 31370 │ │ │ │ + b.n 312f8 │ │ │ │ eors r2, r7 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ str r0, [r0, r0] │ │ │ │ eors r4, r6 │ │ │ │ ldrb r1, [r5, r0] │ │ │ │ stmia r2!, {r0, r1, r2, r3, r7} │ │ │ │ @@ -48829,125 +48820,125 @@ │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffbfdf │ │ │ │ - ldr r4, [pc, #684] @ (31678 ) │ │ │ │ + ldr r4, [pc, #684] @ (31600 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - stmia r3!, {r1, r2, r4, r5, r6, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r6, r7} │ │ │ │ movs r2, r0 │ │ │ │ - stmia r3!, {r1, r2, r4, r7} │ │ │ │ + stmia r3!, {r1, r2, r4, r5, r6} │ │ │ │ movs r2, r0 │ │ │ │ - stmia r3!, {r1, r2, r3, r4, r6} │ │ │ │ + stmia r3!, {r1, r2, r3, r4, r5} │ │ │ │ movs r2, r0 │ │ │ │ vmov s15, r7 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d12 │ │ │ │ vdiv.f64 d0, d0, d13 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vmls.f64 d3, d11, d7 │ │ │ │ vmls.f64 d1, d10, d7 │ │ │ │ vmla.f64 d2, d11, d6 │ │ │ │ vmla.f64 d0, d10, d6 │ │ │ │ mov r0, r6 │ │ │ │ adds r7, #10 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ cmp r7, #40 @ 0x28 │ │ │ │ - bne.n 313dc │ │ │ │ + bne.n 31364 │ │ │ │ vldr d13, [sl, #488] @ 0x1e8 │ │ │ │ - vldr d7, [pc, #936] @ 317d8 │ │ │ │ + vldr d7, [pc, #936] @ 31760 │ │ │ │ vcmpe.f64 d13, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 31942 │ │ │ │ - ldr r3, [pc, #992] @ (31820 ) │ │ │ │ + bpl.w 318ca │ │ │ │ + ldr r3, [pc, #992] @ (317a8 ) │ │ │ │ vmov.f64 d13, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 31506 │ │ │ │ + bne.n 3148e │ │ │ │ ldr r4, [sp, #32] │ │ │ │ vmov.f64 d0, d13 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d14, [pc, #908] @ 317e0 │ │ │ │ + vldr d14, [pc, #908] @ 31768 │ │ │ │ mov r1, r4 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ - blx 3074 │ │ │ │ - vldr d5, [pc, #900] @ 317e8 │ │ │ │ + blx 3028 │ │ │ │ + vldr d5, [pc, #900] @ 31770 │ │ │ │ vmul.f64 d14, d10, d14 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vmul.f64 d5, d10, d5 │ │ │ │ - vldr d10, [pc, #884] @ 317f0 │ │ │ │ + vldr d10, [pc, #884] @ 31778 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ vadd.f64 d0, d13, d10 │ │ │ │ vmla.f64 d11, d6, d5 │ │ │ │ vmls.f64 d12, d7, d5 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d6, [r5, #-8] │ │ │ │ vldr d7, [r5] │ │ │ │ vsub.f64 d0, d13, d10 │ │ │ │ mov r1, r4 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ mov r0, r5 │ │ │ │ vmls.f64 d10, d6, d14 │ │ │ │ vmov.f64 d13, d9 │ │ │ │ vmla.f64 d13, d7, d14 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmls.f64 d8, d7, d14 │ │ │ │ vldr d7, [r5] │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vmla.f64 d9, d7, d14 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ mov r0, r6 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vmov.f64 d11, #24 @ 0x40c00000 6.0 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r6 │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ vldr d12, [r4, #416] @ 0x1a0 │ │ │ │ - vldr d7, [pc, #724] @ 317f8 │ │ │ │ + vldr d7, [pc, #724] @ 31780 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d4, [pc, #724] @ 31800 │ │ │ │ + vldr d4, [pc, #724] @ 31788 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ vldr d10, [r4, #424] @ 0x1a8 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ - vldr d5, [pc, #716] @ 31808 │ │ │ │ + vldr d5, [pc, #716] @ 31790 │ │ │ │ vmul.f64 d4, d12, d4 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ vmul.f64 d5, d10, d5 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ ldrsh.w r9, [r2, #16] │ │ │ │ vcvt.s32.f64 s18, d6 │ │ │ │ @@ -48957,19 +48948,19 @@ │ │ │ │ vcvt.s32.f64 s13, d5 │ │ │ │ vmov r6, s15 │ │ │ │ vstr s18, [sp, #20] │ │ │ │ sub.w r9, r9, r3 │ │ │ │ ldrsh.w r3, [r2, #18] │ │ │ │ vmov r8, s13 │ │ │ │ add r8, r3 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ mov r7, r0 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add.w r1, r0, #8 │ │ │ │ - bl a770 │ │ │ │ + bl a638 │ │ │ │ vmov r2, s18 │ │ │ │ vmov s15, r8 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ sub.w r4, r9, r2 │ │ │ │ @@ -48980,79 +48971,79 @@ │ │ │ │ vmov s26, r2 │ │ │ │ vcvt.f64.s32 d9, s15 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vcvt.f64.s32 d13, s26 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vsub.f64 d11, d8, d11 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ sub.w r3, r9, r6 │ │ │ │ vmov s4, r3 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d2, s4 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov s15, r9 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vcvt.f64.s32 d9, s15 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ add.w r3, r6, r9 │ │ │ │ vmov s4, r3 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d2, s4 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ mov r0, r7 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ mov r0, r5 │ │ │ │ vldr d0, [sl, #488] @ 0x1e8 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d0, [sl, #480] @ 0x1e0 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vldr d11, [r5, #-8] │ │ │ │ vldr d7, [sl, #512] @ 0x200 │ │ │ │ vmov.f64 d5, #12 @ 0x40600000 3.5 │ │ │ │ vldr d6, [sl, #504] @ 0x1f8 │ │ │ │ vldr d13, [r5] │ │ │ │ vmul.f64 d11, d11, d7 │ │ │ │ - vldr d4, [pc, #388] @ 31810 │ │ │ │ + vldr d4, [pc, #388] @ 31798 │ │ │ │ vmla.f64 d11, d13, d6 │ │ │ │ - vldr d6, [pc, #388] @ 31818 │ │ │ │ + vldr d6, [pc, #388] @ 317a0 │ │ │ │ vdiv.f64 d7, d11, d0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d7, d4 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 31926 │ │ │ │ - ldr r3, [pc, #372] @ (31824 ) │ │ │ │ + ble.w 318ae │ │ │ │ + ldr r3, [pc, #372] @ (317ac ) │ │ │ │ vmov.f64 d6, d5 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 31740 │ │ │ │ + bne.n 316c8 │ │ │ │ vmov.f64 d7, #16 @ 0x40800000 4.0 │ │ │ │ vmov.f64 d5, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ mov r0, r7 │ │ │ │ vmul.f64 d11, d12, d7 │ │ │ │ vmls.f64 d13, d10, d7 │ │ │ │ vdiv.f64 d7, d6, d5 │ │ │ │ @@ -49065,90 +49056,90 @@ │ │ │ │ vmov.f64 d3, d14 │ │ │ │ vmla.f64 d9, d7, d6 │ │ │ │ vcvt.s32.f64 s18, d9 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vsub.f64 d0, d9, d11 │ │ │ │ vsub.f64 d15, d0, d11 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vadd.f64 d9, d11, d9 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ vmov.f64 d3, d14 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ mov r0, r7 │ │ │ │ vadd.f64 d11, d11, d9 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r7 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vldr d0, [sl, #544] @ 0x220 │ │ │ │ vmov.f64 d7, #224 @ 0xbf000000 -0.5 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3190a │ │ │ │ - ldr r3, [pc, #208] @ (31828 ) │ │ │ │ + bpl.w 31892 │ │ │ │ + ldr r3, [pc, #208] @ (317b0 ) │ │ │ │ vmov.f64 d0, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ - cbnz r3, 317a6 │ │ │ │ + cbnz r3, 3172e │ │ │ │ vldr s15, [sp, #20] │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - blx 3554 │ │ │ │ + blx 34f0 │ │ │ │ vcvt.s32.f64 s4, d0 │ │ │ │ vadd.f64 d1, d10, d10 │ │ │ │ vmov.f64 d7, #34 @ 0x41100000 9.0 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ mov r0, r7 │ │ │ │ vmla.f64 d3, d10, d7 │ │ │ │ vmov r3, s4 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ sub.w r3, r9, r3 │ │ │ │ vmov s4, r3 │ │ │ │ vcvt.f64.s32 d2, s4 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ mov r0, sl │ │ │ │ - bl 232f8 │ │ │ │ + bl 23280 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31ca4 │ │ │ │ + bne.w 31c2c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r7 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r1, [r3, #36] @ 0x24 │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r7 │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ mov r0, sl │ │ │ │ - bl 23670 │ │ │ │ + bl 235f8 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 31c00 │ │ │ │ - b.n 3182c │ │ │ │ + bne.w 31b88 │ │ │ │ + b.n 317b4 │ │ │ │ nop.w │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (31b78 ) │ │ │ │ + ldr r2, [pc, #924] @ (31b00 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ itte al │ │ │ │ addal r6, sp, #80 @ 0x50 │ │ │ │ - bal.n 31a74 @ unpredictable branch in IT block │ │ │ │ + bal.n 319fc @ unpredictable branch in IT block │ │ │ │ │ │ │ │ asr r2, r7, #17 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 3193c ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 318c4 ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #161 @ 0xa1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ movs r0, r0 │ │ │ │ @@ -49163,49 +49154,49 @@ │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - stmia r1!, {r1, r3, r4, r5, r7} │ │ │ │ + stmia r1!, {r1, r3, r4, r7} │ │ │ │ movs r2, r0 │ │ │ │ - itet mi │ │ │ │ - movmi r2, r0 │ │ │ │ - bkpt 0x00a2 │ │ │ │ - movmi r2, r0 │ │ │ │ + itet cs │ │ │ │ + movcs r2, r0 │ │ │ │ + bkpt 0x0082 │ │ │ │ + movcs r2, r0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ ldr.w r3, [r3, #448] @ 0x1c0 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 318b0 │ │ │ │ + beq.n 31838 │ │ │ │ cmp r2, #1 │ │ │ │ it ne │ │ │ │ ldrne r3, [r3, #12] │ │ │ │ - bne.n 31856 │ │ │ │ + bne.n 317de │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ vldr d6, [r3, #16] │ │ │ │ vldr d7, [r2] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp.w r3, #3600 @ 0xe10 │ │ │ │ - bge.w 32020 │ │ │ │ + bge.w 31fa8 │ │ │ │ cmp r3, #59 @ 0x3b │ │ │ │ - bgt.w 31d80 │ │ │ │ - ldr r1, [pc, #840] @ (31bb0 ) │ │ │ │ + bgt.w 31d08 │ │ │ │ + ldr r1, [pc, #840] @ (31b38 ) │ │ │ │ mov r2, r3 │ │ │ │ add r3, sp, #528 @ 0x210 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ mov r0, r3 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ vmov.f64 d6, #40 @ 0x41400000 12.0 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ str.w fp, [sp, #8] │ │ │ │ vmul.f64 d10, d10, d6 │ │ │ │ str r0, [sp, #0] │ │ │ │ @@ -49213,96 +49204,96 @@ │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vcvt.s32.f64 s20, d10 │ │ │ │ vmov r2, s15 │ │ │ │ vstr s20, [sp, #4] │ │ │ │ add r2, r8 │ │ │ │ - bl 9eb8 │ │ │ │ - ldr r2, [pc, #768] @ (31bb4 ) │ │ │ │ - ldr r3, [pc, #772] @ (31bb8 ) │ │ │ │ + bl 9d80 │ │ │ │ + ldr r2, [pc, #768] @ (31b3c ) │ │ │ │ + ldr r3, [pc, #772] @ (31b40 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #628] @ 0x274 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3260c │ │ │ │ + bne.w 32594 │ │ │ │ add.w sp, sp, #636 @ 0x27c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ lsls r6, r3, #11 │ │ │ │ - bmi.n 3199a │ │ │ │ - ldr r3, [pc, #740] @ (31bbc ) │ │ │ │ + bmi.n 31922 │ │ │ │ + ldr r3, [pc, #740] @ (31b44 ) │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vldr d6, [r5, #32] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ vldr d7, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 30ca2 │ │ │ │ + blt.w 30c2a │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #28] │ │ │ │ - vldr d6, [pc, #640] @ 31b78 │ │ │ │ - ldr r3, [pc, #708] @ (31bc0 ) │ │ │ │ + vldr d6, [pc, #640] @ 31b00 │ │ │ │ + ldr r3, [pc, #708] @ (31b48 ) │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ add r3, pc │ │ │ │ vstr d7, [r3, #32] │ │ │ │ - b.w 30ca2 │ │ │ │ + b.w 30c2a │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 31760 │ │ │ │ - ldr r3, [pc, #680] @ (31bc4 ) │ │ │ │ + ble.w 316e8 │ │ │ │ + ldr r3, [pc, #680] @ (31b4c ) │ │ │ │ vmov.f64 d0, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ - b.n 3175e │ │ │ │ + b.n 316e6 │ │ │ │ vmov.f64 d7, #140 @ 0xc0600000 -3.5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 316ba │ │ │ │ - ldr r3, [pc, #656] @ (31bc8 ) │ │ │ │ + bpl.w 31642 │ │ │ │ + ldr r3, [pc, #656] @ (31b50 ) │ │ │ │ vmov.f64 d6, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ - b.n 316b6 │ │ │ │ - vldr d7, [pc, #572] @ 31b80 │ │ │ │ + b.n 3163e │ │ │ │ + vldr d7, [pc, #572] @ 31b08 │ │ │ │ vcmpe.f64 d13, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 3144a │ │ │ │ - ldr r3, [pc, #632] @ (31bcc ) │ │ │ │ + ble.w 313d2 │ │ │ │ + ldr r3, [pc, #632] @ (31b54 ) │ │ │ │ vmov.f64 d13, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ - b.n 31446 │ │ │ │ + b.n 313ce │ │ │ │ vldr d7, [sl, #520] @ 0x208 │ │ │ │ add r6, sp, #548 @ 0x224 │ │ │ │ - vldr d5, [pc, #544] @ 31b88 │ │ │ │ + vldr d5, [pc, #544] @ 31b10 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d6, [pc, #548] @ 31b90 │ │ │ │ - ldr r1, [pc, #608] @ (31bd0 ) │ │ │ │ + vldr d6, [pc, #548] @ 31b18 │ │ │ │ + ldr r1, [pc, #608] @ (31b58 ) │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ - b.w 30ce4 │ │ │ │ - vldr d0, [pc, #528] @ 31b98 │ │ │ │ + blx 3598 │ │ │ │ + b.w 30c6c │ │ │ │ + vldr d0, [pc, #528] @ 31b20 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - b.w 30f58 │ │ │ │ + b.w 30ee0 │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ add r5, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #32] │ │ │ │ - b.n 312f0 │ │ │ │ + b.n 31278 │ │ │ │ vmov.f64 d7, #56 @ 0x41c00000 24.0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vmov.f64 d5, #16 @ 0x40800000 4.0 │ │ │ │ - ldr r1, [pc, #556] @ (31bd4 ) │ │ │ │ + ldr r1, [pc, #556] @ (31b5c ) │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ movs r0, #5 │ │ │ │ ldr.w ip, [r3, #36] @ 0x24 │ │ │ │ add r1, pc │ │ │ │ add r3, sp, #548 @ 0x224 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ ldrsh.w r2, [ip, #18] │ │ │ │ @@ -49319,389 +49310,389 @@ │ │ │ │ ldmia r1, {r0, r1} │ │ │ │ str r0, [sp, #548] @ 0x224 │ │ │ │ strh.w r1, [sp, #552] @ 0x228 │ │ │ │ mov r0, ip │ │ │ │ sub.w r1, lr, r6, asr #1 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r2, s15 │ │ │ │ - bl 9eb8 │ │ │ │ - ldr r3, [pc, #444] @ (31bbc ) │ │ │ │ + bl 9d80 │ │ │ │ + ldr r3, [pc, #444] @ (31b44 ) │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vldr d6, [r5, #32] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ vldr d7, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 30ca2 │ │ │ │ + blt.w 30c2a │ │ │ │ ldr r3, [r5, #28] │ │ │ │ cmp r3, #0 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ str r3, [r5, #28] │ │ │ │ - beq.w 318f6 │ │ │ │ - b.w 30c92 │ │ │ │ + beq.w 3187e │ │ │ │ + b.w 30c1a │ │ │ │ mov r0, sl │ │ │ │ - bl 23c4c │ │ │ │ - cbz r0, 31a40 │ │ │ │ - ldr r3, [pc, #416] @ (31bd8 ) │ │ │ │ + bl 23bd4 │ │ │ │ + cbz r0, 319c8 │ │ │ │ + ldr r3, [pc, #416] @ (31b60 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e44 │ │ │ │ + bne.w 30dcc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #3 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #396] @ (31bdc ) │ │ │ │ + ldr r3, [pc, #396] @ (31b64 ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e44 │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30dcc │ │ │ │ mov r0, sl │ │ │ │ - bl 23c7c │ │ │ │ - cbz r0, 31a72 │ │ │ │ - ldr r3, [pc, #376] @ (31be0 ) │ │ │ │ + bl 23c04 │ │ │ │ + cbz r0, 319fa │ │ │ │ + ldr r3, [pc, #376] @ (31b68 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e36 │ │ │ │ + bne.w 30dbe │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #3 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #352] @ (31be4 ) │ │ │ │ + ldr r3, [pc, #352] @ (31b6c ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e36 │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30dbe │ │ │ │ mov r0, sl │ │ │ │ - bl 23c64 │ │ │ │ - cbz r0, 31aa4 │ │ │ │ - ldr r3, [pc, #332] @ (31be8 ) │ │ │ │ + bl 23bec │ │ │ │ + cbz r0, 31a2c │ │ │ │ + ldr r3, [pc, #332] @ (31b70 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e28 │ │ │ │ + bne.w 30db0 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #4 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #312] @ (31bec ) │ │ │ │ + ldr r3, [pc, #312] @ (31b74 ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e28 │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30db0 │ │ │ │ mov r0, sl │ │ │ │ - bl 23c34 │ │ │ │ - cbz r0, 31ad6 │ │ │ │ - ldr r3, [pc, #292] @ (31bf0 ) │ │ │ │ + bl 23bbc │ │ │ │ + cbz r0, 31a5e │ │ │ │ + ldr r3, [pc, #292] @ (31b78 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e1a │ │ │ │ + bne.w 30da2 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #6 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #268] @ (31bf4 ) │ │ │ │ + ldr r3, [pc, #268] @ (31b7c ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e1a │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30da2 │ │ │ │ mov r0, sl │ │ │ │ - bl 23c4c │ │ │ │ - cbz r0, 31b08 │ │ │ │ - ldr r3, [pc, #248] @ (31bf8 ) │ │ │ │ + bl 23bd4 │ │ │ │ + cbz r0, 31a90 │ │ │ │ + ldr r3, [pc, #248] @ (31b80 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30f80 │ │ │ │ + bne.w 30f08 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ movs r3, #10 │ │ │ │ mov r0, sl │ │ │ │ ldr r2, [r1, #36] @ 0x24 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ ldr r5, [r1, #88] @ 0x58 │ │ │ │ ldrsh.w r2, [r2, #16] │ │ │ │ sub.w r9, r2, r9 │ │ │ │ addw r2, r3, #2047 @ 0x7ff │ │ │ │ ands.w r2, r2, r3, asr #32 │ │ │ │ it cc │ │ │ │ movcc r2, r3 │ │ │ │ sub.w r5, r5, r2, asr #11 │ │ │ │ - bl 2347c │ │ │ │ - vldr d4, [pc, #108] @ 31ba0 │ │ │ │ + bl 23404 │ │ │ │ + vldr d4, [pc, #108] @ 31b28 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d6, [pc, #108] @ 31ba8 │ │ │ │ + vldr d6, [pc, #108] @ 31b30 │ │ │ │ mov r0, r6 │ │ │ │ - ldr r1, [pc, #184] @ (31bfc ) │ │ │ │ + ldr r1, [pc, #184] @ (31b84 ) │ │ │ │ vdiv.f64 d5, d0, d4 │ │ │ │ add r1, pc │ │ │ │ vmla.f64 d7, d5, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r6 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r2, r5 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ mov r1, r9 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r7, [sp, #8] │ │ │ │ str r5, [sp, #4] │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30f80 │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30f08 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (31f20 ) │ │ │ │ + ldr r2, [pc, #924] @ (31ea8 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ ... │ │ │ │ - bvc.n 31bb8 │ │ │ │ + bvc.n 31b40 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ - str r4, [sp, #320] @ 0x140 │ │ │ │ + str r6, [sp, #560] @ 0x230 │ │ │ │ movs r1, r0 │ │ │ │ - str r0, [r1, #116] @ 0x74 │ │ │ │ + str r0, [r0, #124] @ 0x7c │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - pop {r2, r3, r4, r5, r6, r7} │ │ │ │ - movs r2, r0 │ │ │ │ pop {r2, r3, r4, r6, r7} │ │ │ │ movs r2, r0 │ │ │ │ - pop {r6, r7} │ │ │ │ + pop {r2, r3, r4, r5, r7} │ │ │ │ + movs r2, r0 │ │ │ │ + pop {r5, r7} │ │ │ │ movs r2, r0 │ │ │ │ - pop {r2, r5, r7} │ │ │ │ + pop {r2, r7} │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [sp, #256] @ 0x100 │ │ │ │ + ldr r5, [sp, #464] @ 0x1d0 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r2, [sp, #976] @ 0x3d0 │ │ │ │ + ldr r5, [sp, #160] @ 0xa0 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r6, 31c4c │ │ │ │ + cbnz r6, 31bcc │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #528] @ 0x210 │ │ │ │ + ldr r4, [sp, #736] @ 0x2e0 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r4, 31c48 │ │ │ │ + cbnz r4, 31bc8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #312] @ 0x138 │ │ │ │ + ldr r4, [sp, #520] @ 0x208 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r2, 31c44 │ │ │ │ + cbnz r2, 31bc4 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #80] @ 0x50 │ │ │ │ + ldr r4, [sp, #288] @ 0x120 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r0, 31c40 │ │ │ │ + cbnz r0, 31bc0 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r1, [sp, #872] @ 0x368 │ │ │ │ + ldr r4, [sp, #56] @ 0x38 │ │ │ │ movs r1, r0 │ │ │ │ - revsh r6, r7 │ │ │ │ + revsh r6, r3 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r1, [sp, #696] @ 0x2b8 │ │ │ │ + ldr r3, [sp, #904] @ 0x388 │ │ │ │ movs r1, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 23c94 │ │ │ │ - cbz r0, 31c14 │ │ │ │ - ldr r3, [pc, #692] @ (31ec0 ) │ │ │ │ + bl 23c1c │ │ │ │ + cbz r0, 31b9c │ │ │ │ + ldr r3, [pc, #692] @ (31e48 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3182c │ │ │ │ + bne.w 317b4 │ │ │ │ mov r0, sl │ │ │ │ - bl 236a4 │ │ │ │ - vldr d7, [pc, #636] @ 31e98 │ │ │ │ + bl 2362c │ │ │ │ + vldr d7, [pc, #636] @ 31e20 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 325ee │ │ │ │ - ldr r3, [pc, #664] @ (31ec4 ) │ │ │ │ - vldr d0, [pc, #624] @ 31ea0 │ │ │ │ + bpl.w 32576 │ │ │ │ + ldr r3, [pc, #664] @ (31e4c ) │ │ │ │ + vldr d0, [pc, #624] @ 31e28 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3182c │ │ │ │ + bne.w 317b4 │ │ │ │ vldr s15, [sp, #20] │ │ │ │ vmov.f64 d4, #24 @ 0x40c00000 6.0 │ │ │ │ - vldr d3, [pc, #612] @ 31ea8 │ │ │ │ + vldr d3, [pc, #612] @ 31e30 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d2, #16 @ 0x40800000 4.0 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ vmla.f64 d6, d10, d2 │ │ │ │ vmov.f64 d2, #40 @ 0x41400000 12.0 │ │ │ │ movs r3, #1 │ │ │ │ str.w fp, [sp, #8] │ │ │ │ vmul.f64 d2, d12, d2 │ │ │ │ str r3, [sp, #0] │ │ │ │ vmul.f64 d0, d7, d0 │ │ │ │ - ldr r3, [pc, #596] @ (31ec8 ) │ │ │ │ + ldr r3, [pc, #596] @ (31e50 ) │ │ │ │ add r3, pc │ │ │ │ vcvt.s32.f64 s4, d2 │ │ │ │ vdiv.f64 d7, d0, d3 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vstr s4, [sp, #4] │ │ │ │ ldr r0, [r1, #36] @ 0x24 │ │ │ │ vmov r2, s13 │ │ │ │ add r2, r8 │ │ │ │ vmls.f64 d7, d12, d4 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r1, s15 │ │ │ │ add r1, r9 │ │ │ │ - bl 9eb8 │ │ │ │ - b.n 3182c │ │ │ │ + bl 9d80 │ │ │ │ + b.n 317b4 │ │ │ │ mov r0, sl │ │ │ │ - bl 23cac │ │ │ │ - cbz r0, 31cb8 │ │ │ │ - ldr r3, [pc, #540] @ (31ecc ) │ │ │ │ + bl 23c34 │ │ │ │ + cbz r0, 31c40 │ │ │ │ + ldr r3, [pc, #540] @ (31e54 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 317b2 │ │ │ │ + bne.w 3173a │ │ │ │ vmov.f64 d6, #40 @ 0x41400000 12.0 │ │ │ │ vmov.f64 d7, #32 @ 0x41000000 8.0 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ movs r3, #2 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vmul.f64 d7, d12, d7 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r1, r4 │ │ │ │ str.w fp, [sp, #8] │ │ │ │ - ldr r3, [pc, #504] @ (31ed0 ) │ │ │ │ + ldr r3, [pc, #504] @ (31e58 ) │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ vmov r2, s13 │ │ │ │ vstr s14, [sp, #4] │ │ │ │ add r2, r8 │ │ │ │ - bl 9eb8 │ │ │ │ - b.n 317b2 │ │ │ │ + bl 9d80 │ │ │ │ + b.n 3173a │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #4 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #464] @ (31ed4 ) │ │ │ │ + ldr r3, [pc, #464] @ (31e5c ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e0e │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30d96 │ │ │ │ mov r0, sl │ │ │ │ - bl 40008 │ │ │ │ - b.w 30ee4 │ │ │ │ + bl 3ff90 │ │ │ │ + b.w 30e6c │ │ │ │ mov r0, sl │ │ │ │ - bl 23cac │ │ │ │ - cbz r0, 31d2e │ │ │ │ - ldr r3, [pc, #436] @ (31ed8 ) │ │ │ │ + bl 23c34 │ │ │ │ + cbz r0, 31cb6 │ │ │ │ + ldr r3, [pc, #436] @ (31e60 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e5e │ │ │ │ + bne.w 30de6 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add.w r2, r8, r5 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #5 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #408] @ (31edc ) │ │ │ │ + ldr r3, [pc, #408] @ (31e64 ) │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e5e │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30de6 │ │ │ │ mov r0, sl │ │ │ │ - bl 23c94 │ │ │ │ - cbz r0, 31d62 │ │ │ │ - ldr r3, [pc, #392] @ (31ee0 ) │ │ │ │ + bl 23c1c │ │ │ │ + cbz r0, 31cea │ │ │ │ + ldr r3, [pc, #392] @ (31e68 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 30e52 │ │ │ │ + bne.w 30dda │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r3, #4 │ │ │ │ str r7, [sp, #8] │ │ │ │ str r3, [sp, #0] │ │ │ │ - ldr r3, [pc, #368] @ (31ee4 ) │ │ │ │ + ldr r3, [pc, #368] @ (31e6c ) │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ mov r2, r5 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ - b.w 30e52 │ │ │ │ + bl 9d80 │ │ │ │ + b.w 30dda │ │ │ │ movw r2, #34953 @ 0x8889 │ │ │ │ movt r2, #34952 @ 0x8888 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ asrs r1, r3, #31 │ │ │ │ add r2, r3 │ │ │ │ rsb r2, r1, r2, asr #5 │ │ │ │ movs r1, #60 @ 0x3c │ │ │ │ mls r3, r1, r2, r3 │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ mov r0, r1 │ │ │ │ str r1, [sp, #20] │ │ │ │ - ldr r1, [pc, #324] @ (31ee8 ) │ │ │ │ + ldr r1, [pc, #324] @ (31e70 ) │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.n 31874 │ │ │ │ - vldr d7, [pc, #260] @ 31eb0 │ │ │ │ + blx 3598 │ │ │ │ + b.n 317fc │ │ │ │ + vldr d7, [pc, #260] @ 31e38 │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ add r5, sp, #88 @ 0x58 │ │ │ │ str r3, [sp, #32] │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ - b.w 31204 │ │ │ │ + b.w 3118c │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ movle.w r8, #0 │ │ │ │ - ble.w 312b4 │ │ │ │ + ble.w 3123c │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vldr d5, [r7, #8] │ │ │ │ vldr d6, [r7, #16] │ │ │ │ ldr r3, [r3, #36] @ 0x24 │ │ │ │ ldrsh.w r0, [r3, #16] │ │ │ │ vldr d4, [r3, #56] @ 0x38 │ │ │ │ vldr d3, [r3, #64] @ 0x40 │ │ │ │ @@ -49725,105 +49716,105 @@ │ │ │ │ movcc r3, r2 │ │ │ │ add.w r8, r8, r3, asr #2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vmov.f64 d8, #32 @ 0x41000000 8.0 │ │ │ │ mov r0, r6 │ │ │ │ vldr d7, [r3, #416] @ 0x1a0 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d0, [pc, #104] @ 31eb8 │ │ │ │ + vldr d0, [pc, #104] @ 31e40 │ │ │ │ movs r1, #3 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d0, [pc, #88] @ 31eb8 │ │ │ │ - bl af7c │ │ │ │ + vldr d0, [pc, #88] @ 31e40 │ │ │ │ + bl afae │ │ │ │ vmov s15, r8 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vcvt.f64.s32 d1, s15 │ │ │ │ vmov s15, r4 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #108] @ (31eec ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #108] @ (31e74 ) │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #8] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ ldr r2, [r3, #32] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - bl 45dc4 │ │ │ │ - b.w 312b4 │ │ │ │ + bl 45d4c │ │ │ │ + b.w 3123c │ │ │ │ nop.w │ │ │ │ - add r6, pc, #916 @ (adr r6, 32230 ) │ │ │ │ + add r6, pc, #916 @ (adr r6, 321b8 ) │ │ │ │ ldrb r1, [r3, #14] │ │ │ │ - cbz r5, 31f0a │ │ │ │ + cbz r5, 31e92 │ │ │ │ itete ge │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmialt r6, {r0, r3, r5, r6, r7} │ │ │ │ itet ge @ unpredictable │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmialt r6, {r0, r3, r5, r6, r7} │ │ │ │ subge r7, #170 @ 0xaa │ │ │ │ ... │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ittee │ │ │ │ - cbnz r2, 31f00 @ unpredictable > │ │ │ │ + cbnz r2, 31e80 @ unpredictable > │ │ │ │ mov r2, r0 │ │ │ │ - cbnz r4, 31efa @ unpredictable │ │ │ │ + cbnz r4, 31e7a @ unpredictable │ │ │ │ moval r2, r0 │ │ │ │ - ldr r0, [sp, #616] @ 0x268 │ │ │ │ + ldr r2, [sp, #824] @ 0x338 │ │ │ │ movs r1, r0 │ │ │ │ - cbnz r6, 31ee2 │ │ │ │ + cbnz r6, 31e62 │ │ │ │ movs r2, r0 │ │ │ │ - add r5, pc, #192 @ (adr r5, 31f94 ) │ │ │ │ + add r7, pc, #336 @ (adr r7, 31fac ) │ │ │ │ movs r1, r0 │ │ │ │ - ldr r7, [sp, #808] @ 0x328 │ │ │ │ + add r1, pc, #952 @ (adr r1, 32218 ) │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xb8d8 │ │ │ │ + @ instruction: 0xb8b8 │ │ │ │ movs r2, r0 │ │ │ │ - str r7, [sp, #640] @ 0x280 │ │ │ │ + ldr r1, [sp, #848] @ 0x350 │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xb8a4 │ │ │ │ + @ instruction: 0xb884 │ │ │ │ movs r2, r0 │ │ │ │ - str r7, [sp, #408] @ 0x198 │ │ │ │ + ldr r1, [sp, #616] @ 0x268 │ │ │ │ movs r1, r0 │ │ │ │ - str r7, [sp, #504] @ 0x1f8 │ │ │ │ + ldr r1, [sp, #712] @ 0x2c8 │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xb77a │ │ │ │ + @ instruction: 0xb75a │ │ │ │ movs r2, r0 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ vmov.f64 d6, #52 @ 0x41a00000 20.0 │ │ │ │ - ldr.w r2, [pc, #1536] @ 324f8 │ │ │ │ + ldr.w r2, [pc, #1536] @ 32480 │ │ │ │ add.w r8, sp, #248 @ 0xf8 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ vldr d7, [r4, #416] @ 0x1a0 │ │ │ │ ldr r0, [r1, r2] │ │ │ │ mov.w r1, #4416 @ 0x1140 │ │ │ │ movs r2, #240 @ 0xf0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ smlabb r3, r3, r1, r2 │ │ │ │ mov r2, r8 │ │ │ │ add.w r1, sl, #344 @ 0x158 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ add r0, r3 │ │ │ │ vmov r6, s15 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vldr d5, [r7, #16] │ │ │ │ vldr d4, [r7] │ │ │ │ vldr d6, [r3, #64] @ 0x40 │ │ │ │ vldr d3, [r3, #56] @ 0x38 │ │ │ │ ldrsh.w r0, [r3, #32] │ │ │ │ @@ -49838,16 +49829,16 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r9, s13 │ │ │ │ vmov r7, s15 │ │ │ │ add r9, r0 │ │ │ │ add r7, r1 │ │ │ │ mov.w r9, r9, asr #2 │ │ │ │ mov.w r7, r7, asr #2 │ │ │ │ - beq.n 32066 │ │ │ │ - bl 2a4b4 │ │ │ │ + beq.n 31fee │ │ │ │ + bl 2a43c │ │ │ │ sub.w r3, r9, r6 │ │ │ │ add r9, r6 │ │ │ │ vmov s22, r3 │ │ │ │ vmov s15, r9 │ │ │ │ subs r3, r7, r6 │ │ │ │ vmov s18, r3 │ │ │ │ vcvt.f64.s32 d11, s22 │ │ │ │ @@ -49855,43 +49846,43 @@ │ │ │ │ mov r8, r0 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ add r7, r6 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov s15, r7 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d3, d8 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ ldr r4, [sp, #16] │ │ │ │ mov r0, r8 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a4a0 │ │ │ │ - b.w 312cc │ │ │ │ + bl 2a428 │ │ │ │ + b.w 31254 │ │ │ │ movw r2, #46021 @ 0xb3c5 │ │ │ │ movt r2, #37282 @ 0x91a2 │ │ │ │ asrs r0, r3, #31 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ add r2, r3 │ │ │ │ asrs r2, r2, #11 │ │ │ │ subs r1, r2, r0 │ │ │ │ @@ -49904,365 +49895,365 @@ │ │ │ │ movs r0, #60 @ 0x3c │ │ │ │ lsrs r3, r3, #5 │ │ │ │ mls r1, r0, r3, r1 │ │ │ │ str r1, [sp, #0] │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ mov r0, r1 │ │ │ │ str r1, [sp, #20] │ │ │ │ - ldr.w r1, [pc, #1184] @ 324fc │ │ │ │ + ldr.w r1, [pc, #1184] @ 32484 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.n 31874 │ │ │ │ - ldr.w r2, [pc, #1176] @ 32500 │ │ │ │ + blx 3598 │ │ │ │ + b.n 317fc │ │ │ │ + ldr.w r2, [pc, #1176] @ 32488 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldrsh.w r1, [r2, #2] │ │ │ │ ldrsh.w r2, [r2] │ │ │ │ subs r1, r1, r7 │ │ │ │ sub.w r2, r2, r9 │ │ │ │ mul.w r1, r1, r1 │ │ │ │ mla r2, r2, r2, r1 │ │ │ │ vmov s15, r2 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 32610 │ │ │ │ + bmi.w 32598 │ │ │ │ vsqrt.f64 d6, d0 │ │ │ │ vmov s15, r6 │ │ │ │ vmov.f64 d5, #4 @ 0x40200000 2.5 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 31f84 │ │ │ │ - b.w 312ce │ │ │ │ + bgt.w 31f0c │ │ │ │ + b.w 31256 │ │ │ │ add.w fp, sp, #200 @ 0xc8 │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r7, sp, #224 @ 0xe0 │ │ │ │ mov r6, r0 │ │ │ │ - vldr d2, [pc, #924] @ 32468 │ │ │ │ + vldr d2, [pc, #924] @ 323f0 │ │ │ │ mov r0, fp │ │ │ │ - vldr d1, [pc, #928] @ 32470 │ │ │ │ + vldr d1, [pc, #928] @ 323f8 │ │ │ │ mvn.w r8, #84 @ 0x54 │ │ │ │ - vldr d0, [pc, #928] @ 32478 │ │ │ │ + vldr d0, [pc, #928] @ 32400 │ │ │ │ add.w r9, sp, #248 @ 0xf8 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #900] @ 32468 │ │ │ │ - vldr d1, [pc, #920] @ 32480 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #900] @ 323f0 │ │ │ │ + vldr d1, [pc, #920] @ 32408 │ │ │ │ mov r0, r7 │ │ │ │ - vldr d0, [pc, #920] @ 32488 │ │ │ │ - bl ab18 │ │ │ │ + vldr d0, [pc, #920] @ 32410 │ │ │ │ + bl a9e0 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, fp │ │ │ │ - vldr d13, [pc, #916] @ 32490 │ │ │ │ - bl 45908 │ │ │ │ + vldr d13, [pc, #916] @ 32418 │ │ │ │ + bl 45890 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r7 │ │ │ │ - vldr d14, [pc, #912] @ 32498 │ │ │ │ - bl 459c4 │ │ │ │ + vldr d14, [pc, #912] @ 32420 │ │ │ │ + bl 4594c │ │ │ │ vldr d6, [fp, #8] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ mov r0, r6 │ │ │ │ mov r1, fp │ │ │ │ - vldr d9, [pc, #844] @ 32468 │ │ │ │ + vldr d9, [pc, #844] @ 323f0 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ - vldr d12, [pc, #892] @ 324a0 │ │ │ │ + vldr d12, [pc, #892] @ 32428 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ - vldr d11, [pc, #892] @ 324a8 │ │ │ │ - vldr d10, [pc, #896] @ 324b0 │ │ │ │ + vldr d11, [pc, #892] @ 32430 │ │ │ │ + vldr d10, [pc, #896] @ 32438 │ │ │ │ vstr d6, [fp, #8] │ │ │ │ vstr d7, [r7, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r7 │ │ │ │ str r6, [sp, #60] @ 0x3c │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r3, sp, #272 @ 0x110 │ │ │ │ add r2, sp, #528 @ 0x210 │ │ │ │ strd sl, r4, [sp, #68] @ 0x44 │ │ │ │ str r5, [sp, #76] @ 0x4c │ │ │ │ add r6, sp, #400 @ 0x190 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ mov r5, r3 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str r2, [sp, #20] │ │ │ │ - b.n 3228a │ │ │ │ + b.n 32212 │ │ │ │ vldr d7, [r9, #16] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r9, #16] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl 30a04 │ │ │ │ + bl 3098c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vldr d7, [fp, #8] │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [fp, #8] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r7, #8] │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r9, #8] │ │ │ │ - bl 30a04 │ │ │ │ + bl 3098c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr.w sl, [sp, #20] │ │ │ │ eor.w r2, r8, r8, asr #31 │ │ │ │ - ldr r1, [pc, #800] @ (32504 ) │ │ │ │ + ldr r1, [pc, #800] @ (3248c ) │ │ │ │ sub.w r2, r2, r8, asr #31 │ │ │ │ mov r0, sl │ │ │ │ - vldr d15, [pc, #716] @ 324b8 │ │ │ │ + vldr d15, [pc, #716] @ 32440 │ │ │ │ add r1, pc │ │ │ │ add.w r8, r8, #5 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, sl │ │ │ │ str.w sl, [sp, #20] │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ - vldr d1, [pc, #692] @ 324c0 │ │ │ │ + bl ac98 │ │ │ │ + vldr d1, [pc, #692] @ 32448 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ mov r0, r6 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #3 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov s12, sl │ │ │ │ vcvt.f64.s32 d6, d6, #1 │ │ │ │ - vldr d1, [pc, #652] @ 324c8 │ │ │ │ + vldr d1, [pc, #652] @ 32450 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d2, [pc, #652] @ 324d0 │ │ │ │ + vldr d2, [pc, #652] @ 32458 │ │ │ │ mov r0, r6 │ │ │ │ vmls.f64 d1, d6, d15 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl ad58 │ │ │ │ + bl ad64 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d1, [pc, #616] @ 324d8 │ │ │ │ - vldr d0, [pc, #500] @ 32468 │ │ │ │ - bl b23c │ │ │ │ + vldr d1, [pc, #616] @ 32460 │ │ │ │ + vldr d0, [pc, #500] @ 323f0 │ │ │ │ + bl b338 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ mov r3, r6 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r4 │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ cmp.w r8, #90 @ 0x5a │ │ │ │ - beq.n 32364 │ │ │ │ + beq.n 322ec │ │ │ │ cmp.w r8, #0 │ │ │ │ mov r0, r5 │ │ │ │ it eq │ │ │ │ moveq.w r8, #5 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov s15, r8 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ vdiv.f64 d0, d0, d14 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d9 │ │ │ │ mov r0, fp │ │ │ │ - vldr d1, [pc, #436] @ 32470 │ │ │ │ - vldr d0, [pc, #440] @ 32478 │ │ │ │ - bl ab18 │ │ │ │ + vldr d1, [pc, #436] @ 323f8 │ │ │ │ + vldr d0, [pc, #440] @ 32400 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r0, r9 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - vldr d2, [pc, #508] @ 324e0 │ │ │ │ - bl ab18 │ │ │ │ + vldr d2, [pc, #508] @ 32468 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r5 │ │ │ │ mov r0, fp │ │ │ │ cmp.w r8, #0 │ │ │ │ - blt.w 3215c │ │ │ │ - bl b264 │ │ │ │ + blt.w 320e4 │ │ │ │ + bl b394 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vldr d7, [fp, #8] │ │ │ │ mov r1, fp │ │ │ │ mov r0, r4 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [fp, #8] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r7, #8] │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d7, [r9, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 459c4 │ │ │ │ - b.n 321d8 │ │ │ │ + bl 4594c │ │ │ │ + b.n 32160 │ │ │ │ ldrd sl, r4, [sp, #68] @ 0x44 │ │ │ │ str.w sl, [sp, #20] │ │ │ │ ldr r5, [sp, #76] @ 0x4c │ │ │ │ mov.w r8, #4294967295 @ 0xffffffff │ │ │ │ ldr.w sl, [sp, #64] @ 0x40 │ │ │ │ - vldr d10, [pc, #280] @ 32490 │ │ │ │ - vldr d9, [pc, #284] @ 32498 │ │ │ │ - vldr d11, [pc, #232] @ 32468 │ │ │ │ + vldr d10, [pc, #280] @ 32418 │ │ │ │ + vldr d9, [pc, #284] @ 32420 │ │ │ │ + vldr d11, [pc, #232] @ 323f0 │ │ │ │ mov r0, sl │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov s15, r8 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, sl │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ add.w r8, r8, #4294967295 @ 0xffffffff │ │ │ │ vmul.f64 d0, d0, d10 │ │ │ │ vdiv.f64 d0, d0, d9 │ │ │ │ - bl af7c │ │ │ │ - vldr d2, [pc, #192] @ 32468 │ │ │ │ - vldr d1, [pc, #196] @ 32470 │ │ │ │ + bl afae │ │ │ │ + vldr d2, [pc, #192] @ 323f0 │ │ │ │ + vldr d1, [pc, #196] @ 323f8 │ │ │ │ mov r0, fp │ │ │ │ - vldr d0, [pc, #200] @ 32478 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #176] @ 32468 │ │ │ │ - vldr d1, [pc, #228] @ 324a0 │ │ │ │ + vldr d0, [pc, #200] @ 32400 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #176] @ 323f0 │ │ │ │ + vldr d1, [pc, #228] @ 32428 │ │ │ │ mov r0, r7 │ │ │ │ - vldr d0, [pc, #228] @ 324a8 │ │ │ │ - bl ab18 │ │ │ │ + vldr d0, [pc, #228] @ 32430 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ mov r2, r7 │ │ │ │ mov r1, fp │ │ │ │ - bl 30a04 │ │ │ │ + bl 3098c │ │ │ │ vldr d6, [fp, #8] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ mov r2, r7 │ │ │ │ ldr r0, [sp, #60] @ 0x3c │ │ │ │ mov r1, fp │ │ │ │ vneg.f64 d6, d6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [fp, #8] │ │ │ │ vstr d7, [r7, #8] │ │ │ │ - bl 30a04 │ │ │ │ + bl 3098c │ │ │ │ cmn.w r8, #4 │ │ │ │ - bne.n 32382 │ │ │ │ - ldr r3, [pc, #248] @ (32508 ) │ │ │ │ + bne.n 3230a │ │ │ │ + ldr r3, [pc, #248] @ (32490 ) │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ add r3, pc │ │ │ │ ldr.w sl, [sp, #20] │ │ │ │ - vldr d10, [pc, #124] @ 32498 │ │ │ │ - vldr d9, [pc, #72] @ 32468 │ │ │ │ + vldr d10, [pc, #124] @ 32420 │ │ │ │ + vldr d9, [pc, #72] @ 323f0 │ │ │ │ str r2, [r3, #4] │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ mov r1, r9 │ │ │ │ movs r2, #0 │ │ │ │ vstr d11, [r9] │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16368 @ 0x3ff0 │ │ │ │ vstr d11, [r9, #8] │ │ │ │ strd r2, r3, [r9, #16] │ │ │ │ mov r8, r0 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov ip, r6 │ │ │ │ str r4, [sp, #20] │ │ │ │ mov r6, r7 │ │ │ │ - add r1, pc, #156 @ (adr r1, 324e8 ) │ │ │ │ + add r1, pc, #156 @ (adr r1, 32470 ) │ │ │ │ ldrd r0, r1, [r1] │ │ │ │ mov.w r9, #45 @ 0x2d │ │ │ │ - add r3, pc, #156 @ (adr r3, 324f0 ) │ │ │ │ + add r3, pc, #156 @ (adr r3, 32478 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ mov r7, ip │ │ │ │ ldr r4, [sp, #32] │ │ │ │ - vldr d11, [pc, #48] @ 32490 │ │ │ │ - b.n 3252c │ │ │ │ + vldr d11, [pc, #48] @ 32418 │ │ │ │ + b.n 324b4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ble.n 324b0 │ │ │ │ + ble.n 32438 │ │ │ │ cmp r3, #137 @ 0x89 │ │ │ │ svc 11 │ │ │ │ subs r7, #145 @ 0x91 │ │ │ │ add r7, sp, #552 @ 0x228 │ │ │ │ str r7, [sp, #980] @ 0x3d4 │ │ │ │ cdp2 15, 12, cr3, cr0, cr15, {7} │ │ │ │ str r0, [r5, r4] │ │ │ │ ldr r2, [r5, #84] @ 0x54 │ │ │ │ - blt.n 323a6 │ │ │ │ + blt.n 3232e │ │ │ │ subs r7, #177 @ 0xb1 │ │ │ │ vsra.u32 , q8, #10 │ │ │ │ stc 15, cr3, [fp], {239} @ 0xef │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - bgt.n 324f2 │ │ │ │ + bgt.n 3247a │ │ │ │ ldmia r1, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ udf #88 @ 0x58 │ │ │ │ subs r7, #161 @ 0xa1 │ │ │ │ lsls r7, r4, #21 │ │ │ │ ldrb r7, [r7, #2] │ │ │ │ @ instruction: 0xfb023fef │ │ │ │ cmp r5, #24 │ │ │ │ @@ -50273,780 +50264,780 @@ │ │ │ │ ldmia r2!, {r1, r5, r7} │ │ │ │ ldr r0, [sp, #388] @ 0x184 │ │ │ │ subs r7, #124 @ 0x7c │ │ │ │ subs r2, #24 │ │ │ │ adds r7, r2, r1 │ │ │ │ lsls r2, r7, #20 │ │ │ │ subs r7, #137 @ 0x89 │ │ │ │ - ldr r6, [pc, #68] @ (32510 ) │ │ │ │ + ldr r6, [pc, #68] @ (32498 ) │ │ │ │ stmia r4!, {r0, r3, r5, r6} │ │ │ │ strb r7, [r0, r5] │ │ │ │ subs r7, #166 @ 0xa6 │ │ │ │ subs r2, #24 │ │ │ │ adds r7, r2, r1 │ │ │ │ lsls r2, r7, #20 │ │ │ │ subs r7, #121 @ 0x79 │ │ │ │ - ldr r6, [pc, #68] @ (32520 ) │ │ │ │ + ldr r6, [pc, #68] @ (324a8 ) │ │ │ │ stmia r4!, {r0, r3, r5, r6} │ │ │ │ strb r7, [r0, r5] │ │ │ │ itet lt │ │ │ │ - ldrlt r4, [pc, #132] @ (32568 ) │ │ │ │ + ldrlt r4, [pc, #132] @ (324f0 ) │ │ │ │ stmiage r4!, {r0, r2, r4, r7} │ │ │ │ svclt 55 @ 0x37 │ │ │ │ subs r7, #129 @ 0x81 │ │ │ │ subs r3, #205 @ 0xcd │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 32768 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 326f0 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ subs r3, #204 @ 0xcc │ │ │ │ str r7, [r7, #100] @ 0x64 │ │ │ │ - add r0, pc, #632 @ (adr r0, 32770 ) │ │ │ │ + add r0, pc, #632 @ (adr r0, 326f8 ) │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #712] @ 0x2c8 │ │ │ │ + str r6, [sp, #920] @ 0x398 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r0, #12 │ │ │ │ + lsls r4, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r2, #22] │ │ │ │ + ldrh r4, [r1, #40] @ 0x28 │ │ │ │ movs r1, r0 │ │ │ │ - cbz r2, 32546 │ │ │ │ + cbz r2, 324c6 │ │ │ │ movs r2, r0 │ │ │ │ vmov s15, r9 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ vdiv.f64 d0, d0, d10 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ ldrd r2, r3, [r5] │ │ │ │ ldrd r0, r1, [r5, #-8] │ │ │ │ strd r0, r1, [r6, #16] │ │ │ │ strd r2, r3, [r6, #8] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ add.w r9, r9, #45 @ 0x2d │ │ │ │ vstr d9, [r6] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movw r3, #405 @ 0x195 │ │ │ │ cmp r9, r3 │ │ │ │ - bne.n 3250c │ │ │ │ + bne.n 32494 │ │ │ │ mov r3, r7 │ │ │ │ mov r7, r6 │ │ │ │ vmov.f64 d11, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d10, #128 @ 0xc0000000 -2.0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ vstr d9, [r7] │ │ │ │ mov r6, r3 │ │ │ │ vstr d9, [r7, #8] │ │ │ │ vstr d11, [r7, #16] │ │ │ │ ldr r4, [sp, #20] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r8 │ │ │ │ vstr d9, [fp] │ │ │ │ vstr d9, [fp, #8] │ │ │ │ vstr d10, [fp, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #176 @ 0xb0 │ │ │ │ mov r0, r8 │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d9, [r1, #16] │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16368 @ 0x3ff0 │ │ │ │ strd r2, r3, [r1, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #152 @ 0x98 │ │ │ │ mov r0, r8 │ │ │ │ mov.w r3, #1073741824 @ 0x40000000 │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d9, [r1, #16] │ │ │ │ movs r2, #0 │ │ │ │ strd r2, r3, [r1, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #128 @ 0x80 │ │ │ │ mov r0, r8 │ │ │ │ vstr d11, [r1, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d9, [r1, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #104 @ 0x68 │ │ │ │ mov r0, r8 │ │ │ │ vstr d10, [r1, #8] │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d9, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ - ldr r3, [pc, #76] @ (32630 ) │ │ │ │ + bl 4594c │ │ │ │ + ldr r3, [pc, #76] @ (325b8 ) │ │ │ │ add r3, pc │ │ │ │ str.w r8, [r3, #8] │ │ │ │ - b.w 31214 │ │ │ │ - vldr d7, [pc, #48] @ 32620 │ │ │ │ + b.w 3119c │ │ │ │ + vldr d7, [pc, #48] @ 325a8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 31c3a │ │ │ │ - ldr r3, [pc, #52] @ (32634 ) │ │ │ │ - vldr d0, [pc, #36] @ 32628 │ │ │ │ + ble.w 31bc2 │ │ │ │ + ldr r3, [pc, #52] @ (325bc ) │ │ │ │ + vldr d0, [pc, #36] @ 325b0 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #28] │ │ │ │ - b.w 31c34 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.w 31bbc │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ str r3, [sp, #20] │ │ │ │ - blx 3120 │ │ │ │ + blx 30d4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ vmov.f64 d6, d0 │ │ │ │ - b.n 3209c │ │ │ │ + b.n 32024 │ │ │ │ nop │ │ │ │ - add r6, pc, #916 @ (adr r6, 329b8 ) │ │ │ │ + add r6, pc, #916 @ (adr r6, 32940 ) │ │ │ │ ldrb r1, [r3, #14] │ │ │ │ - cbz r5, 32692 │ │ │ │ + cbz r5, 3261a │ │ │ │ subs r7, #171 @ 0xab │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ - add sp, #96 @ 0x60 │ │ │ │ - movs r2, r0 │ │ │ │ add r7, sp, #992 @ 0x3e0 │ │ │ │ movs r2, r0 │ │ │ │ + add r7, sp, #864 @ 0x360 │ │ │ │ + movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #448] @ 0x1c0 │ │ │ │ - cbz r2, 3265a │ │ │ │ - ldr r3, [pc, #24] @ (3265c ) │ │ │ │ + cbz r2, 325e2 │ │ │ │ + ldr r3, [pc, #24] @ (325e4 ) │ │ │ │ movs r1, #0 │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ str r4, [r2, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str.w r1, [r0, #448] @ 0x1c0 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - add r7, sp, #720 @ 0x2d0 │ │ │ │ + add r7, sp, #592 @ 0x250 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [pc, #12] @ (32670 ) │ │ │ │ + ldr r2, [pc, #12] @ (325f8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #40] @ 0x28 │ │ │ │ clz r3, r3 │ │ │ │ lsrs r3, r3, #5 │ │ │ │ str r3, [r2, #40] @ 0x28 │ │ │ │ bx lr │ │ │ │ - add r7, sp, #616 @ 0x268 │ │ │ │ + add r7, sp, #488 @ 0x1e8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [pc, #12] @ (32684 ) │ │ │ │ + ldr r3, [pc, #12] @ (3260c ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #40] @ 0x28 │ │ │ │ - cbnz r3, 3267e │ │ │ │ + cbnz r3, 32606 │ │ │ │ bx lr │ │ │ │ - b.w 305c4 │ │ │ │ + b.w 3054c │ │ │ │ nop │ │ │ │ - add r7, sp, #536 @ 0x218 │ │ │ │ + add r7, sp, #408 @ 0x198 │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2936] @ 0xb78 │ │ │ │ - ldr r5, [pc, #264] @ (327a4 ) │ │ │ │ + ldr r5, [pc, #264] @ (3272c ) │ │ │ │ subw sp, sp, #1132 @ 0x46c │ │ │ │ - ldr r3, [pc, #264] @ (327a8 ) │ │ │ │ + ldr r3, [pc, #264] @ (32730 ) │ │ │ │ mov r2, r0 │ │ │ │ add r5, pc │ │ │ │ - ldr r4, [pc, #260] @ (327ac ) │ │ │ │ + ldr r4, [pc, #260] @ (32734 ) │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ - ldr.w r9, [pc, #260] @ 327b0 │ │ │ │ + ldr.w r9, [pc, #260] @ 32738 │ │ │ │ add r4, pc │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r0, r4 │ │ │ │ add r7, sp, #8 │ │ │ │ add r9, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1124] @ 0x464 │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - blx 336c <__stat64_time64@plt> │ │ │ │ - cbz r0, 32702 │ │ │ │ + blx 3324 <__stat64_time64@plt> │ │ │ │ + cbz r0, 3268a │ │ │ │ ldr.w r5, [r4, #1000] @ 0x3e8 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ - cbz r3, 32724 │ │ │ │ - ldr.w r8, [pc, #216] @ 327b4 │ │ │ │ + cbz r3, 326ac │ │ │ │ + ldr.w r8, [pc, #216] @ 3273c │ │ │ │ add r8, pc │ │ │ │ - b.n 326e8 │ │ │ │ + b.n 32670 │ │ │ │ ldr.w r3, [r5, #4]! │ │ │ │ - cbz r3, 32724 │ │ │ │ + cbz r3, 326ac │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r4 │ │ │ │ str r6, [sp, #0] │ │ │ │ - blx 34f4 │ │ │ │ + blx 349c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - blx 336c <__stat64_time64@plt> │ │ │ │ + blx 3324 <__stat64_time64@plt> │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 326e2 │ │ │ │ - ldr r2, [pc, #180] @ (327b8 ) │ │ │ │ - ldr r3, [pc, #160] @ (327a8 ) │ │ │ │ + bne.n 3266a │ │ │ │ + ldr r2, [pc, #180] @ (32740 ) │ │ │ │ + ldr r3, [pc, #160] @ (32730 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r0, [pc, #176] @ (327bc ) │ │ │ │ + ldr r0, [pc, #176] @ (32744 ) │ │ │ │ add r0, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1124] @ 0x464 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3279e │ │ │ │ + bne.n 32726 │ │ │ │ addw sp, sp, #1132 @ 0x46c │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #152] @ (327c0 ) │ │ │ │ + ldr r3, [pc, #152] @ (32748 ) │ │ │ │ mov r2, r6 │ │ │ │ - ldr r1, [pc, #152] @ (327c4 ) │ │ │ │ + ldr r1, [pc, #152] @ (3274c ) │ │ │ │ add r1, pc │ │ │ │ ldr.w r4, [r9, r3] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - blx 3394 │ │ │ │ - ldr r1, [pc, #144] @ (327c8 ) │ │ │ │ + blx 334c │ │ │ │ + ldr r1, [pc, #144] @ (32750 ) │ │ │ │ mov r2, r6 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - ldr r3, [pc, #136] @ (327cc ) │ │ │ │ + blx 334c │ │ │ │ + ldr r3, [pc, #136] @ (32754 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r5, [r3, #1000] @ 0x3e8 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ - cbz r2, 32764 │ │ │ │ - ldr r7, [pc, #128] @ (327d0 ) │ │ │ │ + cbz r2, 326ec │ │ │ │ + ldr r7, [pc, #128] @ (32758 ) │ │ │ │ add r7, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r7 │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr.w r2, [r5, #4]! │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 32752 │ │ │ │ - ldr r0, [pc, #108] @ (327d4 ) │ │ │ │ + bne.n 326da │ │ │ │ + ldr r0, [pc, #108] @ (3275c ) │ │ │ │ movs r2, #67 @ 0x43 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ movs r1, #1 │ │ │ │ add r0, pc │ │ │ │ - blx 3348 │ │ │ │ + blx 3300 │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ add r0, sp, #124 @ 0x7c │ │ │ │ ldr r5, [r4, #0] │ │ │ │ - blx 3418 │ │ │ │ - ldr r1, [pc, #88] @ (327d8 ) │ │ │ │ + blx 33c0 │ │ │ │ + ldr r1, [pc, #88] @ (32760 ) │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - ldr r0, [pc, #80] @ (327dc ) │ │ │ │ + blx 334c │ │ │ │ + ldr r0, [pc, #80] @ (32764 ) │ │ │ │ ldr r3, [r4, #0] │ │ │ │ movs r2, #46 @ 0x2e │ │ │ │ add r0, pc │ │ │ │ movs r1, #1 │ │ │ │ - blx 3348 │ │ │ │ + blx 3300 │ │ │ │ movs r0, #1 │ │ │ │ - blx 359c │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3538 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldr r2, [r3, r5] │ │ │ │ + ldr r2, [r2, r7] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r7, sp, #488 @ 0x1e8 │ │ │ │ + add r7, sp, #360 @ 0x168 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r4, [r0, r5] │ │ │ │ + ldr r4, [r7, r6] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r1, #50] @ 0x32 │ │ │ │ + str r0, [sp, #504] @ 0x1f8 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r6, [r6, r3] │ │ │ │ + ldr r6, [r5, r5] │ │ │ │ movs r2, r0 │ │ │ │ - add r7, sp, #120 @ 0x78 │ │ │ │ + add r6, sp, #1016 @ 0x3f8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r0, #48] @ 0x30 │ │ │ │ + str r0, [sp, #232] @ 0xe8 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r4, #48] @ 0x30 │ │ │ │ + str r0, [sp, #336] @ 0x150 │ │ │ │ movs r1, r0 │ │ │ │ - add r6, sp, #912 @ 0x390 │ │ │ │ + add r6, sp, #784 @ 0x310 │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r4, [r2, #48] @ 0x30 │ │ │ │ + str r0, [sp, #288] @ 0x120 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r4, [r0, #48] @ 0x30 │ │ │ │ + str r0, [sp, #224] @ 0xe0 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r3, #46] @ 0x2e │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r4, [r4, #48] @ 0x30 │ │ │ │ + str r0, [sp, #352] @ 0x160 │ │ │ │ movs r1, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ mov r4, r1 │ │ │ │ - bl 32688 │ │ │ │ + bl 32610 │ │ │ │ mov r1, r4 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 3234 │ │ │ │ + b.w 31ec │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ - ldr r2, [pc, #548] @ (32a38 ) │ │ │ │ + ldr r2, [pc, #548] @ (329c0 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ - ldr r3, [pc, #548] @ (32a3c ) │ │ │ │ + ldr r3, [pc, #548] @ (329c4 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r7, [pc, #548] @ (32a40 ) │ │ │ │ + ldr r7, [pc, #548] @ (329c8 ) │ │ │ │ str r1, [sp, #4] │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov.w r3, #0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 329fc │ │ │ │ - bl 13d7c │ │ │ │ - ldr r3, [pc, #528] @ (32a44 ) │ │ │ │ - ldr r1, [pc, #528] @ (32a48 ) │ │ │ │ + beq.w 32984 │ │ │ │ + bl 13e54 │ │ │ │ + ldr r3, [pc, #528] @ (329cc ) │ │ │ │ + ldr r1, [pc, #528] @ (329d0 ) │ │ │ │ movs r5, #0 │ │ │ │ add r3, pc │ │ │ │ - ldr.w fp, [pc, #528] @ 32a4c │ │ │ │ - ldr.w sl, [pc, #528] @ 32a50 │ │ │ │ + ldr.w fp, [pc, #528] @ 329d4 │ │ │ │ + ldr.w sl, [pc, #528] @ 329d8 │ │ │ │ add r1, pc │ │ │ │ - ldr.w r8, [pc, #524] @ 32a54 │ │ │ │ + ldr.w r8, [pc, #524] @ 329dc │ │ │ │ add fp, pc │ │ │ │ str r0, [sp, #8] │ │ │ │ add sl, pc │ │ │ │ str.w r5, [r3, #1000] @ 0x3e8 │ │ │ │ add r8, pc │ │ │ │ - blx 340c │ │ │ │ + blx 33b4 │ │ │ │ mov r6, r5 │ │ │ │ str r7, [sp, #12] │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r5 │ │ │ │ - b.n 32888 │ │ │ │ + b.n 32810 │ │ │ │ mov.w r9, r5, lsl #2 │ │ │ │ - cbz r4, 328aa │ │ │ │ + cbz r4, 32832 │ │ │ │ mov r0, r4 │ │ │ │ adds r5, #1 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ mov r1, r8 │ │ │ │ mov r2, r0 │ │ │ │ movs r0, #0 │ │ │ │ str.w r2, [r7, r9] │ │ │ │ - blx 340c │ │ │ │ - ldr r3, [pc, #472] @ (32a58 ) │ │ │ │ + blx 33b4 │ │ │ │ + ldr r3, [pc, #472] @ (329e0 ) │ │ │ │ mov r4, r0 │ │ │ │ add r3, pc │ │ │ │ ldr.w r7, [r3, #1000] @ 0x3e8 │ │ │ │ cmp r6, r5 │ │ │ │ - bgt.n 32862 │ │ │ │ + bgt.n 327ea │ │ │ │ adds r3, r6, #5 │ │ │ │ mov r2, r7 │ │ │ │ movs r1, #117 @ 0x75 │ │ │ │ mov r0, fp │ │ │ │ lsls r6, r3, #1 │ │ │ │ lsls r3, r3, #3 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ mov.w r9, r5, lsl #2 │ │ │ │ mov r7, r0 │ │ │ │ str.w r0, [sl, #1000] @ 0x3e8 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 32868 │ │ │ │ + bne.n 327f0 │ │ │ │ mov r9, r7 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r7, [sp, #12] │ │ │ │ str.w r4, [r9, r5, lsl #2] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - cbz r3, 328c6 │ │ │ │ + cbz r3, 3284e │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldrb r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 32a02 │ │ │ │ + bne.w 3298a │ │ │ │ movs r0, #0 │ │ │ │ add r4, sp, #20 │ │ │ │ - blx 32bc <__time64@plt> │ │ │ │ - ldr r3, [pc, #396] @ (32a5c ) │ │ │ │ + blx 3274 <__time64@plt> │ │ │ │ + ldr r3, [pc, #396] @ (329e4 ) │ │ │ │ mov r1, r4 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r0, [r3, #0] │ │ │ │ - bl 160e4 │ │ │ │ - ldr r0, [pc, #388] @ (32a60 ) │ │ │ │ + bl 1606c │ │ │ │ + ldr r0, [pc, #388] @ (329e8 ) │ │ │ │ add r0, pc │ │ │ │ - bl 32688 │ │ │ │ - bl 20e18 │ │ │ │ + bl 32610 │ │ │ │ + bl 20da0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 16524 │ │ │ │ - bl 20f24 │ │ │ │ + bl 164ac │ │ │ │ + bl 20eac │ │ │ │ mov r0, r4 │ │ │ │ - vldr d0, [pc, #316] @ 32a30 │ │ │ │ - bl 251c8 │ │ │ │ - ldr r2, [pc, #360] @ (32a64 ) │ │ │ │ + vldr d0, [pc, #316] @ 329b8 │ │ │ │ + bl 25150 │ │ │ │ + ldr r2, [pc, #360] @ (329ec ) │ │ │ │ movs r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ ldr r2, [r7, r2] │ │ │ │ str r3, [r2, #0] │ │ │ │ adds r3, #1 │ │ │ │ str r1, [r2, #16] │ │ │ │ cmp r3, #32 │ │ │ │ add.w r2, r2, #4416 @ 0x1140 │ │ │ │ - bne.n 32902 │ │ │ │ - ldr r2, [pc, #340] @ (32a68 ) │ │ │ │ + bne.n 3288a │ │ │ │ + ldr r2, [pc, #340] @ (329f0 ) │ │ │ │ movs r3, #0 │ │ │ │ mov r1, r3 │ │ │ │ ldr r2, [r7, r2] │ │ │ │ str r3, [r2, #0] │ │ │ │ adds r3, #1 │ │ │ │ str r1, [r2, #16] │ │ │ │ cmp r3, #32 │ │ │ │ add.w r2, r2, #4416 @ 0x1140 │ │ │ │ - bne.n 32918 │ │ │ │ - ldr r1, [pc, #324] @ (32a6c ) │ │ │ │ + bne.n 328a0 │ │ │ │ + ldr r1, [pc, #324] @ (329f4 ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #316] @ (32a70 ) │ │ │ │ - ldr r1, [pc, #320] @ (32a74 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #316] @ (329f8 ) │ │ │ │ + ldr r1, [pc, #320] @ (329fc ) │ │ │ │ mov r2, r0 │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #308] @ (32a78 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #308] @ (32a00 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #308] @ (32a7c ) │ │ │ │ + ldr r1, [pc, #308] @ (32a04 ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #296] @ (32a80 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #296] @ (32a08 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #296] @ (32a84 ) │ │ │ │ + ldr r1, [pc, #296] @ (32a0c ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #288] @ (32a88 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #288] @ (32a10 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #288] @ (32a8c ) │ │ │ │ + ldr r1, [pc, #288] @ (32a14 ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #276] @ (32a90 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #276] @ (32a18 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #276] @ (32a94 ) │ │ │ │ + ldr r1, [pc, #276] @ (32a1c ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #268] @ (32a98 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #268] @ (32a20 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #268] @ (32a9c ) │ │ │ │ + ldr r1, [pc, #268] @ (32a24 ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #256] @ (32aa0 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #256] @ (32a28 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #256] @ (32aa4 ) │ │ │ │ + ldr r1, [pc, #256] @ (32a2c ) │ │ │ │ movs r0, #0 │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 12d20 │ │ │ │ - ldr r3, [pc, #248] @ (32aa8 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r3, [pc, #248] @ (32a30 ) │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r0, [r3, #0] │ │ │ │ - bl 376f8 │ │ │ │ - bl 46a88 │ │ │ │ - ldr r0, [pc, #236] @ (32aac ) │ │ │ │ - add r0, pc │ │ │ │ - bl 32688 │ │ │ │ - bl 48a2c │ │ │ │ - ldr r1, [pc, #228] @ (32ab0 ) │ │ │ │ - ldr r3, [pc, #232] @ (32ab4 ) │ │ │ │ + bl 37680 │ │ │ │ + bl 46a10 │ │ │ │ + ldr r0, [pc, #236] @ (32a34 ) │ │ │ │ + add r0, pc │ │ │ │ + bl 32610 │ │ │ │ + bl 489b4 │ │ │ │ + ldr r1, [pc, #228] @ (32a38 ) │ │ │ │ + ldr r3, [pc, #232] @ (32a3c ) │ │ │ │ movs r2, #0 │ │ │ │ vmov.f64 d0, #62 @ 0x41f00000 30.0 │ │ │ │ ldr r1, [r7, r1] │ │ │ │ str r0, [r1, #0] │ │ │ │ mov r1, r2 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ - bl 22dd4 │ │ │ │ - ldr r2, [pc, #212] @ (32ab8 ) │ │ │ │ - ldr r3, [pc, #84] @ (32a3c ) │ │ │ │ + bl 22d5c │ │ │ │ + ldr r2, [pc, #212] @ (32a40 ) │ │ │ │ + ldr r3, [pc, #84] @ (329c4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 32a28 │ │ │ │ + bne.n 329b0 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [pc, #188] @ (32abc ) │ │ │ │ + ldr r0, [pc, #188] @ (32a44 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 3282e │ │ │ │ + b.n 327b6 │ │ │ │ add r4, sp, #20 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r4 │ │ │ │ - bl 16914 │ │ │ │ - cbz r0, 32a1c │ │ │ │ + bl 1689c │ │ │ │ + cbz r0, 329a4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 162bc │ │ │ │ - ldr r3, [pc, #68] @ (32a5c ) │ │ │ │ + bl 16244 │ │ │ │ + ldr r3, [pc, #68] @ (329e4 ) │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r0, [r3, #0] │ │ │ │ - b.n 328da │ │ │ │ - ldr r0, [pc, #160] @ (32ac0 ) │ │ │ │ + b.n 32862 │ │ │ │ + ldr r0, [pc, #160] @ (32a48 ) │ │ │ │ ldr r1, [sp, #4] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 32a0e │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 13028 │ │ │ │ + b.n 32996 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldrsb r6, [r4, r7] │ │ │ │ + ldr r6, [r3, r1] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r0, [r4, r7] │ │ │ │ + ldr r0, [r3, r1] │ │ │ │ movs r2, r0 │ │ │ │ - add r5, sp, #960 @ 0x3c0 │ │ │ │ + add r5, sp, #832 @ 0x340 │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r4, #46] @ 0x2e │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r4, #46] @ 0x2e │ │ │ │ + str r0, [sp, #80] @ 0x50 │ │ │ │ movs r1, r0 │ │ │ │ - add r5, sp, #880 @ 0x370 │ │ │ │ + add r5, sp, #752 @ 0x2f0 │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r2, #46] @ 0x2e │ │ │ │ + str r0, [sp, #24] │ │ │ │ movs r1, r0 │ │ │ │ - add r5, sp, #664 @ 0x298 │ │ │ │ + add r5, sp, #536 @ 0x218 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r4, r3, #9 │ │ │ │ + lsls r4, r2, #9 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r7, #50] @ 0x32 │ │ │ │ + str r0, [sp, #688] @ 0x2b0 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r6, #48] @ 0x30 │ │ │ │ + str r0, [sp, #408] @ 0x198 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r4, #23] │ │ │ │ + strb r0, [r2, #23] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r7, #13] │ │ │ │ + strb r6, [r5, #13] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r1, #48] @ 0x30 │ │ │ │ + str r0, [sp, #240] @ 0xf0 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r3, #10 │ │ │ │ + lsls r4, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r7, #46] @ 0x2e │ │ │ │ + str r0, [sp, #200] @ 0xc8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r6, #11 │ │ │ │ + lsls r4, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r1, #42] @ 0x2a │ │ │ │ + strb r4, [r5, #30] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r4, #46] @ 0x2e │ │ │ │ + str r0, [sp, #88] @ 0x58 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r3, #46] @ 0x2e │ │ │ │ + str r0, [sp, #48] @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r0, #46] @ 0x2e │ │ │ │ + ldrh r2, [r7, #62] @ 0x3e │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r5, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r3, #11 │ │ │ │ + lsls r4, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r6, [r2, r0] │ │ │ │ + ldrsb r6, [r1, r2] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r6, [r4, #30] │ │ │ │ + ldrh r2, [r3, #48] @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r2, #32] │ │ │ │ + ldrh r4, [r0, #50] @ 0x32 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr r7, [pc, #172] @ (32b84 ) │ │ │ │ + ldr r7, [pc, #172] @ (32b0c ) │ │ │ │ movs r5, #0 │ │ │ │ - ldr r3, [pc, #172] @ (32b88 ) │ │ │ │ + ldr r3, [pc, #172] @ (32b10 ) │ │ │ │ add r7, pc │ │ │ │ - ldr.w r8, [pc, #172] @ 32b8c │ │ │ │ + ldr.w r8, [pc, #172] @ 32b14 │ │ │ │ add r8, pc │ │ │ │ ldr r4, [r7, r3] │ │ │ │ add.w r9, r4, #4384 @ 0x1120 │ │ │ │ add.w r6, r4, #141312 @ 0x22800 │ │ │ │ add.w r9, r9, #28 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - cbz r3, 32afe │ │ │ │ + cbz r3, 32a86 │ │ │ │ ldr.w r3, [r9, r5, lsl #2] │ │ │ │ blx r3 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r5, r5, #1104 @ 0x450 │ │ │ │ cmp r4, r6 │ │ │ │ - bne.n 32af0 │ │ │ │ - ldr r3, [pc, #132] @ (32b90 ) │ │ │ │ + bne.n 32a78 │ │ │ │ + ldr r3, [pc, #132] @ (32b18 ) │ │ │ │ movs r5, #0 │ │ │ │ - ldr.w r8, [pc, #132] @ 32b94 │ │ │ │ + ldr.w r8, [pc, #132] @ 32b1c │ │ │ │ add r8, pc │ │ │ │ ldr r4, [r7, r3] │ │ │ │ add.w r9, r4, #4384 @ 0x1120 │ │ │ │ add.w r6, r4, #141312 @ 0x22800 │ │ │ │ add.w r9, r9, #28 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - cbz r3, 32b30 │ │ │ │ + cbz r3, 32ab8 │ │ │ │ ldr.w r3, [r9, r5, lsl #2] │ │ │ │ blx r3 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r5, r5, #1104 @ 0x450 │ │ │ │ cmp r4, r6 │ │ │ │ - bne.n 32b22 │ │ │ │ - ldr r5, [pc, #88] @ (32b98 ) │ │ │ │ - bl 283f0 │ │ │ │ - bl 46860 │ │ │ │ + bne.n 32aaa │ │ │ │ + ldr r5, [pc, #88] @ (32b20 ) │ │ │ │ + bl 28378 │ │ │ │ + bl 467e8 │ │ │ │ add r5, pc │ │ │ │ ldr.w r3, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ - cbz r0, 32b62 │ │ │ │ + cbz r0, 32aea │ │ │ │ movs r4, #4 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r3, [r5, #1000] @ 0x3e8 │ │ │ │ ldr r0, [r3, r4] │ │ │ │ adds r4, #4 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 32b52 │ │ │ │ + bne.n 32ada │ │ │ │ mov r0, r3 │ │ │ │ movs r5, #0 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r2, [pc, #48] @ (32b9c ) │ │ │ │ - ldr r3, [pc, #48] @ (32ba0 ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r2, [pc, #48] @ (32b24 ) │ │ │ │ + ldr r3, [pc, #48] @ (32b28 ) │ │ │ │ add r2, pc │ │ │ │ str.w r5, [r2, #1000] @ 0x3e8 │ │ │ │ ldr r4, [r7, r3] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str r5, [r4, #0] │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ nop │ │ │ │ - strb r2, [r4, r4] │ │ │ │ + strb r2, [r3, r6] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r6, #36] @ 0x24 │ │ │ │ + ldrh r4, [r4, #54] @ 0x36 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r2, #36] @ 0x24 │ │ │ │ + ldrh r6, [r0, #54] @ 0x36 │ │ │ │ movs r1, r0 │ │ │ │ - add r2, sp, #904 @ 0x388 │ │ │ │ + add r2, sp, #776 @ 0x308 │ │ │ │ movs r2, r0 │ │ │ │ - add r2, sp, #744 @ 0x2e8 │ │ │ │ + add r2, sp, #616 @ 0x268 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r5, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #132] @ (32c40 ) │ │ │ │ + ldr r3, [pc, #132] @ (32bc8 ) │ │ │ │ add r3, pc │ │ │ │ vldr d8, [r3] │ │ │ │ vcmp.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 32bd8 │ │ │ │ - vldr d7, [pc, #72] @ 32c18 │ │ │ │ + bne.n 32b60 │ │ │ │ + vldr d7, [pc, #72] @ 32ba0 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vstr d7, [r3] │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ - vldr d1, [pc, #64] @ 32c20 │ │ │ │ + vldr d1, [pc, #64] @ 32ba8 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - blx 35b4 │ │ │ │ - vldr d7, [pc, #60] @ 32c28 │ │ │ │ - vldr d6, [pc, #64] @ 32c30 │ │ │ │ + blx 3550 │ │ │ │ + vldr d7, [pc, #60] @ 32bb0 │ │ │ │ + vldr d6, [pc, #64] @ 32bb8 │ │ │ │ vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ vsqrt.f64 d0, d7 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ - blx 302c │ │ │ │ - vldr d7, [pc, #44] @ 32c38 │ │ │ │ + blx 2fe0 │ │ │ │ + vldr d7, [pc, #44] @ 32bc0 │ │ │ │ vpop {d8} │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ add r5, sp, #236 @ 0xec │ │ │ │ - bne.n 32b54 │ │ │ │ + bne.n 32adc │ │ │ │ @ instruction: 0xfa303fa9 │ │ │ │ ... │ │ │ │ asrs r4, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (32fd8 ) │ │ │ │ + ldr r2, [pc, #924] @ (32f60 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ ands r6, r2 │ │ │ │ - add r6, sp, #352 @ 0x160 │ │ │ │ + add r6, sp, #224 @ 0xe0 │ │ │ │ movs r2, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #128] @ (32cd8 ) │ │ │ │ + ldr r3, [pc, #128] @ (32c60 ) │ │ │ │ add r3, pc │ │ │ │ vldr d8, [r3, #8] │ │ │ │ vcmp.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 32c74 │ │ │ │ - vldr d7, [pc, #76] @ 32cb8 │ │ │ │ + bne.n 32bfc │ │ │ │ + vldr d7, [pc, #76] @ 32c40 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - vldr d1, [pc, #72] @ 32cc0 │ │ │ │ - blx 302c │ │ │ │ - vldr d1, [pc, #72] @ 32cc8 │ │ │ │ - blx 35b4 │ │ │ │ + vldr d1, [pc, #72] @ 32c48 │ │ │ │ + blx 2fe0 │ │ │ │ + vldr d1, [pc, #72] @ 32c50 │ │ │ │ + blx 3550 │ │ │ │ vabs.f64 d5, d0 │ │ │ │ - vldr d7, [pc, #68] @ 32cd0 │ │ │ │ + vldr d7, [pc, #68] @ 32c58 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ vmov.f64 d4, #46 @ 0x41700000 15.0 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vsqrt.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ @@ -51066,157 +51057,157 @@ │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r5, r7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ eors r4, r5 │ │ │ │ - add r5, sp, #752 @ 0x2f0 │ │ │ │ + add r5, sp, #624 @ 0x270 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3984] @ 0xf90 │ │ │ │ add.w r7, r0, #8192 @ 0x2000 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #848] @ (33048 ) │ │ │ │ + ldr r0, [pc, #848] @ (32fd0 ) │ │ │ │ sub sp, #52 @ 0x34 │ │ │ │ - ldr r1, [pc, #848] @ (3304c ) │ │ │ │ + ldr r1, [pc, #848] @ (32fd4 ) │ │ │ │ add r0, pc │ │ │ │ - ldr r3, [pc, #848] @ (33050 ) │ │ │ │ - ldr r2, [pc, #852] @ (33054 ) │ │ │ │ + ldr r3, [pc, #848] @ (32fd8 ) │ │ │ │ + ldr r2, [pc, #852] @ (32fdc ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r5, [r7, #468] @ 0x1d4 │ │ │ │ ldr r1, [r0, r1] │ │ │ │ - vldr d6, [pc, #716] @ 32fd8 │ │ │ │ + vldr d6, [pc, #716] @ 32f60 │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #44] @ 0x2c │ │ │ │ mov.w r1, #0 │ │ │ │ vldr d8, [r5, #16] │ │ │ │ ldr r3, [r3, r2] │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d8, d7, d8 │ │ │ │ vcmpe.f64 d8, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ addle r6, sp, #16 │ │ │ │ - bgt.w 32e80 │ │ │ │ + bgt.w 32e08 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ add.w r0, r5, #32 │ │ │ │ mov r2, r6 │ │ │ │ adds r1, #72 @ 0x48 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d10, [sp, #24] │ │ │ │ vldr d8, [sp, #32] │ │ │ │ vneg.f64 d0, d10 │ │ │ │ vneg.f64 d1, d8 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vmul.f64 d8, d8, d8 │ │ │ │ vmla.f64 d8, d10, d10 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ - vldr d10, [pc, #636] @ 32fe0 │ │ │ │ + vldr d10, [pc, #636] @ 32f68 │ │ │ │ vldr d0, [sp, #16] │ │ │ │ vsqrt.f64 d1, d8 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vcmpe.f64 d9, d10 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 32db0 │ │ │ │ + ble.n 32d38 │ │ │ │ vcmpe.f64 d0, d10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 32f60 │ │ │ │ - vldr d6, [pc, #604] @ 32fe8 │ │ │ │ + bgt.w 32ee8 │ │ │ │ + vldr d6, [pc, #604] @ 32f70 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 32f3a │ │ │ │ + bpl.w 32ec2 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ - vldr d7, [pc, #588] @ 32ff0 │ │ │ │ - vldr d5, [pc, #592] @ 32ff8 │ │ │ │ - vldr d11, [pc, #596] @ 33000 │ │ │ │ - b.n 32dfa │ │ │ │ - vldr d12, [pc, #564] @ 32fe8 │ │ │ │ + vldr d7, [pc, #588] @ 32f78 │ │ │ │ + vldr d5, [pc, #592] @ 32f80 │ │ │ │ + vldr d11, [pc, #596] @ 32f88 │ │ │ │ + b.n 32d82 │ │ │ │ + vldr d12, [pc, #564] @ 32f70 │ │ │ │ vcmpe.f64 d9, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f64 d0, d10 │ │ │ │ - bpl.n 32e40 │ │ │ │ + bpl.n 32dc8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 32f76 │ │ │ │ + bgt.w 32efe │ │ │ │ vcmpe.f64 d0, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 32fba │ │ │ │ - blx 34b8 │ │ │ │ + bmi.w 32f42 │ │ │ │ + blx 3460 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ - vldr d10, [pc, #552] @ 33008 │ │ │ │ + vldr d10, [pc, #552] @ 32f90 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vmov.f64 d9, d12 │ │ │ │ - vldr d5, [pc, #544] @ 33010 │ │ │ │ + vldr d5, [pc, #544] @ 32f98 │ │ │ │ vmul.f64 d11, d11, d10 │ │ │ │ vnmul.f64 d7, d0, d10 │ │ │ │ ldr.w r2, [r7, #468] @ 0x1d4 │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ adds r2, #32 │ │ │ │ vstr d11, [sp, #16] │ │ │ │ adds r1, #72 @ 0x48 │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ ldr.w r3, [r7, #468] @ 0x1d4 │ │ │ │ - ldr r2, [pc, #572] @ (33058 ) │ │ │ │ + ldr r2, [pc, #572] @ (32fe0 ) │ │ │ │ add r2, pc │ │ │ │ vstr d9, [r3, #56] @ 0x38 │ │ │ │ vstr d8, [r3, #64] @ 0x40 │ │ │ │ - ldr r3, [pc, #548] @ (3304c ) │ │ │ │ + ldr r3, [pc, #548] @ (32fd4 ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 32fd0 │ │ │ │ + bne.w 32f58 │ │ │ │ add sp, #52 @ 0x34 │ │ │ │ vpop {d8-d12} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 32f8c │ │ │ │ + bgt.w 32f14 │ │ │ │ vcmpe.f64 d0, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 32e16 │ │ │ │ + bpl.n 32d9e │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d11, [pc, #416] @ 32ff8 │ │ │ │ - blx 3210 │ │ │ │ + vldr d11, [pc, #416] @ 32f80 │ │ │ │ + blx 31c8 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vmov.f64 d8, d12 │ │ │ │ - blx 34b8 │ │ │ │ - vldr d7, [pc, #424] @ 33018 │ │ │ │ + blx 3460 │ │ │ │ + vldr d7, [pc, #424] @ 32fa0 │ │ │ │ vneg.f64 d5, d0 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ - b.n 32dfa │ │ │ │ + b.n 32d82 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ add r6, sp, #16 │ │ │ │ vstr d7, [r5, #16] │ │ │ │ mov r2, r6 │ │ │ │ add.w r1, r0, #72 @ 0x48 │ │ │ │ add.w r0, r0, #536 @ 0x218 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r0, r6 │ │ │ │ - bl ab5c │ │ │ │ - vldr d7, [pc, #384] @ 33020 │ │ │ │ + bl aa78 │ │ │ │ + vldr d7, [pc, #384] @ 32fa8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 32f34 │ │ │ │ - vldr d7, [pc, #380] @ 33028 │ │ │ │ + ble.n 32ebc │ │ │ │ + vldr d7, [pc, #380] @ 32fb0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 32f34 │ │ │ │ - vldr d2, [pc, #372] @ 33030 │ │ │ │ + bpl.n 32ebc │ │ │ │ + vldr d2, [pc, #372] @ 32fb8 │ │ │ │ mov r0, r6 │ │ │ │ vldr d3, [sp, #16] │ │ │ │ vldr d4, [sp, #24] │ │ │ │ vmul.f64 d8, d8, d2 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ vldr d6, [r5, #32] │ │ │ │ vldr d7, [r5, #40] @ 0x28 │ │ │ │ @@ -51224,75 +51215,75 @@ │ │ │ │ vdiv.f64 d1, d8, d0 │ │ │ │ vmla.f64 d7, d1, d4 │ │ │ │ vmla.f64 d6, d1, d3 │ │ │ │ vmla.f64 d2, d1, d5 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vstr d6, [sp, #16] │ │ │ │ vstr d2, [sp, #32] │ │ │ │ - bl ab5c │ │ │ │ - vldr d7, [pc, #316] @ 33038 │ │ │ │ + bl aa78 │ │ │ │ + vldr d7, [pc, #316] @ 32fc0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 32f34 │ │ │ │ + ble.n 32ebc │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d5, [sp, #16] │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vdiv.f64 d4, d3, d0 │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d5, [r5, #32] │ │ │ │ vstr d6, [r5, #40] @ 0x28 │ │ │ │ vstr d7, [r5, #48] @ 0x30 │ │ │ │ ldr.w r5, [r7, #468] @ 0x1d4 │ │ │ │ - b.n 32d32 │ │ │ │ + b.n 32cba │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - blx 3074 │ │ │ │ - vldr d11, [pc, #196] @ 33008 │ │ │ │ + blx 3028 │ │ │ │ + vldr d11, [pc, #196] @ 32f90 │ │ │ │ vldr d7, [sp] │ │ │ │ vmov.f64 d9, d10 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ - vldr d5, [pc, #164] @ 32ff8 │ │ │ │ + vldr d5, [pc, #164] @ 32f80 │ │ │ │ vnmul.f64 d7, d7, d11 │ │ │ │ vmul.f64 d11, d6, d11 │ │ │ │ - b.n 32dfa │ │ │ │ + b.n 32d82 │ │ │ │ vmov.f64 d9, d10 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ - vldr d7, [pc, #132] @ 32ff0 │ │ │ │ - vldr d5, [pc, #136] @ 32ff8 │ │ │ │ - vldr d11, [pc, #204] @ 33040 │ │ │ │ - b.n 32dfa │ │ │ │ + vldr d7, [pc, #132] @ 32f78 │ │ │ │ + vldr d5, [pc, #136] @ 32f80 │ │ │ │ + vldr d11, [pc, #204] @ 32fc8 │ │ │ │ + b.n 32d82 │ │ │ │ vmov.f64 d9, d12 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ - vldr d7, [pc, #112] @ 32ff0 │ │ │ │ - vldr d5, [pc, #140] @ 33010 │ │ │ │ - vldr d11, [pc, #184] @ 33040 │ │ │ │ - b.n 32dfa │ │ │ │ + vldr d7, [pc, #112] @ 32f78 │ │ │ │ + vldr d5, [pc, #140] @ 32f98 │ │ │ │ + vldr d11, [pc, #184] @ 32fc8 │ │ │ │ + b.n 32d82 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r1, sp │ │ │ │ add r0, sp, #8 │ │ │ │ - vldr d11, [pc, #120] @ 33010 │ │ │ │ - blx 3074 │ │ │ │ + vldr d11, [pc, #120] @ 32f98 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vmov.f64 d8, d10 │ │ │ │ - vldr d4, [pc, #108] @ 33018 │ │ │ │ + vldr d4, [pc, #108] @ 32fa0 │ │ │ │ vmul.f64 d11, d7, d11 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ - b.n 32dfa │ │ │ │ + b.n 32d82 │ │ │ │ vmov.f64 d9, d12 │ │ │ │ vmov.f64 d8, d12 │ │ │ │ - vldr d7, [pc, #44] @ 32ff0 │ │ │ │ - vldr d5, [pc, #72] @ 33010 │ │ │ │ - vldr d11, [pc, #52] @ 33000 │ │ │ │ - b.n 32dfa │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + vldr d7, [pc, #44] @ 32f78 │ │ │ │ + vldr d5, [pc, #72] @ 32f98 │ │ │ │ + vldr d11, [pc, #52] @ 32f88 │ │ │ │ + b.n 32d82 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ ldrh r6, [r6, r7] │ │ │ │ sbcs r2, r1 │ │ │ │ @@ -51300,35 +51291,35 @@ │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ ldrh r6, [r6, r7] │ │ │ │ sbcs r2, r1 │ │ │ │ ldrh r5, [r6, #32] │ │ │ │ iteet │ │ │ │ wfe │ │ │ │ strbal r2, [r0, #19] │ │ │ │ - bal.w 274f72 <__bss_end__@@Base+0x1ce33a> @ unpredictable branch in IT block │ │ │ │ + bal.w 274efa <__bss_end__@@Base+0x1ce35a> @ unpredictable branch in IT block │ │ │ │ │ │ │ │ cmp r5, #27 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ itee al │ │ │ │ asral r6, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ ite le │ │ │ │ lsrle r7, r6, #15 │ │ │ │ strbgt r2, [r1, #18] │ │ │ │ - b.n 33760 │ │ │ │ + b.n 336e8 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ cmp r5, #27 │ │ │ │ negs r2, r2 │ │ │ │ asrs r6, r6, #7 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ lsrs r7, r6, #15 │ │ │ │ strb r2, [r1, #18] │ │ │ │ - b.n 33770 │ │ │ │ + b.n 336f8 │ │ │ │ itete le │ │ │ │ ldrhle r4, [r3, #58] @ 0x3a │ │ │ │ rsbgt ip, r2, #10752 @ 0x2a00 │ │ │ │ suble r7, #239 @ 0xef │ │ │ │ @ instruction: 0xb852 │ │ │ │ strh r6, [r3, #40] @ 0x28 │ │ │ │ str r3, [r5, r7] │ │ │ │ @@ -51340,159 +51331,159 @@ │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ asrs r6, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #212 @ 0xd4 │ │ │ │ - strh r2, [r0, r4] │ │ │ │ + strh r2, [r7, r5] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strh r4, [r7, r3] │ │ │ │ + strh r4, [r6, r5] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r4, r7] │ │ │ │ + strh r0, [r3, r1] │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vmov.f64 d11, d3 │ │ │ │ vmov.f64 d12, d4 │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ mov r4, r0 │ │ │ │ - bl 2a780 │ │ │ │ + bl 2a708 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vsub.f64 d2, d10, d13 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2a780 │ │ │ │ + bl 2a708 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vadd.f64 d2, d10, d13 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vpop {d8-d13} │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 2a780 │ │ │ │ + b.w 2a708 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ vmov s17, r2 │ │ │ │ - ldr r2, [pc, #136] @ (33168 ) │ │ │ │ + ldr r2, [pc, #136] @ (330f0 ) │ │ │ │ mov r5, r3 │ │ │ │ - ldr r3, [pc, #136] @ (3316c ) │ │ │ │ + ldr r3, [pc, #136] @ (330f4 ) │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d10, d0 │ │ │ │ sub sp, #64 @ 0x40 │ │ │ │ mov r6, r0 │ │ │ │ add r4, sp, #8 │ │ │ │ vmov s16, r1 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 6484 │ │ │ │ + bl 641c │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r4 │ │ │ │ - bl 64f4 │ │ │ │ - vldr d0, [pc, #76] @ 33160 │ │ │ │ + bl 648c │ │ │ │ + vldr d0, [pc, #76] @ 330e8 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d0, d9, d0 │ │ │ │ - bl 64a8 │ │ │ │ + bl 6440 │ │ │ │ vcvt.f64.s32 d1, s17 │ │ │ │ vcvt.f64.s32 d0, s16 │ │ │ │ mov r0, r4 │ │ │ │ - bl 6574 │ │ │ │ - ldr r1, [pc, #64] @ (33170 ) │ │ │ │ + bl 650c │ │ │ │ + ldr r1, [pc, #64] @ (330f8 ) │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #4 │ │ │ │ add r1, pc │ │ │ │ mov r0, r6 │ │ │ │ str r5, [sp, #0] │ │ │ │ - bl 65fc │ │ │ │ - ldr r2, [pc, #52] @ (33174 ) │ │ │ │ - ldr r3, [pc, #40] @ (3316c ) │ │ │ │ + bl 6594 │ │ │ │ + ldr r2, [pc, #52] @ (330fc ) │ │ │ │ + ldr r3, [pc, #40] @ (330f4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3315a │ │ │ │ + bne.n 330e2 │ │ │ │ add sp, #64 @ 0x40 │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 33148 │ │ │ │ + bcs.n 330d0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - ldr r7, [pc, #96] @ (331cc ) │ │ │ │ + ldr r7, [pc, #576] @ (33334 ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r6, #28] │ │ │ │ + strb r0, [r2, #28] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [pc, #744] @ (33460 ) │ │ │ │ + ldr r7, [pc, #200] @ (331c8 ) │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2192] @ 0x890 │ │ │ │ - ldr r2, [pc, #776] @ (33498 ) │ │ │ │ + ldr r2, [pc, #776] @ (33420 ) │ │ │ │ subw sp, sp, #1828 @ 0x724 │ │ │ │ - ldr r3, [pc, #776] @ (3349c ) │ │ │ │ + ldr r3, [pc, #776] @ (33424 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1820] @ 0x71c │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r1, sp, #208 @ 0xd0 │ │ │ │ mov r7, r0 │ │ │ │ mov r2, r1 │ │ │ │ movs r3, #40 @ 0x28 │ │ │ │ vmov s15, r3 │ │ │ │ adds r3, #10 │ │ │ │ cmp.w r3, #260 @ 0x104 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 331ae │ │ │ │ + bne.n 33136 │ │ │ │ add r2, sp, #384 @ 0x180 │ │ │ │ movs r3, #200 @ 0xc8 │ │ │ │ vmov s15, r3 │ │ │ │ adds r3, #10 │ │ │ │ cmp.w r3, #460 @ 0x1cc │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vstmia r2!, {d7} │ │ │ │ - bne.n 331c6 │ │ │ │ + bne.n 3314e │ │ │ │ vldr d8, [r1] │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #49136 @ 0xbff0 │ │ │ │ strd r2, r3, [r1, #384] @ 0x180 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 33414 │ │ │ │ + blt.w 3339c │ │ │ │ add r3, sp, #24 │ │ │ │ movw ip, #23593 @ 0x5c29 │ │ │ │ movt ip, #49807 @ 0xc28f │ │ │ │ movw fp, #47184 @ 0xb850 │ │ │ │ movt fp, #1310 @ 0x51e │ │ │ │ movw lr, #39320 @ 0x9998 │ │ │ │ movt lr, #6553 @ 0x1999 │ │ │ │ @@ -51500,165 +51491,165 @@ │ │ │ │ add.w r8, sp, #1808 @ 0x710 │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ add.w r9, sp, #16 │ │ │ │ add r4, sp, #32 │ │ │ │ add r5, sp, #56 @ 0x38 │ │ │ │ str r3, [sp, #4] │ │ │ │ strd ip, lr, [sp, #8] │ │ │ │ - b.n 332f6 │ │ │ │ - ldr r1, [pc, #628] @ (334a0 ) │ │ │ │ + b.n 3327e │ │ │ │ + ldr r1, [pc, #628] @ (33428 ) │ │ │ │ mov r0, r8 │ │ │ │ - vldr d11, [pc, #496] @ 33420 │ │ │ │ + vldr d11, [pc, #496] @ 333a8 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r8 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ vmov s15, r2 │ │ │ │ - vldr d1, [pc, #472] @ 33428 │ │ │ │ + vldr d1, [pc, #472] @ 333b0 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vcvt.f64.s32 d12, s15 │ │ │ │ - vldr d7, [pc, #468] @ 33430 │ │ │ │ + vldr d7, [pc, #468] @ 333b8 │ │ │ │ vdiv.f64 d8, d7, d12 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d6, [pc, #456] @ 33438 │ │ │ │ + vldr d6, [pc, #456] @ 333c0 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - vldr d7, [pc, #452] @ 33440 │ │ │ │ - vldr d1, [pc, #456] @ 33448 │ │ │ │ + vldr d7, [pc, #452] @ 333c8 │ │ │ │ + vldr d1, [pc, #456] @ 333d0 │ │ │ │ mov r0, r6 │ │ │ │ vmla.f64 d1, d9, d6 │ │ │ │ vmul.f64 d0, d8, d12 │ │ │ │ vnmls.f64 d0, d10, d7 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r2, [sp, #0] │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45c1c │ │ │ │ - vldr d6, [pc, #428] @ 33450 │ │ │ │ - vldr d7, [pc, #432] @ 33458 │ │ │ │ + bl 45ba4 │ │ │ │ + vldr d6, [pc, #428] @ 333d8 │ │ │ │ + vldr d7, [pc, #432] @ 333e0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r7 │ │ │ │ vstr d11, [r4, #16] │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ - bl 45908 │ │ │ │ - vldr d6, [pc, #408] @ 33460 │ │ │ │ - vldr d7, [pc, #412] @ 33468 │ │ │ │ + bl 45890 │ │ │ │ + vldr d6, [pc, #408] @ 333e8 │ │ │ │ + vldr d7, [pc, #412] @ 333f0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ vstr d11, [r5, #16] │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vstr d6, [r5] │ │ │ │ vstr d7, [r5, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vldmia sl!, {d8} │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 333aa │ │ │ │ + blt.n 33332 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ mov r1, r9 │ │ │ │ - blx 3074 │ │ │ │ - vldr d7, [pc, #360] @ 33470 │ │ │ │ + blx 3028 │ │ │ │ + vldr d7, [pc, #360] @ 333f8 │ │ │ │ vcvt.s32.f64 s13, d8 │ │ │ │ vldr d9, [r9] │ │ │ │ vldr d10, [r4, #-8] │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmov r2, s13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 33342 │ │ │ │ + bhi.n 332ca │ │ │ │ ldr r1, [sp, #12] │ │ │ │ movw r3, #52429 @ 0xcccd │ │ │ │ movt r3, #52428 @ 0xcccc │ │ │ │ mla r3, r3, r2, r1 │ │ │ │ movw r1, #52428 @ 0xcccc │ │ │ │ movt r1, #3276 @ 0xccc │ │ │ │ cmp.w r1, r3, ror #2 │ │ │ │ - bcs.w 3322a │ │ │ │ + bcs.w 331b2 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mla r3, r3, r2, fp │ │ │ │ cmp.w fp, r3, ror #1 │ │ │ │ - bcs.w 3322a │ │ │ │ - vldr d6, [pc, #252] @ 33450 │ │ │ │ + bcs.w 331b2 │ │ │ │ + vldr d6, [pc, #252] @ 333d8 │ │ │ │ mov r1, r4 │ │ │ │ - vldr d7, [pc, #256] @ 33458 │ │ │ │ + vldr d7, [pc, #256] @ 333e0 │ │ │ │ mov r0, r7 │ │ │ │ - vldr d8, [pc, #192] @ 33420 │ │ │ │ + vldr d8, [pc, #192] @ 333a8 │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vstr d8, [r4, #16] │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ - bl 45908 │ │ │ │ - vldr d6, [pc, #252] @ 33478 │ │ │ │ - vldr d7, [pc, #256] @ 33480 │ │ │ │ + bl 45890 │ │ │ │ + vldr d6, [pc, #252] @ 33400 │ │ │ │ + vldr d7, [pc, #256] @ 33408 │ │ │ │ mov r1, r5 │ │ │ │ vstr d8, [r5, #16] │ │ │ │ mov r0, r7 │ │ │ │ vmul.f64 d10, d10, d6 │ │ │ │ vmul.f64 d9, d9, d7 │ │ │ │ vstr d10, [r5] │ │ │ │ vstr d9, [r5, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ vldmia sl!, {d8} │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 332f6 │ │ │ │ - ldr r3, [pc, #248] @ (334a4 ) │ │ │ │ + bge.n 3327e │ │ │ │ + ldr r3, [pc, #248] @ (3342c ) │ │ │ │ mov r0, r6 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ strh.w r3, [sp, #1808] @ 0x710 │ │ │ │ lsrs r3, r3, #16 │ │ │ │ strb.w r3, [sp, #1810] @ 0x712 │ │ │ │ - bl acb0 │ │ │ │ - vldr d1, [pc, #196] @ 33488 │ │ │ │ + bl ac98 │ │ │ │ + vldr d1, [pc, #196] @ 33410 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - bl b180 │ │ │ │ - vldr d2, [pc, #76] @ 33420 │ │ │ │ - vldr d0, [pc, #184] @ 33490 │ │ │ │ + bl b284 │ │ │ │ + vldr d2, [pc, #76] @ 333a8 │ │ │ │ + vldr d0, [pc, #184] @ 33418 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, #88 @ 0x3ec00000 0.375 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r3, r6 │ │ │ │ movs r2, #2 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 45c1c │ │ │ │ - ldr r2, [pc, #180] @ (334a8 ) │ │ │ │ - ldr r3, [pc, #168] @ (3349c ) │ │ │ │ + bl 45ba4 │ │ │ │ + ldr r2, [pc, #180] @ (33430 ) │ │ │ │ + ldr r3, [pc, #168] @ (33424 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1820] @ 0x71c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3341c │ │ │ │ + bne.n 333a4 │ │ │ │ mov r0, r7 │ │ │ │ addw sp, sp, #1828 @ 0x724 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add.w r8, sp, #1808 @ 0x710 │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ - b.n 333aa │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 33332 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ @@ -51680,19 +51671,19 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ittte al │ │ │ │ - bvc.n 33478 @ unpredictable │ │ │ │ + bvc.n 33400 @ unpredictable │ │ │ │ strbal r3, [r4, #2] │ │ │ │ lsral r5, r7, #8 │ │ │ │ sub r7, #231 @ 0xe7 │ │ │ │ - bvc.n 33480 │ │ │ │ + bvc.n 33408 │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ ittee al │ │ │ │ moval r0, r0 │ │ │ │ moval r0, r0 │ │ │ │ mov r0, r0 │ │ │ │ eor r6, r3 │ │ │ │ @@ -51708,136 +51699,136 @@ │ │ │ │ addal r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ ittte gt │ │ │ │ - ldrgt r6, [pc, #416] @ (3363c ) │ │ │ │ + ldrgt r6, [pc, #896] @ (337a4 ) │ │ │ │ movgt r2, r0 │ │ │ │ - lslgt r0, r3, #11 │ │ │ │ + lslgt r0, r2, #11 │ │ │ │ movle r0, r0 │ │ │ │ - ldrb r2, [r1, #10] │ │ │ │ + ldrb r6, [r0, #19] │ │ │ │ movs r1, r0 │ │ │ │ - strb r2, [r7, #31] │ │ │ │ + ldrb r6, [r6, #8] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r4, [pc, #32] @ (334cc ) │ │ │ │ + ldr r4, [pc, #512] @ (33634 ) │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3888] @ 0xf30 │ │ │ │ eor.w r2, r0, r0, asr #31 │ │ │ │ mov r6, r0 │ │ │ │ sub.w r2, r2, r0, asr #31 │ │ │ │ - ldr r0, [pc, #348] @ (33628 ) │ │ │ │ - ldr r3, [pc, #348] @ (3362c ) │ │ │ │ + ldr r0, [pc, #348] @ (335b0 ) │ │ │ │ + ldr r3, [pc, #348] @ (335b4 ) │ │ │ │ sub sp, #144 @ 0x90 │ │ │ │ add r0, pc │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #344] @ (33630 ) │ │ │ │ + ldr r1, [pc, #344] @ (335b8 ) │ │ │ │ add r7, sp, #128 @ 0x80 │ │ │ │ - vldr d10, [pc, #300] @ 33608 │ │ │ │ + vldr d10, [pc, #300] @ 33590 │ │ │ │ mov r4, sp │ │ │ │ ldr r3, [r0, r3] │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - vldr d9, [pc, #296] @ 33610 │ │ │ │ + vldr d9, [pc, #296] @ 33598 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #140] @ 0x8c │ │ │ │ mov.w r3, #0 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r7 │ │ │ │ - vldr d8, [pc, #288] @ 33618 │ │ │ │ - blx 321c │ │ │ │ + vldr d8, [pc, #288] @ 335a0 │ │ │ │ + blx 31d4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ rsb r3, r8, #0 │ │ │ │ vmov s24, r3 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d1, [pc, #248] @ 33620 │ │ │ │ + vldr d1, [pc, #248] @ 335a8 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vcvt.f64.s32 d12, s24 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d12, d12, d10 │ │ │ │ vmul.f64 d12, d12, d7 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ vmov s15, r5 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vdiv.f64 d0, d0, d8 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ negs r3, r6 │ │ │ │ vmov s14, r3 │ │ │ │ - ldr r6, [pc, #208] @ (33634 ) │ │ │ │ + ldr r6, [pc, #208] @ (335bc ) │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ add r6, pc │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vdiv.f64 d11, d7, d8 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r2, r8 │ │ │ │ mov r3, r4 │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ mov r0, r4 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d1, [pc, #124] @ 33620 │ │ │ │ + bl b284 │ │ │ │ + vldr d1, [pc, #124] @ 335a8 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, r4 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ negs r3, r5 │ │ │ │ vmov s0, r3 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d0, s0 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vdiv.f64 d0, d0, d8 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d0, d11 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r3, r4 │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ mov r1, r7 │ │ │ │ - bl 45c1c │ │ │ │ - ldr r2, [pc, #80] @ (33638 ) │ │ │ │ - ldr r3, [pc, #68] @ (3362c ) │ │ │ │ + bl 45ba4 │ │ │ │ + ldr r2, [pc, #80] @ (335c0 ) │ │ │ │ + ldr r3, [pc, #68] @ (335b4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #140] @ 0x8c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 33602 │ │ │ │ + bne.n 3358a │ │ │ │ add sp, #144 @ 0x90 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ @@ -51847,113 +51838,113 @@ │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #153 @ 0x99 │ │ │ │ - ldr r3, [pc, #176] @ (336dc ) │ │ │ │ + ldr r3, [pc, #656] @ (33844 ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r3, #31] │ │ │ │ + ldrb r0, [r3, #8] │ │ │ │ movs r1, r0 │ │ │ │ - add r4, pc, #680 @ (adr r4, 338e0 ) │ │ │ │ + add r4, pc, #552 @ (adr r4, 337e8 ) │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [pc, #80] @ (3368c ) │ │ │ │ + ldr r2, [pc, #560] @ (337f4 ) │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ - vldr d11, [pc, #432] @ 33800 │ │ │ │ + vldr d11, [pc, #432] @ 33788 │ │ │ │ vmov.f64 d12, d1 │ │ │ │ - vldr d10, [pc, #432] @ 33808 │ │ │ │ + vldr d10, [pc, #432] @ 33790 │ │ │ │ sub sp, #116 @ 0x74 │ │ │ │ - ldr r2, [pc, #440] @ (33818 ) │ │ │ │ + ldr r2, [pc, #440] @ (337a0 ) │ │ │ │ add r5, sp, #16 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ - ldr r3, [pc, #436] @ (3381c ) │ │ │ │ + ldr r3, [pc, #436] @ (337a4 ) │ │ │ │ add r2, pc │ │ │ │ add r4, sp, #24 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vmov.f64 d9, d2 │ │ │ │ vdiv.f64 d15, d0, d10 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - ldr r7, [pc, #416] @ (33820 ) │ │ │ │ + ldr r7, [pc, #416] @ (337a8 ) │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov.w r3, #0 │ │ │ │ add r7, pc │ │ │ │ vmov.f64 d0, d15 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vmul.f64 d6, d12, d11 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ vldr d12, [sp, #16] │ │ │ │ vldr d13, [sp, #24] │ │ │ │ vdiv.f64 d1, d6, d10 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ vstr d1, [sp, #8] │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vmul.f64 d6, d9, d11 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ vldr d14, [sp, #24] │ │ │ │ vdiv.f64 d9, d6, d10 │ │ │ │ vstr d2, [sp] │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add r4, sp, #32 │ │ │ │ movs r5, #1 │ │ │ │ vdiv.f64 d11, d8, d10 │ │ │ │ vldr d10, [sp, #16] │ │ │ │ vldr d8, [sp, #24] │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ vsub.f64 d0, d9, d15 │ │ │ │ vldr d9, [sp, #24] │ │ │ │ vsub.f64 d1, d11, d1 │ │ │ │ vldr d11, [sp, #16] │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vabs.f64 d1, d1 │ │ │ │ - blx 35b4 │ │ │ │ + blx 3550 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ - vldr d5, [pc, #248] @ 33810 │ │ │ │ + vldr d5, [pc, #248] @ 33798 │ │ │ │ mov r0, r4 │ │ │ │ vldr d2, [sp] │ │ │ │ vmul.f64 d0, d14, d12 │ │ │ │ vneg.f64 d1, d13 │ │ │ │ vdiv.f64 d7, d6, d5 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vnmul.f64 d2, d12, d2 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r6, s15 │ │ │ │ cmp r6, #1 │ │ │ │ it lt │ │ │ │ movlt r6, #1 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vneg.f64 d1, d8 │ │ │ │ vnmul.f64 d2, d10, d11 │ │ │ │ vmul.f64 d0, d9, d10 │ │ │ │ add r0, sp, #56 @ 0x38 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r7, #16] │ │ │ │ add r4, sp, #80 @ 0x50 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ vmov s15, r6 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ vmov s15, r5 │ │ │ │ vldr d0, [sp, #32] │ │ │ │ vldr d1, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d3, s15 │ │ │ │ @@ -51965,147 +51956,147 @@ │ │ │ │ vdiv.f64 d7, d3, d8 │ │ │ │ vsub.f64 d4, d4, d2 │ │ │ │ vsub.f64 d5, d5, d1 │ │ │ │ vsub.f64 d6, d6, d0 │ │ │ │ vmla.f64 d2, d4, d7 │ │ │ │ vmls.f64 d1, d5, d7 │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r0, r4 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vldr d2, [sp, #96] @ 0x60 │ │ │ │ mov r0, r4 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vdiv.f64 d2, d2, d0 │ │ │ │ vdiv.f64 d1, d1, d0 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr r0, [r7, #16] │ │ │ │ mov r1, r4 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp r6, r5 │ │ │ │ - bge.n 3376c │ │ │ │ - ldr r2, [pc, #64] @ (33824 ) │ │ │ │ - ldr r3, [pc, #56] @ (3381c ) │ │ │ │ + bge.n 336f4 │ │ │ │ + ldr r2, [pc, #64] @ (337ac ) │ │ │ │ + ldr r3, [pc, #56] @ (337a4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 337fc │ │ │ │ + bne.n 33784 │ │ │ │ add sp, #116 @ 0x74 │ │ │ │ vpop {d8-d15} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (33bb0 ) │ │ │ │ + ldr r2, [pc, #924] @ (33b38 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #182 @ 0xb6 │ │ │ │ - ldr r1, [pc, #600] @ (33a74 ) │ │ │ │ + ldr r2, [pc, #56] @ (337dc ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, pc, #568 @ (adr r3, 33a5c ) │ │ │ │ + add r3, pc, #440 @ (adr r3, 33964 ) │ │ │ │ movs r2, r0 │ │ │ │ - ldr r0, [pc, #96] @ (33888 ) │ │ │ │ + ldr r0, [pc, #576] @ (339f0 ) │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2088] @ 0x828 │ │ │ │ subw sp, sp, #1908 @ 0x774 │ │ │ │ ldr r2, [r0, #36] @ 0x24 │ │ │ │ - ldr r1, [pc, #660] @ (33ad8 ) │ │ │ │ + ldr r1, [pc, #660] @ (33a60 ) │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ add.w r4, r0, #124 @ 0x7c │ │ │ │ mov sl, r0 │ │ │ │ add r1, pc │ │ │ │ str r1, [sp, #24] │ │ │ │ - ldr r1, [pc, #648] @ (33adc ) │ │ │ │ + ldr r1, [pc, #648] @ (33a64 ) │ │ │ │ vmov.f64 d9, d2 │ │ │ │ ldr r0, [r2, #4] │ │ │ │ vmov.f64 d12, d1 │ │ │ │ - ldr r2, [pc, #640] @ (33ae0 ) │ │ │ │ + ldr r2, [pc, #640] @ (33a68 ) │ │ │ │ add r1, pc │ │ │ │ str r3, [sp, #28] │ │ │ │ vmov.f64 d11, d0 │ │ │ │ ldr.w r3, [r3, #468] @ 0x1d4 │ │ │ │ add.w r8, sp, #168 @ 0xa8 │ │ │ │ str r4, [sp, #8] │ │ │ │ str r0, [sp, #20] │ │ │ │ - vldr d10, [pc, #552] @ 33aa0 │ │ │ │ + vldr d10, [pc, #552] @ 33a28 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ mov r1, r4 │ │ │ │ vldr d8, [r3, #56] @ 0x38 │ │ │ │ vldr d13, [r3, #64] @ 0x40 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str.w r2, [sp, #1900] @ 0x76c │ │ │ │ mov.w r2, #0 │ │ │ │ vmul.f64 d10, d2, d10 │ │ │ │ - bl 4dd0 │ │ │ │ - vldr d7, [pc, #528] @ 33aa8 │ │ │ │ + bl 4d68 │ │ │ │ + vldr d7, [pc, #528] @ 33a30 │ │ │ │ mov r0, r8 │ │ │ │ - vldr d14, [pc, #528] @ 33ab0 │ │ │ │ + vldr d14, [pc, #528] @ 33a38 │ │ │ │ vmul.f64 d9, d9, d7 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #3 │ │ │ │ vneg.f64 d0, d8 │ │ │ │ mov r0, r8 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, r8 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ mov r0, r8 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r1, r4 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ - bl 4dd0 │ │ │ │ - vldr d7, [pc, #456] @ 33ab8 │ │ │ │ + bl 4d68 │ │ │ │ + vldr d7, [pc, #456] @ 33a40 │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ add r4, sp, #64 @ 0x40 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r0, r4 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r2, s14 │ │ │ │ mov r1, r2 │ │ │ │ - bl 4b14 │ │ │ │ + bl 4aac │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ mov r1, r4 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #456] @ (33ae4 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #456] @ (33a6c ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 33d00 │ │ │ │ + beq.w 33c88 │ │ │ │ subs r6, r2, #1 │ │ │ │ - bmi.w 340fe │ │ │ │ + bmi.w 34086 │ │ │ │ movs r7, #24 │ │ │ │ - ldr r3, [pc, #440] @ (33ae8 ) │ │ │ │ - ldr r2, [pc, #440] @ (33aec ) │ │ │ │ + ldr r3, [pc, #440] @ (33a70 ) │ │ │ │ + ldr r2, [pc, #440] @ (33a74 ) │ │ │ │ add r4, sp, #120 @ 0x78 │ │ │ │ add r3, pc │ │ │ │ str.w sl, [sp, #32] │ │ │ │ mul.w r7, r6, r7 │ │ │ │ add r2, pc │ │ │ │ subs r6, #1 │ │ │ │ add.w fp, sp, #300 @ 0x12c │ │ │ │ @@ -52116,15 +52107,15 @@ │ │ │ │ mov r9, r3 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #16] │ │ │ │ mov r0, sl │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r8 │ │ │ │ lsls r5, r6, #2 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d7, [r4, #8] │ │ │ │ add.w ip, fp, r5 │ │ │ │ mov r0, r7 │ │ │ │ mov r2, r4 │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ mov r1, r8 │ │ │ │ @@ -52135,164 +52126,164 @@ │ │ │ │ subs r7, #24 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r3, s12 │ │ │ │ strh.w r3, [ip, #4] │ │ │ │ vmov r3, s14 │ │ │ │ strh.w r3, [ip, #6] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d7, [r4, #8] │ │ │ │ vadd.f64 d6, d6, d9 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r3, s12 │ │ │ │ strh r3, [r5, #4] │ │ │ │ vmov r3, s14 │ │ │ │ strh r3, [r5, #6] │ │ │ │ adds r3, r6, #2 │ │ │ │ - bne.n 3395a │ │ │ │ - ldr r3, [pc, #288] @ (33af0 ) │ │ │ │ + bne.n 338e2 │ │ │ │ + ldr r3, [pc, #288] @ (33a78 ) │ │ │ │ ldr.w sl, [sp, #32] │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #20] │ │ │ │ - ldr r6, [pc, #280] @ (33af4 ) │ │ │ │ + ldr r6, [pc, #280] @ (33a7c ) │ │ │ │ mov r1, fp │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ add r6, pc │ │ │ │ ldrh r3, [r6, #24] │ │ │ │ - bl 5a34 │ │ │ │ + bl 59cc │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r1, [sp, #16] │ │ │ │ ldrh r3, [r6, #26] │ │ │ │ ldr r2, [r6, #20] │ │ │ │ - bl 5a34 │ │ │ │ + bl 59cc │ │ │ │ ldr r0, [r6, #16] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 33fba │ │ │ │ - ldr r6, [pc, #248] @ (33af8 ) │ │ │ │ + beq.w 33f42 │ │ │ │ + ldr r6, [pc, #248] @ (33a80 ) │ │ │ │ mov r1, r8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add.w r9, sp, #72 @ 0x48 │ │ │ │ add r6, pc │ │ │ │ - vldr d9, [pc, #180] @ 33ac0 │ │ │ │ + vldr d9, [pc, #180] @ 33a48 │ │ │ │ ldrh r3, [r6, #28] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ ldr r1, [sp, #8] │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ mov r0, r9 │ │ │ │ - bl 6484 │ │ │ │ + bl 641c │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r9 │ │ │ │ - vldr d8, [pc, #156] @ 33ac8 │ │ │ │ - bl 64f4 │ │ │ │ - vldr d7, [pc, #156] @ 33ad0 │ │ │ │ + vldr d8, [pc, #156] @ 33a50 │ │ │ │ + bl 648c │ │ │ │ + vldr d7, [pc, #156] @ 33a58 │ │ │ │ mov r0, r9 │ │ │ │ vmul.f64 d7, d10, d7 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vstr d7, [sp, #8] │ │ │ │ - bl 64a8 │ │ │ │ + bl 6440 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r9 │ │ │ │ - bl 6574 │ │ │ │ + bl 650c │ │ │ │ ldr r1, [r6, #32] │ │ │ │ ldrh r7, [r6, #36] @ 0x24 │ │ │ │ mov r3, r9 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str r7, [sp, #0] │ │ │ │ - bl 65fc │ │ │ │ + bl 6594 │ │ │ │ ldr r1, [r6, #40] @ 0x28 │ │ │ │ ldrh r7, [r6, #44] @ 0x2c │ │ │ │ mov r3, r9 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str r7, [sp, #0] │ │ │ │ - bl 65fc │ │ │ │ + bl 6594 │ │ │ │ ldr r1, [r6, #48] @ 0x30 │ │ │ │ ldrh r6, [r6, #28] │ │ │ │ mov r3, r9 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str r6, [sp, #0] │ │ │ │ movs r6, #10 │ │ │ │ - bl 65fc │ │ │ │ + bl 6594 │ │ │ │ movw r3, #34953 @ 0x8889 │ │ │ │ movt r3, #34952 @ 0x8888 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b.n 33c10 │ │ │ │ + b.n 33b98 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ ... │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ itet le │ │ │ │ movle r0, r0 │ │ │ │ movgt r0, r0 │ │ │ │ - ble.n 33ac8 │ │ │ │ + ble.n 33a50 │ │ │ │ lsls r5, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 33ad0 │ │ │ │ + b.n 33a58 │ │ │ │ stmia r0!, {r0, r2, r7} │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 33ab8 │ │ │ │ + bcs.n 33a40 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ - @ instruction: 0x47ae │ │ │ │ + ldr r0, [pc, #152] @ (33afc ) │ │ │ │ movs r2, r0 │ │ │ │ - blxns r3 │ │ │ │ + ldr r0, [pc, #80] @ (33ab8 ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, pc, #992 @ (adr r0, 33ec8 ) │ │ │ │ + add r0, pc, #864 @ (adr r0, 33dd0 ) │ │ │ │ movs r2, r0 │ │ │ │ - push {} │ │ │ │ + cbz r0, 33aec │ │ │ │ movs r2, r0 │ │ │ │ - add r1, pc, #216 @ (adr r1, 33bc8 ) │ │ │ │ + add r1, pc, #88 @ (adr r1, 33ad0 ) │ │ │ │ movs r2, r0 │ │ │ │ - add r0, pc, #256 @ (adr r0, 33bf4 ) │ │ │ │ + add r0, pc, #128 @ (adr r0, 33afc ) │ │ │ │ movs r2, r0 │ │ │ │ - add r0, pc, #208 @ (adr r0, 33bc8 ) │ │ │ │ + add r0, pc, #80 @ (adr r0, 33ad0 ) │ │ │ │ movs r2, r0 │ │ │ │ - add r0, pc, #48 @ (adr r0, 33b2c ) │ │ │ │ + ldr r7, [sp, #944] @ 0x3b0 │ │ │ │ movs r2, r0 │ │ │ │ cmp r5, #0 │ │ │ │ - bne.w 33c0a │ │ │ │ + bne.w 33b92 │ │ │ │ vmov s15, r6 │ │ │ │ - vldr d6, [pc, #784] @ 33e18 │ │ │ │ - vldr d0, [pc, #788] @ 33e20 │ │ │ │ + vldr d6, [pc, #784] @ 33da0 │ │ │ │ + vldr d0, [pc, #788] @ 33da8 │ │ │ │ add r5, sp, #48 @ 0x30 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d15, [pc, #780] @ 33e28 │ │ │ │ + vldr d15, [pc, #780] @ 33db0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d13, [sp, #48] @ 0x30 │ │ │ │ - vldr d6, [pc, #764] @ 33e30 │ │ │ │ + vldr d6, [pc, #764] @ 33db8 │ │ │ │ vmul.f64 d14, d13, d9 │ │ │ │ vmul.f64 d5, d7, d8 │ │ │ │ vmul.f64 d6, d13, d6 │ │ │ │ vmul.f64 d7, d7, d15 │ │ │ │ - ldr.w fp, [pc, #832] @ 33e88 │ │ │ │ + ldr.w fp, [pc, #832] @ 33e10 │ │ │ │ add r5, sp, #60 @ 0x3c │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r5 │ │ │ │ vcvt.s32.f64 s9, d14 │ │ │ │ vcvt.s32.f64 s10, d5 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ @@ -52305,220 +52296,220 @@ │ │ │ │ sxth.w r8, r3 │ │ │ │ vmov r3, s12 │ │ │ │ strh.w r8, [sp, #62] @ 0x3e │ │ │ │ strh r3, [r4, #0] │ │ │ │ vmov r3, s14 │ │ │ │ sxth r7, r3 │ │ │ │ strh r7, [r4, #2] │ │ │ │ - bl 6590 │ │ │ │ + bl 6528 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 6590 │ │ │ │ + bl 6528 │ │ │ │ ldrh.w r3, [fp, #28] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldrsh.w r2, [sp, #62] @ 0x3e │ │ │ │ ldrsh.w r3, [r4, #2] │ │ │ │ str r3, [sp, #0] │ │ │ │ ldrsh.w r1, [sp, #60] @ 0x3c │ │ │ │ ldrsh.w r3, [r4] │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ vcvt.s32.f64 s28, d14 │ │ │ │ vmul.f64 d13, d13, d15 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ strh r7, [r4, #2] │ │ │ │ strh.w r8, [sp, #62] @ 0x3e │ │ │ │ vcvt.s32.f64 s26, d13 │ │ │ │ vmov r3, s28 │ │ │ │ strh.w r3, [sp, #60] @ 0x3c │ │ │ │ vmov r3, s26 │ │ │ │ strh r3, [r4, #0] │ │ │ │ - bl 6590 │ │ │ │ + bl 6528 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r4 │ │ │ │ - bl 6590 │ │ │ │ + bl 6528 │ │ │ │ ldrsh.w r0, [r4, #2] │ │ │ │ ldrh.w r7, [fp, #28] │ │ │ │ ldrsh.w r3, [r4] │ │ │ │ strd r0, r7, [sp] │ │ │ │ ldrsh.w r2, [sp, #62] @ 0x3e │ │ │ │ ldrsh.w r1, [sp, #60] @ 0x3c │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ adds r6, #10 │ │ │ │ cmp r6, #100 @ 0x64 │ │ │ │ - beq.n 33c70 │ │ │ │ + beq.n 33bf8 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ umull r3, r5, r3, r6 │ │ │ │ movs r3, #30 │ │ │ │ cmp r6, r3 │ │ │ │ mov.w r5, r5, lsr #4 │ │ │ │ mls r5, r3, r5, r6 │ │ │ │ - bgt.w 33afc │ │ │ │ + bgt.w 33a84 │ │ │ │ vmov s15, r6 │ │ │ │ - vldr d6, [pc, #492] @ 33e18 │ │ │ │ - vldr d0, [pc, #496] @ 33e20 │ │ │ │ + vldr d6, [pc, #492] @ 33da0 │ │ │ │ + vldr d0, [pc, #496] @ 33da8 │ │ │ │ add r7, sp, #48 @ 0x30 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ mov r0, r7 │ │ │ │ - vldr d15, [pc, #488] @ 33e28 │ │ │ │ + vldr d15, [pc, #488] @ 33db0 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ cmp r5, #0 │ │ │ │ - vldr d4, [pc, #488] @ 33e38 │ │ │ │ - vldr d6, [pc, #476] @ 33e30 │ │ │ │ - vldr d5, [pc, #488] @ 33e40 │ │ │ │ + vldr d4, [pc, #488] @ 33dc0 │ │ │ │ + vldr d6, [pc, #476] @ 33db8 │ │ │ │ + vldr d5, [pc, #488] @ 33dc8 │ │ │ │ it ne │ │ │ │ vmovne.f64 d15, d4 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ vldr d13, [sp, #48] @ 0x30 │ │ │ │ it ne │ │ │ │ vmovne.f64 d6, d5 │ │ │ │ - b.n 33b34 │ │ │ │ + b.n 33abc │ │ │ │ mov r0, r4 │ │ │ │ - ldr r7, [pc, #536] @ (33e8c ) │ │ │ │ - bl 6484 │ │ │ │ + ldr r7, [pc, #536] @ (33e14 ) │ │ │ │ + bl 641c │ │ │ │ vldr d0, [sp, #8] │ │ │ │ mov r0, r4 │ │ │ │ add r7, pc │ │ │ │ - bl 64a8 │ │ │ │ + bl 6440 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r4 │ │ │ │ - bl 6574 │ │ │ │ - ldr r3, [pc, #508] @ (33e90 ) │ │ │ │ + bl 650c │ │ │ │ + ldr r3, [pc, #508] @ (33e18 ) │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [r7, #52] @ 0x34 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r6, [r2, r3] │ │ │ │ mov r3, r4 │ │ │ │ ldr r2, [r1, #0] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ ldrh.w ip, [r6] │ │ │ │ str.w ip, [sp] │ │ │ │ - bl 65fc │ │ │ │ + bl 6594 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ - vldr d0, [pc, #404] @ 33e48 │ │ │ │ + vldr d0, [pc, #404] @ 33dd0 │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r3, [r3, #468] @ 0x1d4 │ │ │ │ vldr d1, [r3, #24] │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ - bl 6574 │ │ │ │ + bl 650c │ │ │ │ ldr r1, [r7, #56] @ 0x38 │ │ │ │ ldrh r5, [r6, #0] │ │ │ │ mov r3, r4 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str r5, [sp, #0] │ │ │ │ - bl 65fc │ │ │ │ - ldr r2, [pc, #436] @ (33e94 ) │ │ │ │ - ldr r3, [pc, #440] @ (33e98 ) │ │ │ │ + bl 6594 │ │ │ │ + ldr r2, [pc, #436] @ (33e1c ) │ │ │ │ + ldr r3, [pc, #440] @ (33e20 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1900] @ 0x76c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3410c │ │ │ │ + bne.w 34094 │ │ │ │ addw sp, sp, #1908 @ 0x774 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r1, [pc, #408] @ (33e9c ) │ │ │ │ + ldr r1, [pc, #408] @ (33e24 ) │ │ │ │ add r5, sp, #48 @ 0x30 │ │ │ │ - ldr.w ip, [pc, #408] @ 33ea0 │ │ │ │ + ldr.w ip, [pc, #408] @ 33e28 │ │ │ │ mvn.w r6, #29 │ │ │ │ add r1, pc │ │ │ │ - vldr d7, [pc, #320] @ 33e50 │ │ │ │ + vldr d7, [pc, #320] @ 33dd8 │ │ │ │ add ip, pc │ │ │ │ mov r3, r5 │ │ │ │ mov r4, r6 │ │ │ │ - vldr d9, [pc, #252] @ 33e18 │ │ │ │ + vldr d9, [pc, #252] @ 33da0 │ │ │ │ vstr d7, [r1] │ │ │ │ mov fp, ip │ │ │ │ vstr d14, [ip, #8] │ │ │ │ mov r7, r1 │ │ │ │ - vldr d14, [pc, #300] @ 33e58 │ │ │ │ + vldr d14, [pc, #300] @ 33de0 │ │ │ │ add.w r9, sp, #40 @ 0x28 │ │ │ │ vstr d7, [ip] │ │ │ │ mov r5, ip │ │ │ │ - vldr d7, [pc, #296] @ 33e60 │ │ │ │ + vldr d7, [pc, #296] @ 33de8 │ │ │ │ mov r6, r3 │ │ │ │ - vldr d13, [pc, #224] @ 33e20 │ │ │ │ + vldr d13, [pc, #224] @ 33da8 │ │ │ │ str r1, [sp, #16] │ │ │ │ strd r1, ip, [sp, #32] │ │ │ │ vstr d7, [r1, #16] │ │ │ │ vstr d7, [ip, #16] │ │ │ │ vstr d14, [r1, #8] │ │ │ │ vmov s15, r4 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ adds r7, #24 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ adds r5, #24 │ │ │ │ adds r4, #10 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vdiv.f64 d0, d0, d13 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r6, #-8] │ │ │ │ vldr d6, [r6] │ │ │ │ cmp r4, #50 @ 0x32 │ │ │ │ vstr d14, [r7, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d6, [r5] │ │ │ │ vstr d7, [r7, #16] │ │ │ │ vstr d7, [r5, #16] │ │ │ │ - vldr d7, [pc, #180] @ 33e48 │ │ │ │ + vldr d7, [pc, #180] @ 33dd0 │ │ │ │ vstr d7, [r5, #8] │ │ │ │ - bne.n 33d52 │ │ │ │ + bne.n 33cda │ │ │ │ ldrd r1, ip, [sp, #32] │ │ │ │ mov r5, r6 │ │ │ │ mov r3, r5 │ │ │ │ movs r6, #10 │ │ │ │ mov r5, r6 │ │ │ │ - vldr d6, [pc, #188] @ 33e68 │ │ │ │ - vldr d7, [pc, #192] @ 33e70 │ │ │ │ + vldr d6, [pc, #188] @ 33df0 │ │ │ │ + vldr d7, [pc, #192] @ 33df8 │ │ │ │ mov r4, ip │ │ │ │ - vldr d15, [pc, #196] @ 33e78 │ │ │ │ + vldr d15, [pc, #196] @ 33e00 │ │ │ │ mov r7, r1 │ │ │ │ - vldr d9, [pc, #196] @ 33e80 │ │ │ │ + vldr d9, [pc, #196] @ 33e08 │ │ │ │ mov r6, r3 │ │ │ │ - vldr d13, [pc, #88] @ 33e18 │ │ │ │ + vldr d13, [pc, #88] @ 33da0 │ │ │ │ vmul.f64 d5, d7, d15 │ │ │ │ vstr d6, [r4, #224] @ 0xe0 │ │ │ │ vnmul.f64 d7, d7, d9 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ adds r5, #10 │ │ │ │ adds r7, #24 │ │ │ │ adds r4, #24 │ │ │ │ cmp r5, #50 @ 0x32 │ │ │ │ vstr d5, [r7, #192] @ 0xc0 │ │ │ │ vstr d6, [r7, #200] @ 0xc8 │ │ │ │ vstr d7, [r7, #208] @ 0xd0 │ │ │ │ vstr d5, [r4, #192] @ 0xc0 │ │ │ │ vstr d7, [r4, #208] @ 0xd0 │ │ │ │ - beq.n 33ea4 │ │ │ │ + beq.n 33e2c │ │ │ │ vmov s15, r5 │ │ │ │ - vldr d0, [pc, #40] @ 33e20 │ │ │ │ + vldr d0, [pc, #40] @ 33da8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r6, #-8] │ │ │ │ vldr d6, [r6] │ │ │ │ - b.n 33dc2 │ │ │ │ + b.n 33d4a │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -52546,15 +52537,15 @@ │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ itt al │ │ │ │ moval r0, r0 │ │ │ │ moval r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 341a0 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 34128 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ it al │ │ │ │ strbal r1, [r1, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ adds r7, r2, #0 │ │ │ │ @@ -52562,528 +52553,528 @@ │ │ │ │ strh r3, [r1, #28] │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ asrs r4, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 341c0 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 34148 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ - ldr r6, [sp, #728] @ 0x2d8 │ │ │ │ + ldr r6, [sp, #600] @ 0x258 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #600] @ 0x258 │ │ │ │ + ldr r5, [sp, #472] @ 0x1d8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - orrs r4, r3 │ │ │ │ + bics r4, r2 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add sp, #160 @ 0xa0 │ │ │ │ + add sp, #32 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #392] @ 0x188 │ │ │ │ + ldr r5, [sp, #264] @ 0x108 │ │ │ │ movs r2, r0 │ │ │ │ ldrd r1, ip, [sp, #32] │ │ │ │ mov r5, r6 │ │ │ │ - vldr d7, [pc, #612] @ 34110 │ │ │ │ + vldr d7, [pc, #612] @ 34098 │ │ │ │ movs r7, #20 │ │ │ │ mov r6, ip │ │ │ │ mov r4, r1 │ │ │ │ - ldr.w ip, [pc, #704] @ 34178 │ │ │ │ - ldr r1, [pc, #704] @ (3417c ) │ │ │ │ + ldr.w ip, [pc, #704] @ 34100 │ │ │ │ + ldr r1, [pc, #704] @ (34104 ) │ │ │ │ add ip, pc │ │ │ │ - vldr d9, [pc, #600] @ 34118 │ │ │ │ + vldr d9, [pc, #600] @ 340a0 │ │ │ │ add r1, pc │ │ │ │ - vldr d13, [pc, #604] @ 34120 │ │ │ │ - vldr d14, [pc, #608] @ 34128 │ │ │ │ + vldr d13, [pc, #604] @ 340a8 │ │ │ │ + vldr d14, [pc, #608] @ 340b0 │ │ │ │ vstr d7, [ip, #312] @ 0x138 │ │ │ │ vstr d7, [r1, #312] @ 0x138 │ │ │ │ - vldr d7, [pc, #604] @ 34130 │ │ │ │ + vldr d7, [pc, #604] @ 340b8 │ │ │ │ vstr d15, [ip, #320] @ 0x140 │ │ │ │ vstr d7, [ip, #328] @ 0x148 │ │ │ │ vstr d7, [r1, #328] @ 0x148 │ │ │ │ - vldr d7, [pc, #596] @ 34138 │ │ │ │ + vldr d7, [pc, #596] @ 340c0 │ │ │ │ vstr d7, [r1, #320] @ 0x140 │ │ │ │ vmov s15, r7 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d15, [pc, #580] @ 34138 │ │ │ │ + vldr d15, [pc, #580] @ 340c0 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ adds r6, #24 │ │ │ │ subs r7, #10 │ │ │ │ adds r4, #24 │ │ │ │ vmul.f64 d0, d0, d9 │ │ │ │ vdiv.f64 d0, d0, d13 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ cmn.w r7, #50 @ 0x32 │ │ │ │ - vldr d5, [pc, #548] @ 34140 │ │ │ │ - add r3, pc, #592 @ (adr r3, 34170 ) │ │ │ │ + vldr d5, [pc, #548] @ 340c8 │ │ │ │ + add r3, pc, #592 @ (adr r3, 340f8 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vstr d15, [r4, #320] @ 0x140 │ │ │ │ vstr d6, [r6, #312] @ 0x138 │ │ │ │ vstr d7, [r6, #328] @ 0x148 │ │ │ │ vstr d6, [r4, #312] @ 0x138 │ │ │ │ vstr d7, [r4, #328] @ 0x148 │ │ │ │ strd r2, r3, [r6, #320] @ 0x140 │ │ │ │ - bne.n 33eea │ │ │ │ + bne.n 33e72 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ movs r4, #30 │ │ │ │ - vldr d6, [pc, #508] @ 34148 │ │ │ │ - vldr d7, [pc, #512] @ 34150 │ │ │ │ + vldr d6, [pc, #508] @ 340d0 │ │ │ │ + vldr d7, [pc, #512] @ 340d8 │ │ │ │ mov r6, r2 │ │ │ │ - vldr d9, [pc, #468] @ 34128 │ │ │ │ - vldr d13, [pc, #448] @ 34118 │ │ │ │ + vldr d9, [pc, #468] @ 340b0 │ │ │ │ + vldr d13, [pc, #448] @ 340a0 │ │ │ │ vstr d6, [fp, #512] @ 0x200 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ add.w fp, fp, #24 │ │ │ │ adds r6, #24 │ │ │ │ subs r4, #10 │ │ │ │ vstr d6, [r6, #488] @ 0x1e8 │ │ │ │ vmul.f64 d6, d7, d15 │ │ │ │ vnmul.f64 d7, d7, d9 │ │ │ │ vstr d6, [r6, #480] @ 0x1e0 │ │ │ │ vstr d6, [fp, #480] @ 0x1e0 │ │ │ │ vstr d7, [r6, #496] @ 0x1f0 │ │ │ │ vstr d7, [fp, #496] @ 0x1f0 │ │ │ │ - beq.n 33fae │ │ │ │ + beq.n 33f36 │ │ │ │ vmov s15, r4 │ │ │ │ - vldr d0, [pc, #400] @ 34120 │ │ │ │ + vldr d0, [pc, #400] @ 340a8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d7, d7, d13 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [r5, #-8] │ │ │ │ vldr d6, [r5] │ │ │ │ - b.n 33f5a │ │ │ │ - ldr r3, [pc, #464] @ (34180 ) │ │ │ │ + b.n 33ee2 │ │ │ │ + ldr r3, [pc, #464] @ (34108 ) │ │ │ │ movs r2, #24 │ │ │ │ movs r6, #23 │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #20] │ │ │ │ - b.n 3392c │ │ │ │ - bl 458d8 │ │ │ │ + b.n 338b4 │ │ │ │ + bl 45860 │ │ │ │ vmov.f64 d2, #62 @ 0x41f00000 30.0 │ │ │ │ vmov.f64 d3, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d1, #174 @ 0xc1700000 -15.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ str r0, [r6, #16] │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ movs r1, #20 │ │ │ │ movs r0, #30 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ vmov.f64 d2, #57 @ 0x41c80000 25.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #52 @ 0x41a00000 20.0 │ │ │ │ vmov.f64 d3, #36 @ 0x41200000 10.0 │ │ │ │ vmov.f64 d1, #164 @ 0xc1200000 -10.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ movs r1, #15 │ │ │ │ movs r0, #20 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ vmov.f64 d2, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #36 @ 0x41200000 10.0 │ │ │ │ vmov.f64 d3, #20 @ 0x40a00000 5.0 │ │ │ │ vmov.f64 d1, #148 @ 0xc0a00000 -5.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ movs r1, #10 │ │ │ │ mov r0, r1 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ vmov.f64 d2, #20 @ 0x40a00000 5.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ - vldr d2, [pc, #260] @ 34158 │ │ │ │ - vldr d3, [pc, #264] @ 34160 │ │ │ │ - vldr d1, [pc, #268] @ 34168 │ │ │ │ + bl 335c4 │ │ │ │ + vldr d2, [pc, #260] @ 340e0 │ │ │ │ + vldr d3, [pc, #264] @ 340e8 │ │ │ │ + vldr d1, [pc, #268] @ 340f0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #148 @ 0xc0a00000 -5.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #164 @ 0xc1200000 -10.0 │ │ │ │ vmov.f64 d3, #20 @ 0x40a00000 5.0 │ │ │ │ vmov.f64 d1, #148 @ 0xc0a00000 -5.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ movs r1, #10 │ │ │ │ mvn.w r0, #9 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ vmov.f64 d2, #174 @ 0xc1700000 -15.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #180 @ 0xc1a00000 -20.0 │ │ │ │ vmov.f64 d3, #36 @ 0x41200000 10.0 │ │ │ │ vmov.f64 d1, #164 @ 0xc1200000 -10.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ movs r1, #15 │ │ │ │ mvn.w r0, #19 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ vmov.f64 d2, #185 @ 0xc1c80000 -25.0 │ │ │ │ vmov.f64 d3, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #136 @ 0xc0400000 -3.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ vmov.f64 d2, #190 @ 0xc1f00000 -30.0 │ │ │ │ vmov.f64 d3, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d1, #174 @ 0xc1700000 -15.0 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl 3363c │ │ │ │ + bl 335c4 │ │ │ │ mvn.w r0, #29 │ │ │ │ movs r1, #20 │ │ │ │ - bl 334ac │ │ │ │ + bl 33434 │ │ │ │ ldr r0, [r6, #16] │ │ │ │ - b.n 339fe │ │ │ │ + b.n 33986 │ │ │ │ addw r3, sp, #1100 @ 0x44c │ │ │ │ add r4, sp, #120 @ 0x78 │ │ │ │ add.w fp, sp, #300 @ 0x12c │ │ │ │ str r3, [sp, #16] │ │ │ │ - b.n 339d8 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 33960 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ str r0, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 34450 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 343d8 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #216 @ 0xd8 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ str r1, [r7, r0] │ │ │ │ - add r2, pc, #828 @ (adr r2, 34468 ) │ │ │ │ + add r2, pc, #828 @ (adr r2, 343f0 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ asrs r1, r1, #4 │ │ │ │ - b.n 347fc │ │ │ │ + b.n 34784 │ │ │ │ subs r2, #175 @ 0xaf │ │ │ │ ittet al │ │ │ │ asral r4, r3, #24 │ │ │ │ strhal r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ itt al @ unpredictable │ │ │ │ stral r1, [r7, r0] │ │ │ │ - addal r2, pc, #828 @ (adr r2, 34480 ) │ │ │ │ + addal r2, pc, #828 @ (adr r2, 34408 ) │ │ │ │ strh r7, [r5, #26] │ │ │ │ it al │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffff3fdf │ │ │ │ - ldr r4, [pc, #684] @ (34400 ) │ │ │ │ + ldr r4, [pc, #684] @ (34388 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ ... │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ stmia r0!, {r1, r2, r6} │ │ │ │ asrs r4, r3, #24 │ │ │ │ strh r4, [r7, r0] │ │ │ │ str r1, [sp, #732] @ 0x2dc │ │ │ │ subs r7, #228 @ 0xe4 │ │ │ │ - ldr r3, [sp, #744] @ 0x2e8 │ │ │ │ + ldr r3, [sp, #616] @ 0x268 │ │ │ │ movs r2, r0 │ │ │ │ - add r6, sp, #464 @ 0x1d0 │ │ │ │ + add r6, sp, #336 @ 0x150 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #384] @ 0x180 │ │ │ │ + ldr r2, [sp, #256] @ 0x100 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w lr, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w lr, sp, lr │ │ │ │ str.w r0, [lr, #4016] @ 0xfb0 │ │ │ │ vmov s10, r1 │ │ │ │ vldr d7, [ip, #40] @ 0x28 │ │ │ │ vldr d0, [ip, #32] │ │ │ │ sub sp, #28 │ │ │ │ vcvt.f64.s32 d5, s10 │ │ │ │ vldr d9, [ip, #16] │ │ │ │ - ldr r1, [pc, #188] @ (3426c ) │ │ │ │ + ldr r1, [pc, #188] @ (341f4 ) │ │ │ │ mov r4, ip │ │ │ │ vldr d11, [ip, #8] │ │ │ │ mov r5, r0 │ │ │ │ - ldr r3, [pc, #184] @ (34270 ) │ │ │ │ + ldr r3, [pc, #184] @ (341f8 ) │ │ │ │ add r1, pc │ │ │ │ vmla.f64 d0, d5, d7 │ │ │ │ vldr d10, [ip, #24] │ │ │ │ vadd.f64 d11, d9, d11 │ │ │ │ - ldr r6, [pc, #172] @ (34274 ) │ │ │ │ + ldr r6, [pc, #172] @ (341fc ) │ │ │ │ ldr r3, [r1, r3] │ │ │ │ vadd.f64 d9, d10, d9 │ │ │ │ add r6, pc │ │ │ │ vsub.f64 d11, d11, d10 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #20] │ │ │ │ mov.w r3, #0 │ │ │ │ vadd.f64 d7, d0, d7 │ │ │ │ vadd.f64 d8, d0, d10 │ │ │ │ vsub.f64 d10, d7, d10 │ │ │ │ - cbnz r2, 3422e │ │ │ │ - ldr r3, [pc, #140] @ (34278 ) │ │ │ │ + cbnz r2, 341b6 │ │ │ │ + ldr r3, [pc, #140] @ (34200 ) │ │ │ │ vadd.f64 d1, d9, d11 │ │ │ │ vadd.f64 d0, d8, d10 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ add r3, pc │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ mov r1, r5 │ │ │ │ vldr d2, [r4] │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ ldr r0, [r0, #36] @ 0x24 │ │ │ │ ldrh r2, [r3, #60] @ 0x3c │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - bl 2aac0 │ │ │ │ - ldr r2, [pc, #104] @ (3427c ) │ │ │ │ - ldr r3, [pc, #88] @ (34270 ) │ │ │ │ + bl 2aa48 │ │ │ │ + ldr r2, [pc, #104] @ (34204 ) │ │ │ │ + ldr r3, [pc, #88] @ (341f8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 34266 │ │ │ │ + bne.n 341ee │ │ │ │ add sp, #28 │ │ │ │ vpop {d8-d11} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ vcvt.s32.f64 s15, d11 │ │ │ │ add r7, sp, #12 │ │ │ │ mov r0, r7 │ │ │ │ vstr s15, [sp] │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ vmov r3, s15 │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 4abc │ │ │ │ - ldr r3, [pc, #40] @ (34280 ) │ │ │ │ + bl 4a54 │ │ │ │ + ldr r3, [pc, #40] @ (34208 ) │ │ │ │ ldr r0, [r4, #52] @ 0x34 │ │ │ │ mov r1, r7 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ - b.n 341ea │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 5b08 │ │ │ │ + b.n 34172 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - subs r6, #68 @ 0x44 │ │ │ │ + subs r6, #188 @ 0xbc │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, #46 @ 0x2e │ │ │ │ + subs r6, #166 @ 0xa6 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r0, [sp, #120] @ 0x78 │ │ │ │ + str r7, [sp, #1016] @ 0x3f8 │ │ │ │ movs r2, r0 │ │ │ │ - subs r5, #230 @ 0xe6 │ │ │ │ + subs r6, #94 @ 0x5e │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r4, [pc, #76] @ (342e0 ) │ │ │ │ + ldr r4, [pc, #76] @ (34268 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - cbz r0, 342a8 │ │ │ │ + cbz r0, 34230 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str r3, [r4, #64] @ 0x40 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3429a │ │ │ │ - ldr r4, [pc, #56] @ (342e4 ) │ │ │ │ + bne.n 34222 │ │ │ │ + ldr r4, [pc, #56] @ (3426c ) │ │ │ │ movs r5, #0 │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #16] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ str r5, [r4, #16] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ str r5, [r4, #68] @ 0x44 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #40] @ 0x28 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #52] @ 0x34 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #56] @ 0x38 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str r5, [r4, #72] @ 0x48 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - str r7, [sp, #512] @ 0x200 │ │ │ │ + str r7, [sp, #384] @ 0x180 │ │ │ │ movs r2, r0 │ │ │ │ - str r7, [sp, #416] @ 0x1a0 │ │ │ │ + str r7, [sp, #288] @ 0x120 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r4, 3431c │ │ │ │ + cbz r4, 342a4 │ │ │ │ vldr d7, [r4, #24] │ │ │ │ - vldr d1, [pc, #24] @ 34320 │ │ │ │ + vldr d1, [pc, #24] @ 342a8 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ - blx 302c │ │ │ │ - vldr d1, [pc, #20] @ 34328 │ │ │ │ - blx 35b4 │ │ │ │ + blx 2fe0 │ │ │ │ + vldr d1, [pc, #20] @ 342b0 │ │ │ │ + blx 3550 │ │ │ │ vstr d0, [r4, #24] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (346c0 ) │ │ │ │ + ldr r2, [pc, #924] @ (34648 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (346c8 ) │ │ │ │ + ldr r2, [pc, #924] @ (34650 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ itte gt │ │ │ │ pushgt {r4, lr} │ │ │ │ movgt.w ip, #4096 @ 0x1000 │ │ │ │ suble.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr r2, [pc, #96] @ (343a0 ) │ │ │ │ + ldr r2, [pc, #96] @ (34328 ) │ │ │ │ sub sp, #32 │ │ │ │ - ldr r3, [pc, #96] @ (343a4 ) │ │ │ │ + ldr r3, [pc, #96] @ (3432c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r3, #468] @ 0x1d4 │ │ │ │ - cbz r2, 34382 │ │ │ │ + cbz r2, 3430a │ │ │ │ mov r4, r0 │ │ │ │ movs r1, #0 │ │ │ │ movs r0, #0 │ │ │ │ strd r0, r1, [sp] │ │ │ │ strd r0, r1, [sp, #8] │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r0, sp │ │ │ │ adds r2, #32 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ adds r1, #72 @ 0x48 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r0, r4 │ │ │ │ - bl 32cdc │ │ │ │ - ldr r2, [pc, #36] @ (343a8 ) │ │ │ │ - ldr r3, [pc, #28] @ (343a4 ) │ │ │ │ + bl 32c64 │ │ │ │ + ldr r2, [pc, #36] @ (34330 ) │ │ │ │ + ldr r3, [pc, #28] @ (3432c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3439a │ │ │ │ + bne.n 34322 │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - subs r4, #184 @ 0xb8 │ │ │ │ + subs r5, #48 @ 0x30 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #118 @ 0x76 │ │ │ │ + subs r4, #238 @ 0xee │ │ │ │ movs r2, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r2, 343d0 │ │ │ │ + cbz r2, 34358 │ │ │ │ ldr r3, [r2, #72] @ 0x48 │ │ │ │ movw r0, #3100 @ 0xc1c │ │ │ │ add r3, r1 │ │ │ │ cmp r3, r0 │ │ │ │ it ge │ │ │ │ movge r3, r0 │ │ │ │ cmp.w r3, #2800 @ 0xaf0 │ │ │ │ it lt │ │ │ │ movlt.w r3, #2800 @ 0xaf0 │ │ │ │ str r3, [r2, #72] @ 0x48 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ - ldr.w ip, [pc, #100] @ 34440 │ │ │ │ + ldr.w ip, [pc, #100] @ 343c8 │ │ │ │ add ip, pc │ │ │ │ ldr.w r1, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r1, 34408 │ │ │ │ + cbz r1, 34390 │ │ │ │ ldr r2, [r1, #96] @ 0x60 │ │ │ │ movw r3, #21846 @ 0x5556 │ │ │ │ movt r3, #21845 @ 0x5555 │ │ │ │ adds r2, #1 │ │ │ │ smull r0, r3, r3, r2 │ │ │ │ sub.w r3, r3, r2, asr #31 │ │ │ │ add.w r3, r3, r3, lsl #1 │ │ │ │ subs r3, r2, r3 │ │ │ │ str r3, [r1, #96] @ 0x60 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 3440a │ │ │ │ + beq.n 34392 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 3441a │ │ │ │ + beq.n 343a2 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #56] @ (34444 ) │ │ │ │ + ldr r3, [pc, #56] @ (343cc ) │ │ │ │ ldr.w r3, [ip, r3] │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r1, #104] @ 0x68 │ │ │ │ bx lr │ │ │ │ - ldr r3, [pc, #40] @ (34444 ) │ │ │ │ + ldr r3, [pc, #40] @ (343cc ) │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r1, #104] @ 0x68 │ │ │ │ ldr.w r3, [ip, r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s14, [r1, #100] @ 0x64 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - subs r4, #32 │ │ │ │ + subs r4, #152 @ 0x98 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r6, r0, #8192 @ 0x2000 │ │ │ │ - ldr r5, [pc, #92] @ (344b8 ) │ │ │ │ + ldr r5, [pc, #92] @ (34440 ) │ │ │ │ add r5, pc │ │ │ │ ldr.w r3, [r6, #468] @ 0x1d4 │ │ │ │ - cbz r3, 344a8 │ │ │ │ + cbz r3, 34430 │ │ │ │ mov r4, r0 │ │ │ │ - bl 32cdc │ │ │ │ + bl 32c64 │ │ │ │ ldr.w r3, [r6, #468] @ 0x1d4 │ │ │ │ vmov.f64 d3, #80 @ 0x3e800000 0.250 │ │ │ │ - vldr d4, [pc, #60] @ 344b0 │ │ │ │ + vldr d4, [pc, #60] @ 34438 │ │ │ │ ldr r1, [r4, #12] │ │ │ │ - ldr r2, [pc, #64] @ (344bc ) │ │ │ │ + ldr r2, [pc, #64] @ (34444 ) │ │ │ │ vldr d7, [r3, #88] @ 0x58 │ │ │ │ vldr d6, [r3, #80] @ 0x50 │ │ │ │ vldr d2, [r1, #216] @ 0xd8 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ ldr r2, [r5, r2] │ │ │ │ vnmla.f64 d5, d2, d4 │ │ │ │ vldr d4, [r2] │ │ │ │ @@ -53095,86 +53086,86 @@ │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r6, r1 │ │ │ │ - subs r3, #160 @ 0xa0 │ │ │ │ + subs r4, #24 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3624] @ 0xe28 │ │ │ │ - ldr r2, [pc, #336] @ (34628 ) │ │ │ │ + ldr r2, [pc, #336] @ (345b0 ) │ │ │ │ sub sp, #372 @ 0x174 │ │ │ │ - ldr r3, [pc, #336] @ (3462c ) │ │ │ │ + ldr r3, [pc, #336] @ (345b4 ) │ │ │ │ add r2, pc │ │ │ │ - ldr.w r9, [pc, #336] @ 34630 │ │ │ │ + ldr.w r9, [pc, #336] @ 345b8 │ │ │ │ add r9, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #364] @ 0x16c │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ str r3, [sp, #104] @ 0x68 │ │ │ │ ldr.w r3, [r3, #468] @ 0x1d4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 34f5a │ │ │ │ + beq.w 34ee2 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 34f5a │ │ │ │ + beq.w 34ee2 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ mov r4, r0 │ │ │ │ ldr r1, [r0, #36] @ 0x24 │ │ │ │ add.w r2, r3, #4096 @ 0x1000 │ │ │ │ - ldr r3, [pc, #292] @ (34634 ) │ │ │ │ + ldr r3, [pc, #292] @ (345bc ) │ │ │ │ ldr r6, [r1, #4] │ │ │ │ movs r1, #1 │ │ │ │ str.w r1, [r2, #172] @ 0xac │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [pc, #276] @ (34638 ) │ │ │ │ + ldr r3, [pc, #276] @ (345c0 ) │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3, #80] @ 0x50 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.w 34f7a │ │ │ │ + bge.w 34f02 │ │ │ │ ldrsh.w r5, [r4, #102] @ 0x66 │ │ │ │ vmov.f64 d14, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ mvn.w r8, #29 │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ mov r2, r5 │ │ │ │ ldrsh.w r1, [r4, #190] @ 0xbe │ │ │ │ add r5, sp, #144 @ 0x90 │ │ │ │ mov r3, r0 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r0, r5 │ │ │ │ movs r1, #0 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d15, [pc, #148] @ 345f8 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #208] @ (3463c ) │ │ │ │ + vldr d15, [pc, #148] @ 34580 │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #208] @ (345c4 ) │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d9, [pc, #144] @ 34600 │ │ │ │ + vldr d9, [pc, #144] @ 34588 │ │ │ │ add r7, sp, #136 @ 0x88 │ │ │ │ add r6, sp, #128 @ 0x80 │ │ │ │ - vldr d12, [pc, #144] @ 34608 │ │ │ │ + vldr d12, [pc, #144] @ 34590 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ - vldr d11, [pc, #144] @ 34610 │ │ │ │ + vldr d11, [pc, #144] @ 34598 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldrsh.w r2, [r4, #144] @ 0x90 │ │ │ │ ldrsh.w r3, [r4, #140] @ 0x8c │ │ │ │ subs r3, r2, r3 │ │ │ │ vmov s15, r3 │ │ │ │ str r3, [sp, #120] @ 0x78 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ ldrsh.w r3, [r4, #108] @ 0x6c │ │ │ │ @@ -53183,28 +53174,28 @@ │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ vmov s14, r3 │ │ │ │ ldrsh.w r3, [r4, #110] @ 0x6e │ │ │ │ vmov s16, r3 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ vadd.f64 d13, d7, d14 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ vmov.f64 d2, d15 │ │ │ │ mov r5, r0 │ │ │ │ vadd.f64 d8, d8, d14 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vmul.f64 d9, d15, d9 │ │ │ │ - vldr d6, [pc, #44] @ 34618 │ │ │ │ + vldr d6, [pc, #44] @ 345a0 │ │ │ │ vmla.f64 d10, d15, d7 │ │ │ │ - vldr d7, [pc, #44] @ 34620 │ │ │ │ - b.n 34660 │ │ │ │ + vldr d7, [pc, #44] @ 345a8 │ │ │ │ + b.n 345e8 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #222 @ 0xde │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ @@ -53214,351 +53205,351 @@ │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffbfdf │ │ │ │ - ldr r4, [pc, #684] @ (348d0 ) │ │ │ │ + ldr r4, [pc, #684] @ (34858 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - subs r3, #34 @ 0x22 │ │ │ │ + subs r3, #154 @ 0x9a │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r3, #28 │ │ │ │ + subs r3, #148 @ 0x94 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [sp, #960] @ 0x3c0 │ │ │ │ + str r4, [sp, #832] @ 0x340 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ vmov s15, r8 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmul.f64 d0, d0, d12 │ │ │ │ vdiv.f64 d0, d0, d11 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ vmls.f64 d3, d15, d7 │ │ │ │ vmla.f64 d2, d15, d6 │ │ │ │ vmls.f64 d1, d9, d7 │ │ │ │ vmla.f64 d0, d9, d6 │ │ │ │ mov r0, r5 │ │ │ │ add.w r8, r8, #15 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ cmp.w r8, #45 @ 0x2d │ │ │ │ - bne.n 34640 │ │ │ │ + bne.n 345c8 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - vldr d1, [pc, #964] @ 34a58 │ │ │ │ - ldr.w r8, [pc, #1112] @ 34af0 │ │ │ │ - vldr d11, [pc, #964] @ 34a60 │ │ │ │ + vldr d1, [pc, #964] @ 349e0 │ │ │ │ + ldr.w r8, [pc, #1112] @ 34a78 │ │ │ │ + vldr d11, [pc, #964] @ 349e8 │ │ │ │ vldr d0, [r3, #512] @ 0x200 │ │ │ │ add r8, pc │ │ │ │ - blx 302c │ │ │ │ - vldr d1, [pc, #956] @ 34a68 │ │ │ │ - blx 35b4 │ │ │ │ + blx 2fe0 │ │ │ │ + vldr d1, [pc, #956] @ 349f0 │ │ │ │ + blx 3550 │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ - vldr d5, [pc, #948] @ 34a70 │ │ │ │ + vldr d5, [pc, #948] @ 349f8 │ │ │ │ ldrh.w r3, [r8, #28] │ │ │ │ vmov.f64 d10, #2 @ 0x40100000 2.250 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ vmul.f64 d1, d15, d5 │ │ │ │ vmov r2, s15 │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vstr d1, [sp, #80] @ 0x50 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d13 │ │ │ │ vmov r1, s15 │ │ │ │ - vldr d7, [pc, #912] @ 34a78 │ │ │ │ + vldr d7, [pc, #912] @ 34a00 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ - bl 330c8 │ │ │ │ + bl 33050 │ │ │ │ vmov.f64 d7, #120 @ 0x3fc00000 1.5 │ │ │ │ vadd.f64 d9, d15, d15 │ │ │ │ vmul.f64 d10, d15, d10 │ │ │ │ vmls.f64 d8, d15, d7 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ - vldr d4, [pc, #884] @ 34a80 │ │ │ │ - vldr d3, [pc, #888] @ 34a88 │ │ │ │ + vldr d4, [pc, #884] @ 34a08 │ │ │ │ + vldr d3, [pc, #888] @ 34a10 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - bl 2a780 │ │ │ │ - vldr d4, [pc, #860] @ 34a80 │ │ │ │ + bl 2a708 │ │ │ │ + vldr d4, [pc, #860] @ 34a08 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ - vldr d3, [pc, #852] @ 34a88 │ │ │ │ - bl 2a780 │ │ │ │ - vldr d7, [pc, #852] @ 34a90 │ │ │ │ + vldr d3, [pc, #852] @ 34a10 │ │ │ │ + bl 2a708 │ │ │ │ + vldr d7, [pc, #852] @ 34a18 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ mov r0, r5 │ │ │ │ vmla.f64 d6, d10, d7 │ │ │ │ vmla.f64 d12, d9, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ vsub.f64 d2, d13, d11 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vmov.f64 d3, d6 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vstr d6, [sp, #16] │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vadd.f64 d2, d13, d11 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vmov.f64 d1, d12 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ - vldr d11, [pc, #780] @ 34a98 │ │ │ │ + vldr d11, [pc, #780] @ 34a20 │ │ │ │ vadd.f64 d0, d13, d7 │ │ │ │ - bl 2a50c │ │ │ │ - vldr d7, [pc, #776] @ 34aa0 │ │ │ │ + bl 2a494 │ │ │ │ + vldr d7, [pc, #776] @ 34a28 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ mov r0, r5 │ │ │ │ vmla.f64 d6, d10, d7 │ │ │ │ vmla.f64 d12, d9, d7 │ │ │ │ vmul.f64 d7, d9, d11 │ │ │ │ vmul.f64 d11, d10, d11 │ │ │ │ vsub.f64 d0, d13, d7 │ │ │ │ vsub.f64 d2, d13, d11 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vmov.f64 d3, d6 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vstr d6, [sp, #16] │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ vadd.f64 d2, d13, d11 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d3, d6 │ │ │ │ vadd.f64 d0, d13, d7 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vldr d1, [r3, #552] @ 0x228 │ │ │ │ vldr d0, [r3, #544] @ 0x220 │ │ │ │ vneg.f64 d1, d1 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vsub.f64 d11, d10, d9 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ - vldr d10, [pc, #668] @ 34aa8 │ │ │ │ + vldr d10, [pc, #668] @ 34a30 │ │ │ │ vdiv.f64 d7, d11, d9 │ │ │ │ vsub.f64 d10, d10, d7 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - blx 302c │ │ │ │ + blx 2fe0 │ │ │ │ vneg.f64 d1, d10 │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ - blx 35b4 │ │ │ │ + blx 3550 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vmul.f64 d9, d9, d10 │ │ │ │ - vldr d2, [pc, #632] @ 34ab0 │ │ │ │ + vldr d2, [pc, #632] @ 34a38 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ mov r0, r5 │ │ │ │ vmul.f64 d2, d11, d2 │ │ │ │ vmla.f64 d1, d7, d9 │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ vmul.f64 d2, d2, d10 │ │ │ │ vmla.f64 d0, d7, d9 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ ldrh.w r2, [r8, #28] │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ ldrsh.w r3, [r4, #116] @ 0x74 │ │ │ │ vmov s16, r3 │ │ │ │ ldrsh.w r3, [r4, #118] @ 0x76 │ │ │ │ vmov s18, r3 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ mov r8, r0 │ │ │ │ vadd.f64 d8, d8, d14 │ │ │ │ vadd.f64 d9, d9, d14 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ vmul.f64 d6, d15, d10 │ │ │ │ - vldr d10, [pc, #520] @ 34ab8 │ │ │ │ + vldr d10, [pc, #520] @ 34a40 │ │ │ │ ldr.w r5, [r3, #812] @ 0x32c │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ vmul.f64 d10, d15, d10 │ │ │ │ vstr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d0, [r5, #752] @ 0x2f0 │ │ │ │ ldr.w r3, [r3, #468] @ 0x1d4 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vldr d11, [r3, #8] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 35022 │ │ │ │ + ble.w 34faa │ │ │ │ vldr d7, [r5, #768] @ 0x300 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 355a2 │ │ │ │ + bgt.w 3552a │ │ │ │ vldr d7, [r5, #760] @ 0x2f8 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 34fe8 │ │ │ │ + bgt.w 34f70 │ │ │ │ vldr d6, [r5, #776] @ 0x308 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vldr d0, [r5, #784] @ 0x310 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 35056 │ │ │ │ + ble.w 34fde │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 355f6 │ │ │ │ - ldr r5, [pc, #476] @ (34af4 ) │ │ │ │ + bgt.w 3557e │ │ │ │ + ldr r5, [pc, #476] @ (34a7c ) │ │ │ │ add r5, pc │ │ │ │ ldr r3, [r5, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 35782 │ │ │ │ - ldr.w r9, [pc, #468] @ 34af8 │ │ │ │ + beq.w 3570a │ │ │ │ + ldr.w r9, [pc, #468] @ 34a80 │ │ │ │ add r5, sp, #216 @ 0xd8 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ add r9, pc │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d12, [pc, #360] @ 34ac0 │ │ │ │ - bl b23c │ │ │ │ + vldr d12, [pc, #360] @ 34a48 │ │ │ │ + bl b338 │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ ldr.w r0, [r9, #68] @ 0x44 │ │ │ │ mov r1, r5 │ │ │ │ ldr r2, [r4, #32] │ │ │ │ add r5, sp, #344 @ 0x158 │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - ldr r2, [pc, #392] @ (34afc ) │ │ │ │ + ldr r2, [pc, #392] @ (34a84 ) │ │ │ │ movs r1, #5 │ │ │ │ mov r0, r5 │ │ │ │ mov.w fp, #0 │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d13, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [r3, #320] @ 0x140 │ │ │ │ vstr d7, [sp] │ │ │ │ - blx 34f4 │ │ │ │ - vldr d7, [pc, #312] @ 34ac8 │ │ │ │ + blx 349c │ │ │ │ + vldr d7, [pc, #312] @ 34a50 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov sl, s15 │ │ │ │ vstr s15, [sp, #60] @ 0x3c │ │ │ │ mov r1, sl │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ vmov s20, r0 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d10, s20 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov s15, r0 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ strd r0, sl, [sp] │ │ │ │ movw sl, #52429 @ 0xcccd │ │ │ │ movt sl, #52428 @ 0xcccc │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmul.f64 d10, d10, d11 │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmls.f64 d6, d10, d7 │ │ │ │ vadd.f64 d6, d6, d11 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ - vldr d6, [pc, #220] @ 34ad0 │ │ │ │ + vldr d6, [pc, #220] @ 34a58 │ │ │ │ vmov r1, s15 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ vmls.f64 d7, d15, d6 │ │ │ │ vadd.f64 d7, d7, d11 │ │ │ │ - vldr d11, [pc, #208] @ 34ad8 │ │ │ │ + vldr d11, [pc, #208] @ 34a60 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - vldr d6, [pc, #200] @ 34ae0 │ │ │ │ + vldr d6, [pc, #200] @ 34a68 │ │ │ │ vmov.f64 d0, #62 @ 0x41f00000 30.0 │ │ │ │ vldr d5, [r3, #232] @ 0xe8 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ - vldr d6, [pc, #192] @ 34ae8 │ │ │ │ + vldr d6, [pc, #192] @ 34a70 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcmp.f64 d7, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it pl │ │ │ │ vmovpl.f64 d0, d7 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ ldrh.w r2, [r9, #28] │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a4a0 │ │ │ │ - b.n 34b00 │ │ │ │ + bl 2a428 │ │ │ │ + b.n 34a88 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (34df8 ) │ │ │ │ + ldr r2, [pc, #924] @ (34d80 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #182 @ 0xb6 │ │ │ │ lsls r0, r2, #26 │ │ │ │ stmia r1!, {r0, r1, r4, r7} │ │ │ │ str r0, [sp, #500] @ 0x1f4 │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (34e08 ) │ │ │ │ + ldr r2, [pc, #924] @ (34d90 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ itet lt │ │ │ │ - addlt r3, pc, #860 @ (adr r3, 34dd0 ) │ │ │ │ + addlt r3, pc, #860 @ (adr r3, 34d58 ) │ │ │ │ subge r5, #112 @ 0x70 │ │ │ │ - bvc.n 34a8c @ unpredictable │ │ │ │ + bvc.n 34a14 @ unpredictable │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ ldrh r1, [r6, #14] │ │ │ │ - b.n 34f24 │ │ │ │ + b.n 34eac │ │ │ │ strh r7, [r1, r1] │ │ │ │ subs r7, #253 @ 0xfd │ │ │ │ - beq.n 34b0a │ │ │ │ + beq.n 34a92 │ │ │ │ stmia r6!, {r3, r4, r5} │ │ │ │ sub.w pc, r6, #4109694196 @ 0xf4f4f4f4 │ │ │ │ itete ne │ │ │ │ bxne r9 @ unpredictable branch in IT block │ │ │ │ │ │ │ │ @ instruction: 0xe8dd3fee │ │ │ │ strne r0, [r5, r4] │ │ │ │ ldreq r2, [r5, #84] @ 0x54 │ │ │ │ - blt.n 349be │ │ │ │ + blt.n 34946 │ │ │ │ subs r7, #177 @ 0xb1 │ │ │ │ vsra.u32 , q8, #10 │ │ │ │ stc 15, cr3, [fp], {239} @ 0xef │ │ │ │ strb r5, [r4, #13] │ │ │ │ subs r0, #45 @ 0x2d │ │ │ │ stmia r1!, {r1, r4, r6} │ │ │ │ subs r7, #208 @ 0xd0 │ │ │ │ @@ -53578,285 +53569,285 @@ │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - bvc.n 34af8 │ │ │ │ + bvc.n 34a80 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ - str r3, [sp, #456] @ 0x1c8 │ │ │ │ + str r3, [sp, #328] @ 0x148 │ │ │ │ movs r2, r0 │ │ │ │ - str r0, [sp, #1008] @ 0x3f0 │ │ │ │ + str r0, [sp, #880] @ 0x370 │ │ │ │ movs r2, r0 │ │ │ │ - str r0, [sp, #920] @ 0x398 │ │ │ │ + str r0, [sp, #792] @ 0x318 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [r7, #96] @ 0x60 │ │ │ │ + strb r2, [r6, #1] │ │ │ │ movs r1, r0 │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ - vldr d1, [pc, #392] @ 34c90 │ │ │ │ - vldr d0, [pc, #396] @ 34c98 │ │ │ │ + vldr d1, [pc, #392] @ 34c18 │ │ │ │ + vldr d0, [pc, #396] @ 34c20 │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ movw r9, #39321 @ 0x9999 │ │ │ │ movt r9, #6553 @ 0x1999 │ │ │ │ vmul.f64 d1, d15, d1 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vsub.f64 d0, d0, d10 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ vmov.f64 d10, d12 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 330c8 │ │ │ │ + bl 33050 │ │ │ │ ldrsh.w r3, [r4, #126] @ 0x7e │ │ │ │ vmov s2, r3 │ │ │ │ ldrsh.w r3, [r4, #124] @ 0x7c │ │ │ │ vmov s0, r3 │ │ │ │ vldr d2, [sp, #88] @ 0x58 │ │ │ │ vcvt.f64.s32 d1, s2 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d0, s0 │ │ │ │ vadd.f64 d1, d1, d14 │ │ │ │ vadd.f64 d0, d0, d14 │ │ │ │ - bl 33828 │ │ │ │ + bl 337b0 │ │ │ │ ldrsh.w r3, [r4, #132] @ 0x84 │ │ │ │ vmov s16, r3 │ │ │ │ ldrsh.w r3, [r4, #134] @ 0x86 │ │ │ │ vmov s18, r3 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ add.w r1, r4, #132 @ 0x84 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ vadd.f64 d8, d8, d14 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ vadd.f64 d9, d9, d14 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ mov r8, r0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - bl 2a650 │ │ │ │ - vldr d7, [pc, #252] @ 34ca0 │ │ │ │ - ldr r3, [pc, #280] @ (34cc0 ) │ │ │ │ + bl 2a5d8 │ │ │ │ + vldr d7, [pc, #252] @ 34c28 │ │ │ │ + ldr r3, [pc, #280] @ (34c48 ) │ │ │ │ vmul.f64 d11, d15, d11 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #24] │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - vldr d7, [pc, #236] @ 34ca8 │ │ │ │ + vldr d7, [pc, #236] @ 34c30 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ vstr d7, [sp, #32] │ │ │ │ - vldr d7, [pc, #232] @ 34cb0 │ │ │ │ + vldr d7, [pc, #232] @ 34c38 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ - b.n 34c54 │ │ │ │ + b.n 34bdc │ │ │ │ umull r1, r2, sl, fp │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ lsrs r2, r2, #3 │ │ │ │ - blx 35fc │ │ │ │ - ldr r2, [pc, #224] @ (34cc4 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r2, [pc, #224] @ (34c4c ) │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vmov.f64 d1, d9 │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r1, r5 │ │ │ │ vmls.f64 d1, d7, d13 │ │ │ │ vmla.f64 d0, d7, d12 │ │ │ │ vldr d2, [sp, #40] @ 0x28 │ │ │ │ ldrh r2, [r2, #28] │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmls.f64 d3, d15, d13 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmls.f64 d1, d11, d13 │ │ │ │ vmla.f64 d2, d15, d12 │ │ │ │ vmla.f64 d0, d11, d12 │ │ │ │ - bl 2a50c │ │ │ │ - vldr d7, [pc, #136] @ 34cb8 │ │ │ │ + bl 2a494 │ │ │ │ + vldr d7, [pc, #136] @ 34c40 │ │ │ │ add.w fp, fp, #5 │ │ │ │ cmp.w fp, #100 @ 0x64 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - beq.w 350e4 │ │ │ │ + beq.w 3506c │ │ │ │ vmov.f64 d0, d10 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d13, [sp, #128] @ 0x80 │ │ │ │ vldr d12, [sp, #136] @ 0x88 │ │ │ │ mul.w r2, sl, fp │ │ │ │ cmp.w r9, r2, ror #1 │ │ │ │ - bcs.n 34bd2 │ │ │ │ + bcs.n 34b5a │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmls.f64 d3, d15, d13 │ │ │ │ vmls.f64 d1, d7, d13 │ │ │ │ vmla.f64 d2, d15, d12 │ │ │ │ vmla.f64 d0, d7, d12 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a50c │ │ │ │ - b.n 34c2c │ │ │ │ + bl 2a494 │ │ │ │ + b.n 34bb4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ subs r5, #113 @ 0x71 │ │ │ │ - bvc.n 34cba │ │ │ │ + bvc.n 34c42 │ │ │ │ strb r3, [r4, #2] │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ @ instruction: 0xf0e0769c │ │ │ │ subs r7, r5, r4 │ │ │ │ subs r7, #212 @ 0xd4 │ │ │ │ - str r4, [r1, #16] │ │ │ │ + str r0, [r1, #52] @ 0x34 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r2, [r5, #48] @ 0x30 │ │ │ │ + ldrh r2, [r1, #48] @ 0x30 │ │ │ │ movs r2, r0 │ │ │ │ ldr r7, [sp, #104] @ 0x68 │ │ │ │ ldr r4, [sp, #60] @ 0x3c │ │ │ │ - ldr r6, [pc, #736] @ (34fb0 ) │ │ │ │ + ldr r6, [pc, #736] @ (34f38 ) │ │ │ │ ldr.w r3, [r7, #468] @ 0x1d4 │ │ │ │ add r6, pc │ │ │ │ vldr d0, [r3, #88] @ 0x58 │ │ │ │ - bl 32c44 │ │ │ │ + bl 32bcc │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ ldrh r3, [r6, #28] │ │ │ │ ldr r0, [r4, #32] │ │ │ │ vldr d1, [sp, #96] @ 0x60 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d11 │ │ │ │ vmov r1, s15 │ │ │ │ - vldr d7, [pc, #680] @ 34fa0 │ │ │ │ + vldr d7, [pc, #680] @ 34f28 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ - bl 330c8 │ │ │ │ - ldr r1, [pc, #688] @ (34fb4 ) │ │ │ │ + bl 33050 │ │ │ │ + ldr r1, [pc, #688] @ (34f3c ) │ │ │ │ vsub.f64 d1, d9, d10 │ │ │ │ ldrh r2, [r6, #28] │ │ │ │ vmov.f64 d0, d11 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vldr d2, [sp, #40] @ 0x28 │ │ │ │ add r1, pc │ │ │ │ - bl 2aac0 │ │ │ │ - ldr r1, [pc, #668] @ (34fb8 ) │ │ │ │ + bl 2aa48 │ │ │ │ + ldr r1, [pc, #668] @ (34f40 ) │ │ │ │ vadd.f64 d1, d9, d10 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ ldrh r2, [r6, #28] │ │ │ │ add r1, pc │ │ │ │ vldr d2, [sp, #72] @ 0x48 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ ldrh r2, [r6, #28] │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r0, fp │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, fp │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ ldr.w r2, [r7, #468] @ 0x1d4 │ │ │ │ ldrsh.w r7, [r4, #102] @ 0x66 │ │ │ │ vmov s15, r7 │ │ │ │ ldrsh.w r6, [r4, #106] @ 0x6a │ │ │ │ ldr r3, [r2, #96] @ 0x60 │ │ │ │ vcvt.f64.s32 d9, s15 │ │ │ │ vmov s15, r6 │ │ │ │ ldrsh.w r8, [r4, #100] @ 0x64 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3568c │ │ │ │ + beq.w 35614 │ │ │ │ cmp r3, #1 │ │ │ │ it ne │ │ │ │ ldrne r3, [r2, #100] @ 0x64 │ │ │ │ - bne.n 34d86 │ │ │ │ + bne.n 34d0e │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ vldr d6, [r2, #104] @ 0x68 │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp.w r3, #3600 @ 0xe10 │ │ │ │ - bge.w 35740 │ │ │ │ + bge.w 356c8 │ │ │ │ cmp r3, #59 @ 0x3b │ │ │ │ - bgt.w 35664 │ │ │ │ - ldr r1, [pc, #548] @ (34fbc ) │ │ │ │ + bgt.w 355ec │ │ │ │ + ldr r1, [pc, #548] @ (34f44 ) │ │ │ │ mov r2, r3 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [sp, #120] @ 0x78 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ mov r1, r8 │ │ │ │ ldr r7, [r0, #4] │ │ │ │ str r6, [sp, #0] │ │ │ │ add r6, sp, #152 @ 0x98 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, r6 │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ vmul.f64 d10, d8, d11 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vadd.f64 d7, d10, d11 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r7, s15 │ │ │ │ mov r1, r7 │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ vmov s17, r0 │ │ │ │ mov r0, r5 │ │ │ │ vadd.f64 d9, d9, d10 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ adds r3, r0, #2 │ │ │ │ vmov s14, r3 │ │ │ │ vmla.f64 d9, d10, d11 │ │ │ │ vcvt.f64.s32 d6, s17 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ - ldr r2, [pc, #444] @ (34fc0 ) │ │ │ │ + ldr r2, [pc, #444] @ (34f48 ) │ │ │ │ str r7, [sp, #4] │ │ │ │ mov r3, r5 │ │ │ │ add r2, pc │ │ │ │ str r0, [sp, #0] │ │ │ │ vmls.f64 d5, d7, d6 │ │ │ │ ldrh r2, [r2, #28] │ │ │ │ vadd.f64 d9, d9, d11 │ │ │ │ str r2, [sp, #8] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ vadd.f64 d5, d5, d11 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d5 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldrsh.w r3, [r4, #102] @ 0x66 │ │ │ │ vmov s18, r3 │ │ │ │ ldrsh.w r3, [r4, #106] @ 0x6a │ │ │ │ vmov s14, r3 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vcvt.f64.s32 d8, s14 │ │ │ │ ldrsh.w r3, [r4, #104] @ 0x68 │ │ │ │ @@ -53867,325 +53858,325 @@ │ │ │ │ add r3, sp, #472 @ 0x1d8 │ │ │ │ vcvt.f64.s32 d10, s20 │ │ │ │ str r3, [sp, #208] @ 0xd0 │ │ │ │ str r0, [sp, #204] @ 0xcc │ │ │ │ str r4, [sp, #200] @ 0xc8 │ │ │ │ vstr d11, [sp, #184] @ 0xb8 │ │ │ │ vstr d9, [sp, #168] @ 0xa8 │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ vsub.f64 d10, d10, d11 │ │ │ │ vmov.f64 d3, #28 @ 0x40e00000 7.0 │ │ │ │ vsub.f64 d7, d8, d9 │ │ │ │ - vldr d6, [pc, #296] @ 34fa8 │ │ │ │ + vldr d6, [pc, #296] @ 34f30 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ vdiv.f64 d5, d10, d3 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ vadd.f64 d3, d6, d6 │ │ │ │ vstr d6, [sp, #176] @ 0xb0 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d7, [sp, #152] @ 0x98 │ │ │ │ vstr d5, [sp, #192] @ 0xc0 │ │ │ │ - bl 23c1c │ │ │ │ + bl 23ba4 │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #272] @ (34fc4 ) │ │ │ │ + ldr r0, [pc, #272] @ (34f4c ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #0 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23260 │ │ │ │ + bl 231e8 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 35722 │ │ │ │ - ldr r0, [pc, #248] @ (34fc8 ) │ │ │ │ + bne.w 356aa │ │ │ │ + ldr r0, [pc, #248] @ (34f50 ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #1 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 236e8 │ │ │ │ + bl 23670 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 35704 │ │ │ │ - ldr r0, [pc, #228] @ (34fcc ) │ │ │ │ + bne.w 3568c │ │ │ │ + ldr r0, [pc, #228] @ (34f54 ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #2 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 2372c │ │ │ │ + bl 236b4 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 356e6 │ │ │ │ - ldr r0, [pc, #204] @ (34fd0 ) │ │ │ │ + bne.w 3566e │ │ │ │ + ldr r0, [pc, #204] @ (34f58 ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #3 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23670 │ │ │ │ + bl 235f8 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 356ca │ │ │ │ - ldr r0, [pc, #184] @ (34fd4 ) │ │ │ │ + bne.w 35652 │ │ │ │ + ldr r0, [pc, #184] @ (34f5c ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #4 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23444 │ │ │ │ + bl 233cc │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 356ae │ │ │ │ - ldr r0, [pc, #160] @ (34fd8 ) │ │ │ │ + bne.w 35636 │ │ │ │ + ldr r0, [pc, #160] @ (34f60 ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #5 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ + bl 3410c │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 232f8 │ │ │ │ + bl 23280 │ │ │ │ mov r2, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 35692 │ │ │ │ - ldr r0, [pc, #140] @ (34fdc ) │ │ │ │ + bne.w 3561a │ │ │ │ + ldr r0, [pc, #140] @ (34f64 ) │ │ │ │ mov ip, r6 │ │ │ │ movs r1, #6 │ │ │ │ add r0, pc │ │ │ │ - bl 34184 │ │ │ │ - ldr r2, [pc, #132] @ (34fe0 ) │ │ │ │ - ldr r3, [pc, #132] @ (34fe4 ) │ │ │ │ + bl 3410c │ │ │ │ + ldr r2, [pc, #132] @ (34f68 ) │ │ │ │ + ldr r3, [pc, #132] @ (34f6c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #364] @ 0x16c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 35804 │ │ │ │ + bne.w 3578c │ │ │ │ add sp, #372 @ 0x174 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, r1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #88] @ 0x58 │ │ │ │ - bne.w 35592 │ │ │ │ - vldr d6, [pc, #28] @ 34fa8 │ │ │ │ + bne.w 3551a │ │ │ │ + vldr d6, [pc, #28] @ 34f30 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #80] @ 0x50 │ │ │ │ - b.w 34536 │ │ │ │ + b.w 344be │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - ldrh r2, [r0, #42] @ 0x2a │ │ │ │ + ldrh r2, [r4, #40] @ 0x28 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [r2, #44] @ 0x2c │ │ │ │ + ldr r2, [r1, #80] @ 0x50 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r0, [r1, #44] @ 0x2c │ │ │ │ + ldr r4, [r7, #76] @ 0x4c │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r2, [r4, r4] │ │ │ │ + str r6, [r3, #20] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r6, [r1, #32] │ │ │ │ + ldrh r6, [r5, #30] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r0, [r3, #96] @ 0x60 │ │ │ │ + strb r4, [r7, #0] │ │ │ │ movs r1, r0 │ │ │ │ - str r2, [r6, #92] @ 0x5c │ │ │ │ + ldr r6, [r4, #0] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r0, [r1, #16] │ │ │ │ + ldr r4, [r7, #48] @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - str r6, [r0, #92] @ 0x5c │ │ │ │ + str r2, [r7, #124] @ 0x7c │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r7, #88] @ 0x58 │ │ │ │ + str r0, [r6, #124] @ 0x7c │ │ │ │ movs r1, r0 │ │ │ │ - ldr r6, [r7, #8] │ │ │ │ + ldr r2, [r6, #44] @ 0x2c │ │ │ │ movs r1, r0 │ │ │ │ - str r0, [r2, #88] @ 0x58 │ │ │ │ + str r4, [r0, #124] @ 0x7c │ │ │ │ movs r1, r0 │ │ │ │ - adds r0, #158 @ 0x9e │ │ │ │ + adds r1, #22 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ - vldr d13, [pc, #224] @ 350d0 │ │ │ │ - bl 32ba8 │ │ │ │ + vldr d13, [pc, #224] @ 35058 │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d12, d0 │ │ │ │ vldr d0, [r5, #760] @ 0x2f8 │ │ │ │ vsub.f64 d12, d12, d13 │ │ │ │ vmul.f64 d0, d11, d0 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vsub.f64 d4, d0, d13 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ - bl 3305c │ │ │ │ + bl 32fe4 │ │ │ │ vldr d7, [r5, #760] @ 0x2f8 │ │ │ │ vldr d6, [r5, #776] @ 0x308 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 348fa │ │ │ │ + ble.w 34882 │ │ │ │ vldr d7, [r5, #768] @ 0x300 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 348fa │ │ │ │ + ble.w 34882 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3578c │ │ │ │ + bgt.w 35714 │ │ │ │ vldr d0, [r5, #784] @ 0x310 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 34916 │ │ │ │ - bl 32ba8 │ │ │ │ + ble.w 3489e │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d12, d0 │ │ │ │ - vldr d11, [pc, #108] @ 350d8 │ │ │ │ - bl 2a4b4 │ │ │ │ - vldr d7, [pc, #92] @ 350d0 │ │ │ │ + vldr d11, [pc, #108] @ 35060 │ │ │ │ + bl 2a43c │ │ │ │ + vldr d7, [pc, #92] @ 35058 │ │ │ │ mov r5, r0 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vadd.f64 d11, d12, d11 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vsub.f64 d12, d12, d7 │ │ │ │ vsub.f64 d11, d11, d7 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ vmov.f64 d4, d11 │ │ │ │ - bl 3305c │ │ │ │ + bl 32fe4 │ │ │ │ vmov.f64 d4, d11 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3305c │ │ │ │ - ldr r3, [pc, #40] @ (350e0 ) │ │ │ │ + bl 32fe4 │ │ │ │ + ldr r3, [pc, #40] @ (35068 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2a4a0 │ │ │ │ - b.n 34916 │ │ │ │ + bl 2a428 │ │ │ │ + b.n 3489e │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ - lsls r4, r6, #11 │ │ │ │ + lsls r4, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ - vldr d7, [pc, #760] @ 353e0 │ │ │ │ + vldr d7, [pc, #760] @ 35368 │ │ │ │ ldr r3, [sp, #104] @ 0x68 │ │ │ │ vldr d6, [r2, #280] @ 0x118 │ │ │ │ ldr.w r3, [r3, #468] @ 0x1d4 │ │ │ │ vdiv.f64 d10, d6, d7 │ │ │ │ - vldr d7, [pc, #748] @ 353e8 │ │ │ │ + vldr d7, [pc, #748] @ 35370 │ │ │ │ vldr s10, [r3, #72] @ 0x48 │ │ │ │ vcvt.f64.s32 d5, s10 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #732] @ 353f0 │ │ │ │ + vldr d7, [pc, #732] @ 35378 │ │ │ │ vsub.f64 d7, d6, d7 │ │ │ │ - vldr d6, [pc, #732] @ 353f8 │ │ │ │ + vldr d6, [pc, #732] @ 35380 │ │ │ │ vmla.f64 d10, d7, d6 │ │ │ │ vmov.f64 d7, #224 @ 0xbf000000 -0.5 │ │ │ │ vcmpe.f64 d10, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 35136 │ │ │ │ - vldr d7, [pc, #720] @ 35400 │ │ │ │ + bpl.n 350be │ │ │ │ + vldr d7, [pc, #720] @ 35388 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ movs r2, #10 │ │ │ │ vadd.f64 d7, d10, d12 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vldr d1, [pc, #696] @ 35408 │ │ │ │ + vldr d1, [pc, #696] @ 35390 │ │ │ │ vstr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d13, [pc, #696] @ 35410 │ │ │ │ + vldr d13, [pc, #696] @ 35398 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ - ldr.w r9, [pc, #784] @ 35470 │ │ │ │ - vldr d11, [pc, #692] @ 35418 │ │ │ │ + ldr.w r9, [pc, #784] @ 353f8 │ │ │ │ + vldr d11, [pc, #692] @ 353a0 │ │ │ │ add r9, pc │ │ │ │ vmov r3, s15 │ │ │ │ adds r3, #5 │ │ │ │ smull r0, r1, r1, r3 │ │ │ │ asrs r3, r3, #31 │ │ │ │ rsb r3, r3, r1, asr #2 │ │ │ │ mul.w r1, r2, r3 │ │ │ │ str r1, [sp, #24] │ │ │ │ - blx 35d8 │ │ │ │ + blx 3574 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ - vldr d6, [pc, #664] @ 35420 │ │ │ │ + vldr d6, [pc, #664] @ 353a8 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ vldr d1, [sp, #48] @ 0x30 │ │ │ │ vmov r1, s15 │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ str r1, [sp, #108] @ 0x6c │ │ │ │ vmov r2, s15 │ │ │ │ vstr s15, [sp, #96] @ 0x60 │ │ │ │ vmul.f64 d7, d0, d13 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vsub.f64 d0, d11, d0 │ │ │ │ - bl 330c8 │ │ │ │ + bl 33050 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vldr d1, [pc, #620] @ 35428 │ │ │ │ - blx 35d8 │ │ │ │ + vldr d1, [pc, #620] @ 353b0 │ │ │ │ + blx 3574 │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ - vldr d6, [pc, #616] @ 35430 │ │ │ │ + vldr d6, [pc, #616] @ 353b8 │ │ │ │ ldr r2, [sp, #96] @ 0x60 │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ vdiv.f64 d7, d0, d6 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ ldr r1, [sp, #108] @ 0x6c │ │ │ │ vsub.f64 d0, d11, d7 │ │ │ │ - vldr d7, [pc, #604] @ 35438 │ │ │ │ + vldr d7, [pc, #604] @ 353c0 │ │ │ │ vmov.f64 d11, d12 │ │ │ │ vmul.f64 d7, d15, d7 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ - bl 330c8 │ │ │ │ - vldr d7, [pc, #588] @ 35440 │ │ │ │ + bl 33050 │ │ │ │ + vldr d7, [pc, #588] @ 353c8 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmla.f64 d11, d15, d7 │ │ │ │ vcvt.s32.f64 s22, d11 │ │ │ │ vmov r1, s22 │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ movw r3, #34079 @ 0x851f │ │ │ │ movt r3, #20971 @ 0x51eb │ │ │ │ vmov s15, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov.w fp, r1, asr #31 │ │ │ │ smull r2, r3, r3, r1 │ │ │ │ - ldr r1, [pc, #592] @ (35474 ) │ │ │ │ + ldr r1, [pc, #592] @ (353fc ) │ │ │ │ vcvt.f64.s32 d10, s15 │ │ │ │ add r1, pc │ │ │ │ rsb fp, fp, r3, asr #5 │ │ │ │ mov r2, fp │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ str r0, [sp, #0] │ │ │ │ subs r0, #1 │ │ │ │ vmov s15, r0 │ │ │ │ vmov.f64 d6, d8 │ │ │ │ vstr s22, [sp, #4] │ │ │ │ vcvt.f64.u32 d7, s15 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ @@ -54193,125 +54184,125 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, r5 │ │ │ │ vmls.f64 d6, d7, d10 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vadd.f64 d6, d6, d12 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r1, s15 │ │ │ │ - vldr d7, [pc, #476] @ 35448 │ │ │ │ + vldr d7, [pc, #476] @ 353d0 │ │ │ │ vmls.f64 d11, d15, d7 │ │ │ │ vadd.f64 d11, d11, d12 │ │ │ │ vcvt.s32.f64 s22, d11 │ │ │ │ vmov r2, s22 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr.w sl, [sp, #60] @ 0x3c │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r1, sl │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ movs r2, #100 @ 0x64 │ │ │ │ - ldr r1, [pc, #484] @ (35478 ) │ │ │ │ + ldr r1, [pc, #484] @ (35400 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ mls r2, r2, fp, r3 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ vadd.f64 d10, d8, d10 │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ strd r0, sl, [sp] │ │ │ │ vmov r2, s22 │ │ │ │ - vldr d11, [pc, #412] @ 35450 │ │ │ │ + vldr d11, [pc, #412] @ 353d8 │ │ │ │ vadd.f64 d10, d10, d12 │ │ │ │ ldrh.w r3, [r9, #28] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ - vldr d10, [pc, #396] @ 35458 │ │ │ │ + vldr d10, [pc, #396] @ 353e0 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ vmul.f64 d11, d15, d11 │ │ │ │ - ldr r1, [pc, #416] @ (3547c ) │ │ │ │ + ldr r1, [pc, #416] @ (35404 ) │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldrh.w r2, [r9, #28] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add r1, pc │ │ │ │ vadd.f64 d1, d9, d11 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ vldr d5, [sp, #112] @ 0x70 │ │ │ │ - vldr d7, [pc, #360] @ 35460 │ │ │ │ + vldr d7, [pc, #360] @ 353e8 │ │ │ │ mov r0, r5 │ │ │ │ - ldr r1, [pc, #384] @ (35480 ) │ │ │ │ + ldr r1, [pc, #384] @ (35408 ) │ │ │ │ ldrd r2, r3, [sp, #64] @ 0x40 │ │ │ │ vmla.f64 d12, d5, d7 │ │ │ │ add r1, pc │ │ │ │ vcvt.s32.f64 s24, d12 │ │ │ │ vstr s24, [sp] │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ vmul.f64 d10, d15, d10 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ ldrh.w r2, [r9, #28] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r1, r5 │ │ │ │ - vldr d12, [pc, #316] @ 35468 │ │ │ │ + vldr d12, [pc, #316] @ 353f0 │ │ │ │ vadd.f64 d1, d9, d10 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ vldr d7, [sp, #48] @ 0x30 │ │ │ │ - ldr r1, [pc, #328] @ (35484 ) │ │ │ │ + ldr r1, [pc, #328] @ (3540c ) │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldrh.w r2, [r9, #28] │ │ │ │ vsub.f64 d1, d9, d7 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add r1, pc │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ ldrh.w r2, [r9, #28] │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ ldrsh.w r3, [r4, #140] @ 0x8c │ │ │ │ vmov s22, r3 │ │ │ │ ldrsh.w r3, [r4, #142] @ 0x8e │ │ │ │ vmov s18, r3 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcvt.f64.s32 d11, s22 │ │ │ │ add.w r1, r4, #140 @ 0x8c │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ - ldr.w r9, [pc, #260] @ 35488 │ │ │ │ + ldr.w r9, [pc, #260] @ 35410 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ mov.w r8, #0 │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ add r9, pc │ │ │ │ vadd.f64 d11, d11, d14 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ vadd.f64 d9, d9, d14 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ mov fp, r0 │ │ │ │ add.w r9, r9, #8 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ movw r1, #30933 @ 0x78d5 │ │ │ │ movt r1, #9961 @ 0x26e9 │ │ │ │ movw r2, #9436 @ 0x24dc │ │ │ │ movt r2, #262 @ 0x106 │ │ │ │ movw r3, #4718 @ 0x126e │ │ │ │ movt r3, #131 @ 0x83 │ │ │ │ str r4, [sp, #60] @ 0x3c │ │ │ │ str r7, [sp, #48] @ 0x30 │ │ │ │ mov r4, r6 │ │ │ │ mov sl, r3 │ │ │ │ mov r6, r8 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r2 │ │ │ │ - b.n 354d0 │ │ │ │ + b.n 35458 │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ @@ -54352,15 +54343,15 @@ │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ eors r7, r7 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ - bvc.n 35458 │ │ │ │ + bvc.n 353e0 │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ subs r7, #199 @ 0xc7 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ @@ -54369,248 +54360,248 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ str r4, [r5, #104] @ 0x68 │ │ │ │ - bls.w 104d60 <__bss_end__@@Base+0x5e128> │ │ │ │ + bls.w 104ce8 <__bss_end__@@Base+0x5e148> │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ ... │ │ │ │ - ldrh r0, [r6, #4] │ │ │ │ + ldrh r0, [r2, #4] │ │ │ │ movs r2, r0 │ │ │ │ - str r2, [r5, #20] │ │ │ │ + str r6, [r3, #56] @ 0x38 │ │ │ │ movs r1, r0 │ │ │ │ - str r2, [r0, #40] @ 0x28 │ │ │ │ + str r6, [r6, #72] @ 0x48 │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r3, #76] @ 0x4c │ │ │ │ + str r0, [r2, #112] @ 0x70 │ │ │ │ movs r1, r0 │ │ │ │ - str r6, [r0, #76] @ 0x4c │ │ │ │ + str r2, [r7, #108] @ 0x6c │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r1, #72] @ 0x48 │ │ │ │ + str r0, [r0, #108] @ 0x6c │ │ │ │ movs r1, r0 │ │ │ │ - asrs r4, r5, #5 │ │ │ │ + asrs r4, r4, #3 │ │ │ │ movs r2, r0 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ vmov.f64 d14, d11 │ │ │ │ vmls.f64 d12, d6, d13 │ │ │ │ vmls.f64 d14, d6, d15 │ │ │ │ vmul.f64 d13, d8, d13 │ │ │ │ vmul.f64 d8, d8, d15 │ │ │ │ mov r0, fp │ │ │ │ vsub.f64 d3, d9, d8 │ │ │ │ vsub.f64 d1, d9, d13 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ cmp r6, #0 │ │ │ │ - bne.n 3557a │ │ │ │ + bne.n 35502 │ │ │ │ vldmia r9!, {d12} │ │ │ │ adds r6, #1 │ │ │ │ vcmpe.f64 d12, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 34cc8 │ │ │ │ + blt.w 34c50 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ - bl 32c44 │ │ │ │ + bl 32bcc │ │ │ │ ldr r0, [sp, #48] @ 0x30 │ │ │ │ mov r1, r4 │ │ │ │ - blx 3074 │ │ │ │ - vldr d7, [pc, #804] @ 35808 │ │ │ │ + blx 3028 │ │ │ │ + vldr d7, [pc, #804] @ 35790 │ │ │ │ vldr d6, [sp, #128] @ 0x80 │ │ │ │ mov r0, r5 │ │ │ │ - ldr r1, [pc, #820] @ (35820 ) │ │ │ │ + ldr r1, [pc, #820] @ (357a8 ) │ │ │ │ vdiv.f64 d7, d12, d7 │ │ │ │ vldr d8, [sp, #136] @ 0x88 │ │ │ │ add r1, pc │ │ │ │ vstr d6, [sp, #24] │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d13, [sp, #16] │ │ │ │ vadd.f64 d7, d12, d7 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r3, s14 │ │ │ │ mla r3, r7, r3, r8 │ │ │ │ cmp.w sl, r3, ror #2 │ │ │ │ - bcc.n 3548c │ │ │ │ + bcc.n 35414 │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vmov.f64 d12, d11 │ │ │ │ - ldr r3, [pc, #756] @ (35824 ) │ │ │ │ + ldr r3, [pc, #756] @ (357ac ) │ │ │ │ mov r1, r5 │ │ │ │ vldr d13, [sp, #72] @ 0x48 │ │ │ │ vmls.f64 d12, d6, d7 │ │ │ │ vmul.f64 d14, d8, d7 │ │ │ │ add r3, pc │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ vmov.f64 d2, d13 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ ldr r0, [r2, #36] @ 0x24 │ │ │ │ vsub.f64 d1, d9, d14 │ │ │ │ ldrh r2, [r3, #28] │ │ │ │ vmov.f64 d0, d12 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ ldr r3, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ vadd.f64 d1, d9, d14 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r1, r5 │ │ │ │ ldrh r2, [r3, #28] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ ldr r0, [r3, #36] @ 0x24 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ vldr d13, [sp, #80] @ 0x50 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - b.n 3548c │ │ │ │ + b.n 35414 │ │ │ │ vadd.f64 d3, d9, d8 │ │ │ │ vadd.f64 d1, d9, d13 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, fp │ │ │ │ - bl 2a50c │ │ │ │ - b.n 354be │ │ │ │ - vldr d6, [pc, #636] @ 35810 │ │ │ │ + bl 2a494 │ │ │ │ + b.n 35446 │ │ │ │ + vldr d6, [pc, #636] @ 35798 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #80] @ 0x50 │ │ │ │ - b.w 34536 │ │ │ │ - vldr d13, [pc, #628] @ 35818 │ │ │ │ + b.w 344be │ │ │ │ + vldr d13, [pc, #628] @ 357a0 │ │ │ │ vmul.f64 d0, d11, d0 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vsub.f64 d12, d0, d13 │ │ │ │ vldr d0, [r5, #768] @ 0x300 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vsub.f64 d4, d0, d13 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ - bl 3305c │ │ │ │ + bl 32fe4 │ │ │ │ vldr d0, [r5, #752] @ 0x2f0 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 35022 │ │ │ │ + ble.w 34faa │ │ │ │ vldr d7, [r5, #760] @ 0x2f8 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 348f6 │ │ │ │ - b.n 34fe8 │ │ │ │ - vldr d12, [pc, #544] @ 35818 │ │ │ │ - bl 2a4b4 │ │ │ │ + ble.w 3487e │ │ │ │ + b.n 34f70 │ │ │ │ + vldr d12, [pc, #544] @ 357a0 │ │ │ │ + bl 2a43c │ │ │ │ vldr d0, [r5, #776] @ 0x308 │ │ │ │ mov fp, r0 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vsub.f64 d11, d0, d12 │ │ │ │ vldr d0, [r5, #784] @ 0x310 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vsub.f64 d12, d0, d12 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ - bl 3305c │ │ │ │ + bl 32fe4 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ mov r0, fp │ │ │ │ - bl 3305c │ │ │ │ - ldr r3, [pc, #472] @ (35828 ) │ │ │ │ + bl 32fe4 │ │ │ │ + ldr r3, [pc, #472] @ (357b0 ) │ │ │ │ mov r0, fp │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, fp │ │ │ │ - bl 2a4a0 │ │ │ │ - b.n 35052 │ │ │ │ + bl 2a428 │ │ │ │ + b.n 34fda │ │ │ │ movw r2, #34953 @ 0x8889 │ │ │ │ movt r2, #34952 @ 0x8888 │ │ │ │ mov r0, r5 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ asrs r1, r3, #31 │ │ │ │ add r2, r3 │ │ │ │ rsb r2, r1, r2, asr #5 │ │ │ │ movs r1, #60 @ 0x3c │ │ │ │ mls r3, r1, r2, r3 │ │ │ │ - ldr r1, [pc, #424] @ (3582c ) │ │ │ │ + ldr r1, [pc, #424] @ (357b4 ) │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.w 34da0 │ │ │ │ + blx 3598 │ │ │ │ + b.w 34d28 │ │ │ │ add r6, sp, #152 @ 0x98 │ │ │ │ - b.w 34e48 │ │ │ │ + b.w 34dd0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23cac │ │ │ │ + bl 23c34 │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34f4e │ │ │ │ - ldr r3, [pc, #396] @ (35830 ) │ │ │ │ + beq.w 34ed6 │ │ │ │ + ldr r3, [pc, #396] @ (357b8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.n 34f4e │ │ │ │ + b.n 34ed6 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23c4c │ │ │ │ + bl 23bd4 │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34f34 │ │ │ │ - ldr r3, [pc, #372] @ (35834 ) │ │ │ │ + beq.w 34ebc │ │ │ │ + ldr r3, [pc, #372] @ (357bc ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.n 34f34 │ │ │ │ + b.n 34ebc │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23c94 │ │ │ │ + bl 23c1c │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34f1a │ │ │ │ - ldr r3, [pc, #348] @ (35838 ) │ │ │ │ + beq.w 34ea2 │ │ │ │ + ldr r3, [pc, #348] @ (357c0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.n 34f1a │ │ │ │ + b.n 34ea2 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23c64 │ │ │ │ + bl 23bec │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34f00 │ │ │ │ - ldr r3, [pc, #324] @ (3583c ) │ │ │ │ + beq.w 34e88 │ │ │ │ + ldr r3, [pc, #324] @ (357c4 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.w 34f00 │ │ │ │ + b.w 34e88 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23c7c │ │ │ │ + bl 23c04 │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34ee6 │ │ │ │ - ldr r3, [pc, #300] @ (35840 ) │ │ │ │ + beq.w 34e6e │ │ │ │ + ldr r3, [pc, #300] @ (357c8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.w 34ee6 │ │ │ │ + b.w 34e6e │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 23c34 │ │ │ │ + bl 23bbc │ │ │ │ movs r2, #1 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 34ecc │ │ │ │ - ldr r3, [pc, #272] @ (35844 ) │ │ │ │ + beq.w 34e54 │ │ │ │ + ldr r3, [pc, #272] @ (357cc ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #88] @ 0x58 │ │ │ │ clz r2, r2 │ │ │ │ lsrs r2, r2, #5 │ │ │ │ - b.w 34ecc │ │ │ │ + b.w 34e54 │ │ │ │ movw r2, #46021 @ 0xb3c5 │ │ │ │ movt r2, #37282 @ 0x91a2 │ │ │ │ asrs r0, r3, #31 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ add r2, r3 │ │ │ │ asrs r2, r2, #11 │ │ │ │ subs r1, r2, r0 │ │ │ │ @@ -54621,357 +54612,357 @@ │ │ │ │ movt r3, #34952 @ 0x8888 │ │ │ │ umull r0, r3, r3, r1 │ │ │ │ movs r0, #60 @ 0x3c │ │ │ │ lsrs r3, r3, #5 │ │ │ │ mls r1, r0, r3, r1 │ │ │ │ mov r0, r5 │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #208] @ (35848 ) │ │ │ │ + ldr r1, [pc, #208] @ (357d0 ) │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - b.w 34da0 │ │ │ │ - bl 33178 │ │ │ │ + blx 3598 │ │ │ │ + b.w 34d28 │ │ │ │ + bl 33100 │ │ │ │ str r0, [r5, #68] @ 0x44 │ │ │ │ - b.w 34922 │ │ │ │ - vldr d13, [pc, #136] @ 35818 │ │ │ │ - bl 2a4b4 │ │ │ │ + b.w 348aa │ │ │ │ + vldr d13, [pc, #136] @ 357a0 │ │ │ │ + bl 2a43c │ │ │ │ vldr d0, [r5, #776] @ 0x308 │ │ │ │ mov fp, r0 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vsub.f64 d12, d0, d13 │ │ │ │ vldr d0, [r5, #768] @ 0x300 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vsub.f64 d3, d0, d13 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ - bl 3305c │ │ │ │ + bl 32fe4 │ │ │ │ vldr d0, [r5, #760] @ 0x2f8 │ │ │ │ vmul.f64 d0, d11, d0 │ │ │ │ - bl 32ba8 │ │ │ │ + bl 32b30 │ │ │ │ vmov.f64 d4, d12 │ │ │ │ vsub.f64 d3, d0, d13 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, fp │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ - bl 3305c │ │ │ │ - ldr r3, [pc, #96] @ (3584c ) │ │ │ │ + bl 32fe4 │ │ │ │ + ldr r3, [pc, #96] @ (357d4 ) │ │ │ │ mov r0, fp │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, fp │ │ │ │ - bl 2a4a0 │ │ │ │ - b.w 348f6 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 2a428 │ │ │ │ + b.w 3487e │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ - str r4, [r5, #44] @ 0x2c │ │ │ │ + str r0, [r4, #80] @ 0x50 │ │ │ │ movs r1, r0 │ │ │ │ - strh r0, [r3, #38] @ 0x26 │ │ │ │ + strh r0, [r7, #36] @ 0x24 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r4, r3, #10 │ │ │ │ + lsls r4, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r3, r2] │ │ │ │ + str r2, [r2, #12] │ │ │ │ movs r1, r0 │ │ │ │ - strh r2, [r6, #26] │ │ │ │ + strh r2, [r2, #26] │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r2, #26] │ │ │ │ + strh r6, [r6, #24] │ │ │ │ movs r2, r0 │ │ │ │ - strh r2, [r7, #24] │ │ │ │ + strh r2, [r3, #24] │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r3, #24] │ │ │ │ + strh r6, [r7, #22] │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r0, #24] │ │ │ │ + strh r0, [r4, #22] │ │ │ │ movs r2, r0 │ │ │ │ - strh r2, [r4, #22] │ │ │ │ + strh r2, [r0, #22] │ │ │ │ movs r2, r0 │ │ │ │ - ldrb r0, [r3, r6] │ │ │ │ + ldrsh r4, [r1, r7] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ - ldr r2, [pc, #888] @ (35be0 ) │ │ │ │ + ldr r2, [pc, #888] @ (35b68 ) │ │ │ │ add.w r6, r0, #8192 @ 0x2000 │ │ │ │ - ldr r3, [pc, #888] @ (35be4 ) │ │ │ │ + ldr r3, [pc, #888] @ (35b6c ) │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ add r2, pc │ │ │ │ - ldr r7, [pc, #884] @ (35be8 ) │ │ │ │ + ldr r7, [pc, #884] @ (35b70 ) │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [r6, #468] @ 0x1d4 │ │ │ │ - cbz r3, 358a8 │ │ │ │ + cbz r3, 35830 │ │ │ │ movs r2, #1 │ │ │ │ str r2, [r3, #4] │ │ │ │ - ldr r2, [pc, #864] @ (35bec ) │ │ │ │ - ldr r3, [pc, #856] @ (35be4 ) │ │ │ │ + ldr r2, [pc, #864] @ (35b74 ) │ │ │ │ + ldr r3, [pc, #856] @ (35b6c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 35b7c │ │ │ │ + bne.w 35b04 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr.w r9, [pc, #836] @ 35bf0 │ │ │ │ + ldr.w r9, [pc, #836] @ 35b78 │ │ │ │ mov r5, r0 │ │ │ │ add r9, pc │ │ │ │ ldr.w r4, [r9, #72] @ 0x48 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.w 35ada │ │ │ │ - ldr r0, [pc, #824] @ (35bf4 ) │ │ │ │ + bne.w 35a62 │ │ │ │ + ldr r0, [pc, #824] @ (35b7c ) │ │ │ │ movs r3, #1 │ │ │ │ str.w r3, [r9, #72] @ 0x48 │ │ │ │ add r0, pc │ │ │ │ - vldr d9, [pc, #696] @ 35b80 │ │ │ │ - bl 14098 │ │ │ │ - ldr r1, [pc, #808] @ (35bf8 ) │ │ │ │ + vldr d9, [pc, #696] @ 35b08 │ │ │ │ + bl 14170 │ │ │ │ + ldr r1, [pc, #808] @ (35b80 ) │ │ │ │ mov r0, r4 │ │ │ │ - vldr d8, [pc, #692] @ 35b88 │ │ │ │ + vldr d8, [pc, #692] @ 35b10 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r1, [pc, #800] @ (35bfc ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r1, [pc, #800] @ (35b84 ) │ │ │ │ strh.w r0, [r9, #60] @ 0x3c │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r1, [pc, #788] @ (35c00 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r1, [pc, #788] @ (35b88 ) │ │ │ │ strh.w r0, [r9, #28] │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r1, [pc, #780] @ (35c04 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r1, [pc, #780] @ (35b8c ) │ │ │ │ strh.w r0, [r9, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r1, [pc, #768] @ (35c08 ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r1, [pc, #768] @ (35b90 ) │ │ │ │ strh.w r0, [r9, #44] @ 0x2c │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ - ldr r1, [pc, #760] @ (35c0c ) │ │ │ │ + bl 13308 │ │ │ │ + ldr r1, [pc, #760] @ (35b94 ) │ │ │ │ strh.w r0, [r9, #24] │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ - bl 12d20 │ │ │ │ + bl 13308 │ │ │ │ strh.w r0, [r9, #26] │ │ │ │ - bl 6740 │ │ │ │ + bl 66d8 │ │ │ │ str.w r0, [r9, #32] │ │ │ │ - ldr.w r9, [pc, #736] @ 35c10 │ │ │ │ + ldr.w r9, [pc, #736] @ 35b98 │ │ │ │ mov r8, r0 │ │ │ │ - vldr d6, [pc, #604] @ 35b90 │ │ │ │ + vldr d6, [pc, #604] @ 35b18 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ add r9, pc │ │ │ │ - b.n 3596a │ │ │ │ + b.n 358f2 │ │ │ │ vmov s15, r4 │ │ │ │ - vldr d6, [pc, #596] @ 35b98 │ │ │ │ - vldr d0, [pc, #600] @ 35ba0 │ │ │ │ + vldr d6, [pc, #596] @ 35b20 │ │ │ │ + vldr d0, [pc, #600] @ 35b28 │ │ │ │ mov r1, sp │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add r0, sp, #8 │ │ │ │ ldr.w r8, [r9, #32] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ mov r0, r8 │ │ │ │ adds r4, #10 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s13 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ cmp r4, #190 @ 0xbe │ │ │ │ - bne.n 3593e │ │ │ │ - ldr.w r8, [pc, #644] @ 35c14 │ │ │ │ + bne.n 358c6 │ │ │ │ + ldr.w r8, [pc, #644] @ 35b9c │ │ │ │ movs r2, #0 │ │ │ │ movw r1, #64836 @ 0xfd44 │ │ │ │ movt r1, #65535 @ 0xffff │ │ │ │ add r8, pc │ │ │ │ movs r4, #170 @ 0xaa │ │ │ │ - vldr d9, [pc, #516] @ 35ba8 │ │ │ │ - vldr d8, [pc, #520] @ 35bb0 │ │ │ │ + vldr d9, [pc, #516] @ 35b30 │ │ │ │ + vldr d8, [pc, #520] @ 35b38 │ │ │ │ ldr.w r0, [r8, #32] │ │ │ │ - bl 6788 │ │ │ │ - vldr d6, [pc, #516] @ 35bb8 │ │ │ │ - vldr d7, [pc, #520] @ 35bc0 │ │ │ │ - b.n 359e2 │ │ │ │ + bl 6720 │ │ │ │ + vldr d6, [pc, #516] @ 35b40 │ │ │ │ + vldr d7, [pc, #520] @ 35b48 │ │ │ │ + b.n 3596a │ │ │ │ vmov s15, r4 │ │ │ │ - vldr d6, [pc, #472] @ 35b98 │ │ │ │ - vldr d0, [pc, #476] @ 35ba0 │ │ │ │ + vldr d6, [pc, #472] @ 35b20 │ │ │ │ + vldr d0, [pc, #476] @ 35b28 │ │ │ │ mov r1, sp │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add r0, sp, #8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp] │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ ldr.w r0, [r8, #32] │ │ │ │ subs r4, #10 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s13 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ cmn.w r4, #10 │ │ │ │ - bne.n 359ba │ │ │ │ + bne.n 35942 │ │ │ │ ldr.w r0, [r8, #32] │ │ │ │ - bl 6824 │ │ │ │ + bl 67bc │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str.w r0, [r8, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ itt gt │ │ │ │ ldrgt r1, [r0, #8] │ │ │ │ addgt.w r3, r1, r3, lsl #2 │ │ │ │ - ble.n 35a32 │ │ │ │ + ble.n 359ba │ │ │ │ ldrh.w r2, [r3, #-2] │ │ │ │ subs r3, #4 │ │ │ │ negs r2, r2 │ │ │ │ strh r2, [r3, #2] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 35a24 │ │ │ │ - ldr r4, [pc, #484] @ (35c18 ) │ │ │ │ - bl 6740 │ │ │ │ + bne.n 359ac │ │ │ │ + ldr r4, [pc, #484] @ (35ba0 ) │ │ │ │ + bl 66d8 │ │ │ │ movs r1, #0 │ │ │ │ movw r2, #64836 @ 0xfd44 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ add r4, pc │ │ │ │ add.w r8, sp, #20 │ │ │ │ - ldr.w r9, [pc, #464] @ 35c1c │ │ │ │ + ldr.w r9, [pc, #464] @ 35ba4 │ │ │ │ str r0, [r4, #48] @ 0x30 │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ mvn.w r1, #99 @ 0x63 │ │ │ │ movw r2, #64536 @ 0xfc18 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ ldr r0, [r4, #48] @ 0x30 │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ movw r2, #64536 @ 0xfc18 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ add r9, pc │ │ │ │ - bl 6788 │ │ │ │ - bl 6740 │ │ │ │ + bl 6720 │ │ │ │ + bl 66d8 │ │ │ │ mvn.w r1, #99 @ 0x63 │ │ │ │ movw r2, #65036 @ 0xfe0c │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ str r0, [r4, #52] @ 0x34 │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ ldr r0, [r4, #52] @ 0x34 │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ movw r2, #65036 @ 0xfe0c │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ - bl 6788 │ │ │ │ + bl 6720 │ │ │ │ ldr r0, [r4, #52] @ 0x34 │ │ │ │ movs r1, #0 │ │ │ │ movw r2, #64836 @ 0xfd44 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ - bl 6788 │ │ │ │ - ldr r3, [pc, #368] @ (35c20 ) │ │ │ │ + bl 6720 │ │ │ │ + ldr r3, [pc, #368] @ (35ba8 ) │ │ │ │ add r3, pc │ │ │ │ adds r3, #88 @ 0x58 │ │ │ │ ldmia r3, {r0, r1, r2, r3} │ │ │ │ stmia.w r8, {r0, r1, r2, r3} │ │ │ │ - bl 6740 │ │ │ │ + bl 66d8 │ │ │ │ str r0, [r4, #56] @ 0x38 │ │ │ │ add r4, sp, #32 │ │ │ │ mov r1, r4 │ │ │ │ - bl 67d4 │ │ │ │ + bl 676c │ │ │ │ cmp r8, r4 │ │ │ │ - beq.n 35ada │ │ │ │ + beq.n 35a62 │ │ │ │ subs r4, #4 │ │ │ │ ldr.w r0, [r9, #56] @ 0x38 │ │ │ │ mov r1, r4 │ │ │ │ - bl 67d4 │ │ │ │ + bl 676c │ │ │ │ cmp r8, r4 │ │ │ │ - bne.n 35aca │ │ │ │ - ldr r2, [pc, #328] @ (35c24 ) │ │ │ │ + bne.n 35a52 │ │ │ │ + ldr r2, [pc, #328] @ (35bac ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #64] @ 0x40 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 35b66 │ │ │ │ + beq.n 35aee │ │ │ │ ldr r1, [r3, #0] │ │ │ │ str.w r3, [r6, #468] @ 0x1d4 │ │ │ │ str r1, [r2, #64] @ 0x40 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr.w r4, [r6, #468] @ 0x1d4 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ addw r9, pc, #216 @ 0xd8 │ │ │ │ ldrd r8, r9, [r9] │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ vldr d0, [r3, #744] @ 0x2e8 │ │ │ │ - blx 3210 │ │ │ │ - ldr r3, [pc, #284] @ (35c28 ) │ │ │ │ + blx 31c8 │ │ │ │ + ldr r3, [pc, #284] @ (35bb0 ) │ │ │ │ strd r8, r9, [r4, #32] │ │ │ │ movs r1, #0 │ │ │ │ strd r8, r9, [r4, #40] @ 0x28 │ │ │ │ movs r0, #0 │ │ │ │ addw r9, pc, #188 @ 0xbc │ │ │ │ ldrd r8, r9, [r9] │ │ │ │ strd r0, r1, [r4, #24] │ │ │ │ strd r8, r9, [r4, #48] @ 0x30 │ │ │ │ mov r0, r5 │ │ │ │ vstr d0, [r4, #8] │ │ │ │ ldr r7, [r7, r3] │ │ │ │ ldrd r2, r3, [r7] │ │ │ │ strd r2, r3, [r4, #16] │ │ │ │ - bl 32cdc │ │ │ │ + bl 32c64 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ - vldr d6, [pc, #136] @ 35bc8 │ │ │ │ + vldr d6, [pc, #136] @ 35b50 │ │ │ │ mov.w r4, #2992 @ 0xbb0 │ │ │ │ ldr.w r3, [r6, #468] @ 0x1d4 │ │ │ │ ldrd r0, r1, [r7] │ │ │ │ vldr d7, [r2, #216] @ 0xd8 │ │ │ │ movs r2, #0 │ │ │ │ str r4, [r3, #72] @ 0x48 │ │ │ │ str r2, [r3, #96] @ 0x60 │ │ │ │ vnmul.f64 d7, d7, d6 │ │ │ │ strd r0, r1, [r3, #80] @ 0x50 │ │ │ │ vstr d7, [r3, #88] @ 0x58 │ │ │ │ - b.n 35884 │ │ │ │ - ldr r0, [pc, #196] @ (35c2c ) │ │ │ │ + b.n 3580c │ │ │ │ + ldr r0, [pc, #196] @ (35bb4 ) │ │ │ │ movs r2, #112 @ 0x70 │ │ │ │ movw r1, #1451 @ 0x5ab │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ str.w r0, [r6, #468] @ 0x1d4 │ │ │ │ - b.n 35af4 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 35a7c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ @@ -54983,19 +54974,19 @@ │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 35bb0 │ │ │ │ + b.n 35b38 │ │ │ │ stmia r0!, {r0, r2, r7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 35bb8 │ │ │ │ + b.n 35b40 │ │ │ │ lsls r5, r0 │ │ │ │ strb r7, [r0, #14] │ │ │ │ ldrb r3, [r1, #24] │ │ │ │ subs r2, #26 │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ adds r7, r2, #0 │ │ │ │ ldrh r1, [r0, #36] @ 0x24 │ │ │ │ @@ -55005,117 +54996,117 @@ │ │ │ │ mov r0, r0 │ │ │ │ mov r0, r0 │ │ │ │ eor r6, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ - add r5, pc, #908 @ (adr r5, 35f68 ) │ │ │ │ + add r5, pc, #908 @ (adr r5, 35ef0 ) │ │ │ │ stmia r4!, {r0, r1, r3, r4, r7} │ │ │ │ add sp, #128 @ 0x80 │ │ │ │ itee al │ │ │ │ - moval r7, #142 @ 0x8e │ │ │ │ + cmpal r0, #6 │ │ │ │ mov r2, r0 │ │ │ │ - lsl r0, r3, #11 │ │ │ │ + lsl r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #138 @ 0x8a │ │ │ │ + cmp r0, #2 │ │ │ │ movs r2, r0 │ │ │ │ - movs r7, #112 @ 0x70 │ │ │ │ + movs r7, #232 @ 0xe8 │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r4, #10] │ │ │ │ + strh r6, [r0, #10] │ │ │ │ movs r2, r0 │ │ │ │ @ instruction: 0xe9bfffff │ │ │ │ - ldrsh r0, [r5, r4] │ │ │ │ + ldr r0, [pc, #320] @ (35cc4 ) │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r2, [r4, r4] │ │ │ │ + ldr r0, [pc, #232] @ (35c70 ) │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r4, [r3, r4] │ │ │ │ + str r0, [r0, #20] │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r6, [r2, r4] │ │ │ │ + str r2, [r7, #16] │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r0, [r2, r4] │ │ │ │ + str r4, [r6, #16] │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r2, [r1, r4] │ │ │ │ + str r6, [r5, #16] │ │ │ │ movs r1, r0 │ │ │ │ - strh r2, [r3, #6] │ │ │ │ + strh r2, [r7, #4] │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r7, #2] │ │ │ │ + strh r0, [r3, #2] │ │ │ │ movs r2, r0 │ │ │ │ - ldrb r2, [r2, #31] │ │ │ │ + ldrb r2, [r6, #30] │ │ │ │ movs r2, r0 │ │ │ │ - ldrb r4, [r4, #30] │ │ │ │ + ldrb r4, [r0, #30] │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r6, r1, #9 │ │ │ │ + lsrs r6, r0, #7 │ │ │ │ movs r2, r0 │ │ │ │ - ldrb r0, [r7, #28] │ │ │ │ + ldrb r0, [r3, #28] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r7, r2] │ │ │ │ + ldrsh r2, [r4, r3] │ │ │ │ movs r1, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r3, 35c3e │ │ │ │ + cbz r3, 35bc6 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r0, 35c52 │ │ │ │ + cbz r0, 35bda │ │ │ │ ldr r0, [r0, #4] │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #468] @ 0x1d4 │ │ │ │ - cbz r2, 35c76 │ │ │ │ - ldr r3, [pc, #24] @ (35c78 ) │ │ │ │ + cbz r2, 35bfe │ │ │ │ + ldr r3, [pc, #24] @ (35c00 ) │ │ │ │ movs r1, #0 │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #64] @ 0x40 │ │ │ │ str r4, [r2, #0] │ │ │ │ str r2, [r3, #64] @ 0x40 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str.w r1, [r0, #468] @ 0x1d4 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - ldrb r0, [r6, #22] │ │ │ │ + ldrb r0, [r2, #22] │ │ │ │ movs r2, r0 │ │ │ │ - cbz r0, 35c84 │ │ │ │ + cbz r0, 35c0c │ │ │ │ ldr r0, [r0, #16] │ │ │ │ - b.w 13b48 │ │ │ │ + b.w 13c20 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r5, [pc, #44] @ (35cc4 ) │ │ │ │ + ldr r5, [pc, #44] @ (35c4c ) │ │ │ │ mov r6, r0 │ │ │ │ - ldr r3, [pc, #44] @ (35cc8 ) │ │ │ │ + ldr r3, [pc, #44] @ (35c50 ) │ │ │ │ movs r2, #24 │ │ │ │ add r5, pc │ │ │ │ movs r1, #38 @ 0x26 │ │ │ │ add r3, pc │ │ │ │ mov r0, r5 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #24 │ │ │ │ mov r4, r0 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ movs r1, #39 @ 0x27 │ │ │ │ mul.w r2, r6, r2 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #16] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrh r6, [r3, r6] │ │ │ │ + ldrb r2, [r0, r7] │ │ │ │ movs r1, r0 │ │ │ │ @ instruction: 0xffd7ffff │ │ │ │ push {lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ vldr d7, [r0, #8] │ │ │ │ @@ -55124,409 +55115,409 @@ │ │ │ │ vmov.f64 d6, d0 │ │ │ │ ldr r2, [r0, #16] │ │ │ │ sub sp, #28 │ │ │ │ vcmpe.f64 d7, d0 │ │ │ │ mla r1, r1, r3, r2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vldr d5, [r1, #-24] @ 0xffffffe8 │ │ │ │ - bhi.n 35d4c │ │ │ │ + bhi.n 35cd4 │ │ │ │ vcmpe.f64 d0, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 35d4c │ │ │ │ + bhi.n 35cd4 │ │ │ │ cmp r3, #0 │ │ │ │ it le │ │ │ │ movle r3, #0 │ │ │ │ - ble.n 35d3a │ │ │ │ + ble.n 35cc2 │ │ │ │ movs r1, #0 │ │ │ │ - b.n 35d1a │ │ │ │ + b.n 35ca2 │ │ │ │ adds r1, #1 │ │ │ │ adds r2, #24 │ │ │ │ cmp r3, r1 │ │ │ │ - beq.n 35d3a │ │ │ │ + beq.n 35cc2 │ │ │ │ vldr d7, [r2] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 35d12 │ │ │ │ + blt.n 35c9a │ │ │ │ vldr d7, [r2, #8] │ │ │ │ vldr d0, [r2, #16] │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ add sp, #28 │ │ │ │ ldr.w pc, [sp], #4 │ │ │ │ - ldr r2, [pc, #48] @ (35d6c ) │ │ │ │ + ldr r2, [pc, #48] @ (35cf4 ) │ │ │ │ movs r1, #60 @ 0x3c │ │ │ │ - ldr r0, [pc, #48] @ (35d70 ) │ │ │ │ + ldr r0, [pc, #48] @ (35cf8 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - ldr r2, [pc, #36] @ (35d74 ) │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + ldr r2, [pc, #36] @ (35cfc ) │ │ │ │ movs r1, #49 @ 0x31 │ │ │ │ - ldr r0, [pc, #36] @ (35d78 ) │ │ │ │ + ldr r0, [pc, #36] @ (35d00 ) │ │ │ │ add r2, pc │ │ │ │ vstr d5, [sp, #16] │ │ │ │ add r0, pc │ │ │ │ vstr d7, [sp, #8] │ │ │ │ vstr d6, [sp] │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ nop │ │ │ │ - ldrh r4, [r0, r5] │ │ │ │ + ldrb r0, [r5, r5] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r2, [r7, r3] │ │ │ │ + ldrb r6, [r3, r4] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r2, [r7, r3] │ │ │ │ + ldrb r6, [r3, r4] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r4, [r4, r3] │ │ │ │ + ldrb r0, [r1, r4] │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r0 │ │ │ │ - cbz r0, 35dfe │ │ │ │ - ldr r6, [pc, #112] @ (35e04 ) │ │ │ │ + cbz r0, 35d86 │ │ │ │ + ldr r6, [pc, #112] @ (35d8c ) │ │ │ │ movs r2, #24 │ │ │ │ - ldr r3, [pc, #112] @ (35e08 ) │ │ │ │ + ldr r3, [pc, #112] @ (35d90 ) │ │ │ │ movs r1, #72 @ 0x48 │ │ │ │ add r6, pc │ │ │ │ mov r5, r8 │ │ │ │ add r3, pc │ │ │ │ mov r0, r6 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ mov r7, r0 │ │ │ │ mov.w r9, #24 │ │ │ │ ldmia r5!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ movs r3, #0 │ │ │ │ ldr.w r2, [r8] │ │ │ │ ldmia.w r5, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mul.w r2, r9, r2 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #74 @ 0x4a │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr r6, [r7, #0] │ │ │ │ mov r5, r0 │ │ │ │ str r0, [r7, #16] │ │ │ │ cmp r6, #0 │ │ │ │ - ble.n 35dfe │ │ │ │ + ble.n 35d86 │ │ │ │ ldr.w r8, [r8, #16] │ │ │ │ mul.w r6, r9, r6 │ │ │ │ movs r4, #0 │ │ │ │ add.w lr, r8, r4 │ │ │ │ add.w ip, r5, r4 │ │ │ │ adds r4, #24 │ │ │ │ cmp r4, r6 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - bne.n 35de0 │ │ │ │ + bne.n 35d68 │ │ │ │ mov r0, r7 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldrh r2, [r4, r2] │ │ │ │ + ldrb r6, [r0, r3] │ │ │ │ movs r1, r0 │ │ │ │ mrc2 15, 6, pc, cr11, cr15, {7} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r1, [pc, #72] @ (35e68 ) │ │ │ │ + ldr r1, [pc, #72] @ (35df0 ) │ │ │ │ mov r6, r0 │ │ │ │ add r1, pc │ │ │ │ - blx 3238 │ │ │ │ + blx 31f0 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 35e58 │ │ │ │ - ldr r0, [pc, #60] @ (35e6c ) │ │ │ │ + cbz r0, 35de0 │ │ │ │ + ldr r0, [pc, #60] @ (35df4 ) │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #152 @ 0x98 │ │ │ │ mov.w r1, #442 @ 0x1ba │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r6 │ │ │ │ - bl 13d7c │ │ │ │ - vldr d7, [pc, #24] @ 35e60 │ │ │ │ + bl 13e54 │ │ │ │ + vldr d7, [pc, #24] @ 35de8 │ │ │ │ movs r3, #0 │ │ │ │ str r0, [r4, #0] │ │ │ │ str r3, [r4, #20] │ │ │ │ str r5, [r4, #4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ mov r4, r0 │ │ │ │ - b.n 35e54 │ │ │ │ + b.n 35ddc │ │ │ │ nop.w │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r5, #120] @ 0x78 │ │ │ │ + ldr r6, [r1, #28] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r6, [r2, r1] │ │ │ │ + ldrb r2, [r7, r1] │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r4, r0 │ │ │ │ - ldr.w r0, [pc, #1152] @ 36304 │ │ │ │ - ldr.w r1, [pc, #1152] @ 36308 │ │ │ │ + ldr.w r0, [pc, #1152] @ 3628c │ │ │ │ + ldr.w r1, [pc, #1152] @ 36290 │ │ │ │ sub sp, #8 │ │ │ │ add r0, pc │ │ │ │ - ldr.w r3, [pc, #1148] @ 3630c │ │ │ │ - ldr.w r7, [pc, #1148] @ 36310 │ │ │ │ + ldr.w r3, [pc, #1148] @ 36294 │ │ │ │ + ldr.w r7, [pc, #1148] @ 36298 │ │ │ │ movs r2, #0 │ │ │ │ - ldr.w r9, [pc, #1144] @ 36314 │ │ │ │ + ldr.w r9, [pc, #1144] @ 3629c │ │ │ │ add r3, pc │ │ │ │ - ldr.w r8, [pc, #1144] @ 36318 │ │ │ │ + ldr.w r8, [pc, #1144] @ 362a0 │ │ │ │ add r7, pc │ │ │ │ ldr r1, [r0, r1] │ │ │ │ add r9, pc │ │ │ │ ldr r6, [r4, #12] │ │ │ │ add r8, pc │ │ │ │ ldr r1, [r1, #0] │ │ │ │ str r1, [sp, #4] │ │ │ │ mov.w r1, #0 │ │ │ │ str r2, [r3, #0] │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 36174 │ │ │ │ + beq.w 360fc │ │ │ │ movs r6, #0 │ │ │ │ ldr r5, [r4, #16] │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ adds r3, r5, #1 │ │ │ │ - beq.w 3616e │ │ │ │ + beq.w 360f6 │ │ │ │ cmp r6, #4 │ │ │ │ - bhi.w 362f8 │ │ │ │ + bhi.w 36280 │ │ │ │ tbb [pc, r6] │ │ │ │ adds r6, #20 │ │ │ │ str r0, [sp, #216] @ 0xd8 │ │ │ │ lsls r4, r5, #1 │ │ │ │ ldrd r2, r3, [r4, #8] │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 35ebc │ │ │ │ + bne.n 35e44 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 3618c │ │ │ │ + beq.w 36114 │ │ │ │ adds r2, r0, #1 │ │ │ │ - beq.w 3616e │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + beq.w 360f6 │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldr r3, [r0, #0] │ │ │ │ ldrh.w r3, [r3, r5, lsl #1] │ │ │ │ lsls r6, r3, #21 │ │ │ │ - bpl.w 36020 │ │ │ │ - ldr.w sl, [pc, #1036] @ 3631c │ │ │ │ + bpl.w 35fa8 │ │ │ │ + ldr.w sl, [pc, #1036] @ 362a4 │ │ │ │ movs r6, #1 │ │ │ │ add sl, pc │ │ │ │ ldr.w r3, [sl] │ │ │ │ add.w r2, sl, r3 │ │ │ │ add r3, r6 │ │ │ │ str.w r3, [sl] │ │ │ │ strb r5, [r2, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 35ebe │ │ │ │ + bne.n 35e46 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 36216 │ │ │ │ + beq.w 3619e │ │ │ │ adds r0, r5, #1 │ │ │ │ - beq.w 3616e │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + beq.w 360f6 │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldr r2, [r0, #0] │ │ │ │ ldr.w r3, [r9] │ │ │ │ ldrh.w r2, [r2, r5, lsl #1] │ │ │ │ lsls r1, r2, #18 │ │ │ │ - bmi.w 3622e │ │ │ │ + bmi.w 361b6 │ │ │ │ cmp r5, #44 @ 0x2c │ │ │ │ it ne │ │ │ │ cmpne r5, #58 @ 0x3a │ │ │ │ - beq.w 3622e │ │ │ │ + beq.w 361b6 │ │ │ │ sub.w r2, r5, #123 @ 0x7b │ │ │ │ bics.w r2, r2, #2 │ │ │ │ - beq.w 3622e │ │ │ │ + beq.w 361b6 │ │ │ │ adds r2, r7, r3 │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r7, #0] │ │ │ │ strb r5, [r2, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 35ebe │ │ │ │ + bne.n 35e46 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.n 35ec4 │ │ │ │ + bne.n 35e4c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ - b.n 35f40 │ │ │ │ + b.n 35ec8 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ movs r6, #4 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 35ebe │ │ │ │ + bne.n 35e46 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 36196 │ │ │ │ + beq.w 3611e │ │ │ │ adds r1, r0, #1 │ │ │ │ - beq.w 3616e │ │ │ │ + beq.w 360f6 │ │ │ │ ldr r6, [r4, #12] │ │ │ │ cmp r5, #10 │ │ │ │ - beq.w 3619e │ │ │ │ + beq.w 36126 │ │ │ │ movs r5, #0 │ │ │ │ - cbz r6, 35fc8 │ │ │ │ + cbz r6, 35f50 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r5, [r4, #12] │ │ │ │ cmp r3, #10 │ │ │ │ it ne │ │ │ │ cmpne.w r3, #4294967295 @ 0xffffffff │ │ │ │ - beq.w 36172 │ │ │ │ + beq.w 360fa │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.n 35eda │ │ │ │ + beq.n 35e62 │ │ │ │ ldr r6, [r4, #12] │ │ │ │ adds r0, #1 │ │ │ │ - bne.n 35fb6 │ │ │ │ - b.n 35eb6 │ │ │ │ + bne.n 35f3e │ │ │ │ + b.n 35e3e │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - cbnz r3, 3601c │ │ │ │ + cbnz r3, 35fa4 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.n 36066 │ │ │ │ + beq.n 35fee │ │ │ │ adds r6, r0, #1 │ │ │ │ - beq.w 3616e │ │ │ │ + beq.w 360f6 │ │ │ │ cmp r5, #34 @ 0x22 │ │ │ │ - beq.n 360be │ │ │ │ + beq.n 36046 │ │ │ │ cmp r5, #92 @ 0x5c │ │ │ │ - beq.n 36084 │ │ │ │ + beq.n 3600c │ │ │ │ cmp r5, #10 │ │ │ │ it eq │ │ │ │ ldreq r2, [r4, #8] │ │ │ │ - beq.n 3606c │ │ │ │ - ldr r3, [pc, #792] @ (36320 ) │ │ │ │ + beq.n 35ff4 │ │ │ │ + ldr r3, [pc, #792] @ (362a8 ) │ │ │ │ uxtb r5, r5 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ add.w r2, r8, r3 │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r8] │ │ │ │ strb r5, [r2, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ - cbz r3, 36054 │ │ │ │ + cbz r3, 35fdc │ │ │ │ movs r6, #3 │ │ │ │ - b.n 35ebe │ │ │ │ + b.n 35e46 │ │ │ │ lsls r6, r3, #18 │ │ │ │ - bmi.w 36140 │ │ │ │ + bmi.w 360c8 │ │ │ │ lsls r0, r3, #20 │ │ │ │ - bpl.n 360e8 │ │ │ │ - ldr r2, [pc, #760] @ (36324 ) │ │ │ │ + bpl.n 36070 │ │ │ │ + ldr r2, [pc, #760] @ (362ac ) │ │ │ │ movs r6, #2 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ adds r1, r2, r3 │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r2, #0] │ │ │ │ strb r5, [r1, #4] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 35ebe │ │ │ │ + bne.w 35e46 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 35f3a │ │ │ │ - b.n 35f86 │ │ │ │ + bne.w 35ec2 │ │ │ │ + b.n 35f0e │ │ │ │ ldr r0, [r4, #4] │ │ │ │ movs r6, #3 │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 35ec4 │ │ │ │ + bne.w 35e4c │ │ │ │ ldr r2, [r4, #8] │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ - ldr r3, [pc, #696] @ (36328 ) │ │ │ │ - ldr r0, [pc, #700] @ (3632c ) │ │ │ │ + ldr r3, [pc, #696] @ (362b0 ) │ │ │ │ + ldr r0, [pc, #700] @ (362b4 ) │ │ │ │ add r3, pc │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ movs r2, #1 │ │ │ │ movs r3, #10 │ │ │ │ strd r2, r3, [r4, #12] │ │ │ │ - b.n 35ebc │ │ │ │ + b.n 35e44 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 361a6 │ │ │ │ + beq.w 3612e │ │ │ │ ldr r5, [r4, #16] │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #12] │ │ │ │ cmp r5, #110 @ 0x6e │ │ │ │ - beq.w 36206 │ │ │ │ + beq.w 3618e │ │ │ │ cmp r5, #116 @ 0x74 │ │ │ │ - beq.w 361f6 │ │ │ │ + beq.w 3617e │ │ │ │ adds r3, r5, #1 │ │ │ │ - bne.w 361f2 │ │ │ │ - ldr r3, [pc, #648] @ (36330 ) │ │ │ │ + bne.w 3617a │ │ │ │ + ldr r3, [pc, #648] @ (362b8 ) │ │ │ │ movs r5, #255 @ 0xff │ │ │ │ - ldr r0, [pc, #648] @ (36334 ) │ │ │ │ + ldr r0, [pc, #648] @ (362bc ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - ldr r3, [pc, #640] @ (36338 ) │ │ │ │ + bl 13028 │ │ │ │ + ldr r3, [pc, #640] @ (362c0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - b.n 3600c │ │ │ │ - ldr r3, [pc, #636] @ (3633c ) │ │ │ │ + b.n 35f94 │ │ │ │ + ldr r3, [pc, #636] @ (362c4 ) │ │ │ │ movs r0, #4 │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ ldr r1, [r3, #0] │ │ │ │ add r3, r1 │ │ │ │ strb r2, [r3, #4] │ │ │ │ - ldr r2, [pc, #624] @ (36340 ) │ │ │ │ - ldr r3, [pc, #568] @ (36308 ) │ │ │ │ + ldr r2, [pc, #624] @ (362c8 ) │ │ │ │ + ldr r3, [pc, #568] @ (36290 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 362de │ │ │ │ + bne.w 36266 │ │ │ │ add sp, #8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ sub.w r3, r5, #34 @ 0x22 │ │ │ │ cmp r3, #12 │ │ │ │ - bhi.n 361d6 │ │ │ │ - add r2, pc, #8 @ (adr r2, 360fc ) │ │ │ │ + bhi.n 3615e │ │ │ │ + add r2, pc, #8 @ (adr r2, 36084 ) │ │ │ │ ldr.w r3, [r2, r3, lsl #2] │ │ │ │ add r2, r3 │ │ │ │ bx r2 │ │ │ │ nop │ │ │ │ mcr2 15, 7, pc, cr1, cr15, {7} @ │ │ │ │ mrc2 15, 4, pc, cr3, cr15, {7} │ │ │ │ lsls r3, r3, #3 │ │ │ │ @@ -55544,286 +55535,286 @@ │ │ │ │ lsls r3, r3, #3 │ │ │ │ movs r0, r0 │ │ │ │ vminnm.f32 , , │ │ │ │ lsls r3, r3, #3 │ │ │ │ movs r0, r0 │ │ │ │ vminnm.f32 , , │ │ │ │ vminnm.f32 , , │ │ │ │ - ldr r3, [pc, #528] @ (36344 ) │ │ │ │ - ldr r0, [pc, #532] @ (36348 ) │ │ │ │ + ldr r3, [pc, #528] @ (362cc ) │ │ │ │ + ldr r0, [pc, #532] @ (362d0 ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ add r3, pc │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ ldr r6, [r4, #12] │ │ │ │ cmp r6, #0 │ │ │ │ - bne.w 35ebc │ │ │ │ + bne.w 35e44 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 35ec4 │ │ │ │ + bne.w 35e4c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldr r3, [r0, #0] │ │ │ │ ldrh r3, [r3, #20] │ │ │ │ lsls r5, r3, #21 │ │ │ │ - bpl.n 361ca │ │ │ │ + bpl.n 36152 │ │ │ │ movs r5, #10 │ │ │ │ - b.n 35f0c │ │ │ │ + b.n 35e94 │ │ │ │ movs r0, #1 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ movs r6, #0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 35ec4 │ │ │ │ + bne.w 35e4c │ │ │ │ ldr r2, [r4, #8] │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ - b.n 35eca │ │ │ │ + b.n 35e52 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ movs r5, #10 │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ - b.n 35efc │ │ │ │ + b.n 35e84 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r6, [r4, #12] │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ cmp r6, #0 │ │ │ │ - bne.w 35ebc │ │ │ │ - b.n 35ee6 │ │ │ │ + bne.w 35e44 │ │ │ │ + b.n 35e6e │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 36092 │ │ │ │ + bne.w 3601a │ │ │ │ ldr r3, [r4, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ - ldr r2, [pc, #396] @ (3634c ) │ │ │ │ + ldr r2, [pc, #396] @ (362d4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ add r2, r3 │ │ │ │ adds r3, #1 │ │ │ │ strb r5, [r2, #4] │ │ │ │ - b.n 3600c │ │ │ │ + b.n 35f94 │ │ │ │ lsls r0, r3, #18 │ │ │ │ - bmi.n 36140 │ │ │ │ + bmi.n 360c8 │ │ │ │ movs r5, #10 │ │ │ │ lsls r1, r3, #20 │ │ │ │ - bmi.w 3602a │ │ │ │ - ldr r3, [pc, #376] @ (36350 ) │ │ │ │ + bmi.w 35fb2 │ │ │ │ + ldr r3, [pc, #376] @ (362d8 ) │ │ │ │ movs r2, #0 │ │ │ │ cmp r5, #59 @ 0x3b │ │ │ │ add r3, pc │ │ │ │ strb r5, [r3, #4] │ │ │ │ strb r2, [r3, #5] │ │ │ │ - beq.n 362be │ │ │ │ - ble.n 36272 │ │ │ │ + beq.n 36246 │ │ │ │ + ble.n 361fa │ │ │ │ cmp r5, #123 @ 0x7b │ │ │ │ - beq.n 362c2 │ │ │ │ + beq.n 3624a │ │ │ │ cmp r5, #125 @ 0x7d │ │ │ │ - bne.n 36130 │ │ │ │ + bne.n 360b8 │ │ │ │ movs r0, #6 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ uxtb r5, r5 │ │ │ │ - b.n 361bc │ │ │ │ - ldr r2, [pc, #348] @ (36354 ) │ │ │ │ + b.n 36144 │ │ │ │ + ldr r2, [pc, #348] @ (362dc ) │ │ │ │ movs r1, #9 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ add r2, r3 │ │ │ │ adds r3, #1 │ │ │ │ strb r1, [r2, #4] │ │ │ │ - b.n 3600c │ │ │ │ - ldr r2, [pc, #336] @ (36358 ) │ │ │ │ + b.n 35f94 │ │ │ │ + ldr r2, [pc, #336] @ (362e0 ) │ │ │ │ movs r1, #10 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ add r2, r3 │ │ │ │ adds r3, #1 │ │ │ │ strb r1, [r2, #4] │ │ │ │ - b.n 3600c │ │ │ │ + b.n 35f94 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ add r3, r6 │ │ │ │ str r3, [r4, #8] │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldr r2, [r0, #0] │ │ │ │ ldr.w r3, [sl] │ │ │ │ ldrh r2, [r2, #20] │ │ │ │ lsls r2, r2, #18 │ │ │ │ - bpl.w 35f6a │ │ │ │ - ldr r7, [pc, #300] @ (3635c ) │ │ │ │ + bpl.w 35ef2 │ │ │ │ + ldr r7, [pc, #300] @ (362e4 ) │ │ │ │ mov.w r8, #0 │ │ │ │ add r7, pc │ │ │ │ add r3, r7 │ │ │ │ strb.w r8, [r3, #4] │ │ │ │ movs r3, #1 │ │ │ │ cmp r6, r3 │ │ │ │ str r5, [r4, #16] │ │ │ │ str r3, [r4, #12] │ │ │ │ - bne.n 36280 │ │ │ │ - ldr r4, [pc, #280] @ (36360 ) │ │ │ │ + bne.n 36208 │ │ │ │ + ldr r4, [pc, #280] @ (362e8 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 360cc │ │ │ │ + beq.w 36054 │ │ │ │ adds r5, r7, #4 │ │ │ │ - b.n 36260 │ │ │ │ + b.n 361e8 │ │ │ │ ldr.w r0, [r4, #16]! │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 360cc │ │ │ │ + beq.w 36054 │ │ │ │ mov r1, r5 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 36256 │ │ │ │ + bne.n 361de │ │ │ │ ldr r0, [r4, #8] │ │ │ │ str.w r4, [r7, #264] @ 0x108 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ cmp r5, #44 @ 0x2c │ │ │ │ - beq.n 362c6 │ │ │ │ + beq.n 3624e │ │ │ │ cmp r5, #58 @ 0x3a │ │ │ │ - bne.w 36130 │ │ │ │ + bne.w 360b8 │ │ │ │ movs r0, #8 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ adds r6, r7, #4 │ │ │ │ - blx 35c0 <__errno_location@plt> │ │ │ │ + blx 355c <__errno_location@plt> │ │ │ │ mov r1, sp │ │ │ │ str.w r8, [r0] │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r6 │ │ │ │ - blx 3008 │ │ │ │ + blx 2fbc │ │ │ │ ldr r3, [sp, #0] │ │ │ │ vstr d0, [r7, #264] @ 0x108 │ │ │ │ cmp r3, r6 │ │ │ │ - beq.n 362a2 │ │ │ │ + beq.n 3622a │ │ │ │ ldrb r3, [r3, #0] │ │ │ │ - cbz r3, 362b4 │ │ │ │ - ldr r3, [pc, #192] @ (36364 ) │ │ │ │ - ldr r0, [pc, #192] @ (36368 ) │ │ │ │ + cbz r3, 3623c │ │ │ │ + ldr r3, [pc, #192] @ (362ec ) │ │ │ │ + ldr r0, [pc, #192] @ (362f0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ adds r3, #4 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ cmp r3, #34 @ 0x22 │ │ │ │ - beq.n 362ca │ │ │ │ + beq.n 36252 │ │ │ │ movs r0, #2 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ movs r0, #9 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ movs r0, #5 │ │ │ │ - b.n 360cc │ │ │ │ + b.n 36054 │ │ │ │ movs r0, #7 │ │ │ │ - b.n 360cc │ │ │ │ - ldr r3, [pc, #160] @ (3636c ) │ │ │ │ - ldr r0, [pc, #160] @ (36370 ) │ │ │ │ + b.n 36054 │ │ │ │ + ldr r3, [pc, #160] @ (362f4 ) │ │ │ │ + ldr r0, [pc, #160] @ (362f8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ adds r3, #4 │ │ │ │ - bl 128b8 │ │ │ │ - b.n 362ba │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 13028 │ │ │ │ + b.n 36242 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.w 35ec4 │ │ │ │ + bne.w 35e4c │ │ │ │ ldr r2, [r4, #8] │ │ │ │ adds r2, #1 │ │ │ │ str r2, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 35ebe │ │ │ │ - b.n 362e2 │ │ │ │ + bne.w 35e46 │ │ │ │ + b.n 3626a │ │ │ │ nop │ │ │ │ - movs r1, #112 @ 0x70 │ │ │ │ + movs r1, #232 @ 0xe8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, pc, #352 @ (adr r1, 36470 ) │ │ │ │ + add r1, pc, #224 @ (adr r1, 36378 ) │ │ │ │ movs r2, r0 │ │ │ │ - add r1, pc, #328 @ (adr r1, 3645c ) │ │ │ │ + add r1, pc, #200 @ (adr r1, 36364 ) │ │ │ │ movs r2, r0 │ │ │ │ - add r1, pc, #312 @ (adr r1, 36450 ) │ │ │ │ + add r1, pc, #184 @ (adr r1, 36358 ) │ │ │ │ movs r2, r0 │ │ │ │ - add r1, pc, #296 @ (adr r1, 36444 ) │ │ │ │ + add r1, pc, #168 @ (adr r1, 3634c ) │ │ │ │ movs r2, r0 │ │ │ │ - add r0, pc, #904 @ (adr r0, 366a8 ) │ │ │ │ + add r0, pc, #776 @ (adr r0, 365b0 ) │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [sp, #944] @ 0x3b0 │ │ │ │ + ldr r7, [sp, #816] @ 0x330 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [sp, #792] @ 0x318 │ │ │ │ + ldr r7, [sp, #664] @ 0x298 │ │ │ │ movs r2, r0 │ │ │ │ - subs r3, #16 │ │ │ │ + subs r3, #4 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r4, [r4, r0] │ │ │ │ + ldrh r0, [r1, r1] │ │ │ │ movs r1, r0 │ │ │ │ - subs r2, #242 @ 0xf2 │ │ │ │ + subs r2, #230 @ 0xe6 │ │ │ │ movs r1, r0 │ │ │ │ - ldrsb r0, [r5, r7] │ │ │ │ + ldrh r4, [r1, r0] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r7, [sp, #240] @ 0xf0 │ │ │ │ + ldr r7, [sp, #112] @ 0x70 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [sp, #192] @ 0xc0 │ │ │ │ + ldr r7, [sp, #64] @ 0x40 │ │ │ │ movs r2, r0 │ │ │ │ - subs r4, r5, #4 │ │ │ │ + subs r4, r4, #6 │ │ │ │ movs r2, r0 │ │ │ │ - subs r2, #54 @ 0x36 │ │ │ │ + subs r2, #42 @ 0x2a │ │ │ │ movs r1, r0 │ │ │ │ - ldrsb r6, [r3, r5] │ │ │ │ + ldr r2, [r0, r6] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r6, [sp, #216] @ 0xd8 │ │ │ │ + ldr r6, [sp, #88] @ 0x58 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [sp, #96] @ 0x60 │ │ │ │ + ldr r5, [sp, #992] @ 0x3e0 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #1000] @ 0x3e8 │ │ │ │ + ldr r5, [sp, #872] @ 0x368 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #936] @ 0x3a8 │ │ │ │ + ldr r5, [sp, #808] @ 0x328 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #768] @ 0x300 │ │ │ │ + ldr r5, [sp, #640] @ 0x280 │ │ │ │ movs r2, r0 │ │ │ │ - mov r4, r5 │ │ │ │ + mov r4, r1 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r5, [sp, #312] @ 0x138 │ │ │ │ + ldr r5, [sp, #184] @ 0xb8 │ │ │ │ movs r2, r0 │ │ │ │ - strb r6, [r6, r7] │ │ │ │ + ldr r2, [r3, r0] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r5, [sp, #152] @ 0x98 │ │ │ │ + ldr r5, [sp, #24] │ │ │ │ movs r2, r0 │ │ │ │ - strb r0, [r7, r7] │ │ │ │ + ldr r4, [r3, r0] │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r6, [pc, #180] @ (3643c ) │ │ │ │ + ldr r6, [pc, #180] @ (363c4 ) │ │ │ │ mov r4, r0 │ │ │ │ movs r5, #7 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ add r6, pc │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.n 3640c │ │ │ │ + bne.n 36394 │ │ │ │ vldr d7, [r6, #264] @ 0x108 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ adds r2, r3, #3 │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #20] │ │ │ │ @@ -55831,368 +55822,368 @@ │ │ │ │ ite gt │ │ │ │ vaddgt.f64 d7, d7, d8 │ │ │ │ vsuble.f64 d7, d7, d8 │ │ │ │ subs r5, #1 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r3, s14 │ │ │ │ str.w r3, [r4, r2, lsl #3] │ │ │ │ - beq.n 36404 │ │ │ │ - bl 35e70 │ │ │ │ + beq.n 3638c │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #8 │ │ │ │ - beq.n 36392 │ │ │ │ + beq.n 3631a │ │ │ │ movs r5, #0 │ │ │ │ - b.n 363e6 │ │ │ │ + b.n 3636e │ │ │ │ ldr r0, [r4, #16] │ │ │ │ str r5, [r4, #12] │ │ │ │ cmp r0, #10 │ │ │ │ it ne │ │ │ │ cmpne.w r0, #4294967295 @ 0xffffffff │ │ │ │ - beq.n 363fe │ │ │ │ + beq.n 36386 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 363d8 │ │ │ │ + bne.n 36360 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.n 363dc │ │ │ │ + bne.n 36364 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ - b.n 36406 │ │ │ │ + b.n 3638e │ │ │ │ mov r0, r5 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r0, #1 │ │ │ │ it eq │ │ │ │ mvneq.w r0, #1 │ │ │ │ - beq.n 36406 │ │ │ │ + beq.n 3638e │ │ │ │ movs r5, #0 │ │ │ │ - b.n 36428 │ │ │ │ + b.n 363b0 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ str r5, [r4, #12] │ │ │ │ cmp.w r0, #4294967295 @ 0xffffffff │ │ │ │ it ne │ │ │ │ cmpne r0, #10 │ │ │ │ - beq.n 363fe │ │ │ │ + beq.n 36386 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3641a │ │ │ │ + bne.n 363a2 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.n 3641e │ │ │ │ - b.n 363f8 │ │ │ │ - ldr r4, [sp, #400] @ 0x190 │ │ │ │ + bne.n 363a6 │ │ │ │ + b.n 36380 │ │ │ │ + ldr r4, [sp, #272] @ 0x110 │ │ │ │ movs r2, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #80] @ (364a0 ) │ │ │ │ + ldr r3, [pc, #80] @ (36428 ) │ │ │ │ mov r5, r0 │ │ │ │ add r3, pc │ │ │ │ ldr.w r4, [r3, #272] @ 0x110 │ │ │ │ - cbz r4, 36480 │ │ │ │ + cbz r4, 36408 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ str.w r2, [r3, #272] @ 0x110 │ │ │ │ - ldr r3, [pc, #64] @ (364a4 ) │ │ │ │ + ldr r3, [pc, #64] @ (3642c ) │ │ │ │ movs r2, #0 │ │ │ │ str r5, [r4, #8] │ │ │ │ add r3, pc │ │ │ │ str r2, [r4, #0] │ │ │ │ ldr.w r3, [r3, #276] @ 0x114 │ │ │ │ str r3, [r4, #4] │ │ │ │ - cbz r3, 36474 │ │ │ │ + cbz r3, 363fc │ │ │ │ str r4, [r3, #0] │ │ │ │ - ldr r3, [pc, #48] @ (364a8 ) │ │ │ │ + ldr r3, [pc, #48] @ (36430 ) │ │ │ │ mov r0, r4 │ │ │ │ add r3, pc │ │ │ │ str.w r4, [r3, #276] @ 0x114 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldr r0, [pc, #40] @ (364ac ) │ │ │ │ + ldr r0, [pc, #40] @ (36434 ) │ │ │ │ mov r3, r4 │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ movs r1, #68 @ 0x44 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ movs r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ - blx 3084 │ │ │ │ - b.n 36460 │ │ │ │ + blx 3038 │ │ │ │ + b.n 363e8 │ │ │ │ nop │ │ │ │ - ldr r3, [sp, #648] @ 0x288 │ │ │ │ + ldr r3, [sp, #520] @ 0x208 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [sp, #568] @ 0x238 │ │ │ │ + ldr r3, [sp, #440] @ 0x1b8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [sp, #496] @ 0x1f0 │ │ │ │ + ldr r3, [sp, #368] @ 0x170 │ │ │ │ movs r2, r0 │ │ │ │ - strb r2, [r0, r0] │ │ │ │ + ldrsb r6, [r4, r0] │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldrd r2, r3, [r0] │ │ │ │ mov r5, r0 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 3654a │ │ │ │ + beq.n 364d2 │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 364ce │ │ │ │ + cbz r3, 36456 │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr r0, [r5, #12] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r0, [r5, #1368] @ 0x558 │ │ │ │ - cbz r0, 364de │ │ │ │ - bl 75a0 │ │ │ │ + cbz r0, 36466 │ │ │ │ + bl 7510 │ │ │ │ ldr.w r0, [r5, #1364] @ 0x554 │ │ │ │ mov r4, r5 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #72] @ 0x48 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #76] @ 0x4c │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #80] @ 0x50 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ add.w r6, r5, #288 @ 0x120 │ │ │ │ ldr r0, [r5, #84] @ 0x54 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r0, [r5, #496] @ 0x1f0 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r0, [r5, #500] @ 0x1f4 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r0, [r4, #1068] @ 0x42c │ │ │ │ adds r4, #32 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r4, r6 │ │ │ │ - bne.n 36520 │ │ │ │ + bne.n 364a8 │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - blx 3084 │ │ │ │ - ldr r3, [pc, #28] @ (36558 ) │ │ │ │ + blx 3038 │ │ │ │ + ldr r3, [pc, #28] @ (364e0 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r2, [r3, #272] @ 0x110 │ │ │ │ str r2, [r5, #4] │ │ │ │ str.w r5, [r3, #272] @ 0x110 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - cbz r3, 3654e │ │ │ │ + cbz r3, 364d6 │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r2, [pc, #12] @ (3655c ) │ │ │ │ + ldr r2, [pc, #12] @ (364e4 ) │ │ │ │ add r2, pc │ │ │ │ str.w r3, [r2, #276] @ 0x114 │ │ │ │ - b.n 364ce │ │ │ │ - ldr r2, [sp, #736] @ 0x2e0 │ │ │ │ + b.n 36456 │ │ │ │ + ldr r2, [sp, #608] @ 0x260 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #656] @ 0x290 │ │ │ │ + ldr r2, [sp, #528] @ 0x210 │ │ │ │ movs r2, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r5, [pc, #124] @ (365ec ) │ │ │ │ + ldr r5, [pc, #124] @ (36574 ) │ │ │ │ add r5, pc │ │ │ │ ldr.w r0, [r5, #280] @ 0x118 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r4, [r5, #276] @ 0x114 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r5, #280] @ 0x118 │ │ │ │ - cbz r4, 36596 │ │ │ │ + cbz r4, 3651e │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - bl 364b0 │ │ │ │ + bl 36438 │ │ │ │ str.w r4, [r5, #276] @ 0x114 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 36586 │ │ │ │ - ldr r5, [pc, #88] @ (365f0 ) │ │ │ │ + bne.n 3650e │ │ │ │ + ldr r5, [pc, #88] @ (36578 ) │ │ │ │ add r5, pc │ │ │ │ ldr.w r4, [r5, #272] @ 0x110 │ │ │ │ - cbz r4, 365b0 │ │ │ │ + cbz r4, 36538 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str.w r4, [r5, #272] @ 0x110 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 365a0 │ │ │ │ - ldr r6, [pc, #64] @ (365f4 ) │ │ │ │ + bne.n 36528 │ │ │ │ + ldr r6, [pc, #64] @ (3657c ) │ │ │ │ add r6, pc │ │ │ │ ldr.w r3, [r6, #288] @ 0x120 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 365d8 │ │ │ │ + ble.n 36560 │ │ │ │ movs r4, #0 │ │ │ │ mov r5, r4 │ │ │ │ ldr.w r3, [r6, #292] @ 0x124 │ │ │ │ adds r5, #1 │ │ │ │ add r3, r4 │ │ │ │ adds r4, #24 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr.w r3, [r6, #288] @ 0x120 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt.n 365c0 │ │ │ │ - ldr r4, [pc, #28] @ (365f8 ) │ │ │ │ + bgt.n 36548 │ │ │ │ + ldr r4, [pc, #28] @ (36580 ) │ │ │ │ add r4, pc │ │ │ │ ldr.w r0, [r4, #292] @ 0x124 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4, #288] @ 0x120 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r2, [sp, #528] @ 0x210 │ │ │ │ + ldr r2, [sp, #400] @ 0x190 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #368] @ 0x170 │ │ │ │ + ldr r2, [sp, #240] @ 0xf0 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #264] @ 0x108 │ │ │ │ + ldr r2, [sp, #136] @ 0x88 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [sp, #104] @ 0x68 │ │ │ │ + ldr r1, [sp, #1000] @ 0x3e8 │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2712] @ 0xa98 │ │ │ │ - ldr.w r2, [pc, #1572] @ 36c38 │ │ │ │ + ldr.w r2, [pc, #1572] @ 36bc0 │ │ │ │ subw sp, sp, #1324 @ 0x52c │ │ │ │ - ldr.w r3, [pc, #1568] @ 36c3c │ │ │ │ + ldr.w r3, [pc, #1568] @ 36bc4 │ │ │ │ mov fp, r0 │ │ │ │ add r2, pc │ │ │ │ - ldr.w r8, [pc, #1564] @ 36c40 │ │ │ │ + ldr.w r8, [pc, #1564] @ 36bc8 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1316] @ 0x524 │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 35e10 │ │ │ │ + bl 35d98 │ │ │ │ mov r4, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 373ec │ │ │ │ + beq.w 37374 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37442 │ │ │ │ - ldr.w ip, [pc, #1524] @ 36c44 │ │ │ │ - ldr.w sl, [pc, #1524] @ 36c48 │ │ │ │ + beq.w 373ca │ │ │ │ + ldr.w ip, [pc, #1524] @ 36bcc │ │ │ │ + ldr.w sl, [pc, #1524] @ 36bd0 │ │ │ │ add ip, pc │ │ │ │ strd r8, fp, [sp, #20] │ │ │ │ add sl, pc │ │ │ │ add.w r3, ip, #4 │ │ │ │ str.w ip, [sp, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ cmp r5, #12 │ │ │ │ - bne.w 36bca │ │ │ │ - ldr.w r5, [pc, #1500] @ 36c4c │ │ │ │ + bne.w 36b52 │ │ │ │ + ldr.w r5, [pc, #1500] @ 36bd4 │ │ │ │ movs r0, #0 │ │ │ │ - bl 36440 │ │ │ │ + bl 363c8 │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ add r5, pc │ │ │ │ movs r1, #0 │ │ │ │ mov r6, r0 │ │ │ │ add.w r0, r5, #296 @ 0x128 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - bne.w 367e2 │ │ │ │ + bne.w 3676a │ │ │ │ adds r0, r5, #4 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str.w r0, [r5, #308] @ 0x134 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #5 │ │ │ │ - bne.w 367e2 │ │ │ │ - ldr.w r9, [pc, #1444] @ 36c50 │ │ │ │ + bne.w 3676a │ │ │ │ + ldr.w r9, [pc, #1444] @ 36bd8 │ │ │ │ mov.w r8, #0 │ │ │ │ - ldr.w r3, [pc, #1440] @ 36c54 │ │ │ │ + ldr.w r3, [pc, #1440] @ 36bdc │ │ │ │ add r9, pc │ │ │ │ str r6, [sp, #8] │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 367e0 │ │ │ │ + beq.w 36768 │ │ │ │ sub.w r3, r0, #11 │ │ │ │ clz r3, r3 │ │ │ │ lsrs r3, r3, #5 │ │ │ │ cmp r0, #17 │ │ │ │ it hi │ │ │ │ orrhi.w r3, r3, #1 │ │ │ │ cmp r0, #14 │ │ │ │ it eq │ │ │ │ orreq.w r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 36c8c │ │ │ │ + beq.w 36c14 │ │ │ │ ldr.w r5, [r9, #264] @ 0x108 │ │ │ │ ldr r7, [r5, #4] │ │ │ │ cmp r7, #10 │ │ │ │ - bhi.n 3677a │ │ │ │ + bhi.n 36702 │ │ │ │ tbh [pc, r7, lsl #1] │ │ │ │ movs r6, r4 │ │ │ │ movs r3, r1 │ │ │ │ lsls r6, r1, #9 │ │ │ │ lsls r2, r0, #6 │ │ │ │ movs r3, r1 │ │ │ │ movs r3, r1 │ │ │ │ lsls r7, r3, #6 │ │ │ │ lsls r7, r2, #2 │ │ │ │ lsls r3, r5, #5 │ │ │ │ lsls r2, r6, #3 │ │ │ │ lsls r6, r0, #1 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 37412 │ │ │ │ - ldr.w r3, [pc, #1340] @ 36c58 │ │ │ │ + bne.w 3739a │ │ │ │ + ldr.w r3, [pc, #1340] @ 36be0 │ │ │ │ add r3, pc │ │ │ │ vldr d7, [r3, #264] @ 0x108 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ cmp r3, #4 │ │ │ │ - beq.w 3724e │ │ │ │ + beq.w 371d6 │ │ │ │ cmp r3, #5 │ │ │ │ - beq.w 370da │ │ │ │ + beq.w 37062 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ vstr d7, [r3] │ │ │ │ - b.n 367d0 │ │ │ │ + b.n 36758 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ cmp r3, #11 │ │ │ │ - beq.w 37140 │ │ │ │ + beq.w 370c8 │ │ │ │ cmp r3, #14 │ │ │ │ - beq.w 36e80 │ │ │ │ - ldr.w r2, [pc, #1288] @ 36c5c │ │ │ │ + beq.w 36e08 │ │ │ │ + ldr.w r2, [pc, #1288] @ 36be4 │ │ │ │ addw r7, sp, #1060 @ 0x424 │ │ │ │ - ldr.w r1, [pc, #1284] @ 36c60 │ │ │ │ + ldr.w r1, [pc, #1284] @ 36be8 │ │ │ │ mov r0, r7 │ │ │ │ add r2, pc │ │ │ │ adds r2, #4 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - ldr.w r0, [pc, #1272] @ 36c64 │ │ │ │ + blx 3598 │ │ │ │ + ldr.w r0, [pc, #1272] @ 36bec │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.n 367d0 │ │ │ │ + bne.w 36966 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 36374 │ │ │ │ + bl 362fc │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 369de │ │ │ │ + bne.w 36966 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ subs r0, r1, #7 │ │ │ │ add.w r3, r4, r1, lsl #3 │ │ │ │ ldr.w r5, [r4, r1, lsl #3] │ │ │ │ ldr.w r1, [r3, #-8] │ │ │ │ bfi r8, r1, #0, #8 │ │ │ │ @@ -56207,147 +56198,147 @@ │ │ │ │ ldr.w r3, [r3, #-32] │ │ │ │ strb r3, [r2, #0] │ │ │ │ strb r5, [r2, #1] │ │ │ │ strh r1, [r2, #2] │ │ │ │ str.w r8, [r2, #4] │ │ │ │ mov r0, r4 │ │ │ │ mov.w r8, #0 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.w 366ca │ │ │ │ + bne.w 36652 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl 364b0 │ │ │ │ + bl 36438 │ │ │ │ movs r6, #0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r4 │ │ │ │ - bl 13b48 │ │ │ │ - ldr.w r2, [pc, #1128] @ 36c68 │ │ │ │ - ldr.w r3, [pc, #1080] @ 36c3c │ │ │ │ + bl 13c20 │ │ │ │ + ldr.w r2, [pc, #1128] @ 36bf0 │ │ │ │ + ldr.w r3, [pc, #1080] @ 36bc4 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1316] @ 0x524 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 374de │ │ │ │ + bne.w 37466 │ │ │ │ mov r0, r6 │ │ │ │ addw sp, sp, #1324 @ 0x52c │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #5 │ │ │ │ - bne.w 36eca │ │ │ │ + bne.w 36e52 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 36eea │ │ │ │ - ldr.w r7, [pc, #1068] @ 36c6c │ │ │ │ + bne.w 36e72 │ │ │ │ + ldr.w r7, [pc, #1068] @ 36bf4 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ add r7, pc │ │ │ │ adds r2, r3, #1 │ │ │ │ str r2, [r4, #20] │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vldr d7, [r7, #264] @ 0x108 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.w 36f0a │ │ │ │ + bne.w 36e92 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 36f2a │ │ │ │ + bne.w 36eb2 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [r7, #264] @ 0x108 │ │ │ │ adds r2, r3, #1 │ │ │ │ str r2, [r4, #20] │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.w 36f4a │ │ │ │ + bne.w 36ed2 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 36fd4 │ │ │ │ + bne.w 36f5c │ │ │ │ ldr r3, [r4, #20] │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [r7, #264] @ 0x108 │ │ │ │ adds r2, r3, #1 │ │ │ │ str r2, [r4, #20] │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 37286 │ │ │ │ + bne.w 3720e │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ subs r1, r3, #3 │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vldr d7, [r3, #16] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ str r1, [r4, #20] │ │ │ │ ldrd r0, r1, [r3] │ │ │ │ strd r0, r1, [r2] │ │ │ │ vstr d6, [r2, #8] │ │ │ │ vstr d7, [r2, #16] │ │ │ │ - b.n 367d0 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 37036 │ │ │ │ + bne.w 36fbe │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ mov r0, r4 │ │ │ │ vldr d8, [r3, #264] @ 0x108 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r8, s15 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 370c4 │ │ │ │ + bne.w 3704c │ │ │ │ ldr r0, [sp, #12] │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 37100 │ │ │ │ + bne.w 37088 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [r3, #264] @ 0x108 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vcvt.s32.f64 s17, d7 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 3712a │ │ │ │ + bne.w 370b2 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [r3, #264] @ 0x108 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vcvt.s32.f64 s20, d7 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 37344 │ │ │ │ + bne.w 372cc │ │ │ │ ldr r3, [sp, #4] │ │ │ │ vldr d7, [r3, #264] @ 0x108 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ adds r2, r3, #3 │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ @@ -56355,122 +56346,122 @@ │ │ │ │ str.w r8, [r3, #56] @ 0x38 │ │ │ │ vstr s20, [r3, #32] │ │ │ │ vstr s17, [r3, #40] @ 0x28 │ │ │ │ vstr s14, [r3, #24] │ │ │ │ str r2, [r4, #20] │ │ │ │ ldr r7, [r3, #48] @ 0x30 │ │ │ │ mov r0, r7 │ │ │ │ - bl 46898 │ │ │ │ + bl 46820 │ │ │ │ subs r5, r0, #0 │ │ │ │ - blt.w 373fa │ │ │ │ + blt.w 37382 │ │ │ │ ldr r2, [r4, #20] │ │ │ │ - ldr r3, [pc, #716] @ (36c70 ) │ │ │ │ + ldr r3, [pc, #716] @ (36bf8 ) │ │ │ │ add.w r1, r4, r2, lsl #3 │ │ │ │ add r3, pc │ │ │ │ add.w r3, r3, r8, lsl #5 │ │ │ │ ldr r0, [r1, #16] │ │ │ │ ldr r1, [r1, #8] │ │ │ │ str.w r5, [r3, #1360] @ 0x550 │ │ │ │ subs r5, r2, #3 │ │ │ │ str.w r7, [r3, #1364] @ 0x554 │ │ │ │ str.w r0, [r3, #1368] @ 0x558 │ │ │ │ str.w r1, [r3, #1372] @ 0x55c │ │ │ │ str r5, [r4, #20] │ │ │ │ ldr.w r2, [r4, r2, lsl #3] │ │ │ │ str.w r2, [r3, #1376] @ 0x560 │ │ │ │ - b.n 367d0 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - beq.w 3723c │ │ │ │ + beq.w 371c4 │ │ │ │ mov.w r8, #4294967295 @ 0xffffffff │ │ │ │ addw r7, sp, #1060 @ 0x424 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ mov r0, r7 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ - blx 35fc │ │ │ │ - ldr r0, [pc, #644] @ (36c74 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r0, [pc, #644] @ (36bfc ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 366be │ │ │ │ + bl 13028 │ │ │ │ + b.n 36646 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 3731a │ │ │ │ - ldr r3, [pc, #616] @ (36c78 ) │ │ │ │ - vldr d7, [pc, #536] @ 36c28 │ │ │ │ + bne.w 372a2 │ │ │ │ + ldr r3, [pc, #616] @ (36c00 ) │ │ │ │ + vldr d7, [pc, #536] @ 36bb0 │ │ │ │ add r3, pc │ │ │ │ - vldr d4, [pc, #536] @ 36c30 │ │ │ │ + vldr d4, [pc, #536] @ 36bb8 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ vldr d6, [r3, #264] @ 0x108 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vdiv.f64 d5, d7, d4 │ │ │ │ vstr d6, [r3, #24] │ │ │ │ vstr d5, [r2] │ │ │ │ - b.n 367d0 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #5 │ │ │ │ - bne.w 37264 │ │ │ │ + bne.w 371ec │ │ │ │ add r2, sp, #32 │ │ │ │ add.w fp, sp, #544 @ 0x220 │ │ │ │ mov r8, r2 │ │ │ │ movs r6, #0 │ │ │ │ str r2, [sp, #16] │ │ │ │ - b.n 36a96 │ │ │ │ + b.n 36a1e │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 369da │ │ │ │ + beq.n 36962 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.n 36b14 │ │ │ │ + bne.n 36a9c │ │ │ │ cmp r6, #64 @ 0x40 │ │ │ │ - beq.w 37388 │ │ │ │ + beq.w 37310 │ │ │ │ ldrd r2, r3, [sl, #264] @ 0x108 │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [r8], #8 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.n 36b34 │ │ │ │ + bne.n 36abc │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.n 36b54 │ │ │ │ + bne.n 36adc │ │ │ │ ldrd r2, r3, [sl, #264] @ 0x108 │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [fp], #8 │ │ │ │ adds r7, r6, #1 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ - beq.w 37260 │ │ │ │ + beq.w 371e8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.n 36b74 │ │ │ │ + bne.n 36afc │ │ │ │ mov r6, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ - bne.n 36a50 │ │ │ │ + bne.n 369d8 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ mov r7, r6 │ │ │ │ subs r6, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 35c88 │ │ │ │ + bl 35c10 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r7, #1 │ │ │ │ str r6, [r0, #0] │ │ │ │ vldr d7, [r2] │ │ │ │ vstr d7, [r0, #8] │ │ │ │ - ble.n 36b06 │ │ │ │ + ble.n 36a8e │ │ │ │ movs r2, #24 │ │ │ │ add r1, sp, #40 @ 0x28 │ │ │ │ mla r7, r2, r7, r3 │ │ │ │ add r2, sp, #552 @ 0x228 │ │ │ │ subs r7, #24 │ │ │ │ vldr d6, [r2, #-8] │ │ │ │ vmov.f64 d5, d7 │ │ │ │ @@ -56483,248 +56474,248 @@ │ │ │ │ vsub.f64 d4, d6, d4 │ │ │ │ cmp r3, r7 │ │ │ │ vdiv.f64 d3, d4, d5 │ │ │ │ vmov.f64 d5, d6 │ │ │ │ vmls.f64 d5, d7, d3 │ │ │ │ vstr d3, [r3, #-16] │ │ │ │ vstr d5, [r3, #-8] │ │ │ │ - bne.n 36ad0 │ │ │ │ + bne.n 36a58 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ ldr r2, [r5, #12] │ │ │ │ adds r3, #3 │ │ │ │ str.w r0, [r4, r3, lsl #3] │ │ │ │ str r0, [r2, #0] │ │ │ │ - b.n 367d0 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36b14 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36a9c │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36b34 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36abc │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36b54 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36adc │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36b74 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36afc │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ it ne │ │ │ │ movne r7, #0 │ │ │ │ - bne.w 372ee │ │ │ │ - ldr r3, [pc, #212] @ (36c7c ) │ │ │ │ + bne.w 37276 │ │ │ │ + ldr r3, [pc, #212] @ (36c04 ) │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r2, [r5, #12] │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3, #264] @ 0x108 │ │ │ │ ldr r3, [r4, #20] │ │ │ │ vadd.f64 d7, d6, d7 │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr d6, [r3, #24] │ │ │ │ vstr s14, [r2] │ │ │ │ - b.n 367d0 │ │ │ │ - ldr r6, [pc, #180] @ (36c80 ) │ │ │ │ + b.n 36758 │ │ │ │ + ldr r6, [pc, #180] @ (36c08 ) │ │ │ │ cmp r5, #10 │ │ │ │ add r6, pc │ │ │ │ - beq.n 36be0 │ │ │ │ + beq.n 36b68 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r0, r6 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ cmp r5, #10 │ │ │ │ - bne.n 36bd2 │ │ │ │ + bne.n 36b5a │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - beq.n 36bf6 │ │ │ │ - ldr r0, [pc, #152] @ (36c84 ) │ │ │ │ + beq.n 36b7e │ │ │ │ + ldr r0, [pc, #152] @ (36c0c ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - ldr r5, [pc, #144] @ (36c88 ) │ │ │ │ + bl 13028 │ │ │ │ + ldr r5, [pc, #144] @ (36c10 ) │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r5, pc │ │ │ │ adds r5, #4 │ │ │ │ mov r1, r5 │ │ │ │ - bl 148b4 │ │ │ │ + bl 1498c │ │ │ │ mov r8, r0 │ │ │ │ - bl 365fc │ │ │ │ + bl 36584 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 3739c │ │ │ │ + beq.w 37324 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ mov r5, r0 │ │ │ │ cmp r5, #1 │ │ │ │ - bne.w 36666 │ │ │ │ - b.n 367ea │ │ │ │ + bne.w 365ee │ │ │ │ + b.n 36772 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - adds r6, r3, r7 │ │ │ │ + subs r6, r2, r1 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, r3, r7 │ │ │ │ - movs r2, r0 │ │ │ │ - ldr r1, [sp, #640] @ 0x280 │ │ │ │ + subs r0, r2, r1 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r1, [sp, #616] @ 0x268 │ │ │ │ + ldr r1, [sp, #512] @ 0x200 │ │ │ │ movs r2, r0 │ │ │ │ ldr r1, [sp, #488] @ 0x1e8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ + ldr r1, [sp, #360] @ 0x168 │ │ │ │ + movs r2, r0 │ │ │ │ + ldr r1, [sp, #120] @ 0x78 │ │ │ │ movs r2, r0 │ │ │ │ - strh r2, [r0, r5] │ │ │ │ + strb r6, [r4, r5] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r0, [sp, #856] @ 0x358 │ │ │ │ + ldr r0, [sp, #728] @ 0x2d8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r0, [sp, #592] @ 0x250 │ │ │ │ + ldr r0, [sp, #464] @ 0x1d0 │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r2, r1] │ │ │ │ + strb r4, [r6, r1] │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r4, r4] │ │ │ │ + strh r0, [r1, r5] │ │ │ │ movs r1, r0 │ │ │ │ - asrs r0, r7, #31 │ │ │ │ + adds r0, r6, r1 │ │ │ │ movs r2, r0 │ │ │ │ - str r7, [sp, #696] @ 0x2b8 │ │ │ │ + str r7, [sp, #568] @ 0x238 │ │ │ │ movs r2, r0 │ │ │ │ - str r6, [sp, #312] @ 0x138 │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [pc, #656] @ (36f08 ) │ │ │ │ + str r0, [r1, r3] │ │ │ │ movs r1, r0 │ │ │ │ - str r5, [sp, #904] @ 0x388 │ │ │ │ + str r5, [sp, #776] @ 0x308 │ │ │ │ movs r2, r0 │ │ │ │ - str r4, [sp, #288] @ 0x120 │ │ │ │ + str r4, [sp, #160] @ 0xa0 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [pc, #968] @ (3704c ) │ │ │ │ + str r6, [r2, r4] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r6, [pc, #480] @ (36e68 ) │ │ │ │ + str r4, [r3, r2] │ │ │ │ movs r1, r0 │ │ │ │ - str r3, [sp, #1000] @ 0x3e8 │ │ │ │ + str r3, [sp, #872] @ 0x368 │ │ │ │ movs r2, r0 │ │ │ │ ldr r6, [sp, #8] │ │ │ │ cmp r0, #6 │ │ │ │ - bne.w 37484 │ │ │ │ - ldr r5, [pc, #1008] @ (37088 ) │ │ │ │ + bne.w 3740c │ │ │ │ + ldr r5, [pc, #1008] @ (37010 ) │ │ │ │ add r5, pc │ │ │ │ ldr.w r1, [r5, #1660] @ 0x67c │ │ │ │ - cbz r1, 36cb2 │ │ │ │ + cbz r1, 36c3a │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 148b4 │ │ │ │ + bl 1498c │ │ │ │ mov r8, r0 │ │ │ │ ldr.w r0, [r5, #1660] @ 0x67c │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str.w r8, [r5, #1660] @ 0x67c │ │ │ │ - ldr r1, [pc, #984] @ (3708c ) │ │ │ │ + ldr r1, [pc, #984] @ (37014 ) │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ add.w r1, r1, #296 @ 0x128 │ │ │ │ str r3, [r1, #0] │ │ │ │ ldr r3, [r6, #4] │ │ │ │ str r3, [r1, #4] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ str r3, [r1, #8] │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ ldr.w r0, [r6, #1364] @ 0x554 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 36e7a │ │ │ │ - ldr r1, [pc, #948] @ (37090 ) │ │ │ │ + beq.w 36e02 │ │ │ │ + ldr r1, [pc, #948] @ (37018 ) │ │ │ │ add r1, pc │ │ │ │ - blx 3238 │ │ │ │ + blx 31f0 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 374e2 │ │ │ │ + beq.w 3746a │ │ │ │ movs r1, #1 │ │ │ │ - bl 7c00 │ │ │ │ + bl 7b60 │ │ │ │ str.w r0, [r6, #1368] @ 0x558 │ │ │ │ mov r0, r5 │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r6 │ │ │ │ str.w r3, [r6, #1360] @ 0x550 │ │ │ │ str.w r3, [r6, #800] @ 0x320 │ │ │ │ - bl 3de38 │ │ │ │ - ldr r3, [pc, #904] @ (37094 ) │ │ │ │ + bl 3ddc0 │ │ │ │ + ldr r3, [pc, #904] @ (3701c ) │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str.w r0, [r6, #1352] @ 0x548 │ │ │ │ - vldr d0, [pc, #828] @ 37050 │ │ │ │ + vldr d0, [pc, #828] @ 36fd8 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str.w r3, [r6, #1356] @ 0x54c │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ - vldr d8, [pc, #816] @ 37058 │ │ │ │ + vldr d8, [pc, #816] @ 36fe0 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ vstr d7, [r6, #32] │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vldr d7, [r6, #32] │ │ │ │ ldr r3, [r6, #72] @ 0x48 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ cmp r1, #1 │ │ │ │ vdiv.f64 d7, d0, d8 │ │ │ │ vstr d7, [r6, #40] @ 0x28 │ │ │ │ - ble.w 37408 │ │ │ │ + ble.w 37390 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ movs r0, #24 │ │ │ │ - vldr d5, [pc, #760] @ 37050 │ │ │ │ + vldr d5, [pc, #760] @ 36fd8 │ │ │ │ sub.w r2, r3, #24 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ mla r2, r0, r1, r2 │ │ │ │ vldr d6, [r3] │ │ │ │ adds r3, #24 │ │ │ │ vldr d4, [r3, #-16] │ │ │ │ vldr d7, [r3, #-8] │ │ │ │ @@ -56732,972 +56723,972 @@ │ │ │ │ vcmpe.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d5, d6 │ │ │ │ it gt │ │ │ │ vmovgt.f64 d8, d7 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 36d66 │ │ │ │ + bne.n 36cee │ │ │ │ vldr d7, [r6, #752] @ 0x2f0 │ │ │ │ vstr d5, [r6, #744] @ 0x2e8 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 36e18 │ │ │ │ + bne.n 36da0 │ │ │ │ vldr d9, [r6, #736] @ 0x2e0 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 36f6a │ │ │ │ + bgt.w 36ef2 │ │ │ │ vldr d7, [r6, #776] @ 0x308 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 36e0c │ │ │ │ + bne.n 36d94 │ │ │ │ vldr d5, [r6, #440] @ 0x1b8 │ │ │ │ vmov.f64 d3, #62 @ 0x41f00000 30.0 │ │ │ │ - vldr d4, [pc, #660] @ 37060 │ │ │ │ + vldr d4, [pc, #660] @ 36fe8 │ │ │ │ vldr d7, [r6, #456] @ 0x1c8 │ │ │ │ vldr d6, [r6, #408] @ 0x198 │ │ │ │ - vldr d1, [pc, #656] @ 37068 │ │ │ │ + vldr d1, [pc, #656] @ 36ff0 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ - vldr d2, [pc, #656] @ 37070 │ │ │ │ + vldr d2, [pc, #656] @ 36ff8 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ - vldr d4, [pc, #656] @ 37078 │ │ │ │ - vldr d5, [pc, #660] @ 37080 │ │ │ │ + vldr d4, [pc, #656] @ 37000 │ │ │ │ + vldr d5, [pc, #660] @ 37008 │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vmul.f64 d6, d6, d1 │ │ │ │ vmul.f64 d7, d7, d2 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ vdiv.f64 d3, d7, d6 │ │ │ │ vdiv.f64 d7, d3, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vstr d7, [r6, #776] @ 0x308 │ │ │ │ mov r0, r4 │ │ │ │ movs r6, #1 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ mov r5, r0 │ │ │ │ - b.n 36c20 │ │ │ │ + b.n 36ba8 │ │ │ │ vldr d7, [r6, #760] @ 0x2f8 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 36db2 │ │ │ │ + bne.n 36d3a │ │ │ │ vldr d9, [r6, #736] @ 0x2e0 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 36db2 │ │ │ │ + ble.n 36d3a │ │ │ │ vadd.f64 d9, d9, d9 │ │ │ │ - vldr d6, [pc, #564] @ 37070 │ │ │ │ + vldr d6, [pc, #564] @ 36ff8 │ │ │ │ vldr d10, [r6, #408] @ 0x198 │ │ │ │ - vldr d7, [pc, #540] @ 37060 │ │ │ │ + vldr d7, [pc, #540] @ 36fe8 │ │ │ │ vmul.f64 d9, d9, d6 │ │ │ │ vmul.f64 d10, d10, d7 │ │ │ │ vmul.f64 d10, d10, d8 │ │ │ │ vdiv.f64 d0, d9, d10 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 374d4 │ │ │ │ + bmi.w 3745c │ │ │ │ vsqrt.f64 d6, d0 │ │ │ │ - vldr d4, [pc, #528] @ 37078 │ │ │ │ - vldr d5, [pc, #532] @ 37080 │ │ │ │ + vldr d4, [pc, #528] @ 37000 │ │ │ │ + vldr d5, [pc, #532] @ 37008 │ │ │ │ vdiv.f64 d7, d6, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vstr d7, [r6, #760] @ 0x2f8 │ │ │ │ - b.n 36db2 │ │ │ │ + b.n 36d3a │ │ │ │ str.w r0, [r6, #1368] @ 0x558 │ │ │ │ - b.n 36cfa │ │ │ │ + b.n 36c82 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - bne.w 36ff4 │ │ │ │ - ldr r3, [pc, #520] @ (37098 ) │ │ │ │ + bne.w 36f7c │ │ │ │ + ldr r3, [pc, #520] @ (37020 ) │ │ │ │ movw r2, #28494 @ 0x6f4e │ │ │ │ movt r2, #28229 @ 0x6e45 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #4] │ │ │ │ cmp r0, r2 │ │ │ │ - beq.w 3735c │ │ │ │ - ldr.w fp, [pc, #504] @ 3709c │ │ │ │ - ldr r1, [pc, #504] @ (370a0 ) │ │ │ │ + beq.w 372e4 │ │ │ │ + ldr.w fp, [pc, #504] @ 37024 │ │ │ │ + ldr r1, [pc, #504] @ (37028 ) │ │ │ │ add fp, pc │ │ │ │ add.w r7, fp, #4 │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 372a8 │ │ │ │ + bne.w 37230 │ │ │ │ movs r3, #1 │ │ │ │ str.w r3, [fp, #768] @ 0x300 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.n 367d0 │ │ │ │ + bne.w 36966 │ │ │ │ + b.n 36758 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36eca │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36e52 │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - bne.n 36eea │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36e72 │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36f0a │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36e92 │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 36f2a │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36eb2 │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - bne.n 36f4a │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36ed2 │ │ │ │ + b.n 36962 │ │ │ │ vldr d0, [r6, #328] @ 0x148 │ │ │ │ vadd.f64 d9, d9, d9 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vldr d6, [r6, #336] @ 0x150 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ vldr d7, [r6, #408] @ 0x198 │ │ │ │ - vldr d10, [pc, #220] @ 37060 │ │ │ │ + vldr d10, [pc, #220] @ 36fe8 │ │ │ │ vmla.f64 d5, d0, d6 │ │ │ │ - vldr d4, [pc, #228] @ 37070 │ │ │ │ + vldr d4, [pc, #228] @ 36ff8 │ │ │ │ vmul.f64 d10, d7, d10 │ │ │ │ vmul.f64 d9, d9, d4 │ │ │ │ vmul.f64 d5, d5, d10 │ │ │ │ vdiv.f64 d0, d9, d5 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 374f4 │ │ │ │ + bmi.w 3747c │ │ │ │ vsqrt.f64 d5, d0 │ │ │ │ - vldr d3, [pc, #200] @ 37078 │ │ │ │ + vldr d3, [pc, #200] @ 37000 │ │ │ │ vldr d6, [r6, #760] @ 0x2f8 │ │ │ │ - vldr d4, [pc, #200] @ 37080 │ │ │ │ + vldr d4, [pc, #200] @ 37008 │ │ │ │ vdiv.f64 d7, d5, d3 │ │ │ │ vcmp.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d7, [r6, #752] @ 0x2f0 │ │ │ │ - beq.w 36e4c │ │ │ │ - b.n 36db2 │ │ │ │ + beq.w 36dd4 │ │ │ │ + b.n 36d3a │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #1 │ │ │ │ it ne │ │ │ │ cmpne r0, #6 │ │ │ │ - bne.n 36fd4 │ │ │ │ - b.n 369da │ │ │ │ - ldr r2, [pc, #172] @ (370a4 ) │ │ │ │ + bne.n 36f5c │ │ │ │ + b.n 36962 │ │ │ │ + ldr r2, [pc, #172] @ (3702c ) │ │ │ │ addw r7, sp, #1060 @ 0x424 │ │ │ │ - ldr r1, [pc, #172] @ (370a8 ) │ │ │ │ + ldr r1, [pc, #172] @ (37030 ) │ │ │ │ mov r0, r7 │ │ │ │ add r2, pc │ │ │ │ adds r2, #4 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - ldr r0, [pc, #160] @ (370ac ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r0, [pc, #160] @ (37034 ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.w 367d0 │ │ │ │ + bne.w 36966 │ │ │ │ + b.w 36758 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 37022 │ │ │ │ + beq.n 36faa │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r2, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 37036 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 36fbe │ │ │ │ + b.n 36962 │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (373f8 ) │ │ │ │ + ldr r2, [pc, #924] @ (37380 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ - ldr r6, [pc, #996] @ (37448 ) │ │ │ │ + ldr r6, [pc, #996] @ (373d0 ) │ │ │ │ ldrb r4, [r1, #11] │ │ │ │ str r4, [sp, #196] @ 0xc4 │ │ │ │ subs r7, #179 @ 0xb3 │ │ │ │ str r1, [sp, #416] @ 0x1a0 │ │ │ │ ldrb r5, [r5, #19] │ │ │ │ adds r5, #63 @ 0x3f │ │ │ │ ands r1, r3 │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - bvc.n 37090 │ │ │ │ + bvc.n 37018 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ - str r3, [sp, #376] @ 0x178 │ │ │ │ + str r3, [sp, #248] @ 0xf8 │ │ │ │ movs r2, r0 │ │ │ │ - str r3, [sp, #224] @ 0xe0 │ │ │ │ + str r3, [sp, #96] @ 0x60 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r0, [r6, r3] │ │ │ │ + ldrh r4, [r2, r4] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r2, #10 │ │ │ │ + lsls r0, r1, #10 │ │ │ │ movs r0, r0 │ │ │ │ - str r1, [sp, #376] @ 0x178 │ │ │ │ + str r1, [sp, #248] @ 0xf8 │ │ │ │ movs r2, r0 │ │ │ │ - str r1, [sp, #312] @ 0x138 │ │ │ │ + str r1, [sp, #184] @ 0xb8 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [pc, #688] @ (37354 ) │ │ │ │ + ldr r4, [pc, #832] @ (3736c ) │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r6, [r6, #62] @ 0x3e │ │ │ │ + ldrh r6, [r2, #62] @ 0x3e │ │ │ │ movs r2, r0 │ │ │ │ - ldr r1, [pc, #712] @ (37374 ) │ │ │ │ + ldr r3, [pc, #856] @ (3738c ) │ │ │ │ movs r1, r0 │ │ │ │ - ldr r0, [pc, #544] @ (372d0 ) │ │ │ │ + ldr r2, [pc, #688] @ (372e8 ) │ │ │ │ movs r1, r0 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 370b0 │ │ │ │ + beq.n 37038 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r6, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 370c4 │ │ │ │ - b.n 369da │ │ │ │ - vldr d6, [pc, #724] @ 373b0 │ │ │ │ + bne.n 3704c │ │ │ │ + b.n 36962 │ │ │ │ + vldr d6, [pc, #724] @ 37338 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ - b.w 367d0 │ │ │ │ + b.w 36758 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 370ec │ │ │ │ + beq.n 37074 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r0, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 37100 │ │ │ │ - b.n 369da │ │ │ │ + bne.n 37088 │ │ │ │ + b.n 36962 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 37116 │ │ │ │ + beq.n 3709e │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r1, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 3712a │ │ │ │ - b.n 369da │ │ │ │ + bne.n 370b2 │ │ │ │ + b.n 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - bne.w 3677a │ │ │ │ - ldr r3, [pc, #624] @ (373c0 ) │ │ │ │ + bne.w 36702 │ │ │ │ + ldr r3, [pc, #624] @ (37348 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r8, [r3, #276] @ 0x114 │ │ │ │ ldr.w r3, [r3, #308] @ 0x134 │ │ │ │ str r3, [sp, #28] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.w 3745a │ │ │ │ - ldr r3, [pc, #608] @ (373c4 ) │ │ │ │ + beq.w 373e2 │ │ │ │ + ldr r3, [pc, #608] @ (3734c ) │ │ │ │ mov r6, r8 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #16] │ │ │ │ add.w fp, r3, #4 │ │ │ │ - b.n 37178 │ │ │ │ + b.n 37100 │ │ │ │ ldr r6, [r6, #4] │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 3745a │ │ │ │ + beq.w 373e2 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 37170 │ │ │ │ + bne.n 370f8 │ │ │ │ ldr r1, [r6, #12] │ │ │ │ mov r0, fp │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 37170 │ │ │ │ + bne.n 370f8 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ mov.w r2, #1392 @ 0x570 │ │ │ │ mov r1, r6 │ │ │ │ mov r8, r6 │ │ │ │ add.w r0, r5, #296 @ 0x128 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ ldr r0, [r6, #72] @ 0x48 │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #368] @ 0x170 │ │ │ │ ldr r0, [r6, #76] @ 0x4c │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #372] @ 0x174 │ │ │ │ ldr r0, [r6, #80] @ 0x50 │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #376] @ 0x178 │ │ │ │ ldr r0, [r6, #84] @ 0x54 │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #380] @ 0x17c │ │ │ │ ldr.w r0, [r6, #496] @ 0x1f0 │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #792] @ 0x318 │ │ │ │ ldr.w r0, [r6, #500] @ 0x1f4 │ │ │ │ - bl 35d7c │ │ │ │ + bl 35d04 │ │ │ │ str.w r0, [r5, #796] @ 0x31c │ │ │ │ ldr r0, [r6, #16] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str.w r2, [r5, #308] @ 0x134 │ │ │ │ - cbz r0, 371f0 │ │ │ │ - bl 13d7c │ │ │ │ + cbz r0, 37178 │ │ │ │ + bl 13e54 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ str.w r0, [r3, #312] @ 0x138 │ │ │ │ ldr.w r0, [r8, #20] │ │ │ │ - cbz r0, 37202 │ │ │ │ - bl 13d7c │ │ │ │ - ldr r3, [pc, #460] @ (373c8 ) │ │ │ │ + cbz r0, 3718a │ │ │ │ + bl 13e54 │ │ │ │ + ldr r3, [pc, #460] @ (37350 ) │ │ │ │ add r3, pc │ │ │ │ str.w r0, [r3, #316] @ 0x13c │ │ │ │ ldr.w r0, [r8, #1364] @ 0x554 │ │ │ │ - cbz r0, 37214 │ │ │ │ - bl 13d7c │ │ │ │ - ldr r3, [pc, #444] @ (373cc ) │ │ │ │ + cbz r0, 3719c │ │ │ │ + bl 13e54 │ │ │ │ + ldr r3, [pc, #444] @ (37354 ) │ │ │ │ add r3, pc │ │ │ │ str.w r0, [r3, #1660] @ 0x67c │ │ │ │ - ldr r5, [pc, #440] @ (373d0 ) │ │ │ │ + ldr r5, [pc, #440] @ (37358 ) │ │ │ │ addw r8, r8, #1068 @ 0x42c │ │ │ │ add r5, pc │ │ │ │ add.w r5, r5, #296 @ 0x128 │ │ │ │ ldr.w r0, [r8, r7, lsl #2] │ │ │ │ - cbz r0, 37232 │ │ │ │ - bl 13d7c │ │ │ │ + cbz r0, 371ba │ │ │ │ + bl 13e54 │ │ │ │ add.w r3, r5, r7, lsl #2 │ │ │ │ str.w r0, [r3, #1068] @ 0x42c │ │ │ │ adds r7, #8 │ │ │ │ cmp r7, #72 @ 0x48 │ │ │ │ - bne.n 37220 │ │ │ │ - b.w 367d0 │ │ │ │ - ldr r0, [pc, #404] @ (373d4 ) │ │ │ │ + bne.n 371a8 │ │ │ │ + b.w 36758 │ │ │ │ + ldr r0, [pc, #404] @ (3735c ) │ │ │ │ ldr r5, [r5, #12] │ │ │ │ add r0, pc │ │ │ │ adds r0, #4 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str r0, [r5, #0] │ │ │ │ - b.w 367d0 │ │ │ │ - vldr d6, [pc, #360] @ 373b8 │ │ │ │ + b.w 36758 │ │ │ │ + vldr d6, [pc, #360] @ 37340 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3] │ │ │ │ - b.w 367d0 │ │ │ │ + b.w 36758 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ - b.n 36aa6 │ │ │ │ + b.n 36a2e │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 37264 │ │ │ │ - b.w 369da │ │ │ │ + bne.n 371ec │ │ │ │ + b.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #6 │ │ │ │ it ne │ │ │ │ cmpne r0, #1 │ │ │ │ - bne.n 37286 │ │ │ │ - b.w 369da │ │ │ │ - ldr r1, [pc, #300] @ (373d8 ) │ │ │ │ + bne.n 3720e │ │ │ │ + b.w 36962 │ │ │ │ + ldr r1, [pc, #300] @ (37360 ) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 37448 │ │ │ │ - ldr r1, [pc, #288] @ (373dc ) │ │ │ │ + beq.w 373d0 │ │ │ │ + ldr r1, [pc, #288] @ (37364 ) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 374aa │ │ │ │ + bne.w 37432 │ │ │ │ movs r3, #3 │ │ │ │ str.w r3, [fp, #768] @ 0x300 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.w 367d0 │ │ │ │ + bne.w 36966 │ │ │ │ + b.w 36758 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 372da │ │ │ │ + beq.n 37262 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r1, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 372ee │ │ │ │ - b.w 369da │ │ │ │ + bne.n 37276 │ │ │ │ + b.w 36962 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.w 37438 │ │ │ │ + beq.w 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 37306 │ │ │ │ + beq.n 3728e │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r0, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 3731a │ │ │ │ - b.w 369da │ │ │ │ + bne.n 372a2 │ │ │ │ + b.w 36962 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - beq.n 37438 │ │ │ │ + beq.n 373c0 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 37332 │ │ │ │ + beq.n 372ba │ │ │ │ ldr r3, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ adds r2, r3, #1 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ cmp r3, #10 │ │ │ │ - bne.n 37344 │ │ │ │ - b.w 369da │ │ │ │ + bne.n 372cc │ │ │ │ + b.w 36962 │ │ │ │ ldr r0, [r3, #8] │ │ │ │ movw r2, #26983 @ 0x6967 │ │ │ │ movt r2, #25966 @ 0x656e │ │ │ │ add.w r1, r3, #8 │ │ │ │ cmp r0, r2 │ │ │ │ - bne.w 36ea0 │ │ │ │ + bne.w 36e28 │ │ │ │ ldrb r2, [r1, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 36ea0 │ │ │ │ + bne.w 36e28 │ │ │ │ str.w r2, [r3, #768] @ 0x300 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.w 367d0 │ │ │ │ - ldr r3, [pc, #84] @ (373e0 ) │ │ │ │ - ldr r0, [pc, #88] @ (373e4 ) │ │ │ │ + bne.w 36966 │ │ │ │ + b.w 36758 │ │ │ │ + ldr r3, [pc, #84] @ (37368 ) │ │ │ │ + ldr r0, [pc, #88] @ (3736c ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ add r3, pc │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 369da │ │ │ │ - ldr r0, [pc, #72] @ (373e8 ) │ │ │ │ + bl 13028 │ │ │ │ + b.w 36962 │ │ │ │ + ldr r0, [pc, #72] @ (37370 ) │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [r4, #8] │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 367e8 │ │ │ │ + bl 13028 │ │ │ │ + b.w 36770 │ │ │ │ nop │ │ │ │ lsrs r4, r5, #13 │ │ │ │ stmia r4!, {r0, r2, r3, r5, r6} │ │ │ │ lsls r4, r0, #5 │ │ │ │ subs r7, #251 @ 0xfb │ │ │ │ - bvc.n 373d0 │ │ │ │ + bvc.n 37358 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ - ldrh r6, [r4, #52] @ 0x34 │ │ │ │ + ldrh r6, [r0, #52] @ 0x34 │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r6, [r1, #52] @ 0x34 │ │ │ │ + ldrh r6, [r5, #50] @ 0x32 │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r0, [r7, #46] @ 0x2e │ │ │ │ + ldrh r0, [r3, #46] @ 0x2e │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r6, [r4, #46] @ 0x2e │ │ │ │ + ldrh r6, [r0, #46] @ 0x2e │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r3, #46] @ 0x2e │ │ │ │ + ldrh r2, [r7, #44] @ 0x2c │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r4, [r6, #44] @ 0x2c │ │ │ │ + ldrh r4, [r2, #44] @ 0x2c │ │ │ │ movs r2, r0 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + ldr r0, [pc, #912] @ (376f4 ) │ │ │ │ movs r1, r0 │ │ │ │ - mov ip, r8 │ │ │ │ + ldr r0, [pc, #928] @ (37708 ) │ │ │ │ movs r1, r0 │ │ │ │ - mov r2, r8 │ │ │ │ + ldr r0, [pc, #408] @ (37504 ) │ │ │ │ movs r1, r0 │ │ │ │ - cmp r6, r0 │ │ │ │ + bx r5 │ │ │ │ movs r1, r0 │ │ │ │ - mov ip, pc │ │ │ │ + ldr r1, [pc, #128] @ (373f4 ) │ │ │ │ movs r1, r0 │ │ │ │ - ldr r0, [pc, #280] @ (37508 ) │ │ │ │ + ldr r0, [pc, #280] @ (37490 ) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 3663e │ │ │ │ - ldr r0, [pc, #272] @ (3750c ) │ │ │ │ + bl 13028 │ │ │ │ + b.w 365c6 │ │ │ │ + ldr r0, [pc, #272] @ (37494 ) │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 3699e │ │ │ │ - vldr d5, [pc, #244] @ 37500 │ │ │ │ + bl 13028 │ │ │ │ + b.w 36926 │ │ │ │ + vldr d5, [pc, #244] @ 37488 │ │ │ │ vmov.f64 d8, d5 │ │ │ │ - b.n 36d90 │ │ │ │ + b.n 36d18 │ │ │ │ movs r7, #0 │ │ │ │ - b.n 37426 │ │ │ │ + b.n 373ae │ │ │ │ ldr r0, [r4, #16] │ │ │ │ str r7, [r4, #12] │ │ │ │ cmp.w r0, #4294967295 @ 0xffffffff │ │ │ │ it ne │ │ │ │ cmpne r0, #10 │ │ │ │ - beq.w 369da │ │ │ │ + beq.w 36962 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 37416 │ │ │ │ + bne.n 3739e │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - blx 343c │ │ │ │ + blx 33e4 │ │ │ │ cmp r0, #10 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bne.n 3741a │ │ │ │ + bne.n 373a2 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ - b.w 369da │ │ │ │ + b.w 36962 │ │ │ │ mov r6, r0 │ │ │ │ - b.w 367ea │ │ │ │ + b.w 36772 │ │ │ │ movs r3, #2 │ │ │ │ str.w r3, [fp, #768] @ 0x300 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.w 367d0 │ │ │ │ - ldr r2, [pc, #180] @ (37510 ) │ │ │ │ + bne.w 36966 │ │ │ │ + b.w 36758 │ │ │ │ + ldr r2, [pc, #180] @ (37498 ) │ │ │ │ addw r7, sp, #1060 @ 0x424 │ │ │ │ - ldr r1, [pc, #176] @ (37514 ) │ │ │ │ + ldr r1, [pc, #176] @ (3749c ) │ │ │ │ mov r0, r7 │ │ │ │ add r2, pc │ │ │ │ mov.w r8, #1 │ │ │ │ adds r2, #4 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - ldr r0, [pc, #164] @ (37518 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r0, [pc, #164] @ (374a0 ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 369e2 │ │ │ │ - ldr r2, [pc, #148] @ (3751c ) │ │ │ │ + bl 13028 │ │ │ │ + b.w 3696a │ │ │ │ + ldr r2, [pc, #148] @ (374a4 ) │ │ │ │ addw r5, sp, #1060 @ 0x424 │ │ │ │ - ldr r1, [pc, #148] @ (37520 ) │ │ │ │ + ldr r1, [pc, #148] @ (374a8 ) │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc │ │ │ │ add r1, pc │ │ │ │ adds r2, #4 │ │ │ │ - blx 35fc │ │ │ │ - ldr r0, [pc, #136] @ (37524 ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r0, [pc, #136] @ (374ac ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r5 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 367e2 │ │ │ │ - ldr r1, [pc, #124] @ (37528 ) │ │ │ │ + bl 13028 │ │ │ │ + b.w 3676a │ │ │ │ + ldr r1, [pc, #124] @ (374b0 ) │ │ │ │ mov r2, r7 │ │ │ │ addw r7, sp, #1060 @ 0x424 │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - blx 35fc │ │ │ │ - ldr r0, [pc, #112] @ (3752c ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r0, [pc, #112] @ (374b4 ) │ │ │ │ ldr r2, [r4, #8] │ │ │ │ mov r3, r7 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ cmp.w r8, #0 │ │ │ │ - bne.w 369de │ │ │ │ - b.w 367d0 │ │ │ │ - blx 3120 │ │ │ │ + bne.w 36966 │ │ │ │ + b.w 36758 │ │ │ │ + blx 30d4 │ │ │ │ vmov.f64 d6, d0 │ │ │ │ - b.n 36e64 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - ldr r0, [pc, #76] @ (37530 ) │ │ │ │ + b.n 36dec │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + ldr r0, [pc, #76] @ (374b8 ) │ │ │ │ ldr.w r2, [r6, #1364] @ 0x554 │ │ │ │ ldr r1, [r4, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.w 367e8 │ │ │ │ - blx 3120 │ │ │ │ + bl 13028 │ │ │ │ + b.w 36770 │ │ │ │ + blx 30d4 │ │ │ │ vmov.f64 d5, d0 │ │ │ │ - b.n 36fae │ │ │ │ + b.n 36f36 │ │ │ │ nop │ │ │ │ ... │ │ │ │ - cmp r0, r2 │ │ │ │ + bxns r6 │ │ │ │ movs r1, r0 │ │ │ │ - cmp sl, sp │ │ │ │ + ldr r0, [pc, #56] @ (374d0 ) │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r2, #28] │ │ │ │ + ldrh r0, [r6, #26] │ │ │ │ movs r2, r0 │ │ │ │ - add r8, r7 │ │ │ │ + mov ip, fp │ │ │ │ movs r1, r0 │ │ │ │ - add r6, r3 │ │ │ │ + mov r2, r8 │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r6, [r4, #26] │ │ │ │ + ldrh r6, [r0, #26] │ │ │ │ movs r2, r0 │ │ │ │ - cmp ip, r1 │ │ │ │ + blx r6 │ │ │ │ movs r1, r0 │ │ │ │ - mvns r0, r7 │ │ │ │ + mov r4, r3 │ │ │ │ movs r1, r0 │ │ │ │ - add sl, ip │ │ │ │ + bx r0 │ │ │ │ movs r1, r0 │ │ │ │ - mvns r6, r2 │ │ │ │ + cmp sl, pc │ │ │ │ movs r1, r0 │ │ │ │ - cmp r6, ip │ │ │ │ + @ instruction: 0x478a │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #40] @ (3756c ) │ │ │ │ + ldr r3, [pc, #40] @ (374f4 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r4, [r3, #276] @ 0x114 │ │ │ │ - cbz r4, 37568 │ │ │ │ + cbz r4, 374f0 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ - b.n 37556 │ │ │ │ + b.n 374de │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - cbz r4, 37568 │ │ │ │ + cbz r4, 374f0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, r5 │ │ │ │ - bne.n 37552 │ │ │ │ + bne.n 374da │ │ │ │ ldr r1, [r4, #12] │ │ │ │ mov r0, r6 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 37552 │ │ │ │ + bne.n 374da │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldrh r0, [r6, #20] │ │ │ │ + ldrh r0, [r2, #20] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r3, [pc, #284] @ (376a0 ) │ │ │ │ + ldr r3, [pc, #284] @ (37628 ) │ │ │ │ mov r6, r0 │ │ │ │ add r3, pc │ │ │ │ ldr.w r4, [r3, #276] @ 0x114 │ │ │ │ - cbz r4, 375c0 │ │ │ │ + cbz r4, 37548 │ │ │ │ ldrh r2, [r0, #0] │ │ │ │ - b.n 37594 │ │ │ │ + b.n 3751c │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - cbz r4, 375c0 │ │ │ │ + cbz r4, 37548 │ │ │ │ ldrh.w r3, [r4, #1372] @ 0x55c │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 37590 │ │ │ │ + bne.n 37518 │ │ │ │ ldrh.w r1, [r4, #1374] @ 0x55e │ │ │ │ ldrh r3, [r6, #2] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 37590 │ │ │ │ + bne.n 37518 │ │ │ │ ldrh.w r1, [r4, #1376] @ 0x560 │ │ │ │ ldrh r3, [r6, #4] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 37590 │ │ │ │ + bne.n 37518 │ │ │ │ ldrh.w r1, [r4, #1378] @ 0x562 │ │ │ │ ldrh r3, [r6, #6] │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 37590 │ │ │ │ + bne.n 37518 │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r3, [pc, #224] @ (376a4 ) │ │ │ │ + ldr r3, [pc, #224] @ (3762c ) │ │ │ │ add r3, pc │ │ │ │ ldrd r2, r5, [r3, #288] @ 0x120 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 37682 │ │ │ │ - ldr r7, [pc, #216] @ (376a8 ) │ │ │ │ + ble.n 3760a │ │ │ │ + ldr r7, [pc, #216] @ (37630 ) │ │ │ │ movs r4, #0 │ │ │ │ add r7, pc │ │ │ │ - b.n 375e0 │ │ │ │ + b.n 37568 │ │ │ │ ldr.w r3, [r7, #288] @ 0x120 │ │ │ │ adds r4, #1 │ │ │ │ adds r5, #24 │ │ │ │ cmp r3, r4 │ │ │ │ - ble.n 37682 │ │ │ │ + ble.n 3760a │ │ │ │ add.w r2, r5, #8 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl bc1c │ │ │ │ + bl c38c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 375d4 │ │ │ │ + beq.n 3755c │ │ │ │ movs r0, #0 │ │ │ │ - bl 36440 │ │ │ │ + bl 363c8 │ │ │ │ ldr r7, [r5, #16] │ │ │ │ mov r4, r0 │ │ │ │ movs r1, #46 @ 0x2e │ │ │ │ mov r0, r7 │ │ │ │ - blx 30c0 │ │ │ │ - ldr r1, [pc, #168] @ (376ac ) │ │ │ │ + blx 3074 │ │ │ │ + ldr r1, [pc, #168] @ (37634 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ mov r7, r3 │ │ │ │ - bl 327e0 │ │ │ │ + bl 32768 │ │ │ │ mov r8, r0 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str r0, [r4, #12] │ │ │ │ ldr r0, [r5, #16] │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ addw r3, r4, #1372 @ 0x55c │ │ │ │ ldr r1, [r6, #4] │ │ │ │ movs r2, #0 │ │ │ │ str.w r0, [r4, #1364] @ 0x554 │ │ │ │ ldr r0, [r6, #0] │ │ │ │ stmia r3!, {r0, r1} │ │ │ │ addw r3, r4, #1380 @ 0x564 │ │ │ │ ldr r0, [r6, #0] │ │ │ │ ldr r1, [r6, #4] │ │ │ │ stmia r3!, {r0, r1} │ │ │ │ str.w r2, [r4, #1368] @ 0x558 │ │ │ │ - cbz r7, 37676 │ │ │ │ - ldr r1, [pc, #108] @ (376b0 ) │ │ │ │ + cbz r7, 375fe │ │ │ │ + ldr r1, [pc, #108] @ (37638 ) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 37658 │ │ │ │ - ldr r1, [pc, #100] @ (376b4 ) │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 375e0 │ │ │ │ + ldr r1, [pc, #100] @ (3763c ) │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbnz r0, 37676 │ │ │ │ + blx 352c │ │ │ │ + cbnz r0, 375fe │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 810c │ │ │ │ + bl 8074 │ │ │ │ mov r3, r0 │ │ │ │ str.w r3, [r4, #1368] @ 0x558 │ │ │ │ - cbz r3, 3768a │ │ │ │ + cbz r3, 37612 │ │ │ │ mov r0, r8 │ │ │ │ str r3, [r5, #20] │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 7c00 │ │ │ │ + bl 7b60 │ │ │ │ mov r3, r0 │ │ │ │ - b.n 37662 │ │ │ │ + b.n 375ea │ │ │ │ movs r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldr r2, [pc, #44] @ (376b8 ) │ │ │ │ + ldr r2, [pc, #44] @ (37640 ) │ │ │ │ movw r1, #1697 @ 0x6a1 │ │ │ │ - ldr r0, [pc, #40] @ (376bc ) │ │ │ │ + ldr r0, [pc, #40] @ (37644 ) │ │ │ │ ldr r3, [r5, #16] │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - ldrh r0, [r6, #18] │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + ldrh r0, [r2, #18] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r6, #16] │ │ │ │ + ldrh r2, [r2, #16] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r4, [r4, #16] │ │ │ │ + ldrh r4, [r0, #16] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r7, [pc, #784] @ (379c0 ) │ │ │ │ + str r0, [r5, r7] │ │ │ │ movs r1, r0 │ │ │ │ - add ip, r5 │ │ │ │ + mov r8, sl │ │ │ │ movs r1, r0 │ │ │ │ - add r8, r5 │ │ │ │ + mov ip, r9 │ │ │ │ movs r1, r0 │ │ │ │ - add r4, sp │ │ │ │ + mov r8, r2 │ │ │ │ movs r1, r0 │ │ │ │ - rors r6, r6 │ │ │ │ + add r2, r3 │ │ │ │ movs r1, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #36] @ (376f4 ) │ │ │ │ + ldr r3, [pc, #36] @ (3767c ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r4, [r3, #276] @ 0x114 │ │ │ │ - cbz r4, 376e8 │ │ │ │ + cbz r4, 37670 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r3, r5 │ │ │ │ - beq.n 376ea │ │ │ │ + beq.n 37672 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 376da │ │ │ │ + bne.n 37662 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - bl 364b0 │ │ │ │ + bl 36438 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 376da │ │ │ │ - b.n 376e8 │ │ │ │ - ldrh r4, [r4, #8] │ │ │ │ + bne.n 37662 │ │ │ │ + b.n 37670 │ │ │ │ + ldrh r4, [r0, #8] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2984] @ 0xba8 │ │ │ │ - ldr.w r3, [pc, #1272] @ 37c08 │ │ │ │ + ldr.w r3, [pc, #1272] @ 37b90 │ │ │ │ subw sp, sp, #1068 @ 0x42c │ │ │ │ - ldr.w r2, [pc, #1268] @ 37c0c │ │ │ │ + ldr.w r2, [pc, #1268] @ 37b94 │ │ │ │ add.w fp, sp, #60 @ 0x3c │ │ │ │ add r3, pc │ │ │ │ - ldr.w r0, [pc, #1264] @ 37c10 │ │ │ │ + ldr.w r0, [pc, #1264] @ 37b98 │ │ │ │ mov r1, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - ldr.w r3, [pc, #1260] @ 37c14 │ │ │ │ + ldr.w r3, [pc, #1260] @ 37b9c │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1060] @ 0x424 │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 32688 │ │ │ │ + bl 32610 │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ mov r0, fp │ │ │ │ - bl 365fc │ │ │ │ + bl 36584 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 37d08 │ │ │ │ - ldr.w r0, [pc, #1216] @ 37c18 │ │ │ │ + beq.w 37c90 │ │ │ │ + ldr.w r0, [pc, #1216] @ 37ba0 │ │ │ │ movs r7, #0 │ │ │ │ add r0, pc │ │ │ │ - bl 32688 │ │ │ │ + bl 32610 │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl 13d0c │ │ │ │ - ldr.w r3, [pc, #1196] @ 37c1c │ │ │ │ + bl 13de4 │ │ │ │ + ldr.w r3, [pc, #1196] @ 37ba4 │ │ │ │ mov r0, fp │ │ │ │ add r3, pc │ │ │ │ strd r7, r7, [r3, #288] @ 0x120 │ │ │ │ - bl 35e10 │ │ │ │ + bl 35d98 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 37ccc │ │ │ │ - ldr.w sl, [pc, #1176] @ 37c20 │ │ │ │ + beq.w 37c54 │ │ │ │ + ldr.w sl, [pc, #1176] @ 37ba8 │ │ │ │ movs r6, #24 │ │ │ │ - ldr.w r9, [pc, #1172] @ 37c24 │ │ │ │ + ldr.w r9, [pc, #1172] @ 37bac │ │ │ │ add r4, sp, #8 │ │ │ │ add sl, pc │ │ │ │ add r9, pc │ │ │ │ add.w r8, sl, #4 │ │ │ │ - b.n 377ee │ │ │ │ + b.n 37776 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #4 │ │ │ │ - bne.w 37b04 │ │ │ │ + bne.w 37a8c │ │ │ │ mov r0, r8 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #16] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #9 │ │ │ │ - bne.w 37b24 │ │ │ │ + bne.w 37aac │ │ │ │ mov r3, r6 │ │ │ │ ldr.w r2, [sl, #292] @ 0x124 │ │ │ │ movw r1, #859 @ 0x35b │ │ │ │ mov r0, r9 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ mov lr, r4 │ │ │ │ str.w r0, [sl, #292] @ 0x124 │ │ │ │ add r0, r6 │ │ │ │ sub.w ip, r0, #24 │ │ │ │ adds r7, #1 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ adds r6, #24 │ │ │ │ @@ -57705,19 +57696,19 @@ │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r5 │ │ │ │ strd r3, r3, [r4] │ │ │ │ strd r3, r3, [r4, #8] │ │ │ │ strd r3, r3, [r4, #16] │ │ │ │ - bl 36374 │ │ │ │ + bl 362fc │ │ │ │ adds r3, r0, #2 │ │ │ │ - beq.n 378a6 │ │ │ │ + beq.n 3782e │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 37c8c │ │ │ │ + bne.w 37c14 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ subs r2, r3, #1 │ │ │ │ str r2, [r5, #20] │ │ │ │ add.w r2, r5, r3, lsl #3 │ │ │ │ ldr r1, [r2, #16] │ │ │ │ adds r0, r1, #1 │ │ │ │ ittt ne │ │ │ │ @@ -57770,60 +57761,60 @@ │ │ │ │ strbne r1, [r4, #9] │ │ │ │ mov r0, r5 │ │ │ │ adds r2, r3, #1 │ │ │ │ ittt ne │ │ │ │ strbne r3, [r4, #0] │ │ │ │ movne r2, #1 │ │ │ │ strbne r2, [r4, #8] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - beq.n 3779c │ │ │ │ + beq.n 37724 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37898 │ │ │ │ - ldr r3, [pc, #896] @ (37c28 ) │ │ │ │ + bne.n 37820 │ │ │ │ + ldr r3, [pc, #896] @ (37bb0 ) │ │ │ │ ldr r0, [r5, #4] │ │ │ │ add r3, pc │ │ │ │ str.w r7, [r3, #288] @ 0x120 │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ ldr r0, [r5, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r0, [pc, #872] @ (37c2c ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r0, [pc, #872] @ (37bb4 ) │ │ │ │ movs r4, #0 │ │ │ │ add r0, pc │ │ │ │ - bl 32688 │ │ │ │ + bl 32610 │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl 13d0c │ │ │ │ - ldr r3, [pc, #856] @ (37c30 ) │ │ │ │ + bl 13de4 │ │ │ │ + ldr r3, [pc, #856] @ (37bb8 ) │ │ │ │ mov r0, fp │ │ │ │ add r3, pc │ │ │ │ strd r4, r4, [r3, #280] @ 0x118 │ │ │ │ - bl 35e10 │ │ │ │ + bl 35d98 │ │ │ │ mov r5, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 37cea │ │ │ │ - ldr.w r9, [pc, #836] @ 37c34 │ │ │ │ + beq.w 37c72 │ │ │ │ + ldr.w r9, [pc, #836] @ 37bbc │ │ │ │ mov r8, r4 │ │ │ │ - ldr r6, [pc, #836] @ (37c38 ) │ │ │ │ + ldr r6, [pc, #836] @ (37bc0 ) │ │ │ │ movs r7, #48 @ 0x30 │ │ │ │ add r9, pc │ │ │ │ - vldr d8, [pc, #772] @ 37c00 │ │ │ │ + vldr d8, [pc, #772] @ 37b88 │ │ │ │ add r6, pc │ │ │ │ add r4, sp, #8 │ │ │ │ - b.n 379f2 │ │ │ │ + b.n 3797a │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 37c4c │ │ │ │ + bne.w 37bd4 │ │ │ │ vldr d7, [r9, #264] @ 0x108 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ mov r0, r5 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite ge │ │ │ │ vaddge.f64 d7, d7, d6 │ │ │ │ @@ -57831,80 +57822,80 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ adds r2, r3, #1 │ │ │ │ ittt ne │ │ │ │ strhne r3, [r4, #16] │ │ │ │ movne r2, #1 │ │ │ │ strhne r2, [r4, #18] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.w 37b44 │ │ │ │ + bne.w 37acc │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 37b62 │ │ │ │ + bne.w 37aea │ │ │ │ vldr d7, [r6, #264] @ 0x108 │ │ │ │ mov r0, r5 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vstr d7, [r4, #24] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.w 37b80 │ │ │ │ + bne.w 37b08 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 37b9e │ │ │ │ + bne.w 37b26 │ │ │ │ ldrd r2, r3, [r6, #264] @ 0x108 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, r3, [r4, #32] │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - bne.w 37bbc │ │ │ │ + bne.w 37b44 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ sub.w r2, r0, #16 │ │ │ │ mov r3, r0 │ │ │ │ cmp r2, #1 │ │ │ │ - bhi.w 37bdc │ │ │ │ + bhi.w 37b64 │ │ │ │ sub.w r3, r3, #16 │ │ │ │ mov r0, r5 │ │ │ │ clz r3, r3 │ │ │ │ lsrs r3, r3, #5 │ │ │ │ str r3, [r4, #40] @ 0x28 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #9 │ │ │ │ - bne.w 37c6c │ │ │ │ - ldr r0, [pc, #644] @ (37c3c ) │ │ │ │ + bne.w 37bf4 │ │ │ │ + ldr r0, [pc, #644] @ (37bc4 ) │ │ │ │ mov r3, r7 │ │ │ │ ldr.w r2, [r6, #280] @ 0x118 │ │ │ │ movw r1, #1057 @ 0x421 │ │ │ │ add r0, pc │ │ │ │ add.w r8, r8, #1 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ mov lr, r4 │ │ │ │ add.w ip, r0, r7 │ │ │ │ str.w r0, [r6, #280] @ 0x118 │ │ │ │ sub.w ip, ip, #48 @ 0x30 │ │ │ │ adds r7, #48 @ 0x30 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1, r2, r3} │ │ │ │ stmia.w ip, {r0, r1, r2, r3} │ │ │ │ movs r2, #48 @ 0x30 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r4 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ mov r0, r5 │ │ │ │ - bl 36374 │ │ │ │ + bl 362fc │ │ │ │ adds r3, r0, #2 │ │ │ │ - beq.n 37abe │ │ │ │ + beq.n 37a46 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 37cac │ │ │ │ + bne.w 37c34 │ │ │ │ ldr r3, [r5, #20] │ │ │ │ subs r2, r3, #1 │ │ │ │ str r2, [r5, #20] │ │ │ │ add.w r2, r5, r3, lsl #3 │ │ │ │ ldr r1, [r2, #16] │ │ │ │ adds r0, r1, #1 │ │ │ │ it ne │ │ │ │ @@ -57962,321 +57953,321 @@ │ │ │ │ strbne r0, [r4, #9] │ │ │ │ adds r1, r3, #1 │ │ │ │ ittt ne │ │ │ │ movne r2, #1 │ │ │ │ strbne r3, [r4, #0] │ │ │ │ strbne r2, [r4, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ cmp r0, #7 │ │ │ │ - beq.w 37902 │ │ │ │ + beq.w 3788a │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37ab0 │ │ │ │ - ldr r3, [pc, #384] @ (37c40 ) │ │ │ │ + bne.n 37a38 │ │ │ │ + ldr r3, [pc, #384] @ (37bc8 ) │ │ │ │ ldr r0, [r5, #4] │ │ │ │ add r3, pc │ │ │ │ str.w r8, [r3, #284] @ 0x11c │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ ldr r0, [r5, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r0, [pc, #360] @ (37c44 ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r0, [pc, #360] @ (37bcc ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - ldr r2, [pc, #356] @ (37c48 ) │ │ │ │ - ldr r3, [pc, #304] @ (37c14 ) │ │ │ │ + bl 14170 │ │ │ │ + ldr r2, [pc, #356] @ (37bd0 ) │ │ │ │ + ldr r3, [pc, #304] @ (37b9c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1060] @ 0x424 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 37d12 │ │ │ │ + bne.w 37c9a │ │ │ │ addw sp, sp, #1068 @ 0x42c │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 378a6 │ │ │ │ + beq.w 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b04 │ │ │ │ - b.n 378a6 │ │ │ │ + bne.n 37a8c │ │ │ │ + b.n 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 378a6 │ │ │ │ + beq.w 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b24 │ │ │ │ - b.n 378a6 │ │ │ │ + bne.n 37aac │ │ │ │ + b.n 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 37abe │ │ │ │ + beq.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b44 │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37acc │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 37abe │ │ │ │ + beq.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b62 │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37aea │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 37abe │ │ │ │ + beq.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b80 │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37b08 │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 37abe │ │ │ │ + beq.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37b9e │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37b26 │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37abe │ │ │ │ + beq.w 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37bbc │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37b44 │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37abe │ │ │ │ + beq.w 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37bdc │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37b64 │ │ │ │ + b.n 37a46 │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - lsrs r0, r4, #3 │ │ │ │ + lsrs r0, r3, #5 │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r2, r2, #3 │ │ │ │ + lsrs r2, r1, #5 │ │ │ │ movs r2, r0 │ │ │ │ - mvns r0, r7 │ │ │ │ + mov r4, r3 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - add r0, r7 │ │ │ │ + mov r4, fp │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r0, #4] │ │ │ │ + ldrh r0, [r4, #2] │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r4, #2] │ │ │ │ + ldrh r2, [r0, #2] │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r0, r7 │ │ │ │ + orrs r4, r3 │ │ │ │ movs r1, r0 │ │ │ │ - strh r2, [r1, #58] @ 0x3a │ │ │ │ + strh r2, [r5, #56] @ 0x38 │ │ │ │ movs r2, r0 │ │ │ │ - cmn r4, r6 │ │ │ │ + cmp r0, r3 │ │ │ │ movs r1, r0 │ │ │ │ - strh r2, [r3, #56] @ 0x38 │ │ │ │ + strh r2, [r7, #54] @ 0x36 │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r7, #54] @ 0x36 │ │ │ │ + strh r6, [r3, #54] @ 0x36 │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r7, #54] @ 0x36 │ │ │ │ + strh r0, [r3, #54] @ 0x36 │ │ │ │ movs r2, r0 │ │ │ │ - subs r6, #204 @ 0xcc │ │ │ │ + lsrs r0, r6 │ │ │ │ movs r1, r0 │ │ │ │ - strh r2, [r6, #40] @ 0x28 │ │ │ │ + strh r2, [r2, #40] @ 0x28 │ │ │ │ movs r2, r0 │ │ │ │ @ instruction: 0xea83ffff │ │ │ │ - lsls r0, r3, #20 │ │ │ │ + lsls r0, r2, #22 │ │ │ │ movs r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37abe │ │ │ │ + beq.w 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37c4c │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37bd4 │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37abe │ │ │ │ + beq.w 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37c6c │ │ │ │ - b.n 37abe │ │ │ │ + bne.n 37bf4 │ │ │ │ + b.n 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 378a6 │ │ │ │ + beq.w 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37c8c │ │ │ │ - b.n 378a6 │ │ │ │ + bne.n 37c14 │ │ │ │ + b.n 3782e │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.w 37abe │ │ │ │ + beq.w 37a46 │ │ │ │ mov r0, r5 │ │ │ │ - bl 35e70 │ │ │ │ + bl 35df8 │ │ │ │ bic.w r0, r0, #8 │ │ │ │ cmp r0, #1 │ │ │ │ - bne.n 37cac │ │ │ │ - b.n 37abe │ │ │ │ - ldr r3, [pc, #72] @ (37d18 ) │ │ │ │ + bne.n 37c34 │ │ │ │ + b.n 37a46 │ │ │ │ + ldr r3, [pc, #72] @ (37ca0 ) │ │ │ │ movs r2, #31 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ movs r1, #1 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ - ldr r0, [pc, #68] @ (37d1c ) │ │ │ │ + ldr r0, [pc, #68] @ (37ca4 ) │ │ │ │ ldr r3, [r3, #0] │ │ │ │ add r0, pc │ │ │ │ - blx 3348 │ │ │ │ - ldr r0, [pc, #60] @ (37d20 ) │ │ │ │ + blx 3300 │ │ │ │ + ldr r0, [pc, #60] @ (37ca8 ) │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 378c0 │ │ │ │ - ldr r3, [pc, #44] @ (37d18 ) │ │ │ │ + bl 13028 │ │ │ │ + b.n 37848 │ │ │ │ + ldr r3, [pc, #44] @ (37ca0 ) │ │ │ │ movs r2, #31 │ │ │ │ ldr r4, [sp, #4] │ │ │ │ movs r1, #1 │ │ │ │ - ldr r0, [pc, #48] @ (37d24 ) │ │ │ │ + ldr r0, [pc, #48] @ (37cac ) │ │ │ │ ldr r3, [r4, r3] │ │ │ │ add r0, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - blx 3348 │ │ │ │ - ldr r0, [pc, #40] @ (37d28 ) │ │ │ │ - add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 37ad8 │ │ │ │ - ldr r0, [pc, #32] @ (37d2c ) │ │ │ │ + blx 3300 │ │ │ │ + ldr r0, [pc, #40] @ (37cb0 ) │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 37756 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 13028 │ │ │ │ + b.n 37a60 │ │ │ │ + ldr r0, [pc, #32] @ (37cb4 ) │ │ │ │ + add r0, pc │ │ │ │ + bl 13028 │ │ │ │ + b.n 376de │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, #134 @ 0x86 │ │ │ │ + lsls r2, r5 │ │ │ │ movs r1, r0 │ │ │ │ - subs r6, #158 @ 0x9e │ │ │ │ + lsrs r2, r0 │ │ │ │ movs r1, r0 │ │ │ │ - subs r6, #106 @ 0x6a │ │ │ │ + lsls r6, r1 │ │ │ │ movs r1, r0 │ │ │ │ - subs r6, #164 @ 0xa4 │ │ │ │ + lsrs r0, r1 │ │ │ │ movs r1, r0 │ │ │ │ - subs r6, #42 @ 0x2a │ │ │ │ + eors r6, r1 │ │ │ │ movs r1, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - blt.n 37d4c │ │ │ │ - ldr r3, [pc, #24] @ (37d50 ) │ │ │ │ + blt.n 37cd4 │ │ │ │ + ldr r3, [pc, #24] @ (37cd8 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r2, [r3, #284] @ 0x11c │ │ │ │ cmp r2, r0 │ │ │ │ - ble.n 37d4c │ │ │ │ + ble.n 37cd4 │ │ │ │ ldr.w r3, [r3, #280] @ 0x118 │ │ │ │ movs r2, #48 @ 0x30 │ │ │ │ mla r0, r2, r0, r3 │ │ │ │ bx lr │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ - strh r6, [r7, #20] │ │ │ │ + strh r6, [r3, #20] │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r3, [pc, #28] @ (37d80 ) │ │ │ │ + ldr r3, [pc, #28] @ (37d08 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r4, [r3, #276] @ 0x114 │ │ │ │ - cbz r4, 37d7c │ │ │ │ + cbz r4, 37d04 │ │ │ │ ldr r3, [r4, #72] @ 0x48 │ │ │ │ - cbz r3, 37d76 │ │ │ │ + cbz r3, 37cfe │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - blx 3464 │ │ │ │ + blx 340c │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 37d6c │ │ │ │ + bne.n 37cf4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r0, [r2, #20] │ │ │ │ + strh r0, [r6, #18] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [pc, #172] @ (37e34 ) │ │ │ │ + ldr r3, [pc, #172] @ (37dbc ) │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ add.w r2, r3, r0, lsl #2 │ │ │ │ ldr.w r1, [r3, r0, lsl #2] │ │ │ │ ldr r4, [r2, #16] │ │ │ │ ldr r3, [r2, #32] │ │ │ │ - ldr r2, [pc, #160] @ (37e38 ) │ │ │ │ + ldr r2, [pc, #160] @ (37dc0 ) │ │ │ │ cmp r1, r4 │ │ │ │ add r2, pc │ │ │ │ ldr.w r2, [r2, r0, lsl #2] │ │ │ │ - bge.n 37dcc │ │ │ │ + bge.n 37d54 │ │ │ │ cmp r3, r2 │ │ │ │ - bgt.n 37e14 │ │ │ │ + bgt.n 37d9c │ │ │ │ subs r3, r3, r1 │ │ │ │ subs r2, r2, r1 │ │ │ │ vmov s15, r3 │ │ │ │ vmov s13, r2 │ │ │ │ vmov.f64 d5, #112 @ 0x3f800000 1.0 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vsub.f64 d0, d0, d5 │ │ │ │ bx lr │ │ │ │ cmp r3, r2 │ │ │ │ - bge.n 37dee │ │ │ │ + bge.n 37d76 │ │ │ │ subs r3, r2, r3 │ │ │ │ subs r2, r2, r4 │ │ │ │ vmov s15, r3 │ │ │ │ vmov s13, r2 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ @@ -58299,163 +58290,163 @@ │ │ │ │ vmov s15, r3 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - adds r1, #92 @ 0x5c │ │ │ │ + adds r1, #60 @ 0x3c │ │ │ │ movs r2, r0 │ │ │ │ - ldrh r2, [r6, #6] │ │ │ │ + ldrh r2, [r2, #6] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r3, [pc, #4] @ (37e44 ) │ │ │ │ + ldr r3, [pc, #4] @ (37dcc ) │ │ │ │ add r3, pc │ │ │ │ str r0, [r3, #16] │ │ │ │ bx lr │ │ │ │ - ldrh r6, [r1, #2] │ │ │ │ + ldrh r6, [r5, #0] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3432] @ 0xd68 │ │ │ │ - ldr.w r5, [pc, #1048] @ 38274 │ │ │ │ + ldr.w r5, [pc, #1048] @ 381fc │ │ │ │ sub.w sp, sp, #628 @ 0x274 │ │ │ │ - ldr.w r2, [pc, #1044] @ 38278 │ │ │ │ - ldr.w r3, [pc, #1044] @ 3827c │ │ │ │ + ldr.w r2, [pc, #1044] @ 38200 │ │ │ │ + ldr.w r3, [pc, #1044] @ 38204 │ │ │ │ add r5, pc │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r5, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ cmp r4, #0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #620] @ 0x26c │ │ │ │ mov.w r3, #0 │ │ │ │ - blt.n 37f4a │ │ │ │ - bne.n 37f6a │ │ │ │ + blt.n 37ed2 │ │ │ │ + bne.n 37ef2 │ │ │ │ ldr r0, [r5, #16] │ │ │ │ mov.w r3, #4294967295 @ 0xffffffff │ │ │ │ str r3, [r5, #20] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 38208 │ │ │ │ + beq.w 38190 │ │ │ │ movs r1, #2 │ │ │ │ - blx 32d8 │ │ │ │ + blx 3290 │ │ │ │ mov r6, r0 │ │ │ │ cmp r0, #0 │ │ │ │ str r0, [r5, #24] │ │ │ │ - blt.w 38216 │ │ │ │ + blt.w 3819e │ │ │ │ mov r2, r4 │ │ │ │ add r4, sp, #44 @ 0x2c │ │ │ │ movs r1, #3 │ │ │ │ - blx 2f14 <__fcntl_time64@plt> │ │ │ │ + blx 2ec4 <__fcntl_time64@plt> │ │ │ │ adds r3, r0, #1 │ │ │ │ str r0, [r4, #0] │ │ │ │ - beq.w 38234 │ │ │ │ + beq.w 381bc │ │ │ │ orr.w r2, r0, #2048 @ 0x800 │ │ │ │ movs r1, #4 │ │ │ │ mov r0, r6 │ │ │ │ - blx 2f14 <__fcntl_time64@plt> │ │ │ │ + blx 2ec4 <__fcntl_time64@plt> │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 38200 │ │ │ │ + bne.w 38188 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r6 │ │ │ │ movw r1, #21528 @ 0x5418 │ │ │ │ movs r3, #6 │ │ │ │ str r3, [r4, #0] │ │ │ │ - blx 3174 <__ioctl_time64@plt> │ │ │ │ + blx 3128 <__ioctl_time64@plt> │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 38220 │ │ │ │ + beq.w 381a8 │ │ │ │ add r4, sp, #48 @ 0x30 │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r4 │ │ │ │ - blx 31b0 │ │ │ │ + blx 3168 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3822a │ │ │ │ + bne.w 381b2 │ │ │ │ mov.w r3, #2288 @ 0x8f0 │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ movs r2, #5 │ │ │ │ movs r1, #255 @ 0xff │ │ │ │ str r0, [r4, #4] │ │ │ │ str r2, [r4, #0] │ │ │ │ add.w r0, sp, #65 @ 0x41 │ │ │ │ movs r2, #32 │ │ │ │ bic.w r3, r3, #10 │ │ │ │ str r3, [r4, #12] │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ movs r1, #13 │ │ │ │ mov r0, r4 │ │ │ │ mov.w r3, #256 @ 0x100 │ │ │ │ strh r3, [r4, #22] │ │ │ │ - blx 33c4 │ │ │ │ + blx 337c │ │ │ │ movs r1, #13 │ │ │ │ mov r0, r4 │ │ │ │ - blx 35a8 │ │ │ │ + blx 3544 │ │ │ │ mov r2, r4 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r6 │ │ │ │ - blx 347c │ │ │ │ + blx 3424 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3823e │ │ │ │ + bne.w 381c6 │ │ │ │ movs r3, #1 │ │ │ │ str r0, [r5, #28] │ │ │ │ str r3, [r5, #20] │ │ │ │ add r5, sp, #108 @ 0x6c │ │ │ │ mov.w r2, #512 @ 0x200 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - blx 315c │ │ │ │ + blx 3110 │ │ │ │ mov r8, r0 │ │ │ │ cmp.w r0, #4294967295 @ 0xffffffff │ │ │ │ - bne.n 37f6e │ │ │ │ + bne.n 37ef6 │ │ │ │ movs r4, #0 │ │ │ │ - ldr r2, [pc, #820] @ (38280 ) │ │ │ │ - ldr r3, [pc, #812] @ (3827c ) │ │ │ │ + ldr r2, [pc, #820] @ (38208 ) │ │ │ │ + ldr r3, [pc, #812] @ (38204 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #620] @ 0x26c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 38248 │ │ │ │ + bne.w 381d0 │ │ │ │ mov r0, r4 │ │ │ │ add.w sp, sp, #628 @ 0x274 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r6, [r5, #24] │ │ │ │ - b.n 37f32 │ │ │ │ - ldr r4, [pc, #788] @ (38284 ) │ │ │ │ + b.n 37eba │ │ │ │ + ldr r4, [pc, #788] @ (3820c ) │ │ │ │ mov r1, r8 │ │ │ │ - ldr r0, [pc, #788] @ (38288 ) │ │ │ │ + ldr r0, [pc, #788] @ (38210 ) │ │ │ │ add r4, pc │ │ │ │ add r0, pc │ │ │ │ - blx 32cc │ │ │ │ + blx 3284 │ │ │ │ movs r3, #0 │ │ │ │ cmp r8, r3 │ │ │ │ str r3, [r4, #28] │ │ │ │ - ble.w 3820e │ │ │ │ - ldr r6, [pc, #772] @ (3828c ) │ │ │ │ + ble.w 38196 │ │ │ │ + ldr r6, [pc, #772] @ (38214 ) │ │ │ │ add r6, pc │ │ │ │ ldrb r1, [r5, r3] │ │ │ │ mov r0, r6 │ │ │ │ - blx 32cc │ │ │ │ + blx 3284 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #28] │ │ │ │ cmp r3, r8 │ │ │ │ - blt.n 37f8a │ │ │ │ + blt.n 37f12 │ │ │ │ movs r0, #10 │ │ │ │ - blx 3020 │ │ │ │ + blx 2fd4 │ │ │ │ add.w r3, r5, r8 │ │ │ │ ldrd r7, r9, [r4, #32] │ │ │ │ mov r1, r5 │ │ │ │ ldr.w fp, [r4, #28] │ │ │ │ ldrd r8, sl, [r4, #40] @ 0x28 │ │ │ │ ldr r2, [r4, #48] @ 0x30 │ │ │ │ str r2, [sp, #16] │ │ │ │ cmp.w fp, #5 │ │ │ │ - bhi.w 38260 │ │ │ │ + bhi.w 381e8 │ │ │ │ tbh [pc, fp, lsl #1] │ │ │ │ lsls r4, r0, #5 │ │ │ │ movs r6, r0 │ │ │ │ lsls r1, r6, #2 │ │ │ │ lsls r5, r4, #3 │ │ │ │ lsls r1, r7, #2 │ │ │ │ lsls r5, r6, #3 │ │ │ │ @@ -58466,433 +58457,433 @@ │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #12] │ │ │ │ ldrsb.w fp, [r1] │ │ │ │ adds r1, #1 │ │ │ │ ldrb.w r6, [r1, #-1] │ │ │ │ cmp.w fp, #0 │ │ │ │ - blt.w 38152 │ │ │ │ + blt.w 380da │ │ │ │ add.w sl, sl, r6, lsr #2 │ │ │ │ lsls r6, r6, #6 │ │ │ │ movs r2, #1 │ │ │ │ cmp r3, r1 │ │ │ │ uxtb.w r8, r6 │ │ │ │ - beq.w 381ec │ │ │ │ + beq.w 38174 │ │ │ │ mov lr, r2 │ │ │ │ ldrsb.w fp, [r1] │ │ │ │ adds r1, #1 │ │ │ │ ldrb.w r6, [r1, #-1] │ │ │ │ cmp.w fp, #0 │ │ │ │ - blt.w 38152 │ │ │ │ + blt.w 380da │ │ │ │ add.w r8, r8, r6, lsr #1 │ │ │ │ lsls r6, r6, #7 │ │ │ │ mov.w ip, #1 │ │ │ │ cmp r3, r1 │ │ │ │ uxtb.w r9, r6 │ │ │ │ - beq.w 381e2 │ │ │ │ + beq.w 3816a │ │ │ │ ldrsb.w r6, [r1] │ │ │ │ mov r2, ip │ │ │ │ ldrb.w fp, [r1] │ │ │ │ cmp r6, #0 │ │ │ │ - blt.w 381aa │ │ │ │ + blt.w 38132 │ │ │ │ adds r1, #1 │ │ │ │ add r9, fp │ │ │ │ mov.w ip, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - beq.w 381da │ │ │ │ + beq.w 38162 │ │ │ │ ldrsb.w r6, [r1] │ │ │ │ adds r1, #1 │ │ │ │ ldrb.w fp, [r1, #-1] │ │ │ │ cmp r6, #0 │ │ │ │ - blt.n 38152 │ │ │ │ + blt.n 380da │ │ │ │ mov.w r7, fp, lsl #1 │ │ │ │ cmp r3, r1 │ │ │ │ - beq.w 381ce │ │ │ │ + beq.w 38156 │ │ │ │ movs r5, #1 │ │ │ │ str r5, [sp, #4] │ │ │ │ ldrsb.w fp, [r1] │ │ │ │ ldrb r6, [r1, #0] │ │ │ │ cmp.w fp, #0 │ │ │ │ - blt.w 381aa │ │ │ │ + blt.w 38132 │ │ │ │ movs r4, #1 │ │ │ │ and.w r6, r6, #1 │ │ │ │ adds r1, #1 │ │ │ │ rsb r0, sl, #255 @ 0xff │ │ │ │ add r7, r6 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r6, r4 │ │ │ │ rsb r0, r8, #255 @ 0xff │ │ │ │ cmp r3, r1 │ │ │ │ str r0, [sp, #24] │ │ │ │ str r4, [sp, #4] │ │ │ │ mov r0, r4 │ │ │ │ - beq.w 381be │ │ │ │ + beq.w 38146 │ │ │ │ ldr r5, [sp, #16] │ │ │ │ mov fp, sl │ │ │ │ strd r7, r5, [sp, #32] │ │ │ │ mov r5, r4 │ │ │ │ str.w r9, [sp, #28] │ │ │ │ str r4, [sp, #8] │ │ │ │ ldrsb.w sl, [r1] │ │ │ │ ldrb r6, [r1, #0] │ │ │ │ cmp.w sl, #0 │ │ │ │ - blt.n 3816e │ │ │ │ + blt.n 380f6 │ │ │ │ adds r1, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - bne.n 380a4 │ │ │ │ + bne.n 3802c │ │ │ │ ldr r6, [sp, #8] │ │ │ │ mov sl, fp │ │ │ │ str r5, [sp, #4] │ │ │ │ mov.w fp, #0 │ │ │ │ - cbz r0, 380da │ │ │ │ - ldr r3, [pc, #460] @ (38290 ) │ │ │ │ + cbz r0, 38062 │ │ │ │ + ldr r3, [pc, #460] @ (38218 ) │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ str r1, [r3, #48] @ 0x30 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ str r1, [r3, #44] @ 0x2c │ │ │ │ ldr r1, [sp, #28] │ │ │ │ str r1, [r3, #40] @ 0x28 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ str r1, [r3, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ str r1, [r3, #32] │ │ │ │ ldr r3, [sp, #4] │ │ │ │ - cbz r3, 380e4 │ │ │ │ - ldr r3, [pc, #436] @ (38294 ) │ │ │ │ + cbz r3, 3806c │ │ │ │ + ldr r3, [pc, #436] @ (3821c ) │ │ │ │ add r3, pc │ │ │ │ str r7, [r3, #32] │ │ │ │ cmp.w ip, #0 │ │ │ │ - beq.n 380f2 │ │ │ │ - ldr r3, [pc, #428] @ (38298 ) │ │ │ │ + beq.n 3807a │ │ │ │ + ldr r3, [pc, #428] @ (38220 ) │ │ │ │ add r3, pc │ │ │ │ str.w r9, [r3, #36] @ 0x24 │ │ │ │ - cbz r2, 380fc │ │ │ │ - ldr r3, [pc, #420] @ (3829c ) │ │ │ │ + cbz r2, 38084 │ │ │ │ + ldr r3, [pc, #420] @ (38224 ) │ │ │ │ add r3, pc │ │ │ │ str.w r8, [r3, #40] @ 0x28 │ │ │ │ cmp.w lr, #0 │ │ │ │ - beq.n 3810a │ │ │ │ - ldr r3, [pc, #412] @ (382a0 ) │ │ │ │ + beq.n 38092 │ │ │ │ + ldr r3, [pc, #412] @ (38228 ) │ │ │ │ add r3, pc │ │ │ │ str.w sl, [r3, #44] @ 0x2c │ │ │ │ ldr r3, [sp, #12] │ │ │ │ - cbz r3, 38116 │ │ │ │ - ldr r3, [pc, #404] @ (382a4 ) │ │ │ │ + cbz r3, 3809e │ │ │ │ + ldr r3, [pc, #404] @ (3822c ) │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #48] @ 0x30 │ │ │ │ cmp r6, #0 │ │ │ │ - beq.w 37f4a │ │ │ │ - ldr r3, [pc, #392] @ (382a8 ) │ │ │ │ + beq.w 37ed2 │ │ │ │ + ldr r3, [pc, #392] @ (38230 ) │ │ │ │ add r3, pc │ │ │ │ str.w fp, [r3, #28] │ │ │ │ - b.n 37f4a │ │ │ │ + b.n 37ed2 │ │ │ │ movs r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov ip, r0 │ │ │ │ mov r2, r0 │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b.n 38004 │ │ │ │ + b.n 37f8c │ │ │ │ ldrsb.w r6, [r1] │ │ │ │ movs r0, #0 │ │ │ │ ldrb.w fp, [r1] │ │ │ │ mov ip, r0 │ │ │ │ mov r2, r0 │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r0 │ │ │ │ adds r1, #1 │ │ │ │ cmp r6, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ - bge.n 38056 │ │ │ │ + bge.n 37fde │ │ │ │ cmp r3, r1 │ │ │ │ mov.w r6, #1 │ │ │ │ ittt ne │ │ │ │ movne fp, sl │ │ │ │ strne r6, [sp, #8] │ │ │ │ ldrne r5, [sp, #4] │ │ │ │ - beq.n 380bc │ │ │ │ + beq.n 38044 │ │ │ │ ldrsb.w sl, [r1] │ │ │ │ ldrb r6, [r1, #0] │ │ │ │ cmp.w sl, #0 │ │ │ │ - bge.n 380b0 │ │ │ │ + bge.n 38038 │ │ │ │ mov fp, r6 │ │ │ │ lsls r6, r6, #5 │ │ │ │ adds r1, #1 │ │ │ │ str r5, [sp, #4] │ │ │ │ uxtb.w sl, r6 │ │ │ │ ubfx r5, fp, #3, #4 │ │ │ │ mov.w lr, #1 │ │ │ │ cmp r3, r1 │ │ │ │ str r5, [sp, #16] │ │ │ │ - beq.n 381f6 │ │ │ │ + beq.n 3817e │ │ │ │ str.w lr, [sp, #12] │ │ │ │ - b.n 37fde │ │ │ │ + b.n 37f66 │ │ │ │ ldrsb.w r6, [r1] │ │ │ │ movs r0, #0 │ │ │ │ ldrb.w fp, [r1] │ │ │ │ mov ip, r0 │ │ │ │ mov r2, r0 │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r0 │ │ │ │ cmp r6, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ str r0, [sp, #12] │ │ │ │ - bge.w 3803a │ │ │ │ + bge.w 37fc2 │ │ │ │ adds r1, #1 │ │ │ │ - b.n 38152 │ │ │ │ + b.n 380da │ │ │ │ movs r0, #0 │ │ │ │ str r0, [sp, #4] │ │ │ │ mov ip, r0 │ │ │ │ mov r2, r0 │ │ │ │ mov lr, r0 │ │ │ │ mov r4, r0 │ │ │ │ str r0, [sp, #12] │ │ │ │ - b.n 38064 │ │ │ │ + b.n 37fec │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov.w fp, #0 │ │ │ │ strd r7, r3, [sp, #32] │ │ │ │ str.w r9, [sp, #28] │ │ │ │ - b.n 380c2 │ │ │ │ + b.n 3804a │ │ │ │ movs r3, #1 │ │ │ │ mov.w fp, #5 │ │ │ │ mov r6, r3 │ │ │ │ str r3, [sp, #4] │ │ │ │ - b.n 380c0 │ │ │ │ + b.n 38048 │ │ │ │ mov.w fp, #4 │ │ │ │ mov r6, ip │ │ │ │ - b.n 380c0 │ │ │ │ + b.n 38048 │ │ │ │ mov.w fp, #3 │ │ │ │ mov r2, ip │ │ │ │ mov r6, ip │ │ │ │ - b.n 380c0 │ │ │ │ + b.n 38048 │ │ │ │ mov.w fp, #2 │ │ │ │ mov lr, r2 │ │ │ │ mov r6, r2 │ │ │ │ - b.n 380c0 │ │ │ │ + b.n 38048 │ │ │ │ mov fp, lr │ │ │ │ mov r6, lr │ │ │ │ str.w lr, [sp, #12] │ │ │ │ - b.n 380c0 │ │ │ │ - ldr r0, [pc, #168] @ (382ac ) │ │ │ │ + b.n 38048 │ │ │ │ + ldr r0, [pc, #168] @ (38234 ) │ │ │ │ add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ + blx 308c │ │ │ │ mov.w r4, #4294967295 @ 0xffffffff │ │ │ │ - b.n 37f4a │ │ │ │ + b.n 37ed2 │ │ │ │ movs r0, #10 │ │ │ │ - blx 3020 │ │ │ │ - b.n 37f48 │ │ │ │ - ldr r0, [pc, #152] @ (382b0 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ - b.n 38208 │ │ │ │ - ldr r0, [pc, #144] @ (382b4 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ - b.n 38208 │ │ │ │ - ldr r0, [pc, #140] @ (382b8 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ - b.n 38208 │ │ │ │ - ldr r0, [pc, #132] @ (382bc ) │ │ │ │ - add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ - b.n 38208 │ │ │ │ - ldr r0, [pc, #128] @ (382c0 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 30d8 │ │ │ │ - b.n 38208 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 2fd4 │ │ │ │ + b.n 37ed0 │ │ │ │ + ldr r0, [pc, #152] @ (38238 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 308c │ │ │ │ + b.n 38190 │ │ │ │ + ldr r0, [pc, #144] @ (3823c ) │ │ │ │ + add r0, pc │ │ │ │ + blx 308c │ │ │ │ + b.n 38190 │ │ │ │ + ldr r0, [pc, #140] @ (38240 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 308c │ │ │ │ + b.n 38190 │ │ │ │ + ldr r0, [pc, #132] @ (38244 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 308c │ │ │ │ + b.n 38190 │ │ │ │ + ldr r0, [pc, #128] @ (38248 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 308c │ │ │ │ + b.n 38190 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, #0 │ │ │ │ mov r4, fp │ │ │ │ mov r5, r0 │ │ │ │ mov ip, r0 │ │ │ │ mov r2, r0 │ │ │ │ mov lr, r0 │ │ │ │ mov fp, sl │ │ │ │ str r0, [sp, #12] │ │ │ │ str r0, [sp, #8] │ │ │ │ - b.n 380a4 │ │ │ │ + b.n 3802c │ │ │ │ adds r1, #1 │ │ │ │ cmp r3, r1 │ │ │ │ - bne.w 37fb8 │ │ │ │ + bne.w 37f40 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [sp, #12] │ │ │ │ mov lr, r2 │ │ │ │ mov r4, r2 │ │ │ │ mov r6, r2 │ │ │ │ - b.n 380f2 │ │ │ │ - ldrh r4, [r4, #0] │ │ │ │ + b.n 3807a │ │ │ │ + ldrh r4, [r0, #0] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r2, r2, #6 │ │ │ │ + lsls r2, r1, #8 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r6, r5, #2 │ │ │ │ + lsls r6, r4, #4 │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r3, #56] @ 0x38 │ │ │ │ + strh r0, [r7, #54] @ 0x36 │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r6, r1 │ │ │ │ + cmn r2, r6 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r1, #104 @ 0x68 │ │ │ │ + cmp r3, #164 @ 0xa4 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r6, #30 │ │ │ │ + cmp r5, #254 @ 0xfe │ │ │ │ movs r2, r0 │ │ │ │ - strh r4, [r5, #44] @ 0x2c │ │ │ │ + strh r4, [r1, #44] @ 0x2c │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r4, #44] @ 0x2c │ │ │ │ + strh r0, [r0, #44] @ 0x2c │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r2, #44] @ 0x2c │ │ │ │ + strh r6, [r6, #42] @ 0x2a │ │ │ │ movs r2, r0 │ │ │ │ - strh r0, [r1, #44] @ 0x2c │ │ │ │ + strh r0, [r5, #42] @ 0x2a │ │ │ │ movs r2, r0 │ │ │ │ - strh r2, [r7, #42] @ 0x2a │ │ │ │ + strh r2, [r3, #42] @ 0x2a │ │ │ │ movs r2, r0 │ │ │ │ - strh r6, [r5, #42] @ 0x2a │ │ │ │ + strh r6, [r1, #42] @ 0x2a │ │ │ │ movs r2, r0 │ │ │ │ - subs r5, #250 @ 0xfa │ │ │ │ + ands r6, r3 │ │ │ │ movs r1, r0 │ │ │ │ - subs r5, #184 @ 0xb8 │ │ │ │ + subs r7, #220 @ 0xdc │ │ │ │ movs r1, r0 │ │ │ │ - subs r5, #234 @ 0xea │ │ │ │ + ands r6, r1 │ │ │ │ movs r1, r0 │ │ │ │ - subs r5, #240 @ 0xf0 │ │ │ │ + ands r4, r2 │ │ │ │ movs r1, r0 │ │ │ │ - subs r5, #182 @ 0xb6 │ │ │ │ + subs r7, #218 @ 0xda │ │ │ │ movs r1, r0 │ │ │ │ - subs r5, #240 @ 0xf0 │ │ │ │ + ands r4, r2 │ │ │ │ movs r1, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r4, [pc, #164] @ (38378 ) │ │ │ │ - ldr r0, [pc, #164] @ (3837c ) │ │ │ │ + ldr r4, [pc, #164] @ (38300 ) │ │ │ │ + ldr r0, [pc, #164] @ (38304 ) │ │ │ │ add r4, pc │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - bl 37e48 │ │ │ │ + blx 340c │ │ │ │ + bl 37dd0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 382de │ │ │ │ + beq.n 38266 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 382de │ │ │ │ - ldr r3, [pc, #144] @ (38380 ) │ │ │ │ + beq.n 38266 │ │ │ │ + ldr r3, [pc, #144] @ (38308 ) │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ - ldr r5, [pc, #144] @ (38384 ) │ │ │ │ + ldr r5, [pc, #144] @ (3830c ) │ │ │ │ ldr r1, [r4, #44] @ 0x2c │ │ │ │ add r5, pc │ │ │ │ str r2, [r3, #4] │ │ │ │ ldr r2, [r4, #40] @ 0x28 │ │ │ │ str r2, [r3, #8] │ │ │ │ ldr r2, [r4, #32] │ │ │ │ str r1, [r3, #12] │ │ │ │ str r2, [r3, #0] │ │ │ │ - bl 37e48 │ │ │ │ + bl 37dd0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 38304 │ │ │ │ + beq.n 3828c │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 38304 │ │ │ │ - ldr r5, [pc, #116] @ (38388 ) │ │ │ │ - ldr r0, [pc, #116] @ (3838c ) │ │ │ │ + bne.n 3828c │ │ │ │ + ldr r5, [pc, #116] @ (38310 ) │ │ │ │ + ldr r0, [pc, #116] @ (38314 ) │ │ │ │ add r5, pc │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - bl 37e48 │ │ │ │ + blx 340c │ │ │ │ + bl 37dd0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3831e │ │ │ │ + beq.n 382a6 │ │ │ │ add.w r2, r5, #32 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r5, #16 │ │ │ │ add.w ip, r5, #48 @ 0x30 │ │ │ │ ldr.w r3, [r2], #4 │ │ │ │ ldr.w r4, [r0], #4 │ │ │ │ cmp r3, r4 │ │ │ │ ldr.w r4, [r1], #4 │ │ │ │ it lt │ │ │ │ strlt.w r3, [r0, #-4] │ │ │ │ cmp r3, r4 │ │ │ │ it gt │ │ │ │ strgt.w r3, [r1, #-4] │ │ │ │ cmp r2, ip │ │ │ │ - bne.n 38334 │ │ │ │ + bne.n 382bc │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3831e │ │ │ │ - ldr r4, [pc, #52] @ (38390 ) │ │ │ │ + beq.n 382a6 │ │ │ │ + ldr r4, [pc, #52] @ (38318 ) │ │ │ │ add r4, pc │ │ │ │ - bl 37e48 │ │ │ │ + bl 37dd0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3835e │ │ │ │ + beq.n 382e6 │ │ │ │ ldr r3, [r4, #48] @ 0x30 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3835e │ │ │ │ - ldr r0, [pc, #36] @ (38394 ) │ │ │ │ + bne.n 382e6 │ │ │ │ + ldr r0, [pc, #36] @ (3831c ) │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ add r0, pc │ │ │ │ - b.w 3460 │ │ │ │ - cmp r4, #14 │ │ │ │ + b.w 3408 │ │ │ │ + cmp r3, #238 @ 0xee │ │ │ │ movs r2, r0 │ │ │ │ - subs r5, #116 @ 0x74 │ │ │ │ + subs r7, #152 @ 0x98 │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r3, #28] │ │ │ │ - movs r2, r0 │ │ │ │ - cmp r3, #238 @ 0xee │ │ │ │ + strh r4, [r7, #26] │ │ │ │ movs r2, r0 │ │ │ │ cmp r3, #206 @ 0xce │ │ │ │ movs r2, r0 │ │ │ │ - subs r5, #96 @ 0x60 │ │ │ │ + cmp r3, #174 @ 0xae │ │ │ │ + movs r2, r0 │ │ │ │ + subs r7, #132 @ 0x84 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r3, #136 @ 0x88 │ │ │ │ + cmp r3, #104 @ 0x68 │ │ │ │ movs r2, r0 │ │ │ │ - subs r5, #66 @ 0x42 │ │ │ │ + subs r7, #102 @ 0x66 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r5, [pc, #160] @ (3844c ) │ │ │ │ + ldr r5, [pc, #160] @ (383d4 ) │ │ │ │ mov r6, r2 │ │ │ │ mov r4, r3 │ │ │ │ mov r8, r0 │ │ │ │ add r5, pc │ │ │ │ movw r3, #999 @ 0x3e7 │ │ │ │ mov r7, r1 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ cmp r2, r3 │ │ │ │ - beq.n 3842c │ │ │ │ + beq.n 383b4 │ │ │ │ vmov.f64 d4, #240 @ 0xbf800000 -1.0 │ │ │ │ movs r0, #0 │ │ │ │ - bl 37d84 │ │ │ │ + bl 37d0c │ │ │ │ movs r0, #1 │ │ │ │ vcmp.f64 d0, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d0, d4 │ │ │ │ vstr d0, [r8] │ │ │ │ - bl 37d84 │ │ │ │ + bl 37d0c │ │ │ │ vcmp.f64 d0, d4 │ │ │ │ movs r0, #2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d0, d4 │ │ │ │ vstr d0, [r7] │ │ │ │ - bl 37d84 │ │ │ │ + bl 37d0c │ │ │ │ vcmp.f64 d0, d4 │ │ │ │ movs r0, #3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d0, d4 │ │ │ │ vstr d0, [r6] │ │ │ │ - bl 37d84 │ │ │ │ + bl 37d0c │ │ │ │ vcmp.f64 d0, d4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d0, d4 │ │ │ │ vstr d0, [r4] │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ @@ -58905,204 +58896,204 @@ │ │ │ │ strd r0, r1, [r8] │ │ │ │ strd r0, r1, [r7] │ │ │ │ strd r0, r1, [r6] │ │ │ │ strd r0, r1, [r4] │ │ │ │ str r3, [r2, #0] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ nop │ │ │ │ - cmp r3, #52 @ 0x34 │ │ │ │ + cmp r3, #20 │ │ │ │ movs r2, r0 │ │ │ │ - cbz r0, 38480 │ │ │ │ + cbz r0, 38408 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r4, [r0, #4] │ │ │ │ mov r5, r0 │ │ │ │ subs r4, #1 │ │ │ │ - bmi.n 38476 │ │ │ │ + bmi.n 383fe │ │ │ │ ldr r3, [r5, #8] │ │ │ │ ldr.w r0, [r3, r4, lsl #2] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ subs r4, #1 │ │ │ │ - bcs.n 38468 │ │ │ │ + bcs.n 383f0 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.w 13b48 │ │ │ │ + b.w 13c20 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r3, [pc, #24] @ (384ac ) │ │ │ │ + ldr r3, [pc, #24] @ (38434 ) │ │ │ │ movs r2, #12 │ │ │ │ - ldr r0, [pc, #24] @ (384b0 ) │ │ │ │ + ldr r0, [pc, #24] @ (38438 ) │ │ │ │ movs r1, #25 │ │ │ │ add r3, pc │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #0 │ │ │ │ strd r2, r2, [r0] │ │ │ │ str r2, [r0, #8] │ │ │ │ pop {r3, pc} │ │ │ │ @ instruction: 0xffb3ffff │ │ │ │ - subs r4, #48 @ 0x30 │ │ │ │ + subs r6, #84 @ 0x54 │ │ │ │ movs r1, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldrd r3, r5, [r0] │ │ │ │ mov r4, r0 │ │ │ │ ldr r7, [r0, #8] │ │ │ │ mov r6, r1 │ │ │ │ cmp r5, r3 │ │ │ │ - bge.n 384e0 │ │ │ │ + bge.n 38468 │ │ │ │ adds r3, r5, #1 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [r4, #4] │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str.w r0, [r7, r5, lsl #2] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ adds r3, #25 │ │ │ │ mov r2, r7 │ │ │ │ lsls r1, r3, #1 │ │ │ │ str r1, [r0, #0] │ │ │ │ - ldr r0, [pc, #16] @ (384fc ) │ │ │ │ + ldr r0, [pc, #16] @ (38484 ) │ │ │ │ lsls r3, r3, #3 │ │ │ │ movs r1, #37 @ 0x25 │ │ │ │ add r0, pc │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ mov r7, r0 │ │ │ │ str r0, [r4, #8] │ │ │ │ - b.n 384d0 │ │ │ │ - subs r3, #222 @ 0xde │ │ │ │ + b.n 38458 │ │ │ │ + subs r6, #2 │ │ │ │ movs r1, r0 │ │ │ │ - cbz r1, 3856e │ │ │ │ + cbz r1, 384f6 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r3, [r1, #4] │ │ │ │ mov r8, r1 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 3856a │ │ │ │ - ldr.w sl, [pc, #84] @ 38570 │ │ │ │ + ble.n 384f2 │ │ │ │ + ldr.w sl, [pc, #84] @ 384f8 │ │ │ │ mov r4, r0 │ │ │ │ movs r6, #0 │ │ │ │ add sl, pc │ │ │ │ - b.n 3853e │ │ │ │ + b.n 384c6 │ │ │ │ adds r3, r5, #1 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [r4, #4] │ │ │ │ adds r6, #1 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ ldr.w r3, [r8, #4] │ │ │ │ str.w r0, [r7, r5, lsl #2] │ │ │ │ cmp r3, r6 │ │ │ │ - ble.n 3856a │ │ │ │ + ble.n 384f2 │ │ │ │ ldr.w r2, [r8, #8] │ │ │ │ ldrd r3, r5, [r4] │ │ │ │ ldr r7, [r4, #8] │ │ │ │ ldr.w r9, [r2, r6, lsl #2] │ │ │ │ cmp r5, r3 │ │ │ │ - blt.n 38526 │ │ │ │ + blt.n 384ae │ │ │ │ adds r3, #25 │ │ │ │ mov r2, r7 │ │ │ │ movs r1, #37 @ 0x25 │ │ │ │ mov r0, sl │ │ │ │ lsls r5, r3, #1 │ │ │ │ lsls r3, r3, #3 │ │ │ │ str r5, [r4, #0] │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ ldr r5, [r4, #4] │ │ │ │ mov r7, r0 │ │ │ │ str r0, [r4, #8] │ │ │ │ - b.n 38526 │ │ │ │ + b.n 384ae │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ bx lr │ │ │ │ - subs r3, #170 @ 0xaa │ │ │ │ + subs r5, #206 @ 0xce │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ mov.w ip, #152 @ 0x98 │ │ │ │ - ldr r1, [pc, #88] @ (385d8 ) │ │ │ │ + ldr r1, [pc, #88] @ (38560 ) │ │ │ │ mov r2, r0 │ │ │ │ - vldr d7, [pc, #68] @ 385c8 │ │ │ │ + vldr d7, [pc, #68] @ 38550 │ │ │ │ add r1, pc │ │ │ │ mul.w r3, ip, r3 │ │ │ │ add.w r0, r3, #128 @ 0x80 │ │ │ │ add r3, r1 │ │ │ │ add r1, r0 │ │ │ │ ldr.w r0, [r2, #3976] @ 0xf88 │ │ │ │ cmp r0, #1 │ │ │ │ vstr d7, [r1] │ │ │ │ - vldr d7, [pc, #48] @ 385d0 │ │ │ │ + vldr d7, [pc, #48] @ 38558 │ │ │ │ vstr d7, [r3, #144] @ 0x90 │ │ │ │ vstr d7, [r3, #136] @ 0x88 │ │ │ │ - bne.n 385be │ │ │ │ + bne.n 38546 │ │ │ │ ldr.w r3, [r2, #3984] @ 0xf90 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 385be │ │ │ │ + ble.n 38546 │ │ │ │ add.w r2, r2, #4000 @ 0xfa0 │ │ │ │ vstr d7, [r2] │ │ │ │ bx lr │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r6, [r4, #8] │ │ │ │ movs r2, r0 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r0, #16] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #1568] @ 0x620 │ │ │ │ add.w r3, r0, #4352 @ 0x1100 │ │ │ │ add.w r8, r0, #4384 @ 0x1120 │ │ │ │ vmov.f64 d12, #112 @ 0x3f800000 1.0 │ │ │ │ - ldr r1, [pc, #848] @ (38958 ) │ │ │ │ + ldr r1, [pc, #848] @ (388e0 ) │ │ │ │ subw sp, sp, #2428 @ 0x97c │ │ │ │ vldr d8, [r0, #584] @ 0x248 │ │ │ │ vldr d7, [r8] │ │ │ │ add r1, pc │ │ │ │ vldr d3, [r3, #16] │ │ │ │ - ldr r3, [pc, #832] @ (3895c ) │ │ │ │ + ldr r3, [pc, #832] @ (388e4 ) │ │ │ │ vldr d15, [r0, #240] @ 0xf0 │ │ │ │ vdiv.f64 d6, d3, d7 │ │ │ │ vldr d9, [r0, #592] @ 0x250 │ │ │ │ - vldr d7, [pc, #800] @ 38948 │ │ │ │ + vldr d7, [pc, #800] @ 388d0 │ │ │ │ vldr d14, [r0, #248] @ 0xf8 │ │ │ │ vsub.f64 d15, d15, d8 │ │ │ │ vldr d11, [r0, #600] @ 0x258 │ │ │ │ vldr d13, [r0, #256] @ 0x100 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ vsub.f64 d14, d14, d9 │ │ │ │ - ldr r2, [pc, #796] @ (38960 ) │ │ │ │ + ldr r2, [pc, #796] @ (388e8 ) │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #2420] @ 0x974 │ │ │ │ mov.w r3, #0 │ │ │ │ vsub.f64 d13, d13, d11 │ │ │ │ add r2, pc │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vstr d7, [sp, #48] @ 0x30 │ │ │ │ vstr d7, [sp, #56] @ 0x38 │ │ │ │ vcmpe.f64 d6, d12 │ │ │ │ vstr d6, [sp, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3891c │ │ │ │ - ldr r3, [pc, #756] @ (38964 ) │ │ │ │ + bpl.w 388a4 │ │ │ │ + ldr r3, [pc, #756] @ (388ec ) │ │ │ │ add.w r9, sp, #40 @ 0x28 │ │ │ │ add r7, sp, #112 @ 0x70 │ │ │ │ ldr r6, [r2, r3] │ │ │ │ str.w r9, [sp, #24] │ │ │ │ mov r9, r0 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ mov r2, r7 │ │ │ │ @@ -59111,30 +59102,30 @@ │ │ │ │ add.w r1, r9, #4096 @ 0x1000 │ │ │ │ add.w ip, r6, #141312 @ 0x22800 │ │ │ │ vsub.f64 d7, d12, d7 │ │ │ │ vmls.f64 d8, d15, d7 │ │ │ │ vmls.f64 d9, d14, d7 │ │ │ │ vmls.f64 d11, d13, d7 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ - b.n 386be │ │ │ │ - blt.n 386b2 │ │ │ │ + b.n 38646 │ │ │ │ + blt.n 3863a │ │ │ │ vcmpe.f64 d3, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 38756 │ │ │ │ + bls.n 386de │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ adds r2, #72 @ 0x48 │ │ │ │ cmp r3, ip │ │ │ │ - beq.w 387d0 │ │ │ │ + beq.w 38758 │ │ │ │ ldr r0, [r3, #16] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 386b2 │ │ │ │ + beq.n 3863a │ │ │ │ ldr.w r0, [r1, #300] @ 0x12c │ │ │ │ ldr r5, [r3, #0] │ │ │ │ cmp r0, r5 │ │ │ │ - beq.n 386b2 │ │ │ │ + beq.n 3863a │ │ │ │ vldr d1, [r3, #592] @ 0x250 │ │ │ │ vldr d7, [r3, #248] @ 0xf8 │ │ │ │ vldr d0, [r3, #584] @ 0x248 │ │ │ │ vldr d4, [r3, #240] @ 0xf0 │ │ │ │ vsub.f64 d7, d7, d1 │ │ │ │ vldr d8, [r3, #600] @ 0x258 │ │ │ │ vldr d2, [r3, #256] @ 0x100 │ │ │ │ @@ -59152,41 +59143,41 @@ │ │ │ │ vmla.f64 d2, d4, d4 │ │ │ │ vmla.f64 d5, d6, d8 │ │ │ │ vmla.f64 d2, d6, d6 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vdiv.f64 d3, d5, d2 │ │ │ │ vcmpe.f64 d3, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 386a6 │ │ │ │ + bpl.n 3862e │ │ │ │ vmul.f64 d5, d0, d0 │ │ │ │ vmla.f64 d5, d1, d1 │ │ │ │ vmla.f64 d5, d8, d8 │ │ │ │ vsqrt.f64 d3, d5 │ │ │ │ vmov.f64 d5, #8 @ 0x40400000 3.0 │ │ │ │ vcmpe.f64 d3, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 386b2 │ │ │ │ - vldr d3, [pc, #500] @ 38948 │ │ │ │ + bpl.n 3863a │ │ │ │ + vldr d3, [pc, #500] @ 388d0 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ vstr d4, [r2, #40] @ 0x28 │ │ │ │ vmla.f64 d5, d15, d3 │ │ │ │ vstr d7, [r2, #48] @ 0x30 │ │ │ │ vstr d6, [r2, #56] @ 0x38 │ │ │ │ vstr d5, [r2, #16] │ │ │ │ vmov.f64 d5, d9 │ │ │ │ vmla.f64 d5, d14, d3 │ │ │ │ vstr d5, [r2, #24] │ │ │ │ vmov.f64 d5, d11 │ │ │ │ vmla.f64 d5, d13, d3 │ │ │ │ vstr d5, [r2, #32] │ │ │ │ - cbz r4, 38798 │ │ │ │ + cbz r4, 38720 │ │ │ │ vldr d5, [r4] │ │ │ │ vcmpe.f64 d3, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 388f0 │ │ │ │ + bpl.w 38878 │ │ │ │ mov lr, r2 │ │ │ │ vmla.f64 d1, d3, d7 │ │ │ │ vmla.f64 d0, d3, d4 │ │ │ │ vmla.f64 d8, d3, d6 │ │ │ │ str r3, [r2, #64] @ 0x40 │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ str r4, [r2, #68] @ 0x44 │ │ │ │ @@ -59195,56 +59186,56 @@ │ │ │ │ adds r2, #72 @ 0x48 │ │ │ │ cmp r3, ip │ │ │ │ vmul.f64 d1, d1, d1 │ │ │ │ vmla.f64 d1, d0, d0 │ │ │ │ vmla.f64 d1, d8, d8 │ │ │ │ vsqrt.f64 d7, d1 │ │ │ │ vstr d7, [r2, #-64] @ 0xffffffc0 │ │ │ │ - bne.w 386be │ │ │ │ + bne.w 38646 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 388bc │ │ │ │ + beq.n 38844 │ │ │ │ vmov.f64 d6, #8 @ 0x40400000 3.0 │ │ │ │ - b.n 387e0 │ │ │ │ + b.n 38768 │ │ │ │ ldr r4, [r4, #68] @ 0x44 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 388bc │ │ │ │ + beq.n 38844 │ │ │ │ vldr d7, [r4, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 387da │ │ │ │ + bpl.n 38762 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ add.w r0, r4, #16 │ │ │ │ vmov.f64 d2, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d1, #0 @ 0x40000000 2.0 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ - bl 2bd20 │ │ │ │ + bl 2bca8 │ │ │ │ ldr.w sl, [r4, #64] @ 0x40 │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ cmp r3, #8 │ │ │ │ it eq │ │ │ │ addeq.w fp, r4, #40 @ 0x28 │ │ │ │ - beq.n 38858 │ │ │ │ + beq.n 387e0 │ │ │ │ ldr.w r3, [r9, #812] @ 0x32c │ │ │ │ add.w fp, r4, #40 @ 0x28 │ │ │ │ mov r0, fp │ │ │ │ addw r1, r3, #1372 @ 0x55c │ │ │ │ str r1, [sp, #28] │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ movs r3, #0 │ │ │ │ add r2, sp, #32 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r0, sl │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r2, r3 │ │ │ │ - vldr d0, [pc, #268] @ 38948 │ │ │ │ - bl 26d40 │ │ │ │ - cbnz r0, 38854 │ │ │ │ + vldr d0, [pc, #268] @ 388d0 │ │ │ │ + bl 26cc8 │ │ │ │ + cbnz r0, 387dc │ │ │ │ ldr r0, [r4, #64] @ 0x40 │ │ │ │ - ldr r1, [pc, #288] @ (38968 ) │ │ │ │ + ldr r1, [pc, #288] @ (388f0 ) │ │ │ │ add.w r3, r0, #4096 @ 0x1000 │ │ │ │ add r1, pc │ │ │ │ ldr.w r3, [r3, #316] @ 0x13c │ │ │ │ blx r3 │ │ │ │ ldr.w sl, [r4, #64] @ 0x40 │ │ │ │ add.w r3, r9, #4096 @ 0x1000 │ │ │ │ vldr d7, [r4, #16] │ │ │ │ @@ -59263,189 +59254,189 @@ │ │ │ │ ldr.w r1, [r1, ip] │ │ │ │ str r0, [sp, #0] │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ str.w fp, [sp, #8] │ │ │ │ str r0, [sp, #4] │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ ldr.w r0, [r9, #812] @ 0x32c │ │ │ │ - vldr d7, [pc, #160] @ 38948 │ │ │ │ + vldr d7, [pc, #160] @ 388d0 │ │ │ │ addw r0, r0, #1372 @ 0x55c │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ vstr d7, [sp, #96] @ 0x60 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ - bl 2993c │ │ │ │ - vldr d6, [pc, #144] @ 38950 │ │ │ │ + bl 298c4 │ │ │ │ + vldr d6, [pc, #144] @ 388d8 │ │ │ │ vldr d7, [r8] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d12, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, d12 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3891c │ │ │ │ + bpl.n 388a4 │ │ │ │ vldr d8, [r9, #584] @ 0x248 │ │ │ │ vldr d9, [r9, #592] @ 0x250 │ │ │ │ vldr d11, [r9, #600] @ 0x258 │ │ │ │ - b.n 3867e │ │ │ │ + b.n 38606 │ │ │ │ ldr r0, [r4, #68] @ 0x44 │ │ │ │ - cbz r0, 38916 │ │ │ │ + cbz r0, 3889e │ │ │ │ mov lr, r4 │ │ │ │ - b.n 38900 │ │ │ │ + b.n 38888 │ │ │ │ ldr r5, [r0, #68] @ 0x44 │ │ │ │ mov lr, r0 │ │ │ │ mov r0, r5 │ │ │ │ - cbz r5, 3890e │ │ │ │ + cbz r5, 38896 │ │ │ │ vldr d5, [r0] │ │ │ │ vcmpe.f64 d3, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 388f8 │ │ │ │ + bpl.n 38880 │ │ │ │ cmp r4, lr │ │ │ │ it ne │ │ │ │ strne.w r2, [lr, #68] @ 0x44 │ │ │ │ mov lr, r4 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 3879a │ │ │ │ - ldr r2, [pc, #76] @ (3896c ) │ │ │ │ - ldr r3, [pc, #60] @ (3895c ) │ │ │ │ + b.n 38722 │ │ │ │ + ldr r2, [pc, #76] @ (388f4 ) │ │ │ │ + ldr r3, [pc, #60] @ (388e4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #2420] @ 0x974 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3893e │ │ │ │ + bne.n 388c6 │ │ │ │ addw sp, sp, #2428 @ 0x97c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r1 │ │ │ │ - vld1.8 {d16[0]}, [sl], r1 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + @ instruction: 0xfa620001 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - vld1.8 {d0[0]}, [ip], r1 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + @ instruction: 0xfa240001 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #136 @ 0x88 │ │ │ │ + subs r2, #172 @ 0xac │ │ │ │ movs r1, r0 │ │ │ │ - @ instruction: 0xf6dc0001 │ │ │ │ + @ instruction: 0xf7540001 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - vldr d7, [pc, #32] @ 389a0 │ │ │ │ + vldr d7, [pc, #32] @ 38928 │ │ │ │ add.w ip, r0, #4000 @ 0xfa0 │ │ │ │ ldr.w r2, [r0, #3992] @ 0xf98 │ │ │ │ movs r1, #8 │ │ │ │ bic.w r2, r2, #1 │ │ │ │ str.w r2, [r0, #3992] @ 0xf98 │ │ │ │ vstr d7, [ip] │ │ │ │ - bl 449f8 │ │ │ │ + bl 44980 │ │ │ │ movs r0, #0 │ │ │ │ pop {r3, pc} │ │ │ │ ... │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr r2, [pc, #864] @ (38d20 ) │ │ │ │ + ldr r2, [pc, #864] @ (38ca8 ) │ │ │ │ sub sp, #116 @ 0x74 │ │ │ │ - ldr r3, [pc, #864] @ (38d24 ) │ │ │ │ + ldr r3, [pc, #864] @ (38cac ) │ │ │ │ add r2, pc │ │ │ │ - ldr r6, [pc, #864] @ (38d28 ) │ │ │ │ + ldr r6, [pc, #864] @ (38cb0 ) │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #108] @ 0x6c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [r0, #3992] @ 0xf98 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 38cd6 │ │ │ │ + beq.w 38c5e │ │ │ │ ldr.w r3, [r0, #3984] @ 0xf90 │ │ │ │ mov r5, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 38cda │ │ │ │ - ldr r3, [pc, #832] @ (38d2c ) │ │ │ │ + ble.w 38c62 │ │ │ │ + ldr r3, [pc, #832] @ (38cb4 ) │ │ │ │ add.w r8, r0, #4000 @ 0xfa0 │ │ │ │ vldr d7, [r8] │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp, #12] │ │ │ │ vldr d6, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 38cce │ │ │ │ - ldr r3, [pc, #808] @ (38d30 ) │ │ │ │ + bgt.w 38c56 │ │ │ │ + ldr r3, [pc, #808] @ (38cb8 ) │ │ │ │ movs r7, #0 │ │ │ │ ldr r4, [r6, r3] │ │ │ │ - b.n 38a1a │ │ │ │ + b.n 389a2 │ │ │ │ adds r7, #1 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r7, #32 │ │ │ │ - beq.w 38cda │ │ │ │ + beq.w 38c62 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 38a0e │ │ │ │ + bne.n 38996 │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ mov r0, r4 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ movs r3, #3 │ │ │ │ str r7, [r4, #0] │ │ │ │ vmov.f64 d8, #112 @ 0x3f800000 1.0 │ │ │ │ str r3, [r4, #16] │ │ │ │ add r7, sp, #24 │ │ │ │ - bl 14538 │ │ │ │ + bl 14610 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - vldr d7, [pc, #680] @ 38ce8 │ │ │ │ + vldr d7, [pc, #680] @ 38c70 │ │ │ │ add.w r9, sp, #16 │ │ │ │ - vldr d12, [pc, #680] @ 38cf0 │ │ │ │ + vldr d12, [pc, #680] @ 38c78 │ │ │ │ add.w sl, r5, #72 @ 0x48 │ │ │ │ - vldr d11, [pc, #680] @ 38cf8 │ │ │ │ + vldr d11, [pc, #680] @ 38c80 │ │ │ │ add.w fp, r4, #200 @ 0xc8 │ │ │ │ vsub.f64 d8, d0, d8 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - bl 14538 │ │ │ │ - vldr d7, [pc, #668] @ 38d00 │ │ │ │ + bl 14610 │ │ │ │ + vldr d7, [pc, #668] @ 38c88 │ │ │ │ mov r0, r7 │ │ │ │ mov r1, r9 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vldr d0, [sp, #16] │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ add.w r9, sp, #32 │ │ │ │ add.w r7, r4, #4096 @ 0x1000 │ │ │ │ vmul.f64 d0, d0, d8 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d10, [sp, #16] │ │ │ │ vldr d9, [sp, #24] │ │ │ │ vadd.f64 d0, d8, d12 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ vsub.f64 d0, d8, d12 │ │ │ │ - vldr d8, [pc, #604] @ 38d08 │ │ │ │ + vldr d8, [pc, #604] @ 38c90 │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vmul.f64 d10, d10, d7 │ │ │ │ vmul.f64 d9, d9, d7 │ │ │ │ vstr d10, [sp, #32] │ │ │ │ vstr d9, [sp, #40] @ 0x28 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r9 │ │ │ │ add r2, sp, #80 @ 0x50 │ │ │ │ vstr d0, [sp, #48] @ 0x30 │ │ │ │ - bl b264 │ │ │ │ - ldr r3, [pc, #600] @ (38d34 ) │ │ │ │ + bl b394 │ │ │ │ + ldr r3, [pc, #600] @ (38cbc ) │ │ │ │ add.w lr, r5, #200 @ 0xc8 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ mov ip, fp │ │ │ │ str.w r2, [r7, #300] @ 0x12c │ │ │ │ vldr d3, [sp, #88] @ 0x58 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ vldr d5, [sp, #96] @ 0x60 │ │ │ │ @@ -59472,20 +59463,20 @@ │ │ │ │ mov r2, sl │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vstr d4, [r4, #200] @ 0xc8 │ │ │ │ vstr d3, [r4, #208] @ 0xd0 │ │ │ │ vstr d7, [r4, #216] @ 0xd8 │ │ │ │ ldr.w r0, [r5, #812] @ 0x32c │ │ │ │ add.w r0, r0, #848 @ 0x350 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r2, r9 │ │ │ │ mov r0, sl │ │ │ │ add.w r1, r5, #344 @ 0x158 │ │ │ │ - bl b3c8 │ │ │ │ - vldr d1, [pc, #420] @ 38d10 │ │ │ │ + bl b66a │ │ │ │ + vldr d1, [pc, #420] @ 38c98 │ │ │ │ vldr d3, [sp, #32] │ │ │ │ add.w r9, r4, #264 @ 0x108 │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ add.w sl, r4, #240 @ 0xf0 │ │ │ │ vldr d5, [sp, #48] @ 0x30 │ │ │ │ mov r1, r9 │ │ │ │ vldr d6, [r5, #240] @ 0xf0 │ │ │ │ @@ -59494,31 +59485,31 @@ │ │ │ │ vmla.f64 d6, d3, d1 │ │ │ │ vldr d2, [r5, #256] @ 0x100 │ │ │ │ vmla.f64 d7, d4, d1 │ │ │ │ vmla.f64 d2, d5, d1 │ │ │ │ vstr d6, [r4, #240] @ 0xf0 │ │ │ │ vstr d7, [r4, #248] @ 0xf8 │ │ │ │ vstr d2, [r4, #256] @ 0x100 │ │ │ │ - bl f010 │ │ │ │ + bl f780 │ │ │ │ mov lr, sl │ │ │ │ add.w ip, r4, #584 @ 0x248 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ - bl f010 │ │ │ │ + bl f780 │ │ │ │ mov r0, r9 │ │ │ │ add.w r1, r4, #344 @ 0x158 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ vldr d5, [r8] │ │ │ │ add.w r2, r4, #4352 @ 0x1100 │ │ │ │ - vldr d7, [pc, #312] @ 38d18 │ │ │ │ + vldr d7, [pc, #312] @ 38ca0 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vldr d6, [r3] │ │ │ │ ldr.w r3, [r5, #3984] @ 0xf90 │ │ │ │ vstr d5, [r2, #16] │ │ │ │ add.w r2, r4, #4384 @ 0x1120 │ │ │ │ vsub.f64 d0, d6, d5 │ │ │ │ str r3, [sp, #12] │ │ │ │ @@ -59529,91 +59520,91 @@ │ │ │ │ add.w r9, r9, #1 │ │ │ │ sxth.w r9, r9 │ │ │ │ cmp r9, r3 │ │ │ │ it ge │ │ │ │ movge r9, r3 │ │ │ │ sxth.w r9, r9 │ │ │ │ strh.w r9, [r7, #296] @ 0x128 │ │ │ │ - blx 35d8 │ │ │ │ + blx 3574 │ │ │ │ ldr.w r2, [r5, #3988] @ 0xf94 │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ smull r1, r0, r1, r2 │ │ │ │ asrs r1, r2, #31 │ │ │ │ vstr d8, [r8] │ │ │ │ rsb r1, r1, r0, asr #2 │ │ │ │ movs r0, #10 │ │ │ │ str.w r0, [r7, #280] @ 0x118 │ │ │ │ mls r1, r0, r1, r2 │ │ │ │ str.w r1, [r7, #284] @ 0x11c │ │ │ │ - ldr r1, [pc, #224] @ (38d38 ) │ │ │ │ + ldr r1, [pc, #224] @ (38cc0 ) │ │ │ │ ldr r1, [r6, r1] │ │ │ │ ldr r1, [r1, #0] │ │ │ │ - cbnz r1, 38c64 │ │ │ │ + cbnz r1, 38bec │ │ │ │ sub.w r3, r3, r9 │ │ │ │ str.w r3, [r5, #3984] @ 0xf90 │ │ │ │ add r2, r9 │ │ │ │ movs r0, #1 │ │ │ │ str.w r2, [r5, #3988] @ 0xf94 │ │ │ │ - bl 468cc │ │ │ │ + bl 46854 │ │ │ │ mov r1, r0 │ │ │ │ movs r0, #0 │ │ │ │ - bl 37534 │ │ │ │ - ldr r3, [pc, #192] @ (38d3c ) │ │ │ │ + bl 374bc │ │ │ │ + ldr r3, [pc, #192] @ (38cc4 ) │ │ │ │ str.w r0, [r4, #812] @ 0x32c │ │ │ │ mov r2, fp │ │ │ │ add r3, pc │ │ │ │ str.w r3, [r7, #312] @ 0x138 │ │ │ │ - ldr r3, [pc, #184] @ (38d40 ) │ │ │ │ + ldr r3, [pc, #184] @ (38cc8 ) │ │ │ │ movs r0, #50 @ 0x32 │ │ │ │ mov r1, sl │ │ │ │ add r3, pc │ │ │ │ str.w r3, [r7, #316] @ 0x13c │ │ │ │ ldrsh.w r3, [r7, #296] @ 0x128 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r0, r5 │ │ │ │ - bl 297a8 │ │ │ │ + bl 29730 │ │ │ │ ldr.w r3, [r5, #3984] @ 0xf90 │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.n 38cd6 │ │ │ │ + bgt.n 38c5e │ │ │ │ mov r0, r5 │ │ │ │ movs r1, #8 │ │ │ │ - bl 449f8 │ │ │ │ + bl 44980 │ │ │ │ movs r0, #0 │ │ │ │ - ldr r2, [pc, #144] @ (38d44 ) │ │ │ │ - ldr r3, [pc, #112] @ (38d24 ) │ │ │ │ + ldr r2, [pc, #144] @ (38ccc ) │ │ │ │ + ldr r3, [pc, #112] @ (38cac ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #108] @ 0x6c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 38ce0 │ │ │ │ + bne.n 38c68 │ │ │ │ add sp, #116 @ 0x74 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d7, [r8] │ │ │ │ movs r0, #0 │ │ │ │ - b.n 38cb0 │ │ │ │ + b.n 38c38 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ - b.n 38cb0 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 38c38 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 38e34 ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 38dbc ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #145 @ 0x91 │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ ldmia r5, {r1, r2, r4, r5} │ │ │ │ - ldr r6, [pc, #236] @ (38de8 ) │ │ │ │ + ldr r6, [pc, #236] @ (38d70 ) │ │ │ │ ldrh r1, [r2, #46] @ 0x2e │ │ │ │ lsls r2, r5 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @@ -59624,48 +59615,48 @@ │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r1 │ │ │ │ - @ instruction: 0xf63a0001 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + @ instruction: 0xf6b20001 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf6360001 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + subw r0, lr, #2049 @ 0x801 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r2, #10 │ │ │ │ + lsls r4, r1, #10 │ │ │ │ movs r0, r0 │ │ │ │ lsls r1, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf94dffff │ │ │ │ - sbfx r0, r8, #0, #2 │ │ │ │ + ubfx r0, r0, #0, #2 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3936] @ 0xf60 │ │ │ │ mov r4, r1 │ │ │ │ add.w r1, r1, #4096 @ 0x1000 │ │ │ │ - vldr d12, [pc, #412] @ 38f00 │ │ │ │ + vldr d12, [pc, #412] @ 38e88 │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r6, [pc, #412] @ (38f08 ) │ │ │ │ + ldr r6, [pc, #412] @ (38e90 ) │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vldr s2, [r1, #284] @ 0x11c │ │ │ │ add.w r1, r4, #4352 @ 0x1100 │ │ │ │ vldr d4, [r4, #240] @ 0xf0 │ │ │ │ add r6, pc │ │ │ │ vldr d6, [r4, #584] @ 0x248 │ │ │ │ vcvt.f64.s32 d1, s2 │ │ │ │ - ldr r5, [pc, #388] @ (38f0c ) │ │ │ │ + ldr r5, [pc, #388] @ (38e94 ) │ │ │ │ vldr d5, [r4, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vldr d7, [r4, #592] @ 0x250 │ │ │ │ vldr d3, [r4, #256] @ 0x100 │ │ │ │ vdiv.f64 d4, d1, d12 │ │ │ │ ldr r5, [r6, r5] │ │ │ │ vldr d1, [r1, #16] │ │ │ │ @@ -59677,57 +59668,57 @@ │ │ │ │ add.w r5, r4, #4384 @ 0x1120 │ │ │ │ vsub.f64 d3, d3, d5 │ │ │ │ vldr d5, [r5] │ │ │ │ vadd.f64 d4, d4, d1 │ │ │ │ vdiv.f64 d11, d4, d5 │ │ │ │ vcmpe.f64 d11, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.w 38eda │ │ │ │ + bhi.w 38e62 │ │ │ │ vneg.f64 d14, d6 │ │ │ │ vneg.f64 d15, d7 │ │ │ │ vneg.f64 d13, d3 │ │ │ │ mov r7, r2 │ │ │ │ add r6, sp, #24 │ │ │ │ mov r8, r4 │ │ │ │ str r0, [sp, #20] │ │ │ │ str r3, [sp, #8] │ │ │ │ vmul.f64 d8, d11, d13 │ │ │ │ vldr d7, [r8, #280] @ 0x118 │ │ │ │ vadd.f64 d7, d8, d7 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 38eb8 │ │ │ │ + bmi.n 38e40 │ │ │ │ ldr.w r3, [r8, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #1368] @ 0x558 │ │ │ │ ldrd r2, r3, [r3, #112] @ 0x70 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 38eb8 │ │ │ │ + ble.n 38e40 │ │ │ │ sub.w sl, r3, #4 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ vmul.f64 d10, d14, d11 │ │ │ │ vmul.f64 d9, d15, d11 │ │ │ │ mov.w r9, #0 │ │ │ │ add.w r4, r3, #88 @ 0x58 │ │ │ │ str r2, [sp, #4] │ │ │ │ strd r8, r5, [sp, #12] │ │ │ │ ldr.w r0, [sl, #4]! │ │ │ │ - bl 9970 │ │ │ │ + bl 9838 │ │ │ │ ldrsh.w r2, [r0, #2] │ │ │ │ ldr r5, [r0, #32] │ │ │ │ mov fp, r0 │ │ │ │ cmp r2, #0 │ │ │ │ itt gt │ │ │ │ strgt.w r9, [sp] │ │ │ │ movgt.w r8, #0 │ │ │ │ - ble.n 38e9a │ │ │ │ + ble.n 38e22 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ add.w r8, r8, #1 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vldr d6, [sp, #32] │ │ │ │ mov lr, r6 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ mov ip, r5 │ │ │ │ vadd.f64 d5, d5, d10 │ │ │ │ ldrsh.w r9, [fp, #2] │ │ │ │ @@ -59738,98 +59729,98 @@ │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vstr d6, [sp, #32] │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - bgt.n 38e46 │ │ │ │ + bgt.n 38dce │ │ │ │ ldr.w r9, [sp] │ │ │ │ mov r1, r4 │ │ │ │ mov r0, fp │ │ │ │ - bl 997c │ │ │ │ + bl 9844 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov r1, fp │ │ │ │ add.w r9, r9, #1 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, r9 │ │ │ │ - bne.n 38e28 │ │ │ │ + bne.n 38db0 │ │ │ │ ldrd r8, r5, [sp, #12] │ │ │ │ vmov.f64 d4, #36 @ 0x41200000 10.0 │ │ │ │ vldr d7, [r5] │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vdiv.f64 d5, d4, d7 │ │ │ │ vadd.f64 d11, d11, d5 │ │ │ │ vcmpe.f64 d11, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 38de6 │ │ │ │ - ldr r2, [pc, #52] @ (38f10 ) │ │ │ │ - ldr r3, [pc, #44] @ (38f0c ) │ │ │ │ + bls.n 38d6e │ │ │ │ + ldr r2, [pc, #52] @ (38e98 ) │ │ │ │ + ldr r3, [pc, #44] @ (38e94 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 38efa │ │ │ │ + bne.n 38e82 │ │ │ │ movs r0, #0 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r1 │ │ │ │ - @ instruction: 0xf2820001 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + @ instruction: 0xf2fa0001 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds.w r0, lr, #1 │ │ │ │ + @ instruction: 0xf1960001 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ - ldr.w ip, [pc, #260] @ 39030 │ │ │ │ + ldr.w ip, [pc, #260] @ 38fb8 │ │ │ │ vmov.f64 d6, #36 @ 0x41200000 10.0 │ │ │ │ - ldr r3, [pc, #256] @ (39034 ) │ │ │ │ + ldr r3, [pc, #256] @ (38fbc ) │ │ │ │ add ip, pc │ │ │ │ vldr d5, [r0, #56] @ 0x38 │ │ │ │ ldr.w r3, [ip, r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3900c │ │ │ │ + bgt.n 38f94 │ │ │ │ vldr d7, [r0, #280] @ 0x118 │ │ │ │ mov r4, r0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 38f6a │ │ │ │ - ldr r0, [pc, #216] @ (39038 ) │ │ │ │ + bpl.n 38ef2 │ │ │ │ + ldr r0, [pc, #216] @ (38fc0 ) │ │ │ │ add r0, pc │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ add.w r5, r0, #240 @ 0xf0 │ │ │ │ vldr d3, [r0, #216] @ 0xd8 │ │ │ │ vldr d1, [r0, #208] @ 0xd0 │ │ │ │ add.w r6, r0, #264 @ 0x108 │ │ │ │ vldr d0, [r0, #200] @ 0xc8 │ │ │ │ add.w lr, r0, #584 @ 0x248 │ │ │ │ ldmia r5!, {r0, r1, r2, r3} │ │ │ │ stmia.w lr!, {r0, r1, r2, r3} │ │ │ │ - ldr.w r8, [pc, #176] @ 3903c │ │ │ │ - ldr r7, [pc, #176] @ (39040 ) │ │ │ │ - vldr d5, [pc, #144] @ 39020 │ │ │ │ + ldr.w r8, [pc, #176] @ 38fc4 │ │ │ │ + ldr r7, [pc, #176] @ (38fc8 ) │ │ │ │ + vldr d5, [pc, #144] @ 38fa8 │ │ │ │ ldmia.w r5, {r0, r1} │ │ │ │ stmia.w lr, {r0, r1} │ │ │ │ - vldr d8, [pc, #140] @ 39028 │ │ │ │ + vldr d8, [pc, #140] @ 38fb0 │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r8, [ip, r8] │ │ │ │ ldr.w r3, [ip, r7] │ │ │ │ vldr d4, [r8] │ │ │ │ vldr d6, [r3] │ │ │ │ vmul.f64 d1, d4, d1 │ │ │ │ vmul.f64 d0, d4, d0 │ │ │ │ @@ -59840,94 +59831,94 @@ │ │ │ │ vmul.f64 d4, d1, d1 │ │ │ │ vmla.f64 d4, d0, d0 │ │ │ │ vmls.f64 d7, d6, d5 │ │ │ │ vsqrt.f64 d2, d4 │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ vdiv.f64 d1, d1, d2 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ - bl e2f8 │ │ │ │ + bl ea68 │ │ │ │ add.w r1, r4, #240 @ 0xf0 │ │ │ │ mov r0, r6 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d7, [r4, #216] @ 0xd8 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ vmla.f64 d7, d6, d8 │ │ │ │ cmp r3, #3 │ │ │ │ vstr d7, [r4, #216] @ 0xd8 │ │ │ │ - beq.n 39018 │ │ │ │ + beq.n 38fa0 │ │ │ │ movs r0, #0 │ │ │ │ - b.n 38f62 │ │ │ │ + b.n 38eea │ │ │ │ vpop {d8} │ │ │ │ - ldr r0, [pc, #48] @ (39044 ) │ │ │ │ + ldr r0, [pc, #48] @ (38fcc ) │ │ │ │ add r0, pc │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r4 │ │ │ │ - bl 385e4 │ │ │ │ - b.n 39008 │ │ │ │ + bl 3856c │ │ │ │ + b.n 38f90 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - @ instruction: 0xf0ca0001 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + adc.w r0, r2, #1 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - adds r1, #148 @ 0x94 │ │ │ │ + adds r3, #184 @ 0xb8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #10 │ │ │ │ + lsls r4, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #206 @ 0xce │ │ │ │ + adds r2, #242 @ 0xf2 │ │ │ │ movs r1, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r2, [r0, #3992] @ 0xf98 │ │ │ │ ldr.w r1, [r0, #3984] @ 0xf90 │ │ │ │ orr.w r2, r2, #1 │ │ │ │ str.w r2, [r0, #3992] @ 0xf98 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 39072 │ │ │ │ + ble.n 38ffa │ │ │ │ movs r2, #1 │ │ │ │ movs r1, #8 │ │ │ │ - bl 449a8 │ │ │ │ + bl 44930 │ │ │ │ movs r0, #0 │ │ │ │ pop {r3, pc} │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3648] @ 0xe40 │ │ │ │ - ldr r2, [pc, #912] @ (39420 ) │ │ │ │ + ldr r2, [pc, #912] @ (393a8 ) │ │ │ │ sub sp, #396 @ 0x18c │ │ │ │ - ldr r3, [pc, #912] @ (39424 ) │ │ │ │ + ldr r3, [pc, #912] @ (393ac ) │ │ │ │ mov r5, r0 │ │ │ │ add r2, pc │ │ │ │ - ldr.w r8, [pc, #912] @ 39428 │ │ │ │ + ldr.w r8, [pc, #912] @ 393b0 │ │ │ │ ldr.w r9, [r0] │ │ │ │ mov r7, r1 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #388] @ 0x184 │ │ │ │ mov.w r3, #0 │ │ │ │ ldrsh.w r3, [r0, #824] @ 0x338 │ │ │ │ cmp r3, #0 │ │ │ │ - blt.w 3939e │ │ │ │ - vldr d7, [pc, #792] @ 393d0 │ │ │ │ + blt.w 39326 │ │ │ │ + vldr d7, [pc, #792] @ 39358 │ │ │ │ vldr d4, [r0, #832] @ 0x340 │ │ │ │ - vldr d6, [pc, #792] @ 393d8 │ │ │ │ - vldr d5, [pc, #796] @ 393e0 │ │ │ │ + vldr d6, [pc, #792] @ 39360 │ │ │ │ + vldr d5, [pc, #796] @ 39368 │ │ │ │ vdiv.f64 d8, d4, d7 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ vnmul.f64 d7, d7, d5 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ add r6, sp, #104 @ 0x68 │ │ │ │ mov r2, r6 │ │ │ │ @@ -59941,16 +59932,16 @@ │ │ │ │ strd sl, fp, [r0] │ │ │ │ strd sl, fp, [r4, #8] │ │ │ │ mov.w sl, #0 │ │ │ │ vstr d7, [r4, #16] │ │ │ │ mov.w fp, #0 │ │ │ │ movt fp, #16368 @ 0x3ff0 │ │ │ │ strd sl, fp, [r0, #16] │ │ │ │ - bl b3c8 │ │ │ │ - vldr d7, [pc, #720] @ 393e8 │ │ │ │ + bl b66a │ │ │ │ + vldr d7, [pc, #720] @ 39370 │ │ │ │ vldr d1, [sp, #104] @ 0x68 │ │ │ │ mov r0, r6 │ │ │ │ vldr d2, [sp, #112] @ 0x70 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vldr d3, [sp, #120] @ 0x78 │ │ │ │ vldr d4, [r4] │ │ │ │ vldr d5, [r4, #8] │ │ │ │ @@ -59958,36 +59949,36 @@ │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vmla.f64 d5, d7, d2 │ │ │ │ vmla.f64 d6, d7, d3 │ │ │ │ vmla.f64 d4, d7, d1 │ │ │ │ vstr d5, [r4, #8] │ │ │ │ vstr d6, [r4, #16] │ │ │ │ vstr d4, [r4] │ │ │ │ - bl acb0 │ │ │ │ - ldr r3, [pc, #724] @ (3942c ) │ │ │ │ + bl ac98 │ │ │ │ + ldr r3, [pc, #724] @ (393b4 ) │ │ │ │ movs r2, #152 @ 0x98 │ │ │ │ add r3, pc │ │ │ │ mla r3, r2, r9, r3 │ │ │ │ vldr s14, [r3, #132] @ 0x84 │ │ │ │ vldr d5, [r3, #136] @ 0x88 │ │ │ │ vldr d6, [r3, #144] @ 0x90 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vdiv.f64 d0, d5, d7 │ │ │ │ vdiv.f64 d9, d6, d7 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 393ba │ │ │ │ + bne.w 39342 │ │ │ │ vcmp.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.w 393ac │ │ │ │ + bne.w 39334 │ │ │ │ mov r0, r4 │ │ │ │ add r4, sp, #56 @ 0x38 │ │ │ │ mov r1, r6 │ │ │ │ mov r2, r4 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr.w sl, [r7, #36] @ 0x24 │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ vldr d4, [sp, #56] @ 0x38 │ │ │ │ vldr d6, [sl, #64] @ 0x40 │ │ │ │ vldr d3, [sl, #56] @ 0x38 │ │ │ │ ldrsh.w r1, [sl, #32] │ │ │ │ @@ -60005,24 +59996,24 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r6, s13 │ │ │ │ vmov r4, s15 │ │ │ │ add r6, r1 │ │ │ │ add r4, r2 │ │ │ │ mov.w r6, r6, asr #2 │ │ │ │ mov.w r4, r4, asr #2 │ │ │ │ - blt.n 39204 │ │ │ │ + blt.n 3918c │ │ │ │ vldr d7, [r5, #832] @ 0x340 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vstr s15, [sp, #20] │ │ │ │ vldr d1, [r7, #416] @ 0x1a0 │ │ │ │ uxth.w ip, r6 │ │ │ │ - vldr d7, [pc, #480] @ 393f0 │ │ │ │ + vldr d7, [pc, #480] @ 39378 │ │ │ │ uxth r1, r4 │ │ │ │ - vldr d6, [pc, #484] @ 393f8 │ │ │ │ - ldr r0, [pc, #536] @ (39430 ) │ │ │ │ + vldr d6, [pc, #484] @ 39380 │ │ │ │ + ldr r0, [pc, #536] @ (393b8 ) │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ strd sl, r6, [sp, #24] │ │ │ │ add r0, pc │ │ │ │ vmul.f64 d1, d1, d6 │ │ │ │ add.w lr, r0, #192 @ 0xc0 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r9, s15 │ │ │ │ @@ -60068,35 +60059,35 @@ │ │ │ │ str.w r6, [sl, #8]! │ │ │ │ add r2, ip │ │ │ │ bfi r3, r2, #0, #16 │ │ │ │ vmov r2, s13 │ │ │ │ add r2, r1 │ │ │ │ bfi r3, r2, #16, #16 │ │ │ │ str.w r3, [sl, #4] │ │ │ │ - bne.n 3925c │ │ │ │ - ldr r3, [pc, #356] @ (39434 ) │ │ │ │ + bne.n 391e4 │ │ │ │ + ldr r3, [pc, #356] @ (393bc ) │ │ │ │ mov r1, r5 │ │ │ │ ldrd sl, r6, [sp, #24] │ │ │ │ mov.w ip, #23040 @ 0x5a00 │ │ │ │ mov r2, fp │ │ │ │ ldr.w r5, [r8, r3] │ │ │ │ movs r3, #0 │ │ │ │ ldr.w r0, [sl, #4] │ │ │ │ str.w r9, [sp] │ │ │ │ strd r3, ip, [sp, #4] │ │ │ │ ldrh r3, [r5, #0] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r3, r9 │ │ │ │ - bl 6044 │ │ │ │ + bl 5fdc │ │ │ │ ldr r1, [sp, #20] │ │ │ │ adds r3, r1, #1 │ │ │ │ - beq.n 3936c │ │ │ │ + beq.n 392f4 │ │ │ │ vldr d7, [r7, #416] @ 0x1a0 │ │ │ │ movw r3, #12000 @ 0x2ee0 │ │ │ │ - vldr d6, [pc, #248] @ 39400 │ │ │ │ + vldr d6, [pc, #248] @ 39388 │ │ │ │ cmp r1, r3 │ │ │ │ it ge │ │ │ │ movge r1, r3 │ │ │ │ mov.w r2, #42496 @ 0xa600 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ mov r3, r1 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ @@ -60123,61 +60114,61 @@ │ │ │ │ negs r1, r1 │ │ │ │ ldrh r2, [r5, #0] │ │ │ │ str r2, [sp, #12] │ │ │ │ mov.w r2, #5760 @ 0x1680 │ │ │ │ str r2, [sp, #4] │ │ │ │ adds r2, r4, r1 │ │ │ │ add r1, r6 │ │ │ │ - bl 6044 │ │ │ │ + bl 5fdc │ │ │ │ ldrh r3, [r5, #0] │ │ │ │ movs r2, #12 │ │ │ │ ldr r0, [r7, #36] @ 0x24 │ │ │ │ add r1, sp, #256 @ 0x100 │ │ │ │ - bl 9e84 │ │ │ │ - ldr r3, [pc, #188] @ (39438 ) │ │ │ │ - ldr r2, [pc, #192] @ (3943c ) │ │ │ │ + bl 9d4c │ │ │ │ + ldr r3, [pc, #188] @ (393c0 ) │ │ │ │ + ldr r2, [pc, #192] @ (393c4 ) │ │ │ │ add r3, pc │ │ │ │ add r2, pc │ │ │ │ strh r6, [r3, #0] │ │ │ │ strh r4, [r3, #2] │ │ │ │ - ldr r3, [pc, #156] @ (39424 ) │ │ │ │ + ldr r3, [pc, #156] @ (393ac ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #388] @ 0x184 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 393c8 │ │ │ │ + bne.n 39350 │ │ │ │ add sp, #396 @ 0x18c │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d7, [pc, #104] @ 39408 │ │ │ │ - vldr d6, [pc, #108] @ 39410 │ │ │ │ - vldr d8, [pc, #112] @ 39418 │ │ │ │ - b.n 390d6 │ │ │ │ + vldr d7, [pc, #104] @ 39390 │ │ │ │ + vldr d6, [pc, #108] @ 39398 │ │ │ │ + vldr d8, [pc, #112] @ 393a0 │ │ │ │ + b.n 3905e │ │ │ │ vnmul.f64 d0, d9, d8 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ - b.n 39190 │ │ │ │ + bl afae │ │ │ │ + b.n 39118 │ │ │ │ vnmul.f64 d0, d0, d8 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ - b.n 39184 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl afae │ │ │ │ + b.n 3910c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ldmia r5, {r1, r2, r4, r5} │ │ │ │ - ldr r6, [pc, #236] @ (394c0 ) │ │ │ │ + ldr r6, [pc, #236] @ (39448 ) │ │ │ │ ldrh r1, [r2, #46] @ 0x2e │ │ │ │ lsls r2, r5 │ │ │ │ - b.n 39016 │ │ │ │ + b.n 38f9e │ │ │ │ ldc 4, cr15, [r2, #-788] @ 0xfffffcec │ │ │ │ subs r7, #239 @ 0xef │ │ │ │ ldmia r1!, {r0, r2, r3} │ │ │ │ - ldr r0, [pc, #956] @ (397a0 ) │ │ │ │ + ldr r0, [pc, #956] @ (39728 ) │ │ │ │ ldmia r3!, {r0, r1, r2, r6, r7} │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ ands r0, r6 │ │ │ │ movs r0, r0 │ │ │ │ @@ -60199,41 +60190,41 @@ │ │ │ │ ldmia r0, {r0, r1, r4, r5, r6, r7} │ │ │ │ ldmia r5, {r1, r4, r5, r6, r7} │ │ │ │ strh r5, [r4, #8] │ │ │ │ lsls r3, r4 │ │ │ │ stc 6, cr9, [r3, #312]! @ 0x138 │ │ │ │ ldrh r6, [r6, #10] │ │ │ │ subs r7, #231 @ 0xe7 │ │ │ │ - vhadd.s32 d16, d8, d1 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + vaddl.s32 q8, d0, d1 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - vhadd.s16 d16, d12, d1 │ │ │ │ - strb r2, [r6, #21] │ │ │ │ + vaddl.s16 q8, d4, d1 │ │ │ │ + strb r2, [r2, #21] │ │ │ │ movs r2, r0 │ │ │ │ - bcc.n 394bc │ │ │ │ + bcs.n 39334 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r1, #13] │ │ │ │ + strb r0, [r5, #12] │ │ │ │ movs r2, r0 │ │ │ │ - ldcl 0, cr0, [lr], #-4 │ │ │ │ + ldcl 0, cr0, [r6], #4 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r1, [pc, #508] @ (39650 ) │ │ │ │ - ldr r5, [pc, #508] @ (39654 ) │ │ │ │ + ldr r1, [pc, #508] @ (395d8 ) │ │ │ │ + ldr r5, [pc, #508] @ (395dc ) │ │ │ │ movs r0, #152 @ 0x98 │ │ │ │ add r1, pc │ │ │ │ - ldr r3, [pc, #508] @ (39658 ) │ │ │ │ + ldr r3, [pc, #508] @ (395e0 ) │ │ │ │ ldr r7, [r4, #0] │ │ │ │ add r5, pc │ │ │ │ sub sp, #44 @ 0x2c │ │ │ │ - ldr r6, [pc, #504] @ (3965c ) │ │ │ │ + ldr r6, [pc, #504] @ (395e4 ) │ │ │ │ ldr r3, [r5, r3] │ │ │ │ mov r5, r2 │ │ │ │ mla r0, r0, r7, r1 │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov.w r3, #0 │ │ │ │ @@ -60241,92 +60232,92 @@ │ │ │ │ ldr.w r2, [r0, #132] @ 0x84 │ │ │ │ adds r3, #1 │ │ │ │ cmp r3, #8 │ │ │ │ it ge │ │ │ │ movge r3, #0 │ │ │ │ cmp r2, #8 │ │ │ │ str.w r3, [r0, #128] @ 0x80 │ │ │ │ - beq.w 39606 │ │ │ │ + beq.w 3958e │ │ │ │ vldr d7, [r0, #144] @ 0x90 │ │ │ │ adds r2, #1 │ │ │ │ str.w r2, [r0, #132] @ 0x84 │ │ │ │ - ldr r2, [pc, #452] @ (39660 ) │ │ │ │ + ldr r2, [pc, #452] @ (395e8 ) │ │ │ │ movs r1, #152 @ 0x98 │ │ │ │ vldr d4, [r4, #504] @ 0x1f8 │ │ │ │ add r2, pc │ │ │ │ vldr d5, [r4, #512] @ 0x200 │ │ │ │ mla r1, r1, r7, r2 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vldr d6, [r1, #136] @ 0x88 │ │ │ │ vstr d7, [r1, #144] @ 0x90 │ │ │ │ vadd.f64 d6, d6, d4 │ │ │ │ vstr d6, [r1, #136] @ 0x88 │ │ │ │ movs r1, #19 │ │ │ │ mla r3, r1, r7, r3 │ │ │ │ - ldr r1, [pc, #412] @ (39664 ) │ │ │ │ + ldr r1, [pc, #412] @ (395ec ) │ │ │ │ ldr.w r7, [r4, #3932] @ 0xf5c │ │ │ │ add r1, pc │ │ │ │ add.w r0, r2, r3, lsl #3 │ │ │ │ ldrb r3, [r1, #4] │ │ │ │ vstr d4, [r0] │ │ │ │ vstr d5, [r0, #64] @ 0x40 │ │ │ │ ldr r0, [r1, #0] │ │ │ │ str r0, [r7, #0] │ │ │ │ movs r0, #1 │ │ │ │ strb r3, [r7, #4] │ │ │ │ ldr.w r7, [r4, #3984] @ 0xf90 │ │ │ │ - bl 468cc │ │ │ │ - ldr r1, [pc, #376] @ (39668 ) │ │ │ │ + bl 46854 │ │ │ │ + ldr r1, [pc, #376] @ (395f0 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r7 │ │ │ │ add r7, sp, #20 │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr.w r0, [r4, #3936] @ 0xf60 │ │ │ │ mov r1, r7 │ │ │ │ - blx 32a4 │ │ │ │ + blx 325c │ │ │ │ ldr.w r3, [r4, #3992] @ 0xf98 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 395fe │ │ │ │ - ldr r3, [pc, #348] @ (3966c ) │ │ │ │ + beq.n 39586 │ │ │ │ + ldr r3, [pc, #348] @ (395f4 ) │ │ │ │ ldr.w r2, [r4, #3940] @ 0xf64 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #0] │ │ │ │ ldrh r1, [r3, #4] │ │ │ │ ldrb r3, [r3, #6] │ │ │ │ str r0, [r2, #0] │ │ │ │ strh r1, [r2, #4] │ │ │ │ strb r3, [r2, #6] │ │ │ │ vldr d7, [r5, #416] @ 0x1a0 │ │ │ │ vmov.f64 d6, #28 @ 0x40e00000 7.0 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ mov.w lr, #0 │ │ │ │ - vldr d0, [pc, #260] @ 39638 │ │ │ │ + vldr d0, [pc, #260] @ 395c0 │ │ │ │ mov r7, lr │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - ldr r3, [pc, #308] @ (39670 ) │ │ │ │ - vldr d2, [pc, #256] @ 39640 │ │ │ │ + ldr r3, [pc, #308] @ (395f8 ) │ │ │ │ + vldr d2, [pc, #256] @ 395c8 │ │ │ │ mov r9, lr │ │ │ │ vldr d3, [r0, #48] @ 0x30 │ │ │ │ mov sl, lr │ │ │ │ - vldr d4, [pc, #252] @ 39648 │ │ │ │ + vldr d4, [pc, #252] @ 395d0 │ │ │ │ vcvt.s32.f64 s13, d7 │ │ │ │ vldr s15, [r5, #92] @ 0x5c │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldrsh.w r1, [r0, #16] │ │ │ │ vcvt.f64.s32 d5, s15 │ │ │ │ ldrh r2, [r0, #16] │ │ │ │ ldrsh.w ip, [r0, #18] │ │ │ │ vldr d1, [r3] │ │ │ │ vmov r3, s13 │ │ │ │ bfi r7, r1, #0, #16 │ │ │ │ bfi r9, r1, #0, #16 │ │ │ │ vmul.f64 d5, d5, d3 │ │ │ │ - ldr.w r8, [pc, #248] @ 39674 │ │ │ │ + ldr.w r8, [pc, #248] @ 395fc │ │ │ │ uxth r3, r3 │ │ │ │ subs r1, r2, r3 │ │ │ │ add r2, r3 │ │ │ │ vdiv.f64 d7, d5, d0 │ │ │ │ bfi lr, r1, #0, #16 │ │ │ │ bfi sl, r2, #0, #16 │ │ │ │ mov r1, sp │ │ │ │ @@ -60345,106 +60336,106 @@ │ │ │ │ add r3, fp │ │ │ │ strd lr, sl, [sp] │ │ │ │ bfi r7, ip, #16, #16 │ │ │ │ bfi r9, r3, #16, #16 │ │ │ │ strd r7, r9, [sp, #8] │ │ │ │ ldr.w r3, [r6, r8] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 9e84 │ │ │ │ + bl 9d4c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 39078 │ │ │ │ - ldr r2, [pc, #148] @ (39678 ) │ │ │ │ - ldr r3, [pc, #112] @ (39658 ) │ │ │ │ + bl 39000 │ │ │ │ + ldr r2, [pc, #148] @ (39600 ) │ │ │ │ + ldr r3, [pc, #112] @ (395e0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3962e │ │ │ │ + bne.n 395b6 │ │ │ │ movs r0, #0 │ │ │ │ add sp, #44 @ 0x2c │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr.w r2, [r4, #3940] @ 0xf64 │ │ │ │ strb r3, [r2, #0] │ │ │ │ - b.n 39522 │ │ │ │ + b.n 394aa │ │ │ │ movs r2, #19 │ │ │ │ vldr d6, [r0, #136] @ 0x88 │ │ │ │ vldr d7, [r0, #144] @ 0x90 │ │ │ │ mla r2, r2, r7, r3 │ │ │ │ add.w ip, r1, r2, lsl #3 │ │ │ │ vldr d4, [ip] │ │ │ │ vldr d5, [ip, #64] @ 0x40 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d6, [r0, #136] @ 0x88 │ │ │ │ - b.n 3949a │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 39422 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ - strb r4, [r6, #9] │ │ │ │ + strb r4, [r2, #9] │ │ │ │ movs r2, r0 │ │ │ │ - @ instruction: 0xeb9e0001 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + ldc 0, cr0, [r6], {1} │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xeb900001 │ │ │ │ - strb r2, [r5, #8] │ │ │ │ + stc 0, cr0, [r8], {1} │ │ │ │ + strb r2, [r1, #8] │ │ │ │ movs r2, r0 │ │ │ │ - cmp r4, #64 @ 0x40 │ │ │ │ + cmp r6, #100 @ 0x64 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r4, #32 │ │ │ │ + cmp r6, #68 @ 0x44 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r4, #8 │ │ │ │ + cmp r6, #44 @ 0x2c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r7, #10 │ │ │ │ + lsls r0, r6, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ands.w r0, r6, r1 │ │ │ │ + eor.w r0, lr, r1 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ sub sp, #12 │ │ │ │ - ldr r7, [pc, #264] @ (39798 ) │ │ │ │ + ldr r7, [pc, #264] @ (39720 ) │ │ │ │ mov sl, r0 │ │ │ │ mov r9, r1 │ │ │ │ add r7, pc │ │ │ │ mov r8, r2 │ │ │ │ str r3, [sp, #4] │ │ │ │ movs r6, #0 │ │ │ │ - ldr r3, [pc, #252] @ (3979c ) │ │ │ │ + ldr r3, [pc, #252] @ (39724 ) │ │ │ │ ldr r4, [r7, r3] │ │ │ │ - b.n 396ac │ │ │ │ + b.n 39634 │ │ │ │ adds r6, #1 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r6, #32 │ │ │ │ - beq.n 3977c │ │ │ │ + beq.n 39704 │ │ │ │ ldr r5, [r4, #16] │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n 396a2 │ │ │ │ + bne.n 3962a │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ add.w fp, r4, #4384 @ 0x1120 │ │ │ │ - blx 3084 │ │ │ │ - ldr r3, [pc, #220] @ (397a0 ) │ │ │ │ - ldr r2, [pc, #220] @ (397a4 ) │ │ │ │ + blx 3038 │ │ │ │ + ldr r3, [pc, #220] @ (39728 ) │ │ │ │ + ldr r2, [pc, #220] @ (3972c ) │ │ │ │ mov ip, r8 │ │ │ │ add r3, pc │ │ │ │ add.w r8, r4, #4096 @ 0x1000 │ │ │ │ movs r1, #10 │ │ │ │ str r1, [r4, #16] │ │ │ │ str r6, [r4, #0] │ │ │ │ mov lr, r9 │ │ │ │ @@ -60463,347 +60454,347 @@ │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia.w sl!, {r0, r1, r2, r3} │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w sl, {r0, r1} │ │ │ │ mov r0, r9 │ │ │ │ add.w r1, r4, #264 @ 0x108 │ │ │ │ - bl f010 │ │ │ │ + bl f780 │ │ │ │ add.w lr, r4, #240 @ 0xf0 │ │ │ │ add.w ip, r4, #584 @ 0x248 │ │ │ │ - vldr d7, [pc, #96] @ 39788 │ │ │ │ - vldr d6, [pc, #100] @ 39790 │ │ │ │ + vldr d7, [pc, #96] @ 39710 │ │ │ │ + vldr d6, [pc, #100] @ 39718 │ │ │ │ add.w sl, r4, #4352 @ 0x1100 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - ldr.w r9, [pc, #108] @ 397a8 │ │ │ │ + ldr.w r9, [pc, #108] @ 39730 │ │ │ │ ldmia.w r6, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ ldr r3, [sp, #4] │ │ │ │ movs r0, #1 │ │ │ │ strh.w r3, [r8, #296] @ 0x128 │ │ │ │ vstr d6, [fp, #-8] │ │ │ │ vstr d7, [sl, #16] │ │ │ │ ldr.w r3, [r7, r9] │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [fp] │ │ │ │ - bl 468cc │ │ │ │ + bl 46854 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 37534 │ │ │ │ - ldr r2, [pc, #60] @ (397ac ) │ │ │ │ - ldr r3, [pc, #64] @ (397b0 ) │ │ │ │ + bl 374bc │ │ │ │ + ldr r2, [pc, #60] @ (39734 ) │ │ │ │ + ldr r3, [pc, #64] @ (39738 ) │ │ │ │ add r2, pc │ │ │ │ str.w r0, [r4, #812] @ 0x32c │ │ │ │ add r3, pc │ │ │ │ strd r2, r3, [r8, #312] @ 0x138 │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ movs r2, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - strd r0, r0, [r8, #-4]! │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + strd r0, r0, [r0, #4]! │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r2, #92 @ 0x5c │ │ │ │ + cmp r4, #128 @ 0x80 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - bl fffdb7ae <__bss_end__@@Base+0xfff34b76> │ │ │ │ + bl fffdb736 <__bss_end__@@Base+0xfff34b96> │ │ │ │ mcr 15, 3, pc, cr3, cr15, {7} @ │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ movs r0, #0 │ │ │ │ movw r5, #770 @ 0x302 │ │ │ │ - bl 36440 │ │ │ │ + bl 363c8 │ │ │ │ mov r4, r0 │ │ │ │ movs r0, #1 │ │ │ │ - bl 468cc │ │ │ │ - bl 13d7c │ │ │ │ + bl 46854 │ │ │ │ + bl 13e54 │ │ │ │ mov.w r1, #258 @ 0x102 │ │ │ │ str r0, [r4, #12] │ │ │ │ mov r2, r1 │ │ │ │ str.w r1, [r4, #1376] @ 0x560 │ │ │ │ movt r2, #222 @ 0xde │ │ │ │ - ldr r3, [pc, #64] @ (3982c ) │ │ │ │ - ldr r1, [pc, #68] @ (39830 ) │ │ │ │ - ldr r0, [pc, #68] @ (39834 ) │ │ │ │ + ldr r3, [pc, #64] @ (397b4 ) │ │ │ │ + ldr r1, [pc, #68] @ (397b8 ) │ │ │ │ + ldr r0, [pc, #68] @ (397bc ) │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ str.w r3, [r4, #1360] @ 0x550 │ │ │ │ str.w r5, [r4, #1384] @ 0x568 │ │ │ │ add r0, pc │ │ │ │ str.w r2, [r4, #1380] @ 0x564 │ │ │ │ movw r2, #2306 @ 0x902 │ │ │ │ movt r2, #225 @ 0xe1 │ │ │ │ str.w r2, [r4, #1372] @ 0x55c │ │ │ │ - bl 327e0 │ │ │ │ + bl 32768 │ │ │ │ mov r5, r0 │ │ │ │ - bl 80fc │ │ │ │ + bl 8064 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ str.w r3, [r4, #1368] @ 0x558 │ │ │ │ - blx 2fd8 │ │ │ │ - ldr r0, [pc, #20] @ (39838 ) │ │ │ │ + blx 2f88 │ │ │ │ + ldr r0, [pc, #20] @ (397c0 ) │ │ │ │ add r0, pc │ │ │ │ str r4, [r0, #20] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - bl ffd9182e <__bss_end__@@Base+0xffceabf6> │ │ │ │ - cmp r5, #220 @ 0xdc │ │ │ │ + bl ffd917b6 <__bss_end__@@Base+0xffceac16> │ │ │ │ + adds r0, #0 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r1, #50 @ 0x32 │ │ │ │ + cmp r3, #86 @ 0x56 │ │ │ │ movs r1, r0 │ │ │ │ - asrs r4, r6, #27 │ │ │ │ + asrs r4, r2, #27 │ │ │ │ movs r2, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #16] @ (39860 ) │ │ │ │ + ldr r4, [pc, #16] @ (397e8 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #0] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - strh r4, [r7, #10] │ │ │ │ + strh r4, [r3, #10] │ │ │ │ movs r2, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r4, r0, #8192 @ 0x2000 │ │ │ │ - ldr r5, [pc, #60] @ (398b4 ) │ │ │ │ + ldr r5, [pc, #60] @ (3983c ) │ │ │ │ add r5, pc │ │ │ │ ldr.w r3, [r4, #452] @ 0x1c4 │ │ │ │ - cbz r3, 39882 │ │ │ │ + cbz r3, 3980a │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldr r0, [pc, #52] @ (398b8 ) │ │ │ │ + ldr r0, [pc, #52] @ (39840 ) │ │ │ │ movs r2, #40 @ 0x28 │ │ │ │ movs r1, #52 @ 0x34 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ - ldr r3, [pc, #44] @ (398bc ) │ │ │ │ + bl 13ac0 │ │ │ │ + ldr r3, [pc, #44] @ (39844 ) │ │ │ │ ldr r3, [r5, r3] │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r0] │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r0, #8] │ │ │ │ strd r2, r3, [r0, #16] │ │ │ │ strd r2, r3, [r0, #24] │ │ │ │ strd r2, r3, [r0, #32] │ │ │ │ str.w r0, [r4, #452] @ 0x1c4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - b.n 397c0 │ │ │ │ + b.n 39838 │ │ │ │ movs r1, r0 │ │ │ │ - cmp r0, #176 @ 0xb0 │ │ │ │ + cmp r2, #212 @ 0xd4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ add.w r4, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r4, #452] @ 0x1c4 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ str.w r3, [r4, #452] @ 0x1c4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ - ldr r1, [pc, #624] @ (39b68 ) │ │ │ │ + ldr r1, [pc, #624] @ (39af0 ) │ │ │ │ sub sp, #184 @ 0xb8 │ │ │ │ - ldr r3, [pc, #624] @ (39b6c ) │ │ │ │ + ldr r3, [pc, #624] @ (39af4 ) │ │ │ │ add r1, pc │ │ │ │ - ldr r2, [pc, #624] @ (39b70 ) │ │ │ │ + ldr r2, [pc, #624] @ (39af8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r3, #452] @ 0x1c4 │ │ │ │ - cbz r4, 3992e │ │ │ │ + cbz r4, 398b6 │ │ │ │ ldr r5, [r0, #12] │ │ │ │ - ldr r3, [pc, #600] @ (39b74 ) │ │ │ │ + ldr r3, [pc, #600] @ (39afc ) │ │ │ │ add.w r1, r5, #4096 @ 0x1000 │ │ │ │ ldr r2, [r2, r3] │ │ │ │ ldr.w r3, [r1, #172] @ 0xac │ │ │ │ vldr d9, [r2] │ │ │ │ - cbnz r3, 3994c │ │ │ │ + cbnz r3, 398d4 │ │ │ │ vstr d9, [r4] │ │ │ │ - ldr r2, [pc, #584] @ (39b78 ) │ │ │ │ - ldr r3, [pc, #568] @ (39b6c ) │ │ │ │ + ldr r2, [pc, #584] @ (39b00 ) │ │ │ │ + ldr r3, [pc, #568] @ (39af4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 39b22 │ │ │ │ + bne.w 39aaa │ │ │ │ add sp, #184 @ 0xb8 │ │ │ │ vpop {d8-d11} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ vldr d10, [r5, #552] @ 0x228 │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d0, [r5, #544] @ 0x220 │ │ │ │ vneg.f64 d10, d10 │ │ │ │ vstr d9, [r4] │ │ │ │ vsub.f64 d9, d9, d6 │ │ │ │ - vldr d7, [pc, #448] @ 39b28 │ │ │ │ + vldr d7, [pc, #448] @ 39ab0 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vldr d0, [r5, #536] @ 0x218 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vldr d5, [r4, #24] │ │ │ │ - vldr d7, [pc, #420] @ 39b30 │ │ │ │ + vldr d7, [pc, #420] @ 39ab8 │ │ │ │ vneg.f64 d6, d0 │ │ │ │ - vldr d4, [pc, #420] @ 39b38 │ │ │ │ + vldr d4, [pc, #420] @ 39ac0 │ │ │ │ vsub.f64 d8, d8, d5 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vdiv.f64 d7, d8, d9 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 39b06 │ │ │ │ - vldr d5, [pc, #396] @ 39b40 │ │ │ │ + bmi.w 39a8e │ │ │ │ + vldr d5, [pc, #396] @ 39ac8 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ movle r3, #0 │ │ │ │ - ble.n 399c8 │ │ │ │ + ble.n 39950 │ │ │ │ vmov.f64 d7, d5 │ │ │ │ movs r3, #1 │ │ │ │ vldr d5, [r4, #32] │ │ │ │ vstr d7, [r4, #24] │ │ │ │ - vldr d3, [pc, #348] @ 39b30 │ │ │ │ + vldr d3, [pc, #348] @ 39ab8 │ │ │ │ vsub.f64 d7, d6, d5 │ │ │ │ - vldr d4, [pc, #348] @ 39b38 │ │ │ │ + vldr d4, [pc, #348] @ 39ac0 │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vdiv.f64 d6, d7, d9 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vcmpe.f64 d6, d4 │ │ │ │ vstr d6, [r4, #32] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 39b0e │ │ │ │ + bpl.w 39a96 │ │ │ │ vstr d4, [r4, #32] │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r4, #16] │ │ │ │ add.w r1, r5, #72 @ 0x48 │ │ │ │ add.w r0, r5, #4256 @ 0x10a0 │ │ │ │ mov r5, sp │ │ │ │ add r6, sp, #48 @ 0x30 │ │ │ │ mov r2, r5 │ │ │ │ adds r0, #16 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ mov r0, r6 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ movs r1, #2 │ │ │ │ vldr d0, [r4, #32] │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #1 │ │ │ │ vldr d0, [r4, #24] │ │ │ │ mov r0, r6 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ add r2, sp, #24 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d11, [sp, #24] │ │ │ │ vldr d10, [sp, #32] │ │ │ │ - vldr d6, [pc, #252] @ 39b48 │ │ │ │ + vldr d6, [pc, #252] @ 39ad0 │ │ │ │ vabs.f64 d7, d11 │ │ │ │ vabs.f64 d5, d10 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3992e │ │ │ │ + bmi.w 398b6 │ │ │ │ vneg.f64 d0, d10 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 39a82 │ │ │ │ - vldr d7, [pc, #212] @ 39b50 │ │ │ │ + bpl.n 39a0a │ │ │ │ + vldr d7, [pc, #212] @ 39ad8 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vmul.f64 d10, d10, d10 │ │ │ │ vldr d8, [r4, #8] │ │ │ │ vmla.f64 d10, d11, d11 │ │ │ │ vsub.f64 d0, d0, d8 │ │ │ │ - blx 34b8 │ │ │ │ - vldr d7, [pc, #192] @ 39b58 │ │ │ │ + blx 3460 │ │ │ │ + vldr d7, [pc, #192] @ 39ae0 │ │ │ │ vldr d5, [r4, #16] │ │ │ │ - vldr d6, [pc, #192] @ 39b60 │ │ │ │ + vldr d6, [pc, #192] @ 39ae8 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vsqrt.f64 d4, d10 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vnmls.f64 d6, d7, d4 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmla.f64 d8, d6, d9 │ │ │ │ vstr d6, [r4, #16] │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 39ade │ │ │ │ - vldr d6, [pc, #128] @ 39b50 │ │ │ │ + bpl.n 39a66 │ │ │ │ + vldr d6, [pc, #128] @ 39ad8 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 39ad0 │ │ │ │ - vldr d6, [pc, #112] @ 39b50 │ │ │ │ + bmi.n 39a58 │ │ │ │ + vldr d6, [pc, #112] @ 39ad8 │ │ │ │ vstr d8, [r4, #8] │ │ │ │ vcmpe.f64 d8, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 3992e │ │ │ │ + blt.w 398b6 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ vcmpe.f64 d8, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 39af2 │ │ │ │ + bge.n 39a7a │ │ │ │ vstr d8, [r4, #8] │ │ │ │ - b.n 3992e │ │ │ │ + b.n 398b6 │ │ │ │ vmov.f64 d7, d4 │ │ │ │ movs r3, #1 │ │ │ │ - b.n 399c8 │ │ │ │ + b.n 39950 │ │ │ │ vcmpe.f64 d0, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 399fc │ │ │ │ + bmi.w 39984 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 39a04 │ │ │ │ - b.n 399fc │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + beq.w 3998c │ │ │ │ + b.n 39984 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 39b18 │ │ │ │ + bcs.n 39aa0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #96 @ 0x60 │ │ │ │ @ instruction: 0xf0e0769c │ │ │ │ subs r7, r5, r4 │ │ │ │ ite le │ │ │ │ @ instruction: 0xf0e0769c │ │ │ │ subgt r7, r5, r4 │ │ │ │ @@ -60817,135 +60808,135 @@ │ │ │ │ ands r1, r3 │ │ │ │ movs r6, #254 @ 0xfe │ │ │ │ ldr r5, [r7, #28] │ │ │ │ @ instruction: 0xf90e3ec3 │ │ │ │ ldrd r3, r1, [r9, #-152]! @ 0x98 │ │ │ │ add r4, sp, #32 │ │ │ │ subs r7, #124 @ 0x7c │ │ │ │ - b.n 3996c │ │ │ │ + b.n 399e4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3996c │ │ │ │ + b.n 399e4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 39910 │ │ │ │ + b.n 39988 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3520] @ 0xdc0 │ │ │ │ - ldr r2, [pc, #988] @ (39f70 ) │ │ │ │ + ldr r2, [pc, #988] @ (39ef8 ) │ │ │ │ sub sp, #476 @ 0x1dc │ │ │ │ - ldr r3, [pc, #988] @ (39f74 ) │ │ │ │ + ldr r3, [pc, #988] @ (39efc ) │ │ │ │ add r2, pc │ │ │ │ - ldr.w r9, [pc, #988] @ 39f78 │ │ │ │ + ldr.w r9, [pc, #988] @ 39f00 │ │ │ │ add r9, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #468] @ 0x1d4 │ │ │ │ mov.w r3, #0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ add.w r3, r3, #4096 @ 0x1000 │ │ │ │ ldr.w r3, [r3, #172] @ 0xac │ │ │ │ - cbz r3, 39bd2 │ │ │ │ + cbz r3, 39b5a │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w r5, [r3, #452] @ 0x1c4 │ │ │ │ - cbz r5, 39bd2 │ │ │ │ - vldr d7, [pc, #844] @ 39f10 │ │ │ │ + cbz r5, 39b5a │ │ │ │ + vldr d7, [pc, #844] @ 39e98 │ │ │ │ vldr d6, [r0, #40] @ 0x28 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 39bf2 │ │ │ │ - ldr r2, [pc, #936] @ (39f7c ) │ │ │ │ - ldr r3, [pc, #924] @ (39f74 ) │ │ │ │ + bpl.n 39b7a │ │ │ │ + ldr r2, [pc, #936] @ (39f04 ) │ │ │ │ + ldr r3, [pc, #924] @ (39efc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #468] @ 0x1d4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 39f06 │ │ │ │ + bne.w 39e8e │ │ │ │ add sp, #476 @ 0x1dc │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r0, #36] @ 0x24 │ │ │ │ vmov.f64 d12, #96 @ 0x3f000000 0.5 │ │ │ │ ldr r0, [r0, #20] │ │ │ │ add.w sl, sp, #80 @ 0x50 │ │ │ │ - vldr d11, [pc, #792] @ 39f18 │ │ │ │ + vldr d11, [pc, #792] @ 39ea0 │ │ │ │ ldr r6, [r3, #4] │ │ │ │ str r6, [sp, #12] │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ vmov s20, r0 │ │ │ │ - vldr d7, [pc, #784] @ 39f20 │ │ │ │ + vldr d7, [pc, #784] @ 39ea8 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ vcvt.f64.s32 d10, s20 │ │ │ │ - vldr d9, [pc, #780] @ 39f28 │ │ │ │ + vldr d9, [pc, #780] @ 39eb0 │ │ │ │ vmul.f64 d10, d10, d7 │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ vmov s16, r0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ add r4, sp, #24 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ mov r3, r0 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r4 │ │ │ │ vsub.f64 d8, d8, d10 │ │ │ │ vmul.f64 d12, d8, d12 │ │ │ │ vmul.f64 d11, d8, d11 │ │ │ │ vcvt.s32.f64 s15, d12 │ │ │ │ vstr s15, [sp] │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #796] @ (39f80 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #796] @ (39f08 ) │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ mov r0, sl │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, sl │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vldr d0, [r5, #8] │ │ │ │ movs r1, #2 │ │ │ │ mov r0, sl │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vldr d0, [r5, #32] │ │ │ │ movs r1, #1 │ │ │ │ mov r0, sl │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #3 │ │ │ │ vldr d0, [r5, #24] │ │ │ │ mov r0, sl │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vadd.f64 d6, d12, d12 │ │ │ │ vmov.f64 d7, #8 @ 0x40400000 3.0 │ │ │ │ vadd.f64 d13, d10, d12 │ │ │ │ vsub.f64 d11, d9, d11 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ mov r0, sl │ │ │ │ vdiv.f64 d1, d6, d7 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ vadd.f64 d1, d1, d11 │ │ │ │ - bl b23c │ │ │ │ - vldr d6, [pc, #600] @ 39f30 │ │ │ │ - vldr d5, [pc, #604] @ 39f38 │ │ │ │ + bl b338 │ │ │ │ + vldr d6, [pc, #600] @ 39eb8 │ │ │ │ + vldr d5, [pc, #604] @ 39ec0 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d6, d12, d6 │ │ │ │ vmul.f64 d5, d8, d5 │ │ │ │ vadd.f64 d8, d10, d8 │ │ │ │ vadd.f64 d7, d6, d9 │ │ │ │ vsub.f64 d8, d8, d5 │ │ │ │ vadd.f64 d10, d10, d5 │ │ │ │ @@ -60956,170 +60947,170 @@ │ │ │ │ vmov r3, s9 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s13, d10 │ │ │ │ mov r2, r8 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r1, s13 │ │ │ │ vstr s14, [sp] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #596] @ (39f84 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #596] @ (39f0c ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 39d7a │ │ │ │ - ldr r3, [pc, #592] @ (39f88 ) │ │ │ │ + cbz r4, 39d02 │ │ │ │ + ldr r3, [pc, #592] @ (39f10 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [sp, #12] │ │ │ │ mov r1, sl │ │ │ │ mov r2, r4 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ - vldr d6, [pc, #452] @ 39f10 │ │ │ │ - vldr d7, [pc, #472] @ 39f28 │ │ │ │ + bl 45d4c │ │ │ │ + vldr d6, [pc, #452] @ 39e98 │ │ │ │ + vldr d7, [pc, #472] @ 39eb0 │ │ │ │ vcvt.s32.f64 s26, d13 │ │ │ │ - ldr r3, [pc, #564] @ (39f8c ) │ │ │ │ + ldr r3, [pc, #564] @ (39f14 ) │ │ │ │ mov r0, r4 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ mov r2, r8 │ │ │ │ ldr.w r4, [r9, r3] │ │ │ │ vmov r3, s26 │ │ │ │ ldrh r4, [r4, #0] │ │ │ │ mov r1, r3 │ │ │ │ str r4, [sp, #4] │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s14, [sp] │ │ │ │ - bl 5fe0 │ │ │ │ - b.n 39bd2 │ │ │ │ - bl 458d8 │ │ │ │ - vldr d11, [pc, #448] @ 39f40 │ │ │ │ + bl 5f78 │ │ │ │ + b.n 39b5a │ │ │ │ + bl 45860 │ │ │ │ + vldr d11, [pc, #448] @ 39ec8 │ │ │ │ mov fp, r0 │ │ │ │ - vldr d10, [pc, #448] @ 39f48 │ │ │ │ + vldr d10, [pc, #448] @ 39ed0 │ │ │ │ add r5, sp, #208 @ 0xd0 │ │ │ │ add r7, sp, #32 │ │ │ │ add r6, sp, #56 @ 0x38 │ │ │ │ vmov s30, r8 │ │ │ │ strd r9, sl, [sp, #16] │ │ │ │ - b.n 39da2 │ │ │ │ + b.n 39d2a │ │ │ │ adds r4, #5 │ │ │ │ cmp.w r4, #360 @ 0x168 │ │ │ │ - beq.w 39eea │ │ │ │ + beq.w 39e72 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d8, [pc, #424] @ 39f50 │ │ │ │ - bl acb0 │ │ │ │ + vldr d8, [pc, #424] @ 39ed8 │ │ │ │ + bl ac98 │ │ │ │ movs r1, #1 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r0, r5 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d1, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, r5 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ vmov s15, r4 │ │ │ │ - vldr d6, [pc, #392] @ 39f58 │ │ │ │ + vldr d6, [pc, #392] @ 39ee0 │ │ │ │ movs r1, #2 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ mov r0, r5 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movw r3, #52429 @ 0xcccd │ │ │ │ movt r3, #52428 @ 0xcccc │ │ │ │ movw r2, #39321 @ 0x9999 │ │ │ │ movt r2, #6553 @ 0x1999 │ │ │ │ vmov.f64 d7, #208 @ 0xbe800000 -0.250 │ │ │ │ - vldr d1, [pc, #296] @ 39f28 │ │ │ │ + vldr d1, [pc, #296] @ 39eb0 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ cmp.w r2, r3, ror #1 │ │ │ │ it cs │ │ │ │ vmovcs.f64 d8, d7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - vldr d0, [pc, #260] @ 39f28 │ │ │ │ + vldr d0, [pc, #260] @ 39eb0 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, fp │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movw r3, #61167 @ 0xeeef │ │ │ │ movt r3, #61166 @ 0xeeee │ │ │ │ movw r2, #34952 @ 0x8888 │ │ │ │ movt r2, #2184 @ 0x888 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ cmp.w r2, r3, ror #1 │ │ │ │ - bcc.n 39d98 │ │ │ │ + bcc.n 39d20 │ │ │ │ movw r3, #34953 @ 0x8889 │ │ │ │ movt r3, #34952 @ 0x8888 │ │ │ │ - vldr d14, [pc, #232] @ 39f60 │ │ │ │ + vldr d14, [pc, #232] @ 39ee8 │ │ │ │ add.w r9, sp, #336 @ 0x150 │ │ │ │ umull r2, r3, r3, r4 │ │ │ │ - ldr r2, [pc, #268] @ (39f90 ) │ │ │ │ + ldr r2, [pc, #268] @ (39f18 ) │ │ │ │ add r2, pc │ │ │ │ lsrs r3, r3, #4 │ │ │ │ ldr.w sl, [r2, r3, lsl #2] │ │ │ │ mov r0, sl │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d0, d14 │ │ │ │ mov r0, r9 │ │ │ │ - vldr d1, [pc, #148] @ 39f38 │ │ │ │ + vldr d1, [pc, #148] @ 39ec0 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov s15, r8 │ │ │ │ - vldr d1, [pc, #180] @ 39f68 │ │ │ │ + vldr d1, [pc, #180] @ 39ef0 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vmov.f64 d7, #224 @ 0xbf000000 -0.5 │ │ │ │ mov r0, r9 │ │ │ │ vsub.f64 d1, d8, d1 │ │ │ │ vmul.f64 d0, d0, d14 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ - bl ad58 │ │ │ │ + bl ad64 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ - bl 45c1c │ │ │ │ - b.n 39d98 │ │ │ │ - ldr r4, [pc, #168] @ (39f94 ) │ │ │ │ + bl 45ba4 │ │ │ │ + b.n 39d20 │ │ │ │ + ldr r4, [pc, #168] @ (39f1c ) │ │ │ │ vmov r8, s30 │ │ │ │ - ldr r0, [pc, #164] @ (39f98 ) │ │ │ │ + ldr r0, [pc, #164] @ (39f20 ) │ │ │ │ add r4, pc │ │ │ │ add r0, pc │ │ │ │ ldrd r9, sl, [sp, #16] │ │ │ │ str.w fp, [r4] │ │ │ │ - bl 14098 │ │ │ │ + bl 14170 │ │ │ │ ldr r4, [r4, #0] │ │ │ │ - b.n 39d34 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 39cbc │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ @@ -61156,170 +61147,170 @@ │ │ │ │ eors r6, r4 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #190 @ 0xbe │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #158 @ 0x9e │ │ │ │ - b.n 39840 │ │ │ │ + b.n 398b8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3983c │ │ │ │ + b.n 398b4 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 397cc │ │ │ │ + b.n 39844 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r3, #18] │ │ │ │ + ldrb r6, [r7, #17] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - svc 184 @ 0xb8 │ │ │ │ + b.n 39f7c │ │ │ │ movs r1, r0 │ │ │ │ - ldrb r2, [r3, #11] │ │ │ │ + ldrb r2, [r7, #10] │ │ │ │ movs r2, r0 │ │ │ │ @ instruction: 0xf949ffff │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ add.w r4, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r4, #452] @ 0x1c4 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ str.w r3, [r4, #452] @ 0x1c4 │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #32 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ mov r4, r0 │ │ │ │ - vldr d0, [pc, #96] @ 3a038 │ │ │ │ + vldr d0, [pc, #96] @ 39fc0 │ │ │ │ mov r1, sp │ │ │ │ strd r2, r3, [sp] │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ vmov.f64 d1, #46 @ 0x41700000 15.0 │ │ │ │ strd r2, r3, [sp, #16] │ │ │ │ adds r0, #240 @ 0xf0 │ │ │ │ - ldr r2, [pc, #76] @ (3a040 ) │ │ │ │ - ldr r3, [pc, #76] @ (3a044 ) │ │ │ │ + ldr r2, [pc, #76] @ (39fc8 ) │ │ │ │ + ldr r3, [pc, #76] @ (39fcc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 2bd20 │ │ │ │ + bl 2bca8 │ │ │ │ add.w r3, r4, #4096 @ 0x1000 │ │ │ │ ldr.w r0, [r3, #168] @ 0xa8 │ │ │ │ - bl 28394 │ │ │ │ + bl 2831c │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r4 │ │ │ │ str r3, [r4, #16] │ │ │ │ - bl 3ff5c │ │ │ │ - ldr r2, [pc, #40] @ (3a048 ) │ │ │ │ - ldr r3, [pc, #36] @ (3a044 ) │ │ │ │ + bl 3fee4 │ │ │ │ + ldr r2, [pc, #40] @ (39fd0 ) │ │ │ │ + ldr r3, [pc, #36] @ (39fcc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3a034 │ │ │ │ + bne.n 39fbc │ │ │ │ add sp, #32 │ │ │ │ pop {r4, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r1 │ │ │ │ - b.n 3a050 │ │ │ │ + b.n 3a0c8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - svc 220 @ 0xdc │ │ │ │ + b.n 3a07c │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #584] @ 0x248 │ │ │ │ - ldr r2, [pc, #916] @ (3a3f8 ) │ │ │ │ + ldr r2, [pc, #916] @ (3a380 ) │ │ │ │ subw sp, sp, #3412 @ 0xd54 │ │ │ │ - ldr r3, [pc, #916] @ (3a3fc ) │ │ │ │ + ldr r3, [pc, #916] @ (3a384 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r4, [pc, #916] @ (3a400 ) │ │ │ │ + ldr r4, [pc, #916] @ (3a388 ) │ │ │ │ add r4, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #3404] @ 0xd4c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ cmp r3, #2 │ │ │ │ - bne.n 3a094 │ │ │ │ + bne.n 3a01c │ │ │ │ add.w r3, r0, #4384 @ 0x1120 │ │ │ │ mov r6, r0 │ │ │ │ vldr d7, [r3, #16] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3a0ba │ │ │ │ + ble.n 3a042 │ │ │ │ movs r0, #0 │ │ │ │ - ldr r2, [pc, #876] @ (3a404 ) │ │ │ │ - ldr r3, [pc, #864] @ (3a3fc ) │ │ │ │ + ldr r2, [pc, #876] @ (3a38c ) │ │ │ │ + ldr r3, [pc, #864] @ (3a384 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #3404] @ 0xd4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3a3da │ │ │ │ + bne.w 3a362 │ │ │ │ addw sp, sp, #3412 @ 0xd54 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add.w sl, r0, #344 @ 0x158 │ │ │ │ add.w r8, sp, #24 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, sl │ │ │ │ adds r0, #200 @ 0xc8 │ │ │ │ - vldr d9, [pc, #788] @ 3a3e0 │ │ │ │ - bl b3c8 │ │ │ │ - ldr r3, [pc, #820] @ (3a408 ) │ │ │ │ + vldr d9, [pc, #788] @ 3a368 │ │ │ │ + bl b66a │ │ │ │ + ldr r3, [pc, #820] @ (3a390 ) │ │ │ │ add r5, sp, #144 @ 0x90 │ │ │ │ - vldr d13, [pc, #784] @ 3a3e8 │ │ │ │ - vldr d15, [pc, #788] @ 3a3f0 │ │ │ │ + vldr d13, [pc, #784] @ 3a370 │ │ │ │ + vldr d15, [pc, #788] @ 3a378 │ │ │ │ movs r7, #0 │ │ │ │ ldr.w r9, [r4, r3] │ │ │ │ str.w sl, [sp, #20] │ │ │ │ mov r4, r9 │ │ │ │ - b.n 3a106 │ │ │ │ - blt.n 3a0f6 │ │ │ │ + b.n 3a08e │ │ │ │ + blt.n 3a07e │ │ │ │ vcmpe.f64 d8, d13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 3a1c0 │ │ │ │ + bls.n 3a148 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r3, r9, #141312 @ 0x22800 │ │ │ │ adds r5, #104 @ 0x68 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.w 3a294 │ │ │ │ + beq.w 3a21c │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3a0f6 │ │ │ │ + beq.n 3a07e │ │ │ │ add.w sl, r4, #344 @ 0x158 │ │ │ │ add.w fp, sp, #48 @ 0x30 │ │ │ │ mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ add.w r0, r4, #200 @ 0xc8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d1, [r8, #8] │ │ │ │ vldr d6, [sp, #56] @ 0x38 │ │ │ │ vldr d0, [r8] │ │ │ │ vldr d5, [sp, #48] @ 0x30 │ │ │ │ vsub.f64 d6, d6, d1 │ │ │ │ vldr d4, [r4, #248] @ 0xf8 │ │ │ │ vldr d3, [r6, #248] @ 0xf8 │ │ │ │ @@ -61343,23 +61334,23 @@ │ │ │ │ vneg.f64 d12, d4 │ │ │ │ vmul.f64 d4, d6, d6 │ │ │ │ vmla.f64 d4, d5, d5 │ │ │ │ vmla.f64 d4, d7, d7 │ │ │ │ vdiv.f64 d8, d12, d4 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3a0ea │ │ │ │ + bpl.n 3a072 │ │ │ │ vmul.f64 d4, d2, d2 │ │ │ │ vmla.f64 d4, d3, d3 │ │ │ │ vmla.f64 d4, d10, d10 │ │ │ │ vsqrt.f64 d8, d4 │ │ │ │ vmov.f64 d4, #46 @ 0x41700000 15.0 │ │ │ │ vcmpe.f64 d8, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3a0f6 │ │ │ │ + bpl.n 3a07e │ │ │ │ vmov.f64 d8, d15 │ │ │ │ add.w lr, r6, #240 @ 0xf0 │ │ │ │ sub.w r3, r5, #72 @ 0x48 │ │ │ │ str r3, [sp, #16] │ │ │ │ sub.w ip, r5, #48 @ 0x30 │ │ │ │ vmul.f64 d4, d0, d9 │ │ │ │ vnmla.f64 d10, d7, d8 │ │ │ │ @@ -61386,55 +61377,55 @@ │ │ │ │ vstr d7, [r5, #-48] @ 0xffffffd0 │ │ │ │ vldr d7, [r5, #-40] @ 0xffffffd8 │ │ │ │ vmla.f64 d7, d1, d8 │ │ │ │ vstr d7, [r5, #-40] @ 0xffffffd8 │ │ │ │ vldr d7, [r5, #-32] @ 0xffffffe0 │ │ │ │ vmla.f64 d7, d0, d8 │ │ │ │ vstr d7, [r5, #-32] @ 0xffffffe0 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r0, fp │ │ │ │ mov r2, fp │ │ │ │ add.w r1, r4, #72 @ 0x48 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmov.f64 d0, d14 │ │ │ │ mov r0, r5 │ │ │ │ - bl ab18 │ │ │ │ - cbz r7, 3a26e │ │ │ │ + bl a9e0 │ │ │ │ + cbz r7, 3a1f6 │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vcmpe.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3a354 │ │ │ │ + ble.n 3a2dc │ │ │ │ str r7, [r5, #24] │ │ │ │ mov r0, fp │ │ │ │ str.w r4, [r5, #-72] │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ vstr d8, [r5, #-64] @ 0xffffffc0 │ │ │ │ adds r5, #104 @ 0x68 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ add.w r3, r9, #141312 @ 0x22800 │ │ │ │ vstr d0, [r5, #-160] @ 0xffffff60 │ │ │ │ cmp r4, r3 │ │ │ │ ldr r7, [sp, #16] │ │ │ │ - bne.w 3a106 │ │ │ │ + bne.w 3a08e │ │ │ │ ldr.w sl, [sp, #20] │ │ │ │ cmp r7, #0 │ │ │ │ - beq.w 3a094 │ │ │ │ + beq.w 3a01c │ │ │ │ vmov.f64 d6, #46 @ 0x41700000 15.0 │ │ │ │ - b.n 3a2ac │ │ │ │ + b.n 3a234 │ │ │ │ ldr r7, [r7, #96] @ 0x60 │ │ │ │ cmp r7, #0 │ │ │ │ - beq.w 3a094 │ │ │ │ + beq.w 3a01c │ │ │ │ vldr d7, [r7, #16] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3a2a4 │ │ │ │ + bpl.n 3a22c │ │ │ │ add.w r8, r7, #24 │ │ │ │ - vldr d4, [pc, #288] @ 3a3e0 │ │ │ │ + vldr d4, [pc, #288] @ 3a368 │ │ │ │ mov lr, r8 │ │ │ │ vldr d5, [r6, #200] @ 0xc8 │ │ │ │ vldr d6, [r6, #208] @ 0xd0 │ │ │ │ mov r5, r7 │ │ │ │ vldr d7, [r6, #216] @ 0xd8 │ │ │ │ add.w ip, r6, #240 @ 0xf0 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ @@ -61449,316 +61440,316 @@ │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ vstr d5, [r4] │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ vstr d6, [r4, #8] │ │ │ │ vstr d7, [r4, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ add.w r3, r6, #4096 @ 0x1000 │ │ │ │ mov.w lr, #4416 @ 0x1140 │ │ │ │ movw ip, #4264 @ 0x10a8 │ │ │ │ ldr.w r0, [r6, #812] @ 0x32c │ │ │ │ ldr.w r1, [r3, #300] @ 0x12c │ │ │ │ ldr.w r2, [fp, #168] @ 0xa8 │ │ │ │ addw r0, r0, #1372 @ 0x55c │ │ │ │ mla r9, lr, r1, r9 │ │ │ │ ldr.w r1, [r9, ip] │ │ │ │ str r5, [sp, #4] │ │ │ │ add.w r5, r6, #240 @ 0xf0 │ │ │ │ ldr.w r3, [r3, #168] @ 0xa8 │ │ │ │ str r5, [sp, #0] │ │ │ │ str r4, [sp, #8] │ │ │ │ - bl 2993c │ │ │ │ + bl 298c4 │ │ │ │ ldr r5, [r7, #0] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #8 │ │ │ │ - bne.n 3a37c │ │ │ │ + bne.n 3a304 │ │ │ │ movs r0, #1 │ │ │ │ - b.n 3a096 │ │ │ │ + b.n 3a01e │ │ │ │ ldr r3, [r7, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ - cbnz r3, 3a364 │ │ │ │ - b.n 3a372 │ │ │ │ + cbnz r3, 3a2ec │ │ │ │ + b.n 3a2fa │ │ │ │ ldr r2, [r3, #96] @ 0x60 │ │ │ │ mov r1, r3 │ │ │ │ mov r3, r2 │ │ │ │ - cbz r2, 3a372 │ │ │ │ + cbz r2, 3a2fa │ │ │ │ vldr d7, [r3, #8] │ │ │ │ vcmpe.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3a35c │ │ │ │ + ble.n 3a2e4 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ str r2, [r1, #96] @ 0x60 │ │ │ │ str r7, [sp, #16] │ │ │ │ mov r7, r3 │ │ │ │ - b.n 3a26e │ │ │ │ + b.n 3a1f6 │ │ │ │ ldr.w r6, [r6, #812] @ 0x32c │ │ │ │ add.w r9, r7, #72 @ 0x48 │ │ │ │ vldr d8, [r7, #16] │ │ │ │ mov r0, r9 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ addw r6, r6, #1372 @ 0x55c │ │ │ │ movs r3, #0 │ │ │ │ vmov.f64 d1, d0 │ │ │ │ mov r1, r6 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, r3 │ │ │ │ str r4, [sp, #0] │ │ │ │ - bl 26d40 │ │ │ │ - cbnz r0, 3a3ba │ │ │ │ + bl 26cc8 │ │ │ │ + cbnz r0, 3a342 │ │ │ │ ldr r0, [r7, #0] │ │ │ │ - ldr r1, [pc, #92] @ (3a40c ) │ │ │ │ + ldr r1, [pc, #92] @ (3a394 ) │ │ │ │ add.w r3, r0, #4096 @ 0x1000 │ │ │ │ add r1, pc │ │ │ │ ldr.w r3, [r3, #316] @ 0x13c │ │ │ │ blx r3 │ │ │ │ vldr d0, [r4] │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3a350 │ │ │ │ + ble.n 3a2d8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d2, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d1, #36 @ 0x41200000 10.0 │ │ │ │ - bl 2bd20 │ │ │ │ - b.n 3a350 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 2bca8 │ │ │ │ + b.n 3a2d8 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ ... │ │ │ │ - svc 148 @ 0x94 │ │ │ │ + b.n 3a39c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - svc 144 @ 0x90 │ │ │ │ + b.n 3a39c │ │ │ │ movs r1, r0 │ │ │ │ - svc 98 @ 0x62 │ │ │ │ + svc 218 @ 0xda │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r7, #6 │ │ │ │ + subs r6, r3, #7 │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #288] @ (3a548 ) │ │ │ │ + ldr r0, [pc, #288] @ (3a4d0 ) │ │ │ │ mov r4, r2 │ │ │ │ - ldr r2, [pc, #288] @ (3a54c ) │ │ │ │ + ldr r2, [pc, #288] @ (3a4d4 ) │ │ │ │ add r0, pc │ │ │ │ sub sp, #32 │ │ │ │ - ldr r3, [pc, #288] @ (3a550 ) │ │ │ │ + ldr r3, [pc, #288] @ (3a4d8 ) │ │ │ │ ldr r2, [r0, r2] │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #28] │ │ │ │ mov.w r2, #0 │ │ │ │ ldr r2, [r1, #16] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 3a50c │ │ │ │ - ldr r2, [pc, #272] @ (3a554 ) │ │ │ │ + beq.n 3a494 │ │ │ │ + ldr r2, [pc, #272] @ (3a4dc ) │ │ │ │ vmov.f64 d8, d0 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ vldr d7, [r2] │ │ │ │ - ldr r2, [pc, #264] @ (3a558 ) │ │ │ │ + ldr r2, [pc, #264] @ (3a4e0 ) │ │ │ │ ldr r3, [r3, r2] │ │ │ │ vldr d6, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 3a4dc │ │ │ │ + bhi.n 3a464 │ │ │ │ mov r6, sp │ │ │ │ add.w r0, r1, #584 @ 0x248 │ │ │ │ mov r2, r6 │ │ │ │ add.w r1, r5, #344 @ 0x158 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r4 │ │ │ │ add.w r1, r5, #72 @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d4, [r4, #8] │ │ │ │ vldr d6, [r4] │ │ │ │ vldr d5, [r4, #16] │ │ │ │ vmul.f64 d7, d4, d4 │ │ │ │ - vldr d3, [pc, #176] @ 3a540 │ │ │ │ + vldr d3, [pc, #176] @ 3a4c8 │ │ │ │ vmla.f64 d7, d6, d6 │ │ │ │ vmla.f64 d7, d5, d5 │ │ │ │ vsqrt.f64 d2, d7 │ │ │ │ vcmpe.f64 d2, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3a50c │ │ │ │ + bgt.n 3a494 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 3a50c │ │ │ │ + bls.n 3a494 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ vdiv.f64 d7, d4, d6 │ │ │ │ vdiv.f64 d4, d5, d6 │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vmla.f64 d7, d4, d4 │ │ │ │ vsqrt.f64 d6, d7 │ │ │ │ vcmpe.f64 d6, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite le │ │ │ │ movle r0, #1 │ │ │ │ movgt r0, #0 │ │ │ │ - b.n 3a50e │ │ │ │ + b.n 3a496 │ │ │ │ vldr d5, [r5, #280] @ 0x118 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3a52a │ │ │ │ + bmi.n 3a4b2 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3a50c │ │ │ │ + bmi.n 3a494 │ │ │ │ vldr d5, [r1, #280] @ 0x118 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3a50c │ │ │ │ + bmi.n 3a494 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3a460 │ │ │ │ + bpl.n 3a3e8 │ │ │ │ movs r0, #0 │ │ │ │ - ldr r2, [pc, #76] @ (3a55c ) │ │ │ │ - ldr r3, [pc, #56] @ (3a54c ) │ │ │ │ + ldr r2, [pc, #76] @ (3a4e4 ) │ │ │ │ + ldr r3, [pc, #56] @ (3a4d4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3a53a │ │ │ │ + bne.n 3a4c2 │ │ │ │ add sp, #32 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ vldr d6, [r1, #280] @ 0x118 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3a460 │ │ │ │ - b.n 3a50c │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bmi.n 3a3e8 │ │ │ │ + b.n 3a494 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r0, #31 │ │ │ │ ldr r4, [r5, #28] │ │ │ │ movs r1, #3 │ │ │ │ lsrs r3, r3 │ │ │ │ - blt.n 3a4f0 │ │ │ │ + bgt.n 3a568 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 3a4e8 │ │ │ │ + bgt.n 3a560 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r7, #12 │ │ │ │ + lsls r4, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #11 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 3a534 │ │ │ │ + blt.n 3a5ac │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3720] @ 0xe88 │ │ │ │ - ldr r4, [pc, #856] @ (3a8d0 ) │ │ │ │ + ldr r4, [pc, #856] @ (3a858 ) │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ - ldr r2, [pc, #856] @ (3a8d4 ) │ │ │ │ + ldr r2, [pc, #856] @ (3a85c ) │ │ │ │ mov r6, r0 │ │ │ │ add r4, pc │ │ │ │ - ldr.w r9, [pc, #856] @ 3a8d8 │ │ │ │ - ldr r3, [pc, #856] @ (3a8dc ) │ │ │ │ + ldr.w r9, [pc, #856] @ 3a860 │ │ │ │ + ldr r3, [pc, #856] @ (3a864 ) │ │ │ │ mov r8, r1 │ │ │ │ add r9, pc │ │ │ │ ldr r2, [r4, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #324] @ 0x144 │ │ │ │ mov.w r2, #0 │ │ │ │ ldr.w r4, [r9, r3] │ │ │ │ add.w r3, r4, #141312 @ 0x22800 │ │ │ │ - b.n 3a5a6 │ │ │ │ + b.n 3a52e │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.w 3a89e │ │ │ │ + beq.w 3a826 │ │ │ │ ldr r5, [r4, #16] │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n 3a59c │ │ │ │ + bne.n 3a524 │ │ │ │ ldr.w r3, [r6, #812] @ 0x32c │ │ │ │ mov r0, r5 │ │ │ │ add.w r3, r3, r8, lsl #5 │ │ │ │ ldr.w sl, [r3, #1068] @ 0x42c │ │ │ │ movs r3, #2 │ │ │ │ str r3, [r4, #16] │ │ │ │ mov r1, sl │ │ │ │ - bl 37534 │ │ │ │ + bl 374bc │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3a8a4 │ │ │ │ + beq.w 3a82c │ │ │ │ ldr r2, [r0, #12] │ │ │ │ movs r1, #32 │ │ │ │ add.w r0, r4, #20 │ │ │ │ mov fp, r6 │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ vldr d7, [r7, #464] @ 0x1d0 │ │ │ │ add.w sl, r4, #4096 @ 0x1000 │ │ │ │ str.w r7, [r4, #812] @ 0x32c │ │ │ │ ldr.w r3, [fp], #200 │ │ │ │ vstr d7, [r4, #760] @ 0x2f8 │ │ │ │ vldr d7, [r7, #480] @ 0x1e0 │ │ │ │ mov r0, fp │ │ │ │ vstr d7, [r4, #688] @ 0x2b0 │ │ │ │ - vldr d7, [pc, #708] @ 3a8c0 │ │ │ │ + vldr d7, [pc, #708] @ 3a848 │ │ │ │ vstr d7, [r4, #768] @ 0x300 │ │ │ │ str.w r3, [sl, #300] @ 0x12c │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3a7da │ │ │ │ + bpl.w 3a762 │ │ │ │ add.w r3, r6, #72 @ 0x48 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ mov r1, r3 │ │ │ │ add.w r0, r4, #72 @ 0x48 │ │ │ │ str r3, [sp, #24] │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ ldrd r2, r3, [r6, #488] @ 0x1e8 │ │ │ │ strd r2, r3, [r4, #488] @ 0x1e8 │ │ │ │ ldrd r2, r3, [r6, #480] @ 0x1e0 │ │ │ │ strd r2, r3, [r4, #480] @ 0x1e0 │ │ │ │ ldrd r2, r3, [r6, #472] @ 0x1d8 │ │ │ │ strd r2, r3, [r4, #472] @ 0x1d8 │ │ │ │ mov ip, fp │ │ │ │ movs r3, #24 │ │ │ │ add.w lr, r4, #200 @ 0xc8 │ │ │ │ ldr.w fp, [r6, #812] @ 0x32c │ │ │ │ - vldr d8, [pc, #632] @ 3a8c8 │ │ │ │ + vldr d8, [pc, #632] @ 3a850 │ │ │ │ mul.w r8, r3, r8 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia.w lr!, {r0, r1, r2, r3} │ │ │ │ add.w r8, r8, #848 @ 0x350 │ │ │ │ add r2, sp, #56 @ 0x38 │ │ │ │ str r2, [sp, #28] │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w lr, {r0, r1} │ │ │ │ add.w r0, fp, r8 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ add.w r8, sp, #32 │ │ │ │ add.w r1, r6, #344 @ 0x158 │ │ │ │ mov r0, r2 │ │ │ │ mov r2, r8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d2, [sp, #32] │ │ │ │ vldr d3, [sp, #40] @ 0x28 │ │ │ │ add.w r8, r4, #264 @ 0x108 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ mov r1, r8 │ │ │ │ vldr d5, [r6, #584] @ 0x248 │ │ │ │ add.w r0, r4, #240 @ 0xf0 │ │ │ │ @@ -61766,22 +61757,22 @@ │ │ │ │ vmla.f64 d5, d2, d8 │ │ │ │ vldr d7, [r6, #600] @ 0x258 │ │ │ │ vmla.f64 d6, d3, d8 │ │ │ │ vmla.f64 d7, d4, d8 │ │ │ │ vstr d5, [r4, #240] @ 0xf0 │ │ │ │ vstr d6, [r4, #248] @ 0xf8 │ │ │ │ vstr d7, [r4, #256] @ 0x100 │ │ │ │ - bl f010 │ │ │ │ + bl f780 │ │ │ │ mov r0, r8 │ │ │ │ add.w r8, r4, #344 @ 0x158 │ │ │ │ mov r1, r8 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ vldr d4, [r7, #792] @ 0x318 │ │ │ │ add.w ip, r4, #4384 @ 0x1120 │ │ │ │ - ldr r3, [pc, #512] @ (3a8e0 ) │ │ │ │ + ldr r3, [pc, #512] @ (3a868 ) │ │ │ │ ldrsh.w lr, [r6, #824] @ 0x338 │ │ │ │ mov r1, r8 │ │ │ │ vldr d5, [r4, #200] @ 0xc8 │ │ │ │ mov.w r8, #4 │ │ │ │ vldr d6, [r4, #208] @ 0xd0 │ │ │ │ add r2, sp, #176 @ 0xb0 │ │ │ │ vldr d7, [r4, #216] @ 0xd8 │ │ │ │ @@ -61800,15 +61791,15 @@ │ │ │ │ strd r8, r9, [sp, #224] @ 0xe0 │ │ │ │ ldrd r8, r9, [r4, #248] @ 0xf8 │ │ │ │ strd r8, r9, [sp, #232] @ 0xe8 │ │ │ │ ldrd r8, r9, [r4, #256] @ 0x100 │ │ │ │ strd r8, r9, [sp, #240] @ 0xf0 │ │ │ │ vstr d6, [sp, #208] @ 0xd0 │ │ │ │ vstr d7, [sp, #216] @ 0xd8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldrd r8, r9, [r4, #472] @ 0x1d8 │ │ │ │ strd r8, r9, [sp, #296] @ 0x128 │ │ │ │ ldr r0, [r6, #52] @ 0x34 │ │ │ │ add.w r6, r4, #4256 @ 0x10a0 │ │ │ │ ldrd r8, r9, [r4, #480] @ 0x1e0 │ │ │ │ addw r3, r7, #1380 @ 0x564 │ │ │ │ addw r2, r7, #1372 @ 0x55c │ │ │ │ @@ -61834,29 +61825,29 @@ │ │ │ │ add r4, sp, #224 @ 0xe0 │ │ │ │ str r4, [sp, #0] │ │ │ │ add r4, sp, #272 @ 0x110 │ │ │ │ str r4, [sp, #16] │ │ │ │ str r4, [sp, #8] │ │ │ │ strd r8, r9, [sp, #312] @ 0x138 │ │ │ │ strd r6, r7, [sp, #264] @ 0x108 │ │ │ │ - bl 281b0 │ │ │ │ - ldr r2, [pc, #308] @ (3a8e4 ) │ │ │ │ - ldr r3, [pc, #308] @ (3a8e8 ) │ │ │ │ + bl 28138 │ │ │ │ + ldr r2, [pc, #308] @ (3a86c ) │ │ │ │ + ldr r3, [pc, #308] @ (3a870 ) │ │ │ │ add r2, pc │ │ │ │ add r3, pc │ │ │ │ strd r2, r3, [sl, #312] @ 0x138 │ │ │ │ - ldr r2, [pc, #304] @ (3a8ec ) │ │ │ │ - ldr r3, [pc, #276] @ (3a8d4 ) │ │ │ │ + ldr r2, [pc, #304] @ (3a874 ) │ │ │ │ + ldr r3, [pc, #276] @ (3a85c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #324] @ 0x144 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3a8b8 │ │ │ │ + bne.n 3a840 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #332 @ 0x14c │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrd r2, r3, [r6, #80] @ 0x50 │ │ │ │ mov lr, fp │ │ │ │ strd r2, r3, [sp, #80] @ 0x50 │ │ │ │ @@ -61879,21 +61870,21 @@ │ │ │ │ add r1, sp, #80 @ 0x50 │ │ │ │ vdiv.f64 d6, d7, d0 │ │ │ │ str r0, [sp, #24] │ │ │ │ vdiv.f64 d7, d4, d0 │ │ │ │ vstr d5, [sp, #104] @ 0x68 │ │ │ │ vstr d6, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r2 │ │ │ │ add r2, sp, #128 @ 0x80 │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r0, r4 │ │ │ │ ldrd r2, r3, [sp, #104] @ 0x68 │ │ │ │ strd r2, r3, [r4, #72] @ 0x48 │ │ │ │ ldrd r2, r3, [sp, #112] @ 0x70 │ │ │ │ strd r2, r3, [r4, #104] @ 0x68 │ │ │ │ ldrd r2, r3, [sp, #120] @ 0x78 │ │ │ │ strd r2, r3, [r4, #136] @ 0x88 │ │ │ │ @@ -61905,244 +61896,244 @@ │ │ │ │ strd r2, r3, [r4, #144] @ 0x90 │ │ │ │ ldrd r2, r3, [sp, #152] @ 0x98 │ │ │ │ strd r2, r3, [r4, #88] @ 0x58 │ │ │ │ ldrd r2, r3, [sp, #160] @ 0xa0 │ │ │ │ strd r2, r3, [r4, #120] @ 0x78 │ │ │ │ ldrd r2, r3, [sp, #168] @ 0xa8 │ │ │ │ strd r2, r3, [r4, #152] @ 0x98 │ │ │ │ - bl 3f02c │ │ │ │ + bl 3efb4 │ │ │ │ add.w r3, r6, #72 @ 0x48 │ │ │ │ str r3, [sp, #24] │ │ │ │ - b.n 3a642 │ │ │ │ + b.n 3a5ca │ │ │ │ mov.w r5, #4294967295 @ 0xffffffff │ │ │ │ - b.n 3a7ba │ │ │ │ - ldr r2, [pc, #72] @ (3a8f0 ) │ │ │ │ + b.n 3a742 │ │ │ │ + ldr r2, [pc, #72] @ (3a878 ) │ │ │ │ mov r3, sl │ │ │ │ - ldr r0, [pc, #72] @ (3a8f4 ) │ │ │ │ + ldr r0, [pc, #72] @ (3a87c ) │ │ │ │ movs r1, #250 @ 0xfa │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - bge.n 3a7d4 │ │ │ │ + bge.n 3a84c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 3a9c8 │ │ │ │ + bge.n 3a840 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ lsls r7, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ strb.w pc, [r9, #255]! │ │ │ │ - bhi.n 3a96c │ │ │ │ + bhi.n 3a7e4 │ │ │ │ movs r1, r0 │ │ │ │ - adds r4, r2, r3 │ │ │ │ + subs r0, r7, r3 │ │ │ │ movs r1, r0 │ │ │ │ - adds r2, r6, r3 │ │ │ │ + subs r6, r2, r4 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ - ldr r4, [pc, #248] @ (3aa08 ) │ │ │ │ + ldr r4, [pc, #248] @ (3a990 ) │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ - ldr r3, [pc, #248] @ (3aa0c ) │ │ │ │ + ldr r3, [pc, #248] @ (3a994 ) │ │ │ │ mov r8, r1 │ │ │ │ add r4, pc │ │ │ │ - ldr r2, [pc, #248] @ (3aa10 ) │ │ │ │ + ldr r2, [pc, #248] @ (3a998 ) │ │ │ │ vmov.f64 d8, d0 │ │ │ │ mov r6, r0 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r4, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ mov.w r3, #0 │ │ │ │ ldrsh.w r3, [r0, #824] @ 0x338 │ │ │ │ adds r1, r3, #1 │ │ │ │ - beq.n 3a938 │ │ │ │ + beq.n 3a8c0 │ │ │ │ ldr r1, [r0, #16] │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 3a9d8 │ │ │ │ - ldr r3, [pc, #216] @ (3aa14 ) │ │ │ │ + bne.n 3a960 │ │ │ │ + ldr r3, [pc, #216] @ (3a99c ) │ │ │ │ ldr r4, [r2, r3] │ │ │ │ - vldr d9, [pc, #192] @ 3aa00 │ │ │ │ + vldr d9, [pc, #192] @ 3a988 │ │ │ │ mov.w sl, #4294967295 @ 0xffffffff │ │ │ │ movs r5, #0 │ │ │ │ add.w r9, sp, #24 │ │ │ │ mov r7, sp │ │ │ │ - b.n 3a958 │ │ │ │ + b.n 3a8e0 │ │ │ │ adds r5, #1 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r5, #32 │ │ │ │ - beq.n 3a9a8 │ │ │ │ + beq.n 3a930 │ │ │ │ cmp r6, r4 │ │ │ │ - beq.n 3a94e │ │ │ │ + beq.n 3a8d6 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3a94e │ │ │ │ + beq.n 3a8d6 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 3a410 │ │ │ │ + bl 3a398 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3a94e │ │ │ │ + beq.n 3a8d6 │ │ │ │ mov r0, r7 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vcmpe.f64 d0, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3a94e │ │ │ │ + bpl.n 3a8d6 │ │ │ │ mov lr, r7 │ │ │ │ mov ip, r9 │ │ │ │ mov sl, r5 │ │ │ │ adds r5, #1 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ cmp r5, #32 │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - bne.n 3a958 │ │ │ │ + bne.n 3a8e0 │ │ │ │ ldmia.w r9!, {r0, r1, r2, r3} │ │ │ │ stmia.w r8!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r9, {r0, r1} │ │ │ │ stmia.w r8, {r0, r1} │ │ │ │ - ldr r2, [pc, #92] @ (3aa18 ) │ │ │ │ - ldr r3, [pc, #80] @ (3aa0c ) │ │ │ │ + ldr r2, [pc, #92] @ (3a9a0 ) │ │ │ │ + ldr r3, [pc, #80] @ (3a994 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3a9f8 │ │ │ │ + bne.n 3a980 │ │ │ │ mov r0, sl │ │ │ │ add sp, #56 @ 0x38 │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr r1, [pc, #56] @ (3aa14 ) │ │ │ │ + ldr r1, [pc, #56] @ (3a99c ) │ │ │ │ ldr r4, [r2, r1] │ │ │ │ add.w r2, r3, r3, lsl #4 │ │ │ │ add.w r3, r3, r2, lsl #2 │ │ │ │ mov r2, r8 │ │ │ │ add.w r1, r4, r3, lsl #6 │ │ │ │ - bl 3a410 │ │ │ │ + bl 3a398 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3a93c │ │ │ │ + beq.n 3a8c4 │ │ │ │ ldrsh.w sl, [r6, #824] @ 0x338 │ │ │ │ - b.n 3a9b8 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 3a940 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #36] @ 0x24 │ │ │ │ asrs r6, r5 │ │ │ │ - bvs.n 3a9dc │ │ │ │ + bvc.n 3aa54 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 3a9d0 │ │ │ │ + bvc.n 3aa48 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - bvs.n 3aa9c │ │ │ │ + bvs.n 3a914 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3688] @ 0xe68 │ │ │ │ - ldr r2, [pc, #572] @ (3ac70 ) │ │ │ │ + ldr r2, [pc, #572] @ (3abf8 ) │ │ │ │ sub sp, #360 @ 0x168 │ │ │ │ - ldr r3, [pc, #572] @ (3ac74 ) │ │ │ │ + ldr r3, [pc, #572] @ (3abfc ) │ │ │ │ mov r4, r0 │ │ │ │ add r2, pc │ │ │ │ vldr d8, [r0, #280] @ 0x118 │ │ │ │ - ldr r6, [pc, #568] @ (3ac78 ) │ │ │ │ + ldr r6, [pc, #568] @ (3ac00 ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #356] @ 0x164 │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 45178 │ │ │ │ + bl 45100 │ │ │ │ vcmpe.f64 d8, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3aac2 │ │ │ │ + bpl.n 3aa4a │ │ │ │ vldr d2, [r4, #600] @ 0x258 │ │ │ │ movs r2, #0 │ │ │ │ vldr d3, [r4, #256] @ 0x100 │ │ │ │ movs r3, #0 │ │ │ │ vldr d5, [r4, #248] @ 0xf8 │ │ │ │ vneg.f64 d1, d2 │ │ │ │ vldr d7, [r4, #584] @ 0x248 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ vldr d4, [r4, #240] @ 0xf0 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vldr d6, [r4, #592] @ 0x250 │ │ │ │ - ldr r0, [pc, #504] @ (3ac7c ) │ │ │ │ + ldr r0, [pc, #504] @ (3ac04 ) │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ strd r2, r3, [r4, #256] @ 0x100 │ │ │ │ vdiv.f64 d2, d1, d3 │ │ │ │ add r0, pc │ │ │ │ vmla.f64 d7, d4, d2 │ │ │ │ vmla.f64 d6, d5, d2 │ │ │ │ vstr d7, [r4, #240] @ 0xf0 │ │ │ │ vstr d6, [r4, #248] @ 0xf8 │ │ │ │ - ldr r2, [pc, #476] @ (3ac80 ) │ │ │ │ - ldr r3, [pc, #460] @ (3ac74 ) │ │ │ │ + ldr r2, [pc, #476] @ (3ac08 ) │ │ │ │ + ldr r3, [pc, #460] @ (3abfc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #356] @ 0x164 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3af18 │ │ │ │ + bne.w 3aea0 │ │ │ │ add sp, #360 @ 0x168 │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - ldr r3, [pc, #448] @ (3ac84 ) │ │ │ │ + ldr r3, [pc, #448] @ (3ac0c ) │ │ │ │ mov r5, sp │ │ │ │ vldr d5, [r4, #56] @ 0x38 │ │ │ │ - vldr d6, [pc, #372] @ 3ac40 │ │ │ │ + vldr d6, [pc, #372] @ 3abc8 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3ac90 │ │ │ │ + bmi.w 3ac18 │ │ │ │ mov r1, r5 │ │ │ │ - vldr d0, [pc, #352] @ 3ac48 │ │ │ │ + vldr d0, [pc, #352] @ 3abd0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 3a8f8 │ │ │ │ + bl 3a880 │ │ │ │ sxth r3, r0 │ │ │ │ adds r1, r3, #1 │ │ │ │ strh.w r3, [r4, #824] @ 0x338 │ │ │ │ - beq.w 3ac90 │ │ │ │ - vldr d8, [pc, #336] @ 3ac50 │ │ │ │ + beq.w 3ac18 │ │ │ │ + vldr d8, [pc, #336] @ 3abd8 │ │ │ │ mov.w r1, #4416 @ 0x1140 │ │ │ │ vldr d5, [r5] │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ vldr d6, [r5, #8] │ │ │ │ add.w r8, sp, #72 @ 0x48 │ │ │ │ vldr d7, [r5, #16] │ │ │ │ add.w r7, r4, #72 @ 0x48 │ │ │ │ vdiv.f64 d2, d5, d8 │ │ │ │ - ldr r2, [pc, #360] @ (3ac88 ) │ │ │ │ + ldr r2, [pc, #360] @ (3ac10 ) │ │ │ │ vdiv.f64 d1, d6, d8 │ │ │ │ vldr d4, [r4, #208] @ 0xd0 │ │ │ │ vldr d3, [r4, #200] @ 0xc8 │ │ │ │ vdiv.f64 d0, d7, d8 │ │ │ │ vldr d5, [r4, #216] @ 0xd8 │ │ │ │ ldr r2, [r6, r2] │ │ │ │ mla r3, r1, r3, r2 │ │ │ │ @@ -62156,27 +62147,27 @@ │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vstr d4, [r0, #8] │ │ │ │ vstr d6, [r0] │ │ │ │ vstr d7, [r0, #16] │ │ │ │ vstr d2, [r5] │ │ │ │ vstr d1, [r5, #8] │ │ │ │ vstr d0, [r5, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d7, [r5, #8] │ │ │ │ vldr d5, [r5] │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ vmul.f64 d4, d7, d7 │ │ │ │ vldr d0, [sp, #72] @ 0x48 │ │ │ │ vmla.f64 d4, d5, d5 │ │ │ │ vldr d2, [r5, #16] │ │ │ │ vmul.f64 d6, d7, d3 │ │ │ │ vldr d1, [sp, #88] @ 0x58 │ │ │ │ vmla.f64 d6, d5, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ - ldr r3, [pc, #236] @ (3ac8c ) │ │ │ │ + ldr r3, [pc, #236] @ (3ac14 ) │ │ │ │ vnmls.f64 d7, d5, d3 │ │ │ │ vmov.f64 d3, #16 @ 0x40800000 4.0 │ │ │ │ ldr.w r8, [r6, r3] │ │ │ │ vsqrt.f64 d8, d4 │ │ │ │ vmov.f64 d0, d4 │ │ │ │ vmla.f64 d0, d2, d2 │ │ │ │ vldr d5, [r4, #224] @ 0xe0 │ │ │ │ @@ -62191,33 +62182,33 @@ │ │ │ │ vmul.f64 d2, d2, d3 │ │ │ │ vmul.f64 d2, d2, d7 │ │ │ │ vmul.f64 d6, d2, d2 │ │ │ │ vmul.f64 d1, d1, d3 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vmla.f64 d6, d1, d1 │ │ │ │ vsqrt.f64 d4, d6 │ │ │ │ - ble.w 3af0c │ │ │ │ - vldr d8, [pc, #88] @ 3ac58 │ │ │ │ - vldr d0, [pc, #92] @ 3ac60 │ │ │ │ - vldr d3, [pc, #96] @ 3ac68 │ │ │ │ + ble.w 3ae94 │ │ │ │ + vldr d8, [pc, #88] @ 3abe0 │ │ │ │ + vldr d0, [pc, #92] @ 3abe8 │ │ │ │ + vldr d3, [pc, #96] @ 3abf0 │ │ │ │ vdiv.f64 d6, d8, d5 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vcmp.f64 d6, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d6, d3 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ itett gt │ │ │ │ vdivgt.f64 d6, d7, d4 │ │ │ │ vnegle.f64 d1, d1 │ │ │ │ vmulgt.f64 d2, d2, d6 │ │ │ │ vnmulgt.f64 d1, d6, d1 │ │ │ │ - b.n 3aca2 │ │ │ │ + b.n 3ac2a │ │ │ │ nop │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ lsrs r0, r5, #28 │ │ │ │ push {r0, r1, r3, lr} │ │ │ │ @@ -62227,101 +62218,101 @@ │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - bcc.n 3ab78 │ │ │ │ + bcc.n 3ab00 │ │ │ │ stmia r1!, {r1, r3, r4, r6} │ │ │ │ @ instruction: 0xfae04038 │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (3b008 ) │ │ │ │ + ldr r2, [pc, #924] @ (3af90 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #214 @ 0xd6 │ │ │ │ - bpl.n 3abfc │ │ │ │ + bvs.n 3ac74 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - bpl.n 3abf0 │ │ │ │ + bvs.n 3ac68 │ │ │ │ movs r1, r0 │ │ │ │ - asrs r4, r3, #28 │ │ │ │ + adds r0, r0, r5 │ │ │ │ movs r1, r0 │ │ │ │ - bpl.n 3ad30 │ │ │ │ + bpl.n 3aba8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #684] @ (3af40 ) │ │ │ │ + ldr r3, [pc, #684] @ (3aec8 ) │ │ │ │ add.w r7, r4, #72 @ 0x48 │ │ │ │ - vldr d1, [pc, #648] @ 3af20 │ │ │ │ - vldr d2, [pc, #652] @ 3af28 │ │ │ │ + vldr d1, [pc, #648] @ 3aea8 │ │ │ │ + vldr d2, [pc, #652] @ 3aeb0 │ │ │ │ ldr.w r8, [r6, r3] │ │ │ │ - vldr d8, [pc, #644] @ 3af28 │ │ │ │ + vldr d8, [pc, #644] @ 3aeb0 │ │ │ │ add.w r9, sp, #96 @ 0x60 │ │ │ │ mov r0, r9 │ │ │ │ add.w sl, r4, #200 @ 0xc8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl b42c │ │ │ │ + bl b748 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ mov r0, r5 │ │ │ │ add r5, sp, #24 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r5 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r0, r5 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r7 │ │ │ │ add r5, sp, #224 @ 0xe0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ movs r3, #3 │ │ │ │ mov r0, r9 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ - bl ae24 │ │ │ │ + bl ae28 │ │ │ │ mov r1, r5 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ mov r0, r7 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 3f02c │ │ │ │ + bl 3efb4 │ │ │ │ add.w r3, r4, #4384 @ 0x1120 │ │ │ │ adds r3, #16 │ │ │ │ vldr d7, [r3] │ │ │ │ vcmp.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 3ad22 │ │ │ │ + beq.n 3acaa │ │ │ │ vldr d6, [r8] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, d8 │ │ │ │ vstr d7, [r3] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3aeec │ │ │ │ + bmi.w 3ae74 │ │ │ │ add.w r9, r4, #240 @ 0xf0 │ │ │ │ add.w r5, r4, #584 @ 0x248 │ │ │ │ mov ip, r9 │ │ │ │ vldr d0, [r4, #280] @ 0x118 │ │ │ │ - vldr d7, [pc, #508] @ 3af30 │ │ │ │ - vldr d8, [pc, #496] @ 3af28 │ │ │ │ + vldr d7, [pc, #508] @ 3aeb8 │ │ │ │ + vldr d8, [pc, #496] @ 3aeb0 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ add.w r0, r4, #288 @ 0x120 │ │ │ │ add r5, sp, #48 @ 0x30 │ │ │ │ - bl 229c0 │ │ │ │ + bl 22948 │ │ │ │ mov r0, sl │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ vldr d7, [r4, #288] @ 0x120 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d6, [r4, #688] @ 0x2b0 │ │ │ │ mov r0, r4 │ │ │ │ vstr d0, [r4, #224] @ 0xe0 │ │ │ │ vldr d3, [r3, #408] @ 0x198 │ │ │ │ @@ -62330,52 +62321,52 @@ │ │ │ │ vmul.f64 d7, d7, d3 │ │ │ │ vstr d8, [r5, #16] │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmls.f64 d6, d7, d5 │ │ │ │ vstr d6, [r5] │ │ │ │ - bl 3de98 │ │ │ │ + bl 3de20 │ │ │ │ vldr d7, [r4, #760] @ 0x2f8 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ vcmpe.f64 d0, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 3aef8 │ │ │ │ + bls.w 3ae80 │ │ │ │ vstr d0, [r4, #760] @ 0x2f8 │ │ │ │ mov r0, r5 │ │ │ │ add r5, sp, #72 @ 0x48 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ vldr d5, [r4, #760] @ 0x2f8 │ │ │ │ mov r1, r5 │ │ │ │ vldr d6, [r4, #768] @ 0x300 │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ vldr d8, [r3, #440] @ 0x1b8 │ │ │ │ - vldr d9, [pc, #348] @ 3af38 │ │ │ │ + vldr d9, [pc, #348] @ 3aec0 │ │ │ │ vadd.f64 d8, d8, d5 │ │ │ │ vadd.f64 d8, d8, d6 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vstr d7, [sp, #88] @ 0x58 │ │ │ │ - bl 3f040 │ │ │ │ + bl 3efc8 │ │ │ │ vldr d7, [sp, #80] @ 0x50 │ │ │ │ vldr d4, [sp, #72] @ 0x48 │ │ │ │ - ldr r3, [pc, #324] @ (3af44 ) │ │ │ │ + ldr r3, [pc, #324] @ (3aecc ) │ │ │ │ vdiv.f64 d1, d7, d8 │ │ │ │ vldr d5, [r8] │ │ │ │ vdiv.f64 d2, d4, d8 │ │ │ │ vldr d6, [r4, #208] @ 0xd0 │ │ │ │ vldr d7, [r4, #200] @ 0xc8 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ add.w r6, r4, #264 @ 0x108 │ │ │ │ vmul.f64 d6, d5, d6 │ │ │ │ - vldr d4, [pc, #272] @ 3af30 │ │ │ │ + vldr d4, [pc, #272] @ 3aeb8 │ │ │ │ vmul.f64 d7, d5, d7 │ │ │ │ mov r0, r6 │ │ │ │ vldr d3, [r3] │ │ │ │ vmul.f64 d1, d1, d9 │ │ │ │ vmul.f64 d2, d2, d9 │ │ │ │ vmla.f64 d6, d1, d3 │ │ │ │ vmla.f64 d7, d2, d3 │ │ │ │ @@ -62391,21 +62382,21 @@ │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ vmla.f64 d5, d6, d3 │ │ │ │ vdiv.f64 d1, d1, d2 │ │ │ │ vmls.f64 d7, d5, d4 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ - bl e2f8 │ │ │ │ + bl ea68 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ add.w r1, r4, #344 @ 0x158 │ │ │ │ mov r0, r6 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ vldr d6, [sp, #72] @ 0x48 │ │ │ │ vldr d3, [sp, #80] @ 0x50 │ │ │ │ mov r0, r4 │ │ │ │ vldr d7, [sp, #88] @ 0x58 │ │ │ │ vdiv.f64 d1, d6, d8 │ │ │ │ vldr d4, [r8] │ │ │ │ vdiv.f64 d2, d3, d8 │ │ │ │ @@ -62418,107 +62409,107 @@ │ │ │ │ vmul.f64 d3, d3, d9 │ │ │ │ vmla.f64 d5, d1, d4 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vstr d5, [r4, #200] @ 0xc8 │ │ │ │ vstr d6, [r4, #208] @ 0xd0 │ │ │ │ vstr d7, [r4, #216] @ 0xd8 │ │ │ │ - bl 3a04c │ │ │ │ + bl 39fd4 │ │ │ │ mov r5, r0 │ │ │ │ - cbz r0, 3af02 │ │ │ │ - ldr r0, [pc, #96] @ (3af48 ) │ │ │ │ + cbz r0, 3ae8a │ │ │ │ + ldr r0, [pc, #96] @ (3aed0 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 3aaa2 │ │ │ │ + b.n 3aa2a │ │ │ │ ldr r2, [r4, #12] │ │ │ │ lsls r2, r2, #25 │ │ │ │ - bmi.n 3af12 │ │ │ │ + bmi.n 3ae9a │ │ │ │ vstr d8, [r3] │ │ │ │ - b.n 3ad22 │ │ │ │ + b.n 3acaa │ │ │ │ vstr d8, [r4, #760] @ 0x2f8 │ │ │ │ vstr d8, [r4, #688] @ 0x2b0 │ │ │ │ - b.n 3adb4 │ │ │ │ + b.n 3ad3c │ │ │ │ mov r0, r4 │ │ │ │ - bl 2a248 │ │ │ │ + bl 2a1d0 │ │ │ │ mov r0, r5 │ │ │ │ - b.n 3aaa2 │ │ │ │ - vldr d6, [pc, #24] @ 3af28 │ │ │ │ - b.n 3ac1e │ │ │ │ - ldr r0, [pc, #56] @ (3af4c ) │ │ │ │ + b.n 3aa2a │ │ │ │ + vldr d6, [pc, #24] @ 3aeb0 │ │ │ │ + b.n 3aba6 │ │ │ │ + ldr r0, [pc, #56] @ (3aed4 ) │ │ │ │ add r0, pc │ │ │ │ - b.n 3aaa2 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 3aa2a │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ ... │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #10 │ │ │ │ + lsls r4, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r6, #11 │ │ │ │ + asrs r4, r2, #20 │ │ │ │ movs r1, r0 │ │ │ │ - asrs r0, r5, #10 │ │ │ │ + asrs r4, r1, #19 │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ mov r6, r0 │ │ │ │ - ldr r0, [pc, #400] @ (3b0f4 ) │ │ │ │ - ldr r3, [pc, #404] @ (3b0f8 ) │ │ │ │ + ldr r0, [pc, #400] @ (3b07c ) │ │ │ │ + ldr r3, [pc, #404] @ (3b080 ) │ │ │ │ mov r4, r1 │ │ │ │ add r0, pc │ │ │ │ sub sp, #16 │ │ │ │ add r2, sp, #8 │ │ │ │ add r1, sp, #4 │ │ │ │ ldr r3, [r0, r3] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 13828 │ │ │ │ + bl 13978 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 13912 │ │ │ │ + bl 13a40 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - blt.n 3afac │ │ │ │ + blt.n 3af34 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ cmp r3, r5 │ │ │ │ it lt │ │ │ │ cmplt r1, r0 │ │ │ │ ite lt │ │ │ │ movlt r2, #1 │ │ │ │ movge r2, #0 │ │ │ │ cmp r1, #0 │ │ │ │ ite lt │ │ │ │ movlt r2, #0 │ │ │ │ andge.w r2, r2, #1 │ │ │ │ - cbnz r2, 3afc6 │ │ │ │ - ldr r2, [pc, #332] @ (3b0fc ) │ │ │ │ - ldr r3, [pc, #328] @ (3b0f8 ) │ │ │ │ + cbnz r2, 3af4e │ │ │ │ + ldr r2, [pc, #332] @ (3b084 ) │ │ │ │ + ldr r3, [pc, #328] @ (3b080 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3b0ee │ │ │ │ + bne.w 3b076 │ │ │ │ add sp, #16 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ cmp r5, r0 │ │ │ │ vmov.f64 d5, #240 @ 0xbf800000 -1.0 │ │ │ │ it lt │ │ │ │ asrlt r2, r5, #1 │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ @@ -62533,338 +62524,338 @@ │ │ │ │ str r5, [sp, #4] │ │ │ │ sub.w r1, r1, r3, asr #1 │ │ │ │ str r1, [sp, #8] │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vdiv.f64 d6, d7, d4 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3b0d4 │ │ │ │ + bmi.n 3b05c │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vcmp.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d6, d7 │ │ │ │ vmov s15, r1 │ │ │ │ vmov.f64 d3, #240 @ 0xbf800000 -1.0 │ │ │ │ - ldr r3, [pc, #216] @ (3b100 ) │ │ │ │ + ldr r3, [pc, #216] @ (3b088 ) │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ add r3, pc │ │ │ │ vneg.f64 d7, d7 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ vdiv.f64 d5, d7, d4 │ │ │ │ vcmpe.f64 d5, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3b0b8 │ │ │ │ + bmi.n 3b040 │ │ │ │ vmov.f64 d4, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d5, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3b08e │ │ │ │ + ble.n 3b016 │ │ │ │ vmov.f64 d5, d4 │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 3b0da │ │ │ │ + beq.n 3b062 │ │ │ │ cmp r3, #2 │ │ │ │ vmov.f64 d7, d6 │ │ │ │ itttt eq │ │ │ │ vmuleq.f64 d4, d5, d5 │ │ │ │ vmuleq.f64 d7, d6, d6 │ │ │ │ vmuleq.f64 d5, d5, d4 │ │ │ │ vmuleq.f64 d7, d7, d6 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3afac │ │ │ │ + beq.n 3af34 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3afac │ │ │ │ + beq.n 3af34 │ │ │ │ ldr r3, [r6, #16] │ │ │ │ cmp r3, #6 │ │ │ │ - beq.n 3afac │ │ │ │ + beq.n 3af34 │ │ │ │ vstr d5, [r6, #608] @ 0x260 │ │ │ │ vstr d7, [r6, #616] @ 0x268 │ │ │ │ vstr d6, [r6, #624] @ 0x270 │ │ │ │ - b.n 3afac │ │ │ │ + b.n 3af34 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3b056 │ │ │ │ + bne.n 3afde │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcmpe.f64 d5, #0.0 │ │ │ │ ite mi │ │ │ │ vnmulmi.f64 d7, d6, d6 │ │ │ │ vmulpl.f64 d7, d6, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite mi │ │ │ │ vnmulmi.f64 d5, d5, d5 │ │ │ │ vmulpl.f64 d5, d5, d5 │ │ │ │ - b.n 3b06e │ │ │ │ + b.n 3aff6 │ │ │ │ vmov.f64 d5, d3 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3b056 │ │ │ │ + bne.n 3afde │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite mi │ │ │ │ vnmulmi.f64 d7, d6, d6 │ │ │ │ vmulpl.f64 d7, d6, d6 │ │ │ │ - b.n 3b06e │ │ │ │ + b.n 3aff6 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - b.n 3b01c │ │ │ │ + b.n 3afa4 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite mi │ │ │ │ vnmulmi.f64 d7, d6, d6 │ │ │ │ vmulpl.f64 d7, d6, d6 │ │ │ │ - b.n 3b06e │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 3aff6 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - beq.n 3b024 │ │ │ │ + bne.n 3b09c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 3b198 │ │ │ │ + beq.n 3b010 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r6, [r4, #24] │ │ │ │ + ldr r6, [r0, #24] │ │ │ │ movs r2, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrd r2, r3, [r0] │ │ │ │ - cbz r2, 3b120 │ │ │ │ + cbz r2, 3b0a8 │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 3b114 │ │ │ │ + cbz r3, 3b09c │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #16] @ (3b128 ) │ │ │ │ + ldr r3, [pc, #16] @ (3b0b0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r2, [r0, #4] │ │ │ │ str r0, [r3, #4] │ │ │ │ bx lr │ │ │ │ - ldr r1, [pc, #8] @ (3b12c ) │ │ │ │ + ldr r1, [pc, #8] @ (3b0b4 ) │ │ │ │ add r1, pc │ │ │ │ str r3, [r1, #0] │ │ │ │ - b.n 3b110 │ │ │ │ - ldr r6, [r7, #8] │ │ │ │ + b.n 3b098 │ │ │ │ + ldr r6, [r3, #8] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [r6, #8] │ │ │ │ + ldr r2, [r2, #8] │ │ │ │ movs r2, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r3, [pc, #52] @ (3b174 ) │ │ │ │ + ldr r3, [pc, #52] @ (3b0fc ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 3b152 │ │ │ │ + cbz r4, 3b0da │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 3b146 │ │ │ │ - ldr r3, [pc, #36] @ (3b178 ) │ │ │ │ + bne.n 3b0ce │ │ │ │ + ldr r3, [pc, #36] @ (3b100 ) │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #4] │ │ │ │ str r2, [r3, #0] │ │ │ │ - cbz r4, 3b16a │ │ │ │ + cbz r4, 3b0f2 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 3b15e │ │ │ │ - ldr r3, [pc, #16] @ (3b17c ) │ │ │ │ + bne.n 3b0e6 │ │ │ │ + ldr r3, [pc, #16] @ (3b104 ) │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #4] │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r4, [r2, #8] │ │ │ │ + ldr r4, [r6, #4] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [r7, #4] │ │ │ │ + ldr r6, [r3, #4] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [r4, #4] │ │ │ │ + ldr r6, [r0, #4] │ │ │ │ movs r2, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r2, [pc, #56] @ (3b1c8 ) │ │ │ │ + ldr r2, [pc, #56] @ (3b150 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #4] │ │ │ │ - cbz r3, 3b1b4 │ │ │ │ + cbz r3, 3b13c │ │ │ │ ldr r1, [r3, #4] │ │ │ │ str r1, [r2, #4] │ │ │ │ - ldr r2, [pc, #48] @ (3b1cc ) │ │ │ │ + ldr r2, [pc, #48] @ (3b154 ) │ │ │ │ movs r1, #0 │ │ │ │ str r1, [r3, #0] │ │ │ │ add r2, pc │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [r3, #4] │ │ │ │ - cbz r2, 3b1aa │ │ │ │ + cbz r2, 3b132 │ │ │ │ str r3, [r2, #0] │ │ │ │ - ldr r2, [pc, #36] @ (3b1d0 ) │ │ │ │ + ldr r2, [pc, #36] @ (3b158 ) │ │ │ │ mov r0, r3 │ │ │ │ add r2, pc │ │ │ │ str r3, [r2, #0] │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #28] @ (3b1d4 ) │ │ │ │ + ldr r0, [pc, #28] @ (3b15c ) │ │ │ │ mov.w r2, #376 @ 0x178 │ │ │ │ movs r1, #67 @ 0x43 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r3, r0 │ │ │ │ - b.n 3b19a │ │ │ │ + b.n 3b122 │ │ │ │ nop │ │ │ │ - ldr r4, [r0, #4] │ │ │ │ + ldr r4, [r4, #0] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r4, [r6, #0] │ │ │ │ + ldr r4, [r2, #0] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r6, [r4, #0] │ │ │ │ + ldr r6, [r0, #0] │ │ │ │ movs r2, r0 │ │ │ │ - asrs r0, r5, #32 │ │ │ │ + asrs r4, r1, #9 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ - ldr r3, [pc, #480] @ (3b3d0 ) │ │ │ │ + ldr r3, [pc, #480] @ (3b358 ) │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #480] @ (3b3d4 ) │ │ │ │ + ldr r1, [pc, #480] @ (3b35c ) │ │ │ │ sub sp, #32 │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #480] @ (3b3d8 ) │ │ │ │ + ldr r2, [pc, #480] @ (3b360 ) │ │ │ │ add r1, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #28] │ │ │ │ mov.w r2, #0 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.w 3b372 │ │ │ │ + beq.w 3b2fa │ │ │ │ mov r6, r0 │ │ │ │ - vldr d9, [pc, #384] @ 3b390 │ │ │ │ + vldr d9, [pc, #384] @ 3b318 │ │ │ │ movs r7, #0 │ │ │ │ - vldr d12, [pc, #384] @ 3b398 │ │ │ │ - vldr d11, [pc, #388] @ 3b3a0 │ │ │ │ - vldr d10, [pc, #392] @ 3b3a8 │ │ │ │ - b.n 3b228 │ │ │ │ + vldr d12, [pc, #384] @ 3b320 │ │ │ │ + vldr d11, [pc, #388] @ 3b328 │ │ │ │ + vldr d10, [pc, #392] @ 3b330 │ │ │ │ + b.n 3b1b0 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 3b2c2 │ │ │ │ + beq.n 3b24a │ │ │ │ ldr r3, [r4, #20] │ │ │ │ cmp r3, r5 │ │ │ │ - bne.n 3b222 │ │ │ │ + bne.n 3b1aa │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bmi.n 3b320 │ │ │ │ + bmi.n 3b2a8 │ │ │ │ tst.w r3, #6 │ │ │ │ - beq.n 3b2e2 │ │ │ │ + beq.n 3b26a │ │ │ │ cmp r5, #79 @ 0x4f │ │ │ │ - vldr d8, [pc, #368] @ 3b3b0 │ │ │ │ + vldr d8, [pc, #368] @ 3b338 │ │ │ │ mov r8, sp │ │ │ │ add.w r1, r4, #120 @ 0x78 │ │ │ │ mov r2, r8 │ │ │ │ add.w r0, r6, #240 @ 0xf0 │ │ │ │ it gt │ │ │ │ vmovgt.f64 d8, d10 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3b296 │ │ │ │ + ble.n 3b21e │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ vldr d6, [r6, #280] @ 0x118 │ │ │ │ - vldr d5, [pc, #328] @ 3b3b8 │ │ │ │ + vldr d5, [pc, #328] @ 3b340 │ │ │ │ vabs.f64 d4, d7 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vsqrt.f64 d7, d4 │ │ │ │ vsqrt.f64 d4, d6 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vcmp.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d8, d7 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vcmpe.f64 d8, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3b222 │ │ │ │ + bmi.n 3b1aa │ │ │ │ cmp r7, #0 │ │ │ │ - beq.n 3b318 │ │ │ │ + beq.n 3b2a0 │ │ │ │ vcmpe.f64 d0, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ movmi r7, r4 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ it mi │ │ │ │ vmovmi.f64 d9, d0 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 3b228 │ │ │ │ - ldr r2, [pc, #280] @ (3b3dc ) │ │ │ │ - ldr r3, [pc, #272] @ (3b3d8 ) │ │ │ │ + bne.n 3b1b0 │ │ │ │ + ldr r2, [pc, #280] @ (3b364 ) │ │ │ │ + ldr r3, [pc, #272] @ (3b360 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3b388 │ │ │ │ + bne.n 3b310 │ │ │ │ mov r0, r7 │ │ │ │ add sp, #32 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ lsls r2, r3, #27 │ │ │ │ - bpl.n 3b376 │ │ │ │ + bpl.n 3b2fe │ │ │ │ tst.w r3, #224 @ 0xe0 │ │ │ │ mov r8, sp │ │ │ │ mov r2, r8 │ │ │ │ add.w r1, r4, #120 @ 0x78 │ │ │ │ add.w r0, r6, #240 @ 0xf0 │ │ │ │ ite ne │ │ │ │ vmovne.f64 d8, d11 │ │ │ │ vmoveq.f64 d8, d12 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r0, r8 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vcmpe.f64 d8, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3b222 │ │ │ │ + ble.n 3b1aa │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n 3b2aa │ │ │ │ + bne.n 3b232 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ mov r7, r4 │ │ │ │ - b.n 3b222 │ │ │ │ + b.n 3b1aa │ │ │ │ mov r8, sp │ │ │ │ add.w r1, r4, #120 @ 0x78 │ │ │ │ mov r2, r8 │ │ │ │ add.w r0, r6, #240 @ 0xf0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d7, [sp] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 3b222 │ │ │ │ + ble.w 3b1aa │ │ │ │ vldr d5, [sp, #8] │ │ │ │ - vldr d4, [pc, #120] @ 3b3c0 │ │ │ │ + vldr d4, [pc, #120] @ 3b348 │ │ │ │ vdiv.f64 d6, d5, d7 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vcmpe.f64 d6, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3b222 │ │ │ │ + bpl.w 3b1aa │ │ │ │ mov r0, r8 │ │ │ │ - bl ab5c │ │ │ │ - vldr d7, [pc, #100] @ 3b3c8 │ │ │ │ + bl aa78 │ │ │ │ + vldr d7, [pc, #100] @ 3b350 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3b222 │ │ │ │ + bpl.w 3b1aa │ │ │ │ mov r7, r4 │ │ │ │ - b.n 3b2c2 │ │ │ │ - ldr r2, [pc, #104] @ (3b3e0 ) │ │ │ │ + b.n 3b24a │ │ │ │ + ldr r2, [pc, #104] @ (3b368 ) │ │ │ │ movs r1, #188 @ 0xbc │ │ │ │ - ldr r0, [pc, #104] @ (3b3e4 ) │ │ │ │ + ldr r0, [pc, #104] @ (3b36c ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r7, [sp, #192] @ 0xc0 │ │ │ │ asrs r6, r0 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, r6, r3 │ │ │ │ @@ -62875,759 +62866,759 @@ │ │ │ │ asrs r6, r2 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, r6, r3 │ │ │ │ lsrs r2, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3b3c0 │ │ │ │ + b.n 3b348 │ │ │ │ lsls r3, r5 │ │ │ │ - ldr r7, [pc, #892] @ (3b740 ) │ │ │ │ + ldr r7, [pc, #892] @ (3b6c8 ) │ │ │ │ str r7, [sp, #564] @ 0x234 │ │ │ │ asrs r6, r5, #9 │ │ │ │ subs r7, #243 @ 0xf3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, r0, #4 │ │ │ │ lsrs r0, r4 │ │ │ │ - str r0, [r4, #124] @ 0x7c │ │ │ │ + str r0, [r0, #124] @ 0x7c │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r6!, {r2} │ │ │ │ + ldmia r6, {r2, r3, r4, r5, r6} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r5, {r1, r2, r4, r5} │ │ │ │ + ldmia r5, {r1, r2, r3, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r4, r6, #25 │ │ │ │ + asrs r0, r3, #2 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r4, #25 │ │ │ │ + asrs r2, r1, #2 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #688] @ (3b6b0 ) │ │ │ │ + ldr r2, [pc, #688] @ (3b638 ) │ │ │ │ mov r5, r3 │ │ │ │ - ldr r3, [pc, #688] @ (3b6b4 ) │ │ │ │ + ldr r3, [pc, #688] @ (3b63c ) │ │ │ │ add r2, pc │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr.w r9, [pc, #684] @ 3b6b8 │ │ │ │ + ldr.w r9, [pc, #684] @ 3b640 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r9, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ mov.w r3, #0 │ │ │ │ - ldr r3, [pc, #664] @ (3b6bc ) │ │ │ │ + ldr r3, [pc, #664] @ (3b644 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3b624 │ │ │ │ - bl 3b180 │ │ │ │ + beq.w 3b5ac │ │ │ │ + bl 3b108 │ │ │ │ mov r2, r7 │ │ │ │ str.w r8, [r0, #8] │ │ │ │ mov r4, r0 │ │ │ │ movs r1, #5 │ │ │ │ adds r0, #14 │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ mov lr, r5 │ │ │ │ add.w ip, r4, #24 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ - ldr r1, [pc, #616] @ (3b6c0 ) │ │ │ │ + ldr r1, [pc, #616] @ (3b648 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 3b470 │ │ │ │ - ldr r1, [pc, #608] @ (3b6c4 ) │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 3b3f8 │ │ │ │ + ldr r1, [pc, #608] @ (3b64c ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3b538 │ │ │ │ + bne.n 3b4c0 │ │ │ │ movs r3, #6 │ │ │ │ add.w r6, r4, #120 @ 0x78 │ │ │ │ strh r3, [r4, #12] │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ lsls r3, r3, #30 │ │ │ │ - bmi.w 3b5f4 │ │ │ │ + bmi.w 3b57c │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r4, #72] @ 0x48 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r4, #48 @ 0x30 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ ldrh r3, [r4, #12] │ │ │ │ and.w r3, r3, #6 │ │ │ │ - cbnz r3, 3b4d8 │ │ │ │ + cbnz r3, 3b460 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r3, s15 │ │ │ │ vstr s15, [r4, #20] │ │ │ │ subs r3, #200 @ 0xc8 │ │ │ │ cmp.w r3, #330 @ 0x14a │ │ │ │ - bcs.w 3b636 │ │ │ │ - ldr r2, [pc, #524] @ (3b6c8 ) │ │ │ │ - ldr r3, [pc, #504] @ (3b6b4 ) │ │ │ │ + bcs.w 3b5be │ │ │ │ + ldr r2, [pc, #524] @ (3b650 ) │ │ │ │ + ldr r3, [pc, #504] @ (3b63c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3b696 │ │ │ │ + bne.w 3b61e │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - vldr d6, [pc, #452] @ 3b6a0 │ │ │ │ + vldr d6, [pc, #452] @ 3b628 │ │ │ │ vmov.f64 d5, #52 @ 0x41a00000 20.0 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ vstr s15, [r4, #20] │ │ │ │ cmp r3, #199 @ 0xc7 │ │ │ │ - bls.n 3b4b8 │ │ │ │ - ldr r3, [pc, #460] @ (3b6cc ) │ │ │ │ + bls.n 3b440 │ │ │ │ + ldr r3, [pc, #460] @ (3b654 ) │ │ │ │ mov r0, r8 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #452] @ (3b6d0 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #452] @ (3b658 ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vstr d8, [sp] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r2, [r4, #0] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3b680 │ │ │ │ + beq.w 3b608 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 3b52c │ │ │ │ + cbz r3, 3b4b4 │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #420] @ (3b6d4 ) │ │ │ │ + ldr r3, [pc, #420] @ (3b65c ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r2, [r4, #4] │ │ │ │ str r4, [r3, #4] │ │ │ │ - b.n 3b4b8 │ │ │ │ - ldr r1, [pc, #412] @ (3b6d8 ) │ │ │ │ + b.n 3b440 │ │ │ │ + ldr r1, [pc, #412] @ (3b660 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b470 │ │ │ │ - ldr r1, [pc, #404] @ (3b6dc ) │ │ │ │ + beq.n 3b3f8 │ │ │ │ + ldr r1, [pc, #404] @ (3b664 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3b66e │ │ │ │ - ldr r1, [pc, #392] @ (3b6e0 ) │ │ │ │ + beq.w 3b5f6 │ │ │ │ + ldr r1, [pc, #392] @ (3b668 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3b672 │ │ │ │ - ldr r1, [pc, #380] @ (3b6e4 ) │ │ │ │ + beq.w 3b5fa │ │ │ │ + ldr r1, [pc, #380] @ (3b66c ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3b68a │ │ │ │ - ldr r1, [pc, #368] @ (3b6e8 ) │ │ │ │ + beq.w 3b612 │ │ │ │ + ldr r1, [pc, #368] @ (3b670 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3b68e │ │ │ │ - ldr r1, [pc, #356] @ (3b6ec ) │ │ │ │ + beq.w 3b616 │ │ │ │ + ldr r1, [pc, #356] @ (3b674 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b68e │ │ │ │ - ldr r1, [pc, #344] @ (3b6f0 ) │ │ │ │ + beq.n 3b616 │ │ │ │ + ldr r1, [pc, #344] @ (3b678 ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b692 │ │ │ │ - ldr r1, [pc, #336] @ (3b6f4 ) │ │ │ │ + beq.n 3b61a │ │ │ │ + ldr r1, [pc, #336] @ (3b67c ) │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ movs r3, #144 @ 0x90 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3b472 │ │ │ │ - ldr r3, [pc, #276] @ (3b6cc ) │ │ │ │ + beq.w 3b3fa │ │ │ │ + ldr r3, [pc, #276] @ (3b654 ) │ │ │ │ mov r0, r8 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #308] @ (3b6f8 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #308] @ (3b680 ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ str r6, [sp, #0] │ │ │ │ - blx 3394 │ │ │ │ - ldr r2, [pc, #296] @ (3b6fc ) │ │ │ │ - ldr r3, [pc, #220] @ (3b6b4 ) │ │ │ │ + blx 334c │ │ │ │ + ldr r2, [pc, #296] @ (3b684 ) │ │ │ │ + ldr r3, [pc, #220] @ (3b63c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3b696 │ │ │ │ + bne.n 3b61e │ │ │ │ mov r0, r4 │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b.n 3b108 │ │ │ │ + b.n 3b090 │ │ │ │ add r0, sp, #8 │ │ │ │ vldr d3, [r5, #16] │ │ │ │ vldr d2, [r5, #8] │ │ │ │ vldr d1, [r5] │ │ │ │ - vldr d0, [pc, #164] @ 3b6a8 │ │ │ │ - bl 20f4c │ │ │ │ + vldr d0, [pc, #164] @ 3b630 │ │ │ │ + bl 20ed4 │ │ │ │ vldr d7, [sp, #32] │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #3 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vstr d7, [r4, #72] @ 0x48 │ │ │ │ - bl af7c │ │ │ │ - b.n 3b490 │ │ │ │ + bl afae │ │ │ │ + b.n 3b418 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3b42c │ │ │ │ - ldr r0, [pc, #208] @ (3b700 ) │ │ │ │ + bne.w 3b3b4 │ │ │ │ + ldr r0, [pc, #208] @ (3b688 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.n 3b42c │ │ │ │ - ldr r3, [pc, #148] @ (3b6cc ) │ │ │ │ + bl 14170 │ │ │ │ + b.n 3b3b4 │ │ │ │ + ldr r3, [pc, #148] @ (3b654 ) │ │ │ │ mov r0, r8 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #188] @ (3b704 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #188] @ (3b68c ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vstr d8, [sp] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r2, [r4, #0] │ │ │ │ - cbz r2, 3b676 │ │ │ │ + cbz r2, 3b5fe │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 3b662 │ │ │ │ + cbz r3, 3b5ea │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #164] @ (3b708 ) │ │ │ │ + ldr r3, [pc, #164] @ (3b690 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r2, [r4, #4] │ │ │ │ str r4, [r3, #4] │ │ │ │ - b.n 3b4b8 │ │ │ │ + b.n 3b440 │ │ │ │ movs r3, #2 │ │ │ │ - b.n 3b472 │ │ │ │ + b.n 3b3fa │ │ │ │ movs r3, #4 │ │ │ │ - b.n 3b472 │ │ │ │ - ldr r1, [pc, #148] @ (3b70c ) │ │ │ │ + b.n 3b3fa │ │ │ │ + ldr r1, [pc, #148] @ (3b694 ) │ │ │ │ ldr r3, [r4, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [r1, #0] │ │ │ │ - b.n 3b65e │ │ │ │ - ldr r1, [pc, #140] @ (3b710 ) │ │ │ │ + b.n 3b5e6 │ │ │ │ + ldr r1, [pc, #140] @ (3b698 ) │ │ │ │ ldr r3, [r4, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [r1, #0] │ │ │ │ - b.n 3b528 │ │ │ │ + b.n 3b4b0 │ │ │ │ movs r3, #16 │ │ │ │ - b.n 3b472 │ │ │ │ + b.n 3b3fa │ │ │ │ movs r3, #48 @ 0x30 │ │ │ │ - b.n 3b472 │ │ │ │ + b.n 3b3fa │ │ │ │ movs r3, #80 @ 0x50 │ │ │ │ - b.n 3b472 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 3b3fa │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r3, r3 │ │ │ │ ... │ │ │ │ - ldmia r3, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r4, {r4, r5, r6} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3!, {r1, r2, r5, r6, r7} │ │ │ │ + ldmia r4, {r1, r2, r3, r4, r6} │ │ │ │ movs r1, r0 │ │ │ │ - str r2, [r6, #88] @ 0x58 │ │ │ │ + str r2, [r2, #88] @ 0x58 │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r2, r6, #22 │ │ │ │ + lsrs r6, r2, #31 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r5, #22 │ │ │ │ + lsrs r2, r2, #31 │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r3!, {r6} │ │ │ │ + ldmia r3, {r3, r4, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r6, #21 │ │ │ │ + lsrs r2, r3, #30 │ │ │ │ movs r1, r0 │ │ │ │ - str r6, [r4, #72] @ 0x48 │ │ │ │ + str r6, [r0, #72] @ 0x48 │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r0, r4, #19 │ │ │ │ + lsrs r4, r0, #28 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r3, #19 │ │ │ │ + lsrs r6, r7, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r2, #23 │ │ │ │ + lsrs r6, r6, #31 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r7, #18 │ │ │ │ + lsrs r2, r4, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r6, #18 │ │ │ │ + lsrs r6, r2, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r5, #18 │ │ │ │ + lsrs r6, r1, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r4, r5, #18 │ │ │ │ + lsrs r0, r2, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r4, #18 │ │ │ │ + lsrs r2, r1, #27 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r1, #18 │ │ │ │ + lsrs r6, r5, #26 │ │ │ │ movs r1, r0 │ │ │ │ - ldmia r2, {r1, r2, r5} │ │ │ │ + ldmia r2, {r1, r2, r3, r4, r7} │ │ │ │ movs r1, r0 │ │ │ │ @ instruction: 0xfaffffff │ │ │ │ - lsrs r0, r6, #17 │ │ │ │ + lsrs r4, r2, #26 │ │ │ │ movs r1, r0 │ │ │ │ - str r0, [r6, #52] @ 0x34 │ │ │ │ + str r0, [r2, #52] @ 0x34 │ │ │ │ movs r2, r0 │ │ │ │ - str r2, [r3, #52] @ 0x34 │ │ │ │ + str r2, [r7, #48] @ 0x30 │ │ │ │ movs r2, r0 │ │ │ │ - str r0, [r2, #52] @ 0x34 │ │ │ │ + str r0, [r6, #48] @ 0x30 │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4000] @ 0xfa0 │ │ │ │ mov r8, r3 │ │ │ │ - ldr r3, [pc, #708] @ (3b9f0 ) │ │ │ │ + ldr r3, [pc, #708] @ (3b978 ) │ │ │ │ mov r5, r2 │ │ │ │ sub sp, #12 │ │ │ │ add r3, pc │ │ │ │ - ldr.w sl, [pc, #704] @ 3b9f4 │ │ │ │ + ldr.w sl, [pc, #704] @ 3b97c │ │ │ │ vmov.f64 d11, d0 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ add sl, pc │ │ │ │ ldr.w r9, [sp, #96] @ 0x60 │ │ │ │ ldr r2, [r3, #0] │ │ │ │ vmov.f64 d10, d2 │ │ │ │ vmov.f64 d12, d3 │ │ │ │ mov r6, r0 │ │ │ │ mov r7, r1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3b922 │ │ │ │ - vldr d9, [pc, #636] @ 3b9d8 │ │ │ │ - bl 3b180 │ │ │ │ + beq.w 3b8aa │ │ │ │ + vldr d9, [pc, #636] @ 3b960 │ │ │ │ + bl 3b108 │ │ │ │ mov r2, r7 │ │ │ │ mov r4, r0 │ │ │ │ str r6, [r0, #8] │ │ │ │ movs r1, #5 │ │ │ │ adds r0, #14 │ │ │ │ - vldr d13, [pc, #628] @ 3b9e0 │ │ │ │ - bl 13d0c │ │ │ │ + vldr d13, [pc, #628] @ 3b968 │ │ │ │ + bl 13de4 │ │ │ │ vmul.f64 d10, d10, d9 │ │ │ │ mov lr, r8 │ │ │ │ add.w ip, r4, #24 │ │ │ │ add.w fp, r4, #120 @ 0x78 │ │ │ │ vdiv.f64 d7, d10, d13 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ vstr d7, [r4, #72] @ 0x48 │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r0, r8 │ │ │ │ mov r1, fp │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ vldr d0, [r4, #72] @ 0x48 │ │ │ │ mov r0, fp │ │ │ │ movs r1, #3 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r0, r8 │ │ │ │ add.w r1, r4, #48 @ 0x30 │ │ │ │ add.w r8, r4, #248 @ 0xf8 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ mov lr, r9 │ │ │ │ add.w ip, r4, #88 @ 0x58 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r0, r9 │ │ │ │ mov r1, r8 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ vldr d0, [r4, #72] @ 0x48 │ │ │ │ mov r0, r8 │ │ │ │ movs r1, #3 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ vsub.f64 d0, d0, d9 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmul.f64 d7, d12, d9 │ │ │ │ vmul.f64 d8, d8, d9 │ │ │ │ - ldr r1, [pc, #504] @ (3b9f8 ) │ │ │ │ + ldr r1, [pc, #504] @ (3b980 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vdiv.f64 d6, d7, d13 │ │ │ │ vdiv.f64 d7, d8, d13 │ │ │ │ vstr d6, [r4, #112] @ 0x70 │ │ │ │ vstr d7, [r4, #80] @ 0x50 │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 3b824 │ │ │ │ - ldr r1, [pc, #480] @ (3b9fc ) │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 3b7ac │ │ │ │ + ldr r1, [pc, #480] @ (3b984 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbnz r0, 3b87e │ │ │ │ + blx 352c │ │ │ │ + cbnz r0, 3b806 │ │ │ │ movs r3, #9 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ strh r3, [r4, #12] │ │ │ │ vcmpe.f64 d12, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 3b8e2 │ │ │ │ + blt.n 3b86a │ │ │ │ vmov.f64 d7, #20 @ 0x40a00000 5.0 │ │ │ │ vcmpe.f64 d12, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 3b8e2 │ │ │ │ - vldr d6, [pc, #416] @ 3b9e8 │ │ │ │ + bhi.n 3b86a │ │ │ │ + vldr d6, [pc, #416] @ 3b970 │ │ │ │ vmov.f64 d5, #52 @ 0x41a00000 20.0 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vsub.f64 d6, d11, d6 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ vstr s15, [r4, #20] │ │ │ │ cmp r3, #199 @ 0xc7 │ │ │ │ - bhi.n 3b948 │ │ │ │ - ldr r3, [pc, #404] @ (3ba00 ) │ │ │ │ + bhi.n 3b8d0 │ │ │ │ + ldr r3, [pc, #404] @ (3b988 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3b988 │ │ │ │ + beq.w 3b910 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r1, [pc, #388] @ (3ba04 ) │ │ │ │ + ldr r1, [pc, #388] @ (3b98c ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b934 │ │ │ │ - ldr r1, [pc, #376] @ (3ba08 ) │ │ │ │ + beq.n 3b8bc │ │ │ │ + ldr r1, [pc, #376] @ (3b990 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b942 │ │ │ │ - ldr r1, [pc, #368] @ (3ba0c ) │ │ │ │ + beq.n 3b8ca │ │ │ │ + ldr r1, [pc, #368] @ (3b994 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b942 │ │ │ │ - ldr r1, [pc, #356] @ (3ba10 ) │ │ │ │ + beq.n 3b8ca │ │ │ │ + ldr r1, [pc, #356] @ (3b998 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 3b942 │ │ │ │ - ldr r1, [pc, #348] @ (3ba14 ) │ │ │ │ + beq.n 3b8ca │ │ │ │ + ldr r1, [pc, #348] @ (3b99c ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 3b8dc │ │ │ │ - ldr r1, [pc, #340] @ (3ba18 ) │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 3b864 │ │ │ │ + ldr r1, [pc, #340] @ (3b9a0 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 3b8dc │ │ │ │ - ldr r1, [pc, #332] @ (3ba1c ) │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 3b864 │ │ │ │ + ldr r1, [pc, #332] @ (3b9a4 ) │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3b9a4 │ │ │ │ + bne.n 3b92c │ │ │ │ movs r3, #5 │ │ │ │ strh r3, [r4, #12] │ │ │ │ - b.n 3b844 │ │ │ │ - ldr r3, [pc, #316] @ (3ba20 ) │ │ │ │ + b.n 3b7cc │ │ │ │ + ldr r3, [pc, #316] @ (3b9a8 ) │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [sl, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #304] @ (3ba24 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #304] @ (3b9ac ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vstr d12, [sp] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r2, [r4, #0] │ │ │ │ - cbz r2, 3b938 │ │ │ │ + cbz r2, 3b8c0 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 3b90e │ │ │ │ + cbz r3, 3b896 │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #280] @ (3ba28 ) │ │ │ │ + ldr r3, [pc, #280] @ (3b9b0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r2, [r4, #4] │ │ │ │ str r4, [r3, #4] │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3b758 │ │ │ │ - ldr r0, [pc, #256] @ (3ba2c ) │ │ │ │ + bne.w 3b6e0 │ │ │ │ + ldr r0, [pc, #256] @ (3b9b4 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.n 3b758 │ │ │ │ + bl 14170 │ │ │ │ + b.n 3b6e0 │ │ │ │ movs r3, #13 │ │ │ │ - b.n 3b826 │ │ │ │ - ldr r1, [pc, #244] @ (3ba30 ) │ │ │ │ + b.n 3b7ae │ │ │ │ + ldr r1, [pc, #244] @ (3b9b8 ) │ │ │ │ ldr r3, [r4, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [r1, #0] │ │ │ │ - b.n 3b90a │ │ │ │ + b.n 3b892 │ │ │ │ movs r3, #1 │ │ │ │ strh r3, [r4, #12] │ │ │ │ - b.n 3b844 │ │ │ │ - ldr r3, [pc, #212] @ (3ba20 ) │ │ │ │ + b.n 3b7cc │ │ │ │ + ldr r3, [pc, #212] @ (3b9a8 ) │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [sl, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #220] @ (3ba34 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #220] @ (3b9bc ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ vstr d11, [sp] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r2, [r4, #0] │ │ │ │ - cbz r2, 3b99a │ │ │ │ + cbz r2, 3b922 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ - cbz r3, 3b974 │ │ │ │ + cbz r3, 3b8fc │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #192] @ (3ba38 ) │ │ │ │ + ldr r3, [pc, #192] @ (3b9c0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ str r2, [r4, #4] │ │ │ │ str r4, [r3, #4] │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr r0, [pc, #176] @ (3ba3c ) │ │ │ │ + ldr r0, [pc, #176] @ (3b9c4 ) │ │ │ │ add r0, pc │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 14098 │ │ │ │ - ldr r1, [pc, #164] @ (3ba40 ) │ │ │ │ + b.w 14170 │ │ │ │ + ldr r1, [pc, #164] @ (3b9c8 ) │ │ │ │ ldr r3, [r4, #4] │ │ │ │ add r1, pc │ │ │ │ str r3, [r1, #0] │ │ │ │ - b.n 3b970 │ │ │ │ - ldr r3, [pc, #120] @ (3ba20 ) │ │ │ │ + b.n 3b8f8 │ │ │ │ + ldr r3, [pc, #120] @ (3b9a8 ) │ │ │ │ mov r0, r6 │ │ │ │ ldr.w r3, [sl, r3] │ │ │ │ ldr r6, [r3, #0] │ │ │ │ - bl 47ebc │ │ │ │ - ldr r1, [pc, #144] @ (3ba44 ) │ │ │ │ + bl 47e44 │ │ │ │ + ldr r1, [pc, #144] @ (3b9cc ) │ │ │ │ mov r2, r0 │ │ │ │ mov r3, r7 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ str r5, [sp, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ mov r0, r4 │ │ │ │ add sp, #12 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 3b108 │ │ │ │ + b.w 3b090 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r3, r3 │ │ │ │ - str r4, [r4, #40] @ 0x28 │ │ │ │ + str r4, [r0, #40] @ 0x28 │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r0!, {r1, r2, r3, r4, r5, r7} │ │ │ │ + ldmia r1, {r1, r2, r4, r5} │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r0, r7, #11 │ │ │ │ + lsrs r4, r3, #20 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r0, r4, #11 │ │ │ │ + lsrs r4, r0, #20 │ │ │ │ movs r1, r0 │ │ │ │ - str r2, [r5, #20] │ │ │ │ + str r2, [r1, #20] │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r2, r0, #10 │ │ │ │ + lsrs r6, r4, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r4, r7, #9 │ │ │ │ + lsrs r0, r4, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r7, #9 │ │ │ │ + lsrs r6, r3, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r0, r6, #9 │ │ │ │ + lsrs r4, r2, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r4, #9 │ │ │ │ + lsrs r2, r1, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r4, #9 │ │ │ │ + lsrs r6, r0, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r3, #9 │ │ │ │ + lsrs r2, r0, #18 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r5, #9 │ │ │ │ + lsrs r4, r1, #18 │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r0, #12] │ │ │ │ + str r4, [r4, #8] │ │ │ │ movs r2, r0 │ │ │ │ strb.w pc, [r1, #255]! │ │ │ │ - str r0, [r3, #8] │ │ │ │ + str r0, [r7, #4] │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r2, r6, #8 │ │ │ │ + lsrs r6, r2, #17 │ │ │ │ movs r1, r0 │ │ │ │ - str r6, [r3, #4] │ │ │ │ + str r6, [r7, #0] │ │ │ │ movs r2, r0 │ │ │ │ - bl fffdfa3e <__bss_end__@@Base+0xfff38e06> │ │ │ │ - str r6, [r6, #0] │ │ │ │ + bl fffdf9c6 <__bss_end__@@Base+0xfff38e26> │ │ │ │ + str r6, [r2, #0] │ │ │ │ movs r2, r0 │ │ │ │ - lsrs r6, r7, #5 │ │ │ │ + lsrs r2, r4, #14 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r2, [pc, #84] @ (3baa0 ) │ │ │ │ + ldr r2, [pc, #84] @ (3ba28 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, #0] │ │ │ │ - cbz r3, 3ba9c │ │ │ │ + cbz r3, 3ba24 │ │ │ │ push {r4, r5} │ │ │ │ movs r5, #0 │ │ │ │ ldr r4, [r2, #4] │ │ │ │ ldrd r2, r1, [r3, #4] │ │ │ │ cmp r1, r0 │ │ │ │ - beq.n 3ba6a │ │ │ │ - cbz r2, 3ba7e │ │ │ │ + beq.n 3b9f2 │ │ │ │ + cbz r2, 3ba06 │ │ │ │ mov r3, r2 │ │ │ │ ldrd r2, r1, [r3, #4] │ │ │ │ cmp r1, r0 │ │ │ │ - bne.n 3ba5e │ │ │ │ + bne.n 3b9e6 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ - cbz r1, 3ba90 │ │ │ │ + cbz r1, 3ba18 │ │ │ │ str r2, [r1, #4] │ │ │ │ movs r5, #1 │ │ │ │ - cbz r2, 3ba84 │ │ │ │ + cbz r2, 3ba0c │ │ │ │ str r1, [r2, #0] │ │ │ │ str r4, [r3, #4] │ │ │ │ mov r4, r3 │ │ │ │ mov r3, r2 │ │ │ │ - b.n 3ba62 │ │ │ │ - cbnz r5, 3ba98 │ │ │ │ + b.n 3b9ea │ │ │ │ + cbnz r5, 3ba20 │ │ │ │ pop {r4, r5} │ │ │ │ bx lr │ │ │ │ str r4, [r3, #4] │ │ │ │ - ldr r2, [pc, #28] @ (3baa4 ) │ │ │ │ + ldr r2, [pc, #28] @ (3ba2c ) │ │ │ │ pop {r4, r5} │ │ │ │ add r2, pc │ │ │ │ str r3, [r2, #4] │ │ │ │ bx lr │ │ │ │ - ldr r5, [pc, #20] @ (3baa8 ) │ │ │ │ + ldr r5, [pc, #20] @ (3ba30 ) │ │ │ │ add r5, pc │ │ │ │ str r2, [r5, #0] │ │ │ │ - b.n 3ba70 │ │ │ │ + b.n 3b9f8 │ │ │ │ mov r3, r4 │ │ │ │ - b.n 3ba86 │ │ │ │ + b.n 3ba0e │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldrsh r2, [r1, r6] │ │ │ │ + ldrsh r2, [r5, r5] │ │ │ │ movs r2, r0 │ │ │ │ - ldrsh r2, [r1, r5] │ │ │ │ + ldrsh r2, [r5, r4] │ │ │ │ movs r2, r0 │ │ │ │ - ldrsh r2, [r0, r5] │ │ │ │ + ldrsh r2, [r4, r4] │ │ │ │ movs r2, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #36] @ (3bae4 ) │ │ │ │ + ldr r4, [pc, #36] @ (3ba6c ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 13b48 │ │ │ │ - ldrsh r4, [r3, r4] │ │ │ │ + b.w 13c20 │ │ │ │ + ldrsh r4, [r7, r3] │ │ │ │ movs r2, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w lr, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w lr, sp, lr │ │ │ │ str.w r0, [lr, #4016] @ 0xfb0 │ │ │ │ vldr s15, [ip, #24] │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ vldr d6, [ip] │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ vldr d5, [ip, #8] │ │ │ │ add r7, sp, #20 │ │ │ │ vcvt.f64.s32 d4, s15 │ │ │ │ vldr s15, [ip, #20] │ │ │ │ - vldr d3, [pc, #324] @ 3bc60 │ │ │ │ + vldr d3, [pc, #324] @ 3bbe8 │ │ │ │ mov r8, r0 │ │ │ │ vmla.f64 d4, d5, d0 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - ldr r2, [pc, #324] @ (3bc70 ) │ │ │ │ + ldr r2, [pc, #324] @ (3bbf8 ) │ │ │ │ vmla.f64 d7, d6, d1 │ │ │ │ vmul.f64 d6, d6, d3 │ │ │ │ - ldr r3, [pc, #316] @ (3bc74 ) │ │ │ │ + ldr r3, [pc, #316] @ (3bbfc ) │ │ │ │ add r2, pc │ │ │ │ vcvt.s32.f64 s11, d5 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d8, d2 │ │ │ │ mov fp, ip │ │ │ │ - ldr.w r9, [pc, #304] @ 3bc78 │ │ │ │ + ldr.w r9, [pc, #304] @ 3bc00 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r9, pc │ │ │ │ vmov r4, s11 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ @@ -63637,53 +63628,53 @@ │ │ │ │ vmov sl, s15 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ add.w r3, sl, r4 │ │ │ │ vmov r5, s15 │ │ │ │ adds r1, r6, r5 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r1, sl │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ vcmp.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 3bba4 │ │ │ │ - ldr r3, [pc, #240] @ (3bc7c ) │ │ │ │ + beq.n 3bb2c │ │ │ │ + ldr r3, [pc, #240] @ (3bc04 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #20] │ │ │ │ - cbz r3, 3bba0 │ │ │ │ - vldr d7, [pc, #212] @ 3bc68 │ │ │ │ + cbz r3, 3bb28 │ │ │ │ + vldr d7, [pc, #212] @ 3bbf0 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3bba4 │ │ │ │ - ldr r3, [pc, #220] @ (3bc80 ) │ │ │ │ - b.n 3bba6 │ │ │ │ - ldr r3, [pc, #220] @ (3bc84 ) │ │ │ │ + bmi.n 3bb2c │ │ │ │ + ldr r3, [pc, #220] @ (3bc08 ) │ │ │ │ + b.n 3bb2e │ │ │ │ + ldr r3, [pc, #220] @ (3bc0c ) │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ mov r1, r7 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ - bl 5b70 │ │ │ │ - ldr r3, [pc, #204] @ (3bc88 ) │ │ │ │ + bl 5b08 │ │ │ │ + ldr r3, [pc, #204] @ (3bc10 ) │ │ │ │ mov r1, r7 │ │ │ │ ldr.w r9, [r9, r3] │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ ldrh.w r2, [r9] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ - bl 6258 │ │ │ │ + bl 61f0 │ │ │ │ movs r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r7 │ │ │ │ - bl 4b14 │ │ │ │ + bl 4aac │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ mov r1, r7 │ │ │ │ ldrh.w r2, [r9] │ │ │ │ ldr r0, [r3, #32] │ │ │ │ - bl 6258 │ │ │ │ + bl 61f0 │ │ │ │ mov r0, r8 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ add.w r2, r4, r4, lsr #31 │ │ │ │ movw r4, #43691 @ 0xaaab │ │ │ │ movt r4, #10922 @ 0x2aaa │ │ │ │ add.w r1, sl, r2, asr #1 │ │ │ │ mov r7, r0 │ │ │ │ add.w lr, r5, r5, lsr #31 │ │ │ │ ldr.w r3, [fp, #16] │ │ │ │ @@ -63698,134 +63689,134 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ mul.w ip, r5, r7 │ │ │ │ mov r3, r8 │ │ │ │ str r7, [sp, #0] │ │ │ │ str r5, [sp, #4] │ │ │ │ add.w ip, ip, ip, lsr #31 │ │ │ │ sub.w r1, r1, ip, asr #1 │ │ │ │ - bl 9eb8 │ │ │ │ - ldr r2, [pc, #80] @ (3bc8c ) │ │ │ │ - ldr r3, [pc, #56] @ (3bc74 ) │ │ │ │ + bl 9d80 │ │ │ │ + ldr r2, [pc, #80] @ (3bc14 ) │ │ │ │ + ldr r3, [pc, #56] @ (3bbfc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3bc56 │ │ │ │ + bne.n 3bbde │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ - stmia r4!, {r1, r2, r6, r7} │ │ │ │ + stmia r5!, {r1, r2, r3, r4, r5} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r4!, {r1, r4, r5, r7} │ │ │ │ + stmia r5!, {r1, r3, r5} │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r0, [r2, r1] │ │ │ │ + ldrsh r0, [r6, r0] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r6, r7} │ │ │ │ + stmia r4!, {r3, r4, r5} │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2776] @ 0xad8 │ │ │ │ - ldr r3, [pc, #584] @ (3bef0 ) │ │ │ │ + ldr r3, [pc, #584] @ (3be78 ) │ │ │ │ subw sp, sp, #1220 @ 0x4c4 │ │ │ │ - ldr r2, [pc, #584] @ (3bef4 ) │ │ │ │ + ldr r2, [pc, #584] @ (3be7c ) │ │ │ │ mov r5, r1 │ │ │ │ add r3, pc │ │ │ │ ldrsh.w r6, [r1, #150] @ 0x96 │ │ │ │ mov r7, r3 │ │ │ │ str r3, [sp, #32] │ │ │ │ - ldr r3, [pc, #572] @ (3bef8 ) │ │ │ │ + ldr r3, [pc, #572] @ (3be80 ) │ │ │ │ add r2, pc │ │ │ │ str r0, [sp, #20] │ │ │ │ ldr r0, [r1, #20] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1212] @ 0x4bc │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ mov r4, r0 │ │ │ │ ldr r0, [r5, #20] │ │ │ │ - bl 13912 │ │ │ │ + bl 13a40 │ │ │ │ add r1, sp, #112 @ 0x70 │ │ │ │ mov r2, r6 │ │ │ │ mov r6, r1 │ │ │ │ mov r3, r4 │ │ │ │ str r0, [sp, #0] │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #0 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ mov r1, r6 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #516] @ (3befc ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #516] @ (3be84 ) │ │ │ │ ldr r0, [r5, #32] │ │ │ │ mov r1, r6 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ - ldr r3, [pc, #508] @ (3bf00 ) │ │ │ │ + bl 5b08 │ │ │ │ + ldr r3, [pc, #508] @ (3be88 ) │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [sp, #56] @ 0x38 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [pc, #500] @ (3bf04 ) │ │ │ │ + ldr r3, [pc, #500] @ (3be8c ) │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3bd3a │ │ │ │ + ble.n 3bcc2 │ │ │ │ ldr r2, [r3, #32] │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #32] │ │ │ │ - bne.w 3cb26 │ │ │ │ - vldr d6, [pc, #416] @ 3bed0 │ │ │ │ + bne.w 3caae │ │ │ │ + vldr d6, [pc, #416] @ 3be58 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ ldr r3, [r5, #32] │ │ │ │ add.w r1, r5, #148 @ 0x94 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r3 │ │ │ │ - vldr d14, [pc, #400] @ 3bed8 │ │ │ │ - bl 4dd0 │ │ │ │ - vldr d10, [pc, #400] @ 3bee0 │ │ │ │ - bl 2a4b4 │ │ │ │ + vldr d14, [pc, #400] @ 3be60 │ │ │ │ + bl 4d68 │ │ │ │ + vldr d10, [pc, #400] @ 3be68 │ │ │ │ + bl 2a43c │ │ │ │ ldrsh.w r2, [r5, #150] @ 0x96 │ │ │ │ vmov s15, r2 │ │ │ │ ldrsh.w r3, [r5, #154] @ 0x9a │ │ │ │ vmov.f64 d5, #28 @ 0x40e00000 7.0 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ subs r3, r3, r2 │ │ │ │ vcvt.f64.s32 d12, s15 │ │ │ │ vmov s15, r3 │ │ │ │ - ldr r3, [pc, #404] @ (3bf08 ) │ │ │ │ + ldr r3, [pc, #404] @ (3be90 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov sl, r0 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ mov r0, r4 │ │ │ │ ldr r1, [r2, r3] │ │ │ │ ldrsh.w r2, [r5, #148] @ 0x94 │ │ │ │ vdiv.f64 d9, d7, d5 │ │ │ │ @@ -63835,57 +63826,57 @@ │ │ │ │ subs r3, r3, r2 │ │ │ │ str r1, [sp, #48] @ 0x30 │ │ │ │ vcvt.f64.s32 d13, s15 │ │ │ │ vmov d8, r3, r3 │ │ │ │ vcvt.f64.s32 d8, d8, #1 │ │ │ │ vmul.f64 d14, d9, d14 │ │ │ │ vmul.f64 d10, d9, d10 │ │ │ │ - bl 2d6d4 │ │ │ │ + bl 2d65c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3cb0c │ │ │ │ + beq.w 3ca94 │ │ │ │ ldr.w r0, [r4, #776] @ 0x308 │ │ │ │ orr.w r0, r0, #262144 @ 0x40000 │ │ │ │ - ldr r1, [pc, #336] @ (3bf0c ) │ │ │ │ - ldr r6, [pc, #336] @ (3bf10 ) │ │ │ │ + ldr r1, [pc, #336] @ (3be94 ) │ │ │ │ + ldr r6, [pc, #336] @ (3be98 ) │ │ │ │ add r1, pc │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r6, pc │ │ │ │ ldr r2, [r1, #0] │ │ │ │ str.w r0, [r3, #776] @ 0x308 │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3bf20 │ │ │ │ - ldr.w r9, [pc, #320] @ 3bf14 │ │ │ │ + beq.w 3bea8 │ │ │ │ + ldr.w r9, [pc, #320] @ 3be9c │ │ │ │ movs r4, #0 │ │ │ │ str.w sl, [sp, #40] @ 0x28 │ │ │ │ mov fp, r4 │ │ │ │ ldr.w sl, [sp, #20] │ │ │ │ add r9, pc │ │ │ │ - vldr d11, [pc, #256] @ 3bee8 │ │ │ │ + vldr d11, [pc, #256] @ 3be70 │ │ │ │ add.w r8, sp, #696 @ 0x2b8 │ │ │ │ - b.n 3be02 │ │ │ │ + b.n 3bd8a │ │ │ │ ldr r3, [r6, #36] @ 0x24 │ │ │ │ add.w r1, r3, #12 │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3bf1c │ │ │ │ + beq.w 3bea4 │ │ │ │ ldr.w r0, [sl, #776] @ 0x308 │ │ │ │ vmov s15, r4 │ │ │ │ vmov.f64 d15, d13 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmla.f64 d15, d11, d8 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ tst r2, r0 │ │ │ │ vmla.f64 d1, d7, d9 │ │ │ │ - beq.n 3be82 │ │ │ │ + beq.n 3be0a │ │ │ │ ldr r3, [r1, #8] │ │ │ │ - cbz r3, 3be28 │ │ │ │ + cbz r3, 3bdb0 │ │ │ │ ldr.w r3, [r9, #32] │ │ │ │ - cbnz r3, 3be82 │ │ │ │ + cbnz r3, 3be0a │ │ │ │ vadd.f64 d5, d9, d1 │ │ │ │ vadd.f64 d6, d8, d15 │ │ │ │ vadd.f64 d4, d10, d1 │ │ │ │ vadd.f64 d7, d10, d10 │ │ │ │ vadd.f64 d3, d10, d15 │ │ │ │ mov r0, r8 │ │ │ │ vstr d1, [sp, #24] │ │ │ │ @@ -63895,122 +63886,122 @@ │ │ │ │ vcvt.s32.f64 s10, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s13 │ │ │ │ vcvt.s32.f64 s13, d3 │ │ │ │ vmov r3, s15 │ │ │ │ vstr s10, [sp] │ │ │ │ vmov r1, s13 │ │ │ │ - bl 4abc │ │ │ │ - ldr r3, [pc, #168] @ (3bf18 ) │ │ │ │ + bl 4a54 │ │ │ │ + ldr r3, [pc, #168] @ (3bea0 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r1, r8 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ vldr d1, [sp, #24] │ │ │ │ ldr r3, [r6, #36] @ 0x24 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ vmov.f64 d2, d14 │ │ │ │ vmla.f64 d1, d9, d7 │ │ │ │ vmla.f64 d0, d8, d7 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ mov r2, r7 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ adds r4, #1 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ cmp r4, #7 │ │ │ │ - bne.n 3bdee │ │ │ │ + bne.n 3bd76 │ │ │ │ ldr r3, [r6, #36] @ 0x24 │ │ │ │ add.w fp, fp, #1 │ │ │ │ add.w r1, r3, #12 │ │ │ │ str r1, [r6, #36] @ 0x24 │ │ │ │ ldr r2, [r3, #12] │ │ │ │ - cbz r2, 3bf1c │ │ │ │ + cbz r2, 3bea4 │ │ │ │ cmp.w fp, #2 │ │ │ │ - beq.w 3d74c │ │ │ │ + beq.w 3d6d4 │ │ │ │ vmov s15, fp │ │ │ │ movs r4, #0 │ │ │ │ vcvt.f64.s32 d11, s15 │ │ │ │ - b.n 3bdfe │ │ │ │ + b.n 3bd86 │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fb1 │ │ │ │ ... │ │ │ │ - stmia r3!, {r1, r2, r3, r6} │ │ │ │ + stmia r3!, {r1, r2, r6, r7} │ │ │ │ movs r1, r0 │ │ │ │ - stmia r3!, {r1, r6} │ │ │ │ + stmia r3!, {r1, r3, r4, r5, r7} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ - movs r0, r0 │ │ │ │ lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r1, r3] │ │ │ │ - movs r2, r0 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - sbcs.w r0, r2, #1 │ │ │ │ - ldrb r2, [r3, r0] │ │ │ │ + ldrb r6, [r5, r2] │ │ │ │ movs r2, r0 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ + movs r0, r0 │ │ │ │ + adcs.w r0, r2, #1 │ │ │ │ ldrh r2, [r7, r7] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + ldrh r2, [r3, r7] │ │ │ │ + movs r2, r0 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ ldr.w sl, [sp, #40] @ 0x28 │ │ │ │ - ldr.w r3, [pc, #1092] @ 3c368 │ │ │ │ + ldr.w r3, [pc, #1092] @ 3c2f0 │ │ │ │ mov r0, sl │ │ │ │ ldr r6, [sp, #32] │ │ │ │ add.w r7, r5, #156 @ 0x9c │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, sl │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ ldr r4, [r5, #32] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr.w r3, [pc, #1060] @ 3c36c │ │ │ │ + bl 4d68 │ │ │ │ + ldr.w r3, [pc, #1060] @ 3c2f4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ add r6, sp, #720 @ 0x2d0 │ │ │ │ str r3, [sp, #24] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 6258 │ │ │ │ + bl 61f0 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r6 │ │ │ │ - bl 4b14 │ │ │ │ + bl 4aac │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ ldr r7, [r5, #12] │ │ │ │ mov r0, r7 │ │ │ │ vldr d8, [r7, #280] @ 0x118 │ │ │ │ - bl 45178 │ │ │ │ - vldr d2, [pc, #924] @ 3c320 │ │ │ │ + bl 45100 │ │ │ │ + vldr d2, [pc, #924] @ 3c2a8 │ │ │ │ ldr.w r3, [r7, #812] @ 0x32c │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ - vldr d6, [pc, #920] @ 3c328 │ │ │ │ + vldr d6, [pc, #920] @ 3c2b0 │ │ │ │ ldrsh.w r7, [r6, #6] │ │ │ │ ldrsh.w r2, [r6, #2] │ │ │ │ vldr d3, [r3, #616] @ 0x268 │ │ │ │ vdiv.f64 d7, d8, d2 │ │ │ │ vldr d4, [r3, #680] @ 0x2a8 │ │ │ │ vldr d5, [r3, #696] @ 0x2b8 │ │ │ │ adds r3, r7, r2 │ │ │ │ @@ -64019,21 +64010,21 @@ │ │ │ │ vmov s5, r3 │ │ │ │ vcvt.f64.s32 d8, s5 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vsub.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3cbf2 │ │ │ │ - vldr d6, [pc, #860] @ 3c330 │ │ │ │ + bgt.w 3cb7a │ │ │ │ + vldr d6, [pc, #860] @ 3c2b8 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 3cb1a │ │ │ │ + bls.w 3caa2 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ - vldr d5, [pc, #848] @ 3c338 │ │ │ │ + vldr d5, [pc, #848] @ 3c2c0 │ │ │ │ vmov.f64 d6, #148 @ 0xc0a00000 -5.0 │ │ │ │ vmls.f64 d6, d7, d5 │ │ │ │ subs r2, r7, r2 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ add.w r9, sp, #744 @ 0x2e8 │ │ │ │ vmov d9, r2, r2 │ │ │ │ @@ -64043,121 +64034,121 @@ │ │ │ │ vmls.f64 d10, d9, d6 │ │ │ │ vadd.f64 d7, d10, d7 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r3, s14 │ │ │ │ sxth r3, r3 │ │ │ │ strh.w r3, [r9, #2] │ │ │ │ cmp r7, r3 │ │ │ │ - bgt.w 3cc48 │ │ │ │ + bgt.w 3cbd0 │ │ │ │ add r3, sp, #920 @ 0x398 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ mov r0, r3 │ │ │ │ mov r7, r3 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ ldrsh.w r3, [r6, #4] │ │ │ │ ldrsh.w r2, [r6] │ │ │ │ vmov.f64 d1, d9 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ subs r2, r3, r2 │ │ │ │ vmov s0, r2 │ │ │ │ vcvt.f64.s32 d0, s0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ ldrsh.w r3, [r6] │ │ │ │ vmov s0, r3 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vcvt.f64.s32 d0, s0 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #764] @ (3c370 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #764] @ (3c2f8 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r8, [r3, #16] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.w 3cd02 │ │ │ │ + beq.w 3cc8a │ │ │ │ add.w r9, sp, #888 @ 0x378 │ │ │ │ add.w fp, sp, #1048 @ 0x418 │ │ │ │ addw r3, sp, #1180 @ 0x49c │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, sp, #840 @ 0x348 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r8 │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ mov r2, r4 │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r3, [pc, #716] @ (3c374 ) │ │ │ │ + ldr r3, [pc, #716] @ (3c2fc ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ vadd.f64 d8, d8, d9 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r7, s15 │ │ │ │ vstr s15, [sp] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r2, r7 │ │ │ │ ldrsh.w r3, [r6, #4] │ │ │ │ ldrsh.w r1, [r6] │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r4 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ str r7, [sp, #0] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ str r3, [sp, #4] │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ ldrsh.w r3, [r6, #4] │ │ │ │ ldrsh.w r1, [r6] │ │ │ │ vmov r2, s15 │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 40b1c │ │ │ │ + bl 40aa4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 41894 │ │ │ │ + bl 4181c │ │ │ │ mov r0, r5 │ │ │ │ - bl 21a4c │ │ │ │ + bl 219d4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 21d00 │ │ │ │ + bl 21c88 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2f630 │ │ │ │ + bl 2f5b8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2f924 │ │ │ │ + bl 2f8ac │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ str.w r5, [r9, #16] │ │ │ │ vldr d7, [r3] │ │ │ │ add.w r3, sp, #1320 @ 0x528 │ │ │ │ str.w r3, [r9, #28] │ │ │ │ - ldr r3, [pc, #576] @ (3c378 ) │ │ │ │ + ldr r3, [pc, #576] @ (3c300 ) │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3, #40] @ 0x28 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3c15e │ │ │ │ + ble.n 3c0e6 │ │ │ │ ldr r2, [r3, #20] │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #20] │ │ │ │ - bne.w 3cc1e │ │ │ │ + bne.w 3cba6 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ - ldr r3, [pc, #540] @ (3c37c ) │ │ │ │ + ldr r3, [pc, #540] @ (3c304 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r8, [r3] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.w 3cf12 │ │ │ │ + beq.w 3ce9a │ │ │ │ ldrsh.w r7, [r5, #180] @ 0xb4 │ │ │ │ add.w r1, r5, #180 @ 0xb4 │ │ │ │ ldrsh.w r3, [r5, #184] @ 0xb8 │ │ │ │ ldrsh.w r6, [r5, #182] @ 0xb6 │ │ │ │ subs r3, r3, r7 │ │ │ │ vmov s15, r3 │ │ │ │ ldrsh.w r3, [r5, #186] @ 0xba │ │ │ │ @@ -64167,126 +64158,126 @@ │ │ │ │ vmov s15, r3 │ │ │ │ mov r0, r4 │ │ │ │ str.w r6, [r9, #20] │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ str.w r7, [r9, #24] │ │ │ │ vstr d9, [r9, #8] │ │ │ │ vstr d8, [r9] │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ ldr.w r8, [sp, #20] │ │ │ │ mov r0, r8 │ │ │ │ - bl 2d45c │ │ │ │ + bl 2d3e4 │ │ │ │ vmov s28, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2d4a8 │ │ │ │ + bl 2d430 │ │ │ │ vmov s27, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 2d4f0 │ │ │ │ + bl 2d478 │ │ │ │ vmov s26, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov s15, r7 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ mov r0, fp │ │ │ │ vcvt.f64.s32 d11, s15 │ │ │ │ vmov s15, r6 │ │ │ │ - ldr r6, [pc, #388] @ (3c380 ) │ │ │ │ + ldr r6, [pc, #388] @ (3c308 ) │ │ │ │ vcvt.f64.s32 d10, s15 │ │ │ │ add r6, pc │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vmov.f64 d12, d11 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d15, d10 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ ldr r0, [r6, #0] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [r8, #712] @ 0x2c8 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, fp │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d6, [pc, #240] @ 3c340 │ │ │ │ + bl b284 │ │ │ │ + vldr d6, [pc, #240] @ 3c2c8 │ │ │ │ vmov.f64 d7, #80 @ 0x3e800000 0.250 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ mov r0, fp │ │ │ │ vmla.f64 d15, d8, d6 │ │ │ │ vmla.f64 d12, d9, d7 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ ldr r0, [r6, #4] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [r8, #720] @ 0x2d0 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, fp │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmov.f64 d1, d15 │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, fp │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ ldr r0, [r6, #4] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, r8 │ │ │ │ - bl 23628 │ │ │ │ + bl 235b0 │ │ │ │ vmov s14, r0 │ │ │ │ - vldr d6, [pc, #120] @ 3c348 │ │ │ │ + vldr d6, [pc, #120] @ 3c2d0 │ │ │ │ mov r0, fp │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #112] @ 3c350 │ │ │ │ + vldr d6, [pc, #112] @ 3c2d8 │ │ │ │ vdiv.f64 d15, d7, d6 │ │ │ │ - bl acb0 │ │ │ │ - vldr d0, [pc, #108] @ 3c358 │ │ │ │ + bl ac98 │ │ │ │ + vldr d0, [pc, #108] @ 3c2e0 │ │ │ │ vmov.f64 d7, #34 @ 0x41100000 9.0 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, fp │ │ │ │ vnmls.f64 d0, d15, d7 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d7, [pc, #80] @ 3c360 │ │ │ │ + bl b284 │ │ │ │ + vldr d7, [pc, #80] @ 3c2e8 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - b.n 3c384 │ │ │ │ + b.n 3c30c │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -64316,191 +64307,191 @@ │ │ │ │ cmp r1, #85 @ 0x55 │ │ │ │ ldr r2, [r7, #36] @ 0x24 │ │ │ │ ands r7, r1 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r5, r5] │ │ │ │ + ldr r0, [r1, r5] │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r4, #11 │ │ │ │ + lsls r0, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r4, r2] │ │ │ │ + ldr r6, [r0, r2] │ │ │ │ movs r2, r0 │ │ │ │ - ldr r4, [r7, r1] │ │ │ │ + ldr r4, [r3, r1] │ │ │ │ movs r2, r0 │ │ │ │ - ldrsb r4, [r3, r7] │ │ │ │ + ldrsb r4, [r7, r6] │ │ │ │ movs r2, r0 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmla.f64 d1, d8, d7 │ │ │ │ - vldr d7, [pc, #520] @ 3c598 │ │ │ │ + vldr d7, [pc, #520] @ 3c520 │ │ │ │ vmla.f64 d0, d9, d7 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ mov r0, r8 │ │ │ │ - bl 2d440 │ │ │ │ + bl 2d3c8 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3cb9e │ │ │ │ + beq.w 3cb26 │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vneg.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d9, [pc, #464] @ 3c5a0 │ │ │ │ + bl b284 │ │ │ │ + vldr d9, [pc, #464] @ 3c528 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #240 @ 0xbf800000 -1.0 │ │ │ │ vmla.f64 d1, d8, d9 │ │ │ │ - bl b23c │ │ │ │ - ldr r3, [pc, #520] @ (3c5f0 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r3, [pc, #520] @ (3c578 ) │ │ │ │ mov r2, r4 │ │ │ │ mov r1, fp │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #12] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ - bl 45dc4 │ │ │ │ + bl 45d4c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ vldr d6, [r3, #624] @ 0x270 │ │ │ │ vldr d7, [r3, #600] @ 0x258 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 3cb5a │ │ │ │ - vldr d1, [pc, #404] @ 3c5a8 │ │ │ │ + ble.w 3cae2 │ │ │ │ + vldr d1, [pc, #404] @ 3c530 │ │ │ │ vcvt.f64.s32 d2, s28 │ │ │ │ - ldr r0, [pc, #472] @ (3c5f4 ) │ │ │ │ + ldr r0, [pc, #472] @ (3c57c ) │ │ │ │ mov ip, r9 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ add r0, pc │ │ │ │ - bl 3bae8 │ │ │ │ - ldr r0, [pc, #460] @ (3c5f8 ) │ │ │ │ + bl 3ba70 │ │ │ │ + ldr r0, [pc, #460] @ (3c580 ) │ │ │ │ vcvt.f64.s32 d2, s27 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d1, [pc, #356] @ 3c598 │ │ │ │ + vldr d1, [pc, #356] @ 3c520 │ │ │ │ add r0, pc │ │ │ │ - vldr d0, [pc, #376] @ 3c5b0 │ │ │ │ - bl 3bae8 │ │ │ │ - ldr r0, [pc, #444] @ (3c5fc ) │ │ │ │ + vldr d0, [pc, #376] @ 3c538 │ │ │ │ + bl 3ba70 │ │ │ │ + ldr r0, [pc, #444] @ (3c584 ) │ │ │ │ vcvt.f64.s32 d2, s26 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d1, [pc, #332] @ 3c598 │ │ │ │ + vldr d1, [pc, #332] @ 3c520 │ │ │ │ add r0, pc │ │ │ │ - bl 3bae8 │ │ │ │ + bl 3ba70 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ ldrsh.w fp, [r5, #194] @ 0xc2 │ │ │ │ ldrsh.w r9, [r5, #190] @ 0xbe │ │ │ │ ldrsh.w r4, [r5, #192] @ 0xc0 │ │ │ │ ldrsh.w r7, [r5, #188] @ 0xbc │ │ │ │ ldrh r6, [r3, #0] │ │ │ │ sub.w r3, fp, r9 │ │ │ │ vmov s28, r3 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ ldr r2, [r5, #36] @ 0x24 │ │ │ │ mov r3, r4 │ │ │ │ mov r1, r7 │ │ │ │ sub.w r8, r4, r7 │ │ │ │ mov r4, r0 │ │ │ │ ldr.w sl, [r2, #4] │ │ │ │ mov r2, r9 │ │ │ │ str.w fp, [sp] │ │ │ │ ldr.w fp, [sp, #60] @ 0x3c │ │ │ │ mov r0, fp │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - vldr d5, [pc, #280] @ 3c5b8 │ │ │ │ + vldr d5, [pc, #280] @ 3c540 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ ldr.w r3, [r2, #640] @ 0x280 │ │ │ │ vmov.f64 d4, d7 │ │ │ │ vmov s12, r3 │ │ │ │ vcvt.f64.s32 d6, d6, #15 │ │ │ │ ldr.w r3, [r2, #776] @ 0x308 │ │ │ │ lsls r3, r3, #23 │ │ │ │ it mi │ │ │ │ movmi r3, #0 │ │ │ │ vmla.f64 d4, d6, d5 │ │ │ │ it mi │ │ │ │ strmi r3, [sp, #84] @ 0x54 │ │ │ │ vcvt.s32.f64 s13, d4 │ │ │ │ vstr s13, [sp, #60] @ 0x3c │ │ │ │ - bmi.n 3c4f2 │ │ │ │ + bmi.n 3c47a │ │ │ │ vldr d6, [r2, #752] @ 0x2f0 │ │ │ │ vmla.f64 d7, d6, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp r3, #120 @ 0x78 │ │ │ │ it ge │ │ │ │ movge r3, #120 @ 0x78 │ │ │ │ cmp r3, #20 │ │ │ │ it lt │ │ │ │ movlt r3, #20 │ │ │ │ subs r3, #20 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ vmov s15, r9 │ │ │ │ - vldr d9, [pc, #200] @ 3c5c0 │ │ │ │ + vldr d9, [pc, #200] @ 3c548 │ │ │ │ vcvt.f64.s32 d14, s28 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ vmov s15, r8 │ │ │ │ add.w r8, r8, r8, lsr #31 │ │ │ │ - vldr d11, [pc, #184] @ 3c5c8 │ │ │ │ + vldr d11, [pc, #184] @ 3c550 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vldr d12, [pc, #184] @ 3c5d0 │ │ │ │ + vldr d12, [pc, #184] @ 3c558 │ │ │ │ add.w r7, r7, r8, asr #1 │ │ │ │ vmov s11, r7 │ │ │ │ - ldr.w r8, [pc, #220] @ 3c600 │ │ │ │ + ldr.w r8, [pc, #220] @ 3c588 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d8, s11 │ │ │ │ ldr r7, [r3, #12] │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ vstr d7, [sp, #64] @ 0x40 │ │ │ │ - vldr d7, [pc, #160] @ 3c5d8 │ │ │ │ + vldr d7, [pc, #160] @ 3c560 │ │ │ │ mov.w r9, #20 │ │ │ │ and.w r3, r7, #2 │ │ │ │ add r8, pc │ │ │ │ vmov.f64 d0, d8 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ vadd.f64 d10, d9, d6 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmla.f64 d10, d14, d7 │ │ │ │ - vldr d7, [pc, #136] @ 3c5e0 │ │ │ │ + vldr d7, [pc, #136] @ 3c568 │ │ │ │ movw r7, #52429 @ 0xcccd │ │ │ │ movt r7, #52428 @ 0xcccc │ │ │ │ movw fp, #52428 @ 0xcccc │ │ │ │ movt fp, #3276 @ 0xccc │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vstr d6, [sp, #72] @ 0x48 │ │ │ │ vmul.f64 d11, d9, d11 │ │ │ │ vmul.f64 d12, d9, d12 │ │ │ │ - vldr d13, [pc, #108] @ 3c5e8 │ │ │ │ + vldr d13, [pc, #108] @ 3c570 │ │ │ │ vmov.f64 d15, #240 @ 0xbf800000 -1.0 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ ldr.w sl, [sp, #52] @ 0x34 │ │ │ │ str.w r8, [sp, #52] @ 0x34 │ │ │ │ mov r8, r9 │ │ │ │ - b.n 3c656 │ │ │ │ + b.n 3c5de │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ @@ -64535,181 +64526,183 @@ │ │ │ │ subs r7, #164 @ 0xa4 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ ldrb r7, [r0, r0] │ │ │ │ adds r3, #20 │ │ │ │ - add r6, pc, #152 @ (adr r6, 3c688 ) │ │ │ │ + add r6, pc, #152 @ (adr r6, 3c610 ) │ │ │ │ subs r4, #145 @ 0x91 │ │ │ │ - strb r0, [r6, r7] │ │ │ │ + strb r0, [r2, r7] │ │ │ │ movs r2, r0 │ │ │ │ - vaddl.u16 q8, d6, d0 │ │ │ │ - vaddl.u8 q8, d12, d0 │ │ │ │ - vaddl.u q0, d10, d0 │ │ │ │ - b.n 3c4fc │ │ │ │ - movs r0, r0 │ │ │ │ + lsls r2, r7, #7 │ │ │ │ + movs r1, r0 │ │ │ │ + lsls r0, r6, #7 │ │ │ │ + movs r1, r0 │ │ │ │ + lsls r6, r3, #7 │ │ │ │ + movs r1, r0 │ │ │ │ + @ instruction: 0xe9b80000 │ │ │ │ add.w r8, r8, #10 │ │ │ │ cmp.w r8, #110 @ 0x6e │ │ │ │ - beq.n 3c6c4 │ │ │ │ + beq.n 3c64c │ │ │ │ sub.w r3, r8, #20 │ │ │ │ vmov s12, r3 │ │ │ │ - vldr d7, [pc, #912] @ 3c9a8 │ │ │ │ + vldr d7, [pc, #912] @ 3c930 │ │ │ │ add.w r9, sp, #96 @ 0x60 │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ - vldr d2, [pc, #908] @ 3c9b0 │ │ │ │ - vldr d0, [pc, #912] @ 3c9b8 │ │ │ │ + vldr d2, [pc, #908] @ 3c938 │ │ │ │ + vldr d0, [pc, #912] @ 3c940 │ │ │ │ mov r1, r9 │ │ │ │ - vldr d4, [pc, #912] @ 3c9c0 │ │ │ │ + vldr d4, [pc, #912] @ 3c948 │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ - vldr d5, [pc, #916] @ 3c9c8 │ │ │ │ + vldr d5, [pc, #916] @ 3c950 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vdiv.f64 d7, d6, d2 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ vmul.f64 d0, d0, d4 │ │ │ │ vdiv.f64 d0, d0, d5 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d13, [sp, #96] @ 0x60 │ │ │ │ vldr d15, [sl, #-8] │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmla.f64 d3, d11, d15 │ │ │ │ vmla.f64 d2, d11, d13 │ │ │ │ vmla.f64 d1, d9, d15 │ │ │ │ vmla.f64 d0, d9, d13 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2a50c │ │ │ │ + bl 2a494 │ │ │ │ cmp.w r8, #20 │ │ │ │ - beq.w 3cb36 │ │ │ │ + beq.w 3cabe │ │ │ │ mul.w r2, r7, r8 │ │ │ │ cmp.w fp, r2, ror #2 │ │ │ │ - bcc.n 3c604 │ │ │ │ + bcc.n 3c58c │ │ │ │ ldr.w r9, [sp, #36] @ 0x24 │ │ │ │ mov r2, r8 │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ add.w r8, r8, #10 │ │ │ │ mov r0, r9 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmla.f64 d1, d12, d15 │ │ │ │ vmla.f64 d0, d12, d13 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r9 │ │ │ │ vldr d2, [sp, #40] @ 0x28 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ cmp.w r8, #110 @ 0x6e │ │ │ │ - bne.n 3c60e │ │ │ │ - vldr d11, [pc, #760] @ 3c9c0 │ │ │ │ + bne.n 3c596 │ │ │ │ + vldr d11, [pc, #760] @ 3c948 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - vldr d2, [pc, #768] @ 3c9d0 │ │ │ │ + vldr d2, [pc, #768] @ 3c958 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - vldr d3, [pc, #768] @ 3c9d8 │ │ │ │ + vldr d3, [pc, #768] @ 3c960 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d4, d11 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ - bl 2a780 │ │ │ │ - vldr d7, [pc, #760] @ 3c9e0 │ │ │ │ - vldr d2, [pc, #764] @ 3c9e8 │ │ │ │ + bl 2a708 │ │ │ │ + vldr d7, [pc, #760] @ 3c968 │ │ │ │ + vldr d2, [pc, #764] @ 3c970 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ - ldr r1, [pc, #844] @ (3ca40 ) │ │ │ │ + ldr r1, [pc, #844] @ (3c9c8 ) │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmla.f64 d1, d9, d7 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ add r1, pc │ │ │ │ mov r2, r6 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ vldr s15, [sp, #84] @ 0x54 │ │ │ │ - vldr d6, [pc, #664] @ 3c9a8 │ │ │ │ + vldr d6, [pc, #664] @ 3c930 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ - vldr d2, [pc, #688] @ 3c9c8 │ │ │ │ + vldr d2, [pc, #688] @ 3c950 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #640] @ 3c9b0 │ │ │ │ + vldr d6, [pc, #640] @ 3c938 │ │ │ │ vdiv.f64 d4, d7, d6 │ │ │ │ - vldr d7, [pc, #640] @ 3c9b8 │ │ │ │ + vldr d7, [pc, #640] @ 3c940 │ │ │ │ vsub.f64 d4, d4, d7 │ │ │ │ vmul.f64 d4, d4, d11 │ │ │ │ vdiv.f64 d2, d4, d2 │ │ │ │ - bl 2a8f0 │ │ │ │ + bl 2a878 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3cbb8 │ │ │ │ - ldr r3, [pc, #752] @ (3ca44 ) │ │ │ │ + beq.w 3cb40 │ │ │ │ + ldr r3, [pc, #752] @ (3c9cc ) │ │ │ │ add r3, pc │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ - ldr r1, [pc, #752] @ (3ca48 ) │ │ │ │ + ldr r1, [pc, #752] @ (3c9d0 ) │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ mov r0, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ - vldr d7, [pc, #652] @ 3c9f0 │ │ │ │ - vldr d2, [pc, #656] @ 3c9f8 │ │ │ │ + blx 3598 │ │ │ │ + vldr d7, [pc, #652] @ 3c978 │ │ │ │ + vldr d2, [pc, #656] @ 3c980 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ vmls.f64 d1, d9, d7 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl 2aac0 │ │ │ │ - vldr d2, [pc, #632] @ 3ca00 │ │ │ │ - vldr d7, [pc, #636] @ 3ca08 │ │ │ │ + bl 2aa48 │ │ │ │ + vldr d2, [pc, #632] @ 3c988 │ │ │ │ + vldr d7, [pc, #636] @ 3c990 │ │ │ │ vmov.f64 d3, d10 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d2, d9, d2 │ │ │ │ vmls.f64 d3, d9, d7 │ │ │ │ vmov.f64 d7, #104 @ 0x3f400000 0.750 │ │ │ │ vmls.f64 d1, d9, d7 │ │ │ │ vsub.f64 d0, d8, d2 │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ - bl 2a598 │ │ │ │ + bl 2a520 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ - bl 3de98 │ │ │ │ - ldr r3, [pc, #656] @ (3ca4c ) │ │ │ │ + bl 3de20 │ │ │ │ + ldr r3, [pc, #656] @ (3c9d4 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - vldr d7, [pc, #592] @ 3ca10 │ │ │ │ + vldr d7, [pc, #592] @ 3c998 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ vldr d6, [r3] │ │ │ │ vdiv.f64 d7, d0, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp r3, #49 @ 0x31 │ │ │ │ - bgt.w 3cb3c │ │ │ │ + bgt.w 3cac4 │ │ │ │ adds r3, #3 │ │ │ │ movw r2, #26215 @ 0x6667 │ │ │ │ movt r2, #26214 @ 0x6666 │ │ │ │ asrs r7, r3, #31 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ rsb r7, r7, r2, asr #1 │ │ │ │ add.w r7, r7, r7, lsl #2 │ │ │ │ - vldr d6, [pc, #544] @ 3ca18 │ │ │ │ + vldr d6, [pc, #544] @ 3c9a0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vldr d5, [sp, #64] @ 0x40 │ │ │ │ mov r2, r6 │ │ │ │ vldr d9, [sp, #72] @ 0x48 │ │ │ │ adds r7, #5 │ │ │ │ - vldr d7, [pc, #532] @ 3ca20 │ │ │ │ + vldr d7, [pc, #532] @ 3c9a8 │ │ │ │ vmul.f64 d15, d5, d6 │ │ │ │ - ldr r1, [pc, #572] @ (3ca50 ) │ │ │ │ + ldr r1, [pc, #572] @ (3c9d8 ) │ │ │ │ vmov.f64 d1, d9 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vmla.f64 d1, d14, d7 │ │ │ │ add r1, pc │ │ │ │ vmov.f64 d2, d15 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movw r1, #26215 @ 0x6667 │ │ │ │ movt r1, #26214 @ 0x6666 │ │ │ │ movs r0, #10 │ │ │ │ vldr d7, [r3, #760] @ 0x2f8 │ │ │ │ smull ip, r3, r1, r7 │ │ │ │ asrs r7, r7, #31 │ │ │ │ @@ -64718,76 +64711,76 @@ │ │ │ │ vmov r2, s15 │ │ │ │ adds r2, #5 │ │ │ │ smull r3, r1, r1, r2 │ │ │ │ asrs r2, r2, #31 │ │ │ │ mul.w r3, r0, r7 │ │ │ │ ldr r7, [sp, #36] @ 0x24 │ │ │ │ rsb r2, r2, r1, asr #2 │ │ │ │ - ldr r1, [pc, #504] @ (3ca54 ) │ │ │ │ + ldr r1, [pc, #504] @ (3c9dc ) │ │ │ │ add r1, pc │ │ │ │ mul.w r2, r0, r2 │ │ │ │ mov r0, r7 │ │ │ │ - blx 35fc │ │ │ │ - vldr d7, [pc, #444] @ 3ca28 │ │ │ │ + blx 3598 │ │ │ │ + vldr d7, [pc, #444] @ 3c9b0 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d2, d15 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vmla.f64 d1, d14, d7 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ - bl 2aac0 │ │ │ │ + bl 2aa48 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ mov r0, r4 │ │ │ │ ldrh r2, [r2, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2a4a0 │ │ │ │ + bl 2a428 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #504] @ 0x1f8 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3cae8 │ │ │ │ + beq.w 3ca70 │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ vldr d7, [r3] │ │ │ │ - ldr r3, [pc, #424] @ (3ca58 ) │ │ │ │ + ldr r3, [pc, #424] @ (3c9e0 ) │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3, #48] @ 0x30 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3c8dc │ │ │ │ + ble.n 3c864 │ │ │ │ ldr r2, [r3, #56] @ 0x38 │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #56] @ 0x38 │ │ │ │ - bne.w 3ccec │ │ │ │ - vldr d6, [pc, #268] @ 3c9e0 │ │ │ │ + bne.w 3cc74 │ │ │ │ + vldr d6, [pc, #268] @ 3c968 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #48] @ 0x30 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ ldrsh.w r1, [r5, #188] @ 0xbc │ │ │ │ add r7, sp, #864 @ 0x360 │ │ │ │ vmov s13, r1 │ │ │ │ ldrsh.w r2, [r5, #190] @ 0xbe │ │ │ │ - vldr d1, [pc, #316] @ 3ca30 │ │ │ │ + vldr d1, [pc, #316] @ 3c9b8 │ │ │ │ mov r0, r7 │ │ │ │ vldr d8, [r3, #704] @ 0x2c0 │ │ │ │ vcvt.f64.s32 d2, s13 │ │ │ │ ldrsh.w r3, [r5, #192] @ 0xc0 │ │ │ │ vmov s13, r2 │ │ │ │ - vldr d7, [pc, #240] @ 3c9f8 │ │ │ │ + vldr d7, [pc, #240] @ 3c980 │ │ │ │ subs r3, r3, r1 │ │ │ │ vcvt.f64.s32 d5, s13 │ │ │ │ vmov s13, r3 │ │ │ │ ldrsh.w r3, [r5, #194] @ 0xc2 │ │ │ │ - vldr d4, [pc, #268] @ 3ca28 │ │ │ │ + vldr d4, [pc, #268] @ 3c9b0 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ subs r3, r3, r2 │ │ │ │ vcmpe.f64 d8, d4 │ │ │ │ vmla.f64 d2, d6, d1 │ │ │ │ vmul.f64 d6, d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ @@ -64803,36 +64796,36 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vcvt.s32.f64 s11, d5 │ │ │ │ vmov r4, s15 │ │ │ │ vmov r9, s11 │ │ │ │ add.w r2, r9, r4 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r9 │ │ │ │ - bmi.w 3cbbe │ │ │ │ - bl 4abc │ │ │ │ + bmi.w 3cb46 │ │ │ │ + bl 4a54 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ add.w r6, r6, r6, lsr #31 │ │ │ │ - vldr d8, [pc, #180] @ 3ca38 │ │ │ │ + vldr d8, [pc, #180] @ 3c9c0 │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ add.w r6, r8, r6, asr #1 │ │ │ │ - bl 6258 │ │ │ │ + bl 61f0 │ │ │ │ movs r2, #1 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r7 │ │ │ │ - bl 4b14 │ │ │ │ + bl 4aac │ │ │ │ mov r1, r7 │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ mov.w r8, #3 │ │ │ │ - b.n 3ca5c │ │ │ │ + b.n 3c9e4 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3c9b0 │ │ │ │ + b.n 3c938 │ │ │ │ eors r0, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r4, r2 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -64847,29 +64840,29 @@ │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ lsls r1, r5, #1 │ │ │ │ - add r4, pc, #580 @ (adr r4, 3cc20 ) │ │ │ │ + add r4, pc, #580 @ (adr r4, 3cba8 ) │ │ │ │ asrs r4, r5, #1 │ │ │ │ ands r2, r0 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #190 @ 0xbe │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #225 @ 0xe1 │ │ │ │ - bvc.n 3ca10 │ │ │ │ + bvc.n 3c998 │ │ │ │ strb r3, [r4, #2] │ │ │ │ lsrs r5, r7, #8 │ │ │ │ subs r7, #199 @ 0xc7 │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fe1 │ │ │ │ @ instruction: 0x47ae │ │ │ │ @@ -64889,34 +64882,34 @@ │ │ │ │ str r3, [r5, r7] │ │ │ │ subs r7, #232 @ 0xe8 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #236 @ 0xec │ │ │ │ lsrs r5, r7, #8 │ │ │ │ - add r3, pc, #860 @ (adr r3, 3cd90 ) │ │ │ │ + add r3, pc, #860 @ (adr r3, 3cd18 ) │ │ │ │ subs r5, #112 @ 0x70 │ │ │ │ subs r7, #234 @ 0xea │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #148 @ 0x94 │ │ │ │ - ldc2 0, cr0, [r6, #-0] │ │ │ │ - bvc.n 3ca9c │ │ │ │ + vhadd.u d0, d10, d0 │ │ │ │ + bvc.n 3ca04 │ │ │ │ movs r0, r0 │ │ │ │ - stc2l 0, cr0, [r4], {0} │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + cdp2 0, 14, cr0, cr8, cr0, {0} │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - stc2 0, cr0, [ip], {-0} │ │ │ │ - umlal r0, r0, r0, r0 │ │ │ │ - str r4, [r5, r4] │ │ │ │ + cdp2 0, 3, cr0, cr0, cr0, {0} │ │ │ │ + cdp2 0, 0, cr0, cr4, cr0, {0} │ │ │ │ + str r4, [r1, r4] │ │ │ │ movs r2, r0 │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldrh r2, [r7, #0] │ │ │ │ - bl 6258 │ │ │ │ + bl 61f0 │ │ │ │ vmov s12, r4 │ │ │ │ vcvt.f64.s32 d6, d6, #2 │ │ │ │ add.w r4, r4, r4, lsr #31 │ │ │ │ vmul.f64 d8, d9, d8 │ │ │ │ ldrh r3, [r7, #0] │ │ │ │ add.w r4, r9, r4, asr #1 │ │ │ │ vmov s15, r4 │ │ │ │ @@ -64929,236 +64922,236 @@ │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vstr s13, [sp, #4] │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ add.w r3, r7, r7, lsl #1 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ sub.w r6, r6, r3, asr #1 │ │ │ │ - ldr r3, [pc, #776] @ (3cdb8 ) │ │ │ │ + ldr r3, [pc, #776] @ (3cd40 ) │ │ │ │ vmov r2, s15 │ │ │ │ mov r1, r6 │ │ │ │ add r3, pc │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ adds r3, r7, r4 │ │ │ │ vmov s14, r3 │ │ │ │ str r7, [sp, #4] │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ mov r1, r6 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ str.w r8, [sp] │ │ │ │ - ldr r3, [pc, #748] @ (3cdbc ) │ │ │ │ + ldr r3, [pc, #748] @ (3cd44 ) │ │ │ │ ldrh r2, [r7, #0] │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ str r2, [sp, #8] │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - bl 9eb8 │ │ │ │ - ldr r2, [pc, #724] @ (3cdc0 ) │ │ │ │ - ldr r3, [pc, #728] @ (3cdc4 ) │ │ │ │ + bl 9d80 │ │ │ │ + ldr r2, [pc, #724] @ (3cd48 ) │ │ │ │ + ldr r3, [pc, #728] @ (3cd4c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1212] @ 0x4bc │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3d766 │ │ │ │ + bne.w 3d6ee │ │ │ │ addw sp, sp, #1220 @ 0x4c4 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr.w r0, [r3, #776] @ 0x308 │ │ │ │ bic.w r0, r0, #262144 @ 0x40000 │ │ │ │ - b.w 3bdba │ │ │ │ - vldr d6, [pc, #604] @ 3cd78 │ │ │ │ + b.w 3bd42 │ │ │ │ + vldr d6, [pc, #604] @ 3cd00 │ │ │ │ vmul.f64 d6, d7, d6 │ │ │ │ - b.w 3bff2 │ │ │ │ - vldr d6, [pc, #600] @ 3cd80 │ │ │ │ + b.w 3bf7a │ │ │ │ + vldr d6, [pc, #600] @ 3cd08 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #24] │ │ │ │ - b.w 3bd3a │ │ │ │ + b.w 3bcc2 │ │ │ │ mov.w r8, #30 │ │ │ │ - b.n 3c60e │ │ │ │ + b.n 3c596 │ │ │ │ cmp.w r3, #500 @ 0x1f4 │ │ │ │ - bge.n 3cc2e │ │ │ │ + bge.n 3cbb6 │ │ │ │ adds r7, r3, #5 │ │ │ │ movw r3, #52429 @ 0xcccd │ │ │ │ movt r3, #52428 @ 0xcccc │ │ │ │ umull r3, r7, r3, r7 │ │ │ │ movs r3, #10 │ │ │ │ lsrs r7, r7, #3 │ │ │ │ mul.w r7, r3, r7 │ │ │ │ - b.n 3c7f4 │ │ │ │ - ldr r0, [pc, #620] @ (3cdc8 ) │ │ │ │ + b.n 3c77c │ │ │ │ + ldr r0, [pc, #620] @ (3cd50 ) │ │ │ │ vcvt.f64.s32 d2, s28 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d1, [pc, #548] @ 3cd88 │ │ │ │ - vldr d0, [pc, #552] @ 3cd90 │ │ │ │ + vldr d1, [pc, #548] @ 3cd10 │ │ │ │ + vldr d0, [pc, #552] @ 3cd18 │ │ │ │ add r0, pc │ │ │ │ - bl 3bae8 │ │ │ │ - ldr r0, [pc, #600] @ (3cdcc ) │ │ │ │ + bl 3ba70 │ │ │ │ + ldr r0, [pc, #600] @ (3cd54 ) │ │ │ │ vcvt.f64.s32 d2, s27 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d1, [pc, #532] @ 3cd90 │ │ │ │ + vldr d1, [pc, #532] @ 3cd18 │ │ │ │ add r0, pc │ │ │ │ - vldr d0, [pc, #536] @ 3cd98 │ │ │ │ - bl 3bae8 │ │ │ │ - ldr r0, [pc, #584] @ (3cdd0 ) │ │ │ │ + vldr d0, [pc, #536] @ 3cd20 │ │ │ │ + bl 3ba70 │ │ │ │ + ldr r0, [pc, #584] @ (3cd58 ) │ │ │ │ vcvt.f64.s32 d2, s26 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov ip, r9 │ │ │ │ - vldr d1, [pc, #508] @ 3cd90 │ │ │ │ + vldr d1, [pc, #508] @ 3cd18 │ │ │ │ add r0, pc │ │ │ │ - bl 3bae8 │ │ │ │ - b.n 3c454 │ │ │ │ + bl 3ba70 │ │ │ │ + b.n 3c3dc │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - b.n 3c3cc │ │ │ │ - ldr r3, [pc, #536] @ (3cdd4 ) │ │ │ │ - add r3, pc │ │ │ │ - b.n 3c754 │ │ │ │ - bl 4abc │ │ │ │ - vldr d7, [pc, #476] @ 3cda0 │ │ │ │ + bl b284 │ │ │ │ + b.n 3c354 │ │ │ │ + ldr r3, [pc, #536] @ (3cd5c ) │ │ │ │ + add r3, pc │ │ │ │ + b.n 3c6dc │ │ │ │ + bl 4a54 │ │ │ │ + vldr d7, [pc, #476] @ 3cd28 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3cbe0 │ │ │ │ - ble.w 3c978 │ │ │ │ - ldr r3, [pc, #512] @ (3cdd8 ) │ │ │ │ + bmi.n 3cb68 │ │ │ │ + ble.w 3c900 │ │ │ │ + ldr r3, [pc, #512] @ (3cd60 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #56] @ 0x38 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3c978 │ │ │ │ - ldr r3, [pc, #504] @ (3cddc ) │ │ │ │ + bne.w 3c900 │ │ │ │ + ldr r3, [pc, #504] @ (3cd64 ) │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [sp, #32] │ │ │ │ ldr r0, [r5, #32] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ - b.n 3c978 │ │ │ │ + bl 5b08 │ │ │ │ + b.n 3c900 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ mov r0, r4 │ │ │ │ str r7, [sp, #0] │ │ │ │ add.w r9, sp, #888 @ 0x378 │ │ │ │ add.w fp, sp, #1048 @ 0x418 │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ str r3, [sp, #4] │ │ │ │ ldrsh.w r3, [r6, #4] │ │ │ │ ldrsh.w r1, [r6] │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ addw r3, sp, #1180 @ 0x49c │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ add r3, sp, #840 @ 0x348 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ - b.w 3c0a2 │ │ │ │ - vldr d6, [pc, #392] @ 3cda8 │ │ │ │ + b.w 3c02a │ │ │ │ + vldr d6, [pc, #392] @ 3cd30 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ - b.w 3c15e │ │ │ │ + b.w 3c0e6 │ │ │ │ add.w r7, r3, #50 @ 0x32 │ │ │ │ movw r3, #34079 @ 0x851f │ │ │ │ movt r3, #20971 @ 0x51eb │ │ │ │ umull r3, r7, r3, r7 │ │ │ │ movs r3, #100 @ 0x64 │ │ │ │ lsrs r7, r7, #5 │ │ │ │ mul.w r7, r3, r7 │ │ │ │ - b.n 3c7f4 │ │ │ │ + b.n 3c77c │ │ │ │ sub.w r8, r7, r3 │ │ │ │ - ldr r3, [pc, #400] @ (3cde0 ) │ │ │ │ + ldr r3, [pc, #400] @ (3cd68 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ mov r0, r4 │ │ │ │ ldrsh.w r1, [r9, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ ldrsh.w r3, [r9] │ │ │ │ subs r7, r1, r3 │ │ │ │ mov r1, r9 │ │ │ │ add.w fp, r7, #3 │ │ │ │ str r7, [sp, #36] @ 0x24 │ │ │ │ ands.w fp, fp, r7, asr #32 │ │ │ │ it cc │ │ │ │ movcc fp, r7 │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldrsh.w r3, [r9, #4] │ │ │ │ ldrsh.w r2, [r9] │ │ │ │ mov.w sl, fp, asr #2 │ │ │ │ add r3, r7 │ │ │ │ add r3, r8 │ │ │ │ add r2, sl │ │ │ │ cmp r2, r3 │ │ │ │ - bge.w 3c02c │ │ │ │ + bge.w 3bfb4 │ │ │ │ add.w r1, sl, r2 │ │ │ │ mov.w r0, sl, lsl #1 │ │ │ │ sub.w fp, r1, r8 │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ str r5, [sp, #60] @ 0x3c │ │ │ │ mov r5, r0 │ │ │ │ str.w sl, [sp, #40] @ 0x28 │ │ │ │ mov sl, fp │ │ │ │ str r6, [sp, #80] @ 0x50 │ │ │ │ mov r6, r2 │ │ │ │ cmp r6, r1 │ │ │ │ it lt │ │ │ │ sublt.w fp, r6, r8 │ │ │ │ - bge.n 3ccd4 │ │ │ │ + bge.n 3cc5c │ │ │ │ ldrsh.w r2, [r9, #2] │ │ │ │ mov r0, r4 │ │ │ │ ldrh r3, [r7, #0] │ │ │ │ add.w r1, r8, r2 │ │ │ │ str r3, [sp, #4] │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ add.w r1, fp, r8 │ │ │ │ add.w fp, fp, #1 │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ cmp fp, sl │ │ │ │ - bne.n 3ccb2 │ │ │ │ + bne.n 3cc3a │ │ │ │ ldrsh.w r3, [r9, #4] │ │ │ │ add r6, r5 │ │ │ │ ldr r2, [sp, #36] @ 0x24 │ │ │ │ add sl, r5 │ │ │ │ add r3, r2 │ │ │ │ add r3, r8 │ │ │ │ cmp r6, r3 │ │ │ │ - bge.n 3ccfa │ │ │ │ + bge.n 3cc82 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ adds r1, r3, r6 │ │ │ │ - b.n 3cca8 │ │ │ │ - vldr d6, [pc, #168] @ 3cd98 │ │ │ │ + b.n 3cc30 │ │ │ │ + vldr d6, [pc, #168] @ 3cd20 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #48] @ 0x30 │ │ │ │ - b.n 3c8dc │ │ │ │ + b.n 3c864 │ │ │ │ ldr r5, [sp, #60] @ 0x3c │ │ │ │ ldr r6, [sp, #80] @ 0x50 │ │ │ │ - b.w 3c02c │ │ │ │ + b.w 3bfb4 │ │ │ │ add.w r9, sp, #888 @ 0x378 │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ mov r1, r9 │ │ │ │ mov.w sl, #0 │ │ │ │ mov.w fp, #0 │ │ │ │ mov r8, r0 │ │ │ │ strd sl, fp, [sp, #888] @ 0x378 │ │ │ │ strd sl, fp, [sp, #896] @ 0x380 │ │ │ │ strd sl, fp, [sp, #904] @ 0x388 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #864 @ 0x360 │ │ │ │ movs r2, #0 │ │ │ │ strd sl, fp, [r1, #8] │ │ │ │ mov r0, r8 │ │ │ │ strd sl, fp, [r1, #16] │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16368 @ 0x3ff0 │ │ │ │ strd r2, r3, [r1] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ addw r3, sp, #1180 @ 0x49c │ │ │ │ add r2, sp, #840 @ 0x348 │ │ │ │ add r0, sp, #816 @ 0x330 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ add r0, sp, #792 @ 0x318 │ │ │ │ str r4, [sp, #72] @ 0x48 │ │ │ │ @@ -65166,21 +65159,21 @@ │ │ │ │ mov r7, r1 │ │ │ │ str.w r9, [sp, #88] @ 0x58 │ │ │ │ add.w fp, sp, #1048 @ 0x418 │ │ │ │ str r6, [sp, #92] @ 0x5c │ │ │ │ add.w sl, sp, #768 @ 0x300 │ │ │ │ ldr r5, [sp, #40] @ 0x28 │ │ │ │ mov r4, r0 │ │ │ │ - vldr d12, [pc, #68] @ 3cdb0 │ │ │ │ + vldr d12, [pc, #68] @ 3cd38 │ │ │ │ mov r9, r3 │ │ │ │ mov r6, r2 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ str r1, [sp, #80] @ 0x50 │ │ │ │ - b.n 3cee2 │ │ │ │ + b.n 3ce6a │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ itt hi │ │ │ │ ldrhi r1, [sp, #616] @ 0x268 │ │ │ │ ldrhi r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ @@ -65205,261 +65198,261 @@ │ │ │ │ strle r6, [r4, #100] @ 0x64 │ │ │ │ strgt r6, [r4, #100] @ 0x64 │ │ │ │ subgt r7, #230 @ 0xe6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ eors r7, r7 │ │ │ │ - bic.w r0, r4, r0 │ │ │ │ - ldr??.w r0, [r8, r0] │ │ │ │ - push {r4, lr} │ │ │ │ + mrrc 0, 0, r0, r8, cr0 │ │ │ │ + @ instruction: 0xfb9c0000 │ │ │ │ + push {r3, r7, lr} │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strh.w r0, [r6] │ │ │ │ - strb.w r0, [r4] │ │ │ │ - ldr??.w r0, [r2, r0] │ │ │ │ - strb.w r0, [sl, r0] │ │ │ │ - ldr r6, [pc, #24] @ (3cdf4 ) │ │ │ │ + @ instruction: 0xfaca0000 │ │ │ │ + @ instruction: 0xfaa80000 │ │ │ │ + @ instruction: 0xfa960000 │ │ │ │ + @ instruction: 0xfa2e0000 │ │ │ │ + ldr r5, [pc, #920] @ (3d0fc ) │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r3, #10 │ │ │ │ + lsls r4, r2, #10 │ │ │ │ movs r0, r0 │ │ │ │ vmov s15, r7 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - ble.w 3cef4 │ │ │ │ + ble.w 3ce7c │ │ │ │ vsub.f64 d7, d7, d12 │ │ │ │ - vldr d6, [pc, #680] @ 3d0a0 │ │ │ │ + vldr d6, [pc, #680] @ 3d028 │ │ │ │ vmov.f64 d10, #148 @ 0xc0a00000 -5.0 │ │ │ │ vmls.f64 d10, d7, d6 │ │ │ │ - ldr r1, [pc, #756] @ (3d0f8 ) │ │ │ │ + ldr r1, [pc, #756] @ (3d080 ) │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r9 │ │ │ │ - vldr d9, [pc, #672] @ 3d0a8 │ │ │ │ + vldr d9, [pc, #672] @ 3d030 │ │ │ │ add r1, pc │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r9 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov s15, r0 │ │ │ │ str r0, [sp, #40] @ 0x28 │ │ │ │ mov r0, fp │ │ │ │ vcvt.f64.s32 d14, s15 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, fp │ │ │ │ - vldr d1, [pc, #636] @ 3d0b0 │ │ │ │ + vldr d1, [pc, #636] @ 3d038 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d1, [pc, #632] @ 3d0b8 │ │ │ │ + bl b284 │ │ │ │ + vldr d1, [pc, #632] @ 3d040 │ │ │ │ vmul.f64 d14, d14, d9 │ │ │ │ - vldr d9, [pc, #632] @ 3d0c0 │ │ │ │ + vldr d9, [pc, #632] @ 3d048 │ │ │ │ mov r0, fp │ │ │ │ - vldr d13, [pc, #636] @ 3d0c8 │ │ │ │ + vldr d13, [pc, #636] @ 3d050 │ │ │ │ vadd.f64 d1, d10, d1 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmul.f64 d14, d14, d11 │ │ │ │ vsub.f64 d15, d11, d14 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ ldr r2, [sp, #40] @ 0x28 │ │ │ │ mov r3, fp │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ vstr d9, [r6] │ │ │ │ vstr d10, [r6, #8] │ │ │ │ vstr d9, [r6, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ vsub.f64 d15, d15, d13 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r8 │ │ │ │ vstr d10, [r5, #8] │ │ │ │ vstr d9, [r5, #16] │ │ │ │ vstr d15, [r5] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movs r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r8 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16368 @ 0x3ff0 │ │ │ │ vstr d10, [r4, #8] │ │ │ │ strd r2, r3, [r4] │ │ │ │ vstr d9, [r4, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ vadd.f64 d14, d14, d11 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ vstr d10, [sl, #8] │ │ │ │ vstr d9, [sl, #16] │ │ │ │ vadd.f64 d14, d14, d13 │ │ │ │ vstr d14, [sl] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add r7, r3 │ │ │ │ movw r3, #2500 @ 0x9c4 │ │ │ │ cmp r7, r3 │ │ │ │ - bgt.n 3cefe │ │ │ │ + bgt.n 3ce86 │ │ │ │ cmp.w r7, #500 @ 0x1f4 │ │ │ │ - bne.w 3cde4 │ │ │ │ + bne.w 3cd6c │ │ │ │ movs r3, #200 @ 0xc8 │ │ │ │ vmov.f64 d10, #148 @ 0xc0a00000 -5.0 │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ - b.n 3ce00 │ │ │ │ - vldr d6, [pc, #472] @ 3d0d0 │ │ │ │ + b.n 3cd88 │ │ │ │ + vldr d6, [pc, #472] @ 3d058 │ │ │ │ vmul.f64 d10, d7, d6 │ │ │ │ - b.n 3ce00 │ │ │ │ - ldr r2, [pc, #508] @ (3d0fc ) │ │ │ │ + b.n 3cd88 │ │ │ │ + ldr r2, [pc, #508] @ (3d084 ) │ │ │ │ ldr r4, [sp, #72] @ 0x48 │ │ │ │ add r2, pc │ │ │ │ ldr r6, [sp, #92] @ 0x5c │ │ │ │ ldrd r5, r9, [sp, #84] @ 0x54 │ │ │ │ str.w r8, [r2, #16] │ │ │ │ - b.w 3c094 │ │ │ │ - ldr r0, [pc, #492] @ (3d100 ) │ │ │ │ + b.w 3c01c │ │ │ │ + ldr r0, [pc, #492] @ (3d088 ) │ │ │ │ add r7, sp, #864 @ 0x360 │ │ │ │ - vldr d12, [pc, #424] @ 3d0c0 │ │ │ │ + vldr d12, [pc, #424] @ 3d048 │ │ │ │ vmov.f64 d11, #112 @ 0x3f800000 1.0 │ │ │ │ add r0, pc │ │ │ │ - vldr d13, [pc, #436] @ 3d0d8 │ │ │ │ - bl 14098 │ │ │ │ - vldr d14, [pc, #436] @ 3d0e0 │ │ │ │ - bl 458d8 │ │ │ │ + vldr d13, [pc, #436] @ 3d060 │ │ │ │ + bl 14170 │ │ │ │ + vldr d14, [pc, #436] @ 3d068 │ │ │ │ + bl 45860 │ │ │ │ mov sl, r0 │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ - vldr d1, [pc, #428] @ 3d0e8 │ │ │ │ + bl ac98 │ │ │ │ + vldr d1, [pc, #428] @ 3d070 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - bl b180 │ │ │ │ - vldr d1, [pc, #420] @ 3d0f0 │ │ │ │ - vldr d2, [pc, #368] @ 3d0c0 │ │ │ │ + bl b284 │ │ │ │ + vldr d1, [pc, #420] @ 3d078 │ │ │ │ + vldr d2, [pc, #368] @ 3d048 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - bl b23c │ │ │ │ - ldr r1, [pc, #420] @ (3d104 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r1, [pc, #420] @ (3d08c ) │ │ │ │ mov r3, fp │ │ │ │ movs r2, #5 │ │ │ │ add r1, pc │ │ │ │ mov r0, sl │ │ │ │ - bl 45c1c │ │ │ │ - ldr r3, [pc, #412] @ (3d108 ) │ │ │ │ + bl 45ba4 │ │ │ │ + ldr r3, [pc, #412] @ (3d090 ) │ │ │ │ mov ip, r7 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #80] @ 0x50 │ │ │ │ mov r4, r3 │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ str r4, [sp, #64] @ 0x40 │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ ldr.w ip, [sp, #60] @ 0x3c │ │ │ │ add.w r7, r3, #24 │ │ │ │ mov r4, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add.w ip, sp, #816 @ 0x330 │ │ │ │ add.w r7, r3, #48 @ 0x30 │ │ │ │ mov r4, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add.w ip, sp, #792 @ 0x318 │ │ │ │ add.w r7, r3, #72 @ 0x48 │ │ │ │ mov r4, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add.w ip, sp, #768 @ 0x300 │ │ │ │ add.w r7, r3, #96 @ 0x60 │ │ │ │ mov r4, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add.w ip, sp, #744 @ 0x2e8 │ │ │ │ add.w r7, r3, #120 @ 0x78 │ │ │ │ mov r4, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ mov r4, r6 │ │ │ │ add.w r7, r3, #144 @ 0x90 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, r6 │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r3, [sp, #80] @ 0x50 │ │ │ │ add r7, sp, #696 @ 0x2b8 │ │ │ │ add.w r6, r3, #168 @ 0xa8 │ │ │ │ mov r4, r7 │ │ │ │ ldmia r6!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r6, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r4, [sp, #80] @ 0x50 │ │ │ │ add r7, sp, #672 @ 0x2a0 │ │ │ │ mov r6, r7 │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ ldr r4, [sp, #64] @ 0x40 │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movw r1, #52429 @ 0xcccd │ │ │ │ movt r1, #52428 @ 0xcccc │ │ │ │ mov r6, r8 │ │ │ │ str r5, [sp, #80] @ 0x50 │ │ │ │ add r7, sp, #648 @ 0x288 │ │ │ │ ldr r5, [sp, #36] @ 0x24 │ │ │ │ add r4, sp, #624 @ 0x270 │ │ │ │ mov r8, r1 │ │ │ │ str.w r9, [sp, #64] @ 0x40 │ │ │ │ - b.n 3d146 │ │ │ │ + b.n 3d0ce │ │ │ │ nop.w │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #116 @ 0x74 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ @@ -65482,54 +65475,54 @@ │ │ │ │ itt hi │ │ │ │ @ instruction: 0xb852 │ │ │ │ strhhi r6, [r3, #40] @ 0x28 │ │ │ │ str r3, [r5, r7] │ │ │ │ subs r7, #200 @ 0xc8 │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ add r6, sp, #80 @ 0x50 │ │ │ │ - b.n 3d376 │ │ │ │ + b.n 3d2fe │ │ │ │ subs r7, #202 @ 0xca │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #158 @ 0x9e │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ - udf #178 @ 0xb2 │ │ │ │ + b.n 3d260 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #872] @ (3d468 ) │ │ │ │ + ldr r2, [pc, #744] @ (3d370 ) │ │ │ │ movs r2, r0 │ │ │ │ @ instruction: 0xeb8fffff │ │ │ │ - eor.w r0, r2, #8388608 @ 0x800000 │ │ │ │ - str r6, [sp, #728] @ 0x2d8 │ │ │ │ + subw r0, r6, #2048 @ 0x800 │ │ │ │ + str r6, [sp, #184] @ 0xb8 │ │ │ │ movs r1, r0 │ │ │ │ adds r6, #5 │ │ │ │ cmp r6, #45 @ 0x2d │ │ │ │ - beq.w 3d22c │ │ │ │ + beq.w 3d1b4 │ │ │ │ vmov s15, r6 │ │ │ │ - vldr d5, [pc, #692] @ 3d3d0 │ │ │ │ - vldr d6, [pc, #696] @ 3d3d8 │ │ │ │ + vldr d5, [pc, #692] @ 3d358 │ │ │ │ + vldr d6, [pc, #696] @ 3d360 │ │ │ │ add.w r9, sp, #96 @ 0x60 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ mov r1, r9 │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vadd.f64 d0, d0, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ vldr d11, [sp, #96] @ 0x60 │ │ │ │ vldr d12, [r3, #-8] │ │ │ │ umull r2, r3, r8, r6 │ │ │ │ - vldr d9, [pc, #660] @ 3d3e0 │ │ │ │ - vldr d7, [pc, #664] @ 3d3e8 │ │ │ │ + vldr d9, [pc, #660] @ 3d368 │ │ │ │ + vldr d7, [pc, #664] @ 3d370 │ │ │ │ vmov.f64 d8, #80 @ 0x3e800000 0.250 │ │ │ │ movs r2, #10 │ │ │ │ - vldr d10, [pc, #660] @ 3d3f0 │ │ │ │ + vldr d10, [pc, #660] @ 3d378 │ │ │ │ mov.w r9, r3, lsr #3 │ │ │ │ vmov.f64 d5, d8 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ vmla.f64 d5, d11, d7 │ │ │ │ vmla.f64 d6, d12, d7 │ │ │ │ mov r1, r7 │ │ │ │ mls r9, r2, r9, r6 │ │ │ │ @@ -65537,184 +65530,184 @@ │ │ │ │ vstr d10, [r7, #16] │ │ │ │ cmp.w r9, #0 │ │ │ │ ite eq │ │ │ │ vmoveq.f64 d15, d14 │ │ │ │ vmovne.f64 d15, d13 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d6, [r7, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ vmov.f64 d7, d8 │ │ │ │ vmla.f64 d7, d15, d11 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ vstr d10, [r4, #16] │ │ │ │ vstr d7, [r4] │ │ │ │ vmov.f64 d7, d9 │ │ │ │ vmla.f64 d7, d15, d12 │ │ │ │ vstr d7, [r4, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp.w r9, #0 │ │ │ │ - bne.n 3d10c │ │ │ │ - ldr r1, [pc, #684] @ (3d470 ) │ │ │ │ + bne.n 3d094 │ │ │ │ + ldr r1, [pc, #684] @ (3d3f8 ) │ │ │ │ mov r2, r6 │ │ │ │ - vldr d15, [pc, #560] @ 3d3f8 │ │ │ │ + vldr d15, [pc, #560] @ 3d380 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ mov r0, fp │ │ │ │ - vldr d1, [pc, #544] @ 3d400 │ │ │ │ + vldr d1, [pc, #544] @ 3d388 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ vmla.f64 d9, d12, d8 │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vmov s14, r0 │ │ │ │ vcvt.f64.s32 d7, d7, #1 │ │ │ │ vmla.f64 d0, d11, d8 │ │ │ │ - vldr d1, [pc, #516] @ 3d408 │ │ │ │ + vldr d1, [pc, #516] @ 3d390 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ mov r0, fp │ │ │ │ vmls.f64 d0, d7, d15 │ │ │ │ vadd.f64 d1, d9, d1 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r3, fp │ │ │ │ mov r2, r0 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, sl │ │ │ │ - bl 45c1c │ │ │ │ - b.n 3d10c │ │ │ │ + bl 45ba4 │ │ │ │ + b.n 3d094 │ │ │ │ mov r0, fp │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ ldr.w r9, [sp, #64] @ 0x40 │ │ │ │ - bl acb0 │ │ │ │ - vldr d1, [pc, #452] @ 3d400 │ │ │ │ + bl ac98 │ │ │ │ + vldr d1, [pc, #452] @ 3d388 │ │ │ │ mov r0, fp │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d13, [pc, #460] @ 3d410 │ │ │ │ - vldr d11, [pc, #464] @ 3d418 │ │ │ │ + vldr d13, [pc, #460] @ 3d398 │ │ │ │ + vldr d11, [pc, #464] @ 3d3a0 │ │ │ │ movs r6, #5 │ │ │ │ vmov.f64 d0, d1 │ │ │ │ - vldr d10, [pc, #460] @ 3d420 │ │ │ │ - bl b180 │ │ │ │ - vldr d2, [pc, #404] @ 3d3f0 │ │ │ │ - vldr d1, [pc, #456] @ 3d428 │ │ │ │ + vldr d10, [pc, #460] @ 3d3a8 │ │ │ │ + bl b284 │ │ │ │ + vldr d2, [pc, #404] @ 3d378 │ │ │ │ + vldr d1, [pc, #456] @ 3d3b0 │ │ │ │ mov r0, fp │ │ │ │ - vldr d0, [pc, #460] @ 3d430 │ │ │ │ + vldr d0, [pc, #460] @ 3d3b8 │ │ │ │ vmov.f64 d12, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl b23c │ │ │ │ - ldr r1, [pc, #516] @ (3d474 ) │ │ │ │ + bl b338 │ │ │ │ + ldr r1, [pc, #516] @ (3d3fc ) │ │ │ │ mov r3, fp │ │ │ │ movs r2, #8 │ │ │ │ add r1, pc │ │ │ │ mov r0, sl │ │ │ │ - bl 45c1c │ │ │ │ - vldr d9, [pc, #440] @ 3d438 │ │ │ │ + bl 45ba4 │ │ │ │ + vldr d9, [pc, #440] @ 3d3c0 │ │ │ │ str r5, [sp, #80] @ 0x50 │ │ │ │ ldr.w r8, [sp, #36] @ 0x24 │ │ │ │ ldr r5, [sp, #52] @ 0x34 │ │ │ │ str.w r9, [sp, #64] @ 0x40 │ │ │ │ - b.n 3d2c6 │ │ │ │ + b.n 3d24e │ │ │ │ vmov s15, r6 │ │ │ │ - vldr d5, [pc, #316] @ 3d3d0 │ │ │ │ - vldr d4, [pc, #320] @ 3d3d8 │ │ │ │ + vldr d5, [pc, #316] @ 3d358 │ │ │ │ + vldr d4, [pc, #320] @ 3d360 │ │ │ │ vmov.f64 d6, #34 @ 0x41100000 9.0 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vldr d0, [pc, #412] @ 3d440 │ │ │ │ + vldr d0, [pc, #412] @ 3d3c8 │ │ │ │ add.w r9, sp, #96 @ 0x60 │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ mov r1, r9 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d5, d7, d4 │ │ │ │ vnmls.f64 d0, d5, d6 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d12, [sp, #96] @ 0x60 │ │ │ │ vldr d13, [r5, #-8] │ │ │ │ vmov.f64 d6, d10 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ vmla.f64 d6, d12, d11 │ │ │ │ vmla.f64 d7, d13, d11 │ │ │ │ - vldr d8, [pc, #280] @ 3d3f0 │ │ │ │ + vldr d8, [pc, #280] @ 3d378 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - vldr d14, [pc, #280] @ 3d3f8 │ │ │ │ + vldr d14, [pc, #280] @ 3d380 │ │ │ │ vstr d8, [r7, #16] │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d7, [r7, #8] │ │ │ │ - bl 45908 │ │ │ │ - vldr d7, [pc, #340] @ 3d448 │ │ │ │ + bl 45890 │ │ │ │ + vldr d7, [pc, #340] @ 3d3d0 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ vmla.f64 d5, d12, d7 │ │ │ │ vmla.f64 d6, d13, d7 │ │ │ │ vstr d8, [r4, #16] │ │ │ │ vstr d5, [r4] │ │ │ │ vstr d6, [r4, #8] │ │ │ │ - bl 459c4 │ │ │ │ - ldr r1, [pc, #348] @ (3d478 ) │ │ │ │ + bl 4594c │ │ │ │ + ldr r1, [pc, #348] @ (3d400 ) │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ adds r6, #5 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, fp │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d0, d14 │ │ │ │ - vldr d1, [pc, #204] @ 3d400 │ │ │ │ + vldr d1, [pc, #204] @ 3d388 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, fp │ │ │ │ - bl b180 │ │ │ │ + bl b284 │ │ │ │ mov r0, r8 │ │ │ │ - blx 321c │ │ │ │ - vldr d7, [pc, #152] @ 3d3e0 │ │ │ │ + blx 31d4 │ │ │ │ + vldr d7, [pc, #152] @ 3d368 │ │ │ │ vmov.f64 d6, d9 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vldr d1, [pc, #180] @ 3d408 │ │ │ │ + vldr d1, [pc, #180] @ 3d390 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmla.f64 d6, d13, d7 │ │ │ │ vmla.f64 d0, d12, d7 │ │ │ │ vmov s14, r0 │ │ │ │ vcvt.f64.s32 d7, d7, #1 │ │ │ │ mov r0, fp │ │ │ │ vmls.f64 d0, d7, d14 │ │ │ │ vadd.f64 d1, d6, d1 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ mov r0, r8 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r3, fp │ │ │ │ mov r2, r0 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, sl │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ cmp r6, #30 │ │ │ │ - bne.w 3d28e │ │ │ │ - add r3, pc, #212 @ (adr r3, 3d468 ) │ │ │ │ + bne.w 3d216 │ │ │ │ + add r3, pc, #212 @ (adr r3, 3d3f0 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ vstr d9, [r7, #8] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ strd r2, r3, [r7] │ │ │ │ vstr d8, [r7, #16] │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ ldr.w r9, [sp, #64] @ 0x40 │ │ │ │ - bl 45908 │ │ │ │ - vldr d9, [pc, #156] @ 3d450 │ │ │ │ + bl 45890 │ │ │ │ + vldr d9, [pc, #156] @ 3d3d8 │ │ │ │ ldr.w r8, [sp, #52] @ 0x34 │ │ │ │ - vldr d5, [pc, #156] @ 3d458 │ │ │ │ - vldr d7, [pc, #160] @ 3d460 │ │ │ │ - vldr d11, [pc, #92] @ 3d420 │ │ │ │ - vldr d10, [pc, #112] @ 3d438 │ │ │ │ - b.n 3d4a6 │ │ │ │ + vldr d5, [pc, #156] @ 3d3e0 │ │ │ │ + vldr d7, [pc, #160] @ 3d3e8 │ │ │ │ + vldr d11, [pc, #92] @ 3d3a8 │ │ │ │ + vldr d10, [pc, #112] @ 3d3c0 │ │ │ │ + b.n 3d42e │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ @@ -65737,15 +65730,15 @@ │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #158 @ 0x9e │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #142 @ 0x8e │ │ │ │ ldrb r7, [r0, r0] │ │ │ │ adds r3, #20 │ │ │ │ - add r6, pc, #152 @ (adr r6, 3d4b0 ) │ │ │ │ + add r6, pc, #152 @ (adr r6, 3d438 ) │ │ │ │ pop {r0, r5, r7} │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #180 @ 0xb4 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ @@ -65772,266 +65765,266 @@ │ │ │ │ cmp r0, #245 @ 0xf5 │ │ │ │ subs r7, #188 @ 0xbc │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ subs r7, #174 @ 0xae │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffff3fdf │ │ │ │ - ldr r4, [pc, #684] @ (3d710 ) │ │ │ │ + ldr r4, [pc, #684] @ (3d698 ) │ │ │ │ @ instruction: 0xe858b67a │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ @ instruction: 0xeb86b851 │ │ │ │ strh r6, [r3, #40] @ 0x28 │ │ │ │ subs r7, #235 @ 0xeb │ │ │ │ - bge.n 3d458 │ │ │ │ + ble.n 3d458 │ │ │ │ movs r0, r0 │ │ │ │ - sbcs.w r0, r8, #0 │ │ │ │ - bls.n 3d3b4 │ │ │ │ + @ instruction: 0xf39c0000 │ │ │ │ + blt.n 3d3b4 │ │ │ │ movs r0, r0 │ │ │ │ vmov s15, r6 │ │ │ │ - vldr d6, [pc, #748] @ 3d770 │ │ │ │ - vldr d0, [pc, #752] @ 3d778 │ │ │ │ + vldr d6, [pc, #748] @ 3d6f8 │ │ │ │ + vldr d0, [pc, #752] @ 3d700 │ │ │ │ add r7, sp, #96 @ 0x60 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ mov r1, r7 │ │ │ │ add r0, sp, #104 @ 0x68 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #96] @ 0x60 │ │ │ │ vldr d5, [r8, #-8] │ │ │ │ vmov.f64 d6, d11 │ │ │ │ - vldr d8, [pc, #724] @ 3d780 │ │ │ │ + vldr d8, [pc, #724] @ 3d708 │ │ │ │ vmla.f64 d6, d7, d9 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmla.f64 d7, d5, d9 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ adds r6, #30 │ │ │ │ vstr d8, [r4, #16] │ │ │ │ vstr d6, [r4] │ │ │ │ vstr d7, [r4, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp.w r6, #390 @ 0x186 │ │ │ │ - bne.n 3d47c │ │ │ │ - ldr r7, [pc, #720] @ (3d7a8 ) │ │ │ │ - vldr d10, [pc, #684] @ 3d788 │ │ │ │ + bne.n 3d404 │ │ │ │ + ldr r7, [pc, #720] @ (3d730 ) │ │ │ │ + vldr d10, [pc, #684] @ 3d710 │ │ │ │ add r7, pc │ │ │ │ - vldr d11, [pc, #688] @ 3d790 │ │ │ │ + vldr d11, [pc, #688] @ 3d718 │ │ │ │ str.w sl, [r7] │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ mov r1, r4 │ │ │ │ vstr d8, [r4, #8] │ │ │ │ vstr d8, [r4, #16] │ │ │ │ mov r6, r0 │ │ │ │ vstr d10, [r4] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add r1, sp, #600 @ 0x258 │ │ │ │ mov r0, r6 │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d10, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #576 @ 0x240 │ │ │ │ mov r0, r6 │ │ │ │ - add r3, pc, #640 @ (adr r3, 3d798 ) │ │ │ │ + add r3, pc, #640 @ (adr r3, 3d720 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ strd r2, r3, [r1] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #552 @ 0x228 │ │ │ │ mov r0, r6 │ │ │ │ vstr d8, [r1] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ vstr d11, [r1, #8] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #528 @ 0x210 │ │ │ │ mov r0, r6 │ │ │ │ vstr d10, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ str r6, [r7, #4] │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r1, sp, #504 @ 0x1f8 │ │ │ │ mov r4, r0 │ │ │ │ vstr d9, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r1, sp, #480 @ 0x1e0 │ │ │ │ mov r0, r4 │ │ │ │ - add r3, pc, #556 @ (adr r3, 3d7a0 ) │ │ │ │ + add r3, pc, #556 @ (adr r3, 3d728 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ strd r2, r3, [r1] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ str r4, [r7, #8] │ │ │ │ - ldr r4, [pc, #544] @ (3d7ac ) │ │ │ │ + ldr r4, [pc, #544] @ (3d734 ) │ │ │ │ str r7, [sp, #80] @ 0x50 │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r4, pc │ │ │ │ mov r8, r0 │ │ │ │ add.w sl, r4, #192 @ 0xc0 │ │ │ │ add r7, sp, #456 @ 0x1c8 │ │ │ │ mov r6, r7 │ │ │ │ ldmia.w sl!, {r0, r1, r2, r3} │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w sl, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, r7 │ │ │ │ add.w r7, r4, #216 @ 0xd8 │ │ │ │ mov r0, r8 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add.w ip, sp, #432 @ 0x1b0 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #240 @ 0xf0 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #408 @ 0x198 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #264 @ 0x108 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #384 @ 0x180 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w r7, r4, #192 @ 0xc0 │ │ │ │ add.w ip, sp, #360 @ 0x168 │ │ │ │ mov r6, ip │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ add.w r7, r4, #288 @ 0x120 │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w sl, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #336 @ 0x150 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add.w r7, r4, #312 @ 0x138 │ │ │ │ add r1, sp, #312 @ 0x138 │ │ │ │ mov r0, r8 │ │ │ │ vstr d10, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ add.w ip, sp, #288 @ 0x120 │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #336 @ 0x150 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #264 @ 0x108 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w r7, r4, #360 @ 0x168 │ │ │ │ add r1, sp, #240 @ 0xf0 │ │ │ │ mov r0, r8 │ │ │ │ vstr d11, [r1] │ │ │ │ vstr d8, [r1, #8] │ │ │ │ vstr d8, [r1, #16] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ add.w ip, sp, #216 @ 0xd8 │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #384 @ 0x180 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #192 @ 0xc0 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #408 @ 0x198 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add.w ip, sp, #168 @ 0xa8 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ add.w r7, r4, #432 @ 0x1b0 │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ add.w r4, r4, #456 @ 0x1c8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, sp, #144 @ 0x90 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ mov r6, ip │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, ip │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add r7, sp, #120 @ 0x78 │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ mov r6, r7 │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r7, [sp, #80] @ 0x50 │ │ │ │ str.w r8, [r7, #12] │ │ │ │ - b.w 3c16e │ │ │ │ - ldr r2, [pc, #96] @ (3d7b0 ) │ │ │ │ + b.w 3c0f6 │ │ │ │ + ldr r2, [pc, #96] @ (3d738 ) │ │ │ │ mov r3, fp │ │ │ │ - ldr r0, [pc, #96] @ (3d7b4 ) │ │ │ │ + ldr r0, [pc, #96] @ (3d73c ) │ │ │ │ movw r1, #650 @ 0x28a │ │ │ │ add r2, pc │ │ │ │ str.w fp, [sp] │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ @@ -66051,108 +66044,108 @@ │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #195 @ 0xc3 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #153 @ 0x99 │ │ │ │ - cmp r0, r0 │ │ │ │ + add r8, ip │ │ │ │ movs r2, r0 │ │ │ │ - str r0, [sp, #584] @ 0x248 │ │ │ │ + str r0, [sp, #40] @ 0x28 │ │ │ │ movs r1, r0 │ │ │ │ - ldcl 0, cr0, [r2], #-0 │ │ │ │ - stc 0, cr0, [r0], {0} │ │ │ │ + cdp 0, 9, cr0, cr6, cr0, {0} │ │ │ │ + cdp 0, 10, cr0, cr4, cr0, {0} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3416] @ 0xd58 │ │ │ │ - ldr r1, [pc, #844] @ (3db18 ) │ │ │ │ + ldr r1, [pc, #844] @ (3daa0 ) │ │ │ │ mov r4, r3 │ │ │ │ - ldr r3, [pc, #844] @ (3db1c ) │ │ │ │ + ldr r3, [pc, #844] @ (3daa4 ) │ │ │ │ sub.w sp, sp, #644 @ 0x284 │ │ │ │ add r1, pc │ │ │ │ - ldr.w r8, [pc, #840] @ 3db20 │ │ │ │ + ldr.w r8, [pc, #840] @ 3daa8 │ │ │ │ mov r6, r0 │ │ │ │ mov r5, r2 │ │ │ │ add r8, pc │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #636] @ 0x27c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr r3, [sp, #680] @ 0x2a8 │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ lsls r7, r3, #28 │ │ │ │ - bmi.n 3d892 │ │ │ │ + bmi.n 3d81a │ │ │ │ add r7, sp, #376 @ 0x178 │ │ │ │ add.w r9, sp, #504 @ 0x1f8 │ │ │ │ mov r0, r7 │ │ │ │ - bl acb0 │ │ │ │ - vldr d0, [pc, #784] @ 3db10 │ │ │ │ + bl ac98 │ │ │ │ + vldr d0, [pc, #784] @ 3da98 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r7 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vldr d0, [r4, #264] @ 0x108 │ │ │ │ movs r1, #2 │ │ │ │ mov r0, r7 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r1, #3 │ │ │ │ vldr d0, [r4, #272] @ 0x110 │ │ │ │ mov r0, r7 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vldr d2, [r4, #472] @ 0x1d8 │ │ │ │ vldr d1, [r4, #480] @ 0x1e0 │ │ │ │ mov r0, r9 │ │ │ │ vldr d0, [r4, #488] @ 0x1e8 │ │ │ │ - bl b42c │ │ │ │ + bl b748 │ │ │ │ mov r0, r9 │ │ │ │ add.w r9, sp, #120 @ 0x78 │ │ │ │ mov r1, r7 │ │ │ │ movs r3, #3 │ │ │ │ mov r2, r9 │ │ │ │ - bl ae24 │ │ │ │ + bl ae28 │ │ │ │ vldr d0, [r4, #240] @ 0xf0 │ │ │ │ vldr d1, [r4, #248] @ 0xf8 │ │ │ │ mov r0, r9 │ │ │ │ vldr d2, [r4, #256] @ 0x100 │ │ │ │ - bl b210 │ │ │ │ + bl b2d0 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3daf8 │ │ │ │ + beq.w 3da80 │ │ │ │ ldr.w r7, [r3, #1360] @ 0x550 │ │ │ │ - cbz r7, 3d89e │ │ │ │ + cbz r7, 3d826 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ blx r7 │ │ │ │ - ldr r2, [pc, #684] @ (3db24 ) │ │ │ │ - ldr r3, [pc, #676] @ (3db1c ) │ │ │ │ + ldr r2, [pc, #684] @ (3daac ) │ │ │ │ + ldr r3, [pc, #676] @ (3daa4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #636] @ 0x27c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3db0a │ │ │ │ + bne.w 3da92 │ │ │ │ add.w sp, sp, #644 @ 0x284 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ add.w r9, sp, #120 @ 0x78 │ │ │ │ mov r0, r9 │ │ │ │ - bl acb0 │ │ │ │ - b.n 3d85a │ │ │ │ + bl ac98 │ │ │ │ + b.n 3d7e2 │ │ │ │ add r7, sp, #248 @ 0xf8 │ │ │ │ add.w r1, r6, #88 @ 0x58 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r9 │ │ │ │ - bl ad58 │ │ │ │ + bl ad64 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ lsls r6, r3, #28 │ │ │ │ - bpl.w 3dad8 │ │ │ │ + bpl.w 3da60 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ add r6, sp, #24 │ │ │ │ mov lr, r6 │ │ │ │ ldr.w r3, [r3, #1368] @ 0x558 │ │ │ │ add.w ip, r3, #80 @ 0x50 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia.w lr!, {r0, r1, r2, r3} │ │ │ │ @@ -66160,21 +66153,21 @@ │ │ │ │ stmia.w lr, {r0, r1} │ │ │ │ ldr r1, [r5, #36] @ 0x24 │ │ │ │ add r3, sp, #72 @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ mov r2, r3 │ │ │ │ adds r1, #88 @ 0x58 │ │ │ │ mov sl, r3 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ mov.w r9, #224 @ 0xe0 │ │ │ │ mov.w fp, #0 │ │ │ │ add r0, r9 │ │ │ │ mov r1, sl │ │ │ │ - bl abcc │ │ │ │ + bl ab76 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ ldr r0, [r5, #36] @ 0x24 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ ldr.w r2, [r3, #1368] @ 0x558 │ │ │ │ movs r3, #24 │ │ │ │ mla r3, r3, fp, r0 │ │ │ │ vldr d6, [r2, #104] @ 0x68 │ │ │ │ @@ -66183,125 +66176,125 @@ │ │ │ │ vldr d5, [r3, #240] @ 0xf0 │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vmla.f64 d7, d4, d4 │ │ │ │ vmla.f64 d7, d5, d5 │ │ │ │ vdiv.f64 d5, d0, d7 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3d874 │ │ │ │ + bmi.n 3d7fc │ │ │ │ add.w fp, fp, #1 │ │ │ │ add.w r9, r9, #24 │ │ │ │ cmp.w fp, #4 │ │ │ │ - bne.n 3d8ee │ │ │ │ + bne.n 3d876 │ │ │ │ ldr r3, [r2, #120] @ 0x78 │ │ │ │ mov sl, r2 │ │ │ │ ldrd r4, r2, [r2, #112] @ 0x70 │ │ │ │ str r2, [sp, #16] │ │ │ │ - cbz r3, 3d9a4 │ │ │ │ - ldr r0, [pc, #472] @ (3db28 ) │ │ │ │ + cbz r3, 3d92c │ │ │ │ + ldr r0, [pc, #472] @ (3dab0 ) │ │ │ │ add r5, sp, #96 @ 0x60 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ add r0, pc │ │ │ │ - bl b264 │ │ │ │ - ldr r3, [pc, #460] @ (3db2c ) │ │ │ │ + bl b394 │ │ │ │ + ldr r3, [pc, #460] @ (3dab4 ) │ │ │ │ add.w r2, sl, #8 │ │ │ │ mov r1, r7 │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ - bl b364 │ │ │ │ - ldr r3, [pc, #444] @ (3db30 ) │ │ │ │ + bl b58c │ │ │ │ + ldr r3, [pc, #444] @ (3dab8 ) │ │ │ │ add.w r2, sl, #32 │ │ │ │ mov r1, r7 │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ - bl b364 │ │ │ │ - ldr r3, [pc, #428] @ (3db34 ) │ │ │ │ + bl b58c │ │ │ │ + ldr r3, [pc, #428] @ (3dabc ) │ │ │ │ add.w r2, sl, #56 @ 0x38 │ │ │ │ mov r1, r7 │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ str r3, [sp, #4] │ │ │ │ mov r0, r3 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, sl │ │ │ │ - bl 73f8 │ │ │ │ + bl 736c │ │ │ │ mul.w r3, r0, r4 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.w 3d874 │ │ │ │ + ble.w 3d7fc │ │ │ │ add r4, r3 │ │ │ │ mov.w r8, r3, lsl #1 │ │ │ │ add.w r9, sp, #48 @ 0x30 │ │ │ │ str.w r8, [sp, #4] │ │ │ │ lsls r2, r4, #1 │ │ │ │ str r2, [sp, #12] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ mov r4, sl │ │ │ │ sub.w r3, r2, r3, lsl #2 │ │ │ │ str r3, [sp, #20] │ │ │ │ - b.n 3da08 │ │ │ │ + b.n 3d990 │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bmi.n 3da3e │ │ │ │ + bmi.n 3d9c6 │ │ │ │ lsls r2, r3, #28 │ │ │ │ - bpl.n 3da58 │ │ │ │ + bpl.n 3d9e0 │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vldr d4, [r9] │ │ │ │ vldr d5, [r9, #16] │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vldr d6, [r5, #48] @ 0x30 │ │ │ │ vmla.f64 d7, d4, d4 │ │ │ │ vmla.f64 d7, d5, d5 │ │ │ │ vsqrt.f64 d5, d7 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3da58 │ │ │ │ + ble.n 3d9e0 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ ldr r2, [sp, #12] │ │ │ │ adds r3, #2 │ │ │ │ str r3, [sp, #4] │ │ │ │ cmp r3, r2 │ │ │ │ - beq.w 3d874 │ │ │ │ + beq.w 3d7fc │ │ │ │ ldr r3, [r4, #120] @ 0x78 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 3daee │ │ │ │ + beq.n 3da76 │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldrh r3, [r3, r2] │ │ │ │ ldr r2, [sp, #16] │ │ │ │ ldr.w r5, [r2, r3, lsl #2] │ │ │ │ ldr r0, [r5, #32] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldrsh.w r3, [r5] │ │ │ │ lsls r0, r3, #29 │ │ │ │ - bpl.n 3d9c8 │ │ │ │ + bpl.n 3d950 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, r6 │ │ │ │ add.w r0, r5, #8 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ ldrsh.w r3, [r5] │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bpl.n 3d9cc │ │ │ │ + bpl.n 3d954 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r9 │ │ │ │ - bl abcc │ │ │ │ + bl ab76 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 3d9fa │ │ │ │ + bge.n 3d982 │ │ │ │ ldrsh.w r3, [r5] │ │ │ │ lsls r2, r3, #28 │ │ │ │ - bmi.n 3d9d0 │ │ │ │ + bmi.n 3d958 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9970 │ │ │ │ + bl 9838 │ │ │ │ ldrh r3, [r0, #0] │ │ │ │ mov r8, r0 │ │ │ │ lsls r3, r3, #29 │ │ │ │ - bpl.n 3da7a │ │ │ │ + bpl.n 3da02 │ │ │ │ mov ip, r6 │ │ │ │ add.w r5, r0, #8 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ mov ip, r9 │ │ │ │ @@ -66311,431 +66304,429 @@ │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ cmp.w fp, #1 │ │ │ │ it gt │ │ │ │ movgt.w fp, #1 │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ - ble.n 3dace │ │ │ │ + ble.n 3da56 │ │ │ │ mov r0, sl │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ mov r5, sl │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov ip, r6 │ │ │ │ ldrsh.w lr, [r8, #2] │ │ │ │ add.w fp, fp, #1 │ │ │ │ add.w sl, sl, #24 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ cmp lr, fp │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ - bgt.n 3daa2 │ │ │ │ + bgt.n 3da2a │ │ │ │ ldr r0, [sp, #8] │ │ │ │ mov r1, r8 │ │ │ │ - bl 9404 │ │ │ │ - b.n 3d9fa │ │ │ │ + bl 92d4 │ │ │ │ + b.n 3d982 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ add r6, sp, #24 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r6 │ │ │ │ ldr.w r0, [r3, #1368] @ 0x558 │ │ │ │ adds r0, #80 @ 0x50 │ │ │ │ - bl b264 │ │ │ │ - b.n 3d8d4 │ │ │ │ + bl b394 │ │ │ │ + b.n 3d85c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #4] │ │ │ │ ldr.w r5, [r3, r2, lsl #1] │ │ │ │ - b.n 3da18 │ │ │ │ - ldr r1, [pc, #60] @ (3db38 ) │ │ │ │ + b.n 3d9a0 │ │ │ │ + ldr r1, [pc, #60] @ (3dac0 ) │ │ │ │ movs r2, #67 @ 0x43 │ │ │ │ - ldr r0, [pc, #60] @ (3db3c ) │ │ │ │ + ldr r0, [pc, #60] @ (3dac4 ) │ │ │ │ ldr r3, [r4, #16] │ │ │ │ add r1, pc │ │ │ │ add r0, pc │ │ │ │ - blx 32cc │ │ │ │ - b.n 3d874 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3284 │ │ │ │ + b.n 3d7fc │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ittee │ │ │ │ - add r0, sp, #168 @ 0xa8 │ │ │ │ + add r0, sp, #648 @ 0x288 │ │ │ │ mov r1, r0 │ │ │ │ - lslal r0, r3, #11 │ │ │ │ + lslal r0, r2, #11 │ │ │ │ moval r0, r0 │ │ │ │ - add r0, sp, #128 @ 0x80 │ │ │ │ + add r0, sp, #608 @ 0x260 │ │ │ │ movs r1, r0 │ │ │ │ - add r7, pc, #528 @ (adr r7, 3dd38 ) │ │ │ │ + add r7, pc, #1008 @ (adr r7, 3dea0 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r0 │ │ │ │ + lsls r6, r4 │ │ │ │ movs r2, r0 │ │ │ │ - lsls r0, r3, #12 │ │ │ │ + lsls r0, r2, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r5, #12 │ │ │ │ + lsls r4, r4, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r7, #9 │ │ │ │ + lsls r4, r6, #9 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xe9b80000 │ │ │ │ - @ instruction: 0xe9be0000 │ │ │ │ - vldr d7, [pc, #12] @ 3db50 │ │ │ │ + rsbs r0, ip, r0 │ │ │ │ + @ instruction: 0xebe20000 │ │ │ │ + vldr d7, [pc, #12] @ 3dad8 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vstr d7, [r0, #752] @ 0x2f0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ ... │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ vldr d7, [r0, #760] @ 0x2f8 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r2, [pc, #140] @ (3dc00 ) │ │ │ │ + ldr r2, [pc, #140] @ (3db88 ) │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ add r2, pc │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3dbf0 │ │ │ │ + ble.n 3db78 │ │ │ │ ldr.w r1, [r0, #640] @ 0x280 │ │ │ │ vmov d8, r1, r1 │ │ │ │ vcvt.f64.s32 d8, d8, #15 │ │ │ │ - ldr r3, [pc, #120] @ (3dc04 ) │ │ │ │ + ldr r3, [pc, #120] @ (3db8c ) │ │ │ │ str.w r1, [r4, #748] @ 0x2ec │ │ │ │ ldr.w r5, [r4, #812] @ 0x32c │ │ │ │ vldr d9, [r4, #752] @ 0x2f0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ vldr d7, [r5, #512] @ 0x200 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ vldr d0, [r3] │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmla.f64 d8, d9, d0 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3dbe6 │ │ │ │ + bmi.n 3db6e │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d8, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3dbe0 │ │ │ │ + ble.n 3db68 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ vldr d0, [r5, #480] @ 0x1e0 │ │ │ │ vstr d6, [r4, #752] @ 0x2f0 │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ vpop {d8-d9} │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ vmov.f64 d6, d8 │ │ │ │ - b.n 3dbce │ │ │ │ - vldr d6, [pc, #16] @ 3dbf8 │ │ │ │ + b.n 3db56 │ │ │ │ + vldr d6, [pc, #16] @ 3db80 │ │ │ │ vmov.f64 d8, d6 │ │ │ │ - b.n 3dbce │ │ │ │ - vldr d8, [pc, #4] @ 3dbf8 │ │ │ │ + b.n 3db56 │ │ │ │ + vldr d8, [pc, #4] @ 3db80 │ │ │ │ movs r1, #0 │ │ │ │ - b.n 3db8a │ │ │ │ + b.n 3db12 │ │ │ │ ... │ │ │ │ - add r4, pc, #536 @ (adr r4, 3de1c ) │ │ │ │ + add r4, pc, #1016 @ (adr r4, 3df84 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ ldr r2, [r0, #12] │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #192] @ (3dce0 ) │ │ │ │ + ldr r5, [pc, #192] @ (3dc68 ) │ │ │ │ ldr.w r3, [r0, #812] @ 0x32c │ │ │ │ add r5, pc │ │ │ │ vldr d0, [r0, #320] @ 0x140 │ │ │ │ lsls r2, r2, #30 │ │ │ │ - bpl.n 3dca2 │ │ │ │ + bpl.n 3dc2a │ │ │ │ ldr.w r0, [r3, #500] @ 0x1f4 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vldr d7, [r4, #760] @ 0x2f8 │ │ │ │ ldr.w r2, [r4, #812] @ 0x32c │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vldr d8, [r2, #488] @ 0x1e8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ - ble.n 3dcc4 │ │ │ │ + ble.n 3dc4c │ │ │ │ ldr.w r1, [r4, #640] @ 0x280 │ │ │ │ vmov d9, r1, r1 │ │ │ │ vcvt.f64.s32 d9, d9, #15 │ │ │ │ - ldr r3, [pc, #132] @ (3dce4 ) │ │ │ │ + ldr r3, [pc, #132] @ (3dc6c ) │ │ │ │ str.w r1, [r4, #748] @ 0x2ec │ │ │ │ vldr d10, [r4, #752] @ 0x2f0 │ │ │ │ vldr d7, [r2, #512] @ 0x200 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ vsub.f64 d10, d10, d9 │ │ │ │ vldr d0, [r3] │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmla.f64 d9, d10, d0 │ │ │ │ vldr d5, [r4, #288] @ 0x120 │ │ │ │ - vldr d6, [pc, #72] @ 3dcd0 │ │ │ │ + vldr d6, [pc, #72] @ 3dc58 │ │ │ │ vmul.f64 d8, d9, d8 │ │ │ │ vstr d9, [r4, #752] @ 0x2f0 │ │ │ │ vmul.f64 d8, d8, d9 │ │ │ │ vmul.f64 d8, d8, d5 │ │ │ │ vdiv.f64 d0, d8, d6 │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ ldr.w r0, [r3, #496] @ 0x1f0 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vldr d7, [r4, #760] @ 0x2f8 │ │ │ │ ldr.w r2, [r4, #812] @ 0x32c │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vldr d8, [r2, #480] @ 0x1e0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vmul.f64 d8, d0, d8 │ │ │ │ - bgt.n 3dc50 │ │ │ │ - vldr d9, [pc, #16] @ 3dcd8 │ │ │ │ + bgt.n 3dbd8 │ │ │ │ + vldr d9, [pc, #16] @ 3dc60 │ │ │ │ movs r1, #0 │ │ │ │ - b.n 3dc5c │ │ │ │ + b.n 3dbe4 │ │ │ │ nop.w │ │ │ │ rsbs r8, sp, #16908288 @ 0x1020000 │ │ │ │ ldrb r0, [r7, #2] │ │ │ │ subs r7, #99 @ 0x63 │ │ │ │ ... │ │ │ │ - add r3, pc, #864 @ (adr r3, 3e044 ) │ │ │ │ + add r4, pc, #320 @ (adr r4, 3ddac ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ vldr d7, [r0, #760] @ 0x2f8 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r2, [pc, #164] @ (3dda8 ) │ │ │ │ + ldr r2, [pc, #164] @ (3dd30 ) │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ add r2, pc │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3dd84 │ │ │ │ + ble.n 3dd0c │ │ │ │ ldr.w r1, [r0, #640] @ 0x280 │ │ │ │ vmov d8, r1, r1 │ │ │ │ vcvt.f64.s32 d8, d8, #15 │ │ │ │ - ldr r3, [pc, #144] @ (3ddac ) │ │ │ │ + ldr r3, [pc, #144] @ (3dd34 ) │ │ │ │ str.w r1, [r4, #748] @ 0x2ec │ │ │ │ ldr.w r5, [r4, #812] @ 0x32c │ │ │ │ vldr d9, [r4, #752] @ 0x2f0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ vldr d7, [r5, #512] @ 0x200 │ │ │ │ vsub.f64 d9, d9, d8 │ │ │ │ vldr d0, [r3] │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmov.f64 d7, d0 │ │ │ │ ldr.w r0, [r5, #496] @ 0x1f0 │ │ │ │ vldr d0, [r4, #320] @ 0x140 │ │ │ │ vmla.f64 d8, d9, d7 │ │ │ │ vstr d8, [r4, #752] @ 0x2f0 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ vmul.f64 d8, d8, d0 │ │ │ │ vldr d5, [r4, #288] @ 0x120 │ │ │ │ - vldr d6, [pc, #44] @ 3dd90 │ │ │ │ - vldr d1, [pc, #48] @ 3dd98 │ │ │ │ + vldr d6, [pc, #44] @ 3dd18 │ │ │ │ + vldr d1, [pc, #48] @ 3dd20 │ │ │ │ vldr d7, [r3, #480] @ 0x1e0 │ │ │ │ vdiv.f64 d0, d5, d6 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - blx 356c │ │ │ │ + blx 3508 │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ vpop {d8-d9} │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - vldr d8, [pc, #24] @ 3dda0 │ │ │ │ + vldr d8, [pc, #24] @ 3dd28 │ │ │ │ movs r1, #0 │ │ │ │ - b.n 3dd1a │ │ │ │ + b.n 3dca2 │ │ │ │ nop.w │ │ │ │ rsbs r8, sp, #16908288 @ 0x1020000 │ │ │ │ ldrb r0, [r7, #2] │ │ │ │ subs r7, #99 @ 0x63 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ ... │ │ │ │ - add r2, pc, #984 @ (adr r2, 3e184 ) │ │ │ │ + add r3, pc, #440 @ (adr r3, 3deec ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr r3, [pc, #104] @ (3de2c ) │ │ │ │ + ldr r3, [pc, #104] @ (3ddb4 ) │ │ │ │ vmov.f64 d8, #20 @ 0x40a00000 5.0 │ │ │ │ - ldr r2, [pc, #100] @ (3de30 ) │ │ │ │ + ldr r2, [pc, #100] @ (3ddb8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, r2] │ │ │ │ add.w r5, r4, #141312 @ 0x22800 │ │ │ │ - b.n 3dddc │ │ │ │ + b.n 3dd64 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r4, r5 │ │ │ │ - beq.n 3de12 │ │ │ │ + beq.n 3dd9a │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3ddd4 │ │ │ │ + bne.n 3dd5c │ │ │ │ add.w r0, r4, #200 @ 0xc8 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vcmpe.f64 d0, d8 │ │ │ │ mov r0, r4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3ddd4 │ │ │ │ + bpl.n 3dd5c │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #1356] @ 0x54c │ │ │ │ blx r3 │ │ │ │ ldr.w r1, [r4, #3972] @ 0xf84 │ │ │ │ mov r0, r4 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ - bl 469e0 │ │ │ │ + bl 46968 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n 3dddc │ │ │ │ + bne.n 3dd64 │ │ │ │ vpop {d8} │ │ │ │ movs r2, #0 │ │ │ │ - ldr r0, [pc, #24] @ (3de34 ) │ │ │ │ + ldr r0, [pc, #24] @ (3ddbc ) │ │ │ │ mov r1, r2 │ │ │ │ vmov.f64 d0, #62 @ 0x41f00000 30.0 │ │ │ │ add r0, pc │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.w 22dd4 │ │ │ │ + b.w 22d5c │ │ │ │ nop │ │ │ │ - add r2, pc, #200 @ (adr r2, 3def8 ) │ │ │ │ + add r2, pc, #680 @ (adr r2, 3e060 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xff8dffff │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr.w r3, [r0, #472] @ 0x1d8 │ │ │ │ cmp r3, #3 │ │ │ │ - bhi.n 3de6e │ │ │ │ + bhi.n 3ddf6 │ │ │ │ tbb [pc, r3] │ │ │ │ lsls r0, r1, #20 │ │ │ │ lsrs r2, r0, #12 │ │ │ │ - ldr r0, [pc, #40] @ (3de80 ) │ │ │ │ + ldr r0, [pc, #40] @ (3de08 ) │ │ │ │ add r0, pc │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #36] @ (3de84 ) │ │ │ │ + ldr r0, [pc, #36] @ (3de0c ) │ │ │ │ add r0, pc │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #36] @ (3de88 ) │ │ │ │ + ldr r0, [pc, #36] @ (3de10 ) │ │ │ │ add r0, pc │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r0, [pc, #32] @ (3de8c ) │ │ │ │ + ldr r0, [pc, #32] @ (3de14 ) │ │ │ │ add r0, pc │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r2, [pc, #32] @ (3de90 ) │ │ │ │ + ldr r2, [pc, #32] @ (3de18 ) │ │ │ │ movs r1, #126 @ 0x7e │ │ │ │ - ldr r0, [pc, #32] @ (3de94 ) │ │ │ │ + ldr r0, [pc, #32] @ (3de1c ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ stc2 15, cr15, [sp, #1020]! @ 0x3fc │ │ │ │ mcr2 15, 4, pc, cr7, cr15, {7} @ │ │ │ │ ldc2l 15, cr15, [r9], {255} @ 0xff │ │ │ │ stc2l 15, cr15, [fp], #1020 @ 0x3fc │ │ │ │ - b.n 3db84 │ │ │ │ - movs r0, r0 │ │ │ │ - b.n 3dbb4 │ │ │ │ - movs r0, r0 │ │ │ │ + ldmia.w ip, {} │ │ │ │ + ldmia.w r2!, {} │ │ │ │ ldr.w r1, [r0, #812] @ 0x32c │ │ │ │ push {r4} │ │ │ │ ldr r4, [r0, #12] │ │ │ │ - ldr r3, [pc, #60] @ (3dee0 ) │ │ │ │ + ldr r3, [pc, #60] @ (3de68 ) │ │ │ │ tst.w r4, #2 │ │ │ │ - ldr r2, [pc, #60] @ (3dee4 ) │ │ │ │ + ldr r2, [pc, #60] @ (3de6c ) │ │ │ │ vldr d4, [r1, #520] @ 0x208 │ │ │ │ add r3, pc │ │ │ │ vldr d7, [r1, #528] @ 0x210 │ │ │ │ vldr d5, [r0, #688] @ 0x2b0 │ │ │ │ ldr r3, [r3, r2] │ │ │ │ it eq │ │ │ │ vmoveq.f64 d7, d4 │ │ │ │ - vldr d0, [pc, #24] @ 3ded8 │ │ │ │ + vldr d0, [pc, #24] @ 3de60 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ vldr d6, [r3] │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d0, d7, d0 │ │ │ │ bx lr │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ - add r1, pc, #320 @ (adr r1, 3e024 ) │ │ │ │ + add r1, pc, #800 @ (adr r1, 3e18c ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r0, #16] │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov r7, r0 │ │ │ │ ldr.w r4, [r0, #812] @ 0x32c │ │ │ │ cmp r3, #6 │ │ │ │ - bne.n 3df06 │ │ │ │ + bne.n 3de8e │ │ │ │ vldr d7, [r4, #464] @ 0x1d0 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r0, #760] @ 0x2f8 │ │ │ │ ldr.w r6, [r4, #840] @ 0x348 │ │ │ │ cmp r6, #0 │ │ │ │ itt gt │ │ │ │ movgt r5, r7 │ │ │ │ addgt.w r6, r4, r6, lsl #5 │ │ │ │ - ble.n 3df36 │ │ │ │ + ble.n 3debe │ │ │ │ add.w lr, r4, #1064 @ 0x428 │ │ │ │ addw ip, r5, #3976 @ 0xf88 │ │ │ │ adds r4, #32 │ │ │ │ adds r5, #32 │ │ │ │ cmp r4, r6 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1, r2, r3} │ │ │ │ stmia.w ip, {r0, r1, r2, r3} │ │ │ │ - bne.n 3df16 │ │ │ │ + bne.n 3de9e │ │ │ │ mov r0, r7 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, lr} │ │ │ │ - b.w 2717c │ │ │ │ + b.w 27104 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ - ldr.w fp, [pc, #376] @ 3e0cc │ │ │ │ + ldr.w fp, [pc, #376] @ 3e054 │ │ │ │ movs r5, #0 │ │ │ │ - ldr r3, [pc, #376] @ (3e0d0 ) │ │ │ │ + ldr r3, [pc, #376] @ (3e058 ) │ │ │ │ mov r1, r0 │ │ │ │ add fp, pc │ │ │ │ ldr.w r9, [fp, r3] │ │ │ │ mov r3, r9 │ │ │ │ - b.n 3df6c │ │ │ │ + b.n 3def4 │ │ │ │ adds r5, #1 │ │ │ │ cmp r5, #32 │ │ │ │ - beq.w 3e0ba │ │ │ │ + beq.w 3e042 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ cmp r2, #11 │ │ │ │ it ne │ │ │ │ cmpne r2, #0 │ │ │ │ - bne.n 3df64 │ │ │ │ + bne.n 3deec │ │ │ │ mov.w sl, #4416 @ 0x1140 │ │ │ │ movs r0, #0 │ │ │ │ - bl 37534 │ │ │ │ + bl 374bc │ │ │ │ mul.w sl, sl, r5 │ │ │ │ add.w r4, r9, sl │ │ │ │ str.w r0, [r4, #812] @ 0x32c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3e0c4 │ │ │ │ - ldr r3, [pc, #316] @ (3e0d4 ) │ │ │ │ + beq.w 3e04c │ │ │ │ + ldr r3, [pc, #316] @ (3e05c ) │ │ │ │ movs r6, #0 │ │ │ │ movs r7, #0 │ │ │ │ ldr.w r2, [r0, #1352] @ 0x548 │ │ │ │ movs r1, #1 │ │ │ │ strd r6, r7, [r4, #200] @ 0xc8 │ │ │ │ str r1, [r4, #16] │ │ │ │ vmov.f64 d6, #36 @ 0x41200000 10.0 │ │ │ │ @@ -66778,324 +66769,324 @@ │ │ │ │ vstr d7, [r4, #752] @ 0x2f0 │ │ │ │ strd r6, r7, [r4, #720] @ 0x2d0 │ │ │ │ strd r6, r7, [r4, #728] @ 0x2d8 │ │ │ │ strd r6, r7, [r4, #736] @ 0x2e0 │ │ │ │ strd r6, r7, [r4, #488] @ 0x1e8 │ │ │ │ strd r6, r7, [r4, #480] @ 0x1e0 │ │ │ │ strd r6, r7, [r4, #472] @ 0x1d8 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ mov r0, r4 │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ str.w r8, [r4, #12] │ │ │ │ strh.w r3, [r4, #824] @ 0x338 │ │ │ │ - bl 3fee8 │ │ │ │ + bl 3fe70 │ │ │ │ add.w r3, r4, #4288 @ 0x10c0 │ │ │ │ mov r0, r4 │ │ │ │ str.w r8, [r4, #808] @ 0x328 │ │ │ │ strd r6, r7, [r3, #16] │ │ │ │ strd r6, r7, [r3, #8] │ │ │ │ add.w r3, r4, #4320 @ 0x10e0 │ │ │ │ strd r6, r7, [r3, #16] │ │ │ │ strd r6, r7, [r3, #24] │ │ │ │ movw r3, #4356 @ 0x1104 │ │ │ │ str.w r8, [r4, r3] │ │ │ │ movw r3, #4268 @ 0x10ac │ │ │ │ str.w r8, [r4, r3] │ │ │ │ - bl 2d3f0 │ │ │ │ + bl 2d378 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2d568 │ │ │ │ + bl 2d4f0 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r3, [r3, #1356] @ 0x54c │ │ │ │ blx r3 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ strd r6, r7, [r4, #280] @ 0x118 │ │ │ │ - bl 469e0 │ │ │ │ + bl 46968 │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov.w r5, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mvn.w r5, #1 │ │ │ │ - b.n 3e0b4 │ │ │ │ + b.n 3e03c │ │ │ │ nop │ │ │ │ - add r0, pc, #648 @ (adr r0, 3e358 ) │ │ │ │ + add r1, pc, #104 @ (adr r1, 3e0c0 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3024] @ 0xbd0 │ │ │ │ - ldr r7, [pc, #360] @ (3e254 ) │ │ │ │ + ldr r7, [pc, #360] @ (3e1dc ) │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #360] @ (3e258 ) │ │ │ │ + ldr r0, [pc, #360] @ (3e1e0 ) │ │ │ │ sub.w sp, sp, #1048 @ 0x418 │ │ │ │ add r7, pc │ │ │ │ add r4, sp, #16 │ │ │ │ - ldr r6, [pc, #356] @ (3e25c ) │ │ │ │ + ldr r6, [pc, #356] @ (3e1e4 ) │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #0 │ │ │ │ ldr r0, [r7, r0] │ │ │ │ add r6, pc │ │ │ │ ldr r0, [r0, #0] │ │ │ │ str.w r0, [sp, #1044] @ 0x414 │ │ │ │ mov.w r0, #0 │ │ │ │ strd r2, r3, [r4] │ │ │ │ strd r2, r3, [r4, #8] │ │ │ │ strd r2, r3, [r4, #16] │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 3e21c │ │ │ │ + beq.n 3e1a4 │ │ │ │ cmp r3, #8 │ │ │ │ - bhi.n 3e162 │ │ │ │ + bhi.n 3e0ea │ │ │ │ mov.w r2, #322 @ 0x142 │ │ │ │ lsrs r2, r3 │ │ │ │ lsls r0, r2, #31 │ │ │ │ - bpl.n 3e21c │ │ │ │ + bpl.n 3e1a4 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ mov r7, r1 │ │ │ │ ldr r0, [r5, #52] @ 0x34 │ │ │ │ ldr.w r8, [r3, #12] │ │ │ │ - bl bba8 │ │ │ │ - ldr r2, [pc, #292] @ (3e260 ) │ │ │ │ + bl c318 │ │ │ │ + ldr r2, [pc, #292] @ (3e1e8 ) │ │ │ │ add.w r3, r5, #20 │ │ │ │ strd r0, r7, [sp, #4] │ │ │ │ add r7, sp, #44 @ 0x2c │ │ │ │ add r2, pc │ │ │ │ mov.w r1, #1000 @ 0x3e8 │ │ │ │ mov r0, r7 │ │ │ │ str.w r8, [sp] │ │ │ │ - blx 34f4 │ │ │ │ + blx 349c │ │ │ │ mov r0, r7 │ │ │ │ - bl 40318 │ │ │ │ + bl 402a0 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - beq.n 3e214 │ │ │ │ - ldr r2, [pc, #256] @ (3e264 ) │ │ │ │ + beq.n 3e19c │ │ │ │ + ldr r2, [pc, #256] @ (3e1ec ) │ │ │ │ movs r0, #0 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ adds r3, #202 @ 0xca │ │ │ │ ldr r1, [r6, r2] │ │ │ │ lsls r3, r3, #3 │ │ │ │ adds r2, r1, r3 │ │ │ │ movs r1, #0 │ │ │ │ mov r3, r2 │ │ │ │ add.w r2, r2, #141312 @ 0x22800 │ │ │ │ strd r0, r1, [r3] │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ cmp r3, r2 │ │ │ │ - bne.n 3e178 │ │ │ │ + bne.n 3e100 │ │ │ │ add.w r8, r5, #4096 @ 0x1000 │ │ │ │ mov r1, r4 │ │ │ │ vmov.f64 d2, #16 @ 0x40800000 4.0 │ │ │ │ vmov.f64 d1, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d0, #62 @ 0x41f00000 30.0 │ │ │ │ add.w r0, r5, #240 @ 0xf0 │ │ │ │ - bl 2bd20 │ │ │ │ + bl 2bca8 │ │ │ │ ldr.w r0, [r8, #260] @ 0x104 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2d3d0 │ │ │ │ + bl 2d358 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2bae4 │ │ │ │ + bl 2ba6c │ │ │ │ mov r0, r5 │ │ │ │ - bl 3ff5c │ │ │ │ + bl 3fee4 │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ - cbz r4, 3e1d6 │ │ │ │ + cbz r4, 3e15e │ │ │ │ ldr r7, [r4, #8] │ │ │ │ - cbnz r7, 3e1ca │ │ │ │ + cbnz r7, 3e152 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - cbz r3, 3e1ca │ │ │ │ + cbz r3, 3e152 │ │ │ │ ldr r3, [r3, #16] │ │ │ │ cmp r3, #12 │ │ │ │ - beq.n 3e232 │ │ │ │ + beq.n 3e1ba │ │ │ │ mov r0, r4 │ │ │ │ - bl 457f4 │ │ │ │ + bl 4577c │ │ │ │ ldr r4, [r5, #68] @ 0x44 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 3e1bc │ │ │ │ + bne.n 3e144 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ lsls r2, r3, #31 │ │ │ │ - bpl.n 3e1e6 │ │ │ │ - ldr r2, [pc, #136] @ (3e268 ) │ │ │ │ + bpl.n 3e16e │ │ │ │ + ldr r2, [pc, #136] @ (3e1f0 ) │ │ │ │ ldr r1, [r6, r2] │ │ │ │ ldr r2, [r1, #0] │ │ │ │ subs r2, #1 │ │ │ │ str r2, [r1, #0] │ │ │ │ lsls r3, r3, #26 │ │ │ │ - bmi.n 3e248 │ │ │ │ + bmi.n 3e1d0 │ │ │ │ ldr.w r0, [r8, #168] @ 0xa8 │ │ │ │ - bl 28394 │ │ │ │ - ldr r2, [pc, #120] @ (3e26c ) │ │ │ │ + bl 2831c │ │ │ │ + ldr r2, [pc, #120] @ (3e1f4 ) │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #16] │ │ │ │ - ldr r3, [pc, #92] @ (3e258 ) │ │ │ │ + ldr r3, [pc, #92] @ (3e1e0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1044] @ 0x414 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3e250 │ │ │ │ + bne.n 3e1d8 │ │ │ │ add.w sp, sp, #1048 @ 0x418 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, r7 │ │ │ │ - blx 3464 │ │ │ │ + blx 340c │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3e162 │ │ │ │ + bne.n 3e0ea │ │ │ │ ldr r3, [r5, #12] │ │ │ │ lsls r1, r3, #26 │ │ │ │ - bmi.n 3e162 │ │ │ │ - ldr r3, [pc, #72] @ (3e270 ) │ │ │ │ + bmi.n 3e0ea │ │ │ │ + ldr r3, [pc, #72] @ (3e1f8 ) │ │ │ │ ldr r2, [r6, r3] │ │ │ │ ldr r3, [r2, #0] │ │ │ │ subs r3, #1 │ │ │ │ str r3, [r2, #0] │ │ │ │ - b.n 3e162 │ │ │ │ - ldr r0, [pc, #64] @ (3e274 ) │ │ │ │ + b.n 3e0ea │ │ │ │ + ldr r0, [pc, #64] @ (3e1fc ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ + blx 340c │ │ │ │ ldr r3, [r4, #16] │ │ │ │ strd r3, r7, [r4, #12] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ mov r4, r7 │ │ │ │ - b.n 3e1ca │ │ │ │ + b.n 3e152 │ │ │ │ ldr r0, [r5, #0] │ │ │ │ - bl 25bfc │ │ │ │ - b.n 3e1ea │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - ldr r7, [sp, #40] @ 0x28 │ │ │ │ + bl 25b84 │ │ │ │ + b.n 3e172 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + ldr r7, [sp, #520] @ 0x208 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #1016] @ 0x3f8 │ │ │ │ + ldr r7, [sp, #472] @ 0x1d8 │ │ │ │ movs r1, r0 │ │ │ │ - b.n 3e9f8 │ │ │ │ + b.n 3ddc8 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r7, #12 │ │ │ │ + lsls r0, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [sp, #8] │ │ │ │ + ldr r6, [sp, #488] @ 0x1e8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r4, #10 │ │ │ │ + lsls r4, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3e858 │ │ │ │ + b.n 3dc28 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r5, r0 │ │ │ │ - bl 3f12c │ │ │ │ + bl 3f0b4 │ │ │ │ mov r4, r0 │ │ │ │ - cbz r0, 3e294 │ │ │ │ + cbz r0, 3e21c │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ ldr r0, [r5, #68] @ 0x44 │ │ │ │ - bl 398e4 │ │ │ │ + bl 3986c │ │ │ │ ldr r0, [r5, #68] @ 0x44 │ │ │ │ - bl 2eea4 │ │ │ │ + bl 2ee2c │ │ │ │ mov r0, r5 │ │ │ │ - bl 46a74 │ │ │ │ + bl 469fc │ │ │ │ mov r0, r5 │ │ │ │ - bl 2cef0 │ │ │ │ + bl 2ce78 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2a248 │ │ │ │ + bl 2a1d0 │ │ │ │ mov r0, r4 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3632] @ 0xe30 │ │ │ │ sub sp, #388 @ 0x184 │ │ │ │ mov r3, r1 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r3 │ │ │ │ - ldr.w r8, [pc, #296] @ 3e400 │ │ │ │ + ldr.w r8, [pc, #296] @ 3e388 │ │ │ │ movs r2, #92 @ 0x5c │ │ │ │ str r4, [sp, #56] @ 0x38 │ │ │ │ movs r1, #0 │ │ │ │ - ldr r4, [pc, #292] @ (3e404 ) │ │ │ │ + ldr r4, [pc, #292] @ (3e38c ) │ │ │ │ add r0, sp, #156 @ 0x9c │ │ │ │ str r3, [sp, #32] │ │ │ │ add r8, pc │ │ │ │ - ldr r3, [pc, #288] @ (3e408 ) │ │ │ │ + ldr r3, [pc, #288] @ (3e390 ) │ │ │ │ add r4, pc │ │ │ │ ldr r3, [r4, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #380] @ 0x17c │ │ │ │ mov.w r3, #0 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ cmp r5, #0 │ │ │ │ - beq.w 3e8a4 │ │ │ │ + beq.w 3e82c │ │ │ │ ldrd sl, r2, [r5, #4] │ │ │ │ movs r3, #0 │ │ │ │ - vldr d8, [pc, #240] @ 3e3f8 │ │ │ │ + vldr d8, [pc, #240] @ 3e380 │ │ │ │ cmp.w sl, #0 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ - ble.w 3ed3a │ │ │ │ - ldr r1, [pc, #248] @ (3e40c ) │ │ │ │ + ble.w 3ecc2 │ │ │ │ + ldr r1, [pc, #248] @ (3e394 ) │ │ │ │ vmov.f64 d12, d8 │ │ │ │ - ldr.w r9, [pc, #244] @ 3e410 │ │ │ │ + ldr.w r9, [pc, #244] @ 3e398 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ add r1, pc │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ - ldr r1, [pc, #236] @ (3e414 ) │ │ │ │ + ldr r1, [pc, #236] @ (3e39c ) │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmov.f64 d11, d8 │ │ │ │ add r9, pc │ │ │ │ add r1, pc │ │ │ │ mov r6, r3 │ │ │ │ mov fp, r2 │ │ │ │ str r1, [sp, #24] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ strd r3, r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [sp, #28] │ │ │ │ strd r3, r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #32] │ │ │ │ str.w r8, [sp, #60] @ 0x3c │ │ │ │ - b.n 3e352 │ │ │ │ + b.n 3e2da │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ - ble.n 3e424 │ │ │ │ + ble.n 3e3ac │ │ │ │ ldr.w r5, [fp, r6, lsl #2] │ │ │ │ mov.w r8, r6, lsl #2 │ │ │ │ ldrb r1, [r5, #0] │ │ │ │ cmp r1, #45 @ 0x2d │ │ │ │ - bne.n 3e34c │ │ │ │ - ldr r4, [pc, #180] @ (3e418 ) │ │ │ │ + bne.n 3e2d4 │ │ │ │ + ldr r4, [pc, #180] @ (3e3a0 ) │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r4, pc │ │ │ │ str r4, [r3, #0] │ │ │ │ ldr r7, [r4, #4] │ │ │ │ cmp r7, #0 │ │ │ │ - beq.w 3e9ca │ │ │ │ + beq.w 3e952 │ │ │ │ adds r4, #8 │ │ │ │ - b.n 3e380 │ │ │ │ + b.n 3e308 │ │ │ │ str.w r4, [r9] │ │ │ │ adds r4, #8 │ │ │ │ ldr.w r7, [r4, #-4] │ │ │ │ - cbz r7, 3e3c4 │ │ │ │ + cbz r7, 3e34c │ │ │ │ ldr.w r0, [r4, #-8] │ │ │ │ mov r1, r5 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 3e374 │ │ │ │ + bne.n 3e2fc │ │ │ │ subs r2, r7, #2 │ │ │ │ cmp r2, #20 │ │ │ │ - bhi.w 3ec94 │ │ │ │ + bhi.w 3ec1c │ │ │ │ tbh [pc, r2, lsl #1] │ │ │ │ lsls r5, r7, #16 │ │ │ │ lsls r5, r7, #17 │ │ │ │ lsls r0, r1, #17 │ │ │ │ lsls r5, r7, #17 │ │ │ │ lsls r7, r0, #12 │ │ │ │ lsls r5, r7, #17 │ │ │ │ @@ -67111,69 +67102,69 @@ │ │ │ │ lsls r7, r1, #14 │ │ │ │ lsls r3, r3, #14 │ │ │ │ lsls r6, r6, #14 │ │ │ │ lsls r0, r0, #15 │ │ │ │ lsls r2, r1, #15 │ │ │ │ lsls r3, r5, #16 │ │ │ │ mov fp, r5 │ │ │ │ - ldr r0, [pc, #84] @ (3e41c ) │ │ │ │ + ldr r0, [pc, #84] @ (3e3a4 ) │ │ │ │ mov r1, fp │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ - ldr r2, [pc, #72] @ (3e420 ) │ │ │ │ - ldr r3, [pc, #48] @ (3e408 ) │ │ │ │ + ldr r2, [pc, #72] @ (3e3a8 ) │ │ │ │ + ldr r3, [pc, #48] @ (3e390 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #380] @ 0x17c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3ed62 │ │ │ │ + bne.w 3ecea │ │ │ │ add sp, #388 @ 0x184 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - ldr r5, [sp, #96] @ 0x60 │ │ │ │ + ldr r5, [sp, #576] @ 0x240 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r5, [sp, #80] @ 0x50 │ │ │ │ + ldr r5, [sp, #560] @ 0x230 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3e880 │ │ │ │ + b.n 3dc50 │ │ │ │ movs r0, r0 │ │ │ │ - adds r7, #6 │ │ │ │ + adds r6, #230 @ 0xe6 │ │ │ │ movs r2, r0 │ │ │ │ - adds r7, #4 │ │ │ │ + adds r6, #228 @ 0xe4 │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r4!, {r7} │ │ │ │ + ldmia r4!, {r5, r6} │ │ │ │ movs r1, r0 │ │ │ │ - b.n 3e8b4 │ │ │ │ + b.n 3dc84 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [sp, #144] @ 0x90 │ │ │ │ + ldr r4, [sp, #624] @ 0x270 │ │ │ │ movs r1, r0 │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ ldr r0, [sp, #52] @ 0x34 │ │ │ │ - bl 3df40 │ │ │ │ + bl 3dec8 │ │ │ │ subs r6, r0, #0 │ │ │ │ - blt.w 3ed26 │ │ │ │ - ldr r3, [pc, #808] @ (3e760 ) │ │ │ │ + blt.w 3ecae │ │ │ │ + ldr r3, [pc, #808] @ (3e6e8 ) │ │ │ │ mov.w r5, #4416 @ 0x1140 │ │ │ │ mul.w r5, r6, r5 │ │ │ │ ldr.w r4, [r8, r3] │ │ │ │ ldr r3, [sp, #240] @ 0xf0 │ │ │ │ add.w r9, r4, r5 │ │ │ │ ldr.w r2, [r9, #812] @ 0x32c │ │ │ │ vldr d7, [r2, #464] @ 0x1d0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3e80c │ │ │ │ + bne.w 3e794 │ │ │ │ ldr r3, [sp, #244] @ 0xf4 │ │ │ │ add.w r1, r5, #264 @ 0x108 │ │ │ │ - vldr d6, [pc, #744] @ 3e748 │ │ │ │ + vldr d6, [pc, #744] @ 3e6d0 │ │ │ │ movs r0, #0 │ │ │ │ cmp r3, #0 │ │ │ │ mov.w r3, #4416 @ 0x1140 │ │ │ │ ldr r2, [sp, #212] @ 0xd4 │ │ │ │ add r1, r4 │ │ │ │ str r1, [sp, #24] │ │ │ │ mov.w r1, #0 │ │ │ │ @@ -67182,89 +67173,89 @@ │ │ │ │ vmoveq.f64 d8, d6 │ │ │ │ strd r0, r1, [r3, #264] @ 0x108 │ │ │ │ strd r0, r1, [r3, #272] @ 0x110 │ │ │ │ strd r0, r1, [r3, #280] @ 0x118 │ │ │ │ vstr d7, [r3, #760] @ 0x2f8 │ │ │ │ vstr d8, [r3, #768] @ 0x300 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e900 │ │ │ │ + bne.w 3e888 │ │ │ │ ldr r3, [sp, #216] @ 0xd8 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3e8e2 │ │ │ │ + bne.w 3e86a │ │ │ │ mov.w r7, #4416 @ 0x1140 │ │ │ │ ldr.w fp, [sp, #24] │ │ │ │ add.w sl, r5, #240 @ 0xf0 │ │ │ │ movs r2, #0 │ │ │ │ add sl, r4 │ │ │ │ mov r0, fp │ │ │ │ mla r7, r7, r6, r4 │ │ │ │ mov r1, sl │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r7, #336] @ 0x150 │ │ │ │ - bl f320 │ │ │ │ - ldr r3, [pc, #672] @ (3e764 ) │ │ │ │ + bl fa90 │ │ │ │ + ldr r3, [pc, #672] @ (3e6ec ) │ │ │ │ movs r2, #0 │ │ │ │ mov r1, fp │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ movs r3, #1 │ │ │ │ - bl 48db0 │ │ │ │ + bl 48d38 │ │ │ │ str r0, [r7, #64] @ 0x40 │ │ │ │ - cbz r0, 3e4e0 │ │ │ │ - bl 47eb8 │ │ │ │ + cbz r0, 3e468 │ │ │ │ + bl 47e40 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3e978 │ │ │ │ + bne.w 3e900 │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3e81e │ │ │ │ + bne.w 3e7a6 │ │ │ │ add.w r2, r5, #480 @ 0x1e0 │ │ │ │ add r7, sp, #80 @ 0x50 │ │ │ │ add r2, r4 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r9 │ │ │ │ - bl 2d730 │ │ │ │ + bl 2d6b8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 45178 │ │ │ │ + bl 45100 │ │ │ │ vldr d6, [sp, #80] @ 0x50 │ │ │ │ - vldr d7, [pc, #588] @ 3e750 │ │ │ │ + vldr d7, [pc, #588] @ 3e6d8 │ │ │ │ mov.w r3, #4416 @ 0x1140 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ vmla.f64 d0, d6, d7 │ │ │ │ mla r3, r3, r6, r4 │ │ │ │ vstr d0, [r3, #280] @ 0x118 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ mov r0, r9 │ │ │ │ - bl 2d568 │ │ │ │ - ldr r3, [pc, #576] @ (3e768 ) │ │ │ │ + bl 2d4f0 │ │ │ │ + ldr r3, [pc, #576] @ (3e6f0 ) │ │ │ │ mov.w r7, #4416 @ 0x1140 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ mov r0, r9 │ │ │ │ mla r7, r7, r6, r4 │ │ │ │ ldr.w sl, [r8, r3] │ │ │ │ add.w r3, r7, #4288 @ 0x10c0 │ │ │ │ vldr d7, [sl] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #16] │ │ │ │ - bl 40008 │ │ │ │ + bl 3ff90 │ │ │ │ vldr d7, [sl] │ │ │ │ add.w r3, r7, #4288 @ 0x10c0 │ │ │ │ vmov.f64 d6, #0 @ 0x40000000 2.0 │ │ │ │ - vldr d2, [pc, #508] @ 3e758 │ │ │ │ + vldr d2, [pc, #508] @ 3e6e0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vldr d0, [r3, #8] │ │ │ │ add.w r3, r7, #4320 @ 0x10e0 │ │ │ │ vstr d2, [r7, #472] @ 0x1d8 │ │ │ │ vstr d0, [r3, #16] │ │ │ │ vstr d7, [r3, #24] │ │ │ │ ldr r3, [sp, #228] @ 0xe4 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3e8d0 │ │ │ │ + bne.w 3e858 │ │ │ │ mov.w r7, #4416 @ 0x1140 │ │ │ │ - vldr d8, [pc, #468] @ 3e758 │ │ │ │ + vldr d8, [pc, #468] @ 3e6e0 │ │ │ │ add.w sl, r5, #72 @ 0x48 │ │ │ │ mla r7, r7, r6, r4 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ add.w lr, r7, #240 @ 0xf0 │ │ │ │ add.w ip, r7, #584 @ 0x248 │ │ │ │ vldr d1, [r7, #480] @ 0x1e0 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ @@ -67272,183 +67263,183 @@ │ │ │ │ vstr d8, [r7, #488] @ 0x1e8 │ │ │ │ vstr d8, [r7, #496] @ 0x1f0 │ │ │ │ vstr d8, [r7, #504] @ 0x1f8 │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ add.w r0, r4, sl │ │ │ │ vstr d8, [r7, #512] @ 0x200 │ │ │ │ - bl b42c │ │ │ │ + bl b748 │ │ │ │ add.w r1, r5, #344 @ 0x158 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ add r1, r4 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ ldr r3, [sp, #224] @ 0xe0 │ │ │ │ add.w r2, r5, #200 @ 0xc8 │ │ │ │ add r2, r4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3e890 │ │ │ │ + beq.w 3e818 │ │ │ │ add.w sl, sp, #248 @ 0xf8 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ mov r0, sl │ │ │ │ add.w fp, sp, #80 @ 0x50 │ │ │ │ vstr d9, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, sl │ │ │ │ vldr d0, [r7, #472] @ 0x1d8 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ ldr r2, [sp, #52] @ 0x34 │ │ │ │ mov r1, sl │ │ │ │ mov r0, fp │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov.w sl, #4416 @ 0x1140 │ │ │ │ movw r2, #4408 @ 0x1138 │ │ │ │ - ldr r1, [pc, #336] @ (3e76c ) │ │ │ │ + ldr r1, [pc, #336] @ (3e6f4 ) │ │ │ │ movw r3, #4412 @ 0x113c │ │ │ │ mov r0, r9 │ │ │ │ mov.w fp, #0 │ │ │ │ mla sl, sl, r6, r4 │ │ │ │ add r1, pc │ │ │ │ str.w r1, [sl, r2] │ │ │ │ - ldr r2, [pc, #320] @ (3e770 ) │ │ │ │ + ldr r2, [pc, #320] @ (3e6f8 ) │ │ │ │ str.w fp, [sl, #68] @ 0x44 │ │ │ │ add r2, pc │ │ │ │ str.w r2, [sl, r3] │ │ │ │ - bl 45758 │ │ │ │ + bl 456e0 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ str r3, [r0, #96] @ 0x60 │ │ │ │ mov r7, r0 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3e860 │ │ │ │ + beq.w 3e7e8 │ │ │ │ movs r2, #12 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r0, #8] │ │ │ │ str.w r2, [sl, #16] │ │ │ │ movs r2, #64 @ 0x40 │ │ │ │ str.w r2, [sl, #808] @ 0x328 │ │ │ │ ldr r2, [sp, #44] @ 0x2c │ │ │ │ str.w fp, [sl, #812] @ 0x32c │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e922 │ │ │ │ - ldr r3, [pc, #264] @ (3e774 ) │ │ │ │ + bne.w 3e8aa │ │ │ │ + ldr r3, [pc, #264] @ (3e6fc ) │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3e938 │ │ │ │ + bne.w 3e8c0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3e850 │ │ │ │ - ldr r1, [pc, #248] @ (3e778 ) │ │ │ │ + beq.w 3e7d8 │ │ │ │ + ldr r1, [pc, #248] @ (3e700 ) │ │ │ │ add.w fp, sp, #80 @ 0x50 │ │ │ │ add.w sl, sp, #76 @ 0x4c │ │ │ │ mov r3, fp │ │ │ │ add r1, pc │ │ │ │ mov r2, sl │ │ │ │ - blx 2fa4 <__isoc99_sscanf@plt> │ │ │ │ + blx 2f54 <__isoc99_sscanf@plt> │ │ │ │ cmp r0, #1 │ │ │ │ - ble.w 3e83e │ │ │ │ + ble.w 3e7c6 │ │ │ │ ldr.w sl, [sp, #76] @ 0x4c │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.w 3e83e │ │ │ │ + ble.w 3e7c6 │ │ │ │ ldr.w fp, [sp, #80] @ 0x50 │ │ │ │ cmp.w fp, #0 │ │ │ │ - ble.w 3e83e │ │ │ │ - ldr r0, [pc, #200] @ (3e77c ) │ │ │ │ + ble.w 3e7c6 │ │ │ │ + ldr r0, [pc, #200] @ (3e704 ) │ │ │ │ mov r2, fp │ │ │ │ mov r1, sl │ │ │ │ add r0, pc │ │ │ │ - bl 12ee0 │ │ │ │ + bl 13390 │ │ │ │ movs r2, #0 │ │ │ │ str r0, [r7, #20] │ │ │ │ mov r1, r7 │ │ │ │ ldr r0, [r7, #12] │ │ │ │ - bl 43258 │ │ │ │ - ldr r3, [pc, #180] @ (3e780 ) │ │ │ │ + bl 431e0 │ │ │ │ + ldr r3, [pc, #180] @ (3e708 ) │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 3e91a │ │ │ │ + beq.w 3e8a2 │ │ │ │ mov.w r3, #4416 @ 0x1140 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add.w r0, r5, #20 │ │ │ │ ldr r2, [sp, #56] @ 0x38 │ │ │ │ add r0, r4 │ │ │ │ mla r3, r3, r6, r4 │ │ │ │ str r1, [r3, #52] @ 0x34 │ │ │ │ movs r1, #32 │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r9 │ │ │ │ eor.w r1, r3, #1 │ │ │ │ - bl 44a50 │ │ │ │ + bl 449d8 │ │ │ │ ldr r0, [r7, #20] │ │ │ │ - bl 4bcc │ │ │ │ + bl 4b64 │ │ │ │ movs r1, #1 │ │ │ │ str r0, [r7, #32] │ │ │ │ - bl 4d54 │ │ │ │ + bl 4cec │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r9 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ mov r1, r7 │ │ │ │ mov r2, sl │ │ │ │ - bl 46b00 │ │ │ │ + bl 46a88 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r0, r7 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 3e85a │ │ │ │ - bl 30b08 │ │ │ │ - ldr r3, [pc, #92] @ (3e784 ) │ │ │ │ + beq.w 3e7e2 │ │ │ │ + bl 30a90 │ │ │ │ + ldr r3, [pc, #92] @ (3e70c ) │ │ │ │ ldr.w r2, [r8, r3] │ │ │ │ mov.w r8, #4416 @ 0x1140 │ │ │ │ mla r8, r8, r6, r4 │ │ │ │ ldr r3, [r2, #0] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r2, #0] │ │ │ │ ldr.w r3, [r8, #16] │ │ │ │ cmp r3, #12 │ │ │ │ - beq.n 3e7e6 │ │ │ │ - b.n 3e788 │ │ │ │ + beq.n 3e76e │ │ │ │ + b.n 3e710 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {} │ │ │ │ eors r2, r4 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ... │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r5, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ mcrr2 15, 15, pc, sp, cr15 @ │ │ │ │ @ instruction: 0xfaa1ffff │ │ │ │ - lsls r4, r6, #10 │ │ │ │ + lsls r4, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 3e9d8 │ │ │ │ + cbnz r2, 3e736 │ │ │ │ movs r0, r0 │ │ │ │ - revsh r2, r2 │ │ │ │ + pop {r1, r2, r4, pc} │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #106 @ 0x6a │ │ │ │ + adds r3, #74 @ 0x4a │ │ │ │ movs r2, r0 │ │ │ │ - lsls r4, r4, #10 │ │ │ │ + lsls r4, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ add.w sl, sp, #104 @ 0x68 │ │ │ │ add.w r5, r5, #4256 @ 0x10a0 │ │ │ │ ldr r0, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ adds r5, #8 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ add r5, r4 │ │ │ │ ldr.w r2, [r8, #812] @ 0x32c │ │ │ │ mov r1, r9 │ │ │ │ add r3, sp, #248 @ 0xf8 │ │ │ │ ldrd r8, r9, [r8, #472] @ 0x1d8 │ │ │ │ str r5, [sp, #20] │ │ │ │ add r5, sp, #128 @ 0x80 │ │ │ │ @@ -67463,566 +67454,566 @@ │ │ │ │ mov.w r9, #0 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ strd r8, r9, [r5] │ │ │ │ strd r8, r9, [r5, #8] │ │ │ │ strd r8, r9, [r5, #16] │ │ │ │ strd r8, r9, [sp, #256] @ 0x100 │ │ │ │ strd r8, r9, [sp, #264] @ 0x108 │ │ │ │ - bl 281b0 │ │ │ │ + bl 28138 │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ movw r3, #4268 @ 0x10ac │ │ │ │ mov r0, r7 │ │ │ │ mla r4, r2, r6, r4 │ │ │ │ movs r2, #1 │ │ │ │ str r2, [r4, r3] │ │ │ │ - bl 39864 │ │ │ │ + bl 397ec │ │ │ │ mov r0, r7 │ │ │ │ movs r3, #16 │ │ │ │ str.w r3, [r4, #808] @ 0x328 │ │ │ │ - bl 2edbc │ │ │ │ + bl 2ed44 │ │ │ │ movs r0, #0 │ │ │ │ - b.n 3e3d4 │ │ │ │ + b.n 3e35c │ │ │ │ vcmpe.f64 d12, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3ec64 │ │ │ │ + bgt.w 3ebec │ │ │ │ vmov.f64 d7, d12 │ │ │ │ - b.n 3e456 │ │ │ │ + b.n 3e3de │ │ │ │ mov.w r3, #4416 @ 0x1140 │ │ │ │ mov r0, r9 │ │ │ │ addw fp, pc, #832 @ 0x340 │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ mla r3, r3, r6, r4 │ │ │ │ strd sl, fp, [r3, #480] @ 0x1e0 │ │ │ │ vstr d11, [r3, #280] @ 0x118 │ │ │ │ - bl 2d538 │ │ │ │ - b.n 3e524 │ │ │ │ - ldr r3, [pc, #816] @ (3eb70 ) │ │ │ │ - ldr r1, [pc, #816] @ (3eb74 ) │ │ │ │ + bl 2d4c0 │ │ │ │ + b.n 3e4ac │ │ │ │ + ldr r3, [pc, #816] @ (3eaf8 ) │ │ │ │ + ldr r1, [pc, #816] @ (3eafc ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add r1, pc │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ mov.w fp, #300 @ 0x12c │ │ │ │ mov.w sl, #400 @ 0x190 │ │ │ │ - b.n 3e6b0 │ │ │ │ - bl 35850 │ │ │ │ - b.n 3e726 │ │ │ │ + b.n 3e638 │ │ │ │ + bl 357d8 │ │ │ │ + b.n 3e6ae │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 3ec4a │ │ │ │ - ldr r3, [pc, #780] @ (3eb78 ) │ │ │ │ + bne.w 3ebd2 │ │ │ │ + ldr r3, [pc, #780] @ (3eb00 ) │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3e676 │ │ │ │ - ldr r0, [pc, #772] @ (3eb7c ) │ │ │ │ + beq.w 3e5fe │ │ │ │ + ldr r0, [pc, #772] @ (3eb04 ) │ │ │ │ add r0, pc │ │ │ │ - blx 32cc │ │ │ │ - ldr r0, [pc, #768] @ (3eb80 ) │ │ │ │ + blx 3284 │ │ │ │ + ldr r0, [pc, #768] @ (3eb08 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - ldr r0, [pc, #764] @ (3eb84 ) │ │ │ │ + blx 340c │ │ │ │ + ldr r0, [pc, #764] @ (3eb0c ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - b.n 3e676 │ │ │ │ + blx 340c │ │ │ │ + b.n 3e5fe │ │ │ │ vmov.f64 d2, d8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r0, r2 │ │ │ │ - bl ab18 │ │ │ │ - b.n 3e610 │ │ │ │ - vldr d8, [pc, #680] @ 3eb50 │ │ │ │ - ldr r2, [pc, #732] @ (3eb88 ) │ │ │ │ + bl a9e0 │ │ │ │ + b.n 3e598 │ │ │ │ + vldr d8, [pc, #680] @ 3ead8 │ │ │ │ + ldr r2, [pc, #732] @ (3eb10 ) │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ vmov.f64 d11, d8 │ │ │ │ strd r3, r3, [sp, #64] @ 0x40 │ │ │ │ strd r3, r2, [sp, #48] @ 0x30 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #28] │ │ │ │ strd r3, r3, [sp, #36] @ 0x24 │ │ │ │ - b.n 3e428 │ │ │ │ + b.n 3e3b0 │ │ │ │ vsub.f64 d0, d10, d0 │ │ │ │ - bl 3fea0 │ │ │ │ + bl 3fe28 │ │ │ │ vmov.f64 d2, d0 │ │ │ │ vstr d0, [r7, #472] @ 0x1d8 │ │ │ │ - b.n 3e57c │ │ │ │ + b.n 3e504 │ │ │ │ add.w r1, r5, #272 @ 0x110 │ │ │ │ ldr r0, [sp, #68] @ 0x44 │ │ │ │ add r1, r4 │ │ │ │ - bl fa94 │ │ │ │ + bl 10204 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3e49e │ │ │ │ - ldr r0, [pc, #660] @ (3eb8c ) │ │ │ │ + bne.w 3e426 │ │ │ │ + ldr r0, [pc, #660] @ (3eb14 ) │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 3e49e │ │ │ │ + bl 13028 │ │ │ │ + b.n 3e426 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ ldr r0, [sp, #64] @ 0x40 │ │ │ │ - bl fa20 │ │ │ │ + bl 10190 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3e496 │ │ │ │ - ldr r0, [pc, #640] @ (3eb90 ) │ │ │ │ + bne.w 3e41e │ │ │ │ + ldr r0, [pc, #640] @ (3eb18 ) │ │ │ │ ldr r1, [sp, #64] @ 0x40 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 3e496 │ │ │ │ - ldr r2, [pc, #632] @ (3eb94 ) │ │ │ │ + bl 13028 │ │ │ │ + b.n 3e41e │ │ │ │ + ldr r2, [pc, #632] @ (3eb1c ) │ │ │ │ add r2, pc │ │ │ │ str r2, [r3, #4] │ │ │ │ - b.n 3e6d4 │ │ │ │ - ldr r2, [pc, #628] @ (3eb98 ) │ │ │ │ + b.n 3e65c │ │ │ │ + ldr r2, [pc, #628] @ (3eb20 ) │ │ │ │ ldr.w r2, [r8, r2] │ │ │ │ str r3, [r2, #0] │ │ │ │ - ldr r3, [pc, #588] @ (3eb78 ) │ │ │ │ + ldr r3, [pc, #588] @ (3eb00 ) │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3e676 │ │ │ │ - ldr r0, [pc, #608] @ (3eb9c ) │ │ │ │ + beq.w 3e5fe │ │ │ │ + ldr r0, [pc, #608] @ (3eb24 ) │ │ │ │ add r0, pc │ │ │ │ - blx 32cc │ │ │ │ - ldr r3, [pc, #604] @ (3eba0 ) │ │ │ │ + blx 3284 │ │ │ │ + ldr r3, [pc, #604] @ (3eb28 ) │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ - blx 31ec │ │ │ │ - bl 45270 │ │ │ │ + blx 31a4 │ │ │ │ + bl 451f8 │ │ │ │ movw r0, #5500 @ 0x157c │ │ │ │ - bl 294d4 │ │ │ │ - ldr r0, [pc, #584] @ (3eba4 ) │ │ │ │ + bl 2945c │ │ │ │ + ldr r0, [pc, #584] @ (3eb2c ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - ldr r3, [pc, #580] @ (3eba8 ) │ │ │ │ + blx 340c │ │ │ │ + ldr r3, [pc, #580] @ (3eb30 ) │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ mov r0, r3 │ │ │ │ - bl 27e78 │ │ │ │ + bl 27e00 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3e676 │ │ │ │ + bne.w 3e5fe │ │ │ │ ldr r3, [r0, #28] │ │ │ │ udf #255 @ 0xff │ │ │ │ ldr r1, [r7, #52] @ 0x34 │ │ │ │ ldr r0, [r7, #64] @ 0x40 │ │ │ │ - bl 47ec8 │ │ │ │ - ldr r2, [pc, #552] @ (3ebac ) │ │ │ │ + bl 47e50 │ │ │ │ + ldr r2, [pc, #552] @ (3eb34 ) │ │ │ │ ldr r3, [r7, #52] @ 0x34 │ │ │ │ mov ip, r0 │ │ │ │ ldr.w r7, [r8, r2] │ │ │ │ movs r2, #24 │ │ │ │ mla r7, r2, r3, r7 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r7!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [sp, #220] @ 0xdc │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r7, {r0, r1} │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3e4e8 │ │ │ │ - b.n 3e81e │ │ │ │ + beq.w 3e470 │ │ │ │ + b.n 3e7a6 │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ - ble.w 3ed0a │ │ │ │ + ble.w 3ec92 │ │ │ │ add.w r3, fp, r8 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - bl bb20 │ │ │ │ - ldr r3, [pc, #500] @ (3ebb0 ) │ │ │ │ + bl c290 │ │ │ │ + ldr r3, [pc, #500] @ (3eb38 ) │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ + bne.w 3e2d4 │ │ │ │ ldr.w fp, [fp, r6, lsl #2] │ │ │ │ - b.n 3e3c6 │ │ │ │ - ldr r2, [pc, #480] @ (3ebb4 ) │ │ │ │ + b.n 3e34e │ │ │ │ + ldr r2, [pc, #480] @ (3eb3c ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r2, [r2, #0] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ - ble.n 3e9c4 │ │ │ │ + ble.n 3e94c │ │ │ │ add.w r3, fp, r8 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r0, [pc, #452] @ (3ebb8 ) │ │ │ │ + ldr r0, [pc, #452] @ (3eb40 ) │ │ │ │ ldr.w r8, [sp, #60] @ 0x3c │ │ │ │ add r0, pc │ │ │ │ - ldr r6, [pc, #448] @ (3ebbc ) │ │ │ │ - blx 3464 │ │ │ │ - ldr r0, [pc, #448] @ (3ebc0 ) │ │ │ │ + ldr r6, [pc, #448] @ (3eb44 ) │ │ │ │ + blx 340c │ │ │ │ + ldr r0, [pc, #448] @ (3eb48 ) │ │ │ │ add r6, pc │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - ldr r3, [pc, #440] @ (3ebc4 ) │ │ │ │ + blx 340c │ │ │ │ + ldr r3, [pc, #440] @ (3eb4c ) │ │ │ │ ldr.w r4, [r8, r3] │ │ │ │ adds r4, #20 │ │ │ │ - b.n 3ea1e │ │ │ │ + b.n 3e9a6 │ │ │ │ adds r5, #1 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ cmp r5, #32 │ │ │ │ - beq.w 3e3d0 │ │ │ │ + beq.w 3e358 │ │ │ │ ldr.w r3, [r4, #-4] │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 3ea12 │ │ │ │ + bne.n 3e99a │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - blx 32cc │ │ │ │ - b.n 3ea12 │ │ │ │ - ldr r3, [pc, #404] @ (3ebc8 ) │ │ │ │ + blx 3284 │ │ │ │ + b.n 3e99a │ │ │ │ + ldr r3, [pc, #404] @ (3eb50 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #28] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r3, [pc, #388] @ (3ebcc ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r3, [pc, #388] @ (3eb54 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #372] @ (3ebd0 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #372] @ (3eb58 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r2, [r2, #0] │ │ │ │ - ble.n 3ea96 │ │ │ │ + ble.n 3ea1e │ │ │ │ add.w r3, fp, r8 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #212] @ 0xd4 │ │ │ │ ldr r2, [r2, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #340] @ (3ebd4 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #340] @ (3eb5c ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ it gt │ │ │ │ addgt.w r3, fp, r8 │ │ │ │ ldr r2, [r2, #0] │ │ │ │ itttt gt │ │ │ │ ldrgt r3, [r3, #4] │ │ │ │ strgt r3, [sp, #68] @ 0x44 │ │ │ │ movgt r3, #1 │ │ │ │ strgt r3, [sp, #216] @ 0xd8 │ │ │ │ ldr r2, [r2, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #308] @ (3ebd8 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #308] @ (3eb60 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - bgt.w 3ece8 │ │ │ │ + bgt.w 3ec70 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ - bgt.w 3ecaa │ │ │ │ - ldr r3, [pc, #280] @ (3ebdc ) │ │ │ │ + bgt.w 3ec32 │ │ │ │ + ldr r3, [pc, #280] @ (3eb64 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #268] @ (3ebe0 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #268] @ (3eb68 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - ble.n 3eaae │ │ │ │ + ble.n 3ea36 │ │ │ │ add.w r3, fp, r8 │ │ │ │ movs r1, #0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - blx 3008 │ │ │ │ - vldr d7, [pc, #108] @ 3eb58 │ │ │ │ + blx 2fbc │ │ │ │ + vldr d7, [pc, #108] @ 3eae0 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #228] @ 0xe4 │ │ │ │ - vldr d6, [pc, #108] @ 3eb60 │ │ │ │ + vldr d6, [pc, #108] @ 3eae8 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ vdiv.f64 d10, d7, d6 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r3, [pc, #220] @ (3ebe4 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r3, [pc, #220] @ (3eb6c ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r3, [pc, #204] @ (3ebe8 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r3, [pc, #204] @ (3eb70 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #188] @ (3ebec ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #188] @ (3eb74 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - ble.n 3eaae │ │ │ │ + ble.n 3ea36 │ │ │ │ add.w r3, fp, r8 │ │ │ │ movs r1, #0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - blx 3008 │ │ │ │ + blx 2fbc │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d12, d0 │ │ │ │ str r3, [sp, #240] @ 0xf0 │ │ │ │ - b.n 3eaae │ │ │ │ + b.n 3ea36 │ │ │ │ ... │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 3ecb4 ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 3ec3c ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #161 @ 0xa1 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - svc 124 @ 0x7c │ │ │ │ + b.n 3ee30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r6, #10 │ │ │ │ + lsls r4, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - svc 8 │ │ │ │ + b.n 3ed60 │ │ │ │ movs r0, r0 │ │ │ │ - udf #204 @ 0xcc │ │ │ │ + b.n 3ecec │ │ │ │ movs r0, r0 │ │ │ │ - udf #216 @ 0xd8 │ │ │ │ + b.n 3ed08 │ │ │ │ movs r0, r0 │ │ │ │ - bgt.n 3eae4 │ │ │ │ + udf #208 @ 0xd0 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 3eb50 │ │ │ │ + b.n 3eb20 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 3eb20 │ │ │ │ + svc 234 @ 0xea │ │ │ │ movs r0, r0 │ │ │ │ - udf #196 @ 0xc4 │ │ │ │ + b.n 3ece0 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #12 │ │ │ │ + lsls r0, r7, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 3eb14 │ │ │ │ + svc 222 @ 0xde │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r2, #12 │ │ │ │ + lsls r0, r1, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ble.n 3eb1c │ │ │ │ + svc 222 @ 0xde │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r5, #11 │ │ │ │ + lsls r4, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r7, #11 │ │ │ │ + lsls r0, r6, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #118 @ 0x76 │ │ │ │ + adds r0, #86 @ 0x56 │ │ │ │ movs r2, r0 │ │ │ │ - adds r0, #94 @ 0x5e │ │ │ │ + adds r0, #62 @ 0x3e │ │ │ │ movs r2, r0 │ │ │ │ - blt.n 3eb50 │ │ │ │ + ble.n 3eb20 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 3eb98 │ │ │ │ + udf #16 │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 3eb60 │ │ │ │ + ble.n 3eb30 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #0 │ │ │ │ + cmp r7, #224 @ 0xe0 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #236 @ 0xec │ │ │ │ + cmp r7, #204 @ 0xcc │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #212 @ 0xd4 │ │ │ │ + cmp r7, #180 @ 0xb4 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #178 @ 0xb2 │ │ │ │ + cmp r7, #146 @ 0x92 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #142 @ 0x8e │ │ │ │ + cmp r7, #110 @ 0x6e │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #114 @ 0x72 │ │ │ │ + cmp r7, #82 @ 0x52 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #94 @ 0x5e │ │ │ │ + cmp r7, #62 @ 0x3e │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #44 @ 0x2c │ │ │ │ + cmp r7, #12 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #24 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r7, #0 │ │ │ │ + cmp r6, #224 @ 0xe0 │ │ │ │ movs r2, r0 │ │ │ │ - ldr r2, [pc, #420] @ (3ed98 ) │ │ │ │ + ldr r2, [pc, #420] @ (3ed20 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r2, #0] │ │ │ │ - ble.w 3eaae │ │ │ │ + ble.w 3ea36 │ │ │ │ add.w r3, fp, r8 │ │ │ │ movs r1, #0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - blx 3008 │ │ │ │ + blx 2fbc │ │ │ │ movs r3, #1 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ - b.n 3eaae │ │ │ │ + b.n 3ea36 │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ - bgt.n 3ec7c │ │ │ │ - ldr r3, [pc, #384] @ (3ed9c ) │ │ │ │ + bgt.n 3ec04 │ │ │ │ + ldr r3, [pc, #384] @ (3ed24 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #372] @ (3eda0 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #372] @ (3ed28 ) │ │ │ │ adds r6, #1 │ │ │ │ cmp sl, r6 │ │ │ │ add r2, pc │ │ │ │ ldr r2, [r2, #0] │ │ │ │ ldr r2, [r2, #4] │ │ │ │ - ble.w 3e9c4 │ │ │ │ + ble.w 3e94c │ │ │ │ add.w r3, fp, r8 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ str r3, [sp, #32] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r0, [pc, #344] @ (3eda4 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 32cc │ │ │ │ - ldr r0, [pc, #340] @ (3eda8 ) │ │ │ │ - add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - ldr r0, [pc, #336] @ (3edac ) │ │ │ │ - add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - b.n 3e868 │ │ │ │ - ldr r0, [pc, #328] @ (3edb0 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r0, [pc, #344] @ (3ed2c ) │ │ │ │ + add r0, pc │ │ │ │ + blx 3284 │ │ │ │ + ldr r0, [pc, #340] @ (3ed30 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 340c │ │ │ │ + ldr r0, [pc, #336] @ (3ed34 ) │ │ │ │ + add r0, pc │ │ │ │ + blx 340c │ │ │ │ + b.n 3e7f0 │ │ │ │ + ldr r0, [pc, #328] @ (3ed38 ) │ │ │ │ vmov r2, r3, d7 │ │ │ │ add r0, pc │ │ │ │ - blx 32cc │ │ │ │ + blx 3284 │ │ │ │ ldr.w r3, [r9, #812] @ 0x32c │ │ │ │ vldr d7, [r3, #464] @ 0x1d0 │ │ │ │ - b.w 3e456 │ │ │ │ + b.w 3e3de │ │ │ │ add.w r3, fp, r8 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ - ldr r3, [pc, #304] @ (3edb4 ) │ │ │ │ + ldr r3, [pc, #304] @ (3ed3c ) │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #4] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r2, [pc, #288] @ (3edb8 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r2, [pc, #288] @ (3ed40 ) │ │ │ │ mov r3, r7 │ │ │ │ - ldr r0, [pc, #288] @ (3edbc ) │ │ │ │ + ldr r0, [pc, #288] @ (3ed44 ) │ │ │ │ mov.w r1, #440 @ 0x1b8 │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ add.w r3, fp, r8 │ │ │ │ movs r1, #0 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - blx 3008 │ │ │ │ - vldr d7, [pc, #192] @ 3ed78 │ │ │ │ - vldr d5, [pc, #196] @ 3ed80 │ │ │ │ - vldr d6, [pc, #200] @ 3ed88 │ │ │ │ + blx 2fbc │ │ │ │ + vldr d7, [pc, #192] @ 3ed00 │ │ │ │ + vldr d5, [pc, #196] @ 3ed08 │ │ │ │ + vldr d6, [pc, #200] @ 3ed10 │ │ │ │ vmul.f64 d7, d0, d7 │ │ │ │ vdiv.f64 d9, d7, d5 │ │ │ │ vcmpe.f64 d9, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3ed14 │ │ │ │ - ldr r3, [pc, #232] @ (3edc0 ) │ │ │ │ + bgt.n 3ec9c │ │ │ │ + ldr r3, [pc, #232] @ (3ed48 ) │ │ │ │ movs r2, #1 │ │ │ │ str r2, [sp, #224] @ 0xe0 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ add.w r3, fp, r8 │ │ │ │ movs r1, #0 │ │ │ │ - vldr d11, [pc, #160] @ 3ed90 │ │ │ │ + vldr d11, [pc, #160] @ 3ed18 │ │ │ │ ldr r0, [r3, #4] │ │ │ │ - blx 3008 │ │ │ │ + blx 2fbc │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #220] @ 0xdc │ │ │ │ vmul.f64 d11, d0, d11 │ │ │ │ ldr r2, [r4, #4] │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 3e34c │ │ │ │ - b.n 3e9ca │ │ │ │ - ldr r0, [pc, #184] @ (3edc4 ) │ │ │ │ - add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 3e9b0 │ │ │ │ - ldr r0, [pc, #176] @ (3edc8 ) │ │ │ │ + bne.w 3e2d4 │ │ │ │ + b.n 3e952 │ │ │ │ + ldr r0, [pc, #184] @ (3ed4c ) │ │ │ │ + add r0, pc │ │ │ │ + bl 13028 │ │ │ │ + b.n 3e938 │ │ │ │ + ldr r0, [pc, #176] @ (3ed50 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - ldr r0, [pc, #172] @ (3edcc ) │ │ │ │ + blx 340c │ │ │ │ + ldr r0, [pc, #172] @ (3ed54 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - b.n 3ecd4 │ │ │ │ + blx 340c │ │ │ │ + b.n 3ec5c │ │ │ │ adds r6, #1 │ │ │ │ - beq.n 3ed66 │ │ │ │ - ldr r0, [pc, #164] @ (3edd0 ) │ │ │ │ + beq.n 3ecee │ │ │ │ + ldr r0, [pc, #164] @ (3ed58 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - bl 37d54 │ │ │ │ - b.w 3e3d0 │ │ │ │ - ldr r2, [pc, #152] @ (3edd4 ) │ │ │ │ + blx 340c │ │ │ │ + bl 37cdc │ │ │ │ + b.w 3e358 │ │ │ │ + ldr r2, [pc, #152] @ (3ed5c ) │ │ │ │ vmov.f64 d12, d8 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d11, d8 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ str r3, [sp, #64] @ 0x40 │ │ │ │ str r3, [sp, #28] │ │ │ │ strd r3, r3, [sp, #36] @ 0x24 │ │ │ │ str r3, [sp, #32] │ │ │ │ - b.w 3e428 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - ldr r0, [pc, #112] @ (3edd8 ) │ │ │ │ + b.w 3e3b0 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + ldr r0, [pc, #112] @ (3ed60 ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ - b.w 3e3d0 │ │ │ │ + blx 340c │ │ │ │ + b.w 3e358 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - bvc.n 3ed90 │ │ │ │ + bvc.n 3ed18 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ @@ -68030,125 +68021,125 @@ │ │ │ │ subs r0, #227 @ 0xe3 │ │ │ │ ldrb r6, [r0, #14] │ │ │ │ lsls r0, r6 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - cmp r6, #62 @ 0x3e │ │ │ │ + cmp r6, #30 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r6, #24 │ │ │ │ + cmp r5, #248 @ 0xf8 │ │ │ │ movs r2, r0 │ │ │ │ - cmp r6, #4 │ │ │ │ + cmp r5, #228 @ 0xe4 │ │ │ │ movs r2, r0 │ │ │ │ - bge.n 3ed48 │ │ │ │ + bgt.n 3ed18 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 3ed9c │ │ │ │ + ble.n 3ed6c │ │ │ │ movs r0, r0 │ │ │ │ - blt.n 3edb8 │ │ │ │ + ble.n 3ed88 │ │ │ │ movs r0, r0 │ │ │ │ - bge.n 3ee28 │ │ │ │ + bgt.n 3edf8 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #176 @ 0xb0 │ │ │ │ + cmp r5, #144 @ 0x90 │ │ │ │ movs r2, r0 │ │ │ │ - bls.n 3ee70 │ │ │ │ + blt.n 3ee40 │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 3ee90 │ │ │ │ + blt.n 3ec60 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #90 @ 0x5a │ │ │ │ + cmp r5, #58 @ 0x3a │ │ │ │ movs r2, r0 │ │ │ │ - bhi.n 3ee70 │ │ │ │ + bge.n 3ee40 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 3ee98 │ │ │ │ + bge.n 3ec68 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 3eecc │ │ │ │ + bge.n 3ec9c │ │ │ │ movs r0, r0 │ │ │ │ - bls.n 3ee34 │ │ │ │ + blt.n 3ee04 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 3edf8 │ │ │ │ + bge.n 3edc8 │ │ │ │ movs r0, r0 │ │ │ │ - bhi.n 3ed5c │ │ │ │ + bge.n 3ed2c │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ vabs.f64 d6, d1 │ │ │ │ - vldr d5, [pc, #520] @ 3f000 │ │ │ │ + vldr d5, [pc, #520] @ 3ef88 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ vmov.f64 d10, d3 │ │ │ │ vmov.f64 d9, d4 │ │ │ │ sub sp, #16 │ │ │ │ mov r4, r0 │ │ │ │ mov r5, r1 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3ee34 │ │ │ │ + bpl.n 3edbc │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3ee94 │ │ │ │ + bmi.n 3ee1c │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 3ee94 │ │ │ │ - vldr d7, [pc, #476] @ 3f008 │ │ │ │ + beq.n 3ee1c │ │ │ │ + vldr d7, [pc, #476] @ 3ef90 │ │ │ │ vmov.f64 d8, d7 │ │ │ │ - b.n 3eeb2 │ │ │ │ + b.n 3ee3a │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3eea4 │ │ │ │ + bpl.n 3ee2c │ │ │ │ vcmp.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 3ee94 │ │ │ │ + beq.n 3ee1c │ │ │ │ vdiv.f64 d11, d2, d8 │ │ │ │ - ldr r6, [pc, #452] @ (3f018 ) │ │ │ │ + ldr r6, [pc, #452] @ (3efa0 ) │ │ │ │ add r6, pc │ │ │ │ vldr d13, [r6] │ │ │ │ vmul.f64 d0, d13, d8 │ │ │ │ vadd.f64 d7, d11, d9 │ │ │ │ vdiv.f64 d12, d7, d8 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmul.f64 d11, d11, d13 │ │ │ │ - vldr d7, [pc, #416] @ 3f010 │ │ │ │ + vldr d7, [pc, #416] @ 3ef98 │ │ │ │ vnmls.f64 d11, d12, d0 │ │ │ │ vadd.f64 d11, d11, d10 │ │ │ │ vsub.f64 d11, d11, d12 │ │ │ │ vstr d11, [r4] │ │ │ │ vldr d0, [r6] │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ vcmp.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.w 3effa │ │ │ │ + bge.w 3ef82 │ │ │ │ vstr d10, [r4] │ │ │ │ vstr d9, [r5] │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d14} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - beq.n 3ee42 │ │ │ │ + beq.n 3edca │ │ │ │ vmul.f64 d7, d1, d1 │ │ │ │ vmov.f64 d6, #16 @ 0x40800000 4.0 │ │ │ │ - ldr r6, [pc, #356] @ (3f01c ) │ │ │ │ + ldr r6, [pc, #356] @ (3efa4 ) │ │ │ │ vdiv.f64 d11, d2, d0 │ │ │ │ vmla.f64 d7, d0, d6 │ │ │ │ add r6, pc │ │ │ │ vldr d14, [r6] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3ef82 │ │ │ │ + bgt.n 3ef0a │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d8, d8, d6 │ │ │ │ vmul.f64 d0, d14, d8 │ │ │ │ - bmi.n 3ef16 │ │ │ │ + bmi.n 3ee9e │ │ │ │ vadd.f64 d10, d11, d10 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmls.f64 d9, d10, d8 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmla.f64 d7, d9, d14 │ │ │ │ vnmls.f64 d11, d7, d0 │ │ │ │ vstr d11, [r4] │ │ │ │ vldr d7, [r6] │ │ │ │ vmla.f64 d10, d9, d7 │ │ │ │ @@ -68157,20 +68148,20 @@ │ │ │ │ vstr d9, [r5] │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d14} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vsqrt.f64 d12, d7 │ │ │ │ vmul.f64 d12, d12, d6 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ mov r1, sp │ │ │ │ vmov.f64 d13, d0 │ │ │ │ add r0, sp, #8 │ │ │ │ vmul.f64 d0, d12, d14 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vadd.f64 d10, d11, d10 │ │ │ │ vldr d5, [sp, #8] │ │ │ │ vldr d4, [sp] │ │ │ │ vmul.f64 d7, d10, d8 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ vdiv.f64 d6, d9, d12 │ │ │ │ vmla.f64 d7, d12, d6 │ │ │ │ @@ -68198,61 +68189,61 @@ │ │ │ │ vnmla.f64 d7, d8, d10 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vdiv.f64 d13, d7, d6 │ │ │ │ vmul.f64 d7, d11, d12 │ │ │ │ vmla.f64 d7, d10, d12 │ │ │ │ vsub.f64 d7, d7, d9 │ │ │ │ vdiv.f64 d9, d7, d6 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmov.f64 d10, d0 │ │ │ │ vmul.f64 d0, d8, d14 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmul.f64 d12, d12, d13 │ │ │ │ vmul.f64 d7, d9, d0 │ │ │ │ vmul.f64 d8, d8, d9 │ │ │ │ vmla.f64 d7, d13, d10 │ │ │ │ vmul.f64 d9, d8, d0 │ │ │ │ vmla.f64 d9, d12, d10 │ │ │ │ vsub.f64 d7, d7, d11 │ │ │ │ vstr d7, [r4] │ │ │ │ vstr d9, [r5] │ │ │ │ add sp, #16 │ │ │ │ vpop {d8-d14} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blx 2f5c │ │ │ │ - b.n 3ee94 │ │ │ │ - bvs.n 3ef2e │ │ │ │ + blx 2f0c │ │ │ │ + b.n 3ee1c │ │ │ │ + bvs.n 3eeb6 │ │ │ │ @ instruction: 0xe8262e0b │ │ │ │ subs r6, #17 │ │ │ │ ... │ │ │ │ cmp r0, #0 │ │ │ │ lsls r6, r0 │ │ │ │ - cmp r3, #234 @ 0xea │ │ │ │ + cmp r3, #202 @ 0xca │ │ │ │ movs r2, r0 │ │ │ │ - cmp r3, #124 @ 0x7c │ │ │ │ + cmp r3, #92 @ 0x5c │ │ │ │ movs r2, r0 │ │ │ │ vldr d1, [r0] │ │ │ │ vldr d0, [r0, #8] │ │ │ │ - b.w 33ec │ │ │ │ + b.w 3394 │ │ │ │ add.w r3, r0, #472 @ 0x1d8 │ │ │ │ add.w r2, r0, #480 @ 0x1e0 │ │ │ │ add.w r1, r0, #488 @ 0x1e8 │ │ │ │ adds r0, #72 @ 0x48 │ │ │ │ - b.w b51c │ │ │ │ + b.w b908 │ │ │ │ nop │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ - vldr d8, [pc, #196] @ 3f118 │ │ │ │ + vldr d8, [pc, #196] @ 3f0a0 │ │ │ │ mov ip, r1 │ │ │ │ - ldr r2, [pc, #196] @ (3f120 ) │ │ │ │ + ldr r2, [pc, #196] @ (3f0a8 ) │ │ │ │ sub sp, #56 @ 0x38 │ │ │ │ - ldr r3, [pc, #196] @ (3f124 ) │ │ │ │ + ldr r3, [pc, #196] @ (3f0ac ) │ │ │ │ mov r4, r0 │ │ │ │ vdiv.f64 d7, d0, d8 │ │ │ │ add r2, pc │ │ │ │ add.w r6, r0, #72 @ 0x48 │ │ │ │ mov lr, sp │ │ │ │ mov r5, sp │ │ │ │ ldr r3, [r2, r3] │ │ │ │ @@ -68271,87 +68262,87 @@ │ │ │ │ vldr d4, [sp, #16] │ │ │ │ vdiv.f64 d3, d5, d7 │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vdiv.f64 d6, d4, d7 │ │ │ │ vstr d3, [sp] │ │ │ │ vstr d5, [sp, #8] │ │ │ │ vstr d6, [sp, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d7, [sp, #16] │ │ │ │ add r2, sp, #24 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vldr d7, [sp, #32] │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ vdiv.f64 d5, d6, d8 │ │ │ │ - ldr r2, [pc, #72] @ (3f128 ) │ │ │ │ + ldr r2, [pc, #72] @ (3f0b0 ) │ │ │ │ vdiv.f64 d6, d7, d8 │ │ │ │ - ldr r3, [pc, #60] @ (3f124 ) │ │ │ │ + ldr r3, [pc, #60] @ (3f0ac ) │ │ │ │ add r2, pc │ │ │ │ vdiv.f64 d7, d4, d8 │ │ │ │ vstr d5, [r4, #536] @ 0x218 │ │ │ │ vstr d6, [r4, #544] @ 0x220 │ │ │ │ vstr d7, [r4, #552] @ 0x228 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 3f10e │ │ │ │ + bne.n 3f096 │ │ │ │ add sp, #56 @ 0x38 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - ldrh r0, [r3, #60] @ 0x3c │ │ │ │ + str r0, [sp, #64] @ 0x40 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r2, #56] @ 0x38 │ │ │ │ + ldrh r6, [r1, #60] @ 0x3c │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3440] @ 0xd70 │ │ │ │ - ldr r2, [pc, #1004] @ (3f530 ) │ │ │ │ + ldr r2, [pc, #1004] @ (3f4b8 ) │ │ │ │ mov r4, r0 │ │ │ │ - ldr r3, [pc, #1004] @ (3f534 ) │ │ │ │ + ldr r3, [pc, #1004] @ (3f4bc ) │ │ │ │ sub.w sp, sp, #556 @ 0x22c │ │ │ │ add r2, pc │ │ │ │ - vldr d7, [pc, #952] @ 3f508 │ │ │ │ + vldr d7, [pc, #952] @ 3f490 │ │ │ │ vldr d0, [r4, #280] @ 0x118 │ │ │ │ add.w r0, r0, #288 @ 0x120 │ │ │ │ ldr.w r5, [r4, #812] @ 0x32c │ │ │ │ add.w r6, r4, #584 @ 0x248 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add.w r9, r4, #72 @ 0x48 │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #548] @ 0x224 │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 229c0 │ │ │ │ + bl 22948 │ │ │ │ add.w r3, r4, #240 @ 0xf0 │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov r7, r3 │ │ │ │ vldr d0, [r4, #280] @ 0x118 │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ stmia r6!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w r6, {r0, r1} │ │ │ │ - bl 22b6c │ │ │ │ + bl 22af4 │ │ │ │ vldr d5, [r4, #200] @ 0xc8 │ │ │ │ vldr d2, [r0] │ │ │ │ add r7, sp, #264 @ 0x108 │ │ │ │ vldr d3, [r0, #8] │ │ │ │ add r6, sp, #240 @ 0xf0 │ │ │ │ vldr d4, [r0, #16] │ │ │ │ mov r2, r6 │ │ │ │ @@ -68361,486 +68352,486 @@ │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vstr d5, [r7] │ │ │ │ vstr d6, [r7, #8] │ │ │ │ vstr d7, [r7, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d9, [r6] │ │ │ │ vldr d8, [r6, #8] │ │ │ │ vldr d0, [r6, #16] │ │ │ │ vmul.f64 d1, d9, d9 │ │ │ │ vmla.f64 d1, d8, d8 │ │ │ │ vsqrt.f64 d1, d1 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vmov.f64 d7, d0 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ vstr d7, [r4, #520] @ 0x208 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ mov r0, r6 │ │ │ │ vstr d0, [r4, #528] @ 0x210 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d3, [r4, #288] @ 0x120 │ │ │ │ - vldr d2, [pc, #768] @ 3f510 │ │ │ │ + vldr d2, [pc, #768] @ 3f498 │ │ │ │ vldr d4, [r4, #296] @ 0x128 │ │ │ │ - vldr d5, [pc, #768] @ 3f518 │ │ │ │ + vldr d5, [pc, #768] @ 3f4a0 │ │ │ │ vdiv.f64 d7, d3, d2 │ │ │ │ vldr d6, [r6] │ │ │ │ vstr d0, [r4, #224] @ 0xe0 │ │ │ │ vdiv.f64 d8, d4, d5 │ │ │ │ vcmp.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3fdac │ │ │ │ + bmi.w 3fd34 │ │ │ │ vsqrt.f64 d0, d7 │ │ │ │ vmov.f64 d10, #112 @ 0x3f800000 1.0 │ │ │ │ vmov.f64 d7, #64 @ 0x3e000000 0.125 │ │ │ │ vldr d4, [r4, #320] @ 0x140 │ │ │ │ vmul.f64 d6, d6, d0 │ │ │ │ vsub.f64 d8, d10, d8 │ │ │ │ - vldr d5, [pc, #720] @ 3f520 │ │ │ │ + vldr d5, [pc, #720] @ 3f4a8 │ │ │ │ vldr d9, [r4, #632] @ 0x278 │ │ │ │ mov r0, r4 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmul.f64 d8, d8, d4 │ │ │ │ vmla.f64 d7, d8, d4 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcmp.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d5 │ │ │ │ vstr d7, [r4, #232] @ 0xe8 │ │ │ │ - bl 23378 │ │ │ │ + bl 23300 │ │ │ │ vadd.f64 d9, d9, d0 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ vcmpe.f64 d9, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3f798 │ │ │ │ + bmi.w 3f720 │ │ │ │ vcmp.f64 d9, d10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d9, d10 │ │ │ │ vldr d5, [r4, #224] @ 0xe0 │ │ │ │ add.w sl, r4, #4096 @ 0x1000 │ │ │ │ vldr d6, [r4, #312] @ 0x138 │ │ │ │ vstr d9, [r4, #664] @ 0x298 │ │ │ │ ldr.w r0, [sl, #168] @ 0xa8 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ vstr d7, [r4, #320] @ 0x140 │ │ │ │ - bl 28370 │ │ │ │ + bl 282f8 │ │ │ │ ldr.w r3, [r4, #696] @ 0x2b8 │ │ │ │ bic.w r8, r0, #4259840 @ 0x410000 │ │ │ │ vldr d7, [r4, #704] @ 0x2c0 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 3f72c │ │ │ │ - ldr r3, [pc, #604] @ (3f538 ) │ │ │ │ + beq.w 3f6b4 │ │ │ │ + ldr r3, [pc, #604] @ (3f4c0 ) │ │ │ │ vmov.f64 d6, #224 @ 0xbf000000 -0.5 │ │ │ │ add r3, pc │ │ │ │ vldr d4, [r3] │ │ │ │ vmls.f64 d7, d4, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3f748 │ │ │ │ + bpl.w 3f6d0 │ │ │ │ vstr d6, [r4, #704] @ 0x2c0 │ │ │ │ ldr.w r3, [r5, #1352] @ 0x548 │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldr.w r0, [sl, #168] @ 0xa8 │ │ │ │ vstr d0, [r4, #688] @ 0x2b0 │ │ │ │ lsls r3, r3, #30 │ │ │ │ it mi │ │ │ │ orrmi.w r8, r8, #65536 @ 0x10000 │ │ │ │ orr.w r1, r8, #4194304 @ 0x400000 │ │ │ │ - bl 28348 │ │ │ │ + bl 282d0 │ │ │ │ vldr d7, [r4, #688] @ 0x2b0 │ │ │ │ - vldr d2, [pc, #508] @ 3f520 │ │ │ │ + vldr d2, [pc, #508] @ 3f4a8 │ │ │ │ mov r0, r6 │ │ │ │ vldr d0, [r4, #704] @ 0x2c0 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #488] @ 3f520 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #488] @ 3f4a8 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ ldr.w r8, [r4, #812] @ 0x32c │ │ │ │ vldr d0, [r4, #520] @ 0x208 │ │ │ │ ldr.w r0, [r8, #72] @ 0x48 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ vmov.f64 d13, d0 │ │ │ │ lsls r0, r3, #29 │ │ │ │ - bmi.n 3f374 │ │ │ │ + bmi.n 3f2fc │ │ │ │ vldr d0, [r4, #712] @ 0x2c8 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vldr d7, [r8, #336] @ 0x150 │ │ │ │ vmla.f64 d13, d0, d7 │ │ │ │ vldr d8, [r4, #280] @ 0x118 │ │ │ │ mov r0, r4 │ │ │ │ - bl 45178 │ │ │ │ - vldr d6, [pc, #392] @ 3f508 │ │ │ │ + bl 45100 │ │ │ │ + vldr d6, [pc, #392] @ 3f490 │ │ │ │ vldr d5, [r8, #424] @ 0x1a8 │ │ │ │ vmov.f64 d10, #112 @ 0x3f800000 1.0 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vmov.f64 d4, #33 @ 0x41080000 8.5 │ │ │ │ vdiv.f64 d7, d8, d6 │ │ │ │ vldr d6, [r8, #416] @ 0x1a0 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmp.f64 d7, d10 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d10 │ │ │ │ vdiv.f64 d0, d7, d6 │ │ │ │ vcmpe.f64 d0, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3f79e │ │ │ │ + bmi.w 3f726 │ │ │ │ vldr d6, [r4, #800] @ 0x320 │ │ │ │ vldr d7, [r8, #320] @ 0x140 │ │ │ │ - ldr r3, [pc, #372] @ (3f53c ) │ │ │ │ + ldr r3, [pc, #372] @ (3f4c4 ) │ │ │ │ ldr.w r0, [r8, #76] @ 0x4c │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ add r3, pc │ │ │ │ vldr d0, [r4, #320] @ 0x140 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vldr d7, [r8, #24] │ │ │ │ vmul.f64 d6, d13, d13 │ │ │ │ - vldr d5, [pc, #320] @ 3f528 │ │ │ │ + vldr d5, [pc, #320] @ 3f4b0 │ │ │ │ ldr.w sl, [r4, #776] @ 0x308 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ tst.w sl, #8 │ │ │ │ vdiv.f64 d10, d6, d7 │ │ │ │ vadd.f64 d10, d10, d0 │ │ │ │ - bne.n 3f40e │ │ │ │ + bne.n 3f396 │ │ │ │ vldr d0, [r4, #728] @ 0x2d8 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vldr d7, [r8, #384] @ 0x180 │ │ │ │ vmla.f64 d10, d0, d7 │ │ │ │ tst.w sl, #4 │ │ │ │ - bne.n 3f424 │ │ │ │ + bne.n 3f3ac │ │ │ │ vldr d0, [r4, #712] @ 0x2c8 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vldr d7, [r8, #344] @ 0x158 │ │ │ │ vmla.f64 d10, d0, d7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 2d9f0 │ │ │ │ + bl 2d978 │ │ │ │ vldr d7, [r4, #528] @ 0x210 │ │ │ │ vldr d6, [r8, #48] @ 0x30 │ │ │ │ vadd.f64 d8, d0, d10 │ │ │ │ vldr d0, [r4, #520] @ 0x208 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ ldr.w r0, [r8, #80] @ 0x50 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 3f71a │ │ │ │ - bl 35ccc │ │ │ │ + ble.w 3f6a2 │ │ │ │ + bl 35c54 │ │ │ │ vldr d10, [r4, #528] @ 0x210 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vabs.f64 d7, d0 │ │ │ │ - ldr r3, [pc, #212] @ (3f540 ) │ │ │ │ + ldr r3, [pc, #212] @ (3f4c8 ) │ │ │ │ add r3, pc │ │ │ │ vmul.f64 d7, d7, d11 │ │ │ │ vstr d7, [r3, #16] │ │ │ │ vldr d0, [r8, #104] @ 0x68 │ │ │ │ vadd.f64 d0, d10, d0 │ │ │ │ - blx 34b8 │ │ │ │ + blx 3460 │ │ │ │ vldr d5, [r8, #96] @ 0x60 │ │ │ │ vldr d7, [r8, #88] @ 0x58 │ │ │ │ vldr d6, [r8, #112] @ 0x70 │ │ │ │ vmla.f64 d7, d0, d5 │ │ │ │ - ldr r3, [pc, #176] @ (3f544 ) │ │ │ │ + ldr r3, [pc, #176] @ (3f4cc ) │ │ │ │ vldr d0, [r4, #520] @ 0x208 │ │ │ │ vmul.f64 d6, d6, d10 │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r5, #84] @ 0x54 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ vstr d6, [r3, #24] │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vmla.f64 d7, d8, d8 │ │ │ │ vsqrt.f64 d11, d7 │ │ │ │ - bl 35ccc │ │ │ │ + bl 35c54 │ │ │ │ vldr d7, [r4, #288] @ 0x120 │ │ │ │ vmov.f64 d5, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d6, [r5, #408] @ 0x198 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ vldr d8, [r4, #224] @ 0xe0 │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - ldr r2, [pc, #112] @ (3f548 ) │ │ │ │ + ldr r2, [pc, #112] @ (3f4d0 ) │ │ │ │ lsls r1, r3, #16 │ │ │ │ add r2, pc │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ it mi │ │ │ │ vmulmi.f64 d13, d13, d5 │ │ │ │ vldr d12, [r2, #24] │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ vldr d7, [r5, #440] @ 0x1b8 │ │ │ │ vstr d7, [sp, #8] │ │ │ │ vldr d7, [r4, #760] @ 0x2f8 │ │ │ │ vmul.f64 d8, d8, d5 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - b.n 3f54c │ │ │ │ + b.n 3f4d4 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ rsbs r8, sp, #16908288 @ 0x1020000 │ │ │ │ ldrb r0, [r7, #2] │ │ │ │ subs r7, #99 @ 0x63 │ │ │ │ lsrs r5, r7, #8 │ │ │ │ - add r3, pc, #860 @ (adr r3, 3f878 ) │ │ │ │ + add r3, pc, #860 @ (adr r3, 3f800 ) │ │ │ │ ldrh r0, [r6, #2] │ │ │ │ lsls r0, r4 │ │ │ │ ... │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ - ldrh r2, [r6, #52] @ 0x34 │ │ │ │ + ldrh r2, [r5, #56] @ 0x38 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r7, #92 @ 0x5c │ │ │ │ + movs r7, #60 @ 0x3c │ │ │ │ movs r2, r0 │ │ │ │ - movs r6, #110 @ 0x6e │ │ │ │ + movs r6, #78 @ 0x4e │ │ │ │ movs r2, r0 │ │ │ │ - movs r5, #208 @ 0xd0 │ │ │ │ + movs r5, #176 @ 0xb0 │ │ │ │ movs r2, r0 │ │ │ │ - movs r5, #160 @ 0xa0 │ │ │ │ + movs r5, #128 @ 0x80 │ │ │ │ movs r2, r0 │ │ │ │ - movs r5, #100 @ 0x64 │ │ │ │ + movs r5, #68 @ 0x44 │ │ │ │ movs r2, r0 │ │ │ │ vldr d7, [r4, #768] @ 0x300 │ │ │ │ vmul.f64 d13, d13, d8 │ │ │ │ vmul.f64 d12, d8, d12 │ │ │ │ vstr d7, [sp, #24] │ │ │ │ vldr d7, [r5, #448] @ 0x1c0 │ │ │ │ vcmpe.f64 d7, d13 │ │ │ │ vmul.f64 d11, d8, d11 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3f7b4 │ │ │ │ + bmi.w 3f73c │ │ │ │ vldr d6, [r5, #456] @ 0x1c8 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ vcmpe.f64 d6, d13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3f778 │ │ │ │ + bgt.w 3f700 │ │ │ │ vmov.f64 d6, #104 @ 0x3f400000 0.750 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, d13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3f700 │ │ │ │ + bmi.w 3f688 │ │ │ │ vldr d7, [r5, #456] @ 0x1c8 │ │ │ │ vmov.f64 d6, #232 @ 0xbf400000 -0.750 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, d13 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ bicle.w r3, r3, #524288 @ 0x80000 │ │ │ │ - bgt.w 3f700 │ │ │ │ + bgt.w 3f688 │ │ │ │ mov r0, r4 │ │ │ │ str.w r3, [r4, #776] @ 0x308 │ │ │ │ - bl 2d5a0 │ │ │ │ + bl 2d528 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 3f714 │ │ │ │ + bne.w 3f69c │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ vldr d0, [r4, #520] @ 0x208 │ │ │ │ vldr d7, [r3, #744] @ 0x2e8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3f76e │ │ │ │ + bgt.w 3f6f6 │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ bic.w fp, r3, #1048576 @ 0x100000 │ │ │ │ add.w sl, sp, #64 @ 0x40 │ │ │ │ add.w r8, sp, #72 @ 0x48 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r8 │ │ │ │ vldr d0, [r4, #528] @ 0x210 │ │ │ │ str.w fp, [r4, #776] @ 0x308 │ │ │ │ add.w sl, sp, #144 @ 0x90 │ │ │ │ vldr d14, [sp, #64] @ 0x40 │ │ │ │ vldr d15, [sp, #72] @ 0x48 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d6, [sp, #64] @ 0x40 │ │ │ │ vmov.f64 d1, d12 │ │ │ │ vmul.f64 d0, d14, d11 │ │ │ │ vldr d5, [sp, #72] @ 0x48 │ │ │ │ mov r0, sl │ │ │ │ vmul.f64 d2, d6, d11 │ │ │ │ vmls.f64 d1, d11, d5 │ │ │ │ vmul.f64 d0, d0, d6 │ │ │ │ vmul.f64 d2, d2, d15 │ │ │ │ vnmls.f64 d0, d15, d13 │ │ │ │ vnmla.f64 d2, d13, d14 │ │ │ │ - bl ab18 │ │ │ │ - vldr d2, [pc, #404] @ 3f7d8 │ │ │ │ + bl a9e0 │ │ │ │ + vldr d2, [pc, #404] @ 3f760 │ │ │ │ add r3, sp, #168 @ 0xa8 │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r0, r3 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vldr d7, [r5, #784] @ 0x310 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3f682 │ │ │ │ - vldr d6, [pc, #376] @ 3f7e0 │ │ │ │ - vldr d5, [pc, #380] @ 3f7e8 │ │ │ │ + ble.n 3f60a │ │ │ │ + vldr d6, [pc, #376] @ 3f768 │ │ │ │ + vldr d5, [pc, #380] @ 3f770 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d7, d5 │ │ │ │ vldr d7, [r4, #232] @ 0xe8 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3f74e │ │ │ │ + bgt.n 3f6d6 │ │ │ │ vldr d7, [r5, #768] @ 0x300 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3f6c2 │ │ │ │ + ble.n 3f64a │ │ │ │ vldr d6, [r4, #712] @ 0x2c8 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3f6c2 │ │ │ │ - vldr d6, [pc, #316] @ 3f7e0 │ │ │ │ - vldr d5, [pc, #320] @ 3f7e8 │ │ │ │ + ble.n 3f64a │ │ │ │ + vldr d6, [pc, #316] @ 3f768 │ │ │ │ + vldr d5, [pc, #320] @ 3f770 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d7, d5 │ │ │ │ vldr d7, [r4, #232] @ 0xe8 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3fcde │ │ │ │ + bgt.w 3fc66 │ │ │ │ add.w fp, sp, #216 @ 0xd8 │ │ │ │ add r1, sp, #192 @ 0xc0 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r4 │ │ │ │ str r1, [sp, #0] │ │ │ │ - bl 2da88 │ │ │ │ + bl 2da10 │ │ │ │ ldr r1, [sp, #0] │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3f814 │ │ │ │ - ldr r2, [pc, #280] @ (3f7f8 ) │ │ │ │ - ldr r3, [pc, #284] @ (3f7fc ) │ │ │ │ + beq.w 3f79c │ │ │ │ + ldr r2, [pc, #280] @ (3f780 ) │ │ │ │ + ldr r3, [pc, #284] @ (3f784 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #548] @ 0x224 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 3fdc0 │ │ │ │ + bne.w 3fd48 │ │ │ │ mov r0, r8 │ │ │ │ add.w sp, sp, #556 @ 0x22c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ orr.w r3, r3, #524288 @ 0x80000 │ │ │ │ mov r0, r4 │ │ │ │ str.w r3, [r4, #776] @ 0x308 │ │ │ │ - bl 2d5a0 │ │ │ │ + bl 2d528 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 3f5c6 │ │ │ │ + beq.w 3f54e │ │ │ │ vldr d0, [r4, #520] @ 0x208 │ │ │ │ - b.n 3f5de │ │ │ │ - bl 35ccc │ │ │ │ - ldr r3, [pc, #224] @ (3f800 ) │ │ │ │ + b.n 3f566 │ │ │ │ + bl 35c54 │ │ │ │ + ldr r3, [pc, #224] @ (3f788 ) │ │ │ │ vldr d10, [r4, #528] @ 0x210 │ │ │ │ add r3, pc │ │ │ │ vstr d0, [r3, #16] │ │ │ │ - b.n 3f476 │ │ │ │ - ldr r3, [pc, #212] @ (3f804 ) │ │ │ │ + b.n 3f3fe │ │ │ │ + ldr r3, [pc, #212] @ (3f78c ) │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ add r3, pc │ │ │ │ vldr d4, [r3] │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 3f2f6 │ │ │ │ + bgt.w 3f27e │ │ │ │ vstr d7, [r4, #704] @ 0x2c0 │ │ │ │ - b.n 3f2fa │ │ │ │ + b.n 3f282 │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ lsls r2, r3, #16 │ │ │ │ - bmi.n 3f682 │ │ │ │ - ldr r1, [pc, #176] @ (3f808 ) │ │ │ │ + bmi.n 3f60a │ │ │ │ + ldr r1, [pc, #176] @ (3f790 ) │ │ │ │ orr.w r3, r3, #32768 @ 0x8000 │ │ │ │ orr.w r3, r3, #12 │ │ │ │ mov r0, r4 │ │ │ │ add r1, pc │ │ │ │ str.w r3, [r4, #776] @ 0x308 │ │ │ │ - bl 402d4 │ │ │ │ - b.n 3f682 │ │ │ │ + bl 4025c │ │ │ │ + b.n 3f60a │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ orr.w fp, r3, #1048576 @ 0x100000 │ │ │ │ - b.n 3f5e6 │ │ │ │ - ldr r1, [pc, #144] @ (3f80c ) │ │ │ │ + b.n 3f56e │ │ │ │ + ldr r1, [pc, #144] @ (3f794 ) │ │ │ │ orr.w r3, r3, #32768 @ 0x8000 │ │ │ │ orr.w r3, r3, #60 @ 0x3c │ │ │ │ mov r0, r4 │ │ │ │ str.w r3, [r4, #776] @ 0x308 │ │ │ │ add r1, pc │ │ │ │ - bl 402d4 │ │ │ │ + bl 4025c │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ vldr d7, [r5, #448] @ 0x1c0 │ │ │ │ - b.n 3f584 │ │ │ │ + b.n 3f50c │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - b.n 3f2a4 │ │ │ │ + b.n 3f22c │ │ │ │ vmov.f64 d1, #248 @ 0xbfc00000 -1.5 │ │ │ │ - blx 356c │ │ │ │ - vldr d7, [pc, #72] @ 3f7f0 │ │ │ │ + blx 3508 │ │ │ │ + vldr d7, [pc, #72] @ 3f778 │ │ │ │ vmla.f64 d10, d0, d7 │ │ │ │ vmul.f64 d13, d13, d10 │ │ │ │ - b.n 3f3bc │ │ │ │ - ldr r1, [pc, #88] @ (3f810 ) │ │ │ │ + b.n 3f344 │ │ │ │ + ldr r1, [pc, #88] @ (3f798 ) │ │ │ │ orr.w r3, r3, #32768 @ 0x8000 │ │ │ │ orr.w r3, r3, #60 @ 0x3c │ │ │ │ mov r0, r4 │ │ │ │ str.w r3, [r4, #776] @ 0x308 │ │ │ │ add r1, pc │ │ │ │ - bl 402d4 │ │ │ │ + bl 4025c │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ vldr d7, [r5, #448] @ 0x1c0 │ │ │ │ - b.n 3f584 │ │ │ │ + b.n 3f50c │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - bvc.n 3f7f8 │ │ │ │ + bvc.n 3f780 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, #0 │ │ │ │ lsls r4, r5 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #153 @ 0x99 │ │ │ │ - ldrh r4, [r3, #8] │ │ │ │ + ldrh r4, [r2, #12] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #24 │ │ │ │ + movs r2, #248 @ 0xf8 │ │ │ │ movs r2, r0 │ │ │ │ - movs r3, #10 │ │ │ │ + movs r2, #234 @ 0xea │ │ │ │ movs r2, r0 │ │ │ │ - bne.n 3f8d8 │ │ │ │ + bcc.n 3f698 │ │ │ │ movs r0, r0 │ │ │ │ - bne.n 3f830 │ │ │ │ + bcc.n 3f7f0 │ │ │ │ movs r0, r0 │ │ │ │ - beq.n 3f75c │ │ │ │ + bcs.n 3f71c │ │ │ │ movs r0, r0 │ │ │ │ vldr d7, [sl] │ │ │ │ mov r0, r4 │ │ │ │ vldr d6, [r1] │ │ │ │ vldr d5, [r6] │ │ │ │ ldr r3, [sp, #32] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ @@ -68867,26 +68858,26 @@ │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r7, #8] │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ vldr d6, [r7, #16] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [sp] │ │ │ │ - bl 3de98 │ │ │ │ - ldr.w r3, [pc, #1052] @ 3fcb8 │ │ │ │ + bl 3de20 │ │ │ │ + ldr.w r3, [pc, #1052] @ 3fc40 │ │ │ │ vldr d7, [r4, #784] @ 0x310 │ │ │ │ add r3, pc │ │ │ │ - vldr d5, [pc, #988] @ 3fc80 │ │ │ │ + vldr d5, [pc, #988] @ 3fc08 │ │ │ │ vldr d4, [r4, #288] @ 0x120 │ │ │ │ ldr.w r1, [r4, #776] @ 0x308 │ │ │ │ vldr d12, [r3] │ │ │ │ vmla.f64 d0, d12, d7 │ │ │ │ vldr d7, [r4, #760] @ 0x2f8 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ - vldr d7, [pc, #968] @ 3fc88 │ │ │ │ + vldr d7, [pc, #968] @ 3fc10 │ │ │ │ vcmp.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d0, d7 │ │ │ │ vldr d7, [r4, #224] @ 0xe0 │ │ │ │ lsls r2, r1, #16 │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ @@ -68899,16 +68890,16 @@ │ │ │ │ vldr d14, [r5, #120] @ 0x78 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d11, d11, d11 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vldr d5, [r5, #192] @ 0xc0 │ │ │ │ vmul.f64 d13, d7, d13 │ │ │ │ - bpl.w 3fd04 │ │ │ │ - vldr d7, [pc, #892] @ 3fc90 │ │ │ │ + bpl.w 3fc8c │ │ │ │ + vldr d7, [pc, #892] @ 3fc18 │ │ │ │ vmul.f64 d14, d14, d7 │ │ │ │ vldr d7, [r4, #528] @ 0x210 │ │ │ │ vldr d6, [r5, #168] @ 0xa8 │ │ │ │ vldr d4, [r4, #496] @ 0x1f0 │ │ │ │ vmul.f64 d10, d10, d7 │ │ │ │ vldr d7, [r5, #160] @ 0xa0 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ @@ -68924,51 +68915,51 @@ │ │ │ │ vmul.f64 d10, d10, d12 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ vadd.f64 d4, d3, d4 │ │ │ │ vstr d3, [sp, #56] @ 0x38 │ │ │ │ vmul.f64 d7, d5, d4 │ │ │ │ vstr d4, [sp, #48] @ 0x30 │ │ │ │ vdiv.f64 d11, d7, d13 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vmul.f64 d14, d14, d12 │ │ │ │ vdiv.f64 d6, d14, d13 │ │ │ │ vnmls.f64 d6, d0, d11 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ vsub.f64 d14, d6, d11 │ │ │ │ - blx 2f5c │ │ │ │ + blx 2f0c │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ vmov.f64 d7, d3 │ │ │ │ vldr d10, [r4, #608] @ 0x260 │ │ │ │ vldr d11, [r4, #520] @ 0x208 │ │ │ │ vnmls.f64 d7, d0, d4 │ │ │ │ vldr d4, [fp] │ │ │ │ vdiv.f64 d6, d4, d5 │ │ │ │ vmla.f64 d7, d6, d12 │ │ │ │ vstr d7, [r4, #496] @ 0x1f0 │ │ │ │ - bl 231fc │ │ │ │ + bl 23184 │ │ │ │ vadd.f64 d5, d10, d0 │ │ │ │ vldr d7, [r4, #672] @ 0x2a0 │ │ │ │ vadd.f64 d5, d5, d7 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 3fd74 │ │ │ │ + bmi.w 3fcfc │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vcmp.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d5, d7 │ │ │ │ vldr d7, [r5, #408] @ 0x198 │ │ │ │ vmov.f64 d6, #80 @ 0x3e800000 0.250 │ │ │ │ vldr d10, [r4, #288] @ 0x120 │ │ │ │ add r7, sp, #80 @ 0x50 │ │ │ │ - ldr r3, [pc, #700] @ (3fcbc ) │ │ │ │ + ldr r3, [pc, #700] @ (3fc44 ) │ │ │ │ add.w r1, r4, #504 @ 0x1f8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vldr d6, [r5, #432] @ 0x1b0 │ │ │ │ add r3, pc │ │ │ │ vldr d12, [r4, #224] @ 0xe0 │ │ │ │ vldr d1, [r5, #232] @ 0xe8 │ │ │ │ mov r0, r7 │ │ │ │ @@ -68986,35 +68977,35 @@ │ │ │ │ vdiv.f64 d0, d0, d1 │ │ │ │ vmla.f64 d11, d5, d6 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vldr d6, [r5, #144] @ 0x90 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vmov.f64 d3, d11 │ │ │ │ vdiv.f64 d1, d7, d1 │ │ │ │ - bl 3ede0 │ │ │ │ + bl 3ed68 │ │ │ │ vldr d7, [r5, #184] @ 0xb8 │ │ │ │ vldr d13, [r4, #528] @ 0x210 │ │ │ │ vnmls.f64 d13, d9, d7 │ │ │ │ vldr d7, [r6, #-8] │ │ │ │ vsub.f64 d11, d7, d11 │ │ │ │ - vldr d7, [pc, #544] @ 3fc98 │ │ │ │ + vldr d7, [pc, #544] @ 3fc20 │ │ │ │ vcmpe.f64 d13, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 3fd5a │ │ │ │ - vldr d7, [pc, #536] @ 3fca0 │ │ │ │ + ble.w 3fce2 │ │ │ │ + vldr d7, [pc, #536] @ 3fc28 │ │ │ │ vsub.f64 d13, d7, d13 │ │ │ │ vldr d1, [r5, #408] @ 0x198 │ │ │ │ mov r0, r7 │ │ │ │ vldr d0, [r5, #416] @ 0x1a0 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ add.w r1, r4, #512 @ 0x200 │ │ │ │ vmul.f64 d1, d10, d1 │ │ │ │ vldr d6, [sp, #16] │ │ │ │ - ldr r7, [pc, #532] @ (3fcc0 ) │ │ │ │ + ldr r7, [pc, #532] @ (3fc48 ) │ │ │ │ add.w fp, sp, #416 @ 0x1a0 │ │ │ │ vldr d4, [r4, #512] @ 0x200 │ │ │ │ vadd.f64 d9, d7, d6 │ │ │ │ add r7, pc │ │ │ │ vmul.f64 d1, d1, d0 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vldr d6, [sp] │ │ │ │ @@ -69027,40 +69018,40 @@ │ │ │ │ vmul.f64 d0, d8, d0 │ │ │ │ vmul.f64 d1, d1, d7 │ │ │ │ vldr d7, [r5, #272] @ 0x110 │ │ │ │ add r5, sp, #288 @ 0x120 │ │ │ │ vdiv.f64 d2, d6, d7 │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ vdiv.f64 d1, d1, d7 │ │ │ │ - bl 3ede0 │ │ │ │ + bl 3ed68 │ │ │ │ vldr d2, [r6, #-8] │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d14 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d11, [pc, #412] @ 3fca8 │ │ │ │ + vldr d11, [pc, #412] @ 3fc30 │ │ │ │ vsub.f64 d2, d2, d13 │ │ │ │ - bl b42c │ │ │ │ + bl b748 │ │ │ │ movs r3, #3 │ │ │ │ mov r2, fp │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r5 │ │ │ │ - bl ae24 │ │ │ │ + bl ae28 │ │ │ │ mov r0, sl │ │ │ │ add.w sl, sp, #120 @ 0x78 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, sl │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d7, [sp, #136] @ 0x88 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r4 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vstr d7, [sp, #136] @ 0x88 │ │ │ │ - bl 3f040 │ │ │ │ - vldr d7, [pc, #356] @ 3fcb0 │ │ │ │ + bl 3efc8 │ │ │ │ + vldr d7, [pc, #356] @ 3fc38 │ │ │ │ add.w r3, r4, #264 @ 0x108 │ │ │ │ vldr d4, [sp, #128] @ 0x80 │ │ │ │ mov r0, r3 │ │ │ │ vldr d5, [sp, #120] @ 0x78 │ │ │ │ mov r1, r6 │ │ │ │ vdiv.f64 d10, d9, d7 │ │ │ │ vldr d8, [r7] │ │ │ │ @@ -69083,19 +69074,19 @@ │ │ │ │ vsqrt.f64 d2, d7 │ │ │ │ vldr d7, [r4, #216] @ 0xd8 │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ vmla.f64 d8, d5, d9 │ │ │ │ vmls.f64 d7, d8, d11 │ │ │ │ vstr d7, [r4, #280] @ 0x118 │ │ │ │ - vldr d7, [pc, #200] @ 3fc88 │ │ │ │ + vldr d7, [pc, #200] @ 3fc10 │ │ │ │ vstr d7, [r6] │ │ │ │ vdiv.f64 d1, d1, d2 │ │ │ │ vdiv.f64 d0, d0, d2 │ │ │ │ - bl e5a0 │ │ │ │ + bl ed10 │ │ │ │ vldr d7, [sp, #120] @ 0x78 │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ mov r0, r5 │ │ │ │ vldr d0, [sp, #136] @ 0x88 │ │ │ │ vdiv.f64 d1, d7, d10 │ │ │ │ vldr d4, [r7] │ │ │ │ vdiv.f64 d2, d3, d10 │ │ │ │ @@ -69105,51 +69096,51 @@ │ │ │ │ vldr d7, [r4, #216] @ 0xd8 │ │ │ │ vmla.f64 d5, d1, d4 │ │ │ │ vmla.f64 d6, d2, d4 │ │ │ │ vmla.f64 d7, d3, d4 │ │ │ │ vstr d5, [r4, #200] @ 0xc8 │ │ │ │ vstr d6, [r4, #208] @ 0xd0 │ │ │ │ vstr d7, [r4, #216] @ 0xd8 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [r6] │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r5 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movs r3, #3 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ - bl ae24 │ │ │ │ + bl ae28 │ │ │ │ mov r1, fp │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ mov r0, r9 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ add.w r2, r4, #200 @ 0xc8 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r5 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r0, r9 │ │ │ │ add.w r3, r4, #472 @ 0x1d8 │ │ │ │ add.w r2, r4, #480 @ 0x1e0 │ │ │ │ add.w r1, r4, #488 @ 0x1e8 │ │ │ │ - bl b51c │ │ │ │ + bl b908 │ │ │ │ vldr d8, [r4, #280] @ 0x118 │ │ │ │ mov r0, r4 │ │ │ │ - bl 45178 │ │ │ │ + bl 45100 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.w 3fd8a │ │ │ │ + bhi.w 3fd12 │ │ │ │ ldr.w r3, [r4, #776] @ 0x308 │ │ │ │ lsls r3, r3, #16 │ │ │ │ - bmi.n 3fd7a │ │ │ │ - b.n 3fcc4 │ │ │ │ + bmi.n 3fd02 │ │ │ │ + b.n 3fc4c │ │ │ │ nop.w │ │ │ │ add r1, sp, #1008 @ 0x3f0 │ │ │ │ - bcs.n 3fc68 │ │ │ │ + bcs.n 3fbf0 │ │ │ │ str r5, [r1, #36] @ 0x24 │ │ │ │ subs r7, #80 @ 0x50 │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ @@ -69163,163 +69154,163 @@ │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r0, #246 @ 0xf6 │ │ │ │ ldrh r4, [r3, #58] @ 0x3a │ │ │ │ asrs r2, r0, #23 │ │ │ │ eors r0, r0 │ │ │ │ - movs r1, #156 @ 0x9c │ │ │ │ + movs r1, #124 @ 0x7c │ │ │ │ movs r2, r0 │ │ │ │ - movs r0, #50 @ 0x32 │ │ │ │ + movs r0, #18 │ │ │ │ movs r2, r0 │ │ │ │ - subs r4, r0, #6 │ │ │ │ + subs r4, r4, #5 │ │ │ │ movs r2, r0 │ │ │ │ vldr d6, [r4, #216] @ 0xd8 │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3fd82 │ │ │ │ - ldr.w r8, [pc, #256] @ 3fdd8 │ │ │ │ + ble.n 3fd0a │ │ │ │ + ldr.w r8, [pc, #256] @ 3fd60 │ │ │ │ add r8, pc │ │ │ │ - b.n 3f6dc │ │ │ │ + b.n 3f664 │ │ │ │ ldr.w r1, [r4, #776] @ 0x308 │ │ │ │ lsls r0, r1, #16 │ │ │ │ - bmi.w 3f6c2 │ │ │ │ + bmi.w 3f64a │ │ │ │ orr.w r1, r1, #4 │ │ │ │ str.w r1, [r4, #776] @ 0x308 │ │ │ │ - ldr r1, [pc, #232] @ (3fddc ) │ │ │ │ + ldr r1, [pc, #232] @ (3fd64 ) │ │ │ │ mov r0, r4 │ │ │ │ strd r2, r3, [r4, #712] @ 0x2c8 │ │ │ │ add r1, pc │ │ │ │ strd r2, r3, [r4, #720] @ 0x2d0 │ │ │ │ - bl 402d4 │ │ │ │ - b.n 3f6c2 │ │ │ │ + bl 4025c │ │ │ │ + b.n 3f64a │ │ │ │ vldr d12, [r4, #616] @ 0x268 │ │ │ │ mov r0, r4 │ │ │ │ vstr d5, [sp, #32] │ │ │ │ - bl 23230 │ │ │ │ + bl 231b8 │ │ │ │ vldr d7, [r4, #680] @ 0x2a8 │ │ │ │ vadd.f64 d0, d12, d0 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3fda6 │ │ │ │ + bmi.n 3fd2e │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ vnmulle.f64 d14, d0, d14 │ │ │ │ - ble.n 3fd4c │ │ │ │ + ble.n 3fcd4 │ │ │ │ vneg.f64 d14, d14 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - ldr r3, [pc, #144] @ (3fde0 ) │ │ │ │ + ldr r3, [pc, #144] @ (3fd68 ) │ │ │ │ vstr d0, [r4, #656] @ 0x290 │ │ │ │ add r3, pc │ │ │ │ vldr d12, [r3] │ │ │ │ - b.n 3f91a │ │ │ │ - vldr d7, [pc, #108] @ 3fdc8 │ │ │ │ + b.n 3f8a2 │ │ │ │ + vldr d7, [pc, #108] @ 3fd50 │ │ │ │ vcmpe.f64 d13, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 3fa8c │ │ │ │ - vldr d7, [pc, #100] @ 3fdd0 │ │ │ │ + bpl.w 3fa14 │ │ │ │ + vldr d7, [pc, #100] @ 3fd58 │ │ │ │ vsub.f64 d13, d7, d13 │ │ │ │ - b.n 3fa8c │ │ │ │ + b.n 3fa14 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ - b.n 3f9ee │ │ │ │ - ldr.w r8, [pc, #104] @ 3fde4 │ │ │ │ + b.n 3f976 │ │ │ │ + ldr.w r8, [pc, #104] @ 3fd6c │ │ │ │ add r8, pc │ │ │ │ - b.n 3f6dc │ │ │ │ - ldr.w r8, [pc, #100] @ 3fde8 │ │ │ │ + b.n 3f664 │ │ │ │ + ldr.w r8, [pc, #100] @ 3fd70 │ │ │ │ add r8, pc │ │ │ │ - b.n 3f6dc │ │ │ │ + b.n 3f664 │ │ │ │ ldr r5, [sp, #0] │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ mov r0, r5 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ mov r0, r5 │ │ │ │ add.w r1, r4, #344 @ 0x158 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ mov r0, r4 │ │ │ │ - bl 23cc4 │ │ │ │ - b.n 3f6dc │ │ │ │ + bl 23c4c │ │ │ │ + b.n 3f664 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - b.n 3fd4c │ │ │ │ + b.n 3fcd4 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ vstr d6, [sp] │ │ │ │ - blx 3120 │ │ │ │ + blx 30d4 │ │ │ │ vldr d6, [sp] │ │ │ │ - b.w 3f23a │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.w 3f1c2 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ittee │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ moval r1, #251 @ 0xfb │ │ │ │ stmiaal r0!, {r0, r3} │ │ │ │ - ldmia r3!, {r1, r6} │ │ │ │ + ldmia r5!, {r1, r2, r3, r4, r6} │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r3, {r3, r4, r5, r6, r7} │ │ │ │ + ldmia r6!, {r2, r4} │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r5, #3 │ │ │ │ + adds r2, r1, #3 │ │ │ │ movs r2, r0 │ │ │ │ - ldmia r2, {r1, r2, r3, r4, r5, r6} │ │ │ │ + ldmia r4, {r1, r3, r4, r7} │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r2, {r1, r2, r5, r7} │ │ │ │ + ldmia r4!, {r1, r6, r7} │ │ │ │ movs r0, r0 │ │ │ │ - vldr d7, [pc, #64] @ 3fe30 │ │ │ │ + vldr d7, [pc, #64] @ 3fdb8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3fe0c │ │ │ │ - vldr d6, [pc, #60] @ 3fe38 │ │ │ │ + bpl.n 3fd94 │ │ │ │ + vldr d6, [pc, #60] @ 3fdc0 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3fdfe │ │ │ │ - vldr d7, [pc, #32] @ 3fe30 │ │ │ │ + bmi.n 3fd86 │ │ │ │ + vldr d7, [pc, #32] @ 3fdb8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3fe2c │ │ │ │ - vldr d6, [pc, #28] @ 3fe38 │ │ │ │ + ble.n 3fdb4 │ │ │ │ + vldr d6, [pc, #28] @ 3fdc0 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3fe1e │ │ │ │ + bgt.n 3fda6 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ - vldr d7, [pc, #68] @ 3fe88 │ │ │ │ + vldr d7, [pc, #68] @ 3fe10 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3fe60 │ │ │ │ - vldr d6, [pc, #64] @ 3fe90 │ │ │ │ + bpl.n 3fde8 │ │ │ │ + vldr d6, [pc, #64] @ 3fe18 │ │ │ │ vadd.f64 d0, d0, d6 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3fe52 │ │ │ │ - vldr d7, [pc, #52] @ 3fe98 │ │ │ │ + bmi.n 3fdda │ │ │ │ + vldr d7, [pc, #52] @ 3fe20 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 3fe80 │ │ │ │ - vldr d6, [pc, #32] @ 3fe90 │ │ │ │ + ble.n 3fe08 │ │ │ │ + vldr d6, [pc, #32] @ 3fe18 │ │ │ │ vsub.f64 d0, d0, d6 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 3fe72 │ │ │ │ + bgt.n 3fdfa │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ittee │ │ │ │ @@ -69329,105 +69320,105 @@ │ │ │ │ andal r1, r3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 3febc │ │ │ │ - vldr d7, [pc, #52] @ 3fee0 │ │ │ │ + bpl.n 3fe44 │ │ │ │ + vldr d7, [pc, #52] @ 3fe68 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 3feae │ │ │ │ - vldr d7, [pc, #32] @ 3fee0 │ │ │ │ + bmi.n 3fe36 │ │ │ │ + vldr d7, [pc, #32] @ 3fe68 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 3fed8 │ │ │ │ + blt.n 3fe60 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 3feca │ │ │ │ + bge.n 3fe52 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ - ldr.w r8, [pc, #88] @ 3ff54 │ │ │ │ + ldr.w r8, [pc, #88] @ 3fedc │ │ │ │ add.w r4, r0, #3920 @ 0xf50 │ │ │ │ - ldr r7, [pc, #84] @ (3ff58 ) │ │ │ │ + ldr r7, [pc, #84] @ (3fee0 ) │ │ │ │ addw r6, r0, #3944 @ 0xf68 │ │ │ │ add r8, pc │ │ │ │ movs r5, #0 │ │ │ │ add r7, pc │ │ │ │ - b.n 3ff1a │ │ │ │ + b.n 3fea2 │ │ │ │ strb r5, [r3, #0] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ - cbz r3, 3ff3a │ │ │ │ + cbz r3, 3fec2 │ │ │ │ cmp r4, r6 │ │ │ │ strb r5, [r3, #0] │ │ │ │ - beq.n 3ff50 │ │ │ │ + beq.n 3fed8 │ │ │ │ ldr.w r3, [r4, #4]! │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3ff0e │ │ │ │ + bne.n 3fe96 │ │ │ │ movs r2, #32 │ │ │ │ mov r0, r8 │ │ │ │ movw r1, #711 @ 0x2c7 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r3, r0 │ │ │ │ str r0, [r4, #0] │ │ │ │ strb r5, [r3, #0] │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 3ff14 │ │ │ │ + bne.n 3fe9c │ │ │ │ movs r2, #32 │ │ │ │ mov r0, r7 │ │ │ │ movw r1, #715 @ 0x2cb │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r3, r0 │ │ │ │ str r0, [r4, #24] │ │ │ │ cmp r4, r6 │ │ │ │ strb r5, [r3, #0] │ │ │ │ - bne.n 3ff1a │ │ │ │ + bne.n 3fea2 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - ldmia r2!, {r1, r4} │ │ │ │ + ldmia r4!, {r1, r2, r3, r5} │ │ │ │ movs r0, r0 │ │ │ │ - ldmia r2, {r1, r2, r3} │ │ │ │ + ldmia r4!, {r1, r3, r5} │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ addw r5, r0, #3944 @ 0xf68 │ │ │ │ movs r6, #0 │ │ │ │ add.w r4, r0, #3920 @ 0xf50 │ │ │ │ mov r7, r5 │ │ │ │ ldr.w r0, [r4, #4]! │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str r6, [r4, #0] │ │ │ │ ldr.w r0, [r5, #4]! │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r4, r7 │ │ │ │ str r6, [r5, #0] │ │ │ │ - bne.n 3ff76 │ │ │ │ + bne.n 3fefe │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ ldr.w r3, [r0, #696] @ 0x2b8 │ │ │ │ - cbz r3, 3ff9e │ │ │ │ + cbz r3, 3ff26 │ │ │ │ movs r3, #0 │ │ │ │ str.w r3, [r0, #696] @ 0x2b8 │ │ │ │ bx lr │ │ │ │ ldr.w r3, [r0, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #504] @ 0x1f8 │ │ │ │ - cbz r3, 3ffb8 │ │ │ │ + cbz r3, 3ff40 │ │ │ │ ldr.w r3, [r0, #640] @ 0x280 │ │ │ │ cmp.w r3, #8192 @ 0x2000 │ │ │ │ itt le │ │ │ │ movle r3, #1 │ │ │ │ strle.w r3, [r0, #696] @ 0x2b8 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ @@ -69456,45 +69447,45 @@ │ │ │ │ str r3, [r0, #12] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r6, [pc, #424] @ (401c0 ) │ │ │ │ + ldr r6, [pc, #424] @ (40148 ) │ │ │ │ add.w r5, r0, #4288 @ 0x10c0 │ │ │ │ - ldr r2, [pc, #420] @ (401c4 ) │ │ │ │ + ldr r2, [pc, #420] @ (4014c ) │ │ │ │ sub sp, #48 @ 0x30 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #420] @ (401c8 ) │ │ │ │ + ldr r3, [pc, #420] @ (40150 ) │ │ │ │ vldr d6, [r5, #16] │ │ │ │ add r2, pc │ │ │ │ adds r5, #16 │ │ │ │ mov r4, r0 │ │ │ │ vldr d7, [r6, #40] @ 0x28 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ mov.w r3, #0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 40122 │ │ │ │ + bls.n 400aa │ │ │ │ add.w r2, r4, #4352 @ 0x1100 │ │ │ │ add.w r3, r4, #4320 @ 0x10e0 │ │ │ │ adds r3, #16 │ │ │ │ vldr d6, [r2, #-8] │ │ │ │ vldr d0, [r3] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 400ca │ │ │ │ + bhi.n 40052 │ │ │ │ vldr d1, [r5, #-8] │ │ │ │ add.w r1, r4, #4320 @ 0x10e0 │ │ │ │ add.w r5, r4, #4256 @ 0x10a0 │ │ │ │ - vldr d2, [pc, #296] @ 40198 │ │ │ │ - vldr d5, [pc, #300] @ 401a0 │ │ │ │ + vldr d2, [pc, #296] @ 40120 │ │ │ │ + vldr d5, [pc, #300] @ 40128 │ │ │ │ add.w r0, r4, #4288 @ 0x10c0 │ │ │ │ vldr d4, [r1, #-8] │ │ │ │ vsub.f64 d1, d1, d0 │ │ │ │ vldr d3, [r5, #16] │ │ │ │ vldr d6, [r3, #-8] │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vldr d5, [r1] │ │ │ │ @@ -69512,69 +69503,69 @@ │ │ │ │ vstr d0, [r3] │ │ │ │ vstr d6, [r3, #-8] │ │ │ │ vstr d7, [r2, #-8] │ │ │ │ vldr d7, [r4, #472] @ 0x1d8 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 400ee │ │ │ │ - vldr d7, [pc, #200] @ 401a8 │ │ │ │ + bpl.n 40076 │ │ │ │ + vldr d7, [pc, #200] @ 40130 │ │ │ │ vadd.f64 d0, d0, d7 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 400e0 │ │ │ │ - vldr d7, [pc, #184] @ 401a8 │ │ │ │ + bmi.n 40068 │ │ │ │ + vldr d7, [pc, #184] @ 40130 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 4010a │ │ │ │ + blt.n 40092 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 400fc │ │ │ │ - ldr r2, [pc, #192] @ (401cc ) │ │ │ │ - ldr r3, [pc, #184] @ (401c8 ) │ │ │ │ + bge.n 40084 │ │ │ │ + ldr r2, [pc, #192] @ (40154 ) │ │ │ │ + ldr r3, [pc, #184] @ (40150 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 4018e │ │ │ │ + bne.n 40116 │ │ │ │ add sp, #48 @ 0x30 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ vldr d3, [r4, #280] @ 0x118 │ │ │ │ mov r0, sp │ │ │ │ vldr d2, [r4, #272] @ 0x110 │ │ │ │ vldr d1, [r4, #264] @ 0x108 │ │ │ │ - vldr d0, [pc, #124] @ 401b0 │ │ │ │ - bl 20f4c │ │ │ │ + vldr d0, [pc, #124] @ 40138 │ │ │ │ + bl 20ed4 │ │ │ │ add.w r0, r4, #4256 @ 0x10a0 │ │ │ │ vldr d2, [sp, #16] │ │ │ │ adds r0, #16 │ │ │ │ vldr d1, [sp, #8] │ │ │ │ vldr d0, [sp] │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vldr d7, [r4, #224] @ 0xe0 │ │ │ │ vmov.f64 d4, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ - vldr d2, [pc, #92] @ 401b8 │ │ │ │ + vldr d2, [pc, #92] @ 40140 │ │ │ │ vmov.f64 d3, #36 @ 0x41200000 10.0 │ │ │ │ vadd.f64 d4, d7, d4 │ │ │ │ vldr d7, [r6, #40] @ 0x28 │ │ │ │ vneg.f64 d5, d6 │ │ │ │ vdiv.f64 d6, d2, d4 │ │ │ │ vstr d5, [r5, #-8] │ │ │ │ vcmp.f64 d6, d3 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d6, d3 │ │ │ │ vadd.f64 d6, d7, d6 │ │ │ │ vstr d6, [r5] │ │ │ │ - b.n 40046 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 3ffce │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ @@ -69582,341 +69573,341 @@ │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r3 │ │ │ │ ... │ │ │ │ - bvc.n 401d0 │ │ │ │ + bvc.n 40158 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ - subs r4, r3, r0 │ │ │ │ + adds r4, r7, r7 │ │ │ │ movs r2, r0 │ │ │ │ - ldrb r4, [r2, #31] │ │ │ │ + strh r4, [r1, #2] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r5, #27] │ │ │ │ + ldrb r6, [r4, #29] │ │ │ │ movs r1, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #36] @ (40204 ) │ │ │ │ + ldr r4, [pc, #36] @ (4018c ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - cbz r0, 401f4 │ │ │ │ + cbz r0, 4017c │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str r3, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 401e6 │ │ │ │ - ldr r4, [pc, #16] @ (40208 ) │ │ │ │ + bne.n 4016e │ │ │ │ + ldr r4, [pc, #16] @ (40190 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r4, [r6, #20] │ │ │ │ + ldr r4, [r2, #20] │ │ │ │ movs r6, r0 │ │ │ │ - ldr r6, [r3, #20] │ │ │ │ + ldr r6, [r7, #16] │ │ │ │ movs r6, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #476] @ 0x1dc │ │ │ │ - cbz r2, 4022e │ │ │ │ - ldr r3, [pc, #24] @ (40230 ) │ │ │ │ + cbz r2, 401b6 │ │ │ │ + ldr r3, [pc, #24] @ (401b8 ) │ │ │ │ movs r1, #0 │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ str r4, [r2, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str.w r1, [r0, #476] @ 0x1dc │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - ldr r0, [r7, #16] │ │ │ │ + ldr r0, [r3, #16] │ │ │ │ movs r6, r0 │ │ │ │ push {r3, r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ add.w r5, r0, #8192 @ 0x2000 │ │ │ │ - ldr r7, [pc, #120] @ (402c0 ) │ │ │ │ + ldr r7, [pc, #120] @ (40248 ) │ │ │ │ mov r6, r1 │ │ │ │ add r7, pc │ │ │ │ ldr.w r4, [r5, #476] @ 0x1dc │ │ │ │ - cbz r4, 40278 │ │ │ │ - ldr r3, [pc, #112] @ (402c4 ) │ │ │ │ + cbz r4, 40200 │ │ │ │ + ldr r3, [pc, #112] @ (4024c ) │ │ │ │ vmov.f64 d6, #28 @ 0x40e00000 7.0 │ │ │ │ mov r2, r6 │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ add.w r0, r4, #16 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ vldr d7, [r3] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r4, #8] │ │ │ │ - bl 13d0c │ │ │ │ + bl 13de4 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ pop {r3, r4, r5, r6, r7, pc} │ │ │ │ - ldr r3, [pc, #76] @ (402c8 ) │ │ │ │ + ldr r3, [pc, #76] @ (40250 ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 402a6 │ │ │ │ + cbz r4, 4022e │ │ │ │ ldr r2, [r4, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #0 │ │ │ │ strd r3, r3, [r4] │ │ │ │ strb r3, [r4, #16] │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #49214 @ 0xc03e │ │ │ │ strd r2, r3, [r4, #120] @ 0x78 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r4, #8] │ │ │ │ str.w r4, [r5, #476] @ 0x1dc │ │ │ │ - b.n 40252 │ │ │ │ - ldr r0, [pc, #36] @ (402cc ) │ │ │ │ + b.n 401da │ │ │ │ + ldr r0, [pc, #36] @ (40254 ) │ │ │ │ mov r3, r4 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ movs r1, #132 @ 0x84 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r0, [pc, #24] @ (402d0 ) │ │ │ │ + ldr r0, [pc, #24] @ (40258 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.n 40284 │ │ │ │ - ldrb r2, [r6, #22] │ │ │ │ + bl 14170 │ │ │ │ + b.n 4020c │ │ │ │ + ldrb r2, [r5, #24] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r3, #12] │ │ │ │ + ldr r2, [r7, #8] │ │ │ │ movs r6, r0 │ │ │ │ - stmia r6!, {r1, r4, r5, r6} │ │ │ │ + ldmia r0!, {r1, r2, r3, r7} │ │ │ │ movs r0, r0 │ │ │ │ vmaxnm.f16 , , │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #44] @ (40310 ) │ │ │ │ - ldr r2, [pc, #44] @ (40314 ) │ │ │ │ + ldr r3, [pc, #44] @ (40298 ) │ │ │ │ + ldr r2, [pc, #44] @ (4029c ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 4030c │ │ │ │ + cbz r4, 40294 │ │ │ │ mov r5, r0 │ │ │ │ mov r6, r1 │ │ │ │ - b.n 402f8 │ │ │ │ + b.n 40280 │ │ │ │ ldr r4, [r4, #4] │ │ │ │ - cbz r4, 4030c │ │ │ │ + cbz r4, 40294 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ cmp r3, r5 │ │ │ │ - bne.n 402f4 │ │ │ │ + bne.n 4027c │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r6 │ │ │ │ - bl 40234 │ │ │ │ + bl 401bc │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 402f8 │ │ │ │ + bne.n 40280 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - ldrb r6, [r2, #20] │ │ │ │ + ldrb r6, [r1, #22] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #28] @ (40344 ) │ │ │ │ - ldr r2, [pc, #28] @ (40348 ) │ │ │ │ + ldr r3, [pc, #28] @ (402cc ) │ │ │ │ + ldr r2, [pc, #28] @ (402d0 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, r2] │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 40342 │ │ │ │ + cbz r4, 402ca │ │ │ │ mov r5, r0 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ - bl 40234 │ │ │ │ + bl 401bc │ │ │ │ ldr r4, [r4, #4] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 40334 │ │ │ │ + bne.n 402bc │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldrb r2, [r2, #19] │ │ │ │ + ldrb r2, [r1, #21] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3000] @ 0xbb8 │ │ │ │ - ldr r2, [pc, #884] @ (406d8 ) │ │ │ │ + ldr r2, [pc, #884] @ (40660 ) │ │ │ │ subw sp, sp, #1036 @ 0x40c │ │ │ │ - ldr r3, [pc, #884] @ (406dc ) │ │ │ │ + ldr r3, [pc, #884] @ (40664 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r6, [pc, #884] @ (406e0 ) │ │ │ │ + ldr r6, [pc, #884] @ (40668 ) │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1028] @ 0x404 │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r3, #476] @ 0x1dc │ │ │ │ cmp r5, #0 │ │ │ │ - beq.w 4060c │ │ │ │ + beq.w 40594 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ - vldr d4, [pc, #824] @ 406c8 │ │ │ │ + vldr d4, [pc, #824] @ 40650 │ │ │ │ mov r4, r0 │ │ │ │ vldr d7, [r3, #536] @ 0x218 │ │ │ │ vldr d5, [r3, #544] @ 0x220 │ │ │ │ vldr d6, [r3, #552] @ 0x228 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ - ldr r3, [pc, #828] @ (406e4 ) │ │ │ │ + ldr r3, [pc, #828] @ (4066c ) │ │ │ │ vabs.f64 d5, d5 │ │ │ │ vadd.f64 d6, d6, d3 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it le │ │ │ │ ldrle r7, [r6, r3] │ │ │ │ - bgt.n 4040a │ │ │ │ + bgt.n 40392 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - cbz r3, 40422 │ │ │ │ + cbz r3, 403aa │ │ │ │ vldr d7, [r7] │ │ │ │ vldr d6, [r5, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 40498 │ │ │ │ + bpl.n 40420 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r5, #4] │ │ │ │ vstr d7, [r5, #120] @ 0x78 │ │ │ │ - ldr r2, [pc, #768] @ (406e8 ) │ │ │ │ - ldr r3, [pc, #752] @ (406dc ) │ │ │ │ + ldr r2, [pc, #768] @ (40670 ) │ │ │ │ + ldr r3, [pc, #752] @ (40664 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1028] @ 0x404 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4072e │ │ │ │ + bne.w 406b6 │ │ │ │ addw sp, sp, #1036 @ 0x40c │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ ldr r7, [r6, r3] │ │ │ │ vmov.f64 d6, #62 @ 0x41f00000 30.0 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ vldr d7, [r7] │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r5, #120] @ 0x78 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 403cc │ │ │ │ - bl 27e34 │ │ │ │ + bne.n 40354 │ │ │ │ + bl 27dbc │ │ │ │ vldr d7, [r5, #120] @ 0x78 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 405a0 │ │ │ │ + bne.w 40528 │ │ │ │ vldr d6, [r7] │ │ │ │ vmov.f64 d5, #62 @ 0x41f00000 30.0 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 403e6 │ │ │ │ - ldr r7, [pc, #676] @ (406ec ) │ │ │ │ + bpl.n 4036e │ │ │ │ + ldr r7, [pc, #676] @ (40674 ) │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r7, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 4062a │ │ │ │ + beq.w 405b2 │ │ │ │ ldr r1, [r3, #4] │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 403e6 │ │ │ │ + ble.n 4036e │ │ │ │ subs r1, #1 │ │ │ │ movs r0, #0 │ │ │ │ - bl 14434 │ │ │ │ - ldr r1, [pc, #652] @ (406f0 ) │ │ │ │ - ldr r2, [pc, #632] @ (406dc ) │ │ │ │ + bl 1450c │ │ │ │ + ldr r1, [pc, #652] @ (40678 ) │ │ │ │ + ldr r2, [pc, #632] @ (40664 ) │ │ │ │ mov r3, r0 │ │ │ │ add r1, pc │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r1, [r2, #0] │ │ │ │ ldr.w r2, [sp, #1028] @ 0x404 │ │ │ │ eors r1, r2 │ │ │ │ mov.w r2, #0 │ │ │ │ - bne.w 4072e │ │ │ │ - ldr r2, [pc, #632] @ (406f4 ) │ │ │ │ + bne.w 406b6 │ │ │ │ + ldr r2, [pc, #632] @ (4067c ) │ │ │ │ mov r0, r4 │ │ │ │ add r2, pc │ │ │ │ ldr r2, [r2, #4] │ │ │ │ ldr r2, [r2, #8] │ │ │ │ ldr.w r1, [r2, r3, lsl #2] │ │ │ │ addw sp, sp, #1036 @ 0x40c │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ - b.w 40234 │ │ │ │ + b.w 401bc │ │ │ │ ldr r4, [r4, #36] @ 0x24 │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ adds r5, #16 │ │ │ │ ldrsh.w r3, [r4, #8] │ │ │ │ ldrsh.w r7, [r4, #12] │ │ │ │ ldrsh.w r2, [r4, #10] │ │ │ │ subs r7, r7, r3 │ │ │ │ ldrsh.w r3, [r4, #14] │ │ │ │ subs r3, r3, r2 │ │ │ │ vmov s0, r3 │ │ │ │ vcvt.f64.s32 d0, s0 │ │ │ │ vdiv.f64 d0, d0, d7 │ │ │ │ - blx 35f0 │ │ │ │ + blx 358c │ │ │ │ vadd.f64 d7, d0, d10 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ vmov s18, r0 │ │ │ │ mov r0, r5 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ vmov s15, r7 │ │ │ │ vmov s13, r0 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vldr d5, [pc, #468] @ 406d0 │ │ │ │ + vldr d5, [pc, #468] @ 40658 │ │ │ │ vcvt.f64.s32 d11, s13 │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ mov r8, r0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmul.f64 d9, d9, d11 │ │ │ │ vdiv.f64 d0, d9, d7 │ │ │ │ vcmpe.f64 d0, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.n 405e0 │ │ │ │ + bge.n 40568 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ add.w r1, r4, #8 │ │ │ │ - bl 4dd0 │ │ │ │ + bl 4d68 │ │ │ │ ldrsh.w r3, [r4, #8] │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ mov r0, r4 │ │ │ │ add.w r3, r3, r7, asr #1 │ │ │ │ vmov s14, r3 │ │ │ │ ldrsh.w r3, [r4, #14] │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmls.f64 d7, d9, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov s14, r3 │ │ │ │ - ldr r3, [pc, #420] @ (406f8 ) │ │ │ │ + ldr r3, [pc, #420] @ (40680 ) │ │ │ │ vmov r7, s15 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str.w r8, [sp] │ │ │ │ vsub.f64 d7, d7, d8 │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ adds r1, r7, #1 │ │ │ │ @@ -69924,198 +69915,198 @@ │ │ │ │ mov r3, r5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ str r2, [sp, #20] │ │ │ │ vstr s15, [sp, #4] │ │ │ │ vmov r9, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r4, [pc, #368] @ (406fc ) │ │ │ │ + ldr r4, [pc, #368] @ (40684 ) │ │ │ │ mov r3, r5 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r1, r7 │ │ │ │ ldr r4, [r6, r4] │ │ │ │ strd r8, r9, [sp] │ │ │ │ ldrh r4, [r4, #0] │ │ │ │ str r4, [sp, #8] │ │ │ │ - bl 9eb8 │ │ │ │ - b.n 403e6 │ │ │ │ + bl 9d80 │ │ │ │ + b.n 4036e │ │ │ │ vmov.f64 d5, #57 @ 0x41c80000 25.0 │ │ │ │ vldr d6, [r7] │ │ │ │ vadd.f64 d5, d7, d5 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 40434 │ │ │ │ - bl 2a0e4 │ │ │ │ + bpl.w 403bc │ │ │ │ + bl 2a06c │ │ │ │ mov r5, r0 │ │ │ │ - bl 2a0f0 │ │ │ │ - ldr r2, [pc, #316] @ (40700 ) │ │ │ │ + bl 2a078 │ │ │ │ + ldr r2, [pc, #316] @ (40688 ) │ │ │ │ mov r3, r5 │ │ │ │ add r5, sp, #28 │ │ │ │ add r2, pc │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ mov r0, r5 │ │ │ │ vstr d0, [sp] │ │ │ │ - blx 34f4 │ │ │ │ + blx 349c │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 40234 │ │ │ │ - b.n 403e6 │ │ │ │ + bl 401bc │ │ │ │ + b.n 4036e │ │ │ │ vdiv.f64 d0, d8, d0 │ │ │ │ - blx 30e4 │ │ │ │ + blx 3098 │ │ │ │ vadd.f64 d10, d0, d10 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ vmov s18, r0 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vmul.f64 d9, d9, d11 │ │ │ │ - b.n 4051c │ │ │ │ - ldr r2, [pc, #244] @ (40704 ) │ │ │ │ - ldr r3, [pc, #204] @ (406dc ) │ │ │ │ + b.n 404a4 │ │ │ │ + ldr r2, [pc, #244] @ (4068c ) │ │ │ │ + ldr r3, [pc, #204] @ (40664 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1028] @ 0x404 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4072e │ │ │ │ - ldr r1, [pc, #224] @ (40708 ) │ │ │ │ + bne.w 406b6 │ │ │ │ + ldr r1, [pc, #224] @ (40690 ) │ │ │ │ add r1, pc │ │ │ │ - b.n 40488 │ │ │ │ - ldr r0, [pc, #224] @ (4070c ) │ │ │ │ + b.n 40410 │ │ │ │ + ldr r0, [pc, #224] @ (40694 ) │ │ │ │ movs r5, #19 │ │ │ │ movt r5, #128 @ 0x80 │ │ │ │ add.w r8, sp, #28 │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - ldr r1, [pc, #208] @ (40710 ) │ │ │ │ - ldr r0, [pc, #212] @ (40714 ) │ │ │ │ + bl 14170 │ │ │ │ + ldr r1, [pc, #208] @ (40698 ) │ │ │ │ + ldr r0, [pc, #212] @ (4069c ) │ │ │ │ add r1, pc │ │ │ │ add r0, pc │ │ │ │ - bl 327e0 │ │ │ │ + bl 32768 │ │ │ │ mov r6, r0 │ │ │ │ - bl 38484 │ │ │ │ + bl 3840c │ │ │ │ str r0, [r7, #4] │ │ │ │ - ldr r7, [pc, #196] @ (40718 ) │ │ │ │ + ldr r7, [pc, #196] @ (406a0 ) │ │ │ │ add r7, pc │ │ │ │ mov r2, r6 │ │ │ │ mov r0, r8 │ │ │ │ movw r1, #999 @ 0x3e7 │ │ │ │ - blx 2fe4 │ │ │ │ + blx 2f94 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 4071c │ │ │ │ + beq.n 406a4 │ │ │ │ mov r2, r8 │ │ │ │ mov r9, r2 │ │ │ │ ldrb.w r1, [r2], #1 │ │ │ │ sub.w r3, r1, #9 │ │ │ │ uxtb r3, r3 │ │ │ │ cmp r3, #23 │ │ │ │ - bhi.n 406b8 │ │ │ │ + bhi.n 40640 │ │ │ │ lsr.w r3, r5, r3 │ │ │ │ lsls r1, r3, #31 │ │ │ │ - bmi.n 40666 │ │ │ │ + bmi.n 405ee │ │ │ │ mov r0, r9 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 4072a │ │ │ │ + beq.n 406b2 │ │ │ │ add.w r2, r9, r0 │ │ │ │ - b.n 4069a │ │ │ │ + b.n 40622 │ │ │ │ lsr.w r3, r5, r3 │ │ │ │ lsls r3, r3, #31 │ │ │ │ - bpl.n 406a6 │ │ │ │ + bpl.n 4062e │ │ │ │ subs r0, #1 │ │ │ │ - beq.n 4072a │ │ │ │ + beq.n 406b2 │ │ │ │ ldrb.w r3, [r2, #-1]! │ │ │ │ subs r3, #9 │ │ │ │ uxtb r3, r3 │ │ │ │ cmp r3, #23 │ │ │ │ - bls.n 4068e │ │ │ │ + bls.n 40616 │ │ │ │ add.w r3, r9, r0 │ │ │ │ movs r2, #0 │ │ │ │ ldr r0, [r7, #4] │ │ │ │ mov r1, r9 │ │ │ │ strb r2, [r3, #0] │ │ │ │ - bl 384b4 │ │ │ │ - b.n 40654 │ │ │ │ + bl 3843c │ │ │ │ + b.n 405dc │ │ │ │ cmp r1, #0 │ │ │ │ it ne │ │ │ │ cmpne r1, #35 @ 0x23 │ │ │ │ - beq.n 40654 │ │ │ │ - b.n 4067e │ │ │ │ + beq.n 405dc │ │ │ │ + b.n 40606 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #238 @ 0xee │ │ │ │ - ldrb r4, [r2, #18] │ │ │ │ + ldrb r4, [r1, #20] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r0, [r2, #18] │ │ │ │ + ldrb r0, [r1, #20] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r2, #16] │ │ │ │ + ldrb r2, [r1, #18] │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r1, #112] @ 0x70 │ │ │ │ + str r4, [r5, #108] @ 0x6c │ │ │ │ movs r6, r0 │ │ │ │ - ldrb r6, [r2, #14] │ │ │ │ + ldrb r6, [r1, #16] │ │ │ │ movs r1, r0 │ │ │ │ - str r6, [r2, #108] @ 0x6c │ │ │ │ + str r6, [r6, #104] @ 0x68 │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - stmia r3!, {r2, r3, r7} │ │ │ │ + stmia r5!, {r3, r5, r7} │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r5, #7] │ │ │ │ + ldrb r4, [r4, #9] │ │ │ │ movs r1, r0 │ │ │ │ - stmia r3!, {r1, r2} │ │ │ │ + stmia r5!, {r1, r5} │ │ │ │ movs r0, r0 │ │ │ │ sdiv pc, r7, pc │ │ │ │ - ite hi │ │ │ │ - movhi r0, r0 │ │ │ │ - stmials r3!, {r1, r2, r6} │ │ │ │ + stmia r1!, {r4, r5, r7} │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r0, #80] @ 0x50 │ │ │ │ + stmia r5!, {r1, r5, r6} │ │ │ │ + movs r0, r0 │ │ │ │ + str r2, [r4, #76] @ 0x4c │ │ │ │ movs r6, r0 │ │ │ │ mov r0, r6 │ │ │ │ - blx 2fd8 │ │ │ │ - ldr r3, [pc, #16] @ (40734 ) │ │ │ │ + blx 2f88 │ │ │ │ + ldr r3, [pc, #16] @ (406bc ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #4] │ │ │ │ - b.n 40452 │ │ │ │ + b.n 403da │ │ │ │ mov r3, r9 │ │ │ │ - b.n 406aa │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 40632 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - str r0, [r6, #64] @ 0x40 │ │ │ │ + str r0, [r2, #64] @ 0x40 │ │ │ │ movs r6, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3464] @ 0xd88 │ │ │ │ - ldr r4, [pc, #952] @ (40b08 ) │ │ │ │ + ldr r4, [pc, #952] @ (40a90 ) │ │ │ │ mov sl, r0 │ │ │ │ - ldr r3, [pc, #952] @ (40b0c ) │ │ │ │ + ldr r3, [pc, #952] @ (40a94 ) │ │ │ │ sub.w sp, sp, #532 @ 0x214 │ │ │ │ add r4, pc │ │ │ │ - ldr r2, [pc, #948] @ (40b10 ) │ │ │ │ - ldr r1, [pc, #952] @ (40b14 ) │ │ │ │ + ldr r2, [pc, #948] @ (40a98 ) │ │ │ │ + ldr r1, [pc, #952] @ (40a9c ) │ │ │ │ movs r0, #0 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r4, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #524] @ 0x20c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [sl] │ │ │ │ @@ -70127,35 +70118,35 @@ │ │ │ │ lsls r3, r3, #3 │ │ │ │ add.w r2, r8, r3 │ │ │ │ mov r3, r2 │ │ │ │ add.w r2, r2, #141312 @ 0x22800 │ │ │ │ strd r0, r1, [r3] │ │ │ │ add.w r3, r3, #4416 @ 0x1140 │ │ │ │ cmp r2, r3 │ │ │ │ - bne.n 40788 │ │ │ │ + bne.n 40710 │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ bic.w r2, r3, #4 │ │ │ │ cmp r2, #8 │ │ │ │ it ne │ │ │ │ cmpne r3, #6 │ │ │ │ - bne.w 40ab4 │ │ │ │ + bne.w 40a3c │ │ │ │ mov r0, sl │ │ │ │ - bl 29d9c │ │ │ │ + bl 29d24 │ │ │ │ subs r3, r0, #0 │ │ │ │ str r3, [sp, #32] │ │ │ │ - ble.w 40a62 │ │ │ │ + ble.w 409ea │ │ │ │ add.w fp, sp, #136 @ 0x88 │ │ │ │ add.w r9, sp, #96 @ 0x60 │ │ │ │ add r5, sp, #264 @ 0x108 │ │ │ │ - vldr d12, [pc, #784] @ 40ad0 │ │ │ │ + vldr d12, [pc, #784] @ 40a58 │ │ │ │ str r5, [sp, #56] @ 0x38 │ │ │ │ mov r5, fp │ │ │ │ - vldr d13, [pc, #784] @ 40ad8 │ │ │ │ + vldr d13, [pc, #784] @ 40a60 │ │ │ │ mov fp, r9 │ │ │ │ - vldr d14, [pc, #784] @ 40ae0 │ │ │ │ + vldr d14, [pc, #784] @ 40a68 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ add r3, sp, #80 @ 0x50 │ │ │ │ str r3, [sp, #24] │ │ │ │ add r3, sp, #104 @ 0x68 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ add r3, sp, #88 @ 0x58 │ │ │ │ @@ -70171,86 +70162,86 @@ │ │ │ │ str r3, [sp, #8] │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ str r3, [sp, #4] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r3, fp │ │ │ │ ldrd r1, r2, [sp, #20] │ │ │ │ - bl 29dd8 │ │ │ │ + bl 29d60 │ │ │ │ vldr d0, [fp] │ │ │ │ vldr d8, [fp, #-8] │ │ │ │ vcmpe.f64 d0, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.w 40a82 │ │ │ │ + bhi.w 40a0a │ │ │ │ vcmpe.f64 d8, d12 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.w 40a82 │ │ │ │ - blx 34dc │ │ │ │ + bhi.w 40a0a │ │ │ │ + blx 3484 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - blx 34dc │ │ │ │ + blx 3484 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ movs r7, #0 │ │ │ │ ldr r4, [sp, #56] @ 0x38 │ │ │ │ mov r0, r4 │ │ │ │ vldr d11, [r3] │ │ │ │ vldr d8, [r3, #-8] │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d0, [sl, #272] @ 0x110 │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #3 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r0, r4 │ │ │ │ vldr d0, [sl, #264] @ 0x108 │ │ │ │ movs r1, #2 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r0, r4 │ │ │ │ - vldr d0, [pc, #632] @ 40ae8 │ │ │ │ + vldr d0, [pc, #632] @ 40a70 │ │ │ │ movs r1, #2 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ movs r1, #2 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vneg.f64 d0, d11 │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #3 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ ldr r6, [sp, #52] @ 0x34 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r1, r6 │ │ │ │ - vldr d11, [pc, #600] @ 40af0 │ │ │ │ - bl acd0 │ │ │ │ + vldr d11, [pc, #600] @ 40a78 │ │ │ │ + bl acc0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ movs r3, #3 │ │ │ │ mov r2, r5 │ │ │ │ mov r4, r8 │ │ │ │ - bl ae24 │ │ │ │ + bl ae28 │ │ │ │ movs r6, #0 │ │ │ │ str.w fp, [sp, #28] │ │ │ │ - b.n 408c0 │ │ │ │ + b.n 40848 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r3, r8, #141312 @ 0x22800 │ │ │ │ cmp r4, r3 │ │ │ │ - beq.w 40a50 │ │ │ │ + beq.w 409d8 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ cmp r3, #12 │ │ │ │ it ne │ │ │ │ cmpne r3, #0 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne r3, #0 │ │ │ │ cmp sl, r4 │ │ │ │ it eq │ │ │ │ orreq.w r3, r3, #1 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 408b2 │ │ │ │ + bne.n 4083a │ │ │ │ vldr d6, [sl, #240] @ 0xf0 │ │ │ │ mov.w r9, #24 │ │ │ │ vldr d5, [r4, #248] @ 0xf8 │ │ │ │ add r0, sp, #112 @ 0x70 │ │ │ │ vldr d7, [r4, #240] @ 0xf0 │ │ │ │ mov r1, r5 │ │ │ │ vldr d4, [sl, #248] @ 0xf8 │ │ │ │ @@ -70265,69 +70256,69 @@ │ │ │ │ vdiv.f64 d6, d4, d14 │ │ │ │ mla r2, r9, r2, sl │ │ │ │ vdiv.f64 d7, d2, d14 │ │ │ │ add.w r2, r2, #848 @ 0x350 │ │ │ │ vstr d5, [r0] │ │ │ │ vstr d6, [r0, #8] │ │ │ │ vstr d7, [r0, #16] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr.w r3, [sl] │ │ │ │ ldr r0, [r4, #0] │ │ │ │ adds r3, #202 @ 0xca │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ mul.w r0, r9, r0 │ │ │ │ strd r6, r7, [r3] │ │ │ │ add.w r3, sl, r0 │ │ │ │ vldr d7, [r3, #848] @ 0x350 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 408b2 │ │ │ │ + bls.n 4083a │ │ │ │ vldr d5, [r3, #856] @ 0x358 │ │ │ │ vldr d4, [r3, #864] @ 0x360 │ │ │ │ vdiv.f64 d6, d5, d7 │ │ │ │ vabs.f64 d6, d6 │ │ │ │ vcmpe.f64 d9, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 408b2 │ │ │ │ + blt.n 4083a │ │ │ │ vdiv.f64 d15, d4, d7 │ │ │ │ vabs.f64 d7, d15 │ │ │ │ vcmpe.f64 d10, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 408b2 │ │ │ │ + blt.n 4083a │ │ │ │ add.w r0, r0, #848 @ 0x350 │ │ │ │ add r0, sl │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vmul.f64 d7, d0, d11 │ │ │ │ vcmpe.f64 d15, #0.0 │ │ │ │ ldr.w r3, [sl] │ │ │ │ adds r3, #202 @ 0xca │ │ │ │ vmul.f64 d7, d7, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ add.w r3, r4, r3, lsl #3 │ │ │ │ vdiv.f64 d6, d8, d7 │ │ │ │ vstr d6, [r3] │ │ │ │ - ble.n 409b8 │ │ │ │ - vldr d7, [pc, #324] @ 40af8 │ │ │ │ + ble.n 40940 │ │ │ │ + vldr d7, [pc, #324] @ 40a80 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ ldr.w r3, [r4, #812] @ 0x32c │ │ │ │ ldrb.w r2, [r3, #1372] @ 0x55c │ │ │ │ cmp r2, #1 │ │ │ │ - bne.w 408b2 │ │ │ │ + bne.w 4083a │ │ │ │ ldrh.w r2, [r3, #1372] @ 0x55c │ │ │ │ movw r3, #257 @ 0x101 │ │ │ │ cmp r2, r3 │ │ │ │ - beq.w 408b2 │ │ │ │ + beq.w 4083a │ │ │ │ ldr.w r3, [sl, #812] @ 0x32c │ │ │ │ vldr d7, [r3, #824] @ 0x338 │ │ │ │ vcmpe.f64 d7, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 408b2 │ │ │ │ + bls.w 4083a │ │ │ │ ldr.w r3, [sl, #3920] @ 0xf50 │ │ │ │ cmp r3, #15 │ │ │ │ - bgt.w 408b2 │ │ │ │ + bgt.w 4083a │ │ │ │ ldr r2, [r4, #0] │ │ │ │ mov.w lr, #24 │ │ │ │ add.w fp, sl, r3, lsl #6 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ adds r3, #1 │ │ │ │ add.w r1, fp, #1904 @ 0x770 │ │ │ │ str r3, [sp, #68] @ 0x44 │ │ │ │ @@ -70347,59 +70338,59 @@ │ │ │ │ vstr d0, [r1] │ │ │ │ str.w r2, [fp, #1912] @ 0x778 │ │ │ │ str.w ip, [fp, #1872] @ 0x750 │ │ │ │ str.w ip, [fp, #1916] @ 0x77c │ │ │ │ str.w r3, [sl, #3920] @ 0xf50 │ │ │ │ add.w r3, r8, #141312 @ 0x22800 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.w 408c0 │ │ │ │ + bne.w 40848 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [sp, #32] │ │ │ │ adds r3, #1 │ │ │ │ ldr.w fp, [sp, #28] │ │ │ │ cmp r2, r3 │ │ │ │ str r3, [sp, #20] │ │ │ │ - bne.w 407ee │ │ │ │ - ldr r2, [pc, #180] @ (40b18 ) │ │ │ │ - ldr r3, [pc, #164] @ (40b0c ) │ │ │ │ + bne.w 40776 │ │ │ │ + ldr r2, [pc, #180] @ (40aa0 ) │ │ │ │ + ldr r3, [pc, #164] @ (40a94 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #524] @ 0x20c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 40ac6 │ │ │ │ + bne.n 40a4e │ │ │ │ add.w sp, sp, #532 @ 0x214 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d10, [pc, #120] @ 40b00 │ │ │ │ + vldr d10, [pc, #120] @ 40a88 │ │ │ │ vmul.f64 d0, d0, d11 │ │ │ │ vmul.f64 d8, d8, d11 │ │ │ │ vmul.f64 d0, d0, d13 │ │ │ │ vmul.f64 d8, d8, d13 │ │ │ │ vdiv.f64 d0, d0, d10 │ │ │ │ - blx 34dc │ │ │ │ + blx 3484 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vdiv.f64 d0, d8, d10 │ │ │ │ - blx 34dc │ │ │ │ + blx 3484 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ - b.n 4083a │ │ │ │ + b.n 407c2 │ │ │ │ cmp r3, #1 │ │ │ │ - bne.n 40a62 │ │ │ │ + bne.n 409ea │ │ │ │ ldr.w r3, [sl, #808] @ 0x328 │ │ │ │ tst.w r3, #14 │ │ │ │ - bne.w 407a6 │ │ │ │ - b.n 40a62 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bne.w 4072e │ │ │ │ + b.n 409ea │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ - b.n 4101c │ │ │ │ + b.n 40fa4 │ │ │ │ subs r1, #186 @ 0xba │ │ │ │ - bge.n 40bd4 │ │ │ │ + bge.n 40b5c │ │ │ │ subs r7, #248 @ 0xf8 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ @@ -70417,158 +70408,158 @@ │ │ │ │ strb r5, [r2, r5] │ │ │ │ strb r5, [r2, r5] │ │ │ │ subs r7, #245 @ 0xf5 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ - ldrb r6, [r4, #2] │ │ │ │ + ldrb r6, [r3, #4] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r6, [r3, #2] │ │ │ │ + ldrb r6, [r2, #4] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - strb r6, [r2, #22] │ │ │ │ + strb r6, [r1, #24] │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ - ldr r2, [pc, #252] @ (40c30 ) │ │ │ │ + ldr r2, [pc, #252] @ (40bb8 ) │ │ │ │ sub sp, #164 @ 0xa4 │ │ │ │ mov fp, r0 │ │ │ │ - ldr r3, [pc, #252] @ (40c34 ) │ │ │ │ - ldr r0, [pc, #252] @ (40c38 ) │ │ │ │ + ldr r3, [pc, #252] @ (40bbc ) │ │ │ │ + ldr r0, [pc, #252] @ (40bc0 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #156] @ 0x9c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [fp, #808] @ 0x328 │ │ │ │ tst.w r3, #14 │ │ │ │ - bne.n 40b76 │ │ │ │ - ldr r2, [pc, #228] @ (40c3c ) │ │ │ │ - ldr r3, [pc, #216] @ (40c34 ) │ │ │ │ + bne.n 40afe │ │ │ │ + ldr r2, [pc, #228] @ (40bc4 ) │ │ │ │ + ldr r3, [pc, #216] @ (40bbc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4180a │ │ │ │ + bne.w 41792 │ │ │ │ add sp, #164 @ 0xa4 │ │ │ │ vpop {d8-d14} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldrsh.w r2, [r1, #172] @ 0xac │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ ldrsh.w r3, [r1, #176] @ 0xb0 │ │ │ │ add.w r4, r1, #172 @ 0xac │ │ │ │ - vldr d4, [pc, #152] @ 40c20 │ │ │ │ + vldr d4, [pc, #152] @ 40ba8 │ │ │ │ mov r8, r1 │ │ │ │ subs r3, r3, r2 │ │ │ │ vmov s13, r3 │ │ │ │ - vldr d5, [pc, #148] @ 40c28 │ │ │ │ + vldr d5, [pc, #148] @ 40bb0 │ │ │ │ add.w sl, r8, #432 @ 0x1b0 │ │ │ │ vcvt.f64.s32 d3, s13 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ - ldr r2, [pc, #156] @ (40c40 ) │ │ │ │ + ldr r2, [pc, #156] @ (40bc8 ) │ │ │ │ add r2, pc │ │ │ │ vmla.f64 d6, d3, d4 │ │ │ │ str r3, [r2, #8] │ │ │ │ ldr r3, [r1, #32] │ │ │ │ mov r1, r4 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r3 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.f64.s32 d4, s12 │ │ │ │ vstr s12, [r2] │ │ │ │ vmla.f64 d7, d4, d5 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s14, [r2, #4] │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #112] @ (40c44 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #112] @ (40bcc ) │ │ │ │ vldr d6, [fp, #816] @ 0x330 │ │ │ │ ldr r5, [r5, r3] │ │ │ │ ldr.w r3, [fp, #12] │ │ │ │ vldr d7, [r5] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 40bf0 │ │ │ │ + bls.n 40b78 │ │ │ │ lsls r7, r3, #24 │ │ │ │ - bmi.w 41590 │ │ │ │ + bmi.w 41518 │ │ │ │ ldrsh.w ip, [fp, #824] @ 0x338 │ │ │ │ bic.w r3, r3, #128 @ 0x80 │ │ │ │ ldr.w r1, [fp, #3920] @ 0xf50 │ │ │ │ add.w r6, fp, #1872 @ 0x750 │ │ │ │ cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ str.w r3, [fp, #12] │ │ │ │ - beq.w 41656 │ │ │ │ + beq.w 415de │ │ │ │ cmp r1, #0 │ │ │ │ mov r2, r6 │ │ │ │ it gt │ │ │ │ movgt r7, #1 │ │ │ │ - ble.w 4163a │ │ │ │ + ble.w 415c2 │ │ │ │ movs r0, #0 │ │ │ │ - b.n 40c52 │ │ │ │ + b.n 40bda │ │ │ │ nop.w │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #153 @ 0x99 │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #244 @ 0xf4 │ │ │ │ - strb r2, [r0, #19] │ │ │ │ + strb r2, [r7, #20] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r0, #19] │ │ │ │ + strb r0, [r7, #20] │ │ │ │ movs r1, r0 │ │ │ │ - strb r2, [r4, #18] │ │ │ │ + strb r2, [r3, #20] │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh r0, [r7, r6] │ │ │ │ + ldrsh r0, [r3, r6] │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ adds r0, #1 │ │ │ │ adds r2, #64 @ 0x40 │ │ │ │ cmp r1, r0 │ │ │ │ - ble.w 41628 │ │ │ │ + ble.w 415b0 │ │ │ │ ldr r3, [r2, #40] @ 0x28 │ │ │ │ cmp r3, ip │ │ │ │ - bne.n 40c48 │ │ │ │ + bne.n 40bd0 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r2, #44] @ 0x2c │ │ │ │ cmp r7, #1 │ │ │ │ - beq.w 41648 │ │ │ │ + beq.w 415d0 │ │ │ │ movs r3, #3 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - ldr.w r3, [pc, #1144] @ 410e0 │ │ │ │ + ldr.w r3, [pc, #1144] @ 41068 │ │ │ │ mov r1, r4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add.w r7, r8, #8192 @ 0x2000 │ │ │ │ - ldr.w r6, [pc, #1136] @ 410e4 │ │ │ │ + ldr.w r6, [pc, #1136] @ 4106c │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r6, pc │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ ldr r3, [r6, #8] │ │ │ │ adds r3, #1 │ │ │ │ add.w r3, r3, r3, lsr #31 │ │ │ │ asrs r3, r3, #1 │ │ │ │ str r3, [sp, #32] │ │ │ │ mov r4, r3 │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldrh.w r9, [r8, #172] @ 0xac │ │ │ │ uxth r2, r4 │ │ │ │ ldrh.w ip, [r8, #174] @ 0xae │ │ │ │ add.w r3, r9, r2 │ │ │ │ str r2, [sp, #52] @ 0x34 │ │ │ │ add.w r0, r2, ip │ │ │ │ ldr.w r1, [fp, #776] @ 0x308 │ │ │ │ @@ -70616,28 +70607,28 @@ │ │ │ │ add.w r2, r2, #18 │ │ │ │ strh.w r4, [r8, #470] @ 0x1d6 │ │ │ │ strh.w r0, [r8, #452] @ 0x1c4 │ │ │ │ strh.w r2, [r8, #476] @ 0x1dc │ │ │ │ mov.w r2, #6 │ │ │ │ str r1, [sp, #72] @ 0x48 │ │ │ │ str.w r2, [r7, #432] @ 0x1b0 │ │ │ │ - bne.w 416f2 │ │ │ │ + bne.w 4167a │ │ │ │ ldr.w r2, [fp, #808] @ 0x328 │ │ │ │ ldr.w r4, [r8, #36] @ 0x24 │ │ │ │ ldrd r7, r6, [r6] │ │ │ │ cmp r2, #1 │ │ │ │ - ble.w 416b2 │ │ │ │ + ble.w 4163a │ │ │ │ vldr d7, [r5] │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ cmp r2, #4 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [fp, #816] @ 0x330 │ │ │ │ - beq.w 41772 │ │ │ │ + beq.w 416fa │ │ │ │ cmp r2, #8 │ │ │ │ - beq.w 417e4 │ │ │ │ + beq.w 4176c │ │ │ │ add.w r2, r8, #8576 @ 0x2180 │ │ │ │ movs r6, #48 @ 0x30 │ │ │ │ adds r2, #48 @ 0x30 │ │ │ │ movs r0, #72 @ 0x48 │ │ │ │ str r2, [sp, #28] │ │ │ │ movs r2, #10 │ │ │ │ str r2, [sp, #80] @ 0x50 │ │ │ │ @@ -70646,19 +70637,19 @@ │ │ │ │ movs r2, #56 @ 0x38 │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #60] @ 0x3c │ │ │ │ mov r0, r4 │ │ │ │ ldr r5, [sp, #64] @ 0x40 │ │ │ │ strh.w r3, [sl, r6] │ │ │ │ add r6, sl │ │ │ │ - ldr r4, [pc, #832] @ (410e8 ) │ │ │ │ + ldr r4, [pc, #832] @ (41070 ) │ │ │ │ add.w lr, sl, r1 │ │ │ │ add.w r1, sl, r5 │ │ │ │ str r1, [sp, #76] @ 0x4c │ │ │ │ - ldr r1, [pc, #824] @ (410ec ) │ │ │ │ + ldr r1, [pc, #824] @ (41074 ) │ │ │ │ add r4, pc │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r2, [sp, #0] │ │ │ │ add r1, pc │ │ │ │ strh r3, [r6, #4] │ │ │ │ movs r2, #2 │ │ │ │ str r1, [sp, #4] │ │ │ │ @@ -70723,15 +70714,15 @@ │ │ │ │ ldr r6, [sp, #20] │ │ │ │ ldr r5, [sp, #80] @ 0x50 │ │ │ │ strh r3, [r7, #4] │ │ │ │ mov r3, sl │ │ │ │ strh.w r9, [r7, #6] │ │ │ │ movs r7, #2 │ │ │ │ str.w r5, [r6, #432] @ 0x1b0 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r7, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r1, [r4, #4] │ │ │ │ @@ -70775,15 +70766,15 @@ │ │ │ │ strh.w r5, [ip, #4] │ │ │ │ movs r5, #2 │ │ │ │ strh.w r0, [ip, #2] │ │ │ │ adds r0, #4 │ │ │ │ strh.w r0, [ip, #6] │ │ │ │ str.w r9, [r6, #432] @ 0x1b0 │ │ │ │ ldr.w r0, [r8, #36] @ 0x24 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #0] │ │ │ │ str r6, [sp, #20] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ @@ -70855,15 +70846,15 @@ │ │ │ │ movs r5, #2 │ │ │ │ strh.w r3, [ip, #4] │ │ │ │ add.w r3, r9, #3 │ │ │ │ strh.w r0, [ip, #6] │ │ │ │ str.w r3, [r6, #432] @ 0x1b0 │ │ │ │ mov r3, sl │ │ │ │ ldr.w r0, [r8, #36] @ 0x24 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r1, [sp, #40] @ 0x28 │ │ │ │ ldr r2, [sp, #28] │ │ │ │ str r5, [sp, #8] │ │ │ │ str r1, [sp, #4] │ │ │ │ str r2, [sp, #0] │ │ │ │ ldr r0, [sp, #32] │ │ │ │ ldr r3, [sp, #56] @ 0x38 │ │ │ │ @@ -70912,15 +70903,15 @@ │ │ │ │ strh.w r6, [lr, #2] │ │ │ │ strh.w r6, [lr, #6] │ │ │ │ ldr r6, [sp, #20] │ │ │ │ strh.w r3, [lr, #4] │ │ │ │ mov r3, sl │ │ │ │ str.w r0, [r6, #432] @ 0x1b0 │ │ │ │ ldr.w r0, [r8, #36] @ 0x24 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ ldrh.w r1, [r8, #172] @ 0xac │ │ │ │ ldr.w r2, [r6, #432] @ 0x1b0 │ │ │ │ subs r3, #6 │ │ │ │ add r3, r1 │ │ │ │ ldrh.w r1, [r8, #174] @ 0xae │ │ │ │ add r5, r1 │ │ │ │ @@ -70932,62 +70923,62 @@ │ │ │ │ strh r3, [r1, #4] │ │ │ │ adds r2, #1 │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ strh r5, [r1, #2] │ │ │ │ strh r5, [r1, #6] │ │ │ │ cmp r3, #3 │ │ │ │ str.w r2, [r6, #432] @ 0x1b0 │ │ │ │ - beq.w 41608 │ │ │ │ + beq.w 41590 │ │ │ │ ldr.w r1, [fp, #3920] @ 0xf50 │ │ │ │ add.w r7, fp, #1872 @ 0x750 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.w 41608 │ │ │ │ + ble.w 41590 │ │ │ │ str.w sl, [sp, #40] @ 0x28 │ │ │ │ mov.w r9, #0 │ │ │ │ - vldr d10, [pc, #20] @ 410d0 │ │ │ │ + vldr d10, [pc, #20] @ 41058 │ │ │ │ mov sl, r8 │ │ │ │ - vldr d8, [pc, #20] @ 410d8 │ │ │ │ + vldr d8, [pc, #20] @ 41060 │ │ │ │ vmov.f64 d9, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 410fc │ │ │ │ + b.n 41084 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp r5, #14 │ │ │ │ ldr r5, [sp, #712] @ 0x2c8 │ │ │ │ movs r7, #239 @ 0xef │ │ │ │ ands r1, r0 │ │ │ │ ... │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r2, [r4, r3] │ │ │ │ + ldrsh r2, [r0, r3] │ │ │ │ movs r6, r0 │ │ │ │ - ldrb r0, [r5, r6] │ │ │ │ + ldrb r0, [r1, r6] │ │ │ │ movs r6, r0 │ │ │ │ - cbz r2, 4115a │ │ │ │ + push {r1, r2, r3, r6, r7, lr} │ │ │ │ movs r0, r0 │ │ │ │ add.w r9, r9, #1 │ │ │ │ adds r7, #64 @ 0x40 │ │ │ │ cmp r1, r9 │ │ │ │ - ble.w 415ca │ │ │ │ + ble.w 41552 │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 410f0 │ │ │ │ + blt.n 41078 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ vldr d6, [r7, #16] │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vabs.f64 d6, d5 │ │ │ │ vcmpe.f64 d6, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 410f0 │ │ │ │ + bhi.n 41078 │ │ │ │ vldr d6, [r7, #24] │ │ │ │ vdiv.f64 d4, d6, d7 │ │ │ │ vabs.f64 d7, d4 │ │ │ │ vcmpe.f64 d7, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 410f0 │ │ │ │ + bhi.n 41078 │ │ │ │ vldr s15, [sp, #32] │ │ │ │ ldrsh.w r4, [sl, #172] @ 0xac │ │ │ │ ldrsh.w r8, [sl, #174] @ 0xae │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ ldr r0, [r7, #44] @ 0x2c │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmla.f64 d6, d7, d5 │ │ │ │ @@ -70997,24 +70988,24 @@ │ │ │ │ vmov r2, s13 │ │ │ │ vmov r3, s15 │ │ │ │ add r2, r4 │ │ │ │ add r3, r8 │ │ │ │ uxth r2, r2 │ │ │ │ uxth r3, r3 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 4170c │ │ │ │ - ldr r5, [pc, #1000] @ (41560 ) │ │ │ │ + beq.w 41694 │ │ │ │ + ldr r5, [pc, #1000] @ (414e8 ) │ │ │ │ vmov.f64 d5, #120 @ 0x3fc00000 1.5 │ │ │ │ ldr r1, [r7, #40] @ 0x28 │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ add r5, pc │ │ │ │ str r1, [sp, #52] @ 0x34 │ │ │ │ sxth r1, r2 │ │ │ │ movs r0, #6 │ │ │ │ - ldr r6, [pc, #984] @ (41564 ) │ │ │ │ + ldr r6, [pc, #984] @ (414ec ) │ │ │ │ sxth.w ip, r3 │ │ │ │ vldr s13, [r5, #4] │ │ │ │ strh r1, [r5, #12] │ │ │ │ strh r1, [r5, #20] │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ strh.w ip, [r5, #18] │ │ │ │ @@ -71046,226 +71037,226 @@ │ │ │ │ add.w r8, r8, r2, asr #3 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ movs r2, #4 │ │ │ │ ldr.w r0, [sl, #32] │ │ │ │ mov.w r6, #4416 @ 0x1140 │ │ │ │ add r4, sp, #140 @ 0x8c │ │ │ │ - vldr d14, [pc, #816] @ 41530 │ │ │ │ + vldr d14, [pc, #816] @ 414b8 │ │ │ │ vstr s15, [sp, #48] @ 0x30 │ │ │ │ - bl 5a34 │ │ │ │ - ldr r3, [pc, #860] @ (41568 ) │ │ │ │ + bl 59cc │ │ │ │ + ldr r3, [pc, #860] @ (414f0 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ - vldr d6, [pc, #804] @ 41538 │ │ │ │ + vldr d6, [pc, #804] @ 414c0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ - vldr d5, [pc, #804] @ 41540 │ │ │ │ + vldr d5, [pc, #804] @ 414c8 │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mla r6, r6, r1, r3 │ │ │ │ - ldr r1, [pc, #840] @ (4156c ) │ │ │ │ + ldr r1, [pc, #840] @ (414f4 ) │ │ │ │ add r1, pc │ │ │ │ vldr d7, [r6, #472] @ 0x1d8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vdiv.f64 d6, d7, d5 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r4 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ strd r4, r0, [sp, #4] │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #0] │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ add r0, sp, #112 @ 0x70 │ │ │ │ ldrd r2, r3, [r6, #200] @ 0xc8 │ │ │ │ strd r2, r3, [sp, #112] @ 0x70 │ │ │ │ ldrd r2, r3, [r6, #208] @ 0xd0 │ │ │ │ strd r2, r3, [sp, #120] @ 0x78 │ │ │ │ str r0, [sp, #56] @ 0x38 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ - bl ab5c │ │ │ │ - vldr d5, [pc, #692] @ 41530 │ │ │ │ + bl aa78 │ │ │ │ + vldr d5, [pc, #692] @ 414b8 │ │ │ │ mov r0, r4 │ │ │ │ - vldr d6, [pc, #708] @ 41548 │ │ │ │ - ldr r1, [pc, #744] @ (41570 ) │ │ │ │ + vldr d6, [pc, #708] @ 414d0 │ │ │ │ + ldr r1, [pc, #744] @ (414f8 ) │ │ │ │ vdiv.f64 d7, d0, d5 │ │ │ │ add r1, pc │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ add r8, r2 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r2, r8 │ │ │ │ str r4, [sp, #4] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ vldr d2, [fp, #256] @ 0x100 │ │ │ │ vldr d4, [r6, #248] @ 0xf8 │ │ │ │ add.w r1, fp, #344 @ 0x158 │ │ │ │ vldr d6, [r6, #240] @ 0xf0 │ │ │ │ add r0, sp, #88 @ 0x58 │ │ │ │ vldr d5, [fp, #240] @ 0xf0 │ │ │ │ vldr d3, [r6, #256] @ 0x100 │ │ │ │ vldr d7, [fp, #248] @ 0xf8 │ │ │ │ vsub.f64 d6, d6, d5 │ │ │ │ - vldr d1, [pc, #620] @ 41550 │ │ │ │ + vldr d1, [pc, #620] @ 414d8 │ │ │ │ vsub.f64 d3, d3, d2 │ │ │ │ ldr r5, [sp, #56] @ 0x38 │ │ │ │ vsub.f64 d7, d4, d7 │ │ │ │ mov r2, r5 │ │ │ │ vdiv.f64 d5, d6, d1 │ │ │ │ vdiv.f64 d6, d7, d1 │ │ │ │ vdiv.f64 d7, d3, d1 │ │ │ │ vstr d5, [sp, #88] @ 0x58 │ │ │ │ vstr d6, [sp, #96] @ 0x60 │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d11, [r6, #472] @ 0x1d8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3f020 │ │ │ │ - vldr d7, [pc, #540] @ 41538 │ │ │ │ - vldr d5, [pc, #544] @ 41540 │ │ │ │ + bl 3efa8 │ │ │ │ + vldr d7, [pc, #540] @ 414c0 │ │ │ │ + vldr d5, [pc, #544] @ 414c8 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vsub.f64 d0, d11, d0 │ │ │ │ - ldr r1, [pc, #584] @ (41574 ) │ │ │ │ + ldr r1, [pc, #584] @ (414fc ) │ │ │ │ mov r0, r4 │ │ │ │ - ldr r5, [pc, #584] @ (41578 ) │ │ │ │ + ldr r5, [pc, #584] @ (41500 ) │ │ │ │ add r1, pc │ │ │ │ add r5, pc │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ itte le │ │ │ │ vnegle.f64 d0, d0 │ │ │ │ movle r3, #76 @ 0x4c │ │ │ │ movgt r3, #82 @ 0x52 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ vdiv.f64 d7, d0, d5 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ mov r0, r4 │ │ │ │ add r8, r3 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ mov r2, r8 │ │ │ │ str r3, [sp, #0] │ │ │ │ strd r4, r0, [sp, #4] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr r6, [r5, #4] │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ str r6, [sp, #12] │ │ │ │ mov.w r6, #4416 @ 0x1140 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r2, [sp, #60] @ 0x3c │ │ │ │ ldr r1, [sp, #52] @ 0x34 │ │ │ │ vldr d12, [fp, #208] @ 0xd0 │ │ │ │ vldr d11, [fp, #200] @ 0xc8 │ │ │ │ vldr d13, [fp, #216] @ 0xd8 │ │ │ │ mla r6, r6, r1, r2 │ │ │ │ ldr r0, [sp, #56] @ 0x38 │ │ │ │ vldr d5, [r6, #208] @ 0xd0 │ │ │ │ vldr d3, [r6, #216] @ 0xd8 │ │ │ │ vldr d7, [r6, #200] @ 0xc8 │ │ │ │ vsub.f64 d12, d5, d12 │ │ │ │ vsub.f64 d13, d3, d13 │ │ │ │ vsub.f64 d11, d7, d11 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d5, [sp, #120] @ 0x78 │ │ │ │ mov r0, r4 │ │ │ │ vldr d6, [sp, #112] @ 0x70 │ │ │ │ vldr d7, [sp, #128] @ 0x80 │ │ │ │ vmul.f64 d5, d12, d5 │ │ │ │ - vldr d4, [pc, #380] @ 41548 │ │ │ │ + vldr d4, [pc, #380] @ 414d0 │ │ │ │ vmla.f64 d5, d11, d6 │ │ │ │ - ldr r1, [pc, #424] @ (4157c ) │ │ │ │ + ldr r1, [pc, #424] @ (41504 ) │ │ │ │ vstr d0, [fp, #832] @ 0x340 │ │ │ │ vmov.f64 d11, d0 │ │ │ │ add r1, pc │ │ │ │ vmla.f64 d5, d13, d7 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vdiv.f64 d6, d5, d0 │ │ │ │ vdiv.f64 d7, d6, d14 │ │ │ │ vstr d6, [fp, #840] @ 0x348 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vcvt.s32.f64 s26, d7 │ │ │ │ vmov r2, s26 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r4 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ str r0, [sp, #8] │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r4, [sp, #4] │ │ │ │ str r0, [sp, #0] │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ add r2, r8 │ │ │ │ ldr r1, [sp, #44] @ 0x2c │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r3, [r5, #8] │ │ │ │ vdiv.f64 d12, d11, d14 │ │ │ │ movw r2, #26215 @ 0x6667 │ │ │ │ movt r2, #26214 @ 0x6666 │ │ │ │ mov r0, r4 │ │ │ │ mov.w r8, r3, asr #31 │ │ │ │ smull r1, r2, r2, r3 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ adds r3, #4 │ │ │ │ str r3, [sp, #48] @ 0x30 │ │ │ │ rsb r2, r8, r2, asr #1 │ │ │ │ str r2, [sp, #44] @ 0x2c │ │ │ │ - ldr r2, [pc, #312] @ (41580 ) │ │ │ │ + ldr r2, [pc, #312] @ (41508 ) │ │ │ │ add r2, pc │ │ │ │ mov r1, r2 │ │ │ │ mov r8, r2 │ │ │ │ vcvt.s32.f64 s15, d12 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r4 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ strd r4, r0, [sp, #4] │ │ │ │ ldr r0, [sp, #28] │ │ │ │ str r0, [sp, #0] │ │ │ │ ldr r3, [sp, #48] @ 0x30 │ │ │ │ ldrsh.w r2, [sl, #174] @ 0xae │ │ │ │ ldrsh.w r1, [sl, #172] @ 0xac │ │ │ │ add r2, r3 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ add r1, r3 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ vldr d4, [r6, #280] @ 0x118 │ │ │ │ - vldr d7, [pc, #196] @ 41550 │ │ │ │ + vldr d7, [pc, #196] @ 414d8 │ │ │ │ movs r3, #150 @ 0x96 │ │ │ │ - vldr d6, [pc, #196] @ 41558 │ │ │ │ + vldr d6, [pc, #196] @ 414e0 │ │ │ │ mov r1, r8 │ │ │ │ ldr r6, [r5, #8] │ │ │ │ mov r0, r4 │ │ │ │ vdiv.f64 d5, d4, d7 │ │ │ │ mul.w r6, r3, r6 │ │ │ │ movw r3, #34079 @ 0x851f │ │ │ │ movt r3, #20971 @ 0x51eb │ │ │ │ @@ -71273,52 +71264,52 @@ │ │ │ │ asrs r6, r6, #31 │ │ │ │ rsb r6, r6, r3, asr #6 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ add.w r8, r3, #4 │ │ │ │ vdiv.f64 d7, d5, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r0, r4 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ strd r4, r0, [sp, #4] │ │ │ │ ldr r0, [sp, #28] │ │ │ │ ldr r3, [r5, #4] │ │ │ │ str r3, [sp, #12] │ │ │ │ str r0, [sp, #0] │ │ │ │ ldr r3, [sp, #40] @ 0x28 │ │ │ │ ldrsh.w r2, [sl, #174] @ 0xae │ │ │ │ ldrsh.w r1, [sl, #172] @ 0xac │ │ │ │ ldr.w r0, [sl, #36] @ 0x24 │ │ │ │ add r2, r8 │ │ │ │ add r1, r6 │ │ │ │ - bl a038 │ │ │ │ - ldr r3, [pc, #144] @ (41584 ) │ │ │ │ + bl 9f00 │ │ │ │ + ldr r3, [pc, #144] @ (4150c ) │ │ │ │ ldr.w r2, [fp, #3948] @ 0xf6c │ │ │ │ add r3, pc │ │ │ │ - ldr r1, [pc, #140] @ (41588 ) │ │ │ │ + ldr r1, [pc, #140] @ (41510 ) │ │ │ │ add r1, pc │ │ │ │ ldr r0, [r3, #0] │ │ │ │ ldrh r3, [r3, #4] │ │ │ │ str r0, [r2, #0] │ │ │ │ strh r3, [r2, #4] │ │ │ │ vmov r2, r3, d12 │ │ │ │ ldr.w r0, [fp, #3952] @ 0xf70 │ │ │ │ - blx 35fc │ │ │ │ - ldr r1, [pc, #120] @ (4158c ) │ │ │ │ + blx 3598 │ │ │ │ + ldr r1, [pc, #120] @ (41514 ) │ │ │ │ vmov r2, s26 │ │ │ │ ldr.w r0, [fp, #3956] @ 0xf74 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ movs r3, #1 │ │ │ │ ldr.w r1, [fp, #3920] @ 0xf50 │ │ │ │ str r3, [sp, #72] @ 0x48 │ │ │ │ - b.n 410f0 │ │ │ │ + b.n 41078 │ │ │ │ nop.w │ │ │ │ - bvc.n 41548 │ │ │ │ + bvc.n 414d0 │ │ │ │ strb r3, [r4, #2] │ │ │ │ pop {r0, r2, r3, r4} │ │ │ │ lsls r7, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ @@ -71334,171 +71325,171 @@ │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - ldr r2, [r3, r7] │ │ │ │ + ldr r2, [r7, r6] │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb7a0 │ │ │ │ + cbnz r4, 41526 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb742 │ │ │ │ + cbnz r6, 41512 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xb6a6 │ │ │ │ + @ instruction: 0xb8c2 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r5, r0] │ │ │ │ + ldr r4, [r1, r0] │ │ │ │ movs r6, r0 │ │ │ │ - @ instruction: 0xb606 │ │ │ │ + @ instruction: 0xb822 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #464] @ 0x1d0 │ │ │ │ + ldr r2, [sp, #704] @ 0x2c0 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r6, r7} │ │ │ │ + @ instruction: 0xb6e0 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r3, r5, r6, r7} │ │ │ │ + @ instruction: 0xb708 │ │ │ │ movs r0, r0 │ │ │ │ - push {r2, r4, r6, r7} │ │ │ │ + @ instruction: 0xb6f0 │ │ │ │ movs r0, r0 │ │ │ │ ldrsh.w ip, [fp, #824] @ 0x338 │ │ │ │ bic.w r3, r3, #128 @ 0x80 │ │ │ │ str.w r3, [fp, #12] │ │ │ │ cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ - beq.w 40c62 │ │ │ │ + beq.w 40bea │ │ │ │ ldr.w r1, [fp, #3920] @ 0xf50 │ │ │ │ add.w r6, fp, #1872 @ 0x750 │ │ │ │ mov r2, r6 │ │ │ │ cmp r1, #0 │ │ │ │ it gt │ │ │ │ movgt r7, #3 │ │ │ │ - bgt.w 40c18 │ │ │ │ + bgt.w 40ba0 │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ mov r0, fp │ │ │ │ strh.w r3, [fp, #824] @ 0x338 │ │ │ │ - bl 29c94 │ │ │ │ - b.w 40c62 │ │ │ │ + bl 29c1c │ │ │ │ + b.w 40bea │ │ │ │ ldr r3, [sp, #72] @ 0x48 │ │ │ │ ldr.w sl, [sp, #40] @ 0x28 │ │ │ │ - cbz r3, 41608 │ │ │ │ - ldr r2, [pc, #580] @ (41818 ) │ │ │ │ - ldr r3, [pc, #580] @ (4181c ) │ │ │ │ + cbz r3, 41590 │ │ │ │ + ldr r2, [pc, #580] @ (417a0 ) │ │ │ │ + ldr r3, [pc, #580] @ (417a4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4180a │ │ │ │ + bne.w 41792 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - ldr r3, [pc, #564] @ (41820 ) │ │ │ │ + ldr r3, [pc, #564] @ (417a8 ) │ │ │ │ ldr.w r2, [r2, #432] @ 0x1b0 │ │ │ │ ldr r4, [sp, #24] │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ add sp, #164 @ 0xa4 │ │ │ │ vpop {d8-d14} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 5f58 │ │ │ │ - ldr r3, [pc, #536] @ (41824 ) │ │ │ │ + b.w 5ef0 │ │ │ │ + ldr r3, [pc, #536] @ (417ac ) │ │ │ │ movs r2, #0 │ │ │ │ ldr.w r1, [fp, #3948] @ 0xf6c │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #0] │ │ │ │ ldrh r3, [r3, #4] │ │ │ │ str r0, [r1, #0] │ │ │ │ strh r3, [r1, #4] │ │ │ │ ldr.w r3, [fp, #3952] @ 0xf70 │ │ │ │ strb r2, [r3, #0] │ │ │ │ ldr.w r3, [fp, #3956] @ 0xf74 │ │ │ │ strb r2, [r3, #0] │ │ │ │ - b.n 415d2 │ │ │ │ + b.n 4155a │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ mov r0, fp │ │ │ │ strh.w r3, [fp, #824] @ 0x338 │ │ │ │ - bl 29c94 │ │ │ │ - b.w 40c5c │ │ │ │ + bl 29c1c │ │ │ │ + b.w 40be4 │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ mov r0, fp │ │ │ │ strh.w r3, [fp, #824] @ 0x338 │ │ │ │ - bl 29c94 │ │ │ │ + bl 29c1c │ │ │ │ ldrsh.w r3, [fp, #824] @ 0x338 │ │ │ │ adds r3, #1 │ │ │ │ it eq │ │ │ │ ldreq.w r1, [fp, #3920] @ 0xf50 │ │ │ │ - bne.n 416aa │ │ │ │ - vldr d7, [pc, #440] @ 41810 │ │ │ │ + bne.n 41632 │ │ │ │ + vldr d7, [pc, #440] @ 41798 │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ movs r3, #0 │ │ │ │ cmp r1, #0 │ │ │ │ - ble.n 416aa │ │ │ │ + ble.n 41632 │ │ │ │ vldr d6, [r6, #32] │ │ │ │ adds r6, #64 @ 0x40 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ movmi r2, r3 │ │ │ │ add.w r3, r3, #1 │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d6 │ │ │ │ cmp r1, r3 │ │ │ │ - bne.n 41664 │ │ │ │ + bne.n 415ec │ │ │ │ adds r6, r2, #1 │ │ │ │ - beq.n 416aa │ │ │ │ + beq.n 41632 │ │ │ │ add.w r2, fp, r2, lsl #6 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, fp │ │ │ │ ldr.w r3, [r2, #1912] @ 0x778 │ │ │ │ strh.w r3, [fp, #824] @ 0x338 │ │ │ │ str.w r1, [r2, #1916] @ 0x77c │ │ │ │ - bl 29c94 │ │ │ │ + bl 29c1c │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #14 │ │ │ │ mov r0, fp │ │ │ │ - bl 449a8 │ │ │ │ + bl 44930 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [sp, #84] @ 0x54 │ │ │ │ - b.w 40c66 │ │ │ │ + b.w 40bee │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 417de │ │ │ │ - ldr r5, [pc, #364] @ (41828 ) │ │ │ │ + bne.w 41766 │ │ │ │ + ldr r5, [pc, #364] @ (417b0 ) │ │ │ │ add r5, pc │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ mov r0, r5 │ │ │ │ strh.w r3, [fp, #824] @ 0x338 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r6, r6, lsl #1 │ │ │ │ add.w r1, r3, r7, lsl #2 │ │ │ │ add.w r3, r8, #8576 @ 0x2180 │ │ │ │ adds r3, #48 @ 0x30 │ │ │ │ strd r5, r0, [sp, #4] │ │ │ │ str r3, [sp, #0] │ │ │ │ mov r0, r4 │ │ │ │ mov r3, sl │ │ │ │ add r2, r6 │ │ │ │ - bl a038 │ │ │ │ - b.w 40b56 │ │ │ │ - ldr r1, [pc, #312] @ (4182c ) │ │ │ │ - ldr r3, [pc, #292] @ (4181c ) │ │ │ │ + bl 9f00 │ │ │ │ + b.w 40ade │ │ │ │ + ldr r1, [pc, #312] @ (417b4 ) │ │ │ │ + ldr r3, [pc, #292] @ (417a4 ) │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r1, [r3, #0] │ │ │ │ ldr r3, [sp, #156] @ 0x9c │ │ │ │ eors r1, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4180a │ │ │ │ - ldr r3, [pc, #276] @ (41820 ) │ │ │ │ - b.n 415f0 │ │ │ │ + bne.w 41792 │ │ │ │ + ldr r3, [pc, #276] @ (417a8 ) │ │ │ │ + b.n 41578 │ │ │ │ ldr r4, [sp, #20] │ │ │ │ subs r6, r2, #2 │ │ │ │ sub.w ip, r3, #2 │ │ │ │ mov lr, r0 │ │ │ │ uxth r6, r6 │ │ │ │ adds r2, #2 │ │ │ │ ldr.w r5, [r4, #432] @ 0x1b0 │ │ │ │ @@ -71522,33 +71513,33 @@ │ │ │ │ bfi r0, r3, #16, #16 │ │ │ │ strd lr, lr, [r4, #4] │ │ │ │ bfi r6, ip, #16, #16 │ │ │ │ strd r0, r0, [r4, #12] │ │ │ │ strd r6, r6, [r4, #20] │ │ │ │ ldr r4, [sp, #20] │ │ │ │ str.w r5, [r4, #432] @ 0x1b0 │ │ │ │ - b.n 410f0 │ │ │ │ + b.n 41078 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r6, r6, lsl #1 │ │ │ │ add.w r1, r3, r7, lsl #2 │ │ │ │ - ldr r3, [pc, #172] @ (41830 ) │ │ │ │ + ldr r3, [pc, #172] @ (417b8 ) │ │ │ │ add r2, r6 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r8, #8576 @ 0x2180 │ │ │ │ adds r3, #48 @ 0x30 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r3, #9 │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r3, sl │ │ │ │ - bl a038 │ │ │ │ + bl 9f00 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldrh.w r9, [r8, #172] @ 0xac │ │ │ │ ldrh.w ip, [r8, #174] @ 0xae │ │ │ │ ldr.w r2, [r3, #432] @ 0x1b0 │ │ │ │ ldrsh.w r3, [r8, #172] @ 0xac │ │ │ │ str r3, [sp, #44] @ 0x2c │ │ │ │ ldrsh.w r3, [r8, #174] @ 0xae │ │ │ │ @@ -71562,75 +71553,75 @@ │ │ │ │ str r2, [sp, #60] @ 0x3c │ │ │ │ ldr.w r4, [r8, #36] @ 0x24 │ │ │ │ add.w r2, r6, #16 │ │ │ │ sxth r3, r3 │ │ │ │ str r2, [sp, #64] @ 0x40 │ │ │ │ add.w r2, r6, #24 │ │ │ │ str r2, [sp, #68] @ 0x44 │ │ │ │ - b.w 40d9a │ │ │ │ - ldr r5, [pc, #84] @ (41834 ) │ │ │ │ + b.w 40d22 │ │ │ │ + ldr r5, [pc, #84] @ (417bc ) │ │ │ │ add r5, pc │ │ │ │ - b.n 416bc │ │ │ │ + b.n 41644 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ mov r0, r4 │ │ │ │ ldr r2, [sp, #48] @ 0x30 │ │ │ │ str r6, [sp, #12] │ │ │ │ add.w r6, r6, r6, lsl #1 │ │ │ │ add.w r1, r3, r7, lsl #2 │ │ │ │ - ldr r3, [pc, #64] @ (41838 ) │ │ │ │ + ldr r3, [pc, #64] @ (417c0 ) │ │ │ │ add r2, r6 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #4] │ │ │ │ add.w r3, r8, #8576 @ 0x2180 │ │ │ │ adds r3, #48 @ 0x30 │ │ │ │ str r3, [sp, #28] │ │ │ │ str r3, [sp, #0] │ │ │ │ movs r3, #3 │ │ │ │ - b.n 41796 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 4171e │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {} │ │ │ │ cmp r5, #180 @ 0xb4 │ │ │ │ adcs r7, r2 │ │ │ │ - ldr r6, [r4, #32] │ │ │ │ + ldr r6, [r3, #40] @ 0x28 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #10 │ │ │ │ + lsls r0, r5, #10 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r4, 41892 │ │ │ │ + push {r3, r6, r7, lr} │ │ │ │ movs r0, r0 │ │ │ │ - uxtb r2, r3 │ │ │ │ + push {r1, r2, r4, r5, r6, r7} │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r0, #16] │ │ │ │ + ldr r6, [r7, #20] │ │ │ │ movs r1, r0 │ │ │ │ - sxth r6, r4 │ │ │ │ + push {r1, r6} │ │ │ │ movs r0, r0 │ │ │ │ - cbz r0, 41868 │ │ │ │ + cbz r4, 41836 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r0, 4186c │ │ │ │ + cbz r4, 4183a │ │ │ │ movs r0, r0 │ │ │ │ ldrsh.w ip, [r0, #824] @ 0x338 │ │ │ │ cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ - beq.n 4188e │ │ │ │ + beq.n 41816 │ │ │ │ push {r4} │ │ │ │ add.w r2, r0, #1872 @ 0x750 │ │ │ │ ldr.w r4, [r0, #3920] @ 0xf50 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 41884 │ │ │ │ + ble.n 4180c │ │ │ │ movs r3, #0 │ │ │ │ - b.n 4185e │ │ │ │ + b.n 417e6 │ │ │ │ adds r2, #64 @ 0x40 │ │ │ │ cmp r3, r4 │ │ │ │ - beq.n 41884 │ │ │ │ + beq.n 4180c │ │ │ │ ldr r1, [r2, #40] @ 0x28 │ │ │ │ adds r3, #1 │ │ │ │ cmp r1, ip │ │ │ │ - bne.n 41858 │ │ │ │ + bne.n 417e0 │ │ │ │ cmp r3, r4 │ │ │ │ it eq │ │ │ │ moveq r3, #0 │ │ │ │ movs r1, #1 │ │ │ │ movs r4, #0 │ │ │ │ str r4, [r2, #44] @ 0x2c │ │ │ │ add.w r3, r0, r3, lsl #6 │ │ │ │ @@ -71645,129 +71636,129 @@ │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ - ldr r2, [pc, #708] @ (41b70 ) │ │ │ │ + ldr r2, [pc, #708] @ (41af8 ) │ │ │ │ sub sp, #68 @ 0x44 │ │ │ │ - ldr r3, [pc, #708] @ (41b74 ) │ │ │ │ + ldr r3, [pc, #708] @ (41afc ) │ │ │ │ add r2, pc │ │ │ │ - ldr.w sl, [pc, #708] @ 41b78 │ │ │ │ + ldr.w sl, [pc, #708] @ 41b00 │ │ │ │ add sl, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [r0, #808] @ 0x328 │ │ │ │ ubfx r2, r3, #0, #4 │ │ │ │ subs r3, #0 │ │ │ │ it ne │ │ │ │ movne r3, #1 │ │ │ │ cmp r2, #0 │ │ │ │ it ne │ │ │ │ movne r3, #0 │ │ │ │ - cbnz r3, 41910 │ │ │ │ + cbnz r3, 41898 │ │ │ │ ldr r2, [r1, #36] @ 0x24 │ │ │ │ add.w r4, r1, #164 @ 0xa4 │ │ │ │ - ldr r7, [pc, #668] @ (41b7c ) │ │ │ │ + ldr r7, [pc, #668] @ (41b04 ) │ │ │ │ mov r6, r0 │ │ │ │ ldrsh.w r3, [r1, #176] @ 0xb0 │ │ │ │ mov r8, r1 │ │ │ │ ldr r5, [r2, #4] │ │ │ │ add r7, pc │ │ │ │ ldrsh.w r2, [r1, #172] @ 0xac │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ subs r3, r3, r2 │ │ │ │ str r3, [r7, #8] │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #644] @ (41b80 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #644] @ (41b08 ) │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ ldr.w r3, [sl, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldr.w r3, [r6, #808] @ 0x328 │ │ │ │ - cbnz r3, 41930 │ │ │ │ - ldr r2, [pc, #624] @ (41b84 ) │ │ │ │ - ldr r3, [pc, #608] @ (41b74 ) │ │ │ │ + cbnz r3, 418b8 │ │ │ │ + ldr r2, [pc, #624] @ (41b0c ) │ │ │ │ + ldr r3, [pc, #608] @ (41afc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 41b38 │ │ │ │ + bne.w 41ac0 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vldr s16, [r7, #8] │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ ldrsh.w r3, [r8, #164] @ 0xa4 │ │ │ │ vmov s18, r3 │ │ │ │ ldrsh.w r3, [r8, #166] @ 0xa6 │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ vmov s20, r3 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ - vldr d6, [pc, #492] @ 41b40 │ │ │ │ + vldr d6, [pc, #492] @ 41ac8 │ │ │ │ vcvt.f64.s32 d10, s20 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vmul.f64 d8, d8, d6 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ - bl 2a4b4 │ │ │ │ + bl 2a43c │ │ │ │ vmov.f64 d2, d8 │ │ │ │ mov r9, r0 │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ ldr.w r3, [r6, #776] @ 0x308 │ │ │ │ ands.w r4, r3, #2 │ │ │ │ str r4, [sp, #4] │ │ │ │ - bne.w 41afe │ │ │ │ - ldr r3, [pc, #504] @ (41b88 ) │ │ │ │ + bne.w 41a86 │ │ │ │ + ldr r3, [pc, #504] @ (41b10 ) │ │ │ │ add.w r7, r6, #1616 @ 0x650 │ │ │ │ - vldr d11, [pc, #436] @ 41b48 │ │ │ │ - vldr d13, [pc, #440] @ 41b50 │ │ │ │ - vldr d12, [pc, #444] @ 41b58 │ │ │ │ + vldr d11, [pc, #436] @ 41ad0 │ │ │ │ + vldr d13, [pc, #440] @ 41ad8 │ │ │ │ + vldr d12, [pc, #444] @ 41ae0 │ │ │ │ ldr.w r5, [sl, r3] │ │ │ │ vmul.f64 d11, d8, d11 │ │ │ │ adds r5, #240 @ 0xf0 │ │ │ │ - b.n 419b8 │ │ │ │ + b.n 41940 │ │ │ │ adds r4, #1 │ │ │ │ add.w r5, r5, #4416 @ 0x1140 │ │ │ │ adds r7, #8 │ │ │ │ cmp r4, #32 │ │ │ │ - beq.w 41aee │ │ │ │ + beq.w 41a76 │ │ │ │ ldr.w r3, [r5, #-224] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 419aa │ │ │ │ + beq.n 41932 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ cmp r3, r4 │ │ │ │ - beq.n 419aa │ │ │ │ + beq.n 41932 │ │ │ │ ldr.w r3, [r6, #812] @ 0x32c │ │ │ │ vldr d6, [r7] │ │ │ │ vldr d7, [r3, #832] @ 0x340 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 419aa │ │ │ │ + ble.n 41932 │ │ │ │ add.w fp, sp, #32 │ │ │ │ add.w r1, r6, #344 @ 0x158 │ │ │ │ mov r2, fp │ │ │ │ mov r0, r5 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r0, fp │ │ │ │ add.w fp, sp, #8 │ │ │ │ add.w r1, r6, #72 @ 0x48 │ │ │ │ mov r2, fp │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ mov r0, fp │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vmov.f64 d3, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vdiv.f64 d4, d3, d0 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ vmul.f64 d5, d7, d7 │ │ │ │ @@ -71776,15 +71767,15 @@ │ │ │ │ vstr d6, [sp, #8] │ │ │ │ vsqrt.f64 d2, d5 │ │ │ │ vldr d5, [sp, #24] │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vstr d5, [sp, #24] │ │ │ │ vcmp.f64 d2, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bne.n 41a54 │ │ │ │ + bne.n 419dc │ │ │ │ vmov.f64 d6, d3 │ │ │ │ vmov.f64 d7, d13 │ │ │ │ vstr d3, [sp, #8] │ │ │ │ vstr d13, [sp, #16] │ │ │ │ vdiv.f64 d15, d7, d2 │ │ │ │ ldr r2, [r6, #52] @ 0x34 │ │ │ │ vdiv.f64 d7, d6, d2 │ │ │ │ @@ -71800,67 +71791,67 @@ │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vadd.f64 d15, d15, d9 │ │ │ │ vsub.f64 d7, d10, d7 │ │ │ │ vcvt.s32.f64 s30, d15 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vcvt.f64.s32 d15, s30 │ │ │ │ vcvt.f64.s32 d14, s14 │ │ │ │ - beq.n 41b18 │ │ │ │ + beq.n 41aa0 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ mov r0, r9 │ │ │ │ - bl 2a650 │ │ │ │ - vldr d7, [pc, #172] @ 41b60 │ │ │ │ + bl 2a5d8 │ │ │ │ + vldr d7, [pc, #172] @ 41ae8 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ mov r0, r9 │ │ │ │ adds r4, #1 │ │ │ │ vmul.f64 d2, d11, d7 │ │ │ │ add.w r5, r5, #4416 @ 0x1140 │ │ │ │ - bl 2a650 │ │ │ │ - vldr d2, [pc, #152] @ 41b68 │ │ │ │ + bl 2a5d8 │ │ │ │ + vldr d2, [pc, #152] @ 41af0 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ mov r0, r9 │ │ │ │ adds r7, #8 │ │ │ │ vmul.f64 d2, d11, d2 │ │ │ │ - bl 2a650 │ │ │ │ + bl 2a5d8 │ │ │ │ movs r3, #1 │ │ │ │ cmp r4, #32 │ │ │ │ str r3, [sp, #4] │ │ │ │ - bne.w 419b8 │ │ │ │ + bne.w 41940 │ │ │ │ ldr r2, [r6, #68] @ 0x44 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ cmp r2, r8 │ │ │ │ ite ne │ │ │ │ movne r3, #0 │ │ │ │ andeq.w r3, r3, #1 │ │ │ │ - cbnz r3, 41b2c │ │ │ │ - ldr r3, [pc, #140] @ (41b8c ) │ │ │ │ + cbnz r3, 41ab4 │ │ │ │ + ldr r3, [pc, #140] @ (41b14 ) │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r1, [r8, #36] @ 0x24 │ │ │ │ ldr.w r3, [sl, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 2aa90 │ │ │ │ + bl 2aa18 │ │ │ │ mov r0, r9 │ │ │ │ - bl 2a4a0 │ │ │ │ - b.n 41910 │ │ │ │ + bl 2a428 │ │ │ │ + b.n 41898 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d15 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ mov r0, r9 │ │ │ │ - bl 2a650 │ │ │ │ - b.n 419aa │ │ │ │ + bl 2a5d8 │ │ │ │ + b.n 41932 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r6 │ │ │ │ movs r1, #13 │ │ │ │ - bl 449a8 │ │ │ │ - b.n 41afe │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 44930 │ │ │ │ + b.n 41a86 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ subs r7, #220 @ 0xdc │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ @@ -71874,313 +71865,313 @@ │ │ │ │ str r3, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ subs r7, #229 @ 0xe5 │ │ │ │ strh r7, [r3, #40] @ 0x28 │ │ │ │ str r3, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ subs r7, #213 @ 0xd5 │ │ │ │ - str r6, [r1, #116] @ 0x74 │ │ │ │ + str r6, [r0, #124] @ 0x7c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r1, #116] @ 0x74 │ │ │ │ + str r0, [r0, #124] @ 0x7c │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r6, r1] │ │ │ │ + strh r4, [r2, r1] │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r5, #108] @ 0x6c │ │ │ │ + str r0, [r4, #116] @ 0x74 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3992] @ 0xf98 │ │ │ │ - ldr r2, [pc, #404] @ (41d38 ) │ │ │ │ + ldr r2, [pc, #404] @ (41cc0 ) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r3, [pc, #404] @ (41d3c ) │ │ │ │ + ldr r3, [pc, #404] @ (41cc4 ) │ │ │ │ mov r4, r0 │ │ │ │ add r2, pc │ │ │ │ - ldr r6, [pc, #400] @ (41d40 ) │ │ │ │ + ldr r6, [pc, #400] @ (41cc8 ) │ │ │ │ ldrsh.w r1, [r0, #824] @ 0x338 │ │ │ │ add r6, pc │ │ │ │ ldr.w r7, [r0, #3920] @ 0xf50 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add.w r2, r0, #1872 @ 0x750 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #52] @ 0x34 │ │ │ │ mov.w r3, #0 │ │ │ │ adds r3, r1, #1 │ │ │ │ - beq.n 41cba │ │ │ │ + beq.n 41c42 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 41d14 │ │ │ │ + ble.w 41c9c │ │ │ │ mov ip, r1 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ movs r3, #0 │ │ │ │ ldr r5, [r2, #40] @ 0x28 │ │ │ │ adds r2, #64 @ 0x40 │ │ │ │ cmp r5, r1 │ │ │ │ it eq │ │ │ │ moveq r0, r3 │ │ │ │ adds r3, #1 │ │ │ │ cmp r3, r7 │ │ │ │ - bne.n 41bd8 │ │ │ │ + bne.n 41b60 │ │ │ │ adds r0, #1 │ │ │ │ - beq.w 41d14 │ │ │ │ - ldr r3, [pc, #340] @ (41d44 ) │ │ │ │ + beq.w 41c9c │ │ │ │ + ldr r3, [pc, #340] @ (41ccc ) │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ vldr d3, [r4, #240] @ 0xf0 │ │ │ │ add.w r1, r4, #344 @ 0x158 │ │ │ │ vldr d4, [r4, #248] @ 0xf8 │ │ │ │ mov r0, sp │ │ │ │ vldr d2, [r4, #256] @ 0x100 │ │ │ │ ldr r5, [r6, r3] │ │ │ │ add r6, sp, #24 │ │ │ │ - vldr d1, [pc, #284] @ 41d28 │ │ │ │ + vldr d1, [pc, #284] @ 41cb0 │ │ │ │ mla r5, r2, ip, r5 │ │ │ │ mov r2, r6 │ │ │ │ vldr d5, [r5, #240] @ 0xf0 │ │ │ │ vldr d6, [r5, #248] @ 0xf8 │ │ │ │ vldr d7, [r5, #256] @ 0x100 │ │ │ │ vsub.f64 d5, d5, d3 │ │ │ │ vsub.f64 d6, d6, d4 │ │ │ │ vsub.f64 d7, d7, d2 │ │ │ │ vdiv.f64 d4, d5, d1 │ │ │ │ vdiv.f64 d5, d6, d1 │ │ │ │ vdiv.f64 d6, d7, d1 │ │ │ │ vstr d4, [sp] │ │ │ │ vstr d5, [sp, #8] │ │ │ │ vstr d6, [sp, #16] │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d6, [r4, #208] @ 0xd0 │ │ │ │ mov r0, r6 │ │ │ │ vldr d8, [r5, #208] @ 0xd0 │ │ │ │ vldr d5, [r4, #200] @ 0xc8 │ │ │ │ vldr d7, [r4, #216] @ 0xd8 │ │ │ │ vldr d10, [r5, #200] @ 0xc8 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ vldr d9, [r5, #216] @ 0xd8 │ │ │ │ vsub.f64 d10, d10, d5 │ │ │ │ vsub.f64 d9, d9, d7 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vldr d6, [sp, #40] @ 0x28 │ │ │ │ vmul.f64 d8, d8, d5 │ │ │ │ vstr d0, [r4, #832] @ 0x340 │ │ │ │ vmla.f64 d8, d10, d7 │ │ │ │ vadd.f64 d7, d8, d9 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vdiv.f64 d6, d7, d0 │ │ │ │ vstr d6, [r4, #840] @ 0x348 │ │ │ │ - ldr r2, [pc, #168] @ (41d48 ) │ │ │ │ - ldr r3, [pc, #152] @ (41d3c ) │ │ │ │ + ldr r2, [pc, #168] @ (41cd0 ) │ │ │ │ + ldr r3, [pc, #152] @ (41cc4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 41d24 │ │ │ │ + bne.n 41cac │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d10} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ cmp r7, #0 │ │ │ │ - ble.n 41cfe │ │ │ │ - ldr r3, [pc, #132] @ (41d44 ) │ │ │ │ + ble.n 41c86 │ │ │ │ + ldr r3, [pc, #132] @ (41ccc ) │ │ │ │ mov.w r5, #4416 @ 0x1140 │ │ │ │ ldr.w ip, [r0, #52] @ 0x34 │ │ │ │ movs r0, #0 │ │ │ │ - vldr d7, [pc, #100] @ 41d30 │ │ │ │ + vldr d7, [pc, #100] @ 41cb8 │ │ │ │ ldr.w lr, [r6, r3] │ │ │ │ ldr r3, [r2, #40] @ 0x28 │ │ │ │ mla r3, r5, r3, lr │ │ │ │ ldr r3, [r3, #52] @ 0x34 │ │ │ │ cmp ip, r3 │ │ │ │ - beq.n 41cf4 │ │ │ │ + beq.n 41c7c │ │ │ │ vldr d6, [r2, #32] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vmovmi.f64 d7, d6 │ │ │ │ it mi │ │ │ │ movmi r1, r0 │ │ │ │ adds r0, #1 │ │ │ │ adds r2, #64 @ 0x40 │ │ │ │ cmp r0, r7 │ │ │ │ - bne.n 41cd2 │ │ │ │ + bne.n 41c5a │ │ │ │ sxth r1, r1 │ │ │ │ mov r0, r4 │ │ │ │ strh.w r1, [r4, #824] @ 0x338 │ │ │ │ - bl 29c94 │ │ │ │ + bl 29c1c │ │ │ │ ldrsh.w ip, [r4, #824] @ 0x338 │ │ │ │ cmp.w ip, #4294967295 @ 0xffffffff │ │ │ │ - beq.n 41c9e │ │ │ │ - b.n 41bee │ │ │ │ + beq.n 41c26 │ │ │ │ + b.n 41b76 │ │ │ │ movw r3, #65535 @ 0xffff │ │ │ │ mov r0, r4 │ │ │ │ strh.w r3, [r4, #824] @ 0x338 │ │ │ │ - bl 29c94 │ │ │ │ - b.n 41d08 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 29c1c │ │ │ │ + b.n 41c90 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {} │ │ │ │ cmp r5, #180 @ 0xb4 │ │ │ │ adcs r7, r0 │ │ │ │ - str r2, [r2, #68] @ 0x44 │ │ │ │ + str r2, [r1, #76] @ 0x4c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r1, #68] @ 0x44 │ │ │ │ + str r2, [r0, #76] @ 0x4c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - str r2, [r3, #52] @ 0x34 │ │ │ │ + str r2, [r2, #60] @ 0x3c │ │ │ │ movs r1, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr.w lr, [pc, #204] @ 41e28 │ │ │ │ + ldr.w lr, [pc, #204] @ 41db0 │ │ │ │ mov r3, r1 │ │ │ │ mov ip, r0 │ │ │ │ cmp r1, #32 │ │ │ │ add lr, pc │ │ │ │ - bgt.n 41d96 │ │ │ │ + bgt.n 41d1e │ │ │ │ cmp r1, #0 │ │ │ │ - blt.n 41e0a │ │ │ │ + blt.n 41d92 │ │ │ │ cmp r3, #32 │ │ │ │ - bhi.n 41e0a │ │ │ │ + bhi.n 41d92 │ │ │ │ tbb [pc, r3] │ │ │ │ asrs r3, r2, #12 │ │ │ │ - ldr r3, [pc, #340] @ (41ecc ) │ │ │ │ - ldr r3, [pc, #348] @ (41ed8 ) │ │ │ │ - ldr r3, [pc, #300] @ (41ea8 ) │ │ │ │ - ldr r3, [pc, #232] @ (41e68 ) │ │ │ │ - ldr r3, [pc, #300] @ (41eac ) │ │ │ │ - ldr r3, [pc, #300] @ (41eb0 ) │ │ │ │ - ldr r3, [pc, #300] @ (41eb0 ) │ │ │ │ - ldr r3, [pc, #76] @ (41dd4 ) │ │ │ │ - ldr r3, [pc, #300] @ (41eb4 ) │ │ │ │ - ldr r3, [pc, #300] @ (41eb8 ) │ │ │ │ - ldr r3, [pc, #300] @ (41eb8 ) │ │ │ │ - ldr r3, [pc, #300] @ (41ebc ) │ │ │ │ - ldr r3, [pc, #300] @ (41ebc ) │ │ │ │ - ldr r3, [pc, #300] @ (41ec0 ) │ │ │ │ - ldr r3, [pc, #300] @ (41ec0 ) │ │ │ │ + ldr r3, [pc, #340] @ (41e54 ) │ │ │ │ + ldr r3, [pc, #348] @ (41e60 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e30 ) │ │ │ │ + ldr r3, [pc, #232] @ (41df0 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e34 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e38 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e38 ) │ │ │ │ + ldr r3, [pc, #76] @ (41d5c ) │ │ │ │ + ldr r3, [pc, #300] @ (41e3c ) │ │ │ │ + ldr r3, [pc, #300] @ (41e40 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e40 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e44 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e44 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e48 ) │ │ │ │ + ldr r3, [pc, #300] @ (41e48 ) │ │ │ │ movs r3, r2 │ │ │ │ cmp r1, #64 @ 0x40 │ │ │ │ - bne.n 41e0a │ │ │ │ + bne.n 41d92 │ │ │ │ ldr.w r2, [ip, #3948] @ 0xf6c │ │ │ │ movs r1, #0 │ │ │ │ strb r1, [r2, #0] │ │ │ │ ldr.w r2, [ip, #3952] @ 0xf70 │ │ │ │ strb r1, [r2, #0] │ │ │ │ ldr.w r2, [ip, #3956] @ 0xf74 │ │ │ │ strb r1, [r2, #0] │ │ │ │ - ldr r2, [pc, #124] @ (41e2c ) │ │ │ │ + ldr r2, [pc, #124] @ (41db4 ) │ │ │ │ vmov.f64 d6, #112 @ 0x3f800000 1.0 │ │ │ │ str.w r3, [ip, #808] @ 0x328 │ │ │ │ movw r4, #65535 @ 0xffff │ │ │ │ ldr.w r3, [ip, #12] │ │ │ │ ldr.w r0, [lr, r2] │ │ │ │ orr.w r3, r3, #128 @ 0x80 │ │ │ │ strh.w r4, [ip, #824] @ 0x338 │ │ │ │ movs r2, #1 │ │ │ │ str.w r3, [ip, #12] │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ vldr d7, [r0] │ │ │ │ mov r0, ip │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [ip, #816] @ 0x330 │ │ │ │ - b.w 29b88 │ │ │ │ + b.w 29b10 │ │ │ │ movs r1, #3 │ │ │ │ - ldr r2, [pc, #68] @ (41e30 ) │ │ │ │ + ldr r2, [pc, #68] @ (41db8 ) │ │ │ │ movs r4, #0 │ │ │ │ ldr.w r5, [ip, #3948] @ 0xf6c │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r2, #0] │ │ │ │ ldrh r2, [r2, #4] │ │ │ │ str r0, [r5, #0] │ │ │ │ strh r2, [r5, #4] │ │ │ │ ldr.w r2, [ip, #3952] @ 0xf70 │ │ │ │ strb r4, [r2, #0] │ │ │ │ ldr.w r2, [ip, #3956] @ 0xf74 │ │ │ │ strb r4, [r2, #0] │ │ │ │ - b.n 41dae │ │ │ │ - ldr r2, [pc, #40] @ (41e34 ) │ │ │ │ + b.n 41d36 │ │ │ │ + ldr r2, [pc, #40] @ (41dbc ) │ │ │ │ movw r1, #1021 @ 0x3fd │ │ │ │ - ldr r0, [pc, #36] @ (41e38 ) │ │ │ │ + ldr r0, [pc, #36] @ (41dc0 ) │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ movs r1, #1 │ │ │ │ - b.n 41dea │ │ │ │ + b.n 41d72 │ │ │ │ movs r1, #2 │ │ │ │ - b.n 41dea │ │ │ │ + b.n 41d72 │ │ │ │ nop │ │ │ │ - str r0, [r3, #40] @ 0x28 │ │ │ │ + str r0, [r2, #48] @ 0x30 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #808 @ 0x328 │ │ │ │ + add r5, sp, #920 @ 0x398 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #920 @ 0x398 │ │ │ │ + add r6, sp, #8 │ │ │ │ movs r0, r0 │ │ │ │ - add r3, sp, #976 @ 0x3d0 │ │ │ │ + add r6, sp, #64 @ 0x40 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ vldr d7, [r0] │ │ │ │ vldr d6, [r1] │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 41e5e │ │ │ │ + bmi.n 41de6 │ │ │ │ ite gt │ │ │ │ movgt r0, #1 │ │ │ │ movle r0, #0 │ │ │ │ bx lr │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ bx lr │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #20] @ (41e88 ) │ │ │ │ + ldr r4, [pc, #20] @ (41e10 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4] │ │ │ │ strd r3, r3, [r4, #8] │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r5, [pc, #32] @ (41eac ) │ │ │ │ + ldr r4, [pc, #928] @ (421b4 ) │ │ │ │ movs r6, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3896] @ 0xf38 │ │ │ │ mov r8, r2 │ │ │ │ - ldr r2, [pc, #140] @ (41f30 ) │ │ │ │ - ldr r3, [pc, #140] @ (41f34 ) │ │ │ │ + ldr r2, [pc, #140] @ (41eb8 ) │ │ │ │ + ldr r3, [pc, #140] @ (41ebc ) │ │ │ │ sub sp, #152 @ 0x98 │ │ │ │ add r2, pc │ │ │ │ - ldr r5, [pc, #140] @ (41f38 ) │ │ │ │ + ldr r5, [pc, #140] @ (41ec0 ) │ │ │ │ mov sl, sp │ │ │ │ vmov.f64 d8, d0 │ │ │ │ vmov.f64 d9, d1 │ │ │ │ add r5, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r9, r1 │ │ │ │ add.w r6, r0, #344 @ 0x158 │ │ │ │ @@ -72197,91 +72188,91 @@ │ │ │ │ mov r1, r6 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ adds r4, #24 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ adds r5, #24 │ │ │ │ vstr d6, [r4, #-24] @ 0xffffffe8 │ │ │ │ vstr d7, [r4, #-16] │ │ │ │ - bl b2e0 │ │ │ │ + bl b490 │ │ │ │ cmp r4, r7 │ │ │ │ - bne.n 41ecc │ │ │ │ + bne.n 41e54 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ movs r0, #6 │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9404 │ │ │ │ - ldr r2, [pc, #44] @ (41f3c ) │ │ │ │ - ldr r3, [pc, #36] @ (41f34 ) │ │ │ │ + bl 92d4 │ │ │ │ + ldr r2, [pc, #44] @ (41ec4 ) │ │ │ │ + ldr r3, [pc, #36] @ (41ebc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #148] @ 0x94 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 41f2a │ │ │ │ + bne.n 41eb2 │ │ │ │ add sp, #152 @ 0x98 │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - str r4, [r2, #20] │ │ │ │ + str r4, [r1, #28] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #312] @ (42074 ) │ │ │ │ + ldr r0, [pc, #792] @ (421dc ) │ │ │ │ movs r1, r0 │ │ │ │ - str r4, [r5, #12] │ │ │ │ + str r4, [r4, #20] │ │ │ │ movs r1, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4040] @ 0xfc8 │ │ │ │ - ldr r2, [pc, #260] @ (42058 ) │ │ │ │ + ldr r2, [pc, #260] @ (41fe0 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - ldr r3, [pc, #260] @ (4205c ) │ │ │ │ + ldr r3, [pc, #260] @ (41fe4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr.w r2, [r1, #812] @ 0x32c │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ ldr.w r3, [r2, #1368] @ 0x558 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 42018 │ │ │ │ + beq.n 41fa0 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ mov r4, r1 │ │ │ │ - vldr d8, [pc, #216] @ 42050 │ │ │ │ + vldr d8, [pc, #216] @ 41fd8 │ │ │ │ ldrb r3, [r3, #0] │ │ │ │ cmp r3, #35 @ 0x23 │ │ │ │ - bne.n 41fba │ │ │ │ - ldr r5, [pc, #224] @ (42060 ) │ │ │ │ + bne.n 41f42 │ │ │ │ + ldr r5, [pc, #224] @ (41fe8 ) │ │ │ │ add r5, pc │ │ │ │ ldrd r3, r1, [r5, #4] │ │ │ │ ldr r2, [r5, #0] │ │ │ │ cmp r1, r3 │ │ │ │ - bge.n 41ff6 │ │ │ │ - ldr r3, [pc, #212] @ (42064 ) │ │ │ │ + bge.n 41f7e │ │ │ │ + ldr r3, [pc, #212] @ (41fec ) │ │ │ │ add.w r2, r2, r1, lsl #4 │ │ │ │ adds r1, #1 │ │ │ │ add r3, pc │ │ │ │ str r4, [r2, #8] │ │ │ │ vstr d8, [r2] │ │ │ │ - ldr r2, [pc, #200] @ (42068 ) │ │ │ │ + ldr r2, [pc, #200] @ (41ff0 ) │ │ │ │ str r1, [r3, #8] │ │ │ │ - ldr r3, [pc, #184] @ (4205c ) │ │ │ │ + ldr r3, [pc, #184] @ (41fe4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 42048 │ │ │ │ + bne.n 41fd0 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, r5, pc} │ │ │ │ vldr d2, [r0, #240] @ 0xf0 │ │ │ │ vldr d3, [r0, #248] @ 0xf8 │ │ │ │ vldr d4, [r0, #256] @ 0x100 │ │ │ │ mov r0, sp │ │ │ │ @@ -72290,163 +72281,163 @@ │ │ │ │ vldr d7, [r1, #256] @ 0x100 │ │ │ │ vsub.f64 d5, d5, d2 │ │ │ │ vsub.f64 d6, d6, d3 │ │ │ │ vsub.f64 d7, d7, d4 │ │ │ │ vstr d5, [sp] │ │ │ │ vstr d6, [sp, #8] │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - bl ab7c │ │ │ │ + bl aace │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - b.n 41f7e │ │ │ │ + b.n 41f06 │ │ │ │ add.w r1, r3, r3, lsr #31 │ │ │ │ - ldr r0, [pc, #112] @ (4206c ) │ │ │ │ + ldr r0, [pc, #112] @ (41ff4 ) │ │ │ │ add.w r3, r3, r1, asr #1 │ │ │ │ add r0, pc │ │ │ │ adds r3, #10 │ │ │ │ mov.w r1, #408 @ 0x198 │ │ │ │ str r3, [r5, #4] │ │ │ │ lsls r3, r3, #4 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ ldr r1, [r5, #8] │ │ │ │ mov r2, r0 │ │ │ │ str r0, [r5, #0] │ │ │ │ - b.n 41f8c │ │ │ │ - ldr r1, [pc, #84] @ (42070 ) │ │ │ │ - ldr r3, [pc, #64] @ (4205c ) │ │ │ │ + b.n 41f14 │ │ │ │ + ldr r1, [pc, #84] @ (41ff8 ) │ │ │ │ + ldr r3, [pc, #64] @ (41fe4 ) │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r1, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r1, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 42048 │ │ │ │ - ldr r1, [pc, #68] @ (42074 ) │ │ │ │ - ldr r0, [pc, #72] @ (42078 ) │ │ │ │ + bne.n 41fd0 │ │ │ │ + ldr r1, [pc, #68] @ (41ffc ) │ │ │ │ + ldr r0, [pc, #72] @ (42000 ) │ │ │ │ ldr r3, [r2, #12] │ │ │ │ add r1, pc │ │ │ │ add r0, pc │ │ │ │ mov.w r2, #376 @ 0x178 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, lr} │ │ │ │ - b.w 32c8 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.w 3280 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ adds r6, #100 @ 0x64 │ │ │ │ strh r0, [r5, r5] │ │ │ │ push {r0, r1, r2, r3, r4, r5, lr} │ │ │ │ orrs r1, r3 │ │ │ │ - str r4, [r4, #8] │ │ │ │ + str r4, [r3, #16] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #1008] @ (42454 ) │ │ │ │ + ldr r3, [pc, #880] @ (4235c ) │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #928] @ (42408 ) │ │ │ │ + ldr r3, [pc, #800] @ (42310 ) │ │ │ │ movs r6, r0 │ │ │ │ - str r2, [r3, #4] │ │ │ │ + str r2, [r2, #12] │ │ │ │ movs r1, r0 │ │ │ │ - add r2, sp, #64 @ 0x40 │ │ │ │ + add r4, sp, #176 @ 0xb0 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r0, [r4, r7] │ │ │ │ + str r0, [r3, #4] │ │ │ │ movs r1, r0 │ │ │ │ - add r1, sp, #888 @ 0x378 │ │ │ │ + add r3, sp, #1000 @ 0x3e8 │ │ │ │ movs r0, r0 │ │ │ │ - add r1, sp, #928 @ 0x3a0 │ │ │ │ + add r4, sp, #16 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip] │ │ │ │ sub.w ip, ip, #4096 @ 0x1000 │ │ │ │ str.w r0, [ip, #1416] @ 0x588 │ │ │ │ sub.w sp, sp, #10752 @ 0x2a00 │ │ │ │ - ldr r3, [pc, #832] @ (423e8 ) │ │ │ │ + ldr r3, [pc, #832] @ (42370 ) │ │ │ │ sub sp, #20 │ │ │ │ vldr d12, [r0, #264] @ 0x108 │ │ │ │ add.w r9, sp, #80 @ 0x50 │ │ │ │ mov r4, r0 │ │ │ │ sub.w r5, r9, #32 │ │ │ │ sub.w r6, r9, #40 @ 0x28 │ │ │ │ str r2, [sp, #32] │ │ │ │ mov r0, r5 │ │ │ │ - ldr r2, [pc, #812] @ (423ec ) │ │ │ │ + ldr r2, [pc, #812] @ (42374 ) │ │ │ │ str r1, [sp, #28] │ │ │ │ add.w r1, sp, #10752 @ 0x2a00 │ │ │ │ add r2, pc │ │ │ │ vstr d0, [sp] │ │ │ │ adds r1, #12 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [r1, #0] │ │ │ │ mov.w r3, #0 │ │ │ │ mov r1, r6 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d11, [r4, #272] @ 0x110 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r5 │ │ │ │ vldr d13, [r9, #-40] @ 0xffffffd8 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ vldr d10, [r9, #-32] @ 0xffffffe0 │ │ │ │ - blx 3074 │ │ │ │ - ldr r3, [pc, #756] @ (423f0 ) │ │ │ │ + blx 3028 │ │ │ │ + ldr r3, [pc, #756] @ (42378 ) │ │ │ │ vmov.f64 d3, #52 @ 0x41a00000 20.0 │ │ │ │ - vldr d5, [pc, #692] @ 423b8 │ │ │ │ + vldr d5, [pc, #692] @ 42340 │ │ │ │ add r3, pc │ │ │ │ - vldr d6, [pc, #696] @ 423c0 │ │ │ │ + vldr d6, [pc, #696] @ 42348 │ │ │ │ vldr d8, [r9, #-40] @ 0xffffffd8 │ │ │ │ vldr d14, [r9, #-32] @ 0xffffffe0 │ │ │ │ vldr d7, [r3] │ │ │ │ vadd.f64 d7, d7, d7 │ │ │ │ vdiv.f64 d4, d7, d3 │ │ │ │ vdiv.f64 d15, d4, d5 │ │ │ │ vcmpe.f64 d15, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 42146 │ │ │ │ - vldr d7, [pc, #664] @ 423c8 │ │ │ │ + bmi.n 420ce │ │ │ │ + vldr d7, [pc, #664] @ 42350 │ │ │ │ vcmpe.f64 d15, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 4237e │ │ │ │ + ble.w 42306 │ │ │ │ vmov.f64 d15, d7 │ │ │ │ - vldr d6, [pc, #652] @ 423d0 │ │ │ │ - b.n 4214e │ │ │ │ + vldr d6, [pc, #652] @ 42358 │ │ │ │ + b.n 420d6 │ │ │ │ vmov.f64 d15, d6 │ │ │ │ - vldr d6, [pc, #652] @ 423d8 │ │ │ │ + vldr d6, [pc, #652] @ 42360 │ │ │ │ vmul.f64 d7, d15, d13 │ │ │ │ vmov.f64 d9, d15 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 42172 │ │ │ │ + bpl.n 420fa │ │ │ │ vadd.f64 d9, d9, d9 │ │ │ │ vmul.f64 d7, d13, d9 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 42160 │ │ │ │ + bmi.n 420e8 │ │ │ │ vcmpe.f64 d12, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 4239e │ │ │ │ + blt.w 42326 │ │ │ │ vdiv.f64 d0, d12, d15 │ │ │ │ - blx 30e4 │ │ │ │ + blx 3098 │ │ │ │ vmls.f64 d12, d15, d0 │ │ │ │ vcmpe.f64 d11, #0.0 │ │ │ │ - vldr d7, [pc, #592] @ 423e0 │ │ │ │ + vldr d7, [pc, #592] @ 42368 │ │ │ │ add.w sl, sp, #2576 @ 0xa10 │ │ │ │ subw r3, sl, #2520 @ 0x9d8 │ │ │ │ vmul.f64 d12, d12, d7 │ │ │ │ vmul.f64 d7, d13, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vstr d12, [r3] │ │ │ │ vstr d7, [sp, #16] │ │ │ │ - blt.w 42388 │ │ │ │ + blt.w 42310 │ │ │ │ vdiv.f64 d0, d11, d9 │ │ │ │ - blx 30e4 │ │ │ │ + blx 3098 │ │ │ │ vmls.f64 d11, d0, d9 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ subw sl, sl, #2520 @ 0x9d8 │ │ │ │ vldr d6, [sp] │ │ │ │ sub.w r2, r9, #24 │ │ │ │ mov r0, r2 │ │ │ │ add.w r1, r4, #344 @ 0x158 │ │ │ │ @@ -72456,23 +72447,23 @@ │ │ │ │ add.w r8, sp, #10752 @ 0x2a00 │ │ │ │ add.w r8, r8, #8 │ │ │ │ mov r6, r5 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ mvn.w r7, #9 │ │ │ │ vstr d11, [sl, #8] │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b2e0 │ │ │ │ + bl b490 │ │ │ │ vmul.f64 d6, d10, d8 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ vmul.f64 d12, d13, d14 │ │ │ │ vmul.f64 d13, d13, d8 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vstr d6, [sp] │ │ │ │ vmul.f64 d6, d10, d14 │ │ │ │ - vldr d14, [pc, #412] @ 423b8 │ │ │ │ + vldr d14, [pc, #412] @ 42340 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ vstr d6, [sp, #8] │ │ │ │ vmov s15, r7 │ │ │ │ mov fp, r6 │ │ │ │ mvn.w r4, #9 │ │ │ │ vcvt.f64.s32 d8, s15 │ │ │ │ vldr d7, [sp] │ │ │ │ @@ -72494,21 +72485,21 @@ │ │ │ │ vadd.f64 d2, d8, d2 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vnmls.f64 d6, d13, d7 │ │ │ │ vmla.f64 d1, d6, d14 │ │ │ │ vmov.f64 d6, d11 │ │ │ │ vmla.f64 d6, d12, d7 │ │ │ │ vmls.f64 d0, d6, d14 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ cmp r4, #11 │ │ │ │ - bne.n 4224e │ │ │ │ + bne.n 421d6 │ │ │ │ add.w r6, r6, #504 @ 0x1f8 │ │ │ │ adds r7, #1 │ │ │ │ cmp r6, r8 │ │ │ │ - bne.n 42224 │ │ │ │ + bne.n 421ac │ │ │ │ movs r2, #0 │ │ │ │ add.w r3, r5, #984 @ 0x3d8 │ │ │ │ str r2, [sp, #0] │ │ │ │ movs r0, #24 │ │ │ │ movw r2, #65032 @ 0xfe08 │ │ │ │ movt r2, #65535 @ 0xffff │ │ │ │ movw r4, #54952 @ 0xd6a8 │ │ │ │ @@ -72546,238 +72537,238 @@ │ │ │ │ ldmia r4!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ mov r1, r9 │ │ │ │ movs r0, #4 │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ mov r1, r0 │ │ │ │ ldr r0, [sp, #32] │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ cmp r3, r8 │ │ │ │ - bne.n 422c2 │ │ │ │ + bne.n 4224a │ │ │ │ ldr r1, [sp, #0] │ │ │ │ add.w r3, r3, #504 @ 0x1f8 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ add.w r1, r1, #504 @ 0x1f8 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str r1, [sp, #0] │ │ │ │ sub.w r2, r2, #504 @ 0x1f8 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ add.w r0, r0, #504 @ 0x1f8 │ │ │ │ cmp r2, r1 │ │ │ │ - bne.n 422b8 │ │ │ │ - ldr r2, [pc, #156] @ (423f4 ) │ │ │ │ + bne.n 42240 │ │ │ │ + ldr r2, [pc, #156] @ (4237c ) │ │ │ │ add.w r1, sp, #10752 @ 0x2a00 │ │ │ │ - ldr r3, [pc, #136] @ (423e8 ) │ │ │ │ + ldr r3, [pc, #136] @ (42370 ) │ │ │ │ adds r1, #12 │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [r1, #0] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 423b4 │ │ │ │ + bne.n 4233c │ │ │ │ add.w sp, sp, #10752 @ 0x2a00 │ │ │ │ add sp, #20 │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d6, d15, d6 │ │ │ │ - b.n 4214e │ │ │ │ + b.n 420d6 │ │ │ │ vneg.f64 d0, d11 │ │ │ │ vadd.f64 d11, d11, d9 │ │ │ │ vdiv.f64 d0, d0, d9 │ │ │ │ - blx 30e4 │ │ │ │ + blx 3098 │ │ │ │ vmla.f64 d11, d0, d9 │ │ │ │ - b.n 421be │ │ │ │ + b.n 42146 │ │ │ │ vneg.f64 d0, d12 │ │ │ │ vadd.f64 d12, d12, d15 │ │ │ │ vdiv.f64 d0, d0, d15 │ │ │ │ - blx 30e4 │ │ │ │ + blx 3098 │ │ │ │ vmla.f64 d12, d15, d0 │ │ │ │ - b.n 4218a │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 42112 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ strb r6, [r4, r2] │ │ │ │ adcs r0, r3 │ │ │ │ ldrh r5, [r3, #60] @ 0x3c │ │ │ │ uxtb r7, r7 │ │ │ │ strb r5, [r4, r6] │ │ │ │ subs r6, #212 @ 0xd4 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 42514 ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 4249c ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #145 @ 0x91 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 4251c ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 424a4 ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #129 @ 0x81 │ │ │ │ ldrh r5, [r3, #60] @ 0x3c │ │ │ │ uxtb r7, r7 │ │ │ │ strb r5, [r4, r6] │ │ │ │ subs r6, #196 @ 0xc4 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ strb r6, [r4, r2] │ │ │ │ stmia r1!, {r3, r4, r6} │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r6, [r6, r4] │ │ │ │ + ldrsh r6, [r5, r6] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r5, #58] @ 0x3a │ │ │ │ + ldrh r0, [r1, #58] @ 0x3a │ │ │ │ movs r1, r0 │ │ │ │ - ldrb r4, [r3, r2] │ │ │ │ + ldrb r4, [r2, r4] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r3, [pc, #28] @ (42418 ) │ │ │ │ + ldr r3, [pc, #28] @ (423a0 ) │ │ │ │ vmov.f64 d7, d0 │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #16] │ │ │ │ - cbnz r3, 42416 │ │ │ │ - ldr r3, [pc, #20] @ (4241c ) │ │ │ │ + cbnz r3, 4239e │ │ │ │ + ldr r3, [pc, #20] @ (423a4 ) │ │ │ │ vldr d0, [r0, #280] @ 0x118 │ │ │ │ add r3, pc │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ vldr d1, [r3] │ │ │ │ - b.n 41e8c │ │ │ │ - b.n 4207c │ │ │ │ - bx pc │ │ │ │ + b.n 41e14 │ │ │ │ + b.n 42004 │ │ │ │ + bx fp │ │ │ │ movs r6, r0 │ │ │ │ - ldrh r2, [r4, #34] @ 0x22 │ │ │ │ + ldrh r2, [r0, #34] @ 0x22 │ │ │ │ movs r1, r0 │ │ │ │ - vldr d7, [pc, #44] @ 42450 │ │ │ │ + vldr d7, [pc, #44] @ 423d8 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 4244a │ │ │ │ - vldr d7, [pc, #40] @ 42458 │ │ │ │ + bmi.n 423d2 │ │ │ │ + vldr d7, [pc, #40] @ 423e0 │ │ │ │ vcmp.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d0, d7 │ │ │ │ - ldr r3, [pc, #36] @ (42468 ) │ │ │ │ + ldr r3, [pc, #36] @ (423f0 ) │ │ │ │ add r3, pc │ │ │ │ vstr d0, [r3] │ │ │ │ bx lr │ │ │ │ - vldr d0, [pc, #20] @ 42460 │ │ │ │ - b.n 42440 │ │ │ │ + vldr d0, [pc, #20] @ 423e8 │ │ │ │ + b.n 423c8 │ │ │ │ lsls r7, r0, #13 │ │ │ │ lsrs r0, r7, #13 │ │ │ │ ldrh r4, [r4, #0] │ │ │ │ ands r2, r6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r7, [sp, #192] @ 0xc0 │ │ │ │ lsrs r6, r6 │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - ldrh r2, [r5, #32] │ │ │ │ + ldrh r2, [r1, #32] │ │ │ │ movs r1, r0 │ │ │ │ - ldr r3, [pc, #4] @ (42474 ) │ │ │ │ + ldr r3, [pc, #4] @ (423fc ) │ │ │ │ add r3, pc │ │ │ │ str r0, [r3, #16] │ │ │ │ bx lr │ │ │ │ - bx r1 │ │ │ │ + mov lr, sp │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #20] @ (42490 ) │ │ │ │ - ldr r1, [pc, #24] @ (42494 ) │ │ │ │ + ldr r3, [pc, #20] @ (42418 ) │ │ │ │ + ldr r1, [pc, #24] @ (4241c ) │ │ │ │ add r3, pc │ │ │ │ - ldr r2, [pc, #24] @ (42498 ) │ │ │ │ + ldr r2, [pc, #24] @ (42420 ) │ │ │ │ ldr r1, [r3, r1] │ │ │ │ vstr d0, [r1] │ │ │ │ ldr r3, [r3, r2] │ │ │ │ vstr d1, [r3] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - ldrh r0, [r0, r6] │ │ │ │ + ldrh r0, [r7, r7] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #11 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r7, #12 │ │ │ │ + lsls r4, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3456] @ 0xd80 │ │ │ │ - ldr.w r4, [pc, #1156] @ 42938 │ │ │ │ + ldr.w r4, [pc, #1156] @ 428c0 │ │ │ │ sub.w sp, sp, #540 @ 0x21c │ │ │ │ - ldr.w r2, [pc, #1152] @ 4293c │ │ │ │ + ldr.w r2, [pc, #1152] @ 428c4 │ │ │ │ add r4, pc │ │ │ │ - ldr.w r3, [pc, #1152] @ 42940 │ │ │ │ + ldr.w r3, [pc, #1152] @ 428c8 │ │ │ │ add r2, pc │ │ │ │ - ldr.w r6, [pc, #1148] @ 42944 │ │ │ │ + ldr.w r6, [pc, #1148] @ 428cc │ │ │ │ ldr r5, [r4, #12] │ │ │ │ add r6, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #532] @ 0x214 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbnz r5, 4250c │ │ │ │ - ldr.w r0, [pc, #1132] @ 42948 │ │ │ │ + cbnz r5, 42494 │ │ │ │ + ldr.w r0, [pc, #1132] @ 428d0 │ │ │ │ mov r1, r5 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #12] │ │ │ │ add r0, pc │ │ │ │ str r0, [r4, #20] │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ movs r2, #255 @ 0xff │ │ │ │ mov r3, r5 │ │ │ │ str r0, [r4, #24] │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r2 │ │ │ │ - bl 68c8 │ │ │ │ + bl 6860 │ │ │ │ mov r3, r0 │ │ │ │ - ldr.w r0, [pc, #1104] @ 4294c │ │ │ │ + ldr.w r0, [pc, #1104] @ 428d4 │ │ │ │ str r3, [r4, #28] │ │ │ │ add r0, pc │ │ │ │ strd r5, r5, [r4] │ │ │ │ str r5, [r4, #8] │ │ │ │ - bl 14098 │ │ │ │ - ldr.w r3, [pc, #1088] @ 42950 │ │ │ │ + bl 14170 │ │ │ │ + ldr.w r3, [pc, #1088] @ 428d8 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr.w fp, [r3] │ │ │ │ cmp.w fp, #0 │ │ │ │ - beq.w 42c8e │ │ │ │ - ldr.w r3, [pc, #1076] @ 42954 │ │ │ │ + beq.w 42c16 │ │ │ │ + ldr.w r3, [pc, #1076] @ 428dc │ │ │ │ mov r4, fp │ │ │ │ - vldr d10, [pc, #936] @ 428d0 │ │ │ │ - vldr d12, [pc, #940] @ 428d8 │ │ │ │ + vldr d10, [pc, #936] @ 42858 │ │ │ │ + vldr d12, [pc, #940] @ 42860 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov r0, r4 │ │ │ │ ldr r7, [r4, #12] │ │ │ │ - bl 34448 │ │ │ │ + bl 343d0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 13942 │ │ │ │ + bl 13a48 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 42c20 │ │ │ │ + beq.w 42ba8 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ add.w r1, r0, #8 │ │ │ │ - bl a770 │ │ │ │ + bl a638 │ │ │ │ ldr r3, [r7, #16] │ │ │ │ cmp r3, #12 │ │ │ │ - beq.w 42cf8 │ │ │ │ + beq.w 42c80 │ │ │ │ mov r5, r7 │ │ │ │ ldr r3, [r7, #12] │ │ │ │ ldr.w r0, [r5, #812] @ 0x32c │ │ │ │ lsls r7, r3, #27 │ │ │ │ - bmi.w 42d12 │ │ │ │ + bmi.w 42c9a │ │ │ │ add.w sl, sp, #64 @ 0x40 │ │ │ │ add.w r7, r5, #72 @ 0x48 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 42fce │ │ │ │ + beq.w 42f56 │ │ │ │ mov r2, sl │ │ │ │ add.w r0, r0, #536 @ 0x218 │ │ │ │ mov r1, r7 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d5, [sl] │ │ │ │ vldr d6, [sl, #8] │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ add.w r9, r5, #344 @ 0x158 │ │ │ │ @@ -72785,23 +72776,23 @@ │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ vstr d5, [sl] │ │ │ │ vstr d6, [sl, #8] │ │ │ │ add.w fp, sp, #112 @ 0x70 │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b2e0 │ │ │ │ + bl b490 │ │ │ │ mov r1, r7 │ │ │ │ mov r2, sl │ │ │ │ add.w r0, r4, #40 @ 0x28 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r2, fp │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ mov r1, r7 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ mov r2, sl │ │ │ │ vldr d6, [sp, #112] @ 0x70 │ │ │ │ add.w r0, r4, #64 @ 0x40 │ │ │ │ @@ -72810,33 +72801,33 @@ │ │ │ │ vldr d3, [sp, #128] @ 0x80 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d6, [sp, #112] @ 0x70 │ │ │ │ vstr d7, [sp, #120] @ 0x78 │ │ │ │ vstr d3, [sp, #128] @ 0x80 │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov r2, r7 │ │ │ │ mov r0, sl │ │ │ │ mov r1, r9 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d6, [sp, #136] @ 0x88 │ │ │ │ vldr d7, [sp, #144] @ 0x90 │ │ │ │ vldr d5, [sp, #88] @ 0x58 │ │ │ │ vldr d4, [sp, #96] @ 0x60 │ │ │ │ vldr d3, [sp, #152] @ 0x98 │ │ │ │ vldr d2, [sp, #104] @ 0x68 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d6, [sp, #136] @ 0x88 │ │ │ │ vstr d7, [sp, #144] @ 0x90 │ │ │ │ mov r0, r5 │ │ │ │ vstr d3, [r7, #16] │ │ │ │ - bl 45178 │ │ │ │ + bl 45100 │ │ │ │ mov ip, sp │ │ │ │ ldmia r7!, {r0, r1, r2, r3} │ │ │ │ vmov.f64 d11, d0 │ │ │ │ ldr.w lr, [r4, #36] @ 0x24 │ │ │ │ add.w sl, sp, #184 @ 0xb8 │ │ │ │ vldr d2, [r8, #16] │ │ │ │ vldr d3, [fp] │ │ │ │ @@ -72845,194 +72836,194 @@ │ │ │ │ vldr d1, [r8, #8] │ │ │ │ vldr d0, [r8] │ │ │ │ add.w r8, sp, #160 @ 0xa0 │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r7, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r0, lr │ │ │ │ - bl a840 │ │ │ │ - bl 92f4 │ │ │ │ - ldr r2, [pc, #712] @ (42958 ) │ │ │ │ - ldr r3, [pc, #712] @ (4295c ) │ │ │ │ + bl a708 │ │ │ │ + bl 91c4 │ │ │ │ + ldr r2, [pc, #712] @ (428e0 ) │ │ │ │ + ldr r3, [pc, #712] @ (428e4 ) │ │ │ │ movs r1, #0 │ │ │ │ add r2, pc │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r8 │ │ │ │ str r1, [r2, #8] │ │ │ │ ldr r3, [r6, r3] │ │ │ │ str r3, [sp, #32] │ │ │ │ vldr d0, [r3] │ │ │ │ - bl 253f0 │ │ │ │ + bl 25378 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d13, [sp, #168] @ 0xa8 │ │ │ │ vldr d8, [sp, #160] @ 0xa0 │ │ │ │ vldr d0, [sp, #176] @ 0xb0 │ │ │ │ vmul.f64 d1, d13, d13 │ │ │ │ vmla.f64 d1, d8, d8 │ │ │ │ vneg.f64 d8, d8 │ │ │ │ vneg.f64 d0, d0 │ │ │ │ vsqrt.f64 d1, d1 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ mov r0, sl │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vstr d13, [sl] │ │ │ │ vstr d8, [sl, #8] │ │ │ │ vstr d10, [sl, #16] │ │ │ │ - bl ab5c │ │ │ │ - vldr d3, [pc, #496] @ 428e0 │ │ │ │ + bl aa78 │ │ │ │ + vldr d3, [pc, #496] @ 42868 │ │ │ │ mov r2, sl │ │ │ │ vldr d5, [sl] │ │ │ │ mov r1, sl │ │ │ │ vldr d6, [sl, #8] │ │ │ │ mov r0, r8 │ │ │ │ vdiv.f64 d4, d3, d0 │ │ │ │ vldr d7, [sl, #16] │ │ │ │ vmul.f64 d5, d5, d4 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d7, d7, d4 │ │ │ │ vstr d5, [sl] │ │ │ │ vstr d6, [sl, #8] │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ add r3, sp, #208 @ 0xd0 │ │ │ │ mov fp, r3 │ │ │ │ mov r0, r3 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, fp │ │ │ │ - vldr d0, [pc, #436] @ 428e8 │ │ │ │ + vldr d0, [pc, #436] @ 42870 │ │ │ │ str.w fp, [sp, #36] @ 0x24 │ │ │ │ - bl b04c │ │ │ │ + bl b080 │ │ │ │ add r1, sp, #336 @ 0x150 │ │ │ │ strd r4, r5, [sp, #40] @ 0x28 │ │ │ │ ldr r4, [sp, #36] @ 0x24 │ │ │ │ mov r8, r1 │ │ │ │ add.w fp, sp, #528 @ 0x210 │ │ │ │ mov r5, r1 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ mov lr, sl │ │ │ │ mov ip, r8 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ mov r2, r8 │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r9 │ │ │ │ add.w r8, r8, #24 │ │ │ │ - bl b2e0 │ │ │ │ + bl b490 │ │ │ │ cmp r8, fp │ │ │ │ - bne.n 4274c │ │ │ │ - ldr r3, [pc, #480] @ (42960 ) │ │ │ │ + bne.n 426d4 │ │ │ │ + ldr r3, [pc, #480] @ (428e8 ) │ │ │ │ mov r1, r5 │ │ │ │ movs r0, #8 │ │ │ │ ldr r4, [sp, #40] @ 0x28 │ │ │ │ add r3, pc │ │ │ │ ldr r5, [sp, #44] @ 0x2c │ │ │ │ ldr r2, [r3, #28] │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 9404 │ │ │ │ - vldr d7, [pc, #344] @ 428f0 │ │ │ │ - vldr d6, [pc, #348] @ 428f8 │ │ │ │ + bl 92d4 │ │ │ │ + vldr d7, [pc, #344] @ 42878 │ │ │ │ + vldr d6, [pc, #348] @ 42880 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vdiv.f64 d8, d7, d6 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 42f54 │ │ │ │ + bmi.w 42edc │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ vcmp.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d8, d7 │ │ │ │ vldr d6, [r5, #280] @ 0x118 │ │ │ │ - vldr d5, [pc, #308] @ 42900 │ │ │ │ + vldr d5, [pc, #308] @ 42888 │ │ │ │ vcmpe.f64 d6, #0.0 │ │ │ │ vabs.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d14, d5, d7 │ │ │ │ - ble.n 427f6 │ │ │ │ + ble.n 4277e │ │ │ │ vsub.f64 d7, d6, d11 │ │ │ │ vmov.f64 d15, #112 @ 0x3f800000 1.0 │ │ │ │ vcmpe.f64 d7, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 42fec │ │ │ │ + bgt.w 42f74 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ - vldr d13, [pc, #268] @ 42908 │ │ │ │ + vldr d13, [pc, #268] @ 42890 │ │ │ │ vsqrt.f64 d6, d9 │ │ │ │ - vldr d7, [pc, #268] @ 42910 │ │ │ │ - vldr d4, [pc, #272] @ 42918 │ │ │ │ + vldr d7, [pc, #268] @ 42898 │ │ │ │ + vldr d4, [pc, #272] @ 428a0 │ │ │ │ vmul.f64 d7, d9, d7 │ │ │ │ vmul.f64 d5, d9, d4 │ │ │ │ vmul.f64 d7, d7, d9 │ │ │ │ vmul.f64 d6, d6, d4 │ │ │ │ vmul.f64 d7, d7, d14 │ │ │ │ vmul.f64 d5, d5, d14 │ │ │ │ vmul.f64 d6, d6, d14 │ │ │ │ movs r0, #0 │ │ │ │ - vldr d14, [pc, #244] @ 42920 │ │ │ │ + vldr d14, [pc, #244] @ 428a8 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ vcvt.s32.f64 s15, d5 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 12c22 │ │ │ │ - vldr d7, [pc, #220] @ 42928 │ │ │ │ + bl 13134 │ │ │ │ + vldr d7, [pc, #220] @ 428b0 │ │ │ │ movs r3, #0 │ │ │ │ mov r8, r0 │ │ │ │ vmul.f64 d7, d8, d7 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r2, s14 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r2 │ │ │ │ - bl 68c8 │ │ │ │ + bl 6860 │ │ │ │ vmul.f64 d7, d8, d14 │ │ │ │ movs r3, #0 │ │ │ │ mov r9, r0 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vmov r2, s14 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r2 │ │ │ │ - bl 68c8 │ │ │ │ + bl 6860 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ mov sl, r0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 428c0 │ │ │ │ + ble.n 42848 │ │ │ │ vmul.f64 d9, d9, d14 │ │ │ │ - vldr d7, [pc, #160] @ 42930 │ │ │ │ + vldr d7, [pc, #160] @ 428b8 │ │ │ │ vldr d14, [r5, #280] @ 0x118 │ │ │ │ movs r3, #0 │ │ │ │ vcvt.s32.f64 s18, d9 │ │ │ │ vadd.f64 d14, d14, d7 │ │ │ │ vmul.f64 d13, d14, d13 │ │ │ │ vmov r2, s18 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r2 │ │ │ │ - bl 68c8 │ │ │ │ + bl 6860 │ │ │ │ vmov.f64 d1, d13 │ │ │ │ mov r1, r0 │ │ │ │ vmov.f64 d0, d14 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl 41e8c │ │ │ │ - ldr r3, [pc, #160] @ (42964 ) │ │ │ │ + bl 41e14 │ │ │ │ + ldr r3, [pc, #160] @ (428ec ) │ │ │ │ mov r1, sl │ │ │ │ ldr r0, [r4, #32] │ │ │ │ add r3, pc │ │ │ │ vldr d0, [r3] │ │ │ │ - b.n 42968 │ │ │ │ + b.n 428f0 │ │ │ │ nop │ │ │ │ ... │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ @@ -73043,15 +73034,15 @@ │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #233 @ 0xe9 │ │ │ │ @ instruction: 0xebd5f37b │ │ │ │ ldmia r6, {r0, r3, r5, r6, r7} │ │ │ │ subs r7, #186 @ 0xba │ │ │ │ add pc, r0 │ │ │ │ - ldr r2, [pc, #924] @ (42c98 ) │ │ │ │ + ldr r2, [pc, #924] @ (42c20 ) │ │ │ │ ldrsb r0, [r3, r4] │ │ │ │ subs r7, #198 @ 0xc6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -73074,57 +73065,57 @@ │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r5 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ strb r6, [r4, r2] │ │ │ │ adcs r0, r1 │ │ │ │ - nop @ (mov r8, r8) │ │ │ │ + mov r8, r4 │ │ │ │ movs r6, r0 │ │ │ │ - ldrh r2, [r7, r4] │ │ │ │ + ldrh r2, [r6, r6] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r2, [r6, r4] │ │ │ │ + ldrh r2, [r5, r6] │ │ │ │ movs r1, r0 │ │ │ │ - add r5, pc, #632 @ (adr r5, 42bc4 ) │ │ │ │ + add r7, pc, #744 @ (adr r7, 42bbc ) │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xf961ffff │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r5, #9 │ │ │ │ + lsls r0, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - add r8, sp │ │ │ │ + add r8, r9 │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - mvns r0, r7 │ │ │ │ + mvns r0, r3 │ │ │ │ movs r6, r0 │ │ │ │ - strh r6, [r4, #60] @ 0x3c │ │ │ │ + strh r6, [r0, #60] @ 0x3c │ │ │ │ movs r1, r0 │ │ │ │ - bl 6358 │ │ │ │ + bl 62f0 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 42ef6 │ │ │ │ - bl 47eb8 │ │ │ │ + beq.w 42e7e │ │ │ │ + bl 47e40 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 430ce │ │ │ │ - ldr r3, [pc, #840] @ (42cc8 ) │ │ │ │ + bne.w 43056 │ │ │ │ + ldr r3, [pc, #840] @ (42c50 ) │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #24] │ │ │ │ - ldr.w sl, [pc, #836] @ 42ccc │ │ │ │ - bl 6a54 │ │ │ │ + ldr.w sl, [pc, #836] @ 42c54 │ │ │ │ + bl 69ec │ │ │ │ vmov s18, r0 │ │ │ │ add sl, pc │ │ │ │ ldr.w r0, [sl, #24] │ │ │ │ - bl 6a58 │ │ │ │ + bl 69f0 │ │ │ │ mov r3, r0 │ │ │ │ ldr.w r0, [sl, #24] │ │ │ │ vmov s19, r3 │ │ │ │ - bl 6a5c │ │ │ │ + bl 69f4 │ │ │ │ vmov s10, r0 │ │ │ │ vcvt.f64.s32 d6, s19 │ │ │ │ vcvt.f64.s32 d7, s18 │ │ │ │ vcvt.f64.s32 d5, s10 │ │ │ │ ldr.w r3, [sl, #16] │ │ │ │ sub.w r3, r3, #1 │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ @@ -73134,301 +73125,301 @@ │ │ │ │ lsrs r3, r3, #5 │ │ │ │ vcvt.s32.f64 s13, d6 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vcvt.s32.f64 s11, d5 │ │ │ │ vmov r1, s13 │ │ │ │ vmov r0, s15 │ │ │ │ vmov r2, s11 │ │ │ │ - bl 68c8 │ │ │ │ - ldr r2, [pc, #736] @ (42cd0 ) │ │ │ │ - ldr r3, [pc, #736] @ (42cd4 ) │ │ │ │ + bl 6860 │ │ │ │ + ldr r2, [pc, #736] @ (42c58 ) │ │ │ │ + ldr r3, [pc, #736] @ (42c5c ) │ │ │ │ mov sl, r0 │ │ │ │ ldr r2, [r6, r2] │ │ │ │ str r2, [sp, #36] @ 0x24 │ │ │ │ ldr.w fp, [r6, r3] │ │ │ │ vldr d6, [r2] │ │ │ │ vldr d7, [fp] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.w 42fa8 │ │ │ │ + bls.w 42f30 │ │ │ │ vldr d5, [r5, #280] @ 0x118 │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ vcmpe.f64 d7, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 4308e │ │ │ │ + bgt.w 43016 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 43058 │ │ │ │ + ble.w 42fe0 │ │ │ │ mov r0, r9 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - vldr d8, [pc, #636] @ 42cb0 │ │ │ │ - bl 6a4c │ │ │ │ + vldr d8, [pc, #636] @ 42c38 │ │ │ │ + bl 69e4 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vmov.f64 d9, #240 @ 0xbf800000 -1.0 │ │ │ │ uxth r2, r0 │ │ │ │ add.w r1, r3, #8 │ │ │ │ mov r0, r3 │ │ │ │ - bl a340 │ │ │ │ + bl a208 │ │ │ │ mov r0, r7 │ │ │ │ - bl 947c │ │ │ │ - cbz r0, 42a66 │ │ │ │ + bl 934c │ │ │ │ + cbz r0, 429ee │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ adds r1, #88 @ 0x58 │ │ │ │ - bl 997c │ │ │ │ + bl 9844 │ │ │ │ mov r0, r7 │ │ │ │ - bl 94c4 │ │ │ │ + bl 9394 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 42a54 │ │ │ │ - ldr r3, [pc, #624] @ (42cd8 ) │ │ │ │ + bne.n 429dc │ │ │ │ + ldr r3, [pc, #624] @ (42c60 ) │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 42aa2 │ │ │ │ + beq.n 42a2a │ │ │ │ mov r3, r8 │ │ │ │ mov r8, r4 │ │ │ │ mov r4, r3 │ │ │ │ vldr d7, [r4, #280] @ 0x118 │ │ │ │ vcmpe.f64 d7, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 42a9a │ │ │ │ + blt.n 42a22 │ │ │ │ vcmpe.f64 d7, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 42a9a │ │ │ │ + bpl.n 42a22 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 41f40 │ │ │ │ + bl 41ec8 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 42a7a │ │ │ │ + bne.n 42a02 │ │ │ │ mov r4, r8 │ │ │ │ - ldr r3, [pc, #568] @ (42cdc ) │ │ │ │ + ldr r3, [pc, #568] @ (42c64 ) │ │ │ │ ldr.w r8, [r6, r3] │ │ │ │ add.w r9, r8, #141312 @ 0x22800 │ │ │ │ - b.n 42ad6 │ │ │ │ + b.n 42a5e │ │ │ │ vldr d7, [r8, #280] @ 0x118 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 42ace │ │ │ │ + bhi.n 42a56 │ │ │ │ vcmpe.f64 d9, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 42ace │ │ │ │ + ble.n 42a56 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 41f40 │ │ │ │ + bl 41ec8 │ │ │ │ add.w r8, r8, #4416 @ 0x1140 │ │ │ │ cmp r8, r9 │ │ │ │ - beq.n 42af4 │ │ │ │ + beq.n 42a7c │ │ │ │ ldr.w r3, [r8, #16] │ │ │ │ cmp r3, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, #12 │ │ │ │ - beq.n 42ace │ │ │ │ + beq.n 42a56 │ │ │ │ cmp r5, r8 │ │ │ │ - bne.n 42aae │ │ │ │ + bne.n 42a36 │ │ │ │ ldr r3, [r5, #12] │ │ │ │ lsls r1, r3, #27 │ │ │ │ - bmi.n 42aae │ │ │ │ + bmi.n 42a36 │ │ │ │ add.w r8, r8, #4416 @ 0x1140 │ │ │ │ cmp r8, r9 │ │ │ │ - bne.n 42ad6 │ │ │ │ - ldr r3, [pc, #488] @ (42ce0 ) │ │ │ │ + bne.n 42a5e │ │ │ │ + ldr r3, [pc, #488] @ (42c68 ) │ │ │ │ ldr.w r8, [r6, r3] │ │ │ │ add.w r9, r8, #141312 @ 0x22800 │ │ │ │ ldr.w r3, [r8, #16] │ │ │ │ - cbz r3, 42b24 │ │ │ │ + cbz r3, 42aac │ │ │ │ vldr d7, [r8, #280] @ 0x118 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 42b24 │ │ │ │ + bhi.n 42aac │ │ │ │ vcmpe.f64 d9, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 42b24 │ │ │ │ + ble.n 42aac │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 41f40 │ │ │ │ + bl 41ec8 │ │ │ │ add.w r8, r8, #4416 @ 0x1140 │ │ │ │ cmp r8, r9 │ │ │ │ - bne.n 42afe │ │ │ │ - ldr.w r9, [pc, #436] @ 42ce4 │ │ │ │ + bne.n 42a86 │ │ │ │ + ldr.w r9, [pc, #436] @ 42c6c │ │ │ │ movs r2, #16 │ │ │ │ - ldr r3, [pc, #436] @ (42ce8 ) │ │ │ │ + ldr r3, [pc, #436] @ (42c70 ) │ │ │ │ add r9, pc │ │ │ │ add r3, pc │ │ │ │ ldr.w r1, [r9, #8] │ │ │ │ ldr.w r0, [r9] │ │ │ │ - blx 2efc │ │ │ │ + blx 2eac │ │ │ │ ldr.w r3, [r9, #8] │ │ │ │ subs.w r8, r3, #1 │ │ │ │ - bmi.n 42b6a │ │ │ │ + bmi.n 42af2 │ │ │ │ ldr.w r3, [r9] │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ mov r1, r5 │ │ │ │ add.w r3, r3, r8, lsl #4 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ str r7, [sp, #0] │ │ │ │ - bl 3d7b8 │ │ │ │ + bl 3d740 │ │ │ │ subs.w r8, r8, #1 │ │ │ │ - bcs.n 42b4e │ │ │ │ - bl 92f4 │ │ │ │ + bcs.n 42ad6 │ │ │ │ + bl 91c4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 947c │ │ │ │ + bl 934c │ │ │ │ mov r9, r0 │ │ │ │ - cbz r0, 42ba4 │ │ │ │ + cbz r0, 42b2c │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r7 │ │ │ │ - bl 950c │ │ │ │ + bl 93dc │ │ │ │ ldr r3, [r4, #36] @ 0x24 │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r1, [r3, #216] @ 0xd8 │ │ │ │ - bl 9a58 │ │ │ │ + bl 9920 │ │ │ │ mov r1, r0 │ │ │ │ - cbz r0, 42b98 │ │ │ │ + cbz r0, 42b20 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ mov r0, r7 │ │ │ │ - bl 94c4 │ │ │ │ + bl 9394 │ │ │ │ mov r9, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 42b7a │ │ │ │ + bne.n 42b02 │ │ │ │ mov r0, r8 │ │ │ │ - bl 947c │ │ │ │ + bl 934c │ │ │ │ mov r1, r0 │ │ │ │ - cbz r0, 42bc0 │ │ │ │ + cbz r0, 42b48 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl a1d8 │ │ │ │ + bl a0a0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 94c4 │ │ │ │ + bl 9394 │ │ │ │ mov r1, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 42bae │ │ │ │ + bne.n 42b36 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r7 │ │ │ │ - bl 9350 │ │ │ │ + bl 9220 │ │ │ │ movs r1, #1 │ │ │ │ mov r0, r8 │ │ │ │ - bl 9350 │ │ │ │ + bl 9220 │ │ │ │ mov r0, r4 │ │ │ │ - bl 30bf4 │ │ │ │ + bl 30b7c │ │ │ │ mov r0, r4 │ │ │ │ - bl 44fa0 │ │ │ │ + bl 44f28 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 42f84 │ │ │ │ - ldr r3, [pc, #260] @ (42cec ) │ │ │ │ + beq.w 42f0c │ │ │ │ + ldr r3, [pc, #260] @ (42c74 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ add r3, pc │ │ │ │ vldr d7, [r2] │ │ │ │ vldr d6, [r3, #40] @ 0x28 │ │ │ │ ldr r2, [r3, #32] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 42e3e │ │ │ │ + ble.w 42dc6 │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #32] │ │ │ │ - bne.w 42fde │ │ │ │ - vldr d6, [pc, #168] @ 42cb8 │ │ │ │ + bne.w 42f66 │ │ │ │ + vldr d6, [pc, #168] @ 42c40 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl a7d0 │ │ │ │ + bl a698 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ ldr.w r3, [r5, #776] @ 0x308 │ │ │ │ lsls r2, r3, #23 │ │ │ │ - bpl.w 42e24 │ │ │ │ + bpl.w 42dac │ │ │ │ lsls r3, r3, #11 │ │ │ │ - bpl.w 42e1a │ │ │ │ + bpl.w 42da2 │ │ │ │ movs r2, #1 │ │ │ │ movs r1, #12 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449a8 │ │ │ │ + bl 44930 │ │ │ │ vldr d8, [r5, #280] @ 0x118 │ │ │ │ mov r0, r5 │ │ │ │ - bl 45178 │ │ │ │ - vldr d7, [pc, #120] @ 42cc0 │ │ │ │ + bl 45100 │ │ │ │ + vldr d7, [pc, #120] @ 42c48 │ │ │ │ vldr d11, [r5, #216] @ 0xd8 │ │ │ │ vsub.f64 d8, d8, d0 │ │ │ │ vdiv.f64 d9, d8, d12 │ │ │ │ vcmpe.f64 d9, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 42c6c │ │ │ │ + bpl.n 42bf4 │ │ │ │ vcmpe.f64 d11, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 42efe │ │ │ │ + bgt.w 42e86 │ │ │ │ mov r0, r5 │ │ │ │ - bl 44be8 │ │ │ │ + bl 44b70 │ │ │ │ ldr r5, [r4, #12] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add.w r1, r5, #264 @ 0x108 │ │ │ │ ldr r2, [r5, #64] @ 0x40 │ │ │ │ ldr r0, [r3, #0] │ │ │ │ movs r3, #0 │ │ │ │ - bl 48db0 │ │ │ │ + bl 48d38 │ │ │ │ ldr r4, [r4, #0] │ │ │ │ str r0, [r5, #64] @ 0x40 │ │ │ │ cmp r4, #0 │ │ │ │ - bne.w 42530 │ │ │ │ - ldr r2, [pc, #96] @ (42cf0 ) │ │ │ │ - ldr r3, [pc, #96] @ (42cf4 ) │ │ │ │ + bne.w 424b8 │ │ │ │ + ldr r2, [pc, #96] @ (42c78 ) │ │ │ │ + ldr r3, [pc, #96] @ (42c7c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #532] @ 0x214 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 431ba │ │ │ │ + bne.w 43142 │ │ │ │ add.w sp, sp, #540 @ 0x21c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #169 @ 0xa9 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsls r3, r4 │ │ │ │ - rors r4, r7 │ │ │ │ + rors r4, r3 │ │ │ │ movs r6, r0 │ │ │ │ - rors r4, r5 │ │ │ │ + rors r4, r1 │ │ │ │ movs r6, r0 │ │ │ │ - lsls r4, r7, #12 │ │ │ │ + lsls r4, r6, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #11 │ │ │ │ + lsls r0, r7, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - eors r0, r1 │ │ │ │ + ands r0, r5 │ │ │ │ movs r6, r0 │ │ │ │ - bl 34acea <__bss_end__@@Base+0x2a40b2> │ │ │ │ - subs r7, #148 @ 0x94 │ │ │ │ + bl 34ac72 <__bss_end__@@Base+0x2a40d2> │ │ │ │ + subs r7, #116 @ 0x74 │ │ │ │ movs r6, r0 │ │ │ │ - strh r2, [r5, r5] │ │ │ │ + strh r2, [r4, r7] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r7, #68] @ 0x44 │ │ │ │ ldr r2, [r3, #8] │ │ │ │ cmp r2, #2 │ │ │ │ it eq │ │ │ │ ldreq r5, [r3, #16] │ │ │ │ - bne.w 42556 │ │ │ │ + bne.w 424de │ │ │ │ ldr r3, [r7, #12] │ │ │ │ ldr.w r0, [r5, #812] @ 0x32c │ │ │ │ lsls r7, r3, #27 │ │ │ │ - bpl.w 42564 │ │ │ │ + bpl.w 424ec │ │ │ │ vldr d6, [r0, #600] @ 0x258 │ │ │ │ add.w ip, r5, #200 @ 0xc8 │ │ │ │ vldr d8, [r0, #624] @ 0x270 │ │ │ │ add.w sl, sp, #64 @ 0x40 │ │ │ │ mov r7, sl │ │ │ │ vmov.f64 d7, #164 @ 0xc1200000 -10.0 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ @@ -73441,21 +73432,21 @@ │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r7, {r0, r1} │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ vmul.f64 d8, d8, d12 │ │ │ │ vstr d10, [sl, #16] │ │ │ │ vmul.f64 d8, d8, d7 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ mov r0, r8 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ vcmpe.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 4315e │ │ │ │ + ble.w 430e6 │ │ │ │ vdiv.f64 d4, d8, d0 │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d7, [r8, #8] │ │ │ │ vldr d5, [r8, #16] │ │ │ │ vmul.f64 d6, d4, d6 │ │ │ │ vmul.f64 d7, d4, d7 │ │ │ │ vmul.f64 d4, d4, d5 │ │ │ │ @@ -73481,53 +73472,53 @@ │ │ │ │ mov r0, sl │ │ │ │ mov r1, r9 │ │ │ │ vstr d2, [r8] │ │ │ │ vstr d3, [r8, #8] │ │ │ │ vstr d5, [r8, #16] │ │ │ │ vstr d10, [sl, #8] │ │ │ │ vstr d10, [sl] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d6, [r7] │ │ │ │ vldr d7, [r7, #8] │ │ │ │ vldr d5, [r8] │ │ │ │ vldr d4, [r8, #8] │ │ │ │ vldr d3, [r7, #16] │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vldr d2, [r8, #16] │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vadd.f64 d3, d3, d2 │ │ │ │ vstr d6, [r7] │ │ │ │ vstr d7, [r7, #8] │ │ │ │ - b.n 42642 │ │ │ │ + b.n 425ca │ │ │ │ movs r1, #12 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449f8 │ │ │ │ - b.n 42c3c │ │ │ │ + bl 44980 │ │ │ │ + b.n 42bc4 │ │ │ │ ldr r1, [r5, #12] │ │ │ │ vmov.f64 d1, d10 │ │ │ │ vldr d0, [r5, #752] @ 0x2f0 │ │ │ │ mov r0, r5 │ │ │ │ ubfx r1, r1, #1, #1 │ │ │ │ - bl 44b44 │ │ │ │ + bl 44acc │ │ │ │ ldr.w r3, [r5, #776] @ 0x308 │ │ │ │ - b.n 42c2c │ │ │ │ + b.n 42bb4 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 42c1a │ │ │ │ + bne.w 42ba2 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 42f5a │ │ │ │ + beq.w 42ee2 │ │ │ │ ldr r3, [r4, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 42f5a │ │ │ │ - ldr.w r9, [pc, #984] @ 43230 │ │ │ │ + bne.w 42ee2 │ │ │ │ + ldr.w r9, [pc, #984] @ 431b8 │ │ │ │ mov.w r8, #28 │ │ │ │ vmov.f64 d5, #60 @ 0x41e00000 28.0 │ │ │ │ add r9, pc │ │ │ │ ldr r1, [r4, #36] @ 0x24 │ │ │ │ - vldr d6, [pc, #856] @ 431c0 │ │ │ │ + vldr d6, [pc, #856] @ 43148 │ │ │ │ adds r1, #8 │ │ │ │ ldrsh.w r0, [r1] │ │ │ │ ldrsh.w r3, [r1, #4] │ │ │ │ ldrsh.w r5, [r1, #2] │ │ │ │ ldrsh.w r2, [r1, #6] │ │ │ │ add r2, r5 │ │ │ │ subs r5, r3, r0 │ │ │ │ @@ -73544,258 +73535,258 @@ │ │ │ │ mul.w r5, r8, r7 │ │ │ │ add.w sl, r7, r7, lsr #31 │ │ │ │ mov.w sl, sl, asr #1 │ │ │ │ add.w r5, r5, r5, lsr #31 │ │ │ │ add.w sl, sl, r2, asr #1 │ │ │ │ asrs r5, r5, #1 │ │ │ │ rsb r5, r5, r3, asr #1 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #880] @ (43234 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #880] @ (431bc ) │ │ │ │ mov r2, sl │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ adds r1, r5, #1 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldrh r3, [r3, #0] │ │ │ │ strd r7, r3, [sp, #4] │ │ │ │ mov r3, r9 │ │ │ │ str.w r8, [sp] │ │ │ │ - bl 9eb8 │ │ │ │ - ldr r0, [pc, #860] @ (43238 ) │ │ │ │ + bl 9d80 │ │ │ │ + ldr r0, [pc, #860] @ (431c0 ) │ │ │ │ mov r1, r5 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, sl │ │ │ │ ldr r0, [r6, r0] │ │ │ │ ldrh r5, [r0, #0] │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ strd r7, r5, [sp, #4] │ │ │ │ str.w r8, [sp] │ │ │ │ - bl 9eb8 │ │ │ │ - b.n 42c1a │ │ │ │ - ldr r3, [pc, #836] @ (4323c ) │ │ │ │ + bl 9d80 │ │ │ │ + b.n 42ba2 │ │ │ │ + ldr r3, [pc, #836] @ (431c4 ) │ │ │ │ add r3, pc │ │ │ │ ldr r0, [r3, #24] │ │ │ │ - b.n 42984 │ │ │ │ + b.n 4290c │ │ │ │ mov r0, r5 │ │ │ │ - bl 2d45c │ │ │ │ + bl 2d3e4 │ │ │ │ cmp r0, #2 │ │ │ │ - beq.w 43118 │ │ │ │ + beq.w 430a0 │ │ │ │ vdiv.f64 d7, d9, d11 │ │ │ │ - vldr d6, [pc, #696] @ 431c8 │ │ │ │ + vldr d6, [pc, #696] @ 43150 │ │ │ │ vdiv.f64 d5, d11, d7 │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 43148 │ │ │ │ + bgt.w 430d0 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ - vldr d4, [pc, #680] @ 431d0 │ │ │ │ + vldr d4, [pc, #680] @ 43158 │ │ │ │ vldr d5, [r3, #368] @ 0x170 │ │ │ │ vdiv.f64 d6, d4, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.w 431b4 │ │ │ │ - vldr d6, [pc, #664] @ 431d8 │ │ │ │ + bgt.w 4313c │ │ │ │ + vldr d6, [pc, #664] @ 43160 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 42c6c │ │ │ │ - ldr r1, [pc, #752] @ (43240 ) │ │ │ │ + bpl.w 42bf4 │ │ │ │ + ldr r1, [pc, #752] @ (431c8 ) │ │ │ │ add r1, pc │ │ │ │ - b.n 4314c │ │ │ │ - vldr d8, [pc, #648] @ 431e0 │ │ │ │ - b.n 427c4 │ │ │ │ - bl 27ee4 │ │ │ │ + b.n 430d4 │ │ │ │ + vldr d8, [pc, #648] @ 43168 │ │ │ │ + b.n 4274c │ │ │ │ + bl 27e6c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 43108 │ │ │ │ + bne.w 43090 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 42c1a │ │ │ │ + beq.w 42ba2 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #6 │ │ │ │ - bne.w 42c1a │ │ │ │ - ldr.w r9, [pc, #716] @ 43244 │ │ │ │ + bne.w 42ba2 │ │ │ │ + ldr.w r9, [pc, #716] @ 431cc │ │ │ │ mov.w r8, #7 │ │ │ │ vmov.f64 d5, #28 @ 0x40e00000 7.0 │ │ │ │ add r9, pc │ │ │ │ - b.n 42e62 │ │ │ │ + b.n 42dea │ │ │ │ mov r0, r4 │ │ │ │ - bl 4034c │ │ │ │ + bl 402d4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 39b7c │ │ │ │ + bl 39b04 │ │ │ │ mov r0, r4 │ │ │ │ - bl 344c0 │ │ │ │ + bl 34448 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3bc90 │ │ │ │ + bl 3bc18 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 32674 │ │ │ │ - b.n 42be4 │ │ │ │ + bl 325fc │ │ │ │ + b.n 42b6c │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ uxth.w r2, r8 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ - vldr d9, [pc, #564] @ 431e8 │ │ │ │ + vldr d9, [pc, #564] @ 43170 │ │ │ │ add.w r1, r0, #8 │ │ │ │ - bl a340 │ │ │ │ + bl a208 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ - bl 423f8 │ │ │ │ - b.n 42a4c │ │ │ │ + bl 42380 │ │ │ │ + b.n 429d4 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ vmov.f64 d6, d10 │ │ │ │ vmov.f64 d5, d10 │ │ │ │ - b.w 42596 │ │ │ │ - vldr d6, [pc, #528] @ 431f0 │ │ │ │ + b.w 4251e │ │ │ │ + vldr d6, [pc, #528] @ 43178 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ - b.n 42e44 │ │ │ │ - vldr d7, [pc, #520] @ 431f8 │ │ │ │ + b.n 42dcc │ │ │ │ + vldr d7, [pc, #520] @ 43180 │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vmov.f64 d7, #0 @ 0x40000000 2.0 │ │ │ │ vadd.f64 d7, d5, d7 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vsqrt.f64 d6, d7 │ │ │ │ vdiv.f64 d13, d15, d6 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ - blx 3168 │ │ │ │ - vldr d7, [pc, #492] @ 43200 │ │ │ │ - vldr d6, [pc, #496] @ 43208 │ │ │ │ + blx 311c │ │ │ │ + vldr d7, [pc, #492] @ 43188 │ │ │ │ + vldr d6, [pc, #496] @ 43190 │ │ │ │ vsub.f64 d7, d7, d0 │ │ │ │ vadd.f64 d7, d7, d9 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - vldr d6, [pc, #488] @ 43210 │ │ │ │ + vldr d6, [pc, #488] @ 43198 │ │ │ │ vdiv.f64 d9, d7, d6 │ │ │ │ vcmpe.f64 d9, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 431a0 │ │ │ │ + bmi.w 43128 │ │ │ │ vcmpe.f64 d9, d15 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 427fe │ │ │ │ - vldr d5, [pc, #464] @ 43218 │ │ │ │ + ble.w 42786 │ │ │ │ + vldr d5, [pc, #464] @ 431a0 │ │ │ │ vmov.f64 d9, d15 │ │ │ │ - vldr d7, [pc, #464] @ 43220 │ │ │ │ + vldr d7, [pc, #464] @ 431a8 │ │ │ │ vmov.f64 d6, d5 │ │ │ │ - b.w 4281a │ │ │ │ + b.w 427a2 │ │ │ │ add.w r1, r3, #8 │ │ │ │ mov r0, r3 │ │ │ │ uxth.w r2, r8 │ │ │ │ - vldr d9, [pc, #388] @ 431e8 │ │ │ │ - bl a340 │ │ │ │ + vldr d9, [pc, #388] @ 43170 │ │ │ │ + bl a208 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d0, [r5, #280] @ 0x118 │ │ │ │ mov r1, r9 │ │ │ │ - vldr d1, [pc, #436] @ 43228 │ │ │ │ + vldr d1, [pc, #436] @ 431b0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ vldr d7, [r3] │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - bl 41e8c │ │ │ │ + bl 41e14 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ vldr d8, [r3] │ │ │ │ - b.n 42a4c │ │ │ │ + b.n 429d4 │ │ │ │ add.w r1, r3, #8 │ │ │ │ mov r0, r3 │ │ │ │ uxth.w r2, r8 │ │ │ │ - vldr d8, [pc, #324] @ 431e0 │ │ │ │ - bl a340 │ │ │ │ + vldr d8, [pc, #324] @ 43168 │ │ │ │ + bl a208 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r5 │ │ │ │ - bl 423f8 │ │ │ │ + bl 42380 │ │ │ │ vldr d0, [r5, #280] @ 0x118 │ │ │ │ vldr d7, [fp] │ │ │ │ mov r1, r9 │ │ │ │ - vldr d1, [pc, #364] @ 43228 │ │ │ │ + vldr d1, [pc, #364] @ 431b0 │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r5 │ │ │ │ vsub.f64 d0, d0, d7 │ │ │ │ - bl 41e8c │ │ │ │ + bl 41e14 │ │ │ │ vldr d9, [fp] │ │ │ │ - b.n 42a4c │ │ │ │ - ldr.w sl, [pc, #376] @ 43248 │ │ │ │ + b.n 429d4 │ │ │ │ + ldr.w sl, [pc, #376] @ 431d0 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ add sl, pc │ │ │ │ - bl 47ec0 │ │ │ │ + bl 47e48 │ │ │ │ ldr.w r3, [sl, #20] │ │ │ │ cmp r3, r0 │ │ │ │ it eq │ │ │ │ ldreq.w r0, [sl, #24] │ │ │ │ - beq.w 42984 │ │ │ │ + beq.w 4290c │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ - bl 47ec0 │ │ │ │ + bl 47e48 │ │ │ │ ldr.w r1, [sl, #16] │ │ │ │ sub.w r1, r1, #1 │ │ │ │ clz r1, r1 │ │ │ │ lsrs r1, r1, #5 │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ str.w r0, [sl, #24] │ │ │ │ - b.n 42984 │ │ │ │ - ldr.w r9, [pc, #320] @ 4324c │ │ │ │ + b.n 4290c │ │ │ │ + ldr.w r9, [pc, #320] @ 431d4 │ │ │ │ mov.w r8, #18 │ │ │ │ vmov.f64 d5, #50 @ 0x41900000 18.0 │ │ │ │ add r9, pc │ │ │ │ - b.n 42e62 │ │ │ │ + b.n 42dea │ │ │ │ mov r0, r5 │ │ │ │ - bl 2d4a8 │ │ │ │ + bl 2d430 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 42f0a │ │ │ │ + bne.w 42e92 │ │ │ │ mov r0, r5 │ │ │ │ - bl 2d4f0 │ │ │ │ + bl 2d478 │ │ │ │ cmp r0, #2 │ │ │ │ - bne.w 42f0a │ │ │ │ + bne.w 42e92 │ │ │ │ vdiv.f64 d5, d9, d11 │ │ │ │ - vldr d7, [pc, #144] @ 431c8 │ │ │ │ + vldr d7, [pc, #144] @ 43150 │ │ │ │ vdiv.f64 d6, d11, d5 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 42c6c │ │ │ │ - ldr r1, [pc, #260] @ (43250 ) │ │ │ │ + ble.w 42bf4 │ │ │ │ + ldr r1, [pc, #260] @ (431d8 ) │ │ │ │ add r1, pc │ │ │ │ mov r0, r5 │ │ │ │ - bl 402d4 │ │ │ │ + bl 4025c │ │ │ │ movs r2, #0 │ │ │ │ movs r1, #11 │ │ │ │ mov r0, r5 │ │ │ │ - bl 449a8 │ │ │ │ - b.n 42c6c │ │ │ │ + bl 44930 │ │ │ │ + b.n 42bf4 │ │ │ │ add r7, sp, #56 @ 0x38 │ │ │ │ vldr d0, [r5, #472] @ 0x1d8 │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ mov r0, r7 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d6, [sp, #48] @ 0x30 │ │ │ │ vldr d7, [sp, #56] @ 0x38 │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, sl │ │ │ │ vmul.f64 d6, d6, d8 │ │ │ │ vstr d10, [sl, #16] │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vstr d6, [sl] │ │ │ │ vstr d7, [sl, #8] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d7, [r8, #8] │ │ │ │ vldr d4, [r8, #16] │ │ │ │ - b.n 42d8e │ │ │ │ - vldr d7, [pc, #60] @ 431e0 │ │ │ │ + b.n 42d16 │ │ │ │ + vldr d7, [pc, #60] @ 43168 │ │ │ │ vmov.f64 d5, d7 │ │ │ │ vmov.f64 d6, d7 │ │ │ │ vmov.f64 d9, d7 │ │ │ │ - b.w 4281a │ │ │ │ - ldr r1, [pc, #156] @ (43254 ) │ │ │ │ + b.w 427a2 │ │ │ │ + ldr r1, [pc, #156] @ (431dc ) │ │ │ │ add r1, pc │ │ │ │ - b.n 4314c │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 430d4 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #227 @ 0xe3 │ │ │ │ - blt.n 43214 │ │ │ │ + blt.n 4319c │ │ │ │ ldrb r1, [r7, #27] │ │ │ │ pop {r1, r3, r5, r6} │ │ │ │ ands r1, r3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ @@ -73815,63 +73806,63 @@ │ │ │ │ strb r6, [r4, r2] │ │ │ │ adcs r0, r3 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 43354 ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 432dc ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #161 @ 0xa1 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 4335c ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 432e4 ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #177 @ 0xb1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmia r0!, {} │ │ │ │ eors r2, r4 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r3, r5 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #32] │ │ │ │ lsrs r0, r7 │ │ │ │ - ldr r3, [sp, #912] @ 0x390 │ │ │ │ + ldr r6, [sp, #0] │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #11 │ │ │ │ + lsls r0, r5, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #132 @ 0x84 │ │ │ │ + subs r4, #100 @ 0x64 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [sp, #304] @ 0x130 │ │ │ │ + ldr r5, [sp, #416] @ 0x1a0 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [sp, #992] @ 0x3e0 │ │ │ │ + ldr r5, [sp, #80] @ 0x50 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, #168 @ 0xa8 │ │ │ │ + subs r2, #136 @ 0x88 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r1, [sp, #320] @ 0x140 │ │ │ │ + ldr r3, [sp, #432] @ 0x1b0 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [sp, #248] @ 0xf8 │ │ │ │ + ldr r3, [sp, #360] @ 0x168 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [sp, #840] @ 0x348 │ │ │ │ + ldr r2, [sp, #952] @ 0x3b8 │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r0, #12] │ │ │ │ cmp r2, #6 │ │ │ │ itt eq │ │ │ │ orreq.w r3, r3, #16 │ │ │ │ streq r3, [r0, #12] │ │ │ │ - beq.n 4329c │ │ │ │ + beq.n 43224 │ │ │ │ bic.w r3, r3, #16 │ │ │ │ str r3, [r0, #12] │ │ │ │ cmp r2, #5 │ │ │ │ - bhi.n 4329a │ │ │ │ + bhi.n 43222 │ │ │ │ tbb [pc, r2] │ │ │ │ movs r7, #20 │ │ │ │ subs r5, #56 @ 0x38 │ │ │ │ lsls r6, r1, #13 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ @@ -73902,15 +73893,15 @@ │ │ │ │ strd r2, r3, [r1, #80] @ 0x50 │ │ │ │ vstr d7, [r1, #56] @ 0x38 │ │ │ │ vstr d7, [r1, #64] @ 0x40 │ │ │ │ bx lr │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ - b.n 432ca │ │ │ │ + b.n 43252 │ │ │ │ vmov.f64 d7, #240 @ 0xbf800000 -1.0 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r1, #40] @ 0x28 │ │ │ │ strd r2, r3, [r1, #56] @ 0x38 │ │ │ │ strd r2, r3, [r1, #64] @ 0x40 │ │ │ │ strd r2, r3, [r1, #72] @ 0x48 │ │ │ │ @@ -73930,936 +73921,936 @@ │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3512] @ 0xdb8 │ │ │ │ - ldr r6, [pc, #288] @ (43470 ) │ │ │ │ + ldr r6, [pc, #288] @ (433f8 ) │ │ │ │ sub.w sp, sp, #516 @ 0x204 │ │ │ │ - ldr r5, [pc, #288] @ (43474 ) │ │ │ │ + ldr r5, [pc, #288] @ (433fc ) │ │ │ │ sub.w r4, r0, #32 │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #284] @ (43478 ) │ │ │ │ + ldr r3, [pc, #284] @ (43400 ) │ │ │ │ cmp r4, #95 @ 0x5f │ │ │ │ add r3, pc │ │ │ │ ldr r5, [r6, r5] │ │ │ │ ldr r5, [r5, #0] │ │ │ │ str r5, [sp, #508] @ 0x1fc │ │ │ │ mov.w r5, #0 │ │ │ │ - bhi.n 43444 │ │ │ │ - ldr r3, [pc, #268] @ (4347c ) │ │ │ │ + bhi.n 433cc │ │ │ │ + ldr r3, [pc, #268] @ (43404 ) │ │ │ │ add.w r0, r0, #1073741824 @ 0x40000000 │ │ │ │ subs r0, #32 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ add r3, pc │ │ │ │ vmov.f64 d9, d1 │ │ │ │ mov fp, r1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ ldr.w r4, [r3, r0, lsl #2] │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 43440 │ │ │ │ + beq.n 433c8 │ │ │ │ ldr.w sl, [r4] │ │ │ │ add r1, sp, #24 │ │ │ │ cmp.w sl, #0 │ │ │ │ - ble.n 43402 │ │ │ │ + ble.n 4338a │ │ │ │ movs r6, #0 │ │ │ │ movs r7, #0 │ │ │ │ adds r4, #12 │ │ │ │ vmov d11, r6, r7 │ │ │ │ - vldr d10, [pc, #188] @ 43460 │ │ │ │ + vldr d10, [pc, #188] @ 433e8 │ │ │ │ mov r9, r1 │ │ │ │ mov.w r8, #0 │ │ │ │ mov r5, sp │ │ │ │ mov r7, r2 │ │ │ │ mov r6, r1 │ │ │ │ - b.n 433de │ │ │ │ + b.n 43366 │ │ │ │ vadd.f64 d7, d9, d7 │ │ │ │ vadd.f64 d6, d8, d6 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r5 │ │ │ │ add.w r8, r8, #1 │ │ │ │ vstr d6, [r5] │ │ │ │ adds r4, #8 │ │ │ │ vstr d7, [r5, #8] │ │ │ │ add.w r9, r9, #24 │ │ │ │ vstr d11, [r5, #16] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ cmp sl, r8 │ │ │ │ - beq.n 43400 │ │ │ │ + beq.n 43388 │ │ │ │ vldr s15, [r4, #-8] │ │ │ │ vldr s13, [r4, #-4] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vcvt.f64.s32 d6, s13 │ │ │ │ vmul.f64 d7, d7, d10 │ │ │ │ cmp r7, #0 │ │ │ │ - bne.n 433b2 │ │ │ │ + bne.n 4333a │ │ │ │ vsub.f64 d7, d9, d7 │ │ │ │ vsub.f64 d6, d8, d6 │ │ │ │ - b.n 433ba │ │ │ │ + b.n 43342 │ │ │ │ mov r1, r6 │ │ │ │ - ldr r3, [pc, #124] @ (43480 ) │ │ │ │ + ldr r3, [pc, #124] @ (43408 ) │ │ │ │ mov r0, sl │ │ │ │ - add r5, pc, #96 @ (adr r5, 43468 ) │ │ │ │ + add r5, pc, #96 @ (adr r5, 433f0 ) │ │ │ │ ldrd r4, r5, [r5] │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r3, #4] │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ ldrh r3, [r0, #0] │ │ │ │ strd r4, r5, [r0, #48] @ 0x30 │ │ │ │ orr.w r3, r3, #8 │ │ │ │ strh r3, [r0, #0] │ │ │ │ - ldr r2, [pc, #96] @ (43484 ) │ │ │ │ - ldr r3, [pc, #80] @ (43474 ) │ │ │ │ + ldr r2, [pc, #96] @ (4340c ) │ │ │ │ + ldr r3, [pc, #80] @ (433fc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #508] @ 0x1fc │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 43458 │ │ │ │ + bne.n 433e0 │ │ │ │ add.w sp, sp, #516 @ 0x204 │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r4, [r3, #60] @ 0x3c │ │ │ │ - b.n 4338a │ │ │ │ - ldr r4, [pc, #64] @ (43488 ) │ │ │ │ + b.n 43312 │ │ │ │ + ldr r4, [pc, #64] @ (43410 ) │ │ │ │ mov r2, r0 │ │ │ │ - ldr r1, [pc, #64] @ (4348c ) │ │ │ │ + ldr r1, [pc, #64] @ (43414 ) │ │ │ │ add r1, pc │ │ │ │ ldr r3, [r3, r4] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ movs r0, #0 │ │ │ │ - b.n 43420 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 433a8 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ldrh r0, [r0, #0] │ │ │ │ lsrs r3, r2 │ │ │ │ - ldr r4, [pc, #656] @ (43704 ) │ │ │ │ + ldr r5, [pc, #112] @ (4346c ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #632] @ (436f4 ) │ │ │ │ + ldr r5, [pc, #88] @ (4345c ) │ │ │ │ movs r1, r0 │ │ │ │ - subs r0, #52 @ 0x34 │ │ │ │ + subs r0, #20 │ │ │ │ movs r6, r0 │ │ │ │ - adds r7, #160 @ 0xa0 │ │ │ │ + adds r7, #128 @ 0x80 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #864] @ (437e8 ) │ │ │ │ + ldr r4, [pc, #320] @ (43550 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - str r6, [sp, #408] @ 0x198 │ │ │ │ + ldr r0, [sp, #520] @ 0x208 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3928] @ 0xf58 │ │ │ │ mov r5, r2 │ │ │ │ - ldr r2, [pc, #192] @ (43568 ) │ │ │ │ - ldr r3, [pc, #192] @ (4356c ) │ │ │ │ + ldr r2, [pc, #192] @ (434f0 ) │ │ │ │ + ldr r3, [pc, #192] @ (434f4 ) │ │ │ │ vmov.f64 d9, d2 │ │ │ │ add r2, pc │ │ │ │ vmov.f64 d11, d1 │ │ │ │ sub sp, #104 @ 0x68 │ │ │ │ vmov.f64 d8, d3 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ mov r7, sp │ │ │ │ ldr r3, [r2, r3] │ │ │ │ mov r8, r0 │ │ │ │ - vldr d2, [pc, #152] @ 43560 │ │ │ │ + vldr d2, [pc, #152] @ 434e8 │ │ │ │ mov r0, r7 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov.w r3, #0 │ │ │ │ vmov s24, r1 │ │ │ │ mov r4, r7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ add r6, sp, #96 @ 0x60 │ │ │ │ vmov.f64 d1, d11 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d2, [pc, #120] @ 43560 │ │ │ │ + vldr d2, [pc, #120] @ 434e8 │ │ │ │ add r0, sp, #24 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ - vldr d2, [pc, #100] @ 43560 │ │ │ │ + vldr d2, [pc, #100] @ 434e8 │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - vldr d2, [pc, #84] @ 43560 │ │ │ │ + vldr d2, [pc, #84] @ 434e8 │ │ │ │ add r0, sp, #72 @ 0x48 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r4 │ │ │ │ mov r1, r5 │ │ │ │ adds r4, #24 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ cmp r4, r6 │ │ │ │ - bne.n 43514 │ │ │ │ + bne.n 4349c │ │ │ │ mov r2, r8 │ │ │ │ mov r1, r7 │ │ │ │ movs r0, #4 │ │ │ │ - bl 9754 │ │ │ │ + bl 9620 │ │ │ │ ldrh r2, [r0, #0] │ │ │ │ vcvt.f64.s32 d12, s24 │ │ │ │ - ldr r3, [pc, #52] @ (4356c ) │ │ │ │ + ldr r3, [pc, #52] @ (434f4 ) │ │ │ │ orr.w r2, r2, #8 │ │ │ │ strh r2, [r0, #0] │ │ │ │ - ldr r2, [pc, #48] @ (43570 ) │ │ │ │ + ldr r2, [pc, #48] @ (434f8 ) │ │ │ │ add r2, pc │ │ │ │ vstr d12, [r0, #48] @ 0x30 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 4355c │ │ │ │ + bne.n 434e4 │ │ │ │ add sp, #104 @ 0x68 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ - ldr r3, [pc, #312] @ (436a4 ) │ │ │ │ + ldr r3, [pc, #792] @ (4380c ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #760] @ (4386c ) │ │ │ │ + ldr r3, [pc, #216] @ (435d4 ) │ │ │ │ movs r1, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #48] @ (435b4 ) │ │ │ │ + ldr r3, [pc, #48] @ (4353c ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 435b0 │ │ │ │ - ldr r5, [pc, #44] @ (435b8 ) │ │ │ │ + cbz r3, 43538 │ │ │ │ + ldr r5, [pc, #44] @ (43540 ) │ │ │ │ movs r4, #0 │ │ │ │ add r5, pc │ │ │ │ ldr r0, [r3, r4] │ │ │ │ - cbz r0, 4359a │ │ │ │ - bl 13b48 │ │ │ │ + cbz r0, 43522 │ │ │ │ + bl 13c20 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ adds r4, #4 │ │ │ │ cmp.w r4, #384 @ 0x180 │ │ │ │ - bne.n 43590 │ │ │ │ + bne.n 43518 │ │ │ │ mov r0, r3 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r3, [pc, #16] @ (435bc ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r3, [pc, #16] @ (43544 ) │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #0] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - adds r6, #40 @ 0x28 │ │ │ │ + adds r6, #8 │ │ │ │ movs r6, r0 │ │ │ │ - adds r6, #30 │ │ │ │ + adds r5, #254 @ 0xfe │ │ │ │ movs r6, r0 │ │ │ │ - adds r6, #0 │ │ │ │ + adds r5, #224 @ 0xe0 │ │ │ │ movs r6, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ mov r7, r0 │ │ │ │ mov r8, r1 │ │ │ │ mov r5, r2 │ │ │ │ mov r9, r3 │ │ │ │ - blx 321c │ │ │ │ - cbz r0, 43656 │ │ │ │ + blx 31d4 │ │ │ │ + cbz r0, 435de │ │ │ │ subs r3, r0, #1 │ │ │ │ vmov s14, r3 │ │ │ │ vmov s15, r0 │ │ │ │ vmov.f64 d5, #18 @ 0x40900000 4.5 │ │ │ │ vcvt.f64.s32 d8, s14 │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ mov r6, r0 │ │ │ │ vadd.f64 d8, d8, d8 │ │ │ │ vmla.f64 d8, d7, d5 │ │ │ │ - vldr d7, [pc, #100] @ 43670 │ │ │ │ + vldr d7, [pc, #100] @ 435f8 │ │ │ │ vmul.f64 d8, d8, d6 │ │ │ │ - cbnz r5, 4365e │ │ │ │ + cbnz r5, 435e6 │ │ │ │ vadd.f64 d8, d8, d7 │ │ │ │ add.w sl, r7, #4294967295 @ 0xffffffff │ │ │ │ vmov.f64 d11, #0 @ 0x40000000 2.0 │ │ │ │ vmov.f64 d10, #18 @ 0x40900000 4.5 │ │ │ │ mov r1, r8 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r4, sl │ │ │ │ mov r2, r5 │ │ │ │ ldrb.w r0, [sl, #1]! │ │ │ │ - bl 43338 │ │ │ │ + bl 432c0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r9 │ │ │ │ - cbz r1, 43644 │ │ │ │ - bl 9404 │ │ │ │ - cbz r5, 43664 │ │ │ │ + cbz r1, 435cc │ │ │ │ + bl 92d4 │ │ │ │ + cbz r5, 435ec │ │ │ │ vadd.f64 d8, d8, d11 │ │ │ │ vadd.f64 d8, d8, d10 │ │ │ │ adds r4, #2 │ │ │ │ subs r4, r4, r7 │ │ │ │ cmp r6, r4 │ │ │ │ - bgt.n 43624 │ │ │ │ + bgt.n 435ac │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ vsub.f64 d8, d7, d8 │ │ │ │ - b.n 43618 │ │ │ │ + b.n 435a0 │ │ │ │ vsub.f64 d8, d8, d11 │ │ │ │ vsub.f64 d8, d8, d10 │ │ │ │ - b.n 4364e │ │ │ │ + b.n 435d6 │ │ │ │ nop │ │ │ │ ... │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr.w r8, [pc, #1088] @ 43ad0 │ │ │ │ + ldr.w r8, [pc, #1088] @ 43a58 │ │ │ │ sub sp, #92 @ 0x5c │ │ │ │ - ldr.w r2, [pc, #1088] @ 43ad4 │ │ │ │ + ldr.w r2, [pc, #1088] @ 43a5c │ │ │ │ mov r4, r1 │ │ │ │ add r8, pc │ │ │ │ - ldr.w r1, [pc, #1084] @ 43ad8 │ │ │ │ + ldr.w r1, [pc, #1084] @ 43a60 │ │ │ │ add r2, pc │ │ │ │ strd r0, r2, [sp, #28] │ │ │ │ - ldr.w r2, [pc, #1076] @ 43adc │ │ │ │ + ldr.w r2, [pc, #1076] @ 43a64 │ │ │ │ add r1, pc │ │ │ │ ldr.w r3, [r8] │ │ │ │ vmov.f64 d12, d2 │ │ │ │ vstr d0, [sp, #8] │ │ │ │ vstr d1, [sp] │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #84] @ 0x54 │ │ │ │ mov.w r2, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 43d90 │ │ │ │ - bl 92f4 │ │ │ │ + beq.w 43d18 │ │ │ │ + bl 91c4 │ │ │ │ vldr d7, [sp, #8] │ │ │ │ - vldr d0, [pc, #884] @ 43a48 │ │ │ │ + vldr d0, [pc, #884] @ 439d0 │ │ │ │ mov r5, r0 │ │ │ │ vneg.f64 d8, d7 │ │ │ │ vcmpe.f64 d7, d0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.w 4390a │ │ │ │ + bhi.w 43892 │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ vmov.f64 d10, d7 │ │ │ │ movs r7, #1 │ │ │ │ vmul.f64 d11, d8, d11 │ │ │ │ vldr d7, [sp] │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr.w r8, [pc, #992] @ 43ae0 │ │ │ │ + ldr.w r8, [pc, #992] @ 43a68 │ │ │ │ vmov.f64 d13, d11 │ │ │ │ movs r6, #0 │ │ │ │ vmul.f64 d8, d7, d8 │ │ │ │ add r8, pc │ │ │ │ vneg.f64 d9, d8 │ │ │ │ vmov.f64 d0, d13 │ │ │ │ vadd.f64 d13, d13, d10 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ mov r2, r4 │ │ │ │ movw r1, #20000 @ 0x4e20 │ │ │ │ ldr.w r0, [r8, #8] │ │ │ │ adds r6, #1 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ cmp r6, r7 │ │ │ │ - bne.n 43712 │ │ │ │ - vldr d8, [pc, #780] @ 43a50 │ │ │ │ + bne.n 4369a │ │ │ │ + vldr d8, [pc, #780] @ 439d8 │ │ │ │ vmov.f64 d6, #224 @ 0xbf000000 -0.5 │ │ │ │ vldr d4, [sp, #8] │ │ │ │ vmov.f64 d7, #46 @ 0x41700000 15.0 │ │ │ │ vneg.f64 d5, d11 │ │ │ │ vmov.f64 d9, d8 │ │ │ │ vmla.f64 d9, d4, d6 │ │ │ │ vldr d6, [sp] │ │ │ │ vsub.f64 d8, d5, d8 │ │ │ │ vstr d5, [sp, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bge.w 43af4 │ │ │ │ - vldr d7, [pc, #736] @ 43a58 │ │ │ │ + bge.w 43a7c │ │ │ │ + vldr d7, [pc, #736] @ 439e0 │ │ │ │ vadd.f64 d10, d9, d7 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vcmpe.f64 d10, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.w 438d6 │ │ │ │ - ldr r6, [pc, #852] @ (43ae4 ) │ │ │ │ - vldr d11, [pc, #716] @ 43a60 │ │ │ │ + bpl.w 4385e │ │ │ │ + ldr r6, [pc, #852] @ (43a6c ) │ │ │ │ + vldr d11, [pc, #716] @ 439e8 │ │ │ │ add r6, pc │ │ │ │ - vldr d9, [pc, #720] @ 43a68 │ │ │ │ + vldr d9, [pc, #720] @ 439f0 │ │ │ │ vadd.f64 d2, d10, d11 │ │ │ │ vsub.f64 d0, d10, d11 │ │ │ │ vmov.f64 d3, d9 │ │ │ │ mov r2, r4 │ │ │ │ - vldr d1, [pc, #708] @ 43a70 │ │ │ │ + vldr d1, [pc, #708] @ 439f8 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ - vldr d7, [pc, #696] @ 43a78 │ │ │ │ + bl 92d4 │ │ │ │ + vldr d7, [pc, #696] @ 43a00 │ │ │ │ vadd.f64 d10, d10, d7 │ │ │ │ vcmpe.f64 d10, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 4379a │ │ │ │ + bmi.n 43722 │ │ │ │ vldr d6, [sp] │ │ │ │ vmov.f64 d7, #50 @ 0x41900000 18.0 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 438d6 │ │ │ │ + blt.n 4385e │ │ │ │ vldr d5, [sp, #16] │ │ │ │ vmov.f64 d6, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d9, [pc, #660] @ 43a80 │ │ │ │ - vldr d7, [pc, #664] @ 43a88 │ │ │ │ - vldr d8, [pc, #668] @ 43a90 │ │ │ │ + vldr d9, [pc, #660] @ 43a08 │ │ │ │ + vldr d7, [pc, #664] @ 43a10 │ │ │ │ + vldr d8, [pc, #668] @ 43a18 │ │ │ │ vsub.f64 d9, d5, d9 │ │ │ │ vldr d5, [sp] │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vnmls.f64 d8, d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ movge r7, #8 │ │ │ │ - blt.w 43936 │ │ │ │ - vldr d10, [pc, #644] @ 43a98 │ │ │ │ + blt.w 438be │ │ │ │ + vldr d10, [pc, #644] @ 43a20 │ │ │ │ vneg.f64 d12, d9 │ │ │ │ - ldr r6, [pc, #716] @ (43ae8 ) │ │ │ │ - vldr d11, [pc, #640] @ 43aa0 │ │ │ │ + ldr r6, [pc, #716] @ (43a70 ) │ │ │ │ + vldr d11, [pc, #640] @ 43a28 │ │ │ │ vsub.f64 d10, d9, d10 │ │ │ │ add r6, pc │ │ │ │ vsub.f64 d13, d8, d11 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r2, r4 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vneg.f64 d14, d8 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ vsub.f64 d15, d11, d8 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ mov r2, r4 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vmov.f64 d3, d15 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ - vldr d7, [pc, #540] @ 43a98 │ │ │ │ + bl 92d4 │ │ │ │ + vldr d7, [pc, #540] @ 43a20 │ │ │ │ vmov.f64 d3, d13 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r2, r4 │ │ │ │ vsub.f64 d13, d7, d9 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vmov.f64 d2, d13 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ vmov.f64 d3, d15 │ │ │ │ vmov.f64 d2, d13 │ │ │ │ vmov.f64 d1, d14 │ │ │ │ vmov.f64 d0, d12 │ │ │ │ mov r2, r4 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ - vldr d7, [pc, #476] @ 43aa8 │ │ │ │ + bl 92d4 │ │ │ │ + vldr d7, [pc, #476] @ 43a30 │ │ │ │ subs r7, #1 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ - bne.n 43826 │ │ │ │ - vldr d7, [pc, #472] @ 43ab0 │ │ │ │ + bne.n 437ae │ │ │ │ + vldr d7, [pc, #472] @ 43a38 │ │ │ │ vldr d6, [sp, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 43972 │ │ │ │ - ldr r2, [pc, #512] @ (43aec ) │ │ │ │ - ldr r3, [pc, #496] @ (43adc ) │ │ │ │ + bgt.n 438fa │ │ │ │ + ldr r2, [pc, #512] @ (43a74 ) │ │ │ │ + ldr r3, [pc, #496] @ (43a64 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #84] @ 0x54 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4437a │ │ │ │ + bne.w 44302 │ │ │ │ mov r0, r5 │ │ │ │ add sp, #92 @ 0x5c │ │ │ │ vpop {d8-d15} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vldr d9, [sp, #8] │ │ │ │ vmov.f64 d11, #96 @ 0x3f000000 0.5 │ │ │ │ vmul.f64 d11, d8, d11 │ │ │ │ vdiv.f64 d0, d9, d0 │ │ │ │ - blx 35f0 │ │ │ │ + blx 358c │ │ │ │ vcvt.s32.f64 s15, d0 │ │ │ │ vmov r7, s15 │ │ │ │ cmp r7, #0 │ │ │ │ - ble.w 43742 │ │ │ │ + ble.w 436ca │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vdiv.f64 d10, d9, d7 │ │ │ │ - b.n 436f6 │ │ │ │ - vldr d7, [pc, #384] @ 43ab8 │ │ │ │ + b.n 4367e │ │ │ │ + vldr d7, [pc, #384] @ 43a40 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ movge r7, #6 │ │ │ │ - bge.w 43812 │ │ │ │ + bge.w 4379a │ │ │ │ vmov.f64 d7, #62 @ 0x41f00000 30.0 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ movge r7, #4 │ │ │ │ - bge.w 43812 │ │ │ │ + bge.w 4379a │ │ │ │ vmov.f64 d7, #55 @ 0x41b80000 23.0 │ │ │ │ vcmpe.f64 d5, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite ge │ │ │ │ movge r7, #3 │ │ │ │ movlt r7, #2 │ │ │ │ - b.n 43812 │ │ │ │ + b.n 4379a │ │ │ │ vldr d6, [sp] │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - vldr d8, [pc, #276] @ 43a90 │ │ │ │ + vldr d8, [pc, #276] @ 43a18 │ │ │ │ mov r2, r4 │ │ │ │ - vldr d9, [pc, #316] @ 43ac0 │ │ │ │ + vldr d9, [pc, #316] @ 43a48 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ - vldr d10, [pc, #268] @ 43a98 │ │ │ │ + vldr d10, [pc, #268] @ 43a20 │ │ │ │ vnmls.f64 d8, d6, d7 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ - vldr d12, [pc, #304] @ 43ac8 │ │ │ │ - ldr r6, [pc, #340] @ (43af0 ) │ │ │ │ + vldr d12, [pc, #304] @ 43a50 │ │ │ │ + ldr r6, [pc, #340] @ (43a78 ) │ │ │ │ vsub.f64 d9, d7, d9 │ │ │ │ add r6, pc │ │ │ │ vsub.f64 d11, d9, d10 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vsub.f64 d14, d8, d12 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vneg.f64 d13, d8 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d3, d14 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ vsub.f64 d12, d12, d8 │ │ │ │ vmov.f64 d2, d11 │ │ │ │ vmov.f64 d1, d13 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ vmov.f64 d3, d12 │ │ │ │ vneg.f64 d11, d9 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ vsub.f64 d9, d10, d9 │ │ │ │ vmov.f64 d3, d14 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r2, r4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ + bl 92d4 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vmov.f64 d3, d12 │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmov.f64 d1, d13 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ mov r2, r4 │ │ │ │ movw r1, #5000 @ 0x1388 │ │ │ │ - bl 43490 │ │ │ │ + bl 43418 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9404 │ │ │ │ - b.n 438e8 │ │ │ │ + bl 92d4 │ │ │ │ + b.n 43870 │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ eors r7, r7 │ │ │ │ ldmia r3, {r2, r3, r4} │ │ │ │ asrs r4, r6, #21 │ │ │ │ ldrd r4, r0, [r6], #-316 @ 0x13c │ │ │ │ str.w ip, [r9, #985] @ 0x3d9 │ │ │ │ - ldr r1, [pc, #752] @ (43d50 ) │ │ │ │ + ldr r1, [pc, #752] @ (43cd8 ) │ │ │ │ ands r6, r7 │ │ │ │ str.w ip, [r9, #985] @ 0x3d9 │ │ │ │ - ldr r1, [pc, #752] @ (43d58 ) │ │ │ │ + ldr r1, [pc, #752] @ (43ce0 ) │ │ │ │ ands r2, r6 │ │ │ │ movs r7, #168 @ 0xa8 │ │ │ │ ldr r7, [sp, #780] @ 0x30c │ │ │ │ cmn r7, r0 │ │ │ │ ittte le │ │ │ │ movle r7, #168 @ 0xa8 │ │ │ │ ldrle r7, [sp, #780] @ 0x30c │ │ │ │ cmnle r7, r0 │ │ │ │ subgt r7, #221 @ 0xdd │ │ │ │ - ldr r1, [pc, #316] @ (43bb8 ) │ │ │ │ + ldr r1, [pc, #316] @ (43b40 ) │ │ │ │ mov r3, sp │ │ │ │ ldrb r5, [r4, #11] │ │ │ │ eors r6, r1 │ │ │ │ - add r1, pc, #48 @ (adr r1, 43ab4 ) │ │ │ │ + add r1, pc, #48 @ (adr r1, 43a3c ) │ │ │ │ lsls r2, r4, #20 │ │ │ │ str r1, [r2, #36] @ 0x24 │ │ │ │ ands r0, r3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r6, r1 │ │ │ │ movs r7, #168 @ 0xa8 │ │ │ │ ldr r7, [sp, #780] @ 0x30c │ │ │ │ cmn r7, r0 │ │ │ │ subs r7, #237 @ 0xed │ │ │ │ strb r3, [r7, #27] │ │ │ │ - bl ff5142f4 <__bss_end__@@Base+0xff46d6bc> │ │ │ │ + bl ff51427c <__bss_end__@@Base+0xff46d6dc> │ │ │ │ eors r6, r0 │ │ │ │ lsls r1, r0, #24 │ │ │ │ ldrsb.w r0, [fp, ] │ │ │ │ subs r7, #252 @ 0xfc │ │ │ │ lsls r1, r0, #24 │ │ │ │ ldrsb.w r0, [fp, ] │ │ │ │ ands r4, r1 │ │ │ │ str r4, [sp, #744] @ 0x2e8 │ │ │ │ - b.w e48122 <__bss_end__@@Base+0xda14ea> │ │ │ │ + b.w e480aa <__bss_end__@@Base+0xda150a> │ │ │ │ lsls r4, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r0 │ │ │ │ lsrs r1, r2, #23 │ │ │ │ - ldr r4, [pc, #12] @ (43ad0 ) │ │ │ │ + ldr r4, [pc, #12] @ (43a58 ) │ │ │ │ lsrs r7, r1, #19 │ │ │ │ eors r3, r6 │ │ │ │ str.w ip, [r9, #985] @ 0x3d9 │ │ │ │ - ldr r1, [pc, #752] @ (43dc0 ) │ │ │ │ + ldr r1, [pc, #752] @ (43d48 ) │ │ │ │ ands r2, r4 │ │ │ │ - adds r5, #20 │ │ │ │ + adds r4, #244 @ 0xf4 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r1, [pc, #376] @ (43c50 ) │ │ │ │ + ldr r1, [pc, #856] @ (43db8 ) │ │ │ │ movs r1, r0 │ │ │ │ - ldr r1, [pc, #336] @ (43c2c ) │ │ │ │ + ldr r1, [pc, #816] @ (43d94 ) │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r4, #160 @ 0xa0 │ │ │ │ + adds r4, #128 @ 0x80 │ │ │ │ movs r6, r0 │ │ │ │ - adds r4, #24 │ │ │ │ + adds r3, #248 @ 0xf8 │ │ │ │ movs r6, r0 │ │ │ │ - adds r3, #136 @ 0x88 │ │ │ │ + adds r3, #104 @ 0x68 │ │ │ │ movs r6, r0 │ │ │ │ - bx r2 │ │ │ │ + blx r1 │ │ │ │ movs r1, r0 │ │ │ │ - adds r2, #14 │ │ │ │ + adds r1, #238 @ 0xee │ │ │ │ movs r6, r0 │ │ │ │ movs r3, #0 │ │ │ │ strb.w r3, [sp, #40] @ 0x28 │ │ │ │ strb.w r3, [sp, #48] @ 0x30 │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ strb.w r3, [sp, #56] @ 0x38 │ │ │ │ add.w r8, sp, #56 @ 0x38 │ │ │ │ strb.w r3, [sp, #64] @ 0x40 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 43c7e │ │ │ │ + beq.w 43c06 │ │ │ │ ldr r6, [sp, #28] │ │ │ │ mov r0, r6 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ cmp r0, #7 │ │ │ │ - bhi.w 442f6 │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + bhi.w 4427e │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldrb r3, [r6, #0] │ │ │ │ ldr r0, [r0, #0] │ │ │ │ mov r1, r6 │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ ldrh.w r2, [r0, r3, lsl #1] │ │ │ │ lsls r2, r2, #20 │ │ │ │ it pl │ │ │ │ movpl r2, r6 │ │ │ │ - bpl.n 43b4e │ │ │ │ + bpl.n 43ad6 │ │ │ │ ldr r1, [sp, #28] │ │ │ │ mov r2, r6 │ │ │ │ strb.w r3, [r2], #1 │ │ │ │ ldrb.w r3, [r1, #1]! │ │ │ │ ldrh.w r7, [r0, r3, lsl #1] │ │ │ │ lsls r7, r7, #20 │ │ │ │ - bmi.n 43b3e │ │ │ │ + bmi.n 43ac6 │ │ │ │ movs r7, #0 │ │ │ │ strb r7, [r2, #0] │ │ │ │ cmp r3, r7 │ │ │ │ it ne │ │ │ │ cmpne r3, #47 @ 0x2f │ │ │ │ - bne.w 43cd2 │ │ │ │ + bne.w 43c5a │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 43d08 │ │ │ │ + beq.w 43c90 │ │ │ │ mov r7, r1 │ │ │ │ ldrb r2, [r7, #1] │ │ │ │ adds r7, #1 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 44372 │ │ │ │ + beq.w 442fa │ │ │ │ add.w ip, sp, #55 @ 0x37 │ │ │ │ movs r1, #0 │ │ │ │ - b.n 43b86 │ │ │ │ + b.n 43b0e │ │ │ │ strb.w r2, [ip, #1]! │ │ │ │ adds r1, #1 │ │ │ │ ldrb.w r2, [r7, #1]! │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 44366 │ │ │ │ + beq.w 442ee │ │ │ │ ldrh.w r3, [r0, r2, lsl #1] │ │ │ │ ands.w r3, r3, #2048 @ 0x800 │ │ │ │ - bne.n 43b76 │ │ │ │ + bne.n 43afe │ │ │ │ add.w r2, r1, #88 @ 0x58 │ │ │ │ add.w r1, sp, r2 │ │ │ │ strb.w r3, [r1, #-32] │ │ │ │ ldrb r3, [r7, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 44372 │ │ │ │ + beq.w 442fa │ │ │ │ add.w r1, sp, #63 @ 0x3f │ │ │ │ mov r2, r7 │ │ │ │ mov r0, r2 │ │ │ │ strb.w r3, [r1, #1]! │ │ │ │ ldrb.w r3, [r2, #1]! │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 43baa │ │ │ │ + bne.n 43b32 │ │ │ │ rsb r7, r7, #1 │ │ │ │ add.w sl, sp, #64 @ 0x40 │ │ │ │ adds r3, r0, r7 │ │ │ │ add r3, sl │ │ │ │ movs r7, #0 │ │ │ │ movs r2, #10 │ │ │ │ mov r1, r7 │ │ │ │ strb r7, [r3, #0] │ │ │ │ mov r0, r6 │ │ │ │ add.w r8, sp, #56 @ 0x38 │ │ │ │ - blx 3298 │ │ │ │ + blx 3250 │ │ │ │ mov r1, r7 │ │ │ │ mov r9, r0 │ │ │ │ movs r2, #10 │ │ │ │ mov r0, r8 │ │ │ │ - blx 3298 │ │ │ │ + blx 3250 │ │ │ │ mov r7, r0 │ │ │ │ cmp r9, r0 │ │ │ │ - bgt.w 44310 │ │ │ │ + bgt.w 44298 │ │ │ │ cmp.w r9, #36 @ 0x24 │ │ │ │ it ls │ │ │ │ cmpls r7, #36 @ 0x24 │ │ │ │ - bls.n 43c06 │ │ │ │ - ldr r3, [pc, #392] @ (43d80 ) │ │ │ │ + bls.n 43b8e │ │ │ │ + ldr r3, [pc, #392] @ (43d08 ) │ │ │ │ ldr r2, [sp, #32] │ │ │ │ - ldr r1, [pc, #392] @ (43d84 ) │ │ │ │ + ldr r1, [pc, #392] @ (43d0c ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r1, pc │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r0, [r3, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ sub.w r7, r7, r9 │ │ │ │ cmp r7, #18 │ │ │ │ - beq.n 43c20 │ │ │ │ - ldr r3, [pc, #368] @ (43d80 ) │ │ │ │ + beq.n 43ba8 │ │ │ │ + ldr r3, [pc, #368] @ (43d08 ) │ │ │ │ ldr r1, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ - ldr r1, [pc, #368] @ (43d88 ) │ │ │ │ + ldr r1, [pc, #368] @ (43d10 ) │ │ │ │ ldr r0, [r3, #0] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - vldr d6, [pc, #324] @ 43d68 │ │ │ │ - vldr d5, [pc, #328] @ 43d70 │ │ │ │ + blx 334c │ │ │ │ + vldr d6, [pc, #324] @ 43cf0 │ │ │ │ + vldr d5, [pc, #328] @ 43cf8 │ │ │ │ vmul.f64 d6, d12, d6 │ │ │ │ vdiv.f64 d7, d6, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ ite le │ │ │ │ movle r2, #1 │ │ │ │ movgt r2, #0 │ │ │ │ cmp.w r9, #13 │ │ │ │ it le │ │ │ │ movle r2, #0 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 43d20 │ │ │ │ + bne.n 43ca8 │ │ │ │ cmp r3, #134 @ 0x86 │ │ │ │ ite gt │ │ │ │ movgt r3, #1 │ │ │ │ movle r3, #0 │ │ │ │ cmp.w r9, #8 │ │ │ │ it gt │ │ │ │ movgt r3, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 43d20 │ │ │ │ + bne.n 43ca8 │ │ │ │ ldrb.w r3, [sp, #48] @ 0x30 │ │ │ │ - cbz r3, 43c7e │ │ │ │ + cbz r3, 43c06 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r3, r5 │ │ │ │ movs r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ add r0, sp, #48 @ 0x30 │ │ │ │ - bl 435c0 │ │ │ │ + bl 43548 │ │ │ │ vmov.f64 d7, #58 @ 0x41d00000 26.0 │ │ │ │ vadd.f64 d9, d9, d7 │ │ │ │ mov r3, r5 │ │ │ │ vmov.f64 d0, d9 │ │ │ │ mov r0, r6 │ │ │ │ movs r2, #1 │ │ │ │ mov r1, r4 │ │ │ │ vmov.f64 d10, #52 @ 0x41a00000 20.0 │ │ │ │ - bl 435c0 │ │ │ │ + bl 43548 │ │ │ │ ldrb.w r3, [sp, #64] @ 0x40 │ │ │ │ vadd.f64 d10, d9, d10 │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 442dc │ │ │ │ + bne.w 44264 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r3, r5 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r8 │ │ │ │ mov r1, r4 │ │ │ │ - bl 435c0 │ │ │ │ + bl 43548 │ │ │ │ vmov.f64 d7, #52 @ 0x41a00000 20.0 │ │ │ │ - vldr d6, [pc, #192] @ 43d78 │ │ │ │ + vldr d6, [pc, #192] @ 43d00 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vadd.f64 d10, d10, d6 │ │ │ │ vsub.f64 d8, d8, d6 │ │ │ │ vcmpe.f64 d10, d8 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.w 4378e │ │ │ │ - b.n 437d0 │ │ │ │ + bmi.w 43716 │ │ │ │ + b.n 43758 │ │ │ │ ldrb r3, [r1, #0] │ │ │ │ add.w r2, sp, #47 @ 0x2f │ │ │ │ mov r7, r1 │ │ │ │ mov ip, r7 │ │ │ │ strb.w r3, [r2, #1]! │ │ │ │ ldrb.w r3, [r7, #1]! │ │ │ │ cmp r3, #0 │ │ │ │ it ne │ │ │ │ cmpne r3, #47 @ 0x2f │ │ │ │ ite ne │ │ │ │ movne.w lr, #1 │ │ │ │ moveq.w lr, #0 │ │ │ │ - bne.n 43cda │ │ │ │ + bne.n 43c62 │ │ │ │ add.w r2, ip, #88 @ 0x58 │ │ │ │ add r2, sp │ │ │ │ subs r2, r2, r1 │ │ │ │ strb.w lr, [r2, #-39] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 43b64 │ │ │ │ - ldr r3, [pc, #116] @ (43d80 ) │ │ │ │ + bne.w 43aec │ │ │ │ + ldr r3, [pc, #116] @ (43d08 ) │ │ │ │ add.w r8, sp, #56 @ 0x38 │ │ │ │ ldr r1, [sp, #32] │ │ │ │ ldr r2, [sp, #28] │ │ │ │ ldr r3, [r1, r3] │ │ │ │ - ldr r1, [pc, #116] @ (43d8c ) │ │ │ │ + ldr r1, [pc, #116] @ (43d14 ) │ │ │ │ ldr r0, [r3, #0] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - b.n 43c60 │ │ │ │ + blx 334c │ │ │ │ + b.n 43be8 │ │ │ │ add r7, sp, #72 @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r7 │ │ │ │ add.w fp, sp, #48 @ 0x30 │ │ │ │ - blx 305c │ │ │ │ + blx 3010 │ │ │ │ mov r1, r8 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r6 │ │ │ │ - blx 32a4 │ │ │ │ + blx 325c │ │ │ │ sub.w r2, r9, r7 │ │ │ │ adds r2, #1 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r7 │ │ │ │ - blx 305c │ │ │ │ + blx 3010 │ │ │ │ mov r1, sl │ │ │ │ mov r9, r0 │ │ │ │ mov r0, fp │ │ │ │ - blx 32a4 │ │ │ │ + blx 325c │ │ │ │ sub.w r2, r9, r7 │ │ │ │ adds r2, #1 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, sl │ │ │ │ - blx 3228 │ │ │ │ - b.n 43c60 │ │ │ │ + blx 31e0 │ │ │ │ + b.n 43be8 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ str.w ip, [r9, #985] @ 0x3d9 │ │ │ │ - ldr r1, [pc, #752] @ (44070 ) │ │ │ │ + ldr r1, [pc, #752] @ (43ff8 ) │ │ │ │ ands r6, r7 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r0, #58] @ 0x3a │ │ │ │ + str r1, [sp, #384] @ 0x180 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r6, [r3, #58] @ 0x3a │ │ │ │ + str r1, [sp, #488] @ 0x1e8 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r0, #48] @ 0x30 │ │ │ │ + str r0, [sp, #112] @ 0x70 │ │ │ │ movs r0, r0 │ │ │ │ - ldr.w r0, [pc, #1516] @ 44380 │ │ │ │ + ldr.w r0, [pc, #1516] @ 44308 │ │ │ │ mov.w r2, #384 @ 0x180 │ │ │ │ movs r1, #112 @ 0x70 │ │ │ │ str r3, [sp, #16] │ │ │ │ add r0, pc │ │ │ │ movs r5, #4 │ │ │ │ mov sl, r0 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ mov.w r2, #384 @ 0x180 │ │ │ │ str.w r0, [r8] │ │ │ │ movs r6, #15 │ │ │ │ mov r1, r3 │ │ │ │ mov.w r9, #20 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ movs r1, #119 @ 0x77 │ │ │ │ mov r0, sl │ │ │ │ mov.w fp, #12 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr.w r2, [r8] │ │ │ │ ldr r3, [sp, #16] │ │ │ │ movs r1, #3 │ │ │ │ str r3, [r0, #4] │ │ │ │ movs r7, #11 │ │ │ │ str r3, [r0, #16] │ │ │ │ strd r1, r1, [r0, #8] │ │ │ │ @@ -74869,15 +74860,15 @@ │ │ │ │ movs r1, #128 @ 0x80 │ │ │ │ strd fp, r9, [r0, #28] │ │ │ │ str r0, [r2, #60] @ 0x3c │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str.w sl, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r2, #3 │ │ │ │ strd r2, r3, [r0, #12] │ │ │ │ movs r1, #16 │ │ │ │ strd r2, r9, [r0, #52] @ 0x34 │ │ │ │ mov sl, r0 │ │ │ │ ldr.w r2, [r8] │ │ │ │ @@ -74899,26 +74890,26 @@ │ │ │ │ str r7, [r0, #92] @ 0x5c │ │ │ │ str r7, [r0, #100] @ 0x64 │ │ │ │ str r1, [r0, #0] │ │ │ │ movs r1, #144 @ 0x90 │ │ │ │ str r0, [r2, #64] @ 0x40 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r1, sl │ │ │ │ ldr.w sl, [r8] │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ movs r1, #147 @ 0x93 │ │ │ │ str.w r0, [sl, #188] @ 0xbc │ │ │ │ ldr.w sl, [sp, #16] │ │ │ │ mov r0, sl │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr.w r2, [r8] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r1, #6 │ │ │ │ str r3, [r0, #8] │ │ │ │ str r3, [r0, #16] │ │ │ │ str.w r9, [r0, #24] │ │ │ │ strd r9, r5, [r0, #32] │ │ │ │ @@ -74931,15 +74922,15 @@ │ │ │ │ str r1, [r0, #12] │ │ │ │ str r1, [r0, #20] │ │ │ │ movs r1, #158 @ 0x9e │ │ │ │ str r0, [r2, #68] @ 0x44 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r3, #16 │ │ │ │ strd r3, r6, [r0] │ │ │ │ mov.w lr, #16 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ movs r2, #3 │ │ │ │ strd r3, r6, [r0, #8] │ │ │ │ movs r1, #13 │ │ │ │ @@ -74973,15 +74964,15 @@ │ │ │ │ ldr.w r2, [r8] │ │ │ │ str.w r3, [r0, #128] @ 0x80 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ str r0, [r2, #72] @ 0x48 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ mov r0, sl │ │ │ │ str.w sl, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov.w sl, #8 │ │ │ │ strd fp, r3, [r0, #28] │ │ │ │ strd r9, r3, [r0, #72] @ 0x48 │ │ │ │ movs r2, #5 │ │ │ │ strd r9, r3, [r0, #80] @ 0x50 │ │ │ │ movs r1, #202 @ 0xca │ │ │ │ @@ -75017,15 +75008,15 @@ │ │ │ │ strd r2, r5, [r0, #136] @ 0x88 │ │ │ │ movs r2, #5 │ │ │ │ str.w r2, [r0, #144] @ 0x90 │ │ │ │ ldr.w r2, [r8] │ │ │ │ str r0, [r2, #76] @ 0x4c │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #5 │ │ │ │ strd r2, sl, [r0, #100] @ 0x64 │ │ │ │ movs r3, #14 │ │ │ │ ldr.w r2, [r8] │ │ │ │ movs r1, #221 @ 0xdd │ │ │ │ strd r3, sl, [r0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ @@ -75041,15 +75032,15 @@ │ │ │ │ strd r5, sl, [r0, #80] @ 0x50 │ │ │ │ strd r5, sl, [r0, #88] @ 0x58 │ │ │ │ str.w sl, [r0, #96] @ 0x60 │ │ │ │ strd sl, fp, [r0, #108] @ 0x6c │ │ │ │ str r0, [r2, #80] @ 0x50 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov.w lr, #16 │ │ │ │ mov.w ip, #14 │ │ │ │ movs r1, #14 │ │ │ │ movs r2, #2 │ │ │ │ strd r1, r2, [r0, #20] │ │ │ │ movs r2, #10 │ │ │ │ strd ip, r2, [r0, #28] │ │ │ │ @@ -75080,15 +75071,15 @@ │ │ │ │ str r1, [r0, #76] @ 0x4c │ │ │ │ str r1, [r0, #84] @ 0x54 │ │ │ │ str r1, [r0, #108] @ 0x6c │ │ │ │ movs r1, #240 @ 0xf0 │ │ │ │ str r0, [r2, #84] @ 0x54 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r3, #5 │ │ │ │ str r3, [r0, #52] @ 0x34 │ │ │ │ movs r1, #2 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r2, #3 │ │ │ │ strd r3, fp, [r0, #16] │ │ │ │ strd r3, r6, [r0, #24] │ │ │ │ @@ -75112,15 +75103,15 @@ │ │ │ │ strd r5, r5, [r0, #88] @ 0x58 │ │ │ │ strd r9, r5, [r0, #104] @ 0x68 │ │ │ │ str r2, [r0, #120] @ 0x78 │ │ │ │ ldr.w r2, [r8] │ │ │ │ str r0, [r2, #88] @ 0x58 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #16 │ │ │ │ strd r2, r7, [r0, #56] @ 0x38 │ │ │ │ movs r3, #10 │ │ │ │ strd r2, r7, [r0, #64] @ 0x40 │ │ │ │ movs r2, #13 │ │ │ │ strd r2, r5, [r0, #72] @ 0x48 │ │ │ │ movs r2, #6 │ │ │ │ @@ -75134,15 +75125,15 @@ │ │ │ │ strd r9, r3, [r0, #40] @ 0x28 │ │ │ │ strd r9, r3, [r0, #48] @ 0x30 │ │ │ │ strd r5, r6, [r0, #24] │ │ │ │ strd fp, r6, [r0, #32] │ │ │ │ str r0, [r2, #92] @ 0x5c │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov.w ip, #18 │ │ │ │ movs r3, #2 │ │ │ │ strd ip, r3, [r0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ movs r2, #16 │ │ │ │ strd r3, r5, [r0, #8] │ │ │ │ mov.w r1, #298 @ 0x12a │ │ │ │ @@ -75171,15 +75162,15 @@ │ │ │ │ movs r2, #18 │ │ │ │ strd r2, r3, [r0, #136] @ 0x88 │ │ │ │ ldr.w r2, [r8] │ │ │ │ str.w r3, [r0, #132] @ 0x84 │ │ │ │ str r0, [r2, #96] @ 0x60 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r3, #9 │ │ │ │ str r3, [r0, #40] @ 0x28 │ │ │ │ movs r3, #18 │ │ │ │ strd r3, fp, [r0, #8] │ │ │ │ movs r3, #3 │ │ │ │ strd r3, r9, [r0, #20] │ │ │ │ mov.w lr, #3 │ │ │ │ @@ -75208,15 +75199,15 @@ │ │ │ │ str r7, [r0, #96] @ 0x60 │ │ │ │ str r6, [r0, #116] @ 0x74 │ │ │ │ str r2, [r0, #120] @ 0x78 │ │ │ │ ldr.w r2, [r8] │ │ │ │ str r0, [r2, #100] @ 0x64 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #3 │ │ │ │ strd r2, r2, [r0, #8] │ │ │ │ movs r3, #17 │ │ │ │ str r2, [r0, #68] @ 0x44 │ │ │ │ movs r2, #16 │ │ │ │ strd r2, r6, [r0, #48] @ 0x30 │ │ │ │ movw r1, #333 @ 0x14d │ │ │ │ @@ -75232,15 +75223,15 @@ │ │ │ │ str r3, [r0, #4] │ │ │ │ strd r5, r5, [r0, #32] │ │ │ │ strd r5, r5, [r0, #40] @ 0x28 │ │ │ │ str.w r9, [r0, #64] @ 0x40 │ │ │ │ str.w r0, [r2, #140] @ 0x8c │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr.w r1, [r8] │ │ │ │ movs r3, #6 │ │ │ │ str r3, [r0, #0] │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r2, r0 │ │ │ │ strd r6, r3, [r0, #12] │ │ │ │ strd r3, r9, [r0, #44] @ 0x2c │ │ │ │ @@ -75249,15 +75240,15 @@ │ │ │ │ strd r5, r5, [r0, #28] │ │ │ │ strd r5, r9, [r0, #36] @ 0x24 │ │ │ │ ldr r0, [sp, #16] │ │ │ │ str.w r2, [r1, #176] @ 0xb0 │ │ │ │ movs r2, #164 @ 0xa4 │ │ │ │ mov.w r1, #344 @ 0x158 │ │ │ │ str r3, [sp, #16] │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r3, #10 │ │ │ │ str r3, [r0, #96] @ 0x60 │ │ │ │ movs r3, #18 │ │ │ │ str r3, [r0, #104] @ 0x68 │ │ │ │ movs r2, #16 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ movs r1, #1 │ │ │ │ @@ -75282,141 +75273,141 @@ │ │ │ │ str.w r9, [r0, #112] @ 0x70 │ │ │ │ str.w r9, [r0, #120] @ 0x78 │ │ │ │ strd r3, r3, [r0, #4] │ │ │ │ str r3, [r0, #80] @ 0x50 │ │ │ │ str r3, [r0, #116] @ 0x74 │ │ │ │ ldr.w r3, [r8] │ │ │ │ str.w r0, [r3, #200] @ 0xc8 │ │ │ │ - ldr r0, [pc, #204] @ (44384 ) │ │ │ │ + ldr r0, [pc, #204] @ (4430c ) │ │ │ │ add r0, pc │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ str.w r0, [r8, #8] │ │ │ │ - ldr r0, [pc, #196] @ (44388 ) │ │ │ │ + ldr r0, [pc, #196] @ (44310 ) │ │ │ │ movs r1, #1 │ │ │ │ add r0, pc │ │ │ │ - bl 69c8 │ │ │ │ + bl 6960 │ │ │ │ str.w r0, [r8, #4] │ │ │ │ - ldr r0, [pc, #184] @ (4438c ) │ │ │ │ + ldr r0, [pc, #184] @ (44314 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - b.w 436ca │ │ │ │ + bl 14170 │ │ │ │ + b.w 43652 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ mov r3, r5 │ │ │ │ movs r2, #0 │ │ │ │ mov r1, r4 │ │ │ │ add r0, sp, #64 @ 0x40 │ │ │ │ - bl 435c0 │ │ │ │ + bl 43548 │ │ │ │ vmov.f64 d7, #58 @ 0x41d00000 26.0 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ - b.n 43ca0 │ │ │ │ + b.n 43c28 │ │ │ │ ldrd r2, r1, [sp, #28] │ │ │ │ add r6, sp, #40 @ 0x28 │ │ │ │ - ldr r3, [pc, #144] @ (44390 ) │ │ │ │ + ldr r3, [pc, #144] @ (44318 ) │ │ │ │ add.w r8, sp, #56 @ 0x38 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ - ldr r1, [pc, #140] @ (44394 ) │ │ │ │ + ldr r1, [pc, #140] @ (4431c ) │ │ │ │ ldr r0, [r3, #0] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - b.n 43c60 │ │ │ │ + blx 334c │ │ │ │ + b.n 43be8 │ │ │ │ add.w fp, sp, #72 @ 0x48 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, fp │ │ │ │ - blx 305c │ │ │ │ + blx 3010 │ │ │ │ mov r1, r8 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mov r0, r6 │ │ │ │ - blx 32a4 │ │ │ │ + blx 325c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, fp │ │ │ │ mov r0, r8 │ │ │ │ sub.w r3, r3, fp │ │ │ │ adds r2, r3, #1 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ mov r0, fp │ │ │ │ str r1, [sp, #36] @ 0x24 │ │ │ │ - blx 305c │ │ │ │ + blx 3010 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ mov r3, r0 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ mov r0, r1 │ │ │ │ mov r1, sl │ │ │ │ - blx 32a4 │ │ │ │ + blx 325c │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ mov r1, fp │ │ │ │ mov r0, sl │ │ │ │ sub.w r3, r3, fp │ │ │ │ adds r2, r3, #1 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ mov r3, r9 │ │ │ │ mov r9, r7 │ │ │ │ mov r7, r3 │ │ │ │ - b.n 43bea │ │ │ │ + b.n 43b72 │ │ │ │ add.w r3, r1, #88 @ 0x58 │ │ │ │ add.w r1, sp, r3 │ │ │ │ strb.w r2, [r1, #-32] │ │ │ │ add.w sl, sp, #64 @ 0x40 │ │ │ │ mov r3, sl │ │ │ │ - b.n 43bc4 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 43b4c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - ldrh r0, [r7, #40] @ 0x28 │ │ │ │ + ldrh r4, [r2, #58] @ 0x3a │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r5, #0] │ │ │ │ + ldrh r4, [r0, #18] │ │ │ │ movs r0, r0 │ │ │ │ - ldrsb r6, [r7, r3] │ │ │ │ + ldrsb r6, [r6, r3] │ │ │ │ movs r0, r0 │ │ │ │ - bl 2e438e <__bss_end__@@Base+0x23d756> │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + bl 2e4316 <__bss_end__@@Base+0x23d776> │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r4, #62] @ 0x3e │ │ │ │ + ldrh r4, [r7, #14] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3704] @ 0xe78 │ │ │ │ vldr s15, [r1, #24] │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r1, #16] │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ - ldr r2, [pc, #652] @ (44648 ) │ │ │ │ + ldr r2, [pc, #652] @ (445d0 ) │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ - ldr r3, [pc, #648] @ (4464c ) │ │ │ │ + ldr r3, [pc, #648] @ (445d4 ) │ │ │ │ add r2, pc │ │ │ │ vdiv.f64 d7, d6, d5 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ mov.w r3, #0 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r5, s15 │ │ │ │ vstr s15, [sp, #20] │ │ │ │ - cbnz r5, 44406 │ │ │ │ - ldr r2, [pc, #616] @ (44650 ) │ │ │ │ - ldr r3, [pc, #608] @ (4464c ) │ │ │ │ + cbnz r5, 4438e │ │ │ │ + ldr r2, [pc, #616] @ (445d8 ) │ │ │ │ + ldr r3, [pc, #608] @ (445d4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #324] @ 0x144 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 44636 │ │ │ │ + bne.w 445be │ │ │ │ add sp, #332 @ 0x14c │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r4, r1 │ │ │ │ ldr.w r8, [r1, #4] │ │ │ │ ldr r1, [r1, #64] @ 0x40 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ ldr r7, [r4, #8] │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ ldr r6, [r4, #8] │ │ │ │ vmov s15, r6 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ str r2, [sp, #24] │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ mov r1, r2 │ │ │ │ @@ -75425,48 +75416,48 @@ │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ vcvt.s32.f64 s13, d8 │ │ │ │ vmov r5, s13 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ mov r0, r5 │ │ │ │ vmov r2, s14 │ │ │ │ sub.w r9, r3, r2 │ │ │ │ - bl 4933c │ │ │ │ + bl 492c4 │ │ │ │ subs r3, r5, r1 │ │ │ │ vmov s18, r3 │ │ │ │ vldr d6, [r4, #16] │ │ │ │ mov r0, r6 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ ldr r5, [sp, #20] │ │ │ │ lsls r1, r5, #1 │ │ │ │ vsub.f64 d9, d8, d9 │ │ │ │ vdiv.f64 d7, d9, d6 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r6, s15 │ │ │ │ - bl 490a8 │ │ │ │ + bl 49030 │ │ │ │ vcmpe.f64 d8, #0.0 │ │ │ │ mla r5, r0, r5, r9 │ │ │ │ add r5, r6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.w 44622 │ │ │ │ + blt.w 445aa │ │ │ │ ldr r2, [sp, #24] │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ mul.w r0, r2, r0 │ │ │ │ vmov s15, r0 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r0, s15 │ │ │ │ - cbz r6, 444b2 │ │ │ │ + cbz r6, 4443a │ │ │ │ ldr r3, [sp, #20] │ │ │ │ add r0, r2 │ │ │ │ subs r5, r5, r3 │ │ │ │ mov r1, r2 │ │ │ │ str r2, [sp, #24] │ │ │ │ - bl 490a8 │ │ │ │ + bl 49030 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ ldrh r3, [r4, #0] │ │ │ │ add.w sl, sp, #52 @ 0x34 │ │ │ │ ldrh r1, [r4, #40] @ 0x28 │ │ │ │ sxth.w r9, r9 │ │ │ │ mul.w r6, r2, r0 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ @@ -75481,88 +75472,88 @@ │ │ │ │ submi r1, r3, r1 │ │ │ │ uxtahpl r1, r1, r3 │ │ │ │ sxth r3, r3 │ │ │ │ cmp r5, r0 │ │ │ │ sxth r1, r1 │ │ │ │ strh.w r3, [sl] │ │ │ │ strh.w r1, [sl, #4] │ │ │ │ - ble.w 4460a │ │ │ │ + ble.w 44592 │ │ │ │ add r3, sp, #308 @ 0x134 │ │ │ │ - vldr d10, [pc, #320] @ 44640 │ │ │ │ + vldr d10, [pc, #320] @ 445c8 │ │ │ │ mov.w r8, #1 │ │ │ │ vmov.f64 d9, #96 @ 0x3f000000 0.5 │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ strd r2, r0, [sp, #28] │ │ │ │ - b.n 4452a │ │ │ │ + b.n 444b2 │ │ │ │ add r1, r7 │ │ │ │ strh.w r1, [fp, #4] │ │ │ │ add.w r8, r8, #1 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ subs r5, r5, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r6, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r3, r5 │ │ │ │ - bge.n 4460e │ │ │ │ + bge.n 44596 │ │ │ │ cmp r6, #0 │ │ │ │ - blt.n 4451c │ │ │ │ + blt.n 444a4 │ │ │ │ mov.w r9, r8, lsl #3 │ │ │ │ ldr r7, [r4, #0] │ │ │ │ add.w fp, sl, r9 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ sxth.w ip, r5 │ │ │ │ strh.w r7, [sl, r8, lsl #3] │ │ │ │ ldr r1, [r4, #32] │ │ │ │ mov r0, r6 │ │ │ │ strh.w ip, [fp, #6] │ │ │ │ and.w r3, r3, #1 │ │ │ │ strh.w ip, [fp, #2] │ │ │ │ uxth r7, r7 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl 4933c │ │ │ │ + bl 492c4 │ │ │ │ ldr r3, [sp, #24] │ │ │ │ - cbz r1, 4456c │ │ │ │ + cbz r1, 444f4 │ │ │ │ ldrh r1, [r4, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 44512 │ │ │ │ + bne.n 4449a │ │ │ │ subs r7, r7, r1 │ │ │ │ strh.w r7, [fp, #4] │ │ │ │ - b.n 44518 │ │ │ │ + b.n 444a0 │ │ │ │ ldrh r2, [r4, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 4461c │ │ │ │ + beq.n 445a4 │ │ │ │ adds r3, r2, r7 │ │ │ │ sxth r3, r3 │ │ │ │ vmov s15, r6 │ │ │ │ vldr d6, [r4, #48] @ 0x30 │ │ │ │ add.w r2, sl, r9 │ │ │ │ ldr.w fp, [sp, #40] @ 0x28 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ mov r0, fp │ │ │ │ strh r3, [r2, #4] │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldrb.w r3, [sp, #308] @ 0x134 │ │ │ │ cmp r3, #32 │ │ │ │ - bne.n 44630 │ │ │ │ + bne.n 445b8 │ │ │ │ ldrb.w r3, [fp, #1]! │ │ │ │ cmp r3, #32 │ │ │ │ - beq.n 445a4 │ │ │ │ + beq.n 4452c │ │ │ │ vldr s16, [r4, #64] @ 0x40 │ │ │ │ vmov.f64 d7, d9 │ │ │ │ mov r0, fp │ │ │ │ add r9, sl │ │ │ │ vcvt.f64.s32 d6, s16 │ │ │ │ ldrh.w r9, [r9, #4] │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r7, s15 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ str r0, [sp, #0] │ │ │ │ vstr s16, [sp, #4] │ │ │ │ lsls r3, r3, #31 │ │ │ │ add r7, r5 │ │ │ │ itet pl │ │ │ │ subpl.w r1, r9, #3 │ │ │ │ @@ -75575,93 +75566,93 @@ │ │ │ │ ldrh r0, [r4, #60] @ 0x3c │ │ │ │ str r0, [sp, #8] │ │ │ │ it pl │ │ │ │ subpl r1, r1, r3 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r3, fp │ │ │ │ sxth r1, r1 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #28] │ │ │ │ - b.n 44518 │ │ │ │ + b.n 444a0 │ │ │ │ mov.w r8, #1 │ │ │ │ ldrh r3, [r4, #60] @ 0x3c │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r1, sl │ │ │ │ - bl 9e84 │ │ │ │ - b.n 443e6 │ │ │ │ + bl 9d4c │ │ │ │ + b.n 4436e │ │ │ │ subs r3, r7, r2 │ │ │ │ sxth r3, r3 │ │ │ │ - b.n 44576 │ │ │ │ - ldr r0, [pc, #48] @ (44654 ) │ │ │ │ + b.n 444fe │ │ │ │ + ldr r0, [pc, #48] @ (445dc ) │ │ │ │ add r0, pc │ │ │ │ - blx 3464 │ │ │ │ + blx 340c │ │ │ │ ldr r2, [r4, #24] │ │ │ │ movs r0, #0 │ │ │ │ - b.n 444aa │ │ │ │ + b.n 44432 │ │ │ │ ldr.w fp, [sp, #40] @ 0x28 │ │ │ │ - b.n 445ac │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 44534 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - subs r4, #58 @ 0x3a │ │ │ │ + subs r4, #178 @ 0xb2 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, #18 │ │ │ │ + subs r4, #138 @ 0x8a │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r6, #44] @ 0x2c │ │ │ │ + strh r0, [r2, #62] @ 0x3e │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3704] @ 0xe78 │ │ │ │ vldr s15, [r1, #24] │ │ │ │ vmov.f64 d10, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [r1, #16] │ │ │ │ sub sp, #332 @ 0x14c │ │ │ │ - ldr r2, [pc, #652] @ (44908 ) │ │ │ │ + ldr r2, [pc, #652] @ (44890 ) │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ - ldr r3, [pc, #648] @ (4490c ) │ │ │ │ + ldr r3, [pc, #648] @ (44894 ) │ │ │ │ add r2, pc │ │ │ │ ldr.w r8, [r1] │ │ │ │ ldr r6, [r1, #8] │ │ │ │ vdiv.f64 d7, d6, d5 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #324] @ 0x144 │ │ │ │ mov.w r3, #0 │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r7, s15 │ │ │ │ vstr s15, [sp, #24] │ │ │ │ - cbnz r7, 446cc │ │ │ │ - ldr r2, [pc, #608] @ (44910 ) │ │ │ │ - ldr r3, [pc, #604] @ (4490c ) │ │ │ │ + cbnz r7, 44654 │ │ │ │ + ldr r2, [pc, #608] @ (44898 ) │ │ │ │ + ldr r3, [pc, #604] @ (44894 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #324] @ 0x144 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 44904 │ │ │ │ + bne.w 4488c │ │ │ │ add sp, #332 @ 0x14c │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r4, r1 │ │ │ │ ldr r1, [r1, #64] @ 0x40 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - bl 9e8c │ │ │ │ + bl 9d54 │ │ │ │ str r0, [sp, #44] @ 0x2c │ │ │ │ ldr r7, [r4, #8] │ │ │ │ vmov s15, r7 │ │ │ │ ldr r2, [r4, #24] │ │ │ │ ldr r3, [r4, #0] │ │ │ │ vcvt.f64.s32 d6, s15 │ │ │ │ vmov.f64 d7, d10 │ │ │ │ @@ -75670,50 +75661,50 @@ │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ vcvt.s32.f64 s13, d8 │ │ │ │ vmov r5, s13 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ mov r0, r5 │ │ │ │ vmov r9, s15 │ │ │ │ add r9, r3 │ │ │ │ - bl 4933c │ │ │ │ + bl 492c4 │ │ │ │ subs r3, r5, r1 │ │ │ │ vmov s18, r3 │ │ │ │ vldr d6, [r4, #16] │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ ldr r7, [sp, #24] │ │ │ │ lsls r1, r7, #1 │ │ │ │ vsub.f64 d9, d8, d9 │ │ │ │ vdiv.f64 d7, d9, d6 │ │ │ │ vsub.f64 d8, d8, d9 │ │ │ │ vadd.f64 d7, d7, d10 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r5, s15 │ │ │ │ - bl 490a8 │ │ │ │ + bl 49030 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ mul.w r3, r0, r2 │ │ │ │ vmov s14, r3 │ │ │ │ mls r0, r0, r7, r9 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ subs r7, r0, r5 │ │ │ │ vsub.f64 d8, d8, d7 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ vmov r0, s15 │ │ │ │ cmp r0, #0 │ │ │ │ - bge.w 448c4 │ │ │ │ + bge.w 4484c │ │ │ │ movw r3, #36000 @ 0x8ca0 │ │ │ │ adds r0, r0, r3 │ │ │ │ - bmi.n 44766 │ │ │ │ - cbz r5, 44772 │ │ │ │ + bmi.n 446ee │ │ │ │ + cbz r5, 446fa │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add r0, r2 │ │ │ │ add r7, r3 │ │ │ │ mov r1, r2 │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 490a8 │ │ │ │ + bl 49030 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ sxth.w r3, r9 │ │ │ │ strh.w r3, [sp, #56] @ 0x38 │ │ │ │ strh.w r3, [sp, #52] @ 0x34 │ │ │ │ add.w ip, r8, r6 │ │ │ │ ldrh r3, [r4, #4] │ │ │ │ add.w r9, sp, #52 @ 0x34 │ │ │ │ @@ -75727,88 +75718,88 @@ │ │ │ │ submi r1, r3, r1 │ │ │ │ uxtahpl r1, r1, r3 │ │ │ │ sxth r3, r3 │ │ │ │ cmp r7, ip │ │ │ │ sxth r1, r1 │ │ │ │ strh.w r3, [r9, #2] │ │ │ │ strh.w r1, [r9, #6] │ │ │ │ - bge.w 448da │ │ │ │ + bge.w 44862 │ │ │ │ mov.w sl, #32 │ │ │ │ add r3, sp, #308 @ 0x134 │ │ │ │ mov.w r8, #1 │ │ │ │ mov fp, sl │ │ │ │ str r3, [sp, #40] @ 0x28 │ │ │ │ str.w ip, [sp, #32] │ │ │ │ str r2, [sp, #28] │ │ │ │ - b.n 447e6 │ │ │ │ + b.n 4476e │ │ │ │ add r1, r6 │ │ │ │ strh r1, [r2, #6] │ │ │ │ ldr r3, [sp, #24] │ │ │ │ add.w r8, r8, #1 │ │ │ │ add r7, r3 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ add r5, r3 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ cmp r3, r7 │ │ │ │ - ble.n 448de │ │ │ │ + ble.n 44866 │ │ │ │ movw r3, #36000 @ 0x8ca0 │ │ │ │ cmp r5, r3 │ │ │ │ itt gt │ │ │ │ subgt.w r5, r5, #35840 @ 0x8c00 │ │ │ │ subgt r5, #160 @ 0xa0 │ │ │ │ subs.w fp, fp, #1 │ │ │ │ - beq.n 448ec │ │ │ │ + beq.n 44874 │ │ │ │ mov.w sl, r8, lsl #3 │ │ │ │ ldr r6, [r4, #4] │ │ │ │ add.w r2, r9, sl │ │ │ │ ldr r3, [r4, #12] │ │ │ │ sxth.w ip, r7 │ │ │ │ ldr r1, [r4, #32] │ │ │ │ mov r0, r5 │ │ │ │ strh.w ip, [r9, r8, lsl #3] │ │ │ │ strh r6, [r2, #2] │ │ │ │ and.w r3, r3, #1 │ │ │ │ strh.w ip, [r2, #4] │ │ │ │ uxth r6, r6 │ │ │ │ str r3, [sp, #20] │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 4933c │ │ │ │ + bl 492c4 │ │ │ │ ldrd r2, r3, [sp, #16] │ │ │ │ - cbz r1, 44838 │ │ │ │ + cbz r1, 447c0 │ │ │ │ ldrh r1, [r4, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 447d0 │ │ │ │ + bne.n 44758 │ │ │ │ subs r6, r6, r1 │ │ │ │ strh r6, [r2, #6] │ │ │ │ - b.n 447d4 │ │ │ │ + b.n 4475c │ │ │ │ ldrh r2, [r4, #36] @ 0x24 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 448be │ │ │ │ + beq.n 44846 │ │ │ │ adds r3, r2, r6 │ │ │ │ sxth r3, r3 │ │ │ │ vmov s15, r5 │ │ │ │ vldr d6, [r4, #48] @ 0x30 │ │ │ │ add.w r2, r9, sl │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ ldr r1, [r4, #56] @ 0x38 │ │ │ │ mov r0, r6 │ │ │ │ strh r3, [r2, #6] │ │ │ │ vdiv.f64 d7, d7, d6 │ │ │ │ vmov r2, r3, d7 │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ ldrb.w r3, [sp, #308] @ 0x134 │ │ │ │ cmp r3, #32 │ │ │ │ - bne.n 44900 │ │ │ │ + bne.n 44888 │ │ │ │ ldrb.w r3, [r6, #1]! │ │ │ │ cmp r3, #32 │ │ │ │ - beq.n 4486e │ │ │ │ + beq.n 447f6 │ │ │ │ mov r0, r6 │ │ │ │ add sl, r9 │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ ldr r3, [sp, #44] @ 0x2c │ │ │ │ ldr.w ip, [r4, #64] @ 0x40 │ │ │ │ ldrh.w r2, [sl, #6] │ │ │ │ mul.w r1, r0, r3 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ strd r0, ip, [sp] │ │ │ │ lsls r3, r3, #31 │ │ │ │ @@ -75822,724 +75813,724 @@ │ │ │ │ sxthmi r2, r3 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r3, r6 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ sxth r1, r1 │ │ │ │ it pl │ │ │ │ sxthpl r2, r2 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ ldr r3, [r4, #24] │ │ │ │ str r3, [sp, #28] │ │ │ │ - b.n 447d4 │ │ │ │ + b.n 4475c │ │ │ │ subs r3, r6, r2 │ │ │ │ sxth r3, r3 │ │ │ │ - b.n 44842 │ │ │ │ + b.n 447ca │ │ │ │ movw r3, #35999 @ 0x8c9f │ │ │ │ cmp r0, r3 │ │ │ │ - ble.w 4476a │ │ │ │ + ble.w 446f2 │ │ │ │ sub.w r0, r0, #35840 @ 0x8c00 │ │ │ │ subs r0, #160 @ 0xa0 │ │ │ │ cmp r0, r3 │ │ │ │ - bgt.n 448ce │ │ │ │ - b.n 4476a │ │ │ │ + bgt.n 44856 │ │ │ │ + b.n 446f2 │ │ │ │ mov.w r8, #1 │ │ │ │ ldrh r3, [r4, #60] @ 0x3c │ │ │ │ mov r2, r8 │ │ │ │ ldr r0, [sp, #36] @ 0x24 │ │ │ │ mov r1, r9 │ │ │ │ - bl 9e84 │ │ │ │ - b.n 446ac │ │ │ │ - ldr r2, [pc, #36] @ (44914 ) │ │ │ │ + bl 9d4c │ │ │ │ + b.n 44634 │ │ │ │ + ldr r2, [pc, #36] @ (4489c ) │ │ │ │ movs r3, #32 │ │ │ │ - ldr r0, [pc, #36] @ (44918 ) │ │ │ │ + ldr r0, [pc, #36] @ (448a0 ) │ │ │ │ movs r1, #216 @ 0xd8 │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ ldr r6, [sp, #40] @ 0x28 │ │ │ │ - b.n 44876 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - subs r1, #122 @ 0x7a │ │ │ │ + b.n 447fe │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + subs r1, #242 @ 0xf2 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r1, #76 @ 0x4c │ │ │ │ + subs r1, #196 @ 0xc4 │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r4, #24] │ │ │ │ + strh r0, [r0, #42] @ 0x2a │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r7, #24] │ │ │ │ + strh r6, [r2, #42] @ 0x2a │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ adds r4, r0, #4 │ │ │ │ add.w r5, r0, #64 @ 0x40 │ │ │ │ ldr.w r0, [r4, #4]! │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ cmp r4, r5 │ │ │ │ - bne.n 44934 │ │ │ │ + bne.n 448bc │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #14 │ │ │ │ - bhi.n 44974 │ │ │ │ + bhi.n 448fc │ │ │ │ add.w r4, r0, r1, lsl #2 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - cbz r0, 44960 │ │ │ │ + cbz r0, 448e8 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r3, [pc, #36] @ (44988 ) │ │ │ │ + ldr r3, [pc, #36] @ (44910 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r0, [r3, r1, lsl #2] │ │ │ │ - bl 32688 │ │ │ │ - bl 1248e │ │ │ │ + bl 32610 │ │ │ │ + bl 12bfe │ │ │ │ str r0, [r4, #8] │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #20] @ (4498c ) │ │ │ │ + ldr r2, [pc, #20] @ (44914 ) │ │ │ │ mov r3, r1 │ │ │ │ - ldr r0, [pc, #20] @ (44990 ) │ │ │ │ + ldr r0, [pc, #20] @ (44918 ) │ │ │ │ movs r1, #82 @ 0x52 │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - adds r5, #10 │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + adds r5, #130 @ 0x82 │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r7, #20] │ │ │ │ + strh r0, [r3, #38] @ 0x26 │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r3, #22] │ │ │ │ + strh r6, [r6, #38] @ 0x26 │ │ │ │ movs r0, r0 │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ - cbz r0, 449a4 │ │ │ │ + cbz r0, 4492c │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r0, #464] @ 0x1d0 │ │ │ │ - cbz r0, 449a4 │ │ │ │ + cbz r0, 4492c │ │ │ │ ldr r0, [r0, #0] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - cbz r3, 449c8 │ │ │ │ + cbz r3, 44950 │ │ │ │ add.w r3, r3, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r3, #464] @ 0x1d0 │ │ │ │ - cbz r0, 449c8 │ │ │ │ + cbz r0, 44950 │ │ │ │ ldr r3, [r0, #0] │ │ │ │ - cbnz r3, 449ca │ │ │ │ + cbnz r3, 44952 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ mov r4, r2 │ │ │ │ - bl 44944 │ │ │ │ + bl 448cc │ │ │ │ mov r5, r0 │ │ │ │ - cbz r4, 449e6 │ │ │ │ + cbz r4, 4496e │ │ │ │ mov r0, r5 │ │ │ │ mov r1, r4 │ │ │ │ - bl 12628 │ │ │ │ + bl 12d98 │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.w 12590 │ │ │ │ - bl 125b2 │ │ │ │ + b.w 12d00 │ │ │ │ + bl 12d22 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 449d4 │ │ │ │ + bne.n 4495c │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r5 │ │ │ │ - bl 12718 │ │ │ │ - b.n 449d4 │ │ │ │ + bl 12e88 │ │ │ │ + b.n 4495c │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #14 │ │ │ │ - bhi.n 44a34 │ │ │ │ + bhi.n 449bc │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - cbz r3, 44a32 │ │ │ │ + cbz r3, 449ba │ │ │ │ add.w r3, r3, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r3, #464] @ 0x1d0 │ │ │ │ - cbz r3, 44a32 │ │ │ │ + cbz r3, 449ba │ │ │ │ adds r1, #2 │ │ │ │ ldr.w r4, [r3, r1, lsl #2] │ │ │ │ - cbz r4, 44a32 │ │ │ │ + cbz r4, 449ba │ │ │ │ mov r0, r4 │ │ │ │ - bl 125e4 │ │ │ │ + bl 12d54 │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #0 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 12718 │ │ │ │ + b.w 12e88 │ │ │ │ pop {r4, pc} │ │ │ │ - ldr r2, [pc, #16] @ (44a48 ) │ │ │ │ + ldr r2, [pc, #16] @ (449d0 ) │ │ │ │ mov r3, r1 │ │ │ │ - ldr r0, [pc, #16] @ (44a4c ) │ │ │ │ + ldr r0, [pc, #16] @ (449d4 ) │ │ │ │ movs r1, #199 @ 0xc7 │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - strh r4, [r7, #14] │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + strh r0, [r3, #32] │ │ │ │ movs r0, r0 │ │ │ │ - strh r2, [r3, #16] │ │ │ │ + strh r6, [r6, #32] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ ldr r4, [r0, #68] @ 0x44 │ │ │ │ cmp r4, #0 │ │ │ │ - beq.n 44b04 │ │ │ │ + beq.n 44a8c │ │ │ │ add.w r7, r4, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r7, #464] @ 0x1d0 │ │ │ │ - cbnz r1, 44a94 │ │ │ │ - cbz r5, 44a9a │ │ │ │ + cbnz r1, 44a1c │ │ │ │ + cbz r5, 44a22 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ - cbz r3, 44a9a │ │ │ │ + cbz r3, 44a22 │ │ │ │ mov r6, r0 │ │ │ │ movs r4, #14 │ │ │ │ str.w r1, [r5], #68 │ │ │ │ ldr.w r3, [r5, #-4]! │ │ │ │ - cbz r3, 44a8c │ │ │ │ + cbz r3, 44a14 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ - bl 449f8 │ │ │ │ + bl 44980 │ │ │ │ subs r4, #1 │ │ │ │ - bcs.n 44a7e │ │ │ │ + bcs.n 44a06 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cbz r5, 44a9e │ │ │ │ + cbz r5, 44a26 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r5, #0] │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #140] @ (44b2c ) │ │ │ │ + ldr r3, [pc, #140] @ (44ab4 ) │ │ │ │ movs r2, #68 @ 0x44 │ │ │ │ - ldr r0, [pc, #140] @ (44b30 ) │ │ │ │ + ldr r0, [pc, #140] @ (44ab8 ) │ │ │ │ movs r1, #106 @ 0x6a │ │ │ │ add r3, pc │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ movs r2, #0 │ │ │ │ mov r5, r0 │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ str r2, [r0, #0] │ │ │ │ ldr.w r3, [r3, #472] @ 0x1d8 │ │ │ │ cmp r3, #2 │ │ │ │ - beq.n 44ad0 │ │ │ │ + beq.n 44a58 │ │ │ │ cmp r3, #3 │ │ │ │ - beq.n 44ad0 │ │ │ │ + beq.n 44a58 │ │ │ │ cmp r3, #1 │ │ │ │ ite eq │ │ │ │ moveq r3, #1 │ │ │ │ movne.w r3, #4294967295 @ 0xffffffff │ │ │ │ mov r2, r5 │ │ │ │ - ldr.w r9, [pc, #96] @ 44b34 │ │ │ │ + ldr.w r9, [pc, #96] @ 44abc │ │ │ │ movs r4, #1 │ │ │ │ mov.w r8, #0 │ │ │ │ add r9, pc │ │ │ │ str.w r3, [r2, #4]! │ │ │ │ adds r6, r2, #4 │ │ │ │ str.w r8, [r2, #4] │ │ │ │ ldr.w r0, [r9, r4, lsl #2] │ │ │ │ adds r4, #1 │ │ │ │ str.w r8, [r6, #4]! │ │ │ │ - bl 32688 │ │ │ │ + bl 32610 │ │ │ │ cmp r4, #15 │ │ │ │ - bne.n 44ae8 │ │ │ │ + bne.n 44a70 │ │ │ │ ldr r3, [r5, #48] @ 0x30 │ │ │ │ - cbz r3, 44b1c │ │ │ │ + cbz r3, 44aa4 │ │ │ │ str.w r5, [r7, #464] @ 0x1d0 │ │ │ │ - b.n 44a96 │ │ │ │ + b.n 44a1e │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 44a9a │ │ │ │ - ldr r2, [pc, #44] @ (44b38 ) │ │ │ │ + beq.n 44a22 │ │ │ │ + ldr r2, [pc, #44] @ (44ac0 ) │ │ │ │ mov r3, r4 │ │ │ │ - ldr r0, [pc, #44] @ (44b3c ) │ │ │ │ + ldr r0, [pc, #44] @ (44ac4 ) │ │ │ │ movs r1, #104 @ 0x68 │ │ │ │ add r2, pc │ │ │ │ add r0, pc │ │ │ │ - bl 12824 │ │ │ │ - blx 2f44 │ │ │ │ - ldr r0, [pc, #32] @ (44b40 ) │ │ │ │ + bl 12f94 │ │ │ │ + blx 2ef4 │ │ │ │ + ldr r0, [pc, #32] @ (44ac8 ) │ │ │ │ add r0, pc │ │ │ │ - bl 32688 │ │ │ │ - bl 1248e │ │ │ │ + bl 32610 │ │ │ │ + bl 12bfe │ │ │ │ str r0, [r5, #48] @ 0x30 │ │ │ │ - b.n 44afe │ │ │ │ + b.n 44a86 │ │ │ │ mrc2 15, 3, pc, cr7, cr15, {7} │ │ │ │ - strh r0, [r6, #12] │ │ │ │ + strh r4, [r1, #30] │ │ │ │ movs r0, r0 │ │ │ │ - adds r3, #144 @ 0x90 │ │ │ │ + adds r4, #8 │ │ │ │ movs r1, r0 │ │ │ │ - strh r4, [r2, #10] │ │ │ │ + strh r0, [r6, #26] │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r0, #10] │ │ │ │ + strh r2, [r4, #26] │ │ │ │ movs r0, r0 │ │ │ │ - strh r6, [r4, #10] │ │ │ │ + strh r2, [r0, #28] │ │ │ │ movs r0, r0 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 44bde │ │ │ │ + beq.n 44b66 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r3, r3, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r3, #464] @ 0x1d0 │ │ │ │ - cbz r4, 44ba4 │ │ │ │ + cbz r4, 44b2c │ │ │ │ ldr r1, [r4, #4] │ │ │ │ adds r3, r1, #1 │ │ │ │ - beq.n 44ba4 │ │ │ │ + beq.n 44b2c │ │ │ │ ldr r3, [r4, #0] │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - cbnz r3, 44b7c │ │ │ │ + cbnz r3, 44b04 │ │ │ │ adds r3, r1, #2 │ │ │ │ ldr.w r3, [r4, r3, lsl #2] │ │ │ │ - cbz r3, 44ba4 │ │ │ │ + cbz r3, 44b2c │ │ │ │ mov r0, r4 │ │ │ │ - bl 44944 │ │ │ │ + bl 448cc │ │ │ │ ldr r3, [r4, #0] │ │ │ │ mov r4, r0 │ │ │ │ - cbz r3, 44b96 │ │ │ │ - vldr d7, [pc, #84] @ 44be0 │ │ │ │ + cbz r3, 44b1e │ │ │ │ + vldr d7, [pc, #84] @ 44b68 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 44baa │ │ │ │ + bpl.n 44b32 │ │ │ │ vpop {d8} │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 125e4 │ │ │ │ + b.w 12d54 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, pc} │ │ │ │ - bl 12788 │ │ │ │ + bl 12ef8 │ │ │ │ vmov s14, r0 │ │ │ │ mov r0, r4 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmul.f64 d7, d7, d8 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 127ba │ │ │ │ + bl 12f2a │ │ │ │ mov r0, r4 │ │ │ │ movs r1, #1 │ │ │ │ - bl 12628 │ │ │ │ + bl 12d98 │ │ │ │ mov r0, r4 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 12590 │ │ │ │ + b.w 12d00 │ │ │ │ bx lr │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #32] @ (44c20 ) │ │ │ │ + ldr r4, [pc, #32] @ (44ba8 ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - cbz r0, 44c14 │ │ │ │ + cbz r0, 44b9c │ │ │ │ ldr r3, [r0, #0] │ │ │ │ str r3, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 44c06 │ │ │ │ - ldr r3, [pc, #12] @ (44c24 ) │ │ │ │ + bne.n 44b8e │ │ │ │ + ldr r3, [pc, #12] @ (44bac ) │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #0] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - subs r4, r7, #6 │ │ │ │ + subs r4, r3, #6 │ │ │ │ movs r6, r0 │ │ │ │ - subs r4, r4, #6 │ │ │ │ + subs r4, r0, #6 │ │ │ │ movs r6, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ sub.w r3, r1, #8 │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #5 │ │ │ │ - bhi.n 44cc6 │ │ │ │ + bhi.n 44c4e │ │ │ │ tbb [pc, r3] │ │ │ │ adds r3, r6, #4 │ │ │ │ asrs r6, r0 │ │ │ │ lsls r1, r0, #13 │ │ │ │ movs r3, #0 │ │ │ │ str r3, [r0, #12] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ ldr r3, [r0, #8] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r0, #8] │ │ │ │ cmp r3, #19 │ │ │ │ - ble.n 44c4e │ │ │ │ + ble.n 44bd6 │ │ │ │ movs r3, #19 │ │ │ │ add.w r1, r4, #56 @ 0x38 │ │ │ │ mov.w r2, #760 @ 0x2f8 │ │ │ │ add.w r0, r4, #16 │ │ │ │ str r3, [r4, #8] │ │ │ │ - blx 3430 │ │ │ │ + blx 33d8 │ │ │ │ add.w r0, r4, #776 @ 0x308 │ │ │ │ movs r2, #40 @ 0x28 │ │ │ │ movs r1, #32 │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.w 3080 │ │ │ │ + b.w 3034 │ │ │ │ ldr r5, [r0, #12] │ │ │ │ adds r5, #8 │ │ │ │ negs r2, r5 │ │ │ │ and.w r3, r5, #7 │ │ │ │ and.w r2, r2, #7 │ │ │ │ it pl │ │ │ │ negpl r3, r2 │ │ │ │ subs r5, r5, r3 │ │ │ │ str r5, [r0, #12] │ │ │ │ - b.n 44ca4 │ │ │ │ + b.n 44c2c │ │ │ │ ldr r3, [r4, #8] │ │ │ │ subs r5, #40 @ 0x28 │ │ │ │ str r5, [r4, #12] │ │ │ │ adds r3, #1 │ │ │ │ str r3, [r4, #8] │ │ │ │ cmp r3, #19 │ │ │ │ - bgt.n 44cf6 │ │ │ │ + bgt.n 44c7e │ │ │ │ cmp r5, #39 @ 0x27 │ │ │ │ - bgt.n 44c96 │ │ │ │ - b.n 44c4e │ │ │ │ + bgt.n 44c1e │ │ │ │ + b.n 44bd6 │ │ │ │ ldrd r2, r3, [r0, #8] │ │ │ │ orrs.w r1, r2, r3 │ │ │ │ - beq.n 44c4e │ │ │ │ + beq.n 44bd6 │ │ │ │ subs r3, #1 │ │ │ │ str r3, [r0, #12] │ │ │ │ cmp r3, #0 │ │ │ │ - bge.n 44c4e │ │ │ │ + bge.n 44bd6 │ │ │ │ subs r2, #1 │ │ │ │ movs r3, #39 @ 0x27 │ │ │ │ strd r2, r3, [r0, #8] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ cmp r1, #31 │ │ │ │ - ble.n 44c4e │ │ │ │ + ble.n 44bd6 │ │ │ │ ldr r0, [r0, #8] │ │ │ │ movs r3, #40 @ 0x28 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ cmp r1, #127 @ 0x7f │ │ │ │ it ge │ │ │ │ movge r1, #63 @ 0x3f │ │ │ │ mla r3, r3, r0, r4 │ │ │ │ add r3, r2 │ │ │ │ adds r2, #1 │ │ │ │ cmp r2, #39 @ 0x27 │ │ │ │ strb r1, [r3, #16] │ │ │ │ it le │ │ │ │ strle r2, [r4, #12] │ │ │ │ - ble.n 44c4e │ │ │ │ + ble.n 44bd6 │ │ │ │ adds r0, #1 │ │ │ │ movs r3, #0 │ │ │ │ cmp r0, #19 │ │ │ │ strd r0, r3, [r4, #8] │ │ │ │ - bgt.n 44c5a │ │ │ │ + bgt.n 44be2 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ movs r3, #19 │ │ │ │ add.w r1, r4, #56 @ 0x38 │ │ │ │ mov.w r2, #760 @ 0x2f8 │ │ │ │ add.w r0, r4, #16 │ │ │ │ str r3, [r4, #8] │ │ │ │ - blx 3430 │ │ │ │ + blx 33d8 │ │ │ │ movs r2, #40 @ 0x28 │ │ │ │ movs r1, #32 │ │ │ │ add.w r0, r4, #776 @ 0x308 │ │ │ │ - blx 3084 │ │ │ │ - b.n 44ca4 │ │ │ │ + blx 3038 │ │ │ │ + b.n 44c2c │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r4, r1 │ │ │ │ ldrb r1, [r1, #0] │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r1, 44d42 │ │ │ │ + cbz r1, 44cca │ │ │ │ mov r0, r5 │ │ │ │ - bl 44c28 │ │ │ │ + bl 44bb0 │ │ │ │ ldrb.w r1, [r4, #1]! │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 44d34 │ │ │ │ + bne.n 44cbc │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r6, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r6, #472] @ 0x1d8 │ │ │ │ - cbz r3, 44d62 │ │ │ │ + cbz r3, 44cea │ │ │ │ movs r2, #1 │ │ │ │ str r2, [r3, #4] │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r3, [pc, #92] @ (44dc0 ) │ │ │ │ + ldr r3, [pc, #92] @ (44d48 ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 44da4 │ │ │ │ + cbz r4, 44d2c │ │ │ │ ldr r2, [r4, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r5, [pc, #84] @ (44dc4 ) │ │ │ │ + ldr r5, [pc, #84] @ (44d4c ) │ │ │ │ movs r3, #1 │ │ │ │ movs r1, #32 │ │ │ │ str r3, [r4, #4] │ │ │ │ mov.w r2, #800 @ 0x320 │ │ │ │ add.w r0, r4, #16 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ add r5, pc │ │ │ │ movs r1, #84 @ 0x54 │ │ │ │ movs r3, #0 │ │ │ │ strd r3, r3, [r4, #8] │ │ │ │ str.w r3, [r4, #868] @ 0x364 │ │ │ │ str.w r4, [r6, #472] @ 0x1d8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 44c28 │ │ │ │ + bl 44bb0 │ │ │ │ ldrb.w r1, [r5, #1]! │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 44d94 │ │ │ │ + bne.n 44d1c │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - ldr r0, [pc, #32] @ (44dc8 ) │ │ │ │ + ldr r0, [pc, #32] @ (44d50 ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ - ldr r0, [pc, #28] @ (44dcc ) │ │ │ │ + bl 14170 │ │ │ │ + ldr r0, [pc, #28] @ (44d54 ) │ │ │ │ mov r3, r4 │ │ │ │ mov.w r2, #872 @ 0x368 │ │ │ │ add r0, pc │ │ │ │ movs r1, #166 @ 0xa6 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ - b.n 44d6e │ │ │ │ - subs r0, r3, #1 │ │ │ │ + b.n 44cf6 │ │ │ │ + subs r0, r7, #0 │ │ │ │ movs r6, r0 │ │ │ │ - strh r6, [r1, #2] │ │ │ │ + strh r2, [r5, #18] │ │ │ │ movs r0, r0 │ │ │ │ mcr2 15, 2, pc, cr7, cr15, {7} @ │ │ │ │ - strh r4, [r6, #2] │ │ │ │ + strh r0, [r2, #20] │ │ │ │ movs r0, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r3, 44dde │ │ │ │ + cbz r3, 44d66 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ bx lr │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r0, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r0, 44df2 │ │ │ │ + cbz r0, 44d7a │ │ │ │ ldr r0, [r0, #4] │ │ │ │ subs r0, #0 │ │ │ │ it ne │ │ │ │ movne r0, #1 │ │ │ │ bx lr │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r3, [r3, #472] @ 0x1d8 │ │ │ │ - cbz r3, 44e08 │ │ │ │ + cbz r3, 44d90 │ │ │ │ ldr r2, [r3, #4] │ │ │ │ - cbz r2, 44e08 │ │ │ │ + cbz r2, 44d90 │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ bx lr │ │ │ │ - b.w 44d44 │ │ │ │ + b.w 44ccc │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r4, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r4, 44e44 │ │ │ │ + cbz r4, 44dcc │ │ │ │ ldr r2, [r4, #4] │ │ │ │ - cbz r2, 44e44 │ │ │ │ + cbz r2, 44dcc │ │ │ │ sub.w r2, r1, #32 │ │ │ │ cmp r1, #13 │ │ │ │ it ne │ │ │ │ cmpne r2, #94 @ 0x5e │ │ │ │ - bhi.n 44e46 │ │ │ │ + bhi.n 44dce │ │ │ │ ldr.w r2, [r4, #868] @ 0x364 │ │ │ │ cmp r2, #49 @ 0x31 │ │ │ │ - bgt.n 44e44 │ │ │ │ + bgt.n 44dcc │ │ │ │ cmp r1, #13 │ │ │ │ - beq.n 44e88 │ │ │ │ + beq.n 44e10 │ │ │ │ cmp r2, #49 @ 0x31 │ │ │ │ - bne.n 44eac │ │ │ │ + bne.n 44e34 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ cmp r1, #10 │ │ │ │ - beq.n 44e80 │ │ │ │ + beq.n 44e08 │ │ │ │ cmp r1, #127 @ 0x7f │ │ │ │ it ne │ │ │ │ cmpne r1, #8 │ │ │ │ - bne.n 44e44 │ │ │ │ + bne.n 44dcc │ │ │ │ ldr.w r3, [r4, #868] @ 0x364 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 44e44 │ │ │ │ + ble.n 44dcc │ │ │ │ subs r3, #1 │ │ │ │ adds r2, r4, r3 │ │ │ │ ldrb.w r2, [r2, #816] @ 0x330 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 44e44 │ │ │ │ - ldr r5, [pc, #88] @ (44ec0 ) │ │ │ │ + beq.n 44dcc │ │ │ │ + ldr r5, [pc, #88] @ (44e48 ) │ │ │ │ movs r1, #8 │ │ │ │ str.w r3, [r4, #868] @ 0x364 │ │ │ │ add r5, pc │ │ │ │ mov r0, r4 │ │ │ │ - bl 44c28 │ │ │ │ + bl 44bb0 │ │ │ │ ldrb.w r1, [r5, #1]! │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 44e70 │ │ │ │ + bne.n 44df8 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ ldr.w r2, [r4, #868] @ 0x364 │ │ │ │ cmp r2, #49 @ 0x31 │ │ │ │ - bgt.n 44e44 │ │ │ │ + bgt.n 44dcc │ │ │ │ adds r3, r4, r2 │ │ │ │ - ldr r5, [pc, #56] @ (44ec4 ) │ │ │ │ + ldr r5, [pc, #56] @ (44e4c ) │ │ │ │ movs r1, #13 │ │ │ │ adds r2, #1 │ │ │ │ add r5, pc │ │ │ │ movs r0, #0 │ │ │ │ str.w r2, [r4, #868] @ 0x364 │ │ │ │ strb.w r0, [r3, #816] @ 0x330 │ │ │ │ mov r0, r4 │ │ │ │ - bl 44c28 │ │ │ │ + bl 44bb0 │ │ │ │ ldrb.w r1, [r5, #1]! │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 44e9c │ │ │ │ + bne.n 44e24 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ adds r0, r2, #1 │ │ │ │ add r2, r4 │ │ │ │ str.w r0, [r4, #868] @ 0x364 │ │ │ │ mov r0, r4 │ │ │ │ strb.w r1, [r2, #816] @ 0x330 │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.n 44c28 │ │ │ │ - ldrb r6, [r0, #31] │ │ │ │ + b.n 44bb0 │ │ │ │ + strh r2, [r4, #14] │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r2, r3] │ │ │ │ + ldrsh r0, [r2, r4] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4064] @ 0xfe0 │ │ │ │ subs r6, r2, #0 │ │ │ │ - ble.n 44f3e │ │ │ │ + ble.n 44ec6 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r5, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r5, 44f3e │ │ │ │ + cbz r5, 44ec6 │ │ │ │ ldr.w r4, [r5, #868] @ 0x364 │ │ │ │ - cbz r4, 44f38 │ │ │ │ + cbz r4, 44ec0 │ │ │ │ add.w r9, r5, #816 @ 0x330 │ │ │ │ mov r8, r1 │ │ │ │ mov r2, r4 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r9 │ │ │ │ - blx 3578 │ │ │ │ + blx 3514 │ │ │ │ mov r7, r0 │ │ │ │ - cbz r0, 44f74 │ │ │ │ + cbz r0, 44efc │ │ │ │ sub.w r4, r0, r9 │ │ │ │ cmp r6, r4 │ │ │ │ - bgt.n 44f46 │ │ │ │ + bgt.n 44ece │ │ │ │ subs r4, r6, #1 │ │ │ │ mov r1, r9 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r8 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ addw r1, r6, #815 @ 0x32f │ │ │ │ add r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ movs r3, #0 │ │ │ │ strb.w r3, [r8, r4] │ │ │ │ ldr.w r2, [r5, #868] @ 0x364 │ │ │ │ subs r2, r2, r4 │ │ │ │ - blx 3430 │ │ │ │ + blx 33d8 │ │ │ │ ldr.w r3, [r5, #868] @ 0x364 │ │ │ │ subs r3, r3, r4 │ │ │ │ str.w r3, [r5, #868] @ 0x364 │ │ │ │ movs r4, #1 │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ movs r4, #0 │ │ │ │ mov r0, r4 │ │ │ │ ldmia.w sp!, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r8 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ movs r3, #0 │ │ │ │ strb.w r3, [r8, r4] │ │ │ │ adds r1, r7, #1 │ │ │ │ mov r0, r9 │ │ │ │ ldr.w r2, [r5, #868] @ 0x364 │ │ │ │ subs r2, r2, r4 │ │ │ │ adds r4, #1 │ │ │ │ subs r2, #1 │ │ │ │ - blx 3430 │ │ │ │ + blx 33d8 │ │ │ │ ldr.w r3, [r5, #868] @ 0x364 │ │ │ │ subs r3, r3, r4 │ │ │ │ str.w r3, [r5, #868] @ 0x364 │ │ │ │ - b.n 44f36 │ │ │ │ + b.n 44ebe │ │ │ │ cmp r4, #49 @ 0x31 │ │ │ │ it le │ │ │ │ movle r4, r0 │ │ │ │ - ble.n 44f38 │ │ │ │ + ble.n 44ec0 │ │ │ │ cmp r4, r6 │ │ │ │ mov r1, r9 │ │ │ │ it ge │ │ │ │ addge.w r4, r6, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r8 │ │ │ │ mov r2, r4 │ │ │ │ - blx 3228 │ │ │ │ + blx 31e0 │ │ │ │ add.w r1, r4, #816 @ 0x330 │ │ │ │ movs r3, #0 │ │ │ │ add r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ strb.w r3, [r8, r4] │ │ │ │ - b.n 44f22 │ │ │ │ + b.n 44eaa │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4008] @ 0xfa8 │ │ │ │ - ldr r2, [pc, #376] @ (45130 ) │ │ │ │ + ldr r2, [pc, #376] @ (450b8 ) │ │ │ │ sub sp, #32 │ │ │ │ - ldr r3, [pc, #376] @ (45134 ) │ │ │ │ + ldr r3, [pc, #376] @ (450bc ) │ │ │ │ add r2, pc │ │ │ │ - ldr.w sl, [pc, #376] @ 45138 │ │ │ │ + ldr.w sl, [pc, #376] @ 450c0 │ │ │ │ add sl, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ add.w r3, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r9, [r3, #472] @ 0x1d8 │ │ │ │ cmp.w r9, #0 │ │ │ │ - beq.n 4508c │ │ │ │ + beq.n 45014 │ │ │ │ ldr.w r3, [r9, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 4508c │ │ │ │ + beq.n 45014 │ │ │ │ mov r7, r0 │ │ │ │ movs r2, #0 │ │ │ │ add r4, sp, #20 │ │ │ │ mov r1, r2 │ │ │ │ mov r0, r4 │ │ │ │ mov.w r3, #300 @ 0x12c │ │ │ │ str r3, [sp, #0] │ │ │ │ mov.w r3, #400 @ 0x190 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, r4 │ │ │ │ ldr r0, [r7, #36] @ 0x24 │ │ │ │ movs r4, #0 │ │ │ │ - bl a770 │ │ │ │ - ldr r3, [pc, #308] @ (4513c ) │ │ │ │ + bl a638 │ │ │ │ + ldr r3, [pc, #308] @ (450c4 ) │ │ │ │ add.w r5, r9, #16 │ │ │ │ vmov.f64 d10, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d9, #36 @ 0x41200000 10.0 │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ ldr.w r8, [sl, r3] │ │ │ │ vmov s15, r4 │ │ │ │ ldrh.w r1, [r8] │ │ │ │ @@ -76554,58 +76545,58 @@ │ │ │ │ strd r2, r6, [sp] │ │ │ │ adds r4, #1 │ │ │ │ vmla.f64 d7, d6, d10 │ │ │ │ adds r5, #40 @ 0x28 │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ - bl 9eb8 │ │ │ │ + bl 9d80 │ │ │ │ cmp r4, #20 │ │ │ │ - bne.n 4501a │ │ │ │ - ldr r3, [pc, #232] @ (45140 ) │ │ │ │ + bne.n 44fa2 │ │ │ │ + ldr r3, [pc, #232] @ (450c8 ) │ │ │ │ ldr.w r2, [sl, r3] │ │ │ │ - ldr r3, [pc, #228] @ (45144 ) │ │ │ │ + ldr r3, [pc, #228] @ (450cc ) │ │ │ │ add r3, pc │ │ │ │ vldr d7, [r2] │ │ │ │ vldr d6, [r3, #8] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 450aa │ │ │ │ + blt.n 45032 │ │ │ │ cmp r2, #0 │ │ │ │ ite eq │ │ │ │ moveq r2, #1 │ │ │ │ movne r2, #0 │ │ │ │ str r2, [r3, #4] │ │ │ │ - bne.n 45108 │ │ │ │ - vldr d6, [pc, #156] @ 45120 │ │ │ │ + bne.n 45090 │ │ │ │ + vldr d6, [pc, #156] @ 450a8 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - ldr r2, [pc, #184] @ (45148 ) │ │ │ │ - ldr r3, [pc, #164] @ (45134 ) │ │ │ │ + ldr r2, [pc, #184] @ (450d0 ) │ │ │ │ + ldr r3, [pc, #164] @ (450bc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 45116 │ │ │ │ + bne.n 4509e │ │ │ │ add sp, #32 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ cmp r2, #0 │ │ │ │ - bne.n 4508c │ │ │ │ + bne.n 45014 │ │ │ │ vldr s10, [r9, #8] │ │ │ │ vmov.f64 d3, #36 @ 0x41200000 10.0 │ │ │ │ vldr s12, [r9, #12] │ │ │ │ vmov.f64 d2, #46 @ 0x41700000 15.0 │ │ │ │ vmov.f64 d7, d3 │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vcvt.f64.s32 d5, s10 │ │ │ │ - ldr r3, [pc, #128] @ (4514c ) │ │ │ │ + ldr r3, [pc, #128] @ (450d4 ) │ │ │ │ vcvt.f64.s32 d6, s12 │ │ │ │ ldrh.w r4, [r8] │ │ │ │ ldr r0, [r7, #36] @ 0x24 │ │ │ │ movs r1, #10 │ │ │ │ movs r2, #1 │ │ │ │ strd r1, r4, [sp, #4] │ │ │ │ vmla.f64 d7, d5, d2 │ │ │ │ @@ -76614,292 +76605,292 @@ │ │ │ │ str r2, [sp, #0] │ │ │ │ add r3, pc │ │ │ │ vadd.f64 d7, d7, d4 │ │ │ │ vcvt.s32.f64 s13, d5 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r1, s13 │ │ │ │ vmov r2, s15 │ │ │ │ - bl 9eb8 │ │ │ │ - b.n 4508c │ │ │ │ - vldr d6, [pc, #28] @ 45128 │ │ │ │ + bl 9d80 │ │ │ │ + b.n 45014 │ │ │ │ + vldr d6, [pc, #28] @ 450b0 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vstr d7, [r3, #8] │ │ │ │ - b.n 450ae │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 45036 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ str r6, [r4, #100] @ 0x64 │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ - adds r0, #66 @ 0x42 │ │ │ │ + adds r0, #186 @ 0xba │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r0, #60 @ 0x3c │ │ │ │ + adds r0, #180 @ 0xb4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r6, #9 │ │ │ │ + lsls r0, r5, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r3, r5 │ │ │ │ + subs r6, r7, r4 │ │ │ │ movs r6, r0 │ │ │ │ - cmp r7, #108 @ 0x6c │ │ │ │ + cmp r7, #228 @ 0xe4 │ │ │ │ movs r1, r0 │ │ │ │ - ldrb r4, [r2, #3] │ │ │ │ + ldrb r0, [r6, #11] │ │ │ │ movs r0, r0 │ │ │ │ add.w r0, r0, #8192 @ 0x2000 │ │ │ │ ldr.w r2, [r0, #472] @ 0x1d8 │ │ │ │ - cbz r2, 45172 │ │ │ │ - ldr r3, [pc, #24] @ (45174 ) │ │ │ │ + cbz r2, 450fa │ │ │ │ + ldr r3, [pc, #24] @ (450fc ) │ │ │ │ movs r1, #0 │ │ │ │ push {r4} │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ str r4, [r2, #0] │ │ │ │ str r2, [r3, #0] │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ str.w r1, [r0, #472] @ 0x1d8 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ - subs r4, r3, r1 │ │ │ │ + subs r4, r7, r0 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r2, [pc, #228] @ (45260 ) │ │ │ │ - ldr r3, [pc, #232] @ (45264 ) │ │ │ │ + ldr r2, [pc, #228] @ (451e8 ) │ │ │ │ + ldr r3, [pc, #232] @ (451ec ) │ │ │ │ add r2, pc │ │ │ │ vldr d7, [r0, #336] @ 0x150 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ vldr d6, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 45240 │ │ │ │ + bgt.n 451c8 │ │ │ │ vldr d7, [r0, #200] @ 0xc8 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ vldr d5, [r0, #208] @ 0xd0 │ │ │ │ vmov.f64 d4, #20 @ 0x40a00000 5.0 │ │ │ │ - vldr d3, [pc, #164] @ 45248 │ │ │ │ + vldr d3, [pc, #164] @ 451d0 │ │ │ │ vabs.f64 d7, d7 │ │ │ │ - ldr r3, [pc, #188] @ (45268 ) │ │ │ │ + ldr r3, [pc, #188] @ (451f0 ) │ │ │ │ vabs.f64 d5, d5 │ │ │ │ - vldr d0, [pc, #156] @ 45250 │ │ │ │ + vldr d0, [pc, #156] @ 451d8 │ │ │ │ vadd.f64 d7, d7, d5 │ │ │ │ vadd.f64 d7, d7, d2 │ │ │ │ vdiv.f64 d5, d3, d7 │ │ │ │ vcmp.f64 d5, d4 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d5, d4 │ │ │ │ vadd.f64 d6, d6, d5 │ │ │ │ vstr d6, [r0, #336] @ 0x150 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 4523a │ │ │ │ - vldr d1, [pc, #120] @ 45258 │ │ │ │ - b.n 451e6 │ │ │ │ + cbz r3, 451c2 │ │ │ │ + vldr d1, [pc, #120] @ 451e0 │ │ │ │ + b.n 4516e │ │ │ │ ldr r3, [r3, #8] │ │ │ │ - cbz r3, 4523a │ │ │ │ + cbz r3, 451c2 │ │ │ │ ldr r2, [r3, #16] │ │ │ │ cmp r2, #4 │ │ │ │ - bne.n 451e2 │ │ │ │ + bne.n 4516a │ │ │ │ ldr r2, [r3, #12] │ │ │ │ cmp r2, #0 │ │ │ │ - beq.n 451e2 │ │ │ │ + beq.n 4516a │ │ │ │ vldr d3, [r3, #248] @ 0xf8 │ │ │ │ vldr d7, [r0, #248] @ 0xf8 │ │ │ │ vldr d4, [r3, #240] @ 0xf0 │ │ │ │ vldr d5, [r0, #240] @ 0xf0 │ │ │ │ vsub.f64 d7, d7, d3 │ │ │ │ vldr d2, [r3, #256] @ 0x100 │ │ │ │ vldr d6, [r0, #256] @ 0x100 │ │ │ │ vsub.f64 d5, d5, d4 │ │ │ │ vmul.f64 d7, d7, d7 │ │ │ │ vsub.f64 d6, d6, d2 │ │ │ │ vmla.f64 d7, d5, d5 │ │ │ │ vmla.f64 d7, d6, d6 │ │ │ │ vcmpe.f64 d1, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 451e2 │ │ │ │ + ble.n 4516a │ │ │ │ vldr d0, [r3, #280] @ 0x118 │ │ │ │ vmov.f64 d1, d7 │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 451e6 │ │ │ │ + bne.n 4516e │ │ │ │ vstr d0, [r0, #328] @ 0x148 │ │ │ │ bx lr │ │ │ │ vldr d0, [r0, #328] @ 0x148 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ add r4, sp, #32 │ │ │ │ ldrh r4, [r3, r0] │ │ │ │ stc2l 0, cr4, [r4], #520 @ 0x208 │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ ldmia r2!, {r4, r7} │ │ │ │ @ instruction: 0xfbf3421f │ │ │ │ - cmp r6, #128 @ 0x80 │ │ │ │ + cmp r6, #248 @ 0xf8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4032] @ 0xfc0 │ │ │ │ - ldr r6, [pc, #476] @ (45460 ) │ │ │ │ + ldr r6, [pc, #476] @ (453e8 ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - ldr r2, [pc, #476] @ (45464 ) │ │ │ │ + ldr r2, [pc, #476] @ (453ec ) │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #476] @ (45468 ) │ │ │ │ + ldr r3, [pc, #476] @ (453f0 ) │ │ │ │ add r2, pc │ │ │ │ - ldr r5, [pc, #476] @ (4546c ) │ │ │ │ + ldr r5, [pc, #476] @ (453f4 ) │ │ │ │ ldr r4, [r6, #0] │ │ │ │ add r5, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ adds r4, #1 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ str r4, [r6, #0] │ │ │ │ lsls r3, r4, #29 │ │ │ │ - bne.n 452b0 │ │ │ │ - ldr r3, [pc, #456] @ (45470 ) │ │ │ │ + bne.n 45238 │ │ │ │ + ldr r3, [pc, #456] @ (453f8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r3, [r3, #8] │ │ │ │ cmp r4, r3 │ │ │ │ - bgt.n 45302 │ │ │ │ - ldr r2, [pc, #448] @ (45474 ) │ │ │ │ + bgt.n 4528a │ │ │ │ + ldr r2, [pc, #448] @ (453fc ) │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r3, [pc, #448] @ (45478 ) │ │ │ │ + ldr r3, [pc, #448] @ (45400 ) │ │ │ │ add r2, pc │ │ │ │ vldr d6, [r2] │ │ │ │ ldr r1, [r5, r3] │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vldr d5, [r1] │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vadd.f64 d5, d5, d6 │ │ │ │ - ldr r2, [pc, #424] @ (4547c ) │ │ │ │ - ldr r3, [pc, #428] @ (45480 ) │ │ │ │ + ldr r2, [pc, #424] @ (45404 ) │ │ │ │ + ldr r3, [pc, #428] @ (45408 ) │ │ │ │ vstr d5, [r1] │ │ │ │ ldr r2, [r5, r2] │ │ │ │ vstr d6, [r2] │ │ │ │ ldr r3, [r5, r3] │ │ │ │ - ldr r2, [pc, #416] @ (45484 ) │ │ │ │ + ldr r2, [pc, #416] @ (4540c ) │ │ │ │ add r2, pc │ │ │ │ vstr d7, [r3] │ │ │ │ - ldr r3, [pc, #380] @ (45468 ) │ │ │ │ + ldr r3, [pc, #380] @ (453f0 ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 45426 │ │ │ │ + bne.w 453ae │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ vpop {d8} │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ add r7, sp, #8 │ │ │ │ mov r1, sp │ │ │ │ mov r0, r7 │ │ │ │ - blx 3050 <__gettimeofday64@plt> │ │ │ │ + blx 3004 <__gettimeofday64@plt> │ │ │ │ ldr r3, [r6, #4] │ │ │ │ - cbnz r3, 4535c │ │ │ │ + cbnz r3, 452e4 │ │ │ │ add.w ip, r6, #8 │ │ │ │ movs r3, #1 │ │ │ │ - vldr d4, [pc, #280] @ 45430 │ │ │ │ + vldr d4, [pc, #280] @ 453b8 │ │ │ │ str r3, [r6, #4] │ │ │ │ ldmia.w r7, {r0, r1, r2, r3} │ │ │ │ stmia.w ip, {r0, r1, r2, r3} │ │ │ │ vstr d4, [r6, #24] │ │ │ │ - ldr r2, [pc, #348] @ (45488 ) │ │ │ │ + ldr r2, [pc, #348] @ (45410 ) │ │ │ │ vmov.f64 d7, #96 @ 0x3f000000 0.5 │ │ │ │ - ldr r3, [pc, #328] @ (45478 ) │ │ │ │ + ldr r3, [pc, #328] @ (45400 ) │ │ │ │ add r2, pc │ │ │ │ vldr d6, [r2, #32] │ │ │ │ ldr r1, [r5, r3] │ │ │ │ vsub.f64 d6, d4, d6 │ │ │ │ vldr d5, [r1] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 4539e │ │ │ │ - ldr r3, [pc, #320] @ (4548c ) │ │ │ │ + bgt.n 45326 │ │ │ │ + ldr r3, [pc, #320] @ (45414 ) │ │ │ │ add r3, pc │ │ │ │ vldr d6, [r3] │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - b.n 452cc │ │ │ │ + b.n 45254 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ ldr r2, [r6, #8] │ │ │ │ ldr r1, [r6, #16] │ │ │ │ subs r2, r3, r2 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vldr d4, [r6, #24] │ │ │ │ subs r3, r3, r1 │ │ │ │ movw r1, #16960 @ 0x4240 │ │ │ │ movt r1, #15 │ │ │ │ mla r3, r1, r2, r3 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 4540e │ │ │ │ + ble.n 45396 │ │ │ │ vmov s15, r3 │ │ │ │ - vldr d6, [pc, #180] @ 45438 │ │ │ │ + vldr d6, [pc, #180] @ 453c0 │ │ │ │ add.w ip, r6, #8 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ ldmia.w r7, {r0, r1, r2, r3} │ │ │ │ stmia.w ip, {r0, r1, r2, r3} │ │ │ │ vmla.f64 d4, d7, d6 │ │ │ │ vstr d4, [r6, #24] │ │ │ │ - b.n 45328 │ │ │ │ + b.n 452b0 │ │ │ │ vsub.f64 d3, d5, d4 │ │ │ │ vmov.f64 d8, #112 @ 0x3f800000 1.0 │ │ │ │ vmov s5, r4 │ │ │ │ vcvt.f64.s32 d0, s5 │ │ │ │ - vldr d2, [pc, #144] @ 45440 │ │ │ │ + vldr d2, [pc, #144] @ 453c8 │ │ │ │ vabs.f64 d1, d3 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vsub.f64 d3, d1, d3 │ │ │ │ vmul.f64 d1, d0, d1 │ │ │ │ vmul.f64 d3, d3, d6 │ │ │ │ vdiv.f64 d6, d3, d1 │ │ │ │ vcmpe.f64 d6, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 45404 │ │ │ │ - vldr d2, [pc, #112] @ 45448 │ │ │ │ + bmi.n 4538c │ │ │ │ + vldr d2, [pc, #112] @ 453d0 │ │ │ │ vcmpe.f64 d6, d2 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 4541c │ │ │ │ + bgt.n 453a4 │ │ │ │ vmul.f64 d7, d6, d7 │ │ │ │ vmov.f64 d2, d6 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ - ldr r3, [pc, #160] @ (45490 ) │ │ │ │ + ldr r3, [pc, #160] @ (45418 ) │ │ │ │ movs r0, #0 │ │ │ │ - ldr r2, [pc, #160] @ (45494 ) │ │ │ │ + ldr r2, [pc, #160] @ (4541c ) │ │ │ │ add r3, pc │ │ │ │ add r2, pc │ │ │ │ str r0, [r3, #0] │ │ │ │ vstr d2, [r2] │ │ │ │ vstr d4, [r3, #32] │ │ │ │ - b.n 452cc │ │ │ │ + b.n 45254 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ - vldr d7, [pc, #68] @ 45450 │ │ │ │ - b.n 453ee │ │ │ │ + vldr d7, [pc, #68] @ 453d8 │ │ │ │ + b.n 45376 │ │ │ │ ittt ne │ │ │ │ addne r6, #8 │ │ │ │ ldmiane.w r7, {r0, r1, r2, r3} │ │ │ │ stmiane.w r6, {r0, r1, r2, r3} │ │ │ │ - b.n 45328 │ │ │ │ + b.n 452b0 │ │ │ │ vmov.f64 d6, d2 │ │ │ │ - vldr d7, [pc, #52] @ 45458 │ │ │ │ - b.n 453ee │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + vldr d7, [pc, #52] @ 453e0 │ │ │ │ + b.n 45376 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ stc 0, cr10, [sp, #724] @ 0x2d4 │ │ │ │ stmia r6!, {r0, r1, r2, r4, r5, r6, r7} │ │ │ │ subs r6, #176 @ 0xb0 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ @@ -76914,197 +76905,197 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #20 │ │ │ │ stmia r7!, {r2, r3, r4} │ │ │ │ adds r1, r6, #1 │ │ │ │ strb r7, [r0, #7] │ │ │ │ subs r7, #44 @ 0x2c │ │ │ │ - adds r4, r0, r5 │ │ │ │ + adds r4, r4, r4 │ │ │ │ movs r6, r0 │ │ │ │ - cmp r5, #112 @ 0x70 │ │ │ │ + cmp r5, #232 @ 0xe8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #106 @ 0x6a │ │ │ │ + cmp r5, #226 @ 0xe2 │ │ │ │ movs r1, r0 │ │ │ │ - ldrb r4, [r1, r7] │ │ │ │ + ldrb r4, [r5, r6] │ │ │ │ movs r1, r0 │ │ │ │ - ldrb r4, [r7, r6] │ │ │ │ + ldrb r4, [r3, r6] │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #10 │ │ │ │ + lsls r4, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r5, #26 │ │ │ │ + cmp r5, #146 @ 0x92 │ │ │ │ movs r1, r0 │ │ │ │ - adds r4, r3, r2 │ │ │ │ + adds r4, r7, r1 │ │ │ │ movs r6, r0 │ │ │ │ - ldrb r0, [r5, r4] │ │ │ │ + ldrb r0, [r1, r4] │ │ │ │ movs r1, r0 │ │ │ │ - asrs r0, r3, #31 │ │ │ │ + asrs r0, r7, #30 │ │ │ │ movs r6, r0 │ │ │ │ - ldrb r6, [r7, r1] │ │ │ │ + ldrb r6, [r3, r1] │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3904] @ 0xf40 │ │ │ │ - ldr r2, [pc, #616] @ (45718 ) │ │ │ │ + ldr r2, [pc, #616] @ (456a0 ) │ │ │ │ mov r1, r0 │ │ │ │ - ldr r3, [pc, #616] @ (4571c ) │ │ │ │ + ldr r3, [pc, #616] @ (456a4 ) │ │ │ │ cmp r1, #1 │ │ │ │ add r2, pc │ │ │ │ sub sp, #132 @ 0x84 │ │ │ │ it lt │ │ │ │ movlt r1, #1 │ │ │ │ - ldr r5, [pc, #608] @ (45720 ) │ │ │ │ + ldr r5, [pc, #608] @ (456a8 ) │ │ │ │ mov.w r0, #1000 @ 0x3e8 │ │ │ │ mov.w r6, #286331153 @ 0x11111111 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r5, pc │ │ │ │ movw r7, #4369 @ 0x1111 │ │ │ │ movt r7, #16273 @ 0x3f91 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #124] @ 0x7c │ │ │ │ mov.w r3, #0 │ │ │ │ - bl 490a8 │ │ │ │ - ldr r3, [pc, #580] @ (45724 ) │ │ │ │ + bl 49030 │ │ │ │ + ldr r3, [pc, #580] @ (456ac ) │ │ │ │ str r0, [sp, #16] │ │ │ │ - add r1, pc, #556 @ (adr r1, 45710 ) │ │ │ │ + add r1, pc, #556 @ (adr r1, 45698 ) │ │ │ │ ldrd r0, r1, [r1] │ │ │ │ ldr r3, [r5, r3] │ │ │ │ strd r6, r7, [r3] │ │ │ │ - ldr r3, [pc, #568] @ (45728 ) │ │ │ │ + ldr r3, [pc, #568] @ (456b0 ) │ │ │ │ ldr r3, [r5, r3] │ │ │ │ strd r0, r1, [r3] │ │ │ │ movs r0, #0 │ │ │ │ - ldr r3, [pc, #560] @ (4572c ) │ │ │ │ + ldr r3, [pc, #560] @ (456b4 ) │ │ │ │ movs r1, #0 │ │ │ │ ldr.w fp, [r5, r3] │ │ │ │ strd r0, r1, [fp] │ │ │ │ - bl 14fd0 │ │ │ │ - ldr r3, [pc, #548] @ (45730 ) │ │ │ │ + bl 14f58 │ │ │ │ + ldr r3, [pc, #548] @ (456b8 ) │ │ │ │ str r0, [sp, #4] │ │ │ │ ldr r4, [r5, r3] │ │ │ │ ldr r3, [r4, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 456ac │ │ │ │ - ldr r3, [pc, #540] @ (45734 ) │ │ │ │ - ldr.w r9, [pc, #540] @ 45738 │ │ │ │ - vldr d8, [pc, #480] @ 45700 │ │ │ │ - vldr d9, [pc, #484] @ 45708 │ │ │ │ + beq.w 45634 │ │ │ │ + ldr r3, [pc, #540] @ (456bc ) │ │ │ │ + ldr.w r9, [pc, #540] @ 456c0 │ │ │ │ + vldr d8, [pc, #480] @ 45688 │ │ │ │ + vldr d9, [pc, #484] @ 45690 │ │ │ │ add r9, pc │ │ │ │ ldr.w r8, [r5, r3] │ │ │ │ - ldr r3, [pc, #528] @ (4573c ) │ │ │ │ + ldr r3, [pc, #528] @ (456c4 ) │ │ │ │ ldr r6, [r5, r3] │ │ │ │ - ldr r3, [pc, #528] @ (45740 ) │ │ │ │ + ldr r3, [pc, #528] @ (456c8 ) │ │ │ │ ldr r7, [r5, r3] │ │ │ │ - ldr r3, [pc, #528] @ (45744 ) │ │ │ │ + ldr r3, [pc, #528] @ (456cc ) │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r5, [sp, #4] │ │ │ │ add.w sl, r6, #141312 @ 0x22800 │ │ │ │ mov r0, r5 │ │ │ │ - bl 15222 │ │ │ │ + bl 151aa │ │ │ │ mov r0, r5 │ │ │ │ - bl 1508e │ │ │ │ + bl 15016 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ strd r4, r9, [sp, #8] │ │ │ │ ldr r5, [r3, #8] │ │ │ │ add.w r3, r7, #141312 @ 0x22800 │ │ │ │ str r3, [sp, #0] │ │ │ │ - bl 45270 │ │ │ │ + bl 451f8 │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 456d0 │ │ │ │ - bl 28098 │ │ │ │ + beq.w 45658 │ │ │ │ + bl 28020 │ │ │ │ add.w r9, r6, #4416 @ 0x1140 │ │ │ │ mov r4, r6 │ │ │ │ - bl 294b4 │ │ │ │ + bl 2943c │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - cbz r3, 45592 │ │ │ │ + cbz r3, 4551a │ │ │ │ ldr r3, [r4, #12] │ │ │ │ lsls r3, r3, #26 │ │ │ │ - bmi.n 45592 │ │ │ │ + bmi.n 4551a │ │ │ │ ldr.w r3, [r9, #-8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r1, r0 │ │ │ │ - cbz r0, 45592 │ │ │ │ + cbz r0, 4551a │ │ │ │ ldr.w r3, [r9, #-4] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r9, r9, #4416 @ 0x1140 │ │ │ │ cmp r4, sl │ │ │ │ - bne.n 45574 │ │ │ │ + bne.n 454fc │ │ │ │ add.w r9, r7, #4416 @ 0x1140 │ │ │ │ mov r4, r7 │ │ │ │ ldr r3, [r4, #16] │ │ │ │ - cbz r3, 455bc │ │ │ │ + cbz r3, 45544 │ │ │ │ ldr.w r3, [r9, #-8] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ mov r1, r0 │ │ │ │ - cbz r0, 455bc │ │ │ │ + cbz r0, 45544 │ │ │ │ ldr.w r3, [r9, #-4] │ │ │ │ mov r0, r4 │ │ │ │ blx r3 │ │ │ │ ldr r3, [sp, #0] │ │ │ │ add.w r4, r4, #4416 @ 0x1140 │ │ │ │ add.w r9, r9, #4416 @ 0x1140 │ │ │ │ cmp r4, r3 │ │ │ │ - bne.n 455a4 │ │ │ │ + bne.n 4552c │ │ │ │ subs r5, #1 │ │ │ │ cmp r5, #0 │ │ │ │ - bgt.n 45558 │ │ │ │ + bgt.n 454e0 │ │ │ │ ldrd r4, r9, [sp, #8] │ │ │ │ mov r5, r6 │ │ │ │ - bl 2c1e0 │ │ │ │ + bl 2c168 │ │ │ │ add.w sl, r6, #141312 @ 0x22800 │ │ │ │ - bl 256ec │ │ │ │ - b.n 455ec │ │ │ │ + bl 25674 │ │ │ │ + b.n 45574 │ │ │ │ add.w r5, r5, #4416 @ 0x1140 │ │ │ │ cmp r5, sl │ │ │ │ - beq.n 45600 │ │ │ │ + beq.n 45588 │ │ │ │ ldr r3, [r5, #16] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 455e4 │ │ │ │ + beq.n 4556c │ │ │ │ mov r0, r5 │ │ │ │ add.w r5, r5, #4416 @ 0x1140 │ │ │ │ - bl 40738 │ │ │ │ + bl 406c0 │ │ │ │ cmp r5, sl │ │ │ │ - bne.n 455ec │ │ │ │ + bne.n 45574 │ │ │ │ ldr.w r3, [r9, #40] @ 0x28 │ │ │ │ adds r3, #1 │ │ │ │ str.w r3, [r9, #40] @ 0x28 │ │ │ │ - bl 4249c │ │ │ │ - bl 25a50 │ │ │ │ - bl 22d74 │ │ │ │ + bl 42424 │ │ │ │ + bl 259d8 │ │ │ │ + bl 22cfc │ │ │ │ vldr d7, [r9, #24] │ │ │ │ vldr d5, [r9, #48] @ 0x30 │ │ │ │ ldr.w r3, [r9, #40] @ 0x28 │ │ │ │ vsub.f64 d5, d7, d5 │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 45696 │ │ │ │ + ble.n 4561e │ │ │ │ vcmpe.f64 d5, d9 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - blt.n 45696 │ │ │ │ + blt.n 4561e │ │ │ │ vmov s13, r3 │ │ │ │ vstr d7, [r9, #48] @ 0x30 │ │ │ │ vmov.f64 d3, #96 @ 0x3f000000 0.5 │ │ │ │ movs r3, #0 │ │ │ │ vcvt.f64.s32 d4, s13 │ │ │ │ str.w r3, [r9, #40] @ 0x28 │ │ │ │ - vldr d10, [pc, #180] @ 45700 │ │ │ │ + vldr d10, [pc, #180] @ 45688 │ │ │ │ vldr d6, [fp] │ │ │ │ - ldr r1, [pc, #244] @ (45748 ) │ │ │ │ + ldr r1, [pc, #244] @ (456d0 ) │ │ │ │ vdiv.f64 d7, d4, d5 │ │ │ │ vcmpe.f64 d6, d8 │ │ │ │ add r1, pc │ │ │ │ vadd.f64 d7, d7, d3 │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r3, s15 │ │ │ │ cmp r3, #1 │ │ │ │ @@ -77117,118 +77108,118 @@ │ │ │ │ vcvt.s32.f64 s15, d7 │ │ │ │ vmov r2, s15 │ │ │ │ cmp r2, #1 │ │ │ │ it lt │ │ │ │ movlt r2, #1 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ str r2, [r1, #8] │ │ │ │ - bgt.n 456da │ │ │ │ + bgt.n 45662 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ - bl 151c8 │ │ │ │ + bl 15150 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ subs r0, r3, r0 │ │ │ │ - bl 1524a │ │ │ │ + bl 151d2 │ │ │ │ ldr r3, [r4, #0] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.w 45538 │ │ │ │ - ldr r2, [pc, #156] @ (4574c ) │ │ │ │ - ldr r3, [pc, #108] @ (4571c ) │ │ │ │ + bne.w 454c0 │ │ │ │ + ldr r2, [pc, #156] @ (456d4 ) │ │ │ │ + ldr r3, [pc, #108] @ (456a4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #124] @ 0x7c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 456f8 │ │ │ │ + bne.n 45680 │ │ │ │ ldr r0, [sp, #4] │ │ │ │ add sp, #132 @ 0x84 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 13b48 │ │ │ │ + b.w 13c20 │ │ │ │ vldr d0, [fp] │ │ │ │ - bl 28084 │ │ │ │ - b.n 4556a │ │ │ │ - ldr r2, [pc, #116] @ (45750 ) │ │ │ │ + bl 2800c │ │ │ │ + b.n 454f2 │ │ │ │ + ldr r2, [pc, #116] @ (456d8 ) │ │ │ │ add r5, sp, #24 │ │ │ │ movs r1, #99 @ 0x63 │ │ │ │ mov r0, r5 │ │ │ │ add r2, pc │ │ │ │ - blx 34f4 │ │ │ │ + blx 349c │ │ │ │ mov r0, r5 │ │ │ │ - bl 40318 │ │ │ │ + bl 402a0 │ │ │ │ vldr d8, [fp] │ │ │ │ vadd.f64 d8, d8, d10 │ │ │ │ - b.n 45696 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 4561e │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r6, r1 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ pop {r0, r1, r2, r3, r4, r6, r7} │ │ │ │ ldrb r2, [r3, #2] │ │ │ │ adds r4, #86 @ 0x56 │ │ │ │ subs r7, #34 @ 0x22 │ │ │ │ - cmp r3, #72 @ 0x48 │ │ │ │ + cmp r3, #192 @ 0xc0 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r3, #52 @ 0x34 │ │ │ │ + cmp r3, #172 @ 0xac │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r0, #10 │ │ │ │ + lsls r0, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #10 │ │ │ │ + lsls r4, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #12 │ │ │ │ + lsls r0, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r3, #12 │ │ │ │ + lsls r4, r2, #12 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r0, r5, #26 │ │ │ │ + asrs r0, r1, #26 │ │ │ │ movs r6, r0 │ │ │ │ - lsls r0, r4, #10 │ │ │ │ + lsls r0, r3, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #10 │ │ │ │ + lsls r0, r0, #10 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r0, r5] │ │ │ │ + ldrh r0, [r4, r4] │ │ │ │ movs r1, r0 │ │ │ │ - ldrh r0, [r3, r0] │ │ │ │ + ldr r0, [r7, r7] │ │ │ │ movs r1, r0 │ │ │ │ - cmp r1, #76 @ 0x4c │ │ │ │ + cmp r1, #196 @ 0xc4 │ │ │ │ movs r1, r0 │ │ │ │ - strb r6, [r2, #29] │ │ │ │ + ldrb r2, [r6, #5] │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ mov r6, r0 │ │ │ │ - ldr r0, [pc, #124] @ (457e8 ) │ │ │ │ + ldr r0, [pc, #124] @ (45770 ) │ │ │ │ movs r3, #0 │ │ │ │ movs r1, #21 │ │ │ │ movw r2, #8672 @ 0x21e0 │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ - ldr r5, [pc, #112] @ (457ec ) │ │ │ │ + bl 13ac0 │ │ │ │ + ldr r5, [pc, #112] @ (45774 ) │ │ │ │ movs r1, #0 │ │ │ │ movw r2, #8672 @ 0x21e0 │ │ │ │ mov r4, r0 │ │ │ │ - blx 3084 │ │ │ │ - ldr r3, [pc, #104] @ (457f0 ) │ │ │ │ + blx 3038 │ │ │ │ + ldr r3, [pc, #104] @ (45778 ) │ │ │ │ add r5, pc │ │ │ │ ldr r2, [r6, #68] @ 0x44 │ │ │ │ mov r0, r6 │ │ │ │ - vldr d7, [pc, #80] @ 457e0 │ │ │ │ + vldr d7, [pc, #80] @ 45768 │ │ │ │ movs r1, #100 @ 0x64 │ │ │ │ ldr r3, [r5, r3] │ │ │ │ movs r5, #0 │ │ │ │ str r2, [r4, #4] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r2, [r4, #0] │ │ │ │ mov.w r2, #4294967295 @ 0xffffffff │ │ │ │ @@ -77241,172 +77232,172 @@ │ │ │ │ mov r1, r4 │ │ │ │ str r5, [r4, #16] │ │ │ │ str r5, [r4, #96] @ 0x60 │ │ │ │ vstr d7, [r4, #24] │ │ │ │ strd r5, r2, [r3, #52] @ 0x34 │ │ │ │ mov r2, r5 │ │ │ │ str.w r5, [r6, #444] @ 0x1bc │ │ │ │ - bl 43258 │ │ │ │ + bl 431e0 │ │ │ │ mov r0, r4 │ │ │ │ strd r5, r5, [r6, #448] @ 0x1c0 │ │ │ │ strd r5, r5, [r6, #456] @ 0x1c8 │ │ │ │ strd r5, r5, [r6, #464] @ 0x1d0 │ │ │ │ strd r5, r5, [r6, #472] @ 0x1d8 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ - strb r2, [r3, #27] │ │ │ │ + ldrb r6, [r6, #3] │ │ │ │ movs r0, r0 │ │ │ │ - cmp r0, #116 @ 0x74 │ │ │ │ + cmp r0, #236 @ 0xec │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ add.w r6, r0, #8192 @ 0x2000 │ │ │ │ mov r4, r0 │ │ │ │ - ldr r5, [pc, #128] @ (4588c ) │ │ │ │ + ldr r5, [pc, #128] @ (45814 ) │ │ │ │ ldr.w r0, [r6, #464] @ 0x1d0 │ │ │ │ add r5, pc │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r4 │ │ │ │ - bl 32638 │ │ │ │ + bl 325c0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 39f9c │ │ │ │ + bl 39f24 │ │ │ │ ldr.w r0, [r6, #460] @ 0x1cc │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r4 │ │ │ │ - bl 30490 │ │ │ │ + bl 30418 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35c54 │ │ │ │ + bl 35bdc │ │ │ │ mov r0, r4 │ │ │ │ - bl 45150 │ │ │ │ + bl 450d8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 4020c │ │ │ │ + bl 40194 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ ldr r3, [r2, #68] @ 0x44 │ │ │ │ cmp r3, r4 │ │ │ │ itt eq │ │ │ │ ldreq r3, [r4, #4] │ │ │ │ streq r3, [r2, #68] @ 0x44 │ │ │ │ - beq.n 4586c │ │ │ │ + beq.n 457f4 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3, #4] │ │ │ │ cmp r3, r4 │ │ │ │ - bne.n 45860 │ │ │ │ + bne.n 457e8 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ str r3, [r2, #4] │ │ │ │ - ldr r3, [pc, #32] @ (45890 ) │ │ │ │ + ldr r3, [pc, #32] @ (45818 ) │ │ │ │ ldr r1, [r4, #0] │ │ │ │ ldr r2, [r5, r3] │ │ │ │ ldr r3, [r2, #0] │ │ │ │ cmp r3, r4 │ │ │ │ - beq.n 45880 │ │ │ │ + beq.n 45808 │ │ │ │ mov r2, r3 │ │ │ │ ldr r3, [r3, #0] │ │ │ │ cmp r3, r4 │ │ │ │ - bne.n 45878 │ │ │ │ + bne.n 45800 │ │ │ │ mov r0, r4 │ │ │ │ str r1, [r2, #0] │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ - b.w 13b48 │ │ │ │ - movs r7, #238 @ 0xee │ │ │ │ + b.w 13c20 │ │ │ │ + cmp r0, #102 @ 0x66 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r5, #11 │ │ │ │ + lsls r0, r4, #11 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - cbz r0, 458d6 │ │ │ │ + cbz r0, 4585e │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ mov r6, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 458cc │ │ │ │ + ble.n 45854 │ │ │ │ movs r4, #0 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ ldr.w r5, [r3, r4, lsl #2] │ │ │ │ adds r4, #1 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r4, r3 │ │ │ │ - blt.n 458b2 │ │ │ │ + blt.n 4583a │ │ │ │ ldr r0, [r6, #8] │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ - b.w 13b48 │ │ │ │ + b.w 13c20 │ │ │ │ bx lr │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r3, [pc, #24] @ (45900 ) │ │ │ │ + ldr r3, [pc, #24] @ (45888 ) │ │ │ │ movs r2, #12 │ │ │ │ - ldr r0, [pc, #24] @ (45904 ) │ │ │ │ + ldr r0, [pc, #24] @ (4588c ) │ │ │ │ movs r1, #61 @ 0x3d │ │ │ │ add r3, pc │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #0 │ │ │ │ strd r2, r2, [r0] │ │ │ │ str r2, [r0, #8] │ │ │ │ pop {r3, pc} │ │ │ │ @ instruction: 0xffa7ffff │ │ │ │ - strb r0, [r5, #21] │ │ │ │ + strb r4, [r0, #30] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ ldr r6, [r0, #4] │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ cmp r6, #0 │ │ │ │ - ble.n 45934 │ │ │ │ + ble.n 458bc │ │ │ │ add.w r3, r6, #1073741824 @ 0x40000000 │ │ │ │ ldr r2, [r0, #8] │ │ │ │ subs r3, #1 │ │ │ │ ldr.w r3, [r2, r3, lsl #2] │ │ │ │ ldr r2, [r3, #4] │ │ │ │ cmp r2, #1 │ │ │ │ - beq.n 45988 │ │ │ │ + beq.n 45910 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ cmp r6, r3 │ │ │ │ - bge.n 459a0 │ │ │ │ - ldr r7, [pc, #128] @ (459bc ) │ │ │ │ + bge.n 45928 │ │ │ │ + ldr r7, [pc, #128] @ (45944 ) │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #12 │ │ │ │ movs r1, #83 @ 0x53 │ │ │ │ add r7, pc │ │ │ │ mov r0, r7 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r6, r0 │ │ │ │ movs r3, #5 │ │ │ │ mov r0, r7 │ │ │ │ movs r2, #120 @ 0x78 │ │ │ │ movs r1, #86 @ 0x56 │ │ │ │ str r3, [r6, #0] │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r6, #4] │ │ │ │ movs r3, #0 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov ip, r4 │ │ │ │ str r0, [r6, #8] │ │ │ │ mov r4, r0 │ │ │ │ ldrd r7, lr, [r5, #4] │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ add.w r8, r7, #1 │ │ │ │ @@ -77419,127 +77410,127 @@ │ │ │ │ ldr r7, [r3, #8] │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r7!, {r0, r1, r2, r3} │ │ │ │ ldr r3, [r5, #0] │ │ │ │ cmp r6, r3 │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r7, {r0, r1} │ │ │ │ - blt.n 4593a │ │ │ │ + blt.n 458c2 │ │ │ │ adds r3, #5 │ │ │ │ movs r1, #12 │ │ │ │ - ldr r0, [pc, #24] @ (459c0 ) │ │ │ │ + ldr r0, [pc, #24] @ (45948 ) │ │ │ │ lsls r3, r3, #1 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ str r3, [r5, #0] │ │ │ │ add r0, pc │ │ │ │ mul.w r3, r1, r3 │ │ │ │ movs r1, #80 @ 0x50 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ str r0, [r5, #8] │ │ │ │ - b.n 4593a │ │ │ │ - strb r6, [r2, #20] │ │ │ │ + b.n 458c2 │ │ │ │ + strb r2, [r6, #28] │ │ │ │ movs r0, r0 │ │ │ │ - strb r4, [r5, #18] │ │ │ │ + strb r0, [r1, #27] │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ - ldr r2, [pc, #160] @ (45a74 ) │ │ │ │ + ldr r2, [pc, #160] @ (459fc ) │ │ │ │ sub sp, #36 @ 0x24 │ │ │ │ - ldr r3, [pc, #160] @ (45a78 ) │ │ │ │ + ldr r3, [pc, #160] @ (45a00 ) │ │ │ │ mov r5, r0 │ │ │ │ add r2, pc │ │ │ │ mov r4, r1 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ - cbz r3, 45a36 │ │ │ │ + cbz r3, 459be │ │ │ │ add.w r3, r3, #1073741824 @ 0x40000000 │ │ │ │ ldr r2, [r5, #8] │ │ │ │ subs r3, #1 │ │ │ │ ldr.w r5, [r2, r3, lsl #2] │ │ │ │ ldrd r3, r1, [r5] │ │ │ │ ldr r2, [r5, #8] │ │ │ │ cmp r1, r3 │ │ │ │ - bge.n 45a50 │ │ │ │ + bge.n 459d8 │ │ │ │ adds r3, r1, #1 │ │ │ │ mov lr, r4 │ │ │ │ str r3, [r5, #4] │ │ │ │ movs r3, #24 │ │ │ │ mla ip, r3, r1, r2 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ - ldr r2, [pc, #100] @ (45a7c ) │ │ │ │ - ldr r3, [pc, #92] @ (45a78 ) │ │ │ │ + ldr r2, [pc, #100] @ (45a04 ) │ │ │ │ + ldr r3, [pc, #92] @ (45a00 ) │ │ │ │ add r2, pc │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 45a6e │ │ │ │ + bne.n 459f6 │ │ │ │ add sp, #36 @ 0x24 │ │ │ │ pop {r4, r5, pc} │ │ │ │ mov r1, sp │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #0 │ │ │ │ strd r2, r3, [sp] │ │ │ │ strd r2, r3, [sp, #8] │ │ │ │ strd r2, r3, [sp, #16] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ - b.n 459ec │ │ │ │ + b.n 45974 │ │ │ │ lsls r3, r3, #1 │ │ │ │ movs r1, #24 │ │ │ │ adds r3, #5 │ │ │ │ - ldr r0, [pc, #40] @ (45a80 ) │ │ │ │ + ldr r0, [pc, #40] @ (45a08 ) │ │ │ │ str r3, [r5, #0] │ │ │ │ add r0, pc │ │ │ │ mul.w r3, r1, r3 │ │ │ │ movs r1, #106 @ 0x6a │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mov r2, r0 │ │ │ │ str r0, [r5, #8] │ │ │ │ - b.n 45a02 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 4598a │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - movs r6, #34 @ 0x22 │ │ │ │ + movs r6, #154 @ 0x9a │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r5, #226 @ 0xe2 │ │ │ │ + movs r6, #90 @ 0x5a │ │ │ │ movs r1, r0 │ │ │ │ - strb r6, [r7, #15] │ │ │ │ + strb r2, [r3, #24] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3840] @ 0xf00 │ │ │ │ mov r5, r1 │ │ │ │ - ldr r1, [pc, #372] @ (45c10 ) │ │ │ │ + ldr r1, [pc, #372] @ (45b98 ) │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #372] @ (45c14 ) │ │ │ │ + ldr r2, [pc, #372] @ (45b9c ) │ │ │ │ add r1, pc │ │ │ │ mov r9, r3 │ │ │ │ ldr r3, [r0, #4] │ │ │ │ sub sp, #180 @ 0xb4 │ │ │ │ mov r8, r0 │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r2, [r2, #0] │ │ │ │ str r2, [sp, #172] @ 0xac │ │ │ │ mov.w r2, #0 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 45be2 │ │ │ │ + beq.w 45b6a │ │ │ │ add.w r3, r3, #1073741824 @ 0x40000000 │ │ │ │ ldr r2, [r0, #8] │ │ │ │ subs r3, #1 │ │ │ │ movs r1, #24 │ │ │ │ mov r7, sp │ │ │ │ mov ip, r7 │ │ │ │ ldr.w r3, [r2, r3, lsl #2] │ │ │ │ @@ -77551,31 +77542,31 @@ │ │ │ │ ldmia.w r4, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ add.w sl, sp, #24 │ │ │ │ mov r1, r5 │ │ │ │ mov r2, sl │ │ │ │ mov r0, r7 │ │ │ │ add r4, sp, #48 @ 0x30 │ │ │ │ - bl ab98 │ │ │ │ + bl ab1c │ │ │ │ mov r2, r4 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl ab98 │ │ │ │ + bl ab1c │ │ │ │ mov r1, r7 │ │ │ │ add r2, sp, #72 @ 0x48 │ │ │ │ mov r0, r6 │ │ │ │ - bl ab98 │ │ │ │ + bl ab1c │ │ │ │ mov r0, sl │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ mov r0, r4 │ │ │ │ vmov.f64 d8, d0 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ cmp.w r9, #0 │ │ │ │ vmov.f64 d9, d0 │ │ │ │ - ble.n 45bc4 │ │ │ │ + ble.n 45b4c │ │ │ │ vmov s15, r9 │ │ │ │ movs r4, #1 │ │ │ │ add r7, sp, #96 @ 0x60 │ │ │ │ add.w fp, sp, #144 @ 0x90 │ │ │ │ vcvt.f64.s32 d11, s15 │ │ │ │ add r6, sp, #120 @ 0x78 │ │ │ │ vmov.f64 d10, #112 @ 0x3f800000 1.0 │ │ │ │ @@ -77591,233 +77582,233 @@ │ │ │ │ vdiv.f64 d12, d4, d11 │ │ │ │ vmul.f64 d5, d5, d12 │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vstr d5, [sp, #144] @ 0x90 │ │ │ │ vstr d6, [sp, #152] @ 0x98 │ │ │ │ vstr d7, [sp, #160] @ 0xa0 │ │ │ │ - bl ab28 │ │ │ │ + bl aa1e │ │ │ │ vsub.f64 d7, d10, d12 │ │ │ │ vmul.f64 d12, d9, d12 │ │ │ │ mov r0, r7 │ │ │ │ vmla.f64 d12, d7, d8 │ │ │ │ - bl ab5c │ │ │ │ + bl aa78 │ │ │ │ vldr d3, [sp, #96] @ 0x60 │ │ │ │ mov r0, r6 │ │ │ │ vldr d7, [r5] │ │ │ │ vldr d5, [sp, #112] @ 0x70 │ │ │ │ vldr d4, [sp, #104] @ 0x68 │ │ │ │ vldr d2, [r5, #16] │ │ │ │ vldr d1, [r5, #8] │ │ │ │ vdiv.f64 d6, d12, d0 │ │ │ │ vmla.f64 d7, d6, d3 │ │ │ │ vmla.f64 d2, d6, d5 │ │ │ │ vmla.f64 d1, d6, d4 │ │ │ │ vmov.f64 d0, d7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp r9, r4 │ │ │ │ - bge.n 45b38 │ │ │ │ - ldr r2, [pc, #80] @ (45c18 ) │ │ │ │ - ldr r3, [pc, #76] @ (45c14 ) │ │ │ │ + bge.n 45ac0 │ │ │ │ + ldr r2, [pc, #80] @ (45ba0 ) │ │ │ │ + ldr r3, [pc, #76] @ (45b9c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #172] @ 0xac │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 45c00 │ │ │ │ + bne.n 45b88 │ │ │ │ add sp, #180 @ 0xb4 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - vldr d2, [pc, #36] @ 45c08 │ │ │ │ + vldr d2, [pc, #36] @ 45b90 │ │ │ │ mov r7, sp │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d1, d2 │ │ │ │ vmov.f64 d0, d2 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r8 │ │ │ │ - bl 45908 │ │ │ │ - b.n 45ae4 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bl 45890 │ │ │ │ + b.n 45a6c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ - movs r5, #92 @ 0x5c │ │ │ │ + movs r5, #212 @ 0xd4 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r4, #52 @ 0x34 │ │ │ │ + movs r4, #172 @ 0xac │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3976] @ 0xf88 │ │ │ │ - ldr r5, [pc, #372] @ (45da8 ) │ │ │ │ + ldr r5, [pc, #372] @ (45d30 ) │ │ │ │ sub sp, #60 @ 0x3c │ │ │ │ - ldr r4, [pc, #372] @ (45dac ) │ │ │ │ + ldr r4, [pc, #372] @ (45d34 ) │ │ │ │ mov r7, r0 │ │ │ │ add r5, pc │ │ │ │ - ldr.w fp, [pc, #372] @ 45db0 │ │ │ │ + ldr.w fp, [pc, #372] @ 45d38 │ │ │ │ subs r0, r2, #0 │ │ │ │ add fp, pc │ │ │ │ ldr r4, [r5, r4] │ │ │ │ ldr r4, [r4, #0] │ │ │ │ str r4, [sp, #52] @ 0x34 │ │ │ │ mov.w r4, #0 │ │ │ │ - ble.w 45d76 │ │ │ │ - vldr d9, [pc, #324] @ 45d98 │ │ │ │ + ble.w 45cfe │ │ │ │ + vldr d9, [pc, #324] @ 45d20 │ │ │ │ subs r0, #1 │ │ │ │ mov r8, r3 │ │ │ │ add r0, r1 │ │ │ │ subs r6, r1, #1 │ │ │ │ - vldr d8, [pc, #320] @ 45da0 │ │ │ │ + vldr d8, [pc, #320] @ 45d28 │ │ │ │ vmov.f64 d10, d9 │ │ │ │ - b.n 45c6c │ │ │ │ + b.n 45bf4 │ │ │ │ cmp r0, r6 │ │ │ │ - beq.w 45d76 │ │ │ │ + beq.w 45cfe │ │ │ │ ldrb.w r2, [r6, #1]! │ │ │ │ cmp r2, #127 @ 0x7f │ │ │ │ - bgt.n 45c66 │ │ │ │ - ldr r1, [pc, #316] @ (45db4 ) │ │ │ │ + bgt.n 45bee │ │ │ │ + ldr r1, [pc, #316] @ (45d3c ) │ │ │ │ movs r3, #6 │ │ │ │ mul.w r3, r2, r3 │ │ │ │ ldr.w r4, [fp, r1] │ │ │ │ add.w ip, r4, r3 │ │ │ │ ldrsh r3, [r4, r3] │ │ │ │ ldrsh.w r5, [ip, #2] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 45d56 │ │ │ │ - ldr r3, [pc, #296] @ (45db8 ) │ │ │ │ + ble.n 45cde │ │ │ │ + ldr r3, [pc, #296] @ (45d40 ) │ │ │ │ movs r1, #2 │ │ │ │ add.w r1, r1, r5, lsl #2 │ │ │ │ mov.w r9, #0 │ │ │ │ ldr.w r3, [fp, r3] │ │ │ │ str r6, [sp, #16] │ │ │ │ add.w sl, r1, r3 │ │ │ │ str r4, [sp, #20] │ │ │ │ mov r6, sl │ │ │ │ mov r4, r9 │ │ │ │ strd r2, r0, [sp, #8] │ │ │ │ str.w ip, [sp, #4] │ │ │ │ ldrsh.w r3, [r6, #-2] │ │ │ │ ldrsh.w r2, [r6] │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 45d40 │ │ │ │ - ldr r5, [pc, #252] @ (45dbc ) │ │ │ │ + ble.n 45cc8 │ │ │ │ + ldr r5, [pc, #252] @ (45d44 ) │ │ │ │ adds r2, #1 │ │ │ │ mov.w sl, #0 │ │ │ │ add.w r9, sp, #24 │ │ │ │ ldr.w r5, [fp, r5] │ │ │ │ add.w r5, r5, r2, lsl #2 │ │ │ │ mov r3, r5 │ │ │ │ mov r5, sl │ │ │ │ mov sl, r3 │ │ │ │ - b.n 45cec │ │ │ │ - bl 45908 │ │ │ │ + b.n 45c74 │ │ │ │ + bl 45890 │ │ │ │ ldrsh.w r3, [r6, #-2] │ │ │ │ adds r5, #1 │ │ │ │ add.w sl, sl, #4 │ │ │ │ cmp r3, r5 │ │ │ │ - ble.n 45d40 │ │ │ │ + ble.n 45cc8 │ │ │ │ ldrsh.w r3, [sl, #-4] │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov s14, r3 │ │ │ │ ldrsh.w r3, [sl, #-2] │ │ │ │ mov r0, r9 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ negs r3, r3 │ │ │ │ vdiv.f64 d0, d7, d8 │ │ │ │ vmov s15, r3 │ │ │ │ vcvt.f64.s32 d1, s15 │ │ │ │ vdiv.f64 d1, d1, d8 │ │ │ │ vadd.f64 d0, d0, d9 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r9 │ │ │ │ mov r2, r9 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r7 │ │ │ │ cmp r5, #0 │ │ │ │ - beq.n 45cda │ │ │ │ - bl 459c4 │ │ │ │ + beq.n 45c62 │ │ │ │ + bl 4594c │ │ │ │ ldrsh.w r3, [r6, #-2] │ │ │ │ adds r5, #1 │ │ │ │ add.w sl, sl, #4 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt.n 45cec │ │ │ │ + bgt.n 45c74 │ │ │ │ ldr r3, [sp, #4] │ │ │ │ adds r4, #1 │ │ │ │ adds r6, #4 │ │ │ │ ldrsh.w r3, [r3] │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 45cb2 │ │ │ │ + bgt.n 45c3a │ │ │ │ ldrd r2, r0, [sp, #8] │ │ │ │ ldrd r6, r4, [sp, #16] │ │ │ │ movs r3, #6 │ │ │ │ cmp r0, r6 │ │ │ │ mla r4, r3, r2, r4 │ │ │ │ ldrsh.w r3, [r4, #4] │ │ │ │ vmov s14, r3 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vdiv.f64 d6, d7, d8 │ │ │ │ vadd.f64 d9, d9, d6 │ │ │ │ - bne.w 45c6c │ │ │ │ - ldr r2, [pc, #72] @ (45dc0 ) │ │ │ │ - ldr r3, [pc, #48] @ (45dac ) │ │ │ │ + bne.w 45bf4 │ │ │ │ + ldr r2, [pc, #72] @ (45d48 ) │ │ │ │ + ldr r3, [pc, #48] @ (45d34 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #52] @ 0x34 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 45d94 │ │ │ │ + bne.n 45d1c │ │ │ │ add sp, #60 @ 0x3c │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ... │ │ │ │ movs r0, r0 │ │ │ │ lsrs r1, r3 │ │ │ │ - movs r3, #196 @ 0xc4 │ │ │ │ + movs r4, #60 @ 0x3c │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r3, #188 @ 0xbc │ │ │ │ + movs r4, #52 @ 0x34 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r4, r1, #12 │ │ │ │ + lsls r4, r0, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r5, #9 │ │ │ │ + lsls r4, r4, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r1, #11 │ │ │ │ + lsls r4, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r2, #130 @ 0x82 │ │ │ │ + movs r2, #250 @ 0xfa │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3968] @ 0xf80 │ │ │ │ - ldr r4, [pc, #280] @ (45ef4 ) │ │ │ │ + ldr r4, [pc, #280] @ (45e7c ) │ │ │ │ mov sl, r0 │ │ │ │ - ldr r0, [pc, #280] @ (45ef8 ) │ │ │ │ + ldr r0, [pc, #280] @ (45e80 ) │ │ │ │ mov r7, r1 │ │ │ │ add r4, pc │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ ldr.w r1, [sl, #4] │ │ │ │ ldr r0, [r4, r0] │ │ │ │ cmp r1, #0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ mov.w r0, #0 │ │ │ │ - ble.n 45ed2 │ │ │ │ + ble.n 45e5a │ │ │ │ add.w r8, sp, #24 │ │ │ │ mov.w fp, #0 │ │ │ │ add r6, sp, #48 @ 0x30 │ │ │ │ mov r4, sl │ │ │ │ mov.w r9, #24 │ │ │ │ mov sl, r8 │ │ │ │ mov r5, fp │ │ │ │ @@ -77826,44 +77817,44 @@ │ │ │ │ vmov.f64 d8, #96 @ 0x3f000000 0.5 │ │ │ │ strd r2, r3, [sp, #16] │ │ │ │ ldr r3, [r4, #8] │ │ │ │ mov r2, sl │ │ │ │ mov r1, r8 │ │ │ │ ldr.w r6, [r3, r5, lsl #2] │ │ │ │ ldr r0, [r6, #8] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ cmp r3, #1 │ │ │ │ - ble.n 45eca │ │ │ │ + ble.n 45e52 │ │ │ │ mov.w fp, #1 │ │ │ │ str r5, [sp, #12] │ │ │ │ - b.n 45e52 │ │ │ │ + b.n 45dda │ │ │ │ mov ip, r7 │ │ │ │ mov r5, sl │ │ │ │ ldr.w lr, [r6, #4] │ │ │ │ add.w fp, fp, #1 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r5!, {r0, r1, r2, r3} │ │ │ │ cmp lr, fp │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r5, {r0, r1} │ │ │ │ - ble.n 45ec8 │ │ │ │ + ble.n 45e50 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r8 │ │ │ │ mla r0, r9, fp, r0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d7, [sp, #40] @ 0x28 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 45e34 │ │ │ │ + bpl.n 45dbc │ │ │ │ vldr d7, [sp, #64] @ 0x40 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 45e34 │ │ │ │ + bpl.n 45dbc │ │ │ │ vldr d7, [sp, #56] @ 0x38 │ │ │ │ vldr d4, [sp, #48] @ 0x30 │ │ │ │ vldr d5, [sp, #32] │ │ │ │ vadd.f64 d7, d7, d8 │ │ │ │ vldr d6, [sp, #24] │ │ │ │ vadd.f64 d4, d4, d8 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ @@ -77875,89 +77866,89 @@ │ │ │ │ vcvt.s32.f64 s15, d4 │ │ │ │ vstr s14, [sp] │ │ │ │ vmov r3, s15 │ │ │ │ vcvt.s32.f64 s15, d5 │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d6 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 5fe0 │ │ │ │ - b.n 45e34 │ │ │ │ + bl 5f78 │ │ │ │ + b.n 45dbc │ │ │ │ ldr r5, [sp, #12] │ │ │ │ ldr r3, [r4, #4] │ │ │ │ adds r5, #1 │ │ │ │ cmp r3, r5 │ │ │ │ - bgt.n 45e16 │ │ │ │ - ldr r2, [pc, #40] @ (45efc ) │ │ │ │ - ldr r3, [pc, #32] @ (45ef8 ) │ │ │ │ + bgt.n 45d9e │ │ │ │ + ldr r2, [pc, #40] @ (45e84 ) │ │ │ │ + ldr r3, [pc, #32] @ (45e80 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 45ef0 │ │ │ │ + bne.n 45e78 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - movs r2, #28 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + movs r2, #148 @ 0x94 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - movs r1, #38 @ 0x26 │ │ │ │ + movs r1, #158 @ 0x9e │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d14} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3920] @ 0xf50 │ │ │ │ - ldr r4, [pc, #528] @ (46128 ) │ │ │ │ + ldr r4, [pc, #528] @ (460b0 ) │ │ │ │ mov fp, r0 │ │ │ │ - ldr r0, [pc, #528] @ (4612c ) │ │ │ │ + ldr r0, [pc, #528] @ (460b4 ) │ │ │ │ sub sp, #84 @ 0x54 │ │ │ │ add r4, pc │ │ │ │ mov r6, r2 │ │ │ │ ldr.w r2, [fp, #4] │ │ │ │ ldr r0, [r4, r0] │ │ │ │ cmp r2, #0 │ │ │ │ ldr r0, [r0, #0] │ │ │ │ str r0, [sp, #76] @ 0x4c │ │ │ │ mov.w r0, #0 │ │ │ │ str r3, [sp, #12] │ │ │ │ - ble.w 460d4 │ │ │ │ - vldr d14, [pc, #480] @ 46118 │ │ │ │ + ble.w 4605c │ │ │ │ + vldr d14, [pc, #480] @ 460a0 │ │ │ │ mov r7, r1 │ │ │ │ movs r3, #0 │ │ │ │ - vldr d12, [pc, #480] @ 46120 │ │ │ │ + vldr d12, [pc, #480] @ 460a8 │ │ │ │ add r2, sp, #24 │ │ │ │ str r2, [sp, #20] │ │ │ │ vmov.f64 d13, d14 │ │ │ │ vmov.f64 d9, d14 │ │ │ │ vmov.f64 d8, d14 │ │ │ │ ldr.w r0, [fp, #8] │ │ │ │ mov r1, r7 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ str r3, [sp, #16] │ │ │ │ ldr.w r5, [r0, r3, lsl #2] │ │ │ │ ldr r0, [r5, #8] │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d4, [sp, #40] @ 0x28 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vcmpe.f64 d4, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 460f2 │ │ │ │ + ble.w 4607a │ │ │ │ vldr d2, [sp, #24] │ │ │ │ vldr d3, [sp, #32] │ │ │ │ vabs.f64 d7, d2 │ │ │ │ vabs.f64 d6, d3 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vcmpe.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.w 460f2 │ │ │ │ + ble.w 4607a │ │ │ │ vldr d6, [r6, #24] │ │ │ │ mov.w sl, #1 │ │ │ │ vldr d7, [r6, #40] @ 0x28 │ │ │ │ vldr d5, [r6, #48] @ 0x30 │ │ │ │ vdiv.f64 d1, d6, d4 │ │ │ │ ldrsh.w r2, [r6, #16] │ │ │ │ vmov s20, r2 │ │ │ │ @@ -77967,31 +77958,31 @@ │ │ │ │ vcvt.f64.s32 d10, s20 │ │ │ │ vcvt.f64.s32 d11, s22 │ │ │ │ cmp r2, #1 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ vmul.f64 d1, d1, d5 │ │ │ │ vmla.f64 d10, d7, d2 │ │ │ │ vmla.f64 d11, d1, d3 │ │ │ │ - ble.w 46106 │ │ │ │ + ble.w 4608e │ │ │ │ vmov.f64 d9, d14 │ │ │ │ vmov.f64 d8, d13 │ │ │ │ movs r4, #1 │ │ │ │ add.w r9, sp, #48 @ 0x30 │ │ │ │ mov.w r8, #24 │ │ │ │ str r3, [sp, #16] │ │ │ │ - b.n 46096 │ │ │ │ + b.n 4601e │ │ │ │ vldr d2, [sp, #48] @ 0x30 │ │ │ │ vldr d3, [sp, #56] @ 0x38 │ │ │ │ vabs.f64 d7, d2 │ │ │ │ vabs.f64 d6, d3 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vcmpe.f64 d4, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 460b2 │ │ │ │ + ble.n 4603a │ │ │ │ vldr d5, [r6, #24] │ │ │ │ vldr d7, [r6, #40] @ 0x28 │ │ │ │ vldr d6, [r6, #48] @ 0x30 │ │ │ │ vdiv.f64 d1, d5, d4 │ │ │ │ ldrsh.w r3, [r6, #16] │ │ │ │ vmov s16, r3 │ │ │ │ ldrsh.w r3, [r6, #18] │ │ │ │ @@ -77999,236 +77990,236 @@ │ │ │ │ vcvt.f64.s32 d8, s16 │ │ │ │ vcvt.f64.s32 d9, s18 │ │ │ │ vmul.f64 d7, d1, d7 │ │ │ │ vmul.f64 d1, d1, d6 │ │ │ │ vmla.f64 d8, d7, d2 │ │ │ │ vmla.f64 d9, d1, d3 │ │ │ │ cmp.w sl, #0 │ │ │ │ - beq.n 46082 │ │ │ │ + beq.n 4600a │ │ │ │ vcvt.s32.f64 s15, d9 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ vmov r1, s15 │ │ │ │ vcvt.s32.f64 s15, d8 │ │ │ │ strd r1, r0, [sp] │ │ │ │ vmov r3, s15 │ │ │ │ vcvt.s32.f64 s15, d11 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ vmov r2, s15 │ │ │ │ vcvt.s32.f64 s15, d10 │ │ │ │ vmov r1, s15 │ │ │ │ - bl 5fe0 │ │ │ │ + bl 5f78 │ │ │ │ ldr r3, [r5, #4] │ │ │ │ adds r4, #1 │ │ │ │ mov.w sl, #1 │ │ │ │ cmp r3, r4 │ │ │ │ - ble.n 460be │ │ │ │ + ble.n 46046 │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ ldr r0, [r5, #8] │ │ │ │ mov r2, r9 │ │ │ │ mov r1, r7 │ │ │ │ mla r0, r8, r4, r0 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ vldr d4, [sp, #64] @ 0x40 │ │ │ │ vcmpe.f64 d4, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bgt.n 45ff6 │ │ │ │ + bgt.n 45f7e │ │ │ │ ldr r3, [r5, #4] │ │ │ │ adds r4, #1 │ │ │ │ mov.w sl, #0 │ │ │ │ cmp r3, r4 │ │ │ │ - bgt.n 4608e │ │ │ │ + bgt.n 46016 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ vmov.f64 d14, d9 │ │ │ │ vmov.f64 d13, d8 │ │ │ │ ldr.w r2, [fp, #4] │ │ │ │ adds r3, #1 │ │ │ │ cmp r2, r3 │ │ │ │ - bgt.w 45f52 │ │ │ │ - ldr r2, [pc, #88] @ (46130 ) │ │ │ │ - ldr r3, [pc, #84] @ (4612c ) │ │ │ │ + bgt.w 45eda │ │ │ │ + ldr r2, [pc, #88] @ (460b8 ) │ │ │ │ + ldr r3, [pc, #84] @ (460b4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #76] @ 0x4c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 46110 │ │ │ │ + bne.n 46098 │ │ │ │ add sp, #84 @ 0x54 │ │ │ │ vpop {d8-d14} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ ldr r2, [r5, #4] │ │ │ │ vmov.f64 d11, d9 │ │ │ │ vmov.f64 d10, d8 │ │ │ │ mov.w sl, #0 │ │ │ │ cmp r2, #1 │ │ │ │ - bgt.w 45fe0 │ │ │ │ + bgt.w 45f68 │ │ │ │ vmov.f64 d9, d11 │ │ │ │ vmov.f64 d8, d10 │ │ │ │ - b.n 460c8 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 46050 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ ... │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #185 @ 0xb9 │ │ │ │ - movs r0, #224 @ 0xe0 │ │ │ │ + movs r1, #88 @ 0x58 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r4, r4, #4 │ │ │ │ + subs r4, r3, #6 │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d13} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3832] @ 0xef8 │ │ │ │ - ldr r6, [pc, #520] @ (46358 ) │ │ │ │ + ldr r6, [pc, #520] @ (462e0 ) │ │ │ │ sub sp, #184 @ 0xb8 │ │ │ │ - ldr r2, [pc, #520] @ (4635c ) │ │ │ │ + ldr r2, [pc, #520] @ (462e4 ) │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #520] @ (46360 ) │ │ │ │ + ldr r3, [pc, #520] @ (462e8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r6, #0] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbz r4, 46188 │ │ │ │ - ldr r2, [pc, #508] @ (46364 ) │ │ │ │ - ldr r3, [pc, #500] @ (46360 ) │ │ │ │ + cbz r4, 46110 │ │ │ │ + ldr r2, [pc, #508] @ (462ec ) │ │ │ │ + ldr r3, [pc, #500] @ (462e8 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 462fc │ │ │ │ + bne.w 46284 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #184 @ 0xb8 │ │ │ │ vpop {d8-d13} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r5, sp, #48 @ 0x30 │ │ │ │ str r0, [r6, #0] │ │ │ │ mov r7, sp │ │ │ │ - vldr d12, [pc, #364] @ 46300 │ │ │ │ + vldr d12, [pc, #364] @ 46288 │ │ │ │ add r6, sp, #24 │ │ │ │ - vldr d13, [pc, #364] @ 46308 │ │ │ │ - vldr d10, [pc, #368] @ 46310 │ │ │ │ - b.n 461ac │ │ │ │ + vldr d13, [pc, #364] @ 46290 │ │ │ │ + vldr d10, [pc, #368] @ 46298 │ │ │ │ + b.n 46134 │ │ │ │ adds r4, #5 │ │ │ │ cmp.w r4, #360 @ 0x168 │ │ │ │ - beq.w 462f4 │ │ │ │ + beq.w 4627c │ │ │ │ mov r0, r5 │ │ │ │ - vldr d8, [pc, #360] @ 46318 │ │ │ │ - bl acb0 │ │ │ │ + vldr d8, [pc, #360] @ 462a0 │ │ │ │ + bl ac98 │ │ │ │ vmov s15, r4 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vldr d9, [pc, #348] @ 46320 │ │ │ │ - ldr.w r8, [pc, #416] @ 46368 │ │ │ │ + vldr d9, [pc, #348] @ 462a8 │ │ │ │ + ldr.w r8, [pc, #416] @ 462f0 │ │ │ │ add r8, pc │ │ │ │ vmul.f64 d7, d7, d12 │ │ │ │ vdiv.f64 d11, d7, d13 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ movw r3, #52429 @ 0xcccd │ │ │ │ movt r3, #52428 @ 0xcccc │ │ │ │ movw r2, #39321 @ 0x9999 │ │ │ │ movt r2, #6553 @ 0x1999 │ │ │ │ - vldr d6, [pc, #312] @ 46328 │ │ │ │ - vldr d7, [pc, #316] @ 46330 │ │ │ │ + vldr d6, [pc, #312] @ 462b0 │ │ │ │ + vldr d7, [pc, #316] @ 462b8 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ - vldr d0, [pc, #272] @ 46310 │ │ │ │ + vldr d0, [pc, #272] @ 46298 │ │ │ │ mov r0, r7 │ │ │ │ vmov.f64 d1, #240 @ 0xbf800000 -1.0 │ │ │ │ mov.w r3, r3, ror #1 │ │ │ │ cmp r3, r2 │ │ │ │ it ls │ │ │ │ vmovls.f64 d8, d6 │ │ │ │ it ls │ │ │ │ vmovls.f64 d9, d7 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ - vldr d0, [pc, #236] @ 46310 │ │ │ │ + vldr d0, [pc, #236] @ 46298 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r7 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r6 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr.w r0, [r8] │ │ │ │ mov r1, r7 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr.w r0, [r8] │ │ │ │ mov r1, r6 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ movw r3, #61167 @ 0xeeef │ │ │ │ movt r3, #61166 @ 0xeeee │ │ │ │ movw r2, #34952 @ 0x8888 │ │ │ │ movt r2, #2184 @ 0x888 │ │ │ │ mul.w r3, r4, r3 │ │ │ │ cmp.w r2, r3, ror #1 │ │ │ │ - bcc.n 461a2 │ │ │ │ + bcc.n 4612a │ │ │ │ movw r3, #34953 @ 0x8889 │ │ │ │ movt r3, #34952 @ 0x8888 │ │ │ │ - ldr r2, [pc, #240] @ (4636c ) │ │ │ │ - vldr d8, [pc, #188] @ 46338 │ │ │ │ + ldr r2, [pc, #240] @ (462f4 ) │ │ │ │ + vldr d8, [pc, #188] @ 462c0 │ │ │ │ umull r1, r3, r3, r4 │ │ │ │ add r2, pc │ │ │ │ adds r4, #5 │ │ │ │ lsrs r3, r3, #4 │ │ │ │ ldr.w sl, [r2, r3, lsl #2] │ │ │ │ mov r0, sl │ │ │ │ - blx 321c │ │ │ │ + blx 31d4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vmov.f64 d1, d8 │ │ │ │ - vldr d0, [pc, #160] @ 46340 │ │ │ │ + vldr d0, [pc, #160] @ 462c8 │ │ │ │ mov r0, r5 │ │ │ │ vmov.f64 d2, #112 @ 0x3f800000 1.0 │ │ │ │ - bl b180 │ │ │ │ - vldr d1, [pc, #152] @ 46348 │ │ │ │ + bl b284 │ │ │ │ + vldr d1, [pc, #152] @ 462d0 │ │ │ │ vmov s15, r9 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ mov r0, r5 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ vsub.f64 d1, d1, d9 │ │ │ │ - vldr d7, [pc, #140] @ 46350 │ │ │ │ + vldr d7, [pc, #140] @ 462d8 │ │ │ │ vadd.f64 d1, d1, d8 │ │ │ │ vmul.f64 d0, d0, d7 │ │ │ │ - bl b23c │ │ │ │ + bl b338 │ │ │ │ vmov.f64 d0, d11 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r5 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ ldr.w r0, [r8] │ │ │ │ mov r3, r5 │ │ │ │ mov r2, r9 │ │ │ │ mov r1, sl │ │ │ │ - bl 45c1c │ │ │ │ + bl 45ba4 │ │ │ │ cmp.w r4, #360 @ 0x168 │ │ │ │ - bne.w 461ac │ │ │ │ - ldr r3, [pc, #120] @ (46370 ) │ │ │ │ + bne.w 46134 │ │ │ │ + ldr r3, [pc, #120] @ (462f8 ) │ │ │ │ add r3, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - b.n 46166 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 460ee │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ @@ -78237,19 +78228,19 @@ │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ itee al │ │ │ │ subal r0, r7, #2 │ │ │ │ @ instruction: 0xeb85b851 │ │ │ │ sub r7, #238 @ 0xee │ │ │ │ subs r5, #113 @ 0x71 │ │ │ │ - bvc.n 46342 │ │ │ │ + bvc.n 462ca │ │ │ │ strb r3, [r4, #2] │ │ │ │ iteet al │ │ │ │ subal r5, #113 @ 0x71 │ │ │ │ - bvc.n 4634a @ unpredictable > │ │ │ │ + bvc.n 462d2 @ unpredictable > │ │ │ │ strb r3, [r4, #2] │ │ │ │ subal r7, #237 @ 0xed │ │ │ │ ldrb r1, [r5, r0] │ │ │ │ stmia r2!, {r0, r1, r2, r3, r7} │ │ │ │ cmp r0, #245 @ 0xf5 │ │ │ │ subs r7, #188 @ 0xbc │ │ │ │ strh r7, [r3, #40] @ 0x28 │ │ │ │ @@ -78260,542 +78251,542 @@ │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #164 @ 0xa4 │ │ │ │ strh r7, [r3, #40] @ 0x28 │ │ │ │ str r3, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ ittet ge │ │ │ │ - lsrge r2, r6, #10 │ │ │ │ + lsrge r2, r2, #10 │ │ │ │ movge r6, r0 │ │ │ │ - sublt r6, r4, #2 │ │ │ │ + sublt r6, r3, #4 │ │ │ │ movge r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r2, r2, #2 │ │ │ │ + subs r2, r1, #4 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r7, #8 │ │ │ │ + lsrs r2, r3, #8 │ │ │ │ movs r6, r0 │ │ │ │ - adds r6, r4, #0 │ │ │ │ + adds r6, r3, #2 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r1, #4 │ │ │ │ + lsrs r6, r5, #3 │ │ │ │ movs r6, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d10} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ - ldr r5, [pc, #244] @ (46480 ) │ │ │ │ + ldr r5, [pc, #244] @ (46408 ) │ │ │ │ sub sp, #184 @ 0xb8 │ │ │ │ - ldr r2, [pc, #244] @ (46484 ) │ │ │ │ + ldr r2, [pc, #244] @ (4640c ) │ │ │ │ add r5, pc │ │ │ │ - ldr r3, [pc, #244] @ (46488 ) │ │ │ │ + ldr r3, [pc, #244] @ (46410 ) │ │ │ │ add r2, pc │ │ │ │ ldr r4, [r5, #4] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #180] @ 0xb4 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbz r4, 463c2 │ │ │ │ - ldr r2, [pc, #232] @ (4648c ) │ │ │ │ - ldr r3, [pc, #224] @ (46488 ) │ │ │ │ + cbz r4, 4634a │ │ │ │ + ldr r2, [pc, #232] @ (46414 ) │ │ │ │ + ldr r3, [pc, #224] @ (46410 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #180] @ 0xb4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 46458 │ │ │ │ + bne.n 463e0 │ │ │ │ mov r0, r4 │ │ │ │ add sp, #184 @ 0xb8 │ │ │ │ vpop {d8-d10} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ add r7, sp, #48 @ 0x30 │ │ │ │ str r0, [r5, #4] │ │ │ │ mov r6, sp │ │ │ │ - vldr d10, [pc, #144] @ 46460 │ │ │ │ + vldr d10, [pc, #144] @ 463e8 │ │ │ │ add r5, sp, #24 │ │ │ │ - vldr d9, [pc, #148] @ 46468 │ │ │ │ - vldr d8, [pc, #152] @ 46470 │ │ │ │ + vldr d9, [pc, #148] @ 463f0 │ │ │ │ + vldr d8, [pc, #152] @ 463f8 │ │ │ │ mov r0, r7 │ │ │ │ - ldr.w r8, [pc, #176] @ 46490 │ │ │ │ - bl acb0 │ │ │ │ + ldr.w r8, [pc, #176] @ 46418 │ │ │ │ + bl ac98 │ │ │ │ vmov s15, r4 │ │ │ │ movs r1, #3 │ │ │ │ mov r0, r7 │ │ │ │ vcvt.f64.s32 d0, s15 │ │ │ │ add r8, pc │ │ │ │ adds r4, #45 @ 0x2d │ │ │ │ vmul.f64 d0, d0, d10 │ │ │ │ vdiv.f64 d0, d0, d9 │ │ │ │ - bl af7c │ │ │ │ + bl afae │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vldr d0, [pc, #104] @ 46470 │ │ │ │ + vldr d0, [pc, #104] @ 463f8 │ │ │ │ mov r0, r6 │ │ │ │ vmov.f64 d1, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl ab18 │ │ │ │ + bl a9e0 │ │ │ │ vmov.f64 d2, d8 │ │ │ │ - vldr d1, [pc, #96] @ 46478 │ │ │ │ + vldr d1, [pc, #96] @ 46400 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d0, [pc, #80] @ 46470 │ │ │ │ - bl ab18 │ │ │ │ + vldr d0, [pc, #80] @ 463f8 │ │ │ │ + bl a9e0 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r6 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ - bl b264 │ │ │ │ + bl b394 │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ mov r1, r6 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr.w r0, [r8, #4] │ │ │ │ mov r1, r5 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ cmp.w r4, #360 @ 0x168 │ │ │ │ - bne.n 463da │ │ │ │ + bne.n 46362 │ │ │ │ ldr.w r4, [r8, #4] │ │ │ │ - b.n 463a2 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 4632a │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ ... │ │ │ │ ldmia r4!, {r0, r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ldmia r4!, {r2, r3, r6, r7} │ │ │ │ ite al │ │ │ │ - lsral r6, r6, #1 │ │ │ │ + lsral r6, r2, #1 │ │ │ │ mov r6, r0 │ │ │ │ - adds r2, r5, #1 │ │ │ │ + adds r2, r4, #3 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r2, #1 │ │ │ │ + adds r6, r1, #3 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r4, r2, #32 │ │ │ │ + lsls r4, r6, #31 │ │ │ │ movs r6, r0 │ │ │ │ stmdb sp!, {r4, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d9} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3800] @ 0xed8 │ │ │ │ - ldr r4, [pc, #348] @ (46608 ) │ │ │ │ + ldr r4, [pc, #348] @ (46590 ) │ │ │ │ sub sp, #248 @ 0xf8 │ │ │ │ - ldr r2, [pc, #348] @ (4660c ) │ │ │ │ + ldr r2, [pc, #348] @ (46594 ) │ │ │ │ add r4, pc │ │ │ │ - ldr r3, [pc, #348] @ (46610 ) │ │ │ │ + ldr r3, [pc, #348] @ (46598 ) │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r4, #8] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #244] @ 0xf4 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbz r0, 464e2 │ │ │ │ - ldr r2, [pc, #336] @ (46614 ) │ │ │ │ - ldr r3, [pc, #328] @ (46610 ) │ │ │ │ + cbz r0, 4646a │ │ │ │ + ldr r2, [pc, #336] @ (4659c ) │ │ │ │ + ldr r3, [pc, #328] @ (46598 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #244] @ 0xf4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 465ea │ │ │ │ + bne.w 46572 │ │ │ │ add sp, #248 @ 0xf8 │ │ │ │ vpop {d8-d9} │ │ │ │ ldmia.w sp!, {r4, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vmov.f64 d8, #240 @ 0xbf800000 -1.0 │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ addw fp, pc, #268 @ 0x10c │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ mov r1, sp │ │ │ │ movs r6, #0 │ │ │ │ movs r7, #0 │ │ │ │ str r0, [r4, #8] │ │ │ │ mov.w r8, #0 │ │ │ │ strd sl, fp, [sp] │ │ │ │ mov.w r9, #0 │ │ │ │ movt r9, #16368 @ 0x3ff0 │ │ │ │ strd r6, r7, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #24 │ │ │ │ strd sl, fp, [sp, #24] │ │ │ │ strd r6, r7, [sp, #40] @ 0x28 │ │ │ │ strd r8, r9, [sp, #32] │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ movs r2, #0 │ │ │ │ - vldr d9, [pc, #188] @ 465f0 │ │ │ │ + vldr d9, [pc, #188] @ 46578 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16352 @ 0x3fe0 │ │ │ │ strd r8, r9, [sp, #56] @ 0x38 │ │ │ │ strd r2, r3, [sp, #48] @ 0x30 │ │ │ │ strd r6, r7, [sp, #64] @ 0x40 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ strd sl, fp, [sp, #72] @ 0x48 │ │ │ │ addw fp, pc, #172 @ 0xac │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ strd r6, r7, [sp, #88] @ 0x58 │ │ │ │ strd sl, fp, [sp, #80] @ 0x50 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ strd r8, r9, [sp, #96] @ 0x60 │ │ │ │ strd sl, fp, [sp, #104] @ 0x68 │ │ │ │ strd r6, r7, [sp, #112] @ 0x70 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ strd r6, r7, [sp, #136] @ 0x88 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d9, [sp, #120] @ 0x78 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #144 @ 0x90 │ │ │ │ strd r8, r9, [sp, #152] @ 0x98 │ │ │ │ strd r6, r7, [sp, #160] @ 0xa0 │ │ │ │ vstr d9, [sp, #144] @ 0x90 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #168 @ 0xa8 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #49120 @ 0xbfe0 │ │ │ │ strd r8, r9, [sp, #176] @ 0xb0 │ │ │ │ strd r2, r3, [sp, #168] @ 0xa8 │ │ │ │ strd r6, r7, [sp, #184] @ 0xb8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #192 @ 0xc0 │ │ │ │ strd sl, fp, [sp, #200] @ 0xc8 │ │ │ │ strd r6, r7, [sp, #208] @ 0xd0 │ │ │ │ vstr d9, [sp, #192] @ 0xc0 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ add r1, sp, #216 @ 0xd8 │ │ │ │ strd sl, fp, [sp, #224] @ 0xe0 │ │ │ │ strd r6, r7, [sp, #232] @ 0xe8 │ │ │ │ vstr d8, [sp, #216] @ 0xd8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - b.n 464c2 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 4644a │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb85bfc1 │ │ │ │ str r4, [r5, r7] │ │ │ │ subs r0, r7, #2 │ │ │ │ @ instruction: 0xeb853fc1 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ adds r3, #51 @ 0x33 │ │ │ │ iteet le │ │ │ │ - lslle r6, r2, #29 │ │ │ │ + lslle r6, r6, #28 │ │ │ │ movgt r6, r0 │ │ │ │ - subgt r2, r1, r5 │ │ │ │ + subgt r2, r0, r7 │ │ │ │ movle r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - subs r6, r6, r4 │ │ │ │ + subs r6, r5, r6 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3864] @ 0xf18 │ │ │ │ - ldr r5, [pc, #308] @ (46760 ) │ │ │ │ + ldr r5, [pc, #308] @ (466e8 ) │ │ │ │ sub sp, #204 @ 0xcc │ │ │ │ - ldr r2, [pc, #308] @ (46764 ) │ │ │ │ + ldr r2, [pc, #308] @ (466ec ) │ │ │ │ add r5, pc │ │ │ │ - ldr r3, [pc, #308] @ (46768 ) │ │ │ │ + ldr r3, [pc, #308] @ (466f0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r5, #12] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #196] @ 0xc4 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbz r0, 4665e │ │ │ │ - ldr r2, [pc, #296] @ (4676c ) │ │ │ │ - ldr r3, [pc, #288] @ (46768 ) │ │ │ │ + cbz r0, 465e6 │ │ │ │ + ldr r2, [pc, #296] @ (466f4 ) │ │ │ │ + ldr r3, [pc, #288] @ (466f0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #196] @ 0xc4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 4675a │ │ │ │ + bne.w 466e2 │ │ │ │ add sp, #204 @ 0xcc │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ mov r1, sp │ │ │ │ movs r6, #0 │ │ │ │ movs r7, #0 │ │ │ │ mov.w r8, #0 │ │ │ │ str r0, [r5, #12] │ │ │ │ mov.w r9, #0 │ │ │ │ movt r9, #49136 @ 0xbff0 │ │ │ │ strd r6, r7, [sp] │ │ │ │ strd r6, r7, [sp, #16] │ │ │ │ strd r8, r9, [sp, #8] │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #24 │ │ │ │ movs r2, #0 │ │ │ │ movs r3, #0 │ │ │ │ movt r3, #16368 @ 0x3ff0 │ │ │ │ strd r6, r7, [sp, #24] │ │ │ │ strd r2, r3, [sp, #32] │ │ │ │ strd r6, r7, [sp, #40] @ 0x28 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ strd r6, r7, [sp, #48] @ 0x30 │ │ │ │ strd r8, r9, [sp, #56] @ 0x38 │ │ │ │ strd r6, r7, [sp, #64] @ 0x40 │ │ │ │ - bl 45908 │ │ │ │ - ldr.w ip, [pc, #184] @ 46770 │ │ │ │ + bl 45890 │ │ │ │ + ldr.w ip, [pc, #184] @ 466f8 │ │ │ │ add.w lr, sp, #72 @ 0x48 │ │ │ │ add ip, pc │ │ │ │ mov r4, ip │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia.w lr!, {r0, r1, r2, r3} │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w lr, {r0, r1} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w lr, r4, #24 │ │ │ │ add.w ip, sp, #96 @ 0x60 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #96 @ 0x60 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w lr, r4, #48 @ 0x30 │ │ │ │ add.w ip, sp, #120 @ 0x78 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #120 @ 0x78 │ │ │ │ - bl 45908 │ │ │ │ + bl 45890 │ │ │ │ add.w lr, r4, #72 @ 0x48 │ │ │ │ add.w ip, sp, #144 @ 0x90 │ │ │ │ ldmia.w lr!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w lr, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #144 @ 0x90 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ add.w ip, r4, #96 @ 0x60 │ │ │ │ add r4, sp, #168 @ 0xa8 │ │ │ │ ldmia.w ip!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w ip, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ ldr r0, [r5, #12] │ │ │ │ add r1, sp, #168 @ 0xa8 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r5, #12] │ │ │ │ - b.n 46642 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 465ca │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsls r6, r2, #23 │ │ │ │ + lsls r6, r6, #22 │ │ │ │ movs r6, r0 │ │ │ │ - adds r2, r1, r7 │ │ │ │ + subs r2, r0, r1 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r6, r6, r6 │ │ │ │ + subs r6, r5, r0 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r6, r2, #7 │ │ │ │ + lsls r6, r1, #5 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3960] @ 0xf78 │ │ │ │ - ldr r4, [pc, #200] @ (46850 ) │ │ │ │ + ldr r4, [pc, #200] @ (467d8 ) │ │ │ │ sub sp, #104 @ 0x68 │ │ │ │ - ldr r2, [pc, #200] @ (46854 ) │ │ │ │ + ldr r2, [pc, #200] @ (467dc ) │ │ │ │ add r4, pc │ │ │ │ - ldr r3, [pc, #200] @ (46858 ) │ │ │ │ + ldr r3, [pc, #200] @ (467e0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #100] @ 0x64 │ │ │ │ mov.w r3, #0 │ │ │ │ - cbz r0, 467b8 │ │ │ │ - ldr r2, [pc, #188] @ (4685c ) │ │ │ │ - ldr r3, [pc, #180] @ (46858 ) │ │ │ │ + cbz r0, 46740 │ │ │ │ + ldr r2, [pc, #188] @ (467e4 ) │ │ │ │ + ldr r3, [pc, #180] @ (467e0 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #100] @ 0x64 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 46834 │ │ │ │ + bne.n 467bc │ │ │ │ add sp, #104 @ 0x68 │ │ │ │ ldmia.w sp!, {r4, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - bl 458d8 │ │ │ │ + bl 45860 │ │ │ │ mov r1, sp │ │ │ │ movs r6, #0 │ │ │ │ movs r7, #0 │ │ │ │ addw fp, pc, #116 @ 0x74 │ │ │ │ ldrd sl, fp, [fp] │ │ │ │ mov.w r8, #0 │ │ │ │ str r0, [r4, #16] │ │ │ │ mov.w r9, #0 │ │ │ │ movt r9, #49136 @ 0xbff0 │ │ │ │ strd r6, r7, [sp] │ │ │ │ strd r6, r7, [sp, #16] │ │ │ │ strd r8, r9, [sp, #8] │ │ │ │ - bl 45908 │ │ │ │ - add r3, pc, #84 @ (adr r3, 46840 ) │ │ │ │ + bl 45890 │ │ │ │ + add r3, pc, #84 @ (adr r3, 467c8 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ add r1, sp, #24 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ strd r2, r3, [sp, #24] │ │ │ │ strd r6, r7, [sp, #40] @ 0x28 │ │ │ │ strd sl, fp, [sp, #32] │ │ │ │ - bl 459c4 │ │ │ │ - add r3, pc, #68 @ (adr r3, 46848 ) │ │ │ │ + bl 4594c │ │ │ │ + add r3, pc, #68 @ (adr r3, 467d0 ) │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ strd r2, r3, [sp, #48] @ 0x30 │ │ │ │ strd sl, fp, [sp, #56] @ 0x38 │ │ │ │ strd r6, r7, [sp, #64] @ 0x40 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #16] │ │ │ │ add r1, sp, #72 @ 0x48 │ │ │ │ strd r6, r7, [sp, #72] @ 0x48 │ │ │ │ strd r8, r9, [sp, #80] @ 0x50 │ │ │ │ strd r6, r7, [sp, #88] @ 0x58 │ │ │ │ - bl 459c4 │ │ │ │ + bl 4594c │ │ │ │ ldr r0, [r4, #16] │ │ │ │ - b.n 4679e │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 46726 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ iteee │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldral r1, [sp, #612] @ 0x264 │ │ │ │ ldral r1, [sp, #612] @ 0x264 │ │ │ │ ittee lt @ unpredictable │ │ │ │ ldrlt r1, [sp, #616] @ 0x268 │ │ │ │ ldrlt r1, [sp, #612] @ 0x264 │ │ │ │ ldrge r1, [sp, #612] @ 0x264 │ │ │ │ subge r7, #185 @ 0xb9 │ │ │ │ - lsls r2, r7, #17 │ │ │ │ + lsls r2, r3, #17 │ │ │ │ movs r6, r0 │ │ │ │ - adds r6, r5, r1 │ │ │ │ + adds r6, r4, r3 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, r3, r1 │ │ │ │ + adds r2, r2, r3 │ │ │ │ movs r1, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #36] @ (46894 ) │ │ │ │ + ldr r4, [pc, #36] @ (4681c ) │ │ │ │ add r4, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #4] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #8] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #16] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 13b48 │ │ │ │ - lsls r4, r2, #14 │ │ │ │ + b.w 13c20 │ │ │ │ + lsls r4, r6, #13 │ │ │ │ movs r6, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r5, [pc, #32] @ (468c8 ) │ │ │ │ + ldr r5, [pc, #32] @ (46850 ) │ │ │ │ mov r6, r0 │ │ │ │ movs r4, #0 │ │ │ │ add r5, pc │ │ │ │ ldr.w r1, [r5], #4 │ │ │ │ mov r0, r6 │ │ │ │ - blx 3590 │ │ │ │ - cbz r0, 468c4 │ │ │ │ + blx 352c │ │ │ │ + cbz r0, 4684c │ │ │ │ adds r4, #1 │ │ │ │ cmp r4, #5 │ │ │ │ - bne.n 468ae │ │ │ │ + bne.n 46836 │ │ │ │ mov.w r4, #4294967295 @ 0xffffffff │ │ │ │ mov r0, r4 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - asrs r4, r5, #24 │ │ │ │ + asrs r4, r4, #26 │ │ │ │ movs r1, r0 │ │ │ │ cmp r0, #4 │ │ │ │ - bhi.n 468da │ │ │ │ - ldr r3, [pc, #12] @ (468e0 ) │ │ │ │ + bhi.n 46862 │ │ │ │ + ldr r3, [pc, #12] @ (46868 ) │ │ │ │ add r3, pc │ │ │ │ ldr.w r0, [r3, r0, lsl #2] │ │ │ │ bx lr │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - asrs r6, r0, #24 │ │ │ │ + asrs r6, r7, #25 │ │ │ │ movs r1, r0 │ │ │ │ ldr.w r2, [r0, #812] @ 0x32c │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #0 │ │ │ │ ldr.w r2, [r2, #840] @ 0x348 │ │ │ │ cmp r2, #0 │ │ │ │ - ble.n 4690a │ │ │ │ + ble.n 46892 │ │ │ │ add.w ip, r3, r2, lsl #5 │ │ │ │ ldr.w r2, [r3, #3976] @ 0xf88 │ │ │ │ adds r3, #32 │ │ │ │ cmp r1, r2 │ │ │ │ it eq │ │ │ │ addeq r0, #1 │ │ │ │ cmp ip, r3 │ │ │ │ - bne.n 468f8 │ │ │ │ + bne.n 46880 │ │ │ │ bx lr │ │ │ │ bx lr │ │ │ │ ldr.w r2, [r0, #812] @ 0x32c │ │ │ │ push {r4} │ │ │ │ ldr.w r4, [r2, #840] @ 0x348 │ │ │ │ cmp r4, #0 │ │ │ │ - ble.n 46936 │ │ │ │ + ble.n 468be │ │ │ │ mov r3, r0 │ │ │ │ movs r0, #0 │ │ │ │ - b.n 46926 │ │ │ │ + b.n 468ae │ │ │ │ adds r0, #1 │ │ │ │ cmp r0, r4 │ │ │ │ - beq.n 46936 │ │ │ │ + beq.n 468be │ │ │ │ ldr.w r2, [r3, #3976] @ 0xf88 │ │ │ │ adds r3, #32 │ │ │ │ cmp r2, r1 │ │ │ │ - bne.n 46920 │ │ │ │ + bne.n 468a8 │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ ldr.w r4, [sp], #4 │ │ │ │ bx lr │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ @@ -78807,146 +78798,146 @@ │ │ │ │ adds r3, r6, #1 │ │ │ │ asrs r4, r3, #31 │ │ │ │ smull r1, r2, r7, r3 │ │ │ │ rsb r4, r4, r2, asr #1 │ │ │ │ add.w r4, r4, r4, lsl #2 │ │ │ │ subs r4, r3, r4 │ │ │ │ cmp r6, r4 │ │ │ │ - beq.n 469d6 │ │ │ │ + beq.n 4695e │ │ │ │ mov r5, r0 │ │ │ │ - cbz r4, 469ca │ │ │ │ - ldr.w r8, [pc, #100] @ 469dc │ │ │ │ + cbz r4, 46952 │ │ │ │ + ldr.w r8, [pc, #100] @ 46964 │ │ │ │ add r8, pc │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ ldr.w r0, [r3, #840] @ 0x348 │ │ │ │ cmp r0, #0 │ │ │ │ itt gt │ │ │ │ movgt r3, r5 │ │ │ │ movgt r2, #0 │ │ │ │ - bgt.n 46994 │ │ │ │ - b.n 469b0 │ │ │ │ + bgt.n 4691c │ │ │ │ + b.n 46938 │ │ │ │ cmp r2, r0 │ │ │ │ - beq.n 469b0 │ │ │ │ + beq.n 46938 │ │ │ │ ldr.w r1, [r3, #3976] @ 0xf88 │ │ │ │ adds r2, #1 │ │ │ │ adds r3, #32 │ │ │ │ cmp r1, r4 │ │ │ │ - bne.n 46990 │ │ │ │ + bne.n 46918 │ │ │ │ ldr.w r3, [r8, r4, lsl #2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 469b0 │ │ │ │ + cbz r3, 46938 │ │ │ │ mov r0, r5 │ │ │ │ blx r3 │ │ │ │ cmp r0, #1 │ │ │ │ - beq.n 469cc │ │ │ │ + beq.n 46954 │ │ │ │ adds r3, r4, #1 │ │ │ │ asrs r4, r3, #31 │ │ │ │ smull r1, r2, r7, r3 │ │ │ │ rsb r4, r4, r2, asr #1 │ │ │ │ add.w r4, r4, r4, lsl #2 │ │ │ │ subs r4, r3, r4 │ │ │ │ cmp r6, r4 │ │ │ │ - beq.n 469d6 │ │ │ │ + beq.n 4695e │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 4697c │ │ │ │ + bne.n 46904 │ │ │ │ movs r4, #0 │ │ │ │ movs r0, #1 │ │ │ │ str.w r4, [r5, #3972] @ 0xf84 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ movs r0, #0 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ - lsls r6, r3, #10 │ │ │ │ + lsls r6, r7, #9 │ │ │ │ movs r6, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #28] @ (46a0c ) │ │ │ │ + ldr r3, [pc, #28] @ (46994 ) │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ add r3, pc │ │ │ │ ldr.w r3, [r3, r1, lsl #2] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ blx r3 │ │ │ │ cmp r0, #1 │ │ │ │ ite ne │ │ │ │ movne r0, #0 │ │ │ │ streq.w r4, [r5, #3972] @ 0xf84 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - lsls r4, r4, #8 │ │ │ │ + lsls r4, r0, #8 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #12] @ (46a20 ) │ │ │ │ + ldr r3, [pc, #12] @ (469a8 ) │ │ │ │ ldr.w r2, [r0, #3972] @ 0xf84 │ │ │ │ add r3, pc │ │ │ │ ldr.w r3, [r3, r2, lsl #2] │ │ │ │ ldr r3, [r3, #12] │ │ │ │ bx r3 │ │ │ │ - lsls r2, r0, #8 │ │ │ │ + lsls r2, r4, #7 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #20] @ (46a3c ) │ │ │ │ + ldr r3, [pc, #20] @ (469c4 ) │ │ │ │ ldr.w r2, [r0, #3972] @ 0xf84 │ │ │ │ add r3, pc │ │ │ │ ldr.w r3, [r3, r2, lsl #2] │ │ │ │ ldr r3, [r3, #16] │ │ │ │ - cbz r3, 46a36 │ │ │ │ + cbz r3, 469be │ │ │ │ bx r3 │ │ │ │ mov r0, r3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - lsls r6, r5, #7 │ │ │ │ + lsls r6, r1, #7 │ │ │ │ movs r6, r0 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r5, r3 │ │ │ │ mov r3, r2 │ │ │ │ mov r2, r1 │ │ │ │ - ldr r1, [pc, #24] @ (46a70 ) │ │ │ │ + ldr r1, [pc, #24] @ (469f8 ) │ │ │ │ ldr.w r4, [r0, #3972] @ 0xf84 │ │ │ │ sub sp, #12 │ │ │ │ add r1, pc │ │ │ │ ldr.w r4, [r1, r4, lsl #2] │ │ │ │ ldr r1, [r4, #20] │ │ │ │ str r5, [sp, #0] │ │ │ │ ldr r4, [r4, #8] │ │ │ │ blx r4 │ │ │ │ add sp, #12 │ │ │ │ pop {r4, r5, pc} │ │ │ │ nop │ │ │ │ - lsls r4, r7, #6 │ │ │ │ + lsls r4, r3, #6 │ │ │ │ movs r6, r0 │ │ │ │ - ldr r3, [pc, #12] @ (46a84 ) │ │ │ │ + ldr r3, [pc, #12] @ (46a0c ) │ │ │ │ ldr.w r2, [r0, #3972] @ 0xf84 │ │ │ │ add r3, pc │ │ │ │ ldr.w r3, [r3, r2, lsl #2] │ │ │ │ ldr r3, [r3, #4] │ │ │ │ bx r3 │ │ │ │ - lsls r6, r3, #6 │ │ │ │ + lsls r6, r7, #5 │ │ │ │ movs r6, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ - ldr r4, [pc, #36] @ (46abc ) │ │ │ │ - bl 46aec │ │ │ │ + ldr r4, [pc, #36] @ (46a44 ) │ │ │ │ + bl 46a74 │ │ │ │ add r4, pc │ │ │ │ str r0, [r4, #0] │ │ │ │ - bl 397b4 │ │ │ │ + bl 3973c │ │ │ │ str r0, [r4, #4] │ │ │ │ - bl 268f0 │ │ │ │ + bl 26878 │ │ │ │ str r0, [r4, #16] │ │ │ │ - bl 2289c │ │ │ │ + bl 22824 │ │ │ │ str r0, [r4, #8] │ │ │ │ - bl 223e8 │ │ │ │ + bl 22370 │ │ │ │ str r0, [r4, #12] │ │ │ │ pop {r4, pc} │ │ │ │ nop │ │ │ │ - lsls r4, r7, #5 │ │ │ │ + lsls r4, r3, #5 │ │ │ │ movs r6, r0 │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ mov r3, r0 │ │ │ │ movs r2, #0 │ │ │ │ mov r0, r2 │ │ │ │ ldr.w r1, [r3, #3932] @ 0xf5c │ │ │ │ @@ -78958,21 +78949,21 @@ │ │ │ │ ldr.w r3, [r3, #3944] @ 0xf68 │ │ │ │ strb r2, [r3, #0] │ │ │ │ bx lr │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ movs r0, #1 │ │ │ │ bx lr │ │ │ │ - ldr r0, [pc, #8] @ (46af8 ) │ │ │ │ + ldr r0, [pc, #8] @ (46a80 ) │ │ │ │ movs r3, #0 │ │ │ │ add r0, pc │ │ │ │ str r3, [r0, #20] │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ - cmp r8, r2 │ │ │ │ + cmp r0, lr │ │ │ │ movs r1, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d12} │ │ │ │ sub.w ip, sp, ip │ │ │ │ @@ -78983,31 +78974,31 @@ │ │ │ │ movlt r2, #150 @ 0x96 │ │ │ │ cmp r3, #150 @ 0x96 │ │ │ │ mov r0, r2 │ │ │ │ it lt │ │ │ │ movlt r3, #150 @ 0x96 │ │ │ │ str r2, [sp, #12] │ │ │ │ mov r8, r3 │ │ │ │ - ldr.w r2, [pc, #1188] @ 46fd0 │ │ │ │ + ldr.w r2, [pc, #1188] @ 46f58 │ │ │ │ movw r5, #52429 @ 0xcccd │ │ │ │ movt r5, #52428 @ 0xcccc │ │ │ │ - ldr.w r3, [pc, #1180] @ 46fd4 │ │ │ │ + ldr.w r3, [pc, #1180] @ 46f5c │ │ │ │ add r2, pc │ │ │ │ - ldr.w fp, [pc, #1180] @ 46fd8 │ │ │ │ + ldr.w fp, [pc, #1180] @ 46f60 │ │ │ │ mov r4, r1 │ │ │ │ add fp, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #60] @ 0x3c │ │ │ │ mov.w r3, #0 │ │ │ │ umull r3, r5, r5, r0 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ lsrs r5, r5, #2 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 4703c │ │ │ │ + beq.w 46fc4 │ │ │ │ movw r3, #43691 @ 0xaaab │ │ │ │ movt r3, #43690 @ 0xaaaa │ │ │ │ add r7, sp, #44 @ 0x2c │ │ │ │ umull r2, r3, r3, r8 │ │ │ │ movs r2, #0 │ │ │ │ mov r1, r2 │ │ │ │ lsrs r3, r3, #1 │ │ │ │ @@ -79015,188 +79006,188 @@ │ │ │ │ it ge │ │ │ │ movge r5, r3 │ │ │ │ mov r3, r0 │ │ │ │ sub.w r6, r8, r5 │ │ │ │ mov r0, r7 │ │ │ │ str r6, [sp, #0] │ │ │ │ mov.w r9, r5, lsl #1 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ movs r3, #0 │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r3 │ │ │ │ add.w r0, r4, #100 @ 0x64 │ │ │ │ str r3, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ cmp r2, #0 │ │ │ │ - beq.w 470b2 │ │ │ │ + beq.w 4703a │ │ │ │ add r3, sp, #52 @ 0x34 │ │ │ │ str r3, [sp, #8] │ │ │ │ - ldr.w r3, [pc, #1080] @ 46fdc │ │ │ │ - vldr d6, [pc, #952] @ 46f60 │ │ │ │ + ldr.w r3, [pc, #1080] @ 46f64 │ │ │ │ + vldr d6, [pc, #952] @ 46ee8 │ │ │ │ vldr d7, [r2, #48] @ 0x30 │ │ │ │ vldr d5, [r2, #40] @ 0x28 │ │ │ │ mov r2, r8 │ │ │ │ ldr.w r3, [fp, r3] │ │ │ │ vdiv.f64 d8, d7, d6 │ │ │ │ vldr s15, [r4, #92] @ 0x5c │ │ │ │ vdiv.f64 d9, d5, d6 │ │ │ │ ldr r0, [r4, #32] │ │ │ │ ldr r1, [sp, #12] │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ vldr d5, [r3] │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d10, d7, d6 │ │ │ │ - bl 4cbc │ │ │ │ - ldr.w r3, [pc, #1024] @ 46fe0 │ │ │ │ + bl 4c54 │ │ │ │ + ldr.w r3, [pc, #1024] @ 46f68 │ │ │ │ ldr.w r3, [fp, r3] │ │ │ │ vldr d0, [r3] │ │ │ │ - blx 34dc │ │ │ │ + blx 3484 │ │ │ │ ldr r3, [r4, #92] @ 0x5c │ │ │ │ cmp r3, #200 @ 0xc8 │ │ │ │ ldrsh.w r3, [sp, #50] @ 0x32 │ │ │ │ vmov s14, r3 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ vmul.f64 d11, d8, d10 │ │ │ │ vmul.f64 d0, d11, d0 │ │ │ │ vsub.f64 d0, d7, d0 │ │ │ │ - ble.n 46c18 │ │ │ │ + ble.n 46ba0 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it mi │ │ │ │ vsubmi.f64 d0, d7, d7 │ │ │ │ ldrsh.w r3, [sp, #44] @ 0x2c │ │ │ │ vcvt.s32.f64 s15, d0 │ │ │ │ ldrsh.w r1, [sp, #48] @ 0x30 │ │ │ │ ldr.w sl, [sp, #8] │ │ │ │ add r1, r3 │ │ │ │ - vldr d12, [pc, #828] @ 46f68 │ │ │ │ + vldr d12, [pc, #828] @ 46ef0 │ │ │ │ mov r0, sl │ │ │ │ add.w r1, r1, r1, lsr #31 │ │ │ │ vmov r2, s15 │ │ │ │ asrs r1, r1, #1 │ │ │ │ - bl 4ab4 │ │ │ │ + bl 4a4c │ │ │ │ ldrsh.w r3, [sp, #54] @ 0x36 │ │ │ │ - vldr d6, [pc, #812] @ 46f70 │ │ │ │ + vldr d6, [pc, #812] @ 46ef8 │ │ │ │ vmov s14, r3 │ │ │ │ - vldr d0, [pc, #812] @ 46f78 │ │ │ │ + vldr d0, [pc, #812] @ 46f00 │ │ │ │ mov r1, r7 │ │ │ │ vcvt.f64.s32 d7, s14 │ │ │ │ mov r2, sl │ │ │ │ vmla.f64 d7, d11, d6 │ │ │ │ ldr r0, [r4, #36] @ 0x24 │ │ │ │ vmul.f64 d0, d10, d0 │ │ │ │ str.w sl, [sp, #8] │ │ │ │ mvn.w r7, #4 │ │ │ │ vmov.f64 d11, #44 @ 0x41600000 14.0 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vstr s14, [r4, #88] @ 0x58 │ │ │ │ - bl a72c │ │ │ │ + bl a5f4 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ add.w r0, r4, #148 @ 0x94 │ │ │ │ mov r2, r6 │ │ │ │ str.w r8, [sp] │ │ │ │ str r0, [sp, #36] @ 0x24 │ │ │ │ mla r7, r7, r5, r3 │ │ │ │ add.w r7, r7, r7, lsr #31 │ │ │ │ asrs r7, r7, #1 │ │ │ │ add.w sl, r5, r7 │ │ │ │ mov r1, r7 │ │ │ │ mov r3, sl │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ add.w r1, r5, sl │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r1 │ │ │ │ add.w r0, r4, #164 @ 0xa4 │ │ │ │ str r1, [sp, #32] │ │ │ │ str.w r8, [sp] │ │ │ │ mov r1, sl │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ add.w ip, r7, r9 │ │ │ │ mov r1, ip │ │ │ │ mov r2, r6 │ │ │ │ adds r0, r5, r1 │ │ │ │ str.w r8, [sp] │ │ │ │ mov r3, r0 │ │ │ │ strd ip, r0, [sp, #24] │ │ │ │ add.w r0, r4, #172 @ 0xac │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ add.w ip, r9, sl │ │ │ │ add.w r9, r5, ip │ │ │ │ mov r1, ip │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r6 │ │ │ │ add.w r0, r4, #180 @ 0xb4 │ │ │ │ str.w r8, [sp] │ │ │ │ str.w ip, [sp, #20] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ add.w r2, r5, r9 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r2 │ │ │ │ str.w r8, [sp] │ │ │ │ mov r2, r6 │ │ │ │ mov r3, r0 │ │ │ │ str r0, [sp, #16] │ │ │ │ add.w r0, r4, #188 @ 0xbc │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, r7 │ │ │ │ subs r7, r6, r5 │ │ │ │ mov r3, sl │ │ │ │ mov r2, r7 │ │ │ │ add.w r0, r4, #108 @ 0x6c │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r1, sl │ │ │ │ mov r2, r7 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ add.w r0, r4, #116 @ 0x74 │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r2, r7 │ │ │ │ ldrd r1, r3, [sp, #24] │ │ │ │ add.w r0, r4, #124 @ 0x7c │ │ │ │ str r6, [sp, #0] │ │ │ │ mov.w sl, #500 @ 0x1f4 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r3, r9 │ │ │ │ mov r2, r7 │ │ │ │ ldr r1, [sp, #20] │ │ │ │ add.w r0, r4, #132 @ 0x84 │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ mov r2, r7 │ │ │ │ mov r1, r9 │ │ │ │ ldr r3, [sp, #16] │ │ │ │ add.w r0, r4, #140 @ 0x8c │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ - vldr d6, [pc, #544] @ 46f80 │ │ │ │ + bl 4a54 │ │ │ │ + vldr d6, [pc, #544] @ 46f08 │ │ │ │ vmov s15, r5 │ │ │ │ - vldr d5, [pc, #544] @ 46f88 │ │ │ │ - vldr d3, [pc, #548] @ 46f90 │ │ │ │ + vldr d5, [pc, #544] @ 46f10 │ │ │ │ + vldr d3, [pc, #548] @ 46f18 │ │ │ │ add.w ip, r4, #156 @ 0x9c │ │ │ │ vmul.f64 d6, d10, d6 │ │ │ │ vcvt.f64.s32 d7, s15 │ │ │ │ - vldr d1, [pc, #540] @ 46f98 │ │ │ │ - vldr d2, [pc, #544] @ 46fa0 │ │ │ │ - vldr d4, [pc, #548] @ 46fa8 │ │ │ │ + vldr d1, [pc, #540] @ 46f20 │ │ │ │ + vldr d2, [pc, #544] @ 46f28 │ │ │ │ + vldr d4, [pc, #548] @ 46f30 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vmul.f64 d5, d6, d8 │ │ │ │ vmul.f64 d6, d6, d9 │ │ │ │ - vldr d0, [pc, #540] @ 46fb0 │ │ │ │ + vldr d0, [pc, #540] @ 46f38 │ │ │ │ ldr r0, [r4, #88] @ 0x58 │ │ │ │ - vldr d9, [pc, #540] @ 46fb8 │ │ │ │ + vldr d9, [pc, #540] @ 46f40 │ │ │ │ vmul.f64 d3, d5, d3 │ │ │ │ vcvt.s32.f64 s14, d7 │ │ │ │ vdiv.f64 d8, d1, d5 │ │ │ │ vmul.f64 d0, d6, d0 │ │ │ │ vdiv.f64 d1, d2, d5 │ │ │ │ vmul.f64 d2, d6, d4 │ │ │ │ vmov.f64 d4, #34 @ 0x41100000 9.0 │ │ │ │ - vldr d10, [pc, #516] @ 46fc0 │ │ │ │ + vldr d10, [pc, #516] @ 46f48 │ │ │ │ vcvt.s32.f64 s15, d3 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ vmul.f64 d4, d5, d4 │ │ │ │ ldrh.w r7, [r4, #152] @ 0x98 │ │ │ │ vmul.f64 d12, d6, d12 │ │ │ │ vmov.f64 d3, #49 @ 0x41880000 17.0 │ │ │ │ ldrsh.w r6, [r2, #16] │ │ │ │ @@ -79212,15 +79203,15 @@ │ │ │ │ vmov r2, s15 │ │ │ │ asrs r1, r1, #1 │ │ │ │ subs r5, r0, r1 │ │ │ │ vmov s8, r5 │ │ │ │ add.w r9, r0, r1 │ │ │ │ vmov r1, s14 │ │ │ │ vcvt.f64.s32 d4, s8 │ │ │ │ - ldr r5, [pc, #464] @ (46fe4 ) │ │ │ │ + ldr r5, [pc, #464] @ (46f6c ) │ │ │ │ vmls.f64 d4, d5, d9 │ │ │ │ vdiv.f64 d9, d10, d6 │ │ │ │ subs r7, r7, r1 │ │ │ │ ldr r1, [sp, #36] @ 0x24 │ │ │ │ sxth r7, r7 │ │ │ │ ldmia r1, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ @@ -79229,15 +79220,15 @@ │ │ │ │ vmov.f64 d4, #96 @ 0x3f000000 0.5 │ │ │ │ vstr d5, [r4, #424] @ 0x1a8 │ │ │ │ vmov.f64 d10, d4 │ │ │ │ vmla.f64 d4, d2, d4 │ │ │ │ vmla.f64 d10, d6, d11 │ │ │ │ vstr d8, [r4, #216] @ 0xd8 │ │ │ │ vmov.f64 d8, #36 @ 0x41200000 10.0 │ │ │ │ - ldr r1, [pc, #412] @ (46fe8 ) │ │ │ │ + ldr r1, [pc, #412] @ (46f70 ) │ │ │ │ strd r9, lr, [r4, #204] @ 0xcc │ │ │ │ vcvt.s32.f64 s4, d2 │ │ │ │ vmul.f64 d5, d5, d8 │ │ │ │ add r1, pc │ │ │ │ str.w r1, [r4, #256] @ 0x100 │ │ │ │ adds r1, r6, r2 │ │ │ │ str.w r1, [r4, #200] @ 0xc8 │ │ │ │ @@ -79251,27 +79242,27 @@ │ │ │ │ vmul.f64 d6, d6, d12 │ │ │ │ strh.w r7, [r4, #156] @ 0x9c │ │ │ │ strh.w r7, [r4, #152] @ 0x98 │ │ │ │ vcvt.s32.f64 s10, d5 │ │ │ │ str.w sl, [r4, #232] @ 0xe8 │ │ │ │ subs r2, r6, r2 │ │ │ │ vmov r1, s8 │ │ │ │ - vldr d4, [pc, #304] @ 46fc8 │ │ │ │ + vldr d4, [pc, #304] @ 46f50 │ │ │ │ vcvt.s32.f64 s12, d6 │ │ │ │ vcvt.s32.f64 s20, d10 │ │ │ │ vstr s1, [r4, #228] @ 0xe4 │ │ │ │ vstr s6, [r4, #236] @ 0xec │ │ │ │ vstr s0, [r4, #240] @ 0xf0 │ │ │ │ subs r6, r6, r1 │ │ │ │ vstr s14, [sp, #12] │ │ │ │ movs r1, #0 │ │ │ │ vstr d4, [r4, #248] @ 0xf8 │ │ │ │ ldr.w r5, [fp, r5] │ │ │ │ - ldr.w ip, [pc, #300] @ 46fec │ │ │ │ - ldr r7, [pc, #300] @ (46ff0 ) │ │ │ │ + ldr.w ip, [pc, #300] @ 46f74 │ │ │ │ + ldr r7, [pc, #300] @ (46f78 ) │ │ │ │ strd r9, lr, [r4, #276] @ 0x114 │ │ │ │ add ip, pc │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add r7, pc │ │ │ │ str.w r2, [r4, #272] @ 0x110 │ │ │ │ vstr s14, [r4, #264] @ 0x108 │ │ │ │ ldr r2, [r5, #0] │ │ │ │ @@ -79302,38 +79293,38 @@ │ │ │ │ vstr s14, [r4, #336] @ 0x150 │ │ │ │ vstr s14, [r4, #408] @ 0x198 │ │ │ │ str.w r2, [r4, #332] @ 0x14c │ │ │ │ str.w r2, [r4, #404] @ 0x194 │ │ │ │ vstr d8, [r4, #320] @ 0x140 │ │ │ │ ldrsh.w r2, [sp, #50] @ 0x32 │ │ │ │ vstr d9, [r4, #360] @ 0x168 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr.w sl, [sp, #8] │ │ │ │ ldr r0, [r4, #32] │ │ │ │ mov r1, sl │ │ │ │ - b.n 46ff4 │ │ │ │ + b.n 46f7c │ │ │ │ nop │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r1, r3 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r0, r0 │ │ │ │ subs r6, #113 @ 0x71 │ │ │ │ add r7, r4 │ │ │ │ - bpl.n 46fda │ │ │ │ + bpl.n 46f62 │ │ │ │ subs r7, #170 @ 0xaa │ │ │ │ asrs r3, r7, #17 │ │ │ │ @ instruction: 0x47ae │ │ │ │ ldrb r1, [r4, #11] │ │ │ │ subs r7, #132 @ 0x84 │ │ │ │ - bcc.n 47062 │ │ │ │ - ldc2 1, cr1, [pc, #288] @ 470a4 │ │ │ │ + bcc.n 46fea │ │ │ │ + ldc2 1, cr1, [pc, #288] @ 4702c │ │ │ │ subs r7, #73 @ 0x49 │ │ │ │ ldr r1, [sp, #616] @ 0x268 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ ldr r1, [sp, #612] @ 0x264 │ │ │ │ subs r7, #201 @ 0xc9 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ @@ -79344,75 +79335,75 @@ │ │ │ │ ands r3, r3 │ │ │ │ str r3, [r6, #88] @ 0x58 │ │ │ │ str r6, [sp, #812] @ 0x32c │ │ │ │ ldrh r5, [r5, r4] │ │ │ │ subs r7, #230 @ 0xe6 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ - b.n 46fb0 │ │ │ │ + b.n 46f38 │ │ │ │ eors r0, r5 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ eors r4, r4 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ eors r0, r4 │ │ │ │ - cbnz r7, 46fd2 │ │ │ │ + cbnz r7, 46f5a │ │ │ │ strb r0, [r2, #20] │ │ │ │ ldr r3, [r6, #0] │ │ │ │ ands r3, r5 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ ands r0, r0 │ │ │ │ lsls r7, r1 │ │ │ │ - asrs r4, r0, #19 │ │ │ │ + asrs r4, r7, #20 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - asrs r4, r7, #18 │ │ │ │ + asrs r4, r6, #20 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r7, #10 │ │ │ │ + lsls r0, r6, #10 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r0, #10 │ │ │ │ + lsls r4, r7, #9 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r4, #11 │ │ │ │ + lsls r4, r3, #11 │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r3, #0] │ │ │ │ + str r4, [r6, #32] │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r0, [r6, r6] │ │ │ │ + str r4, [r1, #28] │ │ │ │ movs r0, r0 │ │ │ │ - ldrsh r4, [r6, r6] │ │ │ │ + str r0, [r2, #28] │ │ │ │ movs r0, r0 │ │ │ │ - bl 4dd0 │ │ │ │ - ldr r3, [pc, #244] @ (470f0 ) │ │ │ │ + bl 4d68 │ │ │ │ + ldr r3, [pc, #244] @ (47078 ) │ │ │ │ ldr r0, [r4, #32] │ │ │ │ mov r1, sl │ │ │ │ ldr.w r3, [fp, r3] │ │ │ │ ldrh r2, [r3, #0] │ │ │ │ - bl 5b70 │ │ │ │ + bl 5b08 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ mov r0, r4 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 470e0 │ │ │ │ - bl 35c30 │ │ │ │ + beq.n 47068 │ │ │ │ + bl 35bb8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 30b08 │ │ │ │ + bl 30a90 │ │ │ │ ldr r3, [sp, #144] @ 0x90 │ │ │ │ - ldr r2, [pc, #212] @ (470f4 ) │ │ │ │ + ldr r2, [pc, #212] @ (4707c ) │ │ │ │ str r3, [r4, #96] @ 0x60 │ │ │ │ - ldr r3, [pc, #212] @ (470f8 ) │ │ │ │ + ldr r3, [pc, #212] @ (47080 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #60] @ 0x3c │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 470ec │ │ │ │ + bne.n 47074 │ │ │ │ add sp, #68 @ 0x44 │ │ │ │ vpop {d8-d12} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vmov s15, r8 │ │ │ │ vmov.f64 d4, #8 @ 0x40400000 3.0 │ │ │ │ vmov.f64 d6, #1 @ 0x40080000 2.125 │ │ │ │ ldr.w sl, [sp, #12] │ │ │ │ @@ -79435,799 +79426,799 @@ │ │ │ │ ands.w r6, r6, r5, asr #32 │ │ │ │ it cc │ │ │ │ movcc r6, r5 │ │ │ │ mov.w r9, r5, lsl #1 │ │ │ │ sub.w r6, r8, r6, asr #3 │ │ │ │ sub.w r6, r6, r5, lsl #1 │ │ │ │ str r6, [sp, #0] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ sub.w r6, r8, r9 │ │ │ │ ldrsh.w r2, [sp, #50] @ 0x32 │ │ │ │ mov r3, sl │ │ │ │ str r6, [sp, #0] │ │ │ │ add.w r0, r4, #100 @ 0x64 │ │ │ │ ldr r1, [sp, #144] @ 0x90 │ │ │ │ add r6, r5 │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr r2, [r4, #36] @ 0x24 │ │ │ │ cmp r2, #0 │ │ │ │ - bne.w 46b9e │ │ │ │ + bne.w 46b26 │ │ │ │ add r0, sp, #52 @ 0x34 │ │ │ │ mov r1, r2 │ │ │ │ ldr r3, [sp, #12] │ │ │ │ mov sl, r0 │ │ │ │ str.w r8, [sp] │ │ │ │ str r0, [sp, #8] │ │ │ │ str r2, [sp, #16] │ │ │ │ - bl 4abc │ │ │ │ + bl 4a54 │ │ │ │ ldr r2, [sp, #16] │ │ │ │ add r3, sp, #40 @ 0x28 │ │ │ │ str r2, [sp, #40] @ 0x28 │ │ │ │ vmov.f64 d0, #112 @ 0x3f800000 1.0 │ │ │ │ mov r2, sl │ │ │ │ ldr r1, [r4, #32] │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl a648 │ │ │ │ + bl a510 │ │ │ │ mov r2, r0 │ │ │ │ str r0, [r4, #36] @ 0x24 │ │ │ │ - b.n 46ba2 │ │ │ │ - bl 30b6c │ │ │ │ + b.n 46b2a │ │ │ │ + bl 30af4 │ │ │ │ mov r0, r4 │ │ │ │ - bl 35850 │ │ │ │ - b.n 4701a │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - lsls r0, r2, #11 │ │ │ │ + bl 357d8 │ │ │ │ + b.n 46fa2 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + lsls r0, r1, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r3, #31 │ │ │ │ + asrs r2, r2, #1 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ mov r2, r1 │ │ │ │ - ldr r1, [pc, #136] @ (47198 ) │ │ │ │ - ldr r3, [pc, #140] @ (4719c ) │ │ │ │ + ldr r1, [pc, #136] @ (47120 ) │ │ │ │ + ldr r3, [pc, #140] @ (47124 ) │ │ │ │ sub sp, #32 │ │ │ │ add r1, pc │ │ │ │ mov r4, r0 │ │ │ │ ldr r3, [r1, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #28] │ │ │ │ mov.w r3, #0 │ │ │ │ sub.w r3, r2, #91 @ 0x5b │ │ │ │ cmp r3, #18 │ │ │ │ it ls │ │ │ │ movls r2, #100 @ 0x64 │ │ │ │ - bls.n 4713c │ │ │ │ + bls.n 470c4 │ │ │ │ cmp.w r2, #400 @ 0x190 │ │ │ │ it ge │ │ │ │ movge.w r2, #400 @ 0x190 │ │ │ │ cmp r2, #10 │ │ │ │ it lt │ │ │ │ movlt r2, #10 │ │ │ │ ldr r3, [r4, #92] @ 0x5c │ │ │ │ cmp r3, r2 │ │ │ │ - beq.n 47166 │ │ │ │ + beq.n 470ee │ │ │ │ str r2, [r4, #92] @ 0x5c │ │ │ │ ldr r0, [r4, #20] │ │ │ │ ldr r6, [r4, #12] │ │ │ │ - bl 138fa │ │ │ │ + bl 13a3c │ │ │ │ mov r5, r0 │ │ │ │ ldr r0, [r4, #20] │ │ │ │ - bl 13912 │ │ │ │ + bl 13a40 │ │ │ │ ldr r1, [r4, #96] @ 0x60 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r0, r6 │ │ │ │ mov r1, r4 │ │ │ │ - bl 46b00 │ │ │ │ + bl 46a88 │ │ │ │ ldr r2, [r4, #92] @ 0x5c │ │ │ │ - ldr r1, [pc, #56] @ (471a0 ) │ │ │ │ + ldr r1, [pc, #56] @ (47128 ) │ │ │ │ add r5, sp, #8 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ - blx 35fc │ │ │ │ + blx 3598 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r4 │ │ │ │ - bl 40234 │ │ │ │ - ldr r2, [pc, #40] @ (471a4 ) │ │ │ │ - ldr r3, [pc, #28] @ (4719c ) │ │ │ │ + bl 401bc │ │ │ │ + ldr r2, [pc, #40] @ (4712c ) │ │ │ │ + ldr r3, [pc, #28] @ (47124 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #28] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 47192 │ │ │ │ + bne.n 4711a │ │ │ │ add sp, #32 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsrs r2, r5, #27 │ │ │ │ + lsrs r2, r4, #29 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r4, [r3, r4] │ │ │ │ + ldrsh r0, [r7, r4] │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r7, #25 │ │ │ │ + lsrs r6, r6, #27 │ │ │ │ movs r1, r0 │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ movs r1, #12 │ │ │ │ movw r2, #26215 @ 0x6667 │ │ │ │ movt r2, #26214 @ 0x6666 │ │ │ │ mul.w r3, r1, r3 │ │ │ │ asrs r1, r3, #31 │ │ │ │ smull r2, r3, r2, r3 │ │ │ │ rsb r1, r1, r3, asr #2 │ │ │ │ - b.n 470fc │ │ │ │ + b.n 47084 │ │ │ │ ldr r3, [r0, #92] @ 0x5c │ │ │ │ movs r1, #10 │ │ │ │ movw r2, #43691 @ 0xaaab │ │ │ │ movt r2, #10922 @ 0x2aaa │ │ │ │ mul.w r3, r1, r3 │ │ │ │ asrs r1, r3, #31 │ │ │ │ smull r2, r3, r2, r3 │ │ │ │ rsb r1, r1, r3, asr #1 │ │ │ │ - b.n 470fc │ │ │ │ + b.n 47084 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r3, [pc, #68] @ (47234 ) │ │ │ │ - ldr r5, [pc, #68] @ (47238 ) │ │ │ │ + ldr r3, [pc, #68] @ (471bc ) │ │ │ │ + ldr r5, [pc, #68] @ (471c0 ) │ │ │ │ add r3, pc │ │ │ │ add r5, pc │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 47214 │ │ │ │ + cbz r4, 4719c │ │ │ │ ldr r2, [r4, #8] │ │ │ │ str r2, [r3, #0] │ │ │ │ - ldr r3, [pc, #60] @ (4723c ) │ │ │ │ + ldr r3, [pc, #60] @ (471c4 ) │ │ │ │ movs r2, #0 │ │ │ │ str r2, [r4, #4] │ │ │ │ ldr r2, [r5, r3] │ │ │ │ ldr r3, [r2, #0] │ │ │ │ str r3, [r4, #8] │ │ │ │ - cbz r3, 4720e │ │ │ │ + cbz r3, 47196 │ │ │ │ str r4, [r3, #4] │ │ │ │ mov r0, r4 │ │ │ │ str r4, [r2, #0] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - ldr r0, [pc, #40] @ (47240 ) │ │ │ │ + ldr r0, [pc, #40] @ (471c8 ) │ │ │ │ mov r3, r4 │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ movs r1, #107 @ 0x6b │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ movs r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ - blx 3084 │ │ │ │ - b.n 471fe │ │ │ │ + blx 3038 │ │ │ │ + b.n 47186 │ │ │ │ nop │ │ │ │ - @ instruction: 0xfa3a0005 │ │ │ │ - lsrs r0, r1, #24 │ │ │ │ + @ instruction: 0xfa1a0005 │ │ │ │ + lsrs r0, r0, #26 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldrb r2, [r6, r1] │ │ │ │ + ldrsh r6, [r1, r2] │ │ │ │ movs r0, r0 │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldrd r1, r2, [r0, #4] │ │ │ │ mov r3, r0 │ │ │ │ - ldr.w ip, [pc, #48] @ 4728c │ │ │ │ + ldr.w ip, [pc, #48] @ 47214 │ │ │ │ add ip, pc │ │ │ │ - cbz r1, 4727e │ │ │ │ + cbz r1, 47206 │ │ │ │ str r2, [r1, #8] │ │ │ │ - cbz r2, 47266 │ │ │ │ + cbz r2, 471ee │ │ │ │ str r1, [r2, #4] │ │ │ │ mov.w r2, #4416 @ 0x1140 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r3 │ │ │ │ - blx 3084 │ │ │ │ - ldr r2, [pc, #28] @ (47290 ) │ │ │ │ + blx 3038 │ │ │ │ + ldr r2, [pc, #28] @ (47218 ) │ │ │ │ add r2, pc │ │ │ │ ldr r1, [r2, #0] │ │ │ │ str r1, [r0, #8] │ │ │ │ str r0, [r2, #0] │ │ │ │ pop {r3, pc} │ │ │ │ - cbz r2, 47282 │ │ │ │ + cbz r2, 4720a │ │ │ │ str r1, [r2, #4] │ │ │ │ - ldr r1, [pc, #16] @ (47294 ) │ │ │ │ + ldr r1, [pc, #16] @ (4721c ) │ │ │ │ ldr.w r1, [ip, r1] │ │ │ │ str r2, [r1, #0] │ │ │ │ - b.n 47266 │ │ │ │ - lsrs r0, r4, #22 │ │ │ │ + b.n 471ee │ │ │ │ + lsrs r0, r3, #24 │ │ │ │ movs r1, r0 │ │ │ │ - ldrsh.w r0, [r8, #5] │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + ldrsb.w r0, [r8, #5] │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ - ldr r5, [pc, #32] @ (472c8 ) │ │ │ │ + ldr r5, [pc, #32] @ (47250 ) │ │ │ │ add r5, pc │ │ │ │ ldr r4, [r5, #0] │ │ │ │ - cbz r4, 472bc │ │ │ │ + cbz r4, 47244 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ str r4, [r5, #0] │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 472ae │ │ │ │ - ldr r3, [pc, #12] @ (472cc ) │ │ │ │ + bne.n 47236 │ │ │ │ + ldr r3, [pc, #12] @ (47254 ) │ │ │ │ movs r2, #0 │ │ │ │ add r3, pc │ │ │ │ str r2, [r3, #4] │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ nop │ │ │ │ - vst1.8 {d0[0]}, [r4], r5 │ │ │ │ - vld4.8 {d16-d19}, [ip], r5 │ │ │ │ + vld4.8 {d16-d19}, [r4], r5 │ │ │ │ + vst4.8 {d16-d19}, [ip], r5 │ │ │ │ push {r4, r5, r6, r7, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ mov r6, r2 │ │ │ │ - ldr r2, [pc, #148] @ (47378 ) │ │ │ │ - ldr r3, [pc, #152] @ (4737c ) │ │ │ │ + ldr r2, [pc, #148] @ (47300 ) │ │ │ │ + ldr r3, [pc, #152] @ (47304 ) │ │ │ │ sub sp, #20 │ │ │ │ add r2, pc │ │ │ │ mov r4, r1 │ │ │ │ mov r5, r0 │ │ │ │ add r1, sp, #8 │ │ │ │ mov r0, r4 │ │ │ │ - ldr r7, [pc, #140] @ (47380 ) │ │ │ │ + ldr r7, [pc, #140] @ (47308 ) │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #12] │ │ │ │ mov.w r3, #0 │ │ │ │ - blx 3008 │ │ │ │ + blx 2fbc │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vstr d0, [r6] │ │ │ │ cmp r3, r4 │ │ │ │ - beq.n 4733e │ │ │ │ + beq.n 472c6 │ │ │ │ ldrb r3, [r3, #0] │ │ │ │ - cbnz r3, 4733e │ │ │ │ + cbnz r3, 472c6 │ │ │ │ vabs.f64 d0, d0 │ │ │ │ - vldr d7, [pc, #88] @ 47370 │ │ │ │ + vldr d7, [pc, #88] @ 472f8 │ │ │ │ vcmp.f64 d0, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ls │ │ │ │ movls r0, #1 │ │ │ │ - bhi.n 4733e │ │ │ │ - ldr r2, [pc, #92] @ (47384 ) │ │ │ │ - ldr r3, [pc, #80] @ (4737c ) │ │ │ │ + bhi.n 472c6 │ │ │ │ + ldr r2, [pc, #92] @ (4730c ) │ │ │ │ + ldr r3, [pc, #80] @ (47304 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #12] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 47368 │ │ │ │ + bne.n 472f0 │ │ │ │ add sp, #20 │ │ │ │ pop {r4, r5, r6, r7, pc} │ │ │ │ - ldr r3, [pc, #72] @ (47388 ) │ │ │ │ + ldr r3, [pc, #72] @ (47310 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r6, [r3, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov r5, r2 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #52] @ (4738c ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #52] @ (47314 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ str r4, [sp, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ movs r0, #0 │ │ │ │ - b.n 47326 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + b.n 472ae │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop.w │ │ │ │ @ instruction: 0xffffffff │ │ │ │ vqrdmlsh.s , , d31[0] │ │ │ │ - lsrs r6, r2, #20 │ │ │ │ + lsrs r6, r1, #22 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r1, #20 │ │ │ │ + lsrs r0, r0, #22 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r2, r2, #19 │ │ │ │ + lsrs r2, r1, #21 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r7, r4] │ │ │ │ + ldrb r0, [r3, r5] │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4056] @ 0xfd8 │ │ │ │ sub sp, #12 │ │ │ │ mov r5, r1 │ │ │ │ - ldr.w r9, [pc, #176] @ 47458 │ │ │ │ + ldr.w r9, [pc, #176] @ 473e0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov r7, r2 │ │ │ │ ldr.w r8, [sp, #40] @ 0x28 │ │ │ │ mov r6, r3 │ │ │ │ add r9, pc │ │ │ │ mov r1, r8 │ │ │ │ - bl fa20 │ │ │ │ - cbz r0, 47420 │ │ │ │ + bl 10190 │ │ │ │ + cbz r0, 473a8 │ │ │ │ add.w r1, r8, #8 │ │ │ │ mov r0, r7 │ │ │ │ - bl fa94 │ │ │ │ - cbz r0, 473f0 │ │ │ │ + bl 10204 │ │ │ │ + cbz r0, 47378 │ │ │ │ add.w r2, r8, #16 │ │ │ │ mov r1, r6 │ │ │ │ mov r0, r4 │ │ │ │ - bl 472d0 │ │ │ │ - cbz r0, 47418 │ │ │ │ + bl 47258 │ │ │ │ + cbz r0, 473a0 │ │ │ │ vldr d7, [r8, #16] │ │ │ │ movs r0, #1 │ │ │ │ - vldr d6, [pc, #112] @ 47450 │ │ │ │ + vldr d6, [pc, #112] @ 473d8 │ │ │ │ vmul.f64 d7, d7, d6 │ │ │ │ vstr d7, [r8, #16] │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #104] @ (4745c ) │ │ │ │ + ldr r3, [pc, #104] @ (473e4 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldr r5, [r3, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ mov r4, r2 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #84] @ (47460 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #84] @ (473e8 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r5 │ │ │ │ add r1, pc │ │ │ │ str r7, [sp, #0] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ movs r0, #0 │ │ │ │ add sp, #12 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - ldr r3, [pc, #56] @ (4745c ) │ │ │ │ + ldr r3, [pc, #56] @ (473e4 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r3, [r9, r3] │ │ │ │ ldr r6, [r3, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ mov r4, r2 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #40] @ (47464 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #40] @ (473ec ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r4 │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ str r5, [sp, #0] │ │ │ │ - blx 3394 │ │ │ │ - b.n 47418 │ │ │ │ + blx 334c │ │ │ │ + b.n 473a0 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - lsrs r0, r1, #17 │ │ │ │ + lsrs r0, r0, #19 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r0, [r3, r3] │ │ │ │ + ldrb r4, [r6, r3] │ │ │ │ movs r0, r0 │ │ │ │ - ldrh r4, [r0, r2] │ │ │ │ + ldrb r0, [r4, r2] │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #64] @ (474bc ) │ │ │ │ + ldr r4, [pc, #64] @ (47444 ) │ │ │ │ add r4, pc │ │ │ │ - cbz r3, 474b2 │ │ │ │ - bl 3ba48 │ │ │ │ + cbz r3, 4743a │ │ │ │ + bl 3b9d0 │ │ │ │ ldr.w r0, [r5, #176] @ 0xb0 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r3, [pc, #48] @ (474c0 ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r3, [pc, #48] @ (47448 ) │ │ │ │ movs r2, #0 │ │ │ │ str.w r2, [r5, #176] @ 0xb0 │ │ │ │ ldr r3, [r4, r3] │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 474ac │ │ │ │ + cbz r4, 47434 │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ cmp r5, r3 │ │ │ │ - bne.n 47498 │ │ │ │ - bl 47244 │ │ │ │ + bne.n 47420 │ │ │ │ + bl 471cc │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 4749a │ │ │ │ + bne.n 47422 │ │ │ │ mov r0, r5 │ │ │ │ - bl 376c0 │ │ │ │ + bl 37648 │ │ │ │ ldr r0, [r5, #64] @ 0x40 │ │ │ │ ldmia.w sp!, {r3, r4, r5, lr} │ │ │ │ - b.w 13b48 │ │ │ │ - lsrs r0, r0, #14 │ │ │ │ + b.w 13c20 │ │ │ │ + lsrs r0, r7, #15 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4048] @ 0xfd0 │ │ │ │ - ldr r5, [pc, #280] @ (475f0 ) │ │ │ │ + ldr r5, [pc, #280] @ (47578 ) │ │ │ │ sub sp, #24 │ │ │ │ - ldr r4, [pc, #280] @ (475f4 ) │ │ │ │ + ldr r4, [pc, #280] @ (4757c ) │ │ │ │ cmp r3, #5 │ │ │ │ add r5, pc │ │ │ │ - ldr.w r8, [pc, #280] @ 475f8 │ │ │ │ + ldr.w r8, [pc, #280] @ 47580 │ │ │ │ ldr r7, [sp, #48] @ 0x30 │ │ │ │ add r8, pc │ │ │ │ ldr r4, [r5, r4] │ │ │ │ mov r5, r2 │ │ │ │ ldr r4, [r4, #0] │ │ │ │ str r4, [sp, #20] │ │ │ │ mov.w r4, #0 │ │ │ │ mov r4, r1 │ │ │ │ - beq.n 4753a │ │ │ │ - ldr r3, [pc, #260] @ (475fc ) │ │ │ │ + beq.n 474c2 │ │ │ │ + ldr r3, [pc, #260] @ (47584 ) │ │ │ │ mov r0, r1 │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr r6, [r3, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r4 │ │ │ │ mov r4, r2 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #240] @ (47600 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #240] @ (47588 ) │ │ │ │ mov r3, r0 │ │ │ │ - ldr r2, [pc, #224] @ (475f4 ) │ │ │ │ + ldr r2, [pc, #224] @ (4757c ) │ │ │ │ add r1, pc │ │ │ │ ldr r2, [r1, r2] │ │ │ │ ldr r1, [r2, #0] │ │ │ │ ldr r2, [sp, #20] │ │ │ │ eors r1, r2 │ │ │ │ mov.w r2, #0 │ │ │ │ - bne.n 475ea │ │ │ │ - ldr r1, [pc, #220] @ (47604 ) │ │ │ │ + bne.n 47572 │ │ │ │ + ldr r1, [pc, #220] @ (4758c ) │ │ │ │ mov r2, r4 │ │ │ │ ldr r5, [r5, #0] │ │ │ │ mov r0, r6 │ │ │ │ add r1, pc │ │ │ │ str r5, [sp, #48] @ 0x30 │ │ │ │ add sp, #24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ - b.w 3390 │ │ │ │ + b.w 3348 │ │ │ │ movs r3, #24 │ │ │ │ mov r6, r0 │ │ │ │ ldr r1, [r5, #4] │ │ │ │ mul.w r7, r3, r7 │ │ │ │ ldrd r2, r3, [r2, #8] │ │ │ │ add.w r0, r7, #80 @ 0x50 │ │ │ │ add r0, r6 │ │ │ │ str r0, [sp, #0] │ │ │ │ mov r0, r4 │ │ │ │ - bl 47390 │ │ │ │ - cbz r0, 475c0 │ │ │ │ + bl 47318 │ │ │ │ + cbz r0, 47548 │ │ │ │ add r7, r6 │ │ │ │ vldr d6, [r6] │ │ │ │ vldr d7, [r7, #80] @ 0x50 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 4758c │ │ │ │ + bhi.n 47514 │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 4758c │ │ │ │ + bpl.n 47514 │ │ │ │ vldr d7, [r7, #88] @ 0x58 │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 475da │ │ │ │ - ldr r3, [pc, #108] @ (475fc ) │ │ │ │ + bls.n 47562 │ │ │ │ + ldr r3, [pc, #108] @ (47584 ) │ │ │ │ mov r0, r4 │ │ │ │ ldr.w r3, [r8, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r7, r0 │ │ │ │ mov r0, r4 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #96] @ (47608 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #96] @ (47590 ) │ │ │ │ ldr r2, [r6, #64] @ 0x40 │ │ │ │ mov r3, r0 │ │ │ │ str r2, [sp, #0] │ │ │ │ mov r0, r8 │ │ │ │ mov r2, r7 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r1, [r5, #16] │ │ │ │ add r2, sp, #8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 472d0 │ │ │ │ - ldr r2, [pc, #72] @ (4760c ) │ │ │ │ - ldr r3, [pc, #48] @ (475f4 ) │ │ │ │ + bl 47258 │ │ │ │ + ldr r2, [pc, #72] @ (47594 ) │ │ │ │ + ldr r3, [pc, #48] @ (4757c ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #20] │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 475ea │ │ │ │ + bne.n 47572 │ │ │ │ add sp, #24 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 475b6 │ │ │ │ - b.n 4758c │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bmi.n 4753e │ │ │ │ + b.n 47514 │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ nop │ │ │ │ - lsrs r0, r4, #12 │ │ │ │ + lsrs r0, r3, #14 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r3, #12 │ │ │ │ + lsrs r0, r2, #14 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r5, #11 │ │ │ │ + lsrs r0, r4, #13 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r4, [r4, r7] │ │ │ │ + ldrb r0, [r0, r0] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [r2, r6] │ │ │ │ + ldrh r4, [r5, r6] │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r7, #8 │ │ │ │ + lsrs r0, r6, #10 │ │ │ │ movs r1, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d11} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #3616] @ 0xe20 │ │ │ │ mov r4, r2 │ │ │ │ - ldr.w r2, [pc, #1072] @ 47a58 │ │ │ │ + ldr.w r2, [pc, #1072] @ 479e0 │ │ │ │ mov r8, r3 │ │ │ │ - ldr.w r3, [pc, #1068] @ 47a5c │ │ │ │ + ldr.w r3, [pc, #1068] @ 479e4 │ │ │ │ add r2, pc │ │ │ │ mov r5, r1 │ │ │ │ - ldr.w r1, [pc, #1064] @ 47a60 │ │ │ │ + ldr.w r1, [pc, #1064] @ 479e8 │ │ │ │ sub sp, #412 @ 0x19c │ │ │ │ - ldr.w r7, [pc, #1064] @ 47a64 │ │ │ │ + ldr.w r7, [pc, #1064] @ 479ec │ │ │ │ mov r6, r0 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r1, pc │ │ │ │ ldr r0, [r4, #0] │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #404] @ 0x194 │ │ │ │ mov.w r3, #0 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 476e8 │ │ │ │ + bne.n 47670 │ │ │ │ cmp.w r8, #10 │ │ │ │ - beq.n 476b6 │ │ │ │ - ldr.w r3, [pc, #1032] @ 47a68 │ │ │ │ + beq.n 4763e │ │ │ │ + ldr.w r3, [pc, #1032] @ 479f0 │ │ │ │ mov r0, r5 │ │ │ │ ldr r6, [r7, r3] │ │ │ │ ldr r7, [r6, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #1012] @ (47a6c ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #1012] @ (479f4 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - blx 3394 │ │ │ │ - ldr r0, [pc, #1004] @ (47a70 ) │ │ │ │ + blx 334c │ │ │ │ + ldr r0, [pc, #1004] @ (479f8 ) │ │ │ │ ldr r3, [r6, #0] │ │ │ │ movs r2, #54 @ 0x36 │ │ │ │ add r0, pc │ │ │ │ movs r1, #1 │ │ │ │ - blx 3348 │ │ │ │ - ldr r2, [pc, #992] @ (47a74 ) │ │ │ │ - ldr r3, [pc, #968] @ (47a5c ) │ │ │ │ + blx 3300 │ │ │ │ + ldr r2, [pc, #992] @ (479fc ) │ │ │ │ + ldr r3, [pc, #968] @ (479e4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #404] @ 0x194 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 47732 │ │ │ │ + bne.n 476ba │ │ │ │ ldr r1, [r6, #0] │ │ │ │ movs r0, #10 │ │ │ │ add sp, #412 @ 0x19c │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ - b.w 33fc │ │ │ │ + b.w 33a4 │ │ │ │ add.w r8, sp, #40 @ 0x28 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 47a94 │ │ │ │ - ldr r2, [pc, #940] @ (47a78 ) │ │ │ │ - ldr r3, [pc, #908] @ (47a5c ) │ │ │ │ + bne.w 47a1c │ │ │ │ + ldr r2, [pc, #940] @ (47a00 ) │ │ │ │ + ldr r3, [pc, #908] @ (479e4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #404] @ 0x194 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 47732 │ │ │ │ + bne.n 476ba │ │ │ │ add sp, #412 @ 0x19c │ │ │ │ vpop {d8-d11} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ cmp.w r8, #9 │ │ │ │ - beq.n 47736 │ │ │ │ - ldr r3, [pc, #888] @ (47a68 ) │ │ │ │ + beq.n 476be │ │ │ │ + ldr r3, [pc, #888] @ (479f0 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r6, [r7, r3] │ │ │ │ ldr r7, [r6, #0] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #888] @ (47a7c ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #888] @ (47a04 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r4 │ │ │ │ add r1, pc │ │ │ │ mov r0, r7 │ │ │ │ - blx 3394 │ │ │ │ - ldr r0, [pc, #876] @ (47a80 ) │ │ │ │ + blx 334c │ │ │ │ + ldr r0, [pc, #876] @ (47a08 ) │ │ │ │ ldr r3, [r6, #0] │ │ │ │ movs r2, #54 @ 0x36 │ │ │ │ add r0, pc │ │ │ │ movs r1, #1 │ │ │ │ - blx 3348 │ │ │ │ - ldr r2, [pc, #868] @ (47a84 ) │ │ │ │ - ldr r3, [pc, #824] @ (47a5c ) │ │ │ │ + blx 3300 │ │ │ │ + ldr r2, [pc, #868] @ (47a0c ) │ │ │ │ + ldr r3, [pc, #824] @ (479e4 ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr r3, [sp, #404] @ 0x194 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - beq.n 476a4 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + beq.n 4762c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ add.w r8, sp, #40 @ 0x28 │ │ │ │ ldr r1, [r4, #16] │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 476ca │ │ │ │ + beq.n 47652 │ │ │ │ vldr d8, [r8] │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ - vldr d9, [pc, #744] @ 47a38 │ │ │ │ + vldr d9, [pc, #744] @ 479c0 │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ vmul.f64 d8, d8, d9 │ │ │ │ vstr d8, [r8] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 476ca │ │ │ │ + beq.n 47652 │ │ │ │ vldr d7, [sp, #48] @ 0x30 │ │ │ │ add r2, sp, #32 │ │ │ │ ldr r1, [r4, #32] │ │ │ │ mov r0, r5 │ │ │ │ add.w sl, sp, #56 @ 0x38 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ vstr d9, [sl, #-8] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 476ca │ │ │ │ + beq.n 47652 │ │ │ │ vldr d7, [r8, #-8] │ │ │ │ add.w r9, sp, #128 @ 0x80 │ │ │ │ - vldr d5, [pc, #688] @ 47a40 │ │ │ │ + vldr d5, [pc, #688] @ 479c8 │ │ │ │ mov r0, r5 │ │ │ │ - vldr d4, [pc, #692] @ 47a48 │ │ │ │ + vldr d4, [pc, #692] @ 479d0 │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d6, d7, d4 │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it ge │ │ │ │ vsubge.f64 d6, d6, d5 │ │ │ │ vstr d6, [r8, #-8] │ │ │ │ str.w r9, [sp] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldrd r1, r2, [r4, #24] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 476ca │ │ │ │ + beq.n 47652 │ │ │ │ vldr d7, [r9] │ │ │ │ vldr d6, [r6] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47802 │ │ │ │ + bhi.n 4778a │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47802 │ │ │ │ + bpl.n 4778a │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47802 │ │ │ │ + bhi.n 4778a │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 47828 │ │ │ │ - ldr r3, [pc, #612] @ (47a68 ) │ │ │ │ + bmi.n 477b0 │ │ │ │ + ldr r3, [pc, #612] @ (479f0 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w fp, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov r5, r2 │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #620] @ (47a88 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #620] @ (47a10 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, fp │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ add r5, sp, #272 @ 0x110 │ │ │ │ add r1, sp, #200 @ 0xc8 │ │ │ │ mov r0, r9 │ │ │ │ - vldr d11, [pc, #544] @ 47a50 │ │ │ │ - bl f320 │ │ │ │ + vldr d11, [pc, #544] @ 479d8 │ │ │ │ + bl fa90 │ │ │ │ mov r1, r5 │ │ │ │ mov r0, r9 │ │ │ │ add.w fp, sp, #80 @ 0x50 │ │ │ │ - bl fbb0 │ │ │ │ + bl 10320 │ │ │ │ vldr d10, [r8, #-8] │ │ │ │ add.w r8, sp, #24 │ │ │ │ add r1, sp, #16 │ │ │ │ mov r0, r8 │ │ │ │ vmov.f64 d0, d10 │ │ │ │ - blx 3074 │ │ │ │ + blx 3028 │ │ │ │ vldr d7, [sp, #16] │ │ │ │ mov r2, fp │ │ │ │ mov r1, r5 │ │ │ │ add r0, sp, #224 @ 0xe0 │ │ │ │ vstr d11, [sp, #240] @ 0xf0 │ │ │ │ vstr d7, [sp, #224] @ 0xe0 │ │ │ │ vldr d7, [sp, #24] │ │ │ │ vstr d7, [sp, #232] @ 0xe8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ add r3, sp, #104 @ 0x68 │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ mov r2, r3 │ │ │ │ mov r0, sl │ │ │ │ mov r1, r5 │ │ │ │ str r3, [sp, #8] │ │ │ │ vstr d11, [sl, #8] │ │ │ │ vstr d11, [sl] │ │ │ │ vstr d7, [sl, #16] │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ ldr r3, [sp, #8] │ │ │ │ add.w sl, sp, #248 @ 0xf8 │ │ │ │ mov r2, sl │ │ │ │ mov r1, fp │ │ │ │ mov r0, r3 │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl abf4 │ │ │ │ + bl abc6 │ │ │ │ mov r0, r5 │ │ │ │ - bl acb0 │ │ │ │ + bl ac98 │ │ │ │ vldr d7, [fp] │ │ │ │ ldr r3, [sp, #8] │ │ │ │ mov r1, r5 │ │ │ │ vmov.f64 d2, d10 │ │ │ │ vmov.f64 d1, d9 │ │ │ │ vstr d7, [sp, #272] @ 0x110 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ @@ -80250,73 +80241,73 @@ │ │ │ │ strd r2, r3, [sp, #296] @ 0x128 │ │ │ │ ldrd r2, r3, [sp, #208] @ 0xd0 │ │ │ │ strd r2, r3, [sp, #328] @ 0x148 │ │ │ │ ldrd r4, r0, [r4, #4] │ │ │ │ vstr d7, [sp, #304] @ 0x130 │ │ │ │ ldrd r2, r3, [sp, #216] @ 0xd8 │ │ │ │ strd r2, r3, [sp, #360] @ 0x168 │ │ │ │ - bl 43678 │ │ │ │ - ldr r3, [pc, #360] @ (47a8c ) │ │ │ │ + bl 43600 │ │ │ │ + ldr r3, [pc, #360] @ (47a14 ) │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ - cbz r3, 4794c │ │ │ │ + cbz r3, 478d4 │ │ │ │ ldr.w r3, [r3, #812] @ 0x32c │ │ │ │ ldr.w r8, [r3, #1368] @ 0x558 │ │ │ │ cmp.w r8, #0 │ │ │ │ - beq.n 4794c │ │ │ │ + beq.n 478d4 │ │ │ │ ldr.w r0, [r8] │ │ │ │ mov r1, r4 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ mov r7, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 47c96 │ │ │ │ - ldr.w r8, [pc, #320] @ 47a90 │ │ │ │ + beq.w 47c1e │ │ │ │ + ldr.w r8, [pc, #320] @ 47a18 │ │ │ │ movs r3, #0 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ movw r1, #579 @ 0x243 │ │ │ │ add r8, pc │ │ │ │ mov r0, r8 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r7, r0 │ │ │ │ movs r2, #128 @ 0x80 │ │ │ │ movs r1, #0 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ mov r0, r4 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str r0, [r7, #0] │ │ │ │ mov r0, r5 │ │ │ │ - bl 9544 │ │ │ │ + bl 9414 │ │ │ │ mov r2, r0 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r8 │ │ │ │ str r2, [r7, #112] @ 0x70 │ │ │ │ movw r1, #583 @ 0x247 │ │ │ │ lsls r2, r2, #2 │ │ │ │ mov.w r8, #0 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ str r0, [r7, #116] @ 0x74 │ │ │ │ mov r0, r5 │ │ │ │ - bl 947c │ │ │ │ - cbz r0, 479ac │ │ │ │ + bl 934c │ │ │ │ + cbz r0, 47934 │ │ │ │ ldr r3, [r7, #116] @ 0x74 │ │ │ │ str.w r0, [r3, r8] │ │ │ │ mov r0, r5 │ │ │ │ add.w r8, r8, #4 │ │ │ │ - bl 94c4 │ │ │ │ + bl 9394 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 47998 │ │ │ │ + bne.n 47920 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9350 │ │ │ │ + bl 9220 │ │ │ │ movs r3, #0 │ │ │ │ mov r0, r7 │ │ │ │ str r3, [r7, #120] @ 0x78 │ │ │ │ - bl 7b0c │ │ │ │ - bl 471e0 │ │ │ │ + bl 7a68 │ │ │ │ + bl 47168 │ │ │ │ movs r3, #8 │ │ │ │ str r6, [r0, #64] @ 0x40 │ │ │ │ mov r5, r0 │ │ │ │ add.w ip, r0, #264 @ 0x108 │ │ │ │ movs r2, #4 │ │ │ │ strd r3, r2, [r0, #12] │ │ │ │ ldmia.w r9!, {r0, r1, r2, r3} │ │ │ │ @@ -80327,31 +80318,31 @@ │ │ │ │ ldmia.w r9, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ mov r1, r4 │ │ │ │ mov r0, r6 │ │ │ │ strd sl, fp, [r5, #256] @ 0x100 │ │ │ │ vstr d6, [r5, #240] @ 0xf0 │ │ │ │ vstr d7, [r5, #248] @ 0xf8 │ │ │ │ - bl 37534 │ │ │ │ + bl 374bc │ │ │ │ str.w r0, [r5, #812] @ 0x32c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 476ca │ │ │ │ + bne.w 47652 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r6 │ │ │ │ - bl 36440 │ │ │ │ + bl 363c8 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r4 │ │ │ │ str.w r6, [r5, #812] @ 0x32c │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ ldr.w r2, [r5, #812] @ 0x32c │ │ │ │ ldr r3, [sp, #8] │ │ │ │ str r0, [r6, #12] │ │ │ │ str.w r7, [r2, #1368] @ 0x558 │ │ │ │ str.w r3, [r2, #1360] @ 0x550 │ │ │ │ - b.n 476ca │ │ │ │ + b.n 47652 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ cmp r5, #24 │ │ │ │ @@ -80359,82 +80350,82 @@ │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ ... │ │ │ │ - lsrs r4, r1, #7 │ │ │ │ + lsrs r4, r0, #9 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r5, r4] │ │ │ │ + ldrh r2, [r1, r5] │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r6, #6 │ │ │ │ + lsrs r6, r5, #8 │ │ │ │ movs r1, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [r7, r3] │ │ │ │ + ldrh r6, [r2, r4] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [r6, r3] │ │ │ │ + ldrh r0, [r2, r4] │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r0, r5, #5 │ │ │ │ + lsrs r0, r4, #7 │ │ │ │ movs r1, r0 │ │ │ │ - lsrs r6, r5, #4 │ │ │ │ + lsrs r6, r4, #6 │ │ │ │ movs r1, r0 │ │ │ │ - ldr r4, [r5, r1] │ │ │ │ + ldrh r0, [r1, r2] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [r4, r1] │ │ │ │ + ldrh r2, [r0, r2] │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r2, r3, #3 │ │ │ │ + lsrs r2, r2, #5 │ │ │ │ movs r1, r0 │ │ │ │ - ldrsb r6, [r0, r7] │ │ │ │ + ldr r2, [r4, r7] │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ - strb r0, [r7, r4] │ │ │ │ + ldrsb r4, [r2, r5] │ │ │ │ movs r0, r0 │ │ │ │ vldr d8, [r8] │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ - vldr d9, [pc, #660] @ 47d30 │ │ │ │ + vldr d9, [pc, #660] @ 47cb8 │ │ │ │ mov r0, r5 │ │ │ │ ldr r1, [r4, #20] │ │ │ │ vmul.f64 d8, d8, d9 │ │ │ │ vstr d8, [r8] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 476ca │ │ │ │ + beq.w 47652 │ │ │ │ vldr d7, [sp, #48] @ 0x30 │ │ │ │ add.w r9, sp, #128 @ 0x80 │ │ │ │ mov r0, r5 │ │ │ │ add.w sl, sp, #56 @ 0x38 │ │ │ │ vmul.f64 d9, d7, d9 │ │ │ │ vstr d9, [sl, #-8] │ │ │ │ str.w r9, [sp] │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldrd r1, r2, [r4, #24] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 476ca │ │ │ │ + beq.w 47652 │ │ │ │ add r3, sp, #152 @ 0x98 │ │ │ │ str r3, [sp, #0] │ │ │ │ str r3, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ ldrd r1, r2, [r4, #32] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 476ca │ │ │ │ + beq.w 47652 │ │ │ │ add.w fp, sp, #200 @ 0xc8 │ │ │ │ mov r0, r9 │ │ │ │ mov r1, fp │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ add r1, sp, #224 @ 0xe0 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ vldr d3, [sp, #208] @ 0xd0 │ │ │ │ vldr d6, [sp, #232] @ 0xe8 │ │ │ │ vmov.f64 d1, #96 @ 0x3f000000 0.5 │ │ │ │ vldr d5, [sp, #200] @ 0xc8 │ │ │ │ mov r0, fp │ │ │ │ vldr d7, [sp, #224] @ 0xe0 │ │ │ │ add.w fp, sp, #80 @ 0x50 │ │ │ │ @@ -80461,204 +80452,204 @@ │ │ │ │ vsqrt.f64 d7, d2 │ │ │ │ vdiv.f64 d5, d3, d7 │ │ │ │ vdiv.f64 d3, d4, d7 │ │ │ │ vstr d5, [fp] │ │ │ │ vdiv.f64 d5, d6, d7 │ │ │ │ vstr d3, [fp, #8] │ │ │ │ vstr d5, [fp, #16] │ │ │ │ - bl f010 │ │ │ │ + bl f780 │ │ │ │ vldr d6, [sp, #176] @ 0xb0 │ │ │ │ vldr d7, [r6] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47bce │ │ │ │ + bhi.n 47b56 │ │ │ │ vldr d5, [r6, #8] │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47bce │ │ │ │ + bpl.n 47b56 │ │ │ │ vldr d6, [sp, #184] @ 0xb8 │ │ │ │ vldr d5, [r6, #16] │ │ │ │ vcmpe.f64 d5, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47bce │ │ │ │ + bhi.n 47b56 │ │ │ │ vldr d5, [r6, #24] │ │ │ │ vcmpe.f64 d6, d5 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 47c3a │ │ │ │ + bmi.n 47bc2 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vldr d6, [r3] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47c0c │ │ │ │ + bhi.n 47b94 │ │ │ │ vldr d7, [r6, #8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47c0c │ │ │ │ + bpl.n 47b94 │ │ │ │ vldr d7, [r3, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47c0c │ │ │ │ + bhi.n 47b94 │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 47c3a │ │ │ │ - ldr r3, [pc, #312] @ (47d48 ) │ │ │ │ + bmi.n 47bc2 │ │ │ │ + ldr r3, [pc, #312] @ (47cd0 ) │ │ │ │ mov r0, r5 │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #8] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ mov r5, r3 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r3, r0 │ │ │ │ str r1, [sp, #4] │ │ │ │ mov r2, r5 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ ldr r1, [r4, #4] │ │ │ │ str r1, [sp, #0] │ │ │ │ - ldr r1, [pc, #280] @ (47d4c ) │ │ │ │ + ldr r1, [pc, #280] @ (47cd4 ) │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ add r5, sp, #272 @ 0x110 │ │ │ │ ldr r0, [sp, #12] │ │ │ │ mov r1, r5 │ │ │ │ - bl fbb0 │ │ │ │ - vldr d7, [pc, #240] @ 47d38 │ │ │ │ + bl 10320 │ │ │ │ + vldr d7, [pc, #240] @ 47cc0 │ │ │ │ add r3, sp, #104 @ 0x68 │ │ │ │ mov r0, sl │ │ │ │ mov r2, r3 │ │ │ │ mov r1, r5 │ │ │ │ vstr d7, [sl, #8] │ │ │ │ vstr d7, [sl] │ │ │ │ vmov.f64 d7, #112 @ 0x3f800000 1.0 │ │ │ │ str r3, [sp, #8] │ │ │ │ vstr d7, [sl, #16] │ │ │ │ add.w sl, sp, #248 @ 0xf8 │ │ │ │ - bl b3c8 │ │ │ │ + bl b66a │ │ │ │ mov r1, r5 │ │ │ │ mov r2, sl │ │ │ │ mov r0, fp │ │ │ │ - bl b364 │ │ │ │ + bl b58c │ │ │ │ vldr d1, [sp, #248] @ 0xf8 │ │ │ │ vldr d0, [sp, #256] @ 0x100 │ │ │ │ - blx 33f0 │ │ │ │ + blx 3398 │ │ │ │ vcmpe.f64 d0, #0.0 │ │ │ │ vmov.f64 d10, d0 │ │ │ │ ldr r3, [sp, #8] │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 47cfc │ │ │ │ + bmi.n 47c84 │ │ │ │ vstr d0, [r8, #-8] │ │ │ │ - b.n 47898 │ │ │ │ + b.n 47820 │ │ │ │ ldrd r4, r6, [r8, #112] @ 0x70 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9544 │ │ │ │ + bl 9414 │ │ │ │ mov.w r1, #560 @ 0x230 │ │ │ │ adds r3, r4, r0 │ │ │ │ - ldr r0, [pc, #168] @ (47d50 ) │ │ │ │ + ldr r0, [pc, #168] @ (47cd8 ) │ │ │ │ mov r2, r6 │ │ │ │ lsls r3, r3, #2 │ │ │ │ add r0, pc │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ mov r3, r0 │ │ │ │ mov r0, r5 │ │ │ │ str.w r3, [r8, #116] @ 0x74 │ │ │ │ - bl 947c │ │ │ │ - cbz r0, 47cda │ │ │ │ + bl 934c │ │ │ │ + cbz r0, 47c62 │ │ │ │ ldr.w r3, [r8, #112] @ 0x70 │ │ │ │ ldr.w r2, [r8, #116] @ 0x74 │ │ │ │ add r3, r7 │ │ │ │ adds r7, #1 │ │ │ │ str.w r0, [r2, r3, lsl #2] │ │ │ │ mov r0, r5 │ │ │ │ - bl 94c4 │ │ │ │ + bl 9394 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 47cc0 │ │ │ │ + bne.n 47c48 │ │ │ │ mov r0, r5 │ │ │ │ - bl 9544 │ │ │ │ + bl 9414 │ │ │ │ ldr.w r3, [r8, #112] @ 0x70 │ │ │ │ mov r2, r0 │ │ │ │ movs r1, #0 │ │ │ │ mov r0, r5 │ │ │ │ add r3, r2 │ │ │ │ str.w r3, [r8, #112] @ 0x70 │ │ │ │ - bl 9350 │ │ │ │ + bl 9220 │ │ │ │ mov r0, r8 │ │ │ │ - bl 7b0c │ │ │ │ - b.n 476ca │ │ │ │ + bl 7a68 │ │ │ │ + b.n 47652 │ │ │ │ vldr d5, [fp] │ │ │ │ vldr d6, [fp, #8] │ │ │ │ vldr d7, [fp, #16] │ │ │ │ - vldr d4, [pc, #52] @ 47d40 │ │ │ │ + vldr d4, [pc, #52] @ 47cc8 │ │ │ │ vneg.f64 d5, d5 │ │ │ │ vneg.f64 d6, d6 │ │ │ │ vneg.f64 d7, d7 │ │ │ │ vadd.f64 d10, d0, d4 │ │ │ │ vstr d5, [fp] │ │ │ │ vstr d6, [fp, #8] │ │ │ │ vstr d7, [fp, #16] │ │ │ │ vstr d10, [r8, #-8] │ │ │ │ - b.n 47898 │ │ │ │ + b.n 47820 │ │ │ │ nop │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ ... │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - strh r0, [r0, r6] │ │ │ │ + strb r4, [r3, r6] │ │ │ │ movs r0, r0 │ │ │ │ - str r4, [r4, r7] │ │ │ │ + strb r0, [r0, r0] │ │ │ │ movs r0, r0 │ │ │ │ push {r3, r4, r5, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8-d15} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4016] @ 0xfb0 │ │ │ │ - ldr r4, [pc, #320] @ (47ea8 ) │ │ │ │ + ldr r4, [pc, #320] @ (47e30 ) │ │ │ │ vmov.f64 d9, d0 │ │ │ │ vmov.f64 d8, d1 │ │ │ │ vmov.f64 d10, d2 │ │ │ │ add r4, pc │ │ │ │ vmov.f64 d11, d3 │ │ │ │ mov r5, r0 │ │ │ │ ldr r3, [r4, #4] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 47e60 │ │ │ │ - ldr r3, [pc, #296] @ (47eac ) │ │ │ │ + beq.n 47de8 │ │ │ │ + ldr r3, [pc, #296] @ (47e34 ) │ │ │ │ movs r2, #184 @ 0xb8 │ │ │ │ - ldr r0, [pc, #296] @ (47eb0 ) │ │ │ │ + ldr r0, [pc, #296] @ (47e38 ) │ │ │ │ movs r1, #159 @ 0x9f │ │ │ │ add r3, pc │ │ │ │ add r0, pc │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ movs r2, #184 @ 0xb8 │ │ │ │ movs r1, #0 │ │ │ │ mov r4, r0 │ │ │ │ - blx 3084 │ │ │ │ + blx 3038 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13d7c │ │ │ │ - vldr d7, [pc, #204] @ 47e70 │ │ │ │ + bl 13e54 │ │ │ │ + vldr d7, [pc, #204] @ 47df8 │ │ │ │ mov r5, r0 │ │ │ │ vcmpe.f64 d8, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - ble.n 47e00 │ │ │ │ - vldr d12, [pc, #196] @ 47e78 │ │ │ │ - vldr d13, [pc, #200] @ 47e80 │ │ │ │ - vldr d5, [pc, #204] @ 47e88 │ │ │ │ + ble.n 47d88 │ │ │ │ + vldr d12, [pc, #196] @ 47e00 │ │ │ │ + vldr d13, [pc, #200] @ 47e08 │ │ │ │ + vldr d5, [pc, #204] @ 47e10 │ │ │ │ vsub.f64 d12, d9, d12 │ │ │ │ - vldr d7, [pc, #204] @ 47e90 │ │ │ │ + vldr d7, [pc, #204] @ 47e18 │ │ │ │ vstr d9, [r4] │ │ │ │ movs r3, #0 │ │ │ │ vstr d8, [r4, #8] │ │ │ │ movs r0, #0 │ │ │ │ vstr d10, [r4, #16] │ │ │ │ movs r1, #0 │ │ │ │ vstr d11, [r4, #24] │ │ │ │ @@ -80669,53 +80660,53 @@ │ │ │ │ str r5, [r4, #64] @ 0x40 │ │ │ │ mov r0, r4 │ │ │ │ str.w r3, [r4, #176] @ 0xb0 │ │ │ │ str r3, [r4, #68] @ 0x44 │ │ │ │ vstr d5, [r4, #48] @ 0x30 │ │ │ │ vstr d7, [r4, #56] @ 0x38 │ │ │ │ pop {r3, r4, r5, pc} │ │ │ │ - vldr d7, [pc, #148] @ 47e98 │ │ │ │ - vldr d14, [pc, #112] @ 47e78 │ │ │ │ + vldr d7, [pc, #148] @ 47e20 │ │ │ │ + vldr d14, [pc, #112] @ 47e00 │ │ │ │ vcmpe.f64 d9, d7 │ │ │ │ vadd.f64 d13, d8, d14 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47e24 │ │ │ │ - vldr d12, [pc, #136] @ 47ea0 │ │ │ │ - vldr d5, [pc, #108] @ 47e88 │ │ │ │ - vldr d7, [pc, #112] @ 47e90 │ │ │ │ - b.n 47dc6 │ │ │ │ + bpl.n 47dac │ │ │ │ + vldr d12, [pc, #136] @ 47e28 │ │ │ │ + vldr d5, [pc, #108] @ 47e10 │ │ │ │ + vldr d7, [pc, #112] @ 47e18 │ │ │ │ + b.n 47d4e │ │ │ │ vmov.f64 d0, d9 │ │ │ │ vsub.f64 d12, d9, d14 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vdiv.f64 d15, d14, d0 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - blx 3210 │ │ │ │ + blx 31c8 │ │ │ │ vsub.f64 d7, d11, d10 │ │ │ │ vdiv.f64 d6, d14, d0 │ │ │ │ vcmp.f64 d15, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ it gt │ │ │ │ vmovgt.f64 d6, d15 │ │ │ │ vsub.f64 d5, d10, d6 │ │ │ │ vadd.f64 d6, d6, d6 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ - b.n 47dc6 │ │ │ │ - ldr r0, [pc, #80] @ (47eb4 ) │ │ │ │ + b.n 47d4e │ │ │ │ + ldr r0, [pc, #80] @ (47e3c ) │ │ │ │ add r0, pc │ │ │ │ - bl 14098 │ │ │ │ + bl 14170 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r4, #4] │ │ │ │ - b.n 47d82 │ │ │ │ + b.n 47d0a │ │ │ │ nop │ │ │ │ @ instruction: 0xb8d0 │ │ │ │ ldmia r7, {r0, r2, r4, r7} │ │ │ │ pop {r0, r3, r7} │ │ │ │ subs r7, #247 @ 0xf7 │ │ │ │ ldr r5, [sp, #228] @ 0xe4 │ │ │ │ - add r2, pc, #328 @ (adr r2, 47fc4 ) │ │ │ │ + add r2, pc, #328 @ (adr r2, 47f4c ) │ │ │ │ svc 70 @ 0x46 │ │ │ │ subs r7, #177 @ 0xb1 │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ subs r7, #249 @ 0xf9 │ │ │ │ cmp r5, #24 │ │ │ │ @@ -80730,99 +80721,99 @@ │ │ │ │ ldmia r7, {r0, r2, r4, r7} │ │ │ │ pop {r0, r3, r7} │ │ │ │ itett │ │ │ │ cmp r5, #24 │ │ │ │ strbal r4, [r0, r1] │ │ │ │ mov r1, #251 @ 0xfb │ │ │ │ ittee @ unpredictable > │ │ │ │ - cdp 0, 11, cr0, cr8, cr5, {0} │ │ │ │ - bl fff23eae <__bss_end__@@Base+0xffe7d276> @ unpredictable branch in IT block │ │ │ │ + cdp 0, 9, cr0, cr8, cr5, {0} │ │ │ │ + bl fff23e36 <__bss_end__@@Base+0xffe7d296> @ unpredictable branch in IT block │ │ │ │ │ │ │ │ - stral r4, [r0, r4] │ │ │ │ + strhal r0, [r4, r4] │ │ │ │ moval r0, r0 │ │ │ │ - bl ffc7beb6 <__bss_end__@@Base+0xffbd527e> │ │ │ │ + bl ffc7be3e <__bss_end__@@Base+0xffbd529e> │ │ │ │ ldr r0, [r0, #68] @ 0x44 │ │ │ │ bx lr │ │ │ │ ldr r0, [r0, #64] @ 0x40 │ │ │ │ bx lr │ │ │ │ ldr.w r0, [r0, #176] @ 0xb0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ push {r3, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ cmp r1, #3 │ │ │ │ - bhi.n 47eec │ │ │ │ + bhi.n 47e74 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - cbz r3, 47ee8 │ │ │ │ + cbz r3, 47e70 │ │ │ │ movs r3, #24 │ │ │ │ mla r0, r3, r1, r0 │ │ │ │ adds r0, #80 @ 0x50 │ │ │ │ pop {r3, pc} │ │ │ │ mov r0, r3 │ │ │ │ pop {r3, pc} │ │ │ │ - ldr r3, [pc, #16] @ (47f00 ) │ │ │ │ + ldr r3, [pc, #16] @ (47e88 ) │ │ │ │ movs r2, #224 @ 0xe0 │ │ │ │ - ldr r1, [pc, #16] @ (47f04 ) │ │ │ │ - ldr r0, [pc, #20] @ (47f08 ) │ │ │ │ + ldr r1, [pc, #16] @ (47e8c ) │ │ │ │ + ldr r0, [pc, #20] @ (47e90 ) │ │ │ │ add r3, pc │ │ │ │ add r1, pc │ │ │ │ add r0, pc │ │ │ │ - blx 30f0 <__assert_fail@plt> │ │ │ │ + blx 30a4 <__assert_fail@plt> │ │ │ │ nop │ │ │ │ - ands.w r0, r8, r0 │ │ │ │ - ldr r7, [pc, #616] @ (48170 ) │ │ │ │ + @ instruction: 0xe9900000 │ │ │ │ + str r6, [r6, r6] │ │ │ │ movs r0, r0 │ │ │ │ - str r0, [r6, r4] │ │ │ │ + strh r4, [r1, r5] │ │ │ │ movs r0, r0 │ │ │ │ vldr d6, [r0] │ │ │ │ vldr d7, [r1] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47f52 │ │ │ │ + bhi.n 47eda │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47f52 │ │ │ │ + bpl.n 47eda │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vldr d6, [r0, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47f52 │ │ │ │ + bhi.n 47eda │ │ │ │ vldr d6, [r0, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite mi │ │ │ │ movmi r0, #1 │ │ │ │ movpl r0, #0 │ │ │ │ bx lr │ │ │ │ movs r0, #0 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ vldr d6, [r0, #32] │ │ │ │ vldr d7, [r1] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 47fb4 │ │ │ │ + bhi.n 47f3c │ │ │ │ vldr d6, [r0, #40] @ 0x28 │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47fb4 │ │ │ │ + bpl.n 47f3c │ │ │ │ vldr d7, [r1, #8] │ │ │ │ vldr d6, [r0, #48] @ 0x30 │ │ │ │ vsub.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 47fa0 │ │ │ │ - vldr d6, [pc, #40] @ 47fb8 │ │ │ │ + bpl.n 47f28 │ │ │ │ + vldr d6, [pc, #40] @ 47f40 │ │ │ │ vadd.f64 d7, d7, d6 │ │ │ │ vcmpe.f64 d7, #0.0 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 47f92 │ │ │ │ + bmi.n 47f1a │ │ │ │ vldr d6, [r0, #56] @ 0x38 │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite gt │ │ │ │ movgt r0, #1 │ │ │ │ movle r0, #0 │ │ │ │ bx lr │ │ │ │ @@ -80832,25 +80823,25 @@ │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ vldr d6, [r0, #8] │ │ │ │ vldr d7, [r1] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 4800e │ │ │ │ + bls.n 47f96 │ │ │ │ vldr d6, [r1, #8] │ │ │ │ vldr d7, [r0] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 4800e │ │ │ │ + bls.n 47f96 │ │ │ │ vldr d6, [r0, #24] │ │ │ │ vldr d7, [r1, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bls.n 4800e │ │ │ │ + bls.n 47f96 │ │ │ │ vldr d7, [r0, #16] │ │ │ │ vldr d6, [r1, #24] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ ite hi │ │ │ │ movhi r0, #1 │ │ │ │ movls r0, #0 │ │ │ │ @@ -80859,413 +80850,413 @@ │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ vpush {d8} │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2824] @ 0xb08 │ │ │ │ - ldr.w r2, [pc, #1860] @ 48770 │ │ │ │ + ldr.w r2, [pc, #1860] @ 486f8 │ │ │ │ mov r6, r0 │ │ │ │ - ldr.w r3, [pc, #1860] @ 48774 │ │ │ │ + ldr.w r3, [pc, #1860] @ 486fc │ │ │ │ subw sp, sp, #1228 @ 0x4cc │ │ │ │ add r2, pc │ │ │ │ movs r0, #0 │ │ │ │ - ldr.w r7, [pc, #1852] @ 48778 │ │ │ │ + ldr.w r7, [pc, #1852] @ 48700 │ │ │ │ ldr r3, [r2, r3] │ │ │ │ add r7, pc │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str.w r3, [sp, #1220] @ 0x4c4 │ │ │ │ mov.w r3, #0 │ │ │ │ - blx 32bc <__time64@plt> │ │ │ │ + blx 3274 <__time64@plt> │ │ │ │ ldr r3, [r6, #68] @ 0x44 │ │ │ │ adds r0, #60 @ 0x3c │ │ │ │ adc.w r1, r1, #0 │ │ │ │ strd r0, r1, [r6, #72] @ 0x48 │ │ │ │ - cbz r3, 48086 │ │ │ │ - ldr.w r2, [pc, #1820] @ 4877c │ │ │ │ - ldr.w r3, [pc, #1808] @ 48774 │ │ │ │ + cbz r3, 4800e │ │ │ │ + ldr.w r2, [pc, #1820] @ 48704 │ │ │ │ + ldr.w r3, [pc, #1808] @ 486fc │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1220] @ 0x4c4 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.w 48880 │ │ │ │ + bne.w 48808 │ │ │ │ addw sp, sp, #1228 @ 0x4cc │ │ │ │ vpop {d8} │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - ldr.w r0, [pc, #1784] @ 48780 │ │ │ │ + ldr.w r0, [pc, #1784] @ 48708 │ │ │ │ movs r3, #1 │ │ │ │ str r3, [r6, #68] @ 0x44 │ │ │ │ add r4, sp, #220 @ 0xdc │ │ │ │ add r0, pc │ │ │ │ - ldr.w fp, [pc, #1776] @ 48784 │ │ │ │ - bl 13d7c │ │ │ │ + ldr.w fp, [pc, #1776] @ 4870c │ │ │ │ + bl 13e54 │ │ │ │ str.w r0, [r6, #176] @ 0xb0 │ │ │ │ add r0, sp, #80 @ 0x50 │ │ │ │ add fp, pc │ │ │ │ addw r3, pc, #1732 @ 0x6c4 │ │ │ │ ldrd r2, r3, [r3] │ │ │ │ strd r2, r3, [r0, #16] │ │ │ │ strd r2, r3, [r0, #8] │ │ │ │ strd r2, r3, [r0] │ │ │ │ - bl 7928 │ │ │ │ + bl 7898 │ │ │ │ ldr r0, [r6, #64] @ 0x40 │ │ │ │ - bl 146a8 │ │ │ │ - ldr.w r3, [pc, #1732] @ 48788 │ │ │ │ + bl 14780 │ │ │ │ + ldr.w r3, [pc, #1732] @ 48710 │ │ │ │ mov sl, r0 │ │ │ │ add r3, pc │ │ │ │ strd r0, r3, [sp, #8] │ │ │ │ - ldr.w r3, [pc, #1724] @ 4878c │ │ │ │ + ldr.w r3, [pc, #1724] @ 48714 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #16] │ │ │ │ mov.w r2, #1000 @ 0x3e8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 14724 │ │ │ │ + bl 147fc │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 481ba │ │ │ │ + beq.n 48142 │ │ │ │ ldrb r3, [r4, #0] │ │ │ │ cmp r3, #35 @ 0x23 │ │ │ │ it ne │ │ │ │ cmpne r3, #0 │ │ │ │ - beq.n 480d4 │ │ │ │ + beq.n 4805c │ │ │ │ add r5, sp, #156 @ 0x9c │ │ │ │ add.w r8, sp, #44 @ 0x2c │ │ │ │ movs r3, #32 │ │ │ │ mov r2, r5 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r4 │ │ │ │ - bl 14984 │ │ │ │ - cbz r0, 4816a │ │ │ │ + bl 14a5c │ │ │ │ + cbz r0, 480f2 │ │ │ │ ldr.w r9, [r5] │ │ │ │ mov r1, fp │ │ │ │ mov r0, r9 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 481e8 │ │ │ │ + beq.n 48170 │ │ │ │ ldr r1, [sp, #12] │ │ │ │ mov r0, r9 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 4827e │ │ │ │ + beq.w 48206 │ │ │ │ ldr r1, [sp, #16] │ │ │ │ mov r0, r9 │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 481fc │ │ │ │ + bne.n 48184 │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #2 │ │ │ │ - beq.w 48292 │ │ │ │ - ldr.w r3, [pc, #1624] @ 48790 │ │ │ │ + beq.w 4821a │ │ │ │ + ldr.w r3, [pc, #1624] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr r5, [r7, r3] │ │ │ │ ldr.w r9, [r5] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1604] @ 48794 │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1604] @ 4871c │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - ldr.w r0, [pc, #1592] @ 48798 │ │ │ │ + blx 334c │ │ │ │ + ldr.w r0, [pc, #1592] @ 48720 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ movs r2, #47 @ 0x2f │ │ │ │ add r0, pc │ │ │ │ - b.n 4819c │ │ │ │ - ldr.w r3, [pc, #1572] @ 48790 │ │ │ │ + b.n 48124 │ │ │ │ + ldr.w r3, [pc, #1572] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr r5, [r7, r3] │ │ │ │ ldr.w r9, [r5] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1560] @ 4879c │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1560] @ 48724 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r8 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - ldr.w r0, [pc, #1548] @ 487a0 │ │ │ │ + blx 334c │ │ │ │ + ldr.w r0, [pc, #1548] @ 48728 │ │ │ │ ldr r3, [r5, #0] │ │ │ │ movs r2, #32 │ │ │ │ add r0, pc │ │ │ │ movs r1, #1 │ │ │ │ - blx 3348 │ │ │ │ + blx 3300 │ │ │ │ ldr r1, [r5, #0] │ │ │ │ movs r0, #10 │ │ │ │ - blx 3400 │ │ │ │ + blx 33a8 │ │ │ │ mov.w r2, #1000 @ 0x3e8 │ │ │ │ mov r1, r4 │ │ │ │ mov r0, sl │ │ │ │ - bl 14724 │ │ │ │ + bl 147fc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.n 480e4 │ │ │ │ + bne.n 4806c │ │ │ │ ldr r5, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 1484c │ │ │ │ - cbz r0, 481e0 │ │ │ │ + bl 14924 │ │ │ │ + cbz r0, 48168 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1484c │ │ │ │ + bl 14924 │ │ │ │ mov r2, r0 │ │ │ │ - ldr.w r0, [pc, #1484] @ 487a4 │ │ │ │ + ldr.w r0, [pc, #1484] @ 4872c │ │ │ │ mov r1, r4 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ ldr r0, [sp, #8] │ │ │ │ - bl 13b48 │ │ │ │ - b.n 4805e │ │ │ │ + bl 13c20 │ │ │ │ + b.n 47fe6 │ │ │ │ ldr.w r3, [r8] │ │ │ │ movs r1, #1 │ │ │ │ mov r2, r5 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r0, r6 │ │ │ │ mov r1, sl │ │ │ │ - bl 474c4 │ │ │ │ - b.n 480d4 │ │ │ │ - ldr.w r1, [pc, #1448] @ 487a8 │ │ │ │ + bl 4744c │ │ │ │ + b.n 4805c │ │ │ │ + ldr.w r1, [pc, #1448] @ 48730 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 482a6 │ │ │ │ - ldr.w r1, [pc, #1436] @ 487ac │ │ │ │ + beq.n 4822e │ │ │ │ + ldr.w r1, [pc, #1436] @ 48734 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 482a6 │ │ │ │ - ldr.w r1, [pc, #1424] @ 487b0 │ │ │ │ + beq.n 4822e │ │ │ │ + ldr.w r1, [pc, #1424] @ 48738 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 482fc │ │ │ │ - ldr.w r1, [pc, #1412] @ 487b4 │ │ │ │ + beq.n 48284 │ │ │ │ + ldr.w r1, [pc, #1412] @ 4873c │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 4832e │ │ │ │ - ldr.w r1, [pc, #1400] @ 487b8 │ │ │ │ + beq.n 482b6 │ │ │ │ + ldr.w r1, [pc, #1400] @ 48740 │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ - cbnz r0, 482b6 │ │ │ │ + blx 352c │ │ │ │ + cbnz r0, 4823e │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #6 │ │ │ │ - beq.w 4840a │ │ │ │ - ldr.w r3, [pc, #1336] @ 48790 │ │ │ │ + beq.w 48392 │ │ │ │ + ldr.w r3, [pc, #1336] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1356] @ 487bc │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1356] @ 48744 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - b.n 480d4 │ │ │ │ + blx 334c │ │ │ │ + b.n 4805c │ │ │ │ ldr.w r3, [r8] │ │ │ │ movs r1, #2 │ │ │ │ mov r2, r5 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r0, r6 │ │ │ │ mov r1, sl │ │ │ │ - bl 474c4 │ │ │ │ - b.n 480d4 │ │ │ │ + bl 4744c │ │ │ │ + b.n 4805c │ │ │ │ ldr.w r0, [r6, #176] @ 0xb0 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r5, #4] │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ str.w r0, [r6, #176] @ 0xb0 │ │ │ │ - b.n 480d4 │ │ │ │ + b.n 4805c │ │ │ │ ldr.w r3, [r8] │ │ │ │ mov r2, r5 │ │ │ │ mov r1, sl │ │ │ │ mov r0, r6 │ │ │ │ - bl 47610 │ │ │ │ - b.n 480d4 │ │ │ │ - ldr.w r3, [pc, #1240] @ 48790 │ │ │ │ + bl 47598 │ │ │ │ + b.n 4805c │ │ │ │ + ldr.w r3, [pc, #1240] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr.w r8, [r7, r3] │ │ │ │ ldr.w r9, [r8] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1260] @ 487c0 │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1260] @ 48748 │ │ │ │ mov r3, r0 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - ldr.w r1, [pc, #1248] @ 487c4 │ │ │ │ + blx 334c │ │ │ │ + ldr.w r1, [pc, #1248] @ 4874c │ │ │ │ ldr r2, [r5, #0] │ │ │ │ ldr.w r0, [r8] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr.w r1, [r8] │ │ │ │ movs r0, #10 │ │ │ │ - blx 3400 │ │ │ │ - b.n 480d4 │ │ │ │ + blx 33a8 │ │ │ │ + b.n 4805c │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #8 │ │ │ │ - beq.n 48362 │ │ │ │ - ldr.w r3, [pc, #1160] @ 48790 │ │ │ │ + beq.n 482ea │ │ │ │ + ldr.w r3, [pc, #1160] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1192] @ 487c8 │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1192] @ 48750 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - b.n 480d4 │ │ │ │ + blx 334c │ │ │ │ + b.n 4805c │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #13 │ │ │ │ - beq.w 4864e │ │ │ │ - ldr.w r3, [pc, #1108] @ 48790 │ │ │ │ + beq.w 485d6 │ │ │ │ + ldr.w r3, [pc, #1108] @ 48718 │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r5, r0 │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr.w r1, [pc, #1144] @ 487cc │ │ │ │ + bl 1490c │ │ │ │ + ldr.w r1, [pc, #1144] @ 48754 │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r5 │ │ │ │ mov r0, r8 │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ - b.n 480d4 │ │ │ │ + blx 334c │ │ │ │ + b.n 4805c │ │ │ │ add.w r8, sp, #128 @ 0x80 │ │ │ │ str.w r8, [sp] │ │ │ │ mov r0, sl │ │ │ │ ldrd r2, r3, [r5, #16] │ │ │ │ ldr r1, [r5, #12] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ vldr d7, [r8] │ │ │ │ vldr d6, [r6] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 483bc │ │ │ │ + bhi.n 48344 │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 483bc │ │ │ │ + bpl.n 48344 │ │ │ │ vldr d7, [r8, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 483bc │ │ │ │ + bhi.n 48344 │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 483e4 │ │ │ │ - ldr r3, [pc, #976] @ (48790 ) │ │ │ │ + bmi.n 4836c │ │ │ │ + ldr r3, [pc, #976] @ (48718 ) │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r9, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ ldr r1, [r6, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #1012] @ (487d0 ) │ │ │ │ + ldr r1, [pc, #1012] @ (48758 ) │ │ │ │ mov r0, r9 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ add.w r9, sp, #104 @ 0x68 │ │ │ │ ldr r1, [r5, #24] │ │ │ │ mov r2, r9 │ │ │ │ mov r0, sl │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ ldrd r1, r2, [r5, #4] │ │ │ │ mov r3, r8 │ │ │ │ vldr d0, [sp, #104] @ 0x68 │ │ │ │ mov r0, r6 │ │ │ │ - bl 3b3e8 │ │ │ │ - b.n 480d4 │ │ │ │ + bl 3b370 │ │ │ │ + b.n 4805c │ │ │ │ add.w r8, sp, #128 @ 0x80 │ │ │ │ str.w r8, [sp] │ │ │ │ mov r0, sl │ │ │ │ ldrd r2, r3, [r5, #12] │ │ │ │ ldr r1, [r5, #8] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ vldr d7, [r8] │ │ │ │ vldr d6, [r6] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 48464 │ │ │ │ + bhi.n 483ec │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 48464 │ │ │ │ + bpl.n 483ec │ │ │ │ vldr d7, [r8, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 48464 │ │ │ │ + bhi.n 483ec │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 4848c │ │ │ │ - ldr r3, [pc, #808] @ (48790 ) │ │ │ │ + bmi.n 48414 │ │ │ │ + ldr r3, [pc, #808] @ (48718 ) │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r9, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ ldr r1, [r6, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #848] @ (487d4 ) │ │ │ │ + ldr r1, [pc, #848] @ (4875c ) │ │ │ │ mov r0, r9 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ add r2, sp, #104 @ 0x68 │ │ │ │ ldr r1, [r5, #20] │ │ │ │ mov r0, sl │ │ │ │ str r2, [sp, #20] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - vldr d5, [pc, #692] @ 48758 │ │ │ │ - vldr d6, [pc, #696] @ 48760 │ │ │ │ + vldr d5, [pc, #692] @ 486e0 │ │ │ │ + vldr d6, [pc, #696] @ 486e8 │ │ │ │ ldr.w r9, [r5, #4] │ │ │ │ vldr d7, [r2] │ │ │ │ vmul.f64 d7, d7, d5 │ │ │ │ vdiv.f64 d8, d7, d6 │ │ │ │ vstr d8, [r2] │ │ │ │ ldrb.w r3, [r9] │ │ │ │ cmp r3, #64 @ 0x40 │ │ │ │ @@ -81278,110 +81269,110 @@ │ │ │ │ addeq.w r9, r9, #1 │ │ │ │ cmp r3, #43 @ 0x2b │ │ │ │ itet eq │ │ │ │ moveq r3, #0 │ │ │ │ movne r3, #1 │ │ │ │ addeq.w r9, r9, #1 │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl 471e0 │ │ │ │ + bl 47168 │ │ │ │ movs r3, #4 │ │ │ │ mov r5, r0 │ │ │ │ str r6, [r0, #64] @ 0x40 │ │ │ │ str r3, [r0, #16] │ │ │ │ add.w ip, r0, #264 @ 0x108 │ │ │ │ ldmia.w r8!, {r0, r1, r2, r3} │ │ │ │ stmia.w ip!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r8, {r0, r1} │ │ │ │ stmia.w ip, {r0, r1} │ │ │ │ add.w r1, r5, #240 @ 0xf0 │ │ │ │ add.w r0, r5, #264 @ 0x108 │ │ │ │ - bl f320 │ │ │ │ + bl fa90 │ │ │ │ vmov.f64 d0, d8 │ │ │ │ - bl 3fea0 │ │ │ │ + bl 3fe28 │ │ │ │ mov r1, r9 │ │ │ │ mov r0, r6 │ │ │ │ vstr d0, [r5, #472] @ 0x1d8 │ │ │ │ - bl 37534 │ │ │ │ + bl 374bc │ │ │ │ str.w r0, [r5, #812] @ 0x32c │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 480d4 │ │ │ │ + bne.w 4805c │ │ │ │ str r0, [sp, #32] │ │ │ │ mov r0, sl │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r1, r9 │ │ │ │ - bl 148b4 │ │ │ │ + bl 1498c │ │ │ │ movs r1, #46 @ 0x2e │ │ │ │ mov r9, r0 │ │ │ │ - blx 30c0 │ │ │ │ - ldr r1, [pc, #660] @ (487d8 ) │ │ │ │ + blx 3074 │ │ │ │ + ldr r1, [pc, #660] @ (48760 ) │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, r9 │ │ │ │ add r1, pc │ │ │ │ - blx 3238 │ │ │ │ + blx 31f0 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ mov r8, r0 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48900 │ │ │ │ + beq.w 48888 │ │ │ │ mov r0, r6 │ │ │ │ str r3, [sp, #36] @ 0x24 │ │ │ │ - bl 36440 │ │ │ │ + bl 363c8 │ │ │ │ ldr r3, [sp, #36] @ 0x24 │ │ │ │ str.w r0, [r5, #812] @ 0x32c │ │ │ │ str.w r3, [r0, #1368] @ 0x558 │ │ │ │ ldr r3, [sp, #20] │ │ │ │ str r0, [sp, #32] │ │ │ │ str.w r9, [r0, #12] │ │ │ │ - cbz r3, 48594 │ │ │ │ - ldr r1, [pc, #612] @ (487dc ) │ │ │ │ + cbz r3, 4851c │ │ │ │ + ldr r1, [pc, #612] @ (48764 ) │ │ │ │ mov r0, r3 │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48890 │ │ │ │ - ldr r1, [pc, #600] @ (487e0 ) │ │ │ │ + beq.w 48818 │ │ │ │ + ldr r1, [pc, #600] @ (48768 ) │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ - blx 3590 │ │ │ │ + blx 352c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48890 │ │ │ │ + beq.w 48818 │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r8 │ │ │ │ - bl 7c00 │ │ │ │ + bl 7b60 │ │ │ │ ldr r3, [sp, #32] │ │ │ │ str.w r0, [r3, #1368] @ 0x558 │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ ldr.w r3, [r3, #1368] @ 0x558 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 4889a │ │ │ │ + beq.w 48822 │ │ │ │ mov r0, r8 │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ ldr r3, [sp, #28] │ │ │ │ cmp r3, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ ldr.w r3, [r5, #812] @ 0x32c │ │ │ │ ldr.w r2, [r3, #1368] @ 0x558 │ │ │ │ ldr r3, [r2, #112] @ 0x70 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.w 480d4 │ │ │ │ + ble.w 4805c │ │ │ │ ldr r2, [r2, #116] @ 0x74 │ │ │ │ mov r0, r4 │ │ │ │ mov.w lr, #0 │ │ │ │ mov r1, fp │ │ │ │ mov r4, r2 │ │ │ │ strd sl, r6, [sp, #20] │ │ │ │ add.w ip, r2, r3, lsl #2 │ │ │ │ mov r3, r7 │ │ │ │ mov r2, r0 │ │ │ │ - b.n 485ee │ │ │ │ + b.n 48576 │ │ │ │ cmp r4, ip │ │ │ │ - beq.w 48884 │ │ │ │ + beq.w 4880c │ │ │ │ ldr.w r8, [r4], #4 │ │ │ │ ldrsh.w r6, [r8, #2] │ │ │ │ cmp r6, #8 │ │ │ │ - ble.n 485e8 │ │ │ │ + ble.n 48570 │ │ │ │ ldr.w r9, [r8, #32] │ │ │ │ movs r0, #24 │ │ │ │ strd r8, r4, [sp, #28] │ │ │ │ mov.w sl, #0 │ │ │ │ str.w ip, [sp, #36] @ 0x24 │ │ │ │ mov r8, r2 │ │ │ │ mov ip, r3 │ │ │ │ @@ -81393,797 +81384,800 @@ │ │ │ │ add.w lr, lr, #1 │ │ │ │ add.w r9, r9, #72 @ 0x48 │ │ │ │ cmp r6, sl │ │ │ │ ldmia r5!, {r0, r1, r2, r3} │ │ │ │ stmia r4!, {r0, r1, r2, r3} │ │ │ │ ldmia.w r5, {r0, r1} │ │ │ │ stmia.w r4, {r0, r1} │ │ │ │ - bgt.n 48616 │ │ │ │ + bgt.n 4859e │ │ │ │ mov r2, r8 │ │ │ │ ldr.w r8, [sp, #28] │ │ │ │ mov r3, ip │ │ │ │ ldr r4, [sp, #32] │ │ │ │ ldr.w ip, [sp, #36] @ 0x24 │ │ │ │ mov r1, fp │ │ │ │ strh.w lr, [r8, #2] │ │ │ │ - b.n 485e8 │ │ │ │ + b.n 48570 │ │ │ │ add.w r9, sp, #104 @ 0x68 │ │ │ │ str.w r9, [sp] │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r5, #36] @ 0x24 │ │ │ │ ldrd r1, r2, [r5, #20] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ vldr d7, [r9] │ │ │ │ vldr d6, [r6] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 486a8 │ │ │ │ + bhi.n 48630 │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 486a8 │ │ │ │ + bpl.n 48630 │ │ │ │ vldr d7, [r9, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 486a8 │ │ │ │ + bhi.n 48630 │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 486d0 │ │ │ │ - ldr r3, [pc, #228] @ (48790 ) │ │ │ │ + bmi.n 48658 │ │ │ │ + ldr r3, [pc, #228] @ (48718 ) │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr.w r8, [r3] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #20] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ ldr r1, [r6, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #284] @ (487e4 ) │ │ │ │ + ldr r1, [pc, #284] @ (4876c ) │ │ │ │ mov r0, r8 │ │ │ │ ldr r2, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ add.w r8, sp, #128 @ 0x80 │ │ │ │ add r3, sp, #56 @ 0x38 │ │ │ │ mov r0, r3 │ │ │ │ ldr r1, [r5, #28] │ │ │ │ movs r2, #0 │ │ │ │ str r3, [sp, #20] │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r8] │ │ │ │ strd r2, r3, [r8, #8] │ │ │ │ strd r2, r3, [r8, #16] │ │ │ │ strd r2, r3, [r0, #-8] │ │ │ │ ldrb r3, [r1, #0] │ │ │ │ cmp r3, #45 @ 0x2d │ │ │ │ - bne.n 487e8 │ │ │ │ + bne.n 48770 │ │ │ │ ldrb r3, [r1, #1] │ │ │ │ cmp r3, #0 │ │ │ │ - bne.n 487e8 │ │ │ │ + bne.n 48770 │ │ │ │ ldr r1, [r5, #16] │ │ │ │ mov r0, sl │ │ │ │ ldr r2, [sp, #20] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ ldr r1, [r5, #40] @ 0x28 │ │ │ │ add r2, sp, #64 @ 0x40 │ │ │ │ mov r0, sl │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ add r2, sp, #72 @ 0x48 │ │ │ │ ldr r1, [r5, #44] @ 0x2c │ │ │ │ mov r0, sl │ │ │ │ str r2, [sp, #24] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ mov r0, r6 │ │ │ │ ldr r2, [sp, #24] │ │ │ │ str.w r8, [sp] │ │ │ │ vldr d3, [r3, #-8] │ │ │ │ vldr d0, [r3] │ │ │ │ mov r3, r9 │ │ │ │ vldr d2, [r2] │ │ │ │ vldr d1, [r2, #-8] │ │ │ │ ldrd r2, r1, [r5, #8] │ │ │ │ - bl 3b714 │ │ │ │ - b.n 480d4 │ │ │ │ + bl 3b69c │ │ │ │ + b.n 4805c │ │ │ │ nop.w │ │ │ │ cmp r5, #24 │ │ │ │ strb r4, [r0, r1] │ │ │ │ movs r1, #251 @ 0xfb │ │ │ │ ands r1, r1 │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ strh r0, [r0, #0] │ │ │ │ eors r6, r4 │ │ │ │ subs r0, r6, r1 │ │ │ │ ldr r2, [r0, #40] @ 0x28 │ │ │ │ strh r2, [r3, #14] │ │ │ │ subs r7, #211 @ 0xd3 │ │ │ │ - vaddl.u8 q8, d6, d0 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + movs r6, r7 │ │ │ │ + movs r1, r0 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ - vrev64. d0, d0 │ │ │ │ - vaddl.u16 q0, d6, d0 │ │ │ │ - ldr r7, [pc, #704] @ (48a44 ) │ │ │ │ + movs r4, r6 │ │ │ │ + movs r1, r0 │ │ │ │ + movs r6, r1 │ │ │ │ + movs r1, r0 │ │ │ │ + str r4, [r1, r7] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #816] @ (48ab8 ) │ │ │ │ + str r0, [r5, r7] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #712] @ (48a54 ) │ │ │ │ + str r6, [r1, r7] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #720] @ (48a60 ) │ │ │ │ + str r0, [r2, r7] │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #112] @ (48808 ) │ │ │ │ + str r0, [r7, r0] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #184] @ (48854 ) │ │ │ │ + str r2, [r1, r5] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #928] @ (48b40 ) │ │ │ │ + str r4, [r0, r0] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #696] @ (48a5c ) │ │ │ │ + str r2, [r1, r3] │ │ │ │ movs r0, r0 │ │ │ │ - muls r2, r0 │ │ │ │ + cmp r6, ip │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #440] @ (48964 ) │ │ │ │ + ldr r7, [pc, #552] @ (4895c ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r6, [pc, #712] @ (48a78 ) │ │ │ │ + str r6, [r1, r3] │ │ │ │ movs r0, r0 │ │ │ │ - adds r2, #178 @ 0xb2 │ │ │ │ + adds r4, #230 @ 0xe6 │ │ │ │ movs r0, r0 │ │ │ │ - lsrs r6, r0 │ │ │ │ + cmn r2, r5 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #392] @ (48944 ) │ │ │ │ + str r6, [r7, r5] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #216] @ (48898 ) │ │ │ │ + str r2, [r2, r5] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r4, [pc, #616] @ (48a2c ) │ │ │ │ + ldr r6, [pc, #728] @ (48a24 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r7, [pc, #328] @ (48910 ) │ │ │ │ + str r6, [r5, r5] │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #664] @ (48a64 ) │ │ │ │ + ldr r7, [pc, #776] @ (48a5c ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #808] @ (48af8 ) │ │ │ │ + ldr r7, [pc, #920] @ (48af0 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #120] @ (4884c ) │ │ │ │ + ldr r7, [pc, #232] @ (48844 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r5, [pc, #360] @ (48940 ) │ │ │ │ + ldr r7, [pc, #472] @ (48938 ) │ │ │ │ movs r0, r0 │ │ │ │ - lsls r4, r0 │ │ │ │ + cmp r0, r5 │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #120 @ 0x78 │ │ │ │ + adds r7, #156 @ 0x9c │ │ │ │ movs r0, r0 │ │ │ │ - adds r5, #112 @ 0x70 │ │ │ │ + adds r7, #148 @ 0x94 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r2, [pc, #552] @ (48a10 ) │ │ │ │ + ldr r4, [pc, #664] @ (48a08 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r3, [pc, #372] @ (48960 ) │ │ │ │ + ldr r3, [pc, #372] @ (488e8 ) │ │ │ │ mov r0, sl │ │ │ │ str.w r8, [sp] │ │ │ │ add r3, pc │ │ │ │ ldr r2, [r5, #32] │ │ │ │ - bl 47390 │ │ │ │ + bl 47318 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 480d4 │ │ │ │ + beq.w 4805c │ │ │ │ vldr d7, [r8] │ │ │ │ vldr d6, [r6] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 4883e │ │ │ │ + bhi.n 487c6 │ │ │ │ vldr d6, [r6, #8] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 4883e │ │ │ │ + bpl.n 487c6 │ │ │ │ vldr d7, [r8, #8] │ │ │ │ vldr d6, [r6, #16] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bhi.n 4883e │ │ │ │ + bhi.n 487c6 │ │ │ │ vldr d6, [r6, #24] │ │ │ │ vcmpe.f64 d7, d6 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 48866 │ │ │ │ - ldr r3, [pc, #292] @ (48964 ) │ │ │ │ + bmi.n 487ee │ │ │ │ + ldr r3, [pc, #292] @ (488ec ) │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ ldr r3, [r3, #0] │ │ │ │ str r3, [sp, #24] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #28] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ ldr r1, [r6, #64] @ 0x40 │ │ │ │ str r1, [sp, #0] │ │ │ │ mov r3, r0 │ │ │ │ - ldr r1, [pc, #268] @ (48968 ) │ │ │ │ + ldr r1, [pc, #268] @ (488f0 ) │ │ │ │ ldrd r0, r2, [sp, #24] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ vldr d7, [r9, #16] │ │ │ │ add r2, sp, #48 @ 0x30 │ │ │ │ ldr r1, [r5, #48] @ 0x30 │ │ │ │ mov r0, sl │ │ │ │ vstr d7, [r8, #16] │ │ │ │ - bl 472d0 │ │ │ │ + bl 47258 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 486fc │ │ │ │ - b.n 480d4 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ + bne.w 48684 │ │ │ │ + b.n 4805c │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ ldrd sl, r6, [sp, #20] │ │ │ │ mov r7, r3 │ │ │ │ mov r4, r2 │ │ │ │ mov fp, r1 │ │ │ │ - b.n 480d4 │ │ │ │ + b.n 4805c │ │ │ │ ldr r1, [sp, #24] │ │ │ │ mov r0, r8 │ │ │ │ - bl 810c │ │ │ │ - b.n 4859c │ │ │ │ - ldr r3, [pc, #200] @ (48964 ) │ │ │ │ + bl 8074 │ │ │ │ + b.n 48524 │ │ │ │ + ldr r3, [pc, #200] @ (488ec ) │ │ │ │ mov r0, sl │ │ │ │ ldr r3, [r7, r3] │ │ │ │ str r3, [sp, #20] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r2, [sp, #24] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #28] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #184] @ (4896c ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #184] @ (488f4 ) │ │ │ │ mov r3, r0 │ │ │ │ add r1, pc │ │ │ │ ldrd r0, r2, [sp, #24] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ str r2, [sp, #24] │ │ │ │ - blx 35c0 <__errno_location@plt> │ │ │ │ + blx 355c <__errno_location@plt> │ │ │ │ ldr r0, [r0, #0] │ │ │ │ - blx 2f20 │ │ │ │ - ldr r1, [pc, #156] @ (48970 ) │ │ │ │ + blx 2ed0 │ │ │ │ + ldr r1, [pc, #156] @ (488f8 ) │ │ │ │ mov r2, r9 │ │ │ │ mov r3, r0 │ │ │ │ add r1, pc │ │ │ │ ldr r0, [sp, #24] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr r3, [sp, #20] │ │ │ │ movs r0, #10 │ │ │ │ ldr r1, [r3, #0] │ │ │ │ - blx 3400 │ │ │ │ + blx 33a8 │ │ │ │ mov r0, r8 │ │ │ │ - blx 2fd8 │ │ │ │ + blx 2f88 │ │ │ │ ldr.w r0, [r5, #812] @ 0x32c │ │ │ │ - bl 364b0 │ │ │ │ + bl 36438 │ │ │ │ mov r0, r5 │ │ │ │ - bl 47244 │ │ │ │ - b.w 480d4 │ │ │ │ - ldr r3, [pc, #96] @ (48964 ) │ │ │ │ + bl 471cc │ │ │ │ + b.w 4805c │ │ │ │ + ldr r3, [pc, #96] @ (488ec ) │ │ │ │ mov r0, sl │ │ │ │ ldr.w r8, [r7, r3] │ │ │ │ ldr.w r3, [r8] │ │ │ │ str r3, [sp, #20] │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #24] │ │ │ │ mov r0, sl │ │ │ │ - bl 14834 │ │ │ │ - ldr r1, [pc, #88] @ (48974 ) │ │ │ │ + bl 1490c │ │ │ │ + ldr r1, [pc, #88] @ (488fc ) │ │ │ │ mov r3, r0 │ │ │ │ add r1, pc │ │ │ │ ldrd r0, r2, [sp, #20] │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr.w r3, [r8] │ │ │ │ str r3, [sp, #20] │ │ │ │ - blx 35c0 <__errno_location@plt> │ │ │ │ + blx 355c <__errno_location@plt> │ │ │ │ ldr r0, [r0, #0] │ │ │ │ - blx 2f20 │ │ │ │ - ldr r1, [pc, #60] @ (48978 ) │ │ │ │ + blx 2ed0 │ │ │ │ + ldr r1, [pc, #60] @ (48900 ) │ │ │ │ mov r3, r0 │ │ │ │ mov r2, r9 │ │ │ │ ldr r0, [sp, #20] │ │ │ │ add r1, pc │ │ │ │ - blx 3394 │ │ │ │ + blx 334c │ │ │ │ ldr.w r1, [r8] │ │ │ │ movs r0, #10 │ │ │ │ - blx 3400 │ │ │ │ + blx 33a8 │ │ │ │ mov r0, r9 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ mov r0, r5 │ │ │ │ - bl 47244 │ │ │ │ - b.w 480d4 │ │ │ │ - cmp r4, #192 @ 0xc0 │ │ │ │ + bl 471cc │ │ │ │ + b.w 4805c │ │ │ │ + cmp r6, #244 @ 0xf4 │ │ │ │ movs r0, r0 │ │ │ │ - lsls r0, r4, #12 │ │ │ │ + lsls r0, r3, #12 │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #128] @ (489ec ) │ │ │ │ + ldr r3, [pc, #240] @ (489e4 ) │ │ │ │ movs r0, r0 │ │ │ │ - mov lr, r7 │ │ │ │ + ldr r0, [pc, #872] @ (48c60 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r1, [pc, #312] @ (48aac ) │ │ │ │ + ldr r3, [pc, #424] @ (48aa4 ) │ │ │ │ movs r0, r0 │ │ │ │ - mov r6, sl │ │ │ │ + ldr r0, [pc, #456] @ (48ac8 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #816] @ (48cac ) │ │ │ │ + ldr r2, [pc, #928] @ (48ca4 ) │ │ │ │ movs r0, r0 │ │ │ │ push {r4, r5, r6, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4080] @ 0xff0 │ │ │ │ ldr r3, [r0, #68] @ 0x44 │ │ │ │ - ldr r6, [pc, #88] @ (489e8 ) │ │ │ │ + ldr r6, [pc, #88] @ (48970 ) │ │ │ │ add r6, pc │ │ │ │ - cbz r3, 489e4 │ │ │ │ + cbz r3, 4896c │ │ │ │ mov r5, r0 │ │ │ │ mov r4, r1 │ │ │ │ - cbz r1, 489d0 │ │ │ │ + cbz r1, 48958 │ │ │ │ mov r0, r5 │ │ │ │ - bl 3ba48 │ │ │ │ + bl 3b9d0 │ │ │ │ ldr.w r0, [r5, #176] @ 0xb0 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r3, [pc, #68] @ (489ec ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r3, [pc, #68] @ (48974 ) │ │ │ │ movs r2, #0 │ │ │ │ str.w r2, [r5, #176] @ 0xb0 │ │ │ │ ldr r3, [r6, r3] │ │ │ │ ldr r4, [r3, #0] │ │ │ │ - cbz r4, 489c6 │ │ │ │ + cbz r4, 4894e │ │ │ │ mov r0, r4 │ │ │ │ ldr r4, [r4, #8] │ │ │ │ ldr r3, [r0, #64] @ 0x40 │ │ │ │ cmp r5, r3 │ │ │ │ - bne.n 489b2 │ │ │ │ - bl 47244 │ │ │ │ + bne.n 4893a │ │ │ │ + bl 471cc │ │ │ │ cmp r4, #0 │ │ │ │ - bne.n 489b4 │ │ │ │ + bne.n 4893c │ │ │ │ mov r0, r5 │ │ │ │ ldmia.w sp!, {r4, r5, r6, lr} │ │ │ │ - b.w 376c0 │ │ │ │ + b.w 37648 │ │ │ │ mov r0, r1 │ │ │ │ - blx 32bc <__time64@plt> │ │ │ │ + blx 3274 <__time64@plt> │ │ │ │ ldrd r2, r3, [r5, #72] @ 0x48 │ │ │ │ cmp r0, r2 │ │ │ │ sbcs r1, r3 │ │ │ │ it lt │ │ │ │ strlt r4, [r5, #68] @ 0x44 │ │ │ │ - b.n 48998 │ │ │ │ + b.n 48920 │ │ │ │ pop {r4, r5, r6, pc} │ │ │ │ nop │ │ │ │ - @ instruction: 0xf66e0000 │ │ │ │ - lsls r0, r1, #11 │ │ │ │ + @ instruction: 0xf6e60000 │ │ │ │ + lsls r0, r0, #11 │ │ │ │ movs r0, r0 │ │ │ │ push {r4, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4088] @ 0xff8 │ │ │ │ ldr r3, [r0, #8] │ │ │ │ mov r4, r0 │ │ │ │ cmp r3, #0 │ │ │ │ - ble.n 48a1a │ │ │ │ + ble.n 489a2 │ │ │ │ subs r3, #1 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ str r3, [r4, #8] │ │ │ │ ldr.w r0, [r2, r3, lsl #2] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r3, [r4, #8] │ │ │ │ cmp r3, #0 │ │ │ │ - bgt.n 48a06 │ │ │ │ + bgt.n 4898e │ │ │ │ ldr r0, [r4, #12] │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r0, [r4, #0] │ │ │ │ ldmia.w sp!, {r4, lr} │ │ │ │ - b.w 13b48 │ │ │ │ + b.w 13c20 │ │ │ │ nop │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #2976] @ 0xba0 │ │ │ │ - ldr r6, [pc, #816] @ (48d70 ) │ │ │ │ + ldr r6, [pc, #816] @ (48cf8 ) │ │ │ │ mov r5, r0 │ │ │ │ - ldr r4, [pc, #816] @ (48d74 ) │ │ │ │ + ldr r4, [pc, #816] @ (48cfc ) │ │ │ │ subw sp, sp, #1084 @ 0x43c │ │ │ │ add r6, pc │ │ │ │ - ldr r3, [pc, #812] @ (48d78 ) │ │ │ │ - ldr r0, [pc, #816] @ (48d7c ) │ │ │ │ + ldr r3, [pc, #812] @ (48d00 ) │ │ │ │ + ldr r0, [pc, #816] @ (48d04 ) │ │ │ │ movs r2, #24 │ │ │ │ add r3, pc │ │ │ │ movs r1, #93 @ 0x5d │ │ │ │ ldr r4, [r6, r4] │ │ │ │ add r0, pc │ │ │ │ - ldr.w fp, [pc, #808] @ 48d80 │ │ │ │ + ldr.w fp, [pc, #808] @ 48d08 │ │ │ │ add r7, sp, #76 @ 0x4c │ │ │ │ ldr r4, [r4, #0] │ │ │ │ str.w r4, [sp, #1076] @ 0x434 │ │ │ │ mov.w r4, #0 │ │ │ │ - bl 139e8 │ │ │ │ + bl 13ac0 │ │ │ │ mov r4, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13d7c │ │ │ │ + bl 13e54 │ │ │ │ movs r3, #0 │ │ │ │ mov r2, r0 │ │ │ │ mov r0, r5 │ │ │ │ strd r2, r3, [r4] │ │ │ │ movs r2, #0 │ │ │ │ strd r3, r3, [r4, #8] │ │ │ │ movs r3, #0 │ │ │ │ strd r2, r3, [r4, #16] │ │ │ │ add fp, pc │ │ │ │ - bl 146a8 │ │ │ │ - ldr r3, [pc, #756] @ (48d84 ) │ │ │ │ + bl 14780 │ │ │ │ + ldr r3, [pc, #756] @ (48d0c ) │ │ │ │ mov r5, r0 │ │ │ │ add r3, pc │ │ │ │ str r3, [sp, #12] │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r5 │ │ │ │ movw r2, #999 @ 0x3e7 │ │ │ │ - bl 14724 │ │ │ │ + bl 147fc │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48c40 │ │ │ │ - blx 3384 <__ctype_b_loc@plt> │ │ │ │ + beq.w 48bc8 │ │ │ │ + blx 333c <__ctype_b_loc@plt> │ │ │ │ ldrb r2, [r7, #0] │ │ │ │ ldr r0, [r0, #0] │ │ │ │ mov r3, r2 │ │ │ │ ldrh.w r2, [r0, r2, lsl #1] │ │ │ │ lsls r2, r2, #18 │ │ │ │ it mi │ │ │ │ movmi r2, r7 │ │ │ │ - bpl.n 48aca │ │ │ │ + bpl.n 48a52 │ │ │ │ ldrb.w r3, [r2, #1]! │ │ │ │ ldrh.w r1, [r0, r3, lsl #1] │ │ │ │ lsls r1, r1, #18 │ │ │ │ - bmi.n 48abe │ │ │ │ + bmi.n 48a46 │ │ │ │ cmp r3, #35 @ 0x23 │ │ │ │ it ne │ │ │ │ cmpne r3, #0 │ │ │ │ - beq.n 48a96 │ │ │ │ + beq.n 48a1e │ │ │ │ add r6, sp, #56 @ 0x38 │ │ │ │ add.w r8, sp, #20 │ │ │ │ movs r3, #5 │ │ │ │ mov r2, r6 │ │ │ │ mov r1, r8 │ │ │ │ mov r0, r7 │ │ │ │ - bl 14984 │ │ │ │ + bl 14a5c │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48d1c │ │ │ │ + beq.w 48ca4 │ │ │ │ ldr.w r3, [r8] │ │ │ │ cmp r3, #5 │ │ │ │ - beq.n 48b0e │ │ │ │ + beq.n 48a96 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #644] @ (48d88 ) │ │ │ │ + ldr r0, [pc, #644] @ (48d10 ) │ │ │ │ mov r3, r6 │ │ │ │ mov r1, r8 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ add.w sl, sp, #24 │ │ │ │ ldr r0, [r6, #0] │ │ │ │ mov r1, sl │ │ │ │ - bl fa20 │ │ │ │ + bl 10190 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48ca6 │ │ │ │ + beq.w 48c2e │ │ │ │ ldr r0, [r6, #4] │ │ │ │ add r1, sp, #32 │ │ │ │ - bl fa20 │ │ │ │ + bl 10190 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48cd0 │ │ │ │ + beq.w 48c58 │ │ │ │ add.w r8, sp, #40 @ 0x28 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r8 │ │ │ │ - bl fa94 │ │ │ │ + bl 10204 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48cfe │ │ │ │ + beq.w 48c86 │ │ │ │ ldr r0, [r6, #12] │ │ │ │ add r1, sp, #48 @ 0x30 │ │ │ │ - bl fa94 │ │ │ │ + bl 10204 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48c88 │ │ │ │ + beq.w 48c10 │ │ │ │ vldr d6, [sl] │ │ │ │ vldr d7, [r8, #-8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bpl.n 48b72 │ │ │ │ + bpl.n 48afa │ │ │ │ vldr d6, [r8] │ │ │ │ vldr d7, [r6, #-8] │ │ │ │ vcmpe.f64 d6, d7 │ │ │ │ vmrs APSR_nzcv, fpscr │ │ │ │ - bmi.n 48b8c │ │ │ │ + bmi.n 48b14 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #520] @ (48d8c ) │ │ │ │ + ldr r0, [pc, #520] @ (48d14 ) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ ldr r1, [r6, #16] │ │ │ │ - bl 148b4 │ │ │ │ + bl 1498c │ │ │ │ mov r9, r0 │ │ │ │ - bl 1494c │ │ │ │ + bl 14a24 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.w 48d38 │ │ │ │ + beq.w 48cc0 │ │ │ │ vldr d3, [r6, #-8] │ │ │ │ mov r0, r9 │ │ │ │ vldr d2, [r8] │ │ │ │ vldr d1, [r8, #-8] │ │ │ │ vldr d0, [sl] │ │ │ │ - bl 47d54 │ │ │ │ + bl 47cdc │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r9 │ │ │ │ - bl 13b48 │ │ │ │ + bl 13c20 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ subs r6, r1, #1 │ │ │ │ - bmi.n 48c1c │ │ │ │ + bmi.n 48ba4 │ │ │ │ str r7, [sp, #8] │ │ │ │ - b.n 48bd0 │ │ │ │ + b.n 48b58 │ │ │ │ subs r6, #1 │ │ │ │ - bcc.n 48c18 │ │ │ │ + bcc.n 48ba0 │ │ │ │ ldr r3, [r4, #12] │ │ │ │ mov r0, r8 │ │ │ │ ldr.w r1, [r3, r6, lsl #2] │ │ │ │ - bl 47fc0 │ │ │ │ + bl 47f48 │ │ │ │ cmp r0, #0 │ │ │ │ - beq.n 48bcc │ │ │ │ + beq.n 48b54 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov sl, r0 │ │ │ │ mov r0, r8 │ │ │ │ - bl 47ebc │ │ │ │ + bl 47e44 │ │ │ │ ldr r2, [r4, #12] │ │ │ │ mov r7, r0 │ │ │ │ ldr.w r0, [r2, r6, lsl #2] │ │ │ │ - bl 47ebc │ │ │ │ + bl 47e44 │ │ │ │ mov r3, r7 │ │ │ │ mov ip, r0 │ │ │ │ mov r2, sl │ │ │ │ mov r1, r9 │ │ │ │ mov r0, fp │ │ │ │ str.w ip, [sp] │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ subs r6, #1 │ │ │ │ - bcs.n 48bd0 │ │ │ │ + bcs.n 48b58 │ │ │ │ ldr r7, [sp, #8] │ │ │ │ ldr r1, [r4, #8] │ │ │ │ ldr r3, [r4, #4] │ │ │ │ ldr r2, [r4, #12] │ │ │ │ cmp r3, r1 │ │ │ │ - ble.w 48d56 │ │ │ │ + ble.w 48cde │ │ │ │ adds r3, r1, #1 │ │ │ │ mov r0, r5 │ │ │ │ str r3, [r4, #8] │ │ │ │ str.w r8, [r2, r1, lsl #2] │ │ │ │ mov r1, r7 │ │ │ │ movw r2, #999 @ 0x3e7 │ │ │ │ - bl 14724 │ │ │ │ + bl 147fc │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 48aa8 │ │ │ │ + bne.w 48a30 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1484c │ │ │ │ - cbz r0, 48c62 │ │ │ │ + bl 14924 │ │ │ │ + cbz r0, 48bea │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r6, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1484c │ │ │ │ + bl 14924 │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #308] @ (48d90 ) │ │ │ │ + ldr r0, [pc, #308] @ (48d18 ) │ │ │ │ mov r1, r6 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ mov r0, r5 │ │ │ │ - bl 13b48 │ │ │ │ - ldr r2, [pc, #296] @ (48d94 ) │ │ │ │ - ldr r3, [pc, #264] @ (48d74 ) │ │ │ │ + bl 13c20 │ │ │ │ + ldr r2, [pc, #296] @ (48d1c ) │ │ │ │ + ldr r3, [pc, #264] @ (48cfc ) │ │ │ │ add r2, pc │ │ │ │ ldr r3, [r2, r3] │ │ │ │ ldr r2, [r3, #0] │ │ │ │ ldr.w r3, [sp, #1076] @ 0x434 │ │ │ │ eors r2, r3 │ │ │ │ mov.w r3, #0 │ │ │ │ - bne.n 48d6c │ │ │ │ + bne.n 48cf4 │ │ │ │ mov r0, r4 │ │ │ │ addw sp, sp, #1084 @ 0x43c │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #252] @ (48d98 ) │ │ │ │ + ldr r0, [pc, #252] @ (48d20 ) │ │ │ │ mov r1, r9 │ │ │ │ ldr r3, [r6, #12] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 48b4e │ │ │ │ + bl 13028 │ │ │ │ + b.n 48ad6 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #228] @ (48d9c ) │ │ │ │ + ldr r0, [pc, #228] @ (48d24 ) │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r6, #0] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ ldr r0, [r6, #4] │ │ │ │ add r1, sp, #32 │ │ │ │ - bl fa20 │ │ │ │ + bl 10190 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 48b2e │ │ │ │ + bne.w 48ab6 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r8, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #188] @ (48da0 ) │ │ │ │ + ldr r0, [pc, #188] @ (48d28 ) │ │ │ │ mov r1, r8 │ │ │ │ ldr r3, [r6, #4] │ │ │ │ add.w r8, sp, #40 @ 0x28 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ + bl 13028 │ │ │ │ ldr r0, [r6, #8] │ │ │ │ mov r1, r8 │ │ │ │ - bl fa94 │ │ │ │ + bl 10204 │ │ │ │ cmp r0, #0 │ │ │ │ - bne.w 48b40 │ │ │ │ + bne.w 48ac8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #148] @ (48da4 ) │ │ │ │ + ldr r0, [pc, #148] @ (48d2c ) │ │ │ │ mov r1, r9 │ │ │ │ ldr r3, [r6, #8] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 48b40 │ │ │ │ + bl 13028 │ │ │ │ + b.n 48ac8 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ mov r9, r0 │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #120] @ (48da8 ) │ │ │ │ + ldr r0, [pc, #120] @ (48d30 ) │ │ │ │ mov r1, r9 │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 48aea │ │ │ │ + bl 13028 │ │ │ │ + b.n 48a72 │ │ │ │ mov r0, r5 │ │ │ │ - bl 1481c │ │ │ │ + bl 148f4 │ │ │ │ str r0, [sp, #8] │ │ │ │ mov r0, r5 │ │ │ │ - bl 14834 │ │ │ │ + bl 1490c │ │ │ │ mov r2, r0 │ │ │ │ - ldr r0, [pc, #96] @ (48dac ) │ │ │ │ + ldr r0, [pc, #96] @ (48d34 ) │ │ │ │ mov r3, r9 │ │ │ │ ldr r1, [sp, #8] │ │ │ │ add r0, pc │ │ │ │ - bl 128b8 │ │ │ │ - b.n 48ba4 │ │ │ │ + bl 13028 │ │ │ │ + b.n 48b2c │ │ │ │ adds r3, #100 @ 0x64 │ │ │ │ movs r1, #85 @ 0x55 │ │ │ │ str r3, [r4, #4] │ │ │ │ ldr r0, [sp, #12] │ │ │ │ lsls r3, r3, #2 │ │ │ │ - bl 13c10 │ │ │ │ + bl 13ce8 │ │ │ │ ldr r1, [r4, #8] │ │ │ │ mov r2, r0 │ │ │ │ str r0, [r4, #12] │ │ │ │ - b.n 48c26 │ │ │ │ - blx 33b8 <__stack_chk_fail@plt> │ │ │ │ - subs.w r0, r6, #8388608 @ 0x800000 │ │ │ │ - lsls r0, r3, #11 │ │ │ │ + b.n 48bae │ │ │ │ + blx 3370 <__stack_chk_fail@plt> │ │ │ │ + @ instruction: 0xf62e0000 │ │ │ │ + lsls r0, r2, #11 │ │ │ │ movs r0, r0 │ │ │ │ @ instruction: 0xff9fffff │ │ │ │ - ldr r0, [pc, #48] @ (48db0 ) │ │ │ │ + ldr r2, [pc, #160] @ (48da8 ) │ │ │ │ movs r0, r0 │ │ │ │ - ldr r0, [pc, #752] @ (49074 ) │ │ │ │ + ldr r2, [pc, #864] @ (4906c ) │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0x47ce │ │ │ │ + ldr r1, [pc, #936] @ (490b8 ) │ │ │ │ movs r0, r0 │ │ │ │ - bx pc │ │ │ │ + ldr r1, [pc, #592] @ (48f64 ) │ │ │ │ movs r0, r0 │ │ │ │ - bx fp │ │ │ │ + ldr r1, [pc, #472] @ (48ef0 ) │ │ │ │ movs r0, r0 │ │ │ │ - subs r0, #192 @ 0xc0 │ │ │ │ + subs r2, #228 @ 0xe4 │ │ │ │ movs r0, r0 │ │ │ │ - @ instruction: 0xf3900000 │ │ │ │ - mov r2, r4 │ │ │ │ + and.w r0, r8, #8388608 @ 0x800000 │ │ │ │ + ldr r0, [pc, #248] @ (48e1c ) │ │ │ │ movs r0, r0 │ │ │ │ - cmp r8, sp │ │ │ │ + ldr r0, [pc, #16] @ (48d38 ) │ │ │ │ movs r0, r0 │ │ │ │ - cmp sl, r7 │ │ │ │ + @ instruction: 0x47d6 │ │ │ │ movs r0, r0 │ │ │ │ - cmp ip, r5 │ │ │ │ + blx r9 │ │ │ │ movs r0, r0 │ │ │ │ - cmp r0, r7 │ │ │ │ + bxns sl │ │ │ │ movs r0, r0 │ │ │ │ - cmp sl, r8 │ │ │ │ + @ instruction: 0x47de │ │ │ │ movs r0, r0 │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, lr} │ │ │ │ mov.w ip, #4096 @ 0x1000 │ │ │ │ sub.w ip, sp, ip │ │ │ │ str.w r0, [ip, #4072] @ 0xfe8 │ │ │ │ mov r6, r0 │ │ │ │ movs r0, #0 │ │ │ │ mov r4, r3 │ │ │ │ mov r7, r1 │ │ │ │ mov r8, r2 │ │ │ │ - blx 32bc <__time64@plt> │ │ │ │ - cbnz r4, 48ddc │ │ │ │ + blx 3274 <__time64@plt> │ │ │ │ + cbnz r4, 48d64 │ │ │ │ ldrd r2, r3, [r6, #16] │ │ │ │ cmp r0, r2 │ │ │ │ sbcs.w r3, r1, r3 │ │ │ │ - blt.n 48e26 │ │ │ │ + blt.n 48dae │ │ │ │ ldr r5, [r6, #8] │ │ │ │ adds r0, #10 │ │ │ │ adc.w r1, r1, #0 │ │ │ │ mov.w r8, #0 │ │ │ │ subs r5, #1 │ │ │ │ strd r0, r1, [r6, #16] │ │ │ │ - bpl.n 48e08 │ │ │ │ - b.n 48e26 │ │ │ │ - bl 48014 │ │ │ │ + bpl.n 48d90 │ │ │ │ + b.n 48dae │ │ │ │ + bl 47f9c │ │ │ │ mov r1, r7 │ │ │ │ mov r0, r4 │ │ │ │ - bl 47f0c │ │ │ │ + bl 47e94 │ │ │ │ cmp r0, #0 │ │ │ │ it ne │ │ │ │ movne r8, r4 │ │ │ │ subs r5, #1 │ │ │ │ - bcc.n 48e26 │ │ │ │ + bcc.n 48dae │ │ │ │ ldr r3, [r6, #12] │ │ │ │ mov r1, r7 │ │ │ │ ldr.w r4, [r3, r5, lsl #2] │ │ │ │ mov r0, r4 │ │ │ │ - bl 47f58 │ │ │ │ + bl 47ee0 │ │ │ │ mov r1, r0 │ │ │ │ mov r0, r4 │ │ │ │ cmp r1, #0 │ │ │ │ - bne.n 48df2 │ │ │ │ - bl 4897c │ │ │ │ + bne.n 48d7a │ │ │ │ + bl 48904 │ │ │ │ subs r5, #1 │ │ │ │ - bcs.n 48e08 │ │ │ │ + bcs.n 48d90 │ │ │ │ mov r0, r8 │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ movs r0, r0 │ │ │ │ movs r0, r0 │ │ │ │ subs r2, r1, #1 │ │ │ │ it eq │ │ │ │ bxeq lr │ │ │ │ - bcc.w 49082 │ │ │ │ + bcc.w 4900a │ │ │ │ cmp r0, r1 │ │ │ │ - bls.w 4906c │ │ │ │ + bls.w 48ff4 │ │ │ │ tst r1, r2 │ │ │ │ - beq.w 49074 │ │ │ │ + beq.w 48ffc │ │ │ │ clz r3, r0 │ │ │ │ clz r2, r1 │ │ │ │ sub.w r3, r2, r3 │ │ │ │ rsb r3, r3, #31 │ │ │ │ - add r2, pc, #16 @ (adr r2, 48e68 ) │ │ │ │ + add r2, pc, #16 @ (adr r2, 48df0 ) │ │ │ │ add.w r3, r2, r3, lsl #4 │ │ │ │ mov.w r2, #0 │ │ │ │ mov pc, r3 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp.w r0, r1, lsl #31 │ │ │ │ nop │ │ │ │ @@ -82351,45 +82345,45 @@ │ │ │ │ moveq r0, #1 │ │ │ │ movne r0, #0 │ │ │ │ bx lr │ │ │ │ clz r2, r1 │ │ │ │ rsb r2, r2, #31 │ │ │ │ lsr.w r0, r0, r2 │ │ │ │ bx lr │ │ │ │ - cbz r0, 49088 │ │ │ │ + cbz r0, 49010 │ │ │ │ mov.w r0, #4294967295 @ 0xffffffff │ │ │ │ - b.w 49770 │ │ │ │ + b.w 496f8 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 49082 │ │ │ │ + beq.n 4900a │ │ │ │ stmdb sp!, {r0, r1, lr} │ │ │ │ - bl 48e30 │ │ │ │ + bl 48db8 │ │ │ │ ldmia.w sp!, {r1, r2, lr} │ │ │ │ mul.w r3, r2, r0 │ │ │ │ sub.w r1, r1, r3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ cmp r1, #0 │ │ │ │ - beq.w 4932a │ │ │ │ + beq.w 492b2 │ │ │ │ eor.w ip, r0, r1 │ │ │ │ it mi │ │ │ │ negmi r1, r1 │ │ │ │ subs r2, r1, #1 │ │ │ │ - beq.w 492fa │ │ │ │ + beq.w 49282 │ │ │ │ movs r3, r0 │ │ │ │ it mi │ │ │ │ negmi r3, r0 │ │ │ │ cmp r3, r1 │ │ │ │ - bls.w 49304 │ │ │ │ + bls.w 4928c │ │ │ │ tst r1, r2 │ │ │ │ - beq.w 49314 │ │ │ │ + beq.w 4929c │ │ │ │ clz r2, r3 │ │ │ │ clz r0, r1 │ │ │ │ sub.w r2, r0, r2 │ │ │ │ rsb r2, r2, #31 │ │ │ │ - add r0, pc, #16 @ (adr r0, 490f0 ) │ │ │ │ + add r0, pc, #16 @ (adr r0, 49078 ) │ │ │ │ add.w r2, r0, r2, lsl #4 │ │ │ │ mov.w r0, #0 │ │ │ │ mov pc, r2 │ │ │ │ nop │ │ │ │ nop.w │ │ │ │ cmp.w r3, r1, lsl #31 │ │ │ │ nop │ │ │ │ @@ -82573,139 +82567,139 @@ │ │ │ │ negmi r0, r0 │ │ │ │ bx lr │ │ │ │ cmp r0, #0 │ │ │ │ it gt │ │ │ │ mvngt.w r0, #2147483648 @ 0x80000000 │ │ │ │ it lt │ │ │ │ movlt.w r0, #2147483648 @ 0x80000000 │ │ │ │ - b.w 49770 │ │ │ │ + b.w 496f8 │ │ │ │ cmp r1, #0 │ │ │ │ - beq.n 4932a │ │ │ │ + beq.n 492b2 │ │ │ │ stmdb sp!, {r0, r1, lr} │ │ │ │ - bl 490ae │ │ │ │ + bl 49036 │ │ │ │ ldmia.w sp!, {r1, r2, lr} │ │ │ │ mul.w r3, r2, r0 │ │ │ │ sub.w r1, r1, r3 │ │ │ │ bx lr │ │ │ │ nop │ │ │ │ eor.w r1, r1, #2147483648 @ 0x80000000 │ │ │ │ - b.n 49364 │ │ │ │ + b.n 492ec │ │ │ │ nop │ │ │ │ eor.w r3, r3, #2147483648 @ 0x80000000 │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w r4, r1, lsl #1 │ │ │ │ mov.w r5, r3, lsl #1 │ │ │ │ teq r4, r5 │ │ │ │ it eq │ │ │ │ teqeq r0, r2 │ │ │ │ itttt ne │ │ │ │ orrsne.w ip, r4, r0 │ │ │ │ orrsne.w ip, r5, r2 │ │ │ │ mvnsne.w ip, r4, asr #21 │ │ │ │ mvnsne.w ip, r5, asr #21 │ │ │ │ - beq.w 49552 │ │ │ │ + beq.w 494da │ │ │ │ mov.w r4, r4, lsr #21 │ │ │ │ rsbs r5, r4, r5, lsr #21 │ │ │ │ it lt │ │ │ │ neglt r5, r5 │ │ │ │ - ble.n 493b6 │ │ │ │ + ble.n 4933e │ │ │ │ add r4, r5 │ │ │ │ eor.w r2, r0, r2 │ │ │ │ eor.w r3, r1, r3 │ │ │ │ eor.w r0, r2, r0 │ │ │ │ eor.w r1, r3, r1 │ │ │ │ eor.w r2, r0, r2 │ │ │ │ eor.w r3, r1, r3 │ │ │ │ cmp r5, #54 @ 0x36 │ │ │ │ it hi │ │ │ │ pophi {r4, r5, pc} │ │ │ │ tst.w r1, #2147483648 @ 0x80000000 │ │ │ │ mov.w r1, r1, lsl #12 │ │ │ │ mov.w ip, #1048576 @ 0x100000 │ │ │ │ orr.w r1, ip, r1, lsr #12 │ │ │ │ - beq.n 493d4 │ │ │ │ + beq.n 4935c │ │ │ │ negs r0, r0 │ │ │ │ sbc.w r1, r1, r1, lsl #1 │ │ │ │ tst.w r3, #2147483648 @ 0x80000000 │ │ │ │ mov.w r3, r3, lsl #12 │ │ │ │ orr.w r3, ip, r3, lsr #12 │ │ │ │ - beq.n 493e8 │ │ │ │ + beq.n 49370 │ │ │ │ negs r2, r2 │ │ │ │ sbc.w r3, r3, r3, lsl #1 │ │ │ │ teq r4, r5 │ │ │ │ - beq.w 4953e │ │ │ │ + beq.w 494c6 │ │ │ │ sub.w r4, r4, #1 │ │ │ │ rsbs lr, r5, #32 │ │ │ │ - blt.n 49416 │ │ │ │ + blt.n 4939e │ │ │ │ lsl.w ip, r2, lr │ │ │ │ lsr.w r2, r2, r5 │ │ │ │ adds r0, r0, r2 │ │ │ │ adc.w r1, r1, #0 │ │ │ │ lsl.w r2, r3, lr │ │ │ │ adds r0, r0, r2 │ │ │ │ asr.w r3, r3, r5 │ │ │ │ adcs r1, r3 │ │ │ │ - b.n 49434 │ │ │ │ + b.n 493bc │ │ │ │ sub.w r5, r5, #32 │ │ │ │ add.w lr, lr, #32 │ │ │ │ cmp r2, #1 │ │ │ │ lsl.w ip, r3, lr │ │ │ │ it cs │ │ │ │ orrcs.w ip, ip, #2 │ │ │ │ asr.w r3, r3, r5 │ │ │ │ adds r0, r0, r3 │ │ │ │ adcs.w r1, r1, r3, asr #31 │ │ │ │ and.w r5, r1, #2147483648 @ 0x80000000 │ │ │ │ - bpl.n 4944a │ │ │ │ + bpl.n 493d2 │ │ │ │ mov.w lr, #0 │ │ │ │ rsbs ip, ip, #0 │ │ │ │ sbcs.w r0, lr, r0 │ │ │ │ sbc.w r1, lr, r1 │ │ │ │ cmp.w r1, #1048576 @ 0x100000 │ │ │ │ - bcc.n 49488 │ │ │ │ + bcc.n 49410 │ │ │ │ cmp.w r1, #2097152 @ 0x200000 │ │ │ │ - bcc.n 49470 │ │ │ │ + bcc.n 493f8 │ │ │ │ lsrs r1, r1, #1 │ │ │ │ movs.w r0, r0, rrx │ │ │ │ mov.w ip, ip, rrx │ │ │ │ add.w r4, r4, #1 │ │ │ │ mov.w r2, r4, lsl #21 │ │ │ │ cmn.w r2, #4194304 @ 0x400000 │ │ │ │ - bcs.w 495a4 │ │ │ │ + bcs.w 4952c │ │ │ │ cmp.w ip, #2147483648 @ 0x80000000 │ │ │ │ it eq │ │ │ │ movseq.w ip, r0, lsr #1 │ │ │ │ adcs.w r0, r0, #0 │ │ │ │ adc.w r1, r1, r4, lsl #20 │ │ │ │ orr.w r1, r1, r5 │ │ │ │ pop {r4, r5, pc} │ │ │ │ movs.w ip, ip, lsl #1 │ │ │ │ adcs r0, r0 │ │ │ │ adc.w r1, r1, r1 │ │ │ │ subs r4, #1 │ │ │ │ it cs │ │ │ │ cmpcs.w r1, #1048576 @ 0x100000 │ │ │ │ - bcs.n 49470 │ │ │ │ + bcs.n 493f8 │ │ │ │ teq r1, #0 │ │ │ │ itt eq │ │ │ │ moveq r1, r0 │ │ │ │ moveq r0, #0 │ │ │ │ clz r3, r1 │ │ │ │ it eq │ │ │ │ addeq r3, #32 │ │ │ │ sub.w r3, r3, #11 │ │ │ │ subs.w r2, r3, #32 │ │ │ │ - bge.n 494d2 │ │ │ │ + bge.n 4945a │ │ │ │ adds r2, #12 │ │ │ │ - ble.n 494ce │ │ │ │ + ble.n 49456 │ │ │ │ add.w ip, r2, #20 │ │ │ │ rsb r2, r2, #12 │ │ │ │ lsl.w r0, r1, ip │ │ │ │ lsr.w r1, r1, r2 │ │ │ │ - b.n 494e8 │ │ │ │ + b.n 49470 │ │ │ │ add.w r2, r2, #20 │ │ │ │ it le │ │ │ │ rsble ip, r2, #32 │ │ │ │ lsl.w r1, r1, r2 │ │ │ │ lsr.w ip, r0, ip │ │ │ │ itt le │ │ │ │ orrle.w r1, r1, ip │ │ │ │ @@ -82713,17 +82707,17 @@ │ │ │ │ subs r4, r4, r3 │ │ │ │ ittt ge │ │ │ │ addge.w r1, r1, r4, lsl #20 │ │ │ │ orrge r1, r5 │ │ │ │ popge {r4, r5, pc} │ │ │ │ mvn.w r4, r4 │ │ │ │ subs r4, #31 │ │ │ │ - bge.n 49536 │ │ │ │ + bge.n 494be │ │ │ │ adds r4, #12 │ │ │ │ - bgt.n 4951e │ │ │ │ + bgt.n 494a6 │ │ │ │ add.w r4, r4, #20 │ │ │ │ rsb r2, r4, #32 │ │ │ │ lsr.w r0, r0, r4 │ │ │ │ lsl.w r3, r1, r2 │ │ │ │ orr.w r0, r0, r3 │ │ │ │ lsr.w r3, r1, r4 │ │ │ │ orr.w r1, r5, r3 │ │ │ │ @@ -82740,35 +82734,35 @@ │ │ │ │ pop {r4, r5, pc} │ │ │ │ teq r4, #0 │ │ │ │ eor.w r3, r3, #1048576 @ 0x100000 │ │ │ │ itte eq │ │ │ │ eoreq.w r1, r1, #1048576 @ 0x100000 │ │ │ │ addeq r4, #1 │ │ │ │ subne r5, #1 │ │ │ │ - b.n 493f0 │ │ │ │ + b.n 49378 │ │ │ │ mvns.w ip, r4, asr #21 │ │ │ │ it ne │ │ │ │ mvnsne.w ip, r5, asr #21 │ │ │ │ - beq.n 495b2 │ │ │ │ + beq.n 4953a │ │ │ │ teq r4, r5 │ │ │ │ it eq │ │ │ │ teqeq r0, r2 │ │ │ │ - beq.n 49576 │ │ │ │ + beq.n 494fe │ │ │ │ orrs.w ip, r4, r0 │ │ │ │ itt eq │ │ │ │ moveq r1, r3 │ │ │ │ moveq r0, r2 │ │ │ │ pop {r4, r5, pc} │ │ │ │ teq r1, r3 │ │ │ │ ittt ne │ │ │ │ movne r1, #0 │ │ │ │ movne r0, #0 │ │ │ │ popne {r4, r5, pc} │ │ │ │ movs.w ip, r4, lsr #21 │ │ │ │ - bne.n 49594 │ │ │ │ + bne.n 4951c │ │ │ │ lsls r0, r0, #1 │ │ │ │ adcs r1, r1 │ │ │ │ it cs │ │ │ │ orrcs.w r1, r1, #2147483648 @ 0x80000000 │ │ │ │ pop {r4, r5, pc} │ │ │ │ adds.w r4, r4, #4194304 @ 0x400000 │ │ │ │ itt cc │ │ │ │ @@ -82799,28 +82793,28 @@ │ │ │ │ moveq r1, #0 │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w r4, #1024 @ 0x400 │ │ │ │ add.w r4, r4, #50 @ 0x32 │ │ │ │ mov.w r5, #0 │ │ │ │ mov.w r1, #0 │ │ │ │ - b.n 4949c │ │ │ │ + b.n 49424 │ │ │ │ nop │ │ │ │ teq r0, #0 │ │ │ │ itt eq │ │ │ │ moveq r1, #0 │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w r4, #1024 @ 0x400 │ │ │ │ add.w r4, r4, #50 @ 0x32 │ │ │ │ ands.w r5, r0, #2147483648 @ 0x80000000 │ │ │ │ it mi │ │ │ │ negmi r0, r0 │ │ │ │ mov.w r1, #0 │ │ │ │ - b.n 4949c │ │ │ │ + b.n 49424 │ │ │ │ nop │ │ │ │ lsls r2, r0, #1 │ │ │ │ mov.w r1, r2, asr #3 │ │ │ │ mov.w r1, r1, rrx │ │ │ │ mov.w r0, r2, lsl #28 │ │ │ │ itttt ne │ │ │ │ andsne.w r3, r2, #4278190080 @ 0xff000000 │ │ │ │ @@ -82834,34 +82828,34 @@ │ │ │ │ itt eq │ │ │ │ orreq.w r1, r1, #524288 @ 0x80000 │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w r4, #896 @ 0x380 │ │ │ │ and.w r5, r1, #2147483648 @ 0x80000000 │ │ │ │ bic.w r1, r1, #2147483648 @ 0x80000000 │ │ │ │ - b.n 4949c │ │ │ │ + b.n 49424 │ │ │ │ nop │ │ │ │ orrs.w r2, r0, r1 │ │ │ │ it eq │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, lr} │ │ │ │ mov.w r5, #0 │ │ │ │ - b.n 4968a │ │ │ │ + b.n 49612 │ │ │ │ orrs.w r2, r0, r1 │ │ │ │ it eq │ │ │ │ bxeq lr │ │ │ │ push {r4, r5, lr} │ │ │ │ ands.w r5, r1, #2147483648 @ 0x80000000 │ │ │ │ - bpl.n 4968a │ │ │ │ + bpl.n 49612 │ │ │ │ negs r0, r0 │ │ │ │ sbc.w r1, r1, r1, lsl #1 │ │ │ │ mov.w r4, #1024 @ 0x400 │ │ │ │ add.w r4, r4, #50 @ 0x32 │ │ │ │ movs.w ip, r1, lsr #22 │ │ │ │ - beq.w 4944a │ │ │ │ + beq.w 493d2 │ │ │ │ mov.w r2, #3 │ │ │ │ movs.w ip, ip, lsr #3 │ │ │ │ it ne │ │ │ │ addne r2, #3 │ │ │ │ movs.w ip, ip, lsr #3 │ │ │ │ it ne │ │ │ │ addne r2, #3 │ │ │ │ @@ -82869,135 +82863,135 @@ │ │ │ │ rsb r3, r2, #32 │ │ │ │ lsl.w ip, r0, r3 │ │ │ │ lsr.w r0, r0, r2 │ │ │ │ lsl.w lr, r1, r3 │ │ │ │ orr.w r0, r0, lr │ │ │ │ lsr.w r1, r1, r2 │ │ │ │ add r4, r2 │ │ │ │ - b.n 4944a │ │ │ │ + b.n 493d2 │ │ │ │ nop │ │ │ │ - cbnz r3, 496f2 │ │ │ │ - cbnz r2, 496f2 │ │ │ │ + cbnz r3, 4967a │ │ │ │ + cbnz r2, 4967a │ │ │ │ cmp r1, #0 │ │ │ │ ittt lt │ │ │ │ movlt r0, #0 │ │ │ │ movlt.w r1, #2147483648 @ 0x80000000 │ │ │ │ - blt.n 496ee │ │ │ │ + blt.n 49676 │ │ │ │ it eq │ │ │ │ cmpeq r0, #0 │ │ │ │ itt ne │ │ │ │ mvnne.w r1, #2147483648 @ 0x80000000 │ │ │ │ movne.w r0, #4294967295 @ 0xffffffff │ │ │ │ - b.w 49770 │ │ │ │ + b.w 496f8 │ │ │ │ sub.w ip, sp, #8 │ │ │ │ strd ip, lr, [sp, #-16]! │ │ │ │ cmp r1, #0 │ │ │ │ - blt.n 49712 │ │ │ │ + blt.n 4969a │ │ │ │ cmp r3, #0 │ │ │ │ - blt.n 49738 │ │ │ │ - bl 4977c │ │ │ │ + blt.n 496c0 │ │ │ │ + bl 49704 │ │ │ │ ldr.w lr, [sp, #4] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ bx lr │ │ │ │ negs r0, r0 │ │ │ │ sbc.w r1, r1, r1, lsl #1 │ │ │ │ cmp r3, #0 │ │ │ │ - blt.n 49754 │ │ │ │ - bl 4977c │ │ │ │ + blt.n 496dc │ │ │ │ + bl 49704 │ │ │ │ ldr.w lr, [sp, #4] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ negs r0, r0 │ │ │ │ sbc.w r1, r1, r1, lsl #1 │ │ │ │ negs r2, r2 │ │ │ │ sbc.w r3, r3, r3, lsl #1 │ │ │ │ bx lr │ │ │ │ negs r2, r2 │ │ │ │ sbc.w r3, r3, r3, lsl #1 │ │ │ │ - bl 4977c │ │ │ │ + bl 49704 │ │ │ │ ldr.w lr, [sp, #4] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ negs r0, r0 │ │ │ │ sbc.w r1, r1, r1, lsl #1 │ │ │ │ bx lr │ │ │ │ negs r2, r2 │ │ │ │ sbc.w r3, r3, r3, lsl #1 │ │ │ │ - bl 4977c │ │ │ │ + bl 49704 │ │ │ │ ldr.w lr, [sp, #4] │ │ │ │ ldrd r2, r3, [sp, #8] │ │ │ │ add sp, #16 │ │ │ │ negs r2, r2 │ │ │ │ sbc.w r3, r3, r3, lsl #1 │ │ │ │ bx lr │ │ │ │ push {r1, lr} │ │ │ │ mov.w r0, #8 │ │ │ │ - blx 32e4 │ │ │ │ + blx 329c │ │ │ │ pop {r1, pc} │ │ │ │ stmdb sp!, {r4, r5, r6, r7, r8, r9, lr} │ │ │ │ cmp r0, r2 │ │ │ │ mov r5, r1 │ │ │ │ sbcs.w r1, r5, r3 │ │ │ │ mov r4, r0 │ │ │ │ it cc │ │ │ │ movcc r0, #0 │ │ │ │ ldr r7, [sp, #28] │ │ │ │ it cc │ │ │ │ movcc r1, r0 │ │ │ │ - bcc.n 49860 │ │ │ │ + bcc.n 497e8 │ │ │ │ clz r6, r3 │ │ │ │ cmp r3, #0 │ │ │ │ - beq.n 49872 │ │ │ │ + beq.n 497fa │ │ │ │ clz r1, r5 │ │ │ │ cmp r5, #0 │ │ │ │ - beq.n 4986a │ │ │ │ + beq.n 497f2 │ │ │ │ subs r6, r6, r1 │ │ │ │ sub.w ip, r6, #32 │ │ │ │ rsb lr, r6, #32 │ │ │ │ lsls r3, r6 │ │ │ │ lsl.w r1, r2, ip │ │ │ │ lsl.w r8, r2, r6 │ │ │ │ orrs r3, r1 │ │ │ │ lsr.w r2, r2, lr │ │ │ │ cmp r4, r8 │ │ │ │ orr.w r3, r3, r2 │ │ │ │ sbcs.w r2, r5, r3 │ │ │ │ itt cc │ │ │ │ movcc r0, #0 │ │ │ │ movcc r1, r0 │ │ │ │ - bcc.n 497e8 │ │ │ │ + bcc.n 49770 │ │ │ │ movs r0, #1 │ │ │ │ subs.w r4, r4, r8 │ │ │ │ sbc.w r5, r5, r3 │ │ │ │ lsl.w r1, r0, ip │ │ │ │ lsr.w r2, r0, lr │ │ │ │ orrs r1, r2 │ │ │ │ lsls r0, r6 │ │ │ │ - cbz r6, 49860 │ │ │ │ + cbz r6, 497e8 │ │ │ │ mov.w r2, r8, lsr #1 │ │ │ │ mov r8, r6 │ │ │ │ orr.w r2, r2, r3, lsl #31 │ │ │ │ lsrs r3, r3, #1 │ │ │ │ - b.n 4980e │ │ │ │ + b.n 49796 │ │ │ │ subs r4, r4, r2 │ │ │ │ sbc.w r5, r5, r3 │ │ │ │ adds r4, r4, r4 │ │ │ │ adcs r5, r5 │ │ │ │ adds r4, #1 │ │ │ │ adc.w r5, r5, #0 │ │ │ │ subs.w r8, r8, #1 │ │ │ │ - beq.n 49820 │ │ │ │ + beq.n 497a8 │ │ │ │ cmp r4, r2 │ │ │ │ sbcs.w r9, r5, r3 │ │ │ │ - bcs.n 497f8 │ │ │ │ + bcs.n 49780 │ │ │ │ adds r4, r4, r4 │ │ │ │ adcs r5, r5 │ │ │ │ subs.w r8, r8, #1 │ │ │ │ - bne.n 4980e │ │ │ │ + bne.n 49796 │ │ │ │ adds r0, r0, r4 │ │ │ │ lsl.w lr, r5, lr │ │ │ │ lsr.w r4, r4, r6 │ │ │ │ adc.w r1, r1, r5 │ │ │ │ lsr.w ip, r5, ip │ │ │ │ orr.w r4, r4, lr │ │ │ │ orr.w r4, r4, ip │ │ │ │ @@ -83008,23 +83002,20 @@ │ │ │ │ lsl.w ip, r4, ip │ │ │ │ lsr.w r3, r4, r3 │ │ │ │ orr.w r2, r2, ip │ │ │ │ orrs r2, r3 │ │ │ │ lsl.w r3, r4, r6 │ │ │ │ subs r0, r0, r3 │ │ │ │ sbc.w r1, r1, r2 │ │ │ │ - cbz r7, 49866 │ │ │ │ + cbz r7, 497ee │ │ │ │ strd r4, r5, [r7] │ │ │ │ ldmia.w sp!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ clz r1, r4 │ │ │ │ adds r1, #32 │ │ │ │ - b.n 497a6 │ │ │ │ + b.n 4972e │ │ │ │ clz r6, r2 │ │ │ │ clz r1, r5 │ │ │ │ adds r6, #32 │ │ │ │ cmp r5, #0 │ │ │ │ - bne.n 497a6 │ │ │ │ - b.n 4986a │ │ │ │ + bne.n 4972e │ │ │ │ + b.n 497f2 │ │ │ │ nop │ │ │ │ - movs r0, r0 │ │ │ │ - movs r0, r0 │ │ │ │ - b.w 244f6 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.fini {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ Disassembly of section .fini: │ │ │ │ │ │ │ │ -0004988c <.fini>: │ │ │ │ +0004980c <.fini>: │ │ │ │ push {r3, lr} │ │ │ │ pop {r3, pc} │ │ │ ├── readelf --wide --decompress --hex-dump=.rodata {} │ │ │ │ @@ -1,2203 +1,2211 @@ │ │ │ │ │ │ │ │ Hex dump of section '.rodata': │ │ │ │ - 0x00049898 01000200 3e000000 41000000 0c000000 ....>...A....... │ │ │ │ - 0x000498a8 41000000 11000000 41000000 27000000 A.......A...'... │ │ │ │ - 0x000498b8 41000000 36000000 41000000 03000000 A...6...A....... │ │ │ │ - 0x000498c8 41000000 06000000 41000000 15000000 A.......A....... │ │ │ │ - 0x000498d8 41000000 0f000000 41000000 0e000000 A.......A....... │ │ │ │ - 0x000498e8 41000000 26000000 41000000 13000000 A...&...A....... │ │ │ │ - 0x000498f8 41000000 29000000 41000000 02000000 A...)...A....... │ │ │ │ - 0x00049908 41000000 19000000 41000000 0a000000 A.......A....... │ │ │ │ - 0x00049918 41000000 0b000000 41000000 00000000 A.......A....... │ │ │ │ - 0x00049928 00000000 416c6962 2e630000 45646765 ....Alib.c..Edge │ │ │ │ - 0x00049938 20506f6f 6c204f76 6572666c 6f770a00 Pool Overflow.. │ │ │ │ - 0x00049948 30203c3d 20632026 26206320 3c20772d 0 <= c && c < w- │ │ │ │ - 0x00049958 3e627365 6753697a 65000000 436f6c6f >bsegSize...Colo │ │ │ │ - 0x00049968 72205365 676d656e 7420706f 6f6c206f r Segment pool o │ │ │ │ - 0x00049978 76657266 6c6f772e 0a547279 20696e63 verflow..Try inc │ │ │ │ - 0x00049988 72656173 696e6720 74686520 636f6e73 reasing the cons │ │ │ │ - 0x00049998 74616e74 204d4158 5f43535f 5045525f tant MAX_CS_PER_ │ │ │ │ - 0x000499a8 4c494e45 20696e20 416c6962 2e630a00 LINE in Alib.c.. │ │ │ │ - 0x000499b8 772d3e63 7572506f 6f6c3d25 64000000 w->curPool=%d... │ │ │ │ - 0x000499c8 23636363 00000000 5a2d696e 666f726d #ccc....Z-inform │ │ │ │ - 0x000499d8 6174696f 6e20706f 6f6c206f 76657266 ation pool overf │ │ │ │ - 0x000499e8 6c6f7700 796d696e 203d2025 642c2079 low.ymin = %d, y │ │ │ │ - 0x000499f8 6d617820 3d202564 2c206865 69676874 max = %d, height │ │ │ │ - 0x00049a08 203d2025 64000000 30203c3d 20792026 = %d...0 <= y & │ │ │ │ - 0x00049a18 26207920 3c20772d 3e686569 67687400 & y < w->height. │ │ │ │ - 0x00049a28 746f6f20 6d616e79 20766572 74696365 too many vertice │ │ │ │ - 0x00049a38 73000000 6e707473 203c3d20 4d41585f s...npts <= MAX_ │ │ │ │ - 0x00049a48 5452414e 53464f52 4d45445f 504f494e TRANSFORMED_POIN │ │ │ │ - 0x00049a58 54530000 5761726e 696e673a 2056436f TS..Warning: VCo │ │ │ │ - 0x00049a68 6c6f7220 6d6f6475 6c652070 6572666f lor module perfo │ │ │ │ - 0x00049a78 726d616e 63657320 69737375 65000000 rmances issue... │ │ │ │ - 0x00049a88 696e7661 6c696420 5247423a 2025642c invalid RGB: %d, │ │ │ │ - 0x00049a98 25642c25 64000000 2e2e2f56 2f56436f %d,%d...../V/VCo │ │ │ │ - 0x00049aa8 6c6f722e 63000000 73706172 73656172 lor.c...sparsear │ │ │ │ - 0x00049ab8 7261795f 67657428 636f6c6f 72732c20 ray_get(colors, │ │ │ │ - 0x00049ac8 7061636b 65642920 3d3d2063 00000000 packed) == c.... │ │ │ │ - 0x00049ad8 696e7661 6c696420 636f6c6f 72207370 invalid color sp │ │ │ │ - 0x00049ae8 65636966 69636174 696f6e3a 20257300 ecification: %s. │ │ │ │ - 0x00049af8 23253032 75253032 75253032 75000000 #%02u%02u%02u... │ │ │ │ - 0x00049b08 5761726e 696e673a 20756e72 65636f67 Warning: unrecog │ │ │ │ - 0x00049b18 6e697a65 64206469 72656374 6976652c nized directive, │ │ │ │ - 0x00049b28 20222573 220a0000 454e5449 54494553 "%s"...ENTITIES │ │ │ │ - 0x00049b38 00000000 424c4f43 4b530000 5441424c ....BLOCKS..TABL │ │ │ │ - 0x00049b48 45530000 6572726f 7220696e 2066696c ES..error in fil │ │ │ │ - 0x00049b58 65202573 20286c69 6e652025 64293a0a e %s (line %d):. │ │ │ │ - 0x00049b68 0925730a 00000000 696e7661 6c696420 .%s.....invalid │ │ │ │ - 0x00049b78 63686172 61637465 72000000 73747269 character...stri │ │ │ │ - 0x00049b88 6e677320 63616e6e 6f742073 70616e20 ngs cannot span │ │ │ │ - 0x00049b98 61206c69 6e650000 5072656d 61747572 a line..Prematur │ │ │ │ - 0x00049ba8 6520456e 642d6f66 2d66696c 65000000 e End-of-file... │ │ │ │ - 0x00049bb8 2e2e2f56 2f564f62 6a656374 732e6300 ../V/VObjects.c. │ │ │ │ - 0x00049bc8 56457874 72756465 4f626a65 63743a20 VExtrudeObject: │ │ │ │ - 0x00049bd8 63616e27 7420636f 70792070 6f6c7967 can't copy polyg │ │ │ │ - 0x00049be8 6f6e7300 4649584d 45000000 56436f70 ons.FIXME...VCop │ │ │ │ - 0x00049bf8 794f626a 6563743a 2063616e 27742063 yObject: can't c │ │ │ │ - 0x00049c08 6f707920 706f6c79 676f6e73 00000000 opy polygons.... │ │ │ │ - 0x00049c18 25730a25 64202564 0a000000 25642025 %s.%d %d....%d % │ │ │ │ - 0x00049c28 67202567 2025670a 00000000 28257300 g %g %g.....(%s. │ │ │ │ - 0x00049c38 20257329 20256400 28257320 636c6970 %s) %d.(%s clip │ │ │ │ - 0x00049c48 29202564 00000000 25732025 64000000 ) %d....%s %d... │ │ │ │ - 0x00049c58 696e7661 6c696420 636f6c6f 72207370 invalid color sp │ │ │ │ - 0x00049c68 65636966 69636174 696f6e00 696e7661 ecification.inva │ │ │ │ - 0x00049c78 6c696420 706f6c79 676f6e20 76657274 lid polygon vert │ │ │ │ - 0x00049c88 65782063 6f756e74 00000000 696e7661 ex count....inva │ │ │ │ - 0x00049c98 6c696420 706f6c79 676f6e20 76657274 lid polygon vert │ │ │ │ - 0x00049ca8 65780000 696e7661 6c696420 706f6c79 ex..invalid poly │ │ │ │ - 0x00049cb8 676f6e20 73706563 69666963 6174696f gon specificatio │ │ │ │ - 0x00049cc8 6e000000 626c6163 6b000000 6e616d65 n...black...name │ │ │ │ - 0x00049cd8 00000000 2a6e6f6e 652a0000 2a6e6f74 ....*none*..*not │ │ │ │ - 0x00049ce8 2d737065 63696669 65642a00 686d6d2c -specified*.hmm, │ │ │ │ - 0x00049cf8 20256420 22257322 0a000000 76617269 %d "%s"....vari │ │ │ │ - 0x00049d08 61626c65 20606927 20756e69 6e697469 able `i' uniniti │ │ │ │ - 0x00049d18 616c697a 65640000 636f6c6f 7220696e alized..color in │ │ │ │ - 0x00049d28 64657820 25640a00 5761726e 696e673a dex %d..Warning: │ │ │ │ - 0x00049d38 20504f4c 594c494e 45207370 6c696e65 POLYLINE spline │ │ │ │ - 0x00049d48 73206f72 20637572 76657320 6e6f7420 s or curves not │ │ │ │ - 0x00049d58 73757070 6f727465 64206279 20566c69 supported by Vli │ │ │ │ - 0x00049d68 6220286c 696e6520 2564292e 0a000000 b (line %d)..... │ │ │ │ - 0x00049d78 73796e74 61782065 72726f72 34202564 syntax error4 %d │ │ │ │ - 0x00049d88 0a000000 73796e74 61782065 72726f72 ....syntax error │ │ │ │ - 0x00049d98 35202564 0a000000 506f696e 74206f76 5 %d....Point ov │ │ │ │ - 0x00049da8 6572666c 6f772c20 696e6372 65617365 erflow, increase │ │ │ │ - 0x00049db8 20504f49 4e545f4d 41582e00 76617220 POINT_MAX..var │ │ │ │ - 0x00049dc8 60692720 756e696e 69746961 6c697a65 `i' uninitialize │ │ │ │ - 0x00049dd8 64000000 696e7465 726e616c 20657272 d...internal err │ │ │ │ - 0x00049de8 6f722070 6f6c7967 6f6e2076 65727465 or polygon verte │ │ │ │ - 0x00049df8 78206f75 74206f66 2072616e 67653a20 x out of range: │ │ │ │ - 0x00049e08 25642028 6d617820 25642920 2d2d2025 %d (max %d) -- % │ │ │ │ - 0x00049e18 640a0000 3c6e6f6e 653e0000 53454354 d.....SECT │ │ │ │ - 0x00049e28 494f4e00 454e4453 45430000 504f4c59 ION.ENDSEC..POLY │ │ │ │ - 0x00049e38 4c494e45 00000000 33444641 43450000 LINE....3DFACE.. │ │ │ │ - 0x00049e48 56455254 45580000 53455145 4e440000 VERTEX..SEQEND.. │ │ │ │ - 0x00049e58 454f4600 424c4f43 4b000000 454e4442 EOF.BLOCK...ENDB │ │ │ │ - 0x00049e68 4c4b0000 494e5345 52540000 5441424c LK..INSERT..TABL │ │ │ │ - 0x00049e78 45000000 454e4454 41420000 4c415945 E...ENDTAB..LAYE │ │ │ │ - 0x00049e88 52000000 5354594c 45000000 4c545950 R...STYLE...LTYP │ │ │ │ - 0x00049e98 45000000 56504f52 54000000 44494354 E...VPORT...DICT │ │ │ │ - 0x00049ea8 494f4e41 52590000 4d4c494e 45535459 IONARY..MLINESTY │ │ │ │ - 0x00049eb8 4c450000 41505049 44000000 41434144 LE..APPID...ACAD │ │ │ │ - 0x00049ec8 5f47524f 55500000 41434144 5f4d4c49 _GROUP..ACAD_MLI │ │ │ │ - 0x00049ed8 4e455354 594c4500 41545444 45460000 NESTYLE.ATTDEF.. │ │ │ │ - 0x00049ee8 41545452 49420000 72656400 79656c6c ATTRIB..red.yell │ │ │ │ - 0x00049ef8 6f770000 67726565 6e000000 6379616e ow..green...cyan │ │ │ │ - 0x00049f08 00000000 626c7565 00000000 6d616765 ....blue....mage │ │ │ │ - 0x00049f18 6e746100 77686974 65000000 636c6970 nta.white...clip │ │ │ │ - 0x00049f28 00000000 2e2e2f56 2f56506f 6c792e63 ....../V/VPoly.c │ │ │ │ - 0x00049f38 00000000 7573696e 6720616c 72656164 ....using alread │ │ │ │ - 0x00049f48 79207265 6c656173 65642056 506f6c79 y released VPoly │ │ │ │ - 0x00049f58 53657400 2a2a2a20 4e756c6c 20506f6c Set.*** Null Pol │ │ │ │ - 0x00049f68 79676f6e 202a2a2a 0a000000 25642076 ygon ***....%d v │ │ │ │ - 0x00049f78 65727469 6365733a 0a000000 25392e36 ertices:....%9.6 │ │ │ │ - 0x00049f88 67202539 2e366720 25392e36 670a0000 g %9.6g %9.6g... │ │ │ │ - 0x00049f98 6c656674 00000000 72696768 74000000 left....right... │ │ │ │ - 0x00049fa8 66726f6e 74207269 67687420 626f7474 front right bott │ │ │ │ - 0x00049fb8 6f6d0000 66726f6e 74207269 67687420 om..front right │ │ │ │ - 0x00049fc8 746f7000 66726f6e 74206c65 66742062 top.front left b │ │ │ │ - 0x00049fd8 6f74746f 6d000000 66726f6e 74206c65 ottom...front le │ │ │ │ - 0x00049fe8 66742074 6f700000 61667420 72696768 ft top..aft righ │ │ │ │ - 0x00049ff8 7420626f 74746f6d 00000000 61667420 t bottom....aft │ │ │ │ - 0x0004a008 72696768 7420746f 70000000 61667420 right top...aft │ │ │ │ - 0x0004a018 6c656674 20626f74 746f6d00 61667420 left bottom.aft │ │ │ │ - 0x0004a028 6c656674 20746f70 00000000 566c6962 left top....Vlib │ │ │ │ - 0x0004a038 2e630000 4552524f 523a2066 61696c65 .c..ERROR: faile │ │ │ │ - 0x0004a048 6420746f 20726561 64206669 6c652060 d to read file ` │ │ │ │ - 0x0004a058 2573270a 00000000 4552524f 523a2066 %s'.....ERROR: f │ │ │ │ - 0x0004a068 696c6520 60257327 20746f6f 206c6f6e ile `%s' too lon │ │ │ │ - 0x0004a078 670a0000 4552524f 523a2074 6f6f206d g...ERROR: too m │ │ │ │ - 0x0004a088 616e7920 61726775 6d656e74 7320696e any arguments in │ │ │ │ - 0x0004a098 2066696c 65206025 73270a00 63616e6e file `%s'..cann │ │ │ │ - 0x0004a0a8 6f6e2073 68656c6c 73000000 736f6d65 on shells...some │ │ │ │ - 0x0004a0b8 7468696e 67202870 72657375 6d61626c thing (presumabl │ │ │ │ - 0x0004a0c8 79206120 6d697373 696c6529 00000000 y a missile).... │ │ │ │ - 0x0004a0d8 25732066 69726564 20627920 25730000 %s fired by %s.. │ │ │ │ - 0x0004a0e8 656e7465 72696e67 20656e74 69747920 entering entity │ │ │ │ - 0x0004a0f8 2573206e 6f742066 6f756e64 20696e20 %s not found in │ │ │ │ - 0x0004a108 74686520 696e7665 6e746f72 790a0000 the inventory... │ │ │ │ - 0x0004a118 55464f00 536f7272 792c2063 616e6e6f UFO.Sorry, canno │ │ │ │ - 0x0004a128 74207374 6f726520 72656d6f 74652063 t store remote c │ │ │ │ - 0x0004a138 72616674 2c207461 626c6520 69732066 raft, table is f │ │ │ │ - 0x0004a148 756c6c3a 2025640a 00000000 536f7272 ull: %d.....Sorr │ │ │ │ - 0x0004a158 792c2063 616e6e6f 74207374 6f726520 y, cannot store │ │ │ │ - 0x0004a168 72656d6f 7465206d 756e6974 696f6e2c remote munition, │ │ │ │ - 0x0004a178 20746162 6c652069 73206675 6c6c3a20 table is full: │ │ │ │ - 0x0004a188 25640a00 41434d2d 362e305f 32303230 %d..ACM-6.0_2020 │ │ │ │ - 0x0004a198 30343136 00000000 2d68656c 70000000 0416....-help... │ │ │ │ - 0x0004a1a8 2d2d6865 6c700000 2d766572 73696f6e --help..-version │ │ │ │ - 0x0004a1b8 00000000 2d636f70 79726967 68740000 ....-copyright.. │ │ │ │ - 0x0004a1c8 41434d20 25730a00 436f7079 72696768 ACM %s..Copyrigh │ │ │ │ - 0x0004a1d8 74202843 29203139 39312d31 39393820 t (C) 1991-1998 │ │ │ │ - 0x0004a1e8 2052696c 65792052 61696e65 79202872 Riley Rainey (r │ │ │ │ - 0x0004a1f8 7261696e 65794069 782e6e65 74636f6d rainey@ix.netcom │ │ │ │ - 0x0004a208 2e636f6d 290a5570 64617465 6420616e .com).Updated an │ │ │ │ - 0x0004a218 64206d6f 64696669 65642062 7920556d d modified by Um │ │ │ │ - 0x0004a228 62657274 6f205361 6c736920 2873616c berto Salsi (sal │ │ │ │ - 0x0004a238 73694069 636f7361 6564726f 2e697429 si@icosaedro.it) │ │ │ │ - 0x0004a248 0a41434d 20636f6d 65732077 69746820 .ACM comes with │ │ │ │ - 0x0004a258 4142534f 4c555445 4c59204e 4f205741 ABSOLUTELY NO WA │ │ │ │ - 0x0004a268 5252414e 54592e0a 54686973 20697320 RRANTY..This is │ │ │ │ - 0x0004a278 66726565 20736f66 74776172 652c2061 free software, a │ │ │ │ - 0x0004a288 6e642079 6f752061 72652077 656c636f nd you are welco │ │ │ │ - 0x0004a298 6d652074 6f206469 73747269 62757465 me to distribute │ │ │ │ - 0x0004a2a8 20697420 756e6465 72207468 650a636f it under the.co │ │ │ │ - 0x0004a2b8 6e646974 696f6e73 20646573 63726962 nditions describ │ │ │ │ - 0x0004a2c8 65642069 6e207468 6520434f 5059494e ed in the COPYIN │ │ │ │ - 0x0004a2d8 47206669 6c652e00 2d6f626a 65637473 G file..-objects │ │ │ │ - 0x0004a2e8 00000000 2d6e6f2d 64697300 2d646973 ....-no-dis.-dis │ │ │ │ - 0x0004a2f8 2d72656c 61792d6e 616d6500 2d646973 -relay-name.-dis │ │ │ │ - 0x0004a308 2d72656c 61792d70 6f727400 2d646973 -relay-port.-dis │ │ │ │ - 0x0004a318 2d736974 65000000 2d646973 2d617070 -site...-dis-app │ │ │ │ - 0x0004a328 6c000000 2d646973 2d657865 72636973 l...-dis-exercis │ │ │ │ - 0x0004a338 65000000 2d646973 2d616273 6f6c7574 e...-dis-absolut │ │ │ │ - 0x0004a348 652d7469 6d650000 2d646973 00000000 e-time..-dis.... │ │ │ │ - 0x0004a358 41636d20 44495320 61726775 6d656e74 Acm DIS argument │ │ │ │ - 0x0004a368 733a0a20 2d646973 2d72656c 61792d6e s:. -dis-relay-n │ │ │ │ - 0x0004a378 616d6520 3c686f73 743e2028 64656661 ame (defa │ │ │ │ - 0x0004a388 756c743a 20757365 2062726f 61646361 ult: use broadca │ │ │ │ - 0x0004a398 7374696e 67290a20 2d646973 2d72656c sting). -dis-rel │ │ │ │ - 0x0004a3a8 61792d70 6f727420 3c756470 2d706f72 ay-port (default: 300 │ │ │ │ - 0x0004a3c8 30290a20 2d646973 2d657865 72636973 0). -dis-exercis │ │ │ │ - 0x0004a3d8 65203c65 78657263 69736520 6e756d62 e (default %d) │ │ │ │ - 0x0004a3f8 0a202d64 69732d73 69746520 3c736974 . -dis-site (defau │ │ │ │ - 0x0004a418 6c742025 64290a20 2d646973 2d617070 lt %d). -dis-app │ │ │ │ - 0x0004a428 6c203c61 70706c69 63617469 6f6e206e l (default │ │ │ │ - 0x0004a448 2564290a 202d6469 732d6162 736f6c75 %d). -dis-absolu │ │ │ │ - 0x0004a458 74652d74 696d650a 00000000 2d696e69 te-time.....-ini │ │ │ │ - 0x0004a468 74000000 2d617263 61646500 2d646100 t...-arcade.-da. │ │ │ │ - 0x0004a478 2d64726f 6e652d6d 6f646500 444f475f -drone-mode.DOG_ │ │ │ │ - 0x0004a488 46494748 54000000 48554e54 494e4700 FIGHT...HUNTING. │ │ │ │ - 0x0004a498 696e7661 6c696420 61726775 6d656e74 invalid argument │ │ │ │ - 0x0004a4a8 20666f72 202d6472 6f6e652d 6d6f6465 for -drone-mode │ │ │ │ - 0x0004a4b8 206f7074 696f6e2c 206d7573 74206265 option, must be │ │ │ │ - 0x0004a4c8 20444f47 5f464947 4854206f 72204855 DOG_FIGHT or HU │ │ │ │ - 0x0004a4d8 4e54494e 473a2025 73000000 2d646973 NTING: %s...-dis │ │ │ │ - 0x0004a4e8 706c6179 00000000 44495350 4c415900 play....DISPLAY. │ │ │ │ - 0x0004a4f8 2d67656f 6d657472 79000000 2d657965 -geometry...-eye │ │ │ │ - 0x0004a508 5f746f5f 73637265 656e5f63 6d000000 _to_screen_cm... │ │ │ │ - 0x0004a518 2d646f77 6e776172 645f7669 65775f61 -downward_view_a │ │ │ │ - 0x0004a528 6e676c65 5f646567 00000000 2d6a7300 ngle_deg....-js. │ │ │ │ - 0x0004a538 2f646576 2f637561 30000000 2d6e616d /dev/cua0...-nam │ │ │ │ - 0x0004a548 65000000 2d706c61 6e650000 2d667565 e...-plane..-fue │ │ │ │ - 0x0004a558 6c000000 2d706179 6c6f6164 00000000 l...-payload.... │ │ │ │ - 0x0004a568 2d737465 616c7468 00000000 2d656e64 -stealth....-end │ │ │ │ - 0x0004a578 2d67616d 65000000 2d746872 6573686f -game...-thresho │ │ │ │ - 0x0004a588 6c642d72 616e6765 00000000 2d666f72 ld-range....-for │ │ │ │ - 0x0004a598 63650000 2d646570 61727475 72652d74 ce..-departure-t │ │ │ │ - 0x0004a5a8 696d6500 2d6c6174 69747564 65000000 ime.-latitude... │ │ │ │ - 0x0004a5b8 2d6c6f6e 67697475 64650000 2d616c74 -longitude..-alt │ │ │ │ - 0x0004a5c8 69747564 65000000 2d686561 64696e67 itude...-heading │ │ │ │ - 0x0004a5d8 00000000 2d616972 73706565 642d6b74 ....-airspeed-kt │ │ │ │ - 0x0004a5e8 00000000 2d766973 6962696c 69747900 ....-visibility. │ │ │ │ - 0x0004a5f8 2d636c6f 7564732d 72616e67 65000000 -clouds-range... │ │ │ │ - 0x0004a608 2d67726f 756e642d 6d6f6465 00000000 -ground-mode.... │ │ │ │ - 0x0004a618 666c6174 00000000 74696c65 64000000 flat....tiled... │ │ │ │ - 0x0004a628 696e7661 6c696420 2d72656e 6465722d invalid -render- │ │ │ │ - 0x0004a638 67726f75 6e642d6d 6f64653a 206d7573 ground-mode: mus │ │ │ │ - 0x0004a648 74206265 20666c61 74206f72 2074696c t be flat or til │ │ │ │ - 0x0004a658 65642c20 25732067 6976656e 00000000 ed, %s given.... │ │ │ │ - 0x0004a668 2d77696e 64000000 256c662f 256c6600 -wind...%lf/%lf. │ │ │ │ - 0x0004a678 696e7661 6c696420 70617261 6d657465 invalid paramete │ │ │ │ - 0x0004a688 7220666f 72202d77 696e642e 20457870 r for -wind. Exp │ │ │ │ - 0x0004a698 65637465 64204449 52454354 494f4e2f ected DIRECTION/ │ │ │ │ - 0x0004a6a8 56454c4f 43495459 00000000 2d677573 VELOCITY....-gus │ │ │ │ - 0x0004a6b8 74000000 2d6e6f2d 736f756e 64000000 t...-no-sound... │ │ │ │ - 0x0004a6c8 2d667261 6d652d72 61746500 2d747261 -frame-rate.-tra │ │ │ │ - 0x0004a6d8 6e736665 722d656e 74697479 2d6d6f64 nsfer-entity-mod │ │ │ │ - 0x0004a6e8 65000000 2d737562 6a656374 2d656e74 e...-subject-ent │ │ │ │ - 0x0004a6f8 6974792d 69640000 3a2f2e00 696e7661 ity-id..:/..inva │ │ │ │ - 0x0004a708 6c696420 656e7469 74792049 44202225 lid entity ID "% │ │ │ │ - 0x0004a718 73220000 2d6d6f75 73652d6d 6f646500 s"..-mouse-mode. │ │ │ │ - 0x0004a728 66617374 00000000 6e6f726d 616c0000 fast....normal.. │ │ │ │ - 0x0004a738 70726563 69736500 696e7661 6c696420 precise.invalid │ │ │ │ - 0x0004a748 6d6f7573 65206d6f 64652022 2573222c mouse mode "%s", │ │ │ │ - 0x0004a758 206d7573 74206265 20666173 747c6e6f must be fast|no │ │ │ │ - 0x0004a768 726d616c 7c707265 63697365 00000000 rmal|precise.... │ │ │ │ - 0x0004a778 2d687564 2d6d6f64 65000000 756e6b6e -hud-mode...unkn │ │ │ │ - 0x0004a788 6f776e20 636f6d6d 616e6420 6c696e65 own command line │ │ │ │ - 0x0004a798 206f7074 696f6e20 60257327 206f7220 option `%s' or │ │ │ │ - 0x0004a7a8 6d697373 696e6720 6d616e64 61746f72 missing mandator │ │ │ │ - 0x0004a7b8 79207661 6c756520 6f662074 6865206f y value of the o │ │ │ │ - 0x0004a7c8 7074696f 6e000000 416e6f6e 796d6f75 ption...Anonymou │ │ │ │ - 0x0004a7d8 73000000 65786572 63697365 20494420 s...exercise ID │ │ │ │ - 0x0004a7e8 6d757374 20626520 696e205b 302c3235 must be in [0,25 │ │ │ │ - 0x0004a7f8 355d2c20 25642067 6976656e 00000000 5], %d given.... │ │ │ │ - 0x0004a808 73697465 20494420 6d757374 20626520 site ID must be │ │ │ │ - 0x0004a818 696e205b 2d312c36 35353335 5d2c2025 in [-1,65535], % │ │ │ │ - 0x0004a828 64206769 76656e00 6170706c 69636174 d given.applicat │ │ │ │ - 0x0004a838 696f6e20 4944206d 75737420 62652069 ion ID must be i │ │ │ │ - 0x0004a848 6e205b2d 312c3635 3533355d 2c202564 n [-1,65535], %d │ │ │ │ - 0x0004a858 20676976 656e0000 44495320 70726f74 given..DIS prot │ │ │ │ - 0x0004a868 6f636f6c 20696e69 7469616c 697a6174 ocol initializat │ │ │ │ - 0x0004a878 696f6e20 6661696c 65640000 6164662e ion failed..adf. │ │ │ │ - 0x0004a888 63000000 41444600 4d6f6465 00000000 c...ADF.Mode.... │ │ │ │ - 0x0004a898 4b487a00 46525100 2d2d2d2d 00000000 KHz.FRQ.----.... │ │ │ │ - 0x0004a8a8 53544100 4f464600 4c564c00 6e6f2073 STA.OFF.LVL.no s │ │ │ │ - 0x0004a8b8 676e0000 676f6f64 00000000 4d480000 gn..good....MH.. │ │ │ │ - 0x0004a8c8 54480000 25642025 73000000 4c4f434b TH..%d %s...LOCK │ │ │ │ - 0x0004a8d8 45442020 20256400 494e2052 414e4745 ED %d.IN RANGE │ │ │ │ - 0x0004a8e8 20256400 41524d20 20202020 20256400 %d.ARM %d. │ │ │ │ - 0x0004a8f8 41524d20 20202020 202d2d00 4f6f7073 ARM --.Oops │ │ │ │ - 0x0004a908 2e204361 6e277420 66696e64 20616e20 . Can't find an │ │ │ │ - 0x0004a918 41494d2d 3132300a 00000000 6d697373 AIM-120.....miss │ │ │ │ - 0x0004a928 696c6573 2f61696d 392e6f62 76000000 iles/aim9.obv... │ │ │ │ - 0x0004a938 4f6f7073 2e204361 6e277420 66696e64 Oops. Can't find │ │ │ │ - 0x0004a948 20616e20 41494d2d 390a0000 616c6172 an AIM-9...alar │ │ │ │ - 0x0004a958 6d2e6300 6170732e 63000000 61737472 m.c.aps.c...astr │ │ │ │ - 0x0004a968 6f2e6300 30203c3d 20692026 26206920 o.c.0 <= i && i │ │ │ │ - 0x0004a978 3c20494e 54455250 4f4c4154 494f4e5f < INTERPOLATION_ │ │ │ │ - 0x0004a988 5441424c 455f4c45 4e000000 32303137 TABLE_LEN...2017 │ │ │ │ - 0x0004a998 2d30362d 32315430 343a3234 00000000 -06-21T04:24.... │ │ │ │ - 0x0004a9a8 32303137 2d30312d 30345431 343a3138 2017-01-04T14:18 │ │ │ │ - 0x0004a9b8 00000000 6d6f6475 6c65206e 6f742069 ....module not i │ │ │ │ - 0x0004a9c8 6e697469 616c697a 65640000 2e2f626c nitialized.../bl │ │ │ │ - 0x0004a9d8 61636b5f 626f785f 6f757470 75740000 ack_box_output.. │ │ │ │ - 0x0004a9e8 756e6162 6c652074 6f206f70 656e2062 unable to open b │ │ │ │ - 0x0004a9f8 6c61636b 20626f78 20726563 6f726469 lack box recordi │ │ │ │ - 0x0004aa08 6e672066 696c650a 00000000 2e2f626c ng file....../bl │ │ │ │ - 0x0004aa18 61636b5f 626f785f 696e7075 74000000 ack_box_input... │ │ │ │ - 0x0004aa28 756e6162 6c652074 6f206f70 656e2062 unable to open b │ │ │ │ - 0x0004aa38 6c61636b 20626f78 20706c61 79626163 lack box playbac │ │ │ │ - 0x0004aa48 6b206669 6c650a00 496e7661 6c696420 k file..Invalid │ │ │ │ - 0x0004aa58 63726166 74207479 70652070 61737365 craft type passe │ │ │ │ - 0x0004aa68 6420746f 206e6577 426c6163 6b426f78 d to newBlackBox │ │ │ │ - 0x0004aa78 43726166 74282900 74797065 3d256400 Craft().type=%d. │ │ │ │ - 0x0004aa88 626f782e 63000000 4e6f2072 6f6f6d20 box.c...No room │ │ │ │ - 0x0004aa98 696e2070 6c617965 72207461 626c6520 in player table │ │ │ │ - 0x0004aaa8 746f2061 64642061 6e6f7468 65722062 to add another b │ │ │ │ - 0x0004aab8 6c61636b 20626f78 206f626a 6563742e lack box object. │ │ │ │ - 0x0004aac8 0a000000 28464958 4d452900 756e6b6e ....(FIXME).unkn │ │ │ │ - 0x0004aad8 6f776e20 72656374 79706520 696e2062 own rectype in b │ │ │ │ - 0x0004aae8 6c61636b 20626f78 20726563 6f726469 lack box recordi │ │ │ │ - 0x0004aaf8 6e673a20 25640a00 6578706c 6f646564 ng: %d..exploded │ │ │ │ - 0x0004ab08 206f6e20 74686520 67726f75 6e640000 on the ground.. │ │ │ │ - 0x0004ab18 4d61726b 20383220 626f6d62 00000000 Mark 82 bomb.... │ │ │ │ - 0x0004ab28 4d4b3832 00000000 4f6f7073 2e204361 MK82....Oops. Ca │ │ │ │ - 0x0004ab38 6e277420 66696e64 20616e20 4d4b3832 n't find an MK82 │ │ │ │ - 0x0004ab48 0a000000 6d697373 696c6573 2f736131 ....missiles/sa1 │ │ │ │ - 0x0004ab58 302e6f62 76000000 203d2000 25660000 0.obv... = .%f.. │ │ │ │ - 0x0004ab68 0d0a0000 20090000 68656c70 00000000 .... ...help.... │ │ │ │ - 0x0004ab78 43757272 656e746c 79206176 61696c61 Currently availa │ │ │ │ - 0x0004ab88 626c6563 6f6d6d61 6e64730d 0a202020 blecommands.. │ │ │ │ - 0x0004ab98 68656c70 0d0a2020 20637265 6174650d help.. create. │ │ │ │ - 0x0004aba8 0a000000 4b540000 56733000 56733100 ....KT..Vs0.Vs1. │ │ │ │ - 0x0004abb8 56666500 566e6f00 566e6500 44454700 Vfe.Vno.Vne.DEG. │ │ │ │ - 0x0004abc8 416c7068 61205374 616c6c00 6c620000 Alpha Stall.lb.. │ │ │ │ - 0x0004abd8 4d544f57 00000000 546f7461 6c204d61 MTOW....Total Ma │ │ │ │ - 0x0004abe8 73730000 63726561 74650000 73657400 ss..create..set. │ │ │ │ - 0x0004abf8 4552524f 523a2065 78706563 74656420 ERROR: expected │ │ │ │ - 0x0004ac08 60736574 20564152 2056414c 5545270d `set VAR VALUE'. │ │ │ │ - 0x0004ac18 0a000000 78566965 77000000 79566965 ....xView...yVie │ │ │ │ - 0x0004ac28 77000000 4552524f 523a2075 6e6b6e6f w...ERROR: unkno │ │ │ │ - 0x0004ac38 77207661 72696162 6c650d0a 00000000 w variable...... │ │ │ │ - 0x0004ac48 4552524f 523a2075 6e6b6e6f 776e2063 ERROR: unknown c │ │ │ │ - 0x0004ac58 6f6d6d61 6e642e20 54797065 20606865 ommand. Type `he │ │ │ │ - 0x0004ac68 6c702720 666f7220 68656c70 2e0d0a00 lp' for help.... │ │ │ │ - 0x0004ac78 5761726e 696e673a 206d756e 6974696f Warning: munitio │ │ │ │ - 0x0004ac88 6e20656e 74697479 206c6f6f 6b757020 n entity lookup │ │ │ │ - 0x0004ac98 6661696c 65640000 6469735f 69662e63 failed..dis_if.c │ │ │ │ - 0x0004aca8 00000000 696e7661 6c696420 72616461 ....invalid rada │ │ │ │ - 0x0004acb8 72206d6f 64653a20 25640000 652d3e69 r mode: %d..e->i │ │ │ │ - 0x0004acc8 734c6f63 616c0000 44495320 6d6f6475 sLocal..DIS modu │ │ │ │ - 0x0004acd8 6c652061 6c726561 64792069 6e697469 le already initi │ │ │ │ - 0x0004ace8 616c697a 65640000 64657374 726f7965 alized..destroye │ │ │ │ - 0x0004acf8 64206f72 20646561 63746976 61746564 d or deactivated │ │ │ │ - 0x0004ad08 00000000 556e7265 636f676e 697a6564 ....Unrecognized │ │ │ │ - 0x0004ad18 20726573 706f6e73 6520666c 61672069 response flag i │ │ │ │ - 0x0004ad28 6e204163 6b6e6f77 6c656467 65204449 n Acknowledge DI │ │ │ │ - 0x0004ad38 53205044 553a2025 640a0000 4649584d S PDU: %d...FIXM │ │ │ │ - 0x0004ad48 453a206d 65737361 67652072 65636569 E: message recei │ │ │ │ - 0x0004ad58 7665643a 20222573 220a0000 49676e6f ved: "%s"...Igno │ │ │ │ - 0x0004ad68 72696e67 20756e65 78706563 7465642f ring unexpected/ │ │ │ │ - 0x0004ad78 756e7375 70706f72 74656420 44495320 unsupported DIS │ │ │ │ - 0x0004ad88 50445520 74797065 2025640a 00000000 PDU type %d..... │ │ │ │ - 0x0004ad98 7374616c 65202d2d 206e6f20 7061636b stale -- no pack │ │ │ │ - 0x0004ada8 65747320 72656365 69766564 2073696e ets received sin │ │ │ │ - 0x0004adb8 63652025 2e306620 73000000 2120652d ce %.0f s...! e- │ │ │ │ - 0x0004adc8 3e69734c 6f63616c 00000000 656e7469 >isLocal....enti │ │ │ │ - 0x0004add8 7479206e 6f742074 7261636b 65642061 ty not tracked a │ │ │ │ - 0x0004ade8 6e796d6f 72650000 64726177 2e630000 nymore..draw.c.. │ │ │ │ - 0x0004adf8 6d697373 696f6e20 636f6d70 6c657465 mission complete │ │ │ │ - 0x0004ae08 642c2073 656c6620 64657374 726f7900 d, self destroy. │ │ │ │ - 0x0004ae18 64642d3e 63757244 726f6e65 4d6f6465 dd->curDroneMode │ │ │ │ - 0x0004ae28 3d256400 64726f6e 652e6300 462d3136 =%d.drone.c.F-16 │ │ │ │ - 0x0004ae38 00000000 4d69472d 32390000 646f6720 ....MiG-29..dog │ │ │ │ - 0x0004ae48 66696768 74000000 68756e74 696e6700 fight...hunting. │ │ │ │ - 0x0004ae58 25732064 726f6e65 2067656e 65726174 %s drone generat │ │ │ │ - 0x0004ae68 65642066 6f722025 73207072 61637469 ed for %s practi │ │ │ │ - 0x0004ae78 6365205b 25645d00 4d656d6f 72792065 ce [%d].Memory e │ │ │ │ - 0x0004ae88 78686175 73746564 202d2d20 63616e27 xhausted -- can' │ │ │ │ - 0x0004ae98 74206372 65617465 206e6577 2064726f t create new dro │ │ │ │ - 0x0004aea8 6e650000 44726f6e 65256400 666c616d ne..Drone%d.flam │ │ │ │ - 0x0004aeb8 65732061 6e642073 6d6f6b65 2076616e es and smoke van │ │ │ │ - 0x0004aec8 69736865 64000000 6f72616e 67650000 ished...orange.. │ │ │ │ - 0x0004aed8 65666665 6374732e 63000000 6578706c effects.c...expl │ │ │ │ - 0x0004aee8 6f73696f 6e000000 4578706c 6f73696f osion...Explosio │ │ │ │ - 0x0004aef8 6e000000 73656e64 696e6720 6d657373 n...sending mess │ │ │ │ - 0x0004af08 61676520 746f2061 6c6c2074 68652070 age to all the p │ │ │ │ - 0x0004af18 61727469 63697061 6e747320 7468726f articipants thro │ │ │ │ - 0x0004af28 75676820 44495300 46726f6e 74207669 ugh DIS.Front vi │ │ │ │ - 0x0004af38 65770000 52696768 74207669 65770000 ew..Right view.. │ │ │ │ - 0x0004af48 4c656674 20766965 77000000 52656172 Left view...Rear │ │ │ │ - 0x0004af58 20766965 77000000 55702076 69657700 view...Up view. │ │ │ │ - 0x0004af68 446f776e 20766965 77000000 536f7272 Down view...Sorr │ │ │ │ - 0x0004af78 792c206e 6f206f62 6a656374 206d6f64 y, no object mod │ │ │ │ - 0x0004af88 656c2061 7661696c 61626c65 20666f72 el available for │ │ │ │ - 0x0004af98 20746869 7320706c 616e652e 00000000 this plane..... │ │ │ │ - 0x0004afa8 43686173 65207669 65770000 632d3e72 Chase view..c->r │ │ │ │ - 0x0004afb8 61646172 4d6f6465 3d256400 6576656e adarMode=%d.even │ │ │ │ - 0x0004afc8 74732e63 00000000 546f2065 78697420 ts.c....To exit │ │ │ │ - 0x0004afd8 74686520 70726f67 72616d2c 20707265 the program, pre │ │ │ │ - 0x0004afe8 73732053 48494654 2d512074 776f2074 ss SHIFT-Q two t │ │ │ │ - 0x0004aff8 696d6573 00000000 50726573 73205348 imes....Press SH │ │ │ │ - 0x0004b008 4946542d 51206167 61696e20 77697468 IFT-Q again with │ │ │ │ - 0x0004b018 696e2032 20736563 2e20746f 20657869 in 2 sec. to exi │ │ │ │ - 0x0004b028 74207468 65207072 6f677261 6d000000 t the program... │ │ │ │ - 0x0004b038 78776420 2d6e616d 65206163 6d202d6f xwd -name acm -o │ │ │ │ - 0x0004b048 7574202f 746d702f 61636d2d 64756d70 ut /tmp/acm-dump │ │ │ │ - 0x0004b058 2d606461 7465202b 25736000 53637265 -`date +%s`.Scre │ │ │ │ - 0x0004b068 656e2064 756d7065 6420696e 2066696c en dumped in fil │ │ │ │ - 0x0004b078 65202f74 6d702f61 636d2d64 756d702d e /tmp/acm-dump- │ │ │ │ - 0x0004b088 2a000000 536f756e 64732065 6e61626c *...Sounds enabl │ │ │ │ - 0x0004b098 65642e00 536f756e 6473206d 75746564 ed..Sounds muted │ │ │ │ - 0x0004b0a8 2e000000 496e7661 6c696420 6b65792e ....Invalid key. │ │ │ │ - 0x0004b0b8 00000000 6d697373 696e6720 67656172 ....missing gear │ │ │ │ - 0x0004b0c8 20646174 61207374 72756374 75726520 data structure │ │ │ │ - 0x0004b0d8 666f7220 25730000 67656172 2e630000 for %s..gear.c.. │ │ │ │ - 0x0004b0e8 5741524e 494e473a 20756e62 616c616e WARNING: unbalan │ │ │ │ - 0x0004b0f8 63656420 67656172 20706172 616d6574 ced gear paramet │ │ │ │ - 0x0004b108 6572732c 2063616e 27742066 696e6420 ers, can't find │ │ │ │ - 0x0004b118 6120676f 6f642072 65737420 706f7369 a good rest posi │ │ │ │ - 0x0004b128 74696f6e 2e000000 73756e6b 656e2075 tion....sunken u │ │ │ │ - 0x0004b138 6e646572 20746865 20746572 7261696e nder the terrain │ │ │ │ - 0x0004b148 2e2e2e00 726f7461 74696f6e 2061626f ....rotation abo │ │ │ │ - 0x0004b158 76652032 30204445 472c2064 72616767 ve 20 DEG, dragg │ │ │ │ - 0x0004b168 696e6720 7461696c 20746f20 74686520 ing tail to the │ │ │ │ - 0x0004b178 72756e77 61790000 6e6f7365 20676561 runway..nose gea │ │ │ │ - 0x0004b188 7220736d 61736800 72696768 74206765 r smash.right ge │ │ │ │ - 0x0004b198 61722073 6d617368 00000000 6c656674 ar smash....left │ │ │ │ - 0x0004b1a8 20676561 7220736d 61736800 72696768 gear smash.righ │ │ │ │ - 0x0004b1b8 74206765 61722063 6f6c6c61 70736564 t gear collapsed │ │ │ │ - 0x0004b1c8 20756e64 65722074 6f6f2068 69676820 under too high │ │ │ │ - 0x0004b1d8 76657274 6963616c 206c6f61 64000000 vertical load... │ │ │ │ - 0x0004b1e8 6e6f7365 20676561 72206272 6f6b656e nose gear broken │ │ │ │ - 0x0004b1f8 20756e64 65722074 6f6f2068 69676820 under too high │ │ │ │ - 0x0004b208 6c617465 72616c20 666f7263 65000000 lateral force... │ │ │ │ - 0x0004b218 6e6f7365 20676561 7220636f 6c6c6170 nose gear collap │ │ │ │ - 0x0004b228 73656420 756e6465 7220746f 6f206869 sed under too hi │ │ │ │ - 0x0004b238 67682076 65727469 63616c20 6c6f6164 gh vertical load │ │ │ │ - 0x0004b248 00000000 72696768 74206765 61722062 ....right gear b │ │ │ │ - 0x0004b258 726f6b65 6e20756e 64657220 746f6f20 roken under too │ │ │ │ - 0x0004b268 68696768 206c6174 6572616c 20666f72 high lateral for │ │ │ │ - 0x0004b278 63650000 6c656674 20676561 7220636f ce..left gear co │ │ │ │ - 0x0004b288 6c6c6170 73656420 756e6465 7220746f llapsed under to │ │ │ │ - 0x0004b298 6f206869 67682076 65727469 63616c20 o high vertical │ │ │ │ - 0x0004b2a8 6c6f6164 00000000 6c656674 20676561 load....left gea │ │ │ │ - 0x0004b2b8 72206272 6f6b656e 20756e64 65722074 r broken under t │ │ │ │ - 0x0004b2c8 6f6f2068 69676820 6c617465 72616c20 oo high lateral │ │ │ │ - 0x0004b2d8 666f7263 65000000 5741524e 494e473a force...WARNING: │ │ │ │ - 0x0004b2e8 206e6f73 65207768 65656c20 69732073 nose wheel is s │ │ │ │ - 0x0004b2f8 6b696464 696e6700 5741524e 494e473a kidding.WARNING: │ │ │ │ - 0x0004b308 20726967 68742077 6865656c 20697320 right wheel is │ │ │ │ - 0x0004b318 736b6964 64696e67 00000000 5741524e skidding....WARN │ │ │ │ - 0x0004b328 494e473a 206c6566 74207768 65656c20 ING: left wheel │ │ │ │ - 0x0004b338 69732073 6b696464 696e6700 6873692e is skidding.hsi. │ │ │ │ - 0x0004b348 63000000 524e4156 25640000 4e415625 c...RNAV%d..NAV% │ │ │ │ - 0x0004b358 64000000 25642e25 30326400 4d487a00 d...%d.%02d.MHz. │ │ │ │ - 0x0004b368 25302e31 66000000 2d2d2d2e 2d000000 %0.1f...---.-... │ │ │ │ - 0x0004b378 4e4d0000 25336400 25642e25 64000000 NM..%3d.%d.%d... │ │ │ │ - 0x0004b388 52414400 44535400 4f425300 25303364 RAD.DST.OBS.%03d │ │ │ │ - 0x0004b398 00000000 25303464 2d253032 642d2530 ....%04d-%02d-%0 │ │ │ │ - 0x0004b3a8 32645425 3032643a 25303264 00000000 2dT%02d:%02d.... │ │ │ │ - 0x0004b3b8 473a2025 2b2e3266 20252b2e 32662025 G: %+.2f %+.2f % │ │ │ │ - 0x0004b3c8 2b2e3266 00000000 41696c2f 456c6576 +.2f....Ail/Elev │ │ │ │ - 0x0004b3d8 2f526472 3a20252b 2e336620 252b2e33 /Rdr: %+.3f %+.3 │ │ │ │ - 0x0004b3e8 6620252b 2e336600 45756c65 723a2025 f %+.3f.Euler: % │ │ │ │ - 0x0004b3f8 2b2e3166 20252b2e 31662025 2b2e3166 +.1f %+.1f %+.1f │ │ │ │ - 0x0004b408 00000000 45756c65 72207261 7465733a ....Euler rates: │ │ │ │ - 0x0004b418 20252b2e 32662025 2b2e3266 20252b2e %+.2f %+.2f %+. │ │ │ │ - 0x0004b428 32660000 4f6d6567 613a2025 2b2e3266 2f..Omega: %+.2f │ │ │ │ - 0x0004b438 20252b2e 32662025 2b2e3266 00000000 %+.2f %+.2f.... │ │ │ │ - 0x0004b448 20202000 2564206d 00000000 56415220 .%d m....VAR │ │ │ │ - 0x0004b458 252e3166 25630000 54203d20 252e3066 %.1f%c..T = %.0f │ │ │ │ - 0x0004b468 20430000 50203d20 252e3066 20685061 C..P = %.0f hPa │ │ │ │ - 0x0004b478 00000000 72686f20 3d20252e 3366204b ....rho = %.3f K │ │ │ │ - 0x0004b488 672f6d5e 33000000 63203d20 252e3066 g/m^3...c = %.0f │ │ │ │ - 0x0004b498 206d2f73 00000000 6875642e 63000000 m/s....hud.c... │ │ │ │ - 0x0004b4a8 5354414c 4c000000 613d302e 30000000 STALL...a=0.0... │ │ │ │ - 0x0004b4b8 613d252e 31660000 25342e31 66670000 a=%.1f..%4.1fg.. │ │ │ │ - 0x0004b4c8 56532f41 4c540000 4c616e64 00000000 VS/ALT..Land.... │ │ │ │ - 0x0004b4d8 4e415600 54485200 5475726e 00000000 NAV.THR.Turn.... │ │ │ │ - 0x0004b4e8 436f6f72 64000000 252b3664 30000000 Coord...%+6d0... │ │ │ │ - 0x0004b4f8 41542533 64204941 53000000 20202025 AT%3d IAS... % │ │ │ │ - 0x0004b508 342e3266 00000000 6f000000 25643a25 4.2f....o...%d:% │ │ │ │ - 0x0004b518 3032643a 25303264 00000000 25643a25 02d:%02d....%d:% │ │ │ │ - 0x0004b528 30326400 25732f25 73000000 61636d3a 02d.%s/%s...acm: │ │ │ │ - 0x0004b538 2066696c 65206025 7327206e 6f742066 file `%s' not f │ │ │ │ - 0x0004b548 6f756e64 2e204174 74656d70 7473206d ound. Attempts m │ │ │ │ - 0x0004b558 6164653a 0a000000 20202020 25730a00 ade:.... %s.. │ │ │ │ - 0x0004b568 20202020 25732f25 730a0000 52656c61 %s/%s...Rela │ │ │ │ - 0x0004b578 74697665 20706174 68732061 72652072 tive paths are r │ │ │ │ - 0x0004b588 65736f6c 76656420 61676169 6e737420 esolved against │ │ │ │ - 0x0004b598 74686520 63757272 656e7420 776f726b the current work │ │ │ │ - 0x0004b5a8 696e6720 64697265 63746f72 793a0a00 ing directory:.. │ │ │ │ - 0x0004b5b8 48696e74 3a207573 65207468 65206f70 Hint: use the op │ │ │ │ - 0x0004b5c8 74696f6e 202d6f62 6a656374 73207061 tion -objects pa │ │ │ │ - 0x0004b5d8 7468313a 70617468 323a2e2e 2e0a0000 th1:path2:...... │ │ │ │ - 0x0004b5e8 2e3a6f62 6a656374 733a2e2e 2f6f626a .:objects:../obj │ │ │ │ - 0x0004b5f8 65637473 3a2e2e2f 2e2e2f6f 626a6563 ects:../../objec │ │ │ │ - 0x0004b608 74733a2f 7573722f 73686172 652f6761 ts:/usr/share/ga │ │ │ │ - 0x0004b618 6d65732f 61636d2f 6f626a65 63747300 mes/acm/objects. │ │ │ │ - 0x0004b628 3a000000 696e6974 2e630000 696e7661 :...init.c..inva │ │ │ │ - 0x0004b638 6c696420 64657061 72747572 65206461 lid departure da │ │ │ │ - 0x0004b648 74652061 6e642074 696d6520 27257327 te and time '%s' │ │ │ │ - 0x0004b658 2e0a4368 65636b20 666f726d 61742061 ..Check format a │ │ │ │ - 0x0004b668 6e642072 616e6765 206f6620 65616368 nd range of each │ │ │ │ - 0x0004b678 20666965 6c642c20 6578616d 706c6573 field, examples │ │ │ │ - 0x0004b688 3a0a0a20 20203230 31372d31 30202020 :.. 2017-10 │ │ │ │ - 0x0004b698 20202020 20202020 20202832 3031372d (2017- │ │ │ │ - 0x0004b6a8 31302d30 31543030 3a30303a 30302061 10-01T00:00:00 a │ │ │ │ - 0x0004b6b8 7373756d 6564290a 20202032 3031372d ssumed). 2017- │ │ │ │ - 0x0004b6c8 31302d32 30202020 20202020 20202028 10-20 ( │ │ │ │ - 0x0004b6d8 30303a30 303a3030 20617373 756d6564 00:00:00 assumed │ │ │ │ - 0x0004b6e8 2074696d 65290a20 20203230 31372d31 time). 2017-1 │ │ │ │ - 0x0004b6f8 302d3230 5431323a 33342020 20202830 0-20T12:34 (0 │ │ │ │ - 0x0004b708 30207365 636f6e64 73206173 73756d65 0 seconds assume │ │ │ │ - 0x0004b718 64290a20 20203230 31372d31 302d3230 d). 2017-10-20 │ │ │ │ - 0x0004b728 5431323a 33343a35 360a0a41 6c6c6f77 T12:34:56..Allow │ │ │ │ - 0x0004b738 65642079 65617220 72616e67 65206973 ed year range is │ │ │ │ - 0x0004b748 205b3135 38332c39 3939395d 2e000000 [1583,9999].... │ │ │ │ - 0x0004b758 574d4d2e 434f4600 23303065 65303000 WMM.COF.#00ee00. │ │ │ │ - 0x0004b768 23656530 00000000 23663434 00000000 #ee0....#f44.... │ │ │ │ - 0x0004b778 23306330 00000000 23313131 00000000 #0c0....#111.... │ │ │ │ - 0x0004b788 7a6f6e65 732e7478 74000000 70726f67 zones.txt...prog │ │ │ │ - 0x0004b798 72616d20 7465726d 696e6174 65640000 ram terminated.. │ │ │ │ - 0x0004b7a8 73696d75 6c617469 6f6e2065 6e646564 simulation ended │ │ │ │ - 0x0004b7b8 00000000 252e3266 00000000 696e4867 ....%.2f....inHg │ │ │ │ - 0x0004b7c8 20202068 50610000 25322e32 66202530 hPa..%2.2f %0 │ │ │ │ - 0x0004b7d8 34640000 46454554 00000000 252e3066 4d..FEET....%.0f │ │ │ │ - 0x0004b7e8 00000000 46504d00 78313030 00000000 ....FPM.x100.... │ │ │ │ - 0x0004b7f8 4e617600 54687200 23303030 30303000 Nav.Thr.#000000. │ │ │ │ - 0x0004b808 23666666 66666600 23303038 33636200 #ffffff.#0083cb. │ │ │ │ - 0x0004b818 23366335 37333500 23303037 34623300 #6c5735.#0074b3. │ │ │ │ - 0x0004b828 23356634 63326600 696e7374 72756d65 #5f4c2f.instrume │ │ │ │ - 0x0004b838 6e74732e 63000000 696e7465 72706f6c nts.c...interpol │ │ │ │ - 0x0004b848 6174652e 63000000 696e7465 72706f6c ate.c...interpol │ │ │ │ - 0x0004b858 61746528 2e2e2e2c 20256729 3a207661 ate(..., %g): va │ │ │ │ - 0x0004b868 6c756520 6f757420 6f662074 68652072 lue out of the r │ │ │ │ - 0x0004b878 616e6765 205b2567 2c25675d 0a000000 ange [%g,%g].... │ │ │ │ - 0x0004b888 693d2564 00000000 696e7665 6e746f72 i=%d....inventor │ │ │ │ - 0x0004b898 792e6300 25733a25 293a2025 73000000 y.c.%s:%): %s... │ │ │ │ - 0x0004b8a8 25733a25 643a2069 6e76616c 69642073 %s:%d: invalid s │ │ │ │ - 0x0004b8b8 796e7461 7820666f 72206e75 6d626572 yntax for number │ │ │ │ - 0x0004b8c8 3a202573 00000000 25733a25 643a2066 : %s....%s:%d: f │ │ │ │ - 0x0004b8d8 6c6f6174 696e6720 706f696e 74206e75 loating point nu │ │ │ │ - 0x0004b8e8 6d626572 206f7574 206f6620 74686520 mber out of the │ │ │ │ - 0x0004b8f8 72616e67 653a2025 73000000 25733a20 range: %s...%s: │ │ │ │ - 0x0004b908 6661696c 6564206f 70656e69 6e672069 failed opening i │ │ │ │ - 0x0004b918 6e76656e 746f7279 2066696c 65000000 nventory file... │ │ │ │ - 0x0004b928 22252e39 39732220 6973206e 6f742061 "%.99s" is not a │ │ │ │ - 0x0004b938 2076616c 69642061 69726372 61667420 valid aircraft │ │ │ │ - 0x0004b948 74797065 00000000 4e6f456e 67696e65 type....NoEngine │ │ │ │ - 0x0004b958 00000000 47656e65 72696350 6973746f ....GenericPisto │ │ │ │ - 0x0004b968 6e456e67 696e6500 47656e65 7269634a nEngine.GenericJ │ │ │ │ - 0x0004b978 6574456e 67696e65 00000000 47656e65 etEngine....Gene │ │ │ │ - 0x0004b988 72696352 6f636b65 74456e67 696e6500 ricRocketEngine. │ │ │ │ - 0x0004b998 756e6b6e 6f776e20 656e6769 6e652074 unknown engine t │ │ │ │ - 0x0004b9a8 7970653a 2022252e 39397322 00000000 ype: "%.99s".... │ │ │ │ - 0x0004b9b8 756e6578 70656374 65642074 6f6b656e unexpected token │ │ │ │ - 0x0004b9c8 3a202225 2e393973 22000000 746f6f20 : "%.99s"...too │ │ │ │ - 0x0004b9d8 6d616e79 20746162 6c652065 6e747269 many table entri │ │ │ │ - 0x0004b9e8 65730000 756e6b6e 6f776e20 77656170 es..unknown weap │ │ │ │ - 0x0004b9f8 6f6e2060 25732700 696e7661 6c696420 on `%s'.invalid │ │ │ │ - 0x0004ba08 73796e74 61782066 6f722025 73207061 syntax for %s pa │ │ │ │ - 0x0004ba18 72616d65 74657200 22252e39 39732220 rameter."%.99s" │ │ │ │ - 0x0004ba28 77617320 666f756e 64207768 65726520 was found where │ │ │ │ - 0x0004ba38 616e6f74 68657220 746f6b65 6e207761 another token wa │ │ │ │ - 0x0004ba48 73206578 70656374 65640000 25733a20 s expected..%s: │ │ │ │ - 0x0004ba58 66696c65 20257320 6e6f7420 666f756e file %s not foun │ │ │ │ - 0x0004ba68 64000000 25733a25 643a2065 78706563 d...%s:%d: expec │ │ │ │ - 0x0004ba78 74656420 646f7562 6c652d71 756f7465 ted double-quote │ │ │ │ - 0x0004ba88 64207374 72696e67 20616674 65722027 d string after ' │ │ │ │ - 0x0004ba98 696e636c 75646527 00000000 25733a25 include'....%s:% │ │ │ │ - 0x0004baa8 643a2066 61696c65 6420696e 636c7564 d: failed includ │ │ │ │ - 0x0004bab8 696e6720 27257327 00000000 25733a25 ing '%s'....%s:% │ │ │ │ - 0x0004bac8 643a2065 78706563 74656420 65697468 d: expected eith │ │ │ │ - 0x0004bad8 65722027 696e636c 75646527 206f7220 er 'include' or │ │ │ │ - 0x0004bae8 27616972 63726166 74270000 2e647866 'aircraft'...dxf │ │ │ │ - 0x0004baf8 00000000 2e445846 00000000 6661696c .....DXF....fail │ │ │ │ - 0x0004bb08 65642074 6f207265 6164206f 626a6563 ed to read objec │ │ │ │ - 0x0004bb18 74206672 6f6d2066 696c653a 20257300 t from file: %s. │ │ │ │ - 0x0004bb28 61697263 72616674 2e747874 00000000 aircraft.txt.... │ │ │ │ - 0x0004bb38 46617461 6c206572 726f7220 636f6d70 Fatal error comp │ │ │ │ - 0x0004bb48 696c696e 67206169 72637261 66742069 iling aircraft i │ │ │ │ - 0x0004bb58 6e76656e 746f7279 00000000 756e6162 nventory....unab │ │ │ │ - 0x0004bb68 6c652074 6f206f70 656e2065 6e746974 le to open entit │ │ │ │ - 0x0004bb78 79206d61 70206669 6c650a00 46617461 y map file..Fata │ │ │ │ - 0x0004bb88 6c206572 726f7220 72656164 696e6720 l error reading │ │ │ │ - 0x0004bb98 6f626a65 63742d6d 61702e74 78740000 object-map.txt.. │ │ │ │ - 0x0004bba8 46617461 6c206572 726f7220 72656164 Fatal error read │ │ │ │ - 0x0004bbb8 696e6720 6d756e69 74696f6e 2d6d6170 ing munition-map │ │ │ │ - 0x0004bbc8 2e747874 00000000 44657363 72697074 .txt....Descript │ │ │ │ - 0x0004bbd8 696f6e00 4f626a65 63740000 496e7465 ion.Object..Inte │ │ │ │ - 0x0004bbe8 726e616c 4d6f6465 6c000000 41737065 rnalModel...Aspe │ │ │ │ - 0x0004bbf8 63745261 74696f00 42657461 5374616c ctRatio.BetaStal │ │ │ │ - 0x0004bc08 6c000000 434c6966 74000000 43446200 l...CLift...CDb. │ │ │ │ - 0x0004bc18 436e4265 74610000 436c4265 74610000 CnBeta..ClBeta.. │ │ │ │ - 0x0004bc28 4344424f 72696769 6e000000 43444246 CDBOrigin...CDBF │ │ │ │ - 0x0004bc38 6163746f 72000000 43444250 68617365 actor...CDBPhase │ │ │ │ - 0x0004bc48 00000000 43594265 74610000 436c6461 ....CYBeta..Clda │ │ │ │ - 0x0004bc58 00000000 436c6472 00000000 436c7000 ....Cldr....Clp. │ │ │ │ - 0x0004bc68 436d7100 436e7200 4d617841 696c6572 Cmq.Cnr.MaxAiler │ │ │ │ - 0x0004bc78 6f6e0000 4d617852 75646465 72000000 on..MaxRudder... │ │ │ │ - 0x0004bc88 45666645 6c657661 746f7200 45666652 EffElevator.EffR │ │ │ │ - 0x0004bc98 75646465 72000000 49787800 49797900 udder...Ixx.Iyy. │ │ │ │ - 0x0004bca8 497a7a00 436d416c 70686100 4d617846 Izz.CmAlpha.MaxF │ │ │ │ - 0x0004bcb8 6c617000 43466c61 70000000 43466c61 lap.CFlap...CFla │ │ │ │ - 0x0004bcc8 70447261 67000000 466c6170 52617465 pDrag...FlapRate │ │ │ │ - 0x0004bcd8 00000000 43476561 72447261 67000000 ....CGearDrag... │ │ │ │ - 0x0004bce8 47656172 52617465 00000000 4d617853 GearRate....MaxS │ │ │ │ - 0x0004bcf8 70656564 4272616b 65000000 43537065 peedBrake...CSpe │ │ │ │ - 0x0004bd08 65644272 616b6500 53706565 64427261 edBrake.SpeedBra │ │ │ │ - 0x0004bd18 6b655261 74650000 53706565 64427261 keRate..SpeedBra │ │ │ │ - 0x0004bd28 6b65496e 63720000 57696e67 41726561 keIncr..WingArea │ │ │ │ - 0x0004bd38 00000000 57696e67 48616c66 5370616e ....WingHalfSpan │ │ │ │ - 0x0004bd48 00000000 57696e67 48656967 68740000 ....WingHeight.. │ │ │ │ - 0x0004bd58 43686f72 64000000 456d7074 79576569 Chord...EmptyWei │ │ │ │ - 0x0004bd68 67687400 4d61784c 6f61645a 506f7369 ght.MaxLoadZPosi │ │ │ │ - 0x0004bd78 74697665 00000000 4d61784c 6f61645a tive....MaxLoadZ │ │ │ │ - 0x0004bd88 4e656761 74697665 00000000 4d617846 Negative....MaxF │ │ │ │ - 0x0004bd98 75656c00 4d617854 68727573 74000000 uel.MaxThrust... │ │ │ │ - 0x0004bda8 4d617841 42546872 75737400 54687275 MaxABThrust.Thru │ │ │ │ - 0x0004bdb8 73740000 41425468 72757374 00000000 st..ABThrust.... │ │ │ │ - 0x0004bdc8 48617354 68727573 74526576 65727365 HasThrustReverse │ │ │ │ - 0x0004bdd8 72000000 456e6769 6e654c61 67000000 r...EngineLag... │ │ │ │ - 0x0004bde8 53704675 656c436f 6e73756d 70000000 SpFuelConsump... │ │ │ │ - 0x0004bdf8 53704142 4675656c 436f6e73 756d7000 SpABFuelConsump. │ │ │ │ - 0x0004be08 56696577 506f696e 74000000 4d755374 ViewPoint...MuSt │ │ │ │ - 0x0004be18 61746963 00000000 4d754b69 6e657469 atic....MuKineti │ │ │ │ - 0x0004be28 63000000 4d754253 74617469 63000000 c...MuBStatic... │ │ │ │ - 0x0004be38 4d75424b 696e6574 69630000 4d61784e MuBKinetic..MaxN │ │ │ │ - 0x0004be48 57446566 00000000 526d0000 526e0000 WDef....Rm..Rn.. │ │ │ │ - 0x0004be58 446d0000 446e0000 4b6d0000 4b6e0000 Dm..Dn..Km..Kn.. │ │ │ │ - 0x0004be68 476d0000 476e0000 436d4d61 78000000 Gm..Gn..CmMax... │ │ │ │ - 0x0004be78 436e4d61 78000000 5461696c 45787465 CnMax...TailExte │ │ │ │ - 0x0004be88 6e740000 53747275 63747572 65506f69 nt..StructurePoi │ │ │ │ - 0x0004be98 6e747300 52616461 724f7574 70757400 nts.RadarOutput. │ │ │ │ - 0x0004bea8 52616461 72545261 6e676500 52616461 RadarTRange.Rada │ │ │ │ - 0x0004beb8 72445261 6e676500 54455753 54687265 rDRange.TEWSThre │ │ │ │ - 0x0004bec8 73686f6c 64000000 48617264 506f696e shold...HardPoin │ │ │ │ - 0x0004bed8 74310000 48617264 506f696e 74320000 t1..HardPoint2.. │ │ │ │ - 0x0004bee8 48617264 506f696e 74330000 48617264 HardPoint3..Hard │ │ │ │ - 0x0004bef8 506f696e 74340000 48617264 506f696e Point4..HardPoin │ │ │ │ - 0x0004bf08 74350000 48617264 506f696e 74360000 t5..HardPoint6.. │ │ │ │ - 0x0004bf18 48617264 506f696e 74370000 48617264 HardPoint7..Hard │ │ │ │ - 0x0004bf28 506f696e 74380000 48617264 506f696e Point8..HardPoin │ │ │ │ - 0x0004bf38 74300000 57656170 6f6e436f 756e7400 t0..WeaponCount. │ │ │ │ - 0x0004bf48 57656170 6f6e5374 6174696f 6e000000 WeaponStation... │ │ │ │ - 0x0004bf58 696e636c 75646500 75736500 61697263 include.use.airc │ │ │ │ - 0x0004bf68 72616674 00000000 64657363 72697074 raft....descript │ │ │ │ - 0x0004bf78 696f6e00 456e6769 6e655479 70650000 ion.EngineType.. │ │ │ │ - 0x0004bf88 68617264 706f696e 74000000 6b696e65 hardpoint...kine │ │ │ │ - 0x0004bf98 74696300 6578706c 6f736976 65000000 tic.explosive... │ │ │ │ - 0x0004bfa8 626c6173 74000000 44495345 6e746974 blast...DISEntit │ │ │ │ - 0x0004bfb8 79547970 65000000 44495341 6c74456e yType...DISAltEn │ │ │ │ - 0x0004bfc8 74697479 54797065 00000000 6a6f7973 tityType....joys │ │ │ │ - 0x0004bfd8 7469636b 20706f72 74206f70 656e2066 tick port open f │ │ │ │ - 0x0004bfe8 61696c65 64000000 465f4745 54464c20 ailed...F_GETFL │ │ │ │ - 0x0004bff8 6661696c 65640000 465f5345 54464c20 failed..F_SETFL │ │ │ │ - 0x0004c008 6661696c 65640000 696f6374 6c206661 failed..ioctl fa │ │ │ │ - 0x0004c018 696c6564 00000000 74636765 74617474 iled....tcgetatt │ │ │ │ - 0x0004c028 72206661 696c6564 00000000 74637365 r failed....tcse │ │ │ │ - 0x0004c038 74617474 72206661 696c6564 00000000 tattr failed.... │ │ │ │ - 0x0004c048 2564202d 3e000000 0a0a4365 6e746572 %d ->.....Center │ │ │ │ - 0x0004c058 20746865 206a6f79 73746963 6b2c2063 the joystick, c │ │ │ │ - 0x0004c068 6c69636b 20776865 6e207265 61647921 lick when ready! │ │ │ │ - 0x0004c078 0a000000 0a0a506f 73697469 6f6e2073 ......Position s │ │ │ │ - 0x0004c088 7469636b 20696e20 6d696e69 6d756d20 tick in minimum │ │ │ │ - 0x0004c098 616e6420 6d617869 6d756d20 76616c75 and maximum valu │ │ │ │ - 0x0004c0a8 65732c20 7468656e 20636c69 636b0a00 es, then click.. │ │ │ │ - 0x0004c0b8 0a0a4a6f 79737469 636b2043 616c6962 ..Joystick Calib │ │ │ │ - 0x0004c0c8 72617465 64000000 6c697374 2e630000 rated...list.c.. │ │ │ │ - 0x0004c0d8 63616e6e 6f6e2066 69726500 6c696665 cannon fire.life │ │ │ │ - 0x0004c0e8 74696d65 20657870 69726564 00000000 time expired.... │ │ │ │ - 0x0004c0f8 696d7061 63742077 69746820 74686520 impact with the │ │ │ │ - 0x0004c108 67726f75 6e640000 4c434f53 00000000 ground..LCOS.... │ │ │ │ - 0x0004c118 252e3364 20257300 46495249 4e470000 %.3d %s.FIRING.. │ │ │ │ - 0x0004c128 4d363141 31000000 74726163 65722e6f M61A1...tracer.o │ │ │ │ - 0x0004c138 62760000 6d61676e 65746963 5f636f6d bv..magnetic_com │ │ │ │ - 0x0004c148 70617373 2e630000 36000000 31320000 pass.c..6...12.. │ │ │ │ - 0x0004c158 31350000 32310000 32340000 57000000 15..21..24..W... │ │ │ │ - 0x0004c168 33300000 33330000 6169722d 746f2d61 30..33..air-to-a │ │ │ │ - 0x0004c178 6972206d 69737369 6c650000 66697269 ir missile..firi │ │ │ │ - 0x0004c188 6e672075 6e6b6e6f 77206d69 7373696c ng unknow missil │ │ │ │ - 0x0004c198 65207479 70652060 25732700 6d697373 e type `%s'.miss │ │ │ │ - 0x0004c1a8 696c652e 63000000 68697420 74686520 ile.c...hit the │ │ │ │ - 0x0004c1b8 67726f75 6e640000 6e6f2074 61726765 ground..no targe │ │ │ │ - 0x0004c1c8 74202d2d 2073656c 66206465 73747275 t -- self destru │ │ │ │ - 0x0004c1d8 63740000 74617267 65742068 69740000 ct..target hit.. │ │ │ │ - 0x0004c1e8 6e617661 69642e63 00000000 756e6578 navaid.c....unex │ │ │ │ - 0x0004c1f8 70656374 6564206e 61766169 64207479 pected navaid ty │ │ │ │ - 0x0004c208 70652025 64000000 564f5254 41430000 pe %d...VORTAC.. │ │ │ │ - 0x0004c218 54414341 4e000000 564f522f 444d4500 TACAN...VOR/DME. │ │ │ │ - 0x0004c228 564f5200 4e444200 4f4d4152 4b455200 VOR.NDB.OMARKER. │ │ │ │ - 0x0004c238 4f4d4152 4b45522f 434f4d4c 4f000000 OMARKER/COMLO... │ │ │ │ - 0x0004c248 4d4d4152 4b455200 494d4152 4b455200 MMARKER.IMARKER. │ │ │ │ - 0x0004c258 25733a20 25733a20 756e6578 70656374 %s: %s: unexpect │ │ │ │ - 0x0004c268 6564204e 4156206f 66207468 65207479 ed NAV of the ty │ │ │ │ - 0x0004c278 70652060 2573272e 2049676e 6f72652e pe `%s'. Ignore. │ │ │ │ - 0x0004c288 0a000000 25733a20 25732056 4f522f44 ....%s: %s VOR/D │ │ │ │ - 0x0004c298 4d453a20 66726571 75656e63 79202567 ME: frequency %g │ │ │ │ - 0x0004c2a8 206f7574 206f6620 72616e67 652e2049 out of range. I │ │ │ │ - 0x0004c2b8 676e6f72 652e0a00 25733a20 25733a20 gnore...%s: %s: │ │ │ │ - 0x0004c2c8 66726571 75656e63 79206f75 74206f66 frequency out of │ │ │ │ - 0x0004c2d8 2072616e 67652025 6720666f 72204e44 range %g for ND │ │ │ │ - 0x0004c2e8 42207374 6174696f 6e2e2049 676e6f72 B station. Ignor │ │ │ │ - 0x0004c2f8 652e0a00 494c5300 4c4f432f 47530000 e...ILS.LOC/GS.. │ │ │ │ - 0x0004c308 494c532f 444d4500 4c4f4341 4c495a45 ILS/DME.LOCALIZE │ │ │ │ - 0x0004c318 52000000 4c444100 53444600 4c4f432f R...LDA.SDF.LOC/ │ │ │ │ - 0x0004c328 444d4500 4c44412f 444d4500 5344462f DME.LDA/DME.SDF/ │ │ │ │ - 0x0004c338 444d4500 25733a20 25733a20 756e6b6e DME.%s: %s: unkn │ │ │ │ - 0x0004c348 6f776e20 494c5320 74797065 20602573 own ILS type `%s │ │ │ │ - 0x0004c358 272e2049 676e6f72 652e0a00 25733a20 '. Ignore...%s: │ │ │ │ - 0x0004c368 25733a20 696e7661 6c696420 736c6f70 %s: invalid slop │ │ │ │ - 0x0004c378 6520616e 676c653a 20256720 4445472e e angle: %g DEG. │ │ │ │ - 0x0004c388 2049676e 6f72652e 0a000000 25733a20 Ignore.....%s: │ │ │ │ - 0x0004c398 25732049 4c533a20 66726571 75656e63 %s ILS: frequenc │ │ │ │ - 0x0004c3a8 79202567 206f7574 206f6620 74686520 y %g out of the │ │ │ │ - 0x0004c3b8 72616e67 652e2049 676e6f72 652e0a00 range. Ignore... │ │ │ │ - 0x0004c3c8 20200000 636f6c3d 2564203e 3d20636f ..col=%d >= co │ │ │ │ - 0x0004c3d8 6c733d25 64000000 70616e65 6c2e6300 ls=%d...panel.c. │ │ │ │ - 0x0004c3e8 464c4150 53000000 4d415820 42414e4b FLAPS...MAX BANK │ │ │ │ - 0x0004c3f8 00000000 4e6f7365 00000000 4c656674 ....Nose....Left │ │ │ │ - 0x0004c408 00000000 52696768 74000000 5461696c ....Right...Tail │ │ │ │ - 0x0004c418 00000000 52504d25 00000000 25336425 ....RPM%....%3d% │ │ │ │ - 0x0004c428 73000000 6c622074 6f74616c 2020206c s...lb total l │ │ │ │ - 0x0004c438 622f686f 75720000 20202536 64202020 b/hour.. %6d │ │ │ │ - 0x0004c448 20253664 00000000 52455600 4f494c00 %6d....REV.OIL. │ │ │ │ - 0x0004c458 48594431 00000000 48594432 00000000 HYD1....HYD2.... │ │ │ │ - 0x0004c468 47454e31 00000000 47454e32 00000000 GEN1....GEN2.... │ │ │ │ - 0x0004c478 464c4150 00000000 53504252 4b000000 FLAP....SPBRK... │ │ │ │ - 0x0004c488 52414441 52000000 54455753 00000000 RADAR...TEWS.... │ │ │ │ - 0x0004c498 48554400 472d4c4f 41440000 4655454c HUD.G-LOAD..FUEL │ │ │ │ - 0x0004c4a8 00000000 53504420 42524b00 4252414b ....SPD BRK.BRAK │ │ │ │ - 0x0004c4b8 45530000 706c6163 652e6300 25733a25 ES..place.c.%s:% │ │ │ │ - 0x0004c4c8 643a206f 626a2d3e 63696e66 6f203d3d d: obj->cinfo == │ │ │ │ - 0x0004c4d8 204e554c 4c2c206f 626a2d3e 74797065 NULL, obj->type │ │ │ │ - 0x0004c4e8 203d3d20 25640a00 756e6b6e 6f776e20 == %d..unknown │ │ │ │ - 0x0004c4f8 656e6769 6e652074 7970653a 20256400 engine type: %d. │ │ │ │ - 0x0004c508 706c616e 65732e63 00000000 25732025 planes.c....%s % │ │ │ │ - 0x0004c518 7320666f 72636520 25733a20 25730000 s force %s: %s.. │ │ │ │ - 0x0004c528 706c6179 6572206b 696c6c65 643a2072 player killed: r │ │ │ │ - 0x0004c538 65747572 6e696e67 20746f20 73746561 eturning to stea │ │ │ │ - 0x0004c548 6c746820 62726f77 73696e67 206d6f64 lth browsing mod │ │ │ │ - 0x0004c558 65000000 432d3137 32000000 6d697373 e...C-172...miss │ │ │ │ - 0x0004c568 696e6720 61726775 6d656e74 20666f72 ing argument for │ │ │ │ - 0x0004c578 202d666f 72636500 596f7520 7265616c -force.You real │ │ │ │ - 0x0004c588 6c792073 686f756c 6420736c 6f772064 ly should slow d │ │ │ │ - 0x0004c598 6f776e2e 00000000 4174206c 65617374 own.....At least │ │ │ │ - 0x0004c5a8 20746f20 6c657373 20746861 6e203235 to less than 25 │ │ │ │ - 0x0004c5b8 3030206b 6e6f7473 2e000000 0a6e616d 00 knots.....nam │ │ │ │ - 0x0004c5c8 6509096e 756d6265 72000000 2d2d2d2d e..number...---- │ │ │ │ - 0x0004c5d8 2d2d2d2d 2d2d2d2d 2d2d2d2d 2d2d2d2d ---------------- │ │ │ │ - 0x0004c5e8 2d2d2d2d 2d000000 252d3136 73202025 -----...%-16s % │ │ │ │ - 0x0004c5f8 640a0000 7377702d 3e76616c 75653d25 d...swp->value=% │ │ │ │ - 0x0004c608 64000000 706c6179 6572732e 63000000 d...players.c... │ │ │ │ - 0x0004c618 696e7661 6c696420 73776974 63682025 invalid switch % │ │ │ │ - 0x0004c628 73000000 536f7272 792c206e 6f20726f s...Sorry, no ro │ │ │ │ - 0x0004c638 6f6d2066 6f722061 6e79206d 6f726520 om for any more │ │ │ │ - 0x0004c648 706c6179 65727320 61742074 68697320 players at this │ │ │ │ - 0x0004c658 6d6f6d65 6e742e00 596f7520 68617665 moment..You have │ │ │ │ - 0x0004c668 2073656c 65637465 6420616e 20756e6b selected an unk │ │ │ │ - 0x0004c678 6e6f776e 20706c61 6e652074 7970652e nown plane type. │ │ │ │ - 0x0004c688 2043686f 6f736520 6f6e6520 616d6f6e Choose one amon │ │ │ │ - 0x0004c698 67207468 65736520 74797065 733a0000 g these types:.. │ │ │ │ - 0x0004c6a8 546f6f20 6d756368 20667565 6c20666f Too much fuel fo │ │ │ │ - 0x0004c6b8 72207468 69732070 6c616e65 2e204d61 r this plane. Ma │ │ │ │ - 0x0004c6c8 78696d75 6d206973 20252e30 66206c62 ximum is %.0f lb │ │ │ │ - 0x0004c6d8 2e0a0000 696e7661 6c696420 73746172 ....invalid star │ │ │ │ - 0x0004c6e8 74696e67 206c6174 69747564 653a2000 ting latitude: . │ │ │ │ - 0x0004c6f8 4275696c 64696e67 20656e74 69747920 Building entity │ │ │ │ - 0x0004c708 64617461 62617365 202e2e2e 20000000 database ... ... │ │ │ │ - 0x0004c718 646f6e65 2e000000 54686520 2d656e64 done....The -end │ │ │ │ - 0x0004c728 2d67616d 65207377 69746368 20697320 -game switch is │ │ │ │ - 0x0004c738 6f6e6c79 2076616c 69642077 68656e20 only valid when │ │ │ │ - 0x0004c748 75736564 20000000 77697468 20737465 used ...with ste │ │ │ │ - 0x0004c758 616c7468 206d6f64 652e0000 54686520 alth mode...The │ │ │ │ - 0x0004c768 73776974 63682077 696c6c20 62652069 switch will be i │ │ │ │ - 0x0004c778 676e6f72 65642e0a 00000000 54686520 gnored......The │ │ │ │ - 0x0004c788 2d737562 6a656374 2d656e74 6974792d -subject-entity- │ │ │ │ - 0x0004c798 69642073 77697463 68206973 206f6e6c id switch is onl │ │ │ │ - 0x0004c7a8 79207661 6c696420 7768656e 20757365 y valid when use │ │ │ │ - 0x0004c7b8 64200000 25647825 64000000 696e7661 d ..%dx%d...inva │ │ │ │ - 0x0004c7c8 6c696420 67656f6d 65747279 20737472 lid geometry str │ │ │ │ - 0x0004c7d8 696e673a 2025730a 00000000 23376339 ing: %s.....#7c9 │ │ │ │ - 0x0004c7e8 39623600 2d736b79 636f6c6f 72000000 9b6.-skycolor... │ │ │ │ - 0x0004c7f8 2d6c6973 74000000 63726173 68206475 -list...crash du │ │ │ │ - 0x0004c808 6520746f 20737472 75637475 72616c20 e to structural │ │ │ │ - 0x0004c818 6661696c 75726500 63726173 68206f6e failure.crash on │ │ │ │ - 0x0004c828 2067726f 756e6400 6d61696e 206c616e ground.main lan │ │ │ │ - 0x0004c838 64696e67 20676561 72207761 736e2774 ding gear wasn't │ │ │ │ - 0x0004c848 20646f77 6e20616e 64206c6f 636b6564 down and locked │ │ │ │ - 0x0004c858 206f7220 69742077 61732064 616d6167 or it was damag │ │ │ │ - 0x0004c868 65640000 57494e47 53204641 494c5552 ed..WINGS FAILUR │ │ │ │ - 0x0004c878 45206475 6520746f 20657863 65737369 E due to excessi │ │ │ │ - 0x0004c888 76652070 6f736974 69766520 6c6f6164 ve positive load │ │ │ │ - 0x0004c898 00000000 57494e47 53204641 494c5552 ....WINGS FAILUR │ │ │ │ - 0x0004c8a8 45206475 6520746f 20657863 65737369 E due to excessi │ │ │ │ - 0x0004c8b8 7665206e 65676174 69766520 6c6f6164 ve negative load │ │ │ │ - 0x0004c8c8 00000000 57494e47 53204641 494c5552 ....WINGS FAILUR │ │ │ │ - 0x0004c8d8 45206475 6520746f 20657863 65737369 E due to excessi │ │ │ │ - 0x0004c8e8 76652061 69727370 65656400 464c4150 ve airspeed.FLAP │ │ │ │ - 0x0004c8f8 53204641 494c5552 45206475 6520746f S FAILURE due to │ │ │ │ - 0x0004c908 20657863 65737369 76652061 69727370 excessive airsp │ │ │ │ - 0x0004c918 65656400 706d2e63 00000000 70726f6d eed.pm.c....prom │ │ │ │ - 0x0004c928 70742e63 00000000 2a2a2a2a 2057656c pt.c....**** Wel │ │ │ │ - 0x0004c938 636f6d65 20746f20 41434d2d 362e305f come to ACM-6.0_ │ │ │ │ - 0x0004c948 32303230 30343136 202a2a2a 2a000000 20200416 ****... │ │ │ │ - 0x0004c958 4449533a 20256420 72656d6f 74652065 DIS: %d remote e │ │ │ │ - 0x0004c968 6e746974 6965732c 20252e31 6620696e ntities, %.1f in │ │ │ │ - 0x0004c978 636f6d69 6e672070 61636b65 74732f73 coming packets/s │ │ │ │ - 0x0004c988 00000000 68696e74 732e7478 74000000 ....hints.txt... │ │ │ │ - 0x0004c998 52414441 52204f46 46000000 52414441 RADAR OFF...RADA │ │ │ │ - 0x0004c9a8 52205354 42590000 41434d20 32307833 R STBY..ACM 20x3 │ │ │ │ - 0x0004c9b8 30000000 53545400 525f2b5f 5f000000 0...STT.R_+__... │ │ │ │ - 0x0004c9c8 20202533 2e336400 25332e33 64204b00 %3.3d.%3.3d K. │ │ │ │ - 0x0004c9d8 25332e33 64202563 00000000 25332e33 %3.3d %c....%3.3 │ │ │ │ - 0x0004c9e8 64000000 2530352e 31660000 2025342e d...%05.1f.. %4. │ │ │ │ - 0x0004c9f8 34640000 696e7661 6c696420 6d6f6465 4d..invalid mode │ │ │ │ - 0x0004ca08 20256400 72616461 722e6300 72656e64 %d.radar.c.rend │ │ │ │ - 0x0004ca18 65722e63 00000000 25733a25 643a2070 er.c....%s:%d: p │ │ │ │ - 0x0004ca28 2d3e6369 6e666f2d 3e6f626a 65637420 ->cinfo->object │ │ │ │ - 0x0004ca38 6973204e 554c4c20 666f7220 25730a00 is NULL for %s.. │ │ │ │ - 0x0004ca48 5b505245 53532060 64272054 4f205441 [PRESS `d' TO TA │ │ │ │ - 0x0004ca58 4b452043 4f4d4d41 4e44535d 00000000 KE COMMANDS].... │ │ │ │ - 0x0004ca68 56616c69 64617469 6e672073 69746520 Validating site │ │ │ │ - 0x0004ca78 49440000 5b44524f 4e455d00 23343036 ID..[DRONE].#406 │ │ │ │ - 0x0004ca88 30333000 5741524e 494e473a 2070756c 030.WARNING: pul │ │ │ │ - 0x0004ca98 6c2d7570 21000000 5741524e 494e473a l-up!...WARNING: │ │ │ │ - 0x0004caa8 20676561 7220646f 776e2100 4275696c gear down!.Buil │ │ │ │ - 0x0004cab8 64436861 7228293a 20696e76 616c6964 dChar(): invalid │ │ │ │ - 0x0004cac8 20636861 7220636f 64652025 640a0000 char code %d... │ │ │ │ - 0x0004cad8 72756e77 61792e63 00000000 23323232 runway.c....#222 │ │ │ │ - 0x0004cae8 00000000 52756e77 6179206e 616d6520 ....Runway name │ │ │ │ - 0x0004caf8 60257327 20746f6f 206c6f6e 672e204d `%s' too long. M │ │ │ │ - 0x0004cb08 61782037 20636861 7220616c 6c6f7765 ax 7 char allowe │ │ │ │ - 0x0004cb18 642e0a00 496e7661 6c696420 72756e77 d...Invalid runw │ │ │ │ - 0x0004cb28 6179206e 616d6520 60257327 2c206d69 ay name `%s', mi │ │ │ │ - 0x0004cb38 7373696e 6720602f 272e0a00 496e7661 ssing `/'...Inva │ │ │ │ - 0x0004cb48 6c696420 72756e77 6179206e 756d6265 lid runway numbe │ │ │ │ - 0x0004cb58 72732060 2573272c 206f7574 206f6620 rs `%s', out of │ │ │ │ - 0x0004cb68 74686520 72616e67 65205b30 2c33365d the range [0,36] │ │ │ │ - 0x0004cb78 0a000000 496e636f 6d706174 69626c65 ....Incompatible │ │ │ │ - 0x0004cb88 206e756d 62657273 20696e20 72756e77 numbers in runw │ │ │ │ - 0x0004cb98 6179206e 616d6520 60257327 2c207468 ay name `%s', th │ │ │ │ - 0x0004cba8 6579206d 75737420 64696666 65722062 ey must differ b │ │ │ │ - 0x0004cbb8 79203138 2c20636f 72726573 706f6e64 y 18, correspond │ │ │ │ - 0x0004cbc8 696e6720 746f2031 38302044 45472e0a ing to 180 DEG.. │ │ │ │ - 0x0004cbd8 00000000 7363616c 652e632c 20736361 ....scale.c, sca │ │ │ │ - 0x0004cbe8 6c655f64 72617728 293a2063 616e2774 le_draw(): can't │ │ │ │ - 0x0004cbf8 20646f20 6e656761 74697665 2076616c do negative val │ │ │ │ - 0x0004cc08 75652073 63616c65 732c2079 65742028 ue scales, yet ( │ │ │ │ - 0x0004cc18 31290000 746f6f20 6d616e79 20736567 1)..too many seg │ │ │ │ - 0x0004cc28 6d656e74 733a2025 64000000 7363616c ments: %d...scal │ │ │ │ - 0x0004cc38 652e6300 736f756e 64204944 206f7574 e.c.sound ID out │ │ │ │ - 0x0004cc48 206f6620 74686520 72616e67 653a2025 of the range: % │ │ │ │ - 0x0004cc58 64000000 736f756e 64732e63 00000000 d...sounds.c.... │ │ │ │ - 0x0004cc68 6e6f2076 69657765 72206173 736f6369 no viewer associ │ │ │ │ - 0x0004cc78 61746564 20746f20 63726166 74000000 ated to craft... │ │ │ │ - 0x0004cc88 736f756e 64732f73 63726565 7463682e sounds/screetch. │ │ │ │ - 0x0004cc98 77617600 736f756e 64732f44 554d4d59 wav.sounds/DUMMY │ │ │ │ - 0x0004cca8 2d415252 41592d45 4e545259 2e776176 -ARRAY-ENTRY.wav │ │ │ │ - 0x0004ccb8 00000000 736f756e 64732f67 656e6572 ....sounds/gener │ │ │ │ - 0x0004ccc8 69632d70 6973746f 6e2d656e 67696e65 ic-piston-engine │ │ │ │ - 0x0004ccd8 2e776176 00000000 736f756e 64732f67 .wav....sounds/g │ │ │ │ - 0x0004cce8 656e6572 69632d6a 65742d65 6e67696e eneric-jet-engin │ │ │ │ - 0x0004ccf8 652e7761 76000000 736f756e 64732f67 e.wav...sounds/g │ │ │ │ - 0x0004cd08 656e6572 69632d72 6f636b65 742d656e eneric-rocket-en │ │ │ │ - 0x0004cd18 67696e65 2e776176 00000000 736f756e gine.wav....soun │ │ │ │ - 0x0004cd28 64732f63 72617368 2e776176 00000000 ds/crash.wav.... │ │ │ │ - 0x0004cd38 736f756e 64732f67 6561725f 75702e77 sounds/gear_up.w │ │ │ │ - 0x0004cd48 61760000 736f756e 64732f67 6561725f av..sounds/gear_ │ │ │ │ - 0x0004cd58 646e2e77 61760000 736f756e 64732f6d dn.wav..sounds/m │ │ │ │ - 0x0004cd68 69737369 6c652e77 61760000 736f756e issile.wav..soun │ │ │ │ - 0x0004cd78 64732f63 616e6e6f 6e2e7761 76000000 ds/cannon.wav... │ │ │ │ - 0x0004cd88 736f756e 64732f77 61726e69 6e672e77 sounds/warning.w │ │ │ │ - 0x0004cd98 61760000 736f756e 64732f73 74616c6c av..sounds/stall │ │ │ │ - 0x0004cda8 2e776176 00000000 736f756e 64732f72 .wav....sounds/r │ │ │ │ - 0x0004cdb8 77722e77 61760000 736f756e 64732f61 wr.wav..sounds/a │ │ │ │ - 0x0004cdc8 70676c6f 636b2e77 61760000 5465726d pglock.wav..Term │ │ │ │ - 0x0004cdd8 696e616c 20726561 64792e20 50726573 inal ready. Pres │ │ │ │ - 0x0004cde8 73204631 20616761 696e2074 6f206578 s F1 again to ex │ │ │ │ - 0x0004cdf8 69742066 726f6d20 74686520 7465726d it from the term │ │ │ │ - 0x0004ce08 696e616c 2e205479 70652022 68656c70 inal. Type "help │ │ │ │ - 0x0004ce18 2220746f 20676574 2068656c 702e0a0d " to get help... │ │ │ │ - 0x0004ce28 00000000 7465726d 696e616c 2e630000 ....terminal.c.. │ │ │ │ - 0x0004ce38 08200800 4672616d 65207261 74653a20 . ..Frame rate: │ │ │ │ - 0x0004ce48 25642048 7a000000 76696577 65722e63 %d Hz...viewer.c │ │ │ │ - 0x0004ce58 00000000 76706174 682e6300 41494d2d ....vpath.c.AIM- │ │ │ │ - 0x0004ce68 394d0000 41494d2d 31323000 25342e33 9M..AIM-120.%4.3 │ │ │ │ - 0x0004ce78 67000000 25332e33 67000000 25322e32 g...%3.3g...%2.2 │ │ │ │ - 0x0004ce88 67000000 25642525 00000000 7a6f6e65 g...%d%%....zone │ │ │ │ - 0x0004ce98 2e630000 25733a25 643a2069 6e76616c .c..%s:%d: inval │ │ │ │ - 0x0004cea8 69642064 6563696d 616c206e 756d6265 id decimal numbe │ │ │ │ - 0x0004ceb8 72207379 6e746178 3a202573 0a000000 r syntax: %s.... │ │ │ │ - 0x0004cec8 25733a25 643a2069 6e76616c 6964206c %s:%d: invalid l │ │ │ │ - 0x0004ced8 61746974 75646520 73796e74 61783a20 atitude syntax: │ │ │ │ - 0x0004cee8 25730a00 25733a25 643a2069 6e76616c %s..%s:%d: inval │ │ │ │ - 0x0004cef8 6964206c 6f6e6769 74756465 2073796e id longitude syn │ │ │ │ - 0x0004cf08 7461783a 2025730a 00000000 25733a25 tax: %s.....%s:% │ │ │ │ - 0x0004cf18 643a2069 6e76616c 6964206e 756d6265 d: invalid numbe │ │ │ │ - 0x0004cf28 72206f66 20666965 6c647320 696e2025 r of fields in % │ │ │ │ - 0x0004cf38 73207265 636f7264 0a000000 25733a25 s record....%s:% │ │ │ │ - 0x0004cf48 643a2074 65616d20 6c6f6361 74696f6e d: team location │ │ │ │ - 0x0004cf58 206f7574 73696465 2072616e 6765206f outside range o │ │ │ │ - 0x0004cf68 66207a6f 6e652025 730a0000 52575900 f zone %s...RWY. │ │ │ │ - 0x0004cf78 25733a25 643a2000 696e7661 6c696420 %s:%d: .invalid │ │ │ │ - 0x0004cf88 6e756d62 6572206f 66206669 656c6473 number of fields │ │ │ │ - 0x0004cf98 20696e20 72756e77 61792072 65636f72 in runway recor │ │ │ │ - 0x0004cfa8 64202d2d 2069676e 6f72696e 672e0000 d -- ignoring... │ │ │ │ - 0x0004cfb8 25733a25 643a2052 57592025 73202573 %s:%d: RWY %s %s │ │ │ │ - 0x0004cfc8 206d6964 646c6520 706f696e 74206f75 middle point ou │ │ │ │ - 0x0004cfd8 74736964 65206f66 20746865 207a6f6e tside of the zon │ │ │ │ - 0x0004cfe8 650a0000 25733a25 643a2074 6865206d e...%s:%d: the m │ │ │ │ - 0x0004cff8 6964646c 6520706f 696e7420 6f662074 iddle point of t │ │ │ │ - 0x0004d008 68652072 756e7761 79206c69 6573206f he runway lies o │ │ │ │ - 0x0004d018 75747369 6465206f 66207468 65207a6f utside of the zo │ │ │ │ - 0x0004d028 6e650a00 30203c3d 20666f72 63652026 ne..0 <= force & │ │ │ │ - 0x0004d038 2620666f 72636520 3c203400 23333035 & force < 4.#305 │ │ │ │ - 0x0004d048 30333000 746f6f20 6d616e79 20666965 030.too many fie │ │ │ │ - 0x0004d058 6c647320 2d2d2069 676e6f72 696e6720 lds -- ignoring │ │ │ │ - 0x0004d068 6c696e65 00000000 5445414d 315f4c4f line....TEAM1_LO │ │ │ │ - 0x0004d078 43000000 5445414d 325f4c4f 43000000 C...TEAM2_LOC... │ │ │ │ - 0x0004d088 47524f55 4e445f43 4f4c4f52 00000000 GROUND_COLOR.... │ │ │ │ - 0x0004d098 696e7661 6c696420 6e756d62 6572206f invalid number o │ │ │ │ - 0x0004d0a8 66206669 656c6473 20696e20 47524f55 f fields in GROU │ │ │ │ - 0x0004d0b8 4e445f43 4f4c4f52 20726563 6f726400 ND_COLOR record. │ │ │ │ - 0x0004d0c8 52575932 00000000 25733a25 643a2069 RWY2....%s:%d: i │ │ │ │ - 0x0004d0d8 6e76616c 6964206e 756d6265 72206f66 nvalid number of │ │ │ │ - 0x0004d0e8 20666965 6c647320 696e204e 41562072 fields in NAV r │ │ │ │ - 0x0004d0f8 65636f72 640a0000 25733a25 643a204e ecord...%s:%d: N │ │ │ │ - 0x0004d108 4156206f 75747369 64652072 616e6765 AV outside range │ │ │ │ - 0x0004d118 206f6620 7a6f6e65 2025730a 00000000 of zone %s..... │ │ │ │ - 0x0004d128 25733a25 643a2069 6e76616c 6964206e %s:%d: invalid n │ │ │ │ - 0x0004d138 756d6265 72206f66 20666965 6c647320 umber of fields │ │ │ │ - 0x0004d148 696e2049 4c532072 65636f72 640a0000 in ILS record... │ │ │ │ - 0x0004d158 25733a25 643a204c 4f43414c 495a4552 %s:%d: LOCALIZER │ │ │ │ - 0x0004d168 206f7574 73696465 2072616e 6765206f outside range o │ │ │ │ - 0x0004d178 66207a6f 6e652025 730a0000 25733a25 f zone %s...%s:% │ │ │ │ - 0x0004d188 643a2047 53206f75 74736964 65207261 d: GS outside ra │ │ │ │ - 0x0004d198 6e676520 6f66207a 6f6e6520 25730a00 nge of zone %s.. │ │ │ │ - 0x0004d1a8 46454154 55524500 25733a25 643a2069 FEATURE.%s:%d: i │ │ │ │ - 0x0004d1b8 6e76616c 6964206e 756d6265 72206f66 nvalid number of │ │ │ │ - 0x0004d1c8 20666965 6c647320 696e2046 45415455 fields in FEATU │ │ │ │ - 0x0004d1d8 52452072 65636f72 640a0000 25733a25 RE record...%s:% │ │ │ │ - 0x0004d1e8 643a2046 45415455 5245206f 75747369 d: FEATURE outsi │ │ │ │ - 0x0004d1f8 64652072 616e6765 206f6620 7a6f6e65 de range of zone │ │ │ │ - 0x0004d208 2025730a 00000000 6661696c 6564206f %s.....failed o │ │ │ │ - 0x0004d218 70656e69 6e672025 733a2025 73000000 pening %s: %s... │ │ │ │ - 0x0004d228 6661696c 65642072 65616469 6e672025 failed reading % │ │ │ │ - 0x0004d238 733a2025 73000000 756e6578 70656374 s: %s...unexpect │ │ │ │ - 0x0004d248 65642072 65636f72 64206025 7327202d ed record `%s' - │ │ │ │ - 0x0004d258 2d206967 6e6f7269 6e672e00 7a6f6e65 - ignoring..zone │ │ │ │ - 0x0004d268 732e6300 25733a25 643a2074 6f6f206d s.c.%s:%d: too m │ │ │ │ - 0x0004d278 616e7920 6669656c 64730000 25733a25 any fields..%s:% │ │ │ │ - 0x0004d288 643a2065 78706563 74656420 35206669 d: expected 5 fi │ │ │ │ - 0x0004d298 656c6473 2c20666f 756e6420 25640000 elds, found %d.. │ │ │ │ - 0x0004d2a8 25733a25 643a2069 6e76616c 6964206c %s:%d: invalid l │ │ │ │ - 0x0004d2b8 61746974 7564653a 20257300 25733a25 atitude: %s.%s:% │ │ │ │ - 0x0004d2c8 643a2069 6e76616c 6964206c 6f6e6769 d: invalid longi │ │ │ │ - 0x0004d2d8 74756465 3a202573 00000000 25733a25 tude: %s....%s:% │ │ │ │ - 0x0004d2e8 643a2063 6865636b 206c6174 69747564 d: check latitud │ │ │ │ - 0x0004d2f8 6520616e 64206c6f 6e676974 75646520 e and longitude │ │ │ │ - 0x0004d308 6f726465 72696e67 00000000 25733a25 ordering....%s:% │ │ │ │ - 0x0004d318 643a2066 696c6520 25732064 6f657320 d: file %s does │ │ │ │ - 0x0004d328 6e6f7420 65786973 74206f72 20697420 not exist or it │ │ │ │ - 0x0004d338 6973206e 6f742072 65616461 626c6500 is not readable. │ │ │ │ - 0x0004d348 25733a25 643a207a 6f6e6520 2573206f %s:%d: zone %s o │ │ │ │ - 0x0004d358 7665726c 61707320 77697468 207a6f6e verlaps with zon │ │ │ │ - 0x0004d368 65202573 00000000 4f757470 75745365 e %s....OutputSe │ │ │ │ - 0x0004d378 676d656e 74000000 44726177 5363616e gment...DrawScan │ │ │ │ - 0x0004d388 4c696e65 00000000 416c6962 5f66696c Line....Alib_fil │ │ │ │ - 0x0004d398 6c506f6c 79676f6e 57697468 4d617472 lPolygonWithMatr │ │ │ │ - 0x0004d3a8 69780000 56436f6c 6f725f67 65744279 ix..VColor_getBy │ │ │ │ - 0x0004d3b8 52474200 00000000 00000000 0000f03f RGB............? │ │ │ │ - 0x0004d3c8 00000000 00000000 00000000 00000000 ................ │ │ │ │ - 0x0004d3d8 00000000 00000000 00000000 00000000 ................ │ │ │ │ - 0x0004d3e8 00000000 0000f03f 00000000 00000000 .......?........ │ │ │ │ - 0x0004d3f8 00000000 00000000 00000000 00000000 ................ │ │ │ │ - 0x0004d408 00000000 00000000 00000000 0000f03f ...............? │ │ │ │ - 0x0004d418 00000000 00000000 00000000 00000000 ................ │ │ │ │ - 0x0004d428 00000000 00000000 00000000 00000000 ................ │ │ │ │ - 0x0004d438 00000000 0000f03f 4964656e 74696669 .......?Identifi │ │ │ │ - 0x0004d448 63617469 6f6e0000 456e7469 74792054 cation..Entity T │ │ │ │ - 0x0004d458 79706500 436f6e63 6174656e 61746564 ype.Concatenated │ │ │ │ - 0x0004d468 00000000 4b696e64 00000000 446f6d61 ....Kind....Doma │ │ │ │ - 0x0004d478 696e0000 436f756e 74727900 43617465 in..Country.Cate │ │ │ │ - 0x0004d488 676f7279 00000000 53756263 61746567 gory....Subcateg │ │ │ │ - 0x0004d498 6f727900 53706563 69666963 00000000 ory.Specific.... │ │ │ │ - 0x0004d4a8 45787472 61000000 466f7263 65204944 Extra...Force ID │ │ │ │ - 0x0004d4b8 00000000 44657363 72697074 696f6e00 ....Description. │ │ │ │ - 0x0004d4c8 416c7465 726e6174 69766520 456e7469 Alternative Enti │ │ │ │ - 0x0004d4d8 74792054 79706500 416c7465 726e6174 ty Type.Alternat │ │ │ │ - 0x0004d4e8 65204b69 6e640000 416c7465 726e6174 e Kind..Alternat │ │ │ │ - 0x0004d4f8 6520446f 6d61696e 00000000 416c7465 e Domain....Alte │ │ │ │ - 0x0004d508 726e6174 6520436f 756e7472 79000000 rnate Country... │ │ │ │ - 0x0004d518 416c7465 726e6174 65204361 7465676f Alternate Catego │ │ │ │ - 0x0004d528 72790000 416c7465 726e6174 65205375 ry..Alternate Su │ │ │ │ - 0x0004d538 62636174 65676f72 79000000 416c7465 bcategory...Alte │ │ │ │ - 0x0004d548 726e6174 65205370 65636966 69630000 rnate Specific.. │ │ │ │ - 0x0004d558 416c7465 726e6174 65204578 74726100 Alternate Extra. │ │ │ │ - 0x0004d568 416c7465 726e6174 65204465 73637269 Alternate Descri │ │ │ │ - 0x0004d578 7074696f 6e000000 456e7469 7479204d ption...Entity M │ │ │ │ - 0x0004d588 61726b69 6e670000 456e7469 7479204d arking..Entity M │ │ │ │ - 0x0004d598 61726b69 6e672043 68617261 63746572 arking Character │ │ │ │ - 0x0004d5a8 73000000 43726577 20494400 5461736b s...Crew ID.Task │ │ │ │ - 0x0004d5b8 204f7267 616e697a 6174696f 6e000000 Organization... │ │ │ │ - 0x0004d5c8 52656769 6d656e74 204e616d 65000000 Regiment Name... │ │ │ │ - 0x0004d5d8 42617474 616c696f 6e204e61 6d650000 Battalion Name.. │ │ │ │ - 0x0004d5e8 436f6d70 616e7920 4e616d65 00000000 Company Name.... │ │ │ │ - 0x0004d5f8 506c6174 6f6f6e20 4e616d65 00000000 Platoon Name.... │ │ │ │ - 0x0004d608 53717561 64204e61 6d650000 5465616d Squad Name..Team │ │ │ │ - 0x0004d618 204e616d 65000000 42756d70 6572204e Name...Bumper N │ │ │ │ - 0x0004d628 756d6265 72000000 56656869 636c6520 umber...Vehicle │ │ │ │ - 0x0004d638 4e756d62 65720000 556e6974 204e756d Number..Unit Num │ │ │ │ - 0x0004d648 62657200 44495320 4964656e 74697479 ber.DIS Identity │ │ │ │ - 0x0004d658 00000000 44495320 53697465 20494400 ....DIS Site ID. │ │ │ │ - 0x0004d668 44495320 486f7374 20494400 44495320 DIS Host ID.DIS │ │ │ │ - 0x0004d678 456e7469 74792049 44000000 4c6f6164 Entity ID...Load │ │ │ │ - 0x0004d688 73000000 43726577 204d656d 62657273 s...Crew Members │ │ │ │ - 0x0004d698 00000000 43726577 204d656d 62657220 ....Crew Member │ │ │ │ - 0x0004d6a8 49440000 4865616c 74680000 4a6f6220 ID..Health..Job │ │ │ │ - 0x0004d6b8 41737369 676e6d65 6e740000 4675656c Assignment..Fuel │ │ │ │ - 0x0004d6c8 00000000 5175616e 74697479 00000000 ....Quantity.... │ │ │ │ - 0x0004d6d8 5175616e 74697479 2047616c 6c6f6e73 Quantity Gallons │ │ │ │ - 0x0004d6e8 00000000 416d6d75 6e697469 6f6e0000 ....Ammunition.. │ │ │ │ - 0x0004d6f8 3132306d 6d204845 41542051 75616e74 120mm HEAT Quant │ │ │ │ - 0x0004d708 69747900 3132306d 6d205361 626f7420 ity.120mm Sabot │ │ │ │ - 0x0004d718 5175616e 74697479 00000000 3132376d Quantity....127m │ │ │ │ - 0x0004d728 6d204d38 5175616e 74697479 00000000 m M8Quantity.... │ │ │ │ - 0x0004d738 3132376d 6d204d32 30517561 6e746974 127mm M20Quantit │ │ │ │ - 0x0004d748 79000000 3736326d 6d204d36 32517561 y...762mm M62Qua │ │ │ │ - 0x0004d758 6e746974 79000000 4d323530 2055204b ntity...M250 U K │ │ │ │ - 0x0004d768 204c3820 41315175 616e7469 74790000 L8 A1Quantity.. │ │ │ │ - 0x0004d778 4d323530 2055204b 204c3820 41335175 M250 U K L8 A3Qu │ │ │ │ - 0x0004d788 616e7469 74790000 3736326d 6d204d38 antity..762mm M8 │ │ │ │ - 0x0004d798 30517561 6e746974 79000000 31326d6d 0Quantity...12mm │ │ │ │ - 0x0004d7a8 20517561 6e746974 79000000 37366d6d Quantity...76mm │ │ │ │ - 0x0004d7b8 20517561 6e746974 79000000 4d696e65 Quantity...Mine │ │ │ │ - 0x0004d7c8 73517561 6e746974 79000000 416d6d75 sQuantity...Ammu │ │ │ │ - 0x0004d7d8 6e697469 6f6e2054 79706500 416d6d75 nition Type.Ammu │ │ │ │ - 0x0004d7e8 6e697469 6f6e204b 696e6400 416d6d75 nition Kind.Ammu │ │ │ │ - 0x0004d7f8 6e697469 6f6e2044 6f6d6169 6e000000 nition Domain... │ │ │ │ - 0x0004d808 416d6d75 6e697469 6f6e2043 6f756e74 Ammunition Count │ │ │ │ - 0x0004d818 72790000 416d6d75 6e697469 6f6e2043 ry..Ammunition C │ │ │ │ - 0x0004d828 61746567 6f727900 416d6d75 6e697469 ategory.Ammuniti │ │ │ │ - 0x0004d838 6f6e2053 75626361 7465676f 72790000 on Subcategory.. │ │ │ │ - 0x0004d848 416d6d75 6e697469 6f6e2045 78747261 Ammunition Extra │ │ │ │ - 0x0004d858 00000000 416d6d75 6e697469 6f6e2044 ....Ammunition D │ │ │ │ - 0x0004d868 65736372 69707469 6f6e0000 43617267 escription..Carg │ │ │ │ - 0x0004d878 6f000000 56656869 636c6520 4d617373 o...Vehicle Mass │ │ │ │ - 0x0004d888 00000000 53757070 6c792051 75616e74 ....Supply Quant │ │ │ │ - 0x0004d898 69747900 41726d61 6d656e74 00000000 ity.Armament.... │ │ │ │ - 0x0004d8a8 53746174 75730000 506f7369 74696f6e Status..Position │ │ │ │ - 0x0004d8b8 00000000 4d696c20 47726964 31300000 ....Mil Grid10.. │ │ │ │ - 0x0004d8c8 47656f63 656e7472 69632043 6f6f7264 Geocentric Coord │ │ │ │ - 0x0004d8d8 696e6174 65730000 47656f63 656e7472 inates..Geocentr │ │ │ │ - 0x0004d8e8 69632043 6f6f7264 696e6174 65732058 ic Coordinates X │ │ │ │ - 0x0004d8f8 00000000 47656f63 656e7472 69632043 ....Geocentric C │ │ │ │ - 0x0004d908 6f6f7264 696e6174 65732059 00000000 oordinates Y.... │ │ │ │ - 0x0004d918 47656f63 656e7472 69632043 6f6f7264 Geocentric Coord │ │ │ │ - 0x0004d928 696e6174 6573205a 00000000 4c617469 inates Z....Lati │ │ │ │ - 0x0004d938 74756465 00000000 4c6f6e67 69747564 tude....Longitud │ │ │ │ - 0x0004d948 65000000 4f726965 6e746174 696f6e00 e...Orientation. │ │ │ │ - 0x0004d958 48756c6c 20486561 64696e67 20416e67 Hull Heading Ang │ │ │ │ - 0x0004d968 6c650000 48756c6c 20506974 63682041 le..Hull Pitch A │ │ │ │ - 0x0004d978 6e676c65 00000000 526f6c6c 20416e67 ngle....Roll Ang │ │ │ │ - 0x0004d988 6c650000 4f726965 6e746174 696f6e20 le..Orientation │ │ │ │ - 0x0004d998 58000000 4f726965 6e746174 696f6e20 X...Orientation │ │ │ │ - 0x0004d9a8 59000000 4f726965 6e746174 696f6e20 Y...Orientation │ │ │ │ - 0x0004d9b8 5a000000 41707065 6172616e 63650000 Z...Appearance.. │ │ │ │ - 0x0004d9c8 416d6269 656e7420 4c696768 74696e67 Ambient Lighting │ │ │ │ - 0x0004d9d8 00000000 4c696768 74730000 5061696e ....Lights..Pain │ │ │ │ - 0x0004d9e8 74205363 68656d65 00000000 536d6f6b t Scheme....Smok │ │ │ │ - 0x0004d9f8 65000000 54726169 6c696e67 20456666 e...Trailing Eff │ │ │ │ - 0x0004da08 65637473 00000000 466c616d 696e6700 ects....Flaming. │ │ │ │ - 0x0004da18 4d61726b 696e6700 4d696e65 20506c6f Marking.Mine Plo │ │ │ │ - 0x0004da28 77732041 74746163 68656400 4d696e65 ws Attached.Mine │ │ │ │ - 0x0004da38 20526f6c 6c657273 20417474 61636865 Rollers Attache │ │ │ │ - 0x0004da48 64000000 54616e6b 20547572 72657420 d...Tank Turret │ │ │ │ - 0x0004da58 417a696d 75746800 4661696c 75726573 Azimuth.Failures │ │ │ │ - 0x0004da68 616e6420 4d616c66 756e6374 696f6e73 and Malfunctions │ │ │ │ - 0x0004da78 00000000 41676500 4b696c6f 6d657465 ....Age.Kilomete │ │ │ │ - 0x0004da88 72730000 44616d61 67650000 43617573 rs..Damage..Caus │ │ │ │ - 0x0004da98 65000000 4d6f6269 6c697479 204b696c e...Mobility Kil │ │ │ │ - 0x0004daa8 6c000000 46697265 5f20506f 77657220 l...Fire_ Power │ │ │ │ - 0x0004dab8 4b696c6c 00000000 50657273 6f6e6e65 Kill....Personne │ │ │ │ - 0x0004dac8 6c204361 7375616c 74696573 00000000 l Casualties.... │ │ │ │ - 0x0004dad8 56656c6f 63697479 00000000 58205665 Velocity....X Ve │ │ │ │ - 0x0004dae8 6c6f6369 74790000 59205665 6c6f6369 locity..Y Veloci │ │ │ │ - 0x0004daf8 74790000 5a205665 6c6f6369 74790000 ty..Z Velocity.. │ │ │ │ - 0x0004db08 41636365 6c657261 74696f6e 00000000 Acceleration.... │ │ │ │ - 0x0004db18 58204163 63656c65 72617469 6f6e0000 X Acceleration.. │ │ │ │ - 0x0004db28 59204163 63656c65 72617469 6f6e0000 Y Acceleration.. │ │ │ │ - 0x0004db38 5a204163 63656c65 72617469 6f6e0000 Z Acceleration.. │ │ │ │ - 0x0004db48 456e6769 6e652053 74617475 73000000 Engine Status... │ │ │ │ - 0x0004db58 45786572 63697365 00000000 54657272 Exercise....Terr │ │ │ │ - 0x0004db68 61696e20 44617461 62617365 00000000 ain Database.... │ │ │ │ - 0x0004db78 4d697373 696f6e73 00000000 4d697373 Missions....Miss │ │ │ │ - 0x0004db88 696f6e20 49440000 4d697373 696f6e20 ion ID..Mission │ │ │ │ - 0x0004db98 54797065 00000000 4d697373 696f6e20 Type....Mission │ │ │ │ - 0x0004dba8 52657175 65737420 54696d65 20537461 Request Time Sta │ │ │ │ - 0x0004dbb8 6d700000 45786572 63697365 20446573 mp..Exercise Des │ │ │ │ - 0x0004dbc8 63726970 74696f6e 00000000 4e616d65 cription....Name │ │ │ │ - 0x0004dbd8 00000000 456e7469 74696573 00000000 ....Entities.... │ │ │ │ - 0x0004dbe8 56657273 696f6e00 456e7669 726f6e6d Version.Environm │ │ │ │ - 0x0004dbf8 656e7400 57656174 68657200 54686572 ent.Weather.Ther │ │ │ │ - 0x0004dc08 6d616c20 436f6e64 6974696f 6e000000 mal Condition... │ │ │ │ - 0x0004dc18 54696d65 00000000 54696d65 6f662044 Time....Timeof D │ │ │ │ - 0x0004dc28 61792044 69736372 65746500 54696d65 ay Discrete.Time │ │ │ │ - 0x0004dc38 6f662044 61792043 6f6e7469 6e756f75 of Day Continuou │ │ │ │ - 0x0004dc48 73000000 54696d65 204d6f64 65000000 s...Time Mode... │ │ │ │ - 0x0004dc58 54696d65 20536365 6e650000 43757272 Time Scene..Curr │ │ │ │ - 0x0004dc68 656e7420 486f7572 00000000 43757272 ent Hour....Curr │ │ │ │ - 0x0004dc78 656e7420 4d696e75 74650000 43757272 ent Minute..Curr │ │ │ │ - 0x0004dc88 656e7420 5365636f 6e640000 417a696d ent Second..Azim │ │ │ │ - 0x0004dc98 75746800 4d617869 6d756d20 456c6576 uth.Maximum Elev │ │ │ │ - 0x0004dca8 6174696f 6e000000 54696d65 205a6f6e ation...Time Zon │ │ │ │ - 0x0004dcb8 65000000 54696d65 2053756e 72697365 e...Time Sunrise │ │ │ │ - 0x0004dcc8 20456e61 626c6564 00000000 53756e72 Enabled....Sunr │ │ │ │ - 0x0004dcd8 69736520 486f7572 00000000 53756e72 ise Hour....Sunr │ │ │ │ - 0x0004dce8 69736520 4d696e75 74650000 53756e72 ise Minute..Sunr │ │ │ │ - 0x0004dcf8 69736520 5365636f 6e640000 53756e72 ise Second..Sunr │ │ │ │ - 0x0004dd08 69736520 417a696d 75746800 54696d65 ise Azimuth.Time │ │ │ │ - 0x0004dd18 2053756e 73657420 456e6162 6c656400 Sunset Enabled. │ │ │ │ - 0x0004dd28 53756e73 65742048 6f757200 53756e73 Sunset Hour.Suns │ │ │ │ - 0x0004dd38 6574204d 696e7574 65000000 53756e73 et Minute...Suns │ │ │ │ - 0x0004dd48 65742053 65636f6e 64000000 44617465 et Second...Date │ │ │ │ - 0x0004dd58 00000000 4d6f6e74 68000000 44617900 ....Month...Day. │ │ │ │ - 0x0004dd68 59656172 00000000 436c6f75 64730000 Year....Clouds.. │ │ │ │ - 0x0004dd78 436c6f75 64204c61 79657220 456e6162 Cloud Layer Enab │ │ │ │ - 0x0004dd88 6c650000 436c6f75 64204c61 79657220 le..Cloud Layer │ │ │ │ - 0x0004dd98 53656c65 6374696f 6e000000 436c6f75 Selection...Clou │ │ │ │ - 0x0004dda8 64205669 73696269 6c697479 00000000 d Visibility.... │ │ │ │ - 0x0004ddb8 436c6f75 64204261 73652041 6c746974 Cloud Base Altit │ │ │ │ - 0x0004ddc8 75646500 436c6f75 64204261 73652041 ude.Cloud Base A │ │ │ │ - 0x0004ddd8 6c746974 75646520 46656574 00000000 ltitude Feet.... │ │ │ │ - 0x0004dde8 436c6f75 64204365 696c696e 67000000 Cloud Ceiling... │ │ │ │ - 0x0004ddf8 636c6f75 64204365 696c696e 67204665 cloud Ceiling Fe │ │ │ │ - 0x0004de08 65740000 43686172 61637465 72697374 et..Characterist │ │ │ │ - 0x0004de18 69637300 50726563 69706974 6174696f ics.Precipitatio │ │ │ │ - 0x0004de28 6e000000 5261696e 00000000 466f6700 n...Rain....Fog. │ │ │ │ - 0x0004de38 56697369 62696c69 74790000 56697369 Visibility..Visi │ │ │ │ - 0x0004de48 62696c69 7479204d 696c6573 00000000 bility Miles.... │ │ │ │ - 0x0004de58 44656e73 69747900 42617365 00000000 Density.Base.... │ │ │ │ - 0x0004de68 56696577 204c6179 65722046 726f6d20 View Layer From │ │ │ │ - 0x0004de78 41626f76 65000000 5472616e 73697469 Above...Transiti │ │ │ │ - 0x0004de88 6f6e2052 616e6765 00000000 426f7474 on Range....Bott │ │ │ │ - 0x0004de98 6f6d0000 426f7474 6f6d2046 65657400 om..Bottom Feet. │ │ │ │ - 0x0004dea8 4365696c 696e6700 4365696c 696e6720 Ceiling.Ceiling │ │ │ │ - 0x0004deb8 46656574 00000000 48656176 656e6c79 Feet....Heavenly │ │ │ │ - 0x0004dec8 20426f64 69657300 53756e00 53756e20 Bodies.Sun.Sun │ │ │ │ - 0x0004ded8 506f7369 74696f6e 00000000 53756e20 Position....Sun │ │ │ │ - 0x0004dee8 506f7369 74696f6e 20417a69 6d757468 Position Azimuth │ │ │ │ - 0x0004def8 00000000 53756e20 506f7369 74696f6e ....Sun Position │ │ │ │ - 0x0004df08 20456c65 76617469 6f6e0000 53756e20 Elevation..Sun │ │ │ │ - 0x0004df18 506f7369 74696f6e 20496e74 656e7369 Position Intensi │ │ │ │ - 0x0004df28 74790000 4d6f6f6e 00000000 4d6f6f6e ty..Moon....Moon │ │ │ │ - 0x0004df38 20506f73 6974696f 6e000000 4d6f6f6e Position...Moon │ │ │ │ - 0x0004df48 20506f73 6974696f 6e20417a 696d7574 Position Azimut │ │ │ │ - 0x0004df58 68000000 4d6f6f6e 20506f73 6974696f h...Moon Positio │ │ │ │ - 0x0004df68 6e20456c 65766174 696f6e00 4d6f6f6e n Elevation.Moon │ │ │ │ - 0x0004df78 20506f73 6974696f 6e20496e 74656e73 Position Intens │ │ │ │ - 0x0004df88 69747900 486f7269 7a6f6e00 486f7269 ity.Horizon.Hori │ │ │ │ - 0x0004df98 7a6f6e20 417a696d 75746800 486f7269 zon Azimuth.Hori │ │ │ │ - 0x0004dfa8 7a6f6e20 456c6576 6174696f 6e000000 zon Elevation... │ │ │ │ - 0x0004dfb8 486f7269 7a6f6e20 48656164 696e6700 Horizon Heading. │ │ │ │ - 0x0004dfc8 486f7269 7a6f6e20 496e7465 6e736974 Horizon Intensit │ │ │ │ - 0x0004dfd8 79000000 4d657465 6f726f6c 6f676963 y...Meteorologic │ │ │ │ - 0x0004dfe8 616c0000 4d657465 6f726f6c 6f676963 al..Meteorologic │ │ │ │ - 0x0004dff8 616c2054 656d7065 72617475 72650000 al Temperature.. │ │ │ │ - 0x0004e008 4d657465 6f726f6c 6f676963 616c2048 Meteorological H │ │ │ │ - 0x0004e018 756d6964 69747900 4d657465 6f726f6c umidity.Meteorol │ │ │ │ - 0x0004e028 6f676963 616c2056 69736962 696c6974 ogical Visibilit │ │ │ │ - 0x0004e038 79000000 4d657465 6f726f6c 6f676963 y...Meteorologic │ │ │ │ - 0x0004e048 616c2057 696e6473 00000000 4d657465 al Winds....Mete │ │ │ │ - 0x0004e058 6f726f6c 6f676963 616c2053 70656564 orological Speed │ │ │ │ - 0x0004e068 00000000 4d657465 6f726f6c 6f676963 ....Meteorologic │ │ │ │ - 0x0004e078 616c2052 61696e73 6f616b00 48617a65 al Rainsoak.Haze │ │ │ │ - 0x0004e088 00000000 48617a65 20566973 6962696c ....Haze Visibil │ │ │ │ - 0x0004e098 69747900 48617a65 20566973 6962696c ity.Haze Visibil │ │ │ │ - 0x0004e0a8 69747920 4d696c65 73000000 48617a65 ity Miles...Haze │ │ │ │ - 0x0004e0b8 2044656e 73697479 00000000 48617a65 Density....Haze │ │ │ │ - 0x0004e0c8 20436569 6c696e67 00000000 48617a65 Ceiling....Haze │ │ │ │ - 0x0004e0d8 20436569 6c696e67 20466565 74000000 Ceiling Feet... │ │ │ │ - 0x0004e0e8 436f6d6d 756e6963 6174696f 6e730000 Communications.. │ │ │ │ - 0x0004e0f8 4368616e 6e656c20 54797065 00000000 Channel Type.... │ │ │ │ - 0x0004e108 4368616e 6e656c20 54797065 31000000 Channel Type1... │ │ │ │ - 0x0004e118 4368616e 6e656c20 4964656e 74696669 Channel Identifi │ │ │ │ - 0x0004e128 63617469 6f6e0000 416c7068 61204964 cation..Alpha Id │ │ │ │ - 0x0004e138 656e7469 66696361 74696f6e 00000000 entification.... │ │ │ │ - 0x0004e148 52616469 6f204964 656e7469 66696361 Radio Identifica │ │ │ │ - 0x0004e158 74696f6e 00000000 4c616e64 204c696e tion....Land Lin │ │ │ │ - 0x0004e168 65204964 656e7469 66696361 74696f6e e Identification │ │ │ │ - 0x0004e178 00000000 496e7465 72636f6d 20496465 ....Intercom Ide │ │ │ │ - 0x0004e188 6e746966 69636174 696f6e00 47726f75 ntification.Grou │ │ │ │ - 0x0004e198 70204e65 74776f72 6b204368 616e6e65 p Network Channe │ │ │ │ - 0x0004e1a8 6c204e75 6d626572 00000000 52616469 l Number....Radi │ │ │ │ - 0x0004e1b8 6f20436f 6d6d756e 69636174 696f6e73 o Communications │ │ │ │ - 0x0004e1c8 20537461 74757300 53746174 696f6e61 Status.Stationa │ │ │ │ - 0x0004e1d8 72792052 6164696f 20547261 6e736d69 ry Radio Transmi │ │ │ │ - 0x0004e1e8 74746572 73204465 6661756c 74205469 tters Default Ti │ │ │ │ - 0x0004e1f8 6d650000 4d6f7669 6e672052 6164696f me..Moving Radio │ │ │ │ - 0x0004e208 20547261 6e736d69 74746572 73204465 Transmitters De │ │ │ │ - 0x0004e218 6661756c 74205469 6d650000 53746174 fault Time..Stat │ │ │ │ - 0x0004e228 696f6e61 72792052 6164696f 20536967 ionary Radio Sig │ │ │ │ - 0x0004e238 6e616c73 20446566 61756c74 2054696d nals Default Tim │ │ │ │ - 0x0004e248 65000000 4d6f7669 6e672052 6164696f e...Moving Radio │ │ │ │ - 0x0004e258 20536967 6e616c20 44656661 756c7420 Signal Default │ │ │ │ - 0x0004e268 54696d65 00000000 52616469 6f20496e Time....Radio In │ │ │ │ - 0x0004e278 69742054 72616e73 65632053 65637572 it Transec Secur │ │ │ │ - 0x0004e288 69747920 4b657900 52616469 6f20496e ity Key.Radio In │ │ │ │ - 0x0004e298 69742049 6e746572 6e616c20 4e6f6973 it Internal Nois │ │ │ │ - 0x0004e2a8 65204c65 76656c00 52616469 6f20496e e Level.Radio In │ │ │ │ - 0x0004e2b8 69742053 7175656c 63682054 68726573 it Squelch Thres │ │ │ │ - 0x0004e2c8 686f6c64 00000000 52616469 6f20496e hold....Radio In │ │ │ │ - 0x0004e2d8 69742041 6e74656e 6e61204c 6f636174 it Antenna Locat │ │ │ │ - 0x0004e2e8 696f6e00 52616469 6f20496e 69742041 ion.Radio Init A │ │ │ │ - 0x0004e2f8 6e74656e 6e612050 61747465 726e2054 ntenna Pattern T │ │ │ │ - 0x0004e308 79706500 52616469 6f20496e 69742041 ype.Radio Init A │ │ │ │ - 0x0004e318 6e74656e 6e612050 61747465 726e204c ntenna Pattern L │ │ │ │ - 0x0004e328 656e6774 68000000 52616469 6f20496e ength...Radio In │ │ │ │ - 0x0004e338 69742042 65616d20 44656669 6e697469 it Beam Definiti │ │ │ │ - 0x0004e348 6f6e0000 52616469 6f20496e 69742054 on..Radio Init T │ │ │ │ - 0x0004e358 72616e73 6d697420 48656172 74626561 ransmit Heartbea │ │ │ │ - 0x0004e368 74205469 6d650000 52616469 6f20496e t Time..Radio In │ │ │ │ - 0x0004e378 69742054 72616e73 6d697420 44697374 it Transmit Dist │ │ │ │ - 0x0004e388 616e6365 20546872 6573686f 6c640000 ance Threshold.. │ │ │ │ - 0x0004e398 52616469 6f204368 616e6e65 6c20496e Radio Channel In │ │ │ │ - 0x0004e3a8 6974204c 6f636b6f 75742049 44000000 it Lockout ID... │ │ │ │ - 0x0004e3b8 52616469 6f204368 616e6e65 6c20496e Radio Channel In │ │ │ │ - 0x0004e3c8 69742048 6f707365 74204944 00000000 it Hopset ID.... │ │ │ │ - 0x0004e3d8 52616469 6f204368 616e6e65 6c20496e Radio Channel In │ │ │ │ - 0x0004e3e8 69742050 72657365 74204672 65717565 it Preset Freque │ │ │ │ - 0x0004e3f8 6e637900 52616469 6f204368 616e6e65 ncy.Radio Channe │ │ │ │ - 0x0004e408 6c20496e 69742046 72657175 656e6379 l Init Frequency │ │ │ │ - 0x0004e418 2053796e 63205469 6d650000 52616469 Sync Time..Radi │ │ │ │ - 0x0004e428 6f204368 616e6e65 6c20496e 69742043 o Channel Init C │ │ │ │ - 0x0004e438 6f6d7365 63204b65 79000000 52616469 omsec Key...Radi │ │ │ │ - 0x0004e448 6f204368 616e6e65 6c20496e 69742041 o Channel Init A │ │ │ │ - 0x0004e458 6c706861 00000000 416c676f 72697468 lpha....Algorith │ │ │ │ - 0x0004e468 6d205061 72616d65 74657273 00000000 m Parameters.... │ │ │ │ - 0x0004e478 44656164 20526563 6b6f6e69 6e672041 Dead Reckoning A │ │ │ │ - 0x0004e488 6c676f72 6974686d 00000000 44205220 lgorithm....D R │ │ │ │ - 0x0004e498 41204c6f 63617469 6f6e2054 68726573 A Location Thres │ │ │ │ - 0x0004e4a8 686f6c64 00000000 44205220 41204f72 hold....D R A Or │ │ │ │ - 0x0004e4b8 69656e74 6174696f 6e205468 72657368 ientation Thresh │ │ │ │ - 0x0004e4c8 6f6c6400 44205220 41205469 6d652054 old.D R A Time T │ │ │ │ - 0x0004e4d8 68726573 686f6c64 00000000 53696d75 hreshold....Simu │ │ │ │ - 0x0004e4e8 6c617469 6f6e204d 616e6167 656d656e lation Managemen │ │ │ │ - 0x0004e4f8 74205061 72616d65 74657273 00000000 t Parameters.... │ │ │ │ - 0x0004e508 43686563 6b706f69 6e742049 6e746572 Checkpoint Inter │ │ │ │ - 0x0004e518 76616c00 5472616e 736d6974 74657220 val.Transmitter │ │ │ │ - 0x0004e528 54696d65 20546872 6573686f 6c640000 Time Threshold.. │ │ │ │ - 0x0004e538 52656365 69766572 2054696d 65205468 Receiver Time Th │ │ │ │ - 0x0004e548 72657368 6f6c6400 496e7465 726f7065 reshold.Interope │ │ │ │ - 0x0004e558 72616269 6c697479 204d6f64 65000000 rability Mode... │ │ │ │ - 0x0004e568 53204920 4d204e20 45205420 44617461 S I M N E T Data │ │ │ │ - 0x0004e578 20436f6c 6c656374 696f6e00 4576656e Collection.Even │ │ │ │ - 0x0004e588 74204944 00000000 536f7572 63652053 t ID....Source S │ │ │ │ - 0x0004e598 69746520 49440000 536f7572 63652048 ite ID..Source H │ │ │ │ - 0x0004e5a8 6f737420 49440000 41727469 63756c61 ost ID..Articula │ │ │ │ - 0x0004e5b8 74656420 50617274 00000000 41727469 ted Part....Arti │ │ │ │ - 0x0004e5c8 63756c61 74656420 50617274 20494400 culated Part ID. │ │ │ │ - 0x0004e5d8 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e5e8 20496e64 65780000 41727469 63756c61 Index..Articula │ │ │ │ - 0x0004e5f8 74656420 50617274 20506f73 6974696f ted Part Positio │ │ │ │ - 0x0004e608 6e000000 41727469 63756c61 74656420 n...Articulated │ │ │ │ - 0x0004e618 50617274 20506f73 6974696f 6e205261 Part Position Ra │ │ │ │ - 0x0004e628 74650000 41727469 63756c61 74656420 te..Articulated │ │ │ │ - 0x0004e638 50617274 20457874 656e7369 6f6e0000 Part Extension.. │ │ │ │ - 0x0004e648 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e658 20457874 656e7369 6f6e2052 61746500 Extension Rate. │ │ │ │ - 0x0004e668 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e678 20580000 41727469 63756c61 74656420 X..Articulated │ │ │ │ - 0x0004e688 50617274 20582052 61746500 41727469 Part X Rate.Arti │ │ │ │ - 0x0004e698 63756c61 74656420 50617274 20590000 culated Part Y.. │ │ │ │ - 0x0004e6a8 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e6b8 20592052 61746500 41727469 63756c61 Y Rate.Articula │ │ │ │ - 0x0004e6c8 74656420 50617274 205a0000 41727469 ted Part Z..Arti │ │ │ │ - 0x0004e6d8 63756c61 74656420 50617274 205a2052 culated Part Z R │ │ │ │ - 0x0004e6e8 61746500 41727469 63756c61 74656420 ate.Articulated │ │ │ │ - 0x0004e6f8 50617274 20417a69 6d757468 00000000 Part Azimuth.... │ │ │ │ - 0x0004e708 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e718 20417a69 6d757468 20526174 65000000 Azimuth Rate... │ │ │ │ - 0x0004e728 41727469 63756c61 74656420 50617274 Articulated Part │ │ │ │ - 0x0004e738 20456c65 76617469 6f6e0000 41727469 Elevation..Arti │ │ │ │ - 0x0004e748 63756c61 74656420 50617274 20456c65 culated Part Ele │ │ │ │ - 0x0004e758 76617469 6f6e2052 61746500 41727469 vation Rate.Arti │ │ │ │ - 0x0004e768 63756c61 74656420 50617274 20526f74 culated Part Rot │ │ │ │ - 0x0004e778 6174696f 6e000000 41727469 63756c61 ation...Articula │ │ │ │ - 0x0004e788 74656420 50617274 20526f74 6174696f ted Part Rotatio │ │ │ │ - 0x0004e798 6e205261 74650000 44205220 4120416e n Rate..D R A An │ │ │ │ - 0x0004e7a8 67756c61 72205820 56656c6f 63697479 gular X Velocity │ │ │ │ - 0x0004e7b8 00000000 44205220 4120416e 67756c61 ....D R A Angula │ │ │ │ - 0x0004e7c8 72205920 56656c6f 63697479 00000000 r Y Velocity.... │ │ │ │ - 0x0004e7d8 44205220 4120416e 67756c61 72205a20 D R A Angular Z │ │ │ │ - 0x0004e7e8 56656c6f 63697479 00000000 41707065 Velocity....Appe │ │ │ │ - 0x0004e7f8 6172616e 63652054 7261696c 696e6720 arance Trailing │ │ │ │ - 0x0004e808 45666665 63747300 41707065 6172616e Effects.Appearan │ │ │ │ - 0x0004e818 63652048 61746368 00000000 41707065 ce Hatch....Appe │ │ │ │ - 0x0004e828 6172616e 63652043 68617261 63746572 arance Character │ │ │ │ - 0x0004e838 20536574 00000000 43617061 62696c69 Set....Capabili │ │ │ │ - 0x0004e848 74792041 6d6d756e 6974696f 6e205375 ty Ammunition Su │ │ │ │ - 0x0004e858 70706c69 65720000 43617061 62696c69 pplier..Capabili │ │ │ │ - 0x0004e868 7479204d 69736365 6c6c616e 656f7573 ty Miscellaneous │ │ │ │ - 0x0004e878 20537570 706c6965 72000000 43617061 Supplier...Capa │ │ │ │ - 0x0004e888 62696c69 74792052 65706169 72205072 bility Repair Pr │ │ │ │ - 0x0004e898 6f766964 65720000 41727469 63756c61 ovider..Articula │ │ │ │ - 0x0004e8a8 74696f6e 20506172 616d6574 65720000 tion Parameter.. │ │ │ │ - 0x0004e8b8 41727469 63756c61 74696f6e 20506172 Articulation Par │ │ │ │ - 0x0004e8c8 616d6574 65722054 79706500 41727469 ameter Type.Arti │ │ │ │ - 0x0004e8d8 63756c61 74696f6e 20506172 616d6574 culation Paramet │ │ │ │ - 0x0004e8e8 65722056 616c7565 00000000 54696d65 er Value....Time │ │ │ │ - 0x0004e8f8 6f662044 61792053 63656e65 00000000 of Day Scene.... │ │ │ │ - 0x0004e908 4f746865 72000000 46726965 6e646c79 Other...Friendly │ │ │ │ - 0x0004e918 00000000 4f70706f 73696e67 00000000 ....Opposing.... │ │ │ │ - 0x0004e928 4e657574 72616c00 696e7661 6c696420 Neutral.invalid │ │ │ │ - 0x0004e938 666f7263 653a2025 64000000 2e2e2f64 force: %d...../d │ │ │ │ - 0x0004e948 69732f64 69732e63 00000000 65787065 is/dis.c....expe │ │ │ │ - 0x0004e958 63746564 20686f73 7420706f 72742069 cted host port i │ │ │ │ - 0x0004e968 6e205b30 2c363535 33355d2c 20256420 n [0,65535], %d │ │ │ │ - 0x0004e978 67697665 6e000000 6661696c 65642063 given...failed c │ │ │ │ - 0x0004e988 72656174 696e6720 496e7465 726e6574 reating Internet │ │ │ │ - 0x0004e998 20736f63 6b657400 63616e27 74207365 socket.can't se │ │ │ │ - 0x0004e9a8 74206272 6f616463 61737420 666c6167 t broadcast flag │ │ │ │ - 0x0004e9b8 00000000 63616e27 74207265 75736520 ....can't reuse │ │ │ │ - 0x0004e9c8 62726f61 64636173 7420706f 72740000 broadcast port.. │ │ │ │ - 0x0004e9d8 62696e64 28290000 63616e27 74207265 bind()..can't re │ │ │ │ - 0x0004e9e8 75736520 706f7274 00000000 25640000 use port....%d.. │ │ │ │ - 0x0004e9f8 4661696c 65642072 65747269 6576696e Failed retrievin │ │ │ │ - 0x0004ea08 6720696e 666f2066 6f722025 733a2564 g info for %s:%d │ │ │ │ - 0x0004ea18 3a202573 0a000000 54686520 686f7374 : %s....The host │ │ │ │ - 0x0004ea28 2025733a 25642064 6f657320 6e6f7420 %s:%d does not │ │ │ │ - 0x0004ea38 73757070 6f727420 49507634 20646174 support IPv4 dat │ │ │ │ - 0x0004ea48 61677261 6d730a00 6572726f 72206765 agrams..error ge │ │ │ │ - 0x0004ea58 7474696e 6720696e 74657266 61636520 tting interface │ │ │ │ - 0x0004ea68 636f6e66 69677572 6174696f 6e000000 configuration... │ │ │ │ - 0x0004ea78 546f6f20 6d616e79 20686f73 7420696e Too many host in │ │ │ │ - 0x0004ea88 74657266 61636573 3a202564 0a000000 terfaces: %d.... │ │ │ │ - 0x0004ea98 6572726f 72206765 7474696e 6720696e error getting in │ │ │ │ - 0x0004eaa8 74657266 61636520 666c6167 73000000 terface flags... │ │ │ │ - 0x0004eab8 6572726f 72206765 7474696e 67206164 error getting ad │ │ │ │ - 0x0004eac8 64726573 73000000 6572726f 72206765 dress...error ge │ │ │ │ - 0x0004ead8 7474696e 67206272 6f616463 61737420 tting broadcast │ │ │ │ - 0x0004eae8 61646472 65737300 4552524f 523a2066 address.ERROR: f │ │ │ │ - 0x0004eaf8 61696c65 64206465 636f6469 6e672072 ailed decoding r │ │ │ │ - 0x0004eb08 65636569 76656420 5044553a 2025730a eceived PDU: %s. │ │ │ │ - 0x0004eb18 00000000 4552524f 523a2066 61696c65 ....ERROR: faile │ │ │ │ - 0x0004eb28 64206465 636f6469 6e672072 65636569 d decoding recei │ │ │ │ - 0x0004eb38 76656420 5044553a 20737461 74656420 ved PDU: stated │ │ │ │ - 0x0004eb48 6c656e67 74682025 6420646f 6573206e length %d does n │ │ │ │ - 0x0004eb58 6f74206d 61746368 20616374 75616c20 ot match actual │ │ │ │ - 0x0004eb68 7061636b 6574206c 656e6774 68202564 packet length %d │ │ │ │ - 0x0004eb78 0a000000 6469735f 77726974 65504455 ....dis_writePDU │ │ │ │ - 0x0004eb88 28293a20 6661696c 65642065 6e636f64 (): failed encod │ │ │ │ - 0x0004eb98 696e6720 7061636b 65743a20 25730000 ing packet: %s.. │ │ │ │ - 0x0004eba8 6f6e2073 656e646d 73670000 4552524f on sendmsg..ERRO │ │ │ │ - 0x0004ebb8 523a2066 61696c65 64207365 6e64696e R: failed sendin │ │ │ │ - 0x0004ebc8 67204449 53205044 5520746f 20617420 g DIS PDU to at │ │ │ │ - 0x0004ebd8 6c656173 74206f6e 65206465 7374696e least one destin │ │ │ │ - 0x0004ebe8 6174696f 6e206164 64726573 732e0a00 ation address... │ │ │ │ - 0x0004ebf8 6e6f7420 696d706c 656d656e 74656400 not implemented. │ │ │ │ - 0x0004ec08 3a2e2f00 25752e25 752e2575 2e25752e :./.%u.%u.%u.%u. │ │ │ │ - 0x0004ec18 25752e25 752e2575 00000000 2e2e2f64 %u.%u.%u....../d │ │ │ │ - 0x0004ec28 69732f64 6973782e 63000000 536f636b is/disx.c...Sock │ │ │ │ - 0x0004ec38 65742072 656a6563 74656420 6e6f6e2d et rejected non- │ │ │ │ - 0x0004ec48 626c6f63 6b696e67 206d6f64 652e0a00 blocking mode... │ │ │ │ - 0x0004ec58 25670000 25303264 2d253032 642d2530 %g..%02d-%02d-%0 │ │ │ │ - 0x0004ec68 32642e25 30326425 63000000 25642025 2d.%02d%c...%d % │ │ │ │ - 0x0004ec78 2e316620 25630000 252e3166 20256300 .1f %c..%.1f %c. │ │ │ │ - 0x0004ec88 252e3166 00000000 696e7661 6c696420 %.1f....invalid │ │ │ │ - 0x0004ec98 666f726d 61742064 65736372 6970746f format descripto │ │ │ │ - 0x0004eca8 723a2025 64000000 2e2e2f64 69732f65 r: %d...../dis/e │ │ │ │ - 0x0004ecb8 61727468 2e630000 25303364 2d253032 arth.c..%03d-%02 │ │ │ │ - 0x0004ecc8 642d2530 32642e25 30326425 63000000 d-%02d.%02d%c... │ │ │ │ - 0x0004ecd8 252e3066 206d2c20 252e3066 206d2c20 %.0f m, %.0f m, │ │ │ │ - 0x0004ece8 252e3066 206d0000 25732025 7320252e %.0f m..%s %s %. │ │ │ │ - 0x0004ecf8 3066206d 00000000 2e2e2f64 69732f78 0f m....../dis/x │ │ │ │ - 0x0004ed08 64722e63 00000000 7864725f 73657470 dr.c....xdr_setp │ │ │ │ - 0x0004ed18 6f732829 3a20706f 73697469 6f6e2073 os(): position s │ │ │ │ - 0x0004ed28 65742062 65796f6e 6420756e 7369676e et beyond unsign │ │ │ │ - 0x0004ed38 65642069 6e742033 32206269 7473206c ed int 32 bits l │ │ │ │ - 0x0004ed48 696d6974 73000000 7864725f 67657469 imits...xdr_geti │ │ │ │ - 0x0004ed58 6e743332 28293a20 7072656d 61747572 nt32(): prematur │ │ │ │ - 0x0004ed68 6520656e 64206f66 20746865 20627566 e end of the buf │ │ │ │ - 0x0004ed78 66657200 7864725f 70757469 6e743332 fer.xdr_putint32 │ │ │ │ - 0x0004ed88 28293a20 7072656d 61747572 6520656e (): premature en │ │ │ │ - 0x0004ed98 64206f66 20746865 20627566 66657200 d of the buffer. │ │ │ │ - 0x0004eda8 7864725f 67657442 79746573 28293a20 xdr_getBytes(): │ │ │ │ - 0x0004edb8 7072656d 61747572 6520656e 64206f66 premature end of │ │ │ │ - 0x0004edc8 20746865 20627566 66657200 7864725f the buffer.xdr_ │ │ │ │ - 0x0004edd8 67657442 79746573 416c6c6f 63617465 getBytesAllocate │ │ │ │ - 0x0004ede8 6428293a 20707265 6d617475 72652065 d(): premature e │ │ │ │ - 0x0004edf8 6e64206f 66207468 65206275 66666572 nd of the buffer │ │ │ │ - 0x0004ee08 00000000 7864725f 70757442 79746573 ....xdr_putBytes │ │ │ │ - 0x0004ee18 28293a20 7072656d 61747572 6520656e (): premature en │ │ │ │ - 0x0004ee28 64206f66 20746865 20627566 66657200 d of the buffer. │ │ │ │ - 0x0004ee38 7864725f 7661725f 61727261 7928293a xdr_var_array(): │ │ │ │ - 0x0004ee48 20617272 61792073 697a6520 65786365 array size exce │ │ │ │ - 0x0004ee58 65647320 756e7369 676e6564 20696e74 eds unsigned int │ │ │ │ - 0x0004ee68 20333220 62697473 20636170 61636974 32 bits capacit │ │ │ │ - 0x0004ee78 79000000 7864725f 7661725f 61727261 y...xdr_var_arra │ │ │ │ - 0x0004ee88 7928293a 20617272 61792073 697a6520 y(): array size │ │ │ │ - 0x0004ee98 65786365 65647320 74686520 73706163 exceeds the spac │ │ │ │ - 0x0004eea8 65206c65 66742069 6e207468 65206275 e left in the bu │ │ │ │ - 0x0004eeb8 66666572 00000000 7864725f 63686172 ffer....xdr_char │ │ │ │ - 0x0004eec8 28293a20 7072656d 61747572 6520656e (): premature en │ │ │ │ - 0x0004eed8 64206f66 20746865 20627566 66657220 d of the buffer │ │ │ │ - 0x0004eee8 7768696c 65207265 6164696e 67203332 while reading 32 │ │ │ │ - 0x0004eef8 20626974 7320776f 72640000 756e6b6e bits word..unkn │ │ │ │ - 0x0004ef08 6f776e2f 756e7375 70706f72 74656420 own/unsupported │ │ │ │ - 0x0004ef18 44495320 50445520 74797065 00000000 DIS PDU type.... │ │ │ │ - 0x0004ef28 25733a20 756e7375 70706f72 74656420 %s: unsupported │ │ │ │ - 0x0004ef38 6e756d62 6572206f 66206269 74732070 number of bits p │ │ │ │ - 0x0004ef48 65722073 616d706c 653a2025 64000000 er sample: %d... │ │ │ │ - 0x0004ef58 61756469 6f2e6300 25733a20 73657474 audio.c.%s: sett │ │ │ │ - 0x0004ef68 696e6720 70617261 6d657465 72732066 ing parameters f │ │ │ │ - 0x0004ef78 6f722061 7564696f 20646576 69636520 or audio device │ │ │ │ - 0x0004ef88 27257327 3a202573 00000000 64656661 '%s': %s....defa │ │ │ │ - 0x0004ef98 756c7400 7372635f 6c656e20 3e3d2066 ult.src_len >= f │ │ │ │ - 0x0004efa8 72616d65 5f6c656e 00000000 6473745f rame_len....dst_ │ │ │ │ - 0x0004efb8 6c656e20 3e3d2066 72616d65 5f6c656e len >= frame_len │ │ │ │ - 0x0004efc8 00000000 414c5341 206c6962 72617279 ....ALSA library │ │ │ │ - 0x0004efd8 20776869 6c652070 6c617969 6e672025 while playing % │ │ │ │ - 0x0004efe8 733a0a20 20202020 2020736e 645f7063 s:. snd_pc │ │ │ │ - 0x0004eff8 6d5f7772 69746569 28292066 61696c65 m_writei() faile │ │ │ │ - 0x0004f008 643a2025 730a2020 20202020 20736e64 d: %s. snd │ │ │ │ - 0x0004f018 5f70636d 5f726563 6f766572 28292066 _pcm_recover() f │ │ │ │ - 0x0004f028 61696c65 643a2025 73000000 30203c3d ailed: %s...0 <= │ │ │ │ - 0x0004f038 20746869 732d3e63 7572736f 72202626 this->cursor && │ │ │ │ - 0x0004f048 20746869 732d3e63 7572736f 72203c3d this->cursor <= │ │ │ │ - 0x0004f058 20746869 732d3e77 61762d3e 64617461 this->wav->data │ │ │ │ - 0x0004f068 5f6c656e 00000000 70726570 6172696e _len....preparin │ │ │ │ - 0x0004f078 67206175 64696f20 64657669 63652027 g audio device ' │ │ │ │ - 0x0004f088 2573273a 20257300 25733a20 736f7272 %s': %s.%s: sorr │ │ │ │ - 0x0004f098 792c206f 6e6c7920 57415620 666f726d y, only WAV form │ │ │ │ - 0x0004f0a8 61742074 61672031 20285043 4d292073 at tag 1 (PCM) s │ │ │ │ - 0x0004f0b8 7570706f 72746564 2c20666f 756e643a upported, found: │ │ │ │ - 0x0004f0c8 20256400 6f70656e 696e6720 61756469 %d.opening audi │ │ │ │ - 0x0004f0d8 6f206465 76696365 20272573 273a2025 o device '%s': % │ │ │ │ - 0x0004f0e8 73000000 70746872 6561645f 63726561 s...pthread_crea │ │ │ │ - 0x0004f0f8 74652829 20726574 75726e20 636f6465 te() return code │ │ │ │ - 0x0004f108 2025643a 2063616e 6e6f7420 63726561 %d: cannot crea │ │ │ │ - 0x0004f118 74652061 7564696f 20666565 64657220 te audio feeder │ │ │ │ - 0x0004f128 74687265 61642074 6f20706c 61792025 thread to play % │ │ │ │ - 0x0004f138 73000000 61756469 6f5f7265 73616d70 s...audio_resamp │ │ │ │ - 0x0004f148 6c650000 61756469 6f5f6665 65646572 le..audio_feeder │ │ │ │ - 0x0004f158 00000000 554e4445 46494e45 44000000 ....UNDEFINED... │ │ │ │ - 0x0004f168 25732069 6e746572 6e616c20 6572726f %s internal erro │ │ │ │ - 0x0004f178 7220696e 2025733a 25643a20 25732e0a r in %s:%d: %s.. │ │ │ │ - 0x0004f188 00000000 25733a20 25732e0a 00000000 ....%s: %s...... │ │ │ │ - 0x0004f198 25733a20 25733a20 25732e0a 00000000 %s: %s: %s...... │ │ │ │ - 0x0004f1a8 6775692e 63000000 30203c3d 20696478 gui.c...0 <= idx │ │ │ │ - 0x0004f1b8 20262620 69647820 3c20434c 55545f4c && idx < CLUT_L │ │ │ │ - 0x0004f1c8 454e0000 696e7661 6c696420 5247423a EN..invalid RGB: │ │ │ │ - 0x0004f1d8 2025642c 25642c25 64000000 69647820 %d,%d,%d...idx │ │ │ │ - 0x0004f1e8 3c20434c 55545f4c 454e0000 696e7661 < CLUT_LEN..inva │ │ │ │ - 0x0004f1f8 6c696420 636f6c6f 72207370 65636966 lid color specif │ │ │ │ - 0x0004f208 69636174 696f6e3a 20257300 67726565 ication: %s.gree │ │ │ │ - 0x0004f218 6e000000 23303066 66303000 77686974 n...#00ff00.whit │ │ │ │ - 0x0004f228 65000000 23666666 66666600 626c6163 e...#ffffff.blac │ │ │ │ - 0x0004f238 6b000000 23303030 30303000 6f72616e k...#000000.oran │ │ │ │ - 0x0004f248 67650000 23464638 43303000 67726179 ge..#FF8C00.gray │ │ │ │ - 0x0004f258 34340000 23343434 34343400 72656400 44..#444444.red. │ │ │ │ - 0x0004f268 23666630 30303000 67726179 34300000 #ff0000.gray40.. │ │ │ │ - 0x0004f278 23343034 30343000 67726179 37370000 #404040.gray77.. │ │ │ │ - 0x0004f288 23373737 37373700 44495350 4c415900 #777777.DISPLAY. │ │ │ │ - 0x0004f298 584f7065 6e446973 706c6179 28222573 XOpenDisplay("%s │ │ │ │ - 0x0004f2a8 22292066 61696c65 64000000 6e6f7420 ") failed...not │ │ │ │ - 0x0004f2b8 696d706c 656d656e 74656400 25647825 implemented.%dx% │ │ │ │ - 0x0004f2c8 64000000 574d5f50 524f544f 434f4c53 d...WM_PROTOCOLS │ │ │ │ - 0x0004f2d8 00000000 574d5f43 4c4f5345 444f574e ....WM_CLOSEDOWN │ │ │ │ - 0x0004f2e8 00000000 574d5f44 454c4554 455f5749 ....WM_DELETE_WI │ │ │ │ - 0x0004f2f8 4e444f57 00000000 74727969 6e672074 NDOW....trying t │ │ │ │ - 0x0004f308 6f20616c 6c6f6361 74652074 6f6f206d o allocate too m │ │ │ │ - 0x0004f318 616e7920 636f6c6f 72732c20 2564206d any colors, %d m │ │ │ │ - 0x0004f328 6178696d 756d2061 6c6c6f77 65640000 aximum allowed.. │ │ │ │ - 0x0004f338 6661696c 65642061 6c6c6f63 6174696e failed allocatin │ │ │ │ - 0x0004f348 67205247 4220636f 6c6f7220 25642c25 g RGB color %d,% │ │ │ │ - 0x0004f358 642c2564 00000000 636f6c6f 7220696e d,%d....color in │ │ │ │ - 0x0004f368 64657820 6f757420 6f662074 68652072 dex out of the r │ │ │ │ - 0x0004f378 616e6765 3a202564 00000000 696e6465 ange: %d....inde │ │ │ │ - 0x0004f388 785f746f 5f726762 00000000 6775695f x_to_rgb....gui_ │ │ │ │ - 0x0004f398 67657443 6f6c6f72 496e6465 78000000 getColorIndex... │ │ │ │ - 0x0004f3a8 6d656d6f 72792e63 00000000 73697a65 memory.c....size │ │ │ │ - 0x0004f3b8 203e3d20 30000000 6f757420 6f66206d >= 0...out of m │ │ │ │ - 0x0004f3c8 656d6f72 79206672 6f6d206d 616c6c6f emory from mallo │ │ │ │ - 0x0004f3d8 63282564 29000000 6d656d6f 72792063 c(%d)...memory c │ │ │ │ - 0x0004f3e8 6f727275 7074696f 6e206465 74656374 orruption detect │ │ │ │ - 0x0004f3f8 65643a20 6e6f7420 6120626c 6f636b20 ed: not a block │ │ │ │ - 0x0004f408 616c6c6f 63617465 64206279 20746869 allocated by thi │ │ │ │ - 0x0004f418 73206d6f 64756c65 00000000 72656375 s module....recu │ │ │ │ - 0x0004f428 7273696f 6e20696e 20646573 74727563 rsion in destruc │ │ │ │ - 0x0004f438 746f7220 64657465 63746564 20776869 tor detected whi │ │ │ │ - 0x0004f448 6c652072 656c6561 73696e67 20626c6f le releasing blo │ │ │ │ - 0x0004f458 636b2061 6c6c6f63 61746564 20696e20 ck allocated in │ │ │ │ - 0x0004f468 25733a25 64000000 72657369 7a696e67 %s:%d...resizing │ │ │ │ - 0x0004f478 20626c6f 636b2068 6176696e 67206465 block having de │ │ │ │ - 0x0004f488 73747275 63746f72 20616c6c 6f636174 structor allocat │ │ │ │ - 0x0004f498 65642069 6e202573 20697320 6e6f7420 ed in %s is not │ │ │ │ - 0x0004f4a8 73757070 6f727465 64000000 6f757420 supported...out │ │ │ │ - 0x0004f4b8 6f66206d 656d6f72 79206672 6f6d2072 of memory from r │ │ │ │ - 0x0004f4c8 65616c6c 6f63282e 2e2e2c25 64290000 ealloc(...,%d).. │ │ │ │ - 0x0004f4d8 6473745f 63617061 63697479 203e3d20 dst_capacity >= │ │ │ │ - 0x0004f4e8 31000000 6d656d6f 72795f69 6e646578 1...memory_index │ │ │ │ - 0x0004f4f8 4f664d65 6d3a2073 6c656e3d 25642c20 OfMem: slen=%d, │ │ │ │ - 0x0004f508 7461696c 6c656e3d 25640000 6d697373 taillen=%d..miss │ │ │ │ - 0x0004f518 696e6720 6d616e64 61746f72 7920656e ing mandatory en │ │ │ │ - 0x0004f528 7669726f 6e6d656e 74616c20 76617269 vironmental vari │ │ │ │ - 0x0004f538 61626c65 20602573 27000000 25732c20 able `%s'...%s, │ │ │ │ - 0x0004f548 6d656d6f 72795f72 65706f72 74282920 memory_report() │ │ │ │ - 0x0004f558 6c65616b 73206465 74656374 696f6e2c leaks detection, │ │ │ │ - 0x0004f568 20666972 73742025 64206c69 73746564 first %d listed │ │ │ │ - 0x0004f578 3a0a0a00 6e6f2e20 206d6167 69632020 :...no. magic │ │ │ │ - 0x0004f588 73697a65 20202020 636f6e74 656e7420 size content │ │ │ │ - 0x0004f598 20202020 20202020 20202020 20206669 fi │ │ │ │ - 0x0004f5a8 6c653a6c 696e650a 00000000 2d2d2d20 le:line.....--- │ │ │ │ - 0x0004f5b8 202d2d2d 2d2d2020 2d2d2d2d 2d2d2020 ----- ------ │ │ │ │ - 0x0004f5c8 2d2d2d2d 2d2d2d2d 2d2d2d2d 2d2d2d2d ---------------- │ │ │ │ - 0x0004f5d8 2d2d2d2d 20202d2d 2d2d2d2d 2d2d2d2d ---- ---------- │ │ │ │ - 0x0004f5e8 2d2d2d2d 0a000000 6f6b0000 42414400 ----....ok..BAD. │ │ │ │ - 0x0004f5f8 25336420 20253573 20202536 64202000 %3d %5s %6d . │ │ │ │ - 0x0004f608 2025733a 25640a00 25642074 6f74616c %s:%d..%d total │ │ │ │ - 0x0004f618 20626c6f 636b732c 20256420 62797465 blocks, %d byte │ │ │ │ - 0x0004f628 73207761 73746564 2e0a0000 6d656d6f s wasted....memo │ │ │ │ - 0x0004f638 72795f61 6c6c6f63 6174655f 50524956 ry_allocate_PRIV │ │ │ │ - 0x0004f648 41544500 6d656d6f 72795f72 65616c6c ATE.memory_reall │ │ │ │ - 0x0004f658 6f635f50 52495641 54450000 6d656d6f oc_PRIVATE..memo │ │ │ │ - 0x0004f668 72795f73 74726370 79000000 70726e67 ry_strcpy...prng │ │ │ │ - 0x0004f678 2e630000 6d696e20 3c3d206d 61780000 .c..min <= max.. │ │ │ │ - 0x0004f688 70726e67 5f676574 496e7449 6e52616e prng_getIntInRan │ │ │ │ - 0x0004f698 67650000 72656164 65722e63 00000000 ge..reader.c.... │ │ │ │ - 0x0004f6a8 72000000 73706172 73656172 7261792e r...sparsearray. │ │ │ │ - 0x0004f6b8 63000000 53706172 73652061 72726179 c...Sparse array │ │ │ │ - 0x0004f6c8 20726570 6f727420 61626f75 74202573 report about %s │ │ │ │ - 0x0004f6d8 3a0a0000 20202020 25642074 6f74616c :... %d total │ │ │ │ - 0x0004f6e8 20746162 6c65206c 656e6774 680a0000 table length... │ │ │ │ - 0x0004f6f8 20202020 2564206f 63637570 69656420 %d occupied │ │ │ │ - 0x0004f708 7461626c 6520656e 74726965 730a0000 table entries... │ │ │ │ - 0x0004f718 20202020 2564206d 61782074 61626c65 %d max table │ │ │ │ - 0x0004f728 20656e74 7279206c 656e6774 680a0000 entry length... │ │ │ │ - 0x0004f738 20202020 25672061 76657261 67652074 %g average t │ │ │ │ - 0x0004f748 61626c65 20656e74 7279206c 656e6774 able entry lengt │ │ │ │ - 0x0004f758 680a0000 20202020 25672076 61726961 h... %g varia │ │ │ │ - 0x0004f768 6e636520 7461626c 6520656e 74727920 nce table entry │ │ │ │ - 0x0004f778 6c656e67 74680a00 20202020 2567206d length.. %g m │ │ │ │ - 0x0004f788 65616e20 6e6f2e20 6f662063 6f6d7061 ean no. of compa │ │ │ │ - 0x0004f798 7269736f 6e732070 65722073 65617263 risons per searc │ │ │ │ - 0x0004f7a8 680a0000 74696d65 722e6300 76617272 h...timer.c.varr │ │ │ │ - 0x0004f7b8 61792e63 00000000 74686973 2d3e6f63 ay.c....this->oc │ │ │ │ - 0x0004f7c8 63757069 65645f6e 6f203e3d 20300000 cupied_no >= 0.. │ │ │ │ - 0x0004f7d8 74686973 2d3e6465 74616368 65645f6e this->detached_n │ │ │ │ - 0x0004f7e8 6f203e3d 20300000 74686973 2d3e7573 o >= 0..this->us │ │ │ │ - 0x0004f7f8 65645f6e 6f203c3d 20746869 732d3e61 ed_no <= this->a │ │ │ │ - 0x0004f808 6c6c6f63 61746564 5f6e6f00 74686973 llocated_no.this │ │ │ │ - 0x0004f818 2d3e6f63 63757069 65645f6e 6f202b20 ->occupied_no + │ │ │ │ - 0x0004f828 74686973 2d3e6465 74616368 65645f6e this->detached_n │ │ │ │ - 0x0004f838 6f203d3d 20746869 732d3e75 7365645f o == this->used_ │ │ │ │ - 0x0004f848 6e6f0000 74686973 2d3e6669 7273744f no..this->firstO │ │ │ │ - 0x0004f858 63637570 69656420 3c203020 7c7c2074 ccupied < 0 || t │ │ │ │ - 0x0004f868 6869732d 3e656e74 72696573 5b746869 his->entries[thi │ │ │ │ - 0x0004f878 732d3e66 69727374 4f636375 70696564 s->firstOccupied │ │ │ │ - 0x0004f888 5d2e6973 4f636375 70696564 00000000 ].isOccupied.... │ │ │ │ - 0x0004f898 74686973 2d3e6c61 73744f63 63757069 this->lastOccupi │ │ │ │ - 0x0004f8a8 6564203c 2030207c 7c207468 69732d3e ed < 0 || this-> │ │ │ │ - 0x0004f8b8 656e7472 6965735b 74686973 2d3e6c61 entries[this->la │ │ │ │ - 0x0004f8c8 73744f63 63757069 65645d2e 69734f63 stOccupied].isOc │ │ │ │ - 0x0004f8d8 63757069 65640000 74686973 2d3e6669 cupied..this->fi │ │ │ │ - 0x0004f8e8 72737444 65746163 68656420 3c203020 rstDetached < 0 │ │ │ │ - 0x0004f8f8 7c7c2021 74686973 2d3e656e 74726965 || !this->entrie │ │ │ │ - 0x0004f908 735b7468 69732d3e 66697273 74446574 s[this->firstDet │ │ │ │ - 0x0004f918 61636865 645d2e69 734f6363 75706965 ached].isOccupie │ │ │ │ - 0x0004f928 64000000 74686973 2d3e6c61 73744465 d...this->lastDe │ │ │ │ - 0x0004f938 74616368 6564203c 2030207c 7c202174 tached < 0 || !t │ │ │ │ - 0x0004f948 6869732d 3e656e74 72696573 5b746869 his->entries[thi │ │ │ │ - 0x0004f958 732d3e6c 61737444 65746163 6865645d s->lastDetached] │ │ │ │ - 0x0004f968 2e69734f 63637570 69656400 7a65726f .isOccupied.zero │ │ │ │ - 0x0004f978 2068616e 646c652c 206e6f74 20616e20 handle, not an │ │ │ │ - 0x0004f988 616c6c6f 63617465 6420656e 74727900 allocated entry. │ │ │ │ - 0x0004f998 696e7661 6c696420 68616e64 6c653a20 invalid handle: │ │ │ │ - 0x0004f9a8 696e6465 78207061 7274206f 7574206f index part out o │ │ │ │ - 0x0004f9b8 66207468 65207261 6e676529 00000000 f the range).... │ │ │ │ - 0x0004f9c8 61636365 7373696e 67206465 74616368 accessing detach │ │ │ │ - 0x0004f9d8 65642065 6e747279 00000000 68616e64 ed entry....hand │ │ │ │ - 0x0004f9e8 6c652072 65666572 73206120 7374616c le refers a stal │ │ │ │ - 0x0004f9f8 6520656e 74727920 74686174 20776173 e entry that was │ │ │ │ - 0x0004fa08 20646574 61636865 642c206e 6f772072 detached, now r │ │ │ │ - 0x0004fa18 65637963 6c656420 77697468 20706f73 ecycled with pos │ │ │ │ - 0x0004fa28 7369626c 79206469 66666572 656e7420 sibly different │ │ │ │ - 0x0004fa38 6d65616e 696e6700 74686572 65206172 meaning.there ar │ │ │ │ - 0x0004fa48 65206465 74616368 65642065 6e747269 e detached entri │ │ │ │ - 0x0004fa58 65732061 7661696c 61626c65 2c20796f es available, yo │ │ │ │ - 0x0004fa68 75206d75 73742075 73652076 61727261 u must use varra │ │ │ │ - 0x0004fa78 795f6765 74446574 61636865 6448616e y_getDetachedHan │ │ │ │ - 0x0004fa88 646c6528 29206669 72737400 76617272 dle() first.varr │ │ │ │ - 0x0004fa98 61792066 756c6c3a 20256400 69746572 ay full: %d.iter │ │ │ │ - 0x0004faa8 61746f72 20737469 6c6c206c 6f636b65 ator still locke │ │ │ │ - 0x0004fab8 643a2063 6865636b 20666f72 206e6573 d: check for nes │ │ │ │ - 0x0004fac8 74656420 69746572 6174696f 6e73206f ted iterations o │ │ │ │ - 0x0004fad8 72206d69 7373696e 67206361 6c6c2074 r missing call t │ │ │ │ - 0x0004fae8 6f207661 72726179 5f72656c 65617365 o varray_release │ │ │ │ - 0x0004faf8 49746572 61746f72 28290000 69746572 Iterator()..iter │ │ │ │ - 0x0004fb08 61746f72 206e6f74 20696e69 7469616c ator not initial │ │ │ │ - 0x0004fb18 697a6564 20627920 76617272 61795f66 ized by varray_f │ │ │ │ - 0x0004fb28 69727374 48616e64 6c652829 00000000 irstHandle().... │ │ │ │ - 0x0004fb38 69746572 61746f72 20697320 6e6f7420 iterator is not │ │ │ │ - 0x0004fb48 73657400 76617272 61795f63 6865636b set.varray_check │ │ │ │ - 0x0004fb58 00000000 6661696c 65642073 6b697070 ....failed skipp │ │ │ │ - 0x0004fb68 696e6720 25642062 79746573 206f6e20 ing %d bytes on │ │ │ │ - 0x0004fb78 66696c65 20257300 74727969 6e672074 file %s.trying t │ │ │ │ - 0x0004fb88 6f207265 61642025 64206279 7465733a o read %d bytes: │ │ │ │ - 0x0004fb98 20756e64 6566696e 65640000 7761762e undefined..wav. │ │ │ │ - 0x0004fba8 63000000 7072656d 61747572 6520656e c...premature en │ │ │ │ - 0x0004fbb8 64206f66 20746865 2066696c 65207265 d of the file re │ │ │ │ - 0x0004fbc8 6164696e 67202573 00000000 756e6578 ading %s....unex │ │ │ │ - 0x0004fbd8 70656374 65642065 72726f72 20726561 pected error rea │ │ │ │ - 0x0004fbe8 64696e67 20257300 756e6578 70656374 ding %s.unexpect │ │ │ │ - 0x0004fbf8 65642065 6e64206f 66207468 65206669 ed end of the fi │ │ │ │ - 0x0004fc08 6c652072 65616469 6e672025 73000000 le reading %s... │ │ │ │ - 0x0004fc18 72620000 6661696c 6564206f 70656e69 rb..failed openi │ │ │ │ - 0x0004fc28 6e672066 696c6520 25730000 25733a20 ng file %s..%s: │ │ │ │ - 0x0004fc38 6e6f7420 61205741 56206669 6c652c20 not a WAV file, │ │ │ │ - 0x0004fc48 746f6f20 73686f72 74000000 52494646 too short...RIFF │ │ │ │ - 0x0004fc58 00000000 25733a20 6e6f7420 61205741 ....%s: not a WA │ │ │ │ - 0x0004fc68 56206669 6c652c20 6d697373 696e6720 V file, missing │ │ │ │ - 0x0004fc78 27524946 46272063 68756e6b 00000000 'RIFF' chunk.... │ │ │ │ - 0x0004fc88 25733a20 57415620 66696c65 20697320 %s: WAV file is │ │ │ │ - 0x0004fc98 656d7074 792c206e 6f206175 64696f20 empty, no audio │ │ │ │ - 0x0004fca8 73616d70 6c657320 61742061 6c6c0000 samples at all.. │ │ │ │ - 0x0004fcb8 57415645 00000000 25733a20 6e6f7420 WAVE....%s: not │ │ │ │ - 0x0004fcc8 61205741 56206669 6c652c20 6d697373 a WAV file, miss │ │ │ │ - 0x0004fcd8 696e6720 27574156 45270000 666d7420 ing 'WAVE'..fmt │ │ │ │ - 0x0004fce8 00000000 25733a20 62616420 57415620 ....%s: bad WAV │ │ │ │ - 0x0004fcf8 666f726d 61742c20 6d756c74 69706c65 format, multiple │ │ │ │ - 0x0004fd08 2027666d 74202720 6368756e 6b730000 'fmt ' chunks.. │ │ │ │ - 0x0004fd18 25733a20 62616420 57415620 666f726d %s: bad WAV form │ │ │ │ - 0x0004fd28 61742c20 696e7661 6c696420 6c656e67 at, invalid leng │ │ │ │ - 0x0004fd38 7468206f 66207468 65202766 6d742027 th of the 'fmt ' │ │ │ │ - 0x0004fd48 20636875 6e6b3a20 25640000 64617461 chunk: %d..data │ │ │ │ - 0x0004fd58 00000000 25733a20 62616420 57415620 ....%s: bad WAV │ │ │ │ - 0x0004fd68 666f726d 61743a20 66696c65 20636f6e format: file con │ │ │ │ - 0x0004fd78 7461696e 73206d6f 72652064 61746120 tains more data │ │ │ │ - 0x0004fd88 7468616e 20737461 74656420 696e2074 than stated in t │ │ │ │ - 0x0004fd98 68652068 65616465 72000000 25733a20 he header...%s: │ │ │ │ - 0x0004fda8 62616420 57415620 666f726d 61742c20 bad WAV format, │ │ │ │ - 0x0004fdb8 6d697373 696e6720 27666d74 20272063 missing 'fmt ' c │ │ │ │ - 0x0004fdc8 68756e6b 00000000 25733a20 756e6b6e hunk....%s: unkn │ │ │ │ - 0x0004fdd8 6f776e20 6f722075 6e737570 706f7274 own or unsupport │ │ │ │ - 0x0004fde8 65642066 6f726d61 74207461 6720696e ed format tag in │ │ │ │ - 0x0004fdf8 20574156 2066696c 65202870 6f737369 WAV file (possi │ │ │ │ - 0x0004fe08 626c7920 636f6d70 72657373 65643f29 bly compressed?) │ │ │ │ - 0x0004fe18 3a202564 00000000 25733a20 62616420 : %d....%s: bad │ │ │ │ - 0x0004fe28 666f726d 61742c20 7a65726f 20636861 format, zero cha │ │ │ │ - 0x0004fe38 6e6e656c 73000000 25733a20 62616420 nnels...%s: bad │ │ │ │ - 0x0004fe48 666f726d 61742c20 7a65726f 2073616d format, zero sam │ │ │ │ - 0x0004fe58 706c6573 20706572 20736563 6f6e6473 ples per seconds │ │ │ │ - 0x0004fe68 21000000 25733a20 62616420 666f726d !...%s: bad form │ │ │ │ - 0x0004fe78 61742c20 7a65726f 20627974 6573206f at, zero bytes o │ │ │ │ - 0x0004fe88 6620626c 6f636b20 616c6967 6e6d656e f block alignmen │ │ │ │ - 0x0004fe98 74210000 25733a20 62616420 666f726d t!..%s: bad form │ │ │ │ - 0x0004fea8 61742c20 7a65726f 20626974 73207065 at, zero bits pe │ │ │ │ - 0x0004feb8 72207361 6d706c65 21000000 25733a20 r sample!...%s: │ │ │ │ - 0x0004fec8 62616420 666f726d 61742c20 626c6f63 bad format, bloc │ │ │ │ - 0x0004fed8 6b732061 6c69676e 6d656e74 20746f6f ks alignment too │ │ │ │ - 0x0004fee8 20736d61 6c6c2066 6f722073 616d706c small for sampl │ │ │ │ - 0x0004fef8 6573206c 656e6774 68000000 25733a20 es length...%s: │ │ │ │ - 0x0004ff08 62616420 57415620 666f726d 61742c20 bad WAV format, │ │ │ │ - 0x0004ff18 6f646420 73616d70 6c652062 6c6f636b odd sample block │ │ │ │ - 0x0004ff28 20616c69 676e6d65 6e740000 74696d65 alignment..time │ │ │ │ - 0x0004ff38 7374616d 7020756e 64657266 6c6f7720 stamp underflow │ │ │ │ - 0x0004ff48 666f7220 79656172 20256400 7a756c75 for year %d.zulu │ │ │ │ - 0x0004ff58 2e630000 74696d65 7374616d 70206f76 .c..timestamp ov │ │ │ │ - 0x0004ff68 6572666c 6f772066 6f722079 65617220 erflow for year │ │ │ │ - 0x0004ff78 25640000 6d6f6e74 68206f75 74206f66 %d..month out of │ │ │ │ - 0x0004ff88 20746865 20616c6c 6f776564 2072616e the allowed ran │ │ │ │ - 0x0004ff98 67653a20 25640000 64617920 6f757420 ge: %d..day out │ │ │ │ - 0x0004ffa8 6f662074 68652061 6c6c6f77 65642072 of the allowed r │ │ │ │ - 0x0004ffb8 616e6765 3a202564 2d253032 642d2530 ange: %d-%02d-%0 │ │ │ │ - 0x0004ffc8 32640000 696e7661 6c696420 74696d65 2d..invalid time │ │ │ │ - 0x0004ffd8 3a202530 32643a25 3032643a 25303264 : %02d:%02d:%02d │ │ │ │ - 0x0004ffe8 00000000 79656172 206f7665 72666c6f ....year overflo │ │ │ │ - 0x0004fff8 77732069 6e742063 61706163 6974793a ws int capacity: │ │ │ │ - 0x00050008 20256700 74696d65 7374616d 7020756e %g.timestamp un │ │ │ │ - 0x00050018 64657266 6c6f7720 666f7220 79656172 derflow for year │ │ │ │ - 0x00050028 20256700 74696d65 7374616d 70206f76 %g.timestamp ov │ │ │ │ - 0x00050038 6572666c 6f772066 6f722079 65617220 erflow for year │ │ │ │ - 0x00050048 25670000 79656172 206f7574 206f6620 %g..year out of │ │ │ │ - 0x00050058 74686520 72616e67 653a2025 67000000 the range: %g... │ │ │ │ - 0x00050068 25303464 2d253032 642d2530 32645425 %04d-%02d-%02dT% │ │ │ │ - 0x00050078 3032643a 25303264 3a253032 64000000 02d:%02d:%02d... │ │ │ │ - 0x00050088 25303464 2d253032 642d2530 32645425 %04d-%02d-%02dT% │ │ │ │ - 0x00050098 3032643a 25303264 00000000 25303464 02d:%02d....%04d │ │ │ │ - 0x000500a8 2d253032 642d2530 32640000 25303464 -%02d-%02d..%04d │ │ │ │ - 0x000500b8 2d253032 64000000 64657374 696e6174 -%02d...destinat │ │ │ │ - 0x000500c8 696f6e20 73747269 6e672062 75666665 ion string buffe │ │ │ │ - 0x000500d8 7220746f 6f20736d 616c6c3a 20256400 r too small: %d. │ │ │ │ - 0x000500e8 72000000 25640000 456e6861 6e636564 r...%d..Enhanced │ │ │ │ - 0x000500f8 204d6167 6e657469 63204d6f 64656c00 Magnetic Model. │ │ │ │ - 0x00050108 0a457272 6f722061 6c6c6f63 6174696e .Error allocatin │ │ │ │ - 0x00050118 6720696e 204d4147 5f4c6567 656e6472 g in MAG_Legendr │ │ │ │ - 0x00050128 6546756e 6374696f 6e4d656d 6f72792e eFunctionMemory. │ │ │ │ - 0x00050138 00000000 0a457272 6f722061 6c6c6f63 .....Error alloc │ │ │ │ - 0x00050148 6174696e 6720696e 204d4147 5f416c6c ating in MAG_All │ │ │ │ - 0x00050158 6f636174 654d6f64 656c4d65 6d6f7279 ocateModelMemory │ │ │ │ - 0x00050168 2e000000 0a457272 6f722061 6c6c6f63 .....Error alloc │ │ │ │ - 0x00050178 6174696e 6720696e 204d4147 5f496e69 ating in MAG_Ini │ │ │ │ - 0x00050188 7469616c 697a6547 656f6964 00000000 tializeGeoid.... │ │ │ │ - 0x00050198 0a457272 6f722069 6e207365 7474696e .Error in settin │ │ │ │ - 0x000501a8 67206465 6661756c 74207661 6c756573 g default values │ │ │ │ - 0x000501b8 2e000000 0a457272 6f722069 6e697469 .....Error initi │ │ │ │ - 0x000501c8 616c697a 696e6720 47656f69 642e0000 alizing Geoid... │ │ │ │ - 0x000501d8 0a457272 6f72206f 70656e69 6e672057 .Error opening W │ │ │ │ - 0x000501e8 4d4d2e43 4f460a2e 00000000 0a457272 MM.COF.......Err │ │ │ │ - 0x000501f8 6f72206f 70656e69 6e672057 4d4d5356 or opening WMMSV │ │ │ │ - 0x00050208 2e434f46 0a2e0000 0a457272 6f722072 .COF.....Error r │ │ │ │ - 0x00050218 65616469 6e67204d 61676e65 74696320 eading Magnetic │ │ │ │ - 0x00050228 4d6f6465 6c2e0000 0a457272 6f722070 Model....Error p │ │ │ │ - 0x00050238 72696e74 696e6720 436f6d6d 616e6420 rinting Command │ │ │ │ - 0x00050248 50726f6d 70742069 6e74726f 64756374 Prompt introduct │ │ │ │ - 0x00050258 696f6e2e 00000000 0a457272 6f722063 ion......Error c │ │ │ │ - 0x00050268 6f6e7665 7274696e 67206672 6f6d2067 onverting from g │ │ │ │ - 0x00050278 656f6465 74696320 636f2d6f 7264696e eodetic co-ordin │ │ │ │ - 0x00050288 61746573 20746f20 73706865 72696361 ates to spherica │ │ │ │ - 0x00050298 6c20636f 2d6f7264 696e6174 65732e00 l co-ordinates.. │ │ │ │ - 0x000502a8 0a457272 6f722069 6e207469 6d65206d .Error in time m │ │ │ │ - 0x000502b8 6f646966 79696e67 20746865 204d6167 odifying the Mag │ │ │ │ - 0x000502c8 6e657469 63206d6f 64656c00 0a457272 netic model..Err │ │ │ │ - 0x000502d8 6f722069 6e204765 6f6d6167 6e657469 or in Geomagneti │ │ │ │ - 0x000502e8 63000000 0a457272 6f722070 72696e74 c....Error print │ │ │ │ - 0x000502f8 696e6720 75736572 20646174 61000000 ing user data... │ │ │ │ - 0x00050308 0a457272 6f722061 6c6c6f63 6174696e .Error allocatin │ │ │ │ - 0x00050318 6720696e 204d4147 5f53756d 6d617469 g in MAG_Summati │ │ │ │ - 0x00050328 6f6e5370 65636961 6c000000 0a457272 onSpecial....Err │ │ │ │ - 0x00050338 6f722061 6c6c6f63 6174696e 6720696e or allocating in │ │ │ │ - 0x00050348 204d4147 5f536563 56617253 756d6d61 MAG_SecVarSumma │ │ │ │ - 0x00050358 74696f6e 53706563 69616c00 0a457272 tionSpecial..Err │ │ │ │ - 0x00050368 6f722069 6e206f70 656e696e 67204547 or in opening EG │ │ │ │ - 0x00050378 4d393631 352e4249 4e206669 6c650000 M9615.BIN file.. │ │ │ │ - 0x00050388 0a457272 6f723a20 4c617469 74756465 .Error: Latitude │ │ │ │ - 0x00050398 204f5220 4c6f6e67 69747564 65206f75 OR Longitude ou │ │ │ │ - 0x000503a8 74206f66 2072616e 67652069 6e204d41 t of range in MA │ │ │ │ - 0x000503b8 475f4765 7447656f 69644865 69676874 G_GetGeoidHeight │ │ │ │ - 0x000503c8 00000000 0a457272 6f722061 6c6c6f63 .....Error alloc │ │ │ │ - 0x000503d8 6174696e 6720696e 204d4147 5f506375 ating in MAG_Pcu │ │ │ │ - 0x000503e8 70486967 68000000 0a457272 6f722061 pHigh....Error a │ │ │ │ - 0x000503f8 6c6c6f63 6174696e 6720696e 204d4147 llocating in MAG │ │ │ │ - 0x00050408 5f506375 704c6f77 00000000 0a457272 _PcupLow.....Err │ │ │ │ - 0x00050418 6f72206f 70656e69 6e672063 6f656666 or opening coeff │ │ │ │ - 0x00050428 69636965 6e742066 696c6500 0a457272 icient file..Err │ │ │ │ - 0x00050438 6f723a20 556e6974 44657074 6820746f or: UnitDepth to │ │ │ │ - 0x00050448 6f206c61 72676500 0a596f75 72207379 o large..Your sy │ │ │ │ - 0x00050458 7374656d 206e6565 64732042 69672065 stem needs Big e │ │ │ │ - 0x00050468 6e646961 6e207665 7273696f 6e206f66 ndian version of │ │ │ │ - 0x00050478 2045474d 39363135 2e42494e 2e202000 EGM9615.BIN. . │ │ │ │ - 0x00050488 506c6561 73652064 6f776e6c 6f616420 Please download │ │ │ │ - 0x00050498 74686973 2066696c 65206672 6f6d2068 this file from h │ │ │ │ - 0x000504a8 7474703a 2f2f7777 772e6e67 64632e6e ttp://www.ngdc.n │ │ │ │ - 0x000504b8 6f61612e 676f762f 67656f6d 61672f57 oaa.gov/geomag/W │ │ │ │ - 0x000504c8 4d4d2f44 6f44574d 4d2e7368 746d6c2e MM/DoDWMM.shtml. │ │ │ │ - 0x000504d8 20200000 5265706c 61636520 74686520 ..Replace the │ │ │ │ - 0x000504e8 65786973 74696e67 2045474d 39363135 existing EGM9615 │ │ │ │ - 0x000504f8 2e42494e 2066696c 65207769 74682074 .BIN file with t │ │ │ │ - 0x00050508 68652064 6f776e6c 6f616465 64206f6e he downloaded on │ │ │ │ - 0x00050518 65000000 506c6561 73652045 6e746572 e...Please Enter │ │ │ │ - 0x00050528 204d696e 696d756d 204c6174 69747564 Minimum Latitud │ │ │ │ - 0x00050538 65202869 6e206465 63696d61 6c206465 e (in decimal de │ │ │ │ - 0x00050548 67726565 73293a00 556e7265 636f676e grees):.Unrecogn │ │ │ │ - 0x00050558 697a6564 20696e70 75742064 65666175 ized input defau │ │ │ │ - 0x00050568 6c742025 6c662075 7365640a 00000000 lt %lf used..... │ │ │ │ - 0x00050578 256c6600 506c6561 73652045 6e746572 %lf.Please Enter │ │ │ │ - 0x00050588 204d6178 696d756d 204c6174 69747564 Maximum Latitud │ │ │ │ - 0x00050598 65202869 6e206465 63696d61 6c206465 e (in decimal de │ │ │ │ - 0x000505a8 67726565 73293a00 506c6561 73652045 grees):.Please E │ │ │ │ - 0x000505b8 6e746572 204d696e 696d756d 204c6f6e nter Minimum Lon │ │ │ │ - 0x000505c8 67697475 64652028 696e2064 6563696d gitude (in decim │ │ │ │ - 0x000505d8 616c2064 65677265 6573293a 00000000 al degrees):.... │ │ │ │ - 0x000505e8 506c6561 73652045 6e746572 204d6178 Please Enter Max │ │ │ │ - 0x000505f8 696d756d 204c6f6e 67697475 64652028 imum Longitude ( │ │ │ │ - 0x00050608 696e2064 6563696d 616c2064 65677265 in decimal degre │ │ │ │ - 0x00050618 6573293a 00000000 506c6561 73652045 es):....Please E │ │ │ │ - 0x00050628 6e746572 20537465 70205369 7a652028 nter Step Size ( │ │ │ │ - 0x00050638 696e2064 6563696d 616c2064 65677265 in decimal degre │ │ │ │ - 0x00050648 6573293a 00000000 53656c65 63742068 es):....Select h │ │ │ │ - 0x00050658 65696768 74202864 65666175 6c74203a eight (default : │ │ │ │ - 0x00050668 2061626f 7665204d 534c2920 0a312e20 above MSL) .1. │ │ │ │ - 0x00050678 41626f76 65204d65 616e2053 6561204c Above Mean Sea L │ │ │ │ - 0x00050688 6576656c 0a322e20 41626f76 65205747 evel.2. Above WG │ │ │ │ - 0x00050698 532d3834 20456c6c 6970736f 69642000 S-84 Ellipsoid . │ │ │ │ - 0x000506a8 556e7265 636f676e 697a6564 206f7074 Unrecognized opt │ │ │ │ - 0x000506b8 696f6e2c 20686569 67687420 61626f76 ion, height abov │ │ │ │ - 0x000506c8 65204d53 4c207573 65642e00 506c6561 e MSL used..Plea │ │ │ │ - 0x000506d8 73652045 6e746572 204d696e 696d756d se Enter Minimum │ │ │ │ - 0x000506e8 20486569 67687420 61626f76 65204d53 Height above MS │ │ │ │ - 0x000506f8 4c202869 6e206b6d 293a0000 506c6561 L (in km):..Plea │ │ │ │ - 0x00050708 73652045 6e746572 204d6178 696d756d se Enter Maximum │ │ │ │ - 0x00050718 20486569 67687420 61626f76 65204d53 Height above MS │ │ │ │ - 0x00050728 4c202869 6e206b6d 293a0000 506c6561 L (in km):..Plea │ │ │ │ - 0x00050738 73652045 6e746572 204d696e 696d756d se Enter Minimum │ │ │ │ - 0x00050748 20486569 67687420 61626f76 65207468 Height above th │ │ │ │ - 0x00050758 65205747 532d3834 20456c6c 6970736f e WGS-84 Ellipso │ │ │ │ - 0x00050768 69642028 696e206b 6d293a00 506c6561 id (in km):.Plea │ │ │ │ - 0x00050778 73652045 6e746572 204d6178 696d756d se Enter Maximum │ │ │ │ - 0x00050788 20486569 67687420 61626f76 65207468 Height above th │ │ │ │ - 0x00050798 65205747 532d3834 20456c6c 6970736f e WGS-84 Ellipso │ │ │ │ - 0x000507a8 69642028 696e206b 6d293a00 506c6561 id (in km):.Plea │ │ │ │ - 0x000507b8 73652045 6e746572 20686569 67687420 se Enter height │ │ │ │ - 0x000507c8 73746570 2073697a 65202869 6e206b6d step size (in km │ │ │ │ - 0x000507d8 293a0000 0a506c65 61736520 456e7465 ):...Please Ente │ │ │ │ - 0x000507e8 72207468 65206465 63696d61 6c207965 r the decimal ye │ │ │ │ - 0x000507f8 61722073 74617274 696e6720 74696d65 ar starting time │ │ │ │ - 0x00050808 3a000000 0a556e72 65636f67 6e697a65 :....Unrecognize │ │ │ │ - 0x00050818 6420696e 7075742c 20706c65 61736520 d input, please │ │ │ │ - 0x00050828 72652d65 6e746572 20612064 6563696d re-enter a decim │ │ │ │ - 0x00050838 616c2079 65617200 506c6561 73652045 al year.Please E │ │ │ │ - 0x00050848 6e746572 20746865 20646563 696d616c nter the decimal │ │ │ │ - 0x00050858 20796561 7220656e 64696e67 2074696d year ending tim │ │ │ │ - 0x00050868 653a0000 506c6561 73652045 6e746572 e:..Please Enter │ │ │ │ - 0x00050878 20746865 2074696d 65207374 65702073 the time step s │ │ │ │ - 0x00050888 697a653a 00000000 556e7265 636f676e ize:....Unrecogn │ │ │ │ - 0x00050898 697a6564 20696e70 75742c20 64656661 ized input, defa │ │ │ │ - 0x000508a8 756c7420 6f662025 6c662075 7365640a ult of %lf used. │ │ │ │ - 0x000508b8 00000000 456e7465 72206120 67656f6d ....Enter a geom │ │ │ │ - 0x000508c8 61676e65 74696320 656c656d 656e7420 agnetic element │ │ │ │ - 0x000508d8 746f2070 72696e74 2e20596f 7572206f to print. Your o │ │ │ │ - 0x000508e8 7074696f 6e732061 72653a00 20312e20 ptions are:. 1. │ │ │ │ - 0x000508f8 4465636c 696e6174 696f6e09 392e2020 Declination.9. │ │ │ │ - 0x00050908 2044646f 740a2032 2e20496e 636c696e Ddot. 2. Inclin │ │ │ │ - 0x00050918 6174696f 6e093130 2e204964 6f740a20 ation.10. Idot. │ │ │ │ - 0x00050928 332e2046 09093131 2e204664 6f740a20 3. F..11. Fdot. │ │ │ │ - 0x00050938 342e2048 09093132 2e204864 6f740a20 4. H..12. Hdot. │ │ │ │ - 0x00050948 352e2058 09093133 2e205864 6f740a20 5. X..13. Xdot. │ │ │ │ - 0x00050958 362e2059 09093134 2e205964 6f740a20 6. Y..14. Ydot. │ │ │ │ - 0x00050968 372e205a 09093135 2e205a64 6f740a20 7. Z..15. Zdot. │ │ │ │ - 0x00050978 382e2047 56090931 362e2047 56646f74 8. GV..16. GVdot │ │ │ │ - 0x00050988 0a466f72 20677261 6469656e 74732065 .For gradients e │ │ │ │ - 0x00050998 6e746572 3a203137 00000000 556e7265 nter: 17....Unre │ │ │ │ - 0x000509a8 636f676e 697a6564 20696e70 75742c20 cognized input, │ │ │ │ - 0x000509b8 64656661 756c7420 6f662025 64207573 default of %d us │ │ │ │ - 0x000509c8 65640a00 456e7465 72206120 67726164 ed..Enter a grad │ │ │ │ - 0x000509d8 69656e74 20656c65 6d656e74 20746f20 ient element to │ │ │ │ - 0x000509e8 7072696e 742e2059 6f757220 6f707469 print. Your opti │ │ │ │ - 0x000509f8 6f6e7320 6172653a 00000000 20312e20 ons are:.... 1. │ │ │ │ - 0x00050a08 64582f64 70686920 09322e20 64592f64 dX/dphi .2. dY/d │ │ │ │ - 0x00050a18 70686920 09332e20 645a2f64 70686900 phi .3. dZ/dphi. │ │ │ │ - 0x00050a28 20342e20 64582f64 6c616d62 64612009 4. dX/dlambda . │ │ │ │ - 0x00050a38 352e2064 592f646c 616d6264 61200936 5. dY/dlambda .6 │ │ │ │ - 0x00050a48 2e20645a 2f646c61 6d626461 00000000 . dZ/dlambda.... │ │ │ │ - 0x00050a58 20372e20 64582f64 7a200938 2e206459 7. dX/dz .8. dY │ │ │ │ - 0x00050a68 2f647a20 09392e20 645a2f64 7a000000 /dz .9. dZ/dz... │ │ │ │ - 0x00050a78 53656c65 6374206f 75747075 74203a00 Select output :. │ │ │ │ - 0x00050a88 20312e20 5072696e 7420746f 20612066 1. Print to a f │ │ │ │ - 0x00050a98 696c6520 0a20322e 20507269 6e742074 ile . 2. Print t │ │ │ │ - 0x00050aa8 6f205363 7265656e 00000000 556e7265 o Screen....Unre │ │ │ │ - 0x00050ab8 636f676e 697a6564 20696e70 75742c20 cognized input, │ │ │ │ - 0x00050ac8 64656661 756c7420 6f662070 72696e74 default of print │ │ │ │ - 0x00050ad8 696e6720 746f2073 63726565 6e000000 ing to screen... │ │ │ │ - 0x00050ae8 61000000 506c6561 73652065 6e746572 a...Please enter │ │ │ │ - 0x00050af8 206f7574 70757420 66696c65 6e616d65 output filename │ │ │ │ - 0x00050b08 0a666f72 20646566 61756c74 20282747 .for default ('G │ │ │ │ - 0x00050b18 72696452 6573756c 74732e74 78742729 ridResults.txt') │ │ │ │ - 0x00050b28 20707265 73732065 6e746572 3a000000 press enter:... │ │ │ │ - 0x00050b38 47726964 52657375 6c74732e 74787400 GridResults.txt. │ │ │ │ - 0x00050b48 0a526573 756c7473 20707269 6e746564 .Results printed │ │ │ │ - 0x00050b58 20696e3a 20477269 64526573 756c7473 in: GridResults │ │ │ │ - 0x00050b68 2e747874 0a000000 25730000 0a526573 .txt....%s...Res │ │ │ │ - 0x00050b78 756c7473 20707269 6e746564 20696e3a ults printed in: │ │ │ │ - 0x00050b88 2025730a 00000000 0a526573 756c7473 %s......Results │ │ │ │ - 0x00050b98 20707269 6e746564 20696e20 436f6e73 printed in Cons │ │ │ │ - 0x00050ba8 6f6c650a 00000000 4d696e69 6d756d20 ole.....Minimum │ │ │ │ - 0x00050bb8 4c617469 74756465 3a202566 09094d61 Latitude: %f..Ma │ │ │ │ - 0x00050bc8 78696d75 6d204c61 74697475 64653a20 ximum Latitude: │ │ │ │ - 0x00050bd8 25660909 53746570 2053697a 653a2025 %f..Step Size: % │ │ │ │ - 0x00050be8 660a4d69 6e696d75 6d204c6f 6e676974 f.Minimum Longit │ │ │ │ - 0x00050bf8 7564653a 20256609 094d6178 696d756d ude: %f..Maximum │ │ │ │ - 0x00050c08 204c6f6e 67697475 64653a20 25660909 Longitude: %f.. │ │ │ │ - 0x00050c18 53746570 2053697a 653a2025 660a0000 Step Size: %f... │ │ │ │ - 0x00050c28 4d696e69 6d756d20 416c7469 74756465 Minimum Altitude │ │ │ │ - 0x00050c38 2061626f 7665204d 534c3a20 2566094d above MSL: %f.M │ │ │ │ - 0x00050c48 6178696d 756d2041 6c746974 75646520 aximum Altitude │ │ │ │ - 0x00050c58 61626f76 65204d53 4c3a2025 66095374 above MSL: %f.St │ │ │ │ - 0x00050c68 65702053 697a653a 2025660a 00000000 ep Size: %f..... │ │ │ │ - 0x00050c78 4d696e69 6d756d20 416c7469 74756465 Minimum Altitude │ │ │ │ - 0x00050c88 2061626f 76652057 47532d38 3420456c above WGS-84 El │ │ │ │ - 0x00050c98 6c697073 6f69643a 20256609 4d617869 lipsoid: %f.Maxi │ │ │ │ - 0x00050ca8 6d756d20 416c7469 74756465 2061626f mum Altitude abo │ │ │ │ - 0x00050cb8 76652057 47532d38 3420456c 6c697073 ve WGS-84 Ellips │ │ │ │ - 0x00050cc8 6f69643a 20256609 53746570 2053697a oid: %f.Step Siz │ │ │ │ - 0x00050cd8 653a2025 660a0000 53746172 74696e67 e: %f...Starting │ │ │ │ - 0x00050ce8 20446174 653a2025 66090945 6e64696e Date: %f..Endin │ │ │ │ - 0x00050cf8 67204461 74653a20 25660909 53746570 g Date: %f..Step │ │ │ │ - 0x00050d08 2054696d 653a2025 660a0a0a 00000000 Time: %f....... │ │ │ │ - 0x00050d18 47726964 50726f67 72616d44 69726563 GridProgramDirec │ │ │ │ - 0x00050d28 74697665 2e747874 00000000 0a506c65 tive.txt.....Ple │ │ │ │ - 0x00050d38 61736520 656e7465 72206c61 74697475 ase enter latitu │ │ │ │ - 0x00050d48 64650a4e 6f727468 206c6174 69747564 de.North latitud │ │ │ │ - 0x00050d58 6520706f 73697469 76652c20 466f7220 e positive, For │ │ │ │ - 0x00050d68 6578616d 706c653a 0a33302c 2033302c example:.30, 30, │ │ │ │ - 0x00050d78 20333020 28442c4d 2c532920 6f722033 30 (D,M,S) or 3 │ │ │ │ - 0x00050d88 302e3530 38202844 6563696d 616c2044 0.508 (Decimal D │ │ │ │ - 0x00050d98 65677265 65732920 28626f74 68206172 egrees) (both ar │ │ │ │ - 0x00050da8 65206e6f 72746829 0a000000 0a506c65 e north).....Ple │ │ │ │ - 0x00050db8 61736520 656e7465 72206c6f 6e676974 ase enter longit │ │ │ │ - 0x00050dc8 7564650a 45617374 206c6f6e 67697475 ude.East longitu │ │ │ │ - 0x00050dd8 64652070 6f736974 6976652c 20576573 de positive, Wes │ │ │ │ - 0x00050de8 74206e65 67617469 76652e20 20466f72 t negative. For │ │ │ │ - 0x00050df8 20657861 6d706c65 3a0a2d31 30302e35 example:.-100.5 │ │ │ │ - 0x00050e08 206f7220 2d313030 2c203330 2c203020 or -100, 30, 0 │ │ │ │ - 0x00050e18 666f7220 3130302e 35206465 67726565 for 100.5 degree │ │ │ │ - 0x00050e28 73207765 73740a00 0a506c65 61736520 s west...Please │ │ │ │ - 0x00050e38 656e7465 72206865 69676874 2061626f enter height abo │ │ │ │ - 0x00050e48 7665206d 65616e20 73656120 6c657665 ve mean sea leve │ │ │ │ - 0x00050e58 6c202869 6e206b69 6c6f6d65 74657273 l (in kilometers │ │ │ │ - 0x00050e68 293a0a5b 466f7220 68656967 68742061 ):.[For height a │ │ │ │ - 0x00050e78 626f7665 20574753 2d383420 656c6c69 bove WGS-84 elli │ │ │ │ - 0x00050e88 70736f69 64207072 65666978 20452c20 psoid prefix E, │ │ │ │ - 0x00050e98 666f7220 6578616d 706c6520 28453230 for example (E20 │ │ │ │ - 0x00050ea8 2e31295d 0a000000 0a506c65 61736520 .1)].....Please │ │ │ │ - 0x00050eb8 656e7465 72207468 65206465 63696d61 enter the decima │ │ │ │ - 0x00050ec8 6c207965 6172206f 72206361 6c656e64 l year or calend │ │ │ │ - 0x00050ed8 61722064 6174650a 20285959 59592e79 ar date. (YYYY.y │ │ │ │ - 0x00050ee8 79792c20 4d4d2044 44205959 5959206f yy, MM DD YYYY o │ │ │ │ - 0x00050ef8 72204d4d 2f44442f 59595959 293a0000 r MM/DD/YYYY):.. │ │ │ │ - 0x00050f08 25642f25 642f2564 00000000 0a506c65 %d/%d/%d.....Ple │ │ │ │ - 0x00050f18 61736520 72652d65 6e746572 20446174 ase re-enter Dat │ │ │ │ - 0x00050f28 6520696e 204d4d2f 44442f59 59595920 e in MM/DD/YYYY │ │ │ │ - 0x00050f38 6f72204d 4d204444 20595959 5920666f or MM DD YYYY fo │ │ │ │ - 0x00050f48 726d6174 2c206f72 20617320 61206465 rmat, or as a de │ │ │ │ - 0x00050f58 63696d61 6c207965 61720000 25642025 cimal year..%d % │ │ │ │ - 0x00050f68 64202564 00000000 0a457272 6f722065 d %d.....Error e │ │ │ │ - 0x00050f78 6e636f75 6e746572 65642c20 706c6561 ncountered, plea │ │ │ │ - 0x00050f88 73652072 652d656e 74657220 44617465 se re-enter Date │ │ │ │ - 0x00050f98 20696e20 4d4d2f44 442f5959 5959206f in MM/DD/YYYY o │ │ │ │ - 0x00050fa8 72204d4d 20444420 59595959 20666f72 r MM DD YYYY for │ │ │ │ - 0x00050fb8 6d61742c 206f7220 61732061 20646563 mat, or as a dec │ │ │ │ - 0x00050fc8 696d616c 20796561 72000000 0a457272 imal year....Err │ │ │ │ - 0x00050fd8 6f722065 6e636f75 6e746572 65642c20 or encountered, │ │ │ │ - 0x00050fe8 706c6561 73652072 652d656e 74657220 please re-enter │ │ │ │ - 0x00050ff8 6173204d 4d2f4444 2f595959 592c204d as MM/DD/YYYY, M │ │ │ │ - 0x00051008 4d204444 20595959 592c206f 72206173 M DD YYYY, or as │ │ │ │ - 0x00051018 20595959 592e7979 793a0000 00000000 YYYY.yyy:...... │ │ │ │ - 0x00051028 00000000 008056c0 00000000 00805640 ......V.......V@ │ │ │ │ - 0x00051038 00000000 008066c0 00000000 00807640 ......f.......v@ │ │ │ │ - 0x00051048 f6ffffff 6179feff 0a477261 6469656e ....ay...Gradien │ │ │ │ - 0x00051058 74000000 0a202020 20202020 20202020 t.... │ │ │ │ - 0x00051068 20202020 20204e6f 72746877 61726420 Northward │ │ │ │ - 0x00051078 20202020 20204561 73747761 72642020 Eastward │ │ │ │ - 0x00051088 20202020 2020446f 776e7761 72640000 Downward.. │ │ │ │ - 0x00051098 583a2020 20202020 20202020 2025372e X: %7. │ │ │ │ - 0x000510a8 3166206e 542f6b6d 2025392e 3166206e 1f nT/km %9.1f n │ │ │ │ - 0x000510b8 542f6b6d 2025392e 3166206e 542f6b6d T/km %9.1f nT/km │ │ │ │ - 0x000510c8 200a0000 593a2020 20202020 20202020 ...Y: │ │ │ │ - 0x000510d8 2025372e 3166206e 542f6b6d 2025392e %7.1f nT/km %9. │ │ │ │ - 0x000510e8 3166206e 542f6b6d 2025392e 3166206e 1f nT/km %9.1f n │ │ │ │ - 0x000510f8 542f6b6d 200a0000 5a3a2020 20202020 T/km ...Z: │ │ │ │ - 0x00051108 20202020 2025372e 3166206e 542f6b6d %7.1f nT/km │ │ │ │ - 0x00051118 2025392e 3166206e 542f6b6d 2025392e %9.1f nT/km %9. │ │ │ │ - 0x00051128 3166206e 542f6b6d 200a0000 483a2020 1f nT/km ...H: │ │ │ │ - 0x00051138 20202020 20202020 2025372e 3166206e %7.1f n │ │ │ │ - 0x00051148 542f6b6d 2025392e 3166206e 542f6b6d T/km %9.1f nT/km │ │ │ │ - 0x00051158 2025392e 3166206e 542f6b6d 200a0000 %9.1f nT/km ... │ │ │ │ - 0x00051168 463a2020 20202020 20202020 2025372e F: %7. │ │ │ │ - 0x00051178 3166206e 542f6b6d 2025392e 3166206e 1f nT/km %9.1f n │ │ │ │ - 0x00051188 542f6b6d 2025392e 3166206e 542f6b6d T/km %9.1f nT/km │ │ │ │ - 0x00051198 200a0000 4465636c 696e6174 696f6e3a ...Declination: │ │ │ │ - 0x000511a8 2025372e 3266206d 696e2f6b 6d202538 %7.2f min/km %8 │ │ │ │ - 0x000511b8 2e326620 6d696e2f 6b6d2025 382e3266 .2f min/km %8.2f │ │ │ │ - 0x000511c8 206d696e 2f6b6d20 0a000000 496e636c min/km ....Incl │ │ │ │ - 0x000511d8 696e6174 696f6e3a 2025372e 3266206d ination: %7.2f m │ │ │ │ - 0x000511e8 696e2f6b 6d202538 2e326620 6d696e2f in/km %8.2f min/ │ │ │ │ - 0x000511f8 6b6d2025 382e3266 206d696e 2f6b6d20 km %8.2f min/km │ │ │ │ - 0x00051208 0a000000 0a205265 73756c74 7320466f ..... Results Fo │ │ │ │ - 0x00051218 72200a00 4c617469 74756465 09252e32 r ..Latitude.%.2 │ │ │ │ - 0x00051228 66530a00 4c617469 74756465 09252e32 fS..Latitude.%.2 │ │ │ │ - 0x00051238 664e0a00 4c6f6e67 69747564 6509252e fN..Longitude.%. │ │ │ │ - 0x00051248 3266570a 00000000 4c6f6e67 69747564 2fW.....Longitud │ │ │ │ - 0x00051258 6509252e 3266450a 00000000 416c7469 e.%.2fE.....Alti │ │ │ │ - 0x00051268 74756465 3a09252e 3266204b 696c6f6d tude:.%.2f Kilom │ │ │ │ - 0x00051278 65746572 73206162 6f766520 6d65616e eters above mean │ │ │ │ - 0x00051288 20736561 206c6576 656c0a00 416c7469 sea level..Alti │ │ │ │ - 0x00051298 74756465 3a09252e 3266204b 696c6f6d tude:.%.2f Kilom │ │ │ │ - 0x000512a8 65746572 73206162 6f766520 74686520 eters above the │ │ │ │ - 0x000512b8 5747532d 38342065 6c6c6970 736f6964 WGS-84 ellipsoid │ │ │ │ - 0x000512c8 0a000000 44617465 3a090925 2e31660a ....Date:..%.1f. │ │ │ │ - 0x000512d8 00000000 0a09094d 61696e20 4669656c .......Main Fiel │ │ │ │ - 0x000512e8 64090909 53656375 6c617220 4368616e d...Secular Chan │ │ │ │ - 0x000512f8 67650000 46093d09 2